KR101138306B1 - Ｌｅｄ 칩의 다이-본딩 방법과 이에 의해 제조된 ｌｅｄ - Google Patents

Ｌｅｄ 칩의 다이-본딩 방법과 이에 의해 제조된 ｌｅｄ Download PDF

Info

Publication number
KR101138306B1
KR101138306B1 KR1020100080822A KR20100080822A KR101138306B1 KR 101138306 B1 KR101138306 B1 KR 101138306B1 KR 1020100080822 A KR1020100080822 A KR 1020100080822A KR 20100080822 A KR20100080822 A KR 20100080822A KR 101138306 B1 KR101138306 B1 KR 101138306B1
Authority
KR
South Korea
Prior art keywords
layer
die
intermetallic compound
thin film
metal thin
Prior art date
Application number
KR1020100080822A
Other languages
English (en)
Other versions
KR20110059519A (ko
Inventor
슈전 린
？시안 린
사우이 천
치에룽 라이
Original Assignee
인더스트리얼 테크놀로지 리서치 인스티튜트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인더스트리얼 테크놀로지 리서치 인스티튜트 filed Critical 인더스트리얼 테크놀로지 리서치 인스티튜트
Publication of KR20110059519A publication Critical patent/KR20110059519A/ko
Application granted granted Critical
Publication of KR101138306B1 publication Critical patent/KR101138306B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H01L23/53247—Noble-metal alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83205—Ultrasonic bonding
    • H01L2224/83207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H01L2224/83825—Solid-liquid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H01L2224/8383—Solid-solid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83948—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0134—Quaternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15717—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400 C and less than 950 C
    • H01L2924/15724—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/1576—Iron [Fe] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Die Bonding (AREA)

Abstract

LED 칩의 다이-본딩 방법은 LED 칩과 기판을 결합하는데 적합하다. LED 칩은 제 1 금속 박막층을 가진다. 다이-본딩 방법은 기판의 표면상에 제 2 금속 박막층을 형성하는 단계; 제 2 금속 박막층 상에 다이-본딩 재료층을 형성하는 단계, 여기서 다이-본딩 재료의 용융점은 110℃보다 낮다; 제 1 금속 박막층이 다이-본딩 재료와 접촉하게 다이-본딩 재료층 상에 LED 칩을 놓는 단계; 제 1 금속 박막층, 다이-본딩 재료층 및 제 2 금속 박막층 사이에 제 1 금속간화합물층과 제 2 금속간화합물층을 각각 형성하기 위해, 선-경화 시간 동안 액체-고체 반응 온도에서 다이-본딩 재료층을 가열하는 단계; 및 고체-고체 반응을 수행하도록 경화 시간 동안 고체-고체 반응 온도에서 다이-본딩 재료층을 가열하는 단계, 여기서 고체-고체 반응 후 제 1 금속간화합물층과 제 2 금속간화합물층의 용융점은 200℃보다 높다.

Description

ＬＥＤ 칩의 다이-본딩 방법과 이에 의해 제조된 ＬＥＤ{Die-bonding method of LED chip and LED manufactured by the same}
본 발명은 발광 다이오드(LED) 칩의 다이-본딩 방법 및 LED에 관한 것으로, 특히 저온 다이-본딩을 할 수 있고 고온 금속간화합물층(intermetallic layer)뿐만 아니라 다이-본드 구조를 가진 LED를 얻을 수 있는 다이-본딩 방법에 관한 것이다.
리드 프레임에 LED 칩을 부착하는 기술은 수년 동안 개발되었다. 다이-본딩 재료들은 대략 두 종류로 나뉜다: 하나는 고분자 도전성 접착 재료이고 다른 것은 금속 용접 재료이다.
첫 번째 종류는 "칩-타입 LED 및 이의 제조 방법"이란 제목의 ROC 특허 제 463394에서 볼 수 있다. 이 방법은 주로 금속 기판의 표면상에 은 페이스트를 도금하는 단계, 식각 후 복수의 리드 프레임을 형성하는 단계, 리드 프레임의 한 말단을 다이-본딩하고 이를 와이어 본딩에 의해 반대쪽에 연결하는 단계, 바닥에 노출된 리드 프레임들이 전기 컨택들을 형성하는 칩-타입 LED를 형성하기 위해 접착제 밀봉과 다이싱을 수행하는 단계를 포함한다. 이런 실시예에서, 접착제가 결합공정에서 균일하게 퍼지지 않는 경우, 다이는 미리 설정한 위치에 고정되지 않을 것이어서, 발광 효율에 영향을 미친다. 다음, 이런 다이-본딩 방법에서, 고분자 재료는 매우 낮은 열 저항성을 갖기 때문에, 은 페이스트 결합층은 고온에서 작업시 쉽게 열화된다. 또한, 고분자 재료는 낮은 열 전도성을 갖기 때문에, LED 다이는 낮은 열 전도성(은 페이스트의 열 전도성 계수는 단지 1W/M-K이다) 때문에 바람직한 열 분산 효과를 얻을 수 없다. LED 다이의 수명과 광전기 변환 효율도 감소한다.
두 번째 종류는 "다이-본딩 재료 및 LED 패키지의 방법"란 제목의 ROC 특허 공개공보 제 200840079호에서 볼 수 있다. 특허 출원에 사용된 다이-본딩 방법은 기판의 금속 재료를 기초로 한 공융 결합(eutectic bonding)을 주로 채택한다. 먼저, 적절한 범위에서 공융 결합 재료의 한 층은 패키지 구조의 금속 기판의 상부 표면상에 코팅된다. 그런 후에, LED 다이는 기판의 공융 결합 재료상에 배치된다. 마무리된 제품은 적절한 온도를 가진 핫 플레이트, 오븐 또는 전기로를 통과하여, 공융 결합을 완성한다. 이런 기술은 공융 결합 재료를 사용하고 금속 재료의 결합층을 형성하여, 은 페이스트보다 좋은 열 분산과 열 저항을 얻는다. 이 특허 기술에 사용된 공융 결합 재료의 일부는 높은 용융점을 가져서, 열 응력은 결합된 LED 다이 상에 쉽게 존재하여 다이를 손상시키다. 비록 공융 결합 재료의 다른 부분이 낮은 용융점 합금이지만, 이런 결합 재료의 결합이 완성된 후, LED가 70-80℃의 환경에서 사용된 경우, 결합층은 약해질 것이고 컨택 신뢰성은 크게 손상된다.
상기한 기술들 이외에, 미국특허출원 공개공보 제 2007/0141749호는 다이-본딩 공정에서 초음파 웨이브를 주입하고 초음파 웨이브에 의해 결합 표면을 이온화하여, 가열 온도를 낮추고 열 응력을 감소시키는 것을 개시하였다. 이 방법은 초음파 장비의 첨가를 필요로 하여, 제조 비용을 증가시킨다. 한편, 초음파 웨이브가 부적절하게 작동하는 경우, LED 다이는 파괴되도록 직접 진동될 수 있다.
따라서, 본 발명은 LED 칩의 다이-본딩 방법 및 이를 사용하는 LED이다. 본 발명의 다이-본딩 방법은 110℃의 저온에서 다이-본딩을 완성할 수 있고 다이-본딩 후 결합된 합금이 200℃보다 높은 용융점을 갖게 하여 상기 방법들의 단점들과 문제들을 극복할 수 있다.
한 실시예에 따라, LED 칩의 다이-본딩 방법은 LED 칩과 기판을 결합하는데 적합하다. LED 칩은 제 1 금속 박막층을 가진다. 다이-본딩 방법은 기판의 표면상에 제 2 금속 박막층을 형성하는 단계; 제 2 금속 박막층 상에 다이-본딩 재료층을 형성하는 단계, 여기서 다이-본딩 재료의 용융점은 110℃보다 낮다; 제 1 금속 박막층이 다이-본딩 재료와 접촉하게 다이-본딩 재료층 상에 LED 칩을 놓는 단계; 제 1 금속 박막층, 다이-본딩 재료층 및 제 2 금속 박막층 사이에 제 1 금속간화합물층과 제 2 금속간화합물층을 각각 형성하기 위해, 선-경화 시간 동안 액체-고체 반응 온도에서 다이-본딩 재료층을 가열하는 단계; 및 고체-고체 반응을 수행하도록 경화 시간 동안 고체-고체 반응 온도에서 다이-본딩 재료층을 가열하는 단계, 여기서 고체-고체 반응 후 제 1 금속간화합물층과 제 2 금속간화합물층의 용융점은 200℃보다 높다.
한 실시예에 따라, 액체-고체 반응 온도는 다이-본딩 재료의 용융점과 동일하거나 용융점보다 높다. 고체-고체 반응 온도는 다이-본딩 재료의 용융점보다 낮다. 제 1 금속 박막층의 재료 및 제 2 금속 박막층의 재료는 Au, Ag, Cu 또는 Ni일 수 있다. 다이-본딩 재료층의 재료는 Bi-In, Bi-In-Zn, Bi-In-Sn 또는 Bi-In-Sn-Zn일 수 있다. 제 1 금속간화합물층과 제 2 금속간화합물층의 재료들은 Cu-In-Sn 금속간화합물, Ni-In-Sn 금속간화합물, Ni-Bi-금속간화합물, Au-In-금속간화합물, Ag-In-금속간화합물, Ag-Sn 금속간화합물 및 Au-Bi 금속간화합물로 이루어진 그룹으로부터 선택될 수 있다.
한 실시예에 따라, LED는 일렬로 적층된 기판, 제 2 금속 박막층, 제 2 금속간화합물층, 제 1 금속간화합물층, 제 1 금속 박막층 및 LED 칩을 포함한다. 제 1 금속 박막층의 재료 및 제 2 금속 박막층의 재료는 Au, Ag, Cu 또는 Ni일 수 있다. 금속간화합물층들의 재료들은 Cu-In-Sn, Ni-In-Sn, Ni-Bi, Au-In, Ag-In, Ag-Sn, 또는 Au-Bi 금속간화합물일 수 있다.
다이-본딩 방법의 실시예에 따라, 먼저, 약 0.1 내지 1초 동안 110℃보다 낮은 온도에서 LED 칩에 선-경화(액체-고체 반응)가 수행될 수 있다. 그 후, LED 칩과 기판의 다이-본딩 절차를 완성하기 위해, 80℃보다 낮은 온도에서 약 30분 내지 3시간의 고체-고체 반응이 수행된다. 모든 다이-본딩 절차가 저온에서 수행되기 때문에, LED 칩에 열 응력이 발생하지 않는다. 다음, 다이-본딩 방법에 의해 제조된 LED에서, LED 칩과 기판 사이의 결합 재료는 금속 재료이고 따라서 더 우수한 열 전도성과 열 분산 효과를 얻는다. 또한, 생성된 금속간화합물은 200℃보다 높은 용융점 온도를 갖기 때문에, 결합된 합금은 LED가 70 내지 80℃의 환경에서 작동하는 경우에도 약해지지 않을 것이다.
본 발명의 내용 중에 포함되어 있음
본 발명은 단지 설명을 위해 아래 제공된 상세한 설명으로부터 더욱 완전히 이해될 것이고 도면들은 본 발명을 제한하지 않는다.
도 1은 본 발명의 한 실시예에 따른 LED 칩의 다이-본딩 방법의 개략적 흐름도이다;
도 2a는 본 발명의 한 실시예에 따른 다이-본딩 방법에서 LED 칩의 개략적 구조를 나타낸다;
도 2b는 본 발명의 한 실시예에 따른 다이-본딩 방법에서 기판의 개략적 구조를 나타낸다;
도 2c는 단계 S52가 본 발명의 한 실시예에 따른 다이-본딩 방법으로 그 위에서 수행되는 기판의 개략적 구조를 나타낸다;
도 2d는 본 발명의 한 실시예에 따른 다이-본딩 방법에서 단계 S54의 개략적 구조를 나타낸다;
도 2e는 본 발명의 한 실시예에 따른 다이-본딩 방법에서 단계 S56에서 LED 구조의 개략도를 나타낸다;
도 2f는 본 발명의 한 실시예에 따른 다이-본딩 방법에서 단계 S58에서 LED 구조의 개략도를 나타낸다;
도 2g는 본 발명의 한 실시예에 따른 다이-본딩 방법에서 단계 S56에서 다른 LED 구조의 개략도를 나타낸다;
도 3은 본 발명의 한 실시예에 따른 다이-본딩 방법에서 다이-본딩 금속층과 제 1 금속 박막층의 미세구조이다.
도 1은 본 발명의 한 실시예에 따른 LED 칩의 다이-본딩 방법의 개략적 흐름도이다. 도 2a는 본 발명의 한 실시예에 따른 다이-본딩 방법에서 LED 칩의 개략적 구조를 나타낸다. 도 2b는 본 발명의 한 실시예에 따른 다이-본딩 방법에서 기판의 개략적 구조를 나타낸다.
도 1, 2a 및 2b를 참조하면, LED 칩의 다이-본딩 방법은 LED 칩(10)과 기판(20)을 결합하는데 적합하다. LED 칩(10)은, 예를 들어, GaN, GaInN, AlInGaP, AlInGaN, AlN, InN, GaInAsN, GaInPN 또는 이의 조합이나 이에 제한되지 않는 p-i-n 구조를 가진 LED일 수 있다.
LED 칩(10)에 의해 방출되는 빛의 스펙트럼은 가시 광선 스텍트럼(380nm 내지 760nm) 또는 다른 스펙트럼일 수 있다. LED 칩(10)은 수평 구조(사파이어 기초), 수직 구조(얇은-GaN LED) 또는 플립-칩으로 형성될 수 있다.
LED 칩(10)은 제 1 금속 박막층(12)을 가진다. 제 1 금속 박막층(12)의 재료는 Au, Ag, Cu 또는 Ni일 수 있다. 제 1 금속 박막층(12)은 전해도금, 스퍼터링 또는 증착에 의해 LED 칩(10)의 표면상에 도금될 수 있다. 제 1 금속 박막층(12)의 두께는 0.2㎛ 내지 2.0㎛일 수 있으나, 이에 제한되지 않는다. 예를 들어, 두께는 0.5㎛ 내지 1.0㎛이다.
제 1 금속 박막층(12)을 가진 LED 칩(10)에서, 제 1 금속 박막층(12)은 주로 절단된 칩 상에 직접 도금되지 않고, 대신, 제 1 금속 박막층(12)은 전해도금 또는 다른 방법에 의해 LED 웨이퍼의 뒷면에 도금된 후 웨이퍼가 절단되고 분리된다.
기판(20)은 리드 프레임, 인쇄회로기판(PCB), 플라스틱 반사컵을 가진 기판 또는 세라믹 기판일 수 있다. 기판(20)의 재료는 Cu, Al, Fe 또는 Ni와 같은 순수 원소 또는 다른 원소들의 소량이 첨가된 합금일 수 있다. 기판(20)의 재료는 Si, AlN, 또는 저온 동시소성 세라믹(low-temperature cofired ceramics)(LTCC)일 수 있다.
LED 칩(10)의 다이-본딩 방법을 위해 도 1뿐만 아니라 도 2b, 2c, 2d, 2e 및 2f를 참조한다. 도면으로부터 알 수 있듯이, LED 칩(10)의 다이-본딩 방법은 다음 단계들을 포함한다.
단계 S50에서, 제 2 금속 박막층(22)은 (도 2b에 도시된 대로) 기판(20)의 표면상에 형성된다.
단계 S52에서, 다이-본딩 재료층(30)은 제 2 금속 박막층(22) 상에 형성되며, 여기서 다이-본딩 재료층(30)의 용융점은 (도 2c에 도시된 대로) 100℃보다 낮다.
단계 S54에서, LED 칩(10)은 (도 2d에 도시된 대로) 제 1 금속 박막층(12)이 다이-본딩 재료층(30)과 접촉하게 다이-본딩 재료층(30) 상에 놓인다.
단계 S56에서, 다이-본딩 재료층(30)은 (도 2e에 도시된 대로) 제 1 금속 박막층(12), 다이-본딩 재료층(30) 및 제 2 금속 박막층(22) 사이에 제 1 금속간화합물층(32)과 제 2 금속간화합물층(34)을 각각 형성하기 위해, 선-경화 시간 동안 액체-고체 반응 온도에서 가열된다.
도 S58에서, 다이-본딩 재료층(30)은 (도 2f에 도시된 대로) 고체-고체 반응을 수행하도록 경화 시간 동안 고체-고체 반응 온도에서 가열되고, 여기서 고체-고체 반응 후 제 1 금속간화합물층(32')과 제 2 금속간화합물층(34')의 용융점은 200℃보다 높다.
단계 S50에 대해 도 2b를 참조한다. 제 2 금속 박막층(22)은 전해도금, 스퍼터링 또는 증착에 의해 LED 칩(10)의 표면상에 도금될 수 있다. 제 2 금속 박막층(22)의 재료는 Au, Ag, Cu 또는 Ni일 수 있다. 제 2 금속 박막층(22)의 두께는 0.2㎛ 내지 2.0㎛일 수 있으나, 이에 제한되지 않는다. 예를 들어, 두께는 0.5㎛ 내지 1.0㎛이다.
도 2c를 참조하면, 단계 S50 뒤인, 단계 S52에서, 다이-본딩 재료층(30)은 전해도금, 증발, 스퍼터링에 의해 또는 솔더 페이스트를 붙임으로써 제 2 금속 박막층(22) 상에 형성될 수 있다. 다이-본딩 재료층(30)의 재료는 Bi-In, Bi-In-Sn, Bi-In-Sn-Zn, 또는 Bi-In-Zn일 수 있다. Bi-In의 용융점은 약 110℃이고, Bi-25In-18Sn의 용융점은 약 82℃이고, Bi-20In-30Sn-3Zn의 용융점은 약 90℃이고 Bi-33In-0.5Zn의 용융점은 약 110℃이다. 다이-본딩 재료층(30)의 두께는 0.2㎛ 내지 2.0㎛일 수 있으나, 이에 제한되지 않는다. 예를 들어, 두께는 0.5㎛ 내지 1.0㎛이다.
도 2d를 참조하면, 단계 S54에서, LED 칩(10)은, 도 2d에 도시된 대로, 제 1 금속 박막층(12)이 다이-본딩 재료층(30)과 접촉하게 다이-본딩 재료층(30) 상에 놓인다.
그런 후에, 다이-본딩 재료층(30)은 (도 2e에 도시된 대로) 제 1 금속 박막층(12), 다이-본딩 재료층(30) 및 제 2 금속 박막층(22) 사이에 제 1 금속간화합물층(32)과 제 2 금속간화합물층(34)을 각각 형성하기 위해, 선-경화 시간 동안 액체-고체 반응 온도에서 가열되는 단계 S56이 수행된다. 액체-고체 반응 온도는 다이-본딩 재료층(30)의 용융 온도와 동일하거나 용융 온도보다 높을 수 있다. 다이-본딩 재료층(30)의 재료가 Bi-In-Sn인 경우, 액체-고체 반응 온도는 82℃ 이상일 수 있다. 가열 방식은 레이저 가열, 뜨거운 공기 가열, 적외선 가열, 열분해 결합 또는 초음파 지원 열압착 결합일 수 있다.
주위 온도는 액체-고체 반응 온도로 직접 올라갈 수 있거나 다이-본딩 재료층(30)이 직접 가열되거나 기판(20)이 직접 가열된 후 열이 다이-본딩 재료층(30)으로 전달될 수 있다. 가열은, 예를 들어, 레이저에 의해 직접 기판(20)의 바닥에서 수행되나 이에 제한되지 않는다(즉, 가열은 도 2e에 도시된 대로 기판(20) 아래서 수행된다).
가열 시간(선-경화 시간)은 0.1초 내지 2초, 예를 들어, 0.2초 내지 1초일 수 있으나 이에 제한되지 않는다. 가열 시간은 액체-고체 반응의 조건에 따라 적절하게 조절될 수 있다. 가열 시간은 제 1 금속 박막층(12), 다이-본딩 재료층(30) 및 제 2 금속 박막층(22) 사이에 제 1 금속간화합물층(32)과 제 2 금속간화합물층(34)을 각각 형성하는데 필요한 시간일 수 있다. 단계 S56은 형성된 제 1 금속간화합물층(32)과 제 2 금속간화합물층(34)이 매우 얇은 경우에도 완료된 것으로 생각될 수 있다. 즉, 제 1 금속간화합물층(32)과 제 2 금속간화합물층(34)이 제 1 금속 박막층(12), 다이-본딩 재료층(30) 및 제 2 금속 박막층(22) 사이에 형성되는 한, 즉, 결합 효과가 발생하는 한, 단계 S56은 다음 단계(S58)로 진행하기 위해 정지될 수 있다. 명확하게, 공정에서 추가의 제 1 금속간화합물층(32) 및 제 2 금속간화합물층(34)을 형성하기 위해 선-경화 시간을 증가시키는 것은 실행가능하다.
단계 S56에서 가열 작업은 후속 공정을 수월하게 하기 위해서, 전류 배향에 따라 LED 칩(10)과 기판(20)을 미리 고정하는 선-경화 절차로 불릴 수 있다. 선-경화 절차의 온도는 다이-본딩 재료층(30)의 용융점과 동일하거나 약간 높을 수 있고 선-경화 시간은 매우 짧기 때문에, 배향은 LED 칩(10) 상에 열 응력과 같은 어떠한 영향을 주지 않고 효과적으로 유지될 수 있다.
형성된 제 1 금속간화합물층(32)과 제 2 금속간화합물층(34)의 재료들은 제 1 금속 박막층(12)과 제 2 금속 박막층(22)에 관한 것이고, 이후에 상세하게 기술될 것이다.
마지막으로, 다이-본딩 재료층(30)이 고체-고체 반응을 수행하도록 경화 시간 동안 고체-고체 반응 온도에서 가열되는 단계 S58가 수행된다. 고체-고체 반응 온도는 다이-본딩 재료층(30)의 용융점보다 낮을 수 있고 40 내지 80℃일 수 있으나 이에 제한되지 않을 수 있다. 경화 시간은 고체-고체 반응 온도에 따라 조절될 수 있다. 예를 들어, 고체-고체 반응 온도가 높은 경우, 경화 시간은 짧을 수 있다. 고체-고체 반응 온도가 낮은 경우, 경화 시간은 길 수 있다. 경화 시간은 30분 내지 3시간일 수 있다.
고체-고체 반응은 다이-본딩 재료층(30)의 합금 원소들과 제 1 금속 박막층(12) 및 제 2 금속 박막층(22)의 원소들을 확산시키는 것이다. 고체-고체 반응의 시간은 다이-본딩 재료층(30)에서 합금 원소들의 대부분을 확산하는데 필요한 시간으로 결정될 수 있다.
단계 S58은 실제 응용분야에서 배치 작업에 의해 수행될 수 있다. 즉, 단계 S56 후 얻은 여러 반-완결 제품을 모으고 단계 S58은 뜨거운 공기 가열, 오븐 가열, 적외선 가열 또는 핫 플레이트 가열에 의해 함께 수행된다.
단계 S58에서 고체-고체 반응 온도가 다이-본딩 재료층(30)의 용융점보다 낮기 때문에, 단계 S56에서 얻은 배향은 영향을 받지 않는다.
단계 S58 후 형성된 LED는 여러 가능한 구조를 가진다. LED의 첫 번째 구조는 도 2f에 도시된다. 도면으로부터 알 수 있듯이, LED는 일렬로 적층된 기판(20), 제 2 금속 박막층(22), 제 2 금속간화합물층(34'), 제 1 금속간화합물층(32'), 제 1 금속 박막층(12) 및 LED 칩(10)을 포함한다. 제 1 금속 박막층(12)의 재료 및 제 2 금속 박막층(22)의 재료는 Au, Ag, Cu 및 Ni일 수 있다. 2개의 금속간화합물층(32' 및 34')의 재료들은 Cu-In-Sn 금속간화합물(적어도 400℃ 이상의 용융점을 가짐), Ni-In-Sn 금속간화합물(약 700℃ 이상의 용융점을 가짐), Ni-Bi 금속간화합물(적어도 400℃ 이상의 용융점을 가짐), Au-In 금속간화합물(적어도 400℃ 이상의 용융점을 가짐), Ag-In 금속간화합물(적어도 250℃ 이상의 용융점을 가짐), Ag-Sn 금속간화합물(적어도 450℃ 이상의 용융점을 가짐) 및 Au-Bi 금속간화합물(적어도 350℃ 이상의 용융점을 가짐)을 포함한다.
다음, (즉, 도 2e에 도시된) 선-경화 절차에서 형성된 제 1 금속간화합물층(32)과 제 2 금속간화합물층(34)의 재료들은 고체-고체 반응 후 제 1 금속간화합물층(32')과 제 2 금속간화합물층(34')의 재료들과 다를 수 있다는 것을 알아야 한다. 선-경화 절차에서, 비록 액체-고체 반응 온도가 다이-본딩 재료층(30)의 용융점에 도달하였지만, 단계 S56은 제 1 금속간화합물층(32)과 제 2 금속간화합물층(34)이 형성된 후 즉시 정지할 수 있기 때문에, 다이-본딩 재료층(30)에서 합금 원소들의 일부는 확산하지 않는다. 예를 들어, 다이-본딩 재료층(30)이 In을 함유하는 경우, In은 액체-고체 반응 동안 금속간화합물층을 형성하기 위해 먼저 쉽게 확산한다.
3개의 실시예가 선-경화 절차에서 단계 S54, S56 및 S58에서 도 2e에 도시된 LED의 제 2 금속 박막층(22), 제 2 금속간화합물층(34'), 제 1 금속간화합물층(32') 및 제 1 금속 박막층(12)의 재료를 도시하기 위해 아래 나열된다.
[도 2e의 LED 구조의 제 1 실시예]
층 단계 S54 단계 S56 단계 S58
제 1 금속 박막층 Ag Ag Ag
제 1 금속간화합물층 없음 Au-In, Ag-In, Ag-Sn, Au-Bi 또는 다른 금속간화합물, 예를 들어 Ag2In Au-In, Ag-In, Ag-Sn, Au-Bi 또는 다른 금속간화합물, 예를 들어 Ag2In
다이-본딩 재료층 Bi-In-Sn Bi-In-Sn 없음
제 2 금속간화합물층 없음 Au-In, Ag-In, Ag-Sn, Au-Bi 또는 다른 금속간화합물, 예를 들어 AuIn2 Au-In, Ag-In, Ag-Sn, Au-Bi 또는 다른 금속간화합물, 예를 들어 Au2Bi+AuIn2
제 2 금속 박막층 Au Au Au
[도 2e의 LED 구조의 제 2 실시예]
층 단계 S54 단계 S56 단계 S58
제 1 금속 박막층 Ni Ni Ni
제 1 금속간화합물층 없음 Ni-In-Sn, Ni-Bi 또는 다른 금속간화합물 Ni-In-Sn, Ni-Bi 또는 다른 금속간화합물
다이-본딩 재료층 Bi-In-Sn Bi-In-Sn 없음
제 2 금속간화합물층 없음 Ni-In-Sn, Ni-Bi 또는 다른 금속간화합물 Ni-In-Sn, Ni-Bi 또는 다른 금속간화합물
제 2 금속 박막층 Ni Ni Ni
[도 2e의 LED 구조의 제 3 실시예]
층 단계 S54 단계 S56 단계 S58
제 1 금속 박막층 Cu Cu Cu
제 1 금속간화합물층 없음 Cu-In-Sn 금속간화합물 Cu-In-Sn 금속간화합물
다이-본딩 재료층 Bi-In-Sn Bi-In-Sn 없음
제 2 금속간화합물층 없음 Cu-In-Sn 금속간화합물 Cu-In-Sn 금속간화합물
제 2 금속 박막층 Cu Cu Cu
도 2e에서 LED 구조의 제 1 실시예에서 제 1 금속간화합물층(32') 및 제 2 금속간화합물층(34')의 용융점들은 모두 200℃보다 높다. LED는 장차 장기간 동안 80℃ 이상의 온도에서 작동하는 경우에도, 결합 재료는 약해지지 않을 것이어서, 공정에서 배향은 높은 발광 효율을 얻기 위해 계속해서 유지될 수 있다.
단계 S58 후 형성된 LED의 다른 구조는 도 2g에 도시된다. 도면으로부터 알 수 있듯이, LED는 일렬로 적층된 기판(20), 제 2 금속 박막층(22), 제 2 금속간화합물층(34'), 중간층(36), 제 1 금속간화합물층(32'), 제 1 금속 박막층(12) 및 LED 칩(10)을 포함한다. 중간층(36)의 재료는 다이-본딩 재료층(30), 제 2 금속간화합물층(34') 및 제 1 금속간화합물층(32')의 재료에 관한 것이다. 다이-본딩 재료층(30)의 재료가 Bi-In-Sn인 경우, 중간층(36)의 재료는 Sn이 가능하다. 즉, 고체-고체 반응 후 다이-본딩 재료층(30)에 Sn만 남게 된다.
Sn의 용융점은 200℃보다 높은 약 230℃이기 때문에, 사용시에 LED를 약화시키지 않는 상기 목적은 성취될 수 있다. 즉, 다이-본딩 재료층(30)은 고체-고체 반응 후 반응에 의해 사라지거나 남아서 중간층(36)을 형성한다.
Bi-In-Sn 및 Ag의 결합 상태는 도 3에 도시된다. 도 3은 본 발명의 한 실시예에 따른 다이-본딩 방법에서 다이-본딩 재료층(30)과 제 1 금속 박막층(12)의 미세구조이다. 이 실험에서, Bi-25In-18Sn의 Bi-In-Sn 합금은 은 플레이트 상에 배치되며, 85℃의 온도는 시간 주기 동안 사용된 후 합금 분석을 수행하여 미세구조를 얻는다. 도면으로부터 볼 수 있듯이, Ag2In 결합층은 Bi-In-Sn과 Ag 플레이트 사이에 형성된다. 따라서, 본 발명에 사용된 다이-본딩 재료층(30)은 저온에서 은을 가진 결합층을 형성할 수 있다는 것을 알 수 있다.
다이-본딩 방법의 실시예들 및 다이-본딩 후 LED 구조로부터, LED 칩(10)은 배향불일치의 문제없이 다이-본딩 공정에서 저온과 짧은 시간을 사용하여 기판(20) 상에서 선-경화될 수 있다는 것을 알 수 있다. 그 후, 고체-고체 반응이 더 저온에서 수행된다. 반응 후 제 1 금속간화합물층(32')과 제 2 금속간화합물층(34')은 (200℃보다 높은) 높은 용융점을 가진다. 따라서, 다이-본딩 후 LED가 장시간 동안 80℃보다 높은 온도에서 작동하는 경우에도, 제 1 금속간화합물층(32')과 제 2 금속간화합물층(34')은 약해지지 않을 것이고, 배향 정확성은 영향을 받지 않는다. 또한, 공정에 사용된 온도들이 100℃보다 모두 훨씬 낮기 때문에, 열 응력이 남아 있거나 LED 칩(10)과 다른 구성요소(예를 들어, 기판(20) 및 플라스틱 반사컵)에 집중되는 문제는 다이-본딩 공정에서 일어나지 않을 것이다. 높은 신뢰성을 가진 LED가 얻어진다. 마지막으로, 선-경화 절차는 레이저 가열에 의해 수행되기 때문에, 선-경화 시간은 많이 단축된다. 또한, 배치 작업은 고체-고체 반응에서 사용될 수 있기 때문에, 본 다이-본딩 방법은 종래 기술보다 훨씬 높은 생산량을 얻을 수 있다.

Claims (11)

  1. LED 칩과 기판을 결합하기 위한 발광다이오드(LED)의 다이-본딩 방법으로서, 상기 LED 칩은 제 1 금속 박막층을 가지며, 상기 다이-본딩 방법은 다음 단계를 포함하는 방법:
    기판의 표면상에 제 2 금속 박막층을 형성하는 단계;
    제 2 금속 박막층 상에 다이-본딩 재료층을 형성하는 단계, 여기서 다이-본딩 재료의 용융점은 110℃보다 낮다;
    제 1 금속 박막층이 다이-본딩 재료와 접촉하게 다이-본딩 재료층 상에 LED 칩을 놓는 단계;
    제 1 금속 박막층, 다이-본딩 재료층 및 제 2 금속 박막층 사이에 제 1 금속간화합물층과 제 2 금속간화합물층을 각각 형성하기 위해, 선-경화 시간 동안 액체-고체 반응 온도에서 다이-본딩 재료층을 가열하는 단계; 및
    고체-고체 반응을 수행하도록 경화 시간 동안 고체-고체 반응 온도에서 다이-본딩 재료층을 가열하는 단계, 여기서 고체-고체 반응 후 제 1 금속간화합물층과 제 2 금속간화합물층의 용융점은 200℃보다 높다.
  2. 제 1 항에 있어서,
    액체-고체 반응 온도는 다이-본딩 재료의 용융점과 동일하거나 용융점보다 높은 다이-본딩 방법.
  3. 제 1 항에 있어서,
    고체-고체 반응 온도는 다이-본딩 재료의 용융점보다 낮은 다이-본딩 방법.
  4. 제 1 항에 있어서,
    고체-고체 반응을 수행하기 위해 고체-고체 반응 온도에서 다이-본딩 재료층을 가열하는 단계는 다이-본딩 재료, 제 1 금속 박막층 및 제 2 금속 박막층 사이의 고체-고체 반응이 완결될 때까지 고체-고체 반응을 수행하기 위해 고체-고체 반응 온도에서 다이-본딩 재료층을 가열하는 것인 다이-본딩 방법.
  5. 제 1 항에 있어서,
    제 1 금속 박막층의 재료는 Au, Ag, Cu 및 Ni로 이루어진 그룹으로부터 선택되고 제 2 금속 박막층의 재료는 Au, Ag, Cu 및 Ni로 이루어진 그룹으로부터 선택되는 다이-본딩 방법.
  6. 제 5 항에 있어서,
    다이-본딩 재료층의 재료는 Bi-In, Bi-In-Zn, Bi-In-Sn, 및 Bi-In-Sn-Zn으로 이루어진 그룹으로부터 선택되는 다이-본딩 방법.
  7. 제 6 항에 있어서,
    액체-고체 반응 온도는 85℃이고 선-경화 시간은 0.1초 내지 1초인 다이-본딩 방법.
  8. 제 6 항에 있어서,
    고체-고체 반응 온도는 40℃ 내지 80℃이고 경화 시간은 30분 내지 3시간인 다이-본딩 방법.
  9. 제 6 항에 있어서,
    제 1 금속간화합물층과 제 2 금속간화합물층의 재료들은 Cu-In-Sn 금속간화합물, Ni-In-Sn 금속간화합물, Ni-Bi-금속간화합물, Au-In-금속간화합물, Ag-In-금속간화합물, Ag-Sn 금속간화합물 및 Au-Bi 금속간화합물로 이루어진 그룹으로부터 선택되는 다이-본딩 방법.
  10. 기판;
    기판상에 위치된 제 2 금속 박막층, 여기서 제 2 금속 박막층의 재료는 Au, Ag, Cu 및 Ni로 이루어진 그룹으로부터 선택된다;
    제 2 금속 박막층 상에 위치된 제 2 금속간화합물층;
    제 2 금속간화합물층 상에 위치된 제 1 금속간화합물층;
    제 1 금속간화합물층 상에 위치된 제 1 금속 박막층, 여기서 제 1 금속 박막층의 재료는 Au, Ag, Cu 및 Ni로 이루어진 그룹으로부터 선택되고, 제 1 금속간화합물층과 제 2 금속간화합물층의 재료들은 Cu-In-Sn 금속간화합물, Ni-In-Sn 금속간화합물, Ni-Bi-금속간화합물, Au-In-금속간화합물, Ag-In-금속간화합물, Ag-Sn 금속간화합물 및 Au-Bi 금속간화합물로 이루어진 그룹으로부터 선택된다; 및
    제 1 금속 박막층 상에 위치된 LED 칩
    을 포함하는 발광다이오드(LED).
  11. 제 10 항에 있어서,
    제 1 금속간화합물층과 제 2 금속간화합물층 사이에 삽입된 중간층을 더 포함하고, 중간층의 재료는 Sn, Bi, In 및 Zn로 이루어진 그룹으로부터 선택되는 것인 발광다이오드(LED).
KR1020100080822A 2009-11-27 2010-08-20 Ｌｅｄ 칩의 다이-본딩 방법과 이에 의해 제조된 ｌｅｄ KR101138306B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW098140702 2009-11-27
TW098140702A TWI401825B (zh) 2009-11-27 2009-11-27 發光二極體晶片的固晶方法及固晶完成之發光二極體

Publications (2)

Publication Number Publication Date
KR20110059519A KR20110059519A (ko) 2011-06-02
KR101138306B1 true KR101138306B1 (ko) 2012-06-22

Family

ID=43638806

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100080822A KR101138306B1 (ko) 2009-11-27 2010-08-20 Ｌｅｄ 칩의 다이-본딩 방법과 이에 의해 제조된 ｌｅｄ

Country Status (5)

Country Link
US (2) US8236687B2 (ko)
EP (1) EP2328192A3 (ko)
JP (1) JP5415378B2 (ko)
KR (1) KR101138306B1 (ko)
TW (1) TWI401825B (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9443903B2 (en) 2006-06-30 2016-09-13 Cree, Inc. Low temperature high strength metal stack for die attachment
US8698184B2 (en) 2011-01-21 2014-04-15 Cree, Inc. Light emitting diodes with low junction temperature and solid state backlight components including light emitting diodes with low junction temperature
TWI401825B (zh) * 2009-11-27 2013-07-11 Ind Tech Res Inst 發光二極體晶片的固晶方法及固晶完成之發光二極體
TW201250849A (en) * 2011-06-14 2012-12-16 3S Silicon Tech Inc Low-temperature chip bonding method for light-condensing type solar chip, power transistor and field effect transistor
EP2810307A1 (en) * 2012-01-30 2014-12-10 Cree, Inc. Low temperature high strength metal stack for die attachment
US20130334561A1 (en) * 2012-06-19 2013-12-19 Hsiu-Jen Lin Method for bonding led wafer, method for manufacturing led chip and bonding structure
JP2014007192A (ja) * 2012-06-21 2014-01-16 Industrial Technology Research Institute Ｌｅｄウェハーを接合する方法、ｌｅｄチップを製造する方法及び接合構造
EP2677557A1 (en) * 2012-06-21 2013-12-25 Industrial Technology Research Institute Method for bonding LED wafer, method for manufacturing LED chip and bonding structure
TWI466253B (zh) * 2012-10-08 2014-12-21 Ind Tech Res Inst 雙相介金屬接點結構及其製作方法
US9676047B2 (en) 2013-03-15 2017-06-13 Samsung Electronics Co., Ltd. Method of forming metal bonding layer and method of manufacturing semiconductor light emitting device using the same
DE102013103081A1 (de) * 2013-03-26 2014-10-02 Osram Opto Semiconductors Gmbh Verfahren zum Verbinden von Fügepartnern und Anordnung von Fügepartnern
TWI654779B (zh) 2013-04-26 2019-03-21 新世紀光電股份有限公司 發光二極體結構及其製造方法
TWI617053B (zh) * 2013-04-26 2018-03-01 新世紀光電股份有限公司 發光二極體結構
JP2015079794A (ja) * 2013-10-15 2015-04-23 株式会社東芝 半導体発光素子及びその製造方法
JP6171912B2 (ja) * 2013-12-13 2017-08-02 三菱マテリアル株式会社 Ａｇ下地層付き金属部材、絶縁回路基板、半導体装置、ヒートシンク付き絶縁回路基板、及び、Ａｇ下地層付き金属部材の製造方法
KR101643463B1 (ko) * 2014-09-29 2016-07-27 한국광기술원 반도체 칩 패키지와 이의 제조 장치 및 방법
US9443813B1 (en) 2015-03-05 2016-09-13 Advanced Semiconductor Engineering, Inc. Semiconductor device and method for manufacturing the same
TWI632701B (zh) * 2015-04-24 2018-08-11 國立中興大學 固晶結構之製造方法
DE102017107961B4 (de) * 2017-04-12 2022-10-13 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung einer Beleuchtungseinrichtung und Beleuchtungseinrichtung
DE102018114013A1 (de) * 2018-06-12 2019-12-12 Osram Opto Semiconductors Gmbh Verfahren zum fixieren eines halbleiterchips auf einer oberfläche, verfahren zur herstellung eines halbleiterbauelements und halbleiterbauelement
KR102065765B1 (ko) * 2018-07-02 2020-01-14 제엠제코(주) 솔더범프를 이용한 반도체칩의 단자 접합방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06177135A (ja) * 1992-08-28 1994-06-24 American Teleph & Telegr Co <Att> 半導体部品の接合方法
JP2006140186A (ja) * 2004-11-10 2006-06-01 Oki Data Corp 半導体複合装置、半導体複合装置の製造方法、半導体複合装置を使用したｌｅｄヘッド及びｌｅｄヘッドを用いた画像形成装置
KR20070039195A (ko) * 2005-10-07 2007-04-11 주식회사 엘지화학 열적 안정성이 개선된 반도체 소자 및 이의 제조방법

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6286895A (ja) * 1985-10-14 1987-04-21 株式会社日立製作所 電子部品のはんだ付け方法
JP4135268B2 (ja) * 1998-09-04 2008-08-20 株式会社豊田中央研究所 無鉛はんだ合金
JP4724650B2 (ja) * 2000-04-17 2011-07-13 富士通株式会社 はんだ接合方法およびはんだ接合部
TW463394B (en) 2000-12-19 2001-11-11 Taiwan Oasis Technology Co Ltd Chip-type light emitting diode and its manufacturing method
US6791119B2 (en) * 2001-02-01 2004-09-14 Cree, Inc. Light emitting diodes including modifications for light extraction
US6787435B2 (en) * 2001-07-05 2004-09-07 Gelcore Llc GaN LED with solderable backside metal
US6531328B1 (en) 2001-10-11 2003-03-11 Solidlite Corporation Packaging of light-emitting diode
DE10221857A1 (de) * 2002-05-16 2003-11-27 Osram Opto Semiconductors Gmbh Verfahren zum Befestigen eines Halbleiterchips in einem Kunststoffgehäusekörper, optoelektronisches Halbleiterbauelement und Verfahren zu dessen Herstellung
US7168608B2 (en) 2002-12-24 2007-01-30 Avago Technologies General Ip (Singapore) Pte. Ltd. System and method for hermetic seal formation
JP4036786B2 (ja) * 2003-04-24 2008-01-23 唯知 須賀 電子部品実装方法
JP2005032834A (ja) * 2003-07-08 2005-02-03 Toshiba Corp 半導体チップと基板との接合方法
EP1544923A3 (de) * 2003-12-19 2007-03-14 Osram Opto Semiconductors GmbH Strahlungemittierendes Halbleiterbauelement und Verfahren zum Befestigen eines Halbleiterchips auf einem Leiterrahmen
US7419839B2 (en) * 2004-11-12 2008-09-02 Philips Lumileds Lighting Company, Llc Bonding an optical element to a light emitting device
JP4262672B2 (ja) * 2004-12-24 2009-05-13 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP4344707B2 (ja) 2005-02-24 2009-10-14 株式会社ルネサステクノロジ 半導体装置およびその製造方法
DE102005029246B4 (de) * 2005-03-31 2023-06-22 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterchip mit einer Lötschichtenfolge und Verfahren zum Löten eines Halbleiterchips
TW200642113A (en) 2005-05-26 2006-12-01 Chen jing hao LED package structure for fixing LED chip and conducting electricity and heat
DE602005015103D1 (de) * 2005-07-28 2009-08-06 Infineon Technologies Ag Verbindungsstruktur zur Befestigung eines Halbleiterchips auf einem Metallsubstrat, Halbleiterchip und elektronisches Bauelement mit der Verbindungsstruktur, und Verfahren zur Herstellung der Verbindungsstruktur
JP2007109829A (ja) 2005-10-12 2007-04-26 Dowa Holdings Co Ltd 半田接合形成方法
US20070141749A1 (en) 2005-12-20 2007-06-21 Yi-Fong Lin Die attachment method for LED chip and structure thereof
JP2007300489A (ja) 2006-05-01 2007-11-15 Alps Electric Co Ltd カメラモジュールの接続方法
JP2008004777A (ja) * 2006-06-22 2008-01-10 Nfk Lite Mfg Co Ltd 放熱効果の優れた発光ダイオードの製造方法
US7910945B2 (en) * 2006-06-30 2011-03-22 Cree, Inc. Nickel tin bonding system with barrier layer for semiconductor wafers and devices
US8643195B2 (en) * 2006-06-30 2014-02-04 Cree, Inc. Nickel tin bonding system for semiconductor wafers and devices
CN101501872B (zh) * 2006-08-08 2012-03-14 皇家飞利浦电子股份有限公司 纳米颗粒基无机粘合材料
JP4793169B2 (ja) * 2006-08-24 2011-10-12 日立電線株式会社 接続体および光送受信モジュール
DE102007021009A1 (de) * 2006-09-27 2008-04-10 Osram Opto Semiconductors Gmbh Leuchtdiodenanordnung und Verfahren zur Herstellung einer solchen
TW200820455A (en) * 2006-10-18 2008-05-01 Young Lighting Technology Corp LED package and manufacture method thereof
US8013345B2 (en) * 2006-11-20 2011-09-06 3M Innovative Properties Company Optical bonding composition for LED light source
TW200840079A (en) 2007-03-21 2008-10-01 High Power Lighting Corp Eutectic bonding material of LED and packaging method
US7869480B2 (en) * 2007-05-24 2011-01-11 Sanyo Electric Co., Ltd. Semiconductor laser device
JP2009094293A (ja) * 2007-10-09 2009-04-30 Toyota Motor Corp 半導体装置
JP5028217B2 (ja) 2007-10-29 2012-09-19 日立協和エンジニアリング株式会社 光素子搭載方法
US8211752B2 (en) * 2007-11-26 2012-07-03 Infineon Technologies Ag Device and method including a soldering process
JP5642336B2 (ja) 2008-02-06 2014-12-17 富士電機株式会社 半導体装置およびその製造方法
TWI358841B (en) * 2008-03-10 2012-02-21 Everlight Electronics Co Ltd A method for led die attachment using a patterned
TW200945506A (en) * 2008-04-18 2009-11-01 Quan-Cheng Du Method for combining semiconductor structure and substrate, and high luminous efficiency device manufactured by using the method
TWI401825B (zh) * 2009-11-27 2013-07-11 Ind Tech Res Inst 發光二極體晶片的固晶方法及固晶完成之發光二極體

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06177135A (ja) * 1992-08-28 1994-06-24 American Teleph & Telegr Co <Att> 半導体部品の接合方法
JP2006140186A (ja) * 2004-11-10 2006-06-01 Oki Data Corp 半導体複合装置、半導体複合装置の製造方法、半導体複合装置を使用したｌｅｄヘッド及びｌｅｄヘッドを用いた画像形成装置
KR20070039195A (ko) * 2005-10-07 2007-04-11 주식회사 엘지화학 열적 안정성이 개선된 반도체 소자 및 이의 제조방법

Also Published As

Publication number Publication date
US20110127563A1 (en) 2011-06-02
JP2011114338A (ja) 2011-06-09
TW201119079A (en) 2011-06-01
US20120256228A1 (en) 2012-10-11
TWI401825B (zh) 2013-07-11
US8236687B2 (en) 2012-08-07
JP5415378B2 (ja) 2014-02-12
KR20110059519A (ko) 2011-06-02
EP2328192A2 (en) 2011-06-01
EP2328192A3 (en) 2013-04-10
US8716737B2 (en) 2014-05-06

Similar Documents

Publication Publication Date Title
KR101138306B1 (ko) Ｌｅｄ 칩의 다이-본딩 방법과 이에 의해 제조된 ｌｅｄ
JP5513707B2 (ja) 半導体発光デバイスの相互接続
US9755121B2 (en) Method of detaching sealing member of light emitting device
JP5955392B2 (ja) 金属成形体とパワー半導体の間に、太径ワイヤ又はストリップとのボンディングに使用する接続部を形成する方法
US9537074B2 (en) High heat-radiant optical device substrate
CN102104090B (zh) 发光二极管芯片固晶方法、固晶的发光二极管及芯片结构
TWI651872B (zh) 一種紫外線發光二極體晶片封裝結構
US20140175495A1 (en) Die bonding method and die bonding structure of light emitting diode package
JP2009290007A (ja) 接合体、半導体装置および接合体の製造方法
US10046408B2 (en) Device comprising a connecting component and method for producing a connecting component
CN208093589U (zh) 一种带围坝的陶瓷线路板结构
JP2000216439A (ja) チップ型発光素子およびその製造方法
JP2012165016A (ja) 発光装置
TWI446577B (zh) Ｌｅｄ晶圓之接合方法、ｌｅｄ晶粒之製造方法及ｌｅｄ晶圓與基體之接合結構
US8432024B2 (en) Integrated circuit including bond wire directly bonded to pad
JP2004128330A (ja) チップタイプｌｅｄランプの製造方法
TWI489596B (zh) 晶片結構
TWI381562B (zh) 低溫形成反射性發光二極體固晶接合結構之方法
TWI531087B (zh) 發光二極體結構
TWI578566B (zh) 發光二極體結構
TWI654779B (zh) 發光二極體結構及其製造方法
TWI617053B (zh) 發光二極體結構
TW201432956A (zh) 半導體發光元件及其製法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160328

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180330

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190329

Year of fee payment: 8