CN208093589U - 一种带围坝的陶瓷线路板结构 - Google Patents
一种带围坝的陶瓷线路板结构 Download PDFInfo
- Publication number
- CN208093589U CN208093589U CN201820175223.5U CN201820175223U CN208093589U CN 208093589 U CN208093589 U CN 208093589U CN 201820175223 U CN201820175223 U CN 201820175223U CN 208093589 U CN208093589 U CN 208093589U
- Authority
- CN
- China
- Prior art keywords
- box dam
- ceramic circuit
- board
- bonded layer
- bonding layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
一种带围坝的陶瓷线路板结构，包含陶瓷线路板，围坝，设置在陶瓷线路板上的第一金属键合层，以及设置在围坝上并与第一金属键合层键合联结在一起的第二金属键合层。本实用新型摒弃了有机粘连剂，且无需焊料进行连接，通过金属键合层来连接围坝和陶瓷线路板，提高了粘连强度和散热能力，从而提高了封装产品的可靠性，降低了封装的工艺难度，大大提高的芯片的使用寿命和环境适应度。
Description
技术领域
本实用新型涉及一种带围坝的陶瓷线路板结构。
背景技术
发光二极管（Light Emitting Diode，LED）是一种能够将电能转化为光的固态的半导体器件，其被广泛应用于显示屏、交通讯号、显示光源、汽车用灯、LED 背光源及照明光源等领域。
LED封装模组通常包含陶瓷线路板和设置在陶瓷线路板上发光区域内的LED芯片，为了实现更好的气密性，通常在陶瓷线路板的发光区域周围设置有围坝，然后利用围坝形成的空间，在围坝内的发光区域内涂覆荧光胶体，完成LED封装。
目前多数工艺是采用围坝胶来形成围坝，围坝胶采用有机粘连剂，时间长了会老化开裂，且围坝胶的散热性能差，气密性差，强度低，抗紫外线能力弱，导致封装产品的可靠性降低，环境适应度大幅下降。
实用新型内容
本实用新型提供一种带围坝的陶瓷线路板结构，摒弃了有机粘连剂，且无需焊料进行连接，通过金属键合层来连接围坝和陶瓷线路板，提高了粘连强度和散热能力，从而提高了封装产品的可靠性，降低了封装的工艺难度，大大提高的芯片的使用寿命和环境适应度。
为了达到上述目的，本实用新型提供一种带围坝的陶瓷线路板结构，包含：
陶瓷线路板；
围坝；
第一金属键合层，其设置在陶瓷线路板上；
第二金属键合层，其设置在围坝上，并与第一金属键合层键合联结在一起。
所述的第一金属键合层和第二金属键合层的位置相互对应匹配。
所述的第一金属键合层和第二金属键合层采用Au、Sn、Ti、Ni、Pt、Ag、W、AuSn、PdIn、In材料中的任意一种或者多种的组合。
所述的第一金属键合层和第二金属键合层的厚度为10nm～10um。
所述的陶瓷线路板采用氮化铝陶瓷线路板，或者氧化铝陶瓷线路板，或者氮化硅陶瓷线路板。
所述的围坝采用金属材料或陶瓷材料。
本实用新型摒弃了有机粘连剂，且无需焊料进行连接，通过金属键合层来连接围坝和陶瓷线路板，提高了粘连强度和散热能力，从而提高了封装产品的可靠性，降低了封装的工艺难度，大大提高的芯片的使用寿命和环境适应度。
附图说明
图1是本实用新型提供的一种带围坝的陶瓷线路板结构的制备方法流程图。
图2～图4是本实用新型提供的一种带围坝的陶瓷线路板制备方法的工艺流程剖视示意图。
图5是本实用新型提供的一种带围坝的陶瓷线路板结构的另一种实现方式的剖视图。
图6是围坝的一种实施例的俯视图。
图7是围坝的另一种实施例的俯视图。
图8是一个实施例中的形成第二键合层后的围坝的俯视图。
图9是另一个实施例中的形成第二键合层后的围坝的俯视图。
具体实施方式
以下根据图1～图9，具体说明本实用新型的较佳实施例。
如图1所示，本实用新型提供一种带围坝的陶瓷线路板结构，可以用于LED封装模组，也可以应用于其他芯片封装模块。
如图4和图5所示，本实用新型还提供一种带围坝的陶瓷线路板结构，包含：
陶瓷线路板1；
围坝2；
第一键合层3，其设置在陶瓷线路板1上；
第二键合层4，其设置在围坝2上，并与第一键合层3键合联结在一起。
所述的陶瓷线路板1采用DPC、DBC、AMB工艺下的氮化铝陶瓷线路板，或者氧化铝陶瓷线路板，或者氮化硅陶瓷线路板。
所述的围坝2采用金属材料或陶瓷材料。
所述的围坝2的形状为任意形状的围栏环形，较多采用方形环形（如图6所示），或者圆环形（如图7所示）。
所述的第一键合层3采用金属材料，该金属材料是Au、Sn、Ti、Ni、Pt、Ag、W、AuSn、PdIn、In材料中的任意一种或者多种的组合。
采用电镀、化学镀、蒸发镀、磁控溅射中的任意一种方式或者多种方式的组合来形成第一键合层3。
所述的第二键合层4的位置与陶瓷线路板1上的第一键合层3的位置相对应，以便进行后续的键合操作。
所述的第二键合层4采用金属材料，该金属材料是Au、Sn、Ti、Ni、Pt、Ag、W、AuSn、PdIn、In材料中的任意一种或者多种的组合。
采用电镀、化学镀、蒸发镀、磁控溅射中的任意一种方式或者多种方式的组合来形成第二键合层4。
为了保证良好的键合效果，第一键合层3和第二键合层4的厚度保持为10nm～10um。
第一键合层3和第二键合层4的设置位置可以有多种选择，以利于键合操作为准。如图8和图4所示，可以在围坝2的内边沿处和外边沿处形成连续的第二键合层4，并在陶瓷线路板的对应位置处形成与第二键合层4具有相同形状和大小的第一键合层3，使第一键合层3和第二键合层4匹配，键合联结在一起。或者，如图9和图5所示，可以在围坝2上间隔形成多个条状的第二键合层4，并在陶瓷线路板的对应位置处形成与第二键合层4具有相同形状和大小的第一键合层3，使第一键合层3和第二键合层4匹配，键合联结在一起。又或者，可以在围坝2的全部表面上形成第二键合层4，并在陶瓷线路板的对应位置处形成与第二键合层4具有相同形状和大小的第一键合层3，使第一键合层3和第二键合层4匹配，键合联结在一起。
所述的一种带围坝的陶瓷线路板结构的制备方法具体包含以下步骤：
步骤S1、制备陶瓷线路板和围坝；
步骤S2、如图2所示，在陶瓷线路板1表面上的指定位置形成第一键合层3，如图3所示，在围坝2表面上的指定位置形成第二键合层4；
步骤S3、如图4所示，将陶瓷线路板1上的第一键合层3与围坝2上的第二键合层4接触并进行键合，形成全密封高散热围坝陶瓷线路板。
所述的陶瓷线路板采用DPC（直接镀铜陶瓷基板）工艺，或者DBC（覆铜陶瓷基板）工艺，或者AMB（活性金属钎焊基板）工艺下的氮化铝陶瓷线路板，或者氧化铝陶瓷线路板，或者氮化硅陶瓷线路板。
所述的围坝采用金属材料（比如铜合金等）或陶瓷材料（比如氮化铝陶瓷等），以避免使用围坝胶带来的一系列缺陷。
所述的围坝采用铸造成型工艺或者加工成型工艺制备。
所述的围坝的形状为任意形状的围栏环形，较多采用方形环形（如图6所示），或者圆环形（如图7所示）。
所述的第一键合层3采用金属材料，该金属材料是Au、Sn、Ti、Ni、Pt、Ag、W、AuSn、PdIn、In材料中的任意一种或者多种的组合，其中，AuSn合金更利于键合成型。
采用电镀、化学镀、蒸发镀、磁控溅射中的任意一种方式或者多种方式的组合来形成第一键合层3，如果第一键合层3是多种金属材料的组合，则可以采用多种方式的组合来形成第一键合层3，比如先化学镀一层金属再电镀另外一层金属，或者先磁控溅射一层金属再电镀另外一层金属。
所述的第二键合层4的位置与陶瓷线路板1上的第一键合层3的位置相对应，以便进行后续的键合操作。
所述的第二键合层4采用金属材料，该金属材料是Au、Sn、Ti、Ni、Pt、Ag、W、AuSn、PdIn、In材料中的任意一种或者多种的组合。
采用电镀、化学镀、蒸发镀、磁控溅射中的任意一种方式或者多种方式的组合来形成第二键合层4，如果第而键合层4是多种金属材料的组合，则可以采用多种方式的组合来形成第而键合层4，比如先化学镀一层金属再电镀另外一层金属，或者先磁控溅射一层金属再电镀另外一层金属。
为了保证良好的键合效果，第一键合层3和第二键合层4的厚度保持为10nm～10um。
第一键合层3和第二键合层4的设置位置可以有多种选择，以利于键合操作为准。如图8和图4所示，可以在围坝2的内边沿处和外边沿处形成连续的第二键合层4，并在陶瓷线路板的对应位置处形成与第二键合层4具有相同形状和大小的第一键合层3，使第一键合层3和第二键合层4匹配，键合联结在一起。或者，如图9和图5所示，可以在围坝2上间隔形成多个条状的第二键合层4，并在陶瓷线路板的对应位置处形成与第二键合层4具有相同形状和大小的第一键合层3，使第一键合层3和第二键合层4匹配，键合联结在一起。又或者，可以在围坝2的全部表面上形成第二键合层4，并在陶瓷线路板的对应位置处形成与第二键合层4具有相同形状和大小的第一键合层3，使第一键合层3和第二键合层4匹配，键合联结在一起。
所述的键合操作的压力为50Kg～7000 Kg；键合操作的温度为200℃～800℃，其中，230℃和410℃是较佳温度。
在本实用新型的一个较佳实施例中，第一键合层3和第二键合层4的材料优选采用AuSn合金，键合操作的温度为500℃，压力为500 Kg，可以获得良好的键合效果。
利用分子间力将第一键合层3和第二键合层4结合在一起，利用键合技术使围坝与陶瓷线路板之间的粘连强度更强，致密性更好，散热能力更好。
本实用新型制备了一种带围坝的陶瓷线路板，摒弃了有机粘连剂，且无需焊料进行连接，采用键合技术通过金属键合层来连接围坝和陶瓷线路板，提高了粘连强度和散热能力，从而提高了封装产品的可靠性，降低了封装的工艺难度，大大提高的芯片的使用寿命和环境适应度。
尽管本实用新型的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本实用新型的限制。在本领域技术人员阅读了上述内容后，对于本实用新型的多种修改和替代都将是显而易见的。因此，本实用新型的保护范围应由所附的权利要求来限定。
Claims (5)
1.一种带围坝的陶瓷线路板结构，其特征在于，包含：
陶瓷线路板；
围坝；
第一金属键合层，其设置在陶瓷线路板上；
第二金属键合层，其设置在围坝上，并与第一金属键合层键合联结在一起。
2.如权利要求1所述的带围坝的陶瓷线路板结构，其特征在于，所述的第一金属键合层和第二金属键合层的位置相互对应匹配。
3.如权利要求1所述的带围坝的陶瓷线路板结构，其特征在于，所述的第一金属键合层和第二金属键合层的厚度为10nm～10um。
4.如权利要求1所述的带围坝的陶瓷线路板结构，其特征在于，所述的陶瓷线路板采用氮化铝陶瓷线路板，或者氧化铝陶瓷线路板，或者氮化硅陶瓷线路板。
5.如权利要求1所述的带围坝的陶瓷线路板结构，其特征在于，所述的围坝采用金属材料或陶瓷材料。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201820175223.5U CN208093589U (zh) | 2018-02-01 | 2018-02-01 | 一种带围坝的陶瓷线路板结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201820175223.5U CN208093589U (zh) | 2018-02-01 | 2018-02-01 | 一种带围坝的陶瓷线路板结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN208093589U true CN208093589U (zh) | 2018-11-13 |
Family
ID=64063154
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201820175223.5U Expired - Fee Related CN208093589U (zh) | 2018-02-01 | 2018-02-01 | 一种带围坝的陶瓷线路板结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN208093589U (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108155283A (zh) * | 2018-02-01 | 2018-06-12 | 赛创电气（铜陵）有限公司 | 一种带围坝的陶瓷线路板制备方法及陶瓷线路板结构 |
| CN110132453A (zh) * | 2019-05-28 | 2019-08-16 | 无锡莱顿电子有限公司 | 一种压力传感器键合方法 |
| CN111613710A (zh) * | 2020-06-29 | 2020-09-01 | 松山湖材料实验室 | 一种电子设备、半导体器件、封装结构、支架及其制作方法 |
-
2018
- 2018-02-01 CN CN201820175223.5U patent/CN208093589U/zh not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108155283A (zh) * | 2018-02-01 | 2018-06-12 | 赛创电气（铜陵）有限公司 | 一种带围坝的陶瓷线路板制备方法及陶瓷线路板结构 |
| CN110132453A (zh) * | 2019-05-28 | 2019-08-16 | 无锡莱顿电子有限公司 | 一种压力传感器键合方法 |
| CN111613710A (zh) * | 2020-06-29 | 2020-09-01 | 松山湖材料实验室 | 一种电子设备、半导体器件、封装结构、支架及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101138306B1 (ko) | Ｌｅｄ 칩의 다이-본딩 방법과 이에 의해 제조된 ｌｅｄ | |
| KR101204187B1 (ko) | 소성 접합을 이용한 파워 모듈 및 그 제조 방법 | |
| CN208093589U (zh) | 一种带围坝的陶瓷线路板结构 | |
| CN108155283A (zh) | 一种带围坝的陶瓷线路板制备方法及陶瓷线路板结构 | |
| US20050093116A1 (en) | Surface mount package for a high power light emitting diode | |
| CN103579477B (zh) | 基于通孔技术的倒装发光二极管芯片封装方法 | |
| KR20080014808A (ko) | Ｌｅｄ용 기판 및 ｌｅｄ 패키지 | |
| TWI651872B (zh) | 一種紫外線發光二極體晶片封裝結構 | |
| TW201011936A (en) | Light emitting device and fabrication thereof | |
| US20140175495A1 (en) | Die bonding method and die bonding structure of light emitting diode package | |
| CN101532612A (zh) | 一种集成led芯片光源的制造方法 | |
| CN103887218B (zh) | 一种GaN基白光倒装芯片的制备方法 | |
| JP2008522394A (ja) | 面状接触形成のためのメタライズされた箔 | |
| CA2512845A1 (en) | Semiconductor package having non-ceramic based window frame | |
| KR100781917B1 (ko) | 반도체 소자의 히트씽크 제조방법 | |
| KR100865835B1 (ko) | 발광다이오드 반사 커버 성형 방법, 그 구조, 및 상기 반사커버를 이용한 발광다이오드 적재장치 | |
| TW201019500A (en) | A ceramic packaging substrate for the high power LED | |
| JP2015038902A (ja) | Ｌｅｄモジュール装置及びその製造方法 | |
| CN206639791U (zh) | 芯片封装器件 | |
| CN108493320A (zh) | 纳米复合缓冲镀层mcob封装氮化铝基板及其制备方法 | |
| JP2017163130A (ja) | 基板およびその基板の製造方法 | |
| TWI688118B (zh) | 金屬陶瓷複合料帶結構及其製造方法與使用其之發光二極體 | |
| CN101859826A (zh) | 发光二极管晶片的固晶方法及其结构 | |
| JP2003197803A (ja) | 半導体パッケージ | |
| CN112736184A (zh) | 一种高功率芯片封装散热结构及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20181113 Termination date: 20210201 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |