KR101643463B1 - 반도체 칩 패키지와 이의 제조 장치 및 방법 - Google Patents

반도체 칩 패키지와 이의 제조 장치 및 방법 Download PDF

Info

Publication number
KR101643463B1
KR101643463B1 KR1020140129995A KR20140129995A KR101643463B1 KR 101643463 B1 KR101643463 B1 KR 101643463B1 KR 1020140129995 A KR1020140129995 A KR 1020140129995A KR 20140129995 A KR20140129995 A KR 20140129995A KR 101643463 B1 KR101643463 B1 KR 101643463B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
package substrate
package
bonding
light source
Prior art date
Application number
KR1020140129995A
Other languages
English (en)
Other versions
KR20160037463A (ko
Inventor
윤창훈
이유성
김완호
김재필
송상빈
Original Assignee
한국광기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국광기술원 filed Critical 한국광기술원
Priority to KR1020140129995A priority Critical patent/KR101643463B1/ko
Publication of KR20160037463A publication Critical patent/KR20160037463A/ko
Application granted granted Critical
Publication of KR101643463B1 publication Critical patent/KR101643463B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Die Bonding (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)

Abstract

본 발명은 반도체 칩과 패키지의 접합력을 증가시키고 반도체 칩의 동작시 발생하는 열의 냉각 효율을 개선하여 동작 특성과 내구성을 향상시킨 반도체 칩 패키지와 이의 제조 장치 및 방법을 제공하는 것을 목적으로 한다. 이를 위해 본 발명은 상면의 일부 영역에 절연부와 적어도 하나의 입출력 단자를 형성한 패키지 기판부 상에 적어도 하나의 반도체 칩이 설치되고, 상기 패키지 기판부와 반도체 칩 사이에 금속 나노입자를 내재한 접합부가 설치된 반도체 칩 패키지; 상기 반도체 칩 패키지가 로딩되어 고정되도록 하는 플레이트; 및 상기 플레이트의 상부에 설치되고, 상기 반도체 칩 패키지의 접합부가 가열되도록 하여 상기 접합부에 내재된 금속 나노입자의 가열을 통한 소결(燒結) 및 융착(融着)을 통해 상기 패키지 기판부와 반도체 칩이 접합되도록 하는 광원 모듈을 포함한다. 따라서 본 발명은 반도체 칩과 패키지의 접합력을 증가시켜 내구성 향상과, 반도체 칩의 동작시 발생하는 열의 냉각 효율을 개선하여 동작 특성을 향상시킬 수 있으며, 반도체 칩 패키지의 제조시간을 단축시켜 생산효율을 향상시킬 수 있는 장점이 있다.

Description

반도체 칩 패키지와 이의 제조 장치 및 방법{SEMICONDUCTOR CHIP PACKAGE AND APPARATUS AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 반도체 칩 패키지와 이의 제조 장치 및 방법에 관한 발명으로서, 더욱 상세하게는 반도체 칩과 패키지의 접합력을 증가시키고 반도체 칩의 동작시 발생하는 열의 냉각 효율을 개선하여 동작 특성과 내구성을 향상시킨 반도체 칩 패키지와 이의 제조 장치 및 방법에 관한 것이다.
반도체 장치는 그것이 개발된 당시부터 산업 사회의 기술 발전에 있어서 중요한 역할을 수행하였고, 최초의 트랜지스터 라디오에서 시작해서 발전을 계속하여 현대의 컴퓨터 시스템, 휴대용 무선 전화, 레이더 시스템, 의료 장비 및 가전 제품에 이르고 있다.
초기 반도체 장치는 수동 장치였고, 다이오드와 같은 간단한 접합(예컨대, pn 접합) 장치로 한정되었다.
이러한 간단한 접합 장치가 트랜지스터와 집적 회로와 같은 다른 장치의 개발을 이끌어냈고, 초기 반도체 장치들은 에폭시 또는 플라스틱으로 패키지화되었으며, 전기 접촉을 위하여 2개 또는 3개의 금속 리드선을 지닌 반도체 장치로 제조되었다.
기술이 발전함에 따라, 복잡한 반도체 장치가 많은 응용 예에서 필요하게 되었으며, 이들 복잡한 반도체 장치는 넓은 주파수 및 고출력 범위에서 동작할 수 있도록 개발되었다.
예컨대 휴대용 무선 전화와 레이더 시스템은 고주파 및 고출력 수용 능력을 지니는 것이 요구되었고, 이러한 고주파 고출력 반도체 소자에 들어가는 트랜지스터나 다이오드 반도체의 열팽창 계수가 5.0을 갖기 때문에 이보다 조금 높은 인장 강도를 갖는 금속재 상에 패키징 된다.
즉, 6.0∼9.0의 인장 강도를 갖게 하기 위한 금속을 만들기 위해 75∼90% 텅스텐에 열전도도를 높이기 위해 10∼25%의 구리를 골고루 분포하게 한 특수 합금, 예컨대 Cu/W, Cu/Mo/Cu으로 구성된 특수 합금을 이용하여 얇은 금속 판재를 만든 후, 이 얇은 금속 판재 상에 고주파 고출력 집적회로를 패키징한다.
또한, 인장 강도에 따라 들어가는 금속 비율을 다르게 조절하여 결합해 샌드위치 형태로 고온에서 라미네이션 한 구조의 특수 금속을 통해 패키징의 모양에 따라 고압 프레스나 밀링 가공을 통해 제작하며, 입/출력 단자 처리를 위해 세라믹 기판에 양면 메탈을 코딩하여 집적 회로 칩이 부착될 가운데 부분만 제거된 형태를 특수 합금을 이용하여 형성하고, 이를 패키징 히트 싱크(heat sink) 위에 올려놓는다.
도 1 및 도 2는 일반적인 고출력 반도체 칩 패키지의 구조를 나타낸 도면이다.
도 1 및 도 2에 도시한 바와 같이, 고출력 반도체 칩 패키지(10)는 금속 판재(11)와, 세라믹 기판(12)과, 입출력 단자(13)와, 반도체 칩(14)과, 접착제(15)와, 금속 와이어(16)로 구성된다.
상기 금속 판재(11)는 구리와 텅스텐 또는 구리와 몰리브덴을 결합해 샌드위치 형태로 고온에서 라미네이션 한 구조의 특수 합금을 패키징 모양에 따라 고압 프레스나 밀링 가공을 통해 변형하여 형성된다.
상기 금속 판재(11)에서 반도체 칩(14)이 들어갈 가운데 부분만을 제외한 영역의 금속 판재(11) 상에 세라믹 기판(12)을 형성한 후 세라믹 기판(12)에 입출력 단자(13)를 형성한다.
즉, 세라믹 기판(12) 상부에 입출력 단자(13)로 사용할 코바 메탈을 올려놓은 후에 이들을 미리 설정된 온도, 예컨대 700℃ 이상의 고온으로 브레이징(brazing)하여 입출력 단자(13)를 형성한다.
이후, 상기와 같은 패키징을 사용하기 위해 패키징에 대한 도금 처리 과정이 수행되는데, 니켈(Ni)과 금(Au)을 이용한 도금법으로 패키징을 금으로 도금 처리한다.
반도체 칩(14)의 밑면에 일정 두께(예를 들면, 1.5㎛) 이상의 금(Au)이 존재하기 때문에 에폭시(Epoxy) 또는 골드틴(Goldtin) 등의 접착제(15)를 도포한 다음, 반도체 칩(14)의 금(Au)과 패키징의 금 도금막을 380도∼420도의 높은 온도로 유테틱 본딩(Eutetcic Bonding)하여 반도체 칩(14)을 금속 판재(11)의 가운데 부분에 접합시킨다.
그런 다음, 입출력 단자(13)의 끝부분과 반도체 칩(14)을 금속 와이어(16)로 본딩시켜 반도체 칩 패키지(10)의 제조를 완료한다.
이러한 고출력 반도체 칩 패키지는 주로 초고속 디지털 무선통신시스템의 송수신에 사용되는 고출력 하이브리드 스위치 모듈로 사용되고, 특히 와이맥스(wimax), 와이브로(wibro), 마이크로웨이브 라디오(microwave radio), 레이더(radar), RFID, MRI와 같은 높은 출력을 이용한 디지털 데이터/비디오 신호를 전송하는 시분할 방식의 초고속 디지털 무선통신시스템에 안테나로부터 수신 및 송신되는 신호를 빠른 시간에 분할하는 동작을 수행한다.
한국 공개특허번호 제10-2010-0008257호(고출력 반도체 칩 패키지 및 그 제조 방법)에는 구리로 이루어진 패키징용 금속판의 실장 영역에 열전도체 상에 부착된 반도체 칩을 접합시키고, 패키징용 금속판의 실장 영역을 제외한 일부 영역에 반도체 칩과 와이어 본딩되는 입출력 단자가 플라스틱이나 세라믹 절연체를 부착한 후 열전도체 상에 부착된 반도체 칩과 입출력 단자를 와이어 본딩으로 연결한 구성이 제안되었다.
그러나 종래의 고출력 반도체 칩 패키지는 반도체 칩(14)을 접합하기 위해 접착제(15)를 유테틱 본딩(Eutectic Bonding)으로 접착하였다.
이러한 접착제를 이용한 유테틱 본딩으로 반도체 칩을 접착할 경우 다음과 같은 문제점이 있다.
첫째, 반도체 칩을 접착시키기 위한 금속 판재 또는 패키징용 기판의 표면이 고르지 않은 거친(Rough) 상태여서 접착력의 향상을 위해 많은 양의 접착제를 도포하야만 하고, 이에 따라 접착제의 두께가 두꺼워지는 문제점이 있다.
둘째, 접합을 위해 도포된 접착제의 두께가 두꺼워지면, 반도체 칩에서 발생된 열이 금속 판재 또는 패키징용 기판으로 전도되는 열전도율이 감소하여 반도체 칩의 성능 저하와 내구성이 감소하는 문제점이 있다.
즉 HEMT(High Electron Mobility Transistor ;고전자 이동도 트랜지스터)와 같은 트랜지스터의 경우 10W~20W 정도의 높은 출력과, 높은 주파수로 100 nsec의 매우 빠른 속도로 스위칭하여 고속으로 데이터 처리를 처리할 경우 트랜지스터의 발열량이 급격히 증가하여 열전도율에 따른 냉각 성능을 향상시켜야 하는 문제점이 있다.
셋째, 유테틱 본딩에 의한 접합을 수행하기 위해 경화 오븐에서 수시간 동안 경화과정을 수행해야만 하여 제조 시간 증가에 따른 수율 저하와 생산성이 감소하는 문제점이 있다.
한국 공개특허번호 제10-2010-0008257호(고출력 반도체 칩 패키지 및 그 제조 방법)
이러한 문제점을 해결하기 위하여, 본 발명은 반도체 칩과 패키지의 접합력을 증가시키고 반도체 칩의 동작시 발생하는 열의 냉각 효율을 개선하여 동작 특성과 내구성을 향상시킨 반도체 칩 패키지와 이의 제조 장치 및 방법을 제공하는 것을 목적으로 한다.
상기한 목적을 달성하기 위하여 본 발명은 상면의 일부 영역에 절연부와 적어도 하나의 입출력 단자를 형성한 패키지 기판부 상에 적어도 하나의 반도체 칩이 설치되고, 상기 패키지 기판부와 반도체 칩 사이에 금속 나노입자를 내재한 접합부가 설치된 반도체 칩 패키지; 상기 반도체 칩 패키지가 로딩되어 고정되도록 하는 플레이트; 및 상기 플레이트의 상부에 설치되고, 상기 반도체 칩 패키지의 접합부가 가열되도록 하여 상기 접합부에 내재된 금속 나노입자의 가열을 통한 소결(燒結) 및 융착(融着)을 통해 상기 패키지 기판부와 반도체 칩이 접합되도록 하는 광원 모듈을 포함한다.
또한, 본 발명에 따른 상기 플레이트는 패키지 기판부에 발생한 열이 전도되어 손실되는 것을 차단하는 단열 플레이트인 것을 특징으로 한다.
또한, 본 발명에 따른 상기 플레이트는 패키지 기판부가 임의의 온도를 유지하도록 가열하는 가열부를 구비한 히팅 플레이트인 것을 특징으로 한다.
또한, 본 발명에 따른 상기 광원 모듈은 800nm ~ 3um 사이의 파장을 갖는 빛을 출력하는 것을 특징으로 한다.
또한, 본 발명에 따른 상기 광원 모듈은 레이저, 또는 광원에서 발광된 빛이 광학계의 광축 위의 한점에 모이도록 초점을 형성하는 광학계를 구비한 임의의 광원 중 어느 하나인 것을 특징으로 한다.
또한, 본 발명에 따른 상기 광원 모듈은 반도체 칩을 가열시켜 발생한 열에 의해 상기 접합부의 금속 나노입자가 소결 및 융착되도록 하는 것을 특징으로 한다.
또한, 본 발명은 a) 플레이트에 패키지 기판부의 상면 일부 영역에 절연부와 적어도 하나의 입출력 단자를 형성한 반도체 칩 패키지를 로딩하는 단계; b) 상기 반도체 칩 패키지의 패키지 기판부 상에 금속 나노입자를 내재한 접합 물질을 도포하는 단계; c) 상기 접합 물질이 도포된 패키지 기판부 상에 반도체 칩을 실장하는 단계; 및 d) 광원 모듈이 반도체 칩을 가열하여 접합부에 내재된 금속 나노입자의 가열을 통한 소결(燒結) 및 융착(融着)을 통해 상기 패키지 기판부와 반도체 칩을 접합하는 단계를 포함한다.
또한, 본 발명에 따른 상기 a)단계는 플레이트가 일정 온도를 유지하도록 가열하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 본 발명에 따른 상기 d)단계의 광원 모듈은 800nm ~ 3um 사이의 파장을 갖는 빛을 출력하는 것을 특징으로 한다.
또한, 본 발명은 상면의 일부 영역에 절연부와 적어도 하나의 입출력 단자를 형성한 패키지 기판부; 상기 패키지 기판부 상에 설치한 적어도 하나의 반도체 칩; 상기 패키지 기판부와 반도체 칩을 내재된 금속 나노입자의 가열을 통한 소결(燒結) 및 융착(融着)을 통해 접합시켜 고정하는 접합부; 및 상기 입출력 단자와 반도체 칩을 연결하는 적어도 하나의 와이어를 포함한다.
또한, 본 발명에 따른 상기 패키지 기판부는 표면에 니켈(Ni)과 금(Au)을 이용하여 도금한 것을 특징으로 한다.
또한, 본 발명에 따른 상기 반도체 칩은 실리콘 트랜지스터, LDMOS(Lateral Double diffused MOS), GaAs MESFET(Metal Semiconductor Field Effect Transistor), GaAs HBT(Heterojunction Bipolar Transister), GaAs HEMT(High Electron Mobility Transistor), GaN HEMT(High Electron Mobility Transistor) 및 SCHOTTKY 다이오드 중 적어도 하나인 것을 특징으로 한다.
또한, 본 발명에 따른 상기 접합부의 금속 나노입자는 금(Au), 은(Ag), 구리(Cu)의 나노입자 중 적어도 하나인 것을 특징으로 한다.
본 발명은 반도체 칩과 패키지의 접합력을 증가시켜 내구성을 향상시킬 수 있는 장점이 있다.
또한, 본 발명은 반도체 칩의 동작시 발생하는 열의 냉각 효율을 개선하여 동작 특성을 향상시킬 수 있는 장점이 있다.
또한, 본 발명은 반도체 칩 패키지의 제조시간을 단축시켜 생산효율을 향상시킬 수 있는 장점이 있다.
도 1 은 일반적인 고출력 반도체 칩 패키지의 구조를 나타낸 단면도.
도 2 는 도 1에 따른 고출력 반도체 칩 패키지를 나타낸 평면도.
도 3 은 본 발명에 따른 반도체 칩 패키지의 구조를 나타낸 단면도.
도 4 는 본 발명에 따른 반도체 칩 패키지 제조 장치의 일 실시예를 나타낸 예시도.
도 5 는 도 4에 따른 반도체 칩 패키지 제조 장치를 이용한 제조 과정을 나타낸 흐름도.
도 6 은 본 발명에 따른 반도체 칩 패키지 제조 장치의 다른 실시예를 나타낸 예시도.
도 7 은 도 6에 따른 반도체 칩 패키지 제조 장치를 이용한 제조 과정을 나타낸 흐름도.
이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 칩 패키지와 이의 제조 장치 및 방법의 바람직한 실시예를 상세하게 설명한다.
(반도체 칩 패키지)
도 3은 본 발명에 따른 반도체 칩 패키지의 구조를 나타낸 단면도이다.
도 3에 나타낸 바와 같이, 본 발명에 따른 반도체 칩 패키지(100)는 상면의 일부 영역에 절연부(120)와 적어도 하나의 입출력 단자(130)를 형성한 패키지 기판부(110)와, 상기 패키지 기판부(110) 상에 설치한 적어도 하나의 반도체 칩(140)과, 상기 패키지 기판부(110)와 반도체 칩(140)을 내재된 금속 나노입자의 가열을 통한 소결(燒結) 및 융착(融着)을 통해 접합시켜 고정하는 접합부(150)와, 상기 입출력 단자와 반도체 칩(140)을 연결하는 적어도 하나의 와이어(160)를 포함하여 구성된다.
상기 패키지 기판부(110)는 메탈 기판이거나 또는 메탈-세라믹 기판으로 이루어지고, 상기 패키지 기판부(110)의 표면은 니켈(Ni)과 금(Au)을 이용하여 도금층이 형성된다.
상기 절연부(120)는 세라믹 기판으로서, 반도체 칩(140)이 들어갈 가운데 부분만을 제외한 영역의 패키지 기판부(110) 상에 형성한 후 상기 절연부(120)의 상면에 입출력 단자(130)가 설치된다.
상기 반도체 칩(140)은 SiC 기판(141)에 임의의 반도체 층(142)을 설치하여 구성되고, 동작시에 많은 발열이 발생하는 고주파 고출력 반도체 소자로서, 예를 들면, 실리콘 트랜지스터, LDMOS(Lateral Double diffused MOS), GaAs MESFET(Metal Semiconductor Field Effect Transistor), GaAs HBT(Heterojunction Bipolar Transister), GaAs HEMT(High Electron Mobility Transistor), GaN HEMT(High Electron Mobility Transistor) 및 SCHOTTKY 다이오드 중 적어도 하나로 이루어진다.
본 실시예에서는 상기 반도체 칩(140)을 고주파 고출력 반도체 소자로 설명하였으나, 이에 한정되는 것은 아니고, LED 칩 등의 반도체 칩으로 구성될 수도 있다.
또한, 본 실시예에서는 상기 반도체 칩(140)의 기판을 SiC 기판으로 설명하였으나, 이에 한정되는 것은 아니고 Si, SiGe, 사파이어(Sapphire) 기판 등 다양한 기판이 사용될 수 있다.
상기 접합부(150)는 유기용매에 금속 나노입자가 혼합된 액상의 접합 물질로서, 패키지 기판부(110)의 상면에 반도체 칩(140)과의 사이에 디스펜싱, 디핑, 코팅 등의 방법을 통해 일정량 도포되고, 반도체 칩(140)에서 발생되는 열에 의해 접합부(150)의 유기용매는 증발하며, 내재된 금속 나노입자는 가열되어 상기 패키지 기판부(110)와 반도체 칩(140)의 접합면 사이를 소결(燒結) 및 융착(融着)시켜 접합되도록 한다.
또한, 상기 금속 나노입자는 고형분(wt%)이 접합 대상에 따라 달라질 수 있으나, 통상 50wt% ~ 90wt% 사이가 바람직하고, 상기 유기용매는 도포 공정 후 휘발되어 없어질 수 있도록 통상 휘발점이 상온보다 높고 점도가 높아 공정성이 뛰어난 알콜(Alcohol) 또는 글라이콜(Glycol) 등이 적합하다.
또한, 상기 접합부(150)로 전도된 열은 패키지 기판부(110)로 전달되어 상기 패키지 기판부(110)를 가열함으로써, 금속 나노입자에 의한 열 융착이 더욱 잘 이루어질 수 있게 하여 상기 패키지 기판부(110)와 반도체 칩(140)이 견고하게 밀착 고정되도록 한다.
상기 금속 나노입자는 광원 모듈에 의해 가열되는 온도와 대비하여 상대적으로 저온에서 소결(Low temperature sintering)되는 것이 바람직하고, 상기 금속 나노입자는 금(Au), 은(Ag), 구리(Cu)의 나노입자 중 적어도 하나를 포함하여 구성된다.
(단열 플레이트 패키지 제조장치)
도 4는 본 발명에 따른 반도체 칩 패키지 제조 장치의 일 실시예를 나타낸 예시도이고, 도 5는 도 4에 따른 반도체 칩 패키지 제조 장치를 이용한 제조 과정을 나타낸 흐름도이다.
도 4 및 도 5에 나타낸 바와 같이, 반도체 칩 패키지 제조 장치(200)는 반도체 칩 패키지(100)와, 플레이트(210)와, 광원 모듈(220)을 포함하여 구성된다.
상기 반도체 칩 패키지(100)는 상면의 일부 영역에 절연부(120)와 적어도 하나의 입출력 단자(130)를 형성한 패키지 기판부(110) 상에 적어도 하나의 반도체 칩(140)이 설치되고, 상기 패키지 기판부(110)와 반도체 칩(140) 사이에 금속 나노입자를 내재한 접합부(150)가 설치된 구성으로서, 플레이트(210)에는 절연부(120)와 입출력 단자(130)가 형성된 패키지 기판부(110)가 로딩된 후, 접합부(150)와, 반도체 칩(140), 와이어(160)가 순차적으로 설치된 다음 접합한다.
상기 반도체 칩 패키지(100)는 실리콘 트랜지스터, LDMOS(Lateral Double diffused MOS), GaAs MESFET(Metal Semiconductor Field Effect Transistor), GaAs HBT(Heterojunction Bipolar Transister), GaAs HEMT(High Electron Mobility Transistor), GaN HEMT(High Electron Mobility Transistor) 및 SCHOTTKY 다이오드 중 적어도 하나로 이루어진 반도체 칩(140)을 포함한 고주파 고출력 반도체 패키지이다.
상기 플레이트(210)는 반도체 칩 패키지(100)가 로딩되어 고정되도록 하고, 상기 플레이트(210)는 패키지 기판부(110)에 발생한 열이 전도되어 손실되는 것을 차단하는 단열재로 구성된 플레이트이다.
즉 상기 플레이트(210)를 단열재로 구성하는 것은 접합부(150)를 접합하는 과정에서 패키지 기판부(110)에 가열된 열이 플레이트(210)를 통해 전도되면, 상기 패키지 기판부(110)의 온도 저하에 따른 접합부(150)의 금속 나노입자가 상기 패키지 기판부(110) 표면과 융착되지 않는 것을 방지할 수 있게 한다.
또한, 본 실시예에서는 상기 플레이트(210)를 단열재로 구성하였지만, 상기 플레이트(210)가 패키지 기판부(110)의 일부와 밀착 고정된 다음, 상기 패키지 기판부(110)를 공기중의 임의의 위치에 위치되도록 이동시켜 공기층이 단열재로 기능할 수 있도록 구성할 수도 있다.
상기 광원 모듈(220)은 플레이트(210)의 상부에 설치되고, 반도체 칩 패키지(100)의 접합부(150)가 가열되도록 반도체 칩(140)에 빛을 조사하여 상기 접합부(150)에 내재된 금속 나노입자의 가열을 통한 소결(燒結) 및 융착(融着)을 통해 상기 패키지 기판부(110)와 반도체 칩(140)이 접합되도록 한다.
또한, 상기 광원 모듈(220)을 통한 반도체 칩(140)의 조사면적은 상기 반도체 칩(140) 크기의 1%~100% 범위로 반도체 칩(140)을 손상시키지 않기 위해서는 통상적으로 40%~100%가 바람직하다.
또한, 상기 광원 모듈(220)은 800nm ~ 3um 사이의 파장을 갖는 빛을 출력하는 구성으로서, 레이저이거나 또는 광원에서 발광된 빛이 광학계의 광축 위의 한점에 모이도록 초점을 형성하는 광학계를 구비한 램프(Lamp), LED 등의 광원 중 어느 하나로 이루어지고, 바람직하게는 980nm 파장의 레이저로 이루어진다.
또한, 상기 광원 모듈(220)은 반도체 칩(140)으로 빛을 조사하여 상기 반도체 칩(140)을 급속 가열시키고, 상기 반도체 칩(140)에서 발생한 열은 접합부(150)와 패키지 기판부(110)로 전도되도록 함으로써, 상기 접합부(150)의 금속 나노입자가 소결 후 융착을 통해 패키지 기판부(110)와 반도체 칩(140)을 접합시켜 금속 결합에 의해 견고하게 고정될 수 있게 한다.
다음은 본 발명에 따른 반도체 칩 패키지의 제조 과정을 설명한다.
패키지 기판부(110)의 상면 일부 영역에 절연부(120)와 적어도 하나의 입출력 단자(130)를 형성한 반도체 칩 패키지(100)이 플레이트(210)에 로딩(S100)한다.
상기 반도체 칩 패키지(100)가 로딩된 플레이트(210)는 패키지 기판부(110)가 공기중의 임의의 위치에 위치되도록 이동시켜 공기층에 의한 단열(S200)이 이루어지게 한다.
상기 S200단계는 상기 플레이트(210)가 단열재로 이루어진 경우 생략될 수도 있다.
상기 S100단계 또는 S200단계를 수행한 다음, 반도체 칩 패키지(100)의 패키지 기판부(110) 상에 용매에 금속 나노입자를 내재한 접합 물질을 일정량 도포(S300)한다.
상기 S300단계에서 접합 물질이 도포된 패키지 기판부(110) 상에 접합 대상인 반도체 칩(140)을 실장(S400)하고, 반도체 칩(140)에 손상을 주지 않는 범위 내에서 압력(Pressure)이나 강도(Strength) 등을 추가할 수 있다.
상기 S400단계의 반도체 칩(140)이 실장되면, 광원 모듈(220)이 반도체 칩(140)으로 빛을 조사하여 상기 반도체 칩(140)을 가열하고, 상기 반도체 칩(140)에서 발생된 열은 접합부(150)와 패키지 기판부(110)로 전도되어 상기 접합부(150)와 패키지 기판부(110)도 함께 가열시키며, 상기 접합부(150)는 가열로 인해 용매는 증발하고 내재된 금속 나노입자의 가열을 통한 소결(燒結) 및 융착(融着)을 통해 금속 결합에 의한 상기 패키지 기판부(110)와 반도체 칩(140)을 접합(S500)한다.
또한, 상기 S500단계에서 출력되는 광원 모듈(220)은 800nm ~ 3um 사이의 파장을 갖는 레이저 빛을 출력하여 반도체 칩(140)이 신속하게 가열되도록 함으로써, 반도체 칩(140)을 접합하기 위해 필요한 시간을 대폭 감소시킬 수 있게 된다.
따라서 금속 나노입자의 가열을 통한 소결(燒結) 및 융착(融着)을 통해 패키지 기판부(110)와 반도체 칩(140)이 견고하게 접합되도록 하여 내구성의 향상과 함께 반도체 칩(140)에서 발생되는 열이 금속 나노입자를 통해 패키지 기판부(110)로 신속하게 방출되도록 함으로써, 냉각 효율이 개선될 수 있게 된다.
(히팅 플레이트 패키지 제조장치)
도 6은 본 발명에 따른 반도체 칩 패키지 제조 장치의 다른 실시예를 나타낸 예시도이고, 도 7은 도 6에 따른 반도체 칩 패키지 제조 장치를 이용한 제조 과정을 나타낸 흐름도이다.
우선, 단열 플레이트를 이용한 반도체 칩 패키지 제조 장치와 동일한 구성요소에 대한 반복적인 설명은 생략하고, 동일한 구성요소에 대하여 동일한 도면 부호를 사용한다.
도 6 및 도 7에 나타낸 바와 같이, 반도체 칩 패키지 제조 장치(200')는 반도체 칩 패키지(100)와, 플레이트(210')와, 광원 모듈(220)을 포함하여 구성된다.
상기 플레이트(210')는 패키지 기판부(110)가 임의의 온도를 유지하도록 가열하는 가열부(211')를 구비한 히팅 플레이트로서, 단열재로 구성된 플레이트(210)와 구별된다.
즉 접합부(150)를 접합하는 과정에서 패키지 기판부(110)가 미리 일정 온도가 되도록 가열함으로써, 접합 과정에서 접합부(150)의 온도가 낮아지는 것을 방지하여 상기 패키지 기판부(110)의 온도 저하에 따른 접합부(150)의 금속 나노입자가 상기 패키지 기판부(110) 표면과 융착되지 않는 것을 방지할 수 있게 한다.
다음은 반도체 칩 패키지의 제조 과정을 설명한다.
패키지 기판부(110)의 상면 일부 영역에 절연부(120)와 적어도 하나의 입출력 단자(130)를 형성한 반도체 칩 패키지(100)이 플레이트(210)에 로딩(S100)한다.
상기 반도체 칩 패키지(100)가 로딩된 플레이트(210')는 가열부(211')를 통해 패키지 기판부(110)가 일정 온도가 되도록 가열(S200')한다.
상기 S100단계 또는 S200'단계를 수행한 다음, 반도체 칩 패키지(100)의 패키지 기판부(110) 상에 용매에 금속 나노입자를 내재한 접합 물질을 일정량 도포(S300)한다.
상기 S300단계에서 접합 물질이 도포된 패키지 기판부(110) 상에 접합 대상인 반도체 칩(140)을 실장(S400)한다.
상기 S400단계의 반도체 칩(140)이 실장되면, 광원 모듈(220)이 반도체 칩(140)으로 빛을 조사하여 상기 반도체 칩(140)을 가열하고, 상기 반도체 칩(140)에서 발생된 열은 접합부(150)와 패키지 기판부(110)로 전도되어 상기 접합부(150)와 패키지 기판부(110)도 함께 가열시키며, 상기 접합부(150)는 가열로 인해 용매는 증발하고 내재된 금속 나노입자의 가열을 통한 소결(燒結) 및 융착(融着)을 통해 금속 결합에 의한 상기 패키지 기판부(110)와 반도체 칩(140)을 접합(S500)한다.
또한, 상기 S500단계에서 출력되는 광원 모듈(220)은 800nm ~ 2um 사이의 파장을 갖는 레이저 빛을 출력하여 반도체 칩(140)이 신속하게 가열되도록 함으로써, 반도체 칩(140)을 접합하기 위해 필요한 시간을 대폭 감소시킬 수 있게 된다.
따라서 금속 나노입자를 이용한 소결 후 융착을 통해 패키지 기판부(110)와 반도체 칩(140)이 견고하게 접합되도록 하여 내구성의 향상과 함께 반도체 칩(140)에서 발생되는 열이 금속 나노입자를 통해 패키지 기판부(110)로 신속하게 방출되도록 함으로써, 냉각 효율이 개선될 수 있게 된다.
상기와 같이, 본 발명의 바람직한 실시 예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
또한, 본 발명의 실시예를 설명하는 과정에서 도면에 도시된 선들의 두께나 구성요소의 크기 등은 설명의 명료성과 편의상 과장되게 도시되어 있을 수 있으며, 상술된 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례에 따라 달라질 수 있으므로, 이러한 용어들에 대한 해석은 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
100 : 반도체 칩 패키지
110 : 패키지 기판부
120 : 절연부
130 : 입출력 단자
140 : 반도체 칩
141 : SiC 기판
142 : 반도체 층
150 : 접합부
160 : 와이어
200, 200' : 제조 장치
210, 210' : 플레이트
211' : 가열부
220 : 광원 모듈

Claims (13)

  1. 상면의 일부 영역에 절연부(120)와 적어도 하나의 입출력 단자(130)를 형성한 패키지 기판부(110)상에 적어도 하나의 반도체 칩(140)이 설치되고, 내재된 금속 나노입자가 가열되어 상기 패키지 기판부(110)와 반도체 칩(140)을 접합하는 접합부(150)가 설치된 반도체 칩 패키지(100);
    상기 반도체 칩 패키지(100)가 로딩되어 고정되도록 하고, 상기 패키지 기판부(110)의 열 손실과 그에 따른 패키지 기판부(110)의 온도 저하를 방지하는 단열 플레이트로 이루어진 플레이트(210); 및
    상기 플레이트(210)의 상부에 설치되고, 상기 반도체 칩 패키지(100)의 반도체 칩(140)이 가열되도록 빛을 조사하고, 상기 반도체 칩(140)의 열전도를 통해 가열된 상기 접합부(150)의 금속 나노입자가 소결(燒結) 및 융착(融着)을 통해 상기 패키지 기판부(110)와 반도체 칩(140)이 접합되도록 하는 광원 모듈(220)을 포함하는 반도체 칩 패키지 제조 장치.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서,
    상기 광원 모듈(220)은 800nm ~ 3um 사이의 파장을 갖는 빛을 출력하는 것을 특징으로 하는 반도체 칩 패키지 제조 장치.
  5. 제 1 항에 있어서,
    상기 광원 모듈(220)은 레이저, 또는 광원에서 발광된 빛이 광학계의 광축 위의 한점에 모이도록 초점을 형성하는 광학계를 구비한 임의의 광원 중 어느 하나인 것을 특징으로 하는 반도체 칩 패키지 제조 장치.
  6. 제 1 항에 있어서,
    상기 광원 모듈(220)은 반도체 칩(140)을 가열시켜 발생한 열에 의해 상기 접합부(150)의 금속 나노입자가 소결 및 융착되도록 하는 것을 특징으로 하는 반도체 칩 패키지 제조 장치.
  7. a) 패키지 기판부(110)의 열 손실과 그에 따른 패키지 기판부(110)의 온도 저하를 방지하는 단열 플레이트로 이루어진 플레이트(210)에 상기 패키지 기판부(110)의 상면 일부 영역에 절연부(120)와 적어도 하나의 입출력 단자(130)를 형성한 반도체 칩 패키지(100)를 로딩하는 단계;
    b) 상기 반도체 칩 패키지(100)의 패키지 기판부(110)상에 금속 나노입자를 내재한 접합 물질을 도포하는 단계;
    c) 상기 접합 물질이 도포된 패키지 기판부(110)상에 반도체 칩(140)을 실장하는 단계; 및
    d) 광원 모듈(220)이 상기 반도체 칩(140) 크기의 1%~100% 조사면적으로 빛을 조사하여 가열되도록 하고, 상기 반도체 칩(140)의 열전도를 통해 가열된 접합부(150)의 금속 나노입자가 소결(燒結) 및 융착(融着)을 통해 상기 패키지 기판부(110)와 반도체 칩(140)을 접합하는 단계를 포함하는 반도체 칩 패키지 제조 방법.
  8. 삭제
  9. 제 7 항에 있어서,
    상기 d)단계의 광원 모듈(220)은 800nm ~ 3um 사이의 파장을 갖는 빛을 출력하는 것을 특징으로 하는 반도체 칩 패키지 제조 방법.
  10. 제 7 항 또는 제 9 항에 따른 반도체 칩 패키지 제조 방법으로 제조된 반도체 칩 패키지로서,
    상면의 일부 영역에 절연부(120)와 적어도 하나의 입출력 단자(130)를 형성한 패키지 기판부(110);
    상기 패키지 기판부(110) 상에 설치한 적어도 하나의 반도체 칩(140);
    상기 패키지 기판부(110)와 반도체 칩(140) 사이에 설치되고, 내재된 금속 나노입자가 가열되어 상기 금속 나노입자의 소결(燒結) 및 융착(融着)을 통해 상기 패키지 기판부(110)와 반도체 칩(140)을 접합하는 접합부(150); 및
    상기 입출력 단자(130)와 반도체 칩(140)을 연결하는 적어도 하나의 와이어(160)를 포함하는 반도체 칩 패키지.
  11. 제 10 항에 있어서,
    상기 패키지 기판부(110)는 표면에 니켈(Ni)과 금(Au)을 이용하여 도금한 것을 특징으로 하는 반도체 칩 패키지.
  12. 제 10 항에 있어서,
    상기 반도체 칩(140)은 실리콘 트랜지스터, LDMOS(Lateral Double diffused MOS), GaAs MESFET(Metal Semiconductor Field Effect Transistor), GaAs HBT(Heterojunction Bipolar Transister), GaAs HEMT(High Electron Mobility Transistor), GaN HEMT(High Electron Mobility Transistor) 및 SCHOTTKY 다이오드 중 적어도 하나인 것을 특징으로 하는 반도체 칩 패키지.
  13. 제 10 항에 있어서,
    상기 접합부(150)의 금속 나노입자는 금(Au), 은(Ag), 구리(Cu)의 나노입자 중 적어도 하나인 것을 특징으로 하는 반도체 칩 패키지.
KR1020140129995A 2014-09-29 2014-09-29 반도체 칩 패키지와 이의 제조 장치 및 방법 KR101643463B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140129995A KR101643463B1 (ko) 2014-09-29 2014-09-29 반도체 칩 패키지와 이의 제조 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140129995A KR101643463B1 (ko) 2014-09-29 2014-09-29 반도체 칩 패키지와 이의 제조 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20160037463A KR20160037463A (ko) 2016-04-06
KR101643463B1 true KR101643463B1 (ko) 2016-07-27

Family

ID=55790441

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140129995A KR101643463B1 (ko) 2014-09-29 2014-09-29 반도체 칩 패키지와 이의 제조 장치 및 방법

Country Status (1)

Country Link
KR (1) KR101643463B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102493708B1 (ko) * 2021-11-23 2023-01-31 (주)웨이비스 반도체용 고방열 패키징

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004193533A (ja) * 2002-10-15 2004-07-08 Juki Corp ダイボンディング装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080101329A (ko) * 2007-05-17 2008-11-21 서울산업대학교 산학협력단 반도체칩 접합장치
KR20100008257A (ko) 2008-07-15 2010-01-25 알.에프 에이치아이씨 주식회사 고출력 반도체 칩 패키지 및 그 제조 방법
TWI401825B (zh) * 2009-11-27 2013-07-11 Ind Tech Res Inst 發光二極體晶片的固晶方法及固晶完成之發光二極體

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004193533A (ja) * 2002-10-15 2004-07-08 Juki Corp ダイボンディング装置

Also Published As

Publication number Publication date
KR20160037463A (ko) 2016-04-06

Similar Documents

Publication Publication Date Title
US7605451B2 (en) RF power transistor having an encapsulated chip package
TWI620288B (zh) 用於高功率半導體裝置的封裝
JP6719643B2 (ja) 半導体装置及びその製造方法
US20140063757A1 (en) Joint structure of package members, method for joining same, and package
JP2013243362A (ja) 段階的熱膨張パラメータを有する熱分散部
CN111276447B (zh) 双侧冷却功率模块及其制造方法
JP6787180B2 (ja) 半導体装置およびその製造方法
JP5381480B2 (ja) 電子装置および電子装置の製造方法
KR20220139977A (ko) 상호연결을 위해 구성된 디바이스 캐리어, 상호연결을 가지는 디바이스 캐리어를 구현하는 패키지, 및 그 제조 방법
JP2014053384A (ja) 半導体装置およびその製造方法
JP7326844B2 (ja) 半導体デバイスの放熱構造及びその製造方法、増幅器
KR101643463B1 (ko) 반도체 칩 패키지와 이의 제조 장치 및 방법
JP2019071487A (ja) ワイドバンドギャップ半導体デバイスのためのオーバーモールド・パッケージング
JP2023531915A (ja) マルチゾーン無線周波数トランジスタ増幅器
US20190006254A1 (en) Microelectronic package construction enabled through ceramic insulator strengthening and design
JPH113916A (ja) 高周波半導体装置及びその製造方法
CN109494199A (zh) 一种法兰和半导体功率器件
CN110970372A (zh) 包括具有嵌入式半导体管芯的间隔件的半导体器件组件
TWM625943U (zh) 封裝散熱結構及包含其的晶片
JP6210339B2 (ja) 半導体パッケージおよび半導体デバイス
JP2010186959A (ja) 半導体パッケージおよびその作製方法
US20200403088A1 (en) Semiconductor device and method for producing the same
CN109427711B (zh) 集成电路芯片的基于金刚石的散热基板
CN216648283U (zh) 封装散热结构及包含其的芯片
Pavlidis et al. A feasibility study of flip-chip packaged gallium nitride HEMTs on organic substrates for wideband RF amplifier applications

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant