JP2019071487A - ワイドバンドギャップ半導体デバイスのためのオーバーモールド・パッケージング - Google Patents

ワイドバンドギャップ半導体デバイスのためのオーバーモールド・パッケージング Download PDF

Info

Publication number
JP2019071487A
JP2019071487A JP2019019587A JP2019019587A JP2019071487A JP 2019071487 A JP2019071487 A JP 2019071487A JP 2019019587 A JP2019019587 A JP 2019019587A JP 2019019587 A JP2019019587 A JP 2019019587A JP 2019071487 A JP2019071487 A JP 2019071487A
Authority
JP
Japan
Prior art keywords
wide band
band gap
transistor
package
gap semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019019587A
Other languages
English (en)
Other versions
JP6806818B2 (ja
Inventor
サイモン ウッド
Simon Wood
サイモン ウッド
クリス ハーマンソン
Hermanson Chris
クリス ハーマンソン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Inc filed Critical Cree Inc
Publication of JP2019071487A publication Critical patent/JP2019071487A/ja
Application granted granted Critical
Publication of JP6806818B2 publication Critical patent/JP6806818B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Amplifiers (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】ワイドバンドギャップ半導体デバイスの高い価格に寄与する多くの因子が存在するが、そのコストの大部分はそのパッケージ化に起因する。【解決手段】トランジスタパッケージは、リードフレームと、リードフレームに取り付けられた窒化ガリウム（ＧａＮ）トランジスタとを含む。リードフレーム及びＧａＮトランジスタは、約１３５℃より高いガラス転移温度と約２０ＧＰａ未満の曲げ弾性率とを有するオーバーモールドによって取り囲まれる。約１３５℃より高いガラス転移温度と約２０ＧＰａ未満の曲げ弾性率とを有するオーバーモールドを使用することによって、オーバーモールドは、熱膨張及び／又は収縮に起因するＧａＮトランジスタへの損傷を防ぎながら、ＧａＮトランジスタから生じる熱を処理することができる。【選択図】図４

Description

本開示は、ワイドバンドギャップ半導体デバイスに関する。詳細には、本開示は、ワイドバンドギャップ半導体デバイスのためのオーバーモールド・パッケージングに関する。
無線通信規格がデータ速度及び信頼性を向上させるために進化し続けるにつれて、無線信号を送信するために使用される無線周波数（ＲＦ）パワーアンプ（ＰＡ）には、ますます厳しい要求が課されている。最新の無線通信規格に準拠したＲＦ−ＰＡは、組み込まれるモバイル端末のバッテリ寿命を維持するために高効率であると同時に、広い帯域幅に亘って高度な線形性及び大きな利得を可能にする必要がある。シリコン（Ｓｉ）及びガリウム砒素（ＧａＡｓ）のＲＦ−ＰＡは良く知られており幅広く使用されているが、それでも、それぞれの材料系のナローバンドギャップに起因するデバイス固有の特性である、比較的に狭い帯域幅及び制限された出力電力に悩まされている。モバイル端末の性能を向上させるために、現在、ワイドバンドギャップ半導体デバイスがＲＦ信号の増幅用途に研究されている。
例えばシリコンカーバイド（ＳｉＣ)及び窒化ガリウム（ＧａＮ)から作られているワイドバンドギャップＲＦ−ＰＡは、ナローバンドギャップの対照物と比較して帯域幅、出力電力、及び効率の向上を提供する。しかしながら、ワイドバンドギャップ・デバイスに関連する高い価格に起因して、多くのモバイルデバイス製造業者は、ＲＦ回路の設計及び製造において従来のＲＦ−ＰＡに頼り続けている。ワイドバンドギャップ半導体デバイスの高い価格に寄与する多くの因子が存在するが、そのコストの大部分はそのパッケージ化に起因する。
図１及び２は、ワイドバンドギャップ半導体デバイス１２用の従来型パッケージ１０を示す。従来型パッケージ１０は、セラミック体１４と１又は２以上の金属コンタクト１６とを含む。パッケージ１０の内部では、空気空洞１８が、ダイアタッチ材料２２を介して金属基板２０に取り付けられるワイドバンドギャップ半導体デバイス１２を取り囲む。1又は２以上のボンドワイヤ２４は、ワイドバンドギャップ半導体デバイス１２を第１金属コンタクト１６Ａ及び第２金属コンタクト１６Ｂに接続させる。空気空洞１８及び金属基板２０は、ワイドバンドギャップ半導体デバイス１２を外部環境から隔離して保護すると同時に、ワイドバンドギャップ半導体デバイス１２から発生した熱を放散する。ワイドバンドギャップ半導体デバイスさえも保護してそれから発生する熱を放散させるために適切ではあるが、従来型パッケージ１０のセラミック体１４及び金属基板２０は、製造コストが高く、その結果、ワイドバンドギャップ半導体デバイスを含む電子機器パッケージのコストを上昇させる。
本開示はワイドバンドギャップ半導体デバイスのためのオーバーモールド・パッケージングに関する。一実施形態では、トランジスタパッケージは、リードフレームと、リードフレームに取り付けられた窒化ガリウム（ＧａＮ）トランジスタとを含む。リードフレーム及びＧａＮトランジスタは、約１３５℃より高いガラス転移温度と約２０ＧＰａ未満の曲げ弾性率とを有するオーバーモールドによって取り囲まれる。約１３５℃より高いガラス転移温度と約２０ＧＰａ未満の曲げ弾性率を有するオーバーモールドを使用することによって、オーバーモールドは、熱膨張及び／又は収縮に起因するＧａＮトランジスタへの損傷を防ぎながら、ＧａＮトランジスタから生じる熱を処理することができる。
一実施形態によれば、オーバーモールドは、ガラス転移温度を超える温度で約５０ｐｐｍ／℃未満であり且つガラス転移温度未満の温度で約１８ｐｐｍ／℃未満の熱膨張係数を有する。さらに別の実施形態では、オーバーモールドは、約０．５％未満の吸湿率を有する。
一実施形態によれば、ＧａＮトランジスタは、２．２ＧＨｚを超えて３．８ＧＨｚに至るまでの周波数において動作する場合に１５０Ｗより大きいピーク出力電力を有する。
一実施形態によれば、ＧａＮトランジスタは、約４０Ｗ／ｍ−Ｋより大きいバルク熱伝導率と約２０ＧＰａ未満の曲げ弾性率とを有するダイアタッチ材料によってリードフレームに結合される。約４０Ｗ／ｍ−Ｋより大きいバルク熱伝導率と約２０ＧＰａ未満の曲げ弾性率とを有するダイアタッチ材料３８を使用することによって、トランジスタパッケージが、ダイアタッチ材料の熱膨張及び／又は収縮に起因するＧａＮトランジスタへの損傷を回避すると同時に、ＧａＮトランジスタから生じる熱を適切に放散させることができる。
当業者であれば、以下の好ましい実施形態の詳細な説明を添付図面と関連させて読むことで、本開示の範囲を認識しその付加的な態様を理解できるはずである。
本明細書に組み込まれてその一部を構成する添付図面は、本開示のいくつかの態様を例示し、その記述と共に本開示の原理を説明するのに役立つ。
半導体デバイス用の従来型電子機器パッケージの斜視図である。 図１に示す半導体デバイス用の従来型電子機器パッケージの断面図である。 本開示の一実施形態による、ワイドバンドギャップ半導体デバイス用の電子機器パッケージの斜視図である。 本開示の一実施形態による、図３に示す電子機器パッケージの断面図である。 本開示の一実施形態による無線周波数（ＲＦ）送信チェーンの概略図である。 本開示の一実施形態による、図５に示すＲＦ送信チェーンで使用するトランジスタパッケージの概略図である。 本開示の一実施形態による、図５に示すＲＦ送信チェーンで使用するトランジスタパッケージの概略図である。 本開示の一実施形態による、図５に示すＲＦ送信チェーンで使用するトランジスタパッケージの概略図である。 本開示のさらなる実施形態による、図５に示すＲＦ送信チェーンで使用する増幅器パッケージの概略図である。 本開示のさらなる実施形態による、図５に示すＲＦ送信チェーンで使用する増幅器パッケージの概略図である。 本開示のさらなる実施形態による、図５に示すＲＦ送信チェーンで使用する増幅器パッケージの概略図である。 本開示の一実施形態による、図６Ａ−６Ｃに示すトランジスタパッケージ及び／又は図７Ａ−７Ｃに示す増幅器パッケージで使用する帯域幅制限整合回路網の概略図である。 本開示の一実施形態による、図６Ａ−６Ｃに示すトランジスタパッケージ及び／又は図７Ａ−７Ｃに示す増幅器パッケージでのピーク出力電力応答を示すグラフである。
以下に説明する実施形態は、当業者が各実施形態を実行するのを可能にするために必要な情報を表し、実施形態を実行する最良の態様を説明する。当業者であれば、添付図面に照らして以下の説明を読むことで本開示の概念を理解し、本明細書で特に扱わないこれらの概念の応用例を認識できる。これらの概念及び応用例は本開示及び特許請求の範囲の範疇にあることを理解されたい。
用語「第１の」、「第２の」などは、本明細書で様々な要素を記述するために使用することがあるが、これらの要素をこれらの用語で限定されないことを理解されたい。これらの用語は、１つの要素を別の要素から区別するためにのみ使用される。例えば、本開示の範囲から逸脱することなく、第１の要素を第２の要素と呼ぶことができ、同様に第２の要素を第１の要素と呼ぶことができる。本明細書で使用される場合、用語「及び／又は」は、関連して列挙する要素の１又は２以上のうちの何れか及び全ての組合せを含む。
層、領域、又は基板などの要素が別の要素の「上に」ある又は「上へ」延びると言及される場合、他の要素の直接上にある又は直接上へ延びることができ、又は介在要素がさらに存在することもできる。これに対して、ある要素が別の要素の「直接上に」ある又は「直接上へ」延びると言及される場合、介在要素は一切存在しない。層、領域、又は基板などの要素が別の要素の「上方に」ある又は「上方へ」延びると言及される場合、他の要素の直接上方にある又は直接上方へ延びることができ、又は介在要素がさらに存在することができる。これに対して、ある要素が別の要素の「直接上方に」ある又は「直接上方へ」延びると言及される場合、介在要素は一切存在しない。ある要素が別の要素と「結合する」又は「連結する」と言及される場合、他の要素と直接的に結合する又は連結することができ、又は介在要素が存在することができる。これに対して、ある要素が別の要素と「直接結合する」又は「直接連結する」と言及される場合、介在要素は一切存在しない。
本明細書では、「下に」又は「上に」又は「上側の」又は「下側の」又は「水平の」又は「垂直の」などの相対的な用語を、１つの要素、層、又は領域の別の要素、層、又は領域に対する関係を記述するために使用できる。これらの用語及び前述の用語は、図示の配向に加えてデバイスの異なる配向を含むことが意図されることを理解できるであろう。
本明細書で使用する専門用語は、特定の実施形態を記述することだけを目的としており、本開示を限定することを意図していない。本明細書で使用される場合、文脈上明らかに他を意味しない限り、単数形は、同様に複数形を含むことが意図される本明細書で使用される場合、用語「備える」、「備えている」、「含む」、及び／又は「含んでいる」は、記述された特徴、完全体、ステップ、操作、要素、及び／又は構成部品の存在を明示するが、１又は２以上の他の特徴、完全体、ステップ、操作、要素、構成部品、及び／又はそのグループの存在又は付加を排除しないことを理解できるであろう。
別途定義しない限り、本明細書で使用する全ての用語（技術用語及び科学用語を含む）は、本開示が属する技術分野の当業者によって一般に理解されるものと同じ意味を有する。さらに、本明細書で使用する用語は、本明細書及び関連技術の文脈での意味と一致した意味を有する解釈すべきであり、本明細書で明確にそのように定義されない限り、理想的な又はあまりも形式張った意味に解釈されないことを理解できるはずである。
図３及び４は、本開示の一実施形態による１又は２以上のワイドバンドギャップ半導体デバイス２８と共に使用するのに適した電子機器パッケージ２６を示す。詳細には、図３は電子機器パッケージ２６の斜視図を示すが、図４は電子機器パッケージ２６の断面図を示す。電子機器パッケージ２６は、オーバーモールド３０、１又は２以上の入力／出力ピン３２、及びリードフレーム３４を含む。オーバーモールド３０は、ダイアタッチ材料３８を用いてリードフレーム３４に取り付けられた１又は２以上のワイドバンドギャップ半導体デバイス２８を実質的に取り囲むことができる。オーバーモールド３０は、プラスチック又プラスチックポリマー化合物で形成することができ、リードフレーム３４及び１又は２以上のワイドバンドギャップ半導体デバイス２８の周りに射出成型され、それによって外部環境からの保護をもたらす。１又は２以上のワイドバンドギャップ半導体デバイス２８は、ボンドワイヤ４０を介して１又は２以上の入力／出力ピン３２に接続できる。
オーバーモールドを使用する従来の電子機器パッケージング技術の最大温度定格では、従来の電子機器パッケージングで使用される材料に起因して、１５０℃でキャッピングされる。従って、従来の電子機器パッケージング技術は、一般に１５０Ｗ未満のピーク出力電力と２．２ＧＨｚ未満の動作周波数とを有するナローバンドギャップ・デバイスに対してのみ適している。ワイドバンドギャップ・デバイスの本質的に高い電力密度のために、ワイドバンドギャップ・デバイスのパッケージングは、類似のナローバンドギャップ・デバイスのパッケージングよりも遥かに厳しい要件に従う必要がある。具体的には、ワイドバンドギャップ半導体デバイスの高い電力密度は、デバイスから発生する大量の熱をもたらし、その熱はデバイスへの損傷を回避するためにパッケージングにより適切に放散する必要がある。さらに、発生した大量の熱に起因して、ワイドバンドギャップ半導体デバイスと接触するパッケージングの部分は、パッケージングと接触する１又は２以上のデバイスに損傷を与える可能性があるので、加熱及び冷却時の過度の膨張及び／又は収縮を回避する必要がある。
ワイドバンドギャップ半導体デバイスは、２００Ｗを超えるピーク出力電力、３．８ＧＨｚに至るまでの周波数、及び２００℃を超える温度で動作する場合が多いので、従来の電子機器パッケージング技術は、その最大能力で評価されるワイドバンドギャップ・デバイスには適していない。ワイドバンドギャップ半導体デバイスに適した電子機器パッケージを設計するにあたり、本発明者は、オーバーモールド３０用の材料の適合性を判定するための４つの重要な特性を発見した。具体的には、本発明者は、オーバーモールド３０用材料のガラス転移温度（ＴG）、曲げ弾性率（ＦM）、熱膨張係数（ＣＴＥ）、及び吸湿率（ＡR）が電子機器パッケージ２６の性能及び寿命に対して非常に重要であることを発見した。
材料のガラス転移温度（ＴG）は、固体から液体への状態変化が起こり始める温度を表し、材料の熱的能力を特徴付けるために電子機器パッケージングの設計者により使用される場合が多い。曲げ弾性率（ＦM）は、材料の曲げ変形において応力の歪みに対する比（例えば、材料の曲がり易さ）である。材料の熱膨張係数（ＣＴＥ）は、温度変化の結果として材料の大きさがどの程度変化するかを表す。最後に、材料の吸湿率（ＡR）は、特定の条件下で材料が吸収する水分量を（パーセントとして）表す。
一般に、所与の材料のガラス転移温度（ＴG）の増加は、材料の構造への損傷なしでより高温に材料を曝すことを可能にする。しかしながら、材料のガラス転移温度（ＴG）が増加するにつれ、材料の曲げ弾性率（ＦM）、熱膨張係数（ＣＴＥ）、及び吸湿率（ＡR）も増加する。電子機器パッケージ２６を設計する過程で、本発明者は、オーバーモールド３０に関する高い曲げ弾性率（ＦM）、熱膨張係数（ＣＴＥ）、及び／又は吸湿率（ＡR）を有する材料の使用は、１又は２以上のワイドバンドギャップ半導体デバイス２８の温度が経時的に変化する際のオーバーモールド３０の膨張及び収縮に起因して、オーバーモールド３０のリードフレーム３４からの層間剥離及び／又は引裂け、断裂、或いはオーバーモールド３０と接触する１又は２以上のワイドバンドギャップ半導体デバイス２８に対する他の構造的損傷をもたらす場合があることを発見した。従って、オーバーモールド３０用の材料のガラス転移温度（ＴG）、曲げ弾性率（ＦM）、熱膨張係数（ＣＴＥ）、及び吸湿率（ＡR）の間にあるバランスを見出す必要がある。
一実施形態では、電子機器パッケージ２６のオーバーモールド３０は、約１３５℃と４００℃の間のガラス転移温度（ＴG）、約２０ＧＰａ未満の曲げ弾性率（ＦM）、ガラス転移温度を超える温度で約５０ｐｐｍ／℃未満であり且つガラス転移温度未満の温度で約１８ｐｐｍ／℃未満の熱膨張係数（ＣＴＥ）、及び約０．５％未満の吸湿率（ＡR）を有することができる。一実施形態では、オーバーモールド３０は日本の福岡所在の住友ベークライト社製の品番Ｇ７２０Ａで形成され、そのデータシートはその内容全体が参照により本明細書に組み込まれている。約１３５℃と４００℃の間のガラス転移温度（ＴG）、約２０ＧＰａ未満の曲げ弾性率（ＦM）、ガラス転移温度を超える温度で約５０ｐｐｍ／℃未満であり且つガラス転移温度未満の温度で約１８ｐｐｍ／℃未満の熱膨張係数（ＣＴＥ）、及び約０．５％未満の吸湿率（ＡR）を有する電子機器パッケージ２６用のオーバーモールド３０を使用することによって、電子機器パッケージ２６は、１又は２以上のワイドバンドギャップ半導体デバイス２８を収容するのに適することができる。具体的には、オーバーモールド３０の高いガラス転移温度（ＴG）によって、電子機器パッケージ２６は、１又は２以上のワイドバンドギャップ半導体デバイス２８から発生する熱をデバイスへの構造的損傷なしに電子機器パッケージ２６内で処理することが可能となり、一方で、オーバーモールド３０の低い曲げ弾性率（ＦM）、熱膨張係数（ＣＴＥ）、及び吸湿率（ＡR）は、熱膨張及び／又は収縮に起因して１又は２以上のワイドバンドギャップ半導体デバイス２８と接触するオーバーモールド３０の一部の変形により引き起こされる可能性のある、１又は２以上のワイドバンドギャップ半導体デバイス２８への損傷を防止する。
オーバーモールド３０に関して前述した特性に加えて、本発明者はまた、ダイアタッチ材料３８に関して類似の発見をした。詳細には、本発明者は、ダイアタッチ材料３８のバルク熱伝導率（ＫT）及び曲げ弾性率（ＦM）が電子機器パッケージ２６の性能及び寿命に対して非常に重要であることを発見した。ダイアタッチ材料３８は、約４０Ｗ／ｍ−Ｋと２００Ｗ／ｍ−Ｋの間のバルク熱伝導率（ＫT）と約２０ＧＰａ未満の曲げ弾性率（ＦM）とを有する焼結銀材料などの焼結材料とすることができる。一実施形態では、ダイアタッチ材料３８は、米国ジョージア州スワニー所在のＡｌｐｈａ Ａｄｖａｎｃｅｄ Ｍａｔｅｒｉａｌｓ社製の品番Ｄ５９１−３Ｂであり、そのデータシートはその内容全体が参照により本明細書に組み込まれている。約４０Ｗ／ｍ−Ｋと２００Ｗ／ｍ−Ｋの間のバルク熱伝導率（ＫT）と約２０ＧＰａ未満の曲げ弾性率（ＦM）とを有する電子機器パッケージ２６用のダイアタッチ材料３８を使用することによって、電子機器パッケージ２６は、１又は２以上のワイドバンドギャップ半導体デバイス２８を収容するのに適することができる。具体的には、ダイアタッチ材料３８の高いバルク熱伝導率（ＫT）は、十分な熱が１又は２以上の半導体デバイス２８から伝導して去ることを確実にし、一方、ダイアタッチ材料３８の低い曲げ弾性率（ＦM）は、熱膨張及び／又は収縮に起因して１又は２以上のワイドバンドギャップ半導体デバイス２８と接触するダイアタッチ材料３８の一部の変形により引き起こされる可能性がある、１又は２以上のワイドバンドギャップ半導体デバイス２８への損傷を防止する。
電子機器パッケージ２６を設計する過程で、本発明者は、ダイアタッチ材料３８の曲げ弾性率の上限が電子機器パッケージ２６中の１又は２以上のワイドバンドギャップ半導体デバイス２８の面積に依存する場合があることを発見した。従って、ダイアタッチ材料３８用に選択された特定の材料は、電子機器パッケージ２６中の１又は２以上のワイドバンドギャップ半導体デバイス２８の面積に依存して変わる場合がある。１又は２以上のワイドバンドギャップ半導体デバイス２８が４ｍｍｘ４ｍｍ未満の面積を有する実施形態では、ダイアタッチ材料３８の曲げ弾性率（ＦM）は、約６ＧＰａ未満とすることができる。１又は２以上のワイドバンドギャップ半導体デバイス２８が２ｍｍｘ２ｍｍ未満の面積を有するさらなる実施形態では、ダイアタッチ材料３８の曲げ弾性率（ＦM）は、約１０ＧＰａ未満とすることができる。１又は２以上のワイドバンドギャップ半導体デバイス２８が１ｍｍｘ１ｍｍ未満の面積を有する別の実施形態では、ダイアタッチ材料２８の曲げ弾性率（ＦM）は、約２０ＧＰａ未満とすることができる。同様に、オーバーモールド３０の曲げ弾性率（ＦM）、熱膨張係数（ＣＴＥ）、及び吸湿率（ＡR）は、電子機器パッケージ２６中の１又は２以上のワイドバンドギャップ半導体デバイス２８の面積に依存して変わる場合がある。
入力／出力ピン３２及びリードフレーム３４は、銅、銅合金等とすることができるが、入力／出力ピン３２のための何らかの適切な材料を本開示の原理から逸脱することなく使用することができる。
特に、前述の特性を備える電子機器パッケージ２６を使用することにより、電子機器パッケージ２６の製造コストを有意に低減しながら、１又は２以上のワイドバンドギャップ半導体デバイス２８の収容が可能となる。コストの大部分がワイドバンドギャップ・デバイスのパッケージングなので、電子機器パッケージ２６の使用は、ワイドバンドギャップ・デバイスを用いる電子機器パッケージのコストを有意に低減することができる。さらに、電子機器パッケージ２６に関して前述した特性により、１又は２以上のワイドバンドギャップ半導体デバイス２８は、そのパッケージングに起因する性能低下なしに最大能力で動作することができる。一実施形態では、１又は２以上のワイドバンドギャップ半導体デバイス２８は、２．２ＧＨｚを超えて３．８ＧＨｚに至るまでの周波数においてピーク出力電力、約１５０Ｗで動作するように構成されるワイドバンドギャップ・トランジスタである。別の実施形態では、１又は２以上のワイドバンドギャップ半導体デバイス２８は、３．８ＧＨｚに至るまでの周波数においてピーク出力電力、約２００Ｗで動作するように構成されるワイドバンドギャップ・トランジスタである。さらに別の実施形態では、１又は２以上のワイドバンドギャップ半導体デバイス２８は、３．８ＧＨｚに至るまでの周波数においてピーク出力電力、約２５０Ｗで動作するように構成されるワイドバンドギャップ・トランジスタである。
一実施形態では、電子機器パッケージ２６は、モイスチャーセンシティビティレベル（ＭＳＬ−３）及び電子デバイス技術合同協議会（ＪＥＤＥＣ）の環境基準を満たす。
図５は、本開示の一実施形態による無線周波数（ＲＦ）送信チェーン４２を示す。ＲＦ送信チェーン４２は、入力ノードＲＦ＿ＩＮ、アンテナ４４、入力段ＲＦパワーアンプ（ＰＡ）４６、出力段ＲＦ−ＰＡ４８、及び複数の整合回路網５０を含む。具体的には、ＲＦ送信チェーン４２は、入力ノードＲＦ＿ＩＮと入力段ＲＦ−ＰＡ４５との間に接続される第１整合回路網５０Ａと、入力段ＲＦ−ＰＡ４６と出力段ＲＦ−ＰＡ４８との間に接続される第２整合回路網５０Ｂと、出力段ＲＦ−ＰＡ４８とアンテナ４４との間に接続される第３整合回路網５０Ｃとを含む。動作中、変調信号は入力ノードＲＦ＿ＩＮに存在し、第１整合回路網５０Ａを介して入力段ＲＦ−ＰＡ４６へ送出される。変調信号は入力段ＲＦ−ＰＡ４６により増幅され、第２整合回路網５０Ｂを介して出力段ＲＦ−ＰＡ４８へ送出される。出力段ＲＦ−ＰＡ４８は次に、変調信号をさらに増幅してアンテナ４４からの送信に適したＲＦ出力信号を生成し、第３整合回路網５０Ｃを介してアンテナ４４へＲＦ出力信号を送出する。
整合回路網５０は、２つの異なる構成部品間のインピーダンスを整合させ、それによって、例えば高い電圧定在波比（ＶＳＷＲ）による損失を最小限度にしてＲＦ送信チェーン４２の安定した動作を確実にするために設けることができる。３つの異なる整合回路網５０をＲＦ送信チェーン４２に示すが、本開示の原理から逸脱することなく任意の数の整合回路網５０をＲＦ送信チェーン４２で使用することができる。さらに、図５には唯一の入力段ＲＦ−ＰＡ４６及び唯一の出力段ＲＦ−ＰＡ４８が示されているが、本開示の原理から逸脱することなく任意の数の入力段又は出力段ＲＦ−ＰＡをＲＦ送信チェーン４２で使用することができる。
前述のように、ＲＦ送信チェーン４２は、高効率であると同時に、広い帯域幅に亘って高度な線形性及び大きな利得を有する必要がある。従って、入力段ＲＦ−ＰＡ４６、出力段ＲＦ−ＰＡ４８、又はその両方は、ＲＦ送信チェーン４２の性能を高めるためにワイドバンドギャップＲＦ−ＰＡとすることができる。
図６Ａは、本開示の一実施形態による図５に示すＲＦ送信チェーン４２において、入力段ＲＦ−ＰＡ４６、出力段ＲＦ−ＰＡ４８、又はその両方での使用に適したトランジスタパッケージ５２を示す。トランジスタパッケージ５２は、入力ノードＲＦ＿ＩＮ、ワイドバンドギャップ・トランジスタ５４、帯域幅制限整合回路網５６、及び出力ノードＲＦ＿ＯＵＴを含む。帯域幅制限整合回路網５６は、入力ノードＲＦ＿ＩＮとワイドバンドギャップ・トランジスタ５４との間に接続される。ワイドバンドギャップ・トランジスタ５４は、帯域幅制限整合回路網５６と出力ノードＲＦ＿ＯＵＴとの間に接続される。前述のとおり、ワイドバンドギャップ・トランジスタ５４は広い帯域幅に亘って高度な線形性及び大きな利得を提供することができる。場合によっては、トランジスタパッケージ５２の帯域幅は、例えば、１又は２以上のスペクトルマスキング要件（例えば、トランジスタパッケージ５２が従うべき無線通信規格により規定されるような）のために、問題のある場合がある。従って、所定の周波数帯域又は複数の周波数帯域の外側での信号送信を低減するために、帯域幅制限整合回路網５６は、所定の周波数帯域又は複数の周波数帯域の外側で動作する際にワイドバンドギャップ・トランジスタ５４の利得を低減するために設けられる。所定の周波数帯域又は複数の周波数帯域の外側でワイドバンドギャップ・トランジスタ５４の利得を低減することに加えて、帯域幅制限整合回路網５６はまた、トランジスタパッケージ５２に接続した外部インピーダンスと整合することができる。帯域幅制限整合回路網５６の詳細は、以下でさらに詳しく説明される。
一実施形態によれば、ワイドバンドギャップ・トランジスタ５４は、窒化ガリウム（ＧａＮ）トランジスタである。さらなる実施形態によれば、ワイドバンドギャップ・トランジスタ５４は、ＧａＮ ｏｎ ＳｉＣ（窒化ガリウム・オン・シリコンカーバイド）トランジスタである。別の実施形態では、ワイドバンドギャップ・トランジスタ５４用の任意の数のワイドバンドギャップ半導体材料システムを使用することもでき、その全ては、本明細書で想定されている。ワイドバンドギャップ・トランジスタ５４は、高電子移動度トランジスタ（ＨＥＭＴ）とすることができる。従って、帯域幅制限整合回路網５６は、入力ノードＲＦ＿ＩＮとワイドバンドギャップ・トランジスタ５４のゲートコンタクト（Ｇ）との間に接続可能であり、出力ノードＲＦ＿ＯＵＴは、ワイドバンドギャップ・トランジスタ５４のドレインコンタクト（Ｄ）に接続可能であり、ワイドバンドギャップ・トランジスタ５４のソースコンタクト（Ｓ）は、接地に接続可能である。別の実施形態では、ワイドバンドギャップ・トランジスタ５４は、電界効果トランジスタ（ＦＥＴ）、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、バイポーラ接合トランジスタ（ＢＪＴ）、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）等とすることができる。
トランジスタパッケージ５２は、個別の構成要素として実装された集積回路である。換言すると、トランジスタパッケージ５２は、１又は２以上の従来型ＲＦ−ＰＡに対するドロップイン式代替品として適している。一実施形態では、トランジスタパッケージ５２はモノリシック集積回路である。本明細書で言及するように、モノリシック集積回路は単一の半導体チップ上に形成された集積回路である。さらなる実施形態では、トランジスタパッケージ５２はハイブリッド集積回路である。本明細書で言及するように、ハイブリッド集積回路は、複数の相互接続された半導体チップが単一パッケージ内の基板上に設けられた集積回路である。トランジスタパッケージ５２の内部に帯域幅制限整合回路網５６を設けることにより、トランジスタパッケージ５２は、従来のナローバンドギャップＲＦ−ＰＡと類似した周波数応答を有するが、従来の対照物より低損失でありながら、高い利得及び効率を維持することが可能となる。従って、トランジスタパッケージ５２は、従来型ＲＦ−ＰＡに対する直接の代替品として使用することができ、それによって、トランジスタパッケージ５２とインタフェース接続するＲＦ回路の再設計をほとんど又は全く必要とせずに、トランジスタパッケージ５２が組み込まれるＲＦ送信チェーンの性能を向上させる。
一実施形態では、トランジスタパッケージ５２は、図３及び４に関して前述したとおりのオーバーモールド・パッケージである。従って、トランジスタパッケージ５２は、約１３５℃と４００℃の間のガラス転移温度（ＴG）、約２０ＧＰａ未満の曲げ弾性率（ＦM）、ガラス転移温度を超える温度で約５０ｐｐｍ／℃未満であり且つガラス転移温度未満の温度で約１８ｐｐｍ／℃未満の熱膨張係数（ＣＴＥ）、及び約０．５％未満の吸湿率（ＡR）を有するプラスチックオーバーモールドとすることができる。さらに、トランジスタパッケージ５２は、約４０Ｗ／ｍ−Ｋと２００Ｗ／ｍ−Ｋの間のバルク熱伝導率（ＫT）と約２０ＧＰａ未満の曲げ弾性率（ＦM）とを有するダイアタッチ材料を用いてリードフレームに取り付けることができる。従って、トランジスタパッケージ５２のコストは、前述の性能向上をもたらすと同時に低く抑えることができる。
一実施形態では、トランジスタパッケージ５２は、所定の周波数帯域又は複数の周波数帯域で５４ｄＢｍ（又は２５０Ｗ）を超えるピーク出力電力を有する。さらに、帯域幅制限整合回路網５６により、トランジスタパッケージ５２は、所定の周波数帯域又は複数の周波数帯域の外側で４８Ｗ未満の平均電力出力を有する。帯域幅制限整合回路網５６は、所定の周波数帯域又は複数の周波数帯域の２００ＭＨｚ以内で０．５ｄＢを超える利得ロールオフと、所定の周波数帯域又は複数の周波数帯域の３００ＭＨｚ以内で７．５ｄＢの利得ロールオフとを提供することができる。従って、トランジスタパッケージ５２は、所定の周波数帯域又は複数の周波数帯域で２４０Ｗを超えるピーク出力電力と、所定の周波数帯域又は複数の周波数帯域の外側で４８Ｗ未満の平均出力電力とを提供することができ、トランジスタパッケージ５２の平均出力電力は、ＷＣＤＭＡ（登録商標）に関する７．５ｄＢピーク対平均値比（ＰＡＲ）に従って測定される。さらに、トランジスタパッケージ５２は、所定の周波数帯域又は複数の周波数帯域で２４０Ｗより大きいピーク出力電力と、所定の周波数帯域又は複数の周波数帯域の外側で４８Ｗ未満の平均出力電力とを提供することができ、トランジスタパッケージ５２の平均出力電力は、トランジスタパッケージ５２が負荷サイクル２０％を上回る最大能力で駆動される場合のトランジスタパッケージ５２の出力電力として規定される。一実施形態では、トランジスタパッケージ５２は、５０Ｖで７．５ｄＢ−ＰＡＲのロングタームエボリューション（ＬＴＥ）信号を送信しながら、２．６ＧＨｚにおいて５０％のドレイン効率で８０Ｗを超える平均出力電力を提供し、定格出力電力で１７ｄＢの利得を有する。さらなる実施形態では、トランジスタパッケージ５２は、６５％を超える飽和（ＰSAT）効率をもたらすことができる。
一実施形態では、所定の周波数帯域又は複数の周波数帯域は、ＲＦ通信用の周波数帯域である。従って、帯域幅制限整合回路網５６は、ワイドバンドギャップ・トランジスタ５４の帯域幅を制限すると同時にＲＦ周波数での１又は２以上のインピーダンスを予め整合させることができる。一実施形態では、所定の周波数帯域又は複数の周波数帯域は、６９０−９６０ＭＨｚ、１８００−２３００ＭＨｚ、又は２３００−２７００ＭＨｚのうちの１又は２以上を含む。
図６Ｂは、本開示のさらなる実施形態によるトランジスタパッケージ５２を示す。図６Ｂに示すトランジスタパッケージ５２は、図６Ａに示すトランジスタパッケージ５２と類似しているが、入力ノードＲＦ＿ＩＮとワイドバンドギャップ・トランジスタ５４の間にではなく、ワイドバンドギャップ・トランジスタ５４と出力ノードＲＦ＿ＯＵＴの間に接続された帯域幅制限整合回路網５６を含む。トランジスタパッケージ５２は、図６Ａに示すトランジスタパッケージ５２と実質的に同じように機能することができる。つまり、帯域幅制限整合回路網５６は、トランジスタパッケージ５２が確実に１又は２以上のスペクトルマスキング要件を満たすように、所定の周波数帯域又は複数の周波数帯域の外側でワイドバンドギャップ・トランジスタ５４の利得応答を低減することができる。
ワイドバンドギャップ・トランジスタ５４がＨＥＭＴである一実施形態では、帯域幅制限整合回路網５６は、ワイドバンドギャップ・トランジスタ５４のドレインコンタクト（Ｄ）と出力ノードＲＦ＿ＯＵＴの間に接続され、入力ノードＲＦ＿ＩＮは、ワイドバンドギャップ・トランジスタ５４のゲートコンタクト（Ｇ）に接続され、ワイドバンドギャップ・トランジスタ５４のソースコンタクト（Ｓ）は、接地に接続される。
図６Ｃは、本開示のさらに別の実施形態によるトランジスタパッケージ５２を示す。図６Ｃに示すトランジスタパッケージ５２は、図６Ａ及び図６Ｂに示すトランジスタパッケージ５２と類似しているが、入力ノードＲＦ＿ＩＮとワイドバンドギャップ・トランジスタ５４の間に接続された第１帯域幅制限整合回路網５６Ａと、ワイドバンドギャップ・トランジスタ５４と出力ノードＲＦ＿ＯＵＴの間に接続された第２帯域幅制限整合回路網５６Ｂとの両方を含む。トランジスタパッケージ５２は、図６Ａ及び図６Ｂに示すトランジスタパッケージ５２と実質的に同じように機能することができる。つまり、第１帯域幅制限整合回路網５６Ａ及び第２帯域幅制限整合回路網５６Ｂは、トランジスタパッケージ５２が確実に１又は２以上のスペクトルマスキング要件を満たすように、所定の周波数帯域又は複数の周波数帯域の外側でワイドバンドギャップ・トランジスタ５４の利得応答を低減することができる。
ワイドバンドギャップ・トランジスタ５４がＨＥＭＴである一実施形態では、第１帯域幅制限整合回路網５６Ａは、入力ノードＲＦ＿ＩＮとワイドバンドギャップ・トランジスタ５４のゲートコンタクト（Ｇ）の間に接続され、第２帯域幅制限整合回路網５６Ｂは、ワイドバンドギャップ・トランジスタ５４のドレインコンタクト（Ｄ）と出力ノードＲＦ＿ＯＵＴの間に接続され、ワイドバンドギャップ・トランジスタ５４のソースコンタクト（Ｓ）は、接地に接続される。
図７Ａは、本開示の一実施形態による図５に示すＲＦ送信チェーン４２において、入力段ＲＦ−ＰＡ４６、出力段ＲＦ−ＰＡ４８、又はその両方としての使用に適した増幅器パッケージ５８を示す。増幅器パッケージ５８は、第１ワイドバンドギャップ・トランジスタ６０Ａ、第２ワイドバンドギャップ・トランジスタ６０Ｂ、及び１又は２以上の帯域幅制限整合回路網６２を含む。帯域幅制限整合回路網６２は、入力ノードＲＦ＿ＩＮとワイドバンドギャップ・トランジスタ６０の間に接続される。一部の実施形態では、第１ワイドバンドギャップ・トランジスタ６０Ａ及び第２ワイドバンドギャップ・トランジスタ６０Ｂは、ドハティ構成で配置される。増幅器パッケージ５８に複数のワイドバンドギャップ・トランジスタ６０を設けることにより、一部の用途では増幅器パッケージ５８の利得及び性能を増大させることができる。前述のように、第１ワイドバンドギャップ・トランジスタ６０Ａ及び第２ワイドバンドギャップ・トランジスタ６０Ｂは、広い帯域幅に亘って高度な線形性及び大きな利得を提供することができる。場合によっては、増幅器パッケージ５８の帯域幅は、例えば、１又は２以上のスペクトルマスキング要件に起因して、問題となる場合がある。従って、所定の周波数帯域又は複数の周波数帯域の外側での信号送信を低減するために、帯域幅制限整合回路網６２は、所定の周波数帯域又は複数の周波数帯域の外側で動作する場合に第１ワイドバンドギャップ・トランジスタ６０Ａ及び第２ワイドバンドギャップ・トランジスタ６０Ｂの利得を低減させるために設けることができる。所定の周波数帯域又は複数の周波数帯域の外側で第１ワイドバンドギャップ・トランジスタ６０Ａ及び第２ワイドバンドギャップ・トランジスタ６０Ｂの利得を低減させることに加えて、帯域幅制限整合回路網６２はまた、増幅器パッケージ５８に接続された外部インピーダンスと整合することができる。帯域幅制限整合回路網６２の詳細は、以下でさらに詳しく説明される。
一実施形態では、第１ワイドバンドギャップ・トランジスタ６０Ａ及び第２ワイドバンドギャップ・トランジスタ６０Ｂは、ＧａＮトランジスタである。さらなる実施形態では、第１ワイドバンドギャップ・トランジスタ６０Ａ及び第２ワイドバンドギャップ・トランジスタ６０Ｂは、ＧａＮ ｏｎ ＳｉＣトランジスタである。第１ワイドバンドギャップ・トランジスタ６０Ａ及び第２ワイドバンドギャップ・トランジスタ６０Ｂに対して種々の適切なワイドバンドギャップ半導体材料系が存在し、その全てが本明細書で想定されている。第１ワイドバンドギャップ・トランジスタ６０Ａ及び第２ワイドバンドギャップ・トランジスタ６０Ｂは、ＨＥＭＴとすることができる。従って、第１帯域幅制限整合回路網６２Ａは、入力ノードＲＦ＿ＩＮと第１ワイドバンドギャップ・トランジスタ６０Ａのゲートコンタクト（Ｇ）との間に接続可能であり、第２帯域幅制限整合回路網６２Ｂは、入力ノードＲＦ＿ＩＮと第２ワイドバンドギャップ・トランジスタ６０Ｂのゲートコンタクト（Ｇ）との間に接続可能であり、第１ワイドバンドギャップ・トランジスタ６０Ａのドレインコンタクト（Ｄ）は、出力ノードＲＦ＿ＯＵＴに接続可能であり、第１ワイドバンドギャップ・トランジスタのソースコンタクト（Ｓ）は、接地に接続可能であり、第２ワイドバンドギャップ・トランジスタ６０Ｂのドレインコンタクト（Ｄ）は、出力ノードＲＦ＿ＯＵＴに接続可能であり、第２ワイドバンドギャップ・トランジスタ６０Ｂのソースコンタクト（Ｓ）は、接地に接続可能である。別の実施形態では、第１ワイドバンドギャップ・トランジスタ６０Ａ及び第２ワイドバンドギャップ・トランジスタ６０Ｂは、ＦＥＴ、ＭＯＳＦＥＴ、ＢＪＴ、ＩＧＢＴ等とすることができる。
一実施形態では、増幅器パッケージ５８は、個別の構成要素として実装される集積回路である。換言すると、増幅器パッケージ５８は、１又は２以上の従来型ＲＦ−ＰＡに対するドロップイン式代替品として適している。一実施形態では、増幅器パッケージ５８はモノリシック集積回路である。付加的な実施形態では、増幅器パッケージ５８はハイブリッド集積回路である。増幅器パッケージ５８の内部に帯域幅制限整合回路網６２を設けることにより、増幅器パッケージ５８は、従来のナローバンドギャップＲＦ−ＰＡと類似した周波数応答を有するが、従来の対照物より低損失でありながら、高い利得及び効率を維持することが可能となる。従って、増幅器パッケージ５８は、従来型ＲＦ−ＰＡに対する直接の代替品として使用することができ、それによって、増幅器パッケージ５８とインタフェース接続するＲＦ回路の再設計をほとんど又は全く必要とせずに、増幅器パッケージ５８が組み込まれるＲＦ送信チェーンの性能を向上させる。
一実施形態では、トランジスタパッケージ５２は、図３及び４に関して前述したとおりのオーバーモールド・パッケージである。従って、トランジスタパッケージ５２は、約１３５℃と４００℃の間のガラス転移温度（ＴG）、約２０ＧＰａ未満の曲げ弾性率（ＦM）、ガラス転移温度を超える温度で約５０ｐｐｍ／℃未満であり且つガラス転移温度未満の温度で約１８ｐｐｍ／℃未満の熱膨張係数（ＣＴＥ）、及び約０．５％未満の吸湿率（ＡR）を有するプラスチックオーバーモールドとすることができる。さらに、トランジスタパッケージ５２は、約４０Ｗ／ｍ−Ｋと２００Ｗ／ｍ−Ｋの間のバルク熱伝導率（ＫT）と約２０ＧＰａ未満の曲げ弾性率（ＦM）とを有するダイアタッチ材料を用いてリードフレームに取り付けることができる。従って、トランジスタパッケージ５２のコストは、前述の性能向上をもたらすと同時に低く抑えることができる。
一実施形態では、増幅器パッケージ５８は、所定の帯域又は所定の複数の帯域で５４ｄＢｍ（又は２５０Ｗ）を超えるピーク出力電力を有する。さらに、帯域幅制限整合回路網６２により、増幅器パッケージ５８は、所定の帯域又は所定の複数の帯域の外側で４８Ｗ未満の平均電力出力を有する。帯域幅制限整合回路網６２は、所定の帯域又は所定の複数の帯域の２００ＭＨｚ以内で０．５ｄＢを超える利得ロールオフと、所定の帯域又は所定の複数の帯域の３００ＭＨｚ以内で７．５ｄＢの利得ロールオフとを提供することができる。従って、増幅器パッケージ５８は、所定の帯域又は所定の複数の帯域で２４０Ｗを超えるピーク出力電力と、所定の帯域又は所定の複数の帯域の外側で４８Ｗ未満の平均出力電力とを提供することができ、増幅器パッケージ５８の平均出力電力は、ＷＣＤＭＡに関する７．５ｄＢ−ＰＡＲに従って測定される。さらに、増幅器パッケージ５８は、所定の帯域又は所定の複数の帯域で２４０Ｗより大きいピーク出力電力と、所定の帯域又は所定の複数の帯域の外側で４８Ｗ未満の平均出力電力とを提供することができ、増幅器パッケージ５８の平均出力電力は、増幅器パッケージ５８が負荷サイクル２０％を上回る最大能力で駆動される場合の増幅器パッケージ５８の出力電力として規定される。一実施形態では、増幅器パッケージ５８は、５０Ｖで７．５ｄＢ−ＰＡＲのロングタームエボリューション（ＬＴＥ）信号を送信しながら２．６ＧＨｚにおいて５０％のドレイン効率で８０Ｗを超える平均出力電力を提供し、定格出力電力で１７ｄＢの利得を有する。さらなる実施形態では、増幅器パッケージ５８は、６５％を超える飽和（ＰSAT）効率をもたらすことができる。
一実施形態では、所定の周波数帯域又は複数の周波数帯域は、ＲＦ通信用の周波数帯域である。従って、帯域幅制限整合回路網６２は、ワイドバンドギャップ・トランジスタ６０の帯域幅を制限すると同時にＲＦ周波数での１又は２以上のインピーダンスを予め整合させることができる。一実施形態では、所定の周波数帯域又は複数の周波数帯域は、６９０−９６０ＭＨｚ、１８００−２３００ＭＨｚ、又は２３００−２７００ＭＨｚの内の１又は２以上を含む。
図７Ｂは、本開示のさらなる実施形態による増幅器パッケージ５８を示す。図７Ｂに示す増幅器パッケージ５８は、図７Ａに示す増幅器パッケージと類似しているが、入力ノードＲＦ＿ＩＮとワイドバンドギャップ・トランジスタ６０との間にではなく、ワイドバンドギャップ・トランジスタ６０と出力ノードＲＦ＿ＯＵＴとの間に接続された帯域幅制限整合回路網６２を含む。増幅器パッケージ５８は、図７Ａに示す増幅器パッケージ５８と実質的に同じように機能することができる。つまり、帯域幅制限整合回路網６２は、増幅器パッケージ５８が確実に１又は２以上のスペクトルマスキング要件を満たすように、所定の周波数帯域又は複数の周波数帯域の外側で第１ワイドバンドギャップ・トランジスタ６０Ａ及び第２ワイドバンドギャップ・トランジスタ６０Ｂの利得応答を低減することができる。
第１ワイドバンドギャップ・トランジスタ６０Ａ及び第２ワイドバンドギャップ・トランジスタ６０ＢがＨＥＭＴである一実施形態では、入力ノードＲＦ＿ＩＮは、第１ワイドバンドギャップ・トランジスタ６０Ａのゲートコンタクト（Ｇ）及び第２ワイドバンドギャップ・トランジスタ６０Ｂのゲートコンタクト（Ｇ）に接続され、第１ワイドバンドギャップ・トランジスタ６０Ａのソースコンタクト（Ｓ）は、接地に接続され、第１ワイドバンドギャップ・トランジスタ６０Ａのドレインコンタクト（Ｄ）は、第１帯域幅制限整合回路網６２Ａを介して出力ノードＲＦ＿ＯＵＴに接続され、第２ワイドバンドギャップ・トランジスタ６０Ｂのドレインコンタクト（Ｄ）は、第２帯域幅制限整合回路網６２Ｂを介して出力ノードＲＦ＿ＯＵＴに接続され、第２ワイドバンドギャップ・トランジスタ６０Ｂのソースコンタクト（Ｓ）は、接地に接続される。
図７Ｃは、本開示のさらに別の実施形態による増幅器パッケージ５８を示す。図７Ｃに示す増幅器パッケージ５８は、図７Ａ及び７Ｂに示す増幅器パッケージと実質的に類似しているが、第３帯域幅制限整合回路網６２Ｃ及び第４帯域幅制限整合回路網６２Ｄをさらに含む。増幅器パッケージ５８は、図５Ａ及び５Ｂ関して前述した増幅器パッケージ５８と実質的に同じように機能することができる。つまり、帯域幅制限整合回路網６２は、増幅器パッケージ５８が確実に１又は２以上のスペクトルマスキング要件を満たすように、で第１ワイドバンドギャップ・トランジスタ６０Ａ及び第２ワイドバンドギャップ・トランジスタ６０Ｂの利得応答を低減することができる。
第１ワイドバンドギャップ・トランジスタ６０Ａ及び第２ワイドバンドギャップ・トランジスタ６０ＢがＨＥＭＴである一実施形態では、第１帯域幅制限整合回路網６２Ａは、入力ノードＲＦ＿ＩＮと第１ワイドバンドギャップ・トランジスタ６０Ａのゲートコンタクト（Ｇ）との間に接続され、第２帯域幅制限整合回路網６２Ｂは、第１ワイドバンドギャップ・トランジスタ６０Ａのドレインコンタクト（Ｄ）と出力ノードＲＦ＿ＯＵＴとの間に接続され、第１ワイドバンドギャップ・トランジスタ６０Ａのソースコンタクト（Ｓ）は、接地に接続され、第３帯域幅制限整合回路網６２Ｃは、入力ノードＲＦ＿ＩＮと第２ワイドバンドギャップ・トランジスタ６０Ｂのゲートコンタクト（Ｇ）との間に接続され、第４帯域幅制限整合回路網６２Ｄは、第２ワイドバンドギャップ・トランジスタ６０Ｂのドレインコンタクト（Ｄ）と出力ノードＲＦ＿ＯＵＴとの間に接続され、第２ワイドバンドギャップ・トランジスタ６０Ｂのソースコンタクト（Ｓ）は、接地に接続される。
図８は例示的な帯域幅制限整合回路網６４を示し、本開示の一実施形態による図６Ａ−６Ｃに示す帯域幅制限整合回路網５６及び／又は図７Ａ−７Ｃに示す帯域幅制限整合回路網６２として使用することができる。帯域幅制限整合回路網６４は、入力ノードＲＦ＿ＩＮ、入力ノードＲＦ＿ＩＮと中間ノード６６との間に接続された第１インダクタＬ１、中間ノード６６と接地との間に直列に接続された第２インダクタＬ２及び第１キャパシタＣ１、中間ノード６６と出力ノードＲＦ＿ＯＵＴとの間に接続された第３インダクタＬ３、及び出力ノードＲＦ＿ＯＵＴと接地との間に接続された第２キャパシタＣ２を含む。第２インダクタＬ２及び第１キャパシタＣ１は、ノッチフィルタとして機能することができ、所定の周波数において取り付けられた構成要素の利得を低減することができる。この所定の周波数は、帯域幅制限整合回路網６４の様々な構成部品に対して選択されたインダクタンス及び／又はキャパシタンスによって決定される。帯域幅制限整合回路網６４の付加的な構成要素は、帯域幅制限整合回路網６４が統合された回路内での干渉を低減するために、入力ノードＲＦ＿ＩＮのインピーダンスを出力ノードＲＦ＿ＯＵＴのインピーダンスに整合させることができる。
帯域幅制限整合回路網６４は、特定の様式で配置された一定数の構成要素を含んで示されるが、帯域幅制限整合回路網６４における構成部品の数量及び配置の両方に関して、様々な構成が存在し、その全てが本明細書で想定されている。帯域幅制限整合回路網６４の構成要素の数量及び配置は、トランジスタパッケージ５２及び／又は増幅器パッケージ５８に対して利得応答が望まれる所定の周波数帯域又は複数の周波数帯域に基づいて変更することができる。
図９は、図４Ａ−４Ｃに示すトランジスタパッケージ５２のピーク出力電力応答を示すグラフであり、所定の周波数帯域は約２．４ＧＨｚから２．７ＧＨｚである。図９の実線は、帯域幅制限整合回路網５６を含むトランジスタパッケージ５２のピーク出力電力応答を示すが、破線は帯域幅制限整合回路網をもたないトランジスタパッケージ５２のピーク出力電力応答を示す。図９に示すように、帯域幅制限整合回路網５６を含むトランジスタパッケージ５２の電力応答は、約２．７ＧＨｚから有意に加速速度でロールオフするが、帯域幅制限整合回路網をもたないトランジスタパッケージ５２の電力応答は、比較的に直線状のままである。さらに、トランジスタパッケージ５２の電力出力は、所定の周波数帯域で大きく、最大約５５ｄＢである。従って、トランジスタパッケージ５２は、その帯域内性能に対する最小限の影響でもって、１又は２以上のスペクトルマスキング要件を容易に満たすことができる。
当業者であれば、本開示の好ましい実施形態に対する改良及び変更を認識することができる。当該改良及び変更の全ては、本明細書に開示する概念及び以下の特許請求の範囲に入ると見なされる。
２６ 電子機器パッケージ
２８ ワイドバンドギャップ半導体デバイス
３０ オーバーモールド
３２ 入力／出力ピン
３４ リードフレーム
３８ ダイアタッチ材料
４０ ボンドワイヤ

Claims (30)

  1. リードフレームと、
    前記リードフレームに取り付けられたワイドバンドギャップ半導体デバイスと、
    約１３５℃よりも高いガラス転移温度と約２０ＧＰａ未満の曲げ弾性率とを有するオーバーモールドと、
    を備える、トランジスタパッケージ。
  2. 前記オーバーモールドは、前記ガラス転移温度を超える温度で約５０ｐｐｍ／℃未満の熱膨張係数と前記ガラス転移温度未満の温度で約１８ｐｐｍ／℃未満の熱膨張係数とを有する、請求項１に記載のトランジスタパッケージ。
  3. 前記オーバーモールドは、約０．５％未満の吸湿率を有する、請求項１に記載のトランジスタパッケージ。
  4. 前記オーバーモールドは、約４００℃未満のガラス転移温度を有する、請求項１に記載のトランジスタパッケージ。
  5. 前記リードフレーム及び前記ワイドバンドギャップ半導体デバイスは、前記オーバーモールドによって実質的に取り囲まれる、請求項１に記載のトランジスタパッケージ。
  6. 前記ワイドバンドギャップ半導体デバイスは、窒化ガリウム（ＧａＮ）トランジスタである、請求項１に記載のトランジスタパッケージ。
  7. 前記ワイドバンドギャップ半導体デバイスは、約１５０Ｗよりも大きいピーク出力電力を有する、請求項６に記載のトランジスタパッケージ。
  8. 前記ワイドバンドギャップ半導体デバイスは、２．２ＧＨｚを超えて３．８ＧＨｚに至るまでの周波数で動作する場合に約１５０Ｗよりも大きいピーク出力電力を有する、請求項７に記載のトランジスタパッケージ。
  9. 前記ワイドバンドギャップ半導体デバイスは、約１ｋＷ未満のピーク出力電力を有する、請求項７に記載のトランジスタパッケージ。
  10. 前記ワイドバンドギャップ半導体デバイスは、約４０Ｗ／ｍ−Ｋよりも大きいバルク熱伝導率と約２０ＧＰａ未満の曲げ弾性率とを有するダイアタッチ材料を用いて前記リードフレームに取り付けられる、請求項１に記載のトランジスタパッケージ。
  11. 前記ダイアタッチ材料は、約２００Ｗ／ｍ−Ｋ未満のバルク熱伝導率を有する、請求項１０に記載のトランジスタパッケージ。
  12. 前記ワイドバンドギャップ半導体デバイスは、ＧａＮ ｏｎ ＳｉＣ（窒化ガリウム・オン・シリコンカーバイド）トランジスタである、請求項１に記載のトランジスタパッケージ。
  13. リードフレームと、
    前記リードフレームに取り付けられたワイドバンドギャップ半導体デバイスと、
    約１３５℃より高いガラス転移温度と、前記ガラス転移温度を超える温度で約５０ｐｐｍ／℃未満の熱膨張係数と前記ガラス転移温度未満の温度で約１８ｐｐｍ／℃未満の熱膨張係数とを有するオーバーモールドと、
    を備えるトランジスタパッケージ。
  14. 前記オーバーモールドは、約４００℃未満のガラス転移温度を有する、請求項１３に記載のトランジスタパッケージ。
  15. 前記オーバーモールドは、約０．５％未満の吸湿率を有する、請求項１３に記載のトランジスタパッケージ。
  16. 前記リードフレーム及び前記ワイドバンドギャップ半導体デバイスは、前記オーバーモールドによって実質的に取り囲まれる、請求項１３に記載のトランジスタパッケージ。
  17. 前記ワイドバンドギャップ半導体デバイスは、窒化ガリウム（ＧａＮ）トランジスタである、請求項１３に記載のトランジスタパッケージ。
  18. 前記ワイドバンドギャップ半導体デバイスは、約１５０Ｗより大きいピーク出力電力を有する、請求項１３に記載のトランジスタパッケージ。
  19. 前記ワイドバンドギャップ半導体デバイスは、３．８ＧＨｚに至るまでの周波数で動作する場合に約１５０Ｗより大きいピーク出力電力を有する、請求項１８に記載のトランジスタパッケージ。
  20. 前記ワイドバンドギャップ半導体デバイスは、約１ｋＷ未満のピーク出力電力を有する、請求項１９に記載のトランジスタパッケージ。
  21. 前記ワイドバンドギャップ半導体デバイスは、約４０Ｗ／ｍ−Ｋより大きいバルク熱伝導率と約２０ＧＰａ未満の曲げ弾性率とを有するダイアタッチ材料を用いて前記リードフレームに取り付けられる、請求項１３に記載のトランジスタパッケージ。
  22. 前記ダイアタッチ材料は、約２００Ｗ／ｍ−Ｋ未満のバルク熱伝導率を有する、請求項２１に記載のトランジスタパッケージ。
  23. 前記ワイドバンドギャップ半導体デバイスは、ＧａＮ ｏｎ ＳｉＣ（窒化ガリウム・オン・シリコンカーバイド）トランジスタである、請求項１３記載のトランジスタパッケージ。
  24. リードフレームと、
    約４０Ｗ／ｍ−Ｋより大きいバルク熱伝導率と約２０ＧＰａ未満の曲げ弾性率とを有するダイアタッチ材料を用いて前記リードフレームに取り付けられたワイドバンドギャップ半導体デバイスと、
    を備える、トランジスタパッケージ。
  25. 前記ダイアタッチ材料は、約２００Ｗ／ｍ−Ｋ未満のバルク熱伝導率を有する、請求項２４に記載のトランジスタパッケージ。
  26. 前記ワイドバンドギャップ半導体デバイスは、窒化ガリウム（ＧａＮ）トランジスタである、請求項２４に記載のトランジスタパッケージ。
  27. 前記ワイドバンドギャップ半導体デバイスは、約１５０Ｗより大きいピーク出力電力を有する、請求項２６に記載のトランジスタパッケージ。
  28. 前記ワイドバンドギャップ半導体デバイスは、３．８ＧＨｚに至るまでの周波数で動作する場合に約１５０Ｗより大きいピーク出力電力を有する、請求項２７記載のトランジスタパッケージ。
  29. 前記ワイドバンドギャップ半導体デバイスは、約１ｋＷ未満のピーク出力電力を有する、請求項２７に記載のトランジスタパッケージ。
  30. 前記ワイドバンドギャップ半導体デバイスは、ＧａＮ ｏｎ ＳｉＣ（窒化ガリウム・オン・シリコンカーバイド）トランジスタである、請求項２４記載のトランジスタパッケージ。
JP2019019587A 2014-05-28 2019-02-06 ワイドバンドギャップ半導体デバイスのためのオーバーモールド・パッケージング Active JP6806818B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/289,216 2014-05-28
US14/289,216 US9472480B2 (en) 2014-05-28 2014-05-28 Over-mold packaging for wide band-gap semiconductor devices

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2018083686A Division JP6480060B2 (ja) 2014-05-28 2018-04-25 ワイドバンドギャップ半導体デバイスのためのオーバーモールド・パッケージング

Publications (2)

Publication Number Publication Date
JP2019071487A true JP2019071487A (ja) 2019-05-09
JP6806818B2 JP6806818B2 (ja) 2021-01-06

Family

ID=53298628

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2016569842A Active JP6334003B2 (ja) 2014-05-28 2015-05-26 ワイドバンドギャップ半導体デバイスのためのオーバーモールド・パッケージング
JP2018083686A Active JP6480060B2 (ja) 2014-05-28 2018-04-25 ワイドバンドギャップ半導体デバイスのためのオーバーモールド・パッケージング
JP2019019587A Active JP6806818B2 (ja) 2014-05-28 2019-02-06 ワイドバンドギャップ半導体デバイスのためのオーバーモールド・パッケージング

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2016569842A Active JP6334003B2 (ja) 2014-05-28 2015-05-26 ワイドバンドギャップ半導体デバイスのためのオーバーモールド・パッケージング
JP2018083686A Active JP6480060B2 (ja) 2014-05-28 2018-04-25 ワイドバンドギャップ半導体デバイスのためのオーバーモールド・パッケージング

Country Status (5)

Country Link
US (1) US9472480B2 (ja)
EP (2) EP3855485B1 (ja)
JP (3) JP6334003B2 (ja)
CN (1) CN106463482B (ja)
WO (1) WO2015183803A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9881862B1 (en) * 2016-09-20 2018-01-30 Infineon Technologies Austria Ag Top side cooling for GaN power device
TWI795855B (zh) * 2019-08-05 2023-03-11 美商凱門特電子股份有限公司 用於寬帶隙半導體裝置的具有積體被動組件的柵極驅動中介器
US11715722B2 (en) 2020-04-30 2023-08-01 Wolfspeed, Inc. Wirebond-constructed inductors

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0450223A (ja) * 1990-06-18 1992-02-19 Shin Etsu Chem Co Ltd エポキシ樹脂組成物及び半導体装置
JPH08169935A (ja) * 1994-12-19 1996-07-02 Shin Etsu Chem Co Ltd エポキシ樹脂組成物及び半導体装置
US20080315392A1 (en) * 2007-06-22 2008-12-25 Cree, Inc. Rf power transistor packages with internal harmonic frequency reduction and methods of forming rf power transistor packages with internal harmonic frequency reduction
JP2011037981A (ja) * 2009-08-10 2011-02-24 Sumitomo Bakelite Co Ltd 樹脂組成物及び樹脂組成物を使用して作製した半導体装置
JP2012156450A (ja) * 2011-01-28 2012-08-16 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
US20120235734A1 (en) * 2011-03-16 2012-09-20 Cree, Inc. Enhanced doherty amplifier
WO2013136685A1 (ja) * 2012-03-16 2013-09-19 住友ベークライト株式会社 封止用樹脂組成物およびこれを用いた電子装置
US20140084432A1 (en) * 2012-09-21 2014-03-27 Freescale Semiconductor, Inc. Method and apparatus for multi-chip structure semiconductor package

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1990002007A1 (en) 1988-08-23 1990-03-08 Asahi Yukizai Kogyo Co., Ltd. Material for mold and process for forming mold using same
US5028741A (en) * 1990-05-24 1991-07-02 Motorola, Inc. High frequency, power semiconductor device
JPH06102715B2 (ja) * 1990-08-14 1994-12-14 信越化学工業株式会社 エポキシ樹脂組成物及び半導体装置
WO1994006862A1 (en) * 1992-09-21 1994-03-31 Thermoset Plastics, Inc. Thermoplastic modified, thermosetting polyester encapsulants for microelectronics
US5477188A (en) 1994-07-14 1995-12-19 Eni Linear RF power amplifier
US5965663A (en) * 1995-06-06 1999-10-12 Kabushiki Kaisha Toshiba Resin composition and resin-molded type semiconductor device
US5998509A (en) * 1996-11-29 1999-12-07 Kabushiki Kaisha Toshiba Resin composition and semiconductor device employing the same
US6531931B1 (en) 1998-06-01 2003-03-11 Agere Systems Inc. Circuit and method for equalization of signals received over a communication system transmission line
JP2000022049A (ja) 1998-06-26 2000-01-21 Toray Ind Inc 樹脂封止型半導体装置及び樹脂封止型半導体装置封止用エポキシ樹脂組成物
US6281574B1 (en) * 1999-09-27 2001-08-28 Raytheon Company High power microwave transistor amplifier
US6384472B1 (en) * 2000-03-24 2002-05-07 Siliconware Precision Industries Co., Ltd Leadless image sensor package structure and method for making the same
US6632704B2 (en) * 2000-12-19 2003-10-14 Intel Corporation Molded flip chip package
JP4172177B2 (ja) * 2001-05-09 2008-10-29 日立化成工業株式会社 封止用エポキシ樹脂成形材料及び電子部品装置
US7154166B2 (en) * 2001-08-15 2006-12-26 Texas Instruments Incorporated Low profile ball-grid array package for high power
JP4357817B2 (ja) 2002-09-12 2009-11-04 パナソニック株式会社 回路部品内蔵モジュール
US6822321B2 (en) 2002-09-30 2004-11-23 Cree Microwave, Inc. Packaged RF power transistor having RF bypassing/output matching network
TWI281924B (en) 2003-04-07 2007-06-01 Hitachi Chemical Co Ltd Epoxy resin molding material for sealing use and semiconductor device
US7135720B2 (en) 2003-08-05 2006-11-14 Nitronex Corporation Gallium nitride material transistors and methods associated with the same
US6980055B2 (en) 2003-08-11 2005-12-27 Texas Instruments Incorporated CMOS differential buffer circuit
JP2005285872A (ja) * 2004-03-26 2005-10-13 Kyocera Corp 半導体素子収納用パッケージおよび半導体装置
US7981744B2 (en) 2004-06-10 2011-07-19 Toyoda Gosei Co., Ltd. Field-effect transistor, semiconductor device, a method for manufacturing them, and a method of semiconductor crystal growth
KR20090090396A (ko) 2004-06-23 2009-08-25 히다치 가세고교 가부시끼가이샤 인쇄 배선판용 프리프레그, 금속박장 적층판 및 인쇄 배선판, 및 다층 인쇄 배선판의 제조 방법
SG119379A1 (en) 2004-08-06 2006-02-28 Nippon Catalytic Chem Ind Resin composition method of its composition and cured formulation
US7560821B2 (en) * 2005-03-24 2009-07-14 Sumitomo Bakelite Company, Ltd Area mount type semiconductor device, and die bonding resin composition and encapsulating resin composition used for the same
US20070004871A1 (en) * 2005-06-30 2007-01-04 Qiwei Lu Curable composition and method
JP2007312031A (ja) 2006-05-17 2007-11-29 Matsushita Electric Ind Co Ltd 電子デバイス
KR101175836B1 (ko) * 2007-04-24 2012-08-24 히다치 가세고교 가부시끼가이샤 경화성 수지 조성물, ｌｅｄ 패키지 및 그 제조방법, 및, 광반도체
JP2009004548A (ja) * 2007-06-21 2009-01-08 Renesas Technology Corp 半導体装置およびこれに用いる導電性樹脂
US8592966B2 (en) 2007-06-22 2013-11-26 Cree, Inc. RF transistor packages with internal stability network including intra-capacitor resistors and methods of forming RF transistor packages with internal stability networks including intra-capacitor resistors
US9741673B2 (en) 2007-06-22 2017-08-22 Cree, Inc. RF transistor packages with high frequency stabilization features and methods of forming RF transistor packages with high frequency stabilization features
US8330265B2 (en) 2007-06-22 2012-12-11 Cree, Inc. RF transistor packages with internal stability network and methods of forming RF transistor packages with internal stability networks
JP2009099709A (ja) * 2007-10-16 2009-05-07 Nec Electronics Corp 半導体装置
US7858443B2 (en) * 2009-03-09 2010-12-28 Utac Hong Kong Limited Leadless integrated circuit package having standoff contacts and die attach pad
US20110014834A1 (en) 2009-07-15 2011-01-20 Beijing Institute of Aeronautical Materials, AVIC I Prefabricated Fabric for Liquid Molding Composite Material and Preparation Method Thereof
US8581382B2 (en) * 2010-06-18 2013-11-12 Stats Chippac Ltd. Integrated circuit packaging system with leadframe and method of manufacture thereof
US8611834B2 (en) * 2010-11-01 2013-12-17 Cree, Inc. Matching network for transmission circuitry
JP5016738B2 (ja) 2010-12-17 2012-09-05 積水化学工業株式会社 ポリアミド酸粒子の製造方法、ポリイミド粒子の製造方法、ポリイミド粒子及び電子部品用接合材
US8786327B2 (en) 2011-02-28 2014-07-22 Transphorm Inc. Electronic components with reactive filters
JP2012209470A (ja) * 2011-03-30 2012-10-25 Mitsubishi Electric Corp 半導体装置、半導体装置モジュール及び半導体装置の製造方法
US8797105B2 (en) 2011-10-04 2014-08-05 Cornell University Tunable signal source
CN104025292B (zh) * 2011-12-22 2018-03-09 松下知识产权经营株式会社 半导体封装、其制造方法及模具、半导体封装的输入输出端子
US20130256894A1 (en) 2012-03-29 2013-10-03 International Rectifier Corporation Porous Metallic Film as Die Attach and Interconnect
US9761700B2 (en) 2012-06-28 2017-09-12 Skyworks Solutions, Inc. Bipolar transistor on high-resistivity substrate
KR20140056027A (ko) * 2012-10-29 2014-05-09 스카이워크스 솔루션즈, 인코포레이티드 무선 주파수 전력 결합기들과 연관된 삽입 손실 효과들을 감소시키기 위한 회로들 및 방법들
US9911685B2 (en) * 2012-11-09 2018-03-06 Amkor Technology, Inc. Land structure for semiconductor package and method therefor
KR101557538B1 (ko) 2012-12-24 2015-10-06 제일모직주식회사 반도체 소자 밀봉용 에폭시 수지 조성물 및 이를 사용하여 밀봉된 반도체 소자
JP5975911B2 (ja) * 2013-03-15 2016-08-23 ルネサスエレクトロニクス株式会社 半導体装置
US9269596B2 (en) 2013-12-19 2016-02-23 Intel Corporation Narrow-gap flip chip underfill composition

Patent Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0450223A (ja) * 1990-06-18 1992-02-19 Shin Etsu Chem Co Ltd エポキシ樹脂組成物及び半導体装置
US5162400A (en) * 1990-06-18 1992-11-10 Shin-Etsu Chemical Co., Ltd. Epoxy resin compositions and semiconductor devices encapsulated therewith
JPH08169935A (ja) * 1994-12-19 1996-07-02 Shin Etsu Chem Co Ltd エポキシ樹脂組成物及び半導体装置
US20080315392A1 (en) * 2007-06-22 2008-12-25 Cree, Inc. Rf power transistor packages with internal harmonic frequency reduction and methods of forming rf power transistor packages with internal harmonic frequency reduction
KR20100024496A (ko) * 2007-06-22 2010-03-05 크리,인코포레이티드 감소된 내부의 고조파 주파수를 가지는 ｒｆ 전력 트랜지스터 패키지들 및 이들의 형성 방법
CN101785110A (zh) * 2007-06-22 2010-07-21 克里公司 内部谐波频率降低的rf功率晶体管封装以及形成内部谐波频率降低的rf功率晶体管封装的方法
JP2010531060A (ja) * 2007-06-22 2010-09-16 クリー インコーポレイテッド 内部における高調波周波数低減を伴うｒｆパワートランジスタパッケージ、及び内部における高調波周波数低減を伴うｒｆパワートランジスタパッケージを形成する方法
JP2011037981A (ja) * 2009-08-10 2011-02-24 Sumitomo Bakelite Co Ltd 樹脂組成物及び樹脂組成物を使用して作製した半導体装置
JP2012156450A (ja) * 2011-01-28 2012-08-16 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
US20120235734A1 (en) * 2011-03-16 2012-09-20 Cree, Inc. Enhanced doherty amplifier
CN103415993A (zh) * 2011-03-16 2013-11-27 科锐 增强型多尔蒂放大器
KR20140010952A (ko) * 2011-03-16 2014-01-27 크리, 인코포레이티드 강화된 도허티 증폭기
JP2014511166A (ja) * 2011-03-16 2014-05-12 クリー インコーポレイテッド 強化型ドハティ増幅器
WO2013136685A1 (ja) * 2012-03-16 2013-09-19 住友ベークライト株式会社 封止用樹脂組成物およびこれを用いた電子装置
CN104114639A (zh) * 2012-03-16 2014-10-22 住友电木株式会社 封装用树脂组合物和使用其的电子装置
KR20140135951A (ko) * 2012-03-16 2014-11-27 스미또모 베이크라이트 가부시키가이샤 밀봉용 수지 조성물 및 이것을 사용한 전자 장치
US20150054180A1 (en) * 2012-03-16 2015-02-26 Sumitomo Bakelite Co., Ltd. Resin composition for encapsulation and electronic device using the same
US20140084432A1 (en) * 2012-09-21 2014-03-27 Freescale Semiconductor, Inc. Method and apparatus for multi-chip structure semiconductor package

Also Published As

Publication number Publication date
EP3149768A1 (en) 2017-04-05
CN106463482B (zh) 2019-02-12
JP6480060B2 (ja) 2019-03-06
EP3855485A1 (en) 2021-07-28
EP3855485B1 (en) 2024-03-06
US9472480B2 (en) 2016-10-18
EP3149768B1 (en) 2021-03-31
JP6334003B2 (ja) 2018-05-30
CN106463482A (zh) 2017-02-22
JP2017517894A (ja) 2017-06-29
WO2015183803A1 (en) 2015-12-03
US20150348885A1 (en) 2015-12-03
JP6806818B2 (ja) 2021-01-06
JP2018113486A (ja) 2018-07-19

Similar Documents

Publication Publication Date Title
JP6395865B2 (ja) オーバーモールド・プラスチックパッケージ型ワイドバンドギャップ・パワートランジスタ及びｍｍｉｃ
US9641163B2 (en) Bandwidth limiting methods for GaN power transistors
US10700023B2 (en) High-power amplifier package
Theeuwen et al. LDMOS technology for RF power amplifiers
US7605451B2 (en) RF power transistor having an encapsulated chip package
TWI798670B (zh) 堆疊式射頻電路拓撲
KR101487046B1 (ko) 내부 안정 네트워크를 포함하는 ｒｆ 트랜지스터 패키지들 및 이들의 형성 방법
JP6806818B2 (ja) ワイドバンドギャップ半導体デバイスのためのオーバーモールド・パッケージング
US11281245B1 (en) Bias circuits and improved linearity bias schemes for RF power devices
JP2006278832A (ja) 半導体装置および電子装置
CN115765645A (zh) 射频放大器
JP2023549784A (ja) Ｐｃｂルーティングを備えるパッケージングされたｒｆ電力装置
CN109427711B (zh) 集成电路芯片的基于金刚石的散热基板
US11784613B2 (en) High output power density radio frequency transistor amplifiers in flat no-lead overmold packages
US20240186960A1 (en) Radio frequency power amplifier implementing an off mode output impedance control and a process of implementing the same
US20230136967A1 (en) Monolithic microwave integrated circuit device with internal decoupling capacitor
US20240105763A1 (en) Metal-insulator-metal capacitor device with integrated wire bonding surface
US20230421114A1 (en) Radio frequency power amplifier implementing a gain equalizer and a process of implementing the same
US20240194413A1 (en) Stacked integrated passive device
Conlon et al. GaN wide band power integrated circuits

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190206

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200601

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200901

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201204

R150 Certificate of patent or registration of utility model

Ref document number: 6806818

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250