JP2023549784A - Pcbルーティングを備えるパッケージングされたrf電力装置 - Google Patents
Pcbルーティングを備えるパッケージングされたrf電力装置 Download PDFInfo
- Publication number
- JP2023549784A JP2023549784A JP2023528106A JP2023528106A JP2023549784A JP 2023549784 A JP2023549784 A JP 2023549784A JP 2023528106 A JP2023528106 A JP 2023528106A JP 2023528106 A JP2023528106 A JP 2023528106A JP 2023549784 A JP2023549784 A JP 2023549784A
- Authority
- JP
- Japan
- Prior art keywords
- package
- transistor
- submount
- transistor amplifier
- package frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001681 protective effect Effects 0.000 claims abstract description 90
- 238000004519 manufacturing process Methods 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims description 38
- 239000008393 encapsulating agent Substances 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 22
- 239000010410 layer Substances 0.000 description 131
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 20
- 229910052802 copper Inorganic materials 0.000 description 20
- 239000010949 copper Substances 0.000 description 20
- 239000004065 semiconductor Substances 0.000 description 18
- 230000004888 barrier function Effects 0.000 description 15
- 238000005253 cladding Methods 0.000 description 15
- 239000003990 capacitor Substances 0.000 description 12
- 239000000463 material Substances 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- 229910010271 silicon carbide Inorganic materials 0.000 description 11
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 229910002601 GaN Inorganic materials 0.000 description 6
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 6
- 150000001875 compounds Chemical class 0.000 description 6
- 239000004020 conductor Substances 0.000 description 6
- 239000000919 ceramic Substances 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 238000004806 packaging method and process Methods 0.000 description 4
- CXOYNJAHPUASHN-UHFFFAOYSA-N 1,2,4,5-tetrachloro-3-(2,3,4-trichlorophenyl)benzene Chemical compound ClC1=C(Cl)C(Cl)=CC=C1C1=C(Cl)C(Cl)=CC(Cl)=C1Cl CXOYNJAHPUASHN-UHFFFAOYSA-N 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 3
- -1 Ga 1-x N Chemical class 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000000742 single-metal deposition Methods 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- WUUZKBJEUBFVMV-UHFFFAOYSA-N copper molybdenum Chemical compound [Cu].[Mo] WUUZKBJEUBFVMV-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 241000237858 Gastropoda Species 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 239000012777 electrically insulating material Substances 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- JVPLOXQKFGYFMN-UHFFFAOYSA-N gold tin Chemical compound [Sn].[Au] JVPLOXQKFGYFMN-UHFFFAOYSA-N 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000001746 injection moulding Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 230000001568 sexual effect Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
- H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4817—Conductive parts for containers, e.g. caps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
- H05K1/0203—Cooling of mounted components
- H05K1/021—Components thermally connected to metal substrates or heat-sinks by insert mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
- H01L2223/6611—Wire connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6644—Packaging aspects of high-frequency amplifiers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6644—Packaging aspects of high-frequency amplifiers
- H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/06181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
- H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10158—Shape being other than a cuboid at the passive surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0243—Printed circuits associated with mounted high frequency components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10166—Transistor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10363—Jumpers, i.e. non-printed cross-over connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Amplifiers (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
高周波(RF)トランジスタ増幅器は、パッケージ・サブマウントと、パッケージ・サブマウント上に電気絶縁部材及び1つ又は複数の伝導層を含み且つパッケージ・サブマウントの表面を露出させているパッケージ・フレームと、パッケージ・サブマウントの表面上の、パッケージ・フレームに電気的に接続されたそれぞれの端子を備えるトランジスタ・ダイと、トランジスタ・ダイを被覆する保護部材と、保護部材の外側のパッケージ・フレームに取り付けられた1つ又は複数の電気部品と、を備える。関連するRF電力デバイス・パッケージ及び製造方法も説明されている。
Description
優先権の主張
本願は、その開示の全体が参照により本明細書に組み込まれる、2020年11月13日に出願された米国特許出願第17/097,294号の優先権を主張するものである。
本願は、その開示の全体が参照により本明細書に組み込まれる、2020年11月13日に出願された米国特許出願第17/097,294号の優先権を主張するものである。
本開示は、概して、高周波(「RF」)トランジスタ装置、より具体的には、パッケージングされたRFトランジスタ装置に関する。
UHF(0.3~1GHz)、L-帯(1~2GHz)、R-帯(1.7~2.6GHz)、S-帯(2~4GHz)及びX-帯(8~12GHz)などの高周波数において動作しながら高出力取扱い能力を要求する電気回路は、近年、より普及するようになった。特に、RF信号を無線(マイクロ波を含む)周波数において増幅するために使用されるRF電力増幅器の高い需要が存在する場合がある。これらのRF電力増幅器は、高い信頼性と良好な直線性を示し且つ高出力電力レベルを取り扱う必要がある場合がある。
RF電力増幅器は、シリコンにおいて、又は炭化ケイ素(「SiC」)及びIII族窒化物材料などの広バンドギャップ半導体材料(すなわち、1.40eVよりも大きなバンドギャップを有する)を使用して、実装される場合がある。本明細書において使用される場合、「III族窒化物」という用語は、窒素と、周期表のIII族における元素、通常は、アルミニウム(Al)、ガリウム(Ga)及び/又はインジウム(In)との間に形成される半導体化合物を指す。III族元素は、窒素と結合し、二元化合物(例えば、GaN)、三元化合物(例えば、AlGaN、AlInN)及び四元化合物(例えば、AlInGaN)を形成することができる。これらの化合物は、1モルの窒素が合計で1モルのIII族元素と組み合わされる実験式を有する。
シリコンベースのRF電力増幅器は、典型的には、横方向拡散金属酸化物半導体(「LDMOS」)トランジスタを使用して実装される。シリコンLDMOS RF電力増幅器は、高レベルの直線性を示すことができ、製造するのが比較的安価である場合がある。III族窒化物ベースRF電力増幅器は、典型的には、高電子移動度トランジスタ(「HEMT」)を使用して実装され、主に、LDMOS RF電力増幅器が固有の性能限界を有する場合がある高出力及び/又は高周波数動作を要求する用途において使用される。
RF電力増幅器は、1つ又は複数の増幅器ステージを含む場合があり、各ステージは典型的にはトランジスタ増幅器として実装されている。出力電力及び電流取扱い能力を増大するために、RF電力増幅器は、典型的には、「ユニットセル」構成で実装されており、この構成では、多数の個々の「ユニットセル」トランジスタ構造が電気的に並列で配置されている。RF電力増幅器は、1つの集積された回路チップ又は「ダイ」として実装される場合があるか、又は複数のダイを含む場合がある。ダイ又はチップは、その上に電子回路素子が製造されている半導体材料の小さなブロック又はその他の基板を指す場合がある。多数のRFトランジスタ・ダイが使用される場合、それらは直列及び/又は並列で接続される場合がある。
RF電力増幅器は、しばしば、アクティブ・トランジスタ・ダイ(例えば、MOSFET、HEMT、LDMOSなどを含む)と基本動作周波数におけるRF信号のためにそれに接続された伝送線路との間のインピーダンス整合を改善するように設計されたインピーダンス整合回路などの整合回路、並びに第2次及び第3次高調波などの、デバイス動作中に生成される場合がある高調波を少なくとも部分的に終了させるように設計された高調波終了回路を含む。高調波の終了は、相互変調ひずみ産物の生成にも影響する。
RFトランジスタ・ダイ及びインピーダンス整合及び/又は高調波終了回路は、集積回路デバイスパッケージ内に封入される場合がある。集積回路パッケージングは、ダイを物理的損傷及び/又は腐食から保護し且つ外部回路への接続のための電気接点を支持する支持ケース又はパッケージ内に1つ又は複数のダイを封入することを指す場合がある。集積回路デバイスパッケージにおける入力及び出力インピーダンス整合回路は、典型的には、アクティブ・トランジスタ・ダイのインピーダンスを固定値に整合させるように構成されたインピーダンス整合回路の少なくとも一部を提供するインダクタ-コンデンサ(LC)ネットワークを含む。パッケージは、典型的には、その上にダイが取り付けられた導電性アタッチメント面又は「フランジ」、及びダイを封止し且つ湿気及びダスト粒子から保護する、プラスチック又はセラミックなどの、電気的に絶縁性の保護材料を含む。導電性リード(本明細書では、パッケージ・リード又はRFリードとも呼ばれる)がパッケージから延在する場合があり、RFトランジスタ増幅器を入力及び出力RF伝送線路及びバイアス電圧源などの外部回路素子に電気的に接続するために使用される。
上述のように、III族窒化物ベースRF電力増幅器は、しばしば、高電力及び/又は高周波数用途において使用される。典型的には、動作中、III族窒化物ベースRFトランジスタ・ダイ内では高レベルの熱が発生する。RFトランジスタ・ダイが高温になりすぎると、RFトランジスタ増幅器の性能(例えば、出力電力、効率、直線性、ゲインなど)が低下する場合がある及び/又はRFトランジスタ・ダイが損傷される場合がある。これにより、III族窒化物ベースRF電力増幅器は、典型的には、熱除去のために最適化される場合があるパッケージに取り付けられる。
幾つかのパッケージ設計において、パッケージのフランジは、本明細書では「ヒート・スラグ」又は「ヒート・シンク」とも呼ばれる熱伝導性基板を含む。パッケージレベルヒート・スラグは、集積回路から外部ヒート・シンクに向かって熱を引き出すように設計されている。典型的には、ヒート・スラグは、熱伝導性材料(例えば、金属)から形成されている。幾つかのパッケージ構成において、ヒート・スラグは、その上に取り付けられたダイに基準電位(例えば、接地)を提供する電気端子としても機能する。例えば、フランジは、ダイのためのアタッチメント面及びヒート・スラグの両方を提供する、CPC(銅、銅-モリブデン、銅ラミネート構造)又は銅フランジである場合がある。
1つの半導体パッケージ設計は、成形設計(又は「オーバーモールド」パッケージ)であり、この設計では、プラスチック又はその他の非導電性封入材料が、ヒート・スラグ上に直接に成形され(例えば、射出成形又はトランスファ成形によって)、これにより、RFトランジスタ・ダイ及び/又はその他の集積回路及び関連する電気接続並びに少なくともヒート・スラグの一部に直接接触し且つこれらを封入するソリッド構造を形成する。
別の半導体パッケージ設計は、「オープン・エア・キャビティ」又は「オープン・キャビティ」パッケージであり、この場合、(典型的にはセラミックの)蓋が、金属ヒート・スラグ上に配置され、取り付けられる。セラミック蓋は、RFトランジスタ・ダイ及び/又はその他の集積回路及び関連する電気接続部を含むオープン・エア・キャビティを封止する。
図1Aは、パッケージ・サブマウント176によって提供される導電性取付け面又はフランジに取り付けられたトランジスタ・ダイ110及び整合回路(例としてチップ・キャパシタ190、192として示されている)を含む従来のオープン・キャビティRF電力増幅器パッケージ170(例として熱的に強化されたパッケージとして示されている)の概略的な側面図である。オープン・キャビティ・パッケージ170は、サブマウント176上に蓋部材179(例えば、アルミナなどのセラミック蓋)及び側壁部材(例えば、プリント回路基板(PCB)177)を含む。PCB177の蓋179及び側壁は、本明細書ではパッケージの構成要素とも呼ばれる、トランジスタ・ダイ110及び/又はその他の集積回路並びに関連する電気接続125を含むオープン・エア・キャビティを封止している。図1Aの例において、PCB177は、構成要素の周囲に「ウインドウ・フレーム」175を提供し、入力及び出力リード172及び174を提供する伝導層又はトレース173(例えば、銅クラッディング)を支持している。
図1Bは、RF回路基板180上に取り付けられた図1Aのパッケージ170の概略的な側面図である。入力及び出力リード172及び174は、パッケージ170を接続RF回路基板180の構造187(例えば、PCB層)上のそれぞれの伝導層又はトレース183(例えば、銅クラッディング)に接続し、整合回路190及び192を介してダイ110へ及びダイ110からRF信号接続を提供する。RF回路基板180は、フランジ176を受け入れるようにサイズ決めされた開口181を含み、これにより、フランジ176の底面は、RF回路基板180を支持する層又はその一部であってよいヒート・シンク186に接触してよい。
幾つかの実施例によれば、高周波(RF)トランジスタ増幅器は、パッケージ・サブマウントと、パッケージ・サブマウント上に電気的絶縁部材及び1つ又は複数の伝導層を含むパッケージ・フレームとを含む。パッケージ・フレームは、パッケージ・サブマウントの表面を露出させている。トランジスタ・ダイは、パッケージ・サブマウントの表面上に設けられており、パッケージ・フレームに電気的に接続されたそれぞれの端子を含む。保護部材は、トランジスタ・ダイを被覆している。1つ又は複数の部品が、保護部材の外側のパッケージ・フレームに取り付けられている。
幾つかの実施例において、パッケージ・フレームは、実質的にパッケージ・サブマウントのエッジを超えて延びていなくてよい。
幾つかの実施例において、パッケージ・サブマウントの周囲は、保護部材を有さなくてよい。
幾つかの実施例において、パッケージ・フレームの1つ又は複数の伝導層は、トランジスタ・ダイのそれぞれの端子へのRF信号接続を提供し且つ保護部材の外側に延びるそれぞれのリードを画定してよい。
幾つかの実施例において、1つ又は複数の構成要素は、保護部材の外側のそれぞれのリードに電気的に接続されてよい。
幾つかの実施例において、1つ又は複数の電気部品は、RFトランジスタ増幅器のための入力、段間、又は出力インピーダンス整合回路又は高調波終端回路の一部を画定してよい。
幾つかの実施例において、パッケージ・サブマウントの表面は、表面上に直接、入力、段間、又は出力インピーダンス整合回路又は高調波終端回路の一部を有さなくてよい。
幾つかの実施例において、1つ又は複数の電気部品は、表面実装型デバイスであってよく、入力又は出力整合回路又は高調波終端回路は、表面実装型デバイスが電気的に接続されるパッケージ・サブマウント上の伝導性トレースをさらに含んでよい。
幾つかの実施例において、1つ又は複数の電気部品は、パッケージ・サブマウントの表面上に直接延びていてなくてよい又はパッケージ・サブマウントの表面と直接接触していなくてよい。
幾つかの実施例において、トランジスタ・ダイのそれぞれの端子は、それぞれの相互接続構造によってそれぞれのリードに電気的に接続されてよく、保護部材は、トランジスタ・ダイ及びそれぞれの相互接続構造を被覆してよい。
幾つかの実施例において、入力、段間、又は出力インピーダンス整合回路又は高調波終端回路は、ワイヤ・ボンドを有さなくてよい。
幾つかの実施例において、それぞれのリードは、実質的にパッケージ・サブマウントのエッジを超えて延びる電気接続を有さない。
幾つかの実施例において、それぞれのリードは、パッケージ・サブマウントのエッジ内に制限されてよい。
幾つかの実施例において、1つ又は複数の伝導性表面実装部品は、それぞれのリードに電気的に接続されてよく、実質的にパッケージ・サブマウントのエッジを超えて延びていてよい。
幾つかの実施例において、1つ又は複数の伝導性表面実装部品は、導電性シム及び/又は反応性表面実装部品を含んでよい。
幾つかの実施例において、1つ又は複数の電気部品は、受動的及び/又は反応性表面実装部品を含んでよい。
幾つかの実施例において、保護部材は、トランジスタ・ダイ及び少なくともパッケージ・フレームの一部の上に延びる、排出され且つ硬化された封止材であってよい。
幾つかの実施例において、パッケージ・フレームは、パッケージ・フレームに取り付けられた蓋部材を有さなくてよい。
幾つかの実施例において、保護部材は、トランジスタ・ダイ及び少なくともパッケージ・フレームの一部を被覆する蓋部材であってよい。
幾つかの実施例において、パッケージ・サブマウントは、RF回路基板における開口内に実装されるように構成されてよく、これにより、パッケージ・フレームが開口内に制限されている。
幾つかの実施例によれば、高周波(RF)トランジスタ増幅器は、パッケージ・サブマウントと、パッケージ・サブマウント上に電気絶縁部材及び1つ又は複数の伝導層を含むパッケージ・フレームであって、パッケージ・フレームがパッケージ・サブマウントの表面を露出させている、パッケージ・フレームと、パッケージ・サブマウントの表面上にあり且つパッケージ・フレームに電気的に接続されたそれぞれの端子を含むトランジスタ・ダイと、を含む。パッケージ・サブマウントは、RF回路基板における開口内に実装されるように構成されており、これにより、パッケージ・フレームが開口内に制限されている。
幾つかの実施例において、パッケージ・フレームは、実質的にパッケージ・サブマウントのエッジを超えて延びていなくてよい。パッケージ・フレームの1つ又は複数の伝導層は、それぞれのトランジスタ・ダイのそれぞれの端子へのRF信号接続を提供するそれぞれのリードを画定してよい。
幾つかの実施例において、パッケージのそれぞれのリードは、開口の外側のRF回路基板の表面と実質的に同一平面にあってよい。
幾つかの実施例において、それぞれのリードは、実質的にパッケージ・サブマウントのエッジを超えて延びる電気接続を有さなくてよい。
幾つかの実施例において、1つ又は複数の伝導性表面実装部品は、それぞれのリードをRF回路基板に電気的に接続してよく、実質的にパッケージ・サブマウントのエッジを超えて延びていてよい。
幾つかの実施例において、保護部材は、トランジスタ・ダイを被覆してよく、1つ又は複数の電気部品は、それぞれのリードに電気的に接続されてよく、保護部材の外側のパッケージ・フレームに取り付けられてよい。
幾つかの実施例において、1つ又は複数の電気部品は、RFトランジスタ増幅器のための入力、段間、又は出力インピーダンス整合回路又は高調波終端回路の一部を画定してよい。
幾つかの実施例において、トランジスタ・ダイのそれぞれの端子は、それぞれの相互接続構造によってそれぞれのリードに電気的に接続されてよく、保護部材は、トランジスタ・ダイ及びそれぞれの相互接続構造を被覆してよい。
幾つかの実施例において、1つ又は複数の電気部品は、受動的及び/又は反応性表面実装部品であってよい。
幾つかの実施例において、保護部材は、トランジスタ・ダイ及び少なくともパッケージ・フレームの一部の上に延びる、排出され且つ硬化された封止材であってよい。
幾つかの実施例において、保護部材は、トランジスタ・ダイ及び少なくともパッケージ・フレームの一部を被覆する蓋部材であってよい。
幾つかの実施例において、増幅器は、RF回路基板をさらに含んでよく、RF回路基板は、熱伝導性基板を含み、パッケージ・サブマウントは、RF回路基板における開口によって露出させられた熱伝導性基板の表面と接触している。
幾つかの実施例によれば、高周波(RF)トランジスタ増幅器パッケージは、パッケージ・サブマウントと、パッケージ・サブマウントの表面上のトランジスタ・ダイと、パッケージ・サブマウントの表面の周縁部上のパッケージ・フレームとを含む。パッケージ・フレームは、電気絶縁部材と、トランジスタ・ダイのそれぞれの端子に電気的に接続されたそれぞれのリードを画定する1つ又は複数の伝導層とを含む。それぞれのリードは、実質的にパッケージ・サブマウントのエッジを超えて延びる電気接続を有さない。
幾つかの実施例において、パッケージ・フレームは、実質的にパッケージ・サブマウントのエッジを超えて延びていなくてよく、それぞれのリードは、トランジスタ・ダイのそれぞれの端子へのRF信号接続を提供してよい。
幾つかの実施例において、保護部材は、トランジスタ・ダイを被覆してよく、1つ又は複数の電気部品は、それぞれのリードに電気的に接続されてよく、保護部材の外側のパッケージ・フレームに取り付けられてよい。
幾つかの実施例において、1つ又は複数の電気部品は、RFトランジスタ増幅器のための入力、段間、又は出力インピーダンス整合回路又は高調波終端回路の一部を画定してよい。
幾つかの実施例において、トランジスタ・ダイのそれぞれの端子は、それぞれの相互接続構造によってそれぞれのリードに電気的に接続されてよく、保護部材は、トランジスタ・ダイ及びそれぞれの相互接続構造を被覆してよい。
幾つかの実施例において、1つ又は複数の電気部品は、受動的及び/又は反応性表面実装部品であってよい。
幾つかの実施例において、保護部材は、トランジスタ・ダイ及び少なくともパッケージ・フレームの一部の上に延びる、排出され且つ硬化された封止材であってよい。
幾つかの実施例において、保護部材は、トランジスタ・ダイ及び少なくともパッケージ・フレームの一部を被覆する蓋部材であってよい。
幾つかの実施例において、パッケージ・サブマウントは、RF回路基板における開口内に実装されるように構成されてよく、これにより、パッケージ・フレームが開口内に制限されている。
幾つかの実施例において、RFトランジスタ増幅器パッケージは、パッケージ・サブマウントのエッジを超えて延びる電気接続を有さなくてよい。
幾つかの実施例によれば、高周波(RF)トランジスタ増幅器は、パッケージ・サブマウントと、パッケージ・サブマウント上に電気絶縁部材及び1つ又は複数の伝導層を含むパッケージ・フレームであって、パッケージ・フレームがパッケージ・サブマウントの表面を露出させている、パッケージ・フレームと、パッケージ・サブマウントの表面上にあり且つパッケージ・フレームに電気的に接続されたそれぞれの端子を含むトランジスタ・ダイと、トランジスタ・ダイ及びパッケージ・フレーム上に延びる保護封止材とを含む。
幾つかの実施例において、保護封止材は、トランジスタ・ダイを被覆する、排出され且つ硬化された封止材であってよい。
幾つかの実施例において、パッケージ・フレームは、実質的にパッケージ・サブマウントのエッジを超えて延びていなくてよい。
幾つかの実施例において、パッケージ・フレームの1つ又は複数の伝導層は、トランジスタのそれぞれの端子へのRF信号接続を提供し且つ保護封止材の外側に延びるそれぞれのリードを画定してよい。
幾つかの実施例において、1つ又は複数の電気部品は、それぞれのリードに電気的に接続され且つ保護封止材の外側のパッケージ・フレームに取り付けられてよい。
幾つかの実施例において、1つ又は複数の電気部品は、RFトランジスタ増幅器のための入力、段間、又は出力インピーダンス整合回路又は高調波終端回路の一部を画定してよい。
幾つかの実施例において、1つ又は複数の電気部品は、受動的及び/又は反応性表面実装部品であってよい。
幾つかの実施例において、それぞれのリードは、実質的にパッケージ・サブマウントのエッジを超えて延びる電気接続を有さなくてよい。
幾つかの実施例において、1つ又は複数の伝導性表面実装部品は、それぞれのリードに電気的に接続されてよく、実質的にパッケージ・サブマウントのエッジを超えて延びていてよい。
幾つかの実施例によれば、高周波(RF)トランジスタ増幅器を製造する方法は、パッケージ・サブマウントを提供することと、パッケージ・サブマウント上にパッケージ・フレームを提供することであって、パッケージ・フレームが、電気絶縁部材及び1つ又は複数の伝導層を含み、パッケージ・フレームが、その中にサブマウントの表面を露出させる開口を含む、提供することと、サブマウントの表面上にトランジスタ・ダイを提供することと、トランジスタ・ダイのそれぞれの端子をパッケージ・フレームに電気的に接続することと、保護部材をパッケージ・サブマウントに取り付けることと、を含む。保護部材は、トランジスタ・ダイを被覆し、パッケージ・サブマウントの周縁部においてパッケージ・フレームの一部を露出させる。パッケージ・フレームの一部は、1つ又は複数の電気部品を装着するために十分な表面積を有する。
幾つかの実施例において、パッケージ・フレームの1つ又は複数の伝導層は、トランジスタ・ダイのそれぞれの端子へのRF信号接続を提供し且つパッケージ・フレームの部分に沿って延びるそれぞれのリードを画定してよい。
幾つかの実施例において、方法は、保護部材によって露出させられたパッケージ・フレームの部分に1つ又は複数の電気部品を取り付けることをさらに含み、1つ又は複数の電気部品はそれぞれのリードに電気的に接続されている。
幾つかの実施例において、1つ又は複数の電気部品は、RFトランジスタ増幅器のための入力、段間、出力インピーダンス整合回路又は高調波終端回路の一部を画定してよい。
幾つかの実施例において、保護部材は、トランジスタ・ダイ及び少なくともパッケージ・フレームの一部の上に延びる、排出され且つ硬化された封止材であってよい。
幾つかの実施例において、方法は、RF回路基板における開口内にパッケージ・サブマウントを実装することを含み、これにより、パッケージ・フレームが開口内に制限されている。
幾つかの実施例において、方法は、それぞれのリードをRF回路基板に電気的に接続し且つ実質的にパッケージ・サブマウントのエッジを超えて延びる1つ又は複数の伝導性表面実装部品を提供することをさらに含んでよい。
幾つかの実施例において、それぞれのリードが沿って延びているパッケージ・フレームの部分が、開口の外側のRF回路基板の表面と実質的に同一平面にあってよい。
幾つかの実施例において、トランジスタ・ダイは、窒化ガリウムベース高電子移動度トランジスタ(HEMT)であってよい。
幾つかの実施例において、トランジスタ・ダイは、シリコンベース横方向拡散金属酸化物半導体(LDMOS)トランジスタである場合がある。
幾つかの実施例において、トランジスタ・ダイは、2.5~2.7GHz、3.4~4.2GHz又は5.1~5.8GHzの周波数帯のうちの1つ又は複数の少なくとも一部において動作するように構成されている場合がある。
幾つかの実施例において、トランジスタ・ダイは、10GHzよりも高い周波数において動作するように構成されている場合がある。
幾つかの実施例によるその他のデバイス、装置及び/又は方法は、以下の図面及び詳細な説明を検討することによって当業者に明らかになるであろう。全てのこのような追加的な実施例は、上記実施例のあらゆる及び全ての組合せに加えて、この説明に含まれ、発明の範囲に含まれ且つ添付の請求項によって保護されることが意図されている。
本開示の幾つかの実施例は、パッケージをRF回路基板に実装することに関する機械的問題などの既存のRF電力装置パッケージ構成によって提示され得る課題から生じ得る。特に、RF回路基板の伝導性トレース又は伝導性トップ・クラッディングに対するパッケージ・リードの不整列、及び/又はRF回路基板における開口の底部に対するパッケージ・サブマウントの底部の不整列が、問題となり得る。例えば、図1Bに示したように、RF回路基板180における開口181は、サブマウント又はフランジ176の寸法と比較して比較的大きい場合があり、パッケージ170のフランジ176の境界エッジの周囲に間隙又はリング181rを残す。また、フランジ176及び/又はパッケージPCB177の厚さの製造変化は、RF回路基板180のトップ・クラッディング183とパッケージ170のコンタクト・リード172、174との間の不整列を含む機械的問題につながり得る。このように、フランジ176の底部とRF回路基板180における開口181の底部におけるヒート・シンク186との間、及びRF回路基板180のトップ・クラッディング183とパッケージ入力/出力リード172/174との間の同時接触を達成することが困難であり得る。
本開示の実施例は、パッケージ・サブマウント又はフランジ上に実装されたトランジスタ・ダイ及びパッケージ・フレームを含む、パッケージングされたRF電力装置(本明細書ではRFトランジスタ増幅器パッケージとも呼ばれる)を提供する。パッケージ・フレームは、PCB又は再配線層(RDL)スタックなどの、その上にパターン、トレース、ルーティング及び/又はリードを画定する伝導層を備える1つ又は複数の電気絶縁部材を含む構造であってよい。パッケージ・サブマウントは、銅フランジ又はその他の電気的及び/又は熱的に伝導性のフランジであってよい。パッケージ・フレームは、パッケージ・サブマウントの周縁部に延びていてよく、且つ内部開口(例えば、パッケージ・フレームの内部に切断又はその他の方法でルーティングされている)を含んでよく、この内部開口は、パッケージ・サブマウントの取付け面を露出させ、トランジスタ・ダイがパッケージ・サブマウントの取付け面と直接接触を行うことができるようにサイズ決めされている。トランジスタ・ダイは、例えば、トランジスタ・ダイのそれぞれの端子とパッケージ・フレームの伝導層との間に延びるワイヤ・ボンド又は導電性相互接続構造によって、パッケージ・フレームの伝導性パターンに電気的に接続されている。パッケージ・フレームの伝導性トップ・クラッディング又はその他の伝導層は、本明細書においてRFリードとも呼ばれる、トランジスタ・ダイへのRF信号接続を提供するように構成されたそれぞれの伝導性リード(例えば、入力及び出力リード)を画定している。伝導性リードは、実質的にパッケージ・サブマウントのエッジを超えて延びる電気接続を有さない。
幾つかの実施例において、パッケージ・フレームにおける開口は、トランジスタ・ダイ及び電気接続を保護及び/又はシール・インするために、保護部材(例えば、セラミック又は成形された蓋、ワイヤ・ケージ、プラスチック・オーバーモールド、又はエポキシ又は樹脂(「グロブ・トップ」とも呼ばれる)などの、排出され且つ硬化された封止材)によって被覆されているのに対し、パッケージ・フレームのその他の部分又は表面(伝導性トレース/ルーティング/リードの部分を含む)は、露出させられている、保護部材によって被覆されていない、又はその他の方法で保護部材を有さない。インピーダンス・プリマッチング及び/又は周波数最適化は、保護部材の外側のパッケージ・フレームの部分又は表面に取り付けられた又は実装された1つ又は複数の電気部品(例えば、受動的及び/又は反応性表面実装部品、本明細書では表面実装デバイス(SMD)とも呼ばれる)と組み合わせて、保護部材の外側のパッケージ・フレームの部分又は表面上の伝導性トレース/ルーティング/リードを使用して達成することができる。
例えば、本明細書に説明されるRFトランジスタ増幅器パッケージは、幾つかの従来のオープン・エア・キャビティ・パッケージが有するように蓋を有さなくてもよく、幾つかの従来のオーバーモールドされたパッケージのようにオーバーモールド材料において完全に封入されなくてもよい。幾つかの実施例において、パッケージ・フレームにおける開口のみ(サブマウントの表面上のトランジスタ・ダイ及びワイヤ・ボンド又はその他の電気接続を露出させる)が、トランジスタ・ダイ及び/又は電気接続を保護するために、グロブ・トップされるか又はその他の方法で保護部材によって被覆される。パッケージ・フレームの上面の残りは、RF回路基板のPCBと同様に、露出させられている。保護部材の外側のパッケージ・フレームの部分は、その上に1つ又は複数の電気部品を実装する又は取り付けるために十分な表面積を有する。パッケージ・フレームの露出した部分は、銅トレースによってルーティングすることができ、例えば、トランジスタ・ダイのための整合回路を実装するために、RF回路基板のものと同様のSMD部品が装着されることができる。
幾つかの実施例において、パッケージ・フレームのパッケージ入力/出力リード及び/又はその他の部分は、パッケージ・サブマウント又はフランジのエッジ内に制限されていてよい又は実質的にパッケージ・サブマウント又はフランジのエッジを超えて延びていなくてよい。例えば、RFトランジスタ増幅器パッケージは、パッケージ・サブマウントをRF回路基板における開口内に配置することができるようにサイズ決め又はその他の方法で構成されてよく、パッケージ・フレームは、開口内に制限されてよい。幾つかの実施例において、パッケージ・フレームの上面(例えば、伝導性トップ・クラッディング層)は、開口の外側のRF回路基板の表面(例えば、伝導性トップ・クラッディング層)と実質的に同一平面にある又は「面一」であってよい。すなわち、パッケージ・フレームのそれぞれのリードは、RF回路基板の表面上の伝導性トレース/ルーティングと実質的に同一平面にあってよい。幾つかの実施例において、導電性(例えば、銅)シム及び/又はSMDは、RFトランジスタ増幅器パッケージをRF回路基板に電気的に接続するために使用されてよい。
例えば、RFトランジスタ増幅器パッケージは、幾つかの従来のオープン・キャビティ又はオーバーモールド・パッケージングされたRF装置のように、外方へ著しく又は実質的にフランジを超えて横方向に延びる伝導性リード又はその他の電気接続を有さなくてよい。幾つかの実施例において、パッケージ全体(パッケージ・フレームを含む)の境界は、サブマウント又はフランジのものと同様である。パッケージは、RF回路基板に接触するためにパッケージ・フレームのPCB及び伝導性ルーティングを使用しなくてよい。その代わりに、パッケージとRF回路基板(例えば、カスタマー又はデモ回路基板)との間のRF信号接続は、組立て及び/又は販売の後に付加されてもよい、フランジを超えて延びる伝導性(例えば、銅)シム又はSMD部品(例えば、RFキャパシタ、ゼロ-オーム抵抗器など)によって実装される。伝導性シムは可撓性であるので、本開示の実施例によるRFトランジスタ増幅器パッケージは、RF回路基板の上面とパッケージとの間の不整列に対してより耐性があり得る。すなわち、可撓性の伝導性シムは、RF信号接続のための良好な接触を依然として維持しながら、RF回路基板の表面とパッケージ上面との間の不整列を吸収するように曲がることができる。
本開示の幾つかの実施例において、少なくとも、高電力RF製品において典型的に使用される整合回路の部分(インピーダンス・プレマッチング及び/又は高調波終端を含む)は、トランジスタ・ダイを被覆する保護部材によって露出させられた又はその他の方法で保護部材の外側にあるパッケージ・フレームの部分又は表面上の伝導性ルーティング(伝導性リード及び/又はトレースを画定する)及び電気部品(受動的及び/又は反応性表面実装型部品を含む)によって実装することができる。これにより、整合回路の部分を画定する電気部品は、保護部材の外側にあり、直接パッケージ・サブマウント又はフランジ上に延びていない又は直接パッケージ・サブマウント又はフランジに接触していない。対照的に、幾つかの従来のRF電力製品は、フランジ上に直接取り付けられたチップ・キャパシタ及びインピーダンス・プレマッチングを提供するための特定のプロフィル及び長さを有するワイヤ・ボンドを使用する。加えて、(RF回路基板上の部品と同様に)パッケージ・フレームの上面における伝導性ルーティング及び/又はその他のインピーダンス整合部品を露出させることによって、本開示の実施例は、パッケージ組立てが完了した後でさえも整合回路を変更(又は微調整)することができるパッケージ構成を提供する。すなわち、本開示の実施例において、RFトランジスタ増幅器パッケージは、組立て及び/又は顧客への輸送後に、異なる周波数帯域のために修正又は調整することができる(例えば、仮想ブロードバンド用途において)。
幾つかの実施例において、能動的トランジスタ・ダイのためのインピーダンス・プレマッチング(入力、段間、又は出力インピーダンス整合回路を含む)及び/又は高調波終端回路の部分を画定するためにパッケージ・フレームの表面に取り付けられた電気部品は、集積型受動デバイス(IPD)によって実装されてよい。IPDは、受動的電気部品(例えば、抵抗器、並びにインダクタ及びコンデンサなどの反応性電気部品)を含み、薄膜及び/又はフォトリソグラフィ加工などの標準的な半導体加工技術を用いて製造されてよい。IPDは、フリップ・チップ実装可能又はワイヤ・ボンド可能な部品であることができ、シリコン、アルミナ又はガラスなどの薄膜基板を含んでよく、これは、製造及び能動トランジスタ・ダイとのパッケージングを容易にし得る。
幾つかの実施例において、RF増幅器パッケージにおけるワイヤ・ボンドの使用は、削減及び/又は排除されてよい。例えば、ワイヤ・ボンドは、主に又は唯一トランジスタ・ダイからパッケージ・フレームへの導電性のために実装されてよく、これにより、ワイヤ・ボンドの形状及び/又はプロフィルは、インピーダンス整合にとってあまり重要ではない場合がある。本開示の幾つかの実施例において、整合回路は、ワイヤ・ボンドを有さなくてよい。また、様々な製品又は使用のために実施例を適応させることは、より複雑でない場合がある。なぜならば、異なる周波数帯域/電力レベルなどにおける使用のためのパッケージ・デリバティブのためでさえも、標準的な低プロフィルのワイヤ・ボンド・アレイが使用されてよいからである。すなわち、整合回路は、主に又は完全に、トランジスタ・ダイ及び電気接続を被覆する保護部材の外側における伝導性トレース/ルーティング及び/又は受動的/反応性電気部品によって実装されてよいので、ワイヤ・ボンディングを削減及び/又は最小限にすることができる。幾つかの実施例において、トランジスタ端子への電気接続は、ワイヤ・ボンドの代わりに、保護部材によって保護されたIPDを使用して実装されてよい。例えば、銅ピラーは、特により薄い(例えば、0.254mm(約10ミル)未満又は約0.127mm(約5ミル))のパッケージ・フレームによって、トランジスタ端子をIPDに接続するために使用されてよい。ワイヤ・ボンディングの削減は、(特に金(Au)ワイヤ・ボンドの場合)パッケージ・コストを削減することができる。すなわち、主に又は完全にPCB及びSMDベースの部品によって実装された整合回路は、高Qチップ・キャパシタ及びAuワイヤ・ボンディングよりもコストがかからない場合があり、これにより、低コストのパッケージを可能にする。
図2Aは、本開示の様々な実施例によるRFトランジスタ・ダイの概略的な断面図であり、この断面は、トランジスタ・ダイ110の上側メタライゼーション構造の部分を通るもの、例えば、図3Aの線III-III’に沿って見たものである。上側メタライゼーション構造の様々な伝導性素子を互いに隔離する誘電層は、図面を簡略化するために図2Aには示されていない。図2Bは、本開示の様々な実施例によるRFトランジスタ・ダイ・ユニット・セルの概略的な断面図であり、この断面は、図2Aの線B-B’に沿って見たものである。
図2A及び図2Bに示したように、RFトランジスタ・ダイ110は、例として、複数のユニット・セル・トランジスタ116を有するIII族窒化物ベースのHEMT RFトランジスタ増幅器として示されており、この場合、各ユニット・セル・トランジスタ116は、ゲート・フィンガ152、ドレーン・フィンガ154及びソース・フィンガ156を含む。しかしながら、RFトランジスタ・ダイ110は、例えば、シリコンLDMOS RFトランジスタ増幅器などの異なる技術において実装されてよいことが認められるであろう。ゲート・フィンガ152は共通のゲート・バス146に電気的に接続されており、ドレーン・フィンガ154は共通のドレーン・バス148に電気的に接続されている。ゲート・バス146は、(例えば、ゲート・バス146から上方へ延びる伝導性ビアを介して)入力接点パッド362(図3A参照)として実装されてよいゲート端子に電気的に接続されており、ドレーン・バス148は、(例えば、ドレーン・バス148から上方へ延びる伝導性ビアを介して)出力接点パッド364(図3A参照)として実装されてよいドレーン端子144に電気的に接続されてよい。ソース・フィンガ156は、図2B(後で詳細に説明する)の断面図に示したように、半導体層構造130を通って延びる複数の伝導性ソース・ビア166を介してソース端子126(接地パッド366として実装されてもよい)に電気的に接続されている。伝導性ソース・ビア166は、半導体層構造130を完全に通って延びる金属めっきされたビアであってよい。
図2A及び図2B(及び様々なその他の図面)は大幅に簡略化された図であり、実際のRFトランジスタ・ダイは、本明細書における簡略化された図面に示されていないより多くのユニット・セル及び様々な回路及び要素を含んでよいことが認められるであろう。より一般的には、本明細書における図面は、識別及び説明のための構造を表すことが意図されており、物理的尺度で構造を表すことは意図されていない。
図3A、図3B及び図3Cは、それぞれ本開示の様々な実施例によるRFトランジスタ増幅器パッケージ370a、370b及び370c(集合的に370)の概略的な側面図である。図3A~図3Cに示したように、1つ又は複数のトランジスタ・ダイ(例えば、GaNオンSiCトランジスタ・ダイ)110が伝導性サブマウント376(導電性フランジとして示されている)に取り付けられている。例えば、フランジ376は、トランジスタ・ダイ110のための取付け面及びヒート・スラグの両方を提供するCPC(銅、銅-モリブデン、銅ラミネート構造)又は銅フランジであってよい。トランジスタ・ダイ110は、典型的なダイ・アタッチ材料及び/又は方法(例えば、金-スズ(AuSn)はんだ、銀(Ag)焼結、伝導性エポキシなど)によってサブマウント376に取り付けられてよい。幾つかの実施例において、トランジスタ・ダイ110は、ドハティ増幅器などの多段増幅器を画定してよい。パッケージ・フレーム375は、サブマウント376の周縁領域又は周縁部に設けられている。パッケージ・フレーム375は、電気絶縁部材377(例えば、PCB)と、パッケージ370aの入力及び出力リード372及び374を画定する1つ又は複数の伝導層又はトレース373(例えば、銅クラッディング層又はその他のメタライゼーション)とを含む。入力及び出力リード372及び374は、トランジスタ・ダイ110のそれぞれの端子362及び364へのRF信号接続を提供するそれぞれのRFリードである。RFリード372、374は、例えば、マイクロストリップ伝送線路を含んでよい。
パッケージ・フレーム375における開口371は、その上にトランジスタ・ダイ110を含むサブマウント376の表面を露出させる。幾つかの実施例において、開口371は、サブマウント376の中央領域の表面に取り付けられた1つ又は複数のトランジスタ・ダイ110を取り囲むようにサイズ決めされており、例えば、トランジスタ・ダイ110の周囲にウインドウ・フレームを提供する。パッケージ・フレーム375における開口371は、トランジスタ・ダイ110又はサブマウント376上のトランジスタ・ダイ110によって占められた表面積よりも僅かに大きくサイズ決めされてよく(例えば、約0.508mm(20ミル)以下、0.381mm(15ミル)以下、又は0.254mm(10ミル)以下)、ダイ・アタッチ材料流出及びトランジスタ・ダイ110上の配置変動を許容する。トランジスタ・ダイ110の接地パッド366は、伝導性サブマウント376に電気的に接続されている。図3A及び図3Bにおいて、それぞれのワイヤ・ボンド325(低プロフィル・ワイヤ・ボンドとして示されている)は、トランジスタ・ダイ110の入力接点パッド362(例えば、ゲート・パッド)及び出力接点パッド364(例えば、ドレーン・パッド)をパッケージ・フレーム375に電気的に接続している。図3Cにおいて、それぞれの受動的相互接続構造327(例えば、IPD)は、トランジスタ・ダイ110の入力及び出力接点パッド362及び364をパッケージ・フレーム375に電気的に接続している。より一般的には、相互接続構造又はデバイス327(又は「集積相互接続」)は、抵抗器(伝送線路を含む)、ビア、インダクタ、及び/又は層又は基板上のコンデンサ、例えば、集積されたトレースを備える誘電ベース構造、関連する寄生誘導及び製造問題を削減及び/又は回避するためにワイヤ・ボンドの代わりに使用することができるビア及び/又は回路などの、集積回路を含む構造を指してよい。
相互接続作業(すなわち、ワイヤ・ボンド325の形成及び/又は相互接続構造327の配置)の後、保護部材379a、379b、379c(集合的に379)が、トランジスタ・ダイ110を含むパッケージ・フレーム375における開口371に形成される又はその他の方法で提供される。保護部材379は、パッケージ・フレーム375(及びその上の伝導層373)の周縁部を露出させながら又はその他の方法で保護部材379なしにしながら、トランジスタ・ダイ110及びパッケージ・フレーム375によって露出させられたサブマウント376の表面を封入してよい又はその他の方法で被覆してよい。
例えば、図3A及び図3Cに示したように、保護部材379は、パッケージ・フレーム375の残りを露出させながら又はパッケージ・フレーム375の残りへその他の方法でアクセスを提供しながら、ダイ110を封入する又はその他の方法でダイ110のための保護を提供する封止材379a、379c(例えば、プラスチック・オーバーモールド(OMP))であってよい。例えば、パッケージ・フレーム375における開口371は、トランジスタ・ダイ110及び電気接続325、327を保護するために(例えば、典型的にPCB上で使用されてよい、排出され且つ硬化された封止材379aを使用して)封止又は「グロブ・トップ」されてよい。幾つかの実施例において、グロブ・トップ封止材379aは、硬化の前に成型及び/又は成形されてよい。別の例として、図3Bに示したように、保護部材379は、オープン・キャビティ・カバーを画定するためにトランジスタ・ダイ110及び電気接続325上に配置され且つ取り付けられた蓋部材379b、例えば、セラミック材料(例えば、アルミナ)であってよい。さらに他の実例において、保護部材379は、ワイヤ・ケージなどのワイヤ・ベース構造、又は成型又は成形された蓋構造であってよい。より一般的には、保護部材379の外側の伝導層373によって提供される伝導性ルーティングの部分を露出させながら、開口371及びトランジスタ・ダイ110を被覆する保護部材379を形成するために、誘電性及び/又は伝導性材料のあらゆる組合せが使用されてよい。
パッケージ・フレーム375は、伝導性フランジ又はサブマウント376に取り付けることができる又はその他の方法でその上に形成することができる絶縁層377及び1つ又は複数の伝導層373(例えば、トレース、ビア、ルーティング・パターン)を含むあらゆる基板又はラミネートであってよい。例えば、幾つかの実施例において、パッケージ・フレーム375は、RF周波数において低い損失を有する基板材料(例えば、RO4003C Lo pro、Isola Astra MT77など)から形成されたPCB377を含んでよく、約0.0762mm(3ミル)~約1.016mm(40ミル)の範囲の厚さを有することができる。パッケージ・フレーム375は、基板取付け(及び以下に説明するように後続の受動的/反応性部品取付け)又はパッケージングされたデバイス370のRF動作の間に使用される高温に耐えることができてよい。電気絶縁部材377上に2つの伝導層373(伝導性トップ・クラッディング及び伝導性ボトム・クラッディング)を含むものとして示されているが、パッケージ・フレーム375は、異なる伝導層373を接続する伝導性ビアと共により少ない又はより多くの層を含むことができる(例えば、5つの層、8つの層などを含む多層回路基板)。幾つかの実施例において、パッケージ・フレーム375は、埋め込まれたキャパシタンス層をさらに含んでよく、保護部材379の外側の伝導層373はそこに電気的に接続されている。
パッケージ・フレーム375の外側範囲又は周縁部は、フランジ又はサブマウント376の外側範囲と寸法的に類似であってよい。すなわち、パッケージ・フレーム375は、著しく外方へ又は実質的にフランジ376のエッジを超えて延びていなくてよい。例えば、幾つかの実施例において、パッケージ・フレーム375は、フランジ376のエッジ内に、例えば、フランジのエッジから約0.381mm(15ミル)未満内に、例えば、約0.254mm(10ミル)以下内、又は約0.127mm(5ミル)以下内に制限されてよい。幾つかの実施例において、パッケージ・フレーム375は、フランジ376のエッジを超えて、例えば、約0.381mm(15ミル)未満だけ、例えば、約0.254mm(10ミル)以下だけ、又は約0.127mm(5ミル)以下だけ延びていてよい。PCBベースのパッケージ・フレーム375の公差は、幾つかの実施例において、約3ミル未満であってよい。より一般的には、パッケージ・フレーム375の周縁部は、サブマウント376のエッジの約±0.381mm(15ミル)(例えば、約±0.254mm(10ミル)、約±0.127mm(5ミル)、又はそれ未満)以内であってよい。
したがって、パッケージングされたRF電力デバイス370は、実質的にフランジ又はサブマウント376を超えて延びる電気部品及び/又は電気接続を有さなくてよい。加えて、保護部材379の外側の伝導層373の部分は、適切な又は所望のRF機能又は回路(例えば、インピーダンス・プレマッチング、周波数フィルタリングなど)を提供するようにパターニング及びルーティングすることができる。この整合回路のインピーダンス及び/又は周波数応答は、例えば、保護部材379によって露出させられた又は保護部材379を有さないパッケージ・フレーム375の部分上にある表面実装又はその他の受動的/反応性部品のうちの1つ又は複数を交換することによって、組立て後に再構成されてもよい。
図4A、図4B及び図4Cは、それぞれ本開示の様々な実施例によるパッケージ・フレーム上の受動的及び/又は反応性電気部品(SMDとして示されている)を含むRFトランジスタ増幅器パッケージ470a、470b及び470c(集合的に470)の概略的な側面図である。図4A~図4Cのパッケージ470は、図3A~図3Cのパッケージ370と類似であってよく、パッケージ・フレーム375の上面に伝導層373によって提供された伝導性リード及び/又はトレースに取り付けられ(例えば、はんだ、伝導性エポキシなどによって)且つ電気的に接続された受動的及び/又は反応性表面実装型電気部品478(例えば、多層コンデンサ、インダクタ、抵抗器、又はIPDを含むその他の相互接続構造)をさらに含んでよい。
図4A及び図4Cにおいて、電気部品478は、保護部材379a、379b’(集合的に397)の外側にあるパッケージ・フレーム375の部分に設けられている。特に、図4Aにおいて、保護部材379は、トランジスタ・ダイ110上、ワイヤ・ボンド325上、及び幾つかの例においてサブマウント376の表面上に(例えば、等角的に)延びる封止材379aとして示されている。図4Cにおいて、保護部材379は、オープン・キャビティ構成でトランジスタ・ダイ110、相互接続構造327、及びサブマウント376の表面を被覆する蓋部材379b’として示されている。図4Bにおいて、保護部材379は、トランジスタ・ダイ110、ワイヤ・ボンド325、及びサブマウント376の表面上に等角的に延び且つ電気部品478上にさらに等角的に延びる、排出され且つ硬化された封止材379a’(例えば、グロブ・トップ)として示されている。より一般的には、上記のように、保護部材379は、保護部材379の外側の伝導層373によって提供された伝導性ルーティングの少なくとも一部を露出させながら、開口371及びトランジスタ・ダイ110を被覆する誘電性及び/又は伝導性材料のあらゆる組合せを含んでよい。
図4A~図4Cにおいて、電気部品478は、例えば、SMDとして示されているが、それに限定されない。SMD部品は、コンデンサ、抵抗器、インダクタ、及び/又はその他の表面実装可能な要素を含んでよいが、それらに限定されない。電気部品478は、顧客へのパッケージングされたRF電力デバイス470の輸送の前又は後に、所望のインピーダンス特性(例えば、トランジスタ・ダイ110のための入力/段間/出力インピーダンス整合回路及び/又は高調波終端回路を実装するために)及び/又は周波数性能を提供するために再構成可能である。保護部材379は、回路基板377の表面加工及び/又は再加工の間にダイ110及び電気接続325、327を保護する。図4A~図4Cは、パッケージ・フレーム375の上側クラッディング373に取り付けられたSMD部品478を備える実施例470a~470cを示すが、その他の構成が使用されてもよいことが理解されるであろう。例えば、幾つかの実施例において、パッケージ・フレーム375は、複数の電気絶縁層377及び伝導層373を含む多層回路基板であってよく、電気部品478は、多層回路基板の1つ又は複数の層内に埋め込まれた、平坦なインダクタ及び/又は多層コンデンサなどの、層間部品として実装されてよい。
図5及び図6は、本開示の様々な実施例によるパッケージ-基板接続のために使用される導電性表面実装部品585、678を備える、RF回路基板500、600上に実装されたRFトランジスタ増幅器パッケージ370、470の概略的な側面図である。図5及び図6に示したように、RF回路基板500は、熱伝導性基板又はヒート・シンク586(例えば、銅又はアルミニウムブロック又はベース構造)の上側に取り付けられた1つ又は複数の伝導層583を有するPCB587を含む。ヒート・シンク586は、RF回路基板500を通って移動するRF信号のための接地としても働く。ポケットがヒート・シンク586内に機械加工されてよく、これにより、パッケージングされたRFデバイスの配置後、パッケージ・サブマウント376及びパッケージ・フレーム375が、RF回路基板500又はPCB587における開口581内に制限される。幾つかの実施例において、パッケージングされたデバイス370、470のパッケージ・フレーム375の表面(例えば、伝導性上部クラッディング層373)は、実質的にRF回路基板500又はPCB587の表面(例えば、伝導性上部クラッディング583)と同一平面にある又は面一である。例えば、パッケージ・フレーム375の上側又は上面は、RF回路基板500又はPCB587の上面よりも上又は下の約0.381mm(15ミル)(例えば、約0.254mm(10ミル)以内、約0.1778mm(7ミル)以内、約0.127mm(5ミル)以内、又はそれ未満)の距離D以内にあってよい。
開口581は、開口581の側壁とパッケージングされたデバイス370、470の周縁部又はエッジとの間にいくらかの間隙又はギャップG(例えば、約0.381mm(15ミル)未満、例えば、約0.254mm(10ミル)以下、又は約0.127mm(5ミル)以下)を有しながらパッケージングされたデバイス370、470を受容するようにサイズ決めされた寸法を有してよい。幾つかの例において、パッケージングされたデバイス370、470を開口581の中心の左又は右へ(例えば、一方の側においてPCB587と面一になるように又は接触するように)揃えることが望ましい場合がある。例えば、パッケージングされたデバイス370、470は、パッケージングされたデバイス370、470の周縁部又はエッジと入力リード372との間に約0.762mm(30ミル)以下(例えば、約0.381mm(15ミル)以下、又は約0.254mm(10ミル)以下)のギャップGを有しながら、出力リード374に向かって揃えられてよいか、又はその逆である。その他の例において、パッケージングされたデバイス370、470は、例えば、それぞれの側において(例えば、それぞれ入力リード372及び出力リード374への接続のために、入力側及び出力側において)約0.381mm(15ミル)以下(例えば、約0.254mm(10ミル)以下、又は約0.127mm(5ミル)以下)のそれぞれのギャップGを有するように、開口581内の実質的に中心に配置されてよい。
図5及び図6に示したように、伝導性表面実装型部品585、678は、RF回路基板500とパッケージングされたデバイス370、470の伝導性リード372、374との間の接続をブリッジするために使用することができる。特に、図5において、伝導性表面実装型部品は、伝導性シム585(例えば、銅シム)又はその他の可撓性伝導性材料によって実装される。例えば、幾つかの実施例において、伝導性シム585は、実質的に同一平面上の面583及び373の間の約±0.381mm(15ミル)(例えば、約±0.254mm(10ミル)、約±0.1778mm(7ミル)、又は約±0.127mm(5ミル))と同量のたわみと共に、RF回路基板500の上部伝導層583と、パッケージングされたRF電力デバイス370、470のリード372、374を提供する上部伝導層373との間に伝導性ブリッジを提供するための十分な可撓性を有してよい銅テープによって実装されてよい。伝導性シム585は、パッケージングされたRF電力デバイス370、470のフレーム375の表面及び/又はRF回路基板500にそれぞれその他の電気部品478及び/又は578(例えば、SMD、IPD、又は相互接続構造)を取り付けるために使用される同じ又は類似のプロセスを使用することによって取り付ける(例えば、はんだ付けする)ことができる。
図6は、伝導性表面実装型部品が、本開示の様々な実施例によるパッケージ-基板接続のために使用される受動的及び/又は反応性表面実装型部品678によって実装することができることを示す。例えば、可撓性伝導性シム585に加えて又はこれに代えて、RF回路基板600の上部伝導層583と、パッケージングされたRF電力デバイス370、470のリード372、374を提供する上部伝導層373との間に伝導性ブリッジを提供するために、その他の表面実装型部品678(例えば、多層コンデンサ、インダクタ、抵抗器、又はIPDを含むその他の相互接続構造)を使用することができる。伝導性表面実装型部品678は、その他は、例えば、保護部材379の外側において、パッケージ・フレーム375の上面に伝導層373によって提供された伝導性リード及び/又はトレースに取り付けられ且つ電気的に接続された(例えば、はんだ、伝導性エポキシなどによって)受動的及び/又は反応性電気部品478(例えば、多層コンデンサ、インダクタ、抵抗器、又はIPDを含むその他の相互接続構造)と類似であってよい。
図7、図8、図9及び図10は、本開示の様々な実施例によるRF電力デバイス・パッケージ470を製造する方法を示す概略的な斜視図である。図11は、図10のRFトランジスタ増幅器パッケージとRF回路基板との間の接続を示す拡大された概略的な斜視図である。図7、図8、図9及び図10に示した製造作業は例であり、本明細書に説明されたRF電力デバイス・パッケージを製造する方法は、これらの作業又は示された順序に限定されないことが理解されるであろう。
図7及び図8は、製造又は組立てプロセス中の中間点におけるパッケージングされたRF電力デバイス470の図を示す。特に、図7に示したように、トランジスタ・ダイ110は、伝導性サブマウント又はフランジ376の表面に取り付けられている。図8において、PCB誘電層377及び1つ又は複数の伝導層373を含むパッケージ・フレーム375が、フランジ376に取り付けられている。パッケージ・フレーム375は、幾つかの実施例においてトランジスタ・ダイ110の取付け前にフランジ376上に形成されてよい。パッケージ・フレーム375は、フランジ376の表面及びその上のトランジスタ・ダイ110を露出させるそれぞれの開口371を含む。トランジスタ・ダイ110は、ワイヤ・ボンド325によって示したように、パッケージ・フレーム375に電気的に接続されている。より具体的には、トランジスタ・ダイ110のそれぞれの入力(例えば、ゲート)端子及び出力(例えば、ドレーン)端子は、ワイヤ・ボンド325によって、パッケージ・フレーム375の伝導層373によって画定されたそれぞれのリードに電気的に接続されている。
図9は、パッケージングされたRF電力デバイス470の組立てプロセスの完了を示す。図9に示したように、ダイ110、及びダイ110とパッケージ・フレーム375との間の電気接続325は、保護部材379によって被覆されている。例えば、ダイ110及び電気接続325は、等角封止材(ワイヤ及びチップを保護するために適切な成形コンパウンドによってグロブ・トップされている)によって又はオープン・キャビティ蓋部材によって被覆されてよい。パッケージ・フレーム375のその他の部分及び伝導層373によって画定された伝導性トレース/ルーティングは、例えば、フランジ376の周縁部において、保護部材379によって露出させられている。保護部材379の外側のパッケージ・フレーム375の部分は、1つ又は複数の電気部品を装着するために十分な表面積を画定している。
図9は、さらに、受動的及び/又は反応性電気部品478が保護部材379の外側のパッケージ・フレーム375に取り付けられていることを示す。しかしながら、保護部材379の外側のパッケージ・フレーム375の部分における伝導性トレース/ルーティングは露出させられているので、電気部品478の装着は、その後、例えば、RF回路基板への配置又はRF回路基板内への実装後に行われてよいことが理解されるであろう。
図10は、RF回路基板500内へのパッケージングされたRF電力デバイス470の実装及び電気接続を示す。RF回路基板は、その上に電気絶縁587及び伝導層583を備える伝導性ベース構造586(例えば、銅又はアルミニウムヒート・シンク)を含む。追加的な表面実装型電気部品578(例えば、受動的及び/又は反応性SMD、IPD、又は相互接続構造)は、RF回路基板500の伝導層583によって提供された伝導性トレース/ルーティング上に設けられてよい。パッケージングされたRF電力デバイス470は、RF回路基板500における開口581内に実装され、これにより、フランジ376は伝導性ベース構造586に接触し、パッケージ・フレーム375が開口581内に制限される。パッケージ・フレーム375の伝導層373によって画定されたそれぞれのリードは、フランジ376のエッジを超えて延びる電気接続を有さない。
図11は、図10のパッケージングされたRF電力デバイス470とRF回路基板500との間のパッケージ-基板接続をより詳細に示す。図11に示したように、伝導性表面実装型部品585(例えば、銅シム又はその他の可撓性伝導性材料)は、RF回路基板500の伝導層583と、パッケージングされたRF電力デバイス470の伝導層373によって提供されたそれぞれのリードとの間の伝導性ブリッジを提供するために使用される。追加的又は代替的に、表面実装型電気部品(例えば、受動的及び/又は反応性SMD又はIPD、図6の部品678など)は、RF回路基板500とパッケージングされたRF電力デバイス470との間の伝導性ブリッジを提供するために使用されてよい。
本明細書に説明されたパッケージングされたRF電力デバイス370、470は、実質的にフランジ376のエッジを超えて延びる電気接続を有さない伝導性リード373と共に、RF回路基板500における開口581内に実装されるように寸法決めされたフランジ376及びパッケージ・フレーム375を含む。これにより、幾つかの従来のパッケージングされたRF電力デバイスのリード接触及び/又は不整列に関する問題が、軽減及び/又は回避され得る。加えて、パッケージングされたRF電力デバイス370、470は、トランジスタ・ダイ110及び電気接続325を被覆する保護部材379の外側にある(又はパッケージ・フレーム375の表面上にその他の方法で露出させられている)受動的及び/又は反応性電気部品478、585、678を含んでよいので、電気部品478、585、678は、例えば、回路基板500上の電気部品578の表面加工及び/又は再加工の間に、所望のインピーダンス特性(例えば、トランジスタ・ダイ110のための入力/段間/出力インピーダンス整合回路及び/又は高調波終端回路を実装するために)及び/又は周波数性能を提供するために再構成可能であってよい。
本開示の実施例は、例えば、5G及び基地局用途のために、様々なRF電力製品において使用されてよい。本開示の特定の実施例は、マッシブ・マルチプル・インプット・マルチプル・アウトプット(mMIMO)(例えば、1~10W)アクティブ・アンテナ、及びマクロ(例えば、20~80W及び異なる周波数帯域)平均電力用途を含む、例えば、5G及び基地局用途のための、様々なセルラー・インフラストラクチャ(CIFR)RF電力製品(5W、10W、20W、40W、60W、80W及び異なる周波数帯域を含むが、これらに限定されない)において使用されてよい。本開示の実施例は、レーダ及びモノリシック・マイクロ波集積回路(MMIC)タイプ用途に適用されてもよい。
本明細書に説明されたRFトランジスタ増幅器は、窒化ガリウムベースの高電子移動度トランジスタ(HEMT)及び/又はシリコンベースの横方向拡散金属酸化物半導体(LDMOS)トランジスタを画定するトランジスタ・ダイを含んでよい。トランジスタ・ダイは、2.5~2.7GHz、3.4~4.2GHz、又は5.1~5.8GHz周波数帯域のうちの1つ又は複数の少なくとも一部、及び/又は10GHzよりも高い周波数において動作するように構成されてよい。
再び図2Bを参照すると、III族窒化物半導体HEMTのための半導体構造などの、本明細書に記載されたRFトランジスタ増幅器パッケージ370、470において使用される場合がある半導体構造130は、炭化ケイ素基板、ケイ素基板又はサファイア基板などの基板322上に形成される場合がある。基板322は、例えば、炭化ケイ素の4Hポリタイプである場合がある半絶縁炭化ケイ素基板である場合がある。その他の炭化ケイ素候補ポリタイプは、3C、6H及び15Rポリタイプを含む場合がある。基板322は、Cree Inc.から入手可能な高純度半絶縁性(HPSI)基板である場合がある。「半絶縁」という用語は、本明細書において絶対的な意味ではなく説明的に使用されている。
炭化ケイ素は基板材料として使用される場合があるが、本願の実施例は、サファイア(Al2O3)、窒化アルミニウム(AlN)、窒化アルミニウムガリウム(AlGaN)、窒化ガリウム(GaN)、シリコン(Si)、GaAs、LGO、酸化亜鉛(AnO)、LAO、リン化インジウム(InP)などの、あらゆる適切な基板を利用する場合がある。本開示の幾つかの実施例において、基板322のSiCバルク結晶は、室温において約1×105ohm-cm以上の抵抗率を有する場合がある。基板322はSiCウェハであることができ、HEMTデバイスは、少なくとも部分的にウェハレベル・プロセシングを介して形成することができ、次いで、ウェハは、複数の個々のHEMTを提供するために裁断することができる。
チャネル層324は基板322の上面322B(又はさらに本明細書に記載されている選択的な層)に形成されており、バリア層326はチャネル層324の上面に形成されている。チャネル層324及びバリア層326はそれぞれ、幾つかの実施例においてエピタキシャル成長によって形成される場合がある。III族窒化物のエピタキシャル成長のための技術は、例えば、米国特許第5,210,051号、米国特許第5,393,993号及び米国特許第5,523,589号に記載されており、その開示も、参照により全体が本明細書に組み込まれる。チャネル層324は、バリア層326のバンドギャップよりも小さいバンドギャップを有する場合があり、チャネル層324は、バリア層326よりも大きな電子親和力をも有する場合がある。チャネル層324及びバリア層326は、III族窒化物ベース材料を含む場合がある。
幾つかの実施例において、チャネル及びバリア層324、326の境界面においてチャネル層324の伝導帯エッジのエネルギがバリア層326の伝導帯エッジのエネルギよりも小さいとすると、チャネル層324は、AlxGa1-xNなどのIII族窒化物である場合があり、ここで、0≦x<1である。本開示のある実施例において、x=0であり、チャネル層324がGaNであることを示している。チャネル層324は、InGaN、AlInGaNなどのその他のIII族窒化物である場合もある。チャネル層324は非ドープ(「意図せずドープされている」)である場合があり、約0.002μmよりも大きな厚さに成長させられる場合がある。チャネル層324は、超格子又はGaN、AlGaNなどの組合せなどの、多層構造である場合もある。チャネル層324は、幾つかの実施例において圧縮ひずみ下にある場合がある。
HEMTデバイスに関して、チャネル層324とバリア層326との間の接合部においてチャネル層324に2DEG層が誘発される。2DEG層は、それぞれソース接点156及びドレイン接点154の下にあるデバイスのソース及びドレイン領域の間の伝導を許容する、非常に導電性の層として機能する。チャネル層324及びバリア層326は、半導体層構造130を形成する。
例示のためにチャネル層324及びバリア層326を備える半導体層構造130が示されているが、半導体層構造130は、チャネル層324と基板322との間のバッファ及び/又は核生成層、及び/又はバリア層326上のキャップ層などの、追加的な層/構造/要素を含む場合がある。基板、チャネル層、バリア層及びその他の層を含むHEMT構造は、例えば、米国特許第5,192,987号、米国特許第5,296,395号、米国特許第6,316,793号、米国特許第6,548,333号、米国特許第7,544,963号、米国特許第7,548,112号、米国特許第7,592,211号、米国特許第7,615,774号、及び米国特許第7,709,269号に記載されており、その開示は、参照により全体が本明細書に組み込まれる。例えば、炭化ケイ素基板322とHEMTデバイスの残りとの間に適切な結晶構造遷移を提供するために、AlNバッファ層が基板322の上面に形成される場合がある。さらに、ひずみバランシング遷移層が、さらに及び/又は代替的に、例えば同一出願人による米国特許第7,030,428号に記載されたように提供される場合があり、その開示は、本明細書に完全に示されているかのように参照により本明細書に組み込まれる。
ソース接点156及びドレイン接点154は、バリア層326の上面に形成される場合があり、互いから横方向に離隔させられる場合がある。ゲート接点152は、ソース接点156とドレイン接点154との間でバリア層326の上面に形成される場合がある。ゲート接点152の材料は、バリア層326の組成に基づいて選択される場合があり、幾つかの実施例において、ショットキー接点である場合がある。
ソース接点156は、例えば、接地電圧などの基準信号に結合される場合がある。基準信号への結合は、基板322の下面から基板322を通ってバリア層326の上面まで延在するビア166によって提供される場合がある。ビア166は、ソース接点156の抵抗部分の底面を露出させる場合がある。バックメタル層126は、基板322の下面及びビア166の側壁に形成される場合がある。バックメタル層126は、ソース接点156の抵抗部分に直接接触する場合がある。したがって、バックメタル層126及びそれに結合された信号は、ソース接点156に電気的に接続される場合がある。
さらに図2Bを参照すると、HEMTデバイス110は、第1の絶縁層350及び第2の絶縁層355を含む場合がある。第1の絶縁層350は、半導体構造130の上面に直接接触している(例えば、バリア層326の上面と接触している)場合がある。第2の絶縁層355は、第1の絶縁層350上に形成されている場合がある。幾つかの実施例において3つ以上の絶縁層が含まれる場合があることも認められるであろう。第1の絶縁層350及び第2の絶縁層355は、HEMTデバイスのためのパッシベーション層として機能する場合がある。
ソース接点156、ドレイン接点154及びゲート接点152が、第1の絶縁層350に形成されている場合がある。幾つかの実施例において、ゲート接点152の少なくとも一部が、第1の絶縁層上にある場合がある。幾つかの実施例において、ゲート接点152は、T字形ゲート及び/又はガンマ・ゲートとして形成されている場合があり、その形成は、例えば、米国特許第8,049,252号、米国特許第7,045,404号及び米国特許第8,120,064号に記載されており、その開示は、参照により全体が本明細書に組み込まれる。第2の絶縁層355は、第1の絶縁層350上及びドレイン接点154、ゲート接点152及びソース接点156の部分上に形成されている場合がある。
幾つかの実施例において、フィールド・プレート360が第2の絶縁層355上に形成されている場合がある。フィールド・プレート360の少なくとも一部は、ゲート接点152上にある場合がある。フィールド・プレート360の少なくとも一部は、ゲート接点152とドレイン接点154との間にある第2の絶縁層355の部分上にある場合がある。フィールド・プレート及びフィールド・プレートを形成するための技術は、例えば、米国特許第8,120,064号に記載されており、その開示は参照により全体が本明細書に組み込まれる。
金属接点365が第2の絶縁層355に配置されている場合がある。金属接点365は、ドレイン接点154、ゲート接点152及びソース接点156と、HEMTデバイスの他の部分との間の相互接続を提供する場合がある。金属接点365のそれぞれは、ドレイン接点154及び/又はソース接点156のそれぞれと直接に接触している場合がある。金属接点365は、例えば、銅、コバルト、金及び/又は複合金属を含む、金属又はその他の非常に導電性の材料を含む場合がある。
実例実施例が示されている添付の図面を参照して、本明細書には様々な実施例が説明されている。しかしながら、これらの実施例は異なる形式で具体化される場合があり、本明細書に示された実施例に限定されると解釈されるべきではない。むしろ、これらの実施例は、この開示が徹底的且つ完全であり、発明の概念を当業者に完全に伝達するように提供されている。本明細書に説明された実例実施例及び一般的原理及び特徴に対する様々な修正が、容易に明らかになるであろう。図面において、層及び領域のサイズ及び相対的サイズは縮尺通りに示されておらず、幾つかの例において、明確にするために誇張されている場合がある。
「第1」、「第2」などの用語は様々な要素を説明するために本明細書において使用される場合があるが、これらの要素はこれらの用語によって限定されるべきではないことが理解されるであろう。これらの用語は、1つの要素を別の要素から区別するためにのみ使用されている。例えば、本発明の範囲から逸脱することなく、第1の要素を第2の要素と言うことができ、同様に、第2の要素を第1の要素と言うことができる。本明細書において使用される場合、「及び/又は」という用語は、関連する列挙されたアイテムのうちの1つ又は複数のあらゆる及び全ての組合せを含む。
本明細書において使用された用語は、特定の実施例を説明するためのものでしかなく、発明の限定を意図したものではない。本明細書において使用される場合、「a」、「an」及び「the」という単数形は、文脈が明確にそうでないことを定めていない限り、複数形を含むことが意図されている。さらに、本明細書において使用されるときの「comprises」、「comprising」、「includes」及び/又は「including」という用語は、述べられた特徴、整数、ステップ、動作、要素及び/又は構成要素の存在を明示しており、1つ又は複数のその他の特徴、整数、ステップ、動作、要素、構成要素、及び/又はそれらのグループの存在又は追加を排除しないことがさらに理解されるであろう。
別段の定めがない限り、本明細書において使用される全ての用語(技術用語及び科学用語を含む)は、本発明が属する分野における当業者によって一般的に理解されるのと同じ意味を有する。さらに、本明細書において使用される用語は、本明細書及び関連技術の文脈におけるそれらの意味と一致する意味を有するものと解釈されるべきであり、本明細書において明らかにそのように定められていない限り、理想化された又は過剰に形式的な意味で解釈されないことが理解されるであろう。
層、領域又は基板などの要素が別の要素「の上に」ある、「に取り付けられている」、又は「の上に」延在すると言った場合、これらはその他の要素の上に直接あることができるか又は介在する要素が存在する場合もあることが理解されるであろう。対照的に、要素が別の要素「の上に直接」ある又は「に直接取り付けられている」又は「の上に直接」延在すると言った場合、介在する要素は存在しない。要素が別の要素に「接続」又は「結合」されていると言った場合、要素はその他の要素に直接接続又は結合されることができるか又は介在する要素が存在する場合があることも理解されるであろう。対照的に、要素が別の要素に「直接接続されている」又は「直接結合されている」と言った場合、介在する要素は存在しない。
「下方」又は「上方」又は「上側」又は「下側」又は「水平方向」又は「横方向」又は「垂直方向」などの相対的な用語は、図面に示された別の要素、層又は領域に対する1つの要素、層又は領域の関係を説明するために本明細書において使用されている場合がある。これらの用語は、図面に示された向きに加えてデバイスの異なる向きを包含することが意図されていることが理解されるであろう。
発明の実施例は、本発明の理想化された実施例(及び中間構造)の概略的な図である断面図に関して本明細書において説明されている。図面における層及び領域の厚さは、明確にするために誇張されている場合がある。加えて、例えば、製造技術及び/又は公差の結果としての図の形状からの変動が予想される。したがって、発明の実施例は、本明細書に示された領域の特定の形状に限定されると解釈されるべきではなく、例えば、製造から生じる形状の逸れを含む。点線によって示された要素は、示された実施例において選択的である場合がある。
同じ番号は、全体を通じて同じ要素を指す。したがって、同じ又は類似の番号は、対応する図面に言及又は説明されていないとしても、他の図面に関連して説明される場合がある。また、参照番号によって示されていない要素が、他の図面に関連して説明される場合がある。
図面及び明細書において、発明の典型的な実施例が開示されており、特定の用語が使用されているが、それらは、限定のためではなく、一般的及び説明的な意味でのみ使用されており、発明の範囲は、以下の請求項に示されている。
Claims (50)
- 高周波(RF)トランジスタ増幅器であって、
パッケージ・サブマウントと、
前記パッケージ・サブマウント上に電気絶縁部材及び1つ又は複数の伝導層を含むパッケージ・フレームであって、前記パッケージ・フレームが、前記パッケージ・サブマウントの表面を露出させている、パッケージ・フレームと、
前記パッケージ・サブマウントの前記表面上の、前記パッケージ・フレームに電気的に接続されたそれぞれの端子を備えるトランジスタ・ダイと、
前記トランジスタ・ダイを被覆する保護部材と、
前記保護部材の外側の前記パッケージ・フレームに取り付けられた1つ又は複数の電気部品と、を備える、高周波(RF)トランジスタ増幅器。 - 前記パッケージ・フレームが、実質的に前記パッケージ・サブマウントのエッジを超えて延びていない、請求項1に記載のRFトランジスタ増幅器。
- 前記パッケージ・フレームの前記1つ又は複数の伝導層が、前記トランジスタ・ダイのそれぞれの端子へのRF信号接続を提供し且つ前記保護部材の外側へ延びるそれぞれのリードを画定している、請求項2に記載のRFトランジスタ増幅器。
- 前記1つ又は複数の電気部品が、前記保護部材の外側において前記それぞれのリードに電気的に接続されている、請求項3に記載のRFトランジスタ増幅器。
- 前記1つ又は複数の電気部品が、RFトランジスタ増幅器のための入力、段間又は出力インピーダンス整合回路又は高調波終端回路の一部を画定している、請求項4に記載のRFトランジスタ増幅器。
- 前記トランジスタ・ダイの前記それぞれの端子が、それぞれの相互接続構造によってそれぞれのリードに電気的に接続されており、前記保護部材が、前記トランジスタ・ダイ及び前記それぞれの相互接続構造を被覆している、請求項3から5までのいずれか一項に記載のRFトランジスタ増幅器。
- 前記それぞれのリードが、実質的に前記パッケージ・サブマウントの前記エッジを超えて延びる電気接続を有さない、請求項3から5までのいずれか一項に記載のRFトランジスタ増幅器。
- 前記それぞれのリードに電気的に接続され且つ実質的に前記パッケージ・サブマウントの前記エッジを超えて延びる1つ又は複数の伝導性表面実装型部品をさらに備える、請求項3から5までのいずれか一項に記載のRFトランジスタ増幅器。
- 前記1つ又は複数の電気部品が、受動的及び/又は反応性表面実装型部品を含む、請求項1から8までのいずれか一項に記載のRFトランジスタ増幅器。
- 前記保護部材が、前記トランジスタ・ダイ及び前記パッケージ・フレームの少なくとも一部の上に延びる、排出され且つ硬化された封止材を含む、請求項1から9までのいずれか一項に記載のRFトランジスタ増幅器。
- 前記保護部材が、前記トランジスタ・ダイ及び前記パッケージ・フレームの少なくとも一部を被覆する蓋部材を含む、請求項1から9までのいずれか一項に記載のRFトランジスタ増幅器。
- 前記パッケージ・サブマウントが、RF回路基板における開口内に実装されるように構成されており、これにより、前記パッケージ・フレームが前記開口内に制限されている、請求項1から11までのいずれか一項に記載のRFトランジスタ増幅器。
- 高周波(RF)トランジスタ増幅器であって、
パッケージ・サブマウントと、
前記パッケージ・サブマウント上に電気絶縁部材及び1つ又は複数の伝導層を備えるパッケージ・フレームであって、前記パッケージ・フレームが、前記パッケージ・サブマウントの表面を露出させている、パッケージ・フレームと、
前記パッケージ・サブマウントの前記表面上の、前記パッケージ・フレームに電気的に接続されたそれぞれの端子を備えるトランジスタ・ダイと、を備え、
前記パッケージ・サブマウントが、RF回路基板における開口内に実装されるように構成されており、これにより、前記パッケージ・フレームが前記開口内に制限されている、高調波(RF)トランジスタ増幅器。 - 前記パッケージ・フレームが、実質的に前記パッケージ・サブマウントのエッジを超えて延びておらず、前記パッケージ・フレームの前記1つ又は複数の伝導層が、前記トランジスタ・ダイの前記それぞれの端子へのRF信号接続を提供するそれぞれのリードを画定している、請求項13に記載のRFトランジスタ増幅器。
- 前記パッケージ・フレームの前記それぞれのリードが、前記開口の外側の前記RF回路基板の表面と実質的に同一平面にある、請求項14に記載のRFトランジスタ増幅器。
- 前記それぞれのリードが、実質的に前記パッケージ・サブマウントの前記エッジを超えて延びる電気接続を有さない、請求項14又は15に記載のRFトランジスタ増幅器。
- 前記それぞれのリードを前記RF回路基板に電気的に接続し且つ実質的に前記パッケージ・サブマウントの前記エッジを超えて延びる1つ又は複数の伝導性表面実装型部品をさらに備える、請求項14又は15に記載のRFトランジスタ増幅器。
- 前記トランジスタ・ダイを被覆する保護部材と、
前記それぞれのリードに電気的に接続され且つ前記保護部材の外側の前記パッケージ・フレームに取り付けられた1つ又は複数の電気部品と、をさらに備える、請求項14から17までのいずれか一項に記載のRFトランジスタ増幅器。 - 前記1つ又は複数の電気部品が、前記RFトランジスタ増幅器のための入力、段間又は出力インピーダンス整合回路又は高調波終端回路の一部を画定している、請求項18に記載のRFトランジスタ増幅器。
- 前記トランジスタ・ダイの前記それぞれの端子が、それぞれの相互接続構造によって前記それぞれのリードに電気的に接続されており、前記保護部材が、前記トランジスタ・ダイ及び前記それぞれの相互接続構造を被覆している、請求項18又は19に記載のRFトランジスタ増幅器。
- 前記1つ又は複数の電気部品が、受動的及び/又は反応性表面実装型部品を含む、請求項18から20までのいずれか一項に記載のRFトランジスタ増幅器。
- 前記保護部材が、前記トランジスタ・ダイ及び前記パッケージ・フレームの少なくとも一部の上に延びる、排出され且つ硬化された封止材を含む、請求項18から21までのいずれか一項に記載のRFトランジスタ増幅器
- 前記保護部材が、前記トランジスタ・ダイ及び前記パッケージ・フレームの少なくとも一部を被覆する蓋部材を含む、請求項18から21までのいずれか一項に記載のRFトランジスタ増幅器。
- 前記RF回路基板をさらに備え、前記RF回路基板が、熱伝導性基板を含み、前記パッケージ・サブマウントが、前記RF回路基板における前記開口によって露出させられた前記熱伝導性基板の表面と接触している、請求項17から23までのいずれか一項に記載のRFトランジスタ増幅器。
- 高周波(RF)トランジスタ増幅器パッケージであって、
パッケージ・サブマウントと、
前記パッケージ・サブマウントの表面上のトランジスタ・ダイと、
前記パッケージ・サブマウントの前記表面の周縁部上の、電気絶縁部材及び前記トランジスタのそれぞれの端子に電気的に接続されたそれぞれのリードを画定する1つ又は複数の伝導層を含むパッケージ・フレームと、を備え、
前記それぞれのリードが、実質的に前記パッケージ・サブマウントのエッジを超えて延びる電気接続を有さない、高調波(RF)トランジスタ増幅器パッケージ。 - 前記パッケージ・フレームが、実質的に前記パッケージ・サブマウントのエッジを超えて延びておらず、前記それぞれのリードが、前記トランジスタ・ダイの前記それぞれの端子へのRF信号接続を提供する、請求項25に記載のRFトランジスタ増幅器。
- 前記トランジスタ・ダイを被覆する保護部材と、
前記それぞれのリードに電気的に接続され且つ前記保護部材の外側の前記パッケージ・フレームに取り付けられた1つ又は複数の電気部品と、をさらに備える、請求項26に記載のRFトランジスタ増幅器。 - 前記1つ又は複数の電気部品が、前記RFトランジスタ増幅器のための入力、段間又は出力インピーダンス整合回路又は高調波終端回路の一部を画定している、請求項27に記載のRFトランジスタ増幅器。
- 前記トランジスタ・ダイの前記それぞれの端子が、それぞれの相互接続構造によって前記それぞれのリードに電気的に接続されており、前記保護部材が、前記トランジスタ・ダイ及び前記それぞれの相互接続構造を被覆している、請求項27又は28に記載のRFトランジスタ増幅器。
- 前記1つ又は複数の電気部品が、受動的及び/又は反応性表面実装型部品を含む、請求項27から29までのいずれか一項に記載のRFトランジスタ増幅器。
- 前記保護部材が、前記トランジスタ・ダイ及び前記パッケージ・フレームの少なくとも一部の上に延びる、排出され且つ硬化された封止材を含む、請求項27から30までのいずれか一項に記載のRFトランジスタ増幅器。
- 前記保護部材が、前記トランジスタ・ダイ及び前記パッケージ・フレームの少なくとも一部を被覆する蓋部材を含む、請求項27から30までのいずれか一項に記載のRFトランジスタ増幅器。
- 前記パッケージ・サブマウントが、RF回路基板における開口内に実装されるように構成されており、これにより、前記パッケージ・フレームが前記開口内に制限されている、請求項25から32までのいずれか一項に記載のRFトランジスタ増幅器。
- 高周波(RF)トランジスタ増幅器であって、
パッケージ・サブマウントと、
前記パッケージ・サブマウント上に電気絶縁部材及び1つ又は複数の伝導層を含むパッケージ・フレームであって、前記パッケージ・フレームが、前記パッケージ・サブマウントの表面を露出させている、パッケージ・フレームと、
前記パッケージ・サブマウントの前記表面上の、前記パッケージ・フレームに電気的に接続されたそれぞれの端子を備えるトランジスタ・ダイと、
前記トランジスタ・ダイ及び前記パッケージ・フレーム上に延びる保護封止材と、を備える、高周波(RF)トランジスタ増幅器。 - 前記パッケージ・フレームが、実質的に前記パッケージ・サブマウントのエッジを超えて延びていない、請求項34に記載のRFトランジスタ増幅器。
- 前記パッケージ・フレームの前記1つ又は複数の伝導層が、前記トランジスタ・ダイの前記それぞれの端子へのRF信号接続を提供し且つ前記保護封止材の外側へ延びるそれぞれのリードを画定している、請求項35に記載のRFトランジスタ増幅器。
- 前記それぞれのリードに電気的に接続され且つ前記保護封止材の外側の前記パッケージ・フレームに取り付けられた1つ又は複数の電気部品をさらに備える、請求項36に記載のRFトランジスタ増幅器。
- 前記1つ又は複数の電気部品が、前記RFトランジスタ増幅器のための入力、段間又は出力インピーダンス整合回路又は高調波終端回路の一部を画定している、請求項37に記載のRFトランジスタ増幅器。
- 前記保護封止材が、前記トランジスタ・ダイを被覆する、排出され且つ硬化された封止材を含む、請求項34から37までのいずれか一項に記載のRFトランジスタ増幅器。
- 前記1つ又は複数の電気部品が、受動的及び/又は反応性表面実装型部品を含む、請求項37から39までのいずれか一項に記載のRFトランジスタ増幅器。
- 前記それぞれのリードが、実質的に前記パッケージ・サブマウントの前記エッジを超えて延びる電気接続を有さない、請求項36から40までのいずれか一項に記載のRFトランジスタ増幅器。
- 前記それぞれのリードに電気的に接続され且つ実質的に前記パッケージ・サブマウントの前記エッジを超えて延びる1つ又は複数の伝導性表面実装型部品をさらに備える、請求項36から40までのいずれか一項に記載のRFトランジスタ増幅器。
- 高周波(RF)トランジスタ増幅器を製造する方法であって、前記方法が、
パッケージ・サブマウントを提供することと、
前記パッケージ・サブマウント上にパッケージ・フレームを提供することであって、前記パッケージ・フレームが、電気絶縁部材及び1つ又は複数の伝導層を備え、前記パッケージ・フレームが、その中に前記パッケージ・サブマウントの表面を露出させる開口を備える、パッケージ・フレームを提供することと、
前記パッケージ・サブマウントの前記表面上にトランジスタ・ダイを提供することと、
前記パッケージ・フレームに前記トランジスタ・ダイのそれぞれの端子を電気的に接続することと、
前記パッケージ・サブマウントに保護部材を取り付けることであって、前記保護部材が、前記トランジスタ・ダイを被覆し且つ前記パッケージ・サブマウントの周縁部上の前記パッケージ・フレームの部分を露出させ、前記パッケージ・フレームの前記部分が、前記保護部材の外側に1つ又は複数の電気部品を装着するために十分な表面積を含む、保護部材を取り付けることと、を含む、高周波(RF)トランジスタ増幅器を製造する方法。 - 前記パッケージ・フレームの前記1つ又は複数の伝導層が、前記トランジスタ・ダイの前記それぞれの端子へのRF信号接続を提供し且つ前記パッケージ・フレームの前記部分に沿って延びるそれぞれのリードを画定している、請求項43に記載の方法。
- 前記保護部材によって露出させられた前記パッケージ・フレームの前記部分に前記1つ又は複数の電気部品を取り付けることであって、前記1つ又は複数の電気部品が、前記それぞれのリードに電気的に接続されている、前記1つ又は複数の電気部品を取り付けることをさらに含む、請求項44に記載の方法。
- 前記1つ又は複数の電気部品が、前記RFトランジスタ増幅器のための入力、段間又は出力インピーダンス整合回路又は高調波終端回路の一部を画定している、請求項43から45までのいずれか一項に記載の方法。
- 前記保護部材が、前記トランジスタ・ダイ及び前記パッケージ・フレームの少なくとも一部の上に延びる、排出され且つ硬化された封止材を含む、請求項43から46までのいずれか一項に記載の方法。
- 前記パッケージ・サブマウントをRF回路基板における開口内に実装することをさらに含み、これにより、前記パッケージ・フレームが前記RF回路基板における前記開口内に制限される、請求項43から47までのいずれか一項に記載の方法。
- 前記RF回路基板に前記それぞれのリードを電気的に接続し且つ実質的に前記パッケージ・サブマウントの前記エッジを超えて延びる1つ又は複数の伝導性表面実装型部品を提供することをさらに含む、請求項48に記載の方法。
- 前記それぞれのリードが沿って延びる前記パッケージ・フレームの前記部分が、前記RF回路基板における前記開口の外側の前記RF回路基板の表面と実質的に同一平面にある、請求項49に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US17/097,294 | 2020-11-13 | ||
US17/097,294 US20220157671A1 (en) | 2020-11-13 | 2020-11-13 | Packaged rf power device with pcb routing |
PCT/US2021/058582 WO2022103732A1 (en) | 2020-11-13 | 2021-11-09 | Packaged rf power device with pcb routing |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023549784A true JP2023549784A (ja) | 2023-11-29 |
Family
ID=78822607
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023528106A Pending JP2023549784A (ja) | 2020-11-13 | 2021-11-09 | Pcbルーティングを備えるパッケージングされたrf電力装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20220157671A1 (ja) |
EP (1) | EP4244890A1 (ja) |
JP (1) | JP2023549784A (ja) |
WO (1) | WO2022103732A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20240106397A1 (en) * | 2022-09-23 | 2024-03-28 | Wolfspeed, Inc. | Transistor amplifier with pcb routing and surface mounted transistor die |
Family Cites Families (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5210051A (en) | 1990-03-27 | 1993-05-11 | Cree Research, Inc. | High efficiency light emitting diodes from bipolar gallium nitride |
US5192987A (en) | 1991-05-17 | 1993-03-09 | Apa Optics, Inc. | High electron mobility transistor with GaN/Alx Ga1-x N heterojunctions |
US5393993A (en) | 1993-12-13 | 1995-02-28 | Cree Research, Inc. | Buffer structure between silicon carbide and gallium nitride and resulting semiconductor devices |
US5523589A (en) | 1994-09-20 | 1996-06-04 | Cree Research, Inc. | Vertical geometry light emitting diode with group III nitride active layer and extended lifetime |
DE19639025C2 (de) * | 1996-09-23 | 1999-10-28 | Siemens Ag | Chipmodul und Verfahren zur Herstellung eines Chipmoduls |
US6316793B1 (en) | 1998-06-12 | 2001-11-13 | Cree, Inc. | Nitride based transistors on semi-insulating silicon carbide substrates |
SE517455C2 (sv) * | 1999-12-15 | 2002-06-11 | Ericsson Telefon Ab L M | Effekttransistormodul, effektförstärkare samt förfarande för framställning därav |
US6548333B2 (en) | 2000-12-01 | 2003-04-15 | Cree, Inc. | Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment |
TW575949B (en) * | 2001-02-06 | 2004-02-11 | Hitachi Ltd | Mixed integrated circuit device, its manufacturing method and electronic apparatus |
US6455925B1 (en) * | 2001-03-27 | 2002-09-24 | Ericsson Inc. | Power transistor package with integrated flange for surface mount heat removal |
US7030428B2 (en) | 2001-12-03 | 2006-04-18 | Cree, Inc. | Strain balanced nitride heterojunction transistors |
WO2005024946A1 (ja) * | 2003-09-04 | 2005-03-17 | Renesas Technology Corp. | 半導体装置およびその製造方法 |
US7501669B2 (en) | 2003-09-09 | 2009-03-10 | Cree, Inc. | Wide bandgap transistor devices with field plates |
US7045404B2 (en) | 2004-01-16 | 2006-05-16 | Cree, Inc. | Nitride-based transistors with a protective layer and a low-damage recess and methods of fabrication thereof |
US7615774B2 (en) | 2005-04-29 | 2009-11-10 | Cree.Inc. | Aluminum free group III-nitride based high electron mobility transistors |
US7544963B2 (en) | 2005-04-29 | 2009-06-09 | Cree, Inc. | Binary group III-nitride based high electron mobility transistors |
US7548112B2 (en) | 2005-07-21 | 2009-06-16 | Cree, Inc. | Switch mode power amplifier using MIS-HEMT with field plate extension |
US7592211B2 (en) | 2006-01-17 | 2009-09-22 | Cree, Inc. | Methods of fabricating transistors including supported gate electrodes |
US7709269B2 (en) | 2006-01-17 | 2010-05-04 | Cree, Inc. | Methods of fabricating transistors including dielectrically-supported gate electrodes |
WO2008007257A2 (en) * | 2006-06-20 | 2008-01-17 | Nxp B.V. | Integrated circuit and assembly therewith |
EP2414801B1 (en) * | 2009-03-30 | 2021-05-26 | QUALCOMM Incorporated | Chip package with stacked processor and memory chips |
JP5051189B2 (ja) * | 2009-07-10 | 2012-10-17 | アイシン・エィ・ダブリュ株式会社 | 電子回路装置 |
EP2680811B1 (en) * | 2011-03-01 | 2018-04-11 | DSM IP Assets B.V. | Novel use of steviol |
US8884415B2 (en) * | 2013-02-28 | 2014-11-11 | Nxp B.V. | IC package with stainless steel leadframe |
US9401682B2 (en) * | 2014-04-17 | 2016-07-26 | Freescale Semiconductor, Inc. | Structure for a radio frequency power amplifier module within a radio frequency power amplifier package |
US10225922B2 (en) * | 2016-02-18 | 2019-03-05 | Cree, Inc. | PCB based semiconductor package with impedance matching network elements integrated therein |
US9979361B1 (en) * | 2016-12-27 | 2018-05-22 | Nxp Usa, Inc. | Input circuits for RF amplifier devices, and methods of manufacture thereof |
US20190103365A1 (en) * | 2017-09-29 | 2019-04-04 | Nxp Usa, Inc. | Selectively shielded semiconductor package |
JP7085908B2 (ja) * | 2018-06-13 | 2022-06-17 | 住友電工デバイス・イノベーション株式会社 | 半導体装置 |
US11012035B2 (en) * | 2019-05-15 | 2021-05-18 | Nxp Usa, Inc. | Amplifier devices with input transient termination |
-
2020
- 2020-11-13 US US17/097,294 patent/US20220157671A1/en active Pending
-
2021
- 2021-11-09 EP EP21820386.7A patent/EP4244890A1/en active Pending
- 2021-11-09 WO PCT/US2021/058582 patent/WO2022103732A1/en active Application Filing
- 2021-11-09 JP JP2023528106A patent/JP2023549784A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
EP4244890A1 (en) | 2023-09-20 |
WO2022103732A1 (en) | 2022-05-19 |
US20220157671A1 (en) | 2022-05-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI798670B (zh) | 堆疊式射頻電路拓撲 | |
TWI822112B (zh) | 在電晶體晶粒之閘極及/或汲極上通過穿碳化矽通孔進行堆疊式射頻電路拓撲 | |
US20210313293A1 (en) | Rf amplifier devices and methods of manufacturing | |
US11837457B2 (en) | Packaging for RF transistor amplifiers | |
US20210313283A1 (en) | Multi level radio frequency (rf) integrated circuit components including passive devices | |
US20240088838A1 (en) | Group iii nitride-based radio frequency transistor amplifiers having source, gate and/or drain conductive vias | |
US11670605B2 (en) | RF amplifier devices including interconnect structures and methods of manufacturing | |
CN115362545A (zh) | 具有背侧源极、栅极和/或漏极端子的基于iii族氮化物的射频放大器 | |
WO2024064571A1 (en) | Transistor amplifier with pcb routing and surface mounted transistor die | |
US20230327624A1 (en) | Rf amplifier devices and methods of manufacturing including modularized designs with flip chip interconnections and integration into packaging | |
JP2023549784A (ja) | Pcbルーティングを備えるパッケージングされたrf電力装置 | |
WO2023249863A1 (en) | Packages with backside mounted die and exposed die interconnects and methods of fabricating the same | |
US20220321071A1 (en) | Rf amplifier devices and methods of manufacturing including modularized designs with flip chip interconnections | |
US20230421119A1 (en) | Semiconductor device packages with exposed heat dissipating surfaces and methods of fabricating the same | |
CN116235299A (zh) | 射频晶体管放大器封装 | |
US20230420430A1 (en) | Modular power transistor component assemblies with flip chip interconnections | |
US11621322B2 (en) | Die-to-die isolation structures for packaged transistor devices | |
US20240105692A1 (en) | Packaged flip chip radio frequency transistor amplifier circuits | |
TW202420508A (zh) | 具覆晶互連的模組式功率電晶體組件總成 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230706 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240711 |