JP2023549784A - Ｐｃｂルーティングを備えるパッケージングされたｒｆ電力装置 - Google Patents

Ｐｃｂルーティングを備えるパッケージングされたｒｆ電力装置 Download PDF

Info

Publication number
JP2023549784A
JP2023549784A JP2023528106A JP2023528106A JP2023549784A JP 2023549784 A JP2023549784 A JP 2023549784A JP 2023528106 A JP2023528106 A JP 2023528106A JP 2023528106 A JP2023528106 A JP 2023528106A JP 2023549784 A JP2023549784 A JP 2023549784A
Authority
JP
Japan
Prior art keywords
package
transistor
submount
transistor amplifier
package frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023528106A
Other languages
English (en)
Inventor
マーベル、マーヴィン
ナヴァ、メルヴィン
フィッシャー、ジェレミー
コムポッシュ、アレクサンダー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Wolfspeed Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wolfspeed Inc filed Critical Wolfspeed Inc
Publication of JP2023549784A publication Critical patent/JP2023549784A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4817—Conductive parts for containers, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/021—Components thermally connected to metal substrates or heat-sinks by insert mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10363—Jumpers, i.e. non-printed cross-over connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Amplifiers (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

高周波（ＲＦ）トランジスタ増幅器は、パッケージ・サブマウントと、パッケージ・サブマウント上に電気絶縁部材及び１つ又は複数の伝導層を含み且つパッケージ・サブマウントの表面を露出させているパッケージ・フレームと、パッケージ・サブマウントの表面上の、パッケージ・フレームに電気的に接続されたそれぞれの端子を備えるトランジスタ・ダイと、トランジスタ・ダイを被覆する保護部材と、保護部材の外側のパッケージ・フレームに取り付けられた１つ又は複数の電気部品と、を備える。関連するＲＦ電力デバイス・パッケージ及び製造方法も説明されている。

Description

優先権の主張
本願は、その開示の全体が参照により本明細書に組み込まれる、２０２０年１１月１３日に出願された米国特許出願第１７／０９７，２９４号の優先権を主張するものである。
本開示は、概して、高周波（「ＲＦ」）トランジスタ装置、より具体的には、パッケージングされたＲＦトランジスタ装置に関する。
ＵＨＦ（０．３～１ＧＨｚ）、Ｌ－帯（１～２ＧＨｚ）、Ｒ－帯（１．７～２．６ＧＨｚ）、Ｓ－帯（２～４ＧＨｚ）及びＸ－帯（８～１２ＧＨｚ）などの高周波数において動作しながら高出力取扱い能力を要求する電気回路は、近年、より普及するようになった。特に、ＲＦ信号を無線（マイクロ波を含む）周波数において増幅するために使用されるＲＦ電力増幅器の高い需要が存在する場合がある。これらのＲＦ電力増幅器は、高い信頼性と良好な直線性を示し且つ高出力電力レベルを取り扱う必要がある場合がある。
ＲＦ電力増幅器は、シリコンにおいて、又は炭化ケイ素（「ＳｉＣ」）及びＩＩＩ族窒化物材料などの広バンドギャップ半導体材料（すなわち、１．４０ｅＶよりも大きなバンドギャップを有する）を使用して、実装される場合がある。本明細書において使用される場合、「ＩＩＩ族窒化物」という用語は、窒素と、周期表のＩＩＩ族における元素、通常は、アルミニウム（Ａｌ）、ガリウム（Ｇａ）及び／又はインジウム（Ｉｎ）との間に形成される半導体化合物を指す。ＩＩＩ族元素は、窒素と結合し、二元化合物（例えば、ＧａＮ）、三元化合物（例えば、ＡｌＧａＮ、ＡｌＩｎＮ）及び四元化合物（例えば、ＡｌＩｎＧａＮ）を形成することができる。これらの化合物は、１モルの窒素が合計で１モルのＩＩＩ族元素と組み合わされる実験式を有する。
シリコンベースのＲＦ電力増幅器は、典型的には、横方向拡散金属酸化物半導体（「ＬＤＭＯＳ」）トランジスタを使用して実装される。シリコンＬＤＭＯＳ ＲＦ電力増幅器は、高レベルの直線性を示すことができ、製造するのが比較的安価である場合がある。ＩＩＩ族窒化物ベースＲＦ電力増幅器は、典型的には、高電子移動度トランジスタ（「ＨＥＭＴ」）を使用して実装され、主に、ＬＤＭＯＳ ＲＦ電力増幅器が固有の性能限界を有する場合がある高出力及び／又は高周波数動作を要求する用途において使用される。
ＲＦ電力増幅器は、１つ又は複数の増幅器ステージを含む場合があり、各ステージは典型的にはトランジスタ増幅器として実装されている。出力電力及び電流取扱い能力を増大するために、ＲＦ電力増幅器は、典型的には、「ユニットセル」構成で実装されており、この構成では、多数の個々の「ユニットセル」トランジスタ構造が電気的に並列で配置されている。ＲＦ電力増幅器は、１つの集積された回路チップ又は「ダイ」として実装される場合があるか、又は複数のダイを含む場合がある。ダイ又はチップは、その上に電子回路素子が製造されている半導体材料の小さなブロック又はその他の基板を指す場合がある。多数のＲＦトランジスタ・ダイが使用される場合、それらは直列及び／又は並列で接続される場合がある。
ＲＦ電力増幅器は、しばしば、アクティブ・トランジスタ・ダイ（例えば、ＭＯＳＦＥＴ、ＨＥＭＴ、ＬＤＭＯＳなどを含む）と基本動作周波数におけるＲＦ信号のためにそれに接続された伝送線路との間のインピーダンス整合を改善するように設計されたインピーダンス整合回路などの整合回路、並びに第２次及び第３次高調波などの、デバイス動作中に生成される場合がある高調波を少なくとも部分的に終了させるように設計された高調波終了回路を含む。高調波の終了は、相互変調ひずみ産物の生成にも影響する。
ＲＦトランジスタ・ダイ及びインピーダンス整合及び／又は高調波終了回路は、集積回路デバイスパッケージ内に封入される場合がある。集積回路パッケージングは、ダイを物理的損傷及び／又は腐食から保護し且つ外部回路への接続のための電気接点を支持する支持ケース又はパッケージ内に１つ又は複数のダイを封入することを指す場合がある。集積回路デバイスパッケージにおける入力及び出力インピーダンス整合回路は、典型的には、アクティブ・トランジスタ・ダイのインピーダンスを固定値に整合させるように構成されたインピーダンス整合回路の少なくとも一部を提供するインダクタ－コンデンサ（ＬＣ）ネットワークを含む。パッケージは、典型的には、その上にダイが取り付けられた導電性アタッチメント面又は「フランジ」、及びダイを封止し且つ湿気及びダスト粒子から保護する、プラスチック又はセラミックなどの、電気的に絶縁性の保護材料を含む。導電性リード（本明細書では、パッケージ・リード又はＲＦリードとも呼ばれる）がパッケージから延在する場合があり、ＲＦトランジスタ増幅器を入力及び出力ＲＦ伝送線路及びバイアス電圧源などの外部回路素子に電気的に接続するために使用される。
上述のように、ＩＩＩ族窒化物ベースＲＦ電力増幅器は、しばしば、高電力及び／又は高周波数用途において使用される。典型的には、動作中、ＩＩＩ族窒化物ベースＲＦトランジスタ・ダイ内では高レベルの熱が発生する。ＲＦトランジスタ・ダイが高温になりすぎると、ＲＦトランジスタ増幅器の性能（例えば、出力電力、効率、直線性、ゲインなど）が低下する場合がある及び／又はＲＦトランジスタ・ダイが損傷される場合がある。これにより、ＩＩＩ族窒化物ベースＲＦ電力増幅器は、典型的には、熱除去のために最適化される場合があるパッケージに取り付けられる。
幾つかのパッケージ設計において、パッケージのフランジは、本明細書では「ヒート・スラグ」又は「ヒート・シンク」とも呼ばれる熱伝導性基板を含む。パッケージレベルヒート・スラグは、集積回路から外部ヒート・シンクに向かって熱を引き出すように設計されている。典型的には、ヒート・スラグは、熱伝導性材料（例えば、金属）から形成されている。幾つかのパッケージ構成において、ヒート・スラグは、その上に取り付けられたダイに基準電位（例えば、接地）を提供する電気端子としても機能する。例えば、フランジは、ダイのためのアタッチメント面及びヒート・スラグの両方を提供する、ＣＰＣ（銅、銅－モリブデン、銅ラミネート構造）又は銅フランジである場合がある。
１つの半導体パッケージ設計は、成形設計（又は「オーバーモールド」パッケージ）であり、この設計では、プラスチック又はその他の非導電性封入材料が、ヒート・スラグ上に直接に成形され（例えば、射出成形又はトランスファ成形によって）、これにより、ＲＦトランジスタ・ダイ及び／又はその他の集積回路及び関連する電気接続並びに少なくともヒート・スラグの一部に直接接触し且つこれらを封入するソリッド構造を形成する。
別の半導体パッケージ設計は、「オープン・エア・キャビティ」又は「オープン・キャビティ」パッケージであり、この場合、（典型的にはセラミックの）蓋が、金属ヒート・スラグ上に配置され、取り付けられる。セラミック蓋は、ＲＦトランジスタ・ダイ及び／又はその他の集積回路及び関連する電気接続部を含むオープン・エア・キャビティを封止する。
図１Ａは、パッケージ・サブマウント１７６によって提供される導電性取付け面又はフランジに取り付けられたトランジスタ・ダイ１１０及び整合回路（例としてチップ・キャパシタ１９０、１９２として示されている）を含む従来のオープン・キャビティＲＦ電力増幅器パッケージ１７０（例として熱的に強化されたパッケージとして示されている）の概略的な側面図である。オープン・キャビティ・パッケージ１７０は、サブマウント１７６上に蓋部材１７９（例えば、アルミナなどのセラミック蓋）及び側壁部材（例えば、プリント回路基板（ＰＣＢ）１７７）を含む。ＰＣＢ１７７の蓋１７９及び側壁は、本明細書ではパッケージの構成要素とも呼ばれる、トランジスタ・ダイ１１０及び／又はその他の集積回路並びに関連する電気接続１２５を含むオープン・エア・キャビティを封止している。図１Ａの例において、ＰＣＢ１７７は、構成要素の周囲に「ウインドウ・フレーム」１７５を提供し、入力及び出力リード１７２及び１７４を提供する伝導層又はトレース１７３（例えば、銅クラッディング）を支持している。
図１Ｂは、ＲＦ回路基板１８０上に取り付けられた図１Ａのパッケージ１７０の概略的な側面図である。入力及び出力リード１７２及び１７４は、パッケージ１７０を接続ＲＦ回路基板１８０の構造１８７（例えば、ＰＣＢ層）上のそれぞれの伝導層又はトレース１８３（例えば、銅クラッディング）に接続し、整合回路１９０及び１９２を介してダイ１１０へ及びダイ１１０からＲＦ信号接続を提供する。ＲＦ回路基板１８０は、フランジ１７６を受け入れるようにサイズ決めされた開口１８１を含み、これにより、フランジ１７６の底面は、ＲＦ回路基板１８０を支持する層又はその一部であってよいヒート・シンク１８６に接触してよい。
幾つかの実施例によれば、高周波（ＲＦ）トランジスタ増幅器は、パッケージ・サブマウントと、パッケージ・サブマウント上に電気的絶縁部材及び１つ又は複数の伝導層を含むパッケージ・フレームとを含む。パッケージ・フレームは、パッケージ・サブマウントの表面を露出させている。トランジスタ・ダイは、パッケージ・サブマウントの表面上に設けられており、パッケージ・フレームに電気的に接続されたそれぞれの端子を含む。保護部材は、トランジスタ・ダイを被覆している。１つ又は複数の部品が、保護部材の外側のパッケージ・フレームに取り付けられている。
幾つかの実施例において、パッケージ・フレームは、実質的にパッケージ・サブマウントのエッジを超えて延びていなくてよい。
幾つかの実施例において、パッケージ・サブマウントの周囲は、保護部材を有さなくてよい。
幾つかの実施例において、パッケージ・フレームの１つ又は複数の伝導層は、トランジスタ・ダイのそれぞれの端子へのＲＦ信号接続を提供し且つ保護部材の外側に延びるそれぞれのリードを画定してよい。
幾つかの実施例において、１つ又は複数の構成要素は、保護部材の外側のそれぞれのリードに電気的に接続されてよい。
幾つかの実施例において、１つ又は複数の電気部品は、ＲＦトランジスタ増幅器のための入力、段間、又は出力インピーダンス整合回路又は高調波終端回路の一部を画定してよい。
幾つかの実施例において、パッケージ・サブマウントの表面は、表面上に直接、入力、段間、又は出力インピーダンス整合回路又は高調波終端回路の一部を有さなくてよい。
幾つかの実施例において、１つ又は複数の電気部品は、表面実装型デバイスであってよく、入力又は出力整合回路又は高調波終端回路は、表面実装型デバイスが電気的に接続されるパッケージ・サブマウント上の伝導性トレースをさらに含んでよい。
幾つかの実施例において、１つ又は複数の電気部品は、パッケージ・サブマウントの表面上に直接延びていてなくてよい又はパッケージ・サブマウントの表面と直接接触していなくてよい。
幾つかの実施例において、トランジスタ・ダイのそれぞれの端子は、それぞれの相互接続構造によってそれぞれのリードに電気的に接続されてよく、保護部材は、トランジスタ・ダイ及びそれぞれの相互接続構造を被覆してよい。
幾つかの実施例において、入力、段間、又は出力インピーダンス整合回路又は高調波終端回路は、ワイヤ・ボンドを有さなくてよい。
幾つかの実施例において、それぞれのリードは、実質的にパッケージ・サブマウントのエッジを超えて延びる電気接続を有さない。
幾つかの実施例において、それぞれのリードは、パッケージ・サブマウントのエッジ内に制限されてよい。
幾つかの実施例において、１つ又は複数の伝導性表面実装部品は、それぞれのリードに電気的に接続されてよく、実質的にパッケージ・サブマウントのエッジを超えて延びていてよい。
幾つかの実施例において、１つ又は複数の伝導性表面実装部品は、導電性シム及び／又は反応性表面実装部品を含んでよい。
幾つかの実施例において、１つ又は複数の電気部品は、受動的及び／又は反応性表面実装部品を含んでよい。
幾つかの実施例において、保護部材は、トランジスタ・ダイ及び少なくともパッケージ・フレームの一部の上に延びる、排出され且つ硬化された封止材であってよい。
幾つかの実施例において、パッケージ・フレームは、パッケージ・フレームに取り付けられた蓋部材を有さなくてよい。
幾つかの実施例において、保護部材は、トランジスタ・ダイ及び少なくともパッケージ・フレームの一部を被覆する蓋部材であってよい。
幾つかの実施例において、パッケージ・サブマウントは、ＲＦ回路基板における開口内に実装されるように構成されてよく、これにより、パッケージ・フレームが開口内に制限されている。
幾つかの実施例によれば、高周波（ＲＦ）トランジスタ増幅器は、パッケージ・サブマウントと、パッケージ・サブマウント上に電気絶縁部材及び１つ又は複数の伝導層を含むパッケージ・フレームであって、パッケージ・フレームがパッケージ・サブマウントの表面を露出させている、パッケージ・フレームと、パッケージ・サブマウントの表面上にあり且つパッケージ・フレームに電気的に接続されたそれぞれの端子を含むトランジスタ・ダイと、を含む。パッケージ・サブマウントは、ＲＦ回路基板における開口内に実装されるように構成されており、これにより、パッケージ・フレームが開口内に制限されている。
幾つかの実施例において、パッケージ・フレームは、実質的にパッケージ・サブマウントのエッジを超えて延びていなくてよい。パッケージ・フレームの１つ又は複数の伝導層は、それぞれのトランジスタ・ダイのそれぞれの端子へのＲＦ信号接続を提供するそれぞれのリードを画定してよい。
幾つかの実施例において、パッケージのそれぞれのリードは、開口の外側のＲＦ回路基板の表面と実質的に同一平面にあってよい。
幾つかの実施例において、それぞれのリードは、実質的にパッケージ・サブマウントのエッジを超えて延びる電気接続を有さなくてよい。
幾つかの実施例において、１つ又は複数の伝導性表面実装部品は、それぞれのリードをＲＦ回路基板に電気的に接続してよく、実質的にパッケージ・サブマウントのエッジを超えて延びていてよい。
幾つかの実施例において、保護部材は、トランジスタ・ダイを被覆してよく、１つ又は複数の電気部品は、それぞれのリードに電気的に接続されてよく、保護部材の外側のパッケージ・フレームに取り付けられてよい。
幾つかの実施例において、１つ又は複数の電気部品は、ＲＦトランジスタ増幅器のための入力、段間、又は出力インピーダンス整合回路又は高調波終端回路の一部を画定してよい。
幾つかの実施例において、トランジスタ・ダイのそれぞれの端子は、それぞれの相互接続構造によってそれぞれのリードに電気的に接続されてよく、保護部材は、トランジスタ・ダイ及びそれぞれの相互接続構造を被覆してよい。
幾つかの実施例において、１つ又は複数の電気部品は、受動的及び／又は反応性表面実装部品であってよい。
幾つかの実施例において、保護部材は、トランジスタ・ダイ及び少なくともパッケージ・フレームの一部の上に延びる、排出され且つ硬化された封止材であってよい。
幾つかの実施例において、保護部材は、トランジスタ・ダイ及び少なくともパッケージ・フレームの一部を被覆する蓋部材であってよい。
幾つかの実施例において、増幅器は、ＲＦ回路基板をさらに含んでよく、ＲＦ回路基板は、熱伝導性基板を含み、パッケージ・サブマウントは、ＲＦ回路基板における開口によって露出させられた熱伝導性基板の表面と接触している。
幾つかの実施例によれば、高周波（ＲＦ）トランジスタ増幅器パッケージは、パッケージ・サブマウントと、パッケージ・サブマウントの表面上のトランジスタ・ダイと、パッケージ・サブマウントの表面の周縁部上のパッケージ・フレームとを含む。パッケージ・フレームは、電気絶縁部材と、トランジスタ・ダイのそれぞれの端子に電気的に接続されたそれぞれのリードを画定する１つ又は複数の伝導層とを含む。それぞれのリードは、実質的にパッケージ・サブマウントのエッジを超えて延びる電気接続を有さない。
幾つかの実施例において、パッケージ・フレームは、実質的にパッケージ・サブマウントのエッジを超えて延びていなくてよく、それぞれのリードは、トランジスタ・ダイのそれぞれの端子へのＲＦ信号接続を提供してよい。
幾つかの実施例において、保護部材は、トランジスタ・ダイを被覆してよく、１つ又は複数の電気部品は、それぞれのリードに電気的に接続されてよく、保護部材の外側のパッケージ・フレームに取り付けられてよい。
幾つかの実施例において、１つ又は複数の電気部品は、ＲＦトランジスタ増幅器のための入力、段間、又は出力インピーダンス整合回路又は高調波終端回路の一部を画定してよい。
幾つかの実施例において、トランジスタ・ダイのそれぞれの端子は、それぞれの相互接続構造によってそれぞれのリードに電気的に接続されてよく、保護部材は、トランジスタ・ダイ及びそれぞれの相互接続構造を被覆してよい。
幾つかの実施例において、１つ又は複数の電気部品は、受動的及び／又は反応性表面実装部品であってよい。
幾つかの実施例において、保護部材は、トランジスタ・ダイ及び少なくともパッケージ・フレームの一部の上に延びる、排出され且つ硬化された封止材であってよい。
幾つかの実施例において、保護部材は、トランジスタ・ダイ及び少なくともパッケージ・フレームの一部を被覆する蓋部材であってよい。
幾つかの実施例において、パッケージ・サブマウントは、ＲＦ回路基板における開口内に実装されるように構成されてよく、これにより、パッケージ・フレームが開口内に制限されている。
幾つかの実施例において、ＲＦトランジスタ増幅器パッケージは、パッケージ・サブマウントのエッジを超えて延びる電気接続を有さなくてよい。
幾つかの実施例によれば、高周波（ＲＦ）トランジスタ増幅器は、パッケージ・サブマウントと、パッケージ・サブマウント上に電気絶縁部材及び１つ又は複数の伝導層を含むパッケージ・フレームであって、パッケージ・フレームがパッケージ・サブマウントの表面を露出させている、パッケージ・フレームと、パッケージ・サブマウントの表面上にあり且つパッケージ・フレームに電気的に接続されたそれぞれの端子を含むトランジスタ・ダイと、トランジスタ・ダイ及びパッケージ・フレーム上に延びる保護封止材とを含む。
幾つかの実施例において、保護封止材は、トランジスタ・ダイを被覆する、排出され且つ硬化された封止材であってよい。
幾つかの実施例において、パッケージ・フレームは、実質的にパッケージ・サブマウントのエッジを超えて延びていなくてよい。
幾つかの実施例において、パッケージ・フレームの１つ又は複数の伝導層は、トランジスタのそれぞれの端子へのＲＦ信号接続を提供し且つ保護封止材の外側に延びるそれぞれのリードを画定してよい。
幾つかの実施例において、１つ又は複数の電気部品は、それぞれのリードに電気的に接続され且つ保護封止材の外側のパッケージ・フレームに取り付けられてよい。
幾つかの実施例において、１つ又は複数の電気部品は、ＲＦトランジスタ増幅器のための入力、段間、又は出力インピーダンス整合回路又は高調波終端回路の一部を画定してよい。
幾つかの実施例において、１つ又は複数の電気部品は、受動的及び／又は反応性表面実装部品であってよい。
幾つかの実施例において、それぞれのリードは、実質的にパッケージ・サブマウントのエッジを超えて延びる電気接続を有さなくてよい。
幾つかの実施例において、１つ又は複数の伝導性表面実装部品は、それぞれのリードに電気的に接続されてよく、実質的にパッケージ・サブマウントのエッジを超えて延びていてよい。
幾つかの実施例によれば、高周波（ＲＦ）トランジスタ増幅器を製造する方法は、パッケージ・サブマウントを提供することと、パッケージ・サブマウント上にパッケージ・フレームを提供することであって、パッケージ・フレームが、電気絶縁部材及び１つ又は複数の伝導層を含み、パッケージ・フレームが、その中にサブマウントの表面を露出させる開口を含む、提供することと、サブマウントの表面上にトランジスタ・ダイを提供することと、トランジスタ・ダイのそれぞれの端子をパッケージ・フレームに電気的に接続することと、保護部材をパッケージ・サブマウントに取り付けることと、を含む。保護部材は、トランジスタ・ダイを被覆し、パッケージ・サブマウントの周縁部においてパッケージ・フレームの一部を露出させる。パッケージ・フレームの一部は、１つ又は複数の電気部品を装着するために十分な表面積を有する。
幾つかの実施例において、パッケージ・フレームの１つ又は複数の伝導層は、トランジスタ・ダイのそれぞれの端子へのＲＦ信号接続を提供し且つパッケージ・フレームの部分に沿って延びるそれぞれのリードを画定してよい。
幾つかの実施例において、方法は、保護部材によって露出させられたパッケージ・フレームの部分に１つ又は複数の電気部品を取り付けることをさらに含み、１つ又は複数の電気部品はそれぞれのリードに電気的に接続されている。
幾つかの実施例において、１つ又は複数の電気部品は、ＲＦトランジスタ増幅器のための入力、段間、出力インピーダンス整合回路又は高調波終端回路の一部を画定してよい。
幾つかの実施例において、保護部材は、トランジスタ・ダイ及び少なくともパッケージ・フレームの一部の上に延びる、排出され且つ硬化された封止材であってよい。
幾つかの実施例において、方法は、ＲＦ回路基板における開口内にパッケージ・サブマウントを実装することを含み、これにより、パッケージ・フレームが開口内に制限されている。
幾つかの実施例において、方法は、それぞれのリードをＲＦ回路基板に電気的に接続し且つ実質的にパッケージ・サブマウントのエッジを超えて延びる１つ又は複数の伝導性表面実装部品を提供することをさらに含んでよい。
幾つかの実施例において、それぞれのリードが沿って延びているパッケージ・フレームの部分が、開口の外側のＲＦ回路基板の表面と実質的に同一平面にあってよい。
幾つかの実施例において、トランジスタ・ダイは、窒化ガリウムベース高電子移動度トランジスタ（ＨＥＭＴ）であってよい。
幾つかの実施例において、トランジスタ・ダイは、シリコンベース横方向拡散金属酸化物半導体（ＬＤＭＯＳ）トランジスタである場合がある。
幾つかの実施例において、トランジスタ・ダイは、２．５～２．７ＧＨｚ、３．４～４．２ＧＨｚ又は５．１～５．８ＧＨｚの周波数帯のうちの１つ又は複数の少なくとも一部において動作するように構成されている場合がある。
幾つかの実施例において、トランジスタ・ダイは、１０ＧＨｚよりも高い周波数において動作するように構成されている場合がある。
幾つかの実施例によるその他のデバイス、装置及び／又は方法は、以下の図面及び詳細な説明を検討することによって当業者に明らかになるであろう。全てのこのような追加的な実施例は、上記実施例のあらゆる及び全ての組合せに加えて、この説明に含まれ、発明の範囲に含まれ且つ添付の請求項によって保護されることが意図されている。
従来のオープン・キャビティＲＦ電力増幅器パッケージの概略的な側面図である。 ＲＦ回路基板上に実装された従来のオープン・キャビティＲＦ電力増幅器パッケージの概略的な側面図である。 本開示の様々な実施例によるＲＦトランジスタ・ダイの概略的な断面図である。 本開示の様々な実施例によるＲＦトランジスタ・ダイ・ユニット・セルの概略的な断面図であり、この断面は、図２Ａの線Ｂ－Ｂ’に沿って見たものである。 本開示の様々な実施例によるＲＦ電力増幅器パッケージの概略的な側面図である。 本開示の様々な実施例によるＲＦ電力増幅器パッケージの概略的な側面図である。 本開示の様々な実施例によるＲＦ電力増幅器パッケージの概略的な側面図である。 本開示の様々な実施例によるパッケージの露出した表面上に表面実装部品を含むＲＦ電力増幅器パッケージの概略的な側面図である。 本開示の様々な実施例によるパッケージの露出した表面上に表面実装部品を含むＲＦ電力増幅器パッケージの概略的な側面図である。 本開示の様々な実施例によるパッケージの露出した表面上に表面実装部品を含むＲＦ電力増幅器パッケージの概略的な側面図である。 本開示の様々な実施例によるパッケージ－基板接続のために使用される導電性シムを備える、ＲＦ回路基板上に実装されたＲＦ電力増幅器パッケージの概略的な側面図である。 本開示の様々な実施例によるパッケージ－基板接続のために使用される表面実装部品を備える、ＲＦ回路基板上に実装されたＲＦ電力増幅器パッケージの概略的な側面図である。 本開示の様々な実施例によるＲＦ電力増幅器パッケージを製造する方法を示す概略的な斜視図である。 本開示の様々な実施例によるＲＦ電力増幅器パッケージを製造する方法を示す概略的な斜視図である。 本開示の様々な実施例によるＲＦ電力増幅器パッケージを製造する方法を示す概略的な斜視図である。 本開示の様々な実施例によるＲＦ電力増幅器パッケージを製造する方法を示す概略的な斜視図である。 図１０のＲＦ電力増幅器パッケージとＲＦ回路基板との間のパッケージ－基板接続を示す、拡大した概略的な斜視図である。
本開示の幾つかの実施例は、パッケージをＲＦ回路基板に実装することに関する機械的問題などの既存のＲＦ電力装置パッケージ構成によって提示され得る課題から生じ得る。特に、ＲＦ回路基板の伝導性トレース又は伝導性トップ・クラッディングに対するパッケージ・リードの不整列、及び／又はＲＦ回路基板における開口の底部に対するパッケージ・サブマウントの底部の不整列が、問題となり得る。例えば、図１Ｂに示したように、ＲＦ回路基板１８０における開口１８１は、サブマウント又はフランジ１７６の寸法と比較して比較的大きい場合があり、パッケージ１７０のフランジ１７６の境界エッジの周囲に間隙又はリング１８１ｒを残す。また、フランジ１７６及び／又はパッケージＰＣＢ１７７の厚さの製造変化は、ＲＦ回路基板１８０のトップ・クラッディング１８３とパッケージ１７０のコンタクト・リード１７２、１７４との間の不整列を含む機械的問題につながり得る。このように、フランジ１７６の底部とＲＦ回路基板１８０における開口１８１の底部におけるヒート・シンク１８６との間、及びＲＦ回路基板１８０のトップ・クラッディング１８３とパッケージ入力／出力リード１７２／１７４との間の同時接触を達成することが困難であり得る。
本開示の実施例は、パッケージ・サブマウント又はフランジ上に実装されたトランジスタ・ダイ及びパッケージ・フレームを含む、パッケージングされたＲＦ電力装置（本明細書ではＲＦトランジスタ増幅器パッケージとも呼ばれる）を提供する。パッケージ・フレームは、ＰＣＢ又は再配線層（ＲＤＬ）スタックなどの、その上にパターン、トレース、ルーティング及び／又はリードを画定する伝導層を備える１つ又は複数の電気絶縁部材を含む構造であってよい。パッケージ・サブマウントは、銅フランジ又はその他の電気的及び／又は熱的に伝導性のフランジであってよい。パッケージ・フレームは、パッケージ・サブマウントの周縁部に延びていてよく、且つ内部開口（例えば、パッケージ・フレームの内部に切断又はその他の方法でルーティングされている）を含んでよく、この内部開口は、パッケージ・サブマウントの取付け面を露出させ、トランジスタ・ダイがパッケージ・サブマウントの取付け面と直接接触を行うことができるようにサイズ決めされている。トランジスタ・ダイは、例えば、トランジスタ・ダイのそれぞれの端子とパッケージ・フレームの伝導層との間に延びるワイヤ・ボンド又は導電性相互接続構造によって、パッケージ・フレームの伝導性パターンに電気的に接続されている。パッケージ・フレームの伝導性トップ・クラッディング又はその他の伝導層は、本明細書においてＲＦリードとも呼ばれる、トランジスタ・ダイへのＲＦ信号接続を提供するように構成されたそれぞれの伝導性リード（例えば、入力及び出力リード）を画定している。伝導性リードは、実質的にパッケージ・サブマウントのエッジを超えて延びる電気接続を有さない。
幾つかの実施例において、パッケージ・フレームにおける開口は、トランジスタ・ダイ及び電気接続を保護及び／又はシール・インするために、保護部材（例えば、セラミック又は成形された蓋、ワイヤ・ケージ、プラスチック・オーバーモールド、又はエポキシ又は樹脂（「グロブ・トップ」とも呼ばれる）などの、排出され且つ硬化された封止材）によって被覆されているのに対し、パッケージ・フレームのその他の部分又は表面（伝導性トレース／ルーティング／リードの部分を含む）は、露出させられている、保護部材によって被覆されていない、又はその他の方法で保護部材を有さない。インピーダンス・プリマッチング及び／又は周波数最適化は、保護部材の外側のパッケージ・フレームの部分又は表面に取り付けられた又は実装された１つ又は複数の電気部品（例えば、受動的及び／又は反応性表面実装部品、本明細書では表面実装デバイス（ＳＭＤ）とも呼ばれる）と組み合わせて、保護部材の外側のパッケージ・フレームの部分又は表面上の伝導性トレース／ルーティング／リードを使用して達成することができる。
例えば、本明細書に説明されるＲＦトランジスタ増幅器パッケージは、幾つかの従来のオープン・エア・キャビティ・パッケージが有するように蓋を有さなくてもよく、幾つかの従来のオーバーモールドされたパッケージのようにオーバーモールド材料において完全に封入されなくてもよい。幾つかの実施例において、パッケージ・フレームにおける開口のみ（サブマウントの表面上のトランジスタ・ダイ及びワイヤ・ボンド又はその他の電気接続を露出させる）が、トランジスタ・ダイ及び／又は電気接続を保護するために、グロブ・トップされるか又はその他の方法で保護部材によって被覆される。パッケージ・フレームの上面の残りは、ＲＦ回路基板のＰＣＢと同様に、露出させられている。保護部材の外側のパッケージ・フレームの部分は、その上に１つ又は複数の電気部品を実装する又は取り付けるために十分な表面積を有する。パッケージ・フレームの露出した部分は、銅トレースによってルーティングすることができ、例えば、トランジスタ・ダイのための整合回路を実装するために、ＲＦ回路基板のものと同様のＳＭＤ部品が装着されることができる。
幾つかの実施例において、パッケージ・フレームのパッケージ入力／出力リード及び／又はその他の部分は、パッケージ・サブマウント又はフランジのエッジ内に制限されていてよい又は実質的にパッケージ・サブマウント又はフランジのエッジを超えて延びていなくてよい。例えば、ＲＦトランジスタ増幅器パッケージは、パッケージ・サブマウントをＲＦ回路基板における開口内に配置することができるようにサイズ決め又はその他の方法で構成されてよく、パッケージ・フレームは、開口内に制限されてよい。幾つかの実施例において、パッケージ・フレームの上面（例えば、伝導性トップ・クラッディング層）は、開口の外側のＲＦ回路基板の表面（例えば、伝導性トップ・クラッディング層）と実質的に同一平面にある又は「面一」であってよい。すなわち、パッケージ・フレームのそれぞれのリードは、ＲＦ回路基板の表面上の伝導性トレース／ルーティングと実質的に同一平面にあってよい。幾つかの実施例において、導電性（例えば、銅）シム及び／又はＳＭＤは、ＲＦトランジスタ増幅器パッケージをＲＦ回路基板に電気的に接続するために使用されてよい。
例えば、ＲＦトランジスタ増幅器パッケージは、幾つかの従来のオープン・キャビティ又はオーバーモールド・パッケージングされたＲＦ装置のように、外方へ著しく又は実質的にフランジを超えて横方向に延びる伝導性リード又はその他の電気接続を有さなくてよい。幾つかの実施例において、パッケージ全体（パッケージ・フレームを含む）の境界は、サブマウント又はフランジのものと同様である。パッケージは、ＲＦ回路基板に接触するためにパッケージ・フレームのＰＣＢ及び伝導性ルーティングを使用しなくてよい。その代わりに、パッケージとＲＦ回路基板（例えば、カスタマー又はデモ回路基板）との間のＲＦ信号接続は、組立て及び／又は販売の後に付加されてもよい、フランジを超えて延びる伝導性（例えば、銅）シム又はＳＭＤ部品（例えば、ＲＦキャパシタ、ゼロ－オーム抵抗器など）によって実装される。伝導性シムは可撓性であるので、本開示の実施例によるＲＦトランジスタ増幅器パッケージは、ＲＦ回路基板の上面とパッケージとの間の不整列に対してより耐性があり得る。すなわち、可撓性の伝導性シムは、ＲＦ信号接続のための良好な接触を依然として維持しながら、ＲＦ回路基板の表面とパッケージ上面との間の不整列を吸収するように曲がることができる。
本開示の幾つかの実施例において、少なくとも、高電力ＲＦ製品において典型的に使用される整合回路の部分（インピーダンス・プレマッチング及び／又は高調波終端を含む）は、トランジスタ・ダイを被覆する保護部材によって露出させられた又はその他の方法で保護部材の外側にあるパッケージ・フレームの部分又は表面上の伝導性ルーティング（伝導性リード及び／又はトレースを画定する）及び電気部品（受動的及び／又は反応性表面実装型部品を含む）によって実装することができる。これにより、整合回路の部分を画定する電気部品は、保護部材の外側にあり、直接パッケージ・サブマウント又はフランジ上に延びていない又は直接パッケージ・サブマウント又はフランジに接触していない。対照的に、幾つかの従来のＲＦ電力製品は、フランジ上に直接取り付けられたチップ・キャパシタ及びインピーダンス・プレマッチングを提供するための特定のプロフィル及び長さを有するワイヤ・ボンドを使用する。加えて、（ＲＦ回路基板上の部品と同様に）パッケージ・フレームの上面における伝導性ルーティング及び／又はその他のインピーダンス整合部品を露出させることによって、本開示の実施例は、パッケージ組立てが完了した後でさえも整合回路を変更（又は微調整）することができるパッケージ構成を提供する。すなわち、本開示の実施例において、ＲＦトランジスタ増幅器パッケージは、組立て及び／又は顧客への輸送後に、異なる周波数帯域のために修正又は調整することができる（例えば、仮想ブロードバンド用途において）。
幾つかの実施例において、能動的トランジスタ・ダイのためのインピーダンス・プレマッチング（入力、段間、又は出力インピーダンス整合回路を含む）及び／又は高調波終端回路の部分を画定するためにパッケージ・フレームの表面に取り付けられた電気部品は、集積型受動デバイス（ＩＰＤ）によって実装されてよい。ＩＰＤは、受動的電気部品（例えば、抵抗器、並びにインダクタ及びコンデンサなどの反応性電気部品）を含み、薄膜及び／又はフォトリソグラフィ加工などの標準的な半導体加工技術を用いて製造されてよい。ＩＰＤは、フリップ・チップ実装可能又はワイヤ・ボンド可能な部品であることができ、シリコン、アルミナ又はガラスなどの薄膜基板を含んでよく、これは、製造及び能動トランジスタ・ダイとのパッケージングを容易にし得る。
幾つかの実施例において、ＲＦ増幅器パッケージにおけるワイヤ・ボンドの使用は、削減及び／又は排除されてよい。例えば、ワイヤ・ボンドは、主に又は唯一トランジスタ・ダイからパッケージ・フレームへの導電性のために実装されてよく、これにより、ワイヤ・ボンドの形状及び／又はプロフィルは、インピーダンス整合にとってあまり重要ではない場合がある。本開示の幾つかの実施例において、整合回路は、ワイヤ・ボンドを有さなくてよい。また、様々な製品又は使用のために実施例を適応させることは、より複雑でない場合がある。なぜならば、異なる周波数帯域／電力レベルなどにおける使用のためのパッケージ・デリバティブのためでさえも、標準的な低プロフィルのワイヤ・ボンド・アレイが使用されてよいからである。すなわち、整合回路は、主に又は完全に、トランジスタ・ダイ及び電気接続を被覆する保護部材の外側における伝導性トレース／ルーティング及び／又は受動的／反応性電気部品によって実装されてよいので、ワイヤ・ボンディングを削減及び／又は最小限にすることができる。幾つかの実施例において、トランジスタ端子への電気接続は、ワイヤ・ボンドの代わりに、保護部材によって保護されたＩＰＤを使用して実装されてよい。例えば、銅ピラーは、特により薄い（例えば、０．２５４ｍｍ（約１０ミル）未満又は約０．１２７ｍｍ（約５ミル））のパッケージ・フレームによって、トランジスタ端子をＩＰＤに接続するために使用されてよい。ワイヤ・ボンディングの削減は、（特に金（Ａｕ）ワイヤ・ボンドの場合）パッケージ・コストを削減することができる。すなわち、主に又は完全にＰＣＢ及びＳＭＤベースの部品によって実装された整合回路は、高Ｑチップ・キャパシタ及びＡｕワイヤ・ボンディングよりもコストがかからない場合があり、これにより、低コストのパッケージを可能にする。
図２Ａは、本開示の様々な実施例によるＲＦトランジスタ・ダイの概略的な断面図であり、この断面は、トランジスタ・ダイ１１０の上側メタライゼーション構造の部分を通るもの、例えば、図３Ａの線ＩＩＩ－ＩＩＩ’に沿って見たものである。上側メタライゼーション構造の様々な伝導性素子を互いに隔離する誘電層は、図面を簡略化するために図２Ａには示されていない。図２Ｂは、本開示の様々な実施例によるＲＦトランジスタ・ダイ・ユニット・セルの概略的な断面図であり、この断面は、図２Ａの線Ｂ－Ｂ’に沿って見たものである。
図２Ａ及び図２Ｂに示したように、ＲＦトランジスタ・ダイ１１０は、例として、複数のユニット・セル・トランジスタ１１６を有するＩＩＩ族窒化物ベースのＨＥＭＴ ＲＦトランジスタ増幅器として示されており、この場合、各ユニット・セル・トランジスタ１１６は、ゲート・フィンガ１５２、ドレーン・フィンガ１５４及びソース・フィンガ１５６を含む。しかしながら、ＲＦトランジスタ・ダイ１１０は、例えば、シリコンＬＤＭＯＳ ＲＦトランジスタ増幅器などの異なる技術において実装されてよいことが認められるであろう。ゲート・フィンガ１５２は共通のゲート・バス１４６に電気的に接続されており、ドレーン・フィンガ１５４は共通のドレーン・バス１４８に電気的に接続されている。ゲート・バス１４６は、（例えば、ゲート・バス１４６から上方へ延びる伝導性ビアを介して）入力接点パッド３６２（図３Ａ参照）として実装されてよいゲート端子に電気的に接続されており、ドレーン・バス１４８は、（例えば、ドレーン・バス１４８から上方へ延びる伝導性ビアを介して）出力接点パッド３６４（図３Ａ参照）として実装されてよいドレーン端子１４４に電気的に接続されてよい。ソース・フィンガ１５６は、図２Ｂ（後で詳細に説明する）の断面図に示したように、半導体層構造１３０を通って延びる複数の伝導性ソース・ビア１６６を介してソース端子１２６（接地パッド３６６として実装されてもよい）に電気的に接続されている。伝導性ソース・ビア１６６は、半導体層構造１３０を完全に通って延びる金属めっきされたビアであってよい。
図２Ａ及び図２Ｂ（及び様々なその他の図面）は大幅に簡略化された図であり、実際のＲＦトランジスタ・ダイは、本明細書における簡略化された図面に示されていないより多くのユニット・セル及び様々な回路及び要素を含んでよいことが認められるであろう。より一般的には、本明細書における図面は、識別及び説明のための構造を表すことが意図されており、物理的尺度で構造を表すことは意図されていない。
図３Ａ、図３Ｂ及び図３Ｃは、それぞれ本開示の様々な実施例によるＲＦトランジスタ増幅器パッケージ３７０ａ、３７０ｂ及び３７０ｃ（集合的に３７０）の概略的な側面図である。図３Ａ～図３Ｃに示したように、１つ又は複数のトランジスタ・ダイ（例えば、ＧａＮオンＳｉＣトランジスタ・ダイ）１１０が伝導性サブマウント３７６（導電性フランジとして示されている）に取り付けられている。例えば、フランジ３７６は、トランジスタ・ダイ１１０のための取付け面及びヒート・スラグの両方を提供するＣＰＣ（銅、銅－モリブデン、銅ラミネート構造）又は銅フランジであってよい。トランジスタ・ダイ１１０は、典型的なダイ・アタッチ材料及び／又は方法（例えば、金－スズ（ＡｕＳｎ）はんだ、銀（Ａｇ）焼結、伝導性エポキシなど）によってサブマウント３７６に取り付けられてよい。幾つかの実施例において、トランジスタ・ダイ１１０は、ドハティ増幅器などの多段増幅器を画定してよい。パッケージ・フレーム３７５は、サブマウント３７６の周縁領域又は周縁部に設けられている。パッケージ・フレーム３７５は、電気絶縁部材３７７（例えば、ＰＣＢ）と、パッケージ３７０ａの入力及び出力リード３７２及び３７４を画定する１つ又は複数の伝導層又はトレース３７３（例えば、銅クラッディング層又はその他のメタライゼーション）とを含む。入力及び出力リード３７２及び３７４は、トランジスタ・ダイ１１０のそれぞれの端子３６２及び３６４へのＲＦ信号接続を提供するそれぞれのＲＦリードである。ＲＦリード３７２、３７４は、例えば、マイクロストリップ伝送線路を含んでよい。
パッケージ・フレーム３７５における開口３７１は、その上にトランジスタ・ダイ１１０を含むサブマウント３７６の表面を露出させる。幾つかの実施例において、開口３７１は、サブマウント３７６の中央領域の表面に取り付けられた１つ又は複数のトランジスタ・ダイ１１０を取り囲むようにサイズ決めされており、例えば、トランジスタ・ダイ１１０の周囲にウインドウ・フレームを提供する。パッケージ・フレーム３７５における開口３７１は、トランジスタ・ダイ１１０又はサブマウント３７６上のトランジスタ・ダイ１１０によって占められた表面積よりも僅かに大きくサイズ決めされてよく（例えば、約０．５０８ｍｍ（２０ミル）以下、０．３８１ｍｍ（１５ミル）以下、又は０．２５４ｍｍ（１０ミル）以下）、ダイ・アタッチ材料流出及びトランジスタ・ダイ１１０上の配置変動を許容する。トランジスタ・ダイ１１０の接地パッド３６６は、伝導性サブマウント３７６に電気的に接続されている。図３Ａ及び図３Ｂにおいて、それぞれのワイヤ・ボンド３２５（低プロフィル・ワイヤ・ボンドとして示されている）は、トランジスタ・ダイ１１０の入力接点パッド３６２（例えば、ゲート・パッド）及び出力接点パッド３６４（例えば、ドレーン・パッド）をパッケージ・フレーム３７５に電気的に接続している。図３Ｃにおいて、それぞれの受動的相互接続構造３２７（例えば、ＩＰＤ）は、トランジスタ・ダイ１１０の入力及び出力接点パッド３６２及び３６４をパッケージ・フレーム３７５に電気的に接続している。より一般的には、相互接続構造又はデバイス３２７（又は「集積相互接続」）は、抵抗器（伝送線路を含む）、ビア、インダクタ、及び／又は層又は基板上のコンデンサ、例えば、集積されたトレースを備える誘電ベース構造、関連する寄生誘導及び製造問題を削減及び／又は回避するためにワイヤ・ボンドの代わりに使用することができるビア及び／又は回路などの、集積回路を含む構造を指してよい。
相互接続作業（すなわち、ワイヤ・ボンド３２５の形成及び／又は相互接続構造３２７の配置）の後、保護部材３７９ａ、３７９ｂ、３７９ｃ（集合的に３７９）が、トランジスタ・ダイ１１０を含むパッケージ・フレーム３７５における開口３７１に形成される又はその他の方法で提供される。保護部材３７９は、パッケージ・フレーム３７５（及びその上の伝導層３７３）の周縁部を露出させながら又はその他の方法で保護部材３７９なしにしながら、トランジスタ・ダイ１１０及びパッケージ・フレーム３７５によって露出させられたサブマウント３７６の表面を封入してよい又はその他の方法で被覆してよい。
例えば、図３Ａ及び図３Ｃに示したように、保護部材３７９は、パッケージ・フレーム３７５の残りを露出させながら又はパッケージ・フレーム３７５の残りへその他の方法でアクセスを提供しながら、ダイ１１０を封入する又はその他の方法でダイ１１０のための保護を提供する封止材３７９ａ、３７９ｃ（例えば、プラスチック・オーバーモールド（ＯＭＰ））であってよい。例えば、パッケージ・フレーム３７５における開口３７１は、トランジスタ・ダイ１１０及び電気接続３２５、３２７を保護するために（例えば、典型的にＰＣＢ上で使用されてよい、排出され且つ硬化された封止材３７９ａを使用して）封止又は「グロブ・トップ」されてよい。幾つかの実施例において、グロブ・トップ封止材３７９ａは、硬化の前に成型及び／又は成形されてよい。別の例として、図３Ｂに示したように、保護部材３７９は、オープン・キャビティ・カバーを画定するためにトランジスタ・ダイ１１０及び電気接続３２５上に配置され且つ取り付けられた蓋部材３７９ｂ、例えば、セラミック材料（例えば、アルミナ）であってよい。さらに他の実例において、保護部材３７９は、ワイヤ・ケージなどのワイヤ・ベース構造、又は成型又は成形された蓋構造であってよい。より一般的には、保護部材３７９の外側の伝導層３７３によって提供される伝導性ルーティングの部分を露出させながら、開口３７１及びトランジスタ・ダイ１１０を被覆する保護部材３７９を形成するために、誘電性及び／又は伝導性材料のあらゆる組合せが使用されてよい。
パッケージ・フレーム３７５は、伝導性フランジ又はサブマウント３７６に取り付けることができる又はその他の方法でその上に形成することができる絶縁層３７７及び１つ又は複数の伝導層３７３（例えば、トレース、ビア、ルーティング・パターン）を含むあらゆる基板又はラミネートであってよい。例えば、幾つかの実施例において、パッケージ・フレーム３７５は、ＲＦ周波数において低い損失を有する基板材料（例えば、ＲＯ４００３Ｃ Ｌｏ ｐｒｏ、Ｉｓｏｌａ Ａｓｔｒａ ＭＴ７７など）から形成されたＰＣＢ３７７を含んでよく、約０．０７６２ｍｍ（３ミル）～約１．０１６ｍｍ（４０ミル）の範囲の厚さを有することができる。パッケージ・フレーム３７５は、基板取付け（及び以下に説明するように後続の受動的／反応性部品取付け）又はパッケージングされたデバイス３７０のＲＦ動作の間に使用される高温に耐えることができてよい。電気絶縁部材３７７上に２つの伝導層３７３（伝導性トップ・クラッディング及び伝導性ボトム・クラッディング）を含むものとして示されているが、パッケージ・フレーム３７５は、異なる伝導層３７３を接続する伝導性ビアと共により少ない又はより多くの層を含むことができる（例えば、５つの層、８つの層などを含む多層回路基板）。幾つかの実施例において、パッケージ・フレーム３７５は、埋め込まれたキャパシタンス層をさらに含んでよく、保護部材３７９の外側の伝導層３７３はそこに電気的に接続されている。
パッケージ・フレーム３７５の外側範囲又は周縁部は、フランジ又はサブマウント３７６の外側範囲と寸法的に類似であってよい。すなわち、パッケージ・フレーム３７５は、著しく外方へ又は実質的にフランジ３７６のエッジを超えて延びていなくてよい。例えば、幾つかの実施例において、パッケージ・フレーム３７５は、フランジ３７６のエッジ内に、例えば、フランジのエッジから約０．３８１ｍｍ（１５ミル）未満内に、例えば、約０．２５４ｍｍ（１０ミル）以下内、又は約０．１２７ｍｍ（５ミル）以下内に制限されてよい。幾つかの実施例において、パッケージ・フレーム３７５は、フランジ３７６のエッジを超えて、例えば、約０．３８１ｍｍ（１５ミル）未満だけ、例えば、約０．２５４ｍｍ（１０ミル）以下だけ、又は約０．１２７ｍｍ（５ミル）以下だけ延びていてよい。ＰＣＢベースのパッケージ・フレーム３７５の公差は、幾つかの実施例において、約３ミル未満であってよい。より一般的には、パッケージ・フレーム３７５の周縁部は、サブマウント３７６のエッジの約±０．３８１ｍｍ（１５ミル）（例えば、約±０．２５４ｍｍ（１０ミル）、約±０．１２７ｍｍ（５ミル）、又はそれ未満）以内であってよい。
したがって、パッケージングされたＲＦ電力デバイス３７０は、実質的にフランジ又はサブマウント３７６を超えて延びる電気部品及び／又は電気接続を有さなくてよい。加えて、保護部材３７９の外側の伝導層３７３の部分は、適切な又は所望のＲＦ機能又は回路（例えば、インピーダンス・プレマッチング、周波数フィルタリングなど）を提供するようにパターニング及びルーティングすることができる。この整合回路のインピーダンス及び／又は周波数応答は、例えば、保護部材３７９によって露出させられた又は保護部材３７９を有さないパッケージ・フレーム３７５の部分上にある表面実装又はその他の受動的／反応性部品のうちの１つ又は複数を交換することによって、組立て後に再構成されてもよい。
図４Ａ、図４Ｂ及び図４Ｃは、それぞれ本開示の様々な実施例によるパッケージ・フレーム上の受動的及び／又は反応性電気部品（ＳＭＤとして示されている）を含むＲＦトランジスタ増幅器パッケージ４７０ａ、４７０ｂ及び４７０ｃ（集合的に４７０）の概略的な側面図である。図４Ａ～図４Ｃのパッケージ４７０は、図３Ａ～図３Ｃのパッケージ３７０と類似であってよく、パッケージ・フレーム３７５の上面に伝導層３７３によって提供された伝導性リード及び／又はトレースに取り付けられ（例えば、はんだ、伝導性エポキシなどによって）且つ電気的に接続された受動的及び／又は反応性表面実装型電気部品４７８（例えば、多層コンデンサ、インダクタ、抵抗器、又はＩＰＤを含むその他の相互接続構造）をさらに含んでよい。
図４Ａ及び図４Ｃにおいて、電気部品４７８は、保護部材３７９ａ、３７９ｂ’（集合的に３９７）の外側にあるパッケージ・フレーム３７５の部分に設けられている。特に、図４Ａにおいて、保護部材３７９は、トランジスタ・ダイ１１０上、ワイヤ・ボンド３２５上、及び幾つかの例においてサブマウント３７６の表面上に（例えば、等角的に）延びる封止材３７９ａとして示されている。図４Ｃにおいて、保護部材３７９は、オープン・キャビティ構成でトランジスタ・ダイ１１０、相互接続構造３２７、及びサブマウント３７６の表面を被覆する蓋部材３７９ｂ’として示されている。図４Ｂにおいて、保護部材３７９は、トランジスタ・ダイ１１０、ワイヤ・ボンド３２５、及びサブマウント３７６の表面上に等角的に延び且つ電気部品４７８上にさらに等角的に延びる、排出され且つ硬化された封止材３７９ａ’（例えば、グロブ・トップ）として示されている。より一般的には、上記のように、保護部材３７９は、保護部材３７９の外側の伝導層３７３によって提供された伝導性ルーティングの少なくとも一部を露出させながら、開口３７１及びトランジスタ・ダイ１１０を被覆する誘電性及び／又は伝導性材料のあらゆる組合せを含んでよい。
図４Ａ～図４Ｃにおいて、電気部品４７８は、例えば、ＳＭＤとして示されているが、それに限定されない。ＳＭＤ部品は、コンデンサ、抵抗器、インダクタ、及び／又はその他の表面実装可能な要素を含んでよいが、それらに限定されない。電気部品４７８は、顧客へのパッケージングされたＲＦ電力デバイス４７０の輸送の前又は後に、所望のインピーダンス特性（例えば、トランジスタ・ダイ１１０のための入力／段間／出力インピーダンス整合回路及び／又は高調波終端回路を実装するために）及び／又は周波数性能を提供するために再構成可能である。保護部材３７９は、回路基板３７７の表面加工及び／又は再加工の間にダイ１１０及び電気接続３２５、３２７を保護する。図４Ａ～図４Ｃは、パッケージ・フレーム３７５の上側クラッディング３７３に取り付けられたＳＭＤ部品４７８を備える実施例４７０ａ～４７０ｃを示すが、その他の構成が使用されてもよいことが理解されるであろう。例えば、幾つかの実施例において、パッケージ・フレーム３７５は、複数の電気絶縁層３７７及び伝導層３７３を含む多層回路基板であってよく、電気部品４７８は、多層回路基板の１つ又は複数の層内に埋め込まれた、平坦なインダクタ及び／又は多層コンデンサなどの、層間部品として実装されてよい。
図５及び図６は、本開示の様々な実施例によるパッケージ－基板接続のために使用される導電性表面実装部品５８５、６７８を備える、ＲＦ回路基板５００、６００上に実装されたＲＦトランジスタ増幅器パッケージ３７０、４７０の概略的な側面図である。図５及び図６に示したように、ＲＦ回路基板５００は、熱伝導性基板又はヒート・シンク５８６（例えば、銅又はアルミニウムブロック又はベース構造）の上側に取り付けられた１つ又は複数の伝導層５８３を有するＰＣＢ５８７を含む。ヒート・シンク５８６は、ＲＦ回路基板５００を通って移動するＲＦ信号のための接地としても働く。ポケットがヒート・シンク５８６内に機械加工されてよく、これにより、パッケージングされたＲＦデバイスの配置後、パッケージ・サブマウント３７６及びパッケージ・フレーム３７５が、ＲＦ回路基板５００又はＰＣＢ５８７における開口５８１内に制限される。幾つかの実施例において、パッケージングされたデバイス３７０、４７０のパッケージ・フレーム３７５の表面（例えば、伝導性上部クラッディング層３７３）は、実質的にＲＦ回路基板５００又はＰＣＢ５８７の表面（例えば、伝導性上部クラッディング５８３）と同一平面にある又は面一である。例えば、パッケージ・フレーム３７５の上側又は上面は、ＲＦ回路基板５００又はＰＣＢ５８７の上面よりも上又は下の約０．３８１ｍｍ（１５ミル）（例えば、約０．２５４ｍｍ（１０ミル）以内、約０．１７７８ｍｍ（７ミル）以内、約０．１２７ｍｍ（５ミル）以内、又はそれ未満）の距離Ｄ以内にあってよい。
開口５８１は、開口５８１の側壁とパッケージングされたデバイス３７０、４７０の周縁部又はエッジとの間にいくらかの間隙又はギャップＧ（例えば、約０．３８１ｍｍ（１５ミル）未満、例えば、約０．２５４ｍｍ（１０ミル）以下、又は約０．１２７ｍｍ（５ミル）以下）を有しながらパッケージングされたデバイス３７０、４７０を受容するようにサイズ決めされた寸法を有してよい。幾つかの例において、パッケージングされたデバイス３７０、４７０を開口５８１の中心の左又は右へ（例えば、一方の側においてＰＣＢ５８７と面一になるように又は接触するように）揃えることが望ましい場合がある。例えば、パッケージングされたデバイス３７０、４７０は、パッケージングされたデバイス３７０、４７０の周縁部又はエッジと入力リード３７２との間に約０．７６２ｍｍ（３０ミル）以下（例えば、約０．３８１ｍｍ（１５ミル）以下、又は約０．２５４ｍｍ（１０ミル）以下）のギャップＧを有しながら、出力リード３７４に向かって揃えられてよいか、又はその逆である。その他の例において、パッケージングされたデバイス３７０、４７０は、例えば、それぞれの側において（例えば、それぞれ入力リード３７２及び出力リード３７４への接続のために、入力側及び出力側において）約０．３８１ｍｍ（１５ミル）以下（例えば、約０．２５４ｍｍ（１０ミル）以下、又は約０．１２７ｍｍ（５ミル）以下）のそれぞれのギャップＧを有するように、開口５８１内の実質的に中心に配置されてよい。
図５及び図６に示したように、伝導性表面実装型部品５８５、６７８は、ＲＦ回路基板５００とパッケージングされたデバイス３７０、４７０の伝導性リード３７２、３７４との間の接続をブリッジするために使用することができる。特に、図５において、伝導性表面実装型部品は、伝導性シム５８５（例えば、銅シム）又はその他の可撓性伝導性材料によって実装される。例えば、幾つかの実施例において、伝導性シム５８５は、実質的に同一平面上の面５８３及び３７３の間の約±０．３８１ｍｍ（１５ミル）（例えば、約±０．２５４ｍｍ（１０ミル）、約±０．１７７８ｍｍ（７ミル）、又は約±０．１２７ｍｍ（５ミル））と同量のたわみと共に、ＲＦ回路基板５００の上部伝導層５８３と、パッケージングされたＲＦ電力デバイス３７０、４７０のリード３７２、３７４を提供する上部伝導層３７３との間に伝導性ブリッジを提供するための十分な可撓性を有してよい銅テープによって実装されてよい。伝導性シム５８５は、パッケージングされたＲＦ電力デバイス３７０、４７０のフレーム３７５の表面及び／又はＲＦ回路基板５００にそれぞれその他の電気部品４７８及び／又は５７８（例えば、ＳＭＤ、ＩＰＤ、又は相互接続構造）を取り付けるために使用される同じ又は類似のプロセスを使用することによって取り付ける（例えば、はんだ付けする）ことができる。
図６は、伝導性表面実装型部品が、本開示の様々な実施例によるパッケージ－基板接続のために使用される受動的及び／又は反応性表面実装型部品６７８によって実装することができることを示す。例えば、可撓性伝導性シム５８５に加えて又はこれに代えて、ＲＦ回路基板６００の上部伝導層５８３と、パッケージングされたＲＦ電力デバイス３７０、４７０のリード３７２、３７４を提供する上部伝導層３７３との間に伝導性ブリッジを提供するために、その他の表面実装型部品６７８（例えば、多層コンデンサ、インダクタ、抵抗器、又はＩＰＤを含むその他の相互接続構造）を使用することができる。伝導性表面実装型部品６７８は、その他は、例えば、保護部材３７９の外側において、パッケージ・フレーム３７５の上面に伝導層３７３によって提供された伝導性リード及び／又はトレースに取り付けられ且つ電気的に接続された（例えば、はんだ、伝導性エポキシなどによって）受動的及び／又は反応性電気部品４７８（例えば、多層コンデンサ、インダクタ、抵抗器、又はＩＰＤを含むその他の相互接続構造）と類似であってよい。
図７、図８、図９及び図１０は、本開示の様々な実施例によるＲＦ電力デバイス・パッケージ４７０を製造する方法を示す概略的な斜視図である。図１１は、図１０のＲＦトランジスタ増幅器パッケージとＲＦ回路基板との間の接続を示す拡大された概略的な斜視図である。図７、図８、図９及び図１０に示した製造作業は例であり、本明細書に説明されたＲＦ電力デバイス・パッケージを製造する方法は、これらの作業又は示された順序に限定されないことが理解されるであろう。
図７及び図８は、製造又は組立てプロセス中の中間点におけるパッケージングされたＲＦ電力デバイス４７０の図を示す。特に、図７に示したように、トランジスタ・ダイ１１０は、伝導性サブマウント又はフランジ３７６の表面に取り付けられている。図８において、ＰＣＢ誘電層３７７及び１つ又は複数の伝導層３７３を含むパッケージ・フレーム３７５が、フランジ３７６に取り付けられている。パッケージ・フレーム３７５は、幾つかの実施例においてトランジスタ・ダイ１１０の取付け前にフランジ３７６上に形成されてよい。パッケージ・フレーム３７５は、フランジ３７６の表面及びその上のトランジスタ・ダイ１１０を露出させるそれぞれの開口３７１を含む。トランジスタ・ダイ１１０は、ワイヤ・ボンド３２５によって示したように、パッケージ・フレーム３７５に電気的に接続されている。より具体的には、トランジスタ・ダイ１１０のそれぞれの入力（例えば、ゲート）端子及び出力（例えば、ドレーン）端子は、ワイヤ・ボンド３２５によって、パッケージ・フレーム３７５の伝導層３７３によって画定されたそれぞれのリードに電気的に接続されている。
図９は、パッケージングされたＲＦ電力デバイス４７０の組立てプロセスの完了を示す。図９に示したように、ダイ１１０、及びダイ１１０とパッケージ・フレーム３７５との間の電気接続３２５は、保護部材３７９によって被覆されている。例えば、ダイ１１０及び電気接続３２５は、等角封止材（ワイヤ及びチップを保護するために適切な成形コンパウンドによってグロブ・トップされている）によって又はオープン・キャビティ蓋部材によって被覆されてよい。パッケージ・フレーム３７５のその他の部分及び伝導層３７３によって画定された伝導性トレース／ルーティングは、例えば、フランジ３７６の周縁部において、保護部材３７９によって露出させられている。保護部材３７９の外側のパッケージ・フレーム３７５の部分は、１つ又は複数の電気部品を装着するために十分な表面積を画定している。
図９は、さらに、受動的及び／又は反応性電気部品４７８が保護部材３７９の外側のパッケージ・フレーム３７５に取り付けられていることを示す。しかしながら、保護部材３７９の外側のパッケージ・フレーム３７５の部分における伝導性トレース／ルーティングは露出させられているので、電気部品４７８の装着は、その後、例えば、ＲＦ回路基板への配置又はＲＦ回路基板内への実装後に行われてよいことが理解されるであろう。
図１０は、ＲＦ回路基板５００内へのパッケージングされたＲＦ電力デバイス４７０の実装及び電気接続を示す。ＲＦ回路基板は、その上に電気絶縁５８７及び伝導層５８３を備える伝導性ベース構造５８６（例えば、銅又はアルミニウムヒート・シンク）を含む。追加的な表面実装型電気部品５７８（例えば、受動的及び／又は反応性ＳＭＤ、ＩＰＤ、又は相互接続構造）は、ＲＦ回路基板５００の伝導層５８３によって提供された伝導性トレース／ルーティング上に設けられてよい。パッケージングされたＲＦ電力デバイス４７０は、ＲＦ回路基板５００における開口５８１内に実装され、これにより、フランジ３７６は伝導性ベース構造５８６に接触し、パッケージ・フレーム３７５が開口５８１内に制限される。パッケージ・フレーム３７５の伝導層３７３によって画定されたそれぞれのリードは、フランジ３７６のエッジを超えて延びる電気接続を有さない。
図１１は、図１０のパッケージングされたＲＦ電力デバイス４７０とＲＦ回路基板５００との間のパッケージ－基板接続をより詳細に示す。図１１に示したように、伝導性表面実装型部品５８５（例えば、銅シム又はその他の可撓性伝導性材料）は、ＲＦ回路基板５００の伝導層５８３と、パッケージングされたＲＦ電力デバイス４７０の伝導層３７３によって提供されたそれぞれのリードとの間の伝導性ブリッジを提供するために使用される。追加的又は代替的に、表面実装型電気部品（例えば、受動的及び／又は反応性ＳＭＤ又はＩＰＤ、図６の部品６７８など）は、ＲＦ回路基板５００とパッケージングされたＲＦ電力デバイス４７０との間の伝導性ブリッジを提供するために使用されてよい。
本明細書に説明されたパッケージングされたＲＦ電力デバイス３７０、４７０は、実質的にフランジ３７６のエッジを超えて延びる電気接続を有さない伝導性リード３７３と共に、ＲＦ回路基板５００における開口５８１内に実装されるように寸法決めされたフランジ３７６及びパッケージ・フレーム３７５を含む。これにより、幾つかの従来のパッケージングされたＲＦ電力デバイスのリード接触及び／又は不整列に関する問題が、軽減及び／又は回避され得る。加えて、パッケージングされたＲＦ電力デバイス３７０、４７０は、トランジスタ・ダイ１１０及び電気接続３２５を被覆する保護部材３７９の外側にある（又はパッケージ・フレーム３７５の表面上にその他の方法で露出させられている）受動的及び／又は反応性電気部品４７８、５８５、６７８を含んでよいので、電気部品４７８、５８５、６７８は、例えば、回路基板５００上の電気部品５７８の表面加工及び／又は再加工の間に、所望のインピーダンス特性（例えば、トランジスタ・ダイ１１０のための入力／段間／出力インピーダンス整合回路及び／又は高調波終端回路を実装するために）及び／又は周波数性能を提供するために再構成可能であってよい。
本開示の実施例は、例えば、５Ｇ及び基地局用途のために、様々なＲＦ電力製品において使用されてよい。本開示の特定の実施例は、マッシブ・マルチプル・インプット・マルチプル・アウトプット（ｍＭＩＭＯ）（例えば、１～１０Ｗ）アクティブ・アンテナ、及びマクロ（例えば、２０～８０Ｗ及び異なる周波数帯域）平均電力用途を含む、例えば、５Ｇ及び基地局用途のための、様々なセルラー・インフラストラクチャ（ＣＩＦＲ）ＲＦ電力製品（５Ｗ、１０Ｗ、２０Ｗ、４０Ｗ、６０Ｗ、８０Ｗ及び異なる周波数帯域を含むが、これらに限定されない）において使用されてよい。本開示の実施例は、レーダ及びモノリシック・マイクロ波集積回路（ＭＭＩＣ）タイプ用途に適用されてもよい。
本明細書に説明されたＲＦトランジスタ増幅器は、窒化ガリウムベースの高電子移動度トランジスタ（ＨＥＭＴ）及び／又はシリコンベースの横方向拡散金属酸化物半導体（ＬＤＭＯＳ）トランジスタを画定するトランジスタ・ダイを含んでよい。トランジスタ・ダイは、２．５～２．７ＧＨｚ、３．４～４．２ＧＨｚ、又は５．１～５．８ＧＨｚ周波数帯域のうちの１つ又は複数の少なくとも一部、及び／又は１０ＧＨｚよりも高い周波数において動作するように構成されてよい。
再び図２Ｂを参照すると、ＩＩＩ族窒化物半導体ＨＥＭＴのための半導体構造などの、本明細書に記載されたＲＦトランジスタ増幅器パッケージ３７０、４７０において使用される場合がある半導体構造１３０は、炭化ケイ素基板、ケイ素基板又はサファイア基板などの基板３２２上に形成される場合がある。基板３２２は、例えば、炭化ケイ素の４Ｈポリタイプである場合がある半絶縁炭化ケイ素基板である場合がある。その他の炭化ケイ素候補ポリタイプは、３Ｃ、６Ｈ及び１５Ｒポリタイプを含む場合がある。基板３２２は、Ｃｒｅｅ Ｉｎｃ．から入手可能な高純度半絶縁性（ＨＰＳＩ）基板である場合がある。「半絶縁」という用語は、本明細書において絶対的な意味ではなく説明的に使用されている。
炭化ケイ素は基板材料として使用される場合があるが、本願の実施例は、サファイア（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化ガリウム（ＧａＮ）、シリコン（Ｓｉ）、ＧａＡｓ、ＬＧＯ、酸化亜鉛（ＡｎＯ）、ＬＡＯ、リン化インジウム（ＩｎＰ）などの、あらゆる適切な基板を利用する場合がある。本開示の幾つかの実施例において、基板３２２のＳｉＣバルク結晶は、室温において約１×１０５ｏｈｍ－ｃｍ以上の抵抗率を有する場合がある。基板３２２はＳｉＣウェハであることができ、ＨＥＭＴデバイスは、少なくとも部分的にウェハレベル・プロセシングを介して形成することができ、次いで、ウェハは、複数の個々のＨＥＭＴを提供するために裁断することができる。
チャネル層３２４は基板３２２の上面３２２Ｂ（又はさらに本明細書に記載されている選択的な層）に形成されており、バリア層３２６はチャネル層３２４の上面に形成されている。チャネル層３２４及びバリア層３２６はそれぞれ、幾つかの実施例においてエピタキシャル成長によって形成される場合がある。ＩＩＩ族窒化物のエピタキシャル成長のための技術は、例えば、米国特許第５，２１０，０５１号、米国特許第５，３９３，９９３号及び米国特許第５，５２３，５８９号に記載されており、その開示も、参照により全体が本明細書に組み込まれる。チャネル層３２４は、バリア層３２６のバンドギャップよりも小さいバンドギャップを有する場合があり、チャネル層３２４は、バリア層３２６よりも大きな電子親和力をも有する場合がある。チャネル層３２４及びバリア層３２６は、ＩＩＩ族窒化物ベース材料を含む場合がある。
幾つかの実施例において、チャネル及びバリア層３２４、３２６の境界面においてチャネル層３２４の伝導帯エッジのエネルギがバリア層３２６の伝導帯エッジのエネルギよりも小さいとすると、チャネル層３２４は、ＡｌｘＧａ１－ｘＮなどのＩＩＩ族窒化物である場合があり、ここで、０≦ｘ＜１である。本開示のある実施例において、ｘ＝０であり、チャネル層３２４がＧａＮであることを示している。チャネル層３２４は、ＩｎＧａＮ、ＡｌＩｎＧａＮなどのその他のＩＩＩ族窒化物である場合もある。チャネル層３２４は非ドープ（「意図せずドープされている」）である場合があり、約０．００２μｍよりも大きな厚さに成長させられる場合がある。チャネル層３２４は、超格子又はＧａＮ、ＡｌＧａＮなどの組合せなどの、多層構造である場合もある。チャネル層３２４は、幾つかの実施例において圧縮ひずみ下にある場合がある。
ＨＥＭＴデバイスに関して、チャネル層３２４とバリア層３２６との間の接合部においてチャネル層３２４に２ＤＥＧ層が誘発される。２ＤＥＧ層は、それぞれソース接点１５６及びドレイン接点１５４の下にあるデバイスのソース及びドレイン領域の間の伝導を許容する、非常に導電性の層として機能する。チャネル層３２４及びバリア層３２６は、半導体層構造１３０を形成する。
例示のためにチャネル層３２４及びバリア層３２６を備える半導体層構造１３０が示されているが、半導体層構造１３０は、チャネル層３２４と基板３２２との間のバッファ及び／又は核生成層、及び／又はバリア層３２６上のキャップ層などの、追加的な層／構造／要素を含む場合がある。基板、チャネル層、バリア層及びその他の層を含むＨＥＭＴ構造は、例えば、米国特許第５，１９２，９８７号、米国特許第５，２９６，３９５号、米国特許第６，３１６，７９３号、米国特許第６，５４８，３３３号、米国特許第７，５４４，９６３号、米国特許第７，５４８，１１２号、米国特許第７，５９２，２１１号、米国特許第７，６１５，７７４号、及び米国特許第７，７０９，２６９号に記載されており、その開示は、参照により全体が本明細書に組み込まれる。例えば、炭化ケイ素基板３２２とＨＥＭＴデバイスの残りとの間に適切な結晶構造遷移を提供するために、ＡｌＮバッファ層が基板３２２の上面に形成される場合がある。さらに、ひずみバランシング遷移層が、さらに及び／又は代替的に、例えば同一出願人による米国特許第７，０３０，４２８号に記載されたように提供される場合があり、その開示は、本明細書に完全に示されているかのように参照により本明細書に組み込まれる。
ソース接点１５６及びドレイン接点１５４は、バリア層３２６の上面に形成される場合があり、互いから横方向に離隔させられる場合がある。ゲート接点１５２は、ソース接点１５６とドレイン接点１５４との間でバリア層３２６の上面に形成される場合がある。ゲート接点１５２の材料は、バリア層３２６の組成に基づいて選択される場合があり、幾つかの実施例において、ショットキー接点である場合がある。
ソース接点１５６は、例えば、接地電圧などの基準信号に結合される場合がある。基準信号への結合は、基板３２２の下面から基板３２２を通ってバリア層３２６の上面まで延在するビア１６６によって提供される場合がある。ビア１６６は、ソース接点１５６の抵抗部分の底面を露出させる場合がある。バックメタル層１２６は、基板３２２の下面及びビア１６６の側壁に形成される場合がある。バックメタル層１２６は、ソース接点１５６の抵抗部分に直接接触する場合がある。したがって、バックメタル層１２６及びそれに結合された信号は、ソース接点１５６に電気的に接続される場合がある。
さらに図２Ｂを参照すると、ＨＥＭＴデバイス１１０は、第１の絶縁層３５０及び第２の絶縁層３５５を含む場合がある。第１の絶縁層３５０は、半導体構造１３０の上面に直接接触している（例えば、バリア層３２６の上面と接触している）場合がある。第２の絶縁層３５５は、第１の絶縁層３５０上に形成されている場合がある。幾つかの実施例において３つ以上の絶縁層が含まれる場合があることも認められるであろう。第１の絶縁層３５０及び第２の絶縁層３５５は、ＨＥＭＴデバイスのためのパッシベーション層として機能する場合がある。
ソース接点１５６、ドレイン接点１５４及びゲート接点１５２が、第１の絶縁層３５０に形成されている場合がある。幾つかの実施例において、ゲート接点１５２の少なくとも一部が、第１の絶縁層上にある場合がある。幾つかの実施例において、ゲート接点１５２は、Ｔ字形ゲート及び／又はガンマ・ゲートとして形成されている場合があり、その形成は、例えば、米国特許第８，０４９，２５２号、米国特許第７，０４５，４０４号及び米国特許第８，１２０，０６４号に記載されており、その開示は、参照により全体が本明細書に組み込まれる。第２の絶縁層３５５は、第１の絶縁層３５０上及びドレイン接点１５４、ゲート接点１５２及びソース接点１５６の部分上に形成されている場合がある。
幾つかの実施例において、フィールド・プレート３６０が第２の絶縁層３５５上に形成されている場合がある。フィールド・プレート３６０の少なくとも一部は、ゲート接点１５２上にある場合がある。フィールド・プレート３６０の少なくとも一部は、ゲート接点１５２とドレイン接点１５４との間にある第２の絶縁層３５５の部分上にある場合がある。フィールド・プレート及びフィールド・プレートを形成するための技術は、例えば、米国特許第８，１２０，０６４号に記載されており、その開示は参照により全体が本明細書に組み込まれる。
金属接点３６５が第２の絶縁層３５５に配置されている場合がある。金属接点３６５は、ドレイン接点１５４、ゲート接点１５２及びソース接点１５６と、ＨＥＭＴデバイスの他の部分との間の相互接続を提供する場合がある。金属接点３６５のそれぞれは、ドレイン接点１５４及び／又はソース接点１５６のそれぞれと直接に接触している場合がある。金属接点３６５は、例えば、銅、コバルト、金及び／又は複合金属を含む、金属又はその他の非常に導電性の材料を含む場合がある。
実例実施例が示されている添付の図面を参照して、本明細書には様々な実施例が説明されている。しかしながら、これらの実施例は異なる形式で具体化される場合があり、本明細書に示された実施例に限定されると解釈されるべきではない。むしろ、これらの実施例は、この開示が徹底的且つ完全であり、発明の概念を当業者に完全に伝達するように提供されている。本明細書に説明された実例実施例及び一般的原理及び特徴に対する様々な修正が、容易に明らかになるであろう。図面において、層及び領域のサイズ及び相対的サイズは縮尺通りに示されておらず、幾つかの例において、明確にするために誇張されている場合がある。
「第１」、「第２」などの用語は様々な要素を説明するために本明細書において使用される場合があるが、これらの要素はこれらの用語によって限定されるべきではないことが理解されるであろう。これらの用語は、１つの要素を別の要素から区別するためにのみ使用されている。例えば、本発明の範囲から逸脱することなく、第１の要素を第２の要素と言うことができ、同様に、第２の要素を第１の要素と言うことができる。本明細書において使用される場合、「及び／又は」という用語は、関連する列挙されたアイテムのうちの１つ又は複数のあらゆる及び全ての組合せを含む。
本明細書において使用された用語は、特定の実施例を説明するためのものでしかなく、発明の限定を意図したものではない。本明細書において使用される場合、「ａ」、「ａｎ」及び「ｔｈｅ」という単数形は、文脈が明確にそうでないことを定めていない限り、複数形を含むことが意図されている。さらに、本明細書において使用されるときの「ｃｏｍｐｒｉｓｅｓ」、「ｃｏｍｐｒｉｓｉｎｇ」、「ｉｎｃｌｕｄｅｓ」及び／又は「ｉｎｃｌｕｄｉｎｇ」という用語は、述べられた特徴、整数、ステップ、動作、要素及び／又は構成要素の存在を明示しており、１つ又は複数のその他の特徴、整数、ステップ、動作、要素、構成要素、及び／又はそれらのグループの存在又は追加を排除しないことがさらに理解されるであろう。
別段の定めがない限り、本明細書において使用される全ての用語（技術用語及び科学用語を含む）は、本発明が属する分野における当業者によって一般的に理解されるのと同じ意味を有する。さらに、本明細書において使用される用語は、本明細書及び関連技術の文脈におけるそれらの意味と一致する意味を有するものと解釈されるべきであり、本明細書において明らかにそのように定められていない限り、理想化された又は過剰に形式的な意味で解釈されないことが理解されるであろう。
層、領域又は基板などの要素が別の要素「の上に」ある、「に取り付けられている」、又は「の上に」延在すると言った場合、これらはその他の要素の上に直接あることができるか又は介在する要素が存在する場合もあることが理解されるであろう。対照的に、要素が別の要素「の上に直接」ある又は「に直接取り付けられている」又は「の上に直接」延在すると言った場合、介在する要素は存在しない。要素が別の要素に「接続」又は「結合」されていると言った場合、要素はその他の要素に直接接続又は結合されることができるか又は介在する要素が存在する場合があることも理解されるであろう。対照的に、要素が別の要素に「直接接続されている」又は「直接結合されている」と言った場合、介在する要素は存在しない。
「下方」又は「上方」又は「上側」又は「下側」又は「水平方向」又は「横方向」又は「垂直方向」などの相対的な用語は、図面に示された別の要素、層又は領域に対する１つの要素、層又は領域の関係を説明するために本明細書において使用されている場合がある。これらの用語は、図面に示された向きに加えてデバイスの異なる向きを包含することが意図されていることが理解されるであろう。
発明の実施例は、本発明の理想化された実施例（及び中間構造）の概略的な図である断面図に関して本明細書において説明されている。図面における層及び領域の厚さは、明確にするために誇張されている場合がある。加えて、例えば、製造技術及び／又は公差の結果としての図の形状からの変動が予想される。したがって、発明の実施例は、本明細書に示された領域の特定の形状に限定されると解釈されるべきではなく、例えば、製造から生じる形状の逸れを含む。点線によって示された要素は、示された実施例において選択的である場合がある。
同じ番号は、全体を通じて同じ要素を指す。したがって、同じ又は類似の番号は、対応する図面に言及又は説明されていないとしても、他の図面に関連して説明される場合がある。また、参照番号によって示されていない要素が、他の図面に関連して説明される場合がある。
図面及び明細書において、発明の典型的な実施例が開示されており、特定の用語が使用されているが、それらは、限定のためではなく、一般的及び説明的な意味でのみ使用されており、発明の範囲は、以下の請求項に示されている。

Claims (50)

  1. 高周波（ＲＦ）トランジスタ増幅器であって、
    パッケージ・サブマウントと、
    前記パッケージ・サブマウント上に電気絶縁部材及び１つ又は複数の伝導層を含むパッケージ・フレームであって、前記パッケージ・フレームが、前記パッケージ・サブマウントの表面を露出させている、パッケージ・フレームと、
    前記パッケージ・サブマウントの前記表面上の、前記パッケージ・フレームに電気的に接続されたそれぞれの端子を備えるトランジスタ・ダイと、
    前記トランジスタ・ダイを被覆する保護部材と、
    前記保護部材の外側の前記パッケージ・フレームに取り付けられた１つ又は複数の電気部品と、を備える、高周波（ＲＦ）トランジスタ増幅器。
  2. 前記パッケージ・フレームが、実質的に前記パッケージ・サブマウントのエッジを超えて延びていない、請求項１に記載のＲＦトランジスタ増幅器。
  3. 前記パッケージ・フレームの前記１つ又は複数の伝導層が、前記トランジスタ・ダイのそれぞれの端子へのＲＦ信号接続を提供し且つ前記保護部材の外側へ延びるそれぞれのリードを画定している、請求項２に記載のＲＦトランジスタ増幅器。
  4. 前記１つ又は複数の電気部品が、前記保護部材の外側において前記それぞれのリードに電気的に接続されている、請求項３に記載のＲＦトランジスタ増幅器。
  5. 前記１つ又は複数の電気部品が、ＲＦトランジスタ増幅器のための入力、段間又は出力インピーダンス整合回路又は高調波終端回路の一部を画定している、請求項４に記載のＲＦトランジスタ増幅器。
  6. 前記トランジスタ・ダイの前記それぞれの端子が、それぞれの相互接続構造によってそれぞれのリードに電気的に接続されており、前記保護部材が、前記トランジスタ・ダイ及び前記それぞれの相互接続構造を被覆している、請求項３から５までのいずれか一項に記載のＲＦトランジスタ増幅器。
  7. 前記それぞれのリードが、実質的に前記パッケージ・サブマウントの前記エッジを超えて延びる電気接続を有さない、請求項３から５までのいずれか一項に記載のＲＦトランジスタ増幅器。
  8. 前記それぞれのリードに電気的に接続され且つ実質的に前記パッケージ・サブマウントの前記エッジを超えて延びる１つ又は複数の伝導性表面実装型部品をさらに備える、請求項３から５までのいずれか一項に記載のＲＦトランジスタ増幅器。
  9. 前記１つ又は複数の電気部品が、受動的及び／又は反応性表面実装型部品を含む、請求項１から８までのいずれか一項に記載のＲＦトランジスタ増幅器。
  10. 前記保護部材が、前記トランジスタ・ダイ及び前記パッケージ・フレームの少なくとも一部の上に延びる、排出され且つ硬化された封止材を含む、請求項１から９までのいずれか一項に記載のＲＦトランジスタ増幅器。
  11. 前記保護部材が、前記トランジスタ・ダイ及び前記パッケージ・フレームの少なくとも一部を被覆する蓋部材を含む、請求項１から９までのいずれか一項に記載のＲＦトランジスタ増幅器。
  12. 前記パッケージ・サブマウントが、ＲＦ回路基板における開口内に実装されるように構成されており、これにより、前記パッケージ・フレームが前記開口内に制限されている、請求項１から１１までのいずれか一項に記載のＲＦトランジスタ増幅器。
  13. 高周波（ＲＦ）トランジスタ増幅器であって、
    パッケージ・サブマウントと、
    前記パッケージ・サブマウント上に電気絶縁部材及び１つ又は複数の伝導層を備えるパッケージ・フレームであって、前記パッケージ・フレームが、前記パッケージ・サブマウントの表面を露出させている、パッケージ・フレームと、
    前記パッケージ・サブマウントの前記表面上の、前記パッケージ・フレームに電気的に接続されたそれぞれの端子を備えるトランジスタ・ダイと、を備え、
    前記パッケージ・サブマウントが、ＲＦ回路基板における開口内に実装されるように構成されており、これにより、前記パッケージ・フレームが前記開口内に制限されている、高調波（ＲＦ）トランジスタ増幅器。
  14. 前記パッケージ・フレームが、実質的に前記パッケージ・サブマウントのエッジを超えて延びておらず、前記パッケージ・フレームの前記１つ又は複数の伝導層が、前記トランジスタ・ダイの前記それぞれの端子へのＲＦ信号接続を提供するそれぞれのリードを画定している、請求項１３に記載のＲＦトランジスタ増幅器。
  15. 前記パッケージ・フレームの前記それぞれのリードが、前記開口の外側の前記ＲＦ回路基板の表面と実質的に同一平面にある、請求項１４に記載のＲＦトランジスタ増幅器。
  16. 前記それぞれのリードが、実質的に前記パッケージ・サブマウントの前記エッジを超えて延びる電気接続を有さない、請求項１４又は１５に記載のＲＦトランジスタ増幅器。
  17. 前記それぞれのリードを前記ＲＦ回路基板に電気的に接続し且つ実質的に前記パッケージ・サブマウントの前記エッジを超えて延びる１つ又は複数の伝導性表面実装型部品をさらに備える、請求項１４又は１５に記載のＲＦトランジスタ増幅器。
  18. 前記トランジスタ・ダイを被覆する保護部材と、
    前記それぞれのリードに電気的に接続され且つ前記保護部材の外側の前記パッケージ・フレームに取り付けられた１つ又は複数の電気部品と、をさらに備える、請求項１４から１７までのいずれか一項に記載のＲＦトランジスタ増幅器。
  19. 前記１つ又は複数の電気部品が、前記ＲＦトランジスタ増幅器のための入力、段間又は出力インピーダンス整合回路又は高調波終端回路の一部を画定している、請求項１８に記載のＲＦトランジスタ増幅器。
  20. 前記トランジスタ・ダイの前記それぞれの端子が、それぞれの相互接続構造によって前記それぞれのリードに電気的に接続されており、前記保護部材が、前記トランジスタ・ダイ及び前記それぞれの相互接続構造を被覆している、請求項１８又は１９に記載のＲＦトランジスタ増幅器。
  21. 前記１つ又は複数の電気部品が、受動的及び／又は反応性表面実装型部品を含む、請求項１８から２０までのいずれか一項に記載のＲＦトランジスタ増幅器。
  22. 前記保護部材が、前記トランジスタ・ダイ及び前記パッケージ・フレームの少なくとも一部の上に延びる、排出され且つ硬化された封止材を含む、請求項１８から２１までのいずれか一項に記載のＲＦトランジスタ増幅器
  23. 前記保護部材が、前記トランジスタ・ダイ及び前記パッケージ・フレームの少なくとも一部を被覆する蓋部材を含む、請求項１８から２１までのいずれか一項に記載のＲＦトランジスタ増幅器。
  24. 前記ＲＦ回路基板をさらに備え、前記ＲＦ回路基板が、熱伝導性基板を含み、前記パッケージ・サブマウントが、前記ＲＦ回路基板における前記開口によって露出させられた前記熱伝導性基板の表面と接触している、請求項１７から２３までのいずれか一項に記載のＲＦトランジスタ増幅器。
  25. 高周波（ＲＦ）トランジスタ増幅器パッケージであって、
    パッケージ・サブマウントと、
    前記パッケージ・サブマウントの表面上のトランジスタ・ダイと、
    前記パッケージ・サブマウントの前記表面の周縁部上の、電気絶縁部材及び前記トランジスタのそれぞれの端子に電気的に接続されたそれぞれのリードを画定する１つ又は複数の伝導層を含むパッケージ・フレームと、を備え、
    前記それぞれのリードが、実質的に前記パッケージ・サブマウントのエッジを超えて延びる電気接続を有さない、高調波（ＲＦ）トランジスタ増幅器パッケージ。
  26. 前記パッケージ・フレームが、実質的に前記パッケージ・サブマウントのエッジを超えて延びておらず、前記それぞれのリードが、前記トランジスタ・ダイの前記それぞれの端子へのＲＦ信号接続を提供する、請求項２５に記載のＲＦトランジスタ増幅器。
  27. 前記トランジスタ・ダイを被覆する保護部材と、
    前記それぞれのリードに電気的に接続され且つ前記保護部材の外側の前記パッケージ・フレームに取り付けられた１つ又は複数の電気部品と、をさらに備える、請求項２６に記載のＲＦトランジスタ増幅器。
  28. 前記１つ又は複数の電気部品が、前記ＲＦトランジスタ増幅器のための入力、段間又は出力インピーダンス整合回路又は高調波終端回路の一部を画定している、請求項２７に記載のＲＦトランジスタ増幅器。
  29. 前記トランジスタ・ダイの前記それぞれの端子が、それぞれの相互接続構造によって前記それぞれのリードに電気的に接続されており、前記保護部材が、前記トランジスタ・ダイ及び前記それぞれの相互接続構造を被覆している、請求項２７又は２８に記載のＲＦトランジスタ増幅器。
  30. 前記１つ又は複数の電気部品が、受動的及び／又は反応性表面実装型部品を含む、請求項２７から２９までのいずれか一項に記載のＲＦトランジスタ増幅器。
  31. 前記保護部材が、前記トランジスタ・ダイ及び前記パッケージ・フレームの少なくとも一部の上に延びる、排出され且つ硬化された封止材を含む、請求項２７から３０までのいずれか一項に記載のＲＦトランジスタ増幅器。
  32. 前記保護部材が、前記トランジスタ・ダイ及び前記パッケージ・フレームの少なくとも一部を被覆する蓋部材を含む、請求項２７から３０までのいずれか一項に記載のＲＦトランジスタ増幅器。
  33. 前記パッケージ・サブマウントが、ＲＦ回路基板における開口内に実装されるように構成されており、これにより、前記パッケージ・フレームが前記開口内に制限されている、請求項２５から３２までのいずれか一項に記載のＲＦトランジスタ増幅器。
  34. 高周波（ＲＦ）トランジスタ増幅器であって、
    パッケージ・サブマウントと、
    前記パッケージ・サブマウント上に電気絶縁部材及び１つ又は複数の伝導層を含むパッケージ・フレームであって、前記パッケージ・フレームが、前記パッケージ・サブマウントの表面を露出させている、パッケージ・フレームと、
    前記パッケージ・サブマウントの前記表面上の、前記パッケージ・フレームに電気的に接続されたそれぞれの端子を備えるトランジスタ・ダイと、
    前記トランジスタ・ダイ及び前記パッケージ・フレーム上に延びる保護封止材と、を備える、高周波（ＲＦ）トランジスタ増幅器。
  35. 前記パッケージ・フレームが、実質的に前記パッケージ・サブマウントのエッジを超えて延びていない、請求項３４に記載のＲＦトランジスタ増幅器。
  36. 前記パッケージ・フレームの前記１つ又は複数の伝導層が、前記トランジスタ・ダイの前記それぞれの端子へのＲＦ信号接続を提供し且つ前記保護封止材の外側へ延びるそれぞれのリードを画定している、請求項３５に記載のＲＦトランジスタ増幅器。
  37. 前記それぞれのリードに電気的に接続され且つ前記保護封止材の外側の前記パッケージ・フレームに取り付けられた１つ又は複数の電気部品をさらに備える、請求項３６に記載のＲＦトランジスタ増幅器。
  38. 前記１つ又は複数の電気部品が、前記ＲＦトランジスタ増幅器のための入力、段間又は出力インピーダンス整合回路又は高調波終端回路の一部を画定している、請求項３７に記載のＲＦトランジスタ増幅器。
  39. 前記保護封止材が、前記トランジスタ・ダイを被覆する、排出され且つ硬化された封止材を含む、請求項３４から３７までのいずれか一項に記載のＲＦトランジスタ増幅器。
  40. 前記１つ又は複数の電気部品が、受動的及び／又は反応性表面実装型部品を含む、請求項３７から３９までのいずれか一項に記載のＲＦトランジスタ増幅器。
  41. 前記それぞれのリードが、実質的に前記パッケージ・サブマウントの前記エッジを超えて延びる電気接続を有さない、請求項３６から４０までのいずれか一項に記載のＲＦトランジスタ増幅器。
  42. 前記それぞれのリードに電気的に接続され且つ実質的に前記パッケージ・サブマウントの前記エッジを超えて延びる１つ又は複数の伝導性表面実装型部品をさらに備える、請求項３６から４０までのいずれか一項に記載のＲＦトランジスタ増幅器。
  43. 高周波（ＲＦ）トランジスタ増幅器を製造する方法であって、前記方法が、
    パッケージ・サブマウントを提供することと、
    前記パッケージ・サブマウント上にパッケージ・フレームを提供することであって、前記パッケージ・フレームが、電気絶縁部材及び１つ又は複数の伝導層を備え、前記パッケージ・フレームが、その中に前記パッケージ・サブマウントの表面を露出させる開口を備える、パッケージ・フレームを提供することと、
    前記パッケージ・サブマウントの前記表面上にトランジスタ・ダイを提供することと、
    前記パッケージ・フレームに前記トランジスタ・ダイのそれぞれの端子を電気的に接続することと、
    前記パッケージ・サブマウントに保護部材を取り付けることであって、前記保護部材が、前記トランジスタ・ダイを被覆し且つ前記パッケージ・サブマウントの周縁部上の前記パッケージ・フレームの部分を露出させ、前記パッケージ・フレームの前記部分が、前記保護部材の外側に１つ又は複数の電気部品を装着するために十分な表面積を含む、保護部材を取り付けることと、を含む、高周波（ＲＦ）トランジスタ増幅器を製造する方法。
  44. 前記パッケージ・フレームの前記１つ又は複数の伝導層が、前記トランジスタ・ダイの前記それぞれの端子へのＲＦ信号接続を提供し且つ前記パッケージ・フレームの前記部分に沿って延びるそれぞれのリードを画定している、請求項４３に記載の方法。
  45. 前記保護部材によって露出させられた前記パッケージ・フレームの前記部分に前記１つ又は複数の電気部品を取り付けることであって、前記１つ又は複数の電気部品が、前記それぞれのリードに電気的に接続されている、前記１つ又は複数の電気部品を取り付けることをさらに含む、請求項４４に記載の方法。
  46. 前記１つ又は複数の電気部品が、前記ＲＦトランジスタ増幅器のための入力、段間又は出力インピーダンス整合回路又は高調波終端回路の一部を画定している、請求項４３から４５までのいずれか一項に記載の方法。
  47. 前記保護部材が、前記トランジスタ・ダイ及び前記パッケージ・フレームの少なくとも一部の上に延びる、排出され且つ硬化された封止材を含む、請求項４３から４６までのいずれか一項に記載の方法。
  48. 前記パッケージ・サブマウントをＲＦ回路基板における開口内に実装することをさらに含み、これにより、前記パッケージ・フレームが前記ＲＦ回路基板における前記開口内に制限される、請求項４３から４７までのいずれか一項に記載の方法。
  49. 前記ＲＦ回路基板に前記それぞれのリードを電気的に接続し且つ実質的に前記パッケージ・サブマウントの前記エッジを超えて延びる１つ又は複数の伝導性表面実装型部品を提供することをさらに含む、請求項４８に記載の方法。
  50. 前記それぞれのリードが沿って延びる前記パッケージ・フレームの前記部分が、前記ＲＦ回路基板における前記開口の外側の前記ＲＦ回路基板の表面と実質的に同一平面にある、請求項４９に記載の方法。
JP2023528106A 2020-11-13 2021-11-09 Ｐｃｂルーティングを備えるパッケージングされたｒｆ電力装置 Pending JP2023549784A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/097,294 2020-11-13
US17/097,294 US20220157671A1 (en) 2020-11-13 2020-11-13 Packaged rf power device with pcb routing
PCT/US2021/058582 WO2022103732A1 (en) 2020-11-13 2021-11-09 Packaged rf power device with pcb routing

Publications (1)

Publication Number Publication Date
JP2023549784A true JP2023549784A (ja) 2023-11-29

Family

ID=78822607

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023528106A Pending JP2023549784A (ja) 2020-11-13 2021-11-09 Ｐｃｂルーティングを備えるパッケージングされたｒｆ電力装置

Country Status (4)

Country Link
US (1) US20220157671A1 (ja)
EP (1) EP4244890A1 (ja)
JP (1) JP2023549784A (ja)
WO (1) WO2022103732A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240106397A1 (en) * 2022-09-23 2024-03-28 Wolfspeed, Inc. Transistor amplifier with pcb routing and surface mounted transistor die

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5210051A (en) 1990-03-27 1993-05-11 Cree Research, Inc. High efficiency light emitting diodes from bipolar gallium nitride
US5192987A (en) 1991-05-17 1993-03-09 Apa Optics, Inc. High electron mobility transistor with GaN/Alx Ga1-x N heterojunctions
US5393993A (en) 1993-12-13 1995-02-28 Cree Research, Inc. Buffer structure between silicon carbide and gallium nitride and resulting semiconductor devices
US5523589A (en) 1994-09-20 1996-06-04 Cree Research, Inc. Vertical geometry light emitting diode with group III nitride active layer and extended lifetime
DE19639025C2 (de) * 1996-09-23 1999-10-28 Siemens Ag Chipmodul und Verfahren zur Herstellung eines Chipmoduls
US6316793B1 (en) 1998-06-12 2001-11-13 Cree, Inc. Nitride based transistors on semi-insulating silicon carbide substrates
SE517455C2 (sv) * 1999-12-15 2002-06-11 Ericsson Telefon Ab L M Effekttransistormodul, effektförstärkare samt förfarande för framställning därav
US6548333B2 (en) 2000-12-01 2003-04-15 Cree, Inc. Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment
TW575949B (en) * 2001-02-06 2004-02-11 Hitachi Ltd Mixed integrated circuit device, its manufacturing method and electronic apparatus
US6455925B1 (en) * 2001-03-27 2002-09-24 Ericsson Inc. Power transistor package with integrated flange for surface mount heat removal
US7030428B2 (en) 2001-12-03 2006-04-18 Cree, Inc. Strain balanced nitride heterojunction transistors
WO2005024946A1 (ja) * 2003-09-04 2005-03-17 Renesas Technology Corp. 半導体装置およびその製造方法
US7501669B2 (en) 2003-09-09 2009-03-10 Cree, Inc. Wide bandgap transistor devices with field plates
US7045404B2 (en) 2004-01-16 2006-05-16 Cree, Inc. Nitride-based transistors with a protective layer and a low-damage recess and methods of fabrication thereof
US7615774B2 (en) 2005-04-29 2009-11-10 Cree.Inc. Aluminum free group III-nitride based high electron mobility transistors
US7544963B2 (en) 2005-04-29 2009-06-09 Cree, Inc. Binary group III-nitride based high electron mobility transistors
US7548112B2 (en) 2005-07-21 2009-06-16 Cree, Inc. Switch mode power amplifier using MIS-HEMT with field plate extension
US7592211B2 (en) 2006-01-17 2009-09-22 Cree, Inc. Methods of fabricating transistors including supported gate electrodes
US7709269B2 (en) 2006-01-17 2010-05-04 Cree, Inc. Methods of fabricating transistors including dielectrically-supported gate electrodes
WO2008007257A2 (en) * 2006-06-20 2008-01-17 Nxp B.V. Integrated circuit and assembly therewith
EP2414801B1 (en) * 2009-03-30 2021-05-26 QUALCOMM Incorporated Chip package with stacked processor and memory chips
JP5051189B2 (ja) * 2009-07-10 2012-10-17 アイシン・エィ・ダブリュ株式会社 電子回路装置
EP2680811B1 (en) * 2011-03-01 2018-04-11 DSM IP Assets B.V. Novel use of steviol
US8884415B2 (en) * 2013-02-28 2014-11-11 Nxp B.V. IC package with stainless steel leadframe
US9401682B2 (en) * 2014-04-17 2016-07-26 Freescale Semiconductor, Inc. Structure for a radio frequency power amplifier module within a radio frequency power amplifier package
US10225922B2 (en) * 2016-02-18 2019-03-05 Cree, Inc. PCB based semiconductor package with impedance matching network elements integrated therein
US9979361B1 (en) * 2016-12-27 2018-05-22 Nxp Usa, Inc. Input circuits for RF amplifier devices, and methods of manufacture thereof
US20190103365A1 (en) * 2017-09-29 2019-04-04 Nxp Usa, Inc. Selectively shielded semiconductor package
JP7085908B2 (ja) * 2018-06-13 2022-06-17 住友電工デバイス・イノベーション株式会社 半導体装置
US11012035B2 (en) * 2019-05-15 2021-05-18 Nxp Usa, Inc. Amplifier devices with input transient termination

Also Published As

Publication number Publication date
EP4244890A1 (en) 2023-09-20
WO2022103732A1 (en) 2022-05-19
US20220157671A1 (en) 2022-05-19

Similar Documents

Publication Publication Date Title
TWI798670B (zh) 堆疊式射頻電路拓撲
TWI822112B (zh) 在電晶體晶粒之閘極及/或汲極上通過穿碳化矽通孔進行堆疊式射頻電路拓撲
US20210313293A1 (en) Rf amplifier devices and methods of manufacturing
US11837457B2 (en) Packaging for RF transistor amplifiers
US20210313283A1 (en) Multi level radio frequency (rf) integrated circuit components including passive devices
US20240088838A1 (en) Group iii nitride-based radio frequency transistor amplifiers having source, gate and/or drain conductive vias
US11670605B2 (en) RF amplifier devices including interconnect structures and methods of manufacturing
CN115362545A (zh) 具有背侧源极、栅极和/或漏极端子的基于iii族氮化物的射频放大器
WO2024064571A1 (en) Transistor amplifier with pcb routing and surface mounted transistor die
US20230327624A1 (en) Rf amplifier devices and methods of manufacturing including modularized designs with flip chip interconnections and integration into packaging
JP2023549784A (ja) Ｐｃｂルーティングを備えるパッケージングされたｒｆ電力装置
WO2023249863A1 (en) Packages with backside mounted die and exposed die interconnects and methods of fabricating the same
US20220321071A1 (en) Rf amplifier devices and methods of manufacturing including modularized designs with flip chip interconnections
US20230421119A1 (en) Semiconductor device packages with exposed heat dissipating surfaces and methods of fabricating the same
CN116235299A (zh) 射频晶体管放大器封装
US20230420430A1 (en) Modular power transistor component assemblies with flip chip interconnections
US11621322B2 (en) Die-to-die isolation structures for packaged transistor devices
US20240105692A1 (en) Packaged flip chip radio frequency transistor amplifier circuits
TW202420508A (zh) 具覆晶互連的模組式功率電晶體組件總成

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230706

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240711