JP7326844B2 - 半導体デバイスの放熱構造及びその製造方法、増幅器 - Google Patents
半導体デバイスの放熱構造及びその製造方法、増幅器 Download PDFInfo
- Publication number
- JP7326844B2 JP7326844B2 JP2019081827A JP2019081827A JP7326844B2 JP 7326844 B2 JP7326844 B2 JP 7326844B2 JP 2019081827 A JP2019081827 A JP 2019081827A JP 2019081827 A JP2019081827 A JP 2019081827A JP 7326844 B2 JP7326844 B2 JP 7326844B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- heat dissipation
- dissipation structure
- metal
- heat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 154
- 230000017525 heat dissipation Effects 0.000 title claims description 132
- 238000004519 manufacturing process Methods 0.000 title claims description 42
- 229910052751 metal Inorganic materials 0.000 claims description 156
- 239000002184 metal Substances 0.000 claims description 156
- 239000000758 substrate Substances 0.000 claims description 81
- 229910003460 diamond Inorganic materials 0.000 claims description 35
- 239000010432 diamond Substances 0.000 claims description 35
- 239000000463 material Substances 0.000 claims description 19
- 230000002093 peripheral effect Effects 0.000 claims description 15
- 229910002601 GaN Inorganic materials 0.000 claims description 12
- 229910016525 CuMo Inorganic materials 0.000 claims description 9
- 229910052709 silver Inorganic materials 0.000 claims description 9
- 229910052802 copper Inorganic materials 0.000 claims description 8
- 229910052737 gold Inorganic materials 0.000 claims description 7
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 6
- 229910002804 graphite Inorganic materials 0.000 claims description 6
- 239000010439 graphite Substances 0.000 claims description 6
- 229910003465 moissanite Inorganic materials 0.000 claims description 4
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 4
- 229910017083 AlN Inorganic materials 0.000 claims 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 25
- 230000004048 modification Effects 0.000 description 13
- 238000012986 modification Methods 0.000 description 13
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 12
- 239000010410 layer Substances 0.000 description 11
- 239000000203 mixture Substances 0.000 description 10
- 230000000694 effects Effects 0.000 description 9
- 239000011229 interlayer Substances 0.000 description 8
- 238000000034 method Methods 0.000 description 8
- 238000004088 simulation Methods 0.000 description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- 239000000853 adhesive Substances 0.000 description 6
- 230000001070 adhesive effect Effects 0.000 description 6
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 229910052786 argon Inorganic materials 0.000 description 3
- 229910015363 Au—Sn Inorganic materials 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4871—Bases, plates or heatsinks
- H01L21/4882—Assembly of heatsink parts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3732—Diamonds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
さらに、このような放熱構造において、基板とヒートシンクとの間にダイヤモンドヒートスプレッダを設けた構造もある(例えば図38参照)。
本発明は、従来の放熱構造よりも効率的に放熱することができるようにすることを目的とする。
1つの態様では、増幅器は、上述の放熱構造を有する半導体デバイスを備える。
[第1実施形態]
まず、第1実施形態にかかる半導体デバイスの放熱構造及びその製造方法について、図1~図34を参照しながら説明する。
本実施形態の半導体デバイスの放熱構造は、図1に示すように、半導体デバイス1を構成する基板2の裏面側にヒートシンク3を有する構造であって、さらに、半導体デバイス1の表面側の電極4上に設けられた金属配線5及び半導体デバイス1の表面側の外周部に設けられた金属部6に接続された上部ヒートスプレッダ(表面側ヒートスプレッダ)7を備える。
ここでは、半導体デバイス1は、基板2上にエピタキシャル層9を備え、エピタキシャル層9上にソース電極4A、ドレイン電極4B、ゲート電極4Cを備える。
そして、エピタキシャル層9の表面が絶縁膜(例えばSiN膜)10で覆われた構造になっている。
また、ここでは、半導体デバイス1は、例えば電子供給層や電子走行層などを含むHEMT構造(トランジスタ構造)を備える。
また、上部ヒートスプレッダ7は、金属配線5(ここではソース配線5A)上及び金属部6上に接合されている。つまり、上部ヒートスプレッダ7は、半導体デバイス1の表面上に金属配線5(ここではソース配線5A)及び金属部6を介して接合されている。これにより、効率的に放熱させることが可能となる。
つまり、金属部6は、半導体デバイス1の表面側の外周部の一方の側とその反対側の他方の側の両側に設けられている。
この場合、上部ヒートスプレッダ7の一方の側とその反対側の他方の側の両側に金属部6が接合されることになる(例えば図18参照)。
また、上部ヒートスプレッダ7は、CuMo、CuW、Al、GaN、Cu、Au、Ag、AlN、SiC、グラファイト、ダイヤモンドのいずれかの材料からなることが好ましい。
なお、金属部6の幅は、トランジスタ領域(HEMT領域)に含まれる発熱源に近い側から発熱源から遠い側までの距離である(例えば図18参照)。また、金属部6の長さ(例えば図18中、符号L参照)は、上部ヒートスプレッダ7と同じにしているが、それよりも長くても良い。
また、金属配線5と金属部6は、同一の金属からなることが好ましい。これにより、後述するように、金属配線5と金属部6を同時に作製することが可能となり、作製が容易となる。
例えば、半導体基板2の裏面側にダイヤモンドヒートスプレッダ11を接合し、このダイヤモンドヒートスプレッダ11の裏面側に例えばAgペースト12などを介してヒートシンク3を接合すれば良い。
なお、ダイヤモンドヒートスプレッダ11は、半導体デバイス1の下部に設けられるため、下部ヒートスプレッダともいう。
また、上部ヒートスプレッダ(表面側ヒートスプレッダ)7を設ける工程の前に、金属配線5及び金属部6を形成する工程(例えば図12、図21参照)と、金属配線5と金属部6の高さ方向の位置合わせを行なう工程(例えば図16、図23、図27参照)とを含むことが好ましい。これにより、作製が容易となる。
これにより、半導体デバイス1の外側(チップ外)で表面側ヒートスプレッダ(上部ヒートスプレッダ)7を接合する場合と比較して、高さ方向の位置合わせが容易となり、表面側ヒートスプレッダ7の実装が容易となる。
ところで、上述のような構成及び製造方法を採用しているのは、以下の理由による。
例えば、レーダー、無線通信、マイクロ波送電等の長距離電波応用分野に用いられている高出力高周波半導体デバイス(電子デバイス)では、電波到達距離の増大を図るため、材料に窒化ガリウム(GaN)やGaNよりもさらにバンドギャップの大きい窒化アルミニウム(AlN)を用いることによる高出力化が期待されている。
そこで、このようなデバイスを安定して動作させるために、発生する熱を効率よく排熱する構造が重要となっている。
ここで、図36は、従来の高出力半導体デバイスの放熱構造である。
そして、このように構成される従来の高出力半導体デバイスの放熱構造は、半導体デバイスを構成する基板の裏面側に例えばAuSnなどのはんだを介してヒートシンクを接合した構造になっている。
さらに、昨今のGaN-HEMTの高出力化によって従来の放熱構造では排熱が間に合わなくなっているため、図38に示すように、熱伝導率が極めて高いダイヤモンドヒートスプレッダを半導体基板裏面側に接合した放熱構造、即ち、基板とヒートシンクとの間にダイヤモンドヒートスプレッダを設けた放熱構造を採用することもある。
しかしながら、高出力高周波デバイスの出力はますます増加しており、この出力増加に伴い、さらに発熱量が増加するため、基板裏面側からの放熱だけでは、これ以上の高性能化が望めない状況になってきている。
このような構成(例えば図1、図3参照)及び製造方法を採用することによって、図2、図4に示すように、半導体デバイス1の発熱源13で発生した熱は、半導体基板2の裏面側のヒートシンク3に直接伝達されるだけでなく、金属配線5から半導体デバイス1の上部に設けられた上部ヒートスプレッダ(表面側ヒートスプレッダ)7にも熱が伝わり、拡散し、外周部に設けられた金属部6から半導体基板2を介して半導体基板2の裏面側のヒートシンク3に排熱(放熱)されるようにすることができる。
ここで、図5は、熱抵抗の上部ヒートスプレッダ7の熱伝導率依存性シミュレーションの結果を示している。
ここでは、図1に示す放熱構造、即ち、基板裏面側ヒートシンク構造を有し、さらに、半導体デバイス1の外周部に設けられた金属部6を介して上部ヒートスプレッダ7を接続した放熱構造と、図3に示す放熱構造、即ち、図1に示す放熱構造に対して、さらに、半導体基板2の裏面とヒートシンク3の間に極めて高い熱伝導率を持つダイヤモンドヒートスプレッダ11を有する放熱構造についてのシミュレーション結果を示している。
また、図1、図3に示す放熱構造に対して、上部ヒートスプレッダ7が設けられていない放熱構造(図6、図7参照)の熱抵抗を、上部ヒートスプレッダ7の熱伝導率が0のところにプロットしている。
また、図1、図3に示す放熱構造に対して、上部ヒートスプレッダ7に、最も高い熱伝導率(約2000W/mK)を持つ単結晶ダイヤモンドヒートスプレッダを用い、半導体デバイス1の外周部(チップ外周)に金属部6が設けられていない放熱構造(ソース配線4Aのみが上部ヒートスプレッダ7に接続されている放熱構造;図8、図9参照)の熱抵抗を、三角マークでプロットしている。
結果として、図1、図3に示す放熱構造とすることで、図5に示すように、従来の放熱構造、即ち、上部ヒートスプレッダ7が設けられていない放熱構造(図6、図7参照)に対して効率的に放熱することができることがわかる。
また、上部ヒートスプレッダ7に、最も高い熱伝導率(約2000W/mK)を持つ単結晶ダイヤモンドヒートスプレッダを用いたとしても、半導体デバイス1の外周部(チップ外周)に金属部6が設けられていない放熱構造(図8、図9参照)では、図5中、三角マークでプロットしているように(符号c、d参照)、熱抵抗低減効果が低く、金属部6から半導体基板2の裏面側のヒートシンク3への排熱(放熱)が重要であることがわかる。
ここでは、図1に示す放熱構造及び図3に示す放熱構造において、上部ヒートスプレッダ7に単結晶ダイヤモンドヒートスプレッダを用いた場合についてシミュレーションした結果を示している。
なお、図10中、実線Aは、図1に示す放熱構造のシミュレーション結果を示しており、実線Bは、図3に示す放熱構造のシミュレーション結果を示している。
なお、図10では、図8に示す放熱構造の熱抵抗を符号aで示し、図9に示す放熱構造の熱抵抗を符号bで示している。
なお、ここでは、十分に熱抵抗が低くなる幅約500μm以上の金属部6を用いた場合の熱抵抗の半分(50%)を、50%ラインとし、この50%ライン以下に熱抵抗を下げることができれば、半導体デバイス1の外周部(チップ外周)に金属部6が設けられていない放熱構造(ソース配線4Aのみが上部ヒートスプレッダ7に接続されている放熱構造;図8、図9参照)の熱抵抗に対して十分に放熱することができることとしている。
したがって、本実施形態にかかる半導体デバイス1の放熱構造及びその製造方法は、従来の放熱構造よりも効率的に放熱することができるという効果を有する。
まず、第1構成例について、図11~図19を参照しながら説明する。
図11に示すように、まず、AlN基板2上に成長したエピタキシャル層9上に作製した電極4としてのゲート電極4C、ソース電極4A、ドレイン電極4Bの内、ドレイン電極4B上にドレイン配線5B(金属配線5)として約5μm厚のAuめっきを施す。
そして、図13に示すように、ウェハ表面に約50μm厚の接着剤14を塗布し、サポート基板15に貼り付けた後、AlN基板2の裏面を研削し、所定の膜厚まで薄化する。ここでは、AlN基板2の厚さを約50μmとする。
次に、図15に示すように、チップ1を例えばAu-Snなどのはんだ材8で例えばCuMo、CuW等のヒートシンク3に実装する。
その後、図17、図18に示すように、ソース配線5A及び金属部6と上部ヒートスプレッダ7となるAu板を常温接合によって接続する。
なお、ソース配線5A、ドレイン配線5B、ゲート電極4Cは、それぞれ、ソースパッド18、ドレインパッド19、ゲートパッド20に接続されている。
なお、図18は、上面図であり、図11~図17は、図18のA-A′線に沿う断面図である。
このようにして製造された第1構成例の高出力デバイス1では、デバイス1で発生した熱は、基板裏面側のヒートシンク3に直接伝達されるだけでなく、金属配線5からデバイス1の上部に設けられた上部ヒートスプレッダ7にも熱が伝わり、拡散し、外周部に設けられた金属部6から基板2を介して基板裏面側のヒートシンク3に排熱されることによって(例えば図2参照)、従来の放熱構造よりもデバイス1を効率よく冷却することが可能となる。
また、ここでは、基板2にAlN基板を用いる場合を例に挙げて説明しているが、基板3に例えばSi、SiC、GaNなどを用いても良く、これらの場合も同様の効果を得ることができる。
次に、第2構成例について、図20~図25を参照しながら説明する。
まず、AlN基板2の裏面を研削し、所定の膜厚まで薄化する工程までは、上述の第1構成例の場合(図11~図13参照)と同様である。ここでは、AlN基板2の厚さを約60μmとする。
その後、図21に示すように、AlN基板2の裏面とダイヤモンドヒートスプレッダ11を常温接合で接合する。
ここでは、真空中でArビーム照射によってAlN基板2の裏面とダイヤモンドヒートスプレッダ11の表面を活性化する手法を用いることによって、又は、例えばTi等の薄い金属膜をダイヤモンドヒートスプレッダ11の表面、あるいは、AlN基板2の裏面とダイヤモンドヒートスプレッダ11の表面に成膜する方法を用いることによって、AlN基板2とダイヤモンドヒートスプレッダ11を常温接合する。
ここで、図23に示すように、ソース配線5Aと金属部6の高低差、及び、実装時の平行度を修正するため、ダイヤモンドバイト17を用いて、ソース配線5A及び金属部6の高さが約25μmになるように研削する。
ここでは、真空中でアルゴン(Ar)ビームをチップ1及び上部ヒートスプレッダ7としてのAu板に照射し、表面を活性化したAuからなるソース配線5A及び金属部6と上部ヒートスプレッダ7としてのAu板を常温接合する。
このようにして製造された第1構成例の高出力デバイス1では、デバイス1で発生した熱は、基板裏面側のダイヤモンドヒートスプレッダ11に直接伝達されるだけでなく、金属配線5Aからデバイス1の上部に設けられた上部ヒートスプレッダ7にも熱が伝わり、拡散し、外周部に設けられた金属部6から基板2を介して基板裏面側のヒートシンク3に排熱されることによって(例えば図4参照)、上述の第1構成例の場合よりもデバイス1をより効率的に冷却することが可能となる。
また、ここでは、基板2にAlN基板を用いる場合を例に挙げて説明しているが、基板2に例えばSi、SiC、GaNなどを用いても良く、これらの場合も同様の効果を得ることができる。
次に、第3構成例について、図26~図34を参照しながら説明する。
まず、ソース電極4A上、及び、ダイシング予定のチップ外周部に、ソース配線5A及び上部ヒートスプレッダ7に接続する金属部6として、約30μm厚のCuめっきを行なう。この工程までは、上述の第1構成例の場合(図11、図12参照)と同様である。
そして、図27に示すように、ダマシンプロセスによって、ソース配線5A、金属部6、及び、層間絶縁膜22を平坦化する。ここでは、層間絶縁膜22の厚さを約25μmとする。
次に、図29に示すように、AlN基板2の裏面に約3μm厚のAuめっきを施してAu膜25を形成した後、サポート基板24から剥離し、接着剤23を除去する。その後、ウェハをダイシングし、チップ化する。
ここでは、真空中でアルゴン(Ar)ビームをチップ1及び上部ヒートスプレッダ7としてのCu板に照射し、表面を活性化したCuからなるソース配線5A及び金属部6と上部ヒートスプレッダ7としてのCu板を常温接合する。ただし、層間絶縁膜22と上部ヒートスプレッダ7は接合されない。
このようにして製造された第2構成例の高出力デバイス1では、層間絶縁膜22によるデバイス表面平坦化によって、AlN基板2の厚さを上述の第1構成例の場合よりも薄くできる。このため、デバイス1で発生した熱を、上述の第1構成例の場合よりも効率的に基板裏面側のヒートシンク3に排熱することができる。また、金属配線5からデバイス1の上部に設けられた上部ヒートスプレッダ7にも熱が伝わり、拡散し、外周部に設けられた金属部6から基板2を介して基板裏面側のヒートシンク3に排熱することができる。これにより、従来の放熱構造よりもデバイス1を効率よく冷却することが可能となる。
また、ここでは、基板2にAlN基板を用いる場合を例に挙げて説明しているが、基板2に例えばSi、SiC、GaNなどを用いても良く、これらの場合も同様の効果を得ることができる。
さらに、上部ヒートスプレッダ7は、約200W/mK以上の熱伝導率を有する材料、例えば、CuMo、CuW、Al、GaN、Cu、Au、Ag、AlN、SiC、グラファイト、ダイヤモンドのいずれかの材料を用いれば良い。
また、図33、図34に示すように、第3構成例の構成を、上述の第2構成例の基板裏面側にダイヤモンドヒートスプレッダ11を有する放熱構造に対して適用することもでき、その場合も同様の効果が得られる。
[第2実施形態]
次に、第2実施形態にかかる増幅器について、図35を参照しながら説明する。
本高周波増幅器は、図35に示すように、ディジタル・プレディストーション回路31と、ミキサー32a,32bと、パワーアンプ33とを備えて構成される。なお、パワーアンプ33を、単にアンプともいう。
ミキサー32a,32bは、非線形歪みが補償された入力信号と交流信号をミキシングするものである。
パワーアンプ33は、交流信号とミキシングされた入力信号を増幅するものであり、上述の実施形態及び変形例の半導体デバイス(HEMTを含む)1を備える。
したがって、本実施形態にかかる増幅器によれば、上述の実施形態及び変形例にかかる半導体デバイス(HEMTを含む)1を、パワーアンプ33に適用しているため、信頼性の高い高周波増幅器を実現することができるという利点がある。これにより、信頼性の高い通信、レーダー、センサー、電波妨害器等のシステム機器を提供することが可能となる。
[その他]
なお、本発明は、上述した各実施形態及び変形例に記載した構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することが可能である。
(付記1)
半導体デバイスを構成する基板の裏面側に設けられたヒートシンクと、
前記半導体デバイスの表面側の電極上に設けられた金属配線及び前記半導体デバイスの表面側の外周部に少なくとも部分的に設けられた金属部に接続された表面側ヒートスプレッダとを備えることを特徴とする半導体デバイスの放熱構造。
前記金属部は、前記半導体デバイスの表面側の外周部の第1部分と前記第1部分の反対側の第2部分に設けられていることを特徴とする、付記1に記載の半導体デバイスの放熱構造。
(付記3)
前記表面側ヒートスプレッダは、熱伝導率が200W/mK以上であることを特徴とする、付記1又は2に記載の半導体デバイスの放熱構造。
前記表面側ヒートスプレッダは、CuMo、CuW、Al、GaN、Cu、Au、Ag、AlN、SiC、グラファイト、ダイヤモンドのいずれかの材料からなることを特徴とする、付記1~3のいずれか1項に記載の半導体デバイスの放熱構造。
(付記5)
前記金属部は、幅が少なくとも10μm以上であることを特徴とする、付記1~4のいずれか1項に記載の半導体デバイスの放熱構造。
前記電極は、ソース電極を含み、
前記金属配線は、前記ソース電極上に設けられているソース配線であることを特徴とする、付記1~5のいずれか1項に記載の半導体デバイスの放熱構造。
(付記7)
前記金属配線と前記金属部は、同一の金属からなることを特徴とする、付記1~6のいずれか1項に記載の半導体デバイスの放熱構造。
前記基板と前記ヒートシンクとの間にダイヤモンドヒートスプレッダを備えることを特徴とする、付記1~7のいずれか1項に記載の半導体デバイスの放熱構造。
(付記9)
付記1~8のいずれか1項に記載の放熱構造を有する半導体デバイスを備えることを特徴とする増幅器。
半導体デバイスを構成する基板の裏面側にヒートシンクを設ける工程と、
前記半導体デバイスの表面側の電極上に設けられた金属配線及び前記半導体デバイスの表面側の外周部に少なくとも部分的に設けられた金属部に接続されるように表面側ヒートスプレッダを設ける工程とを含むことを特徴とする半導体デバイスの放熱構造の製造方法。
前記表面側ヒートスプレッダを設ける工程において、前記表面側ヒートスプレッダを前記金属配線及び前記金属部に常温接合によって接続することを特徴とする、付記10に記載の半導体デバイスの放熱構造の製造方法。
(付記12)
前記表面側ヒートスプレッダを設ける工程の前に、前記金属配線及び前記金属部を形成する工程と、前記金属配線と前記金属部の高さ方向の位置合わせを行なう工程とを含むことを特徴とする、付記10又は11に記載の半導体デバイスの放熱構造の製造方法。
前記表面側ヒートスプレッダを設ける工程の前に、前記金属配線及び前記金属部を形成する工程と、前記金属配線又は前記金属部を研削又は研磨することによって前記金属配線と前記金属部の高さ方向の位置合わせを行なう工程とを含むことを特徴とする、付記10又は11に記載の半導体デバイスの放熱構造の製造方法。
前記金属配線及び前記金属部を形成する工程において、前記金属配線と前記金属部を同時に形成することを特徴とする、付記12又は13に記載の半導体デバイスの放熱構造の製造方法。
2 基板(半導体基板;AlN基板)
3 ヒートシンク
4 電極
4A ソース電極
4B ドレイン電極
4C ゲート電極
5 金属配線
5A ソース配線
5B ドレイン配線
6 金属部
7 上部ヒートスプレッダ(表面側ヒートスプレッダ)
8 はんだ(AuSn)
9 エピタキシャル層
10 絶縁膜(SiN膜)
11 ダイヤモンドヒートスプレッダ
12 Agペースト
13 発熱源
14 接着剤
15 サポート基板
16 Au膜
17 ダイヤモンドバイト
18 ソースパッド
19 ドレインパッド
20 ゲートパッド
21 金属膜
22 層間絶縁膜
23 接着剤
24 サポート基板
25 Au膜
27、28 金属膜
31 ディジタル・プレディストーション回路
32a,32b ミキサー
33 パワーアンプ
Claims (10)
- 半導体デバイスを構成する基板の裏面側に設けられたヒートシンクと、
前記半導体デバイスの表面側の電極上に設けられた金属配線及び前記半導体デバイスの表面側の外周部に少なくとも部分的に設けられた金属部に金属膜を介して接続された、前記金属配線及び前記金属部と材料が異なる表面側ヒートスプレッダとを備え、
前記電極は、ソース電極を含み、
前記金属配線は、前記ソース電極上に設けられているソース配線であることを特徴とする半導体デバイスの放熱構造。 - 前記表面側ヒートスプレッダは、熱伝導率が200W/mK以上であることを特徴とする、請求項1に記載の半導体デバイスの放熱構造。
- 前記表面側ヒートスプレッダは、CuMo、CuW、Al、GaN、Cu、Au、Ag、AlN、SiC、グラファイト、ダイヤモンドのいずれかの材料からなることを特徴とする、請求項1又は2に記載の半導体デバイスの放熱構造。
- 前記金属部は、幅が少なくとも10μm以上であることを特徴とする、請求項1~3のいずれか1項に記載の半導体デバイスの放熱構造。
- 前記金属配線と前記金属部は、同一の金属からなることを特徴とする、請求項1~4のいずれか1項に記載の半導体デバイスの放熱構造。
- 前記基板と前記ヒートシンクとの間にダイヤモンドヒートスプレッダを備えることを特徴とする、請求項1~5のいずれか1項に記載の半導体デバイスの放熱構造。
- 請求項1~6のいずれか1項に記載の放熱構造を有する半導体デバイスを備えることを特徴とする増幅器。
- 半導体デバイスを構成する基板の裏面側にヒートシンクを設ける工程と、
前記半導体デバイスの表面側の電極上に設けられた金属配線及び前記半導体デバイスの表面側の外周部に少なくとも部分的に設けられた金属部に接続されるように、金属膜が成膜され、前記金属部と前記金属配線及び前記金属部とを常温接合することにより前記金属配線及び前記金属部に前記金属膜を介して接続され、前記金属配線及び前記金属部と材料が異なる表面側ヒートスプレッダを設ける工程とを含み、
前記電極は、ソース電極を含み、
前記金属配線は、前記ソース電極上に設けられているソース配線であることを特徴とする半導体デバイスの放熱構造の製造方法。 - 前記表面側ヒートスプレッダを設ける工程において、前記表面側ヒートスプレッダを前記金属配線及び前記金属部に常温接合によって接続することを特徴とする、請求項8に記載の半導体デバイスの放熱構造の製造方法。
- 前記表面側ヒートスプレッダを設ける工程の前に、前記金属配線及び前記金属部を形成する工程と、前記金属配線又は前記金属部を研削又は研磨することによって前記金属配線と前記金属部の高さ方向の位置合わせを行なう工程とを含むことを特徴とする、請求項8又は9に記載の半導体デバイスの放熱構造の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019081827A JP7326844B2 (ja) | 2019-04-23 | 2019-04-23 | 半導体デバイスの放熱構造及びその製造方法、増幅器 |
US16/852,601 US20200343156A1 (en) | 2019-04-23 | 2020-04-20 | Heat dissipation structure for semiconductor device, method of manufacturing the same, and amplifier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019081827A JP7326844B2 (ja) | 2019-04-23 | 2019-04-23 | 半導体デバイスの放熱構造及びその製造方法、増幅器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020181837A JP2020181837A (ja) | 2020-11-05 |
JP7326844B2 true JP7326844B2 (ja) | 2023-08-16 |
Family
ID=72917304
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019081827A Active JP7326844B2 (ja) | 2019-04-23 | 2019-04-23 | 半導体デバイスの放熱構造及びその製造方法、増幅器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20200343156A1 (ja) |
JP (1) | JP7326844B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US12021016B2 (en) * | 2020-06-10 | 2024-06-25 | Intel Corporation | Thermally enhanced silicon back end layers for improved thermal performance |
US11862718B2 (en) * | 2020-10-12 | 2024-01-02 | Bae Systems Information And Electronic Systems Integration Inc. | III-nitride thermal management based on aluminum nitride substrates |
JP2023162831A (ja) | 2022-04-27 | 2023-11-09 | 株式会社ナノマテリアル研究所 | パワーデバイス |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007189171A (ja) | 2006-01-16 | 2007-07-26 | Musashino Eng:Kk | ダイヤモンドヒートスプレッダの常温接合方法,及び半導体デバイスの放熱部 |
JP2011192689A (ja) | 2010-03-12 | 2011-09-29 | Daikin Industries Ltd | パワーモジュール |
JP2016122813A (ja) | 2014-12-25 | 2016-07-07 | 日亜化学工業株式会社 | 半導体装置および半導体装置の製造方法 |
JP2017520921A (ja) | 2014-06-18 | 2017-07-27 | エレメント シックス テクノロジーズ リミテッド | 一体型のダイヤモンドヒートスプレッダを有する電子デバイス構成要素 |
US20180240754A1 (en) | 2017-02-21 | 2018-08-23 | Raytheon Company | Nitride structure having gold-free contact and methods for forming such structures |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9496197B1 (en) * | 2012-04-20 | 2016-11-15 | Hrl Laboratories, Llc | Near junction cooling for GaN devices |
-
2019
- 2019-04-23 JP JP2019081827A patent/JP7326844B2/ja active Active
-
2020
- 2020-04-20 US US16/852,601 patent/US20200343156A1/en not_active Abandoned
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007189171A (ja) | 2006-01-16 | 2007-07-26 | Musashino Eng:Kk | ダイヤモンドヒートスプレッダの常温接合方法,及び半導体デバイスの放熱部 |
JP2011192689A (ja) | 2010-03-12 | 2011-09-29 | Daikin Industries Ltd | パワーモジュール |
JP2017520921A (ja) | 2014-06-18 | 2017-07-27 | エレメント シックス テクノロジーズ リミテッド | 一体型のダイヤモンドヒートスプレッダを有する電子デバイス構成要素 |
JP2016122813A (ja) | 2014-12-25 | 2016-07-07 | 日亜化学工業株式会社 | 半導体装置および半導体装置の製造方法 |
US20180240754A1 (en) | 2017-02-21 | 2018-08-23 | Raytheon Company | Nitride structure having gold-free contact and methods for forming such structures |
Also Published As
Publication number | Publication date |
---|---|
JP2020181837A (ja) | 2020-11-05 |
US20200343156A1 (en) | 2020-10-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7326844B2 (ja) | 半導体デバイスの放熱構造及びその製造方法、増幅器 | |
JP7520154B2 (ja) | ダイの前面でのピラー接続及び裏面での受動デバイス集積のための方法 | |
JP6527666B2 (ja) | ハイパワー半導体素子用パッケージ | |
KR101288153B1 (ko) | 3족 질화물 기반 플립-칩 집적 회로 및 그 제조 방법 | |
US20130309811A1 (en) | WAFER LEVEL PACKAGED GaN POWER DEVICE AND MANUFACTURING METHOD THEREOF | |
US9496197B1 (en) | Near junction cooling for GaN devices | |
US20130308274A1 (en) | Thermal spreader having graduated thermal expansion parameters | |
TWI688062B (zh) | 用於積體電路晶粒之鑽石基散熱基板、組裝積體電路晶粒之方法以及封裝積體電路裝置 | |
CN109037066A (zh) | 半导体器件及其制造方法 | |
US20090115052A1 (en) | Hybrid silicon/non-silicon electronic device with heat spreader | |
US20180367100A1 (en) | Microwave transmitter with improved information throughput | |
JP2023531915A (ja) | マルチゾーン無線周波数トランジスタ増幅器 | |
Sato et al. | Heterogeneous integration of microwave GaN power amplifiers with Si matching circuits | |
US11616040B2 (en) | Semiconductor dies having ultra-thin wafer backmetal systems, microelectronic devices containing the same, and associated fabrication methods | |
JP2004319552A (ja) | フリップチップ型対面電極hemt | |
Margomenos et al. | Wafer-level packaging method incorporating embedded thermal management for GaN-based RF front-ends | |
Margomenos et al. | Novel packaging, cooling and interconnection method for GaN high performance power amplifiers and GaN based RF front-ends | |
CN100390974C (zh) | 一种大功率半导体器件用的大面积散热结构 | |
JP7063186B2 (ja) | 化合物半導体装置、化合物半導体装置の製造方法及び増幅器 | |
US10600718B1 (en) | Heat sink package | |
US20220376103A1 (en) | Semiconductor device and manufacturing method | |
CN109037065A (zh) | 半导体器件及其制造方法 | |
CN109427711B (zh) | 集成电路芯片的基于金刚石的散热基板 | |
US20230317692A1 (en) | Integrated diamond substrate for thermal management | |
US11784613B2 (en) | High output power density radio frequency transistor amplifiers in flat no-lead overmold packages |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20190607 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211208 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221025 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221020 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221226 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20221226 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20230131 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230501 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20230512 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230704 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230717 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7326844 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |