JP2020181837A - 半導体デバイスの放熱構造及びその製造方法、増幅器 - Google Patents

半導体デバイスの放熱構造及びその製造方法、増幅器 Download PDF

Info

Publication number
JP2020181837A
JP2020181837A JP2019081827A JP2019081827A JP2020181837A JP 2020181837 A JP2020181837 A JP 2020181837A JP 2019081827 A JP2019081827 A JP 2019081827A JP 2019081827 A JP2019081827 A JP 2019081827A JP 2020181837 A JP2020181837 A JP 2020181837A
Authority
JP
Japan
Prior art keywords
semiconductor device
heat dissipation
dissipation structure
heat
surface side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019081827A
Other languages
English (en)
Other versions
JP7326844B2 (ja
Inventor
岡本　直哉
Naoya Okamoto
直哉 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2019081827A priority Critical patent/JP7326844B2/ja
Priority to US16/852,601 priority patent/US20200343156A1/en
Publication of JP2020181837A publication Critical patent/JP2020181837A/ja
Application granted granted Critical
Publication of JP7326844B2 publication Critical patent/JP7326844B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3732—Diamonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】従来の放熱構造よりも効率的に放熱することができるようにする。【解決手段】半導体デバイスの放熱構造を、半導体デバイス１を構成する基板２の裏面側に設けられたヒートシンク３と、半導体デバイスの表面側の電極４上に設けられた金属配線５及び半導体デバイスの表面側の外周部に少なくとも部分的に設けられた金属部６に接続された表面側ヒートスプレッダ７とを備えるものとする。【選択図】図１

Description

本発明は、半導体デバイスの放熱構造及びその製造方法、増幅器に関する。
半導体デバイスの放熱構造としては、半導体デバイスを構成する基板の裏面側にヒートシンクを設けた構造がある（例えば図３６参照）。
さらに、このような放熱構造において、基板とヒートシンクとの間にダイヤモンドヒートスプレッダを設けた構造もある（例えば図３８参照）。
特開平１０−２８４６５７号公報 国際公開第２００７／１４１８５１号 国際公開第２０１２／１３２７０９号 国際公開第２０１５／１９３１５３号
しかしながら、半導体デバイスの出力が増加するにつれて、発熱量が増加しており、上述のような従来の放熱構造では、高性能化が難しくなってきている。
本発明は、従来の放熱構造よりも効率的に放熱することができるようにすることを目的とする。
１つの態様では、半導体デバイスの放熱構造は、半導体デバイスを構成する基板の裏面側に設けられたヒートシンクと、半導体デバイスの表面側の電極上に設けられた金属配線及び半導体デバイスの表面側の外周部に少なくとも部分的に設けられた金属部に接続された表面側ヒートスプレッダとを備える。
１つの態様では、増幅器は、上述の放熱構造を有する半導体デバイスを備える。
１つの態様では、半導体デバイスの放熱構造の製造方法は、半導体デバイスを構成する基板の裏面側にヒートシンクを設ける工程と、半導体デバイスの表面側の電極上に設けられた金属配線及び半導体デバイスの表面側の外周部に少なくとも部分的に設けられた金属部に接続されるように表面側ヒートスプレッダを設ける工程とを含む。
１つの側面として、従来の放熱構造よりも効率的に放熱することができるという効果を有する。
第１実施形態にかかる半導体デバイスの放熱構造を示す断面図である。 第１実施形態にかかる半導体デバイスの放熱構造における放熱を説明するための断面図である。 第１実施形態にかかる半導体デバイスの放熱構造の変形例を示す断面図である。 第１実施形態にかかる半導体デバイスの放熱構造の変形例における放熱を説明するための断面図である。 第１実施形態にかかる半導体デバイスの放熱構造による効果を説明するための図である。 比較例の半導体デバイスの放熱構造を示す断面図である。 比較例の半導体デバイスの放熱構造を示す断面図である。 比較例の半導体デバイスの放熱構造を示す断面図である。 比較例の半導体デバイスの放熱構造を示す断面図である。 第１実施形態にかかる半導体デバイスの放熱構造による効果を説明するための図である。 第１実施形態にかかる半導体デバイスの放熱構造の第１構成例の製造方法を説明するための断面図である。 第１実施形態にかかる半導体デバイスの放熱構造の第１構成例の製造方法を説明するための断面図である。 第１実施形態にかかる半導体デバイスの放熱構造の第１構成例の製造方法を説明するための断面図である。 第１実施形態にかかる半導体デバイスの放熱構造の第１構成例の製造方法を説明するための断面図である。 第１実施形態にかかる半導体デバイスの放熱構造の第１構成例の製造方法を説明するための断面図である。 第１実施形態にかかる半導体デバイスの放熱構造の第１構成例の製造方法を説明するための断面図である。 第１実施形態にかかる半導体デバイスの放熱構造の第１構成例の構成及び製造方法を説明するための断面図である。 第１実施形態にかかる半導体デバイスの放熱構造の第１構成例の構成及び製造方法を説明するための平面図（上面図）である。 第１実施形態にかかる半導体デバイスの放熱構造の第１構成例の変形例の構成を示す断面図である。 第１実施形態にかかる半導体デバイスの放熱構造の第２構成例の製造方法を説明するための断面図である。 第１実施形態にかかる半導体デバイスの放熱構造の第２構成例の製造方法を説明するための断面図である。 第１実施形態にかかる半導体デバイスの放熱構造の第２構成例の製造方法を説明するための断面図である。 第１実施形態にかかる半導体デバイスの放熱構造の第２構成例の製造方法を説明するための断面図である。 第１実施形態にかかる半導体デバイスの放熱構造の第２構成例の構成及び製造方法を説明するための断面図である。 第１実施形態にかかる半導体デバイスの放熱構造の第２構成例の変形例の構成を示す断面図である。 第１実施形態にかかる半導体デバイスの放熱構造の第３構成例の製造方法を説明するための断面図である。 第１実施形態にかかる半導体デバイスの放熱構造の第３構成例の製造方法を説明するための断面図である。 第１実施形態にかかる半導体デバイスの放熱構造の第３構成例の製造方法を説明するための断面図である。 第１実施形態にかかる半導体デバイスの放熱構造の第３構成例の製造方法を説明するための断面図である。 第１実施形態にかかる半導体デバイスの放熱構造の第３構成例の製造方法を説明するための断面図である。 第１実施形態にかかる半導体デバイスの放熱構造の第３構成例の構成及び製造方法を説明するための断面図である。 第１実施形態にかかる半導体デバイスの放熱構造の第３構成例の変形例の構成を示す断面図である。 第１実施形態にかかる半導体デバイスの放熱構造の第３構成例の変形例の構成を示す断面図である。 第１実施形態にかかる半導体デバイスの放熱構造の第３構成例の変形例の構成を示す断面図である。 第２実施形態にかかる増幅器の構成を示す図である。 従来の半導体デバイスの放熱構造を示す断面図である。 従来の半導体デバイスの放熱構造における放熱を説明するための断面図である。 従来の半導体デバイスの放熱構造を示す断面図である。 従来の半導体デバイスの放熱構造における放熱を説明するための断面図である。
以下、図面により、本発明の実施の形態にかかる半導体デバイスの放熱構造及びその製造方法、増幅器について説明する。
［第１実施形態］
まず、第１実施形態にかかる半導体デバイスの放熱構造及びその製造方法について、図１〜図３４を参照しながら説明する。
本実施形態にかかる半導体デバイスの放熱構造は、例えばレーダー、無線通信、マイクロ波送電等の長距離電波応用分野に用いられている高出力高周波半導体デバイスの放熱構造、例えばＧａＮ系高電子移動度トランジスタ［ＧａＮ−ＨＥＭＴ（High Electron Mobility Transistor）］を備える高出力半導体デバイスの放熱構造に適用することができる。
なお、高出力高周波半導体デバイスを高出力半導体デバイス又は高出力デバイスともいう。
本実施形態の半導体デバイスの放熱構造は、図１に示すように、半導体デバイス１を構成する基板２の裏面側にヒートシンク３を有する構造であって、さらに、半導体デバイス１の表面側の電極４上に設けられた金属配線５及び半導体デバイス１の表面側の外周部に設けられた金属部６に接続された上部ヒートスプレッダ（表面側ヒートスプレッダ）７を備える。
この場合、金属部６は、半導体デバイス１の表面上に設けられることになる。また、金属部６は、半導体デバイス１の外側（外方；チップ外）ではなく、半導体デバイス１の内側（内方；チップ内）に設けられていることになる。
ここでは、半導体デバイス１は、基板２上にエピタキシャル層９を備え、エピタキシャル層９上にソース電極４Ａ、ドレイン電極４Ｂ、ゲート電極４Ｃを備える。
また、ソース電極４Ａ及びドレイン電極４Ｂ上に、金属配線５としてソース配線５Ａ、ドレイン配線５Ｂを備える。
そして、エピタキシャル層９の表面が絶縁膜（例えばＳｉＮ膜）１０で覆われた構造になっている。
また、ここでは、半導体デバイス１は、例えば電子供給層や電子走行層などを含むＨＥＭＴ構造（トランジスタ構造）を備える。
また、ヒートシンク３は、半導体デバイス１を構成する基板２の裏面に例えばＡｕＳｎなどのはんだ８を介して接合されている。
また、上部ヒートスプレッダ７は、金属配線５（ここではソース配線５Ａ）上及び金属部６上に接合されている。つまり、上部ヒートスプレッダ７は、半導体デバイス１の表面上に金属配線５（ここではソース配線５Ａ）及び金属部６を介して接合されている。これにより、効率的に放熱させることが可能となる。
なお、基板を半導体基板ともいう。また、半導体デバイスを構成する基板の裏面側を、半導体デバイスの裏面側、又は、半導体基板裏面側ともいう。また、半導体デバイスの表面側を、半導体基板表面側ともいう。また、表面側ヒートスプレッダは、半導体デバイスの上部に設けられるため、上部ヒートスプレッダともいう。また、半導体デバイスを、半導体チップ、チップ又はデバイスチップともいう。また、半導体デバイスの外周部を、チップ外周ともいう。
ここでは、金属部６は、半導体デバイス１の表面側の外周部の第１部分と第１部分の反対側の第２部分に設けられている（例えば図１８参照）。
つまり、金属部６は、半導体デバイス１の表面側の外周部の一方の側とその反対側の他方の側の両側に設けられている。
この場合、上部ヒートスプレッダ７の一方の側とその反対側の他方の側の両側に金属部６が接合されることになる（例えば図１８参照）。
なお、ここでは、金属部６は、半導体デバイス１の表面側の外周部の両側の２箇所に分離して設けられているが、これに限られるものではなく、例えば、１箇所に設けられていても良いし、３箇所以上に設けられていても良いし、外周部の他の箇所に設けられていても良いし、外周部の全周にわたってリング状に一体的に設けられていても良い。このように、金属部６は、半導体デバイス１の表面側の外周部に少なくとも部分的に設けられていれば良い。
また、上部ヒートスプレッダ７は、熱伝導率が２００Ｗ／ｍＫ以上であることが好ましい。これにより、後述するように、十分に放熱させることが可能となる。
また、上部ヒートスプレッダ７は、ＣｕＭｏ、ＣｕＷ、Ａｌ、ＧａＮ、Ｃｕ、Ａｕ、Ａｇ、ＡｌＮ、ＳｉＣ、グラファイト、ダイヤモンドのいずれかの材料からなることが好ましい。
また、金属部６は、幅（例えば図１８中、符号Ｗ参照）が少なくとも１０μｍ以上であることが好ましい（例えば図１０参照）。つまり、上部ヒートスプレッダ７に接続される金属部６は、幅が少なくとも１０μｍ以上であることが好ましい。これにより、後述するように、十分に放熱させることが可能となる。
なお、金属部６の幅は、トランジスタ領域（ＨＥＭＴ領域）に含まれる発熱源に近い側から発熱源から遠い側までの距離である（例えば図１８参照）。また、金属部６の長さ（例えば図１８中、符号Ｌ参照）は、上部ヒートスプレッダ７と同じにしているが、それよりも長くても良い。
また、電極４は、ソース電極４Ａを含み、金属配線５は、ソース電極４Ａ上に設けられているソース配線５Ａであることが好ましい。つまり、上部ヒートスプレッダ７に接続される金属配線５は、ソース電極４Ａ上に設けられたソース配線５Ａであることが好ましい。これにより、グランド電位安定化及びインダクタンス低減を図ることができる。
また、金属配線５と金属部６は、同一の金属からなることが好ましい。これにより、後述するように、金属配線５と金属部６を同時に作製することが可能となり、作製が容易となる。
また、例えば図３に示すように、基板２とヒートシンク３との間にダイヤモンドヒートスプレッダ１１を備えることが好ましい。つまり、半導体基板２の裏面側に、極めて高い熱伝導率を持つダイヤモンドヒートスプレッダ１１を備えることが好ましい。これにより、より効率的に放熱させることが可能となる。
例えば、半導体基板２の裏面側にダイヤモンドヒートスプレッダ１１を接合し、このダイヤモンドヒートスプレッダ１１の裏面側に例えばＡｇペースト１２などを介してヒートシンク３を接合すれば良い。
これにより、半導体基板２の裏面側にダイヤモンドヒートスプレッダ１１を備えるものとなる。また、基板２（基板裏面）とヒートシンク３との間にダイヤモンドヒートスプレッダ１１を備えるものとなる。
なお、ダイヤモンドヒートスプレッダ１１は、半導体デバイス１の下部に設けられるため、下部ヒートスプレッダともいう。
ところで、上述のように構成される半導体デバイス１の放熱構造の製造方法、即ち、本実施形態の半導体デバイス１の放熱構造の製造方法は、半導体デバイス１を構成する基板２の裏面側にヒートシンク３を設ける工程（例えば図１５、図２２、図３０参照）と、半導体デバイス１の表面側の電極４上に設けられた金属配線５及び半導体デバイス１の表面側の外周部に少なくとも部分的に設けられた金属部６に接続されるように上部ヒートスプレッダ（表面側ヒートスプレッダ）７を設ける工程（例えば図１７、図１９、図２４、図２５、図３１、図３２参照）とを含む。これにより、効率的に放熱させることが可能となる。
また、上部ヒートスプレッダ（表面側ヒートスプレッダ）７を設ける工程において、上部ヒートスプレッダ７を金属配線５及び金属部６に常温接合によって接続することが好ましい。これにより、金属配線５間の距離が短い場合であっても、形状を崩さずに接合することが可能となる。
また、上部ヒートスプレッダ（表面側ヒートスプレッダ）７を設ける工程の前に、金属配線５及び金属部６を形成する工程（例えば図１２、図２１参照）と、金属配線５と金属部６の高さ方向の位置合わせを行なう工程（例えば図１６、図２３、図２７参照）とを含むことが好ましい。これにより、作製が容易となる。
また、上部ヒートスプレッダ（表面側ヒートスプレッダ）７を設ける工程の前に、金属配線５及び金属部６を形成する工程（例えば図１２、図２１参照）と、金属配線５又は金属部６を研削又は研磨することによって金属配線５と金属部６の高さ方向の位置合わせを行なう工程（例えば図１６、図２３、図２７参照）とを含むことが好ましい。
これにより、半導体デバイス１の外側（チップ外）で表面側ヒートスプレッダ（上部ヒートスプレッダ）７を接合する場合と比較して、高さ方向の位置合わせが容易となり、表面側ヒートスプレッダ７の実装が容易となる。
また、金属配線５及び金属部６を形成する工程において、金属配線５と金属部６を同時に形成することが好ましい。これにより、作製が容易となる。
ところで、上述のような構成及び製造方法を採用しているのは、以下の理由による。
例えば、レーダー、無線通信、マイクロ波送電等の長距離電波応用分野に用いられている高出力高周波半導体デバイス（電子デバイス）では、電波到達距離の増大を図るため、材料に窒化ガリウム（ＧａＮ）やＧａＮよりもさらにバンドギャップの大きい窒化アルミニウム（ＡｌＮ）を用いることによる高出力化が期待されている。
例えば、ＧａＮ系高電子移動度トランジスタ［ＧａＮ−ＨＥＭＴ（High Electron Mobility Transistor）］は、その物性的特徴から高耐圧で高速動作可能なデバイスとして、ミリ波帯レーダーシステム、無線通信基地局システム、サーバーシステム等への応用が期待されている。このようなデバイスでは、電波到達距離の増大を図るため、さらなる高出力化が期待されている。
しかしながら、高出力化に伴い、自己発熱によるデバイス温度の上昇はデバイス特性の低下や信頼性に多大な影響を与えることになる。
そこで、このようなデバイスを安定して動作させるために、発生する熱を効率よく排熱する構造が重要となっている。
ここで、図３６は、従来の高出力半導体デバイスの放熱構造である。
図３６に示すように、従来の高出力半導体デバイスは、例えば、基板上にエピタキシャル層を備え、エピタキシャル層上にソース電極、ドレイン電極、ゲート電極を備え、さらに、ソース電極及びドレイン電極上に金属配線を備え、エピタキシャル層の表面が絶縁膜（例えばＳｉＮ膜）で覆われた構造になっている。
そして、このように構成される従来の高出力半導体デバイスの放熱構造は、半導体デバイスを構成する基板の裏面側に例えばＡｕＳｎなどのはんだを介してヒートシンクを接合した構造になっている。
この場合、図３７に示すように、半導体デバイスの発熱源は、ドレイン側ゲート端付近に存在するため、そこからエピタキシャル層を介して基板に伝わり、基板の熱伝導率に応じて横方向に広がりながら基板裏面に接合（接着）されたヒートシンクへ排熱（放熱）されることになる。
さらに、昨今のＧａＮ−ＨＥＭＴの高出力化によって従来の放熱構造では排熱が間に合わなくなっているため、図３８に示すように、熱伝導率が極めて高いダイヤモンドヒートスプレッダを半導体基板裏面側に接合した放熱構造、即ち、基板とヒートシンクとの間にダイヤモンドヒートスプレッダを設けた放熱構造を採用することもある。
この場合、図３９に示すように、半導体デバイスから発生した熱をさらに横方向に拡散させてヒートシンクに伝えることによって、すばやく排熱（放熱）されることになる。これにより、デバイス温度の上昇を防ぐことも可能となる。
しかしながら、高出力高周波デバイスの出力はますます増加しており、この出力増加に伴い、さらに発熱量が増加するため、基板裏面側からの放熱だけでは、これ以上の高性能化が望めない状況になってきている。
そこで、従来の放熱構造よりも効率的に放熱することができるようにすべく、上述のような構成及び製造方法を採用している。
このような構成（例えば図１、図３参照）及び製造方法を採用することによって、図２、図４に示すように、半導体デバイス１の発熱源１３で発生した熱は、半導体基板２の裏面側のヒートシンク３に直接伝達されるだけでなく、金属配線５から半導体デバイス１の上部に設けられた上部ヒートスプレッダ（表面側ヒートスプレッダ）７にも熱が伝わり、拡散し、外周部に設けられた金属部６から半導体基板２を介して半導体基板２の裏面側のヒートシンク３に排熱（放熱）されるようにすることができる。
これにより、超高出力高周波デバイスの放熱構造及びその製造方法を実現することが可能となる。
ここで、図５は、熱抵抗の上部ヒートスプレッダ７の熱伝導率依存性シミュレーションの結果を示している。
ここでは、図１に示す放熱構造、即ち、基板裏面側ヒートシンク構造を有し、さらに、半導体デバイス１の外周部に設けられた金属部６を介して上部ヒートスプレッダ７を接続した放熱構造と、図３に示す放熱構造、即ち、図１に示す放熱構造に対して、さらに、半導体基板２の裏面とヒートシンク３の間に極めて高い熱伝導率を持つダイヤモンドヒートスプレッダ１１を有する放熱構造についてのシミュレーション結果を示している。
なお、図５中、実線Ａは、図１に示す放熱構造のシミュレーション結果を示しており、実線Ｂは、図３に示す放熱構造のシミュレーション結果を示している。
また、図１、図３に示す放熱構造に対して、上部ヒートスプレッダ７が設けられていない放熱構造（図６、図７参照）の熱抵抗を、上部ヒートスプレッダ７の熱伝導率が０のところにプロットしている。
なお、図５では、図６に示す放熱構造の熱抵抗を符号ａで示し、図７に示す放熱構造の熱抵抗を符号ｂで示している。
また、図１、図３に示す放熱構造に対して、上部ヒートスプレッダ７に、最も高い熱伝導率（約２０００Ｗ／ｍＫ）を持つ単結晶ダイヤモンドヒートスプレッダを用い、半導体デバイス１の外周部（チップ外周）に金属部６が設けられていない放熱構造（ソース配線４Ａのみが上部ヒートスプレッダ７に接続されている放熱構造；図８、図９参照）の熱抵抗を、三角マークでプロットしている。
なお、図５では、図８に示す放熱構造の熱抵抗を符号ｃで示し、図９で示す放熱構造の熱抵抗を符号ｄで示している。また、図８、図９に示す放熱構造では、上部ヒートスプレッダ７はヒートシンク３やダイヤモンドヒートスプレッダ１１に接続されていない放熱構造となる。
結果として、図１、図３に示す放熱構造とすることで、図５に示すように、従来の放熱構造、即ち、上部ヒートスプレッダ７が設けられていない放熱構造（図６、図７参照）に対して効率的に放熱することができることがわかる。
特に、図１、図３に示す放熱構造とし、上部ヒートスプレッダ７として約２００Ｗ／ｍＫ以上の熱伝導率を有する材料を用いることで、図５に示すように、５０％ライン以下に熱抵抗を下げることができ、従来の放熱構造、即ち、上部ヒートスプレッダ７が設けられていない放熱構造（図６、図７参照）に対して、十分に放熱することができることがわかる。
なお、ここでは、５０％ラインは、図１、図３に示す放熱構造のうち熱抵抗が最も低くなる場合（上部ヒートスプレッダ７に、最も高い熱伝導率（約２０００Ｗ／ｍＫ）を持つ単結晶ダイヤモンドヒートスプレッダを用いた場合）の熱抵抗の半分（５０％）とし、この５０％ライン以下に熱抵抗を下げることができれば、上部ヒートスプレッダ７が設けられていない放熱構造（図６、図７参照）の熱抵抗に対して十分に放熱することができることとしている。
つまり、上部ヒートスプレッダ７が設けられていない放熱構造（図６、図７参照）の熱抵抗に対して、熱抵抗が最も低くなる場合の５０％以上低減できれば、十分に放熱することができることとしている。
また、上部ヒートスプレッダ７に、最も高い熱伝導率（約２０００Ｗ／ｍＫ）を持つ単結晶ダイヤモンドヒートスプレッダを用いたとしても、半導体デバイス１の外周部（チップ外周）に金属部６が設けられていない放熱構造（図８、図９参照）では、図５中、三角マークでプロットしているように（符号ｃ、ｄ参照）、熱抵抗低減効果が低く、金属部６から半導体基板２の裏面側のヒートシンク３への排熱（放熱）が重要であることがわかる。
ここで、図１０は、熱抵抗の金属部幅依存性シミュレーションの結果を示している。
ここでは、図１に示す放熱構造及び図３に示す放熱構造において、上部ヒートスプレッダ７に単結晶ダイヤモンドヒートスプレッダを用いた場合についてシミュレーションした結果を示している。
なお、図１０中、実線Ａは、図１に示す放熱構造のシミュレーション結果を示しており、実線Ｂは、図３に示す放熱構造のシミュレーション結果を示している。
また、図１、図３に示す放熱構造に対して、半導体デバイス１の外周部（チップ外周）に金属部６が設けられていない放熱構造（ソース配線４Ａのみが上部ヒートスプレッダ７に接続されている放熱構造；図８、図９参照）の熱抵抗を、金属幅が０のところにプロットしている。
なお、図１０では、図８に示す放熱構造の熱抵抗を符号ａで示し、図９に示す放熱構造の熱抵抗を符号ｂで示している。
図１０に示すように、上部ヒートスプレッダ７としての単結晶ダイヤモンドヒートスプレッダに接続する金属部６の幅（例えば図１８中、符号Ｗ参照）は約１０μｍ以上であれば、幅約５００μｍ以上の金属部６を用いた場合の半分以上の効果が得られ、十分に放熱することができることがわかる。
なお、ここでは、十分に熱抵抗が低くなる幅約５００μｍ以上の金属部６を用いた場合の熱抵抗の半分（５０％）を、５０％ラインとし、この５０％ライン以下に熱抵抗を下げることができれば、半導体デバイス１の外周部（チップ外周）に金属部６が設けられていない放熱構造（ソース配線４Ａのみが上部ヒートスプレッダ７に接続されている放熱構造；図８、図９参照）の熱抵抗に対して十分に放熱することができることとしている。
つまり、半導体デバイス１の外周部（チップ外周）に金属部６が設けられていない放熱構造（ソース配線４Ａのみが上部ヒートスプレッダ７に接続されている放熱構造；図８、図９参照）の熱抵抗に対して、熱抵抗が十分に低くなる場合の５０％以上低減できれば、十分に放熱することができることとしている。
したがって、本実施形態にかかる半導体デバイス１の放熱構造及びその製造方法は、従来の放熱構造よりも効率的に放熱することができるという効果を有する。
以下、具体的な構成例について説明する。
まず、第１構成例について、図１１〜図１９を参照しながら説明する。
図１１に示すように、まず、ＡｌＮ基板２上に成長したエピタキシャル層９上に作製した電極４としてのゲート電極４Ｃ、ソース電極４Ａ、ドレイン電極４Ｂの内、ドレイン電極４Ｂ上にドレイン配線５Ｂ（金属配線５）として約５μｍ厚のＡｕめっきを施す。
その後、図１２に示すように、ソース電極４Ａ上、及び、ダイシング予定のチップ外周部にソース配線５Ａ（金属配線５）、及び、上部ヒートスプレッダ７に接続する金属部６として約３０μｍ厚のＡｕめっきを行なう。
そして、図１３に示すように、ウェハ表面に約５０μｍ厚の接着剤１４を塗布し、サポート基板１５に貼り付けた後、ＡｌＮ基板２の裏面を研削し、所定の膜厚まで薄化する。ここでは、ＡｌＮ基板２の厚さを約５０μｍとする。
その後、図１４に示すように、ＡｌＮ基板２の裏面に約３μｍ厚のＡｕめっきを施してＡｕ膜１６を形成した後、サポート基板１５から剥離し、接着剤１４を除去する。その後、ウェハをダイシングし、チップ化する。
次に、図１５に示すように、チップ１を例えばＡｕ−Ｓｎなどのはんだ材８で例えばＣｕＭｏ、ＣｕＷ等のヒートシンク３に実装する。
ここで、図１６に示すように、ソース配線５Ａと金属部６の高低差、及び、実装時の平行度を修正するため、ダイヤモンドバイト１７を用いて、ソース配線５Ａ及び金属部６の高さが約２５μｍになるように研削する。
その後、図１７、図１８に示すように、ソース配線５Ａ及び金属部６と上部ヒートスプレッダ７となるＡｕ板を常温接合によって接続する。
ここでは、真空中でアルゴン（Ａｒ）ビームをチップ１及び上部ヒートスプレッダ７としてのＡｕ板に照射し、表面を活性化したＡｕからなるソース配線５Ａ及び金属部６と上部ヒートスプレッダ７としてのＡｕ板を常温接合する。
なお、ソース配線５Ａ、ドレイン配線５Ｂ、ゲート電極４Ｃは、それぞれ、ソースパッド１８、ドレインパッド１９、ゲートパッド２０に接続されている。
このようにして、第１構成例の高出力デバイス１の放熱構造を製造することができる。
なお、図１８は、上面図であり、図１１〜図１７は、図１８のＡ−Ａ′線に沿う断面図である。
このようにして製造された第１構成例の高出力デバイス１では、デバイス１で発生した熱は、基板裏面側のヒートシンク３に直接伝達されるだけでなく、金属配線５からデバイス１の上部に設けられた上部ヒートスプレッダ７にも熱が伝わり、拡散し、外周部に設けられた金属部６から基板２を介して基板裏面側のヒートシンク３に排熱されることによって（例えば図２参照）、従来の放熱構造よりもデバイス１を効率よく冷却することが可能となる。
なお、ここでは、グランド電位安定化及びインダクタンス低減のため、ソース配線５Ａと上部ヒートスプレッダ７を接続しているが、ドレイン配線５Ｂと上部ヒートスプレッダ７を接続しても良い。
また、ここでは、基板２にＡｌＮ基板を用いる場合を例に挙げて説明しているが、基板３に例えばＳｉ、ＳｉＣ、ＧａＮなどを用いても良く、これらの場合も同様の効果を得ることができる。
また、ソース配線５Ａと金属部６は、Ａｕ以外であっても良く、例えばＣｕ、Ａｇめっきで作製しても良い。さらに、上部ヒートスプレッダ７も、Ａｕ以外であっても良く、約２００Ｗ／ｍＫ以上の熱伝導率を有する材料、例えば、ＣｕＭｏ、ＣｕＷ、Ａｌ、ＧａＮ、Ｃｕ、Ａｕ、Ａｇ、ＡｌＮ、ＳｉＣ、グラファイト、ダイヤモンドのいずれかの材料を用いても良い。
さらに、ソース配線５Ａ及び金属部６と上部ヒートスプレッダ７の材料が異なる場合、図１９に示すように、上部ヒートスプレッダ７に例えばＡｕ、Ａｇ等の金属膜２１をスパッタ成膜し、その金属膜２１とソース配線５Ａ及び金属部６を常温接合することによって、接合強度を向上させることが可能になる。
次に、第２構成例について、図２０〜図２５を参照しながら説明する。
なお、第２構成例では、基板裏面側にダイヤモンドヒートスプレッダ１１を有する放熱構造を例に挙げて説明する。
まず、ＡｌＮ基板２の裏面を研削し、所定の膜厚まで薄化する工程までは、上述の第１構成例の場合（図１１〜図１３参照）と同様である。ここでは、ＡｌＮ基板２の厚さを約６０μｍとする。
次に、図２０に示すように、ＡｌＮ基板２の裏面の粗さを少なくとも約１ｎｍ以下にするため、化学機械研磨（ＣＭＰ）でＡｌＮ基板２の裏面を約１０μｍ研磨する。
その後、図２１に示すように、ＡｌＮ基板２の裏面とダイヤモンドヒートスプレッダ１１を常温接合で接合する。
ここでは、真空中でＡｒビーム照射によってＡｌＮ基板２の裏面とダイヤモンドヒートスプレッダ１１の表面を活性化する手法を用いることによって、又は、例えばＴｉ等の薄い金属膜をダイヤモンドヒートスプレッダ１１の表面、あるいは、ＡｌＮ基板２の裏面とダイヤモンドヒートスプレッダ１１の表面に成膜する方法を用いることによって、ＡｌＮ基板２とダイヤモンドヒートスプレッダ１１を常温接合する。
次に、図２２に示すように、チップ１を例えばＡｇペースト１２などの材料で例えばＣｕＭｏ、ＣｕＷ等のヒートシンク３に実装する。
ここで、図２３に示すように、ソース配線５Ａと金属部６の高低差、及び、実装時の平行度を修正するため、ダイヤモンドバイト１７を用いて、ソース配線５Ａ及び金属部６の高さが約２５μｍになるように研削する。
その後、図２４に示すように、ソース配線５Ａ及び金属部６と上部ヒートスプレッダ７となるＡｕ板を常温接合によって接続する。
ここでは、真空中でアルゴン（Ａｒ）ビームをチップ１及び上部ヒートスプレッダ７としてのＡｕ板に照射し、表面を活性化したＡｕからなるソース配線５Ａ及び金属部６と上部ヒートスプレッダ７としてのＡｕ板を常温接合する。
このようにして、第２構成例の高出力デバイス１の放熱構造を製造することができる。
このようにして製造された第１構成例の高出力デバイス１では、デバイス１で発生した熱は、基板裏面側のダイヤモンドヒートスプレッダ１１に直接伝達されるだけでなく、金属配線５Ａからデバイス１の上部に設けられた上部ヒートスプレッダ７にも熱が伝わり、拡散し、外周部に設けられた金属部６から基板２を介して基板裏面側のヒートシンク３に排熱されることによって（例えば図４参照）、上述の第１構成例の場合よりもデバイス１をより効率的に冷却することが可能となる。
なお、ここでは、グランド電位安定化及びインダクタンス低減のため、ソース配線５Ａと上部ヒートスプレッダ７を接続しているが、ドレイン配線５Ｂと上部ヒートスプレッダ７を接続しても良い。
また、ここでは、基板２にＡｌＮ基板を用いる場合を例に挙げて説明しているが、基板２に例えばＳｉ、ＳｉＣ、ＧａＮなどを用いても良く、これらの場合も同様の効果を得ることができる。
また、ソース配線５Ａと金属部６は、Ａｕ以外であっても良く、例えばＣｕ、Ａｇめっきで作製しても良い。さらに、上部ヒートスプレッダ７も、Ａｕ以外であっても良く、約２００Ｗ／ｍＫ以上の熱伝導率を有する材料、例えば、ＣｕＭｏ、ＣｕＷ、Ａｌ、ＧａＮ、Ｃｕ、Ａｕ、Ａｇ、ＡｌＮ、ＳｉＣ、グラファイト、ダイヤモンドのいずれかの材料を用いても良い。
さらに、ソース配線５Ａ及び金属部６と上部ヒートスプレッダ７の材料が異なる場合、図２５に示すように、上部ヒートスプレッダ７に例えばＡｕ、Ａｇ等の金属膜２１をスパッタ成膜し、その金属膜２１とソース配線５Ａ及び金属部６を常温接合することによって、接合強度を向上させることが可能になる。
次に、第３構成例について、図２６〜図３４を参照しながら説明する。
なお、第３構成例では、デバイス１の表面側を層間絶縁膜２２で埋め込んだ放熱構造を例に挙げて説明する。
まず、ソース電極４Ａ上、及び、ダイシング予定のチップ外周部に、ソース配線５Ａ及び上部ヒートスプレッダ７に接続する金属部６として、約３０μｍ厚のＣｕめっきを行なう。この工程までは、上述の第１構成例の場合（図１１、図１２参照）と同様である。
次に、図２６に示すように、ウェハ表面に約４０μｍ厚の層間絶縁膜２２を塗布し、約２５０℃でキュアする。
そして、図２７に示すように、ダマシンプロセスによって、ソース配線５Ａ、金属部６、及び、層間絶縁膜２２を平坦化する。ここでは、層間絶縁膜２２の厚さを約２５μｍとする。
その後、図２８に示すように、ウェハ表面に約１０μｍ厚の接着剤２３を塗布し、サポート基板２４に貼り付けた後、ＡｌＮ基板２の裏面を研削し、所定の膜厚まで薄化する。ここでは、ＡｌＮ基板２の厚さを約３０μｍとする。
次に、図２９に示すように、ＡｌＮ基板２の裏面に約３μｍ厚のＡｕめっきを施してＡｕ膜２５を形成した後、サポート基板２４から剥離し、接着剤２３を除去する。その後、ウェハをダイシングし、チップ化する。
次に、図３０に示すように、チップ１を例えばＡｕ−Ｓｎなどのはんだ材８で例えばＣｕＭｏ、ＣｕＷ等のヒートシンク３に実装した後、図３１に示すように、ソース配線５Ａ及び金属部６と上部ヒートスプレッダ７となるＣｕ板を常温接合によって接続する。
ここでは、真空中でアルゴン（Ａｒ）ビームをチップ１及び上部ヒートスプレッダ７としてのＣｕ板に照射し、表面を活性化したＣｕからなるソース配線５Ａ及び金属部６と上部ヒートスプレッダ７としてのＣｕ板を常温接合する。ただし、層間絶縁膜２２と上部ヒートスプレッダ７は接合されない。
このようにして、第３構成例の高出力デバイス１の放熱構造を製造することができる。
このようにして製造された第２構成例の高出力デバイス１では、層間絶縁膜２２によるデバイス表面平坦化によって、ＡｌＮ基板２の厚さを上述の第１構成例の場合よりも薄くできる。このため、デバイス１で発生した熱を、上述の第１構成例の場合よりも効率的に基板裏面側のヒートシンク３に排熱することができる。また、金属配線５からデバイス１の上部に設けられた上部ヒートスプレッダ７にも熱が伝わり、拡散し、外周部に設けられた金属部６から基板２を介して基板裏面側のヒートシンク３に排熱することができる。これにより、従来の放熱構造よりもデバイス１を効率よく冷却することが可能となる。
なお、ここでは、グランド電位安定化及びインダクタンス低減のため、ソース配線５Ａと上部ヒートスプレッダ７を接続しているが、ドレイン配線５Ｂと上部ヒートスプレッダ７を接続しても良い。
また、ここでは、基板２にＡｌＮ基板を用いる場合を例に挙げて説明しているが、基板２に例えばＳｉ、ＳｉＣ、ＧａＮなどを用いても良く、これらの場合も同様の効果を得ることができる。
また、ソース配線５Ａと金属部６は、Ｃｕ以外であっても良く、例えばＡｕ、Ａｇめっきで作製しても良い。
さらに、上部ヒートスプレッダ７は、約２００Ｗ／ｍＫ以上の熱伝導率を有する材料、例えば、ＣｕＭｏ、ＣｕＷ、Ａｌ、ＧａＮ、Ｃｕ、Ａｕ、Ａｇ、ＡｌＮ、ＳｉＣ、グラファイト、ダイヤモンドのいずれかの材料を用いれば良い。
さらに、図３２に示すように、層間絶縁膜２２、ソース配線５Ａ、金属部６と上部ヒートスプレッダ７のそれぞれに、例えばＴｉ等の金属膜２７、２８をスパッタ成膜し、これらの金属膜同士を常温接合することによって、接合強度を向上させることが可能になる。
また、図３３、図３４に示すように、第３構成例の構成を、上述の第２構成例の基板裏面側にダイヤモンドヒートスプレッダ１１を有する放熱構造に対して適用することもでき、その場合も同様の効果が得られる。
［第２実施形態］
次に、第２実施形態にかかる増幅器について、図３５を参照しながら説明する。
本実施形態にかかる増幅器は、上述の実施形態及び変形例の放熱構造を有する半導体デバイス１を備える高周波増幅器である。つまり、本実施形態の増幅器は、上述の実施形態及び変形例の放熱構造を有する半導体デバイス１を適用した高周波増幅器である。
本高周波増幅器は、図３５に示すように、ディジタル・プレディストーション回路３１と、ミキサー３２ａ，３２ｂと、パワーアンプ３３とを備えて構成される。なお、パワーアンプ３３を、単にアンプともいう。
ディジタル・プレディストーション回路３１は、入力信号の非線形歪みを補償するものである。
ミキサー３２ａ，３２ｂは、非線形歪みが補償された入力信号と交流信号をミキシングするものである。
パワーアンプ３３は、交流信号とミキシングされた入力信号を増幅するものであり、上述の実施形態及び変形例の半導体デバイス（ＨＥＭＴを含む）１を備える。
なお、図３５では、例えばスイッチの切り替えによって、出力側の信号をミキサー３２ｂで交流信号とミキシングしてディジタル・プレディストーション回路３１に送出できる構成となっている。
したがって、本実施形態にかかる増幅器によれば、上述の実施形態及び変形例にかかる半導体デバイス（ＨＥＭＴを含む）１を、パワーアンプ３３に適用しているため、信頼性の高い高周波増幅器を実現することができるという利点がある。これにより、信頼性の高い通信、レーダー、センサー、電波妨害器等のシステム機器を提供することが可能となる。
［その他］
なお、本発明は、上述した各実施形態及び変形例に記載した構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することが可能である。
以下、上述の各実施形態及び変形例に関し、更に、付記を開示する。
（付記１）
半導体デバイスを構成する基板の裏面側に設けられたヒートシンクと、
前記半導体デバイスの表面側の電極上に設けられた金属配線及び前記半導体デバイスの表面側の外周部に少なくとも部分的に設けられた金属部に接続された表面側ヒートスプレッダとを備えることを特徴とする半導体デバイスの放熱構造。
（付記２）
前記金属部は、前記半導体デバイスの表面側の外周部の第１部分と前記第１部分の反対側の第２部分に設けられていることを特徴とする、付記１に記載の半導体デバイスの放熱構造。
（付記３）
前記表面側ヒートスプレッダは、熱伝導率が２００Ｗ／ｍＫ以上であることを特徴とする、付記１又は２に記載の半導体デバイスの放熱構造。
（付記４）
前記表面側ヒートスプレッダは、ＣｕＭｏ、ＣｕＷ、Ａｌ、ＧａＮ、Ｃｕ、Ａｕ、Ａｇ、ＡｌＮ、ＳｉＣ、グラファイト、ダイヤモンドのいずれかの材料からなることを特徴とする、付記１〜３のいずれか１項に記載の半導体デバイスの放熱構造。
（付記５）
前記金属部は、幅が少なくとも１０μｍ以上であることを特徴とする、付記１〜４のいずれか１項に記載の半導体デバイスの放熱構造。
（付記６）
前記電極は、ソース電極を含み、
前記金属配線は、前記ソース電極上に設けられているソース配線であることを特徴とする、付記１〜５のいずれか１項に記載の半導体デバイスの放熱構造。
（付記７）
前記金属配線と前記金属部は、同一の金属からなることを特徴とする、付記１〜６のいずれか１項に記載の半導体デバイスの放熱構造。
（付記８）
前記基板と前記ヒートシンクとの間にダイヤモンドヒートスプレッダを備えることを特徴とする、付記１〜７のいずれか１項に記載の半導体デバイスの放熱構造。
（付記９）
付記１〜８のいずれか１項に記載の放熱構造を有する半導体デバイスを備えることを特徴とする増幅器。
（付記１０）
半導体デバイスを構成する基板の裏面側にヒートシンクを設ける工程と、
前記半導体デバイスの表面側の電極上に設けられた金属配線及び前記半導体デバイスの表面側の外周部に少なくとも部分的に設けられた金属部に接続されるように表面側ヒートスプレッダを設ける工程とを含むことを特徴とする半導体デバイスの放熱構造の製造方法。
（付記１１）
前記表面側ヒートスプレッダを設ける工程において、前記表面側ヒートスプレッダを前記金属配線及び前記金属部に常温接合によって接続することを特徴とする、付記１０に記載の半導体デバイスの放熱構造の製造方法。
（付記１２）
前記表面側ヒートスプレッダを設ける工程の前に、前記金属配線及び前記金属部を形成する工程と、前記金属配線と前記金属部の高さ方向の位置合わせを行なう工程とを含むことを特徴とする、付記１０又は１１に記載の半導体デバイスの放熱構造の製造方法。
（付記１３）
前記表面側ヒートスプレッダを設ける工程の前に、前記金属配線及び前記金属部を形成する工程と、前記金属配線又は前記金属部を研削又は研磨することによって前記金属配線と前記金属部の高さ方向の位置合わせを行なう工程とを含むことを特徴とする、付記１０又は１１に記載の半導体デバイスの放熱構造の製造方法。
（付記１４）
前記金属配線及び前記金属部を形成する工程において、前記金属配線と前記金属部を同時に形成することを特徴とする、付記１２又は１３に記載の半導体デバイスの放熱構造の製造方法。
１ 半導体デバイス（チップ）
２ 基板（半導体基板；ＡｌＮ基板）
３ ヒートシンク
４ 電極
４Ａ ソース電極
４Ｂ ドレイン電極
４Ｃ ゲート電極
５ 金属配線
５Ａ ソース配線
５Ｂ ドレイン配線
６ 金属部
７ 上部ヒートスプレッダ（表面側ヒートスプレッダ）
８ はんだ（ＡｕＳｎ）
９ エピタキシャル層
１０ 絶縁膜（ＳｉＮ膜）
１１ ダイヤモンドヒートスプレッダ
１２ Ａｇペースト
１３ 発熱源
１４ 接着剤
１５ サポート基板
１６ Ａｕ膜
１７ ダイヤモンドバイト
１８ ソースパッド
１９ ドレインパッド
２０ ゲートパッド
２１ 金属膜
２２ 層間絶縁膜
２３ 接着剤
２４ サポート基板
２５ Ａｕ膜
２７、２８ 金属膜
３１ ディジタル・プレディストーション回路
３２ａ，３２ｂ ミキサー
３３ パワーアンプ

Claims (11)

  1. 半導体デバイスを構成する基板の裏面側に設けられたヒートシンクと、
    前記半導体デバイスの表面側の電極上に設けられた金属配線及び前記半導体デバイスの表面側の外周部に少なくとも部分的に設けられた金属部に接続された表面側ヒートスプレッダとを備えることを特徴とする半導体デバイスの放熱構造。
  2. 前記表面側ヒートスプレッダは、熱伝導率が２００Ｗ／ｍＫ以上であることを特徴とする、請求項１に記載の半導体デバイスの放熱構造。
  3. 前記表面側ヒートスプレッダは、ＣｕＭｏ、ＣｕＷ、Ａｌ、ＧａＮ、Ｃｕ、Ａｕ、Ａｇ、ＡｌＮ、ＳｉＣ、グラファイト、ダイヤモンドのいずれかの材料からなることを特徴とする、請求項１又は２に記載の半導体デバイスの放熱構造。
  4. 前記金属部は、幅が少なくとも１０μｍ以上であることを特徴とする、請求項１〜３のいずれか１項に記載の半導体デバイスの放熱構造。
  5. 前記電極は、ソース電極を含み、
    前記金属配線は、前記ソース電極上に設けられているソース配線であることを特徴とする、請求項１〜４のいずれか１項に記載の半導体デバイスの放熱構造。
  6. 前記金属配線と前記金属部は、同一の金属からなることを特徴とする、請求項１〜５のいずれか１項に記載の半導体デバイスの放熱構造。
  7. 前記基板と前記ヒートシンクとの間にダイヤモンドヒートスプレッダを備えることを特徴とする、請求項１〜６のいずれか１項に記載の半導体デバイスの放熱構造。
  8. 請求項１〜７のいずれか１項に記載の放熱構造を有する半導体デバイスを備えることを特徴とする増幅器。
  9. 半導体デバイスを構成する基板の裏面側にヒートシンクを設ける工程と、
    前記半導体デバイスの表面側の電極上に設けられた金属配線及び前記半導体デバイスの表面側の外周部に少なくとも部分的に設けられた金属部に接続されるように表面側ヒートスプレッダを設ける工程とを含むことを特徴とする半導体デバイスの放熱構造の製造方法。
  10. 前記表面側ヒートスプレッダを設ける工程において、前記表面側ヒートスプレッダを前記金属配線及び前記金属部に常温接合によって接続することを特徴とする、請求項９に記載の半導体デバイスの放熱構造の製造方法。
  11. 前記表面側ヒートスプレッダを設ける工程の前に、前記金属配線及び前記金属部を形成する工程と、前記金属配線又は前記金属部を研削又は研磨することによって前記金属配線と前記金属部の高さ方向の位置合わせを行なう工程とを含むことを特徴とする、請求項９又は１０に記載の半導体デバイスの放熱構造の製造方法。
JP2019081827A 2019-04-23 2019-04-23 半導体デバイスの放熱構造及びその製造方法、増幅器 Active JP7326844B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019081827A JP7326844B2 (ja) 2019-04-23 2019-04-23 半導体デバイスの放熱構造及びその製造方法、増幅器
US16/852,601 US20200343156A1 (en) 2019-04-23 2020-04-20 Heat dissipation structure for semiconductor device, method of manufacturing the same, and amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019081827A JP7326844B2 (ja) 2019-04-23 2019-04-23 半導体デバイスの放熱構造及びその製造方法、増幅器

Publications (2)

Publication Number Publication Date
JP2020181837A true JP2020181837A (ja) 2020-11-05
JP7326844B2 JP7326844B2 (ja) 2023-08-16

Family

ID=72917304

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019081827A Active JP7326844B2 (ja) 2019-04-23 2019-04-23 半導体デバイスの放熱構造及びその製造方法、増幅器

Country Status (2)

Country Link
US (1) US20200343156A1 (ja)
JP (1) JP7326844B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230152545A (ko) 2022-04-27 2023-11-03 나노마테리얼 레버러토리 코., 엘티디. 전력소자

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12021016B2 (en) * 2020-06-10 2024-06-25 Intel Corporation Thermally enhanced silicon back end layers for improved thermal performance
US11862718B2 (en) * 2020-10-12 2024-01-02 Bae Systems Information And Electronic Systems Integration Inc. III-nitride thermal management based on aluminum nitride substrates

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007189171A (ja) * 2006-01-16 2007-07-26 Musashino Eng:Kk ダイヤモンドヒートスプレッダの常温接合方法，及び半導体デバイスの放熱部
JP2011192689A (ja) * 2010-03-12 2011-09-29 Daikin Industries Ltd パワーモジュール
JP2016122813A (ja) * 2014-12-25 2016-07-07 日亜化学工業株式会社 半導体装置および半導体装置の製造方法
US9496197B1 (en) * 2012-04-20 2016-11-15 Hrl Laboratories, Llc Near junction cooling for GaN devices
JP2017520921A (ja) * 2014-06-18 2017-07-27 エレメント シックス テクノロジーズ リミテッド 一体型のダイヤモンドヒートスプレッダを有する電子デバイス構成要素
US20180240754A1 (en) * 2017-02-21 2018-08-23 Raytheon Company Nitride structure having gold-free contact and methods for forming such structures

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007189171A (ja) * 2006-01-16 2007-07-26 Musashino Eng:Kk ダイヤモンドヒートスプレッダの常温接合方法，及び半導体デバイスの放熱部
JP2011192689A (ja) * 2010-03-12 2011-09-29 Daikin Industries Ltd パワーモジュール
US9496197B1 (en) * 2012-04-20 2016-11-15 Hrl Laboratories, Llc Near junction cooling for GaN devices
JP2017520921A (ja) * 2014-06-18 2017-07-27 エレメント シックス テクノロジーズ リミテッド 一体型のダイヤモンドヒートスプレッダを有する電子デバイス構成要素
JP2016122813A (ja) * 2014-12-25 2016-07-07 日亜化学工業株式会社 半導体装置および半導体装置の製造方法
US20180240754A1 (en) * 2017-02-21 2018-08-23 Raytheon Company Nitride structure having gold-free contact and methods for forming such structures

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230152545A (ko) 2022-04-27 2023-11-03 나노마테리얼 레버러토리 코., 엘티디. 전력소자

Also Published As

Publication number Publication date
US20200343156A1 (en) 2020-10-29
JP7326844B2 (ja) 2023-08-16

Similar Documents

Publication Publication Date Title
KR101288153B1 (ko) 3족 질화물 기반 플립-칩 집적 회로 및 그 제조 방법
JP6527666B2 (ja) ハイパワー半導体素子用パッケージ
US20200343156A1 (en) Heat dissipation structure for semiconductor device, method of manufacturing the same, and amplifier
JP5223677B2 (ja) 半導体装置
US20130308274A1 (en) Thermal spreader having graduated thermal expansion parameters
US9496197B1 (en) Near junction cooling for GaN devices
Chao et al. GaN-on-diamond HEMTs with 11W/mm output power at 10GHz
TWI688062B (zh) 用於積體電路晶粒之鑽石基散熱基板、組裝積體電路晶粒之方法以及封裝積體電路裝置
US10529820B2 (en) Method for gallium nitride on diamond semiconductor wafer production
Sato et al. Heterogeneous integration of microwave GaN power amplifiers with Si matching circuits
JP2006229218A (ja) 半導体デバイスの製造方法、および得られるデバイス
JP2012244059A (ja) 半導体装置
CN100390974C (zh) 一种大功率半导体器件用的大面积散热结构
JP2023531915A (ja) マルチゾーン無線周波数トランジスタ増幅器
Margomenos et al. Wafer-level packaging method incorporating embedded thermal management for GaN-based RF front-ends
JP7063186B2 (ja) 化合物半導体装置、化合物半導体装置の製造方法及び増幅器
JP6819318B2 (ja) 半導体装置、半導体集積回路及び半導体装置の製造方法
US20220376103A1 (en) Semiconductor device and manufacturing method
CN109427711B (zh) 集成电路芯片的基于金刚石的散热基板
JP2010186959A (ja) 半導体パッケージおよびその作製方法
JP5181424B2 (ja) 高出力増幅器
JP2856192B2 (ja) 半導体装置
US10141238B1 (en) Semiconductor power device including adjacent thermal substrate for thermal impedance reduction
JP2021002644A (ja) 半導体装置及びその製造方法
US20130320356A1 (en) Semiconductor structure having a nitride active layer on a doped silicon carbide heat spreader

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20190607

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221025

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221020

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221226

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20221226

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230501

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20230512

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230704

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230717

R150 Certificate of patent or registration of utility model

Ref document number: 7326844

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150