KR20230152545A - 전력소자 - Google Patents

전력소자 Download PDF

Info

Publication number
KR20230152545A
KR20230152545A KR1020220162996A KR20220162996A KR20230152545A KR 20230152545 A KR20230152545 A KR 20230152545A KR 1020220162996 A KR1020220162996 A KR 1020220162996A KR 20220162996 A KR20220162996 A KR 20220162996A KR 20230152545 A KR20230152545 A KR 20230152545A
Authority
KR
South Korea
Prior art keywords
power device
gan
buffer layer
sic
wiring
Prior art date
Application number
KR1020220162996A
Other languages
English (en)
Inventor
요시미 시오야
오상묵
Original Assignee
나노마테리얼 레버러토리 코., 엘티디.
주식회사 에이오이티
이영주
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 나노마테리얼 레버러토리 코., 엘티디., 주식회사 에이오이티, 이영주 filed Critical 나노마테리얼 레버러토리 코., 엘티디.
Publication of KR20230152545A publication Critical patent/KR20230152545A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Electrical Discharge Machining, Electrochemical Machining, And Combined Machining (AREA)
  • Vehicle Body Suspensions (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

<과제>
반도체 기판 표면에 형성한 전력소자의 구조에 있어서, 전력소자의 열전도성을 향상시키고 또한 방열 특성을 혁신적으로 향상시킨 구조를 제공하는 것에 있다.
<해결수단>
본 발명에서는, GaN 전력 트랜지스터를 형성시, 열전도율이 Si 기판보다 높은 SiC 또는 GaN 버퍼층을 이용하고, 그 상에 발열용 금속체를 형성한 전력소자 구조를 채용하고, 방열판을 구비한 전력 트랜지스터를 제공하는 것에 의해, 방열 특성이 우수한 전력소자를 실현한다.

Description

전력소자{POWER DEVICE}
본 발명은 반도체 기판을 이용한 전력소자에 관한 것으로서, 보다 상세하게는 Si 기판을 이용한 III족 반도체의 전력소자에 관한 것으로, 이는 전력소자에서 발생하는 열을 효율적으로 발산하기 위한 전력소자 구조와 관련된 것이다.
현재, 특허문헌 1에 기술된 바와 같이 SiC 기판, 사파이어 기판 및 기타 Si 기판을 사용하는 III-N(3족-질화물) 전력 트랜지스터가 사용된다.
또한, 비특허문헌 1 및 2에 나타난 바와 같이 보다 저렴한 Si 공정을 이용할 수 있는 Si 기판을 사용한 GaN 전력 트랜지스터가 연구되어 최근 몇 년 동안 사용되기 시작하였다. Si 기판이 사용될 때, GaN의 결정성을 향상시키기 위해 두꺼운 SiC 및/또는 GaN 버퍼층(Buffer Layer, 완충층)이 사용된다.
또한, 특허문헌 2에 나타난 바와 같이, SiC 및 GaN 버퍼층은 GaN 결정의 결정성을 향상시키기 위해 Si 기판의 양면에 사용되며, 서로 다른 스트레스(Stress, 응력)에 의한 결정 결함의 발생은 Si 기판의 휨을 감소시킴 으로써 억제된다.
방열에 관해서는, 특허문헌 3에 도시된 바와 같이, 반도체 소자는 반도체 기판 상에 AuSn의 히트 싱크(Heat Sink, 방열판)를 채용하여 연결되는 구조가 개시되어 있다.
[특허문헌 1] 일본 특개 제2014-3301호 공보 [특허문헌 2] 일본 특개 제2020-098829호 공보 [특허문헌 3] 일본 특개 제 2020-181837호 공보
[비특허 문헌 1]. Panasonic Technical Journal Vol/55 No.2 Jul. 2009 [비특허 문헌 2]. J. Vac. Soc. Japan Vol.54, No.6, 2011
전력소자의 특성을 향상시키기 위하여, 특허문헌 2에 나타낸 바와 같이, Si 기판의 양면에 SiC 및 GaN층의 버퍼층을 형성하고, Si 기판의 휨을 감소시키고, 전력소자의 에피택셜층(Epitaxial Layer)의 결정 결함을 감소 시키는 방법이 개시되어 있다. 그러나 전력소자는 많은 열을 발생시키고 그 열로 인해 성능이 저하되는 큰 문제가 있다. 즉 우수한 특성을 갖는 전력소자가 제조되더라도 운전 중 발열로 인한 특성의 열화 및 소자 수명의 단축 위험이 있다. 이러한 이유로, 전력소자에 의해 생성된 열을 효율적으로 발산할 필요가 있다. 종래에는 방열판을 이용하여 방열이 향상되었으나 반도체 소자 자체가 Si 기판을 약 20 내지 50 μm의 두께까지 연삭하고, 방열판을 채용하여 반도체 소자의 기계적 강도를 높이고 Si 기판의 열을 발산하는 것으로서 연삭된 기판을 사용한다. 그러나, Si 기판의 열전도율(1.3W/cm·K)은 SiC (4.9W/cm·K) 및 GaN (1.3~2.0W/cm·K)와 비교해서 상대적으로 낮다.
따라서, 반도체 소자 특히 전력소자의 구조에서 하층의 Si 기판을 제거하고, Si 기판보다 높은 열전도율을 갖는 층을 열 발산을 위해 금속체와 접촉시킴으로써 방열판에 열을 효율적으로 발산하는 구조가 필요하지만, 이러한 구조는 현재 개시되어 있지 않다.
이에, 본 발명이 해결하고자 하는 과제는 반도체 기판의 표면에 형성된 전력소자의 구조에서 열전도율을 향상시키고, 방열특성을 혁신적으로 향상시킬 수 있는 구조를 제공하는 것이다.
본출원의 제1항에 기재된 전력소자는 SiC 및 GaN 버퍼층 상에 형성된 GaN 및 AlGaN 에피팩셜층, 상기 GaN 및 AlGaN 에피팩셜층에 형성한, 게이트 영역 및 게이트 전극, 소스 영역 및 소스 전극, 드레인 영역 및 드레인 전극을 포함하는 전력소자이며, 상기 게이트 전극, 상기 소스 전극 및 상기 드레인 전극은 배선용 패키지 기판의 배선부에 다이 본딩(Die Bonding)되고, 상기 SiC 버퍼층 상에 저융점 금속 또는 합금이 배치되고, 상기 저융점 금속 또는 합금 상에 방열용 금속체가 배치되는 것에 의해, 상기 과제를 해결한다.
본출원의 청구항 1에 기재된 전력소자는, 반도체 기판의 표면에 전력소자를 형성하고, GaN 및 AlGaN 에피택셜층의 결정성을 향상시킬 목적으로 사용되는 SiC 및 GaN 버퍼층 상에 방열을 위한 금속체를 형성한다. 본 발명은 기계적 강도는 크지만 열전도율이 작은, 상기 반도체 기판에 상기 SiC 및 GaN 버퍼층을 형성하고, 상기 반도체 기판을 제거한 상태에서 상기 SiC 및 GaN 버퍼층의 기계적 강도를 이용해, 상기 전력소자에 기계적 강도를 유지시키고, 상기 반도체 기판보다 큰 열전도율을 이용하여 상기 SiC층 상에 융점이 낮은 금속 또는 합금을 형성하고 그 위에 방열용 금속체가 형성되는 구조를 채용하여, 전력소자에 의해 발생된 열을 방열판으로 배출한다.
이와 같이, 상기 SiC 및 GaN 버퍼층을 이용하여, 방열용 금속체를 안전하게 설치할 수 있으며, 상기 SiC 및 GaN 버퍼층 상에 설치된 방열 금속체는 몰드 등의 다른 재질을 거치지 않고 배선용 패키지 기판 커버에 직접 접촉하게 되며, 전력소자의 발열은 배선용 패키지 기판 및 배선용 패키지 기판 커버 사에 설치한 방열판을 통해 효율적으로 방출할 수 있기 때문에 전력소자의 특성인 열화를 방지할 수 있어서 전력소자의 긴 수명을 달성할 수 있는 장점이 있다.
본출원의 청구항 4에 기재된 전력소자는 GaN 버퍼층 상에 형성된 GaN 및 AlGaN층 에피택셜층에 게이트 영역 및 게이트 전극, 소스 영역 및 소스 전극, 드레인 영역 및 드레인 전극을 포함하는 전력소자로서, 상기 게이트 전극, 소스 전극, 및 드레인 전극은 배선용 패키지 기판의 배선부에 다이 본딩되고, 저융점 금속 또는 합금이 상기 GaN 버퍼층 상에 설치되며, 방열용 금속체가 상기 저융점 금속 또는 합금 상에 설치되는, 전력소자를 제공함으로써 상기 과제를 해결할 수 있다.
본출원의 청구항 4에 기재된 전력소자는 반도체 기판의 표면에 전력소자를 형성하고, GaN 및 AlGaN 에피택셜층의 결정성을 향상시킬 목적으로 사용되는 GaN 버퍼층 상에 방열용 금속을 형성한다. 본 발명은, 기계적 강도는 크지만 열전도율은 작은 상기 반도체 기판에 상기 GaN 에피택셜층을 형성하고 상기 반도체 기판을 제거한 상태에서 상기 GaN 버퍼층의 기계적 강도를 이용하여 상기 전력소자에 기계적 강도를 유지시키고 상기 반도체 기판보다 큰 열전도율을 이용하여 상기 버퍼층 상에 융점이 낮은 금속 또는 합금을 형성하고 그 위에 방열용 금속체가 형성되는 구조를 채용하여, 전력소자에 의해 발생된 열을 방열판으로 배출한다.
이와 같이, 방열용 금속체를 안전하게 설치할 수 있고, 상기 방열용 금속체에 의해 전력소자의 발열을 방열판에 효율적으로 방출할 수 있으며, 이에 따라 상기 전력소자의 특성 열화를 방지할 수 있고, 긴 수명을 달성할 수 있는 장점이 있다.
본출원의 청구항 6에 기재된 전력소자는 몰드로 충진되고, 배선용 패키지 기판 커버에 의해 커버되고, 방열용 금속체는 상기 배선용 패키지 기판 커버와 직접 접촉하고, 방열판은 배선용 패키지 기판이 삽입되는 회로 보드의 하면 및/또는 상기 패키지 기판 커버의 상면에 장착되며, 청구항 1 내지 청구항 5 중 어느 한 청구항에 기재된 전력소자를 제공함으로써 상기 과제를 해결한다.
본출원의 청구항 6에 기재된 전력소자는 상기 반도체 기판이 제거된 상태에서 상기 SiC 및 GaN 버퍼층 또는 상기 GaN 버퍼층의 기계적 강도를 이용하여 상기 전력소자의 기계적 강도를 유지하며, 상기 반도체 기판보다 큰 열전도율을 이용하고, 상기 SiC 버퍼층 또는 상기 GaN 버퍼층 상에 저융점 금속 또는 합금을 형성하고 그 위에 방열용 금속체를 형성한 구조를 채용하여, 방열용 금속체를 몰드의 개입 없이 상기 패키지 커버와 직접 접촉시키고, 또한 배선용 패키지 기판이 삽입되는 회로 보드의 하면 및/또는 상기 패키지 커버의 상면에 방열판이 설치되기 때문에, 상기 전력소자에 의한 방열을 효율적으로 방열판에 방출한다.
이와 같이, 방열용 금속체를 안전하게 설치할 수 있으며, 상기 방열용 금속체에 의해 전력소자의 발열을 효율적으로 방열판으로 방출할 수 있으며, 또한 방열판에 의해 효율적으로 방열을 할 수 있어 상기 전력소자의 특성 열화를 방지할 수 있고 긴 수명을 달성할 수 있는 장점이 있다.
본 발명은, 반도체 기판의 양면에 SiC 및 GaN 버퍼층, SiC와 GaN 버퍼층 및 GaN 에피택셜층, GaN 버퍼층, GaN 버퍼층 및 GaN 에피택셜층, 또는 표면의 SiC와 GaN 버퍼층 및 GaN 에피택셜층, GaN 에피택셜층과 GaN 에피택셜층을 형성하는 것에 의해 획득된 양호한 전력소자 특성을 유지함으로써, 연마 후 약 20 내지 50 μm의 두꺼운 반도체 기판을 제거함으로써 열전도성을 향상시킬 수 있고, 1 내지 30 μm, 5 내지 30 μ 두께의 SiC 및 GaN 버퍼층의 기계적 강도를 이용하는 것에 의해 전력소자에 기계적 강도를 유지하고, 방열 금속을 안정적으로 설치할 수 있고, SiC 버퍼층의 열전도율은 4.9W/cm·K이고, GaN 버퍼층의 열전도율은 1.3 ~ 2.0W/cm·K이며, 반도체 기판인 Si의 열전도율 1.3W/cm·K보다 우수하기 때문에, 열전도성을 높일 수 있으며, 이 방열용 금속을 배선용 패키지 커버와 직접 접촉시킴으로써 전력소자에서 발생하는 열을 방열판으로 효율적으로 배출할 수 있어 전력소자 특성의 저하를 방지하고 장치의 긴 수명을 달성할 수 있다.
도 1은 본 발명의 전력소자를 구성하는 전력 트랜지스터의 단면 구조를 도시한다. (a)는 양면에 SiC와 GaN 버퍼층 및 GaN 에피택셜층을 형성한 경우를, (b)는 표면에 SiC와 GaN 버퍼층 및 GaN 에피택셜층을 형성한 경우를 도시한다.
도 2는 도 1에 도시한 본 발명의 전력 트랜지스터의 이면연삭되는 부분의 단면구조를 도시한다. (a)는 양면에 SiC와 GaN 버퍼층 및 GaN 에피택셜층, (b)는 표면에 SiC와 GaN 버퍼층 및 GaN 에피택셜층을 형성한 경우를 나타내고, 점선으로 둘러싸인 부분이 이면연삭되는 부분을 나타낸다.
도 3은 도 2에 도시한 본 발명의 전력 트랜지스터의 이면연삭 후의 단면 구조를 나타낸다.
도 4는 도 3에 도시한 전력 트랜지스터의 반도체 기판을 연삭한 후의 상태에서 전력소자를 배선용 패키지 기판에 다이 본딩한 후의 단면 구조이다.
도 5는 도 4에 도시한 전력 트랜지스터의 반도체 기판을 제거한 후의 단면 구조를 도시한다.
도 6은 도 5에 도시된 전력 트랜지스터의 이면에 저융점 금속 또는 합금을 형성한 후의 단면 구조를 도시한다.
도 7은 도 6에 도시된 전력 트랜지스터의 이면에 방열용 금속체를 형성한 후 실시예 1의 전력소자의 단면 구조이다.
도 8은 실시예 2의 전력 트랜지스터를 구성하는 전력 트랜지스터를 도시한다. (a)는 양면에 GaN 버퍼층 및 GaN 에피택셜층을 형성한 경우를, (b)는 표면에 GaN 버퍼층과 GaN 에피택셜층을 형성한 경우를 도시한다.
도 9는 도 8에 도시된 본 발명의 전력 트랜지스터의 이면연삭되는 부분의 단면 구조를 도시한다. (a)는 양면에 SiC층과 GaN 버퍼층 및 GaN 에피택셜층을 형성한 경우를, (b)는 표면에 SiC 층과 GaN 버퍼층 및 GaN 에피택셜층을 형성한 경우를 도시하며, 점선으로 둘러싸인 부분이 이면연삭되는 부분을 나타낸다
도 10은 도 9에 도시된 본 발명의 전력 트랜지스터의 이면역삭 후의 단면 구조를 도시한다.
도 11은 도 10에 도시된 전력 트랜지스터의 반도체 기판을 연삭한 후의 상태로서, 전력소자를 배선용 패키지 기판에 다이 본딩한 후의 단면 구조이다.
도 12는 도 11에 도시된 전력 트랜지스터의 반도체 기판을 제거한 후의 단면 구조를 도시한다.
도 13은 도 12에 도시된 전력 트랜지스터의 이면에 저융점 금속 또는 합금을 형성한 후의 단면 구조를 도시한다.
도 14는 도 13에 도시된 전력 트랜지스터의 이면에 방열용 금속체를 형성한 후의 실시예 2의 전력소자의 단면 구조를 도시한다.
도 15는 실시예 1의 전력 트랜지스터를 몰드로 충진하고(채우고) 배선용 패키지 기판 커버로 덮은 단면 구조를 도시한다.
도 16은 실시예 2의 전력 트랜지스터를 몰드로 충진하고(채우고) 배선용 패키지 기판 커버로 덮은 단면 구조를 도시한다.
도 17은 실시예 3의 전력소자의 구조를 도시한다.
도 18은 실시예 4의 전력소자의 구조를 도시한다.
이하, 본 발명의 실시예를 도면을 참조하여 설명한다. 본 발명의 대상이 되는 평면-구조의 전력 트랜지스터는 HEMT 타입, MOSFET 타입, 및 IGBT 타입을 포함하지만, 본 명세서에서는 HEMT 타입을 예로서 설명할 것이다. 도 1 내지 도 6은 도 7의 구조를 실현하기 위한 구체적인 공정을 나타내고, 도 8 내지 도 13은 도 14의 구조를 실현하기 위한 구체적인 공정을 나타낸다. 각 도면에서 동일한 부분에는 동일한 기호를 병기한다.
(실시형태 1)
이하, 도 1 내지 도 7을 참조하여 실시예 1의 전력소자의 제조방법을 설명한다. 도 1에 도시된 바와 같이, 먼저, 반도체 기판(1)의 양면에 또는 표면에, SiC 버퍼층(2), GaN 버퍼층(3), GaN 에피택셜층(epitaxial layer)(i-GaN 층)(4), 및 AlGaN 에피택셜층(i-AlGaN 층)(5)을 이 순서대로 형성하고, 상기 AlGaN 에피택셜층(5)에 소스 영역, 게이트 영역 및 드레인 영역(이들은 도시되지 않음)을 형성하고 그 위에 각각 소스 전극(7), 게이트 전극(6), 및 드레인 전극(8)을 형성하여, 전력 트랜지스터(power transistor)(10)를 형성한다. GaN 에피택셜층(4)의 결정성을 향상시키기 위해서는 SiC 버퍼층(2)의 두께가 1μm 이상이어야 하고, GaN 버퍼층(3)의 두께는 5μm 이상이어야 하며, Si 기판(1)을 제거한 후의 전력 트랜지스터(10)의 기계적 강도를 유지하기 위해서는, SiC 버퍼층(2)과 GaN 버퍼층(3)의 두께의 합이 20 μm 이상이어야 한다. 이러한 이유로, SiC 버퍼층(2) 및 GaN 버퍼층(3)의 두께는 각각 1 내지 30 μm, 5 내지 50 μm인 것이 바람직하다. GaN 에피택셜층(i-GaN층)(4) 및 AlGaN 에피택셜층(i-AlGaN층)(5)의 두께는 각각 0.3 내지 10 μm, 1 내지 500 nm인 것이 바람직하다. 도 1(a)는 반도체 기판(1)의 양면에 SiC 버퍼층(2), GaN 버퍼층(3), GaN 에피택셜층(i-GaN 층)(4), 및 AlGaN 에피택셜층(i-AlGaN 층)(5)을 형성한 것이고, 도 1(b)는 반도체 기판(1)의 표면에 SiC 버퍼층(2), GaN 버퍼층(3), GaN 에피택셜층(i-GaN 층)(4), 및 AlGaN 에피택셜층(i-GaN layer)(5)을 형성한 것이다.
다음으로, 도 2에 도시된 바와 같이, 전력 트랜지스터(10)의 반도체 기판(1)을 연삭한다. 연삭부분은 도 2의 (a) 및 (b)에서 모두 점선이다.
도 3에, 전력 트랜지스터(10)의 반도체 기판(1)을 (기판의 일부 두께를) 연삭한 후의 전력 트랜지스터(10)가 도시되어 있다.
다음으로, 도 4에 도시된 바와 같이, 도 3에 도시된 전력 트랜지스터(10)의 반도체 기판(1)을 연삭한 후의 상태에서, 전력 트랜지스터(10)를, 배선(13) 및 리드 프레임(14)을 갖는 배선용 패키지 기판(12)에 다이 본딩한다.
그리고, 도 5에 도시된 바와 같이, 도 4에 도시된 전력 트랜지스터(10)의 이면에 남아있는 반도체 기판(1)을 제거(예를 들어 식각)한다.
그 후, 도 6에 도시된 바와 같이, 도 5에 도시된 전력 트랜지스터(10)의 이면에 저융점 금속 또는 합금(15)을 형성한다.
그리고, 도 6에 도시된 전력 트랜지스터(10)의 이면의 저융점 금속 또는 합금(15) 상에 방열용 금속체(16)를 형성하여, 도 7에 도시된 바와 같은 실시예 1의 전력소자를 얻는다.
도 1 내지 도 7에 기초한 상기 설명에서, 오직 하나의 전력 트랜지스터만이 설명되지만, 실시예 1의 전력소자는 하나의 전력 트랜지스터뿐만 아니라 다수의 전력 트랜지스터, 전력 트랜지스터 및 다른 소자들의 조합을 포함한다.
다음으로, 실시예 1의 효과를 설명한다. 본 실시예에서, 전력 트랜지스터(10)에는 SiC 버퍼층(2) 및 GaN 버퍼층(3)이 각각 1 내지 30 μm, 5 내지 30 μm이고, 전형적인 두께는 SiC 버퍼층(2) 및 GaN 버퍼층(3)이 각각 20 μm, 10 μm로 형성되며, 이에 따라 반도체 기판(1)을 식각에 의해 제거하더라도 전력소자의 기계적 강도가 유지된다. SiC 버퍼층(2) 및 GaN 버퍼층(3)의 열전도율이 반도체 기판(1)의 열전도율보다 크기 때문에, 반도체 기판(1)이 있는 상태에서보다 전력소자에서 발생하는 열이 효율적으로 방열될 수 있다. 또한, 그 위에 형성된 저융점의 금속 또는 합금(15)에 의해 방열용 금속체(16)를 설치하기 때문에, 전력소자에서 발생한 열을 효율적으로 방열할 수 있다.
따라서, 본 실시형태의 전력소자에 따르면, 효율적인 방열 구조에 의해 전력소자의 특성을 손상시키지 않으며, 전력소자의 수명을 연장시킬 수 있다.
(실시형태 2)
이하, 실시예 2의 전력소자의 제조 방법을 도 8 내지 도 14를 이용하여 설명한다. 먼저, 도 8에 도시된 바와 같이, Si 반도체 기판(10)의 양면 또는 표면에 GaN 버퍼층(3), GaN 에피택셜층(i-GaN 층)(4), 및 AlGaN 에피택셜층(i-AlGaN 층)(5)을 이 순서대로 형성하고, 그 위에 각각 소스 전극(7), 게이트 전극(6), 및 드레인 전극(8)을 형성하여, 전력 트랜지스터(power transistor)(11)를 형성한다. GaN 에피택셜층(4)의 결정성을 향상시키기 위해서는, GaN 버퍼층(3)의 두께가 5 μm 이상이 요구되고, Si 기판(1)을 제거한 후의 전력 트랜지스터(11)의 기계적 강도를 유지하기 위해서는 GaN 버퍼층(3)의 두께는 20 μm 이상이다. 이러한 이유로, GaN 버퍼층(3)의 두께는 20 내지 50 μm인 것이 바람직하다. GaN 에피택셜층(i-GaN층)(4) 및 AlGaN 에피택셜층(i-AlGaN층)(5)의 두께는 각각 0.3 내지 10 μm, 1 내지 500nm인 것이 바람직하다. 실시형태 2의 전력소자는 전력 트랜지스터(11)에서 SiC층(2)을 사용하지 않는 점에서 실시형태 1의 전력소자와 다르다.
도 8(a)는 반도체 기판(1)의 양면에 GaN 버퍼층(3), GaN 에피택셜층(i-GaN layer)(4), 및 AlGaN 에피택셜층(i-AlGaN 층)(5)을 형성한 것이고, 도 8(b)는 반도체 기판(1)의 표면에 GaN 버퍼층(3), GaN 에피택셜층(i-GaN 층)(4), 및 AlGaN 에피택셜층(i-AlGaN 층)(5)을 형성한 것이다.
다음으로, 도 9에 도시된 바와 같이, 도 8에 도시된 전력 트랜지스터(11)의 반도체 기판(1)을 (예를 들어 반도체 기판(1)의 일부 두께를) 연삭한다. 연삭부분(연삭되어 제거되는 부분)은 도 9(a) 및 (b)에서 점선부분이다.
도 10은, 전력 트랜지스터(11)의 반도체 기판(1)을 (반도체 기판(1)의 일부 두께를) 제거한 후의 전력 트랜지스터(11)를 도시한다.
다음으로, 도 11에 도시된 바와 같이, 도 10에 도시된 전력 트랜지스터(11)의 반도체 기판(1)을 연삭한 후에, 전력 트랜지스터(11)를 배선(13) 및 리드 프레임(14)을 갖는 배선용 패키지 기판(12)에 디본딩한다.
그리고, 도 12에 도시된 바와 같이, 도 11에 도시된 전력 트랜지스터(11)의 이면에 남아있는 반도체 기판(1)을 식각한다.
그 후, 도 13에 도시된 바와 같이, 도 12에 도시된 전력 트랜지스터(11)의 이면에 저융점 금속 또는 합금(15)을 형성한다.
그리고, 도 13에 도시된 전력 트랜지스터(11)의 이면의 저융점 금속 또는 합금(15) 상에 방열용 금속체(16)를 형성하고, 도 14에 도시된 바와 같은 실시형태 2의 전력소자를 얻는다.
다음으로, 실시형태 2의 효과를 설명한다. 본 실시형태에서, 전력 트랜지스터(11)에는 GaN 버퍼층(3)이 20 내지 50 μm로, 전형적인 두께는 GaN 버퍼층(3)이 30μm로 형성되어, 반도체 기판(1)을 식각에 의해 제거하더라도 전력소자의 기계적 강도가 유지된다. GaN 버퍼층(3)의 열전도율이 반도체 기판(1)의 열전도율보다 크기 때문에, 반도체 기판(1)이 있는 상태보다 전력소자에서 발생하는 열을 더욱 효율적으로 방열할 수 있다. 또한, 그 위에 형성한 저융점 금속 또는 합금(15)에 의해 방열용 금속체(16)를 설치하므로, 전력소자에서 발생하는 열을 효율적으로 방열할 수 있다.
따라서, 본 실시형태의 전력소자에 따르면, 효율적인 방열 구조에 의해 전력소자의 특성을 손상시키지 않으며, 전력소자의 수명을 연장시킬 수 있다.
(실시형태 3)
도 15는 실시형태 3의 전력소자를 도시한다. 본 실시형태는 실시형태 1에서 설명한 전력 트랜지스터(10)를 몰드(mold)(17)로 충진하고(채우고), 배선용 패키지 기판 커버(18)로 덮으며, 배선용 패키지 기판(12)이 삽입되는 회로 보드(19)의 하면 및/또는 배선용 패키지 기판 커버(18) 상에 방열판(heat sink)(20)을 설치함으로써, 열전도성이 우수하고, 적응범위가 넓은 방열 구조가 된다. 본 실시형태는 실시형태 1의 구조를 몰드(17)로 충진하고, 배선용 패키지 기판 커버(18)로 덮고, 배선용 패키지 기판(12)이 삽입되는 회로 보드(19)의 하면 및/또는 배선용 패키지 기판 커버(18) 상에 방열판(20)을 설치한 구조인 것이, 실시형태 1과 상이하다.
이하, 실시형태 3의 전력소자의 제조 방법을 도 15 및 도 17을 이용하여 설명한다. 도 15는 전력 트랜지스터(10)의 이면에 방열용 금속체(16)가 형성되고, 전력 트랜지스터(10)가 몰드(17)로 충진되고(채워지고), 배선용 패키지 기판 커버(18)로 더 덮이는 단면 구조를 도시한다. 도 17은, 도 15에서 도시하는 배선용 패키지 기판(12)이 삽입되는 회로 보드(19) 하면 및/또는 배선용 패키지 기판 커버(18) 상에 방열판(20)이 부착된, 실시형태 3의 구조를 도시한다.
다음으로, 본 실시형태의 효과를 설명한다. 본 실시형태에서는, 도 7의 실시형태 1의 구조가 몰드(17)로 충진되고, 배선용 패키지 기판 커버(18)로 덮이고, 또한 배선용 패키지 기판(12)이 회로 보드(19)에 삽입되고, 방열판(20)이 회로 보드(19)의 하면 및/또는 배선용 패키지 기판 커버(18) 상에 부착되기 때문에, 전력소자에 의해 발생된 열이 외부 공간으로 효율적으로 방출될 수 있도록 한다.
따라서, 방열판(20)을 구비한 본 실시형태의 전력소자의 구조에 따라, 효율적인 방열 구조에 의해 전력소자의 특성을 손상시키지 않고, 전력소자의 긴 수명이 실현될 수 있다.
(실시형태 4)
도 16은 실시형태 4의 단면 구조를 나타낸다. 본 실시형태에서, 실시형태 2의 전력 트랜지스터(11)가 몰드(17)로 충진되고, 배선용 패키지 기판 커버(18)로 덮이고, 배선용 패키지 기판(12)이 삽입되는 회로 보드(19)의 하면 및/또는 배선용 패키지 기판 커버(18) 상에 방열판(20)이 설치되어, 열전도성이 우수하고 적응범위가 넓은 방열 구조가 된다. 본 실시형태는 실시형태 2의 구조가 몰드(17)로 충진되고, 배선용 패키지 기판 커버(18)로 덮이고, 배선용 패키지 기판(12)이 삽입되는 회로 보드(19)의 하면 및/또는 배선용 패키지 기판 커버(18) 상에 방열판(20)이 설치되는 구조인 점에서, 실시형태 2와 상이하다.
이하에서는 실시형태 4의 전력소자의 제조방법을 도 16 및 도 18을 이용하여 설명한다. 도 16은 전력 트랜지스터(11)의 이면에 방열용 금속(16)이 형성되고, 전력 트랜지스터(11)가 몰드(17)로 충진되고, 배선용 패키지 기판 커버(18)로 더 덮이는 단면 구조를 도시한다. 도 18은 도 16이 도시하는 배선용 패키지 기판(12)이 삽입되는 회로 보드(19)의 하면 및/또는 배선용 패키지 기판 커버(18) 상에 방열판(20)이 부착된, 실시형태 4의 구조를 도시한다.
다음으로, 본 실시형태의 효과를 설명한다. 본 실시형태에서는, 도 14의 실시형태 2의 구조를 몰드(17)로 충진하고, 배선용 패키지 기판 커버(18)로 덮고, 배선용 패키지 기판(12)을 회로 보드(19)에 삽입하고, 방열판(20)을 회로 보드(19)의 하면 및/또는 배선용 패키지 기판 커버(18) 상에 부착하기 때문에, 전력소자에 의해 발생된 열이 외부 공간으로 효율적으로 방출될 수 있도록 한다.
따라서, 방열판(20)을 구비한 본 실시형태의 전력소자에 따르면, 효율적인 방열 구조에 의해 전력소자의 특성을 손상시키지 않고, 전력소자의 긴 수명이 실현될 수 있다.
1 반도체(Si) 기판
2 SiC 버퍼층
3 GaN 버퍼층
4 GaN 에피택셜층(i-GaN 층)
5 AlGaN 에피택셜층(i-AlGaN 층)
6 게이트 전극
7 소스 전극
8 드레인 전극
10 전력 트랜지스터
11 전력 트랜지스터
12 배선용 패키지 기판
13 배선
14 리드프레임
15 저융점 금속 또는 합금
16 방열용 금속체
17 몰드
18 배선용 패키지 기판 커버
19 회로 보드
20 방열판

Claims (6)

  1. SiC 및 GaN 버퍼층 상에 형성한 GaN 및 AlGaN 에피택셜층; 그리고,
    상기 GaN 및 AlGaN 에피택셜층 상에 형성한, 게이트 영역 및 게이트 전극, 소스 영역 및 소스 전극 그리고 드레인 영역 및 드레인 전극;을 포함하는 전력소자로서,
    상기 게이트 전극, 상기 소스 전극 및 상기 드레인 전극이 배선용 패키지 기판의 배선부에 다이본딩 되어 있고,
    저융점 금속 또는 합금이 상기 SiC 버퍼층 상에 배치되어 있고,
    방열용 금속체가 상기 저융점 금속 또는 합금 상에 배치되어 있는,
    전력소자.
  2. 청구항 1에 있어서,
    상기 SiC 버퍼층은 두께가 1 내지 30 μm인,
    전력소자.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 GaN 버퍼층은 두께가 5 내지 50 μm인,
    전력소자.
  4. GaN 버퍼층 상에 형성한 GaN 및 AlGaN 에피택셜층; 그리고,
    상기 GaN 및 AlGaN 에피택셜층 상에 형성한, 게이트 영역 및 게이트 전극, 소스 영역 및 소스 전극 그리고 드레인 영역 및 드레인 전극;을 포함하는 전력소자로서,
    상기 게이트 전극, 상기 소스 전극 및 상기 드레인 전극이 배선용 패키지 기판의 배선부에 다이본딩 되어 있고,
    저융점 금속 또는 합금이 상기 GaN 버퍼층 상에 배치되어 있고,
    방열용 금속체가 상기 저융점 금속 또는 합금 상에 배치되어 있는,
    전력소자.
  5. 청구항 4에 있어서,
    상기 GaN 버퍼층은 두께가 20 내지 50 μm인,
    전력소자.
  6. 청구항 1 내지 청구항 5 중 어느 한 청구항의 전력소자로서,
    상기 전력소자는 몰드로 충진되어 있고,
    배선용 패키지 기판 커버로 덮여 있고,
    방열용 금속체가 상기 배선용 패키지 기판 커버에 직접 접촉하여 방열판이 배선용 패키지 기판이 삽입된 회로 보드의 하면 및/또는 상기 배선용 패키지 기판 커버 상면에 설치되어 있는,
    전력소자.


KR1020220162996A 2022-04-27 2022-11-29 전력소자 KR20230152545A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2022-073497 2022-04-27
JP2022073497A JP2023162831A (ja) 2022-04-27 2022-04-27 パワーデバイス

Publications (1)

Publication Number Publication Date
KR20230152545A true KR20230152545A (ko) 2023-11-03

Family

ID=88651165

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220162996A KR20230152545A (ko) 2022-04-27 2022-11-29 전력소자

Country Status (2)

Country Link
JP (1) JP2023162831A (ko)
KR (1) KR20230152545A (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014003301A (ja) 2005-07-20 2014-01-09 Cree Inc 窒化物ベースのトランジスタおよびエッチストップ層を用いた製造方法
JP2020098829A (ja) 2018-12-17 2020-06-25 株式会社ナノマテリアル研究所 パワーデバイスの製造方法およびそれにより製造されるパワーデバイス
JP2020181837A (ja) 2019-04-23 2020-11-05 富士通株式会社 半導体デバイスの放熱構造及びその製造方法、増幅器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014003301A (ja) 2005-07-20 2014-01-09 Cree Inc 窒化物ベースのトランジスタおよびエッチストップ層を用いた製造方法
JP2020098829A (ja) 2018-12-17 2020-06-25 株式会社ナノマテリアル研究所 パワーデバイスの製造方法およびそれにより製造されるパワーデバイス
JP2020181837A (ja) 2019-04-23 2020-11-05 富士通株式会社 半導体デバイスの放熱構造及びその製造方法、増幅器

Non-Patent Citations (7)

* Cited by examiner, † Cited by third party
Title
[비특허 문헌 1].
[비특허 문헌 2].
[특허문헌 1]
[특허문헌 2]
[특허문헌 3]
J. Vac. Soc. Japan Vol.54, No.6, 2011
Panasonic Technical Journal Vol/55 No.2 Jul. 2009

Also Published As

Publication number Publication date
JP2023162831A (ja) 2023-11-09

Similar Documents

Publication Publication Date Title
JP5433175B2 (ja) 半導体装置
JP2014216459A (ja) 半導体装置
JP2018041785A (ja) 半導体装置及び半導体装置の製造方法
US10916647B2 (en) FET transistor on a III-V material structure with substrate transfer
JP5468761B2 (ja) 半導体装置、ウエハ構造体および半導体装置の製造方法
US20200152545A1 (en) Semiconductor device and method for manufacturing semiconductor device
WO2018061711A1 (ja) 半導体装置および製造方法
US20230395455A1 (en) Semiconductor device, electronic device, and semiconductor device preparation method
JP5092274B2 (ja) 半導体装置
KR20230152545A (ko) 전력소자
US20110180855A1 (en) Non-direct bond copper isolated lateral wide band gap semiconductor device
JP2013098481A (ja) 半導体装置
JP3159198U (ja) カーボンナノチューブを使用したパワー半導体チップ
TWI825498B (zh) 具有散熱性的功率電晶體
JP2725696B2 (ja) 半導体装置
TWI831713B (zh) 具有散熱性的功率電晶體的製作方法
WO2021229728A1 (ja) 半導体素子
US11569211B2 (en) Semiconductor die with improved thermal insulation between a power portion and a peripheral portion, method of manufacturing, and package housing the die
US20210296462A1 (en) Semiconductor apparatus
CN117894836B (zh) 顶部具有热传递器件的高电子迁移率晶体管及其封装方法
WO2022157934A1 (ja) 半導体装置および半導体装置の製造方法
JP7187814B2 (ja) 半導体装置
CN113410191A (zh) 功率半导体模块的安装构造
US20130161708A1 (en) Semiconductor structure and method for manufacturing the same
JP2022044158A (ja) 半導体モジュールの製造方法