JP2023162831A - パワーデバイス - Google Patents

パワーデバイス Download PDF

Info

Publication number
JP2023162831A
JP2023162831A JP2022073497A JP2022073497A JP2023162831A JP 2023162831 A JP2023162831 A JP 2023162831A JP 2022073497 A JP2022073497 A JP 2022073497A JP 2022073497 A JP2022073497 A JP 2022073497A JP 2023162831 A JP2023162831 A JP 2023162831A
Authority
JP
Japan
Prior art keywords
power device
gan
buffer layer
layer
sic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022073497A
Other languages
English (en)
Inventor
喜美 塩谷
Yoshimi Shiotani
オー，サング‐ムク
Sang Muk Oh
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aoet Corp
NANO MATERIAL KENKYUSHO KK
Young Ju Lee
Original Assignee
Aoet Corp
NANO MATERIAL KENKYUSHO KK
Young Ju Lee
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aoet Corp, NANO MATERIAL KENKYUSHO KK, Young Ju Lee filed Critical Aoet Corp
Priority to JP2022073497A priority Critical patent/JP2023162831A/ja
Priority to KR1020220162996A priority patent/KR20230152545A/ko
Publication of JP2023162831A publication Critical patent/JP2023162831A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Electrical Discharge Machining, Electrochemical Machining, And Combined Machining (AREA)
  • Vehicle Body Suspensions (AREA)

Abstract

【課題】半導体基板表面に形成したパワーデバイスの構造において、パワーデバイスの熱伝導性を向上させ、放熱特性を革新的に向上させるパワーデバイスを提供する。【解決手段】パワーデバイスは、ＧａＮパワートランジスタを形成し、熱伝導率がＳｉ基板より優れたＳｉＣバッファ層２又はＧａＮバッファ層３を利用し、それらの上に放熱用金属体１６を形成したパワーデバイス構造を採用し、ヒートシンクを取り付けた放熱特性の優れたパワーデバイスを実現する。【選択図】図７

Description

本発明は、半導体基板を使用したパワーデバイスに関し、そしてより具体的にはＳｉ基板を使用したＩＩＩ族半導体のパワーデバイスに関し、
パワーデバイスが発生した熱を効率よく放散させるためのパワーデバイス構造に関する。
現在、特許文献１で示すようにＳｉＣ基板又はサファイヤ基板、その他Ｓｉ基板等を使用したＩＩＩ窒化物パワートランジスタが使用されている。
また、非特許文献１及び２に示すように近年安価で、Ｓｉプロセスを利用できるＳｉ基板を使用したＧａＮパワートランジスタが研究され、利用され始めている。Ｓｉ基板を使用する場合には、ＧａＮの結晶性を良くするために、厚いＳｉＣ及び／又はＧａＮバッファ層が使用されている。
さらに、特許文献２に示すようにＧａＮ結晶の結晶性を高めるために、Ｓｉ基板の両面にＳｉＣとＧａＮバッファ層が使用され、Ｓｉ基板の反りを低減することによりストレスに起因する結晶欠陥の発生を抑えている。
放熱に関しては特許文献３に示すように半導体デバイスの半導体基板上にＡｕＳｎを使用してヒートシンクにつなげる構造が開示されている。
特開2014-3301号公報 特開2020-098829号公報 特開2020-181837号公報
Panasonic Technical Journal Vol/55 No.2 Jul. 2009 J. Vac. Soc. Japan Vol.54, No.6, 2011
パワーデバイスの特性を向上させるためには、特許文献２に示すようにＳｉ基板の両面にＳｉＣとＧａＮ層のバッファ層を形成し、Ｓｉ基板の反りを少なくし、パワーデバイスのエピタキシャル層の結晶欠陥を少なくする方法が開示されている。しかしながら、パワーデバイスは多くの熱を発生させ、その熱によって性能が劣化するという大きな問題がある。つまり特性の優れたパワーデバイスを製造しても、動作時の発熱によって特性劣化及びデバイス寿命が短くなる危険性がある。このため、パワーデバイスで発生した熱を効率よく放散させる必要がある。従来は、ヒートシンクを利用して放熱を向上させているが、半導体デバイスそのものは、約２０～５０μｍ厚さにＳｉ基板を研削し、研削後の基板をそのまま利用し、半導体デバイスの機械的強度を高め、そのＳｉ基板を介して放熱を行っている。しかしながら、Ｓｉ基板は熱伝導率（１．３Ｗ/ｃｍ・Ｋ）がＳｉＣ（４．９Ｗ/ｃｍ・Ｋ）やＧａＮ（１．３～２．０Ｗ/ｃｍ・Ｋ）に比べ比較的小さい欠点があった。このためには、半導体デバイス、特にパワーデバイスデバイスに対し、Ｓｉ基板を除去し、Ｓｉ基板に比べ熱伝導率の大きい層を利用し、その層を介して放熱用金属体に接触させることにより、ヒートシンクに効率よく放熱させる構造が必要であるが、現在のところそのような構造は開示されていない。
従って、本発明が解決しようとする課題は、半導体基板表面に形成したパワーデバイスの構造において、パワーデバイスの熱伝導性を向上させること、さらに放熱特性を革新的に向上させる構造を提供することにある。
本願請求項１に記載のパワーデバイスは、ＳｉＣ及びＧａＮバッファ層上に形成したＧａＮ及びＡｌＧａＮ層エピタキシャル層、並びに前記ＧａＮ及びＡｌＧａＮ層エピタキシャル層に形成した、ゲート領域及びゲート電極、ソース領域及びソース電極、並びにドレイン領域及びドレイン電極を備えたパワーデバイスであって、前記ゲート電極、前記ソース電極、及び前記ドレイン電極が、配線用パッケージ基板の配線部分にダイボンディングされていて、低融点金属又は合金が、前記ＳｉＣバッファ層上に設けられていて、放熱用金属体が、前記低融点金属又は前記合金上に設けられている、パワーデバイスを提供することにより、上記課題を解決している。
本願請求項１に記載のパワーデバイスは、半導体基板表面にパワーデバイスを形成し、ＧａＮ及びＡｌＧａＮエピタキシャル層の結晶性を向上させる目的で使用したＳｉＣ及びＧａＮバッファ層上に放熱用金属体を形成するものである。本発明では、機械的強度が大きいが、熱伝導性が小さい、前記半導体基板に前記ＳｉＣ層及びＧａＮバッファ層を形成し、前記半導体基板を除去した状態で、前記ＳｉＣ及びＧａＮバッファ層の機械的強度を利用し、前記パワーデバイスに機械的強度を維持させ、前記半導体基板よりも大きなその熱伝導率を利用し、前記ＳｉＣ層上に低融点金属又は合金を形成し、その上に放熱用金属体を形成した構造を採用し、パワーデバイスによる発熱をヒートシンクに放出するものである。
このようにすると、前記ＳｉＣ及びＧａＮバッファ層を利用し、放熱用金属体を安全に設置でき、前記ＳｉＣ及びＧａＮバッファ層上に設置した前記放熱用金属体を、モールド等の他の材料を介さず、配線用パッケージ基板カバーに直接接触させるため、パワーデバイスの発熱を前記配線用パッケージ基板及び配線用パッケージ基板カバー上に設置したヒートシンクに効率よく放出できるため、前記パワーデバイスの特性劣化を防止でき、前記パワーデバイスの長寿命を達成できる利点がある。
本願請求項４に記載のパワーデバイスは、ＧａＮバッファ層上に形成したＧａＮ及びＡｌＧａＮ層エピタキシャル層にゲート領域及びゲート電極、ソース領域及びソース電極、ドレイン領域及びドレイン電極を備えたパワーデバイスであって、前記ゲート電極、前記ソース電極、前記ドレイン電極が、配線用パッケージ基板の配線部分にダイボンディングされていて、低融点金属又は合金が、前記ＧａＮバッファ層上に設けられていて、放熱用金属体が、前記低融点金属又は前記合金上に設けられている、パワーデバイスを提供することにより、上記課題を解決している。
本願請求項４に記載のパワーデバイスは、半導体基板表面にパワーデバイスを形成し、ＧａＮ及びＡｌＧａＮエピタキシャル層の結晶性を向上させる目的で使用したＧａＮバッファ層上に放熱用金属を形成するものである。本発明では、機械的強度が大きいが、熱伝導性が小さい、前記半導体基板に前記ＧａＮバッファ層を形成し、前記半導体基板を除去した状態で、前記ＧａＮバッファ層の機械的強度を利用し、前記パワーデバイスに機械的強度を維持させ、前記半導体基板よりも大きなその熱伝導率を利用し、前記バッファ層上に低融点金属又は合金を形成し、その上に放熱用金属体を形成した構造を採用して、パワーデバイスによる発熱をヒートシンクに放出するものである。
このようにすると、放熱用金属体を安全に設置でき、前記放熱用金属体によりパワーデバイスの発熱をヒートシンクに効率よく放射できるため、前記パワーデバイスの特性劣化を防止でき、長寿命を達成できる利点がある。
本願請求項６に記載のパワーデバイスは、モールドで充填されていて、それが配線用パッケージ基板カバーでカバーされていて、さらに放熱用金属体が前記配線用パッケージ基板カバーに直接接触していて、そしてヒートシンクが、前記配線用パッケージ基板を挿入した回路ボードの下面及び／又は前記パッケージ基板カバーの上面に設けられている、請求項1―５の何れか１項に記載のパワーデバイスを提供することにより、上記課題を解決している。
本願請求項６に記載のパワーデバイスは、前記半導体基板を除去した状態で、前記ＳｉＣ及びＧａＮバッファ層、又は前記ＧａＮバッファ層の機械的強度を利用し、前記パワーデバイスに機械的強度を維持させ、前記半導体基板よりも大きなその熱伝導率を利用し、前記ＳｉＣバッファ層又は前記ＧａＮバッファ層上に低融点金属又は合金を形成し、その上に放熱用金属体を形成した構造を採用し、モールドを介せず、前記放熱用金属体を直接前記パッケージカバーに接触させ、さらに配線用パッケージ基板を挿入した回路ボードの下面及び／又は前記パッケージカバーの上面にヒートシンクを備えるため、前記パワーデバイスによる発熱を効率よくヒートシンクに放出するものである。
このようにすると、放熱用金属体を安全に設置でき、前記放熱用金属体によりパワーデバイスの発熱をヒートシンクに効率よく放射でき、さらにヒートシンクにより効率よく放熱を行うことができるために、前記パワーデバイスの特性劣化を防止でき、長寿命を達成できる利点がある。
本発明によると、半導体基板の両面に、ＳｉＣとＧａＮバッファ層、ＳｉＣとＧａＮバッファ層及びＧａＮエピタキシャル層、ＧａＮバッファ層、ＧａＮバッファ層とＧａＮエピタキシャル層、または表面に、ＳｉＣとＧａＮバッファ層及びＧａＮエピタキシャル層、ＧａＮバッファ層とＧａＮエピタキシャル層を、形成することにより取得した良好なパワーデバイス特性を維持でき、研削後の約２０～５０μｍの厚い半導体基板を除去することによって、熱伝導性を高め、しかも１～３０μｍ、５～３０μ厚のＳｉＣ及びＧａＮバッファ層の機械的強度を利用することによってパワーデバイスに機械的強度を維持させ、安定して放熱用金属を設置でき、またＳｉＣバッファ層の熱伝導率が４．９Ｗ/ｃｍ・Ｋ、ＧａＮバッファ層のそれが、１．３～２．０Ｗ/ｃｍ・Ｋと、半導体基板であるＳｉの熱伝導率１．３Ｗ/ｃｍ・Ｋよりも優れているため、熱伝導性を高めることができ、さらにこの放熱用金属を直接配線用パッケージカバーに接触させることにより、パワーデバイスの発生する熱を効率よくヒートシンクに放出できるため、パワーデバイス特性の劣化を防止でき、デバイスの長寿命を達成できる。
本発明のパワーデバイスを構成するパワートランジスタの断面構造を示す。(a)は両面にＳｉＣとＧａＮバッファ層及びＧａＮエピタキシャル層、(b)は表面にＳｉＣとＧａＮバッファ層及びＧａＮエピタキシャル層を形成した場合を示す。 図1に示す本発明のパワートランジスタの裏面研削される部分の断面構造を示す。(a)は両面にＳｉＣとＧａＮバッファ層及びＧａＮエピタキシャル層、(b)は表面にＳｉＣとＧａＮバッファ層及びＧａＮエピタキシャル層を形成した場合を示し、点線で囲まれた部分が裏面研削される部分を示す。 図２に示す本発明のパワートランジスタの裏面研削された後の断面構造を示す。 図３に示すパワートランジスタの半導体基板を研削した状態で、パワートランジスタを配線用パッケージ基板にダイボンディングした後の断面構造を示す。 図４に示すパワートトランジスタの半導体基板を除去した後の断面構造を示す。 図５に示すパワートトランジスタの裏面に低融点金属又は合金を形成した後の断面構造を示す。 図６に示すパワートランジスタの裏面に放熱用金属体を形成した後の実施形態１のパワーデバイスの断面構造を示す。 実施形態２のパワートランジスタを構成するパワートランジスタを示す。(a)は両面にＧａＮバッファ層及びＧａＮエピタキシャル層、(b)は表面にＧａＮバッファ層及びＧａＮエピタキシャル層を形成した場合を示す。 図８に示す本発明のパワートランジスタの裏面研削される部分の断面構造を示す。(a)は両面にＳｉＣ層とＧａＮバッファ層及びＧａＮエピタキシャル層、(b)は表面にＳｉＣ層とＧａＮバッファ層及びＧａＮエピタキシャル層を形成した場合を示し、点線で囲まれた部分が裏面研削される部分を示す。 図９に示す本発明のパワートランジスタの裏面研削された後の断面構造を示す。 図１０に示すパワートランジスタの半導体基板を研削した状態で、パワートランジスタを配線用パッケージ基板にダイボンディングした後の断面構造を示す。 図１１に示すパワートランジスタの半導体基板を除去した後の断面構造をを示す。 図１２に示すパワートトランジスタの裏面に低融点金属又は合金を形成した後断面構造を示す。 図１３に示すパワートランジスタの裏面に放熱用金属体を形成した後の実施形態２のパワーデバイスの断面構造を示す。 実施形態１のパワートランジスタをモールドで充填し、さらに配線用パッケージ基板カバーで覆った断面構造を示す。 実施形態２のパワートランジスタをモールドで充填し、さらに配線用パッケージ基板カバーで覆った断面構造を示す。 実施形態３のパワーデバイスの構造を示す。 実施形態４のパワーデバイスの構造を示す。
以下、本発明の実施形態について、図面を参照して説明する。なお、本発明の対象とするプレーナ構造のパワートランジスタにはＨＥＭＴタイプ、ＭＯＳＦＥＴタイプおよびＩＧＢＴタイプがあるが、本明細書では、ＨＥＭＴタイプを例にとって説明する。図１－６は、図７の構造を実現するための具体的なプロセスを示し、また図８－１３は、図１４の構造を実現するための具体的なプロセスを示す。各図において同一部分には、同一の符号を付している。
（実施形態１）
以下、図１－７を用いて実施形態1のパワーデバイスの製造方法を説明する。図１に示すように、先ず、Ｓｉの半導体基板１の両面または表面に、ＳｉＣバッファ層２、ＧａＮバッファ層３、ＧａＮエピタキシャル層（ｉ‐ＧａＮ層）４、及びＡｌＧａＮエピタキシャル層（ｉ‐ＡｌＧａＮ層）５を、これらの順に設け、そしてＡｌＧａＮエピタキシャル層５内にソース領域、ゲート領域及びドレイン領域（これらは図示せず）を設け、更にそれらの上に夫々ソース電極７、ゲート電極６及びドレイン電極８を設けて、パワートランジスタ１０を形成する。なお、ＧａＮエピタキシャル層４の結晶性を向上させるためにはＳｉＣバッファ層２の厚さが1μｍ以上、ＧａＮバッファ層３の厚さが５μｍ以上必要であり、そしてＳｉ基板１を除去した後のパワートランジスタ１０の機械的強度を保つためには、ＳｉＣバッファ層２とＧａＮバッファ層３の合計した厚さは、２０μｍ以上必要である。このため、ＳｉＣバッファ層２とＧａＮバッファ層３の厚さは、それぞれ１～３０μｍ、５～５０μｍであることが望ましい。またＧａＮエピタキシャル層（ｉ‐ＧａＮ層）４とＡｌＧａＮエピタキシャル層（ｉ‐ＡｌＧａＮ層）５の厚さは、それぞれ０．３～１０μｍ、１～５００ｎｍであることが望ましい。図1（a）は半導体基板1の両面にＳｉＣバッファ層２、ＧａＮバッファ層３、ＧａＮエピタキシャル層（ｉ‐ＧａＮ層）４、及びＡｌＧａＮエピタキシャル層（ｉ‐ＡｌＧａＮ層）５を設けたもので、図1（ｂ）は半導体基板1の表面にＳｉＣバッファ層２、ＧａＮバッファ層３、ＧａＮエピタキシャル層（ｉ‐ＧａＮ層）４、及びＡｌＧａＮエピタキシャル層（ｉ‐ＡｌＧａＮ層）５を設けたものである。
次に、図２に示されるように、図1に示すパワートランジスタ１０の半導体基板１を研削する。研削部分は図２（ａ）、（ｂ)共に点線部分である。
次に、図３に示されるように、図２に示すパワートランジスタ１０の半導体基板１を研削する。
次に、図４に示されるように、図３に示すパワートランジスタ１０の半導体基板１を研削した状態で、パワートランジスタ１０を、配線１３及びリードフレーム１４を備えた配線用パッケージ基板１２にダイボンディングする。
そして、図５に示されるように、図４に示すパワートランジスタ１０の裏面の半導体基板１をエッチングする。
この後、図６に示されるように、図５に示すパワートランジスタ１０の裏面に低融点金属又は合金１５を形成する。
そして、図６に示すパワートランジスタ１０の裏面の低融点金属又は合金１５上に放熱用金属体１６を形成して、図７に示す実施態様１のパワーデバイスを得る。
図１－７に基づく上記説明では、１つのパワートランジスタしか説明されていないが、実施形態1のパワーデバイスには、１つのパワートランジスタのみならず、複数のパワートランジスタ、パワートランジスタと他の素子との組み合わせも含まれる。
次に、実施形態１の作用効果を説明する。本実施形態は、パワートランジスタ１０にはＳｉＣバッファ層２及びＧａＮバッファ層３がそれぞれ１～３０μｍ、５～３０μｍ、典型的な厚さはＳｉＣバッファ層２及びＧａＮバッファ層３がそれぞれ２０μｍ、１０μｍ形成されているために、半導体基板1をエッチングによって除去しても、パワーデバイスの機械的強度は保たれる。そしてＳｉＣバッファ層２及びＧａＮバッファ層３の熱伝導率は半導体基板1より大きいため、半導体基板1がある状態よりもパワーデバイスで発生した熱を効率よく放熱できる。さらにその上に形成した低融点の金属又は合金１５により放熱用金属体１６を設置するため、パワーデバイスで発生した熱を効率よく放熱できる。
したがって、本実施形態のパワーデバイスによれば、効率的な放熱構造によりパワーデバイスの特性を損なわず、パワーデバイスの長寿命化を実現できる。
（実施形態２）
以下、図８－１４を用いて実施形態２のパワーデバイスの製造方法を説明する。先ず、図８に示すように、Ｓｉの半導体基板１の両面または表面に、ＧａＮバッファ層３、ＧａＮエピタキシャル層（ｉ‐ＧａＮ層）４、及びＡｌＧａＮエピタキシャル層（ｉ‐ＡｌＧａＮ層）５を、これらの順に設け、そしてＡｌＧａＮエピタキシャル層５内にソース領域、ゲート領域及びドレイン領域（これらは図示せず）を設け、更にそれらの上に夫々ソース電極７、ゲート電極６及びドレイン電極８を設けて、パワートランジスタ１１を形成する。なお、ＧａＮエピタキシャル層４の結晶性を向上させるためにはＧａＮバッファ層３の厚さが５μｍ以上必要であり、そしてＳｉ基板１を除去した後のパワートランジスタ１１の機械的強度を保つためには、ＧａＮバッファ層３の厚さは、２０μｍ以上必要である。このため、ＧａＮバッファ層３の厚さは、２０～５０μｍであることが望ましい。またＧａＮエピタキシャル層（ｉ‐ＧａＮ層）４とＡｌＧａＮエピタキシャル層（ｉ‐ＡｌＧａＮ層）５の厚さは、それぞれ０．３～１０μｍ、１～５００ｎｍであることが望ましい。なお、実施形態２のパワーデバイスは、パワートランジスタ１１においてＳｉＣ層２を使用していない点が、実施形態1のパワーデバイスとは異なる。
図８（a）は半導体基板1の両面にＧａＮバッファ層３、ＧａＮエピタキシャル層（ｉ‐ＧａＮ層）４、及びＡｌＧａＮエピタキシャル層（ｉ‐ＡｌＧａＮ層）５を設けたもので、図８（ｂ）は半導体基板1の表面にＧａＮバッファ層３、ＧａＮエピタキシャル層（ｉ‐ＧａＮ層）４、及びＡｌＧａＮエピタキシャル層（ｉ‐ＡｌＧａＮ層）５を設けたものである。
次に、図９に示されるように、図８に示すパワートランジスタ１１の半導体基板１を研削する。研削部分は図９（ａ）、（ｂ)共に点線部分である。
次に、図１０に示されるように、図９に示すパワートランジスタ１１の半導体基板１を研削する。
次に、図１１に示されるように、図１０に示すパワートランジスタ１０の半導体基板１を研削した状態で、パワートランジスタ１１を、配線１３及びリードフレーム１４を備えた配線用パッケージ基板１２にダイボンディングする。
そして、図１２に示されるように、図１１に示すパワートランジスタ１１の裏面の半導体基板１をエッチングする。
この後、図１３に示されるように、図１２に示すパワートランジスタ１１の裏面に低融点金属又は合金１５を形成する。
そして、図１３に示すパワートランジスタ１１の裏面の低融点金属又は合金１５上に放熱用金属体１６を形成して、図１４に示す実施態様２のパワーデバイスを得る。
次に、実施形態２の作用効果を説明する。本実施形態は、パワートランジスタ１１にはＧａＮバッファ層３が２０～５０μｍ、典型的な厚さはＧａＮバッファ層３が３０μｍ形成されているために、半導体基板1をエッチングによって除去しても、パワーデバイスの機械的強度は保たれる。そしてＧａＮバッファ層３の熱伝導率は半導体基板1より大きいため、半導体基板1がある状態よりもパワーデバイスで発生した熱を効率よく放熱できる。さらにその上に形成した低融点の金属又は合金１５により放熱用金属体１６を設置するため、パワーデバイスで発生した熱を効率よく放熱できる。
したがって、本実施形態のパワーデバイスによれば、効率的な放熱構造によりパワーデバイスの特性を損なわず、パワーデバイスの長寿命化を実現できる。
（実施形態３）
図１５は、実施形態３のパワーデバイスを示す。本実施形態は、実施形態１に記載のパワートランジスタ１０をモールド１７で充填し、配線用パッケージ基板カバー１８で覆い、配線用パッケージ基板１２を挿入した回路ボード１９の下面及び／又は配線用パッケージカバー１８上にヒートシンク２０を設置することにより、熱伝導性の優れた、適応範囲の広い放熱構造である。本実施形態は、実施形態１の構造をモールド１７で充填し、配線用パッケージ基板カバー１８で覆い、配線用パッケージ基板１２を挿入した回路ボード１９の下面及び／又は配線用パッケージ基板カバー１８上にヒートシンク２０を設置する構造としたことが、実施形態１とは異なる。
以下、図１５および１７を用いて実施形態３のパワーデバイスの製造方法を説明する。図１５は、パワートランジスタ１０の裏面に放熱用金属体１６を形成し、パワートランジスタ１０をモールド１７で充填し、さらに配線用パッケージ基板カバー１８で覆った断面構造を示す。図１７は、図１５に示す配線用パッケージ基板１２を挿入した回路ボード１９の下面及び／又は配線用パッケージ基板カバー１８上にヒートシンク２０を取り付けた、実施形態３の構造を示す。
次に、本実施形態の作用効果を説明する。本実施形態は、図７の実施形態１の構造をモールド１７で充填し、配線用パッケージ基板カバー１８で覆い、さらに配線用パッケージ基板１２を回路ボード１９に差し込み、回路ボード１９の下面及び／又は配線用パッケージ基板カバー１８上にヒートシンク２０を取り付けたため、パワーデバイスで発生した熱を外部空間に効率よく放出できる。
したがって、ヒートシンク２０を備えた本実施形態のパワーデバイスの構造によれば、効率的な放熱構造によりパワーデバイスの特性を損なわず、パワーデバイスの長寿命化を実現できる。
（実施形態４）
図１６は、実施形態４の断面構造を示す。本実施形態は、実施形態２のパワートランジスタ１１をモールド１７で充填し、配線用パッケージ基板カバー１８で覆い、配線用パッケージ基板１２を挿入した回路ボード１９の下面及び／又は配線用パッケージ基板カバー１８上にヒートシンク２０を設置することにより、熱伝導性の優れた、適応範囲の広い放熱構造である。本実施形態は、実施形態２の構造をモールド１７で充填し、配線用パッケージ基板カバー１８で覆い、配線用パッケージ基板１２を挿入した回路ボード１９の下面及び／又は配線用パッケージ基板カバー１８上にヒートシンク２０を設置する構造としたことが、実施形態２とは異なる。
以下、図１６および１８を用いて実施形態４のパワーデバイスの製造方法を説明する。図１６は、パワートランジスタ１１の裏面に放熱用金属１６を形成し、パワートランジスタ１１をモールド１７で充填し、さらに配線用パッケージ基板カバー１８で覆った断面構造を示す。図１８は、図１６に示す配線用パッケージ基板１２を挿入した回路ボード１９の下面及び／又は配線用パッケージ基板カバー１８上にヒートシンク２０を取り付けた、実施形態４の構造を示す。
次に、本実施形態の作用効果を説明する。本実施形態は、図１４の実施形態２の構造をモールド１７で充填し、配線用パッケージ基板カバー１８で覆い、さらに配線用パッケージ基板１２を回路ボード１９に差し込み、回路ボード１９の下面及び／又は配線用パッケージ基板カバー１８上にヒートシンク２０を取り付けたため、パワーデバイスで発生した熱を外部空間に効率よく放出できる。
したがって、ヒートシンク２０を備えた本実施形態のパワーデバイスによれば、効率的な放熱構造によりパワーデバイスの特性を損なわず、パワーデバイスの長寿命化を実現できる。
１ 半導体（Ｓｉ）基板
２ ＳｉＣバッファ層
３ ＧａＮバッファ層
４ ＧａＮエピタキシャル層（ｉ‐ＧａＮ層）
５ ＡｌＧａＮエピタキシャル層（ｉ‐ＡｌＧａＮ層）
６ ゲート電極
７ ソース電極
８ ドレイン電極
１０ パワートランジスタ
１１ パワートランジスタ
１２ 配線用パッケージ基板
１３ 配線
１４ リードフレーム
１５ 低融点金属又は合金
１６ 放熱用金属体
１７ モールド
１８ 配線用パッケージ基板カバー
１９ 回路ボード
２０ ヒートシンク

Claims (6)

  1. ＳｉＣ及びＧａＮバッファ層上に形成したＧａＮ及びＡｌＧａＮ層エピタキシャル層、並びに
    前記ＧａＮ及びＡｌＧａＮ層エピタキシャル層に形成した、
    ゲート領域及びゲート電極、
    ソース領域及びソース電極、並びに
    ドレイン領域及びドレイン電極
    を備えたパワーデバイスであって、
    前記ゲート電極、前記ソース電極、及び前記ドレイン電極が、配線用パッケージ基板の配線部分にダイボンディングされていて、
    低融点金属又は合金が、前記ＳｉＣバッファ層上に設けられていて、
    放熱用金属体が、前記低融点金属又は前記合金上に設けられている、
    パワーデバイス。
  2. 前記ＳｉＣ層が、１～３０μｍである、請求項１に記載のパワーデバイス。
  3. 前記ＧａＮバファ層が、５～５０μｍである、請求項１又は２に記載のパワーデバイス。
  4. ＧａＮバッファ層上に形成したＧａＮ及びＡｌＧａＮ層エピタキシャル層、並びに
    前記ＧａＮ及びＡｌＧａＮ層エピタキシャル層に形成した、
    ゲート領域及びゲート電極、
    ソース領域及びソース電極、並びに
    ドレイン領域及びドレイン電極
    を備えたパワーデバイスであって、
    前記ゲート電極、前記ソース電極、及び前記ドレイン電極が、配線用パッケージ基板の配線部分にダイボンディングされていて、
    低融点金属又は合金が、前記ＧａＮバッファ層上に設けられていて、
    放熱用金属体が、前記低融点金属又は前記合金上に設けられている、
    パワーデバイス。
  5. 前記ＧａＮバッファ層が、２０～５０μｍである、請求項４に記載のパワーデバイス。
  6. モールドで充填されていて、
    それが配線用パッケージ基板カバーでカバーされていて、
    さらに放熱用金属体が前記配線用パッケージ基板カバーに直接接触していて、そして
    ヒートシンクが、前記配線用パッケージ基板を挿入した回路ボードの下面及び／又は前記配線用パッケージ基板カバーの上面に設けられている、
    請求項1―５の何れか１項に記載のパワーデバイス。
JP2022073497A 2022-04-27 2022-04-27 パワーデバイス Pending JP2023162831A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2022073497A JP2023162831A (ja) 2022-04-27 2022-04-27 パワーデバイス
KR1020220162996A KR20230152545A (ko) 2022-04-27 2022-11-29 전력소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022073497A JP2023162831A (ja) 2022-04-27 2022-04-27 パワーデバイス

Publications (1)

Publication Number Publication Date
JP2023162831A true JP2023162831A (ja) 2023-11-09

Family

ID=88651165

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022073497A Pending JP2023162831A (ja) 2022-04-27 2022-04-27 パワーデバイス

Country Status (2)

Country Link
JP (1) JP2023162831A (ja)
KR (1) KR20230152545A (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070018199A1 (en) 2005-07-20 2007-01-25 Cree, Inc. Nitride-based transistors and fabrication methods with an etch stop layer
JP2020098829A (ja) 2018-12-17 2020-06-25 株式会社ナノマテリアル研究所 パワーデバイスの製造方法およびそれにより製造されるパワーデバイス
JP7326844B2 (ja) 2019-04-23 2023-08-16 富士通株式会社 半導体デバイスの放熱構造及びその製造方法、増幅器

Also Published As

Publication number Publication date
KR20230152545A (ko) 2023-11-03

Similar Documents

Publication Publication Date Title
JP4045241B2 (ja) 冷却能力を効率化したヒートシンク及び該ヒートシンクを具備する半導体装置
JP5396784B2 (ja) 半導体装置及びその製造方法
US20100085713A1 (en) Lateral graphene heat spreaders for electronic and optoelectronic devices and circuits
US20230023610A1 (en) Ceramic substrate for power module and power module comprising same
US11232991B2 (en) Semiconductor apparatus
WO2018154635A1 (ja) 半導体装置
JP2018041785A (ja) 半導体装置及び半導体装置の製造方法
US10916647B2 (en) FET transistor on a III-V material structure with substrate transfer
US20200343156A1 (en) Heat dissipation structure for semiconductor device, method of manufacturing the same, and amplifier
US11380601B2 (en) Semiconductor device and method for manufacturing semiconductor device
WO2018061711A1 (ja) 半導体装置および製造方法
JP2017174846A (ja) 半導体装置
WO2022178870A1 (zh) 一种半导体器件、电子设备及半导体器件的制备方法
JP5072667B2 (ja) 半導体装置
JP2023162831A (ja) パワーデバイス
JP5092274B2 (ja) 半導体装置
US20110180855A1 (en) Non-direct bond copper isolated lateral wide band gap semiconductor device
CN1599062A (zh) 一种大功率半导体器件用的大面积散热结构
JP2013098481A (ja) 半導体装置
JP2018010929A (ja) 半導体モジュール、電力変換装置
JP2020141023A (ja) 半導体装置
TWI825498B (zh) 具有散熱性的功率電晶體
US20240258372A1 (en) Electronic component and package including stress release structure as lateral edge portion of semiconductor body
JP2012028613A (ja) 半導体装置
CN118571912A (zh) 一种功率器件及其制造方法