JP2020141023A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2020141023A
JP2020141023A JP2019034563A JP2019034563A JP2020141023A JP 2020141023 A JP2020141023 A JP 2020141023A JP 2019034563 A JP2019034563 A JP 2019034563A JP 2019034563 A JP2019034563 A JP 2019034563A JP 2020141023 A JP2020141023 A JP 2020141023A
Authority
JP
Japan
Prior art keywords
semiconductor device
heat dissipation
dissipation base
plate portion
bonding layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019034563A
Other languages
English (en)
Inventor
紺野 哲豊
Tetsutoyo Konno
哲豊 紺野
拓司 安藤
Takuji Ando
拓司 安藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Power Semiconductor Device Ltd
Original Assignee
Hitachi Power Semiconductor Device Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Power Semiconductor Device Ltd filed Critical Hitachi Power Semiconductor Device Ltd
Priority to JP2019034563A priority Critical patent/JP2020141023A/ja
Priority to PCT/JP2019/040887 priority patent/WO2020174741A1/ja
Publication of JP2020141023A publication Critical patent/JP2020141023A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge

Abstract

【課題】冷却構造を大型化することなく半導体装置の放熱性を向上可能であり、なおかつ、温度変動に起因する半導体装置の変形を抑制可能な半導体装置を提供する。【解決手段】半導体チップと、チップ接合層を介して前記半導体チップを搭載する絶縁基板と、基板接合層を介して前記絶縁基板を搭載する放熱ベースと、を備え、前記基板接合層は、少なくとも前記半導体チップの直下に配置され、且つ、前記基板接合層の面積は、前記絶縁基板の面積の1/2以下であることを特徴とする。【選択図】 図1

Description

本発明は、半導体装置の構造に係り、特に、電力制御に用いられるパワー半導体装置に適用して有効な技術に関する。
コンバータやインバータ等の電力変換器において、その電力制御に利用されるパワー半導体装置では、スイッチング動作を行うための電力消費に加え、電力を流した際に一部の電力が熱として逃げてしまうなどの電力損失が発生する。電力を無駄にするこの電力損失を抑えるためのデバイス構造の開発と共に、発生する熱を効果的に放熱(冷却)するための冷却構造の開発も進められている。
本技術分野の背景技術として、例えば、特許文献1のような技術がある。特許文献1には「セラミック基板の両面に導体層を形成した絶縁基板が放熱ベースに半田層を介して半田接合されると共に、その絶縁基板上にIGBT等の半導体チップが半田層を介して半田接合されたパワー半導体モジュールを形成する際、絶縁基板と半導体チップの接合、および絶縁基板と放熱ベースの接合に鉛フリー半田を用いる」技術が開示されている。
また、「絶縁基板と放熱ベースの接合時には、接合前にあらかじめ放熱ベースに絶縁基板が半田接合される面と反対の面側に接合後に平坦か平坦に近い状態が得られるような凸状の反りを与えておく。これにより、放熱ベースを冷却フィン等に取り付けた際、それらの熱抵抗が低く抑えられ、半導体チップの熱が効率的に放散されて異常な温度上昇が防止される」技術も開示されている。
特開2008−91959号公報
ところで、近年、パワー半導体装置の電流密度が上昇している。特に、炭化ケイ素(SiC)を用いたパワー半導体チップは、その最大動作温度がシリコン(Si)よりも高く、より大電流を流すことが可能であり、鉄道向けインバータや送電システム等、様々な分野で普及しつつある。
パワー半導体装置の電流密度が上昇すると、一つのパワー半導体に流れる電流量が増加し発熱量が増大する。また、外気の変化や、半導体装置の発熱変動による半導体装置の温度変動と、半導体装置を構成する部材間の熱膨張係数の差により半導体装置の反りが発生する。
放熱性を向上しないまま発熱量が増大すると、半導体チップの温度が定格を超え破壊の原因になったり、寿命の低下を招く。また半導体装置の反りにより、半導体装置と半導体装置を冷却する冷却器を接着するグリースが剥がれ半導体装置と冷却器の間に隙間が生じ放熱性の劣化を招く。
一方、冷却(放熱)性能を優先した場合、冷却器を大型化する必要があり、それに伴いコンバータやインバータ等の電力変換器も大型化してしまう。
そこで、本発明の目的は、冷却構造を大型化することなく半導体装置の放熱性を向上可能であり、なおかつ、温度変動に起因する半導体装置の変形を抑制可能な半導体装置を提供することにある。
上記課題を解決するために、本発明は、半導体チップと、チップ接合層を介して前記半導体チップを搭載する絶縁基板と、基板接合層を介して前記絶縁基板を搭載する放熱ベースと、を備え、前記基板接合層は、少なくとも前記半導体チップの直下に配置され、且つ、前記基板接合層の面積は、前記絶縁基板の面積の1/2以下であることを特徴とする。
本発明によれば、冷却構造を大型化することなく半導体装置の放熱性を向上可能であり、なおかつ、温度変動に起因する半導体装置の変形を抑制可能な半導体装置を実現することができる。
これにより、半導体装置を用いるコンバータやインバータ等の設備機器の小型化及び信頼性向上を図ることができる。
上記した以外の課題、構成及び効果は、以下の実施形態の説明により明らかにされる。
本発明の実施例1に係る半導体装置の構成を示す断面図である。 従来の半導体装置の構成を示す断面図である。 本発明の実施例2に係る半導体装置(半導体モジュール)の構成を示す斜視図である。 本発明の効果を示すグラフである。 本発明の実施例3に係る半導体装置の構成を示す断面図である。 図5の変形例を示す図である。 本発明の実施例4に係る半導体装置の構成を示す断面図である。 図7の変形例を示す図である。
以下、図面を用いて本発明の実施例を説明する。なお、各図面において同一の構成については同一の符号を付し、重複する部分についてはその詳細な説明は省略する。
先ず、本発明の適用対象となる半導体装置(パワー半導体装置)について説明する。半導体装置は、直流電源から供給された直流電力をモーターなどの誘導性負荷に供給するための交流電力に変換する機能(インバータ機能)、或いは、モーターにより発電された交流電力を直流電源に供給するための直流電力に変換する機能(コンバータ機能)を備えている。
これらの変換機能を果すため、半導体装置はスイッチング機能を有するパワー半導体チップを有しており、導通動作や遮断動作を繰り返すことにより、直流電力から交流電力へ、或いは、交流電力から直流電力へ電力変換し、電力を制御する。
半導体装置は、放熱ベースの上に、配線パターンを形成した絶縁基板を半田(はんだ)等で接合し、その絶縁基板の配線パターンの上に、パワー半導体チップを半田(はんだ)等で搭載する。パワー半導体チップには、表裏に電極が備えられ、裏面電極は絶縁基板上の配線パターンと接続され、表面電極はワイヤー等を介して絶縁基板上の配線パターンに接続される。鉄道用などの大電力用の半導体装置では、絶縁基板を複数搭載することで、大電流に対応できるようにしている。
半導体装置の絶縁基板上に搭載されるパワー半導体チップは、スイッチング素子としてMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)やIGBT(Insulated Gate Bipolar Transistor)と、還流ダイオードが搭載される。
上述したように、電力制御に用いられる半導体装置(パワー半導体装置)では、より放熱性を向上させることと、変形(反り)を低減する必要がある。そのため、一般的に、1.7kV以上の高電圧半導体装置には、絶縁基板として窒化アルミニウム(AlN)が用いられ、放熱ベースとしてアルミシリコンカーバイド(Al-SiC)が用いられている。AlNは線膨張係数が4.6×10−6/K程度、Al-SiCは7.8×10−6/K程度で両者の線膨張係数差は小さいため、温度変動による反りを小さく抑えられる。
パワー半導体モジュールの放熱性を高めるためには、放熱ベースに高い熱伝導率の材質を適用することが有効である。例えばAl-SiC(熱伝導率180W/mK程度)よりも熱伝導率の高い銅(熱伝導率390W/mK程度)を適用することにより、Al-SiCを適用した場合に比べて半導体装置の熱抵抗を40%程度低減することができる。
しかしながら、銅は線膨張係数が17×10−6/KでAlNとの線膨張係数差が大きいため温度変動による反りが大きくなる。例えば、温度を−40℃から200℃に変化させた場合の半導体装置の反り範囲は、Al−SiCを放熱ベースに適用した場合は60μmであるのに対し、銅を放熱ベースに適用した場合には、反り範囲は677μmとそり量が大きくなる。
図1および図2を参照して、本発明の実施例1の半導体装置について説明する。図1は本実施例の半導体装置の構成を示す断面図である。また、図2は本発明の構成を分かり易くするために比較例として示す従来の半導体装置の構成を示す断面図である。
本実施例の半導体装置は、図1に示すように、半導体チップ101、チップ接合層102、絶縁基板103、基板接合層104、放熱ベース105、ワイヤー106を備える。
絶縁基板103は、絶縁層103Iと、裏面金属層103M、ドレイン配線パターン103D、ソース配線パターン103Sで構成されている。
また、放熱ベース105は、薄板部105Aと厚板部105Bで構成されている。
絶縁層103Iには、厚さ0.63mm程度の窒化アルミニウム(AlN)が用いられている。なお、耐圧や用途によっては、窒化珪素(SiN)や酸化アルミニウム(AlO)等のセラミック材料が用いられることもある。
絶縁層103Iの裏面側(放熱ベース105側)には、裏面金属層103Mが絶縁層103Iに接合されている。裏面金属層103Mは、厚さ0.2mm程度の銅の層である。裏面金属層103Mは、一般に、絶縁層103Iと面積がほぼ等しいベタパターンとなっている。
絶縁基板103の表面側(半導体チップ101側)には、ドレイン配線パターン103D及びソース配線パターン103Sが接合されている。ドレイン配線パターン103D及びソース配線パターン103Sは厚さ0.3mm程度の銅の層である。
チップ接合層102は、半導体チップ101とドレイン配線パターン103Dを接合している。本実施例では、チップ接合層102に銅の焼結体を用いている。
絶縁基板103は、放熱ベース105と基板接合層104を介して接続されている。本実施例では、基板接合層104に銅の焼結体を用いた。
放熱ベース105は、半導体チップ101で発生した熱を外部の冷却器に伝える役目と、半導体装置全体の剛性を担っている。本実施例では、放熱ベース105に銅を用いている。
ワイヤー106は、半導体チップ101とソース配線パターン103Sを電気的に接続するボンディングワイヤーである。本実施例では、ワイヤー106は直径400μm程度のアルミニウムワイヤーである。
なお、半導体装置はこの他に、上記した構成を覆う樹脂ケース、放電防止のための内部充填剤等を必要とするが、本実施例で開示する技術内容とは直接関係しないため詳細な説明は省略する。
ここで、図2を用いて、本実施例の半導体装置と従来の半導体装置の違いについて説明する。
従来の半導体装置は、図2に示すように、基板接合層104が裏面金属層103M全体に備わっている。つまり、基板接合層104と絶縁基板103はほぼ等しい面積となっている。
これに対して、本実施例では、図1に示すように、基板接合層104は、少なくとも半導体チップ101の直下に配置され、且つ、基板接合層104の面積は、絶縁基板103の1/2以下となっている。つまり、本実施例の半導体装置は、半導体チップ101と、チップ接合層102を介して半導体チップ101を搭載する絶縁基板103と、基板接合層104を介して絶縁基板103を搭載する放熱ベース105を備えており、基板接合層104は、少なくとも半導体チップ101の直下に配置され、なおかつ、基板接合層104の面積は、絶縁基板103の面積の1/2以下となっている。
従来の半導体装置は、図2のように基板接合層104が裏面金属層103M全体に備わっていたため、広い範囲で温度変動による応力が掛かり、放熱ベース105の反りが大きかった。
一方、本実施例では、基板接合層104の面積を小さくし、絶縁基板103と放熱ベース105の接合面積を狭めることにより応力が掛かる範囲を縮小したため、放熱ベース105の反りを低減することができる。
半導体チップ101から発生した熱は、主に半導体チップ101直下を通り放熱ベース105に放散されるため、半導体チップ101の直下に基板接合層104を配置することにより効率よく放熱できる。
さらに、従来技術では、基板接合層104にSn系の半田(はんだ)材が適用されていたが、本実施例では銅の焼結体を適用している。従来の半導体装置のように、基板接合層104として、半田(はんだ)が用いられている場合、絶縁基板103と放熱ベース105の熱膨張係数差に起因した熱応力が基板接合層104に繰り返し掛かることにより、半田(はんだ)にクラックが入り破壊に至ることが問題になっていた。
本実施例で基板接合層104として用いている銅の焼結体は、従来の半田(はんだ)に比べ降伏応力が高く、熱応力が掛かってもクラックが入り難いという特性がある。従って、基板接合層104に銅の焼結体を用いることにより信頼性の高い接合が得られる。
また、銅の焼結体は半田(はんだ)に比べて熱伝導率が高いため、放熱性もより高めることができる。
また、基板接合層104に銅の焼結体を用いることで接合の信頼性が向上するため、従来の半田(はんだ)材を適用した場合、基板接合層の厚さは200μm程度であるのに対し、本実施例では、基板接合層104を50μm程度に薄くすることができ、さらに放熱性が向上する。
但し、基板接合層104の材質は、必ずしも銅の焼結体に限定する必要はなく、例えば、銀の焼結体を用いても同様に信頼性の高い接合と高い放熱性が得られる。
また、従来の半導体装置は、放熱ベース105は薄板部105Aで構成されているのに対し、本実施例では、放熱ベース105は、絶縁基板103を搭載する薄板部105Aと、絶縁基板103を搭載しない厚板部105Bを備えている。
つまり、放熱ベース105は、絶縁基板103を搭載する薄板部105Aと、薄板部105Aよりも厚く、絶縁基板103を搭載しない厚板部105Bを有している。
放熱ベース105の反りを低減するためには、放熱ベース105の剛性を高めるのも効果的な手段である。放熱ベース105の剛性を高めるには、放熱ベース105の厚さを増大すればよい。
但し、半導体チップ101の発熱は絶縁基板103を通って放熱ベース105に放散され外部に逃げるため、本実施例では、絶縁基板103を搭載する領域は薄板部105Aとして放熱性を高め、絶縁基板104を搭載しない領域を厚板部105Bとすることで放熱ベース105の剛性を高めた。これにより、高い放熱性と、反りの低減を両立することができる。
図3および図4を参照して、本発明の実施例2の半導体装置(半導体モジュール)について説明する。図3は本実施例の半導体装置(半導体モジュール)の構成を示す斜視図である。図4は本発明(本実施例)による代表的な効果を示すグラフである。
本実施例の半導体装置(半導体モジュール)は、図3に示すように、半導体チップ101、チップ接合層102、絶縁基板103、基板接合層104、放熱ベース105を備える。
なお、半導体装置はこの他に、図示しないワイヤー及び上記した構成を覆う樹脂ケース、放電防止のための内部充填剤等を必要とするが、本実施例で開示する技術内容とは直接関係しないため詳細な説明は省略する。
本実施例の半導体チップ101には、炭化ケイ素(SiC)によるSiC-MOSを用いている。絶縁基板103の絶縁層103I(図示せず)には、厚さ0.63mm程度の窒化アルミニウム(AlN)を用いている。裏面金属層103M(図示せず)は、厚さ0.2mm程度の銅の層である。ドレイン配線パターン103D(図示せず)及びソース配線パターン103S(図示せず)は、厚さ0.3mm程度の銅の層である。チップ接合層102には、銅の焼結体を用いている。基板接合層104には、銅の焼結体を用いている。放熱ベース105には、銅を用いている。
本実施例では、絶縁基板103が4枚備えられ、各絶縁基板103に半導体チップ101が8個コの字状に配置されている。基板接合層104は半導体チップ101の少なくとも直下に配置されるとともに、半導体チップ101の配置に合わせてコの字状となっている。また、基板接合層104の面積は、絶縁基板103の面積の約1/2となっている。
放熱ベース105は、絶縁基板103を搭載する薄板部105Aと、絶縁基板103を搭載しない厚板部105Bを備えている。ここで、厚板部105Bの幅をX、厚さをZ、放熱ベース105の長辺長さ(幅)をL、薄板部105Aの厚さをT(図示せず)とする。本実施例では、Lは140mm、Tは5mmである。
ここで、絶縁基板103の面積に対する基板接合層104の面積の比を基板接合層領域比(=基板接合層104の面積/絶縁基板103の面積)と定義する。また、放熱ベース薄板部105Aの厚さTに対する放熱ベース厚板部105Bの厚さZの厚さ比を、放熱ベース厚板部厚さ比(=Z/T)と定義する。また、放熱ベース105の長辺長さ(幅)Lに対する厚板部105Bの幅Xの長さ比を、放熱ベース厚板部幅比(=X/L)と定義する。
図4に、厚板部105Bがない場合(図中の×)と、放熱ベース厚板部幅比0.07で基板接合層領域比1(図中の●)と0.5(図中の○)、放熱ベース厚板部幅比0.11で基板接合層領域比1(図中の■)と0.5(図中の□)の場合の半導体装置を−40℃から200℃の範囲で温度変動させた際の放熱ベース105の反り範囲を示す。
厚板部105Bがない場合(図中の×)は677μmの反り範囲であったのに対し、例えば放熱ベース厚板部幅比0.11で基板接合層領域比1で放熱ベース厚板部厚さ比4の場合の反り範囲は123μmに大幅に低減している。また、放熱ベース厚板部幅比0.11で基板接合層領域比0.5で放熱ベース厚板部厚さ比2の場合の反り範囲は135μmでほぼ同等に低減している。
つまり、基板接合層領域比を、従来技術(図2)の1に対し、本実施例のように0.5(約1/2)にすることにより、放熱ベース厚さ比を2と縮小しても同等の効果が得られている。すなわち、基板接合層領域比を0.5(約1/2)にすることにより、放熱ベース105の厚板部105Bが小型化でき、半導体装置を小型軽量化できる。
通常、半導体装置と半導体装置を冷却する冷却器を接着するグリースの厚さは100μm〜200μm程度であるため、グリースの剥がれを確実に防止するためには、半導体装置の反り範囲は100μm以内に抑えるのがより好ましい。
従って、放熱ベース105の厚板部105Bの幅Xを放熱ベース105の長辺長さ(幅)Lの0.07倍以上0.11倍以下とし、放熱ベース105の厚板部105Bの厚さZを放熱ベース105の薄板部105Aの厚さTの2.5倍以上4倍以下とすることにより、放熱ベース105の反り範囲を100μm以内に抑えることができる。
図5および図6を参照して、本発明の実施例3の半導体装置について説明する。図5は本実施例の半導体装置の構成を示す断面図である。また、図6は図5の変形例である。
本実施例の半導体装置は、図5に示すように、半導体チップ101、チップ接合層102、絶縁基板103、基板接合層104、放熱ベース105、ワイヤー106、放熱ベース接合螺子107を備える。各部品の材質や形状については、実施例1または実施例2に述べた通りである。
本実施例では、放熱ベース105は、放熱ベース薄板部105Aと放熱ベース厚板部105Bが別部材となっており、放熱ベース接合螺子107によって横から螺子止めされることにより一体化していることが特徴である。
これにより、各部材の形状を単純化できるため複雑な切削加工等を必要とせず放熱ベース105の部材コストを低減することが可能である。
また、図6に示すように、放熱ベース薄板部105Aと放熱ベース厚板部105Bの放熱ベース薄板部105Aの延長部分から成る放熱ベース平板部105H上に、放熱ベース厚板部105Bの放熱ベース薄板部105Aよりも厚さの大きい部分から成る放熱ベース凸部105Tを放熱ベース接合螺子107により上から螺子止めしても、同様の効果が得られる。
つまり、放熱ベース厚板部105Bに設けられた突起部(放熱ベース凸部105T)が放熱ベース平板部105H上に放熱ベース接合螺子107により接合されるように構成してもよい。
図7および図8を参照して、本発明の実施例4の半導体装置について説明する。図7は本実施例の半導体装置の構成を示す断面図である。また、図8は図7の変形例である。
本実施例の半導体装置は、図7に示すように、半導体チップ101、チップ接合層102、絶縁基板103、基板接合層104、放熱ベース105、ワイヤー106、放熱ベース接合層108を備える。各部品の材質や形状については、実施例1または実施例2に述べた通りである。
本実施例では、放熱ベース105は、放熱ベース薄板部105Aと放熱ベース105Bが別部材となっており、放熱ベース接合層108によって横から接合されることにより一体化していることが特徴である。
これにより、各部材の形状を単純化できるため複雑な切削加工等を必要とせず放熱ベース105の部材コストを低減することが可能である。なお、本実施例では放熱ベース接合層108に銅の焼結体を用いている。これにより、信頼性の高い接合が得られる。
但し、放熱ベース接合層108の材質は、必ずしも銅の焼結体に限定する必要はなく、銀の焼結体を用いても同様に信頼性の高い接合が得られる。
また、図8に示すように、放熱ベース薄板部105Aと放熱ベース厚板部105Bの放熱ベース薄板部105Aの延長部分から成る放熱ベース平板部105H上に、放熱ベース厚板部105Bの放熱ベース薄板部105Aよりも厚さの大きい部分から成る放熱ベース凸部105Tを放熱ベース接合層108により上から接合しても、同様の効果が得られる。
つまり、放熱ベース厚板部105Bに設けられた突起部(放熱ベース凸部105T)が放熱ベース平板部105H上に放熱ベース接合層108により接合されるように構成してもよい。
なお、本発明は上記した実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
101…半導体チップ
102…(半導体)チップ接合層
103…絶縁基板
103I…絶縁層
103D…ドレイン配線パターン
103S…ソース配線パターン
103M…裏面金属層
104…基板接合層
105…放熱ベース
105A…(放熱ベース)薄板部
105B…(放熱ベース)厚板部
105H…放熱ベース平板部
105T…放熱ベース凸部
106…ワイヤー
107…放熱ベース接合螺子
108…放熱ベース接合層

Claims (10)

  1. 半導体チップと、
    チップ接合層を介して前記半導体チップを搭載する絶縁基板と、
    基板接合層を介して前記絶縁基板を搭載する放熱ベースと、を備え、
    前記基板接合層は、少なくとも前記半導体チップの直下に配置され、且つ、前記基板接合層の面積は、前記絶縁基板の面積の1/2以下であることを特徴とする半導体装置。
  2. 請求項1に記載の半導体装置であって、
    前記基板接合層の材質は、銅または銀の焼結体であることを特徴とする半導体装置。
  3. 請求項1に記載の半導体装置であって、
    前記放熱ベースは、前記絶縁基板を搭載する薄板部と、
    前記薄板部よりも厚く、前記絶縁基板を搭載しない厚板部を有することを特徴とする半導体装置。
  4. 請求項1に記載の半導体装置であって、
    前記放熱ベースの材質は、銅であることを特徴とする半導体装置。
  5. 請求項3に記載の半導体装置であって、
    前記厚板部の幅は、前記放熱ベースの長辺幅の0.07倍以上0.11倍以下であり、
    前記厚板部の厚さは、前記薄板部の厚さの2.5倍以上4倍以下であることを特徴とする半導体装置。
  6. 請求項3に記載の半導体装置であって、
    前記厚板部は、前記薄板部に螺子により接合されることを特徴とする半導体装置。
  7. 請求項6に記載の半導体装置であって、
    前記厚板部に設けられた突起部が前記放熱ベースの平板部上に螺子により接合されることを特徴とする半導体装置。
  8. 請求項3に記載の半導体装置であって、
    前記厚板部は、前記薄板部に放熱ベース接合層により接合されることを特徴とする半導体装置。
  9. 請求項8に記載の半導体装置であって、
    前記厚板部に設けられた突起部が前記放熱ベースの平板部上に放熱ベース接合層により接合されることを特徴とする半導体装置。
  10. 請求項8に記載の半導体装置であって、
    前記放熱ベース接合層は、銅または銀の焼結体であることを特徴とする半導体装置。
JP2019034563A 2019-02-27 2019-02-27 半導体装置 Pending JP2020141023A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019034563A JP2020141023A (ja) 2019-02-27 2019-02-27 半導体装置
PCT/JP2019/040887 WO2020174741A1 (ja) 2019-02-27 2019-10-17 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019034563A JP2020141023A (ja) 2019-02-27 2019-02-27 半導体装置

Publications (1)

Publication Number Publication Date
JP2020141023A true JP2020141023A (ja) 2020-09-03

Family

ID=72239318

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019034563A Pending JP2020141023A (ja) 2019-02-27 2019-02-27 半導体装置

Country Status (2)

Country Link
JP (1) JP2020141023A (ja)
WO (1) WO2020174741A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11935918B2 (en) * 2021-06-21 2024-03-19 Taiwan Semiconductor Manufacturing Company, Ltd. High voltage device with boosted breakdown voltage

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4969738B2 (ja) * 2001-06-28 2012-07-04 株式会社東芝 セラミックス回路基板およびそれを用いた半導体モジュール
JP4621531B2 (ja) * 2005-04-06 2011-01-26 株式会社豊田自動織機 放熱装置
JP2008294281A (ja) * 2007-05-25 2008-12-04 Showa Denko Kk 半導体装置及び半導体装置の製造方法
JP5729468B2 (ja) * 2011-05-13 2015-06-03 富士電機株式会社 半導体装置
US9521737B2 (en) * 2012-11-28 2016-12-13 Mitsubishi Electric Corporation Power module
JP2018182198A (ja) * 2017-04-19 2018-11-15 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
WO2020174741A1 (ja) 2020-09-03

Similar Documents

Publication Publication Date Title
JP2007305962A (ja) パワー半導体モジュール
JP6300386B2 (ja) 半導体装置
WO2017217369A1 (ja) 電力用半導体装置
JP2007234690A (ja) パワー半導体モジュール
JP4645406B2 (ja) 半導体装置
JP6114691B2 (ja) 大容量モジュールの周辺回路用の回路基板、及び当該回路基板を用いる周辺回路を含む大容量モジュール
JP2009105389A (ja) パワーモジュール
JP2007305702A (ja) 半導体装置およびその製造方法
JP2019067951A (ja) 半導体装置
WO2013172183A1 (ja) パワーモジュール
JP2019125708A (ja) 半導体装置
US10896864B2 (en) Power semiconductor chip module
US11081412B2 (en) Semiconductor device
JP2019134018A (ja) 半導体装置
WO2020174741A1 (ja) 半導体装置
US10566295B2 (en) Semiconductor device
US11735557B2 (en) Power module of double-faced cooling
CN107611111B (zh) 半导体模块、电力转换装置
JP7428019B2 (ja) 半導体モジュール
JP2021086906A (ja) 放熱部材およびパワー半導体モジュール
JP4243043B2 (ja) 半導体モジュール
US20240030096A1 (en) Power block based on top-side cool surface-mount discrete devices with double-sided heat sinking
JP7267963B2 (ja) 半導体装置
JP7034211B2 (ja) 半導体装置
EP4258337A1 (en) Insulated board and power converter