JP6819318B2 - 半導体装置、半導体集積回路及び半導体装置の製造方法 - Google Patents

半導体装置、半導体集積回路及び半導体装置の製造方法 Download PDF

Info

Publication number
JP6819318B2
JP6819318B2 JP2017011549A JP2017011549A JP6819318B2 JP 6819318 B2 JP6819318 B2 JP 6819318B2 JP 2017011549 A JP2017011549 A JP 2017011549A JP 2017011549 A JP2017011549 A JP 2017011549A JP 6819318 B2 JP6819318 B2 JP 6819318B2
Authority
JP
Japan
Prior art keywords
base material
semiconductor
sic
semiconductor device
diamond
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017011549A
Other languages
English (en)
Other versions
JP2018120963A (ja
Inventor
優一 美濃浦
優一 美濃浦
岡本 直哉
直哉 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2017011549A priority Critical patent/JP6819318B2/ja
Publication of JP2018120963A publication Critical patent/JP2018120963A/ja
Application granted granted Critical
Publication of JP6819318B2 publication Critical patent/JP6819318B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601Structure
    • H01L2224/0603Bonding areas having different sizes, e.g. different heights or widths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

本発明は、半導体装置、半導体集積回路及び半導体装置の製造方法に関するものである。
半導体装置は、半導体の特性上、高温になると動作が不安定となり、特性も変化するため、放熱をするための工夫がなされている。特に、高出力・高効率増幅器、大電力スイッチングデバイス等に用いられる半導体装置は、大電流が流れるため発熱量が大きく高温になりやすいことから、放熱は特に重要である。
このため、熱伝導率の高いダイヤモンドヒートスプレッダの一方の面に放熱のための金属製熱伝導体を接合し、他方の面に半導体素子を接合した構造の放熱構造を有する半導体装置が開示されている。
特許第4654389号公報 特開2000−106413号公報 特開2000−174166号公報
しかしながら、ダイヤモンドヒートスプレッダを形成しているダイヤモンドの熱膨張係数は約1.1×10−6/℃であり、金属製熱伝導体を形成している銅の熱膨張係数は約16.8×10−6/℃であり、熱膨張係数が大きく異なっている。このため、半導体素子が発熱すると、ダイヤモンドヒートスプレッダと金属製熱伝導体とが接合されているものに、熱膨張係数の差による反りが生じ、この反りによりダイヤモンドヒートスプレッダの他方の面に接合されている半導体素子も反ってしまう。ダイヤモンドヒートスプレッダと金属製熱伝導体との熱膨張差は、高温になればなるほど大きくなるため、このような反りは、温度が高くなる程大きくなる。このため、このような反りが生じると、接合されている半導体素子にも反りによる歪みが生じ、半導体素子の特性が変化し所望の特性を得ることができなくなったり、更に反りが大きくなると、半導体素子が破壊等されてしまう場合がある。
よって、放熱構造を有する半導体装置において、発熱しても反りが生じにくく、信頼性の高い半導体装置が求められている。
本実施の形態の一観点によれば、ダイヤモンド基材と、前記ダイヤモンド基材の一方の面に、一方の面が接合された第1のSiC基材と、前記ダイヤモンド基材の他方の面に、一方の面が接合された第2のSiC基材と、前記第2のSiC基材の他方の面に接合された半導体素子と、を有し、前記第2のSiC基材は、前記ダイヤモンド基材及び前記第1のSiC基材よりも薄く、前記半導体素子は、基板に形成されたトランジスタであることを特徴とする。
開示の半導体装置によれば、放熱構造を有する半導体装置において、発熱しても反りが生じにくく、信頼性を高めることができる。
第1の実施の形態における半導体装置の構造図 第1の実施の形態における半導体装置の製造方法の工程図(1) 第1の実施の形態における半導体装置の製造方法の工程図(2) 第2の実施の形態における半導体装置の製造方法の工程図(1) 第2の実施の形態における半導体装置の製造方法の工程図(2) 第3の実施の形態における半導体装置の製造方法の工程図(1) 第3の実施の形態における半導体装置の製造方法の工程図(2) 第4の実施の形態における半導体装置の製造方法の工程図(1) 第4の実施の形態における半導体装置の製造方法の工程図(2) 第4の実施の形態における半導体装置の説明図 第5の実施の形態における半導体装置の製造方法の工程図(1) 第5の実施の形態における半導体装置の製造方法の工程図(2) 第6の実施の形態における半導体装置の説明図 第6の実施の形態における半導体装置の製造方法の工程図(1) 第6の実施の形態における半導体装置の製造方法の工程図(2) 第7の実施の形態における半導体集積回路の構造図 第7の実施の形態における半導体集積回路の変形例の構造図(1) 第7の実施の形態における半導体集積回路の変形例の構造図(2) 第7の実施の形態における半導体集積回路の変形例の構造図(3) 第7の実施の形態における半導体集積回路の変形例の構造図(4) 第7の実施の形態における半導体集積回路の変形例の構造図(5) 第7の実施の形態における半導体集積回路の変形例の構造図(6) 第8の実施の形態におけるディスクリートパッケージされた半導体デバイスの説明図 第8の実施の形態における電源装置の回路図 第8の実施の形態における高出力増幅器の構造図
実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。
〔第1の実施の形態〕
ところで、ダイヤモンドと銅とが接合されているものに、熱が加わると反りが生じるのは、ダイヤモンドと銅との熱膨張係数の差が大きいことと、ダイヤモンドの一方の面にのみ銅が接合されているからであると推察される。このため、発明者は、ダイヤモンドに接合される放熱部材として、ダイヤモンドと熱膨張係数が近く、熱伝導率が比較的高いSiCを用い、更に、このSiCをダイヤモンドの両面に接合することにより、反りの発生を抑制することができることに想到した。本実施の形態における半導体装置は、このように発明者が想到した内容に基づくものである。
(半導体装置)
次に、第1の実施の形態における半導体装置について図1に基づき説明する。本実施の形態における半導体装置は、図1に示されるように、ダイヤモンド基材10の一方の面に第1のSiC基材21が設けられており、他方の面に第2のSiC基材22が設けられており、第2のSiC基材22の上に、半導体素子50が設けられている。具体的には、ダイヤモンド基材10の一方の面10aに第1のSiC基材21の一方の面21aが接合されており、他方の面10bに第2のSiC基材22の一方の面22aが接合されている。また、第2のSiC基材22の他方の面22bに半導体素子50が接合されている。尚、半導体素子50は、Si、SiC、GaAs、GaN等の基板に形成されている。
第1のSiC基材21及び第2のSiC基材22を形成しているSiCは、熱膨張係数が約4.4×10−6/℃であり、ダイヤモンドの熱膨張係数の約1.1×10−6/℃に比較的近く、熱伝導率も約490W/m・Kと比較的高い。尚、ダイヤモンドの熱伝導率は、1000〜2000W/m・Kである。
本実施の形態においては、半導体素子50において生じた熱は、第2のSiC基材22、ダイヤモンド基材10、第1のSiC基材21の順に伝わる。SiCとダイヤモンドとは熱膨張係数の差はあるが、この熱膨張係数の差は小さく、また、ダイヤモンド基材10の両面に、各々同じ熱膨張係数の第1のSiC基材21及び第2のSiC基材22が接合されているため、発熱が生じても反りが生じにくい。即ち、ダイヤモンド基材10の両面に形成されている第1のSiC基材21及び第2のSiC基材22は、同じ熱膨張係数であるため、同じ温度であれば熱膨張も同じであり、発熱しても反りが生じにくい。このため、半導体素子50における反りの発生が抑制され、半導体装置の信頼性を高めることができる。
本実施の形態においては、図1に示される半導体装置の大きさは、約5mm×5mmであり、ダイヤモンド基材10の厚さは約300μm、第1のSiC基材21の厚さは約300μm、第2のSiC基材22の厚さは約100μmである。尚、発明者の検討の結果、基板面に平行な方向における熱伝導を高めるためには、ダイヤモンド基材10の厚さは100μm以上、2000μm以下であることが好ましい。また、第1のSiC基材21及び第2のSiC基材22の厚さは、各々30μm以上あれば、反りを抑制することが可能であることが知見として得られている。また、半導体素子50における発熱を効率よくダイヤモンド基材10に伝えるためには、第2のSiC基材22は、第1のSiC基材21及びダイヤモンド基材10よりも薄い方が好ましい。よって、第1のSiC基材21の厚さは、100μm以上、2000μm以下が好ましく、第2のSiC基材22の厚さは、30μm以上、150μm以下が好ましい。また、接合界面において良好な熱伝導を得るため、ダイヤモンド基材10と第1のSiC基材21との接合、及び、ダイヤモンド基材10と第2のSiC基材22との接合は、直接接合により接合されている。
尚、上部のダイヤモンドから伝わる熱をさらに横方向に伝えて、より広い面積に熱を広げた方が熱を放出しやすくなるため、第1のSiC基材21はある程度厚い方が好ましい。厚くしすぎると熱容量の問題が生じる可能性もあるが、第1のSiC基材21は発熱源から垂直方向に十分に離れており、さらに第1のSiC基材21に熱が伝わる時点では熱が十分に横方向に拡げられているので、第1のSiC基材21を厚くすることによる熱容量の問題はそれほど大きくないとみられる。
(半導体装置の製造方法)
次に、第1の実施の形態における半導体装置の製造方法について説明する。
最初に、図2(a)に示すように、ダイヤモンド基材10及び第1のSiC基材21を準備する。
ダイヤモンド基材10は、第1のSiC基材21と接合される一方の面10aを研磨し、表面粗さが1nm以下になるまで平坦化する。尚、ダイヤモンド基材10は、高圧合成ダイヤモンド、CVD(Chemical Vapor Deposition)合成ダイヤモンド、天然ダイヤモンド等を用いることができる。ダイヤモンド基材10は、研磨の容易さの観点から単結晶であることが好ましく、ダイヤモンド基材10における表面の面方位は(100)面であることが好ましい。また、ダイヤモンド基材10における横方向への熱伝導の効果を高めるため、ある程度厚いものを用いることが好ましく、厚さは、例えば、約300μmである。
第1のSiC基材21は、ダイヤモンド基材10と接合される一方の面21aを研磨し、表面粗さが1nm以下になるまで平坦化する。尚、第1のSiC基材21は、単結晶の方が容易に研磨することができるため好ましいが、多結晶であってもよい。また、導電性はあってもなくてもよく、第1のSiC基材21の厚さは、例えば、約300μmである。
次に、図2(b)に示すように、ダイヤモンド基材10の一方の面10aと第1のSiC基材21の一方の面21aとを接合する。ダイヤモンド基材10と第1のSiC基材21との接合は、界面における熱抵抗を抑制するため、接着材料を用いることなく直接接合が好ましい。直接接合の方法としては、例えば、表面活性化接合(SAB:Surface Activating Bonding)を用いることができる。この方法は、高真空中において、ダイヤモンド基材10の一方の面10a及び第1のSiC基材21の一方の面21aに、希ガスビーム(例えばArビーム)を照射し、表面の汚染層や酸化層を除去することで表面にダングリングボンドを生成させて活性化させる。これにより活性化した面同士を密着させて接合する方法である。この方法では、ダイヤモンド基材10及び第1のSiC基材21におけるダングリングボンド同志が接合され結合が生じるため、界面における熱抵抗を極めて低くすることができる。
次に、図2(c)に示すように、ダイヤモンド基材10の他方の面10bと第2のSiC基材22の一方の面22aとを接合する。具体的には、ダイヤモンド基材10の他方の面10bを研磨し、表面粗さ1nm以下にする。この後、第2のSiC基材22の一方の面22aを研磨し、表面粗さを1nm以下にする。第2のSiC基材22は、研磨の容易さの観点から単結晶のものが好ましいが、多結晶であってもよい。尚、第2のSiC基材22は、他方の面22bに半導体素子50が接合されるため、寄生容量が形成されることを考慮し、半絶縁性であることが好ましい。この後、ダイヤモンド基材10の他方の面10bと第2のSiC基材22の一方の面22aとを表面活性化接合等による直接接合により接合する。
次に、図3(a)に示すように、第1のSiC基材21、ダイヤモンド基材10、第2のSiC基材22が接合されたものを第2のSiC基材22を他方の面22bより薄化する。この第2のSiC基材22の薄化は必須ではないが、半導体素子50において生じた熱の放熱性の観点からは、第2のSiC基材22の厚さは薄い方がよい。尚、第2のSiC基材22を薄くしすぎるとダイヤモンド基材10と第1のSiC基材21との間における熱膨張係数の差に起因した反りが生じやすくなる。このため、第2のSiC基材22の厚さは、30μm以上、150μm以下が好ましく、例えば、約100μmとなるように形成する。
次に、図3(b)に示すように、第2のSiC基材22の他方の面22bの上に半導体素子50を接合する。第2のSiC基材22の他方の面22bと半導体素子50との接合は、可能であれば接着材料を用いることのない表面活性化接合等の直接接合が好ましいが、技術的に困難な場合にはAgペースト等を用いた接合方法であってもよい。半導体素子50としては、例えば、Si基板、SiC基板、GaAs基板等を用いたパワー半導体デバイスが挙げられる。
〔第2の実施の形態〕
次に、第2の実施の形態における半導体装置について説明する。本実施の形態における半導体装置は、第1の実施の形態において、第2のSiC基材22の他方の面22bに接合される半導体素子がSiC基板の上に作製されたGaN−HEMTである半導体装置である。本実施の形態における半導体装置の製造方法について、図4及び図5に基づき説明する。
最初に、図4(a)に示すように、基板110の表面に、窒化物半導体層をエピタキシャル成長させることにより、不図示の核形成層、バッファ層、電子走行層121、電子供給層122等を形成する。これにより、電子走行層121において、電子走行層121と電子供給層122との界面近傍には、2DEG121aが生成される。窒化物半導体層は、MOCVD(Metal Organic Chemical Vapor Deposition:有機金属気相成長)法によるエピタキシャル成長により形成する。尚、これらの窒化物半導体層は、MOCVDに代えて、MBE(Molecular Beam Epitaxy:分子線エピタキシー)法により形成してもよい。また、図示はしないが、電子供給層122の上にGaN等によりキャップ層を形成してもよい。尚、本願においては、電子走行層121を第1の半導体層と記載し、電子供給層122を第2の半導体層と記載する場合がある。
基板110は、例えば、サファイア基板、Si基板、SiC基板、GaN基板を用いることができる。本実施の形態では、基板110には、4Hまたは6Hの単結晶のSiC基板であって、半絶縁性のものが用いられている。不図示の核形成層は、膜厚が約100nmのAlNにより形成されており、不図示のバッファ層は、膜厚が約100nmのAlGaNにより形成されている。
電子走行層121は、膜厚が約200nmのi−GaNにより形成されている。電子供給層122は、膜厚が約40nmのAlGaNにより形成されており、AlGa1−XNと表わした場合に、Xの値が0.1〜0.3になるように形成されている。電子供給層122は、不純物元素がドープされていないi−AlGaNであっても、n型となる不純物元素がドープされているn−AlGaNであってもよい。本実施の形態においては、電子供給層122は、n−Al0.2Ga0.8Nにより形成されている。尚、電子供給層122は、InAlNやInAlGaNにより形成してもよい。
これら窒化物半導体層をMOCVDにより成膜する際には、Alの原料ガスにはTMA(トリメチルアルミニウム)が用いられ、Gaの原料ガスにはTMG(トリメチルガリウム)が用いられ、Nの原料ガスにはNH(アンモニア)が用いられる。また、InAlNやInAlGaNを成膜する際には、Inの原料ガスにはTMI(トリメチルインジウム)が用いられる。尚、これらの原料ガスは、水素(H)をキャリアガスとしてMOCVD装置の反応炉に供給される。また、これらの窒化物半導体層を形成する際に、反応炉内に供給されるアンモニアガスは、100sccm〜10000sccmの流量であり、窒化物半導体層を形成する際の成長圧力、即ち、反応炉内の圧力は50Torr〜300Torrである。また、成膜の際の基板温度は1000℃〜1200℃である。
電子供給層122を形成する際には、原料ガスとしてTMGとTMAとNHの混合ガスとともに、Siの原料ガスとしてSiH等を併せて供給すると、電子供給層122には、n型となる不純物元素としてSiをドープすることができる。この場合におけるドープされるSiの濃度は、1×1018cm−3〜1×1020cm−3、例えば、5×1018cm−3である。
次に、図4(b)に示すように、電子供給層122の上に、ソース電極142、ドレイン電極143及びゲート電極141を形成する。具体的には、電子供給層122の上にフォトレジストを塗布し、露光装置による露光、現像を行うことにより、ソース電極142及びドレイン電極143が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、Ti/Alにより形成される金属積層膜を真空蒸着により成膜した後、有機溶剤に浸漬させることにより、レジストパターンの上に形成されている金属積層膜をレジストパターンとともにリフトオフにより除去する。これにより、残存している金属積層膜によりソース電極142及びドレイン電極143が形成される。尚、Ti/Alにより形成される金属積層膜は、電子供給層122の上に、膜厚が約20nmのTi膜、膜厚が約200nmのAl膜の順に形成する。この後、例えば、窒素雰囲気中において、約550℃の温度で熱処理することにより、電子供給層122とソース電極142及びドレイン電極143をオーミックコンタクトさせる。
この後、電子供給層122、ソース電極142及びドレイン電極143の上にフォトレジストを塗布し、露光装置による露光、現像を行うことにより、ゲート電極141が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、Ni/Auにより形成される金属積層膜を真空蒸着により成膜した後、有機溶剤に浸漬させることにより、レジストパターンの上に形成されている金属積層膜をレジストパターンとともにリフトオフにより除去する。これにより、残存している金属積層膜によりゲート電極141が形成される。尚、Ni/Auにより形成される金属積層膜は、電子供給層122の上に、Ni膜、Au膜の順に形成する。
次に、図4(c)に示すように、基板110を裏面から厚さ30μm以上、150μm以下になるまで研磨等により薄化し、表面粗さ1nm以下にする。これにより、半導体素子150が作製される。
次に、図5(a)に示すように、第1のSiC基材21、ダイヤモンド基材10、第2のSiC基材22が接合されたものを作製し、この後、図5(b)に示すように、第2のSiC基材22の他方の面22bの上に半導体素子150を接合する。図5(a)に示される第1のSiC基材21、ダイヤモンド基材10、第2のSiC基材22が接合されたものは、第1の実施の形態における図3(a)に示されるものと同じものであり、第1の実施の形態と同様に方法により作製することができる。本実施の形態においては、第2のSiC基材22の他方の面22bと半導体素子150の基板110の裏面との接合は、基板110がSiC等により形成されている場合には、表面活性化接合等の接着材料を介さない直接接合により行うことができる。
以上の工程により、本実施の形態における半導体装置を作製することができる。
尚、上記以外の内容については、第1の実施の形態と同様である。また、本実施の形態は、GaN−HEMT以外の半導体素子にも適用可能である。
〔第3の実施の形態〕
次に、第3の実施の形態における半導体装置について図6及び図7に基づき説明する。本実施の形態は、第1の実施の形態における半導体装置と同様の構造の半導体装置の製造方法である。
最初に、図6(a)に示すように、ダイヤモンド基材10及び第1のSiC基材21を準備し、図6(b)に示すように、ダイヤモンド基材10の一方の面10aと第1のSiC基材21の一方の面21aとを接合する。
次に、図6(c)に示すように、半導体素子50の裏面と第2のSiC基材22の他方の面22bとを接合する。この際、半導体素子50の裏面と第2のSiC基材22の他方の面22bとは、可能であれば接着材料を用いることのない表面活性化接合等の直接接合が好ましい。半導体素子50の裏面がSi、SiC、GaAs、GaN等であれば、第2のSiC基材22の他方の面22bと、表面活性化接合により接合することが可能である。また、半導体素子50の裏面に第2のSiC基材22の他方の面22bを接合した後、第2のSiC基材22を一方の面22aより研磨等により薄化してもよい。
次に、図7に示されるように、他方の面22bに半導体素子50が接合されている第2のSiC基材22の一方の面22aと、一方の面10aに第1のSiC基材21とが接合されているダイヤモンド基材10の他方の面10bとを接合する。第2のSiC基材22の一方の面22aとダイヤモンド基材10の他方の面10bとの接合は、表面活性化接合等の直接接合により接合する。
尚、上記以外の内容については、第1の実施の形態と同様である。
〔第4の実施の形態〕
次に、第4の実施の形態における半導体装置について説明する。本実施の形態における半導体装置は、第2のSiC基材22の他方の面22bにGaN−HEMTが形成されている第2のSiC基材22の一方の面22aをダイヤモンド基材10の他方の面10bに接合したものである。本実施の形態における半導体装置の製造方法について、図8及び図9に基づき説明する。
最初に、図8(a)に示すように、第2のSiC基材22の他方の面22bの上に、窒化物半導体層をエピタキシャル成長させることにより、不図示の核形成層、バッファ層、電子走行層121、電子供給層122等を形成する。これにより、電子走行層121において、電子走行層121と電子供給層122との界面近傍には、2DEG121aが生成される。
次に、図8(b)に示すように、電子供給層122の上に、ソース電極142、ドレイン電極143及びゲート電極141を形成する。これにより、第2のSiC基材22の他方の面22bに、半導体素子となるGaN−HEMT(トランジスタ)が形成される。
次に、図8(c)に示すように、第2のSiC基材22を一方の面22aより厚さ30μm以上、150μm以下になるまで研磨等により薄化し、表面粗さ1nm以下にする。これにより、半導体素子151が作製される。尚、本実施の形態における半導体素子151は、第2の実施の形態における半導体素子150の基板110に第2のSiC基材22を用いたものである。
次に、図9(a)に示すように、第1のSiC基材21とダイヤモンド基材10とが接合されたものを作製し、図9(b)に示すように、ダイヤモンド基材10の他方の面10bに、第2のSiC基材22の一方の面22aを接合する。図9(a)に示される第1のSiC基材21にダイヤモンド基材10が接合されたものは、第3の実施の形態における図6(b)に示されるものと同じものであり、第3の実施の形態と同様に方法により作製することができる。本実施の形態においては、ダイヤモンド基材10の他方の面10bに、半導体素子151の第2のSiC基材22の一方の面22aを表面活性化接合等の接着材料を介さない直接接合により接合することができる。以上の工程により、本実施の形態における半導体装置を作製することができる。
本実施の形態においては、ダイヤモンド基材10の一方の面10aに第1のSiC基材21が接合され、他方の面10bに第2のSiC基材22が接合されているため、第1の実施の形態と同様に、反りを抑制することができる。
また、ダイヤモンド基材10は、面積が広くなると極めて高価になる。このため、図10に示すように、ダイヤモンド基材10は、第1のSiC基材21よりも小さい方が好ましい。第2のSiC基材22は、反りを抑制するために設けられているため、図10(a)に示すように、ダイヤモンド基材10の大きさと略同じであることが好ましい。しかしながら、第2のSiC基材22を含む半導体素子151も大きくなるとコストアップにつながるため、図10(b)に示すように、第2のSiC基材22は、ダイヤモンド基材10よりも小さくてもよい。尚、第2のSiC基材22はある程度薄い方が好ましいことから、ダイヤモンド基材10よりも大きいと、破損の原因となりやすい。このため、第2のSiC基材22は、ダイヤモンド基材10と略同じか、または、小さく形成されている。上記のような、第1のSiC基材21、ダイヤモンド基材10、第2のSiC基材22の大きさの関係については、第1の実施の形態から第3の実施の形態についても同様である。
尚、上記以外の内容については、第1または第2の実施の形態と同様である。また、本実施の形態は、GaN−HEMT以外の半導体素子にも適用可能である。
〔第5の実施の形態〕
次に、第5の実施の形態における半導体装置について説明する。本実施の形態における半導体装置は、第2のSiC基材22の他方の面22bに直接半導体層を形成した半導体装置である。本実施の形態における半導体装置の製造方法について図11及び図12に基づき説明する。
最初に、図11(a)に示すように、ダイヤモンド基材10及び第1のSiC基材21を準備し、図11(b)に示すように、ダイヤモンド基材10の一方の面10aと第1のSiC基材21の一方の面21aとを接合する。
次に、図11(c)に示すように、ダイヤモンド基材10の他方の面10bと第2のSiC基材22の一方の面22aとを接合する。
次に、図12(a)に示すように、第1のSiC基材21、ダイヤモンド基材10、第2のSiC基材22が接合されたものの第2のSiC基材22を他方の面22bより薄化する。
次に、図12(b)に示すように、第2のSiC基材22の他方の面22bに、窒化物半導体層をエピタキシャル成長させることにより、不図示の核形成層、バッファ層、電子走行層121、電子供給層122等を形成する。これにより、電子走行層121において、電子走行層121と電子供給層122との界面近傍には、2DEG121aが生成される。
次に、図12(c)に示すように、電子供給層122の上に、ソース電極142、ドレイン電極143及びゲート電極141を形成する。これにより、第2のSiC基材22の他方の面22bに、半導体素子となるGaN−HEMT(トランジスタ)が形成される。
以上の工程により、本実施の形態における半導体装置を作製することができる。
尚、上記以外の内容については、第4の実施の形態等と同様である。また、本実施の形態は、GaN−HEMT以外の半導体素子にも適用可能である。
〔第6の実施の形態〕
次に、第6の実施の形態における半導体装置について説明する。本実施の形態における半導体装置は、図13に示されるように、第1のSiC基材21の他方の面21bに、凸部221と凹部222による凹凸を形成したものである。本実施の形態における半導体装置においては、図13(a)に示されるように、第1のSiC基材21の他方の面21bに設けられた凹凸の凸部221が空冷用のフィン構造となり冷却効率を高めることができる。また、図13(b)に示すように、第1のSiC基材21の他方の面21bに形成されている凹凸の凸部221の上面に、金属等により形成された放熱板160を接合する。これにより、放熱板160により覆われた凹部222により液冷用のマイクロチャネルを形成することができる。このように放熱板160により覆われた凹部222により形成されたマイクロチャネルに冷媒等を流すことにより、冷却効率を高めることができる。
次に、本実施の形態における半導体装置の製造方法について、図14及び図15に基づき説明する。
最初に、図14(a)に示すように、第2のSiC基材22の他方の面22bの上に、窒化物半導体層をエピタキシャル成長させることにより、不図示の核形成層、バッファ層、電子走行層121、電子供給層122等を形成する。これにより、電子走行層121において、電子走行層121と電子供給層122との界面近傍には、2DEG121aが生成される。
次に、図14(b)に示すように、電子供給層122の上に、ソース電極142、ドレイン電極143及びゲート電極141を形成する。これにより、第2のSiC基材22の他方の面22bに、半導体素子となるGaN−HEMT(トランジスタ)が形成される。
次に、図14(c)に示すように、第2のSiC基材22を一方の面22aより厚さ30μm以上、150μm以下になるまで研磨等により薄化し、表面粗さ1nm以下にする。これにより、半導体素子151が作製される。尚、本実施の形態における半導体素子151は、第2の実施の形態における半導体素子150の基板110に第2のSiC基材22を用いたものである。
次に、図15(a)に示すように、第1のSiC基材21にダイヤモンド基材10が接合されたものを作製し、図15(b)に示すように、第1のSiC基材21の他方の面21bに、凸部221と凹部222を有する凹凸を形成する。この凹凸は、第1のSiC基材21の他方の面21bにフォトレジストを塗布し、露光装置による露光、現像を行うことにより、凹部222が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、SFとOの混合ガスを用いたドライエッチングにより、レジストパターンの開口における第1のSiC基材21を他方の面21bより一部を除去し、凹部222を形成する。これにより、第1のSiC基材21を他方の面21bには、エッチングにより形成された凹部222とエッチングされなかった凸部221とによる凹凸が形成される。この後、不図示のレジストパターンは、有機溶剤等により除去する。
次に、図15(c)に示すように、ダイヤモンド基材10の他方の面10bに、半導体素子151の第2のSiC基材22の一方の面22aを直接接合により接合する。これにより、図13(a)に示す構造の半導体装置を作製することができる。更に、第1のSiC基材21の他方の面21bの凸部221の上面に、放熱板160を接合することにより、図13(b)に示す構造の半導体装置を作製することができる。以上の工程により、本実施の形態における半導体装置を作製することができる。
尚、上記以外の内容については、第4の実施の形態と同様である。また、本実施の形態は、第2の実施の形態等にも適用可能であり、更には、GaN−HEMT以外の半導体素子にも適用可能である。
〔第7の実施の形態〕
次に、第7の実施の形態について説明する。本実施の形態は、第1の実施の形態から第6の実施の形態における半導体装置を用いたMMIC(monolithic microwave integrated circuit:モノリシックマイクロ波集積回路)である。MMICとは、高周波回路を形成するトランジスタ等の能動素子と、伝送線路、抵抗、コンデンサ等の受動素子とを一体化したマイクロ波集積回路を一種類の半導体基板の上に形成した構造のものである。
本実施の形態においては、第4の実施の形態における半導体装置を例に説明するが、第1〜第3、第5の実施の形態における半導体装置においても、同様に適用可能である。
本実施の形態における半導体集積回路は、図16に示すように、半導体素子の電子供給層122の上に、絶縁膜240が形成されており、この絶縁膜240の上に、整合回路を形成する抵抗311及びコンデンサ321が形成されている。第2のSiC基材22及びダイヤモンド基材10は、第1のSiC基材21よりも小さく形成されており、第1のSiC基材21の一方の面21aにおいてダイヤモンド基材10が接合されていない領域には電極端子331、332が形成されている。尚、電極端子331、332は、接地電位等に接続されている。

本実施の形態においては、電子供給層122の上に形成された一方の電極端子241は、抵抗311の不図示の一方の端子に、ボンディングワイヤ341により接続されている。抵抗311の不図示の他方の端子は、第1のSiC基材21の一方の面21aに形成された電極端子331とボンディングワイヤ342により接続されている。また、電子供給層122の上に形成された他方の電極端子242は、コンデンサ321の一方の電極321aにボンディングワイヤ343により接続されている。コンデンサ321の他方の電極321bは、第1のSiC基材21の一方の面21aに形成された電極端子332とボンディングワイヤ344により接続されている。尚、本実施の形態においては、一方の電極端子241、他方の電極端子242は、半導体素子のソース電極142またはドレイン電極143等に接続されている。
また、本実施の形態は、図17に示されるように、第2のSiC基材22をダイヤモンド基材10よりも小さく形成したものであってもよい。これにより、ダイヤモンド基材10の他方の面10bの第2のSiC基材22が接合されていない領域に、抵抗311及びコンデンサ321を形成することができる。また、抵抗311及びコンデンサ321と、ダイヤモンド基材10との間には絶縁層を設けてもよい。絶縁層には、例えば、SiO、SiN、AlN、Al等を用いることができる。図17に示す構造の半導体集積回路では、半導体素子を小さくすることができるため、半導体集積回路を低コストで製造することができる。
また、本実施の形態は、図18に示されるように、ダイヤモンド基材10も小さく形成したものであってもよい。これにより、第1のSiC基材21の一方の面21aのダイヤモンド基材10が接合されていない領域に、抵抗311及びコンデンサ321を形成することができる。また、抵抗311及びコンデンサ321と、第1のSiC基材21との間には絶縁層を設けてもよい。図18に示す構造の半導体集積回路では、図17に示す構造の半導体集積回路と比べると、コストのかかるダイヤモンド基材10の大きさを小さくできるため、低コストにすることができる。尚、もっとも発熱するのはトランジスタの部分であるため、図18に示す構造であっても放熱的には問題はない。
また、本実施の形態は、図19に示されるように、整合回路を形成する抵抗311等を第1の半導体チップ310に形成し、コンデンサ321等を第2の半導体チップ320に形成したものであってもよい。第1の半導体チップ310はSi基板312により形成されており、Si基板312の一方の面312aには、抵抗311及び電極端子313が形成されており、電極端子313は、Si基板312を貫通する貫通電極314と接続されている。第1の半導体チップ310は、Si基板312の他方の面312bにおいて、第1のSiC基材21の一方の面21aとAuSn等の低熱抵抗接着剤315により張り付けられている。尚、抵抗311の不図示の他方の端子は、Si基板312の一方の面312aに形成された電極端子313とボンディングワイヤ345により接続されている。
また、第2の半導体チップ320はSi基板322により形成されており、Si基板322の一方の面322aには、コンデンサ321及び電極端子323が形成されており、電極端子323は、Si基板322を貫通する貫通電極324と接続されている。第2の半導体チップ320は、Si基板322の他方の面322bにおいて、第1のSiC基材21の一方の面21aとAuSn等の低熱抵抗接着剤325により張り付けられている。尚、コンデンサ321の他方の電極321bは、Si基板322の一方の面312aに形成された電極端子323とボンディングワイヤ346により接続されている。尚、抵抗311とSi基板322との間や、コンデンサ321とSi基板322との間には絶縁層を設けてもよい。図19に示す構造の場合では、発熱の影響が大きいのは通常トランジスタ部分なので、ダイヤモンド基材10はトランジスタの部分にさえあればよい。ダイヤモンド基材10及びGaN系チップのサイズを小さくできるためコスト面で有利である。
また、本実施の形態は、図20に示されるように、ダイヤモンド基材10よりも、第2のSiC基材22が小さい半導体集積回路であってもよい。尚、抵抗311とSi基板322との間や、コンデンサ321とSi基板322との間には絶縁層を設けてもよい。図20に示す構造は、図19に示す構造よりも、トランジスタ下部のダイヤモンド基材10を大きくした構造のものである。熱を横方向に逃がす効果が高まるので、図19に示す構造の場合よりも、放熱効果が高い。
また、本実施の形態は、図21に示されるように、第1のSiC基材21をダイヤモンド基材10及び第2のSiC基材22と同じ大きさで形成し、金属材料により形成された放熱板350に張り付けたものであってもよい。具体的には、第1のSiC基材21の他方の面21bは金属材料により形成された放熱板350の一方の面350aに、AuSn等の低熱抵抗接着剤351により張り付けられている。また、第1の半導体チップ310は、Si基板312の他方の面312bが、放熱板350の一方の面350aに、AuSn等の低熱抵抗接着剤352により張り付けられている。第2の半導体チップ320は、Si基板322の他方の面322bが、放熱板350の一方の面350aに、AuSn等の低熱抵抗接着剤353により張り付けられている。尚、Si基板312の他方の面312bでは、貫通電極314と低熱抵抗接着剤352とが接続されており、Si基板322の他方の面322bでは、貫通電極324と低熱抵抗接着剤353とが接続されている。
また、抵抗311とSi基板322との間や、コンデンサ321とSi基板322との間には絶縁層を設けてもよい。図21に示す構造の場合では、発熱の影響が大きいのは通常トランジスタ部分なので、ダイヤモンド基材10はトランジスタの部分にさえあればよい。よって、ダイヤモンド基材10及びGaN系チップのサイズを小さくできるためコスト面で有利である。尚、低熱抵抗接着剤351〜353は繋がっていてもよい。即ち、低熱抵抗接着剤351は、低熱抵抗接着剤352および低熱抵抗接着剤353と接していてもかまわない。接していることによって低熱抵抗接着剤351から低熱抵抗接着剤352や低熱抵抗接着剤353に熱が伝達されるため、放熱の効果が高まることがある。
また、本実施の形態は、図22に示されるように、第1のSiC基材21、ダイヤモンド基材10、第2のSiC基材22、電子走行層121、電子供給層122、絶縁膜240を貫通する貫通電極361、362を形成したものであってもよい。具体的に、この半導体集積回路は、電子供給層122の上に形成された絶縁膜240の上に、抵抗311及びコンデンサ321が形成されている。また、絶縁膜240が形成されている側に、電極端子363が形成されており、電極端子363は、抵抗311の不図示の他方の端子とボンディングワイヤ347により接続されている。また、絶縁膜240が形成されている側には、電極端子364が形成されており、電極端子364は、コンデンサ321の他方の電極321bとボンディングワイヤ348により接続されている。
尚、第1のSiC基材21の他方の面21bには、放熱板350の一方の面350aが、AuSn等の低熱抵抗接着剤354により張り付けられている。絶縁膜240が形成されている側においては、電極端子363は貫通電極361と接続されており、電極端子364は貫通電極362と接続されている。また、第1のSiC基材21の他方の面21bにおいては、貫通電極361及び貫通電極362は、低熱抵抗接着剤354と接続されている。第1のSiC基材21/ダイヤモンド基材10/第2のSiC基材22を含むものに十分な厚みがない場合には、図22に示す構造の場合のように、厚みのある基板となる放熱板350に接着した方が実装が容易になる。
〔第8の実施の形態〕
次に、第8の実施の形態について説明する。本実施の形態は、半導体デバイス、電源装置及び高周波増幅器である。
本実施の形態における半導体デバイスは、第1から第6の実施の形態における半導体装置をディスクリートパッケージしたものであり、このようにディスクリートパッケージされた半導体デバイスについて、図23に基づき説明する。尚、図23は、ディスクリートパッケージされた半導体装置の内部を模式的に示すものであり、電極の配置等については、第1から第6の実施の形態に示されているものとは、異なっている。
最初に、第1から第6の実施の形態において製造された半導体装置をダイシング等により切断することにより、GaN系の半導体材料のHEMT等の半導体チップ410を形成する。この半導体チップ410をリードフレーム420上に、ハンダ等のダイアタッチ剤430により固定する。尚、この半導体チップ410は、第1から第6の実施の形態におけるいずれかの半導体装置に相当するものである。
次に、ゲート電極411をゲートリード421にボンディングワイヤ431により接続し、ソース電極412をソースリード422にボンディングワイヤ432により接続し、ドレイン電極413をドレインリード423にボンディングワイヤ433により接続する。尚、ボンディングワイヤ431、432、433はAl等の金属材料により形成されている。また、本実施の形態においては、ゲート電極411はゲート電極パッドであり、第1から第6の実施の形態における半導体装置のゲート電極141と接続されている。また、ソース電極412はソース電極パッドであり、第1から第6の実施の形態における半導体装置のソース電極142と接続されている。また、ドレイン電極413はドレイン電極パッドであり、第1から第6の実施の形態における半導体装置のドレイン電極143と接続されている。
次に、トランスファーモールド法によりモールド樹脂440による樹脂封止を行なう。このようにして、GaN系の半導体材料を用いたHEMT等のディスクリートパッケージされている半導体デバイスを作製することができる。
次に、本実施の形態における電源装置及び高周波増幅器について説明する。本実施の形態における電源装置及び高周波増幅器は、第1から第6の実施の形態におけるいずれかの半導体装置を用いた電源装置及び高周波増幅器である。
最初に、図24に基づき、本実施の形態における電源装置について説明する。本実施の形態における電源装置460は、高圧の一次側回路461、低圧の二次側回路462及び一次側回路461と二次側回路462との間に配設されるトランス463を備えている。一次側回路461は、交流電源464、いわゆるブリッジ整流回路465、複数のスイッチング素子(図24に示す例では4つ)466及び一つのスイッチング素子467等を備えている。二次側回路462は、複数のスイッチング素子(図24に示す例では3つ)468を備えている。図24に示す例では、第1から第6の実施の形態における半導体装置を一次側回路461のスイッチング素子466及び467として用いている。尚、一次側回路461のスイッチング素子466及び467は、ノーマリーオフの半導体装置であることが好ましい。また、二次側回路462において用いられているスイッチング素子468はシリコンにより形成される通常のMISFET(metal insulator semiconductor field effect transistor)を用いている。
次に、図25に基づき、本実施の形態における高周波増幅器について説明する。本実施の形態における高周波増幅器470は、例えば、携帯電話の基地局用パワーアンプに適用してもよい。この高周波増幅器470は、ディジタル・プレディストーション回路471、ミキサー472、パワーアンプ473及び方向性結合器474を備えている。ディジタル・プレディストーション回路471は、入力信号の非線形歪みを補償する。ミキサー472は、非線形歪みが補償された入力信号と交流信号とをミキシングする。パワーアンプ473は、交流信号とミキシングされた入力信号を増幅する。図25に示す例では、パワーアンプ473は、第1から第6の実施の形態における半導体装置を有している。方向性結合器474は、入力信号や出力信号のモニタリング等を行なう。図25に示す回路では、例えば、スイッチの切り替えにより、ミキサー472により出力信号を交流信号とミキシングしてディジタル・プレディストーション回路471に送出することが可能である。
以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。
上記の説明に関し、更に以下の付記を開示する。
(付記1)
ダイヤモンド基材と、
前記ダイヤモンド基材の一方の面に、一方の面が接合された第1のSiC基材と、
前記ダイヤモンド基材の他方の面に、一方の面が接合された第2のSiC基材と、
前記第2のSiC基材の他方の面に接合された半導体素子と、
を有し、
前記半導体素子は、基板に形成されたトランジスタであることを特徴とする半導体装置。
(付記2)
前記基板は、Si、SiC、GaAs、GaNのいずれかを含む材料により形成されていることを特徴とする付記1に記載の半導体装置。
(付記3)
前記基板は、SiCにより形成されていることを特徴とする付記1に記載の半導体装置。
(付記4)
ダイヤモンド基材と、
前記ダイヤモンド基材の一方の面に、一方の面が接合された第1のSiC基材と、
前記ダイヤモンド基材の他方の面に、一方の面が接合された第2のSiC基材と、
を有し、
前記第2のSiC基材の他方の面には、半導体素子が設けられていることを特徴とする半導体装置。
(付記5)
前記半導体素子は、
前記基板の上に化合物半導体により形成された第1の半導体層と、
前記第1の半導体層の上に化合物半導体により形成された第2の半導体層と、
前記第2の半導体層の上に形成されたゲート電極、ソース電極及びドレイン電極と、
を有するものであることを特徴とする付記1から3のいずれかに記載の半導体装置。
(付記6)
前記半導体素子は、
前記第2のSiC基材の他方の面に化合物半導体により形成された第1の半導体層と、
前記第1の半導体層の上に化合物半導体により形成された第2の半導体層と、
前記第2の半導体層の上に形成されたゲート電極、ソース電極及びドレイン電極と、
を有するものであることを特徴とする付記4に記載の半導体装置。
(付記7)
前記第2のSiC基材は、前記ダイヤモンド基材及び前記第1のSiC基材よりも薄く形成されていることを特徴とする付記1から6のいずれかに記載の半導体装置。
(付記8)
前記ダイヤモンド基材の厚さは、100μm以上であって、
前記第1のSiC基材の厚さは、30μm以上、150μm以下であって、
前記第2のSiC基材の厚さは、100μm以上であることを特徴とする付記1から7のいずれかに記載の半導体装置。
(付記9)
前記ダイヤモンド基材、前記第1のSiC基材及び前記第2のSiC基材は、全て単結晶であることを特徴とする付記1から8のいずれかに記載の半導体装置。
(付記10)
前記第1のSiC基材は、前記ダイヤモンド基材よりも大きいことを特徴とする付記1から9のいずれかに記載の半導体装置。
(付記11)
前記第2のSiC基材は、前記ダイヤモンド基材よりも小さいことを特徴とする付記1から10のいずれかに記載の半導体装置。
(付記12)
前記第1のSiC基材の他方の面には、凸部と凹部を有する凹凸が設けられていることを特徴とする付記1から11のいずれかに記載の半導体装置。
(付記13)
前記第1のSiC基材の他方の面には、金属材料により形成された放熱板が接合されていることを特徴とする付記1から12のいずれかに記載の半導体装置。
(付記14)
前記第1のSiC基材の他方の面には、金属材料により形成された放熱板が接合されており、
前記放熱板により覆われた前記凹部には冷媒が流されていることを特徴とする付記12に記載の半導体装置。
(付記15)
ダイヤモンド基材と、
前記ダイヤモンド基材の一方の面に、一方の面が接合された第1のSiC基材と、
前記ダイヤモンド基材の他方の面に、一方の面が接合された第2のSiC基材と、
を有することを特徴とする放熱構造。
(付記16)
付記1から14のいずれかに記載の半導体装置と、
受動素子と、
を有することを特徴とする半導体集積回路。
(付記17)
前記受動素子は、前記第1のSiC基材の一方の面に形成されていることを特徴とする付記16に記載の半導体集積回路。
(付記18)
前記半導体素子には、絶縁膜が形成されており、
前記絶縁膜の上に、前記受動素子が形成されていることを特徴とする付記16に記載の半導体集積回路。
(付記19)
付記13または14に記載の半導体装置と、
受動素子と、
を有し、
前記受動素子は、前記放熱板の上に形成されていることを特徴とする半導体集積回路。
(付記20)
ダイヤモンド基材の一方の面に、第1のSiC基材の一方の面を接合する工程と、
ダイヤモンド基材の他方の面に、第2のSiC基材の一方の面を接合する工程と、
第2のSiC基材の他方の面に、半導体素子を接合する工程と、
を有することを特徴とする半導体装置の製造方法。
(付記21)
ダイヤモンド基材の一方の面に、第1のSiC基材の一方の面を接合する工程と、
ダイヤモンド基材の他方の面に、半導体素子が形成されている第2のSiC基材の一方の面を接合する工程と、
を有することを特徴とする半導体装置の製造方法。
(付記22)
付記1から14のいずれかに記載の半導体装置を有することを特徴とする電源装置。
(付記23)
付記1から14のいずれかに記載の半導体装置を有することを特徴とする増幅器。
10 ダイヤモンド基材
10a 一方の面
10b 他方の面
21 第1のSiC基材
21a 一方の面
21b 他方の面
22 第2のSiC基材
22a 一方の面
22b 他方の面
50 半導体素子
110 基板
121 電子走行層(第1の半導体層)
121a 2DEG
122 電子供給層(第2の半導体層)
141 ゲート電極
142 ソース電極
143 ドレイン電極
150 半導体素子

Claims (12)

  1. ダイヤモンド基材と、
    前記ダイヤモンド基材の一方の面に、一方の面が接合された第1のSiC基材と、
    前記ダイヤモンド基材の他方の面に、一方の面が接合された第2のSiC基材と、
    前記第2のSiC基材の他方の面に接合された半導体素子と、
    を有し、
    前記第2のSiC基材は、前記ダイヤモンド基材及び前記第1のSiC基材よりも薄く、
    前記半導体素子は、基板に形成されたトランジスタであることを特徴とする半導体装置。
  2. 前記半導体素子は、基板に形成されたトランジスタであって、
    前記基板は、Si、SiC、GaAs、GaNのいずれかを含む材料により形成されていることを特徴とする請求項1に記載の半導体装置。
  3. ダイヤモンド基材と、
    前記ダイヤモンド基材の一方の面に、一方の面が接合された第1のSiC基材と、
    前記ダイヤモンド基材の他方の面に、一方の面が接合された第2のSiC基材と、
    を有し、
    前記第2のSiC基材は、前記ダイヤモンド基材及び前記第1のSiC基材よりも薄く、
    前記第2のSiC基材の他方の面には、半導体素子が設けられていることを特徴とする半導体装置。
  4. 前記半導体素子は、
    前記基板の上に化合物半導体により形成された第1の半導体層と、
    前記第1の半導体層の上に化合物半導体により形成された第2の半導体層と、
    前記第2の半導体層の上に形成されたゲート電極、ソース電極及びドレイン電極と、
    を有するものであることを特徴とする請求項2に記載の半導体装置。
  5. 前記半導体素子は、
    前記第2のSiC基材の他方の面に化合物半導体により形成された第1の半導体層と、
    前記第1の半導体層の上に化合物半導体により形成された第2の半導体層と
    前記第2の半導体層の上に形成されたゲート電極、ソース電極及びドレイン電極と、
    を有するものであることを特徴とする請求項3に記載の半導体装置。
  6. 前記第1のSiC基材の他方の面には、凸部と凹部を有する凹凸が設けられていることを特徴とする請求項1からのいずれかに記載の半導体装置。
  7. 前記第1のSiC基材の他方の面には、金属材料により形成された放熱板が接合されていることを特徴とする請求項1からのいずれかに記載の半導体装置。
  8. 前記第1のSiC基材の他方の面には、金属材料により形成された放熱板が接合されており、
    前記放熱板により覆われた前記凹部には冷媒が流されていることを特徴とする請求項に記載の半導体装置。
  9. 請求項1からのいずれかに記載の半導体装置と、
    受動素子と、
    を有することを特徴とする半導体集積回路。
  10. 請求項またはに記載の半導体装置と、
    受動素子と、
    を有し、
    前記受動素子は、前記放熱板の上に形成されていることを特徴とする半導体集積回路。
  11. ダイヤモンド基材の一方の面に、第1のSiC基材の一方の面を接合する工程と、
    ダイヤモンド基材の他方の面に、第2のSiC基材の一方の面を接合する工程と、
    第2のSiC基材の他方の面に、半導体素子を接合する工程と、
    を有し、
    前記第2のSiC基材は、前記ダイヤモンド基材及び前記第1のSiC基材よりも薄いことを特徴とする半導体装置の製造方法。
  12. ダイヤモンド基材の一方の面に、第1のSiC基材の一方の面を接合する工程と、
    ダイヤモンド基材の他方の面に、半導体素子が形成されている第2のSiC基材の一方の面を接合する工程と、
    を有することを特徴とする半導体装置の製造方法。
JP2017011549A 2017-01-25 2017-01-25 半導体装置、半導体集積回路及び半導体装置の製造方法 Active JP6819318B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017011549A JP6819318B2 (ja) 2017-01-25 2017-01-25 半導体装置、半導体集積回路及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017011549A JP6819318B2 (ja) 2017-01-25 2017-01-25 半導体装置、半導体集積回路及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2018120963A JP2018120963A (ja) 2018-08-02
JP6819318B2 true JP6819318B2 (ja) 2021-01-27

Family

ID=63043977

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017011549A Active JP6819318B2 (ja) 2017-01-25 2017-01-25 半導体装置、半導体集積回路及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP6819318B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7205233B2 (ja) * 2019-01-04 2023-01-17 富士通株式会社 半導体装置、半導体装置の製造方法及び基板接合方法
WO2022059161A1 (ja) * 2020-09-18 2022-03-24 三菱電機株式会社 多結晶ダイヤモンド基板、半導体装置、多結晶ダイヤモンド基板の製造方法、および、半導体装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004158727A (ja) * 2002-11-07 2004-06-03 Kobe Steel Ltd 半導体パッケージのヒートスプレッダ及びこれを使用した半導体パッケージ
US7033912B2 (en) * 2004-01-22 2006-04-25 Cree, Inc. Silicon carbide on diamond substrates and related devices and methods
JP4195398B2 (ja) * 2004-01-29 2008-12-10 関西電力株式会社 半導体装置及びそれを用いた電力装置
JP2007227598A (ja) * 2006-02-23 2007-09-06 Toyota Industries Corp 回路基板及び半導体装置
JP5665355B2 (ja) * 2010-04-27 2015-02-04 日本特殊陶業株式会社 セラミック部材とフィン付き放熱部材との接合体の製造方法

Also Published As

Publication number Publication date
JP2018120963A (ja) 2018-08-02

Similar Documents

Publication Publication Date Title
US9818840B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP5784440B2 (ja) 半導体装置の製造方法及び半導体装置
US10008591B2 (en) Semiconductor device, fabrication method for semiconductor device, power supply apparatus and high-frequency amplifier
JP7019942B2 (ja) 化合物半導体基板及びその製造方法、化合物半導体装置及びその製造方法、電源装置、高出力増幅器
JP6759885B2 (ja) 半導体装置及び半導体装置の製造方法
US9853138B2 (en) III-N based high power transistor with InAlGaN barrier
JP2013074068A (ja) 半導体装置及び半導体装置の製造方法
US10964805B2 (en) Compound semiconductor device
TW201340325A (zh) 化合物半導體裝置及其製造方法
JP2013201397A (ja) 半導体装置の製造方法、半導体装置及び半導体結晶成長用基板
US20180145148A1 (en) Compound semiconductor device
US20180090476A1 (en) Compound semiconductor device and method of manufacturing the same
JP6930229B2 (ja) 半導体装置の製造方法
JP7099255B2 (ja) 化合物半導体装置、高周波増幅器及び電源装置
JP6819318B2 (ja) 半導体装置、半導体集積回路及び半導体装置の製造方法
JP6623684B2 (ja) 半導体装置及びその製造方法、電源装置、高周波増幅器
JP7528583B2 (ja) 半導体装置
JP2022016950A (ja) 半導体装置
JP7103145B2 (ja) 半導体装置、半導体装置の製造方法、電源装置及び増幅器
JP7571390B2 (ja) 半導体装置
JP7439536B2 (ja) 半導体装置
JP7484785B2 (ja) 窒化物半導体装置及び窒化物半導体装置の製造方法
JP2024129896A (ja) 窒化物半導体装置及び窒化物半導体装置の製造方法
JP2022024525A (ja) 半導体装置
JP2021177509A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190910

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200721

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200903

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201214

R150 Certificate of patent or registration of utility model

Ref document number: 6819318

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150