JP6930229B2 - 半導体装置の製造方法 - Google Patents

Description

本発明は、半導体装置の製造方法に関するものである。

窒化物半導体であるＧａＮ、ＡｌＮ、ＩｎＮ等または、これらの混晶である材料は、広いバンドギャップを有しており、高出力電子デバイスまたは短波長発光デバイス等として用いられている。このうち、高出力デバイスとしては、電界効果型トランジスタ（ＦＥＴ：Field-Effect Transistor）、特に、高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）に関する技術が開発されている（例えば、特許文献１）。このような窒化物半導体を用いたＨＥＭＴは、高出力・高効率増幅器、大電力スイッチングデバイス等に用いられる。

窒化物半導体を用いた電界効果型トランジスタとしては、電子走行層にＧａＮを用い電子供給層にＡｌＧａＮを用いたＨＥＭＴがある。このＨＥＭＴでは、ＡｌＧａＮとＧａＮの格子定数差に起因した歪みがＡｌＧａＮに生じ、これにより発生したピエゾ分極により、電子走行層において高濃度の２ＤＥＧ（Two-Dimensional Electron Gas）が生成される。また、高出力化に対応するため電子走行層にＧａＮを用い電子供給層にＩｎＡｌＮを用いたＨＥＭＴもある。ＩｎＡｌＮは自発分極が大きいため、電子供給層に用いることにより、高濃度の２ＤＥＧを誘起することができ、電子供給層にＡｌＧａＮを用いたＨＥＭＴよりもドレイン電流を多く流すことができる。このため、ＨＥＭＴの高出力化や高効率化の要求に対応することができる。

ところで、近年、電子走行層にＧａＮを用いたＨＥＭＴの高出力化に伴い、発熱量の増加によるデバイス性能への影響が問題となっている。この問題を解決するため、ダイヤモンド等の熱伝導率の高い基板を支持基板として用いることが検討されている。具体的には、Ｓｉ基板の裏面にダイヤモンド基板をヒートスプレッダーとして貼り合わせ、Ｓｉ基板の表面にＧａＮ等の窒化物半導体層を成膜する方法が開示されている（例えば、特許文献２）。しかしながら、開示されている構造のものは、ダイヤモンドとＧａＮ等の窒化物半導体層との間に、熱伝導率の低いＳｉ基板が存在しているため、放熱が良好ではない。このため、Ｓｉ基板の上にＧａＮ等の窒化物半導体層を成膜した後、Ｓｉ基板を除去し、ＧａＮ等の窒化物半導体層の裏面に直接、ダイヤモンド基板をＣＶＤ（chemical vapor deposition）により形成する方法が開示されている（例えば、非特許文献１）。このような構造にすることにより、放熱性を大きく向上させることができる。

特開２００２−３５９２５６号公報 特表２００８−５２２４４７号公報

G．H．Jessen et al．，"AlGaN/GaN HEMT on diamond technology demonstration，"Tech．Dig．−IEEE Compd．Semicond．Integr．Circuit Symp．CSIC，pp．271-274，2006．

しかしながら、ＧａＮ等の窒化物半導体材料とダイヤモンドとは、熱膨張率が大きく異なっている。このため、非特許文献１に記載されている半導体装置の場合、半導体装置の製造工程や半導体装置が動作している際に、熱により膜剥がれやクラック等が生じる場合があり、半導体装置の歩留まりの低下や信頼性の低下が招かれる。

よって、ＧａＮ等の窒化物半導体を用いた半導体装置において、放熱性が高く、歩留まりや信頼性の高いものが求められている。

本実施の形態の一観点によれば、半導体装置の製造方法は、基板の上に窒化物半導体により窒化物半導体層を形成する工程と、前記窒化物半導体層より前記基板を除去する工程と、ダイヤモンド基板の上にアモルファスカーボンを含む材料により緩衝層を形成する工程と、前記緩衝層と、前記基板の除去された前記窒化物半導体層とを接合する工程と、を有する。

開示の半導体装置によれば、放熱性が高く、歩留まりや信頼性の高いＧａＮ等の窒化物半導体を用いた半導体装置を得ることができる。

ダイヤモンド基板を用いた窒化物半導体装置の説明図 第１の実施の形態における半導体装置の構造図 第１の実施の形態における半導体装置の製造方法の工程図（１） 第１の実施の形態における半導体装置の製造方法の工程図（２） 第１の実施の形態における半導体装置の製造方法の工程図（３） 第１の実施の形態における半導体装置の製造方法の工程図（４） 第１の実施の形態における半導体装置の製造方法の工程図（５） 第２の実施の形態における半導体装置の製造方法の工程図（１） 第２の実施の形態における半導体装置の製造方法の工程図（２） 第２の実施の形態における半導体装置の製造方法の工程図（３） 第２の実施の形態における半導体装置の製造方法の工程図（４） 第２の実施の形態における半導体装置の製造方法の工程図（５） 第３の実施の形態における半導体装置の構造図 第３の実施の形態における半導体装置の製造方法の工程図（１） 第３の実施の形態における半導体装置の製造方法の工程図（２） 第３の実施の形態における半導体装置の製造方法の工程図（３） 第３の実施の形態における半導体装置の製造方法の工程図（４） 第３の実施の形態における半導体装置の製造方法の工程図（５） 第４の実施の形態におけるディスクリートパッケージされた半導体デバイスの説明図 第４の実施の形態における電源装置の回路図 第４の実施の形態における高周波増幅器の構造図

実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。

〔第１の実施の形態〕
最初に、ダイヤモンド基板の上にＧａＮ等の窒化物半導体層が形成されている半導体装置について、より詳細に説明する。図１（ａ）は、ダイヤモンド基板９１０の上に、直接、ＧａＮ層９３１、ＡｌＧａＮ層９３２が積層されており、ＡｌＧａＮ層９３２の上には、ゲート電極９４１、ソース電極９４２及びドレイン電極９４３が形成されているＨＥＭＴを示す。このようなＨＥＭＴでは、ＨＥＭＴの製造工程において熱が加えられたり、ＨＥＭＴの動作中に発熱したりすると、熱によりダイヤモンド基板９１０及びＧａＮ層９３１等が熱膨張する。

ところで、窒化物半導体であるＧａＮの熱膨張率は、５．５９×１０^−６／Ｋであり、ダイヤモンドの熱膨張率は、１．１×１０^−６／Ｋであり、ＧａＮとダイヤモンドとの熱膨張率の差は大きい。このため、ＨＥＭＴに熱が加わったり、ＨＥＭＴが発熱したりすると、図１（ｂ）に示すように、いわゆる膜剥がれが生じたり、図１（ｃ）に示すように、クラック９５１が発生したりする場合があり、歩留まりの低下や信頼性の低下が招かれる。

（半導体装置）
次に、第１の実施の形態における半導体装置について、図２に基づき説明する。

本実施の形態における半導体装置は、ダイヤモンド基板１０の上に、アモルファスカーボンにより緩衝層２０が形成されており、緩衝層２０の上に、バッファ層３０、電子走行層３１、スペーサ層３２、電子供給層３３、キャップ層３４が積層して形成されている。バッファ層３０、電子走行層３１、スペーサ層３２、電子供給層３３、キャップ層３４は、窒化物半導体をエピタキシャル成長させることにより形成されている。これにより、電子走行層３１において、電子走行層３１とスペーサ層３２との界面近傍には、２ＤＥＧ３１ａが生成される。キャップ層３４の上にはゲート電極４１が形成されており、電子供給層３３の上にはソース電極４２及びドレイン電極４３が形成されている。また、ゲート電極４１が形成されている領域を除き、キャップ層３４の上には、ＳｉＮ等により保護膜５０が形成されている。本願においては、電子走行層３１を第１の半導体層と記載し、電子供給層３３を第２の半導体層と記載する場合がある。

ダイヤモンド基板１０は、多結晶ダイヤモンド、単結晶ダイヤモンド、単結晶ダイヤモンドと多結晶ダイヤモンドとを貼り合わせた基板等により形成されており、熱伝導率が１０００Ｗ・ｍ^−１・Ｋ^−１以上のものが好ましい。

緩衝層２０は、厚さが約１０ｎｍのアモルファスカーボンにより形成されている。一般的には、アモルファスカーボンは、ＤＬＣ（Diamond Like Carbon）とも呼ばれている。

バッファ層３０は、厚さが約２μｍのＧａＮ等により形成されている。電子走行層３１は、膜厚が約２００ｎｍのｉ−ＧａＮにより形成されている。スペーサ層３２は、膜厚が約５ｎｍのｉ−ＡｌＧａＮにより形成されており、電子供給層３３は、膜厚が約３０ｎｍのｎ−ＡｌＧａＮにより形成されており、ｎ型となる不純物元素としてＳｉが５×１０^１８ｃｍ^−３の濃度でドープされている。キャップ層３４は、膜厚が約１０ｎｍのｎ−ＧａＮにより形成されており、ｎ型となる不純物元素としてＳｉが５×１０^１８ｃｍ^−３の濃度でドープされている。

本実施の形態における半導体装置においては、ダイヤモンド基板１０と窒化物半導体であるＧａＮにより形成されたバッファ層３０との間には、アモルファスカーボンにより緩衝層２０が形成されている。アモルファスカーボンは、結晶構造がアモルファスであることから、炭素原子が比較的自由に動きやすいため、ダイヤモンド基板１０やバッファ層３０が熱膨張した場合であっても、ダイヤモンド基板１０とバッファ層３０との間に生じる応力を緩和することができる。これにより、ダイヤモンド基板１０と窒化物半導体との間における膜剥がれやクラックが生じることを抑制することができ、歩留まりの低下を抑制し、信頼性を向上させることができる。

尚、緩衝層２０は、ダイヤモンド基板１０とバッファ層３０との間に生じる応力を緩和するためアモルファスであればよい。しかしながら、緩衝層２０は、放熱性を向上させるためにダイヤモンド基板１０を用いていることから、できるだけ熱伝導率の高い材料であることが好ましい。また、緩衝層２０が導電性を有している材料により形成されている場合、半導体装置における容量が増加するため高周波特性が悪くなる。このため、緩衝層２０は、アモルファスであって、絶縁性が高く、熱伝導率が高い材料が好ましい。このような要件を満たす材料として最も好ましい材料の１つがアモルファスカーボンである。このような、アモルファスカーボンは炭素により形成されているため、同じ炭素により形成されているダイヤモンド基板１０との密着性も高いことから、この観点からも好ましい材料である。

（アモルファスカーボン）
アモルファスカーボン膜は、高密度な絶縁膜であり、高い絶縁性を有しており、表面平滑性も高い膜である。アモルファスカーボンにおいて、高密度な膜を得るためには、膜中の水素含有量が極力少ない、ダイヤモンドライクであることが好ましい。従って、本実施の形態においては、緩衝層２０を形成しているアモルファスカーボン膜は、炭素を９０ａｔｍ％以上含んでいる膜である。

また、緩衝層２０を形成しているアモルファスカーボン膜は、膜密度が高く、炭素間結合においてｓｐ２結合の数よりもｓｐ３結合の数が多い状態であることが好ましい。このように、炭素間結合においてｓｐ２結合の数よりもｓｐ３結合の数が多い状態のアモルファスカーボン膜は、高密度なダイヤモンドに近い状態の膜となるため熱伝導率が良好である。

より詳細に説明すると、カーボンにおける炭素間結合には、ｓｐ２結合とｓｐ３結合があり、グラファイト（黒鉛）はｓｐ２結合により形成されており、ダイヤモンドはｓｐ３結合により形成されている。従って、アモルファスカーボン膜が、よりダイヤモンドライクであるためには、ｓｐ２結合の数よりもｓｐ３結合の数が多い方が好ましく、即ち、炭素間結合が、ｓｐ２≦ｓｐ３であることが好ましい。

（半導体装置の製造方法）
次に、本実施の形態における半導体装置の製造方法について、図３〜図７に基づき説明する。

最初に、図３（ａ）に示すように、ＧａＮ基板６０の上に、窒化物半導体層をエピタキシャル成長させることにより、バッファ層３０、電子走行層３１、スペーサ層３２、電子供給層３３、キャップ層３４を形成する。これにより、電子走行層３１において、電子走行層３１とスペーサ層３２との界面近傍には、２ＤＥＧ３１ａが生成される。窒化物半導体層は、ＧａＮ基板６０の上に、ＭＯＶＰＥ（Metal Organic Vapor Phase Epitaxy）によるエピタキシャル成長により形成する。

ＧａＮ基板６０を形成しているＧａＮは、転位密度が低いほど良好な熱伝導率特性を示すことから、ＧａＮ基板６０における転位密度は１×１０^６ｃｍ^−２以下、更には、１×１０^５ｃｍ^−２以下であることが好ましい。

バッファ層３０は、厚さが約２μｍのＧａＮにより形成されている。電子走行層３１は、膜厚が約２００ｎｍのｉ−ＧａＮにより形成されており、スペーサ層３２は、膜厚が約５ｎｍのｉ−Ａｌ_０．２Ｇａ_０．８Ｎにより形成されている。電子供給層３３は、膜厚が約３０ｎｍのｎ−Ａｌ_０．２Ｇａ_０．８Ｎにより形成されており、キャップ層３４は、膜厚が約１０ｎｍのｎ−ＧａＮにより形成されている。

これら窒化物半導体層をＭＯＶＰＥにより成膜する際には、Ａｌの原料ガスにはＴＭＡ（トリメチルアルミニウム）が用いられ、Ｇａの原料ガスにはＴＭＧ（トリメチルガリウム）が用いられる。また、Ｎの原料ガスにはＮＨ_３（アンモニア）が用いられる。また、ｎ型の不純物元素となるＳｉの原料には、ＳｉＨ_４（シラン）が用いられる。これら窒化物半導体層を形成する際には、これらの原料ガスは、水素（Ｈ_２）をキャリアガスとしてＭＯＶＰＥ装置の反応炉に供給され、成長温度は、６００℃〜１２００℃である。また、窒化物半導体層をＭＯＶＰＥによるエピタキシャル成長により形成する際の成長圧力は、５ｋＰａ〜１００ｋＰａである。

次に、図３（ｂ）に示すように、ＧａＮ基板６０を裏面、即ち、窒化物半導体層が形成されている表面とは反対側の面より、研削及びＣＭＰ（chemical mechanical polishing：化学機械研磨）により除去する。この際、バッファ層３０の裏面３０ｒは、ＣＭＰにより表面粗さが１ｎｍ以下になるまで平坦化しておく。

次に、図４（ａ）に示すように、ダイヤモンド基板１０を準備し、ダイヤモンド基板１０の表面をＣＭＰにより表面粗さが１ｎｍ以下になるまで平坦化する。

次に、図４（ｂ）に示すように、ダイヤモンド基板１０の上に、ＦＣＡ（Filtered Cathode Arc）法によりアモルファスカーボン膜を成膜することにより、緩衝層２０を形成する。具体的には、グラファイトターゲットを原料として、アーク電流７０Ａ、アーク電圧２６Ｖの条件で、膜厚が約１０ｎｍのアモルファスカーボン膜を成膜することにより、ダイヤモンド基板１０の上に、緩衝層２０を形成する。

次に、図５（ａ）に示すように、ＧａＮにより形成されているバッファ層３０の裏面３０ｒと、アモルファスカーボン膜により形成されている緩衝層２０の表面２０ｆとを直接接合する。直接接合は、例えば、表面活性化接合（ＳＡＢ：Surface Activating Bonding）等である。具体的には、高真空中において、バッファ層３０の裏面３０ｒ及び緩衝層２０の表面２０ｆに希ガスビーム（例えばＡｒ）を照射し、汚染層や酸化層を除去することによりダングリングボンドを生成させて活性し、活性化面同士を密着させることにより接合する。このような方法では、アモルファスカーボン及びＧａＮのダングリングボンド同志が接合されて結合が生じるため、極めて低い界面熱抵抗を実現することが可能となる。表面活性化接合における条件は、真空度が１×１０^−５Ｐａ〜１×１０^−７Ｐａ、例えば、６×１０^−６Ｐａ、希ガスビームの照射エネルギーが約１ｋｅＶ、照射時間が３０秒〜６００秒、例えば、１２０秒である。尚、バッファ層３０の裏面３０ｒと、緩衝層２０の表面２０ｆとの接合は、他の接合方法、例えば、金属や酸化シリコン等とを介した接合方法も考えられる。しかしながら、金属を介した接合の場合には容量が増加することが懸念され、酸化シリコン等を介した場合には、酸化シリコンは熱伝導率が低く、放熱性が悪くなる。従って、バッファ層３０の裏面３０ｒと、緩衝層２０の表面２０ｆとの接合は、直接接合が好ましい。

この後、図示はしないが、素子を分離するための素子分離領域を形成する。具体的には、キャップ層３４の上にフォトレジストを塗布し、露光装置による露光、現像を行うことにより、素子分離領域が形成される領域に開口を有するレジストパターンを形成する。この後、レジストパターンの形成されていない領域の窒化物半導体層にアルゴン（Ａｒ）イオンを注入することにより素子分離領域を形成する。素子分離領域は、レジストパターンの形成されていない領域の窒化物半導体層の一部をＲＩＥ（Reactive Ion Etching）等によるドライエッチングにより除去することにより形成してもよい。素子分離領域を形成した後、レジストパターンは、有機溶剤等により除去する。

次に、図５（ｂ）に示すように、ソース電極４２及びドレイン電極４３が形成される領域のキャップ層３４を除去する。具体的には、キャップ層３４の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、ソース電極４２及びドレイン電極４３が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、塩素系ガスを用いたドライエッチングにより、ソース電極４２及びドレイン電極４３が形成される領域のキャップ層３４を除去する。

次に、図６（ａ）に示すように、キャップ層３４が除去された電子供給層３３の上に、ソース電極４２及びドレイン電極４３を形成する。具体的には、電子供給層３３の上にフォトレジストを塗布し、露光装置による露光、現像を行うことにより、ソース電極４２及びドレイン電極４３が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、Ｔａ／Ａｌにより形成される金属積層膜を真空蒸着により成膜した後、有機溶剤に浸漬させることにより、レジストパターンの上に形成されている金属積層膜をレジストパターンとともにリフトオフにより除去する。これにより、残存している金属積層膜によりソース電極４２及びドレイン電極４３が形成される。尚、Ｔａ／Ａｌにより形成される金属積層膜は、電子供給層３３の上に、膜厚が約２０ｎｍのＴａ膜、膜厚が約２００ｎｍのＡｌ膜の順に形成する。この後、窒素雰囲気中において、４００℃〜１０００℃の間、例えば、５５０℃の温度で熱処理することにより、ソース電極４２及びドレイン電極４３をオーミックコンタクトさせる。

次に、図６（ｂ）に示すように、キャップ層３４等の上に、保護膜５０を形成する。保護膜５０は、ＡＬＤ（chemical vapor deposition）、スパッタリング等により、膜厚が２ｎｍ〜５００ｎｍの間、例えば、１００ｎｍのＳｉＮを成膜することにより形成する。尚、本実施の形態においては、保護膜５０は、ＳｉＮ以外にも、Ｓｉ、Ａｌ、Ｈｆ、Ｚｒ、Ｔｉ、Ｔａ、Ｗの酸化物、窒化物、酸窒化物により形成してもよい。

次に、図７（ａ）に示すように、保護膜５０において、ゲート電極４１が形成される領域に開口部５０ａを形成する。具体的には、保護膜５０の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、ゲート電極４１が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、レジストパターンの開口において露出しているＳｉＮ膜をフッ素系ガスをエッチングガスとして用いたＲＩＥ等のドライエッチングにより除去し、キャップ層３４を露出させる。これにより、保護膜５０において、ゲート電極４１が形成される領域に開口部５０ａを形成する。この後、不図示のレジストパターンは有機溶剤等により除去する。尚、保護膜５０に開口部５０ａを形成する際には、エッチングガスとして塩素系ガスを用いてもよく、また、フッ酸やバッファードフッ酸等を用いたウェットエッチングにより形成してもよい。

次に、図７（ｂ）に示すように、保護膜５０の開口部５０ａにおいて露出しているキャップ層３４の上にゲート電極４１を形成する。具体的には、保護膜５０、キャップ層３４、ソース電極４２及びドレイン電極４３の上にフォトレジストを塗布し、露光装置による露光、現像を行うことにより、ゲート電極４１が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、Ｎｉ／Ａｕにより形成される金属積層膜を真空蒸着により成膜した後、有機溶剤に浸漬させることにより、レジストパターンの上に形成されている金属積層膜をレジストパターンとともにリフトオフにより除去する。これにより、残存している金属積層膜によりゲート電極４１が形成される。尚、Ｎｉ／Ａｕにより形成される金属積層膜は、キャップ層３４の上に、膜厚が約３０ｎｍのＮｉ膜、膜厚が約４００ｎｍのＡｕ膜の順に形成する。

以上の工程により、本実施の形態における半導体装置を作製することができる。

尚、本実施の形態における説明では、ＧａＮ基板６０を用いた場合について説明したが、ＧａＮ基板６０に代えて、ＳｉＣ基板、サファイア基板、Ｓｉ基板等を用いてもよい。また、キャップ層３４はｎ−ＧａＮに代えて、不純物元素がドープされていないｉ−ＧａＮ等であってもよく、ＩｎＧａＮやＩｎＡｌＮ等の他の窒化物半導体材料により形成されているものであってもよく、更には、キャップ層３４を形成しないものであってもよい。

尚、上記におけるゲート電極４１、ソース電極４２、ドレイン電極４３は、一例であり、単層、多層を問わず他の構成を用いてもよく、異なる材料により形成してもよい。また、ゲート電極４１、ソース電極４２、ドレイン電極４３の形成方法については、他の方法により形成してもよい。ソース電極４２及びドレイン電極４３において、成膜直後にオーミックコンタクトが得られる場合には、熱処理は行わなくともよい。また、ゲート電極４１を成膜した後、熱処理を行ってもよい。また、本実施の形態における半導体装置は、上記におけるショットキー型ゲート構造以外にもＭＩＳ（Metal Insulator Semiconductor）型ゲート構造のものであってもよく。また、ゲート電極４１の直下のキャップ層３４や電子供給層３３の一部を除去することによりゲートリセスを形成したものであってもよい。

〔第２の実施の形態〕
次に、第２の実施の形態について説明する。本実施の形態は、第１の実施の形態における半導体装置を第１の実施の形態とは異なる方法により製造する製造方法である。本実施の形態における半導体装置の製造方法について、図８〜図１２に基づき説明する。

最初に、図８（ａ）に示すように、ＧａＮ基板６０の上に、窒化物半導体層をエピタキシャル成長させることにより、バッファ層３０、電子走行層３１、スペーサ層３２、電子供給層３３、キャップ層３４を形成する。これにより、電子走行層３１において、電子走行層３１とスペーサ層３２との界面近傍には、２ＤＥＧ３１ａが生成される。窒化物半導体層は、ＧａＮ基板６０の上に、ＭＯＶＰＥによるエピタキシャル成長により形成する。

次に、図８（ｂ）に示すように、ＧａＮ基板６０を裏面、即ち、窒化物半導体層が形成されている表面とは反対側の面より、研削及びＣＭＰにより除去する。この際、バッファ層３０の裏面３０ｒは、ＣＭＰにより表面粗さが１ｎｍ以下になるまで平坦化しておく。

次に、図９（ａ）に示すように、ダイヤモンド基板１０を準備し、ダイヤモンド基板１０の表面１０ｆをＣＭＰにより表面粗さが１ｎｍ以下になるまで平坦化する。

次に、図９（ｂ）に示すように、ダイヤモンド基板１０の表面１０ｆより、Ａｒイオンをイオン注入することによりアモルファスカーボン膜を形成し、緩衝層２０を形成する。具体的には、ダイヤモンド基板１０の表面１０ｆに、注入エネルギーが約３０ｋｅＶ、ドーズ量が約２×１０^１５ｃｍ^−２の条件で、Ａｒをイオン注入することにより、ダイヤモンド基板１０の表面１０ｆの近傍がアモルファス化する。これによりアモルファスカーボン膜が形成される。このように形成されるアモルファスカーボン膜の膜厚は約１０ｎｍであり、ダイヤモンド基板１０の上に形成されているアモルファスカーボン膜により緩衝層２０が形成される。このように形成された緩衝層２０は、ダイヤモンド基板１０の表面部分をアモルファス化することにより形成されたものであるため、ダイヤモンド基板１０と緩衝層２０との密着性は極めて高い。

次に、図１０（ａ）に示すように、ＧａＮにより形成されているバッファ層３０の裏面３０ｒと、アモルファスカーボン膜により形成されている緩衝層２０の表面２０ｆとを直接接合、例えば、表面活性化接合により接合する。具体的には、高真空中において、バッファ層３０の裏面３０ｒ及び緩衝層２０の表面２０ｆに希ガスビーム（例えばＡｒ）を照射し、汚染層や酸化層を除去することによりダングリングボンドを生成させて活性し、活性化面同士を密着させることにより接合する。このような方法では、アモルファスカーボン及びＧａＮのダングリングボンド同志が接合されて結合が生じるため、極めて低い界面抵抗を実現することが可能となる。この後、図示はしないが、素子を分離するための素子分離領域を形成する。

次に、図１０（ｂ）に示すように、ソース電極４２及びドレイン電極４３が形成される領域のキャップ層３４を除去する。

次に、図１１（ａ）に示すように、キャップ層３４が除去された電子供給層３３の上に、ソース電極４２及びドレイン電極４３を形成する。

次に、図１１（ｂ）に示すように、キャップ層３４等の上に、保護膜５０を形成する。

次に、図１２（ａ）に示すように、保護膜５０において、ゲート電極４１が形成される領域に開口部５０ａを形成する。

次に、図１２（ｂ）に示すように、保護膜５０の開口部５０ａにおいて露出しているキャップ層３４の上にゲート電極４１を形成する。

以上の工程により、本実施の形態における半導体装置を作製することができる。上記以外の内容については、第１の実施の形態と同様である。

〔第３の実施の形態〕
（半導体装置）
次に、第３の実施の形態における半導体装置について、図１３に基づき説明する。

本実施の形態における半導体装置は、ダイヤモンド基板１０の上に、アモルファスカーボンにより緩衝層２０が形成されており、緩衝層２０の上に、バッファ層３０、電子走行層３１、スペーサ層３２、電子供給層１３３、キャップ層１３４が積層して形成されている。バッファ層３０、電子走行層３１、スペーサ層３２、電子供給層１３３、キャップ層１３４は、窒化物半導体をエピタキシャル成長させることにより形成されている。これにより、電子走行層３１において、電子走行層３１とスペーサ層３２との界面近傍には、２ＤＥＧ３１ａが生成される。キャップ層１３４の上にはゲート電極４１が形成されており、電子供給層１３３の上にはソース電極４２及びドレイン電極４３が形成されている。また、ゲート電極４１が形成されている領域を除き、キャップ層１３４の上には、ＳｉＮ等により保護膜５０が形成されている。本願においては、電子供給層１３３を第２の半導体層と記載する場合がある。

電子走行層３１は、膜厚が約２００ｎｍのｉ−ＧａＮにより形成されている。スペーサ層３２は、膜厚が約１ｎｍのｉ−ＡｌＧａＮにより形成されており、電子供給層１３３は、膜厚が約１０ｎｍのＩｎＡｌＧａＮにより形成されておりキャップ層１３４は、膜厚が約２ｎｍのｉ−ＧａＮにより形成されている。

本実施の形態においては、電子供給層１３３がＩｎＡｌＧａＮにより形成されているため、２ＤＥＧ３１ａが多く生成されるため、より高出力化させることができる。

（半導体装置の製造方法）
次に、本実施の形態における半導体装置の製造方法について、図１４〜図１８に基づき説明する。

最初に、図１４（ａ）に示すように、ＧａＮ基板６０の上に、窒化物半導体層をエピタキシャル成長させることにより、バッファ層３０、電子走行層３１、スペーサ層３２、電子供給層１３３、キャップ層１３４を形成する。これにより、電子走行層３１において、電子走行層３１とスペーサ層３２との界面近傍には、２ＤＥＧ３１ａが生成される。窒化物半導体層は、ＧａＮ基板６０の上に、ＭＯＶＰＥによるエピタキシャル成長により形成する。

バッファ層３０は、厚さが約２μｍのＧａＮにより形成されている。電子走行層３１は、膜厚が約２００ｎｍのｉ−ＧａＮにより形成されており、スペーサ層３２は、膜厚が約１ｎｍのｉ−Ａｌ_０．５Ｇａ_０．５Ｎにより形成されている。電子供給層１３３は、膜厚が約１０ｎｍのＩｎＡｌＧａＮにより形成されており、キャップ層１３４は、膜厚が約２ｎｍのｉ−ＧａＮにより形成されている。

これら窒化物半導体層をＭＯＶＰＥにより成膜する際には、Ａｌの原料ガスにはＴＭＡ（トリメチルアルミニウム）が用いられ、Ｇａの原料ガスにはＴＭＧ（トリメチルガリウム）が用いられ、Ｉｎの原料ガスにはＴＭＩ（トリメチルインジウム）が用いられる。また、Ｎの原料ガスにはＮＨ_３（アンモニア）が用いられる。

次に、図１４（ｂ）に示すように、ＧａＮ基板６０を裏面、即ち、窒化物半導体層が形成されている表面とは反対側の面より、研削及びＣＭＰにより除去する。この際、バッファ層３０の裏面３０ｒは、ＣＭＰにより表面粗さが１ｎｍ以下になるまで平坦化しておく。

次に、図１５（ａ）に示すように、ダイヤモンド基板１０を準備し、ダイヤモンド基板１０の表面をＣＭＰにより表面粗さが１ｎｍ以下になるまで平坦化する。

次に、図１５（ｂ）に示すように、ダイヤモンド基板１０の上に、ＦＣＡ法によりアモルファスカーボン膜を成膜することにより、緩衝層２０を形成する。

次に、図１６（ａ）に示すように、ＧａＮにより形成されているバッファ層３０の裏面３０ｒと、アモルファスカーボン膜により形成されている緩衝層２０の表面２０ｆとを直接接合、例えば、表面活性化接合により接合する。この後、図示はしないが、素子を分離するための素子分離領域を形成する。

次に、図１６（ｂ）に示すように、ソース電極４２及びドレイン電極４３が形成される領域のキャップ層１３４を除去する。

次に、図１７（ａ）に示すように、キャップ層１３４が除去された電子供給層１３３の上に、ソース電極４２及びドレイン電極４３を形成する。

次に、図１７（ｂ）に示すように、キャップ層１３４等の上に、保護膜５０を形成する。

次に、図１８（ａ）に示すように、保護膜５０において、ゲート電極４１が形成される領域に開口部５０ａを形成する。

次に、図１８（ｂ）に示すように、保護膜５０の開口部５０ａにおいて露出しているキャップ層１３４の上にゲート電極４１を形成する。

以上の工程により、本実施の形態における半導体装置を作製することができる。上記以外の内容については、第１の実施の形態と同様である。

〔第４の実施の形態〕
次に、第４の実施の形態について説明する。本実施の形態は、半導体デバイス、電源装置及び高周波増幅器である。

本実施の形態における半導体デバイスは、第１から第３の実施の形態における半導体装置をディスクリートパッケージしたものであり、このようにディスクリートパッケージされた半導体デバイスについて、図１９に基づき説明する。尚、図１９は、ディスクリートパッケージされた半導体装置の内部を模式的に示すものであり、電極の配置等については、第１から第３の実施の形態に示されているものとは、異なっている。また、本実施の形態においては、第１から第３の実施の形態における半導体装置においてＨＥＭＴまたはＵＭＯＳ構造のトランジスタを１つ形成した場合について説明する場合がある。

最初に、第１から第３の実施の形態において製造された半導体装置をダイシング等により切断することにより、ＧａＮ系の半導体材料のＨＥＭＴ等の半導体チップ４１０を形成する。この半導体チップ４１０をリードフレーム４２０上に、ハンダ等のダイアタッチ剤４３０により固定する。尚、この半導体チップ４１０は、第１から第３の実施の形態におけるいずれかの半導体装置に相当するものである。

次に、ゲート電極４１１をゲートリード４２１にボンディングワイヤ４３１により接続し、ソース電極４１２をソースリード４２２にボンディングワイヤ４３２により接続し、ドレイン電極４１３をドレインリード４２３にボンディングワイヤ４３３により接続する。尚、ボンディングワイヤ４３１、４３２、４３３はＡｌ等の金属材料により形成されている。また、本実施の形態においては、ゲート電極４１１はゲート電極パッドであり、第１から第３の実施の形態における半導体装置のゲート電極４１と接続されている。また、ソース電極４１２はソース電極パッドであり、第１から第３の実施の形態における半導体装置のソース電極４２と接続されている。また、ドレイン電極４１３はドレイン電極パッドであり、第１から第３の実施の形態における半導体装置のドレイン電極４３と接続されている。

次に、トランスファーモールド法によりモールド樹脂４４０による樹脂封止を行なう。このようにして、ＧａＮ系の半導体材料を用いたＨＥＭＴ等のディスクリートパッケージされている半導体デバイスを作製することができる。

次に、本実施の形態における電源装置及び高周波増幅器について説明する。本実施の形態における電源装置及び高周波増幅器は、第１から第３の実施の形態におけるいずれかの半導体装置を用いた電源装置及び高周波増幅器である。

最初に、図２０に基づき、本実施の形態における電源装置について説明する。本実施の形態における電源装置４６０は、高圧の一次側回路４６１、低圧の二次側回路４６２及び一次側回路４６１と二次側回路４６２との間に配設されるトランス４６３を備えている。一次側回路４６１は、交流電源４６４、いわゆるブリッジ整流回路４６５、複数のスイッチング素子（図２０に示す例では４つ）４６６及び一つのスイッチング素子４６７等を備えている。二次側回路４６２は、複数のスイッチング素子（図２０に示す例では３つ）４６８を備えている。図２０に示す例では、第１から第３の実施の形態における半導体装置を一次側回路４６１のスイッチング素子４６６及び４６７として用いている。尚、一次側回路４６１のスイッチング素子４６６及び４６７は、ノーマリーオフの半導体装置であることが好ましい。また、二次側回路４６２において用いられているスイッチング素子４６８はシリコンにより形成される通常のＭＩＳＦＥＴ（metal insulator semiconductor field effect transistor）を用いている。

次に、図２１に基づき、本実施の形態における高周波増幅器について説明する。本実施の形態における高周波増幅器４７０は、例えば、携帯電話の基地局用パワーアンプに適用してもよい。この高周波増幅器４７０は、ディジタル・プレディストーション回路４７１、ミキサー４７２、パワーアンプ４７３及び方向性結合器４７４を備えている。ディジタル・プレディストーション回路４７１は、入力信号の非線形歪みを補償する。ミキサー４７２は、非線形歪みが補償された入力信号と交流信号とをミキシングする。パワーアンプ４７３は、交流信号とミキシングされた入力信号を増幅する。図２１に示す例では、パワーアンプ４７３は、第１から第３の実施の形態における半導体装置を有している。方向性結合器４７４は、入力信号や出力信号のモニタリング等を行なう。図２１に示す回路では、例えば、スイッチの切り替えにより、ミキサー４７２により出力信号を交流信号とミキシングしてディジタル・プレディストーション回路４７１に送出することが可能である。

以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。

上記の説明に関し、更に以下の付記を開示する。
（付記１）
ダイヤモンド基板と、
前記ダイヤモンド基板の上にアモルファスカーボンを含む材料により形成された緩衝層と、
前記緩衝層の上に窒化物半導体により形成された窒化物半導体層と、
を有することを特徴とする半導体装置。
（付記２）
前記緩衝層は、炭素が９０ａｔｍ％以上含まれているアモルファスカーボン膜であることを特徴とする付記１に記載の半導体装置。
（付記３）
前記緩衝層における炭素間のｓｐ２結合の数とｓｐ３結合の数との関係は、
ｓｐ２≦ｓｐ３であることを特徴とする付記１または２に記載の半導体装置。
（付記４）
前記ダイヤモンド基板は、単結晶ダイヤモンド、または、多結晶ダイヤモンドを含むものにより形成されていることを特徴とする付記１から３のいずれかに記載の半導体装置。
（付記５）
前記窒化物半導体層は、
前記緩衝層の上に窒化物半導体により形成された第１の半導体層と、
前記第１の半導体層の上に、窒化物半導体により形成された第２の半導体層と、
を有することを特徴とする付記１から４のいずれかに記載の半導体装置。
（付記６）
前記第１の半導体層は、ＧａＮを含む材料により形成されており、
前記第２の半導体層は、ＡｌＧａＮを含む材料により形成されていることを特徴とする付記５に記載の半導体装置。
（付記７）
前記第１の半導体層は、ＧａＮを含む材料により形成されており、
前記第２の半導体層は、ＩｎＡｌＧａＮ、または、ＩｎＡｌＮを含む材料により形成されていることを特徴とする付記５に記載の半導体装置。
（付記８）
前記窒化物半導体層の上には、ゲート電極、ソース電極及びドレイン電極が形成されていることを特徴とする付記１から７のいずれかに記載の半導体装置。
（付記９）
付記１から８のいずれかに記載の半導体装置を有することを特徴とする電源装置。
（付記１０）
付記１から８のいずれかに記載の半導体装置を有することを特徴とする増幅器。
（付記１１）
基板の上に窒化物半導体により窒化物半導体層を形成する工程と、
前記窒化物半導体層より前記基板を除去する工程と、
ダイヤモンド基板の上にアモルファスカーボンを含む材料により緩衝層を形成する工程と、
前記緩衝層と、前記基板の除去された前記窒化物半導体層とを接合する工程と、
を有することを特徴とする半導体装置の製造方法。
（付記１２）
前記緩衝層は、前記ダイヤモンド基板の上に、アモルファスダイヤモンド膜を成膜することにより形成されていることを特徴とする付記１１に記載の半導体装置の製造方法。
（付記１３）
前記緩衝層は、前記ダイヤモンド基板の表面にイオンを注入しアモルファス化させることにより形成されていることを特徴とする付記１１に記載の半導体装置の製造方法。
（付記１４）
前記接合は直接接合であることを特徴とする付記１１から１３のいずれかに記載の半導体装置の製造方法。
（付記１５）
前記緩衝層は、炭素が９０ａｔｍ％以上含まれているアモルファスカーボン膜であることを特徴とする付記１１から１４のいずれかに記載の半導体装置の製造方法。
（付記１６）
前記緩衝層における炭素間のｓｐ２結合の数とｓｐ３結合の数との関係は、
ｓｐ２≦ｓｐ３であることを特徴とする付記１１から１５のいずれかに記載の半導体装置の製造方法。
（付記１７）
前記ダイヤモンド基板は、単結晶ダイヤモンド、または、多結晶ダイヤモンドを含むものにより形成されていることを特徴とする付記１１から１６のいずれかに記載の半導体装置の製造方法。
（付記１８）
前記窒化物半導体層を形成する工程は、
前記緩衝層の上に、窒化物半導体により第１の半導体層を形成する工程と、
前記第１の半導体層の上に、窒化物半導体により第２の半導体層を形成する工程と、
を有することを特徴とする付記１１から１７のいずれかに記載の半導体装置の製造方法。
（付記１９）
前記第１の半導体層は、ＧａＮを含む材料により形成されており、
前記第２の半導体層は、ＡｌＧａＮを含む材料により形成されていることを特徴とする付記１８に記載の半導体装置の製造方法。
（付記２０）
前記第１の半導体層は、ＧａＮを含む材料により形成されており、
前記第２の半導体層は、ＩｎＡｌＧａＮ、または、ＩｎＡｌＮを含む材料により形成されていることを特徴とする付記１８に記載の半導体装置の製造方法。
（付記２１）
前記窒化物半導体層の上に、ゲート電極を形成する工程と、
前記窒化物半導体層の上に、ソース電極及びドレイン電極を形成する工程と、
を有することを特徴とする付記１１から２０のいずれかに記載の半導体装置の製造方法。

１０ 基板
２０ 緩衝層
３０ バッファ層
３１ 電子走行層（第１の半導体層）
３１ａ ２ＤＥＧ
３２ スペーサ層
３３ 電子供給層（第２の半導体層）
３４ キャップ層
４１ ゲート電極
４２ ソース電極
４３ ドレイン電極
５０ 保護膜

Claims (4)

1. 基板の上に窒化物半導体により窒化物半導体層を形成する工程と、
   前記窒化物半導体層より前記基板を除去する工程と、
   ダイヤモンド基板の上にアモルファスカーボンを含む材料により緩衝層を形成する工程と、
   前記緩衝層と、前記基板の除去された前記窒化物半導体層とを接合する工程と、
   を有することを特徴とする半導体装置の製造方法。
2. 前記緩衝層は、前記ダイヤモンド基板の上に、アモルファスダイヤモンド膜を成膜することにより形成されていることを特徴とする請求項１に記載の半導体装置の製造方法。
3. 前記緩衝層は、前記ダイヤモンド基板の表面にイオンを注入しアモルファス化させることにより形成されていることを特徴とする請求項１に記載の半導体装置の製造方法。
4. 前記接合は直接接合であることを特徴とする請求項１から３のいずれかに記載の半導体装置の製造方法。

Images