JP6623684B2 - 半導体装置及びその製造方法、電源装置、高周波増幅器 - Google Patents
半導体装置及びその製造方法、電源装置、高周波増幅器 Download PDFInfo
- Publication number
- JP6623684B2 JP6623684B2 JP2015213112A JP2015213112A JP6623684B2 JP 6623684 B2 JP6623684 B2 JP 6623684B2 JP 2015213112 A JP2015213112 A JP 2015213112A JP 2015213112 A JP2015213112 A JP 2015213112A JP 6623684 B2 JP6623684 B2 JP 6623684B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- layer
- carrier
- forming
- impurity element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 155
- 238000004519 manufacturing process Methods 0.000 title claims description 37
- 239000012535 impurity Substances 0.000 claims description 254
- 125000006850 spacer group Chemical group 0.000 claims description 78
- 150000002500 ions Chemical class 0.000 claims description 47
- 238000000034 method Methods 0.000 claims description 39
- 230000004913 activation Effects 0.000 claims description 32
- 238000000137 annealing Methods 0.000 claims description 31
- 238000005468 ion implantation Methods 0.000 claims description 27
- 230000003213 activating effect Effects 0.000 claims description 20
- 230000004048 modification Effects 0.000 description 41
- 238000012986 modification Methods 0.000 description 41
- 239000000758 substrate Substances 0.000 description 24
- 229910002704 AlGaN Inorganic materials 0.000 description 13
- 239000003990 capacitor Substances 0.000 description 12
- 239000007789 gas Substances 0.000 description 12
- 238000005530 etching Methods 0.000 description 7
- 239000000969 carrier Substances 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 230000009467 reduction Effects 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000000460 chlorine Substances 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 239000012299 nitrogen atmosphere Substances 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 238000007789 sealing Methods 0.000 description 4
- 239000003795 chemical substances by application Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 238000003780 insertion Methods 0.000 description 3
- 230000037431 insertion Effects 0.000 description 3
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000002109 crystal growth method Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 229910052711 selenium Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 230000002269 spontaneous effect Effects 0.000 description 2
- 229910052717 sulfur Inorganic materials 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 2
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 2
- 230000005533 two-dimensional electron gas Effects 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 238000010306 acid treatment Methods 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
- H01L21/26546—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3252—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using multiple parallel paths between input and output
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
- H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4901—Structure
- H01L2224/4903—Connectors having different sizes, e.g. different diameters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/204—A hybrid coupler being used at the output of an amplifier circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/333—A frequency modulator or demodulator being used in the amplifier circuit
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Nonlinear Science (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Junction Field-Effect Transistors (AREA)
- Power Conversion In General (AREA)
Description
このため、GaNを電子走行層とするGaN系HEMT(High Electron Mobility Transistor;高電子移動度トランジスタ)の開発が活発である。
InAlN/GaN−HEMTでは、InAlNの大きな自発分極のために、従来のAlGaN/GaN−HEMTよりも高濃度の2次元電子ガス(2DEG:Dimensional electron gas)が得られるため、シートキャリア濃度を高くすることが可能である。このため、デバイスの低抵抗化が期待できる。
なお、ここでは、電子供給層にInAlN層を用いる場合の課題として説明しているが、これに限られるものではなく、キャリア供給層にInXAlYGa(1−X−Y)N(0<X<1、0<Y<1、0<X+Y≦1)層を用いる場合にも同様の課題がある。
ナー不純物元素の濃度が高い第2領域及び第3領域とを有するキャリア走行層と、キャリア走行層の上方に設けられ、第2領域及び第3領域よりもドナー不純物元素の濃度が低いInXAlYGa(1−X−Y)N(0<X<1、0<Y<1、0<X+Y≦1)のキャリア供給層と、第2領域の上方に設けられたソース電極と、第3領域の上方に設けられたドレイン電極と、キャリア供給層の上方であって、ソース電極とドレイン電極との間に設けられたゲート電極とを備える。キャリア供給層は、キャリア走行層の第2領域とソース電極との間、及び、キャリア走行層の第3領域とドレイン電極との間で、キャリア走行層の第2領域及び第3領域よりもドナー不純物元素の濃度が低くなっている。
また、本半導体装置の製造方法は、第1領域と、第1領域よりもドナー不純物元素の濃度が高い第2領域及び第3領域とを有するキャリア走行層を形成する工程と、キャリア走行層の上方に、第2領域及び第3領域よりもドナー不純物元素の濃度が低いIn X Al Y Ga (1−X−Y) N(0<X<1、0<Y<1、0<X+Y≦1)のキャリア供給層を形成する工程と、第2領域の上方にソース電極を形成し、第3領域の上方にドレイン電極を形成する工程と、キャリア供給層の上方であって、ソース電極とドレイン電極との間にゲート電極を形成する工程とを含み、キャリア供給層を形成する工程の前に、キャリア走行層の上方に、第1領域と、第1領域よりもドナー不純物元素の濃度が高い第2領域及び第3領域とを有するスペーサ層を形成する工程を含み、キャリア走行層を形成する工程及びスペーサ層を形成する工程は、キャリア走行層の第2領域及び第3領域、及び、スペーサ層の第2領域及び第3領域にドナー不純物元素をイオン注入するイオン注入工程と、イオン注入されたドナー不純物元素のイオンを活性化する活性化アニール工程とを含む。
また、本半導体装置の製造方法は、第1領域と、第1領域よりもドナー不純物元素の濃度が高い第2領域及び第3領域とを有するキャリア走行層を形成する工程と、キャリア走行層の上方に、第2領域及び第3領域よりもドナー不純物元素の濃度が低いIn X Al Y Ga (1−X−Y) N(0<X<1、0<Y<1、0<X+Y≦1)のキャリア供給層を形成する工程と、第2領域の上方にソース電極を形成し、第3領域の上方にドレイン電極を形成する工程と、キャリア供給層の上方であって、ソース電極とドレイン電極との間にゲート電極を形成する工程とを含み、キャリア供給層を形成する工程の前に、キャリア走行層の上方にスペーサ層を形成する工程を含み、キャリア走行層を形成する工程及びスペーサ層を形成する工程は、キャリア走行層の第2領域及び第3領域にドナー不純物元素をイオン注入するイオン注入工程と、イオン注入されたドナー不純物元素のイオンを活性化することができる温度でスペーサ層を形成する工程を含む。
[第1実施形態]
まず、第1実施形態にかかる半導体装置及びその製造方法について、図1〜図10を参照しながら説明する。
本半導体装置は、例えば図1に示すように、基板1と、基板1の上方に設けられ、電子走行層であるGaN層(GaN電子走行層;GaNチャネル層)3及び電子供給層であるInAlN層(InAlN電子供給層)5を含む半導体積層構造6とを備える。
ここでは、基板1は、例えばSiC基板である。なお、基板1としては、Si基板、SiC基板、サファイア基板、GaN基板などを用いることができる。
また、本半導体装置は、合金散乱を抑制し、シート抵抗が高くなるのを抑制するために、電子走行層3と電子供給層5との間に、スペーサ層(ここではAlNスペーサ層)4を備える。つまり、本半導体装置は、基板1の上方に、GaN電子走行層3、AlNスペーサ層4、InAlN電子供給層5を含む半導体積層構造6を備える。ここでは、基板1上に、バッファ層2、GaN電子走行層3、AlNスペーサ層4、InAlN電子供給層5が積層された構造になっている。ここで、電子走行層であるGaN層3、スペーサ層であるAlN層4、電子供給層であるInAlN層5は、いずれもアンドープの半導体層である。なお、スペーサ層4はAlGaN層でも良い。
特に、本実施形態では、半導体積層構造6は、ソース電極7及びドレイン電極8の下方のInAlN電子供給層5以外の部分に、それ以外の部分よりもドナーとなる不純物元素(ドナー不純物元素)の濃度が高い高濃度不純物領域10を備える。
ところで、ここでは、ドナー不純物元素は、Siである。なお、ドナー不純物元素は、これに限られるものではなく、Si、O、S、Ge、Te、Seのいずれかであれば良い。
InAlN/GaN−HEMTでは、InAlNの大きな自発分極のために、従来のAlGaN/GaN−HEMTよりも高濃度の2DEGが得られるため、シートキャリア濃度を高くすることが可能である。このため、デバイスの低抵抗化が期待できる。
しかしながら、InAlNを用いると、オーミック電極であるソース電極及びドレイン電極との間でショットキー障壁の高さが高くなり、コンタクト抵抗が高くなるため、良好なオーミックコンタクトを得るのが難しく、デバイスの低抵抗化を実現することができない。
しかしながら、InAlN電子供給層を薄層化すると、薄層化した箇所のシート抵抗(Rsh)が高くなってしまう(図2中、実線B参照)。つまり、InAlN電子供給層の薄層化によってコンタクト抵抗を低減しても、オーミック電極を形成した箇所のシート抵抗が高くなってしまうため、結局、デバイスの低抵抗化を実現することができない。
このように、コンタクト抵抗の低減とシート抵抗の低減にはトレードオフの関係がある。
特に、上述のような高濃度不純物領域10を設けることで、コンタクト抵抗を低減するためにInAlN電子供給層5を例えば約3nm以下の厚さに薄層化する場合であっても、図2中、実線Aで示すように、シート抵抗(Rsh)が高くなってしまうのを抑制することができる。このため、コンタクト抵抗を低減しながら、シート抵抗が高くなってしまうのを抑制することができ、デバイスの低抵抗化を実現することができる。なお、図2中、電子供給層であるInAlN層の厚さ(InAlN thickness)は、ソース電極7及びドレイン電極8の直下の部分の厚さである。また、高濃度不純物領域10としてのSiイオン注入領域におけるSiのドーピング濃度は、約1×1019cm−3である。
まず、図3(A)に示すように、成長用基板としてのSiC基板1上に、例えば有機金属化学堆積(MOCVD;Metal Organic Chemical Vapor Deposition)法によって、バッファ層2としてAlN層を例えば厚さ約200nm程度成長する。
次いで、GaN電子走行層3上に、例えばMOCVD法によって、スペーサ層としてAlN層4を例えば厚さ約2nm程度成長する。
ここで、AlN層は、トリメチルアルミニウム(TMAl)ガスとアンモニア(NH3)ガスを成長炉内に供給することによって形成する。また、GaN層は、トリメチルガリウム(TMGa)ガスとNH3ガスを成長炉内に供給することにより形成する。
本実施形態では、この高濃度不純物領域10を形成する工程は、電子走行層3及びスペーサ層4のソース電極7及びドレイン電極8を形成する領域の下方の部分にドナー不純物元素をイオン注入するイオン注入工程と、イオン注入されたドナー不純物元素のイオンを活性化する活性化アニール工程とを含む。
具体的には、まず、成長炉内からウェハを取り出し、例えばフォトレジストによってレジストパターンを形成し、図3(B)に示すように、オーミック電極であるソース電極7及びドレイン電極8を形成する領域の直下のAlNスペーサ層4及びGaN電子走行層3の一部にドナー不純物となるSiをイオン注入する。ここでは、Siイオンの加速エネルギーは、例えば約20keV、ドーズ量は例えば約1×1013/cm2である。
このようにして、ソース電極7及びドレイン電極8を形成する領域の下方のInAlN電子供給層5以外の部分であるAlNスペーサ層4及びGaN電子走行層3の一部に、それ以外の部分よりもドナー不純物元素であるSiの濃度が高いSiイオン注入領域10を形成する。このように、本実施形態では、高濃度不純物領域10を形成する工程は、電子走行層3のソース電極7及びドレイン電極8を形成する領域の下方の部分にドナー不純物元素をイオン注入するイオン注入工程と、イオン注入されたドナー不純物元素のイオンを活性化する活性化アニール工程とを含む。
ここで、InAlN層はTMAlガスとトリメチルインジウム(TMIn)ガス、NH3ガスを成長炉内に供給することによって形成する。
このようにしているのは、以下の理由による。
例えば、ドナー不純物元素としてSiをイオン注入する場合、Siイオンを活性化する活性化アニールは約1100℃程度で行なうことになるが、InAlN層は、約900℃程度でInが脱離してしまい、ダメージを受けることになる。このため、InAlN層を電子供給層に用いる場合、Siイオン注入技術を適用して高濃度不純物領域を形成するのは難しい。
そこで、上述のように、電子供給層としてのInAlN層5を成長する前に、イオン注入されたドナー不純物元素のイオンを活性化する活性化アニールを行なうようにしている。これにより、InAlN層を電子供給層5に用いる場合であっても、活性化アニールによってInAlN層5にダメージを与えることなく、高濃度不純物領域10を形成することが可能となる。例えば、InAlN層を電子供給層5に用いる場合に、Siイオン注入技術を適用して高濃度不純物領域10を形成することが可能となる。
このようにして、SiC基板1上に、AlNバッファ層2、GaN電子走行層3、AlNスペーサ層4、InAlN電子供給層5を積層した構造を有し、高濃度不純物領域10を備える半導体積層構造6を形成する。
本実施形態では、オーミック電極であるソース電極7及びドレイン電極8を形成する領域の下方(直下)のInAlN電子供給層5を薄層化してリセス構造12を形成する。
ここでは、InAlN電子供給層5は、ソース電極7及びドレイン電極8を形成する領域の直下を含む全体に設けられている。このため、ソース電極7及びドレイン電極8を形成する領域の直下のInAlN電子供給層5を、例えばRIE(Reactive Ion Etching)等のドライエッチングを行なって厚さ方向で部分的に除去して、それ以外の部分よりも薄くすることで、ソース電極7及びドレイン電極8を形成する領域にリセス構造12を形成する(リセスエッチング)。ここで、例えばRIE等のドライエッチングには、エッチングガスとして、例えばCl2、BCl3等の塩素系のガスを用いれば良い。
つまり、本実施形態では、電子供給層(キャリア供給層)5を形成する工程の後、ソース電極7及びドレイン電極8を形成する工程の前に、電子供給層5の電子走行層(キャリア走行層)3の第2領域(高濃度不純物領域10)及び第3領域(高濃度不純物領域10)の上方に設けられた部分をそれ以外の部分よりも薄くする工程を含む。
つまり、本実施形態の半導体装置の製造方法は、第2領域(高濃度不純物領域10)の上方にソース電極7を形成し、第3領域(高濃度不純物領域10)の上方にドレイン電極8を形成する工程と、電子供給層5の上方であって、ソース電極7とドレイン電極8との間にゲート電極9を形成する工程を含む。
ここで、ソース電極7及びドレイン電極8を構成するTi膜、Al膜の膜厚は、それぞれ、例えば約10nm、約200nmとし、ゲート電極9を構成するNi膜、Au膜の膜厚は、それぞれ、例えば約50nm、約300nmとすれば良い。
このようにして、本実施形態の半導体装置を製造することができる。
なお、本実施形態では、InAlNを電子供給層に用いたInAlN/GaN−HEMTを例に挙げて説明しているが、これに限られるものではなく、例えばInAlGaNなどを電子供給層に用いたInAlGaN/GaN−HEMTなどにも本発明を適用することができる。つまり、InXAlYGa(1−X−Y)N(0<X<1、0<Y<1、0<X+Y≦1)層を電子供給層に用いたInXAlYGa(1−X−Y)N(0<X<1、0<Y<1、0<X+Y≦1)/GaN−HEMTに本発明を適用することができる。
なお、上述の実施形態では、半導体積層構造6を、電子走行層3と電子供給層5との間にスペーサ層4を備えるものとしているが、これに限られるものではなく、例えば図4に示すように、スペーサ層4を備えないものとしても良い。この場合、高濃度不純物領域10は、電子走行層3のソース電極7及びドレイン電極8の下方の部分に設けられていれば良い。このように、高濃度不純物領域10は、少なくとも電子走行層3のソース電極7及びドレイン電極8の下方の部分に設けられていれば良い。つまり、半導体装置は、第1領域と、第1領域よりもドナー不純物元素の濃度が高い第2領域(高濃度不純物領域10)及び第3領域(高濃度不純物領域10)とを有する電子走行層(キャリア走行層)3と、電子走行層3の上方に設けられ、第2領域及び第3領域よりもドナー不純物元素の濃度が低いInXAlYGa(1−X−Y)N(0<X<1、0<Y<1、0<X+Y≦1)の電子供給層(キャリア供給層)5と、第2領域の上方に設けられたソース電極8と、第3領域の上方に設けられたドレイン電極8とを備えるものとすれば良い。
(第1変形例)
例えば、図5に示すように、半導体積層構造6を、電子走行層3と電子供給層5との間にスペーサ層4を備えるものとし、高濃度不純物領域10を、電子走行層5のソース電極7及びドレイン電極8の下方の部分に設けても良い。つまり、高濃度不純物領域10を、ソース電極7及びドレイン電極8の下方の電子走行層3に設け、スペーサ層4には設けないようにしても良い。このように、電子走行層(キャリア走行層)3と電子供給層(キャリア供給層)5との間に設けられ、第2領域(高濃度不純物領域10)及び第3領域(高濃度不純物領域10)よりもドナー不純物元素の濃度が低いスペーサ層4を備えるものとしても良い。なお、この場合、スペーサ層4は、電子走行層3の高濃度不純物領域10(第2領域及び第3領域)よりもドナー不純物元素の濃度が低くなっていることになる。ここで、「ドナー不純物元素の濃度が低くなっている」とは、ドナー不純物元素の濃度がゼロの場合、例えばアンドープの半導体層も含むものとする。これを第1変形例という。
この第1変形例の半導体装置は、以下のようにして製造することができる。
次に、上述の実施形態の場合と同様に、AlNバッファ層2上に、例えばMOCVD法によって、電子走行層としてGaN層3を例えば厚さ約1μm程度成長する。
ここでは、アンドープのGaN電子走行層3のソース電極7及びドレイン電極8の直下の部分にSiをイオン注入することによって、それ以外の部分よりもSiの濃度が高いSiイオン注入領域(高濃度不純物領域;n型領域)10を形成する。
このように、上述の実施形態の場合と同様に、電子供給層としてのInAlN層5を成長する前に、イオン注入されたドナー不純物元素のイオンを活性化する活性化アニールを行なうため、InAlN層を電子供給層5に用いる場合であっても、活性化アニールによってInAlN層5にダメージを与えることなく、高濃度不純物領域10を形成することが可能である。
このように、本第1変形例では、基板1の上方に、電子走行層であるGaN層3及び電子供給層であるInAlN層5を含む半導体積層構造6を形成する工程を含む。また、半導体積層構造6を形成する工程は、電子走行層3を形成する工程と、ソース電極7及びドレイン電極8を形成する領域の下方の電子供給層5以外の部分に、それ以外の部分よりもドナー不純物元素の濃度が高い高濃度不純物領域10を形成する工程と、電子供給層5を形成する工程とを含む。また、半導体積層構造6は、電子走行層3と電子供給層5との間にスペーサ層4を備え、半導体積層構造6を形成する工程は、スペーサ層4を形成する工程と、電子走行層3のソース電極7及びドレイン電極8を形成する領域の下方の部分にドナー不純物元素をイオン注入するイオン注入工程とを含み、イオン注入工程を行なった後に、イオン注入されたドナー不純物元素のイオンを活性化することができる温度でスペーサ層4を形成する工程を行ない、その後、電子供給層5を形成する工程を行ない、高濃度不純物領域10を形成する工程は、イオン注入工程と、イオン注入されたドナー不純物元素のイオンを活性化することができる温度で行なわれるスペーサ層4を形成する工程とを含む。
この第1変形例では、ソース電極7及びドレイン電極8を形成する領域の下方(直下)のInAlN電子供給層5を薄層化してリセス構造12を形成する。
このように、この第1変形例では、電子供給層5を形成する工程の後、ソース電極7及びドレイン電極8を形成する工程の前に、電子供給層5のソース電極7及びドレイン電極8を形成する領域の下方の部分をそれ以外の部分よりも薄くする工程を含む。
このようにして、InAlN電子供給層5のソース電極7及びドレイン電極8を形成する領域の下方の部分をそれ以外の部分よりも薄くすることで、コンタクト抵抗を低減することができる。そして、このようにしてInAlN電子供給層5を薄層化してコンタクト抵抗を低減する場合でも、上述のような高濃度不純物領域10が設けられているため、シート抵抗が高くなってしまうのを抑制することができ、デバイスの低抵抗化を実現することができる。
また、上述の実施形態では、電子供給層5を、ソース電極7及びドレイン電極8の下方を含む全体に設け、ソース電極7及びドレイン電極8の下方の部分がそれ以外の部分よりも薄くなるようにしているが、これに限られるものではない。
(第2変形例)
例えば、図7に示すように、電子供給層5のソース電極7及びドレイン電極8の下方の部分を除去して、ソース電極7及びドレイン電極8の下方に電子供給層5が存在しないようにして良い。つまり、電子供給層5を、ソース電極7及びドレイン電極8の下方以外の部分に設けるようにしても良い。これを第2変形例という。
このように、上述の実施形態では、電子供給層5を形成する工程の後、ソース電極7及びドレイン電極8を形成する工程の前に、電子供給層5のソース電極7及びドレイン電極8を形成する領域の下方の部分をそれ以外の部分よりも薄くする工程を含むものとしているが、これに限られるものではなく、例えば、電子供給層5を形成する工程の後、ソース電極7及びドレイン電極8を形成する工程の前に、電子供給層5のソース電極7及びドレイン電極8を形成する領域の下方の部分を除去する工程を含むものとしても良い。
まず、図8(A)に示すように、上述の実施形態の場合と同様に、SiC基板1上に、バッファ層2としてAlN層、電子走行層3としてGaN層、スペーサ層4としてAlN層を成長する。
次に、図8(B)、図8(C)に示すように、上述の実施形態の場合と同様に、ソース電極7及びドレイン電極8を形成する領域(オーミック電極形成予定領域)の下方(直下)の電子供給層5以外の部分に、それ以外の部分よりもドナー不純物元素の濃度が高い高濃度不純物領域(Siイオン注入領域)10を形成する。
続いて、図8(C)に示すように、例えばCVD法によって、保護膜としてSiN膜11を厚さ約200nm程度成膜し、イオン注入されたSiイオンを活性化する活性化アニールとして、例えば窒素雰囲気中で約1100℃の熱処理を約2分間行なう。
このようにして、SiC基板1上に、AlNバッファ層2、GaN電子走行層3、AlNスペーサ層4、InAlN電子供給層5を積層した構造を有し、高濃度不純物領域10を備える半導体積層構造6を形成する。
この第2変形例では、ソース電極7及びドレイン電極8を形成する領域の下方(直下)のInAlN電子供給層5を除去してリセス構造12を形成する。
ここでは、InAlN電子供給層5は、ソース電極7及びドレイン電極8を形成する領域の直下を含む全体に設けられている。このため、ソース電極7及びドレイン電極8を形成する領域の直下のInAlN電子供給層5の厚さ方向の全体を、例えばRIE(Reactive Ion Etching)等のドライエッチングを行なって除去することで、ソース電極7及びドレイン電極8を形成する領域にリセス構造12を形成する(リセスエッチング)。ここで、例えばRIE等のドライエッチングには、エッチングガスとして、例えばCl2、BCl3等の塩素系のガスを用いれば良い。
このように、この第2変形例では、電子供給層5を形成する工程の後、ソース電極7及びドレイン電極8を形成する工程の前に、電子供給層5のソース電極7及びドレイン電極8を形成する領域の下方の部分を除去する工程を含む。つまり、この第2変形例では、電子供給層(キャリア供給層)5を形成する工程の後、ソース電極7及びドレイン電極8を形成する工程の前に、電子供給層5の電子走行層(キャリア走行層)3の第2領域(高濃度不純物領域10)及び第3領域(高濃度不純物領域10)の上方に設けられた部分を除去する工程を含む。
このようにして、第2変形例の半導体装置を製造することができる。
なお、この第2変形例では、上述の実施形態の変形例として説明しているが、本変形例は、上述の第1変形例にも適用することができる。つまり、上述の第1変形例のものにおいて、この第2変形例と同様に、オーミック電極であるソース電極7及びドレイン電極8を形成する領域の下方のInAlN電子供給層5を除去して(例えばInAlN電子供給層5からGaN電子走行層3の途中まで除去して)リセス構造12を形成しても良い。
(第3変形例)
また、例えば、図9に示すように、電子供給層5の全体の厚さが薄くなっていても良い。つまり、電子供給層5を、ソース電極7及びドレイン電極8の下方を含む全体に設け、全体の厚さを約3nm以下としても良い。この場合、電子供給層(キャリア供給層)5を、電子走行層(キャリア走行層)3の第1領域の上方に設けられた第1領域と、電子走行層3の第2領域(高濃度不純物領域10)とソース電極7との間に設けられた第2領域と、電子走行層3の第3領域(高濃度不純物領域10)とドレイン電極8との間に設けられた第3領域とを備えるものとし、電子供給層5の第1領域、第2領域及び第3領域の厚さを3nm以下とすれば良い。これを第3変形例という。
例えば、高周波特性の向上のためにゲート電極9の直下のInAlN電子供給層5を薄くすべく、InAlN電子供給層5の全体の厚さを約3nm以下とする場合、上述の実施例や変形例のようにリセスエッチングを行なわなくても、ソース電極7及びドレイン電極8の下方のInAlN電子供給層5の厚さは十分に薄いため、コンタクト抵抗を低減することができ、さらに高濃度不純物領域10を設けることで、シート抵抗が高くなってしまうのを抑制することができ、デバイスの低抵抗化を実現することができる。
まず、図10(A)に示すように、上述の実施形態の場合と同様に、SiC基板1上に、バッファ層2としてAlN層、電子走行層3としてGaN層、スペーサ層4としてAlN層を成長する。
次に、図10(B)、図10(C)に示すように、上述の実施形態の場合と同様に、ソース電極7及びドレイン電極8を形成する領域(オーミック電極形成予定領域)の下方(直下)の電子供給層5以外の部分に、それ以外の部分よりもドナー不純物元素の濃度が高い高濃度不純物領域(Siイオン注入領域)10を形成する。
続いて、図10(C)に示すように、例えばCVD法によって、保護膜としてSiN膜11を厚さ約200nm程度成膜し、イオン注入されたSiイオンを活性化する活性化アニールとして、例えば窒素雰囲気中で約1100℃の熱処理を約2分間行なう。
このようにして、SiC基板1上に、AlNバッファ層2、GaN電子走行層3、AlNスペーサ層4、InAlN電子供給層5を積層した構造を有し、高濃度不純物領域10を備える半導体積層構造6を形成する。
このようにして、第3変形例の半導体装置を製造することができる。
なお、この第3変形例では、上述の実施形態の変形例として説明しているが、本変形例は、上述の第1変形例や第2変形例にも適用することができる。つまり、上述の第1変形例のものにおいて、この第3変形例と同様に、電子供給層5を、ソース電極7及びドレイン電極8の下方を含む全体に設け、全体の厚さを約3nm以下としても良い。また、この第3変形例のものにおいて、上述の第2変形例と同様に、オーミック電極であるソース電極7及びドレイン電極8を形成する領域の下方のInAlN電子供給層5を除去して(例えばInAlN電子供給層5からGaN電子走行層3の途中まで除去して)リセス構造12を形成しても良い。さらに、AlNスペーサ層4を例えば1nm程度の厚さに薄くしても良い。
[第2実施形態]
次に、第2実施形態にかかる半導体装置及びその製造方法、電源装置について、図11、図12を参照しながら説明する。
以下、ディスクリートパッケージを例に挙げて説明する。
本半導体装置は、図11に示すように、上述の第1実施形態及び各変形例のいずれかの半導体チップ34を搭載するステージ30と、ゲートリード37と、ソースリード39と、ドレインリード38と、ボンディングワイヤ36(ここではAlワイヤ)と、封止樹脂40とを備える。なお、封止樹脂をモールド樹脂ともいう。
ここでは、半導体チップ34の基板裏面がダイアタッチ剤35(ここでははんだ)によって固定されたステージ30は、ドレインリード38と電気的に接続されている。なお、これに限られるものではなく、ステージ30がソースリード39と電気的に接続されるようにしても良い。
まず、上述の第1実施形態及び各変形例のいずれかの半導体チップ34(InAlN/GaN−HEMT)を、例えばダイアタッチ剤35(ここでははんだ)を用いてリードフレームのステージ30上に固定する。
その後、例えばトランスファーモールド法によって樹脂封止を行なった後、リードフレームを切り離す。
なお、ここでは、半導体チップ34の各パッド31〜33を、ワイヤボンディングのためのボンディングパッドとして用いたディスクリートパッケージを例に挙げて説明しているが、これに限られるものではなく、他の半導体パッケージであっても良い。例えば、半導体チップの各パッドを、例えばフリップチップボンディングなどのワイヤレスボンディングのためのボンディングパッドとして用いた半導体パッケージであっても良い。また、ウエハレベルパッケージであっても良い。また、ディスクリートパッケージ以外の半導体パッケージであっても良い。
以下、サーバに用いられる電源装置に備えられるPFC(power factor correction)回路に、上述の半導体パッケージに含まれるInAlN/GaN−HEMTを用いる場合を例に挙げて説明する。
ここでは、本PFC回路は、回路基板上に、ダイオードブリッジ56、チョークコイル52、第1コンデンサ54、上述の半導体パッケージに含まれるトランジスタ51、ダイオード53、及び、第2コンデンサ55が実装されて構成されている。
なお、ここでは、上述の半導体装置(InAlN/GaN−HEMT又はInAlN/GaN−HEMTを含む半導体パッケージ)を、サーバに用いられる電源装置に備えられるPFC回路に用いる場合を例に挙げて説明しているが、これに限られるものではない。例えば、上述の半導体装置(InAlN/GaN−HEMT又はInAlN/GaN−HEMTを含む半導体パッケージ)を、サーバ以外のコンピュータなどの電子機器(電子装置)に用いても良い。また、上述の半導体装置(半導体パッケージ)を、電源装置に備えられる他の回路(例えばDC−DCコンバータなど)に用いても良い。
[第3実施形態]
次に、第3実施形態にかかる高周波増幅器について、図13を参照しながら説明する。
本高周波増幅器は、図13に示すように、ディジタル・プレディストーション回路41と、ミキサー42a,42bと、パワーアンプ43とを備えて構成される。なお、パワーアンプを、単にアンプともいう。
ミキサー42a,42bは、非線形歪みが補償された入力信号と交流信号をミキシングするものである。
パワーアンプ43は、交流信号とミキシングされた入力信号を増幅するものであり、上述の第1実施形態及び各変形例のいずれかの半導体装置、即ち、InAlN/GaN−HEMTを含む半導体チップを備える。なお、半導体チップをHEMTチップ又はトランジスタチップともいう。
したがって、本実施形態にかかる高周波増幅器によれば、上述の第1実施形態及び各変形例にかかる半導体装置を、パワーアンプ43に適用しているため、信頼性の高い高周波増幅器を実現することができるという利点がある。
[その他]
なお、本発明は、上述した各実施形態及び各変形例に記載した構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することが可能である。
(付記1)
第1領域と、前記第1領域よりもドナー不純物元素の濃度が高い第2領域及び第3領域とを有するキャリア走行層と、
前記キャリア走行層の上方に設けられ、前記第2領域及び前記第3領域よりもドナー不純物元素の濃度が低いInXAlYGa(1−X−Y)N(0<X<1、0<Y<1、0<X+Y≦1)のキャリア供給層と、
前記第2領域の上方に設けられたソース電極と、
前記第3領域の上方に設けられたドレイン電極と、
前記キャリア供給層の上方であって、前記ソース電極と前記ドレイン電極との間に設けられたゲート電極とを備えることを特徴とする半導体装置。
前記キャリア走行層と前記キャリア供給層との間に設けられ、第1領域と、前記第1領域よりもドナー不純物元素の濃度が高い第2領域及び第3領域とを有するスペーサ層を備え、
前記ソース電極は、前記キャリア走行層の前記第2領域及び前記スペーサ層の前記第2領域の上方に設けられており、
前記ドレイン電極は、前記キャリア走行層の前記第3領域及び前記スペーサ層の前記第3領域の上方に設けられていることを特徴とする、付記1に記載の半導体装置。
前記キャリア走行層と前記キャリア供給層との間に設けられ、前記第2領域及び前記第3領域よりもドナー不純物元素の濃度が低いスペーサ層を備えることを特徴とする、付記1に記載の半導体装置。
(付記4)
前記キャリア供給層は、前記キャリア走行層の前記第1領域の上方に設けられた第1領域と、前記キャリア走行層の前記第2領域と前記ソース電極との間に設けられた第2領域と、前記キャリア走行層の前記第3領域と前記ドレイン電極との間に設けられた第3領域とを備え、
前記キャリア供給層の前記第2領域及び前記第3領域は、前記キャリア供給層の前記第1領域よりも薄くなっていることを特徴とする、付記1〜3のいずれか1項に記載の半導体装置。
前記キャリア供給層の前記第2領域及び前記第3領域の厚さは、3nm以下であることを特徴とする、付記4に記載の半導体装置。
(付記6)
前記キャリア供給層は、前記キャリア走行層の前記第1領域の上方に設けられていることを特徴とする、付記1〜3のいずれか1項に記載の半導体装置。
前記キャリア供給層は、前記キャリア走行層の前記第1領域の上方に設けられた第1領域と、前記キャリア走行層の前記第2領域と前記ソース電極との間に設けられた第2領域と、前記キャリア走行層の前記第3領域と前記ドレイン電極との間に設けられた第3領域とを備え、
前記キャリア供給層の前記第1領域、前記第2領域及び前記第3領域の厚さは、3nm以下であることを特徴とする、付記1〜3のいずれか1項に記載の半導体装置。
前記ドナー不純物元素は、Si、O、S、Ge、Te、Seのいずれかであることを特徴とする、付記1〜7のいずれか1項に記載の半導体装置。
(付記9)
トランジスタを備え、
前記トランジスタは、
第1領域と、前記第1領域よりもドナー不純物元素の濃度が高い第2領域及び第3領域とを有するキャリア走行層と、
前記キャリア走行層の上方に設けられ、前記第2領域及び前記第3領域よりもドナー不純物元素の濃度が低いInXAlYGa(1−X−Y)N(0<X<1、0<Y<1、0<X+Y≦1)のキャリア供給層と、
前記第2領域の上方に設けられたソース電極と、
前記第3領域の上方に設けられたドレイン電極と、
前記キャリア供給層の上方であって、前記ソース電極と前記ドレイン電極との間に設けられたゲート電極とを備えることを特徴とする電源装置。
入力信号を増幅するアンプを備え、
前記アンプは、トランジスタを含み、
前記トランジスタは、
第1領域と、前記第1領域よりもドナー不純物元素の濃度が高い第2領域及び第3領域とを有するキャリア走行層と、
前記キャリア走行層の上方に設けられ、前記第2領域及び前記第3領域よりもドナー不純物元素の濃度が低いInXAlYGa(1−X−Y)N(0<X<1、0<Y<1、0<X+Y≦1)のキャリア供給層と、
前記第2領域の上方に設けられたソース電極と、
前記第3領域の上方に設けられたドレイン電極と、
前記キャリア供給層の上方であって、前記ソース電極と前記ドレイン電極との間に設けられたゲート電極とを備えることを特徴とする高周波増幅器。
第1領域と、前記第1領域よりもドナー不純物元素の濃度が高い第2領域及び第3領域とを有するキャリア走行層を形成する工程と、
前記キャリア走行層の上方に、前記第2領域及び前記第3領域よりもドナー不純物元素の濃度が低いInXAlYGa(1−X−Y)N(0<X<1、0<Y<1、0<X+Y≦1)のキャリア供給層を形成する工程と、
前記第2領域の上方にソース電極を形成し、前記第3領域の上方にドレイン電極を形成する工程と、
前記キャリア供給層の上方であって、前記ソース電極と前記ドレイン電極との間にゲート電極を形成する工程とを含むことを特徴とする半導体装置の製造方法。
前記キャリア走行層を形成する工程は、前記第2領域及び前記第3領域に前記ドナー不純物元素をイオン注入するイオン注入工程と、イオン注入された前記ドナー不純物元素のイオンを活性化する活性化アニール工程とを含むことを特徴とする、付記11に記載の半導体装置の製造方法。
前記キャリア供給層を形成する工程の前に、前記キャリア走行層の上方に、第1領域と、前記第1領域よりもドナー不純物元素の濃度が高い第2領域及び第3領域とを有するスペーサ層を形成する工程を含み、
前記キャリア走行層を形成する工程及び前記スペーサ層を形成する工程は、前記キャリア走行層の前記第2領域及び前記第3領域、及び、前記スペーサ層の前記第2領域及び前記第3領域に前記ドナー不純物元素をイオン注入するイオン注入工程と、イオン注入された前記ドナー不純物元素のイオンを活性化する活性化アニール工程とを含むことを特徴とする、付記11に記載の半導体装置の製造方法。
前記キャリア供給層を形成する工程の前に、前記キャリア走行層の上方にスペーサ層を形成する工程を含み、
前記キャリア走行層を形成する工程及び前記スペーサ層を形成する工程は、前記キャリア走行層の前記第2領域及び前記第3領域に前記ドナー不純物元素をイオン注入するイオン注入工程と、イオン注入された前記ドナー不純物元素のイオンを活性化することができる温度で前記スペーサ層を形成する工程を含むことを特徴とする、付記11に記載の半導体装置の製造方法。
前記キャリア供給層を形成する工程の後、前記ソース電極及び前記ドレイン電極を形成する工程の前に、前記キャリア供給層の前記キャリア走行層の前記第2領域及び前記第3領域の上方に設けられた部分をそれ以外の部分よりも薄くする工程を含むことを特徴とする、付記11〜14のいずれか1項に記載の半導体装置の製造方法。
前記キャリア供給層を形成する工程の後、前記ソース電極及び前記ドレイン電極を形成する工程の前に、前記キャリア供給層の前記キャリア走行層の前記第2領域及び前記第3領域の上方に設けられた部分を除去する工程を含むことを特徴とする、付記11〜14のいずれか1項に記載の半導体装置の製造方法。
前記キャリア供給層を形成する工程において、前記キャリア走行層の前記第1領域、前記第2領域及び前記第3領域の上方に、厚さが3nm以下である前記キャリア供給層を形成することを特徴とする、付記11〜14のいずれか1項に記載の半導体装置の製造方法。
2 バッファ層(AlN層)
3 電子走行層(GaN層;チャネル層)
4 スペーサ層(AlN層)
5 電子供給層(InAlN層)
6 半導体積層構造
7 ソース電極
8 ドレイン電極
9 ゲート電極
10 高濃度不純物領域(Siイオン注入領域)
11 保護膜(SiN膜)
12 リセス構造
30 ステージ
31 ゲートパッド
32 ソースパッド
33 ドレインパッド
34 半導体チップ
35 ダイアタッチ剤
36 ワイヤ
37 ゲートリード
38 ドレインリード
39 ソースリード
40 封止樹脂
41 ディジタル・プレディストーション回路
42a,42b ミキサー
43 パワーアンプ
51 AlGaN/GaN−HEMT
52 チョークコイル
53 ダイオード
54 第1コンデンサ
55 第2コンデンサ
56 ダイオードブリッジ
Claims (13)
- 第1領域と、前記第1領域よりもドナー不純物元素の濃度が高い第2領域及び第3領域とを有するキャリア走行層と、
前記キャリア走行層の上方に設けられ、前記第2領域及び前記第3領域よりもドナー不純物元素の濃度が低いInXAlYGa(1−X−Y)N(0<X<1、0<Y<1、0<X+Y≦1)のキャリア供給層と、
前記第2領域の上方に設けられたソース電極と、
前記第3領域の上方に設けられたドレイン電極と、
前記キャリア供給層の上方であって、前記ソース電極と前記ドレイン電極との間に設けられたゲート電極とを備え、
前記キャリア供給層は、前記キャリア走行層の前記第2領域と前記ソース電極との間、及び、前記キャリア走行層の前記第3領域と前記ドレイン電極との間で、前記キャリア走行層の前記第2領域及び前記第3領域よりもドナー不純物元素の濃度が低くなっていることを特徴とする半導体装置。 - 前記キャリア走行層と前記キャリア供給層との間に設けられ、第1領域と、前記第1領域よりもドナー不純物元素の濃度が高い第2領域及び第3領域とを有するスペーサ層を備え、
前記ソース電極は、前記キャリア走行層の前記第2領域及び前記スペーサ層の前記第2領域の上方に設けられており、
前記ドレイン電極は、前記キャリア走行層の前記第3領域及び前記スペーサ層の前記第3領域の上方に設けられていることを特徴とする、請求項1に記載の半導体装置。 - 前記キャリア走行層と前記キャリア供給層との間に設けられ、前記第2領域及び前記第3領域よりもドナー不純物元素の濃度が低いスペーサ層を備えることを特徴とする、請求項1に記載の半導体装置。
- 前記キャリア供給層は、前記キャリア走行層の前記第1領域の上方に設けられた第1領域と、前記キャリア走行層の前記第2領域と前記ソース電極との間に設けられた第2領域と、前記キャリア走行層の前記第3領域と前記ドレイン電極との間に設けられた第3領域とを備え、
前記キャリア供給層の前記第2領域及び前記第3領域は、前記キャリア供給層の前記第1領域よりも薄くなっていることを特徴とする、請求項1〜3のいずれか1項に記載の半導体装置。 - 前記キャリア供給層は、前記キャリア走行層の前記第1領域の上方に設けられた第1領域と、前記キャリア走行層の前記第2領域と前記ソース電極との間に設けられた第2領域と、前記キャリア走行層の前記第3領域と前記ドレイン電極との間に設けられた第3領域とを備え、
前記キャリア供給層の前記第1領域、前記第2領域及び前記第3領域の厚さは、3nm以下であることを特徴とする、請求項1〜3のいずれか1項に記載の半導体装置。 - トランジスタを備え、
前記トランジスタは、
第1領域と、前記第1領域よりもドナー不純物元素の濃度が高い第2領域及び第3領域とを有するキャリア走行層と、
前記キャリア走行層の上方に設けられ、前記第2領域及び前記第3領域よりもドナー不純物元素の濃度が低いInXAlYGa(1−X−Y)N(0<X<1、0<Y<1、0<X+Y≦1)のキャリア供給層と、
前記第2領域の上方に設けられたソース電極と、
前記第3領域の上方に設けられたドレイン電極と、
前記キャリア供給層の上方であって、前記ソース電極と前記ドレイン電極との間に設けられたゲート電極とを備え、
前記キャリア供給層は、前記キャリア走行層の前記第2領域と前記ソース電極との間、及び、前記キャリア走行層の前記第3領域と前記ドレイン電極との間で、前記キャリア走行層の前記第2領域及び前記第3領域よりもドナー不純物元素の濃度が低くなっていることを特徴とする電源装置。 - 入力信号を増幅するアンプを備え、
前記アンプは、トランジスタを含み、
前記トランジスタは、
第1領域と、前記第1領域よりもドナー不純物元素の濃度が高い第2領域及び第3領域とを有するキャリア走行層と、
前記キャリア走行層の上方に設けられ、前記第2領域及び前記第3領域よりもドナー不純物元素の濃度が低いInXAlYGa(1−X−Y)N(0<X<1、0<Y<1、0<X+Y≦1)のキャリア供給層と、
前記第2領域の上方に設けられたソース電極と、
前記第3領域の上方に設けられたドレイン電極と、
前記キャリア供給層の上方であって、前記ソース電極と前記ドレイン電極との間に設けられたゲート電極とを備え、
前記キャリア供給層は、前記キャリア走行層の前記第2領域と前記ソース電極との間、及び、前記キャリア走行層の前記第3領域と前記ドレイン電極との間で、前記キャリア走行層の前記第2領域及び前記第3領域よりもドナー不純物元素の濃度が低くなっていることを特徴とする高周波増幅器。 - 第1領域と、前記第1領域よりもドナー不純物元素の濃度が高い第2領域及び第3領域とを有するキャリア走行層を形成する工程と、
前記キャリア走行層の上方に、前記第2領域及び前記第3領域よりもドナー不純物元素の濃度が低いInXAlYGa(1−X−Y)N(0<X<1、0<Y<1、0<X+Y≦1)のキャリア供給層を形成する工程と、
前記第2領域の上方にソース電極を形成し、前記第3領域の上方にドレイン電極を形成する工程と、
前記キャリア供給層の上方であって、前記ソース電極と前記ドレイン電極との間にゲート電極を形成する工程とを含み、
前記キャリア供給層を形成する工程において、前記キャリア走行層の前記第2領域と前記ソース電極との間、及び、前記キャリア走行層の前記第3領域と前記ドレイン電極との間で、前記キャリア走行層の前記第2領域及び前記第3領域よりもドナー不純物元素の濃度が低くなるように、前記キャリア供給層を形成することを特徴とする半導体装置の製造方法。 - 前記キャリア走行層を形成する工程は、前記第2領域及び前記第3領域に前記ドナー不純物元素をイオン注入するイオン注入工程と、イオン注入された前記ドナー不純物元素のイオンを活性化する活性化アニール工程とを含むことを特徴とする、請求項8に記載の半導体装置の製造方法。
- 前記キャリア供給層を形成する工程の前に、前記キャリア走行層の上方に、第1領域と、前記第1領域よりもドナー不純物元素の濃度が高い第2領域及び第3領域とを有するスペーサ層を形成する工程を含み、
前記キャリア走行層を形成する工程及び前記スペーサ層を形成する工程は、前記キャリア走行層の前記第2領域及び前記第3領域、及び、前記スペーサ層の前記第2領域及び前記第3領域に前記ドナー不純物元素をイオン注入するイオン注入工程と、イオン注入された前記ドナー不純物元素のイオンを活性化する活性化アニール工程とを含むことを特徴とする、請求項8に記載の半導体装置の製造方法。 - 前記キャリア供給層を形成する工程の前に、前記キャリア走行層の上方にスペーサ層を形成する工程を含み、
前記キャリア走行層を形成する工程及び前記スペーサ層を形成する工程は、前記キャリア走行層の前記第2領域及び前記第3領域に前記ドナー不純物元素をイオン注入するイオン注入工程と、イオン注入された前記ドナー不純物元素のイオンを活性化することができる温度で前記スペーサ層を形成する工程を含むことを特徴とする、請求項8に記載の半導体装置の製造方法。 - 第1領域と、前記第1領域よりもドナー不純物元素の濃度が高い第2領域及び第3領域とを有するキャリア走行層を形成する工程と、
前記キャリア走行層の上方に、前記第2領域及び前記第3領域よりもドナー不純物元素の濃度が低いIn X Al Y Ga (1−X−Y) N(0<X<1、0<Y<1、0<X+Y≦1)のキャリア供給層を形成する工程と、
前記第2領域の上方にソース電極を形成し、前記第3領域の上方にドレイン電極を形成する工程と、
前記キャリア供給層の上方であって、前記ソース電極と前記ドレイン電極との間にゲート電極を形成する工程とを含み、
前記キャリア供給層を形成する工程の前に、前記キャリア走行層の上方に、第1領域と、前記第1領域よりもドナー不純物元素の濃度が高い第2領域及び第3領域とを有するスペーサ層を形成する工程を含み、
前記キャリア走行層を形成する工程及び前記スペーサ層を形成する工程は、前記キャリア走行層の前記第2領域及び前記第3領域、及び、前記スペーサ層の前記第2領域及び前記第3領域に前記ドナー不純物元素をイオン注入するイオン注入工程と、イオン注入された前記ドナー不純物元素のイオンを活性化する活性化アニール工程とを含むことを特徴とする半導体装置の製造方法。 - 第1領域と、前記第1領域よりもドナー不純物元素の濃度が高い第2領域及び第3領域とを有するキャリア走行層を形成する工程と、
前記キャリア走行層の上方に、前記第2領域及び前記第3領域よりもドナー不純物元素の濃度が低いIn X Al Y Ga (1−X−Y) N(0<X<1、0<Y<1、0<X+Y≦1)のキャリア供給層を形成する工程と、
前記第2領域の上方にソース電極を形成し、前記第3領域の上方にドレイン電極を形成する工程と、
前記キャリア供給層の上方であって、前記ソース電極と前記ドレイン電極との間にゲート電極を形成する工程とを含み、
前記キャリア供給層を形成する工程の前に、前記キャリア走行層の上方にスペーサ層を形成する工程を含み、
前記キャリア走行層を形成する工程及び前記スペーサ層を形成する工程は、前記キャリア走行層の前記第2領域及び前記第3領域に前記ドナー不純物元素をイオン注入するイオン注入工程と、イオン注入された前記ドナー不純物元素のイオンを活性化することができる温度で前記スペーサ層を形成する工程を含むことを特徴とする半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015213112A JP6623684B2 (ja) | 2015-10-29 | 2015-10-29 | 半導体装置及びその製造方法、電源装置、高周波増幅器 |
US15/276,242 US9929262B2 (en) | 2015-10-29 | 2016-09-26 | 3-5 device with doped regions and method of fabricating |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015213112A JP6623684B2 (ja) | 2015-10-29 | 2015-10-29 | 半導体装置及びその製造方法、電源装置、高周波増幅器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017085003A JP2017085003A (ja) | 2017-05-18 |
JP6623684B2 true JP6623684B2 (ja) | 2019-12-25 |
Family
ID=58635160
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015213112A Expired - Fee Related JP6623684B2 (ja) | 2015-10-29 | 2015-10-29 | 半導体装置及びその製造方法、電源装置、高周波増幅器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9929262B2 (ja) |
JP (1) | JP6623684B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7033498B2 (ja) * | 2018-05-18 | 2022-03-10 | 株式会社東芝 | 半導体素子及びその製造方法 |
CN112242441A (zh) * | 2019-07-16 | 2021-01-19 | 联华电子股份有限公司 | 高电子迁移率晶体管 |
CN114520263A (zh) * | 2020-11-19 | 2022-05-20 | 联华电子股份有限公司 | 半导体装置及半导体装置的制作方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8823057B2 (en) * | 2006-11-06 | 2014-09-02 | Cree, Inc. | Semiconductor devices including implanted regions for providing low-resistance contact to buried layers and related devices |
JP5442272B2 (ja) | 2009-02-19 | 2014-03-12 | 日本電信電話株式会社 | 電界効果トランジスタおよび電界効果トランジスタ製造方法 |
JP5436974B2 (ja) | 2009-08-19 | 2014-03-05 | 日本電信電話株式会社 | 半導体装置、半導体装置の製造方法 |
JP2011060950A (ja) * | 2009-09-09 | 2011-03-24 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
JP2011233612A (ja) * | 2010-04-26 | 2011-11-17 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
JP2012227456A (ja) * | 2011-04-22 | 2012-11-15 | Panasonic Corp | 半導体装置 |
JP5751074B2 (ja) * | 2011-08-01 | 2015-07-22 | 富士通株式会社 | 半導体装置及び半導体装置の製造方法 |
JP6085442B2 (ja) * | 2012-09-28 | 2017-02-22 | トランスフォーム・ジャパン株式会社 | 化合物半導体装置及びその製造方法 |
JP6179266B2 (ja) * | 2013-08-12 | 2017-08-16 | 富士通株式会社 | 半導体装置及び半導体装置の製造方法 |
JP6627408B2 (ja) * | 2015-10-21 | 2020-01-08 | 住友電気工業株式会社 | 半導体装置及び半導体装置の製造方法 |
-
2015
- 2015-10-29 JP JP2015213112A patent/JP6623684B2/ja not_active Expired - Fee Related
-
2016
- 2016-09-26 US US15/276,242 patent/US9929262B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017085003A (ja) | 2017-05-18 |
US9929262B2 (en) | 2018-03-27 |
US20170125565A1 (en) | 2017-05-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10008591B2 (en) | Semiconductor device, fabrication method for semiconductor device, power supply apparatus and high-frequency amplifier | |
US9054170B2 (en) | Semiconductor device, method for manufacturing the same, power supply, and high-frequency amplifier | |
JP5908692B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP6054620B2 (ja) | 化合物半導体装置及びその製造方法 | |
TWI492378B (zh) | 化合物半導體裝置及其製造方法 | |
TWI521695B (zh) | 半導體裝置及其製造方法 | |
JP5950643B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP7019942B2 (ja) | 化合物半導体基板及びその製造方法、化合物半導体装置及びその製造方法、電源装置、高出力増幅器 | |
JP6575304B2 (ja) | 半導体装置、電源装置、増幅器及び半導体装置の製造方法 | |
JP2013074068A (ja) | 半導体装置及び半導体装置の製造方法 | |
US20150179759A1 (en) | Semiconductor device and manufacturing method of semiconductor device | |
US10964805B2 (en) | Compound semiconductor device | |
JP2014090033A (ja) | 化合物半導体装置及びその製造方法 | |
JP6623684B2 (ja) | 半導体装置及びその製造方法、電源装置、高周波増幅器 | |
US10665710B2 (en) | Compound semiconductor device and fabrication method | |
JP5640325B2 (ja) | 化合物半導体装置 | |
JP2016207818A (ja) | 化合物半導体装置及びその製造方法 | |
JP7099255B2 (ja) | 化合物半導体装置、高周波増幅器及び電源装置 | |
JP2018120963A (ja) | 半導体装置、放熱構造、半導体集積回路及び半導体装置の製造方法 | |
JP2022110730A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP6187167B2 (ja) | 化合物半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180706 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190507 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190514 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20190607 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190711 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191029 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191111 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6623684 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |