TWI521695B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI521695B
TWI521695B TW101126454A TW101126454A TWI521695B TW I521695 B TWI521695 B TW I521695B TW 101126454 A TW101126454 A TW 101126454A TW 101126454 A TW101126454 A TW 101126454A TW I521695 B TWI521695 B TW I521695B
Authority
TW
Taiwan
Prior art keywords
layer
conductive layer
semiconductor
insulating film
algan
Prior art date
Application number
TW101126454A
Other languages
English (en)
Other versions
TW201314894A (zh
Inventor
今田忠紘
Original Assignee
富士通股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士通股份有限公司 filed Critical 富士通股份有限公司
Publication of TW201314894A publication Critical patent/TW201314894A/zh
Application granted granted Critical
Publication of TWI521695B publication Critical patent/TWI521695B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

半導體裝置及其製造方法 領域
本實施例係有關於一種半導體裝置及製造該半導體裝置之方法。
背景
氮化物半導體具有高飽和電子速度及寬能帶間隙。利用這些及其他特性之優點，已研討了該等氮化物半導體對高耐受電壓及高輸出半導體裝置之應用。例如，一氮化物半導體之GaN具有高於Si(1.1eV)及GaAs(1.4eV)之能帶間隙的一3.4eV之能帶間隙，且具有一較高擊穿電場強度。因此，GaN極有希望作為提供高電壓操作及高輸出之電源供應半導體裝置之一材料。
對以氮化物半導體為主之裝置而言，已作成許多關於以氮化物半導體為主之場效電晶體，特別是高電子遷移率電晶體(HEMT)之報告。例如，關於以GaN為主之高電子遷移率電晶體(GaN-HEMT)之研究已集中在使用GaN作為一電子傳輸層及使用AlGaN作為一電子供應層之AlGaN/GaN高電子遷移率電晶體。在該等AlGaN/GaN高電子遷移率電晶體中，在AlGaN中之應變係由在GaN與AlGaN之間晶格常數的差造成。由該應變造成之壓電極化及AlGaN自發極化提供一高濃度二維電子氣體(2DEG)，該高濃度二維電子氣體使AlGaN/GaN高電子遷移率電晶體適合作為高效率開關 元件及用於電動車輛之高耐受電壓功率裝置。
專利文獻1：日本公開專利公報第2007-220895號
為使用一氮化物半導體裝置作為一開關裝置，當該裝置操作時(在導通-狀態)，該閘極電壓必須充分地被驅動為正使得該閘極電壓極限值為正且避免雜訊之影響。為達此目的，以往已在RF應用中使用之一金屬絕緣體半導體(MIS)結構對於削特基(Schottky)結構是理想的。
但是，當在一氮化物半導體裝置中使用該MIS結構時，不需要之電荷在該電極與該絕緣膜之間累積，使得導通-狀態電阻增加、極限值變化、及該裝置之可靠性降低。該問題對將具有該MIS結構之氮化物半導體裝置付諸實用有重要的影響。
概要
本實施例已有鑒於上述問題作成且本實施例之目的在於提供一種高可靠半導體裝置，該半導體裝置具有一絕緣膜係設置在一半導體層與一電極之間的一MIS結構且亦減少導通-狀態電阻上升及極限值變化。
一種半導體裝置之一形態包括：一半導體層；一第一導電層，其與該半導體層之一表面接觸；一絕緣膜，其形成在該第一導電層上；及一第二導電層，其形成在該第一導電層上方且該絕緣膜在該第一導電層與該第二導電層之間。
一種用以製造一半導體裝置之方法之一形態包括：形 成一半導體層；形成與該半導體層之一表面接觸之一第一導電層；在該第一導電層上形成一絕緣膜；及在該絕緣膜上之一區域中形成一第二導電層，該區域係位在該第一導電層上方且與該第一導電層垂直地對齊。
圖式簡單說明
第1A-C圖是示意橫截面圖，逐步地顯示用以製造依據一第一實施例之AlGaN/GaN高電子遷移率電晶體之方法；第2A-C圖是接續第1圖之示意橫截面圖，逐步地顯示用以製造依據第一實施例之AlGaN/GaN高電子遷移率電晶體之方法；第3A-B圖是接續第2圖之示意橫截面圖，逐步地顯示用以製造依據第一實施例之AlGaN/GaN高電子遷移率電晶體之方法；第4圖是一示意平面圖，顯示依據第一實施例之AlGaN/GaN高電子遷移率電晶體之一組態；第5圖是一特性圖，顯示在該第一實施例中在汲極-源極電壓Vds與閘極電流Ig之間之關係之研究結果；第6圖是使用依據第一實施例之AlGaN/GaN高電子遷移率電晶體之一高電子遷移率電晶體晶片的示意平面圖；第7圖是使用依據第一實施例之AlGaN/GaN高電子遷移率電晶體之一獨立封裝體的示意平面圖；第8A-C圖是示意橫截面圖，顯示用以製造依據一第二實施例之一AlGaN/GaN高電子遷移率電晶體之一方法的主要步驟； 第9A-B圖是接續第8圖之示意橫截面圖，顯示用以製造依據第二實施例之AlGaN/GaN高電子遷移率電晶體之方法的主要步驟；第10圖是一特性圖，顯示在第二實施例中在汲極-源極電壓Vds與汲極電流Id之間之關係之研究結果；第11A-B圖是示意橫截面圖，顯示用以製造依據第二實施例之一變化例之AlGaN/GaN高電子遷移率電晶體之方法的主要步驟；第12圖是一特性圖，顯示在第二實施例之一變化例中在汲極-源極電壓Vds與汲極電流Id之間之關係之研究結果；第13圖是依據一第三實施例之一PFC電路之連接圖；第14圖是示意地顯示依據一第四實施例之一電源供應裝置之一組態的連接圖；及第15圖是示意地顯示依據一第五實施例之一高頻放大器之一組態的連接圖。
實施例之說明
以下將參照圖式說明多數實施例。以下將與用以製造在該等實施例中之裝置之方法一起說明化合物半導體裝置之組態。應注意的是為便於顯示，在圖中之某些組件的尺寸及厚度未成比例繪製。
(第一實施例)
在一第一實施例中，將揭露一金屬絕緣體半導體(MIS) 型AlGaN/GaN高電子遷移率電晶體作為一化合物半導體裝置。
第1至3圖是示意橫截面圖，逐步地顯示用以製造依據該第一實施例之一MIS型AlGaN/GaN高電子遷移率電晶體之一方法。
如第1A圖所示，首先一化合物半導體多層結構2形成在一成長基材上，例如一Si基材1。該成長基材可由其他材料構成，例如一藍寶石基材、一GaAs基材、一SiC基材或一GaN基材。該基材可以是一半絕緣基材或一導電基材。
該化合物半導體多層結構2包括一緩衝層2a，一電子傳輸層2b，一中間層(間隔層)2c，一電子供應層2d，及p型蓋層2e。在此，該電子傳輸層2b具有一負極性使得二維電子氣體係如稍後所述地在與該中間層2c之界面產生。另一方面，因為該p型蓋層2e之導電性與該n型相反，故該p型蓋層2e具有正極性。
詳而言之，以下化合物半導體係藉由，例如，金屬有機汽相磊晶(MOVPE)成長在該Si基材1上。除了MOVPE以外，可使用例如分子束磊晶(MBE)之其他方法。
將作為該緩衝層2a，電子傳輸層2b，該中間層2c，該電子供應層2d，及該p型蓋層2e之化合物半導體係依此順序成長在該Si基材1上。該緩衝層2a係藉由在該Si基材1成長AlN至一大約0.1μm之厚度而形成。該電子傳輸層2b係藉由成長i(刻意未摻雜)-GaN至在一大約1μm至大約3μm之範圍內之厚度而形成。該中間層2c係藉由成長i-AlGaN至一大約 5nm之厚度而形成。該供應層2d係藉由成長n-AlGaN至一大約30nm之厚度而形成。該中間層2c可省略。該電子供應層可由i-AlGaN形成。
該p型蓋層2e係藉由成長p-GaN至例如在一大約10nm至大約1000nm之範圍內之厚度而形成。如果該p型蓋層2e比10nm薄，則無法實現一所欲正常關操作；如果該p型蓋層2e比1000nm厚，則作為一通道之一閘極電極至該AlGaN/GaN異質界面之距離將會過長使得反應速度降低且在該通道中來自該閘極電極之電場將會不足，因此產生例如不良夾止等之缺點。因此，該p型蓋層2e係形成至一在大約10nm至大約1000nm之範圍內的厚度以確保高反應速度且防止例如不良夾止等裝置特性劣化。在這實施例中，該p型蓋層2e之p-GaN係形成至一大約200nm之厚度。
為成長GaN，使用作為該Ga源之三甲基鎵(TMGa)氣體與銨(NH3)氣體之混合氣體作為材料氣體。為成長AlGaN，使用TMAl氣體，TMGa氣體與NH3氣體之混合氣體作為材料氣體。該等TMAl與TMGa氣體之供應與中斷供應及該等TMAl與TMGa氣體之流速係依據該化合物半導體層之成長適當地設定。一共用於該等層之材料之NH3氣體之流速係設定為一在大約100sccm至大約10slm之範圍內之值。該成長壓力係設定為一在大約50Torr至300Torr之範圍內之值且該成長溫度係設定為一在大約1000℃至1200℃之範圍內之值。
當AlGaN係成長為n型時，即，當該電子供應層 2d(n-AlGaN)形成時，一n型雜質加入該AlGaN之材料氣體。在此，例如，含例如Si之矽烷(SiH4)氣體以一預定流速加入該等材料氣體以便以Si摻雜AlGaN。Si之摻雜濃度係設定為一在大約1×1018/cm3至大約1×1020/cm3之範圍內之值，例如大約2×1018/cm3。
當GaN係成長為p型時，即，當該p型蓋層2e(p-GaN)形成時，一p型雜質，例如，一在Mg與C之間選擇之雜質加入GaN之材料氣體。在這實施例中，使用Mg作為該p型雜質。Mg係以一預定流速加入該材料氣體以便以Mg摻雜GaN。Mg之摻雜濃度係在，例如，大約1×1016/cm3至大約1×1021/cm3之範圍內。如果該摻雜濃度小於大約1×1016/cm3，則GaN層未充分被摻雜成p型且該p型蓋層2e將是正常關的；如果該摻雜濃度大於大約1×1021/cm3，則會結晶性會劣化且無法提供足夠好之特性。藉由選擇一在大約1×1016/cm3至大約1×1021/cm3之範圍內之Mg摻雜濃度，可產生一充分提供足夠好之正常關特性之p型半導體。在這實施例中，在該p型蓋層2e中之Mg摻雜濃度是大約1×1019/cm3。
在如此形成之化合物半導體多層結構2中，在具有負極性之電子傳輸層2b與該電子供應層2d之界面(精確來說，與該中間層2c之界面，以下將稱為GaN/AlGaN界面)，由於GaN與AlGaN之間之晶格常數差造成之一畸變而產生壓電極化。該壓電極化之作用及在該電子傳輸層2b與該電子供應層2d中之自發極化之作用一起在該GaN/AlGaN界面產生具有一高電子濃度之二維電子氣體(2DEG)。
在該化合物半導體多層結構2已形成後，該p型蓋層2e在大約700℃退火大約30分鐘。
一元件隔離結構3係如第1B圖所示地形成。該元件隔離結構3係由第1C圖及隨後之圖中省略。
詳而言之，氬(Ar)，例如，被注入該化合物半導體多層結構2之元件隔離區域。因此，該元件隔離結構3形成在該化合物半導體多層結構2及該Si基材1之一表面部份中。在該化合物半導體多層結構2上藉由該元件隔離結構3界定一作用區域。
應注意的是元件隔離可，例如，藉由例如淺槽隔離(STI)之其他習知方法達成，而不是上述注入方法。在此，例如，以氯為主之蝕刻氣體係用於該化合物半導體多層結構2之乾式蝕刻。
接著，如第1C圖所示，在該化合物半導體多層結構2上形成一插入金屬層4。
詳而言之，藉由例如蒸氣沈積或濺鍍之方法，在該化合物半導體多層結構2之表面(該p型蓋層2e之表面)上沈積一導電材料。該導電材料可以是形成與該p型蓋層2e之p-GaN歐姆接觸之任何金屬且宜為，例如，選自於由Ti、Ni及Pd構成之群組之至少一金屬。在例子中，例如，Ni係作為該導電材料而沈積至一大約30nm之厚度。
接著，將該插入金屬層4及該p型蓋層2e成形為如第2A圖所示之一電極的形狀。
詳而言之，將一抗蝕層施加在該插入金屬層4上且藉由 微影術處理。因此，形成一抗蝕遮罩10A，且該抗蝕遮罩10A覆蓋在該插入金屬層4中之一預定區域，在此，對應於欲形成一閘極電極之一區域。
藉由乾式蝕刻使用該抗蝕遮罩10A蝕刻該插入金屬層4及該p型蓋層2e。因此，只在該閘極電極欲形成在該電子供應層2d上之區域留下該p型蓋層2e及該插入金屬層4。該p型蓋層2e及該插入金屬層4係留在一比欲形成一汲極電極之一位置更靠近欲形成一源極電極之一位置的一預定區域中。
接著藉由拋光或利用一預定化學藥品之一濕式蝕刻移除該抗蝕遮罩10A。
在該化合物半導體多層結構2中，該p型蓋層2e只局部地位在上述區域中且p-GaN不存在其他區域中。因此，2DEG係產生在除了在該p型蓋層2e下方之區域以外之GaN/AlGaN界面。在該p型蓋層2e下方之區域，由於存在p-GaN，實際上未產生2DEG。
接著形成一源極電極5及一汲極電極6，如第2B圖所示。
詳而言之，先形成用以形成該源極電極及該汲極電極之一抗蝕遮罩。在此，例如，使用適合蒸氣沈積法及剝離法之一懸伸雙層抗蝕層。該抗蝕層係施加在該化合物半導體多層結構2上以形成暴露欲形成該源極電極之一區域及該汲極電極欲形成在該電子供應層2d之表面上之一區域的開口。這完成一具有該等開口之抗蝕遮罩。
一電極材料，例如Ta/Al係藉由例如蒸氣沈積法沈積在 該抗蝕遮罩上，包括在該等開口內之多數區域。Ta係沈積至一大約20nm之厚度；Al係沈積至一大約200nm之厚度。接著該抗蝕遮罩及沈積在該抗蝕遮罩上之Ta/Al係藉由剝離法移除。然後，例如，在一氮環境中以一在400℃至1000℃之範圍內，例如大約600℃之溫度熱處理該Si基材1，以使剩餘之Ta/Al與該電子供應層2d歐姆接觸。如果在Ta/Al與該電子供應層2d之間的歐姆接觸可在沒有該熱處理之情形下達成，則可省略該熱處理。依此方式，形成該源極電極5及該汲極電極6。
接著，形成一閘極絕緣膜7，如第2C圖所示。
詳而言之，在該化合物半導體多層結構2上沈積一絕緣材料，例如Al2O3，以覆蓋該插入金屬層4及該p型蓋層2e。為沈積Al2O3，例如，藉由原子層沈積(ALD)交替地供應TMA氣體及O3。在這實施例中，Al2O3係沈積成使得在該插入金屬層4上之Al2O3之厚度係在大約2nm至大約200nm之範圍內，例如在這實施例中大約10nm。依此方式，形成該閘極絕緣膜7。
或者，Al2O3可藉由例如電漿CVD或濺鍍等其他方法，而不是ALD沈積。此外，可沈積一氧化鋁之氮化物或氮氧化物，而不是Al2O3。或者，可適當選擇例如Si、Hf、Zr、Ti、Ta、或W之一氮化物、氧化物或氮氧化物，或這些化合物之任一化合物沈積成多層以形成該閘極絕緣膜。
接著，形成一閘極電極8，如第3A圖所示。
詳而言之，先在該閘極絕緣膜7上形成一用以形成該閘 極電極之抗蝕遮罩。將一抗蝕層施加在該閘極絕緣膜7上且形成一開口，該開口暴露位在該插入金屬層4上方且與該插入金屬層4垂直對齊之該閘極絕緣膜7之表面中之一區域。依此方式，形成一具有該開口之抗蝕遮罩。
一電極材料，例如Ni/Au係藉由例如蒸氣沈積法沈積在該抗蝕遮罩上，包括在該開口內的區域。Ni係沈積至一大約30nm之厚度；Au係沈積至一大約400nm之厚度。接著藉由剝離法移除該抗蝕遮罩及沈積在該抗蝕遮罩上之Ni/Au。依此方式，該閘極電極8形成在位在該插入金屬層4上方並且與該插入金屬層4垂直對齊之該閘極絕緣膜7之表面上之一區域中。
在該源極電極5及該汲極電極6上之該閘極絕緣膜7中形成開口7a與7b，如第3B圖所示。
詳而言之，實施微影法及乾式蝕刻以移除在該源極電極5上之該閘極絕緣膜7之一部份及在該汲極電極6上之該閘極絕緣膜7之一部份。因此，在該閘極絕緣膜7中形成暴露該源極電極5之表面及該汲極電極6之表面的開口7a與7b。
然後，實施電氣地互連該源極電極5、該汲極電極6與該閘極電極8及形成用於該源極電極5、該汲極電極6與該閘極電極8之墊之步驟等多數步驟以完成一依據這實施例之MIS型AlGaN/GaN高電子遷移率電晶體。
第4圖是依據這實施例之AlGaN/GaN高電子遷移率電晶體的平面圖。
沿第4圖中之虛線I-I'所截取之橫截面係第3圖之橫截面圖。依此方式，該源極電極5及汲極電極6係類似梳齒般地互相平行地形成且該梳齒狀閘極電極8係設置在該源極電極5與該汲極電極6之間且與該源極電極5及該汲極電極6平行。
依據這實施例之AlGaN/GaN高電子遷移率電晶體具有該閘極絕緣膜設置在該化合物半導體與該閘極電極之間的一MIS型結構。在此，該閘極絕緣膜7係設置在該化合物半導體多層結構2與該閘極電極8之間且與該閘極電極8垂直對齊之插入金屬層4係在該閘極絕緣膜7與該化合物半導體多層結構2之間。在未設置該插入金屬層4之一組態中，不需要之電荷會在該閘極絕緣膜中或在該化合物半導體多層結構與該閘極絕緣膜之間的界面累積。相反地，在這實施例之組態中，該插入金屬層4防止不需要之電荷的累積，因此減少導通-狀態電阻上升及極限值變化。
此外，在依據這實施例之AlGaN/GaN高電子遷移率電晶體中，該化合物半導體多層結構2之p型蓋層2e只設置在位在該閘極電極8下方且與該閘極電極8垂直對齊之一區域中且，在非操作時，除了在該p型蓋層2e下方以外，實際上沒有2DEG。這組態提供一所欲正常關操作。即，當該閘極電壓中斷時，在該通道中沒有2DEG且因此提供該正常關操作；當該閘極電壓作用時，在該通道中產生所欲2DEG以便驅動。
雖然在這實施例中使用一p型化合物半導體作為該化 合物半導體多層結構之蓋層，但是亦可替代地使用一n型化合物半導體(n-GaN)。在此情形中，該蓋層不必與該插入金屬層一起成形為電極之形狀。該插入金屬層可由實現與n型蓋層之n-GaN歐姆接觸之任何導電材料構成。該導電材料宜為，例如，在Ta與Al之間選擇之至少一者。
在此，將說明為研究依據這實施例之AlGaN/GaN高電子遷移率電晶體之特性而進行的一實驗。為與這實施例比較，將以不包括一插入金屬層之一AlGaN/GaN高電子遷移率電晶體作為一例子。
在這實驗中，連續地供給一閘極電壓Vg以決定在崩潰前經過之時間(不施加應力測試)。在此，600V之Vds係在一200℃之溫度下施加且一閘極-源極電壓Vgs係設定為0V。第5圖顯示該實驗之結果。該等結果證明相較於該比較例，在這實施例中崩潰發生所需之時間增加且該裝置之可靠性增加。
如上所述，這實施例實現一種高可靠、高耐受電壓AlGaN/GaN高電子遷移率電晶體，該AlGaN/GaN高電子遷移率電晶體具有一絕緣膜係設置在一化合物半導體多層結構2與一閘極電極8之間的一MIS結構且亦減少導通-狀態電阻上升及極限值變化。
依據這實施例之AlGaN/GaN高電子遷移率電晶體可應用於所謂獨立封裝體。
一依據這實施例之AlGaN/GaN高電子遷移率電晶體晶片係安裝在該獨立封裝體上。以下將說明依據這實施例之 AlGaN/GaN高電子遷移率電晶體晶片之獨立封裝體(以下將稱為高電子遷移率電晶體晶片)。
第6圖示意地顯示該高電子遷移率電晶體晶片之一組態(對應於第4圖)。
上述AlGaN/GaN高電子遷移率電晶體之一電晶體區域101，與多數汲極電極連接之一汲極墊102，與多數閘極電極連接之一閘極墊103，及與多數源極電極連接之一源極墊104係設置在該高電子遷移率電晶體晶片100之一表面上。
第7圖是該獨立封裝體之示意平面圖。
為製造該獨立封裝體，首先以例如焊料之晶粒附接糊111將該高電子遷移率電晶體晶片100固定在一引線框112上。一汲極引線112a與該引線框112一體地形成且一閘極引線112b及一源極引線112c係與該引線框112分別地設置且分開。
接著，以多數Al線113實施接合以電性連接該汲極墊102與該汲極引線112a，該閘極墊103與該閘極引線112b，及該源極墊104與該源極引線112c。
然後，使用一模製樹脂114藉由轉移模製法以樹脂封裝該高電子遷移率電晶體晶片100且切除該引線框112。因此，完成一獨立封裝體。
(第二實施例)
在一第二實施例中，將揭露一MIS型AlGaN/GaN高電子遷移率電晶體作為一化合物半導體裝置。
第8與9圖是示意橫截面圖，逐步地顯示用以製造依據 第二實施例之一MIS型AlGaN/GaN二極體之一方法。與第一實施例之組件相同之組件係賦予相同之符號且這些組件之詳細說明將省略。
如在第一實施例中一般，先依序實施在第1A至2A圖中之步驟。
接著，在該化合物半導體多層結構2上形成一插入金屬層11，如第8A圖所示。
詳而言之，先形成一用以形成該插入金屬層之抗蝕遮罩。將一抗蝕層施加在該化合物半導體多層結構2上且形成一開口，該開口暴露在欲形成該插入金屬層之該電子供應層2d之表面中的一區域。依此方式，形成一具有開口之抗蝕遮罩。
例如，藉由一例如蒸氣沈積或濺鍍之方法，在該抗蝕遮罩上沈積一導電材料，包括在該開口內之區域。該導電材料可以是形成與該電子供應層2d之n-AlGaN歐姆接觸之任何金屬且宜為，例如，在Ta及Al之間選擇之至少一金屬。在這實施例中，例如，Ta係作為該導電材料而沈積至一大約20nm之厚度。
藉由剝離法移除該抗蝕遮罩及沈積在該抗蝕遮罩上之Ta。該插入金屬層11係形成在該插入金屬層4與欲形成一汲極電極之位置之間的一位置中，比欲形成一源極電極之位置更靠近欲形成該汲極電極之位置。
接著，形成一源極電極5及一汲極電極6，如第8B圖所示。
詳而言之，先形成用以形成該源極電極及該汲極電極之一抗蝕遮罩。在此，使用一適合蒸氣沈積法及剝離法之抗蝕層，例如，一懸伸雙層抗蝕層。該抗蝕層係施加在該化合物半導體多層結構2上且形成暴露在欲形成該源極電極之該電子供應層2d之表面上之一區域及欲形成該汲極電極之一區域的開口。依此方式，形成一包括該等開口之抗蝕遮罩。
一電極材料，例如Ta/Al係藉由例如蒸氣沈積法沈積在該抗蝕遮罩上，包括在該等開口內之多數區域。Ta係沈積至一大約20nm之厚度；Al係沈積至一大約200nm之厚度。接著該抗蝕遮罩及沈積在該抗蝕遮罩上之Ta/Al係藉由剝離法移除。然後，例如，在一氮環境中以一在400℃至1000℃之範圍內，例如大約600℃之溫度熱處理該Si基材1，以使剩餘之Ta/Al與該電子供應層2d歐姆接觸。如果在Ta/Al與該電子供應層2d之間的歐姆接觸可在沒有該熱處理之情形下達成，則可省略該熱處理。依此方式，形成該源極電極5及該汲極電極6。
接著，形成一閘極絕緣膜7，如第8C圖所示。
詳而言之，在該化合物半導體多層結構2上沈積一絕緣材料，例如Al2O3，以覆蓋該插入金屬層4及該p型蓋層2e。為沈積Al2O3，例如，藉由ALD交替地供應TMA氣體及O3。在這實施例中，Al2O3係沈積成使得在該插入金屬層4上之Al2O3之厚度係在大約2nm至大約200nm之範圍內，例如在這實施例中大約10nm。依此方式，形成該閘極絕緣膜7。
或者，Al2O3可藉由例如電漿CVD或濺鍍等其他方法，而不是ALD沈積。此外，可沈積一氧化鋁之氮化物或氮氧化物，而不是Al2O3。或者，可適當選擇例如Si、Hf、Zr、Ti、Ta、或W之一氮化物、氧化物或氮氧化物，或這些化合物之任一化合物沈積成多層以形成該閘極絕緣膜。
接著，形成一閘極電極8及一場板電極12，如第9A圖所示。
詳而言之，先在該閘極絕緣膜7上形成一用以形成該閘極電極及該場板電極之抗蝕遮罩。將一抗蝕層施加在該閘極絕緣膜7上且藉微影法形成多數開口以暴露位在該插入金屬層4上方且與該插入金屬層4垂直對齊之該閘極絕緣膜7之表面中之多數區域。依此方式，形成一具有該等開口之抗蝕遮罩。
一電極材料，例如Au係藉由例如蒸氣沈積法沈積在該抗蝕遮罩上，包括在該開口內的區域。Au係沈積至一大約300nm之厚度。接著藉由剝離法移除該抗蝕遮罩及沈積在該抗蝕遮罩上之Au。依此方式，該閘極電極8形成在位在該插入金屬層4上方並且與該插入金屬層4垂直對齊之該閘極絕緣膜7之表面上的區域中且該場板電極12形成在位在該插入金屬層11上方且與該插入金屬層11垂直對齊之區域中。
在一AlGaN/GaN高電子遷移率電晶體中，有時一比施加至源極及閘極電極之電壓更高之電壓施加至一汲極電極。在此實施例中，藉由施加一高電壓產生之一電場可藉由該場板電極7減少。
接著在該源極電極5及該汲極電極6上之該閘極絕緣膜7中形成開口7a與7b，如第9B圖所示。
詳而言之，實施微影法及乾式蝕刻以移除在該源極電極5上之該閘極絕緣膜7之一部份及在該汲極電極6上之該閘極絕緣膜7之一部份。因此，在該閘極絕緣膜7中形成暴露該源極電極5之表面及該汲極電極6之表面的開口7a與7b。
然後，實施電氣地互連該源極電極5、該汲極電極6與該閘極電極8及形成用於該源極電極5、該汲極電極6與該閘極電極8之墊之步驟等多數步驟以完成一依據這實施例之AlGaN/GaN MIS高電子遷移率電晶體。
依據這實施例之AlGaN/GaN高電子遷移率電晶體具有該閘極絕緣膜設置在該化合物半導體與該閘極電極之間的一MIS型結構。在此，該閘極絕緣膜7係設置在該化合物半導體多層結構2與該閘極電極8之間且與該閘極電極8垂直對齊之插入金屬層4係在該閘極絕緣膜7與該化合物半導體多層結構2之間。在未設置該插入金屬層4之一組態中，不需要之電荷會在該閘極絕緣膜中或在該化合物半導體多層結構與該閘極絕緣膜之間的界面累積。相反地，在這實施例之組態中，該插入金屬層4防止不需要之電荷的累積，因此改善該裝置之可靠性。
依據這實施例之AlGaN/GaN高電子遷移率電晶體具有該閘極絕緣膜設置在該化合物半導體與該場板電極之間的一MIS型結構。在此，一絕緣膜(閘極絕緣膜7)係設置在該 化合物半導體多層結構2與該場板電極12之間且與該場板電極12垂直對齊之插入金屬層11係在該閘極絕緣膜7與該化合物半導體多層結構2之間。在未設置該插入金屬層11之一組態中，不需要之電荷會在該閘極絕緣膜中或在該化合物半導體多層結構與該閘極絕緣膜之間的界面累積。相反地，在這實施例之組態中，該插入金屬層11防止不需要之電荷的累積。因此，不會產生這不需要之電荷且藉由施加一高電壓產生之電場係藉由該場板電極12減少，因此明顯地改善該裝置之可靠性。
此外，在依據這實施例之AlGaN/GaN高電子遷移率電晶體中，該化合物半導體多層結構2之p型蓋層2e只設置在位在該閘極電極8下方且與該閘極電極8垂直對齊之一區域中且，在非操作時，除了在該p型蓋層2e下方以外，實際上沒有2DEG。這組態提供一所欲正常關操作。即，當該閘極電壓中斷時，在該通道中沒有2DEG且因此提供該正常關操作；當該閘極電壓作用時，在該通道中產生所欲2DEG以便驅動。
在此，將說明為研究依據這實施例之AlGaN/GaN高電子遷移率電晶體之特性而進行的一實驗。為與這實施例比較，將以不包括多數插入金屬層之一AlGaN/GaN高電子遷移率電晶體作為一例子。
在這實驗中，連續地施加一電壓Vd通過該源極電極及汲極電極以決定在崩潰前經過之時間(不施加應力測試)。在此，600V之Vds係在一200℃之溫度下施加且一閘極-源極電 壓Vgs係設定為0V。第10圖顯示該實驗之結果。該等結果證明相較於該比較例，在這實施例中崩潰發生所需之時間增加且該裝置之可靠性增加。
如上所述，這實施例實現一種高可靠、高耐受電壓AlGaN/GaN高電子遷移率電晶體，該AlGaN/GaN高電子遷移率電晶體具有一絕緣膜係設置在一化合物半導體多層結構2與一閘極電極8之間之一MIS結構且亦減少導通-狀態電阻上升及極限值變化。
(變化例)
以下將說明該第二實施例之一變化例。
此揭露之示範變化例是一類似於第二實施例者之MIS型AlGaN/GaN高電子遷移率電晶體，且不同處只在於該場板電極之組態。
第11圖是顯示用以製造依據第二實施例之一變化例之MIS型AlGaN/GaN高電子遷移率電晶體之一方法之主要步驟的示意橫截面圖。與第二實施例之組件相同之組件係賦予相同之符號且這些組件之詳細說明將省略。
首先，如在第二實施例中，依序地實施第一實施例之第1A至2A圖中之步驟及接著該第二實施例之第8A至8C圖中之步驟。
接著在該源極電極5及該汲極電極6上之該閘極絕緣膜7中形成開口7a與7b，如第11A圖所示。
詳而言之，實施微影法及乾式蝕刻以移除在該源極電極5上之該閘極絕緣膜7之一部份及在該汲極電極6上之該 閘極絕緣膜7之一部份。因此，在該閘極絕緣膜7中形成暴露該源極電極5之表面及該汲極電極6之表面的開口7a與7b。
接著，形成一閘極電極8及一場板電極13，如第11B圖所示。
詳而言之，先在該閘極絕緣膜7上形成一用以形成該閘極電極及該場板電極之抗蝕遮罩。將一抗蝕層施加在該閘極絕緣膜7上且實施微影法以形成暴露位在該插入金屬層4上方且與該插入金屬層4垂直對齊之該閘極絕緣膜7之表面上之一區域的一開口，及暴露位在該插入金屬層11上方且與該插入金屬層11垂直對齊之該閘極絕緣膜7之表面上之一區域的一開口。依此方式，形成一具有該等開口之抗蝕遮罩。
一電極材料，例如Au係藉由例如蒸氣沈積法沈積在該抗蝕遮罩上，包括在該等開口內之該等區域。Au係沈積至一大約300nm之厚度。接著藉由剝離法移除該抗蝕遮罩及沈積在該抗蝕遮罩上之Au。依此方式，該閘極電極8形成在位在該插入金屬層4上方並且與該插入金屬層4垂直對齊之該閘極絕緣膜7之表面上的區域中。此外，一場板電極13係由在位在該插入金屬層11上方且與該插入金屬層11垂直對齊之區域上形成使得該電極之材料填充該開口7b以與該汲極電極6電氣連接。該場板電極13係與該汲極電極6電氣連接以作為所謂汲極-場板電極。
在一AlGaN/GaN高電子遷移率電晶體中，有時一比施 加至源極及閘極電極之電壓更高之電壓施加至一汲極電極。在此實施例中，藉由施加一高電壓產生之一電場可藉由該場板電極13減少。
然後，實施電氣地互連該源極電極5、該汲極電極6與該閘極電極8及形成用於該源極電極5、該汲極電極6與該閘極電極8之墊之步驟等多數步驟以完成一依據這實施例之MIS型AlGaN/GaN高電子遷移率電晶體。
依據這實施例之AlGaN/GaN高電子遷移率電晶體具有該閘極絕緣膜設置在該化合物半導體與該閘極電極之間的一MIS型結構。在此，該閘極絕緣膜7係設置在該化合物半導體多層結構2與該閘極電極8之間且與該閘極電極8垂直對齊之插入金屬層4係在該閘極絕緣膜7與該化合物半導體多層結構2之間。在未設置該插入金屬層4之一組態中，不需要之電荷會在該閘極絕緣膜中或在該化合物半導體多層結構與該閘極絕緣膜之間的界面累積。相反地，在這實施例之組態中，該插入金屬層4防止不需要之電荷的累積，因此改善該裝置之可靠性。
依據這示範變化例之AlGaN/GaN高電子遷移率電晶體具有一閘極絕緣膜設置在該化合物半導體與該場板電極之間的一MIS型結構。在此，一絕緣膜(閘極絕緣膜7)係設置在該化合物半導體多層結構2與該場板電極13之間且與該場板電極13垂直對齊之插入金屬層11係在該閘極絕緣膜7與該化合物半導體多層結構2之間。在未設置該插入金屬層11之一組態中，不需要之電荷會在該閘極絕緣膜中或在該 化合物半導體多層結構與該閘極絕緣膜之間的界面累積。相反地，在這示範變化例之組態中，該插入金屬層11防止不需要之電荷的累積。因此，不會產生這不需要之電荷且藉由施加一高電壓產生之電場係藉由該場板電極12減少，因此明顯地改善該裝置之可靠性。
此外，在依據這示範變化例之AlGaN/GaN高電子遷移率電晶體中，該化合物半導體多層結構2之p型蓋層2e只設置在位在該閘極電極8下方且與該閘極電極8垂直對齊之一區域中且，在非操作時，除了在該p型蓋層2e下方以外，實際上沒有2DEG。這組態提供一所欲正常關操作。即，當該閘極電壓中斷時，在該通道中沒有2DEG且因此提供該正常關操作；當該閘極電壓作用時，在該通道中產生所欲2DEG以便驅動。
在此，將說明為研究依據這示範變化例之AlGaN/GaN高電子遷移率電晶體之特性而進行的一實驗。為與這實施例比較，將以不包括多數插入金屬層之一AlGaN/GaN高電子遷移率電晶體作為一例子。
在這示範變化例中，連續地施加一電壓Vd通過該源極電極及汲極電極以決定在崩潰前經過之時間(不施加應力測試)。在此，600V之Vds係在一200℃之溫度下施加且一閘極-源極電壓Vgs係設定為0V。第12圖顯示該實驗之結果。該等結果證明相較於該比較例，在這實施例中崩潰發生所需之時間增加且該裝置之可靠性增加。
如上所述，這示範變化例實現一種高可靠、高耐受電 壓AlGaN/GaN高電子遷移率電晶體，該AlGaN/GaN高電子遷移率電晶體具有一絕緣膜係設置在一化合物半導體多層結構2與一閘極電極8之間的一MIS結構且亦減少導通-狀態電阻上升及極限值變化。
(第三實施例)
在一第三實施例中，將揭露包括依據選自於第一與第二實施例及其變化例中之一例之一AlGaN/GaN高電子遷移率電晶體之一功率因子修正(PFC)電路。
第13圖是該PFC電路之連接圖。
該PFC電路20包括一開關元件(電晶體)21，一二極體22，一扼流線圈23，電容器24、25，一二極體電橋26，及一交流電源(AC)27。依據選自於第一與第二實施例及其變化例中之一例之一AlGaN/GaN高電子遷移率電晶體係應用於該開關元件21。
在該PFC電路20中，該開關元件21之一汲極電極，該二極體22之一陽極端子，及該扼流線圈23之一端子連接在一起。該開關元件31之一源極電極，該電容器24之一端子，及該電容器25之一端子連接在一起。該電容器24之另一端子及該扼流線圈23之另一端子連接在一起。該電容器25之另一端子及該二極體22之一陰極端子連接在一起。該AC27係透過一二極體電橋26連接在該電容器24之兩端子之間。一直流電源(DC)係連接在該電容器25之兩端子之間。一未顯示之PFC控制器係與該開關元件21連接。
在這實施例中，依據選自於第一與第二實施例及其變 化例中之一例之一AlGaN/GaN高電子遷移率電晶體係應用於該PFC電路20。這實現一高可靠性之PFC電路30。
(第四實施例)
在一第四實施例中，將揭露包括依據選自於第一與第二實施例及其變化例中之一例之一AlGaN/GaN高電子遷移率電晶體之一電源供應裝置。
第14圖是示意地顯示依據第四實施例之電源供應裝置之一組態的連接圖。
依據這實施例之電源供應裝置包括一高電壓一次電路31，一低電壓二次電路32，及一設置在該一次電路31與該二次電路32之間的變壓器33。
該一次電路31包括依據第三實施例之一PFC電路20，及連接在該PFC電路20之一電容器25之兩端子之間的一反相電路，例如一全橋式反相器電路30。該全橋式反相器電路30包括多數(在這例子中為四個)開關元件34a、34b、34c與34d。
該二次電路32包括多數(在這例子中為三個)開關元件35a、35b與35c。
在這實施例中，該一次電路31之PFC電路是依據該第三實施例之一PFC電路20且該全橋式反相器電路30之開關元件34a、34b、34c與34d係依據選自於第一與第二實施例及其變化例中之一例之AlGaN/GaN高電子遷移率電晶體。另一方面，該二次電路32之開關元件35a、35b與35c係習知以矽為主之MIS FET。
在這實施例中，依據該第三實施例之PFC電路20及依據選自於第一與第二實施例及其變化例中之一例之AlGaN/GaN高電子遷移率電晶體係應用於一高壓電路之該一次電路31。這組態實現一高可靠、高功率電源供應裝置。
(第五實施例)
在一第五實施例中，將揭露包括依據選自於第一與第二實施例及其變化例中之一例之AlGaN/GaN高電子遷移率電晶體的一高頻放大器。
第15圖是示意地顯示依據第五實施例之一高頻放大器之一組態的連接圖。
依據這實施例之高頻放大器包括一數位預失真電路41，混合器42a與42b及一功率放大器43。
該數位預失真電路41補償一輸入信號之非直線畸變。該混合器42a混合其非直線畸變已被補償之一輸入信號與一AC信號。該功率放大器43放大與一AC信號混合之一輸入信號且包括依據選自於第一與第二實施例及其變化例中之一例之一AlGaN/GaN高電子遷移率電晶體。應注意的是在第15圖中，例如，一開關之一開關操作使一輸出信號可與該AC信號在該混合器42b混合且送回該數位預失真電路41。
在這實施例中，依據選自於第一與第二實施例及其變化例中之一例之AlGaN/GaN高電子遷移率電晶體係應用於一高頻放大器。這實現具有一高耐受電壓之一高可靠性高頻放大器。
(其他實施例)
在第一與第二實施例及其變化例中已顯示了為AlGaN/GaN高電子遷移率電晶體的化合物半導體裝置。除了該AlGaN/GaN高電子遷移率電晶體以外，該化合物半導體裝置亦可應用於例如以下所述者之其他高電子遷移率電晶體。
另一示範裝置1
在這例子中，將揭露一InAlN/GaN高電子遷移率電晶體作為化合物半導體裝置。
InAlN及GaN係具有可藉由調整組成比率作成互相更接近之晶格常數的化合物半導體。在這情形下，在上述第一及第二實施例中之電子傳輸層係由i-GaN構成，該中間層係由AlN構成，該電子供應層係由n-InAlN構成，且該P型蓋層係由p-GaN構成。又，在這情形下，壓電極化實際上不會發生且因此二維電子氣體係主要藉由InAlN之自發極化產生。
這示範實施例實現一種高可靠性、高耐受電壓InAlN/GaN高電子遷移率電晶體，類似於上述AlGaN/GaN高電子遷移率電晶體，該InAlN/GaN高電子遷移率電晶體具有一絕緣膜係設置在一半導體層與一電極之間的一MIS結構且亦減少導通-狀態電阻上升及極限值變化。
另一示範裝置2
在這示範實施例中，將揭露一InAlGaN/GaN高電子遷移率電晶體作為一化合物半導體裝置。
GaN及InAlGaN係化合物半導體且後者之晶格常數可藉由調整組成比率作成比前者之晶格常數小。在這情形下，在上述第一及第二實施例中之電子傳輸層係由i-GaN構成，該中間層係由i-InAlGaN構成，該電子供應層係由n-InAlGaN構成，且該p型蓋層係由p-GaN構成。
這示範實施例實現一種高可靠性、高耐受電壓InAlGaN/GaN高電子遷移率電晶體，類似於上述AlGaN/GaN高電子遷移率電晶體，該InAlGaN/GaN高電子遷移率電晶體具有一絕緣膜係設置在一半導體層與一電極之間的一MIS結構且亦減少導通-狀態電阻上升及極限值變化。
依據上述態樣，實現一種高可靠性半導體裝置，該半導體裝置具有一絕緣膜係設置在一半導體層與一電極之間的一MIS結構且亦減少導通-狀態電阻上升及極限值變化。
1‧‧‧Si基材
2‧‧‧化合物半導體多層結構
2a‧‧‧緩衝層
2b‧‧‧電子傳輸層
2c‧‧‧中間層(間隔層)
2d‧‧‧電子供應層
2e‧‧‧p型蓋層
3‧‧‧元件隔離結構
4‧‧‧插入金屬層
5‧‧‧源極電極
6‧‧‧汲極電極
7‧‧‧閘極絕緣膜
7a,7b‧‧‧開口
8‧‧‧閘極電極
10A‧‧‧抗蝕遮罩
11‧‧‧插入金屬層
12‧‧‧場板電極
13‧‧‧場板電極
20‧‧‧PFC電路
21‧‧‧開關元件(電晶體)
22‧‧‧二極體
23‧‧‧扼流線圈
24,25‧‧‧電容器
26‧‧‧二極體電橋
27‧‧‧交流電源(AC)
30‧‧‧全橋式反相器電路
31‧‧‧一次電路
32‧‧‧二次電路
33‧‧‧變壓器
34a,34b,34c,34d‧‧‧開關元件
35a,35b,35c‧‧‧開關元件
41‧‧‧數位預失真電路
42a,42b‧‧‧混合器
43‧‧‧功率放大器
100‧‧‧高電子遷移率電晶體晶片
101‧‧‧電晶體區域
102‧‧‧汲極墊
103‧‧‧閘極墊
104‧‧‧源極墊
111‧‧‧晶粒附接糊
112‧‧‧引線框
112a‧‧‧汲極引線
112b‧‧‧閘極引線
112c‧‧‧源極引線
113‧‧‧Al線
114‧‧‧模製樹脂
2DEG‧‧‧高濃度二維電子氣體
第1A-C圖是示意橫截面圖，逐步地顯示用以製造依據一第一實施例之AlGaN/GaN高電子遷移率電晶體之方法；第2A-C圖是接續第1圖之示意橫截面圖，逐步地顯示用以製造依據第一實施例之AlGaN/GaN高電子遷移率電晶體之方法；第3A-B圖是接續第2圖之示意橫截面圖，逐步地顯示用以製造依據第一實施例之AlGaN/GaN高電子遷移率電晶體之方法；第4圖是一示意平面圖，顯示依據第一實施例之 AlGaN/GaN高電子遷移率電晶體之一組態；第5圖是一特性圖，顯示在該第一實施例中在汲極-源極電壓Vds與閘極電流Ig之間之關係之研究結果；第6圖是使用依據第一實施例之AlGaN/GaN高電子遷移率電晶體之一高電子遷移率電晶體晶片的示意平面圖；第7圖是使用依據第一實施例之AlGaN/GaN高電子遷移率電晶體之一獨立封裝體的示意平面圖；第8A-C圖是示意橫截面圖，顯示用以製造依據一第二實施例之一AlGaN/GaN高電子遷移率電晶體之一方法的主要步驟；第9A-B圖是接續第8圖之示意橫截面圖，顯示用以製造依據第二實施例之AlGaN/GaN高電子遷移率電晶體之方法的主要步驟；第10圖是一特性圖，顯示在第二實施例中在汲極-源極電壓Vds與汲極電流Id之間之關係之研究結果；第11A-B圖是示意橫截面圖，顯示用以製造依據第二實施例之一變化例之AlGaN/GaN高電子遷移率電晶體之方法的主要步驟；第12圖是一特性圖，顯示在第二實施例之一變化例中在汲極-源極電壓Vds與汲極電流Id之間之關係之研究結果；第13圖是依據一第三實施例之一PFC電路之連接圖；第14圖是示意地顯示依據一第四實施例之一電源供應裝置之一組態的連接圖；及 第15圖是示意地顯示依據一第五實施例之一高頻放大器之一組態的連接圖。
1‧‧‧Si基材
2‧‧‧化合物半導體多層結構
2a‧‧‧緩衝層
2b‧‧‧電子傳輸層
2c‧‧‧中間層(間隔層)
2d‧‧‧電子供應層
2e‧‧‧p型蓋層
4‧‧‧插入金屬層
5‧‧‧源極電極
6‧‧‧汲極電極
7‧‧‧閘極絕緣膜
7a,7b‧‧‧開口
8‧‧‧閘極電極
2DEG‧‧‧高濃度二維電子氣體

Claims (10)

  1. 一種半導體裝置，包含：一半導體層；一第一下部導電層，其與該半導體層之一表面接觸；一第二下部導電層，其與該半導體層之一表面接觸；一絕緣膜，其形成在該第一下部導電層與該第二下部導電層上；一第一上部導電層，其形成在該第一下部導電層上方且該絕緣膜在該第一下部導電層與該第一上部導電層之間；及一第二上部導電層，其形成在該第二下部導電層上方且該絕緣膜在該第二下部導電層與該第二上部導電層之間；其中，以平面圖來看，該第一下部導電層與該第二下部導電層在該半導體層上是彼此分開。
  2. 如申請專利範圍第1項之半導體裝置，其中該半導體層包含一作為該半導體層之頂層之半導體蓋層，且該半導體蓋層係極性與該半導體層之剩餘部份相反。
  3. 如申請專利範圍第2項之半導體裝置，其中該第一下部導電層係形成在該半導體蓋層上。
  4. 如申請專利範圍第3項之半導體裝置，其中該第一下部導電層包含Ti、Ni、或Pd或其任一種組合作為一材料。
  5. 如申請專利範圍第1或2項之半導體裝置，其中該第二下 部導電層包含Ta或Al或其任一種組合作為一材料。
  6. 如申請專利範圍第1或2項之半導體裝置，更包含一源極電極及一汲極電極，其中該第二上部導電層係與該汲極電極電氣連接。
  7. 一種用以製造半導體裝置之方法，該方法包含：形成一半導體層；形成與該半導體層之一表面接觸之一第一下部導電層；形成與該半導體層之一表面接觸之一第二下部導電層；在該第一下部導電層與第二下部導電層上形成一絕緣膜；及在該絕緣膜上之一區域中形成一第一上部導電層，該區域係位在該第一下部導電層上方且與該第一下部導電層垂直地對齊，與在該絕緣膜上之一區域中形成一第二上部導電層，該區域係位在該第二下部導電層上方且與該第二下部導電層垂直地對齊；其中以平面圖來看，該第一下部導電層與該第二下部導電層在該半導體層上是彼此分開。
  8. 如申請專利範圍第7項之用以製造半導體裝置之方法，其中該半導體層包含一作為該半導體層之頂層之半導體蓋層，且該半導體蓋層係極性與該半導體層之剩餘部份相反。
  9. 如申請專利範圍第8項之用以製造半導體裝置之方法， 其中在形成該第一下部導電層之步驟中，該半導體蓋層係成形為與該第一下部導電層相同之形狀。
  10. 如申請專利範圍第8或9項之用以製造半導體裝置之方法，其中在形成該第二上部導電層之步驟中，該第二上部導電層係與一汲極電極一體地形成。
TW101126454A 2011-09-29 2012-07-23 半導體裝置及其製造方法 TWI521695B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011214722A JP6014984B2 (ja) 2011-09-29 2011-09-29 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
TW201314894A TW201314894A (zh) 2013-04-01
TWI521695B true TWI521695B (zh) 2016-02-11

Family

ID=47991770

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101126454A TWI521695B (zh) 2011-09-29 2012-07-23 半導體裝置及其製造方法

Country Status (5)

Country Link
US (1) US20130082336A1 (zh)
JP (1) JP6014984B2 (zh)
KR (1) KR101309872B1 (zh)
CN (1) CN103035701B (zh)
TW (1) TWI521695B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10249725B2 (en) 2016-08-15 2019-04-02 Delta Electronics, Inc. Transistor with a gate metal layer having varying width

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014072427A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
KR101927410B1 (ko) * 2012-11-30 2018-12-10 삼성전자주식회사 고전자 이동도 트랜지스터 및 그 제조방법
KR102055839B1 (ko) * 2013-03-08 2019-12-13 삼성전자주식회사 질화계 반도체 소자
JP6252122B2 (ja) * 2013-11-13 2017-12-27 富士通株式会社 半導体装置及び半導体装置の製造方法
CN103762235B (zh) * 2014-01-22 2016-06-29 西安电子科技大学 基于超结漏场板的AlGaN/GaN高压器件及其制作方法
JP6230456B2 (ja) 2014-03-19 2017-11-15 株式会社東芝 半導体装置
CN105280695A (zh) * 2014-06-06 2016-01-27 台达电子工业股份有限公司 半导体装置与其的制造方法
JP6478395B2 (ja) * 2015-03-06 2019-03-06 住友電工デバイス・イノベーション株式会社 半導体装置
KR101688965B1 (ko) * 2015-03-25 2016-12-22 경북대학교 산학협력단 반도체 소자 제조방법
TWI617027B (zh) 2015-07-03 2018-03-01 台達電子工業股份有限公司 半導體裝置
CN105355659A (zh) * 2015-11-06 2016-02-24 西安电子科技大学 槽栅AlGaN/GaN HEMT器件结构及制作方法
US20180061975A1 (en) 2016-08-24 2018-03-01 Rohm Co., Ltd. Nitride semiconductor device and nitride semiconductor package
JP7308593B2 (ja) * 2017-03-23 2023-07-14 ローム株式会社 窒化物半導体装置
JP6769400B2 (ja) * 2017-06-26 2020-10-14 株式会社デンソー 半導体装置
CN111052322B (zh) * 2017-09-01 2023-04-14 三菱电机株式会社 场效应晶体管
JP7097708B2 (ja) * 2018-01-30 2022-07-08 ローム株式会社 窒化物半導体装置
JP7398885B2 (ja) * 2019-05-30 2023-12-15 ローム株式会社 窒化物半導体装置およびその製造方法
CN110518068A (zh) * 2019-08-30 2019-11-29 重庆邮电大学 一种具有p-GaN栅结构的常关型InAlN/GaN HMET器件及其制备方法
US20210408250A1 (en) * 2020-06-24 2021-12-30 Monolithic Power Systems, Inc. Method of distributing metal layers in a power device
CN114864683A (zh) * 2021-02-04 2022-08-05 联华电子股份有限公司 半导体装置及其制作方法
WO2023157452A1 (ja) * 2022-02-17 2023-08-24 ローム株式会社 窒化物半導体装置
CN115116849A (zh) * 2022-08-29 2022-09-27 江苏能华微电子科技发展有限公司 一种增强型GaN功率器件制备方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4547789A (en) * 1983-11-08 1985-10-15 Energy Conversion Devices, Inc. High current thin film transistor
KR100190834B1 (ko) * 1994-12-08 1999-06-01 다니구찌 이찌로오, 기타오카 다카시 반도체장치및그제조방법
KR100573720B1 (ko) * 2003-01-29 2006-04-26 가부시끼가이샤 도시바 전력 반도체소자
JP4041075B2 (ja) * 2004-02-27 2008-01-30 株式会社東芝 半導体装置
US7573078B2 (en) * 2004-05-11 2009-08-11 Cree, Inc. Wide bandgap transistors with multiple field plates
JP4705412B2 (ja) * 2005-06-06 2011-06-22 パナソニック株式会社 電界効果トランジスタ及びその製造方法
JP5025108B2 (ja) * 2005-08-24 2012-09-12 株式会社東芝 窒化物半導体素子
KR100770132B1 (ko) * 2006-10-30 2007-10-24 페어차일드코리아반도체 주식회사 질화물계 반도체 소자
US9647103B2 (en) * 2007-05-04 2017-05-09 Sensor Electronic Technology, Inc. Semiconductor device with modulated field element isolated from gate electrode
CN101320751B (zh) * 2007-06-06 2010-08-25 西安能讯微电子有限公司 Hemt器件及其制造方法
US8502323B2 (en) * 2007-08-03 2013-08-06 The Hong Kong University Of Science And Technology Reliable normally-off III-nitride active device structures, and related methods and systems
US7851825B2 (en) * 2007-12-10 2010-12-14 Transphorm Inc. Insulated gate e-mode transistors
JP2010004588A (ja) * 2008-06-18 2010-01-07 Panasonic Corp 双方向スイッチのゲート駆動方法およびそれを用いた電力変換装置
JP5534661B2 (ja) * 2008-09-11 2014-07-02 株式会社東芝 半導体装置
CN101414623B (zh) * 2008-12-01 2010-08-11 西安电子科技大学 槽栅型源-漏复合场板异质结场效应晶体管及其制作方法
JP5481103B2 (ja) * 2009-06-11 2014-04-23 株式会社東芝 窒化物半導体素子
JP5595685B2 (ja) * 2009-07-28 2014-09-24 パナソニック株式会社 半導体装置
JP5707786B2 (ja) * 2010-08-31 2015-04-30 富士通株式会社 化合物半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10249725B2 (en) 2016-08-15 2019-04-02 Delta Electronics, Inc. Transistor with a gate metal layer having varying width

Also Published As

Publication number Publication date
TW201314894A (zh) 2013-04-01
US20130082336A1 (en) 2013-04-04
JP6014984B2 (ja) 2016-10-26
CN103035701A (zh) 2013-04-10
KR20130035173A (ko) 2013-04-08
CN103035701B (zh) 2016-05-25
JP2013074279A (ja) 2013-04-22
KR101309872B1 (ko) 2013-10-14

Similar Documents

Publication Publication Date Title
TWI521695B (zh) 半導體裝置及其製造方法
US9478539B1 (en) Compound semiconductor device and method of manufacturing the same
JP5866773B2 (ja) 化合物半導体装置及びその製造方法
TWI470803B (zh) 化合物半導體裝置及其製造方法
TWI543366B (zh) 化合物半導體裝置及其製造方法
JP5950643B2 (ja) 化合物半導体装置及びその製造方法
JP6054620B2 (ja) 化合物半導体装置及びその製造方法
TW201314906A (zh) 化合物半導體裝置及其製造方法
US20130083570A1 (en) Semiconductor device and method of manufacturing the same
JP2014090033A (ja) 化合物半導体装置及びその製造方法
JP6996241B2 (ja) 化合物半導体装置及びその製造方法、電源装置、高周波増幅器
KR101302847B1 (ko) 화합물 반도체 장치 및 그의 제조 방법
US10665710B2 (en) Compound semiconductor device and fabrication method
US20240006526A1 (en) Semiconductor device, method for manufacturing semiconductor device, and electronic device
JP6304304B2 (ja) 化合物半導体装置及びその製造方法
JP2022110730A (ja) 半導体装置及び半導体装置の製造方法