CN114864683A - 半导体装置及其制作方法 - Google Patents

半导体装置及其制作方法 Download PDF

Info

Publication number
CN114864683A
CN114864683A CN202110156459.0A CN202110156459A CN114864683A CN 114864683 A CN114864683 A CN 114864683A CN 202110156459 A CN202110156459 A CN 202110156459A CN 114864683 A CN114864683 A CN 114864683A
Authority
CN
China
Prior art keywords
electrode
semiconductor device
sub
extension
metal plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110156459.0A
Other languages
English (en)
Inventor
杨柏宇
王珣彣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CN202110156459.0A priority Critical patent/CN114864683A/zh
Priority to US17/207,719 priority patent/US20220246750A1/en
Publication of CN114864683A publication Critical patent/CN114864683A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开一种半导体装置及其制作方法，半导体装置包括基底、通道层、栅极电极、第一电极、第二电极以及金属板。通道层设置在基底上，栅极电极则设置于通道层上。第一电极以及第二电极设置于通道层上并分别位于栅极电极的两相对侧。金属板设置于通道层上，并且介于第一电极与栅极电极之间。其中，金属板包括第一延伸部以及第二延伸部，第二延伸部朝向基底延伸且不接触通道层，而第一延伸部朝向第一电极或第二电极延伸并直接接触第一电极或第二电极。

Description

半导体装置及其制作方法
技术领域
本发明涉及一种半导体装置及其制作方法，特别是涉及一种具有高电子迁移率晶体管的半导体装置及其制作方法。
背景技术
在半导体技术中，III-V族的半导体化合物可用于形成各种集成电路装置，例如高功率场效晶体管、高频晶体管或高电子迁移率晶体管(high electron mobilitytransistor,HEMT)。在高电子迁移率晶体管中，两种不同能带隙(band-gap)的半导体材料是结合而于接面(junction)形成异质接面(heterojunction)而为载流子提供通道。近年来，氮化镓系列的材料由于拥有较宽能隙与饱和速率高的特点而适合应用于高功率与高频率产品。氮化镓系列的高电子迁移率晶体管由材料本身的压电效应产生二维电子气(two-dimensional electron gas,2DEG)，相较于传统晶体管，高电子迁移率晶体管的电子速度及密度均较高，故可用以增加切换速度。然而随着电子产品升级，一般高电子迁移率晶体管的结构及其制作工艺还需进一步改良，以配合产业需求而增进其功能性。
发明内容
本发明的一目的在于提供一种半导体装置及其制作方法，该半导体装置是在栅极电极以及漏极电极之间额外设置一场板(field plate)结构，该场板结构具有朝向基底延伸的一延伸部，通过该延伸不可降低栅极电极一侧的表面电场，使得栅极电极到漏极电极之间的电压以及电场强度可较为均匀。如此，本发明的半导体装置可在维持一定导通电阻(Ron)的前提下有效提升击穿电压，进而达到优化的元件效能。
为达上述目的，本发明的一优选实施例提供一种半导体装置，包括基底、通道层、栅极电极、第一电极、第二电极以及金属板。该通道层设置在该基底上，该栅极电极则设置于该通道层上。该第一电极以及该第二电极设置于该通道层上并分别位于该栅极电极的两相对侧。金属板设置于该通道层上，并且介于该第一电极与该栅极电极之间。其中，该金属板包括一第一延伸部以及一第二延伸部，该第二延伸部朝向该基底延伸且不接触该通道层，而该第一延伸部朝向该第一电极或该第二电极延伸并直接接触该第一电极或该第二电极。
为达上述目的，本发明的一优选实施例提供一种半导体装置的制作方法，包括以下步骤。首先，提供一基底，在该基底上形成一通道层。接着，在该通道层上形成一栅极电极，并且，在该通道层上形成第一电极以及第二电极，该第一电极以及该第二电极分别位于该栅极电极的两相对侧。然后，在该通道层上形成一金属板，该金属板介于该第一电极与该栅极电极之间。其中，该金属板包括一第一延伸部以及一第二延伸部，该第二延伸部朝向该基底延伸且不接触该通道层，而该第一延伸部朝向该第一电极或该第二电极延伸并直接接触该第一电极或该第二电极。
附图说明
图1至图2为本发明第一实施例中半导体装置的示意图，其中：
图1为一半导体装置的立体示意图；以及
图2为该半导体装置的剖面示意图；
图3为本发明第二实施例中半导体装置的剖面示意图；
图4至图6为本发明再一实施例中半导体装置的示意图，其中：
图4为一半导体装置的剖面示意图；
图5为该半导体装置的俯视示意图；以及
图6为该半导体装置的另一俯视示意图；
图7至图8为本发明第二实施例中半导体装置的示意图，其中：
图7为一半导体装置的立体示意图；以及
图8为该半导体装置的剖面示意图；
图9为本发明另一实施例中半导体装置的剖面示意图；
图10至图11为本发明第三实施例中半导体装置的示意图，其中：
图10为一半导体装置的立体示意图；以及
图11为该半导体装置的剖面示意图；
图12为本发明另一实施例中半导体装置的剖面示意图；
图13至图14绘示本发明第四实施例中半导体装置的示意图，其中：
图13为一半导体装置的立体示意图；以及
图14为该半导体装置的剖面示意图。
主要元件符号说明
100、200、300、400、500 半导体装置
110 基底
120 通道层
125 二维电子气
130 阻障层
131、132、133、134 沟槽
140 P型III-V族化合物层
150 源极电极
160 漏极电极
170 栅极电极
180、280、380 金属板
181 第一延伸部
183 第二延伸部
190 钝化层
283、383 次延伸部
383a 长条状结构
383b 方块状结构
480、580、680 金属板
481、581、681 第一延伸部
483、583、683 第二延伸部
483a、583a 底面
484、584 次延伸部
D1、D2、D3 方向
g、g1、g2、g3 距离
P1、P2 间距
L、L1 长度
具体实施方式
为使熟悉本发明所属技术领域的一般技术者能更进一步了解本发明，下文特列举本发明的数个优选实施例，并配合所附的附图，详细说明本发明的构成内容及所欲达成的功效。并且，在不脱离本发明的精神下，下文所描述的不同实施例中的技术特征彼此间可以被置换、重组、混合，以构成其他的实施例。
请参阅图1至图2，其为依据本发明第一实施例所绘示的半导体装置100的示意图，其中，图1以及图2分别为半导体装置100的立体示意图以及剖面示意图。半导体装置100包含一基底110，基底110可以由硅或是其他半导体材料制成。在一实施例中，基底110例如是具有〈111〉晶格结构的硅层，但不以此为限；而在其他实施例中，基底110也可以具有半导体化合物，如碳化硅(SiC)、砷化镓(GaAs)、砷化铟(InAs)、或是磷化铟(InP)，或是具有半导体合金，如硅锗(SiGe)、碳化硅锗(SiGeC)、磷化砷镓(AsGaP)、或是磷化铟镓(InGaP)等材质。
基底110上则依序形成有一通道层(channel)120与一阻障层(barrier)130，例如是分别包含不同的III-V族材质，使得通道层120以及阻障层130之间可产生一异质接面，其间存在着能隙不连续性。其中，III-V族材质是指可包含至少一III族元素或至少一V族元素的半导体化合物，进一步而言，III族元素可以是硼(B)、铝(Al)、镓(Ga)或铟(In)，而V族元素可以是氮(N)、磷(P)、砷(As)或锑(Sb)。在本实施例中，通道层120以及阻障层130可共同作为一主动(active)层，其中，阻障层130可包含氮化铝镓(Alx1Ga1-x1N,x1为大于零且小于1的常数，0＜x1＜1)，通道层120则可包含氮化镓(GaN)，而阻障层130的能隙会大于通道层120的能隙，使得阻障层130因压电极化效应产生的电子会落入通道层120中，从而产生高移动传导性的一电子薄层，即图1所示位于通道层120内且邻近阻障层130的二维电子气(two-dimension electron gas,2DEG)125。
阻障层130上进一步形成一P型III-V族化合物层140、一源极电极150、一漏极电极160以及一栅极电极170。栅极电极170设置在P型III-V族化合物层140上，源极电极150以及漏极电极160则直接设置在阻障层130上，并且分别位于P型III-V族化合物层140与栅极电极170的两相对侧。细部来说，P型III-V族化合物层140仅位于栅极电极170的正下方，而可以具有与栅极电极170两侧切齐的侧壁，如图1以及图2所示。在本实施例中，P型III-V族化合物层140包含但不限定是P型掺杂的氮化镓(p-GaN)，并且，还可进一步包括二价掺质，例如是镁(Mg)、锌(Zn)、钙(Ca)、铍(Be)、碳(C)或铁(Fe)。栅极电极170、源极电极150和漏极电极160则可包含钛(Ti)、铝、氮化钛(TiN)或是其它合适的导电材料。如此，本实施例的半导体装置100可包括一高电子迁移率晶体管(HEMT)，通过该二价掺质占据栅极电极170正下方的该主动层内原属于III-V族化合物的空间，可耗尽二维电子气125而形成正常关闭态(normally-off)通道。
此外，在一实施例中，基底110以及通道层120之间还可选择另外设置由下而上依序堆叠的一成核(nucleation)层(未绘示)、一过渡(transition)层(未绘示)以及一超晶格(superlattice)层(未绘示)。该成核层、该过渡层以及该超晶格层可分别包含氮化铝或氮化铝镓等III-V族材质，以共同作为一缓冲层(buffer)，补偿基底110与其上各堆叠层(包括通道层120、阻障层130及P型III-V族化合物层140)之间的晶格结构及/或热膨胀系数不匹配等问题，由此提供良好的外延生长基础。其中，该成核层、该过渡层以及该超晶格层还可选择包含P型掺质，以捕捉由基底110扩散来的电子，避免影响到二维电子气125。
需注意的是，半导体装置100进一步包括一金属板180，设置于栅极电极170以及漏极电极160之间，金属板180同样包括一导电材料，例如是与栅极电极170、源极电极150和漏极电极160相同的材料，如钛、铂(Pt)、金(Au)、铝、氮化钛等，但不以此为限。金属板180细部包括一第一延伸部181以及一第二延伸部183，其中，第一延伸部181与栅极电极170、源极电极150以及漏极电极160可具有相同的延伸方向，如方向D1(例如为y方向)，并且，第一延伸部181延伸于方向D1上的一侧边还可朝向垂直于方向D1的另一方向D2(例如为x方向)进一步延伸，并直接接触漏极电极160，如图1以及图2所示。第一延伸部181延伸于方向D1上的另一侧边则不接触栅极电极170，并且与栅极电极170相隔一定距离g。本领域者应可轻易理解，第一延伸部181在方向D2上的长度L，以及第一延伸部181与栅极电极170之间分隔的距离g都可依据半导体装置100中各单元(cell)大小而有不同的数值范围。举例来说，在一实施例中，长度L例如约为2微米(μm)至3微米，而距离g可约为1微米至2微米，但不以此为限。另一方面，第二延伸部183则是自第一延伸部181朝向垂直于方向D1的再一方向D3(例如为z方向)进一步延伸。换言之，第二延伸部183是往朝向基底110的方向延伸，但并不接触基底110上方设置的阻障层130，其中，阻障层130以及第二延伸部183之间还额外设置了一钝化(passivation)层190，以电性隔离阻障层130以及金属板180。此外，钝化层190还进一步填充于金属板180与前述各电极结构(包括源极电极150、漏极电极160以及栅极电极170)之间的空隙，以电性隔离各元件，钝化层190例如包括一介电材质，如氧化物(oxide)材质(例如包括SiOx、Al2O3)、或氮化物(nitride)材质(例如包括SiNx、AlN)等，但不以此为限。
在此设置下，半导体装置100的金属板180可作为一场板(field plate)结构，通过金属板180的水平延伸部(即第一延伸部181)朝向漏极电极160延伸并电连接漏极电极160，使得金属板180与漏极电极160可具有等电位；并且，通过金属板180的垂直延伸部(即第二延伸部183)朝向基底110延伸，可降低栅极电极170靠近漏极电极160一侧的表面电场。详细来说，该垂直延伸部的设置可分散该高电子迁移率晶体管介于栅极端以及漏极端之间的电压以及表面电场，避免电压以及表面电场集中于邻近该栅极端的位置。如此，介于该栅极端与该漏极端之间的电压以及表面电场的分布可较为均匀，进而可提升半导体装置100的击穿电压(breakdown voltage)，例如可使击穿电压约可提升1.5至2倍，同时可避免导通电阻(Ron)增加，可达到较佳的元件品质。
为了使本技术领域中的通常知识者可据以实现本发明，以下进一步具体描述本发明的半导体装置100的制作方法。在一实施例中，各电极结构(包括源极电极150、漏极电极160以及栅极电极170)以及金属板180的制作工艺可选择同时进行，其包括但不限定为以下步骤。首先，提供一基底(例如为图1或图2所示基底110)，并且于该基底上依序形成一通道层(例如为图1或图2所示通道层120)、一阻障层(例如为图1或图2所示阻障层130)以及一P型III-V族材料层(未绘示)。接着，通过一遮罩层(未绘示)将该P型III-V族材料层图案化为如图1或图2所示的P型III-V族化合物层140。然后，形成一钝化材料层(未绘示)，并通过至少一光致抗蚀剂层(未绘示)部分遮挡该钝化材料层，以定义出各电极结构(包括如图1或图2所示的源极电极150以及漏极电极160)以及一金属板结构于后续制作工艺中的设置位置。后续，依序进行一蚀刻制作工艺以及一沉积制作工艺，形成金属板(例如为图1或图2所示金属板180)以及各该电极结构(包括源极电极150以及漏极电极160)。最后，再依序进行一蚀刻制作工艺以及一沉积制作工艺，以在P型III-V族化合物层140的上方形成一栅极电极(例如为图1或图2所示栅极电极170)，同时形成钝化层(例如为图1或图2所示钝化层190)。如此，金属板180、源极电极150以及漏极电极160可通过同一道制作工艺一并形成，并且具有相同的导电材质，同时，金属板180以及漏极电极160可一体成型，如图1以及图2所示。
本领域者应可轻易了解，在能满足实际产品需求的前提下，本发明的半导体装置及其制作方法也可能有其它态样，而不限于前述。下文将进一步针对半导体装置及其制作方法的其他实施例或变化型进行说明。且为简化说明，以下说明主要针对各实施例不同之处进行详述，而不再对相同之处作重复赘述。此外，本发明的各实施例中相同的元件是以相同的标号进行标示，以利于各实施例间互相对照。
根据本发明的其他实施例，还可在维持半导体装置100的导通电阻的前提下，再进一步提高半导体装置100的击穿电压，以获得更佳的元件效能。请参阅图3所示，在一实施例中，金属板280的垂直延伸部可细部包括多个次延伸部283，使得金属板280可整体上具有一梳状结构或栅状结构。具体来说，各个次延伸部283可在方向D2上彼此分隔，其间还填充有一部分的钝化层190，并且，各个次延伸部283一并自第一延伸部181朝向基底110的方向(即方向D3)延伸但不接触下方设置的阻障层130。本领域者应可轻易理解，各次延伸部283在方向D2上的长度L1以及各次延伸部283之间的距离g1都可依据半导体装置100中各单元大小而有不同的数值范围，举例来说，在本实施例中，长度L1例如约为0.5微米，而距离g1可约为1微米，但不以此为限。在此设置下，金属板280的该垂直延伸部可更有效地分散该高电子迁移率晶体管介于栅极端以及漏极端之间的电压以及表面电场，进一步提升半导体装置100的击穿电压。
此外，前述次延伸部283的具体设置数量可以为图3所示的两个，也可依据实际元件需求而有其他的数量，如三个或三个以上等。并且，多个次延伸部还可选择在方向D2上具有不同的设置间距(pitch)，或是在方向D3上具有不同的高度等。请参阅图4至图6所示，在另一实施例中，金属板380的垂直延伸部同样可细部包括多个次延伸部383，各个次延伸部383彼此分隔设置，其间还填充有一部分的钝化层190，使得金属板380可整体上具有如图4所示的梳状结构或栅状结构。需注意的是，邻近栅极电极170的次延伸部383例如是依照间隔P1相互分隔设置，而邻近漏极电极160的次延伸部383则例如是依照间隔P2相互分隔设置。较佳地，间隔P1可大于间隔P2，使得次延伸部383在靠近漏极端的设置密度可大于次延伸部383在靠近栅极端的设置密度，由此，可更进一步地将靠近该栅极端的电压以及表面电场往该漏极端分散，再为提升半导体装置100的击穿电压。另需注意的是，因图4中仅绘出各次延伸部383的剖面示意图，本领域者应可轻易理解，若从一俯视图(未绘示)来看，各次延伸部383可以是延伸于方向D1上的一长条状结构383a，如图5所示；也可是排列于方向D1上的方块状结构383b，如图6所示，但不以此为限。
另一方面，前述的次延伸部(包括次延伸部283以及次延伸部383)虽都在方向D3上具有相同的长度，但其具体设置态样并不以此为限。在另一实施例中，还可选择使多个延伸部分别具有不同的长度，例如：可使邻近栅极电极170的一部分次延伸部(未绘示)在方向D3上的长度相对较短，而使邻近漏极电极160的一部分次延伸部(未绘示)在方向D3上的长度相对较长，如此，同样可更进一步地将靠近该栅极端的电压以及表面电场往该漏极端分散，而提升击穿电压。或者，在其他产品需求下，也可选择使邻近栅极电极170的一部分次延伸部(未绘示)在方向D3上的长度相对较长，而使邻近漏极电极160的一部分次延伸部(未绘示)在方向D3上的长度相对较短；或是，使邻近栅极电极170的一部分次延伸部(未绘示)的设置密度较大，而使邻近漏极电极160的一部分次延伸部(未绘示)的设置密度较小，而达到不同的产品效果。
请参阅图7至图8，其为依据本发明第二实施例所绘示的半导体装置300的剖面示意图，其中，图7以及图8分别为半导体装置300的立体示意图以及剖面示意图。本实施例中半导体装置300的结构大体上与前述图1以及图2所示实施例相同，同样包括基底110、通道层120、阻障层130、P型III-V族化合物层140、源极电极150、漏极电极160、栅极电极170以及钝化层190等相同之处于此不再赘述。而本实施例与前述实施例的主要差异在于，阻障层130内额外设置一沟槽131，位于栅极电极170以及漏极电极160之间并且对位于金属板480的设置位置，特别是对应于金属板480的垂直延伸部的设置位置。
细部来说，金属板480同样设置于栅极电极170以及漏极电极160之间，包括第一延伸部481以及第二延伸部483。其中，第一延伸部481的具体特征大体上与前述实施例中的第一延伸部181相同，于此不再赘述。第二延伸部483则是自第一延伸部481朝向基底110的方向(即方向D3)延伸，并进一步深入沟槽131内。在本实施例中，沟槽131在方向D2上例如可自栅极电极170的一侧延伸至漏极电极160的一侧。换言之，在本实施例中，沟槽131并不贯穿阻障层130，如此，沟槽131在垂直于基底110的一投影方向(projecting direction)上的占据范围(即面积)可大于金属板480在该投影方向上的占据范围，同时，沟槽131在方向D2上的范围(即宽度)可大于金属板480在方向D2上的范围，如图8所示，但不以此为限。在其他实施例中，在沟槽不贯穿阻障层130的设置前提下，也可选择使该沟槽在该投影方向或方向D2上具有相同于或小于金属板480的占据范围。
在此设置下，金属板480的第二延伸部483(即该垂直延伸部)可进一步往下延伸并深入至沟槽131内，例如可使第二延伸部483的底面483a低于阻障层130的顶面，但仍不直接接触沟槽131底部的阻障层130，使得第二延伸部483与沟槽131底部的阻障层130之间仍间隔一部分的钝化层190，如图8所示。由此，半导体装置300的金属板480同样可作为一场板结构，通过金属板480的水平延伸部(即第一延伸部481)朝向漏极电极160延伸并电连接漏极电极160，使得金属板480以及漏极电极160可具有等电位；并且，通过金属板480的该垂直延伸部(即第二延伸部483)朝向基底110延伸，并深入沟槽131内，降低栅极电极170靠近漏极电极160一侧的表面电场。如此，可更进一步地将靠近该栅极端的电压以及表面电场往该漏极端分散，以提升半导体装置300的击穿电压。
另外，在本实施例中，金属板480的垂直延伸部虽仅绘出单一延伸结构作为实施态样进行说明，但本领域者应可轻易理解，该垂直延伸部亦可细部包括多个次延伸部，例如是如图3所示的次延伸部283，或是如图4所示的次延伸部383。并且，该些次延伸部若从一俯视图(未绘示)来看，也可具有如图5所示的长条状结构383a或是如图6所示的方块状结构383b，但不以此为限。此外，在该垂直延伸部包括多个次延伸部的实施态样中，还可选择在阻障层130内设置单一沟槽(如图7以及图8所示沟槽131)，使该单一沟槽可同时对位于所有的次延伸部；或者，也可选择如图9所示，在阻障层130内设置多个沟槽132，其中，沟槽132的设置数量、设置位置以及设置间距等条件均可对应于金属板480的次延伸部484的设置数量、设置位置以及设置间距P1、P2，使得各个沟槽132可分别对位于各个次延伸部484。如此，即可在维持导通电阻的前提下，再进一步提高半导体装置300的击穿电压，以获得更佳的元件效能。
请参阅图10至图11，其为依据本发明第三实施例所绘示的半导体装置400的剖面示意图，其中，图10以及图11分别为半导体装置400的立体示意图以及剖面示意图。本实施例中半导体装置400的结构大体上与前述图1以及图2所示实施例相同，同样包括基底110、通道层120、阻障层130、P型III-V族化合物层140、源极电极150、漏极电极160、栅极电极170以及钝化层190等相同之处于此不再赘述。而本实施例与前述实施例的主要差异在于，额外设置一沟槽133，位于栅极电极170以及漏极电极160之间并且贯穿阻障层130。
细部来说，金属板580同样设置于栅极电极170以及漏极电极160之间，包括第一延伸部581以及第二延伸部583。其中，第一延伸部581的具体特征大体上与前述实施例中的第一延伸部181相同，于此不再赘述。第二延伸部583则是自第一延伸部581朝向基底110的方向(即方向D3)延伸，并对位于下方的沟槽133。在本实施例中，沟槽133的两侧都不直接邻接于栅极电极170或漏极电极160，使得沟槽133的两侧可分别与栅极电极170或漏极电极160相隔一段距离，例如是图10以及图11所示的距离g2与距离g3。其中，沟槽133与栅极电极170相隔的距离g2可不等于沟槽133与漏极电极160相隔的距离g3，但不以此为限；在另一实施例中，也可选择使沟槽133分别与栅极电极170或漏极电极160间隔一相同距离(未绘示)。
在此设置下，金属板580的第二延伸部583(即该垂直延伸部)可进一步往下延伸并深入至沟槽133内，例如可使第二延伸部583的底面583a低于阻障层130的顶面，但并不会直接接触自沟槽133暴露的通道层120，使得第二延伸部583的底面583a与暴露的通道层120之间仍间格一部分的钝化层190，如图11所示。由此，半导体装置400的金属板580同样可作为一场板结构，通过金属板580的水平延伸部(即第一延伸部581)朝向漏极电极160延伸并电连接漏极电极160，使得金属板580以及漏极电极160可具有等电位；并且，通过金属板580的垂直延伸部(即第二延伸部583)朝向基底110延伸，并深入沟槽133内，降低栅极电极170靠近漏极电极160一侧的表面电场。如此，可更进一步地将靠近该栅极端的电压以及表面电场往该漏极端分散，以提升半导体装置400的击穿电压。
另外，在本实施例中，金属板580的垂直延伸部虽仅绘出单一延伸结构作为实施态样进行说明，但本领域者应可轻易理解，该垂直延伸部亦可细部包括多个次延伸部，例如是如图3所示的次延伸部283，或是如图4所示的次延伸部383，并且，该些次延伸部若从一俯视图(未绘示)来看，亦可具有如图5所示的长条状结构383a或是如图6所示的方块状结构383b，但不以此为限。并且，在该垂直延伸部包括多个次延伸部的实施态样中，可选择在阻障层130内设置单一沟槽(如图10以及图11所示沟槽133)，使该单一沟槽可同时对位于所有的次延伸部；或者，也可选择如图12所示，在阻障层130内设置多个沟槽134，其中，沟槽134的设置数量、设置位置以及设置间距等条件均可对应于金属板580的次延伸部584的设置数量、设置位置以及设置间距，使得各个沟槽134可分别对位于各个次延伸部584。如此，即可在维持导通电阻的前提下，再进一步提高半导体装置400的击穿电压，以获得更佳的元件效能。
请参阅图13至图14，其为依据本发明第四实施例所绘示的半导体装置500的剖面示意图，其中，图13以及图14分别为半导体装置500的立体示意图以及剖面示意图。本实施例中半导体装置500的结构大体上与前述图1以及图2所示实施例相同，同样包括基底110、通道层120、阻障层130、P型III-V族化合物层140、源极电极150、漏极电极160、栅极电极170以及钝化层190等相同之处于此不再赘述。而本实施例与前述实施例的主要差异在于，金属板680与源极电极150电连接，而可具有相同的电位。
在本实施例中，金属板680同样设置于栅极电极170以及漏极电极160之间，包括第一延伸部681以及第二延伸部683。其中，第一延伸部681与栅极电极170、源极电极150以及漏极电极160可具有相同的延伸方向，如方向D1(例如为y方向)，并且，第一延伸部681延伸于方向D1上的一侧边可进一步朝向源极电极150延伸并直接接触源极电极150。在此设置下，一部分的第一延伸部681可位于栅极电极170上方，但不直接接触栅极电极170，使得第一延伸部681与栅极电极170之间夹设一部分的钝化层190，如图13以及图14所示。第一延伸部681延伸于方向D1上的另一侧边则不接触漏极电极160。另一方面，第二延伸部683的具体特征大体上与前述实施例中的第二延伸部183相同，于此不再赘述。
由此，半导体装置600的金属板680同样可作为一场板结构，通过金属板680的水平延伸部(即第一延伸部681)朝向源极电极150延伸并电连接源极电极150，使得金属板680以及源极电极150可具有等电位；并且，通过金属板680的垂直延伸部(即第二延伸部683)朝向基底110延伸，以降低栅极电极170靠近漏极电极160一侧的表面电场。如此，通过该垂直延伸部的设置可将靠近该栅极端的电压以及表面电场往该漏极端分散，进而提升半导体装置500的击穿电压。另外，在本实施例中，金属板680的该垂直延伸部虽仅绘出单一延伸结构作为实施态样进行说明，但本领域者应可轻易理解，该垂直延伸部亦可细部包括多个次延伸部，例如是如前述实施例中的图3(如次延伸部283)或图4(如次延伸部383)所示，并且，该些次延伸部若从一俯视图(未绘示)来看，也可具有如图5所示的长条状结构383a或是如图6所示的方块状结构383b，但不以此为限。如此，同样可以在维持半导体装置500的导通电阻的前提下，再进一步提高半导体装置500的击穿电压，以获得更佳的元件效能。
整体来说，本发明的半导体装置是在栅极电极以及漏极电极之间额外设置一场板结构，该场板结构可通过一水平延伸部选择性地与漏极电极或源极电极电连接，并且另通过一垂直延伸部进一步朝向基底延伸但不直接接触下方设置的阻障层或通道层。如此，可利用该垂直延伸部的设置有效地降低该栅极电极一侧的表面电场，使得该栅极电极到该漏极电极之间的电压以及电场强度可较为均匀。如此，本发明的半导体装置可在维持一定导通电阻的前提下有效提升其击穿电压，进而达到优化的元件效能。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。

Claims (20)

1.一种半导体装置，其特征在于，该半导体装置包括：
基底；
通道层，设置在该基底上；
栅极电极，设置于该通道层上；
第一电极以及第二电极，设置于该通道层上并分别位于该栅极电极的两相对侧；以及
金属板，设置于该通道层上，并且介于该第一电极与该栅极电极之间，其中，该金属板包括第一延伸部以及第二延伸部，该第二延伸部朝向该基底延伸且不接触该通道层，而该第一延伸部朝向该第一电极或该第二电极延伸并直接接触该第一电极或该第二电极。
2.依据权利要求1所述的半导体装置，其特征在于，该第二延伸部包括多个次延伸部，该些次延伸部沿着一方向依序排列。
3.依据权利要求2所述的半导体装置，其特征在于，各该次延伸部具有长条状或方块状。
4.依据权利要求2所述的半导体装置，其特征在于，该些次延伸部包括多个第一次延伸部以及多个第二次延伸部，并且，该些第一次延伸部的间距不同于该些第二次延伸部的间距。
5.依据权利要求4所述的半导体装置，其特征在于，该些第二次延伸部邻近该第一电极，该些第一次延伸部邻近该栅极结构，并且，该些第二次延伸部的该间距小于该些第一次延伸部的该间距。
6.依据权利要求1所述的半导体装置，其特征在于，还包括：
阻障层，设置于该栅极电极以及该通道层之间；以及
至少一沟槽，设置在该阻障层内，并位于该金属板下方。
7.依据权利要求6所述的半导体装置，其特征在于，该第二延伸部的底面低于该阻障层的顶面。
8.依据权利要求6所述的半导体装置，其特征在于，该至少一沟槽未贯穿该阻障层的两相对表面，且该至少一沟槽的一侧直接接触该栅极电极的一侧。
9.依据权利要求8所述的半导体装置，其特征在于，该至少一沟槽的另一侧直接接触该第一电极。
10.依据权利要求8所述的半导体装置，其特征在于，该第二延伸部还包括多个次延伸部，该些次延伸部沿着一方向依序排列，且该至少一沟槽对位于所有的该些次延伸部。
11.依据权利要求8所述的半导体装置，其特征在于，该第二延伸部还包括多个次延伸部，该些次延伸部沿着一方向依序排列，且多个该沟槽分别对位于该些次延伸部。
12.依据权利要求6所述的半导体装置，其特征在于，该至少一沟槽贯穿该阻障层的两相对表面，且该至少一沟槽的一侧与该栅极电极的一侧相隔一段距离。
13.依据权利要求6所述的半导体装置，其特征在于，该至少一沟槽的另一侧与该第一电极的一侧相隔一段距离。
14.依据权利要求12所述的半导体装置，其特征在于，该第二延伸部还包括多个次延伸部，该些次延伸部沿着该第一方向依序排列，且该至少一沟槽对位于所有的该些次延伸部。
15.依据权利要求12所述的半导体装置，其特征在于，该第二延伸部还包括多个次延伸部，该些次延伸部沿着该第一方向依序排列，且多个该沟槽分别对位于该些次延伸部。
16.依据权利要求1所述的半导体装置，其特征在于，该第一电极包括漏极电极，该第二电极包括源极电极。
17.依据权利要求1所述的半导体装置，其特征在于，该第一延伸部的一部分位于该栅极结构的上方。
18.依据权利要求1所述的半导体装置，其特征在于，该第一电极、该第二电极以及该金属板包含相同的导电材质。
19.一种半导体装置的制作方法，其特征在于，包括：
提供基底；
在该基底上形成通道层；
在该通道层上形成栅极电极；
在该通道层上形成第一电极以及第二电极，该第一电极以及该第二电极分别位于该栅极电极的两相对侧；以及
在该通道层上形成金属板，该金属板介于该第一电极与该栅极电极之间，其中，该金属板包括第一延伸部以及第二延伸部，该第二延伸部朝向该基底延伸且不接触该通道层，而该第一延伸部朝向该第一电极或该第二电极延伸并直接接触该第一电极或该第二电极。
20.依据权利要求19所述的半导体装置的制作方法，其特征在于，还包括：
在该栅极电极以及该通道层之间形成阻障层；以及
在该阻障层内形成至少一沟槽，该至少一沟槽位于该金属板下方。
CN202110156459.0A 2021-02-04 2021-02-04 半导体装置及其制作方法 Pending CN114864683A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110156459.0A CN114864683A (zh) 2021-02-04 2021-02-04 半导体装置及其制作方法
US17/207,719 US20220246750A1 (en) 2021-02-04 2021-03-21 Semiconductor Device and Fabricating Method Thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110156459.0A CN114864683A (zh) 2021-02-04 2021-02-04 半导体装置及其制作方法

Publications (1)

Publication Number Publication Date
CN114864683A true CN114864683A (zh) 2022-08-05

Family

ID=82612803

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110156459.0A Pending CN114864683A (zh) 2021-02-04 2021-02-04 半导体装置及其制作方法

Country Status (2)

Country Link
US (1) US20220246750A1 (zh)
CN (1) CN114864683A (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6014984B2 (ja) * 2011-09-29 2016-10-26 富士通株式会社 半導体装置及びその製造方法
WO2015077647A2 (en) * 2013-11-22 2015-05-28 Cambridge Electronics, Inc. Electric field management for a group iii-nitride semiconductor
US20170033187A1 (en) * 2015-07-31 2017-02-02 Ohio State Innovation Foundation Enhancement mode field effect transistor with doped buffer and drain field plate
EP3252824B1 (en) * 2016-05-30 2021-10-20 STMicroelectronics S.r.l. High-power and high-frequency heterostructure field-effect transistor

Also Published As

Publication number Publication date
US20220246750A1 (en) 2022-08-04

Similar Documents

Publication Publication Date Title
TWI478357B (zh) 半導體異質結構二極體以及包含其之組件
JP6371986B2 (ja) 窒化物半導体構造物
CN112490286B (zh) 半导体装置及其制作方法
US9711594B2 (en) Improving linearity in semiconductor devices
CN104051520A (zh) 高电子迁移率的半导体器件及其方法
US9799726B1 (en) Vertical super junction III/nitride HEMT with vertically formed two dimensional electron gas
CN112490285B (zh) 半导体装置及其制作方法
US20230036698A1 (en) Reverse blocking gallium nitride high electron mobility transistor
CN114823888A (zh) 高电子迁移率晶体管及其制作方法
TWI775276B (zh) 高電子遷移率電晶體及其製作方法
JP2003051508A (ja) ＧａＮ系半導体装置
US20230282645A1 (en) Semiconductor device
US20220293779A1 (en) High electron mobility transistor and fabrication method thereof
US11916139B2 (en) Semiconductor device
CN114864683A (zh) 半导体装置及其制作方法
CN115036366A (zh) 半导体装置及其制作方法
TW202201788A (zh) 高電子遷移率電晶體
US20240154030A1 (en) Semiconductor structures and manufacturing methods therefor
TWI790655B (zh) 半導體結構及高電子遷移率電晶體
TWI837931B (zh) 半導體裝置及其製造方法
KR102546323B1 (ko) 전계 효과 게이트를 가지는 질화물 반도체 소자
US20240243121A1 (en) Semiconductor device and fabrication method thereof
US20230170408A1 (en) Semiconductor structures and manufacturing methods thereof
WO2023197088A1 (zh) 半导体元件及其制作方法
CN114823887A (zh) 高电子迁移率晶体管及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination