CN114823887A - 高电子迁移率晶体管及其制作方法 - Google Patents

高电子迁移率晶体管及其制作方法 Download PDF

Info

Publication number
CN114823887A
CN114823887A CN202110070443.8A CN202110070443A CN114823887A CN 114823887 A CN114823887 A CN 114823887A CN 202110070443 A CN202110070443 A CN 202110070443A CN 114823887 A CN114823887 A CN 114823887A
Authority
CN
China
Prior art keywords
field plate
layer
gate
semiconductor
hemt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110070443.8A
Other languages
English (en)
Inventor
杜杨
林鑫成
黄嘉庆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vanguard International Semiconductor Corp
Original Assignee
Vanguard International Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vanguard International Semiconductor Corp filed Critical Vanguard International Semiconductor Corp
Priority to CN202110070443.8A priority Critical patent/CN114823887A/zh
Publication of CN114823887A publication Critical patent/CN114823887A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种高电子迁移率晶体管及其制作方法，包括基底、半导体通道层、半导体阻障层、闸极场板、源极电极、至少一第一场板及第二场板；闸极场板设置于半导体阻障层上；源极电极设置于闸极场板的一侧，而第一场板设置于闸极场板的另一侧且侧向分离于闸极场板；第二场板覆盖闸极场板及第一场板且电连接至源极电极，其中当以俯视观察时，第二场板的面积大于闸极场板的面积与第一场板的面积之和。

Description

高电子迁移率晶体管及其制作方法
技术领域
本发明涉及晶体管技术领域，尤其是涉及一种高电子迁移率晶体管及其制作方法。
背景技术
在半导体技术中，III-V族的半导体化合物可用于形成各种集成电路装置，例如：高功率场效晶体管、高频晶体管或高电子迁移率晶体管(high electron mobilitytransistor,HEMT)。HEMT是属于具有二维电子气(two dimensional electron gas,2DEG)的一种晶体管，其2DEG会邻近于能隙不同的两种材料之间的接合面(即，异质接合面)。由于HEMT并非使用掺杂区域作为晶体管的载子通道，而是使用2DEG作为晶体管的载子通道，因此相较于现有的金氧半场效晶体管(MOSFET)，HEMT具有多种吸引人的特性，例如：高电子迁移率及以高频率传输信号的能力。对于现有的HEMT，可以包括依序堆栈的化合物半导体通道层、化合物半导体阻障层、化合物半导体盖层及闸极电极。利用闸极电极向化合物半导体盖层施加偏压，可以调控位于化合物半导体盖层下方的化合物半导体通道层中的二维电子气浓度，进而调控HEMT的开关。此外，现有的HEMT中另会设置场板，以通过场板调控电场分布，进而提升HEMT的崩溃电压。
然而，即便在HEMT中设置场板确实可有效提升HEMT的耐压能力，但此做法通常会增加额外电容，进而使得HEMT产生显著的切换延迟(turn-on/off delay time)，因而降低HEMT的电性表现。
发明内容
有鉴于此，有必要提出一种改良的高电子迁移率晶体管，以改善现有的高电子迁移率晶体管所存在的缺陷。
根据本发明的一实施例，提供一种高电子迁移率晶体管，包括：一半导体通道层及一半导体阻障层，设置于一基底上；一闸极场板，设置于所述半导体阻障层上；一源极电极，设置于所述闸极场板的一侧；至少一第一场板，设置于所述闸极场板的另一侧，且侧向分离于所述闸极场板；以及一第二场板，覆盖所述闸极场板及所述至少一第一场板，且电连接至所述源极电极，其中，当以俯视观察时，所述第二场板的面积大于所述闸极场板的面积与所述至少一第一场板的面积之和。
根据本发明的一实施例，提供一种高电子迁移率晶体管，包括：一半导体通道层及一半导体阻障层，设置于一基底上；一闸极场板及一第一场板，设置于所述半导体阻障层上，其中所述闸极场板及所述第一场板彼此间侧向分离；一第一层间介电层，顺向性覆盖所述闸极场板及所述第一场板，其中所述第一层间介电层的厚度介于1000埃至3500埃之间；以及一第二场板，延伸越过所述闸极场板及所述第一场板的上方，且顺向性覆盖所述第一层间介电层。
根据本发明的一实施例，提供一种高电子迁移率晶体管的制作方法，包括：提供一基底，其上依序设置有一半导体通道层、一半导体阻障层以及一钝化层；形成一闸极场板及至少一第一场板，其中所述闸极场板及所述至少一第一场板彼此间侧向分离；形成一第一层间介电层，顺向性覆盖所述闸极场板及所述至少一第一场板；以及形成一源极电极及一第二场板，其中所述第二场板顺向性覆盖所述第一层间介电层且延伸越过所述闸极场板及所述至少一第一场板的上方。
根据上述实施例，半导体通道层和第二场板之间可设置有闸极场板及第一场板，且闸极场板和第一场板彼此之间沿着特定方向侧向分离。藉由此设置，不但可避免闸极场板往特定方向过度延伸所造成的电容增加及切换迟滞现象，且可实质上维持崩溃电压的表现。
附图说明
图1是根据本发明一实施例所绘示的高电子迁移率晶体管(HEMT)的剖面示意图。
图2是根据本发明一实施例所绘示的高电子迁移率晶体管的局部区域的放大剖面示意图。
图3是根据本发明一实施例所绘示的高电子迁移率晶体管的局部区域的俯视示意图。
图4是根据本发明一变化型实施例所绘示的源/汲极电极分别为双层堆栈的高电子迁移率晶体管的剖面示意图。
图5是根据本发明一变化型实施例所绘示的具有多个第一场板的高电子迁移率晶体管的剖面示意图。
图6是根据本发明一变化型实施例所绘示的闸极电极直接接触半导体阻障层的高电子迁移率晶体管的剖面示意图。
图7是根据本发明一实施例所绘示的制作高电子迁移率晶体管的剖面示意图，其中包括依序堆栈的半导体层及第一金属层。
图8是根据本发明一实施例所绘示的制作高电子迁移率晶体管的剖面示意图，其中包括设置于钝化层及第一层间介电层中的源/汲极接触洞。
图9是根据本发明一实施例所绘示的制作高电子迁移率晶体管的剖面示意图，其中包括覆盖第一层间介电层的第二金属层。
图10是根据本发明一实施例所绘示的制作高电子迁移率晶体管的剖面示意图，其中包括覆盖第二场板的第二层间介电层。
附图标记说明：
10-1…高电子迁移率晶体管
10-2…高电子迁移率晶体管
10-3…高电子迁移率晶体管
10-4…高电子迁移率晶体管
12…主动区域
14…漂移区域
20…半导体结构
102…基底
104…缓冲层
106…半导体通道层
106a…二维电子气区域
106b…二维电子气截断区域
108…半导体阻障层
110…半导体盖层
110S…侧面
120…闸极电极
121…闸极场板
121S…侧面
122…第一金属层
124…闸极接触洞
130…源极电极
131…场板
132…第一源极层
133…第二场板
133A…底面
133S…侧面
134…第二源极层
135…第三场板
135S…侧面
136…第三源极层
137…第四场板
137S…侧面
138…源极接触洞
139…第二金属层
140…汲极电极
142…第一汲极层
144…第二汲极层
146…第三汲极层
148…汲极接触洞
150…第一场板
150S…侧面
151…第一场板
151S…侧面
152…接触插塞
160…钝化层
162…第一层间介电层
162R…凹陷区
162P…抬升区
164…第二层间介电层
166…第三层间介电层
168…第四层间介电层
170…顶层介电层
A…区域
H1…第一高度
H2…第二高度
L1…距离
L2…距离
L3…距离
S…间隙
T1…厚度
T2…厚度
T3…厚度
具体实施方式
下面结合附图和具体的实施方式对本发明作进一步说明。
本发明提供了数个不同的实施例，可用于实现本发明的不同特征。为简化说明起见，本发明也同时描述了特定构件与布置的范例。提供这些实施例的目的仅在于示意，而非予以任何限制。举例而言，下文中针对「第一特征形成在第二特征上或上方」的叙述，其可以是指「第一特征与第二特征直接接触」，也可以是指「第一特征与第二特征间另存在有其他特征」，致使第一特征与第二特征并不直接接触。此外，本发明中的各种实施例可能使用重复的参考符号和/或文字注记。使用这些重复的参考符号与注记是为了使叙述更简洁和明确，而非用以指示不同的实施例及/或配置之间的关联性。
另外，针对本发明中所提及的空间相关的叙述词汇，例如：「在...之下」，「低」，「下」，「上方」，「之上」，「下」，「顶」，「底」和类似词汇时，为便于叙述，其用法均在于描述附图中一个元件或特征与另一个(或多个)元件或特征的相对关系。除了附图中所显示的摆向外，这些空间相关词汇也用来描述半导体装置在使用中以及操作时的可能摆向。随着半导体装置的摆向的不同(旋转90度或其它方位)，用以描述其摆向的空间相关叙述也应通过类似的方式予以解释。
虽然本发明使用第一、第二、第三等用词，以叙述种种元件、部件、区域、层及/或区块(section)，但应了解此等元件、部件、区域、层及/或区块不应被此等用词所限制。此等用词仅是用以区分某一元件、部件、区域、层及/或区块与另一个元件、部件、区域、层及/或区块，其本身并不意含及代表该元件有任何之前的序数，也不代表某一元件与另一元件的排列顺序或是制造方法上的顺序。因此，在不背离本发明的具体实施例范畴下，下列所讨论的第一元件、部件、区域、层或区块亦可以第二元件、部件、区域、层或区块之词称之。
本发明中所提及的「约」或「实质上」的用语通常表示在一给定值或范围的20％之内，较佳是10％之内，且更佳是5％之内，或3％之内，或2％之内，或1％之内，或0.5％之内。应注意的是，说明书中所提供的数量为大约的数量，亦即在没有特定说明「约」或「实质上」的情况下，仍可隐含「约」或「实质上」之含义。
在本发明中，「三五族半导体(group III-V semiconductor)」指包含至少一III族元素与至少一V族元素的化合物半导体。其中，III族元素可以是硼(B)、铝(Al)、镓(Ga)或铟(In)，而V族元素可以是氮(N)、磷(P)、砷(As)或锑(Sb)。进一步而言，「III-V族半导体」可以包括：氮化镓(GaN)、磷化铟(InP)、砷化铝(AlAs)、砷化镓(GaAs)、氮化铝镓(AlGaN)、氮化铟铝镓(InAlGaN)、氮化铟镓(InGaN)、氮化铝(AlN)、磷化镓铟(GaInP)、砷化铝镓(AlGaAs)、砷化铝铟(InAlAs)、砷化镓铟(InGaAs)、氮化铝(AlN)、磷化镓铟(GaInP)、砷化铝镓(AlGaAs)、砷化铝铟(InAlAs)、砷化镓铟(InGaAs)、其类似物或上述化合物的组合，但不限于此。此外，端视需求，III-V族半导体内亦可包括掺质，而为具有特定导电型的III-V族半导体，例如N型或P型III-V族半导体。
虽然下文通过具体实施例以描述本发明的发明原理，然而本发明的发明原理亦可应用至其他的实施例。此外，为了不致使本发明的精神晦涩难懂，特定的细节会被予以省略，该些被省略的细节属于本领域普通技术人员的知识范畴。
本发明提出一种高电子迁移率晶体管(HEMT)，其可以作为电压转换器应用的功率切换晶体管。相较于硅功率晶体管，由于III-V HEMT具有较宽的能带间隙，因此具有低导通电阻(on-state resistance)与低切换损失的特征。
图1是根据本发明一实施例所绘示的高电子迁移率晶体管(HEMT)的剖面示意图。如图1所示，根据本发明一实施例，高电子迁移率晶体管10-1，例如增强型高电子迁移率晶体管，设置在基底102上，且基底102上依序可设置有选择性的缓冲层104、半导体通道层106、半导体阻障层108及半导体盖层110。闸极电极120、闸极场板121及第一场板150可以被设置于半导体阻障层108之上。源极电极130可以设置于闸极场板121的一侧，而汲极电极140及第一场板150可设置于闸极场板121的另一侧。第一场板150可沿着某方向(例如X方向)侧向分离于闸极场板121。第二场板133可覆盖闸极场板121及第一场板150，且电连接至源极电极130。
根据本发明一实施例，半导体阻障层108和第一场板150之间可设置可选的钝化层160。此外，场板131(例如：第一场板150、第二场板133、第三场板135及第四场板137)及层间介电层160(例如：第一层间介电层162、第二层间介电层164、第三层间介电层166及第四层间介电层168)可以交替堆栈于钝化层160之上，使得第一场板133和第二场板135之间可设置第一层间介电层162，第二场板135和第三场板137之间可设置第二层间介电层164，第三场板135和第四场板137之间可设置第三层间介电层166。根据本发明一实施例，第一场板150、第二场板133、第三场板135及第四场板137的各自厚度T1、T2、T3、T4可以呈现厚度渐增的关系(即：T1<T2<T3<T4)，但不限定于此。
根据本发明的一实施例，上述基底102可以是块硅基板、碳化硅(SiC)基板、蓝宝石(sapphire)基板、绝缘层上覆硅(silicon on insulator，SOI)基板或绝缘层上覆锗(germanium on insulator，GOI)基板，但不限定于此。于另一实施例中，基底102更包含单一或多层的绝缘材料层以及/或其他合适的材料层(例如半导体层)与一核心层。绝缘材料层可以是氧化物、氮化物、氮氧化物或其他合适的绝缘材料。核心层可以是碳化硅(SiC)、氮化铝(AlN)、氮化铝镓(AlGaN)、氧化锌(ZnO)或氧化镓(Ga2O3)或其他合适的陶瓷材料。于一实施例中，单一或多层的绝缘材料层以及/或其他合适的材料层包覆核心层。
根据本发明一实施例，缓冲层104可以用于降低存在于基底102和在半导体通道层106之间的应力或晶格不匹配的程度。根据本发明的一实施例，缓冲层104可以包括若干个子半导体，且其整体的电阻值会高于基底102上其他层的电阻值。具体而言，缓冲层104中的部分元素的比例，例如金属元素，会由基底102往半导体通道层106的方向逐渐改变。举例而言，对于基底102和半导体通道层106分别为硅基底和i-GaN层的情形，缓冲层104可以是组成比例渐变的氮化铝镓(AlxGa(1-x)N)，且沿着基底102往半导体通道层106的方向，所述X值会以连续或阶梯变化方式自0.9降低至0.15。
根据本发明一实施例，上述半导体通道层106可包含一层或多层III-V族半导体层，III-V族半导体层的成份可以是GaN、AlGaN、InGaN或InAlGaN，但不限定于此。此外，半导体通道层106亦可以是被掺杂的一层或多层III-V族半导体层，例如是P型的III-V族半导体层。对P型的III-V族半导体层而言，其掺质可以是C、Fe、Mg或Zn，或不限定于此。上述半导体阻障层108可包含一层或多层III-V族半导体层，且其组成会不同于半导体通道层106的III-V族半导体。举例来说，半导体阻障层108可包含AlN、AlyGa(1-y)N(0＜y＜1)或其组合。根据一实施例，半导体通道层106可以是未经掺杂的GaN层，而半导体阻障层108可以是本质上为N型的AlGaN层。针对高电子迁移率晶体管10-1的主动区域12，由于半导体通道层106和半导体阻障层108间具有不连续的能隙，藉由将半导体通道层106和半导体阻障层108互相堆栈设置，电子会因压电效应(piezoelectric effect)而被聚集于半导体通道层106和半导体阻障层108之间的异质接面，因而产生高电子迁移率的薄层，亦即二维电子气(2DEG)区域106a。相较之下，针对被半导体盖层110所覆盖的区域，由于不会形成二维电子气，因此可视为是二维电子气截断区域106b。
根据本发明一实施例，设置于半导体阻障层108上方的半导体盖层110可包含一层或多层III-V族半导体层，且III-V族半导体层的成份可以是GaN、AlGaN、InGaN或InAlGaN，但不限定于此。半导体盖层110可以是被掺杂的一层或多层III-V族半导体层，例如是P型的III-V族半导体层。对于P型的III-V族半导体层而言，其掺质可以是C、Fe、Mg或Zn，但不限定于此。根据本发明的一实施例，半导体盖层110可以是P型的GaN层。
根据本发明一实施例，闸极电极120可以被设置于半导体阻障层108和该二场板133之间。闸极电极120可以是单层或多层的结构，且闸极电极120可以和下方的半导体盖层110产生电连接，例如萧特基接触(Schottky contact)。其中，闸极电极120的组成可例如是TiN、W、Pt、Ni、Ti、Al、Au或Mo，或者TiN、W、Pt、Ni、Ti、Al、Au、Mo中至少二者的堆栈层，或者TiN、W、Pt、Ni、Ti、Al、Au、Mo中至少二者的合金，但不限定于此。
根据本发明一实施例，钝化层160可以覆盖住半导体阻障层108，可用于消除或减少存在于半导体阻障层108的顶面、半导体盖层110的侧面110S的表面缺陷，进而提升高电子迁移率晶体管10-1的电性表现。根据本发明的一实施例，钝化层160的组成可以是氮化硅(Si3N4)、氮氧化硅(SiON)、氮化铝(AlN)、氧化铝(Al2O3)或氧化硅(SiO2)，但不限定于此。
根据本发明一实施例，闸极场板121及第一场板150可以顺向性覆盖住钝化层160的部分表面，且闸极场板121和第一场板150之间存在间隙S。其中，闸极场板121可以电连接于闸极电极120，而第一场板150则可以是浮置(electrically floating)或是电连接至源极电极130。根据本发明一实施例，闸极场板121的侧面121S可以向外突出于半导体盖层110的侧面110S，且第一场板150可以被设置于闸极场板121和汲极电极140之间，因此闸极场板121及第一场板150均可重叠于高电子迁移率晶体管10-1的漂移区域(drift region)14。根据本发明一实施例，闸极场板121的侧面121S亦可以切齐或内缩于半导体盖层110的侧面110S，但不限定于此。根据本发明一实施例，闸极场板121及第一场板150可以是单层或多层的结构，且其组成可以是金属、合金、金属堆栈层或合金堆栈层，例如是TiN、W、Pt、Ni、Ti、Al、Au或Mo，或者TiN、W、Pt、Ni、Ti、Al、Au、Mo中至少二者的堆栈层，或者TiN、W、Pt、Ni、Ti、Al、Au、Mo中至少二者的合金，但不限定于此。
根据本发明一实施例，第一层间介电层162可以顺向覆盖钝化层160、闸极场板121及第一场板150，并填满闸极场板121和第一场板150之间的间隙S。第一层间介电层162的材质可以选自Si3N4、AlN、Al2O3和SiO2中的一种或它们的任意组合，但不限定于此。第一层间介电层162的厚度可为1000埃至3500埃，但不限定于此。
根据本发明一实施例，第二场板133、第二层间介电层164、第三场板135、第三层间介电层166、第四场板137及第四层间介电层168可以依序堆栈于第一层间介电层162之上，且第二场板133、第二层间介电层164、第三场板135及第三层间介电层166可以顺向性设置于下层之上，但不限定于此。其中，第二场板133、第三场板135及第四场板137均可侧向延伸越过闸极场板121及第一场板150的顶面。相较于第一场板150的侧面150S，第二场板133的侧面133S、第三场板135的侧面135S、第四场板137的侧面137S可以依序更靠近汲极电极140。第二场板133、第三场板135及第四场板137以是单层或多层的结构，且其组成可以包括导电金属，例如是W、Pt、Ni、Ti、Al、Au、Mo等，但不限定于此。根据本发明一实施例，第二层间介电层164、第三层间介电层166、及第四层间介电层168的材质可以选自Si3N4、AlN、Al2O3和SiO2的其中一种或它们的任意组合，但不限定于此。
源极电极130及汲极电极140可以各自贯穿第一层间介电层162、钝化层160及半导体阻障层108，而电连接至下方的半导体通道层106。其中，源极电极130及汲极电极140可以分别是堆栈结构。根据本发明一实施例，源极电极130由下至上可以包括第一源极层132、第二源极层134及第三源极层136。其中，第二场板133可以被视为是第一源极层132的向外延伸区段、第三场板135可以被视为是第二源极层134的向外延伸区段、第四场板137可以被视为是第三源极层136的向外延伸区段。类似地，汲极电极140由下至上可以包括第一汲极层142、第二汲极层144及第三汲极层146。根据本发明一实施例，第一源极层132、142的组成可以包括欧姆接触金属。其中，欧姆接触金属是指可以和半导体通道层106产生欧姆接触(ohmic contact)的金属、合金、金属堆栈层或合金堆栈层，例如是Ti、Ti/Al、Ti/Al/Ti/TiN、Ti/Al/Ti/Au、Ti/Al/Ni/Au或Ti/Al/Mo/Au，但不限定于此。当操作高电子迁移率晶体管10-1时，施加至源极电极130的电压绝对值会小于施予至汲极电极140的电压绝对值。
图2是根据本发明一实施例的高电子迁移率晶体管的局部区域的放大剖面示意图，其可对应至图1实施例所示的区域A。如图2所示，顺向性的第一层间介电层162的表面可以包括至少一凹陷区162R及至少一抬升区162P，且凹陷区162R可被设置于闸极场板121和第一场板150之间间隙的正上方，而各抬升区162P可分别被设置于闸极场板121和第一场板150的正上方。根据本发明一实施例，第二场板133会顺向性覆盖凹陷区162R及抬升区162P，因此第二场板133的底面133A和第一场板150的顶面之间可以具有多个垂直高度，例如第一高度H1、第二高度H2，且第一高度H1小于第二高度H2。此外，第一场板150可以电浮置或电连接至第二场板133，端视实际需求。根据本发明一实施例，相较于第一场板150正上方的第二场板133，由于位于间隙S正上方的第二场板133可以较靠近钝化层160下方的半导体层，例如靠近半导体通道层106的顶面，因此可以更有效压抑半导体通道层106中所存在的高电场，或使半导体通道层106中的电场重新分布。此外，当凹陷区162R和钝化层160顶面之间的垂直距离小于3500埃，例如为1000埃至3500埃时，第二场板133可以展现更佳的电场压抑效果。
图3是根据本发明一实施例所绘示的高电子迁移率晶体管的局部区域的俯视示意图。如图3所示，闸极场板121及第一场板150可以呈现矩形，并沿着相同方向连续延伸，例如沿着Y方向延伸。根据本发明一实施例，对于第一场板150电连接至上方场板131，例如电连接至第二场板133的情形，可以在第一场板150和第二场板133之间设置接触插塞152。第二场板133、第三场板135、及第四场板137可以依序沿着Z方向堆栈。第二场板133、第三场板135及第四场板137的至少一边缘可以各自沿着X方向外延伸，使得第二场板133的边缘和第一场板150的边缘之间的距离L1、第三场板135的边缘和第一场板150的边缘之间的距离L2、第四场板137的边缘和第一场板150的边缘之间的距离L3呈现渐增之关系(即：L1<L2<L3)。根据本发明一实施例，当以俯视观察时，第二场板133的面积可大于闸极场板121的面积与第一场板150的面积的总和。根据本发明一实施例，第三场板135的面积可大于第二场板133的面积。根据本发明一实施例，第四场板137的面积可大于第三场板135的面积。
根据上述实施例，半导体通道层106和第二场板133之间设置有闸极场板121及第一场板150，且闸极场板121和第一场板150彼此之间沿着特定方向(例如X方向)侧向分离。此外，第一场板150为电浮置或电连接至源极电极130，使得施加至第一场板150的电压不一定会相同于施加至闸极场板121的电压。因此，可避免闸极场板121和漂移区14过度重叠，而避免了闸极场板121所导致的电容增加及开关迟滞现象，且仍可实质上维持崩溃电压的表现。
图4是根据本发明一变化型实施例所绘示的源/汲极电极分别为双层堆栈的高电子迁移率晶体管的剖面示意图。如图4所示，图4所示的高电子迁移率晶体管10-2类似图1所示的高电子迁移率晶体管10-1，主要差异在于，高电子迁移率晶体管10-2的第二场板133上方未设置其他的场板，且第二场板133会被顶层介电层170覆盖。源极电极130及汲极电极140各自可以是双层堆栈结构，且贯穿顶层介电层170、第一层间介电层162、钝化层160及半导体阻障层108。根据本发明一实施例，源极电极130由下至上可以包括第一源极层132及第三源极层136，且第二场板133可以被视为是第一源极层132的向外延伸区段。类似的，汲极电极140由下至上可以包括第一汲极层142及第三汲极层146。
图5是根据本发明一变化型实施例所绘示的具有多个第一场板的高电子迁移率晶体管的剖面示意图。如图5所示，图5所示的高电子迁移率晶体管10-3类似图1所示的高电子迁移率晶体管10-1，主要差异在于，高电子迁移率晶体管10-3包括多个第一场板，例如二个第一场板150、151，且相较于第一场板150，第一场板151可以更靠近汲极电极140。第二场板133可延伸越过各个第一场板150、151，使得第二场板133的侧面133S，相较于第一场板151的侧面151S，会更靠近汲极电极140。
图6是根据本发明一变化型实施例所绘示的闸极电极直接接触半导体阻障层的高电子迁移率晶体管的剖面示意图。如图6所示，图6所示的高电子迁移率晶体管10-4类似图1所示的高电子迁移率晶体管10-1，主要差异在于，高电子迁移率晶体管10-4的闸极电极120直接接触半导体阻障层108，而未设置半导体盖层。因此，根据本变化型实施例，高电子迁移率晶体管10-4可以是空乏型高电子迁移率晶体管。
为了使本领域普通技术人员可据以实现本发明，以下进一步具体描述本发明的高电子迁移率晶体管的制作方法。
图7是根据本发明一实施例所绘示的制作高电子迁移率晶体管的剖面示意图，其中包括依序堆栈的半导体层及第一金属层。根据本发明的一实施例，半导体结构20中的基底102之上可以依序设置有缓冲层104、半导体通道层106、半导体阻障层108、半导体盖层110及钝化层160。钝化层160中可以设置闸极接触洞124，以暴露出下方的半导体盖层110。可以通过任何合适的方式以形成基底102上的各堆栈层，例如可通过分子束磊晶(molecular-beam epitaxy，MBE)、金属有机化学气相沉积(metal-organic chemicalvapor deposition，MOCVD)、氢化物气相磊晶(hydride vapor phase epitaxy，HVPE)、原子层沉积(atomic layer deposition，ALD)或其他合适的方式。接着，仍如图7所示，可以经由合适的沉积制程，以于钝化层160的顶面上及闸极接触洞124内形成顺向性的第一金属层122，例如是包括萧特基接触金属的复合导电层。其中，第一金属层122的厚度T1可以为500埃至2000埃，但不限定于此。
图8是根据本发明一实施例所绘示的制作高电子迁移率晶体管的剖面示意图，其中包括设置于钝化层及第一层间介电层中的源/汲极接触洞。在完成图7所示的制程后，可施行光微影和蚀刻制程，以图案化第一金属层122，而形成闸极电极120、闸极场板121及第一场板150。接着，可以施行合适的沉积制程，以形成顺向性的第一层间介电层162，使第一层间介电层162可以覆盖住闸极场板121及第一场板150。之后，可施行光微影和蚀刻制程，以依序蚀刻第一层间介电层162、钝化层160及半导体阻障层108，而于第一场板150的两侧分别形成源极接触洞138及汲极接触洞148。
图9是根据本发明一实施例所绘示的制作高电子迁移率晶体管的剖面示意图，其中包括覆盖第一层间介电层的第二金属层。在完成图8所示的制程后，可以经由合适的沉积制程，以于第一层间介电层162的顶面上、源极接触洞138内及汲极接触洞148内形成顺向性的第二金属层139，例如是包括欧姆接触金属的复合导电层。其中，第二金属层139的厚度T2可以为550埃至2500埃，且大于第一金属层122的厚度T1，但不限定于此。
图10是根据本发明一实施例所绘示的制作高电子迁移率晶体管的剖面示意图，其中包括覆盖第二场板的第二层间介电层。在完成图9所示的制程后，可施行光微影和蚀刻制程，以图案化第二金属层122，而形成位于源极接触洞138内的第一源极层132、位于第一场板150上方的第二场板133及位于汲极接触洞148内的第一汲极层142。后续可以施行合适的沉积制程，以于第二场板133的顶面上、源极接触洞138内及汲极接触洞148内形成顺向性的第二层间介电层164。
后续可施行合适的各制程，例如光微影、蚀刻、沉积、平坦化及/或热处理等制程，以于第二层间介电层164之上形成金属层及/或绝缘层，而获得类似如图1实施例所示的结构。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的技术人员来说，在不脱离本发明构思的前提下，还可以做出若干等同替代或明显变型，而且性能或用途相同，都应当视为属于本发明的保护范围。

Claims (20)

1.一种高电子迁移率晶体管，其特征在于，包括：
一半导体通道层及一半导体阻障层，设置于一基底上；
一闸极场板，设置于所述半导体阻障层上；
一源极电极，设置于所述闸极场板的一侧；
至少一第一场板，设置于所述闸极场板的另一侧，且侧向分离于所述闸极场板；以及
一第二场板，覆盖所述闸极场板及所述至少一第一场板，且电连接至所述源极电极，其中，当以俯视观察时，所述第二场板的面积大于所述闸极场板的面积与所述至少一第一场板的面积之和。
2.如权利要求1所述的高电子迁移率晶体管，其特征在于，所述至少一第一场板为电浮置或电连接至所述源极电极。
3.如权利要求1所述的高电子迁移率晶体管，其特征在于，还包括：
一闸极电极，设置于所述半导体阻障层和所述第二场板之间，且电连接至所述闸极场板。
4.如权利要求3所述的高电子迁移率晶体管，其特征在于，还包括：
一半导体盖层，设置于所述半导体阻障层及所述闸极电极之间，且电连接至所述闸极电极。
5.如权利要求1所述的高电子迁移率晶体管，其特征在于，还包括：
一钝化层，设置于所述半导体阻障层之上，其中所述至少一第一场板顺向性覆盖所述钝化层。
6.如权利要求1所述的高电子迁移率晶体管，其特征在于，还包括：
一间隙，设置于所述闸极场板及所述至少一第一场板之间；以及
一第一层间介电层，填满所述间隙。
7.如权利要求6所述的高电子迁移率晶体管，其特征在于，所述第一层间介电层的表面包括至少一凹陷区和至少一抬升区，且所述第二场板顺向性覆盖所述至少一凹陷区及所述至少一抬升区。
8.如权利要求7所述的高电子迁移率晶体管，其特征在于，所述至少一凹陷区设置于所述间隙的正上方，所述至少一抬升区设置于所述至少一第一场板的正上方。
9.如权利要求1所述的高电子迁移率晶体管，其特征在于，还包括：
一第三场板，覆盖所述至少一第一场板及所述第二场板，且电连接至所述源极电极，其中，当以俯视观察时，所述第三场板的面积大于所述第二场板的面积。
10.如权利要求9所述的高电子迁移率晶体管，其特征在于，还包括：
一第四场板，覆盖所述至少一第一场板、所述第二场板及所述第三场板，且电连接至所述源极电极，其中，当以俯视观察时，所述第四场板的面积大于所述第三场板的面积。
11.如权利要求1所述的高电子迁移率晶体管，其特征在于，所述至少一第一场板包括两个第一场板，且所述两个第一场板彼此之间互相分离。
12.一种高电子迁移率晶体管，其特征在于，包括：
一半导体通道层及一半导体阻障层，设置于一基底上；
一闸极场板及一第一场板，设置于所述半导体阻障层上，其中所述闸极场板及所述第一场板彼此间侧向分离；
一第一层间介电层，顺向性覆盖所述闸极场板及所述第一场板，其中所述第一层间介电层的厚度介于1000埃至3500埃之间；以及
一第二场板，延伸越过所述闸极场板及所述第一场板的上方，且顺向性覆盖所述第一层间介电层。
13.如权利要求12所述的高电子迁移率晶体管，其特征在于，还包括：
一钝化层，设置于所述半导体阻障层上，其中所述闸极场板及所述第一场板顺向性覆盖所述钝化层。
14.如权利要求12所述的高电子迁移率晶体管，其特征在于，还包括：
一源极电极及一汲极电极，分别设置于所述闸极场板的两侧，其中所述源极电极电连接至所述第一场板及所述第二场板。
15.如权利要求12所述的高电子迁移率晶体管，其特征在于，还包括：
一第三场板及一第四场板，依序设置于所述第一场板之上，其中，所述第四场板的厚度大于所述第三场板的厚度，且所述第三场板的厚度大于所述第一场板的厚度。
16.一种高电子迁移率晶体管的制作方法，其特征在于，包括：
提供一基底，其上依序设置有一半导体通道层、一半导体阻障层以及一钝化层；
形成一闸极场板及至少一第一场板，其中所述闸极场板及所述至少一第一场板彼此间侧向分离；
形成一第一层间介电层，顺向性覆盖所述闸极场板及所述至少一第一场板；以及
形成一源极电极及一第二场板，其中所述第二场板顺向性覆盖所述第一层间介电层且延伸越过所述闸极场板及所述至少一第一场板的上方。
17.如权利要求16所述的高电子迁移率晶体管的制作方法，其特征在于，所述钝化层中包括一闸极接触洞，且形成所述闸极场板及所述至少一第一场板的步骤包括：
形成一顺向性的第一金属层于所述钝化层的表面，其中所述顺向性的第一金属层会填入所述闸极接触洞；以及
图案化所述顺向性的第一金属层。
18.如权利要求16所述的高电子迁移率晶体管的制作方法，其特征在于，形成所述源极电极及所述第二场板的步骤包括：
形成一顺向性的第二金属层于所述第一层间介电层的表面；以及
图案化所述顺向性的第二金属层。
19.如权利要求16所述的高电子迁移率晶体管的制作方法，其特征在于，当以俯视观察时，所述第二场板的面积大于所述闸极场板的面积与所述至少一第一场板的面积之和。
20.如权利要求16所述的高电子迁移率晶体管的制作方法，其特征在于，其中：
所述至少一第一场板为电浮置或电连接至所述源极电极；以及
所述第二场板电连接至所述源极电极。
CN202110070443.8A 2021-01-19 2021-01-19 高电子迁移率晶体管及其制作方法 Pending CN114823887A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110070443.8A CN114823887A (zh) 2021-01-19 2021-01-19 高电子迁移率晶体管及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110070443.8A CN114823887A (zh) 2021-01-19 2021-01-19 高电子迁移率晶体管及其制作方法

Publications (1)

Publication Number Publication Date
CN114823887A true CN114823887A (zh) 2022-07-29

Family

ID=82524075

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110070443.8A Pending CN114823887A (zh) 2021-01-19 2021-01-19 高电子迁移率晶体管及其制作方法

Country Status (1)

Country Link
CN (1) CN114823887A (zh)

Similar Documents

Publication Publication Date Title
CN112490286B (zh) 半导体装置及其制作方法
CN112490285B (zh) 半导体装置及其制作方法
US11201234B1 (en) High electron mobility transistor
US11929407B2 (en) Method of fabricating high electron mobility transistor
CN114823888A (zh) 高电子迁移率晶体管及其制作方法
US20220293779A1 (en) High electron mobility transistor and fabrication method thereof
TWI775276B (zh) 高電子遷移率電晶體及其製作方法
TWI768985B (zh) 半導體結構及高電子遷移率電晶體
CN111613666B (zh) 半导体组件及其制造方法
US20220336649A1 (en) High electron mobility transistor and fabrication method thereof
TWI740554B (zh) 高電子遷移率電晶體
CN113451403A (zh) 高电子迁移率晶体管及其制作方法
CN113871476A (zh) 高电子迁移率晶体管及高压半导体装置
CN114823887A (zh) 高电子迁移率晶体管及其制作方法
TWI794599B (zh) 高電子遷移率電晶體及其製作方法
WO2023197088A1 (zh) 半导体元件及其制作方法
US11967642B2 (en) Semiconductor structure, high electron mobility transistor and fabrication method thereof
TWI790655B (zh) 半導體結構及高電子遷移率電晶體
US11942519B2 (en) Semiconductor structure and high electron mobility transistor
US11935947B2 (en) Enhancement mode high electron mobility transistor
US20240178285A1 (en) High electron mobility transistor and fabrication method thereof
TWI755277B (zh) 高電子遷移率電晶體及其製作方法
US20230326981A1 (en) Semiconductor device and manufacturing method thereof
CN114975573A (zh) 高电子迁移率晶体管及其制作方法
TW202341484A (zh) 半導體元件及其製作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination