TW202341484A

TW202341484A - 半導體元件及其製作方法

Info

Publication number: TW202341484A
Application number: TW111113582A
Authority: TW
Inventors: 陳誌濠; 沈依如
Original assignee: 嘉和半導體股份有限公司
Priority date: 2022-04-11
Filing date: 2022-04-11
Publication date: 2023-10-16

Abstract

一種半導體元件，包含基板、半導體疊層、絕緣結構、以及電極。半導體疊層設置於基板之上，且包含二維電子氣區域。絕緣結構設置於半導體疊層之上，且包含第一絕緣層和第二絕緣層。第一絕緣層包含第一開口，第一開口暴露出第一絕緣層的第一內側壁。第二絕緣層設置於第一絕緣層之上，且覆蓋住第一絕緣層的第一內側壁。第二絕緣層包含第二開口，位於第一開口內且暴露出第二絕緣層的第二內側壁。第二絕緣層包含階梯輪廓，且階梯輪廓的梯緣重合第二內側壁。電極設置於絕緣結構之上，且位於第二開口內。

Description

半導體元件及其製作方法

本揭露係關於一種半導體元件，特別是一種包含場板的半導體元件及其製作方法。

在半導體技術中，III-V族的化合物半導體，例如氮化鎵(GaN)，具備低導通電阻和高崩潰電壓的材料特性，利用III-V族的化合物半導體材料製作的高電子遷移率電晶體(high electron mobility transistor, HEMT)，可用於形成各種積體電路裝置，例如：高功率場效電晶體、或高頻電晶體。HEMT包括彼此堆疊的能隙不同的化合物半導體層，例如高能隙半導體層和低能隙半導體層，而具有異質接面。此能階不連續的異質接面會使得二維電子氣(two dimensional electron gas, 2-DEG)形成於異質接面的附近，而得以傳輸HEMT中的載子。由於HEMT並非使用摻雜區域作為電晶體的載子通道，而是使用2-DEG作為電晶體的載子通道，因此相較於習知的金氧半場效電晶體(MOSFET)，HEMT具有多種吸引人的特性，例如：高電子遷移率及以傳輸高頻信號之能力。

對於習知的HEMT，一般會使用場板(field plate)以調控化合物半導體層中的電場分佈及/或電場波峰大小，以避免HEMT在操作時產生電性崩潰。然而，在製作場板的過程中，常會破壞化合物半導體層的結構，而劣化化合物半導體層的電性，進而影響了對應的HEMT的電性表現。

有鑑於此，有必要提出一種改良的半導體元件，以改善習知半導體元件所存在之缺失。

根據本揭露之一些實施例，揭露一種半導體元件，其包含基板、半導體疊層、絕緣結構、以及電極。半導體疊層設置於基板之上，且包含二維電子氣區域。絕緣結構設置於半導體疊層之上，且包含第一絕緣層和第二絕緣層。第一絕緣層包含第一開口，第一開口暴露出第一絕緣層的第一內側壁。第二絕緣層設置於第一絕緣層之上，且覆蓋住第一絕緣層的第一內側壁。第二絕緣層包含第二開口，位於第一開口內且暴露出第二絕緣層的第二內側壁。第二絕緣層包含階梯輪廓，且階梯輪廓的梯緣重合第二內側壁。電極設置於絕緣結構之上，且位於第二開口內。

根據本揭露之一些實施例，揭露一種製作半導體元件的方法，包含下述步驟。提供基板；設置半導體疊層於基板之上，且半導體疊層包含二維電子氣區域；設置第一絕緣層於半導體疊層之上；蝕刻第一絕緣層以形成第一開口；設置第二絕緣層於第一絕緣層上，並填入第一開口；蝕刻第二絕緣層以形成一第二開口，第二開口位於第一開口中；以及設置至少一金屬材料於第二絕緣層上以形成電極。

為了對本發明之上述及其他方面有更佳的瞭解，下文特舉實施例，並配合所附圖式詳細說明如下。

本揭露提供了數個不同的實施例，可用於實現本揭露的不同特徵。為簡化說明起見，本揭露也同時描述了特定構件與佈置的範例。提供這些實施例的目的僅在於示意，而非予以任何限制。舉例而言，下文中針對「第一特徵形成在第二特徵上或上方」的敘述，其可以是指「第一特徵與第二特徵直接接觸」，也可以是指「第一特徵與第二特徵間另存在有其他特徵」，致使第一特徵與第二特徵並不直接接觸。此外，本揭露中的各種實施例可能使用重複的參考符號和/或文字註記。使用這些重複的參考符號與註記是為了使敘述更簡潔和明確，而非用以指示不同的實施例及/或配置之間的關聯性。

另外，針對本揭露中所提及的空間相關的敘述詞彙，例如：「在...之下」，「低」，「下」，「上方」，「之上」，「下」，「頂」，「底」和類似詞彙時，為便於敘述，其用法均在於描述圖式中一個元件或特徵與另一個元件或特徵的相對關係。除了圖式中所顯示的擺向外，這些空間相關詞彙也用來描述半導體元件在使用中以及操作時的可能擺向。隨著半導體元件的擺向的不同（旋轉90度或其它方位），用以描述其擺向的空間相關敘述亦應透過類似的方式予以解釋。

雖然本揭露使用第一、第二、第三等用語以敘述各種元件、部件、區域、層、及/或區塊(section)，但應了解這些元件、部件、區域、層、及/或區塊不應被該些用語所限制。該些用語僅是用以區分某一元件、部件、區域、層、及/或區塊與另一個元件、部件、區域、層、及/或區塊，其本身並不代表該元件有任何前置的序數，也不代表某一元件與另一元件之間的排列順序、或是製造方法上的順序。因此，在不背離本揭露之具體實施例之範疇下，下列所論述之第一元件、部件、區域、層、或區塊亦可以第二元件、部件、區域、層、或區塊之用語稱之。

本揭露中所提及的「約」或「實質上」之用語通常表示在一給定值或範圍的20%之內，較佳是10%之內，且更佳是5%之內，或3%之內，或2%之內，或1%之內，或0.5%之內。應注意的是，說明書中所提供的數量為大約的數量，亦即在沒有特定說明「約」或「實質上」的情況下，仍可隱含「約」或「實質上」之含義。

在本揭露中，「III-V族半導體」係指包含至少一III族元素與至少一V族元素的化合物半導體。其中，III族元素可以是硼(B)、鋁(Al)、鎵(Ga)或銦(In)，而V族元素可以是氮(N)、磷(P)、砷(As)或銻(Sb)。進一步而言，「III-V族半導體」可以是二元化合物半導體、三元化合物半導體、四元化合物半導體、四元以上的化合物半導體、或上述組合，但不限定於此，例如是氮化鋁(AlN)、氮化鎵(GaN)、磷化銦(InP)、砷化鋁(AlAs)、砷化鎵(GaAs)等二元化合物半導體；氮化鋁鎵(AlGaN)、氮化銦鎵(InGaN)、磷化鎵銦(GaInP)、砷化鋁鎵(AlGaAs)、砷化鋁銦(InAlAs)、砷化鎵銦(InGaAs)等三元半導體化合物；或氮化銦鋁鎵(InAlGaN)或其他的四元化合物半導體。端視需求，III-V族半導體亦可包括摻質，而具有特定導電型，例如N型或P型。

雖然下文係藉由具體實施例以描述本揭露的發明，然而本揭露的發明原理亦可應用至其他的實施例。此外，為了不致使本發明之精神晦澀難懂，特定的細節會被予以省略，該些被省略的細節係屬於所屬技術領域中具有通常知識者的知識範圍。

本揭露係關於一種半導體元件，例如是一種包含場板(field plate)的高電子遷移率電晶體(HEMT)。

第1圖是本揭露實施例的半導體元件的剖面示意圖，其中半導體元件包含二層絕緣層。第2圖是本揭露實施例的半導體元件的局部區域的剖面示意圖。如第1圖所示，半導體元件100，例如是高電子遷移率電晶體或是其他高壓功率電晶體元件，包含依序堆疊的基板102、半導體疊層104、絕緣結構120、及電極130。半導體疊層104設置於基板上102，且包含二維電子氣區域106。絕緣結構120設置在半導體疊層104之上，且絕緣結構120可以是堆疊結構，例如包含第一絕緣層122及第二絕緣層124。如第2圖所示，第2圖是第1圖的局部區域A的放大示意圖，第一絕緣層122包含第一開口150，第一開口150暴露出第一絕緣層122的第一內側壁160。第二絕緣層124設置在第一絕緣層122之上，且覆蓋住第一絕緣層122的第一內側壁160，其中第二絕緣層124包含第二開口152，第二開口152位於第一開口150內且暴露出第二絕緣層124的第二內側壁162。如第1圖所示，第二絕緣層124包含階梯輪廓170，且如第2圖所示，階梯輪廓的梯緣172重合第二絕緣層124的第二內側壁162。電極130設置於絕緣結構120之上且位於第二開口152內。

如第1圖和第2圖所示，根據本揭露的一些實施例，由於半導體元件100中的第二絕緣層124覆蓋住第一絕緣層122的第一內側壁160，且第二絕緣層124的第二開口152設置於第一絕緣層122的第一開口150內，因此當電極130設置於絕緣結構120之上時，會使得電極130的底面沿著某一方向被階梯狀抬升，而包含不同的底面高度。當施加預定的偏壓至電極130時，底面位於不同高度的電極130會對下方對應的半導體疊層104產生不同的電場強度，因而能有效重新分佈半導體疊層104中的電場分佈，進而提升半導體元件100的耐壓能力。

除了上述的各部件及層之外，半導體元件100可進一步包含其他選擇性的部件和層。以下就半導體元件100中的各部件及層進一步描述。

參照第1圖，半導體元件100包含基板102，基板102包含表面S，例如是最頂表面。基板102可以是磊晶基板(例如塊矽基板、碳化矽(SiC)基板、氮化鋁(AlN)基板)、或藍寶石(sapphire)基板)、陶瓷基板、或絕緣層上覆半導體基板(例如絕緣層上覆矽(silicon on insulator, SOI)基板、或絕緣層上覆鍺(germanium on insulator, GOI)基板)，但不限定於此。基板102的厚度為500μm至2mm，例如為670μm至1000μm，但不限定於此。根據本揭露一些實施例，基板102的整體或是表面可具有電絕緣性，因而得以進一步避免分別設置於基板102之上和之下的結構產生不必要的電連接。然而，根據本揭露一些實施例，基板102亦可以具有導電性，而不侷限於絕緣基板。

半導體疊層104會設置於基板102的表面S之上，且包含多層的III-V族半導體層。舉例而言，半導體疊層104由下至上依序包含基層108、緩衝層110、高電阻層112、通道層114、及阻障層116。基層108是III-V族半導體層，例如AlN等氮化物半導體層，其可讓設置於基層108上方的半導體層具有較佳的結晶性。緩衝層110可以用於降低存在於基板102和半導體疊層104之間的應力或晶格不匹配的程度，緩衝層110可包括複數個III-V族子半導體，該些子半導體層可以構成組成比例漸變層(composition ratio gradient layers)或是超晶格結構(supper lattice structure)。其中，組成漸變層係指彼此相鄰的子半導體層的組成比例會沿著某一方向持續變化，例如是組成比例漸變的氮化鋁鎵(Al _xGa _(1-x)N)，且沿著遠離基板102的方向，所述X值會以連續或階梯變化方式自0.9降低至0.15。超晶格結構係包含組成比例略有差異且交替堆疊的子半導體層，這些子半導體層彼此相鄰且成對出現(例如成對的Al _x1Ga _(1-x1)N及Al _x2Ga _(1-x2)N，0.1＞X1-X2＞0.01)，以作為超晶格結構中的最小重複單元。

高電阻層112會被設置於基板102之上，例如是被設置於緩衝層110之上。高電阻層112相較於其他的層具有較高的電阻率，因此可避免設置於高電阻層112上的半導體層和基板102間產生漏電流。舉例而言，高電阻層112可以是具有摻質的III-V半導體層，例如碳摻雜氮化鎵(c-GaN)，但不限定於此。

通道層114會被設置於基板102之上，例如是被設置於高電阻層112之上。通道層114可包含一層或多層III-V族半導體層，且III-V族半導體層的成份可以是GaN、AlGaN、InGaN或InAlGaN，但不限定於此。舉例而言，通道層114係為未摻雜的III-V族半導體，例如是未摻雜的GaN(undoped-GaN, u-GaN)。

阻障層116會被設置於通道層114上。阻障層116可包含一層或多層III-V族半導體層，且其組成會不同於通道層114的III-V族半導體。舉例來說，阻障層116的材料可包含能隙大於通道層114的材料能隙，例如AlN、Al _xGa _(1-x)N(0＜x＜1)或其組合。根據一實施例，阻障層116可以是N型III-V族半導體，例如是本質上為N型的AlGaN層，但不限定於此。

由於通道層114和阻障層116間具有不連續的能隙，藉由將通道層114和阻障層116互相堆疊設置，於通道層114中靠近其和阻障層116的異質接面形成一位能井，電子會因壓電效應(piezoelectric effect)而被聚集於位能井，因而產生高電子遷移率的薄層，亦即二維電子氣(2-DEG)區域106。

根據不同的需求，半導體疊層104內的基層108、緩衝層110、及高電阻層112的排列順序可以被予以調整而不限於上述，且該些層的至少一部分可以被予以重複、省略或置換成其他半導體層。半導體疊層104內亦可包含其他的III-V族半導體層。藉此，以使得通道層114和阻障層116可以單晶成長於基板102之上，而僅具有較少或幾乎不存在晶格缺陷。

保護層118會被設置於半導體疊層104之上，且位於絕緣結構120與半導體疊層104之間，其可用於消除或減少存在於阻障層116頂面的表面缺陷，進而提昇二維電子氣區域106的電子遷移率。保護層118亦可用於保護下方的半導體疊層104，以避免半導體疊層104在蝕刻過程中被損傷。保護層118的導電率會低於阻障層116的導電率，且保護層118的材料與絕緣結構120的材料不同，例如可以是絕緣層或III-V族半導體層。其中，絕緣層包含氮化矽(SiN)，III-V族半導體層包含氮化鎵。

絕緣結構120會被設置於保護層118之上。絕緣結構120中包含開口，以暴露出下方的保護層118。電極130會填入絕緣結構120的開口中，而直接接觸保護層118。根據本揭露的一些實施例，第二絕緣層124的第二開口152暴露出下方的保護層118，電極130填入第二開口152中，並接觸保護層118。汲極電極134及源極電極136會分別設置於電極130的兩側，並且均被絕緣結構120覆蓋，其中，第一絕緣層122及第二絕緣層124分別包含兩開口以分別暴露出下方的汲極電極134及源極電極136。於一些實施例中，保護層118包含兩個開口，汲極電極134及源極電極136會分別經由兩個開口電連接下方的半導體層，例如通道層114及/或阻障層116，並產生歐姆接觸(ohmic contact)。第一絕緣層122的兩開口及第二絕緣層124的兩開口可於不同製程下形成，或於同一製程下一次形成。

多個層間介電層，例如第一層間介電層126及第二層間介電層128，會被設置於絕緣結構120之上。層間介電層彼此間可以具有相同或不同的組成，例如是SiN、AlN、Al ₂O ₃、SiON或SiO ₂，但不限定於此。第一層間介電層126會覆蓋住電極130(包含閘極電極和場板)，且其中包含兩開口以分別暴露出下方的汲極電極134及源極電極136。至少兩個焊墊結構132會分別被設置於汲極電極134及源極電極136之上，且分別經由第一層間介電層126的兩開口，以及第二絕緣層124的兩開口電連接至汲極電極134及源極電極136。第二絕緣層124的兩開口與第一層間介電層126的兩開口可於不同製程下形成，或於同一製程下一次形成。第二層間介電層128會覆蓋住第一層間介電層126、半導體疊層104的側壁、及兩個焊墊結構132。第二層間介電層128包含兩開口，暴露出焊墊結構132的頂面，以作為半導體元件100和外部元件產生電連接的區域。半導體元件100亦可以包含另一焊墊結構(圖未示)，電連接至電極130。

下文就第1圖的區域A內的各部件進一步予以描述。第2圖是本揭露實施例的半導體元件局部區域的剖面示意圖，例如是第1圖的區域A的放大示意圖。如第2圖所示，絕緣結構120包含設置於保護層118之上的第一絕緣層122及第二絕緣層124。第一絕緣層122中包含第一開口150，且第一開口150的底面具有第一寬度W1。第一開口150會暴露出第一絕緣層122的第一內側壁160。第一內側壁160和保護層118的表面(或是基板的表面)之間會具有第一夾角θ1，例如是不大於70度的銳角。

第二絕緣層124會順向性的設置於第一絕緣層122的表面，使得第二絕緣層124的一部分會被設置於第一開口150內，而第二絕緣層124的其他部分則會被設置於第一開口150之外。第二絕緣層124除了包含第二開口152之外，還會包含設置於第二開口152之上的第三開口154，且第三開口154會被設置於第一開口150之上。第二開口152的底面具有第二寬度W2，且第二開口152會暴露出第二絕緣層124的第二內側壁162。第二內側壁162和保護層118的表面(或是基板的表面)之間會具有第二夾角θ2，例如是不大於70度及/或不小於45度的銳角，且根據不同需求，第二夾角θ2亦可能小於45度。第三開口154的底面具有第三寬度W3，第三開口154會暴露出第二絕緣層124的第三內側壁164。第三內側壁164和保護層118的表面(或是基板的表面)之間會具有第三夾角θ3，例如是不大於70度及/或不小於45度的銳角，且根據不同需求，第三夾角θ3亦可能小於45度。第二內側壁162及第三內側壁164會由下往上依序設置，使得第二絕緣層124展現出的階梯輪廓的梯緣172、174會分別重合第二內側壁162及第三內側壁164。此外，第三開口154的第三寬度W3會介於該第一開口150的第一寬度W1及第二開口152的第二寬度W2之間。

針對第一夾角θ1、第二夾角θ2、第三夾角θ3，三者的角度均為銳角，分別為20度-60度、20度-65度、20度-70度，且第一夾角θ1會小於或等於第三夾角θ3，第二夾角θ2會小於或等於第三夾角θ3。

第一絕緣層122具有第一厚度t21，例如為150nm至500nm，而第二絕緣層124具有第二厚度t22，例如為100nm至400nm。第一絕緣層122的第一厚度t21大於第二絕緣層124的第二厚度t22，且第一厚度t21大於保護層118的厚度t11。就絕緣結構120的整體而言，鄰接第二開口152且位於第一開口150內的第一絕緣層122會展現出第一階厚度T1，而相互堆疊的第一絕緣層122及第二絕緣層124則會展現出第二階厚度T2，使得第二階厚度T2大於第一階厚度T1。

電極130會填入第二開口152，且自第二開口152向外延伸，例如是至少往汲極電極(圖未示)的方向延伸。電極130會包含主體部140、第一延伸部142、及第二延伸部144。主體部140係作為半導體元件100的閘極電極，當對主體部140施予預定的偏壓時，便可調控主體部140正下方通道層114中的二維電子氣106的濃度，進而使得半導體元件100的電流導通或截止。第一延伸部142會被設置於第二絕緣層124之上，且沿著遠離第二開口152的方向，第一延伸部142的底面會被抬升。第一延伸部142係做為半導體元件100的場板，以調控下方的半導體疊層104的電場分布及/或電場峰值大小。由於部分的第一延伸部142會較靠近半導體疊層104，而其他部分的第一延伸部142會較遠離半導體疊層104，因此當施加預定的偏壓至第一延伸部142時，會對下方對應的半導體疊層104產生不同的電場強度，因而能有效重新分佈半導體疊層104中的電場分佈，進而提升半導體元件100的耐壓能力。第二延伸部144會被設置於第二絕緣層124之上，其係用於確保即使在對位誤差的情況下，電極130仍會填滿第二開口152。

針對絕緣結構120中的第二絕緣層124，由於第二絕緣層124的第二夾角θ2及第三夾角θ3均為銳角，因此設置於第二絕緣層124上方的第一延伸部142不僅會對下方的半導體疊層104產生縱向的電場，還可以產生橫向的電場，因而能更有效的調控半導體疊層104中的電場分佈，使得峰值電場較遠離主體部140的底緣，進而避免半導體元件100產生電性崩潰。

根據本揭露的一些實施例，當保護層118為絕緣層時，位於第二開口152內的電極130、第二開口152正下方的保護層118、及第二開口152正下方的通道層114會構成金屬-絕緣層-半導體層(metal-insulator-semiconductor, MIS)的電容結構。在此情況下，在操作半導體元件100時，電流可以受到保護層118的阻擋，而不會在電極130及通道層114之間流通，避免漏電流產生。根據本揭露的一些實施例，當保護層118為半導體層時，位於第二開口152內的電極130及第二開口152正下方的保護層118會構成蕭基接觸結構。在此情況下，在操作半導體元件100時，電流因蕭基接觸結構的能障，便不易流經電極130，避免漏電流產生。

除了上述實施例之外，本揭露的半導體元件亦可能有其它的實施態樣，而不限於前述。下文將進一步針對半導體元件的變化型進行說明。為簡化說明，以下說明主要針對各實施例不同之處進行詳述，而不再對相同之處作重覆贅述。此外，本揭露中的各種實施例可能使用重複的參考符號和/或文字註記。使用這些重複的參考符號與註記是為了使敘述更簡潔和明確，而非用以指示不同的實施例及/或配置之間的關聯性。

第3圖是本揭露變化型實施例的半導體元件的剖面示意圖，其中半導體元件包含三層絕緣層。如第3圖所示，第3圖的半導體元件200的結構類似於第1圖的半導體元件100的結構，兩者之間的主要差異在於，第3圖的半導體元件200中的絕緣結構120除了包含第一絕緣層122及第二絕緣層124之外，還進一步包含順向性設置於第二絕緣層124之上的第三絕緣層180，並部分填入於第二開口152中。第三絕緣層180具有第三厚度t23，此第三厚度t23可小於第二絕緣層124的第二厚度t22。第三絕緣層180包含第四開口156，且第四開口156會暴露出第三絕緣層180的第四內側壁166。第四開口156的底面具有第四寬度W4，此第四寬度W4小於第二開口152的第二寬度W2。電極130會被設置於第三絕緣層180之上，使得電極130的底面會沿著遠離第四開口156的方向而被階梯狀抬升。藉由設置第三絕緣層180，會使得絕緣結構120具有階梯狀增加的厚度(例如第三階厚度T3、第四階厚度T4、第五階厚度T5)，而使得電極130的主體部140也具有不同高度，進而有場板的功效，會讓電極130(即對應至第三絕緣層180正上方的電極130)具有三階的不等高度，而更能有效調控半導體疊層104中的電場分佈。

第4圖是本揭露變化型實施例的半導體元件的剖面示意圖，其中半導體元件中的電極貫穿保護層。如第4圖所示，第4圖的半導體元件300的結構類似於第1圖的半導體元件100的結構，兩者之間的主要差異在於，第4圖的半導體元件300的保護層118具有第五開口158，而暴露出下方的半導體疊層104(例如阻障層116)，並暴露出保護層118的第五內側壁168。藉由在保護層118中設置第五開口158，電極130會填入第五開口158，並直接接觸下方的阻障層116，使得電極130和阻障層116之間產生蕭基接觸。藉由在保護層118中設置第五開口158，使得電極130的主體部140也具有不同高度，進而有場板的功效，會讓電極130(即分別對應至保護層118正上方和第二絕緣層124正上方的電極130)具有三階的不等高度，而更能有效調控半導體疊層104中的電場分佈。第五內側壁168與半導體疊層104之間具有一第五夾角，其中第五夾角大於第一夾角、第二夾角、第三夾角、或第四夾角。

第5圖是本揭露變化型實施例的半導體元件的剖面示意圖，其中半導體元件中的絕緣結構直接接觸半導體層。如第5圖所示，第5圖的半導體元件400的結構類似於第1圖的半導體元件100的結構，兩者之間的主要差異在於，第5圖的半導體元件400未設置保護層118，因此絕緣結構120及電極130會直接接觸半導體疊層104。

為了使本技術領域中具有通常知識者可據以實現本揭露的發明，以下進一步具體描述本揭露的半導體元件的製作方法。

第6圖至第9圖是本揭露實施例的製作半導體元件的剖面示意圖。如第6圖所示的剖面602，在此製程階段，半導體疊層104中的各半導體層會經由磊晶或沉積製程而被依序形成於基板102的表面S之上。舉例而言，可藉由施行分子束磊晶(molecular-beam epitaxy, MBE)、有機金屬化學氣相沉積(metal-organic chemical vapor deposition, MOCVD)、氫化物氣相磊晶(hydride vapor phase epitaxy, HVPE)、原子層沉積(atomic layer deposition, ALD)或其他合適的方式，以形成半導體疊層104中的各半導體層。在形成半導體疊層104之後，會形成一保護材料層(保護層118)於半導體疊層104之上，例如藉由施行磊晶製程或沉積製程，再搭配後續蝕刻製程後形成保護層118。在後續的蝕刻製程中，保護層118會作為蝕刻停止層。此外，保護層118亦可作為鈍化層，以保護下方的半導體疊層104。舉例而言，保護層118的材料包括氮化物(例如氮化矽(SiN)、氮化鋁(AlN)、或氮化鎵(GaN))、氧化物(例如氧化鋁(Al ₂O ₃)、或氧化矽(SiO _x))、或氮氧化物(例如氮氧化矽(SiON))，但不限定於此。接著，會施行蝕刻製程，以移除部分的保護材料層(保護層118)及部分的半導體層(半導體疊層104)，以形成凸出的平台區(mesa)，此平台區會被用以容納半導體元件的電極，例如閘極、源極、及汲極。後續會蝕穿保護材料層(保護層118)的部分區域，以暴露出下方的阻障層116，或進一步蝕穿阻障層116，以暴露出通道層114，形成保護層118的開口。

繼以形成汲極電極134及源極電極136，以填入保護層118中的開口。此外，可施行合適的熱處理製程，例如是溫度高於300℃的熱處理製程，以讓汲極電極134及源極電極136和下方的阻障層116及通道層114的至少其中之一者產生歐姆接觸。汲極電極134及源極電極136的材料包括金屬、合金或其堆疊層，堆疊層例如是Ti/Al、Ti/Al/Ti/TiN、Ti/Al/Ti/Au、Ti/Al/Ni/Au或Ti/Al/Mo/Au，但不限定於此。

接著，施行沉積製程，例如氣相沉積製程，以形成覆蓋半導體疊層104及保護層118的第一絕緣材料層(第一絕緣層122)，再搭配後續蝕刻製程後形成第一絕緣層122。第一絕緣層122的材料會不同於保護層118的材料，舉例而言，第一絕緣層122的材料包含氮化物，例如氮化矽(SiN)、或氮化鋁(AlN)，氧化物，例如氧化鋁(Al ₂O ₃)、或氧化矽(SiO _x)，或氮氧化物，例如氮氧化矽(SiON)，但不限定於此。此外，第一絕緣層122不限於是單層結構，其亦可以是多層堆疊結構。

在完成如第6圖所示的製程階段後，接著如第7圖所示的剖面604所示，施行光微影及蝕刻製程，於第一絕緣材料層中形成第一開口150以形成第一絕緣層122，第一開口150暴露出下方的保護層118。蝕刻製程例如是乾蝕刻或濕蝕刻製程，蝕刻形成的第一絕緣層122的第一內側壁160會呈現傾斜狀而非垂直狀，因而第一內側壁160會和下方的保護層118(或是基板的表面)具有第一夾角θ1，第一夾角θ1為銳角。於本揭露的一些實施例中，可藉由濕蝕刻製程的側向蝕刻特性，蝕刻第一絕緣層122形成傾斜的第一內側壁160。此外，在選定的濕蝕刻條件下，保護層118會作為蝕刻阻擋層，亦即蝕刻劑對於保護層118的蝕刻速率會小於蝕刻劑對於第一絕緣層122的蝕刻速率，而使得保護層118和第一絕緣層122之間的蝕刻選擇比值小於1，例如為0.95、0.65、0.35、0.05、0.01、0.005、或其中的任何數值。根據本揭露的一些實施例，當第一絕緣層122的材料為氧化矽，且保護層118的材料為氮化矽時，可以採用緩衝氧化物蝕刻(buffered oxide etch, BOE)，以於第一絕緣層122中形成第一開口150，且不會在保護層118中形成開口或是凹陷。

接著如第8圖的剖面606所示，施行沉積製程，例如氣相沉積製程，以形成順向性覆蓋第一絕緣層122的第二絕緣材料層，再搭配後續蝕刻製程以形成第二絕緣層124。第二絕緣層124會具有第三內側壁164，鄰近於第一絕緣層122的第一內側壁160。第三內側壁164和保護層118的表面(或是基板的表面)之間會具有第三夾角θ3，且第三夾角θ3是銳角。第二絕緣層122及第一絕緣層122的材料可以相同或相異，且第二絕緣層124的材料會不同於保護層118的材料。舉例而言，第二絕緣層124的材料包含氮化物，例如氮化矽(SiN)、或氮化鋁(AlN)，氧化物，例如氧化鋁(Al ₂O ₃)、或氧化矽(SiO _x)，或氮氧化物，例如氮氧化矽(SiON)，但不限定於此。此外，第二絕緣層124不限於是單層結構，其亦可以是多層堆疊結構。

接著，施行光微影及蝕刻製程，於第二絕緣材料層中形成第二開口152，而暴露出下方的保護層118，完成第二絕緣材料層的製程。第二開口152會被設置於第一開口150之中，且第二開口152的第二寬度W2會小於第一開口150的第一寬度W1。蝕刻製程例如是乾蝕刻或濕蝕刻製程。形成第二絕緣層124第二開口152的蝕刻方式可以和第一絕緣層122第一開口150的蝕刻方式相同或不同。以濕蝕刻製程為例，藉由濕蝕刻製程的側向蝕刻特性，第二絕緣層124的第二內側壁162會呈現傾斜狀而非垂直狀，因而第二內側壁162會和下方的保護層118(或是基板的表面)具有第二夾角θ2，其中第二夾角θ2為銳角。此外，在選定的濕蝕刻條件下，保護層118會作為蝕刻阻擋層，亦即蝕刻劑對於保護層118的蝕刻速率會小於蝕刻劑對於第二絕緣層124的蝕刻速率，而使得保護層118和第二絕緣層124之間的蝕刻選擇比值小於1，例如為0.95、0.65、0.35、0.05、0.01、0.005、或其中的任何數值。根據本揭露的一些實施例，當第二絕緣層124的材料為氧化矽，且保護層118的材料為氮化矽時，可以採用緩衝氧化物蝕刻，以於第二絕緣層124中形成第二開口152，且不會在保護層118中形成開口或是凹陷。

當完成對第二絕緣層124的蝕刻製程之後，第二絕緣層124會展現出階梯輪廓170，且階梯輪廓170的梯緣172、174會分別重合第二絕緣層124的第二內側壁162及第三內側壁164。

接著如第9圖的剖面608所示，設置至少一金屬材料於第二絕緣層124之上，並藉由施行合適的圖案化製程，以形成電極130。電極130會填入第二絕緣層124的第二開口152。電極130會自第二開口152往外延伸，且具有不對稱的剖面結構。電極130的材料可包含金屬、合金、半導體材料、或其堆疊層。舉例而言，電極130可包含金(Au)、鎳(Ni)、鉑(Pt)、鈀(Pd)、銥(Ir)、鈦(Ti)、鉻(Cr)、鎢(W)、鋁(Al)、銅(Cu)、鉬(Mo)等其它合適的導電材料、或前述之組合。後續會進行光微影和蝕刻製程，以去除特定區域內的各層，而暴露出部分基板102的表面。

在完成第9圖的製程階段之後，接著可在電極130及第二絕緣層124之上形成至少二層間介電層及至少二焊墊結構，使得焊墊結構分別電連接至其下方的汲極電極134及源極電極136，而獲得如第1圖所示的半導體元件100。

第10圖是本揭露變化型實施例的製作半導體元件的剖面示意圖。如第10圖的剖面702所示，第10圖的製程類似於第8圖的製程，主要差異在於，在形成第二絕緣層124的第二開口152之後，會進一步施行光微影和蝕刻製程，以於保護層118中形成第五開口158，而暴露出下方的半導體疊層104，以及第五內側壁168。其中，第五開口158的底面具有第五寬度W5，且第五寬度W5小於第二絕緣層124的第二寬度W2。以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

100:半導體元件 200:半導體元件 300:半導體元件 400:半導體元件 102:基板 104:半導體疊層 106:二維電子氣區域 108:基層 110:緩衝層 112:高電阻層 114:通道層 116:阻障層 118:保護層 120:絕緣結構 122:第一絕緣層 124:第二絕緣層 126:第一層間介電層 128:第二層間介電層 130:電極 132:焊墊結構 134:汲極電極 136:源極電極 140:主體部 142:第一延伸部 144:第二延伸部 150:第一開口 152:第二開口 154:第三開口 156:第四開口 158:第五開口 160:第一內側壁 162:第二內側壁 164:第三內側壁 166:第四內側壁 168:第五內側壁 170:階梯輪廓 172:梯緣 174:梯緣 180:第三絕緣層 602:剖面圖 604:剖面圖 606:剖面圖 608:剖面圖 702:剖面圖 A:區域 S:表面 t11:厚度 t21:第一厚度 t22:第二厚度 t23:第三厚度 T1:第一階厚度 T2:第二階厚度 T3:第三階厚度 T4:第四階厚度 T5:第五階厚度 W1:第一寬度 W2:第二寬度 W3:第三寬度 W4:第四寬度 W5:第五寬度 θ1:第一夾角 θ2:第二夾角 θ3:第三夾角

為了使下文更容易被理解，在閱讀本揭露時可同時參考圖式及其詳細文字說明。透過本文中之具體實施例並參考相對應的圖式，俾以詳細解說本揭露之具體實施例，並用以闡述本揭露之具體實施例之作用原理。此外，為了清楚起見，圖式中的各特徵可能未按照實際的比例繪製，因此某些圖式中的部分特徵的尺寸可能被刻意放大或縮小。第1圖是本揭露實施例的半導體元件的剖面示意圖，其中半導體元件包含二層絕緣層。第2圖是本揭露實施例的半導體元件的局部區域的剖面示意圖。第3圖是本揭露變化型實施例的半導體元件的剖面示意圖，其中半導體元件包含三層絕緣層。第4圖是本揭露變化型實施例的半導體元件的剖面示意圖，其中半導體元件中的電極貫穿保護層。第5圖是本揭露變化型實施例的半導體元件的剖面示意圖，其中半導體元件中的絕緣結構直接接觸半導體層。第6圖至第9圖是本揭露實施例的製作半導體元件的剖面示意圖。第10圖是本揭露變化型實施例的製作半導體元件的剖面示意圖。

104:半導體疊層

106:二維電子氣區域

112:高電阻層

114:通道層

116:阻障層

118:保護層

120:絕緣結構

122:第一絕緣層

124:第二絕緣層

126:第一層間介電層

128:第二層間介電層

130:電極

140:主體部

142:第一延伸部

144:第二延伸部

150:第一開口

152:第二開口

154:第三開口

160:第一內側壁

162:第二內側壁

164:第三內側壁

172:梯緣

174:梯緣

t11:厚度

t21:第一厚度

t22:第二厚度

T1:第一階厚度

T2:第二階厚度

W1:第一寬度

W2:第二寬度

W3:第三寬度

θ 1:第一夾角

θ 2:第二夾角

θ 3:第三夾角

Claims

一種半導體元件，包含：一基板，包含一表面；一半導體疊層，設置於該基板之上，包含一二維電子氣區域；一絕緣結構，設置於該半導體疊層之上，包含：一第一絕緣層，包含一第一開口，該第一開口暴露出該第一絕緣層的一第一內側壁；以及一第二絕緣層，設置於該第一絕緣層之上，且覆蓋住該第一絕緣層的該第一內側壁，其中該第二絕緣層包含一第二開口，位於該第一開口內且暴露出該第二絕緣層的一第二內側壁，其中該第二絕緣層包含一階梯輪廓，且該階梯輪廓的一梯緣重合該第二內側壁；以及一電極，設置於該絕緣結構之上，且位於該第二開口內。
如請求項1所述之半導體元件，其中部分該第二絕緣層係位於該第一開口內。
如請求項1所述之半導體元件，其中該第二絕緣層更包含一第三內側壁，設置於該第二內側壁之上。
如請求項3所述之半導體元件，其中該第二絕緣層的該階梯輪廓包含另一梯緣，該另一梯緣重合該第三內側壁。
如請求項3所述之半導體元件，其中該第一內側壁、該第二內側壁、及該第三內側壁分別與該表面構成一第一夾角、一第二夾角、及一第三夾角，其中該第二夾角不等於該第三夾角。
如請求項5所述之半導體元件，其中該第二夾角小於該第三夾角。
如請求項5所述之半導體元件，其中該第一夾角、該第二夾角及該第三夾角為銳角。
如請求項7所述之半導體元件，其中該第一夾角、該第二夾角及該第三夾角為均不大於70度。
如請求項1所述之半導體元件，其中該第一絕緣層之材料與該第二絕緣層之材料相同。
如請求項1所述之半導體元件，其中該第一絕緣層的厚度大於該第二絕緣層的厚度，且該第一絕緣層及該第二絕緣層的厚度均大於100nm。
如請求項1所述之半導體元件，其中該第二絕緣層更包括一第三開口，設置於該第一開口及該第二開口之上。
如請求項11所述之半導體元件，其中該第三開口的寬度介於該第一開口的寬度及該第二開口的寬度之間。
如請求項1所述之半導體元件，更包含一保護層，位於該絕緣結構與該半導體疊層之間，該保護層之材料與該絕緣結構之材料不同。
如請求項13所述之半導體元件，其中該保護層更包含一開口，暴露出該半導體疊層。
一種製作半導體元件的方法，包含：提供一基板；設置一半導體疊層於該基板之上，該半導體疊層包含一二維電子氣區域；設置一第一絕緣層於該半導體疊層之上；蝕刻該第一絕緣層以形成一第一開口；設置一第二絕緣層於該第一絕緣層上，並填入該第一開口；蝕刻該第二絕緣層以形成一第二開口，該第二開口位於該第一開口中；以及設置至少一金屬材料於該第二絕緣層上以形成一電極。
如請求項15所述之製作半導體元件的方法，其中設置該第一絕緣層及該第二絕緣層的步驟包含氣相沉積製程。
如請求項15所述之製作半導體元件的方法，其中該第一絕緣層與該第二絕緣層包含氧化矽。
如請求項15所述之製作半導體元件的方法，其中蝕刻該第一絕緣層及該第二絕緣層的步驟包含濕蝕刻。
如請求項18所述之製作半導體元件的方法，其中於設置該第一絕緣層前，更包含設置一保護層於該半導體疊層上，該保護層的材料與該第一絕緣層的材料不同。
如請求項19所述之製作半導體元件的方法，其中在蝕刻該第一絕緣層及該第二絕緣層時，該保護層係作為蝕刻阻擋層。