TWI790655B - 半導體結構及高電子遷移率電晶體 - Google Patents

Abstract

一種半導體結構，包含緩衝層、通道層、阻障層、摻雜化合物半導體層及組成漸變層。緩衝層設置於基底上，通道層設置於緩衝層上，阻障層設置於通道層上，摻雜化合物半導體層設置於阻障層上，且組成漸變層設置於阻障層與摻雜化合物半導體層之間，其中阻障層與組成漸變層包含一相同的第三族元素和一相同的第五族元素，且在組成漸變層中的所述相同的第三族元素的原子百分比從阻障層到摻雜化合物半導體層的方向逐漸增加。此外，還提供包含此半導體結構的高電子遷移率電晶體。

Description

半導體結構及高電子遷移率電晶體

本揭露涉及半導體裝置的領域，特別是涉及一種半導體結構及包含此半導體結構的高電子遷移率電晶體。

在半導體技術中，III-V族的化合物半導體可用於形成各種積體電路裝置，例如：高功率場效電晶體、高頻電晶體或高電子遷移率電晶體(high electron mobility transistor, HEMT)。HEMT是屬於具有二維電子氣(two dimensional electron gas, 2-DEG)的一種電晶體，其2-DEG會鄰近於能隙不同的兩種材料之間的接合面(亦即，異質接合面)。由於HEMT並非使用摻雜區域作為電晶體的載子通道，而是使用2-DEG作為電晶體的載子通道，因此相較於習知的金氧半場效電晶體(MOSFET)，HEMT具有多種吸引人的特性，例如：高電子遷移率及以高頻率傳輸信號之能力。對於習知的HEMT，可以包含依序堆疊的通道層、阻障層、蓋層、及閘極電極。利用閘極電極向蓋層施加偏壓，可以調控位於蓋層下方通道層中的二維電子氣濃度，進而調控HEMT的開關。

因為在阻障層和通道層上方的介電層具有壓縮應力，經由壓電效應(piezoelectric effect)，通常使得通道層的表面和阻障層的表面帶有極性，並且造成HEMT的表面漏電流現象，因而降低了HEMT的電性表現。

有鑑於此，有必要提出一種改良的高電子遷移率電晶體，以提升HEMT的電性表現。

根據本揭露的一實施例，提供一種半導體結構，包括緩衝層、通道層、阻障層、摻雜化合物半導體層及組成漸變層。緩衝層設置於基底上，通道層設置於緩衝層上，阻障層設置於通道層上，摻雜化合物半導體層設置於阻障層上，且組成漸變層設置於阻障層與摻雜化合物半導體層之間，其中阻障層與組成漸變層包含一相同的第三族元素和一相同的第五族元素，且在組成漸變層中的所述相同的第三族元素的原子百分比從阻障層到摻雜化合物半導體層的方向逐漸增加。

根據本揭露的一實施例，提供一種高電子遷移率電晶體，包括上述的半導體結構、閘極電極、源極電極、汲極電極與鈍化層。閘極電極設置於摻雜化合物半導體層上，源極電極和汲極電極分別設置於閘極電極的兩側，且鈍化層覆蓋閘極電極、源極電極與汲極電極。

為讓本揭露之特徵明顯易懂，下文特舉出實施例，並配合所附圖式，作詳細說明如下。

本揭露提供了數個不同的實施例，可用於實現本揭露的不同特徵。為簡化說明起見，本揭露也同時描述了特定構件與佈置的範例。提供這些實施例的目的僅在於示意，而非予以任何限制。舉例而言，下文中針對「第一特徵形成在第二特徵上或上方」的敘述，其可以是指「第一特徵與第二特徵直接接觸」，也可以是指「第一特徵與第二特徵間另存在有其他特徵」，致使第一特徵與第二特徵並不直接接觸。此外，本揭露中的各種實施例可能使用重複的參考符號和/或文字註記。使用這些重複的參考符號與註記是為了使敘述更簡潔和明確，而非用以指示不同的實施例及/或配置之間的關聯性。

另外，針對本揭露中所提及的空間相關的敘述詞彙，例如：「在...之下」，「低」，「下」，「上方」，「之上」，「下」，「頂」，「底」和類似詞彙時，為便於敘述，其用法均在於描述圖式中一個元件或特徵與另一個（或多個）元件或特徵的相對關係。除了圖式中所顯示的擺向外，這些空間相關詞彙也用來描述半導體裝置在使用中以及操作時的可能擺向。隨著半導體裝置的擺向的不同（旋轉90度或其它方位），用以描述其擺向的空間相關敘述亦應透過類似的方式予以解釋。

雖然本揭露使用第一、第二、第三等等用詞，以敘述種種元件、部件、區域、層、及/或區塊(section)，但應了解此等元件、部件、區域、層、及/或區塊不應被此等用詞所限制。此等用詞僅是用以區分某一元件、部件、區域、層、及/或區塊與另一個元件、部件、區域、層、及/或區塊，其本身並不意含及代表該元件有任何之前的序數，也不代表某一元件與另一元件的排列順序、或是製造方法上的順序。因此，在不背離本揭露之具體實施例之範疇下，下列所討論之第一元件、部件、區域、層、或區塊亦可以第二元件、部件、區域、層、或區塊之詞稱之。

本揭露中所提及的「約」或「實質上」之用語通常表示在一給定值或範圍的20%之內，較佳是10%之內，且更佳是5%之內，或3%之內，或2%之內，或1%之內，或0.5%之內。應注意的是，說明書中所提供的數量為大約的數量，亦即在沒有特定說明「約」或「實質上」的情況下，仍可隱含「約」或「實質上」之含義。

在本揭露中，「三五族半導體(group III-V semiconductor)」係指包含至少一第三族(group III)元素與至少一第五族(group V)元素的化合物半導體。其中，第三族元素可以是硼(B)、鋁(Al)、鎵(Ga)或銦(In)，而第五族元素可以是氮(N)、磷(P)、砷(As)或銻(Sb)。進一步而言，「三五族半導體」可以是二元化合物半導體、三元化合物半導體或四元化合物半導體，包括：氮化鎵(GaN)、磷化銦(InP)、砷化鋁(AlAs)、砷化鎵(GaAs)、氮化鋁鎵(AlGaN)、氮化銦鋁鎵(InAlGaN)、氮化銦鎵(InGaN)、氮化鋁(AlN)、磷化鎵銦(GaInP)、砷化鋁鎵(AlGaAs)、砷化鋁銦(InAlAs)、砷化鎵銦(InGaAs)、氮化鋁(AlN)、磷化鎵銦(GaInP)、砷化鋁鎵(AlGaAs)、砷化鋁銦(InAlAs)、砷化鎵銦(InGaAs)、其類似物或上述化合物的組合，但不限於此。此外，端視需求，三五族半導體內亦可包括摻質，而為具有特定導電型的三五族半導體，例如n型或p型三五族半導體。在下文中，三五族半導體又可稱為III-V族半導體。

雖然下文係藉由具體實施例以描述本揭露的發明，然而本揭露的發明原理亦可應用至其他的實施例。此外，為了不致使本發明之精神晦澀難懂，特定的細節會被予以省略，該些被省略的細節係屬於所屬技術領域中具有通常知識者的知識範圍。

本揭露係關於一種半導體結構，以及包括此半導體結構的高電子遷移率電晶體(HEMT)，其可以作為電壓轉換器應用之功率切換電晶體。相較於矽功率電晶體，由於III-V族半導體HEMT (III-V HEMT)具有較寬的能帶間隙，因此具有低導通電阻(on-state resistance)與低切換損失之特徵。

第1圖是根據本揭露一實施例所繪示的高電子遷移率電晶體(HEMT)的剖面示意圖。如第1圖所示，根據本揭露一實施例，高電子遷移率電晶體100-1，例如增強型高電子遷移率電晶體，係設置在基底102上，且基底102上依序可設置有緩衝層、通道層110、阻障層112、組成漸變層(composition gradient layer)114、摻雜化合物半導體層116、及鈍化層(passivation layer)120。於一實施例中，緩衝層包括成核層(nucleation layer)104、超晶格層(superlattice layer, SL)106、高電阻層108或上述之組合。其中，摻雜化合物半導體層116設置在組成漸變層114上，並且與組成漸變層114接觸。鈍化層120與組成漸變層114接觸，而摻雜化合物半導體層116則埋置於鈍化層120中。於一實施例中，鈍化層120與組成漸變層114的部分頂面接觸。

此外，高電子遷移率電晶體100-1還包含閘極電極126、源極電極122和汲極電極124，其中閘極電極126設置於摻雜化合物半導體層116上，且被鈍化層120覆蓋或貫穿鈍化層120，源極電極122和汲極電極124分別設置於閘極電極126的兩側，且被鈍化層120覆蓋。根據一實施例，源極電極122和汲極電極124向下延伸穿過組成漸變層114和阻障層112到通道層110中的一深度位置，與高電阻層108相隔一距離。根據另一實施例，源極電極122和汲極電極124可從鈍化層120中向下延伸穿過組成漸變層114到阻障層112中的一深度位置，例如接近阻障層112的底部位置。另外，隔離區118設置於源極電極122和汲極電極124的外圍，將相鄰的元件隔離，隔離區118穿過組成漸變層114和阻障層112到通道層110中的一深度位置，且隔離區118的底部低於源極電極122和汲極電極124的底部，使得隔離區118比源極電極122和汲極電極124更靠近高電阻層108，達到良好的電性隔離作用，然本發明並不以此為限。

根據本揭露一實施例，上述通道層110可包含一層或多層III-V族半導體層，III-V族半導體層的成份可以是GaN、AlGaN、InGaN或InAlGaN，但不限定於此。此外，通道層110可以是未經摻雜的或者被摻雜的一層或多層III-V族半導體層，被摻雜的通道層110例如是p型的III-V族半導體層，對p型的III-V族半導體層而言，其摻質可以是碳(C)、鐵(Fe)、鎂(Mg)或鋅(Zn)，但不限定於此。上述阻障層112可包含一層或多層III-V族半導體層，且其組成會不同於通道層110的III-V族半導體。舉例來說，阻障層112可包含AlN、Al _zGa _(1-z)N(0＜z＜1)或其組合。摻雜化合物半導體層 116的材料包括摻雜的化合物半導體材料，例如以p型摻雜劑或n型摻雜劑摻雜的GaN。根據一實施例，通道層110可以是未經摻雜的GaN層，而阻障層112可以是本質上為n型的AlGaN層。由於通道層110和阻障層112間具有不連續的能隙，藉由將通道層110和阻障層112互相堆疊設置，電子會因壓電效應而被聚集於通道層110和阻障層112之間的異質接面，因而產生高電子遷移率的薄層，亦即二維電子氣(2-DEG)區域130。針對常關型(normally off)元件而言，當不施加電壓至閘極電極126時，被摻雜化合物半導體層116所覆蓋的區域不會形成2-DEG，可視為是2-DEG截斷區域，此時源極電極122和汲極電極124之間不會導通。當施加正電壓至閘極電極126時，被摻雜化合物半導體層116所覆蓋的區域會形成2-DEG，使得源極電極122和汲極電極124之間的2-DEG區域130連續，而讓源極電極122和汲極電極124之間導通。然本揭露，並不限於常關型(normally off)元件。於常開型(normally open)元件而言，當施加電壓至閘極電極126時，被摻雜化合物半導體層116所覆蓋的區域不會形成2-DEG，可視為是2-DEG截斷區域，此時源極電極122和汲極電極124之間不會導通。

根據本揭露一實施例，在鈍化層120與阻障層112之間，以及摻雜化合物半導體層116與阻障層112之間設置組成漸變層114，此組成漸變層114係順向性的設置於阻障層112的表面，並且組成漸變層114覆蓋住位於源極電極122及汲極電極124之間的阻障層112的全部表面。根據一實施例，阻障層112與組成漸變層114包含一相同的第三族元素和一相同的第五族元素，且在組成漸變層114中的所述相同的第三族元素的原子百分比從阻障層112到鈍化層120的方向逐漸增加，亦即在深度方向上，組成漸變層114中的所述相同的第三族元素的原子百分比從下到上逐漸增加。

根據本揭露的實施例，組成漸變層114可以降低或消除阻障層112的表面因表面極化所產生的正極性，且可以使得組成漸變層114的最低傳導帶能階(Ec)自靠近阻障層112的一側漸變提升至靠近鈍化層120的一側，而避免了鈍化層120與阻障層112之間產生位能井(potential well)。藉由消除位能井，便可以避免電子在位能井中流動，從而防止了HEMT的表面漏電流現象，進而改善HEMT的電性表現，同時還能維持HEMT的2-DEG效能。此外，組成漸變層114的設置還可以提高形成於組成漸變層114上的摻雜化合物半導體層116之蝕刻製程容許度，進而提昇HEMT的製造良率。

然而，在一對比實施例之中，高電子遷移率電晶體(HEMT)為不具有組成漸變層114，因為鈍化層中的壓縮應力，並且在阻障層的表面發生表面極化而產生正電荷(或稱正極性)，使得阻障層與鈍化層之間會產生位能井(potential well)，進而在鈍化層與阻障層之間產生寄生通道(parasitic channel)，而使得閘極電極與源極電極之間，以及閘極電極與汲極電極之間發生表面漏電流。此表面漏電流現象會造成HEMT的開關切換(on-off switch)不容易控制，而影響HEMT的電性效能。

根據本揭露一實施例，在組成漸變層114中的所述相同的第三族元素的整體原子百分比高於在阻障層112中的相同的第三族元素的原子百分比。根據一實施例，阻障層112可包含三元III-V化合物半導體，例如氮化鋁鎵(Al _zGa _(1-z)N，其中0＜z＜1)，前述z為固定值；組成漸變層114可包含三元或四元III-V化合物半導體，例如氮化鋁鎵(Al _xGa _(1-x)N，其中0.2＜x＜0.4)或氮化鋁鎵銦(Al _xGa _(1-x-y)InyN，其中0.2＜x＜0.6，0＜y＜0.4)，前述x和y為隨著深度變化的數值，且所述相同的第三族元素為鋁(Al)，所述相同的第五族元素為氮(N)。根據一實施例，在組成漸變層114中的鋁(Al)原子百分比從阻障層112到鈍化層120的方向逐漸增加，亦即在深度方向上，組成漸變層114中的鋁(Al)原子百分比從下到上逐漸增加。此外，組成漸變層114中的其他第三族元素，例如鎵(Ga)及銦(In)的原子百分比從阻障層112到鈍化層120的方向上逐漸減少，亦即在深度方向上，組成漸變層114中的其他第三族元素的原子百分比從下到上逐漸減少。根據一實施例，組成漸變層114的厚度為阻障層112厚度的10％到50％，在此厚度範圍的組成漸變層114不會影響HEMT的2-DEG效能，而且可以在形成摻雜化合物半導體層116的蝕刻製程期間保護位於其下方的阻障層112。

第2、3、4圖是根據本揭露多個實施例所繪示的高電子遷移率電晶體(HEMT)之組成漸變層和阻障層中的相同的第三族元素例如鋁(Al)的原子百分比隨著不同深度的濃度曲線態樣。第2圖的橫軸是組成漸變層114和阻障層112在深度方向的位置，縱軸是鋁(Al)的原子百分比，根據一實施例，如第2圖所示，在阻障層112中的鋁(Al)原子百分比為固定的數值C1，且在組成漸變層114中的鋁(Al)原子百分比在深度方向由下到上遞增，從數值C1逐漸增加到數值C2，其中數值C1為大約20％，且數值C2為大約40％，此濃度變化曲線可以是直線201。在其他實施例中，組成漸變層114中的鋁(Al)原子百分比也可以從比數值C1更低的其他數值作為起始數值而逐漸增加到數值C2。根據本揭露一實施例，在組成漸變層112中的整體鋁(Al)原子百分比高於在阻障層114中的鋁(Al)原子百分比，亦即組成漸變層112中的鋁(Al)的平均原子百分比高於在阻障層114中的鋁(Al)的平均原子百分比。

第3圖之實施例與第2圖的差異在於組成漸變層114中的鋁(Al)原子百分比在深度方向由下到上，從數值C1逐漸增加到數值C2的濃度變化曲線可以是弧線202，其他類似的部份可參照前述第2圖的說明。

第4圖之實施例與第2圖的差異在於組成漸變層114中的鋁(Al)原子百分比在深度方向由下到上，從數值C1逐漸增加到數值C2的濃度變化曲線可以是階梯狀曲線203，其他類似的部份可參照前述第2圖的說明。在另一實施例中，階梯狀曲線203可以為波浪狀曲線。

此外，根據本揭露一實施例，組成漸變層114可含有金屬摻質，此金屬摻質可以是鎂(Mg)、鎘(Cd)、碳(C)、鋅(Zn)、鐵(Fe)或前述之組合，但不限定於此。在一實施例中，組成漸變層114可以摻雜鎂(Mg)而成為p型組成漸變層。又，根據本揭露一實施例，阻障層112中的鋁(Al)原子百分比不限定於固定數值，其濃度可沿著深度方向而略有變化。

第5圖是根據本揭露一實施例所繪示的HEMT 100-2的剖面示意圖。第5圖之實施例的HEMT 100-2與第1圖之實施例的HEMT 100-1的差異在於組成漸變層114與鈍化層120之間，以及組成漸變層114與摻雜化合物半導體層116之間還設置有蓋層115，此蓋層115係順向性的設置於組成漸變層114的表面，並且蓋層115覆蓋住位於源極電極122及汲極電極124之間的組成漸變層114的全部表面，其中鈍化層120接觸蓋層115的頂面。根據一實施例，蓋層115的組成可包含阻障層112與組成漸變層114中的所述相同的第三族元素和所述相同的第五族元素，例如蓋層115可以是氮化鋁(AlN)層。在一實施例中，蓋層115的所述相同的第三族元素的平均原子濃度高於組成漸變層114的所述相同的第三族元素的平均原子濃度，例如蓋層115的鋁(Al)平均原子濃度高於組成漸變層114的鋁(Al)平均原子濃度。在一實施例中，蓋層115的所述相同的第三族元素的原子百分比高於組成漸變層114的所述相同的第三族元素的原子百分比，例如蓋層115的鋁(Al)原子百分比高於組成漸變層114的鋁(Al)原子百分比。此外，根據一實施例，蓋層115可進一步含有金屬摻質，此金屬摻質可以是鎂(Mg)、鎘(Cd)、碳(C)、鋅(Zn)、鐵(Fe)或前述之組合，但不限定於此，例如蓋層115可以摻雜鎂(Mg)而成為p型蓋層。根據一實施例，對於蓋層115中的所述相同的第三族元素的平均原子濃度高於組成漸變層114的所述相同的第三族元素的平均原子濃度的情形，蓋層115的厚度為組成漸變層114厚度的2％至10％，在此厚度範圍的蓋層115不會影響HEMT的電性表現，而且可以在形成摻雜化合物半導體層116的蝕刻製程期間保護位於其下方的組成漸變層114。相較之下，當蓋層115的厚度超過組成漸變層114厚度的20％時，會致使緊鄰於蓋層115底面的組成漸變層114進一步產生2-DEG，而影響HEMT的電性表現。

第6圖是根據本揭露一實施例所繪示的半導體結構100的剖面示意圖，第7、8、9和10圖是根據本揭露一實施例所繪示的製作高電子遷移率電晶體100-1的各中間階段的剖面示意圖。根據本揭露一實施例，如第6圖所示，提供基底102，其上依序形成有成核層104、超晶格層106、高電阻層108、通道層110、阻障層112、組成漸變層114及摻雜化合物半導體層116的堆疊層。根據一實施例，基底102可以是塊矽基板、碳化矽(SiC)基板、藍寶石(sapphire)基板、絕緣層上覆矽(silicon on insulator，SOI)基板或絕緣層上覆鍺(germanium on insulator，GOI)基板，但不限定於此。於另一實施例中，基底102更包含單一或多層的絕緣材料層以及/或其他合適的材料層(例如半導體層)與一核心層。絕緣材料層可以是氧化物、氮化物、氮氧化物、或其他合適的絕緣材料。核心層可以是碳化矽(SiC)、氮化鋁(AlN)、氧化鋁(Al ₂O ₃)、氮化鋁鎵(AlGaN)、氧化鋅(ZnO)或氧化鎵(Ga ₂O ₃)、或其他合適的陶瓷材料。於一實施例中，單一或多層的絕緣材料層以及/或其他合適的材料層包覆核心層。

成核層104可以選擇地設置在基底102上，其具有較少的晶格缺陷，因此可以增進設置於成核層104上的超晶格層106的磊晶品質。於一實施例中，成核層104可以包含氮化物(AlN)堆疊層，例如可包含第一氮化物層及第二氮化物層。根據本揭露一實施例，第一氮化物層可例如是低溫氮化鋁層(LT-AlN)，此低溫氮化鋁層可以經由金屬有機化學氣相沉積(metal-organic CVD，MOCVD)，在800℃-1100℃的環境溫度下形成；第二氮化物層可例如是高溫氮化鋁層(HT-AlN)，此高溫氮化鋁層可以經由金屬有機化學氣相沉積，在1100℃-1400℃的環境溫度下形成，但不限定於此。

超晶格層(superlattice layer，SL)106可以選擇地設置於基底102上，例如設置於成核層104上。超晶格層106可用以降低基底102和設置於超晶格層106上的半導體層之間的晶格不匹配(lattice mismatch)的程度，以及降低晶格不匹配所產生之應力。根據本揭露一實施例，超晶格層106可以是超晶格堆疊層，例如包含第一超晶格層及第二超晶格層。根據不同需求，第一超晶格層及第二超晶格層可以各自是由至少兩種III-V化合物半導體所構成的周期性交替層結構，例如由AlN薄層/GaN薄層交替堆疊而成的結構，或者各自是組成比例漸變的III-V化合物半導體，例如是鋁組成比例由下至上漸減的氮化鋁鎵(Al _aGa _1-aN, 0.15≦a≦0.9)，但不限定於此。

高電阻層108可以選擇地設置於基底102上，例如設置於超晶格層106上。高電阻層108相較於其他的層具有較高的電阻率，因此可避免設置於高電阻層108上的半導體層和基底102間產生漏電流。根據本揭露一實施例，高電阻層108可以是具有摻質的III-V族半導體層，例如碳摻雜氮化鎵(c-GaN)層，但不限定於此。

通道層110可設置於基底102上，例如設置於高電阻層108上。通道層110可包含一層或多層III-V族半導體層，且III-V族半導體層的成份可以是GaN、AlGaN、InGaN或InAlGaN，但不限定於此。根據本揭露的一實施例，通道層110為未摻雜的III-V族半導體，例如未摻雜的GaN(undoped-GaN, u-GaN)。根據本揭露的其他實施例，通道層110亦可以是被摻雜的一層或多層III-V族半導體層，例如是p型的III-V族半導體層。對p型的III-V族半導體層而言，其摻質可以是鎘(Cd)、鐵(Fe)、鎂(Mg)或鋅(Zn)，但不限定於此。

阻障層112可設置於通道層110上，阻障層112可包含一層或多層III-V族半導體層，且其組成會不同於通道層110的III-V族半導體。舉例來說，阻障層112可包含AlN、Al _zGa _(1-z)N(0＜z＜1)或其組合。根據一實施例，阻障層112可以是n型III-V族半導體，例如是本質上為n型的AlGaN層，但不限定於此。

由於通道層110和阻障層112間具有不連續的能隙，藉由將通道層110和阻障層112互相堆疊設置，電子會因壓電效應而聚集於通道層110中，且鄰近於通道層110和阻障層112間的異質接面。此聚集的電子可構成具有高載子遷移率的薄層，亦即二維電子氣(2-DEG)區域130。

根據本揭露一實施例，組成漸變層114可形成於阻障層112上，組成漸變層114可包含氮化鋁鎵(Al _xGa _(1-x)N，其中0.2＜x＜0.4)或氮化鋁鎵銦(Al _xGa _(1-x-y)InyN，其中0.2＜x＜0.6，0＜y＜0.4)，前述x和y為隨著深度變化的數值，其中x值在深度方向由下到上逐漸增加，而y值在深度方向由下到上逐漸減少。根據一實施例，組成漸變層114可利用原子層沉積(atomic Layer deposition，ALD)製程形成，經由調整沉積各原子層的來源氣體比例，例如調整鋁(Al)、氮(N)、鎵(Ga)及/或銦(In)來源氣體的比例，可以沉積組成比例漸變的多個原子層堆疊，進而形成例如鋁(Al)原子百分比或原子濃度漸變的組成漸變層114。根據一實施例，組成漸變層114的厚度可以是2nm到10nm，或者可以是阻障層112厚度的10％到50％。

根據本揭露一實施例，摻雜化合物半導體層116可形成於組成漸變層114上，以空乏二維電子氣(2-DEG)區域，達成HEMT的常關(normally-off)狀態。摻雜化合物半導體層116可以是被摻雜的一層或多層III-V族半導體層，其成份可以是GaN、AlGaN、InGaN或InAlGaN，其摻質可以是C、Fe、Mg或Zn，但不限定於此。根據一實施例，摻雜化合物半導體層116可以是p型的GaN層。

接著，根據本揭露一實施例，如第7圖所示，形成圖案化的摻雜化合物半導體層116於組成漸變層114上。根據一實施例，可以利用微影和蝕刻製程形成圖案化的摻雜化合物半導體層116，在前述蝕刻製程期間，組成漸變層114可以保護位於其下方的阻障層112，使得形成圖案化的摻雜化合物半導體層116的蝕刻製程的容許度更寬裕。

接著，根據本揭露一實施例，如第8圖所示，在HEMT的週邊形成隔離區118，以隔離相鄰的HEMT。根據一實施例，隔離區118貫穿組成漸變層114和阻障層112向下延伸至通道層110中，且與高電阻層108相隔一段距離。在一實施例中，隔離區118可以是淺溝槽隔離區(shallow trench isolation，STI)，其可以經由蝕刻製程在組成漸變層114、阻障層112和通道層110中形成溝槽，然後在溝槽中填充一層或多層介電材料，例如氧化矽、氮化矽或前述之組合，並經過化學機械研磨(chemical mechanical polishing，CMP)製程而形成隔離區118。在另一實施例中，隔離區118可以利用離子佈植方式形成，使用硬遮罩覆蓋預定形成隔離區118以外的區域，將摻質佈植到組成漸變層114、阻障層112和通道層110中而形成隔離區118，摻質例如為氦或碳。然本發明並不以此為限，本領域技術人員可依照實際需求調整隔離區118的深度於其他層中。

接著，根據本揭露一實施例，如第9圖所示，在隔離區118和組成漸變層114上形成第一鈍化層120-1，以及在摻雜化合物半導體層116的兩側形成源極電極122和汲極電極124。在一實施例中，第一鈍化層120-1暴露源極電極122和汲極電極124，且源極電極122和汲極電極124穿過組成漸變層114和阻障層112，向下延伸至通道層110中，使得源極電極122和汲極電極124的底部高於隔離區118的底部，並且低於通道層110的頂面。在另一實施例中，源極電極122和汲極電極124貫穿第一鈍化層120-1和組成漸變層114，向下延伸至阻障層112中，使得源極電極122和汲極電極124的底部高於隔離區118的底部，並且低於阻障層112的頂面。

根據一實施例，可先沉積第一鈍化層120-1以覆蓋隔離區118、組成漸變層114和摻雜化合物半導體層116，然後在第一鈍化層120-1、組成漸變層114、阻障層112和通道層110中形成分別位於摻雜化合物半導體層116兩側的源極電極122和汲極電極124的接觸洞，之後，於接觸洞內及第一鈍化層120-1上沉積導電材料層。在一實施例中，可以經由化學機械研磨製程形成源極電極122和汲極電極124，且露出摻雜化合物半導體層116的頂面，其中源極電極122和汲極電極124的頂面可以與摻雜化合物半導體層116的頂面齊平。在另一實施例中，在沉積導電材料層之後，可以使用蝕刻製程以移除接觸洞之外的導電材料層，以形成源極電極122和汲極電極124，且摻雜化合物半導體層116的頂面仍可以被第一鈍化層120-1覆蓋。

根據一實施例，源極電極122和汲極電極124可以是單層或多層的結構，且其組成可以包括歐姆接觸金屬。其中，歐姆接觸金屬係指可以和半導體層(例如通道層110)產生歐姆接觸(ohmic contact)的金屬、合金或其堆疊層，例如是Ti、Ti/Al、Ti/Al/Ti/TiN、Ti/Al/Ti/Au、Ti/Al/Ni/Au或Ti/Al/Mo/Au，但不限定於此。

接著，根據本揭露一實施例，如第10圖所示，形成第二鈍化層120-2覆蓋第一鈍化層120-1、摻雜化合物半導體層116、源極電極122和汲極電極124，第一鈍化層120-1和第二鈍化層120-2可以合併稱為鈍化層120。然後，在第二鈍化層120-2中形成閘極電極126的接觸洞125，以露出摻雜化合物半導體層116的頂面。根據本揭露一實施例，對於摻雜化合物半導體層116的頂面設置有蝕刻停止層(圖未示)之情形，蝕刻停止層可以被暴露出於接觸洞125。其中，蝕刻停止層可用於保護摻雜化合物半導體層116，以避免摻雜化合物半導體層116直接接觸形成接觸洞125時所採用的蝕刻劑。之後，於接觸洞125內及第二鈍化層120-2上沈積導電材料層，經過微影和蝕刻製程將導電材料層圖案化後，形成如第1圖所示之閘極電極126。根據一實施例，閘極電極126的頂面高於鈍化層120的頂面。在另一實施例中，閘極電極126的一部分還可以延伸至鈍化層120的頂面上。

根據一實施例，閘極電極126可以是單層或多層的結構，例如是包含第一導電層和第二導電層的雙層結構。其中，第一導電層可以直接接觸摻雜化合物半導體層116，且其組成包括蕭特基接觸金屬。其中，蕭特基接觸金屬係指可以和半導體層(例如摻雜化合物半導體層116)產生蕭特基接觸(Schottky contact)的金屬、合金或其堆疊層，例如是TiN、W、Pt、Ni或Ni，但不限定於此。第二導電層的組成可以包括Ti、Al、Au、Mo，但不限定於此。根據一實施例，第一導電層還可以包含耐火性金屬的金屬氮化物，且耐火性金屬可選自由鈦、鋯、鉿、釩、鈮、鉭、鉻、鉬、鎢、錳、鎝、錸、釕、鋨、銠及銥所構成之群組。

根據本揭露一實施例，第一鈍化層120-1和第二鈍化層120-2的材料包含氧化鋁(Al ₂O ₃)、氮化矽(Si ₃N ₄)、氮氧化矽(SiON)、氮化鋁(AlN)、或氧化矽(SiO ₂)，並且第一鈍化層120-1和第二鈍化層120-2的材料可以相同。在另一實施例中，第一鈍化層120-1和第二鈍化層120-2的材料可以不同。

根據本揭露的一實施例，針對第5圖所示的HEMT 100-2，第5圖的HEMT 100-2的製作方法與第1圖的HEMT 100-1的製作方法之差異在於形成摻雜化合物半導體層116之前，先在組成漸變層114上形成蓋層115，然後形成摻雜化合物半導體層116於蓋層115上，其中隔離區118形成在蓋層115、組成漸變層114、阻障層112和通道層110中。之後，形成鈍化層120覆蓋摻雜化合物半導體層116和蓋層115，並且後續形成的源極電極122和汲極電極124會穿過蓋層115。在此實施例中，於圖案化的摻雜化合物半導體層116的蝕刻製程期間，蓋層115可以保護其下方的組成漸變層114，藉此能更提高圖案化的摻雜化合物半導體層116的蝕刻製程之容許度，並且因為蓋層115的厚度很薄，而不至於影響HEMT的2-DEG效能。

根據本揭露的實施例，設置在阻障層與鈍化層之間的組成漸變層，目的之一為降低或消除阻障層的表面極化，從而防止了HEMT的閘極電極與源極電極之間，以及閘極電極與汲極電極之間的表面漏電流，讓HEMT的開關控制更精準，同時還能維持HEMT的2-DEG效能，進而改善了HEMT的電性表現。此外，組成漸變層和蓋層的設置還可以改善形成於組成漸變層或蓋層上的圖案化的半導體蓋層的蝕刻製程容許度，提昇HEMT的製造良率。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

100‧‧‧半導體結構 100-1‧‧‧高電子遷移率電晶體 100-2‧‧‧高電子遷移率電晶體 102‧‧‧基底 104‧‧‧成核層 106‧‧‧超晶格層 108‧‧‧高電阻層 110‧‧‧通道層 112‧‧‧阻障層 114‧‧‧組成漸變層 115‧‧‧蓋層 116‧‧‧摻雜化合物半導體層 118‧‧‧隔離區 120‧‧‧鈍化層 120-1‧‧‧第一鈍化層 120-2‧‧‧第一鈍化層 122‧‧‧源極電極 124‧‧‧汲極電極 125‧‧‧接觸洞 126‧‧‧閘極電極 130‧‧‧二維電子氣區域 C1‧‧‧數值 C2‧‧‧數值 201‧‧‧直線 202‧‧‧弧線 203‧‧‧階梯狀曲線

為了使下文更容易被理解，在閱讀本揭露時可同時參考圖式及其詳細文字說明。透過本文中之具體實施例並參考相對應的圖式，俾以詳細解說本揭露之具體實施例，並用以闡述本揭露之具體實施例之作用原理。此外，為了清楚起見，圖式中的各特徵可能未按照實際的比例繪製，因此某些圖式中的部分特徵的尺寸可能被刻意放大或縮小。 第1圖是根據本揭露一實施例所繪示的高電子遷移率電晶體(HEMT)的剖面示意圖。 第2、3、4圖是根據本揭露多個實施例所繪示的高電子遷移率電晶體之組成漸變層和阻障層中的相同的第三族元素例如鋁(Al)的原子百分比隨著不同深度位置變化的濃度曲線。 第5圖是根據本揭露一實施例所繪示的具有蓋層的高電子遷移率電晶體的剖面示意圖。 第6圖是根據本揭露一實施例所繪示的半導體結構的剖面示意圖。 第7圖是根據本揭露一實施例所繪示的製作高電子遷移率電晶體之中間階段的剖面示意圖，其中包括設置於組成漸變層之上的摻雜化合物半導體層。 第8圖是根據本揭露一實施例所繪示的製作高電子遷移率電晶體之中間階段的剖面示意圖，其中包括設置於週邊的隔離區。 第9圖是根據本揭露一實施例所繪示的製作高電子遷移率電晶體之中間階段的剖面示意圖，其中包括源極電極和汲極電極。 第10圖是根據本揭露一實施例所繪示的製作高電子遷移率電晶體之中間階段的剖面示意圖，其中包括閘極的接觸洞。

100-1‧‧‧高電子遷移率電晶體 102‧‧‧基底 104‧‧‧成核層 106‧‧‧超晶格層 108‧‧‧高電阻層 110‧‧‧通道層 112‧‧‧阻障層 114‧‧‧組成漸變層 116‧‧‧摻雜化合物半導體層 118‧‧‧隔離區 120‧‧‧鈍化層 122‧‧‧源極電極 124‧‧‧汲極電極 126‧‧‧閘極電極 130‧‧‧二維電子氣區域

Claims (11)

1. 一種半導體結構，包括： 一緩衝層，設置於一基底上； 一通道層，設置於該緩衝層上; 一阻障層，設置於該通道層上； 一摻雜化合物半導體層，設置於該阻障層上；以及 一組成漸變層，設置於該阻障層與該摻雜化合物半導體層之間，其中該阻障層與該組成漸變層包含一相同的第三族元素和一相同的第五族元素，且在該組成漸變層中的該相同的第三族元素的原子百分比從該阻障層到摻雜化合物半導體層的方向上逐漸增加。
2. 如請求項1所述之半導體結構，其中在該組成漸變層中的該相同的第三族元素的整體原子百分比高於在該阻障層中的該相同的第三族元素的原子百分比。
3. 如請求項1所述之半導體結構，其中該組成漸變層包含一金屬摻質，該金屬摻質包括鎂、鎘、碳或鋅。
4. 如請求項1所述之半導體結構，更包括一蓋層，設置於該組成漸變層與該摻雜化合物半導體層之間，其中該蓋層的組成包括該相同的第三族元素和該相同的第五族元素。
5. 如請求項4所述之半導體結構，其中該蓋層的該相同的第三族元素的平均原子濃度高於該組成漸變層的該相同的第三族元素的平均原子濃度。
6. 如請求項4所述之半導體結構，其中該蓋層的厚度為該組成漸變層的厚度的2％至10％。
7. 如請求項1所述之半導體結構，其中該阻障層包括氮化鋁鎵(Al _zGa _(1-z)N，其中0＜z＜1)，該組成漸變層包括氮化鋁鎵(Al _xGa _(1-x)N，其中0.2＜x＜0.4)或氮化鋁鎵銦(Al _xGa _(1-x-y)In _yN，其中0.2＜x＜0.6，0＜y＜0.4)，且該相同的第三族元素為鋁(Al)。
8. 如請求項1所述之半導體結構，其中該組成漸變層的厚度為該阻障層的厚度的10％至50％。
9. 一種高電子遷移率電晶體，包括： 一如請求項1所述之半導體結構； 一閘極電極，設置於該摻雜化合物半導體層上； 一源極電極和一汲極電極，分別設置於該閘極電極的兩側；以及 一鈍化層，覆蓋該閘極電極、該源極電極與該汲極電極。
10. 如請求項9所述之高電子遷移率電晶體，其中該鈍化層包括氧化鋁(Al ₂O ₃)、氮化矽(Si ₃N ₄)、氮氧化矽(SiON)、氮化鋁(AlN)、或氧化矽(SiO ₂)。
11. 如請求項9所述之高電子遷移率電晶體，其中該鈍化層接觸該組成漸變層的部分頂面。

Images