TWI831494B - 高電子遷移率電晶體 - Google Patents

高電子遷移率電晶體 Download PDF

Info

Publication number
TWI831494B
TWI831494B TW111146103A TW111146103A TWI831494B TW I831494 B TWI831494 B TW I831494B TW 111146103 A TW111146103 A TW 111146103A TW 111146103 A TW111146103 A TW 111146103A TW I831494 B TWI831494 B TW I831494B
Authority
TW
Taiwan
Prior art keywords
semiconductor
layer
recess
gate electrode
electron mobility
Prior art date
Application number
TW111146103A
Other languages
English (en)
Inventor
李家豪
廖志成
鄭韋志
Original Assignee
世界先進積體電路股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 世界先進積體電路股份有限公司 filed Critical 世界先進積體電路股份有限公司
Priority to TW111146103A priority Critical patent/TWI831494B/zh
Application granted granted Critical
Publication of TWI831494B publication Critical patent/TWI831494B/zh

Links

Images

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

一種高電子遷移率電晶體,包含半導體通道層和半導體阻障層設置於基底上,半導體蓋層設置於半導體阻障層上,且半導體蓋層的頂面具有凹陷,閘極電極設置於半導體蓋層上和凹陷中,以及源極電極和汲極電極設置於半導體通道層上。

Description

高電子遷移率電晶體
本揭露係關於半導體的領域,特別是關於包含半導體蓋層的高電子遷移率電晶體。
在半導體技術中,III-V族的化合物半導體可用於形成各種積體電路裝置,例如:高功率場效電晶體、高頻電晶體或高電子遷移率電晶體(high electron mobility transistor,HEMT)。HEMT是屬於具有二維電子氣(two dimensional electron gas,2DEG)的一種電晶體,其2DEG會鄰近於能隙不同的兩種材料之間的接合面(亦即,異質接合面)。由於HEMT並非使用摻雜區域作為電晶體的載子通道,而是使用2DEG作為電晶體的載子通道,因此相較於習知的金氧半場效電晶體(MOSFET),HEMT具有多種吸引人的特性,例如:高電子遷移率及以高頻率傳輸信號之能力。
HEMT可分為常閉型(normally-off)和常開型(normally-on),其中常閉型HEMT可利用設置在阻障層上的蓋層來產生2DEG截斷區,以達成常閉型的操作。然而,形成蓋層圖案的蝕刻製程會使得蓋層產生接面缺陷,導致閘極漏電流,增加HEMT的功率損耗。
有鑑於此,本揭露提出一種高電子遷移率電晶體(HEMT),其包含設置在半導體阻障層上的半導體蓋層,且半導體蓋層的頂面具有凹陷,閘極電極設置在半導體蓋層上,且位於凹陷中,使得閘極電極的側壁與半導體蓋層的側壁側向隔開一段距離,藉此避免閘極的電流沿著半導體蓋層的側壁而發生漏電流,以降低閘極漏電流,進而減少HEMT的功率損耗(power loss)。
根據本揭露的一實施例,提供一種高電子遷移率電晶體,包括基底、半導體通道層、半導體阻障層、半導體蓋層、閘極電極、源極電極以及汲極電極。半導體通道層和半導體阻障層設置於基底上,半導體蓋層設置於半導體阻障層上,且半導體蓋層的頂面具有凹陷。閘極電極設置於半導體蓋層上和凹陷中,以及源極電極和汲極電極,設置於半導體通道層上。
為了讓本揭露之特徵明顯易懂,下文特舉出實施例,並配合所附圖式,作詳細說明如下。
100:高電子遷移率電晶體
101:基底
103:緩衝層
105:半導體通道層
107:半導體阻障層
109:半導體蓋層
109S-1、109S-2:正梯形的傾斜側壁
109S-3、109S-4:垂直側壁
110:閘極電極
110S-1、110S-4:倒梯形的傾斜側壁
110S-2、110S-3:垂直側壁
111:凹陷
112:源極電極
114:汲極電極
121:第一場板
122:第二場板
123:第三場板
124:第四場板
125:第一金屬層
126:導通孔
127:第二金屬層
131、132、133:介電層
140:保護層
A、B、C:框線區域
D:距離
H:深度
T:厚度
為了使下文更容易被理解,在閱讀本揭露時可同時參考圖式及其詳細文字說明。透過本文中之具體實施例並參考相對應的圖式,俾以詳細解說本揭露之具體實施例,並用以闡述本揭露之具體實施例之作用原理。此外,為了清楚起見,圖式中的各特徵可能未按照實際的比例繪製,因此某些圖式中的部分特徵的尺寸可能被刻意放大或縮小。
第1圖是根據本揭露一實施例所繪示的高電子遷移率電晶體(HEMT)的剖面示意圖。
第2圖是根據本揭露一實施例所繪示第1圖的框線區域A之HEMT的局部放大剖面示意圖,以及框線區域A中的另一框線區域B之局部放大剖面示意圖。
第3圖是根據本揭露一些實施例所繪示第2圖的框線區域C之高電子遷移率電晶體(HEMT)的局部剖面示意圖。
第4圖是本揭露一些實施例的HEMT之閘極電流對應閘極電壓的曲線圖,其中實施例A的半導體蓋層具有凹陷,實施例B的半導體蓋層不具有凹陷。
第5圖是本揭露一些實施例的HEMT之汲極電流對應閘極電壓的曲線圖,其中實施例A的半導體蓋層具有凹陷,實施例B的半導體蓋層不具有凹陷。
第6圖是本揭露一些實施例的HEMT之閘極電流對應閘極電壓的曲線圖,其中實施例A和實施例C的半導體蓋層具有凹陷,實施例B的半導體蓋層不具有凹陷。
第7圖是本揭露一些實施例的HEMT之閘極電流對應閘極電壓的曲線圖,其中實施例A的半導體蓋層具有凹陷,實施例B和實施例D的半導體蓋層不具有凹陷。
本揭露提供了數個不同的實施例,可用於實現本揭露的不同特徵。為簡化說明起見,本揭露也同時描述了特定構件與佈置的範例。提供這些實施例的目的僅在於示意,而非予以任何限制。舉例而言,下文中針對「第一特徵形成在第二特徵上或上方」的敘述,其可以是指「第一特徵與第二特徵直接接觸」,也可以是指「第一特徵與第二特徵間另存在有其他特徵」,致使第一特徵與第二特徵並不直接接觸。此外,本揭露中的各種實施例可能使用重複的參考符號和/或文字註記。使用這些重複的參考符號與註記是為了使敘述更簡潔和明確,而非用以指示不同的實施例及/或配置之間的關聯性。
另外,針對本揭露中所提及的空間相關的敘述詞彙,例如:「在...之下」,「低」,「下」,「上方」,「之上」,「上」,「頂」,「底」和類似詞彙時,為便 於敘述,其用法均在於描述圖式中一個元件或特徵與另一個(或多個)元件或特徵的相對關係。除了圖式中所顯示的擺向外,這些空間相關詞彙也用來描述半導體裝置在使用中以及操作時的可能擺向。隨著半導體裝置的擺向的不同(旋轉90度或其它方位),用以描述其擺向的空間相關敘述亦應透過類似的方式予以解釋。
雖然本揭露使用第一、第二、第三等等用詞,以敘述種種元件、部件、區域、層、及/或區塊(section),但應了解此等元件、部件、區域、層、及/或區塊不應被此等用詞所限制。此等用詞僅是用以區分某一元件、部件、區域、層、及/或區塊與另一個元件、部件、區域、層、及/或區塊,其本身並不意含及代表該元件有任何之前的序數,也不代表某一元件與另一元件的排列順序、或是製造方法上的順序。因此,在不背離本揭露之具體實施例之範疇下,下列所討論之第一元件、部件、區域、層、或區塊亦可以第二元件、部件、區域、層、或區塊之詞稱之。
本揭露中所提及的「約」或「實質上」之用語通常表示在一給定值或範圍的20%之內,較佳是10%之內,且更佳是5%之內,或3%之內,或2%之內,或1%之內,或0.5%之內。應注意的是,說明書中所提供的數量為大約的數量,亦即在沒有特定說明「約」或「實質上」的情況下,仍可隱含「約」或「實質上」之含義。
本揭露中所提及的「耦接」、「耦合」、「電連接」一詞包含任何直接及間接的電氣連接手段。舉例而言,若文中描述第一部件耦接於第二部件,則代表第一部件可直接電氣連接於第二部件,或透過其他裝置或連接手段間接地電氣連接至該第二部件。
在本揭露中,「化合物半導體(compound semiconductor)」係指包含至少一第三族(group III)元素與至少一第五族(group V)元素的化合物半導體。其中, 第三族元素可以是硼(B)、鋁(Al)、鎵(Ga)或銦(In),而第五族元素可以是氮(N)、磷(P)、砷(As)或銻(Sb)。進一步而言,「化合物半導體」可以是二元化合物半導體、三元化合物半導體或四元化合物半導體,包括:氮化鎵(GaN)、磷化銦(InP)、砷化鋁(AlAs)、砷化鎵(GaAs)、氮化鋁鎵(AlGaN)、氮化銦鋁鎵(InAlGaN)、氮化銦鎵(InGaN)、氮化鋁(AlN)、磷化鎵銦(GaInP)、砷化鋁鎵(AlGaAs)、砷化鋁銦(InAlAs)、砷化鎵銦(InGaAs)、其類似物或上述化合物的組合,但不限於此。此外,端視需求,化合物半導體內亦可包括摻質,而為具有特定導電型的化合物半導體,例如n型或p型化合物半導體。在下文中,化合物半導體又可稱為III-V族半導體。
雖然下文係藉由具體實施例以描述本揭露的發明,然而本揭露的發明原理亦可應用至其他的實施例。此外,為了不致使本發明之精神晦澀難懂,特定的細節會被予以省略,該些被省略的細節係屬於所屬技術領域中具有通常知識者的知識範圍。
本揭露係關於高電子遷移率電晶體(HEMT),其包含半導體蓋層設置在半導體阻障層上,且半導體蓋層的頂面具有凹陷,閘極電極設置在半導體蓋層上,且位於凹陷中,使得閘極電極在凹陷內的側壁和半導體蓋層的側壁側向隔開一段距離,藉此可避免閘極的電流沿著半導體蓋層的側壁而產生漏電流,以降低閘極漏電流,進而減少HEMT的功率損耗。
第1圖是根據本揭露一實施例所繪示的高電子遷移率電晶體(HEMT)100的剖面示意圖,HEMT 100包含基底101,在一些實施例中,基底101的材料可包含陶瓷、碳化矽(SiC)、氮化鋁(AlN)、藍寶石(sapphire)或矽。當基底101為高硬度、高導熱性及低導電性的材質時,例如陶瓷基底,則更適用於高壓半導體裝置。其中,上述的高硬度、高導熱性及低導電性係相較於單晶矽基底而言,且高壓半導體裝置係指操作電壓高於50V的半導體裝置。在一些實施例 中,基底101可以是絕緣層上覆半導體(semiconductor on insulator,SOI)基底。在另一些實施例中,基底101可由核心基材被複合材料層包裹所構成的複合基底(又稱為QST基板)提供,其中核心基材包含陶瓷、碳化矽、氮化鋁、藍寶石或矽,複合材料層包含絕緣材料層和半導體材料層,其中絕緣材料層可以是單層或多層的氧化矽、氮化矽或氮氧化矽,半導體材料層可以是矽或多晶矽,並且位於核心基材背面的複合材料層會經過減薄製程而被移除,例如經由研磨或蝕刻製程,使得核心基材的背面被暴露出。
此外,HEMT 100還包含緩衝層103、半導體通道層105和半導體阻障層107由下至上依序堆疊在基底101上,緩衝層103可以用於降低存在於基底101和半導體通道層105之間的應力或晶格不匹配的程度。在一些實施例中,於緩衝層103和基底101之間還可設置晶種層(nucleation layer),並且於緩衝層103和半導體通道層105之間還可設置高電阻層(high resistance layer)(或稱為電隔離層)。晶種層、緩衝層103、高電阻層、半導體通道層105和半導體阻障層107的材料包含化合物半導體,在一些實施例中,晶種層例如是氮化鋁(AlN)層,緩衝層103可以是超晶格(superlattice,SL)結構,例如包含複數層交替堆疊的氮化鋁鎵(AlGaN)層和氮化鋁(AlN)層,高電阻層例如是摻雜碳的氮化鎵(C-GaN)層,但不限於此。在一些實施例中,半導體通道層105例如是未摻雜的氮化鎵(u-GaN)層,半導體阻障層107是能隙大於半導體通道層105的化合物半導體層,例如氮化鋁鎵(AlGaN)層,但不限於此。HEMT 100的上述各化合物半導體層的組成及結構配置可依據電子元件的各種需求而定。
仍參閱第1圖,HEMT 100還包含源極電極112和汲極電極114設置於半導體通道層105上,於一實施例中,源極電極112和汲極電極114可穿過半導體阻障層107向下延伸至半導體通道層105中。於另一實施例中,源極電極112和汲極電極114可穿過半導體阻障層107,並位於半導體通道層105的頂面上。於又另一 實施例中,源極電極112和汲極電極114可設置在半導體阻障層107的頂面上。源極電極112和汲極電極114的組成例如為鈦(Ti)、鋁(Al)、鎳(Ni)、鉬(Mo)、金(Au)或前述金屬層的多層堆疊結構,源極電極112和汲極電極114與半導體通道層105之間可產生歐姆接觸(ohmic contact)。根據本揭露之一些實施例,HEMT 100以一種增強型(enhanced mode),亦即常閉型(normally-off)高電子遷移率電晶體為示例做為說明。
此外,HEMT 100還包含半導體蓋層109設置在半導體阻障層107上,且半導體蓋層109的頂面具有凹陷,於一實施例中,半導體蓋層109為III-V族半導體層,例如為p型氮化鎵(p-GaN)層,但不限於此。根據本揭露的一些實施例,半導體蓋層109的頂面之凹陷結構由半導體蓋層109的材料構成,閘極電極110設置於半導體蓋層109上,並且位於半導體蓋層109的頂面之凹陷結構中。於一實施例中,閘極電極110的下方部份之側壁和底面可分別接觸凹陷的側壁和底面,且沿著第三方向(例如Z軸方向),凹陷的側壁的任一處高於閘極電極110的底面,並且凹陷的側壁的任一處也高於半導體蓋層109的中間部份(例如位於閘極電極110的底面的正下方處)。於一些實施例中,閘極電極110的組成例如為金屬、多晶矽(polysilicon)或金屬矽化物(silicide),其中金屬例如為鎳(Ni)、金(Au)、鉑(Pt)、鎢(W)、鈦(Ti)、鋁(Al)、鉬(Mo)或前述金屬層的多層堆疊結構,金屬矽化物例如為前述金屬的矽化物,閘極電極110與半導體蓋層109之間可產生蕭特基接觸(schottky contact)。
另外,HEMT 100還包含介電層131設置在半導體阻障層107上,且接觸半導體蓋層109的側壁和閘極電極110在半導體蓋層109的凹陷外的側壁。第一場板121從閘極電極110沿著第一方向(例如X軸方向)側向延伸至位於閘極電極110和汲極電極114之間,介電層131包含多層層間介電層(interlayer dielectric layer,ILD),分別位於第一場板121和半導體阻障層107之間,覆蓋第一場板121 和閘極電極110,以及位於第一場板121和第二場板122之間。第二場板122設置在閘極電極110和第一場板121上方,且從源極電極112沿著第一方向(例如X軸方向)側向延伸至位於閘極電極110和汲極電極114之間,於一實施例中,第二場板122可以比第一場板121更靠近汲極電極114。另外,第三場板123設置在第二場板122上方,並且也從源極電極112沿著第一方向(例如X軸方向)側向延伸至位於閘極電極110和汲極電極114之間,於一實施例中,第三場板123可以比第二場板122更靠近汲極電極114。第四場板124設置在第三場板123上方,並且從源極電極112沿著第一方向(例如X軸方向)側向延伸至位於閘極電極110和汲極電極114之間,於一實施例中,第四場板124可以比第三場板123更靠近汲極電極114。
此外,介電層132包含多層層間介電層(ILD),分別位於第二場板121和第三場板123之間,以及位於第三場板123和第四場板124之間。於一實施例中,第一場板121可由形成閘極電極110的導電材料層形成,第二場板122可由形成源極電極112的導電材料層形成,第三場板123和第四場板124可分別由互連結構(interconnect)的第一金屬層和第二金屬層形成。此外,第三場板123、第四場板124和源極電極112可經由介電層132中的多個導通孔126電性連接。另外,汲極電極114上方也有互連結構的第一金屬層125和第二金屬層127,並且第一金屬層125、第二金屬層127和汲極電極114也經由介電層132中的多個導通孔126電性連接。HEMT 100還包含介電層133和保護層140順向性地(conformally)覆蓋第四場板124、第二金屬層127和介電層132。於一些實施例中,介電層131、132和133的組成例如為氧化矽,保護層140的組成例如為氮化矽。於一實施例中,第一場板121、第二場板122、第三場板123和第四場板124隨著遠離半導體阻障層107的方向而更靠近汲極電極114,以達到更有效地分散電場的作用,使得HEMT 100耐受高電壓。
第2圖是根據本揭露一實施例所繪示第1圖的框線區域A之HEMT 100的局部放大剖面示意圖,以及框線區域A中的另一框線區域B的局部放大剖面示 意圖。如第2圖所示,於一實施例中,半導體蓋層109具有正梯形的傾斜側壁109S-1,閘極電極110具有倒梯形的傾斜側壁110S-1,且閘極電極110可接觸半導體蓋層109之頂面的凹陷111的側壁和底面。根據本揭露的一實施例,閘極電極110在凹陷111內的側壁和半導體蓋層109的側壁之間側向(例如沿著X軸方向)隔開一距離D,且距離D隨著凹陷111的深度增加的方向而遞增,其中在半導體蓋層109的頂面處,閘極電極110的側壁和半導體蓋層109的側壁之間的距離D可接近0,在凹陷111的底面處,閘極電極110的側壁和半導體蓋層109的側壁之間的距離D大於0。於一些實施例中,凹陷111的深度H約為半導體蓋層109的厚度T的25%至40%,以降低閘極漏電流。
第3圖是根據本揭露一些實施例所繪示第2圖的框線區域C之高電子遷移率電晶體(HEMT)100的局部剖面示意圖,如第3圖所示,於一實施例中,半導體蓋層109具有正梯形的傾斜側壁109S-2,閘極電極110具有垂直側壁110S-2,且閘極電極110接觸凹陷111的側壁和底面。在此實施例中,閘極電極110在凹陷111內的側壁和半導體蓋層109的側壁之間側向(例如沿著X軸方向)隔開一距離,且此距離隨著凹陷111的深度增加的方向而遞增,其中在半導體蓋層109的頂面處,閘極電極110的側壁和半導體蓋層109的側壁之間的距離可大於0或接近0。
如第3圖所示,於另一實施例中,半導體蓋層109具有垂直側壁109S-3,閘極電極110具有垂直側壁110S-3,且閘極電極110接觸凹陷111的側壁和底面。在此實施例中,閘極電極110在凹陷111內的側壁和半導體蓋層109的側壁之間側向(例如沿著X軸方向)隔開一距離,且此距離隨著凹陷111的深度增加的方向而保持固定,其中在半導體蓋層109的頂面處和在凹陷111的底面處,閘極電極110的側壁和半導體蓋層109的側壁之間的距離皆大於0。
如第3圖所示,於又另一實施例中,半導體蓋層109具有垂直側壁109S-4,閘極電極110具有倒梯形的傾斜側壁110S-4,且閘極電極110接觸凹陷111 的側壁和底面。在此實施例中,閘極電極110在凹陷111內的側壁和半導體蓋層109的側壁之間側向(例如沿著X軸方向)隔開一距離,且此距離隨著凹陷111的深度增加的方向而遞增,其中在半導體蓋層109的頂面處,閘極電極110的側壁和半導體蓋層109的側壁之間的距離可大於0或接近0。
由於半導體蓋層109通常是經由蝕刻製程將半導體材料層圖案化而形成,因此在半導體蓋層109的側壁和介電層131之間的界面處容易因為晶格不完美而產生接面缺陷,而且之後沉積的介電層131對於此接面缺陷的修復能力也不夠,導致半導體蓋層109的側壁會發生電子捕捉(donor trap),而此電子捕捉會讓閘極電流形成漏電流路徑,越高的電子捕捉密度將會導致越高的閘極漏電流,進而降低元件的可靠度。根據本揭露的一些實施例,在半導體蓋層109的頂面形成凹陷111,並且將閘極電極110的一部份設置於半導體蓋層109的凹陷111中,使得閘極電極110位於凹陷111內的側壁與半導體蓋層109的側壁側向隔開一段距離,當在閘極電極110上施加負偏壓時,藉由負偏壓誘發電洞,可以中和電子,以消耗位於半導體蓋層109的側壁上之電子捕捉,藉此可以避免閘極電極110的電流沿著半導體蓋層109的側壁而產生漏電流,以降低HEMT 100的閘極漏電流,進而減少HEMT 100的功率損耗和提高可靠度。
第4圖是本揭露一些實施例的HEMT之閘極電流IGS對應閘極電壓VGS的曲線圖,其中實施例A的半導體蓋層具有凹陷,實施例B的半導體蓋層不具有凹陷,橫軸為閘極電壓VGS(單位為伏特(V)),縱軸為閘極電流IGS(單位為安培/毫米(A/mm))。同時參閱第2圖,實施例A的HEMT 100的半導體蓋層109具有凹陷111,且凹陷111的深度H為30奈米(nm),半導體蓋層109的厚度T為103.8奈米(nm)。實施例B的HEMT的半導體蓋層不具有凹陷,且其半導體蓋層的厚度為73.8奈米(nm)。由第4圖可得知,在閘極電壓VGS為逆向偏壓-6V至-2V的情況下,實施例A的閘極電流IGS可以比實施例B的閘極電流IGS減少約25%,這表示半導體蓋層109具 有凹陷111可以改善HEMT 100的閘極漏電流。
第5圖是本揭露一些實施例的HEMT之汲極電流IDS對應閘極電壓VGS的曲線圖,其中實施例A的半導體蓋層具有凹陷,實施例B的半導體蓋層不具有凹陷,橫軸為閘極電壓VGS(單位為伏特(V)),縱軸為汲極電流IDS(單位為安培/毫米(A/mm))。同時參閱第2圖,實施例A的HEMT 100的半導體蓋層109具有凹陷111,且凹陷111的深度H為30奈米(nm),半導體蓋層109的厚度T為103.8奈米(nm)。實施例B的HEMT的半導體蓋層不具有凹陷,且其半導體蓋層的厚度為73.8奈米(nm)。如第5圖所示,實施例A和B的IDSVGS曲線相似,由此可知,半導體蓋層具有凹陷和不具有凹陷的HEMT之元件轉換特性(transfer characteristics)相似,這表示半導體蓋層具有凹陷對於HEMT的元件轉換特性沒有影響,因此,根據本揭露的一些實施例,在半導體蓋層的頂面形成凹陷並不影響HEMT的電性操作。
第6圖是本揭露一些實施例的HEMT之閘極電流IGS對應閘極電壓VGS的曲線圖,其中實施例A和實施例C的半導體蓋層具有凹陷,實施例B的半導體蓋層不具有凹陷,橫軸為閘極電壓VGS(單位為伏特(V)),縱軸為閘極電流IGS(單位為安培/毫米(A/mm))。同時參閱第2圖,實施例A的HEMT 100的半導體蓋層109具有凹陷111,且凹陷111的深度H為30奈米(nm),半導體蓋層109的厚度T為103.8奈米(nm)。實施例B的HEMT的半導體蓋層不具有凹陷,且其半導體蓋層的厚度為73.8奈米(nm)。實施例C的HEMT 100的半導體蓋層109具有凹陷111,且凹陷111的深度H為40奈米(nm),半導體蓋層109的厚度T為113.8奈米(nm)。如第6圖所示,實施例A和實施例C的IGSVGS曲線相似,且皆比實施例B的閘極電流IGS低,這表示雖然實施例A和實施例C的凹陷深度不同,半導體蓋層的厚度也不同,但是只要在半導體蓋層的頂面形成凹陷,就可以讓HEMT的元件特性一致,因此形成凹陷可提高HEMT的電性表現的一致性(uniformity),並且降低閘極漏電流。另外,凹陷深度和半導體蓋層厚度達到一定比例,例如凹陷深度為半導體蓋層厚度的28.9 %至35.2%,可以防止HEMT的閘極漏電流,且其降低閘極漏電流的能力相當。
第7圖是本揭露一些實施例的HEMT之閘極電流IGS對應閘極電壓VGS的曲線圖,其中實施例A的半導體蓋層具有凹陷,實施例B和實施例D的半導體蓋層不具有凹陷,橫軸為閘極電壓VGS(單位為伏特(V)),縱軸為閘極電流IGS(單位為安培/毫米(A/mm))。同時參閱第2圖,實施例A的HEMT 100的半導體蓋層109具有凹陷111,且凹陷111的深度H為30奈米(nm),半導體蓋層109的厚度T為103.8奈米(nm)。實施例B的HEMT的半導體蓋層不具有凹陷,且其半導體蓋層的厚度為73.8奈米(nm)。實施例D的HEMT的半導體蓋層不具有凹陷,且其半導體蓋層的厚度為103.8奈米(nm)。如第7圖所示,實施例B和實施例D的IGSVGS曲線相似,且皆比實施例A的閘極電流IGS高,這表示半導體蓋層的頂面具有凹陷才能減少閘極漏電流。此外,雖然實施例D的半導體蓋層厚度比實施例B的半導體蓋層厚度大,且實施例D的半導體蓋層厚度與實施例A的半導體蓋層厚度相同,但是實施例D的閘極電流IGS仍比實施例A的閘極電流IGS高,這表示增加半導體蓋層的厚度對於減少閘極漏電流的幫助不大,閘極漏電流的路徑主要是沿著半導體蓋層的側壁發生,在半導體蓋層的頂面形成凹陷,讓閘極電極在凹陷內的側壁與半導體蓋層的側壁側向隔開一段距離才能減少閘極漏電流。
因此,根據本揭露的一些實施例,在高電子遷移率電晶體(HEMT)的半導體蓋層的頂面形成凹陷,並且將閘極電極設置於此凹陷中,使得閘極電極的側壁和半導體蓋層的側壁側向隔開一段距離,可以阻擋閘極的漏電流路徑,避免閘極的電流沿著半導體蓋層的側壁而產生漏電流,藉此可有效降低閘極漏電流,進而減少HEMT的功率損耗和提高可靠度。
以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。
105:半導體通道層
107:半導體阻障層
109:半導體蓋層
109S-1:正梯形的傾斜側壁
110:閘極電極
110S-1:倒梯形的傾斜側壁
111:凹陷
122:第二場板
131、132:介電層
A、B、C:框線區域
D:距離
H:深度
T:厚度

Claims (10)

  1. 一種高電子遷移率電晶體,包括:一半導體通道層和一半導體阻障層,設置於一基底上;一半導體蓋層,設置於該半導體阻障層上,且該半導體蓋層的頂面具有一凹陷;一閘極電極,設置於該半導體蓋層上和該凹陷中;以及一源極電極和一汲極電極,設置於該半導體通道層上,其中該閘極電極在該凹陷內的側壁和該半導體蓋層的側壁之間側向隔開一距離。
  2. 如請求項1所述之高電子遷移率電晶體,其中該距離隨著該凹陷的深度增加而遞增。
  3. 如請求項2所述之高電子遷移率電晶體,其中該半導體蓋層具有一正梯形的傾斜側壁,該閘極電極具有一倒梯形的傾斜側壁或一垂直側壁,且該閘極電極接觸該凹陷的側壁和底面。
  4. 如請求項2所述之高電子遷移率電晶體,其中該半導體蓋層具有一垂直側壁,該閘極電極具有一倒梯形的傾斜側壁,且該閘極電極接觸該凹陷的側壁和底面。
  5. 如請求項1所述之高電子遷移率電晶體,其中該距離隨著該凹陷的深度增加保持固定。
  6. 如請求項5所述之高電子遷移率電晶體,其中該半導體蓋層具有一垂直側壁,該閘極電極具有一垂直側壁,且該閘極電極接觸該凹陷的側壁和底面。
  7. 如請求項1所述之高電子遷移率電晶體,更包括一介電層設置在該半導體阻障層上,且接觸該半導體蓋層的側壁和該閘極電極在該凹陷外的側壁。
  8. 如請求項1所述之高電子遷移率電晶體,其中該凹陷的深度為該半導體蓋層的厚度的25%至40%。
  9. 如請求項1所述之高電子遷移率電晶體,其中該凹陷的側壁的任一處高於該半導體蓋層的中間部份。
  10. 如請求項1所述之高電子遷移率電晶體,其中該閘極電極與該半導體蓋層直接接觸。
TW111146103A 2022-12-01 2022-12-01 高電子遷移率電晶體 TWI831494B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW111146103A TWI831494B (zh) 2022-12-01 2022-12-01 高電子遷移率電晶體

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111146103A TWI831494B (zh) 2022-12-01 2022-12-01 高電子遷移率電晶體

Publications (1)

Publication Number Publication Date
TWI831494B true TWI831494B (zh) 2024-02-01

Family

ID=90824637

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111146103A TWI831494B (zh) 2022-12-01 2022-12-01 高電子遷移率電晶體

Country Status (1)

Country Link
TW (1) TWI831494B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110241017A1 (en) * 2009-03-31 2011-10-06 Furukawa Electric Co., Ltd. Field effect transistor
US20120112202A1 (en) * 2010-11-05 2012-05-10 Samsung Electronics Co., Ltd. E-Mode High Electron Mobility Transistors And Methods Of Manufacturing The Same
TW201929221A (zh) * 2017-12-12 2019-07-16 晶元光電股份有限公司 半導體元件及其製作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110241017A1 (en) * 2009-03-31 2011-10-06 Furukawa Electric Co., Ltd. Field effect transistor
US20120112202A1 (en) * 2010-11-05 2012-05-10 Samsung Electronics Co., Ltd. E-Mode High Electron Mobility Transistors And Methods Of Manufacturing The Same
TW201929221A (zh) * 2017-12-12 2019-07-16 晶元光電股份有限公司 半導體元件及其製作方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
期刊 Jialin Li Normally-off AlGaN/AlN/GaN HEMT with a composite recessed gate Superlattices and Microstructures 161 ELSEVIER 2022 2 *

Similar Documents

Publication Publication Date Title
TWI749493B (zh) 一種半導體元件及其製造方法
CN112490286B (zh) 半导体装置及其制作方法
US11776934B2 (en) Semiconductor apparatus and fabrication method thereof
CN112490285B (zh) 半导体装置及其制作方法
KR20230138822A (ko) 파워 소자 및 그 제조방법
EP4033541A1 (en) High electron mobility transistor and method for forming the same
US20230223399A1 (en) Resistor and resistor-transistor-logic circuit with gan structure and method of manufacturing the same
US20230377952A1 (en) Gallium Nitride Device with Field Plate Structure and Method of Manufacturing the Same
TWI831494B (zh) 高電子遷移率電晶體
CN108352408B (zh) 半导体装置、电子部件、电子设备以及半导体装置的制造方法
CN113892188B (zh) 半导体器件及其制造方法
US11588047B2 (en) Semiconductor component and manufacturing method thereof
TW202230799A (zh) 高電子遷移率電晶體及其製作方法
WO2023197088A1 (zh) 半导体元件及其制作方法
US20230282645A1 (en) Semiconductor device
TWI783830B (zh) 半導體裝置
CN115812253B (zh) 氮化物基半导体器件及其制造方法
TWI795022B (zh) 高電子遷移率電晶體
US20240178285A1 (en) High electron mobility transistor and fabrication method thereof
US11552188B2 (en) High-voltage semiconductor structure
US20230326981A1 (en) Semiconductor device and manufacturing method thereof
CN115997287B (zh) 氮化物基半导体ic芯片及其制造方法
TW202341484A (zh) 半導體元件及其製作方法
CN116344576A (zh) 半导体装置
TW202345402A (zh) 半導體裝置