TW202345402A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW202345402A
TW202345402A TW112101913A TW112101913A TW202345402A TW 202345402 A TW202345402 A TW 202345402A TW 112101913 A TW112101913 A TW 112101913A TW 112101913 A TW112101913 A TW 112101913A TW 202345402 A TW202345402 A TW 202345402A
Authority
TW
Taiwan
Prior art keywords
gate
gate line
gan
channel
region
Prior art date
Application number
TW112101913A
Other languages
English (en)
Inventor
石子文
郭德明
邱清華
謝孟劭
戴士翔
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202345402A publication Critical patent/TW202345402A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/7605—Making of isolation regions between components between components manufactured in an active substrate comprising AIII BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一種半導體裝置包括環繞主動區域的絕緣區，主動區域具有通道方向及橫向於通道方向的橫向方向。源極區及汲極區設置於主動區域中且沿通道方向間隔開。通道設置於主動區域中且夾設於源極區與汲極區之間。通道包括二維電子氣體。閘極線沿橫向方向定向且設置於通道上，並且在通道方向上具有閘極寬度。閘極線包含閘極材料。閘極線端子設置於閘極線的每一端部處。每一閘極線端子包含閘極材料。每一閘極線端子在通道方向上的寬度是閘極寬度的至少1.2倍。

Description

半導體裝置
本發明的實施例是有關於一種半導體裝置，且特別是有關於一種採用具有減小的漏電流的二維電子氣體的半導體裝置。
以下內容是有關於半導體裝置技術、半導體製作技術、二維電子氣體（two-dimensional electron gas，2DEG）裝置技術、高電子遷移率電晶體（high electron mobility transistor，HEMT）技術、第三族氮化物2DEG裝置技術、氮化鎵（GaN）系2DEG裝置技術以及相關技術。
根據一些實施例，一種半導體裝置包括絕緣區、源極區與汲極區、通道、閘極線及閘極線端子。絕緣區環繞主動區域，所述主動區域具有通道方向及橫向於所述通道方向的橫向方向。源極區與汲極區設置於所述主動區域中且沿所述通道方向間隔開。通道設置於所述主動區域中且夾設於所述源極區與所述汲極區之間，所述通道包括二維電子氣體。閘極線沿所述橫向方向定向且設置於所述通道上，並且在所述通道方向上具有閘極寬度，所述閘極線包含閘極材料。閘極線端子位於所述閘極線的每一端部處，所述閘極線端子中的每一者包含所述閘極材料，並且所述閘極線端子中的每一者在所述通道方向上的寬度是所述閘極寬度的至少1.2倍。
根據一些實施例，一種半導體裝置包括絕緣區、源極區與汲極區、通道、閘極線及閘極線端子。絕緣區環繞矩形的主動區域，所述主動區域具有通道方向及橫向於所述通道方向的橫向方向，所述主動區域具有向外延伸至所述絕緣區中的主動區域延伸部。源極區與汲極區設置於所述主動區域中且沿所述通道方向間隔開。通道設置於所述主動區域中且夾設於所述源極區與所述汲極區之間，所述通道包括二維電子氣體。閘極線沿所述橫向方向定向且設置於所述通道上，並且在所述通道方向上具有閘極寬度。閘極線端子位於所述閘極線的每一端部處，所述閘極線端子中的每一者包含與所述閘極線相同的材料，並且所述閘極線端子中的每一者在所述橫向方向上延伸至所述絕緣區上至少0.8微米，所述閘極線端子中的每一者具有設置於所述主動區域延伸部中的對應的主動區域延伸部上的中心部分及設置於所述絕緣區上的周邊部分。
根據一些實施例，一種半導體裝置包括電晶體及閘極線端子。電晶體形成於由絕緣區環繞的主動區域中，所述電晶體包括源極區、汲極區、夾設於所述源極區與所述汲極區之間的通道、以及設置於所述通道上且夾設於所述源極區與所述汲極區之間的閘極線。閘極線端子位於所述閘極線的每一端部處，所述閘極線端子中的每一者是所述閘極線的延伸部，並且所述閘極線端子中的每一者的寬度是所述閘極線寬度的至少1.2倍。所述閘極線端子中的每一者的中心部分設置於所述主動區域上，並且所述閘極線端子中的每一者的周邊部分設置於所述絕緣區上。
以下揭露內容提供用於實施所提供標的物的不同特徵的諸多不同實施例或實例。以下闡述組件及佈置的具體實例以簡化本揭露。當然，該些僅為實例且不旨在進行限制。舉例而言，以下說明中將第一特徵形成於第二特徵之上或第二特徵上可包括其中第一特徵與第二特徵被形成為直接接觸的實施例，並且亦可包括其中第一特徵與第二特徵之間可形成有附加特徵進而使得第一特徵與第二特徵可不直接接觸的實施例。另外，本揭露可能在各種實例中重複使用參考編號及/或字母。此種重複使用是出於簡潔及清晰的目的，而不是自身指示所論述的各種實施例及/或配置之間的關係。
此外，為易於說明，本文中可能使用例如「位於…之下（beneath）」、「位於…下方（below）」、「下部的（lower）」、「位於…上方（above）」、「上部的（upper）」及類似用語等空間相對性用語來闡述圖中所示的一個元件或特徵與另一（其他）元件或特徵的關係。所述空間相對性用語旨在除圖中所示的定向外亦囊括裝置在使用或操作中的不同定向。設備可具有其他定向（旋轉90度或處於其他定向），並且本文中所使用的空間相對性描述語可同樣相應地進行解釋。
與例如第三（III）族砷化物材料等其他半導體材料相比，III族氮化物材料具有大的能帶間隙（bandgap）。舉例而言，氮化鎵（GaN）的室溫能帶間隙約為3.4電子伏特（eV），而砷化鎵（GaAs）的能帶間隙約為1.42eV。大的能帶間隙使得III族氮化物系裝置非常適用於要求高功率及/或在高溫下進行操作的應用。舉例而言，藉由一些非限制性例示性實例，GaN系裝置應用於例如以下電子裝置及系統中：快速充電器、移動開關、積體電路（integrated circuit，IC）驅動器、機載充電器（on-board charger，OBC）、用於伺服器/資料中心的電力、電動車輛等。
在此種任務中所使用的一種類型的III族氮化物裝置是p-GaN高電子遷移率電晶體（high electron mobility transistor，HEMT）。在此裝置中，在三元氮化鋁鎵（Al xGa 1-xN）層與氮化鎵（GaN）層之間的異質介面處形成二維電子氣體（two-dimensional electron gas，2DEG）。Al xGa 1-xN中的下標x表示Al分數，其中x=0對應於GaN且x=1對應於AlN。為了便於在本文中進行注釋，Al xGa 1-xN有時被寫成不帶下標的AlGaN。2DEG是由於壓電效應而形成，並且AlGaN層足夠薄以被相干應變，即對薄的AlGaN層的面內晶格常數（in-plane lattice constant）進行應變以匹配較厚的GaN層的面內晶格常數。p型GaN層（p-GaN層）用作HEMT的閘極。儘管例示性實施例採用p-GaN閘極，但在其他HEMT設計中，閘極可為n型，即n型GaN或n-GaN閘極。
在此種裝置中可能會出現問題，此乃因當裝置被關斷（即處於非導電狀態）時的漏電流可能比期望的更高。換言之，電流I S,off（即（標稱）非導電狀態下的源極至汲極電流）高於期望。本文中揭露了改善的電子裝置，其中藉由修飾裝置的邊緣處的閘極結構來控制漏電流，在所述邊緣處，閘極結構與環繞主動區域的隔離區相交。此解決方案是基於本文中的認識，即洩漏源是在閘極線的端部周圍流動的電流。
在一些實施例中，一種半導體裝置包括絕緣區，絕緣區環繞具有通道方向及橫向於通道方向的橫向方向的主動區域。源極區及汲極區設置於主動區域中且沿通道方向間隔開。通道設置於主動區域中且夾設於源極區與通道區之間。通道包括2DEG。沿橫向方向定向的閘極線設置於通道上，並且在通道方向上具有閘極寬度。閘極線包含閘極材料（在一些例示性實施例中例如為p-GaN）。閘極線端子位於閘極線的每一端部處。每一閘極線端子包含閘極材料，並且在通道方向上的寬度大於閘極寬度。此種設計會抑制在閘極的端部周圍流動的電流的洩漏機制，因為增大的閘極線端子增加了洩漏路徑的長度。此外，本文中揭露了其他會進一步減少洩漏的設計態樣。
在下文中，就GaN/AlGaN電晶體來闡述一些例示性實施例。然而，所揭露的實施例在閘極線的每一端部處採用擴大的閘極端子預期可應用於其他類型的III族氮化物電子裝置，並且甚至更大體而言，可應用於採用閘極線的其他類型的電晶體或其他電子裝置，所述其他類型的電晶體或其他電子裝置可受益於使用本文中所揭露的閘極端部端子結構在閘極端部處的洩漏抑制。
參照圖1，藉由簡化的流程圖來繪示用於製作GaN HEMT裝置的製作製程。GaN HEMT形成於例如矽晶圓、碳化矽（SiC）晶圓、氮化鎵（GaN）晶圓、絕緣體上矽（silicon-on-insulator，SOI）晶圓等基底上。在操作10中，製備基底。此可能需要各種清潔製程（例如濕式化學清潔、紫外線（Ultraviolet，UV）臭氧清潔等）、將晶圓裝載至生長腔室中以及沉積一或多個緩衝層。一些合適的磊晶沉積技術包括分子束磊晶（molecular beam epitaxy，MBE）或金屬有機氣相磊晶（metal-organic vapor phase epitaxy，MOVPE），後一種磊晶生長技術在此項技術中亦以例如金屬有機化學氣相沉積（metal-organic chemical vapor deposition，MOCVD）等其他為人所知的名稱。以MOVPE作為實例，標準III族前驅物（例如三甲基鎵（trimethylgallium，TMGa）或三乙基鎵（triethylgallium，TEGa））可用作鎵的來源，並且三甲基鋁（trimethylaluminum，TMAl）或三乙基鋁（triethylaluminum，TEAl）可用作鋁的來源。氮的來源可為例如氨或氮。p型或n型摻雜可使用合適的非固有摻雜劑前驅物獲得，或者藉由使用最佳化的生長條件（例如溫度、壓力、流速）獲得固有摻雜來取得。基於基底的類型來選擇在操作10中形成的一或多個緩衝層。舉例而言，緩衝層可包括AlN緩衝層、AlGaN緩衝層、應變層超晶格（strained layer superlattice，SLS）等。隨後在操作12中沉積GaN緩衝層。操作10及操作12的目的是提供高品質及應變弛豫的磊晶GaN層表面（上面生長GaN HEMT裝置的主動層）。因此，當在具有不同於GaN的晶格常數的矽或SiC基底上製作GaN HEMT時，可選擇性地採用應變弛豫層（strain relaxation layer）。在操作12中生長的GaN緩衝層的厚度可處於幾百奈米至10微米的數量級數（order），但亦會考慮此範圍之外的值。應理解，前述內容僅作為操作10及操作12的一些合適實施例的非限制性例示性實例而提供。
在操作14中，使用MOVPE或另一種合適的磊晶生長技術在藉由操作10及操作12製備的基底上形成GaN通道層。GaN通道層通常生長幾奈米至幾百奈米的厚度（例如在一些非限制性例示性實施例中具有10奈米與200奈米之間的厚度），但亦會考慮其他厚度值。端視GaN HEMT的設計而定，GaN通道層可並非為有意摻雜的（即在沉積期間無摻雜劑氣體流動，在此項技術有時被稱為「經未摻雜的」），或者可為經摻雜的p型或n型。在操作16中，在先前操作14中沉積的GaN通道上形成氮化鋁鎵（Al xGa 1-xN）層。Al xGa 1-xN層足夠薄以被相干應變，即欲被應變的Al xGa 1-xN層的面內晶格常數匹配較厚的GaN緩衝層的面內晶格常數。舉例而言，在一些非限制性例示性實施例中，Al xGa 1-xN層的厚度可在2奈米與40奈米之間。端視GaN HEMT的設計而定，鋁組成物（在Al xGa 1-xN中由x表示）大體而言可在0.08至0.92的範圍內。如此項技術中已知的，對相干應變起作用的壓電效應使得二維電子氣體（2DEG）存在於在相應的操作14及操作16中形成的GaN通道與AlGaN之間的異質介面處。正是此2DEG提供電晶體的導電性通道。
在操作18中，在操作16中所形成的AlGaN層上形成p-GaN層。隨後將對p-GaN層進行微影蝕刻以對每一GaN電晶體的p-GaN閘極線進行界定。（應理解，儘管為了方便起見，本說明可能提及單個GaN電晶體，但通常在單個晶圓上製作大數量的GaN電晶體）。藉由非限制性例示，可將p-GaN層生長至10奈米至200奈米的厚度，但亦會考慮此例示性範圍之外的值。p-GaN層可以至少5×10 17立方公分的濃度被摻雜為p型，並且在一些非限制性例示性實施例中，在10 18至10 23立方公分的範圍內，但亦會考慮該些範圍之外的摻雜值。通常，藉由在MOVPE生長操作18期間使合適的摻雜劑前驅物氣體流動來達成p型摻雜。儘管在例示性實例中使用p-GaN閘極，但在其他實施例中，可採用n型GaN（n-GaN）閘極，例如具有至少5×10 17立方公分的可比n型摻雜濃度，並且在一些非限制性例示性實施例中，可採用具有在10 18至10 23立方公分範圍內的n型摻雜的n-GaN閘極。
操作10、12、14、16及18通常是在MBE超高真空（ultrahigh vacuum，UHV）腔室、MOVPE反應室或被配置成磊晶地沉積或生長III族氮化物材料（例如GaN及AlGaN）的其他磊晶生長腔室中施行。在磊晶生長之後，自磊晶生長腔室移除晶圓且對晶圓進行微影製程，以在晶圓上對GaN電晶體或（更通常地）電晶體進行界定。在操作20中，實行微影製程以形成隔離區且對在操作18中形成的p-GaN層實行圖案化蝕刻，以對每一GaN電晶體的p-GaN閘極線進行界定。隔離區環繞每一GaN電晶體的主動區域。可例如使用離子植入來破壞隔離區中的AlGaN層的相干應變且因此移除隔離區中的2DEG來形成隔離區。使用微影罩幕24（本文中被稱為GaN閘極線罩幕24）對在晶圓上製作的電晶體的GaN閘極線進行界定。使用微影罩幕22（有時被稱為OD罩幕22）對隔離區進行界定。在一個典型的工作流程中，首先應用GaN閘極線罩幕24來對GaN閘極線進行界定，隨後應用OD罩幕22來對隔離區進行界定。對用於對p-GaN閘極線進行界定的p-GaN層的蝕刻可例如使用濕式蝕刻及/或乾式蝕刻，蝕刻劑具有相對於AlGaN對p-GaN進行蝕刻的高選擇性，因此使用AlGaN作為此蝕刻步驟的蝕刻停止層。應理解，前述內容是高水準說明，並且用於形成隔離區及p-GaN閘極線的處理可選地包括可取決於處理工作流程的附加的子步驟（例如在光阻之前沉積一或多個罩幕介電層且對罩幕介電層進行蝕刻），作為隔離區及/或p-GaN閘極線界定處理的一部分、及/或步驟的不同排序。此外，處理20包括在每一GaN電晶體的主動區域中形成源極區及汲極區。此可例如需要合適的摻雜劑植入或類似操作。在操作26中，實行金屬沉積以在p-GaN閘極線上沉積閘極金屬以及沉積源極及汲極金屬及可選的閘極場板。金屬沉積操作26採用罩幕28來描繪金屬。應理解，形成金屬區域的處理可選擇性地包括取決於處理工作流程的附加的子步驟，例如在未被金屬覆蓋的區域中沉積介電材料。
如前所述，本文中揭露的改善的電子裝置在閘極線的端部周圍具有漏電流，漏電流是藉由修改裝置的邊緣處的閘極線來控制，在邊緣處，閘極線與環繞主動區域的隔離區相交。為此，閘極線端子位於閘極線的每一端部處。每一閘極線端子由與閘極相同的材料製成且較閘極寬。為了實施此特徵，對閘極罩幕24進行修改以在閘極線的每一端部處形成閘極線端子。如本文中所進一步揭露，對OD罩幕22進行修改以對閘極線端子之下的隔離進行調整，並且對閘極金屬罩幕28進行修改以對閘極金屬向隔離區中的延伸進行調整。以下將就所得裝置結構對該些特徵進行更詳細的闡述。
參照圖2至圖4，示出示例性的GaN系HEMT裝置。圖2圖示出GaN系HEMT的俯視圖。圖3圖示出由圖2中的方框B所指的圖2所示GaN系HEMT的區的放大俯視圖。圖4圖示出沿圖3中所指的切線A的截面圖。自圖4的截面圖開始，在圖1中所指示的操作10、操作12、操作14、操作16及操作18中實行的磊晶生長的方向在圖4中被指示為生長方向d growth。圖4中能夠看出，GaN系HEMT包括GaN通道層30、設置於GaN通道層30上的AlGaN 32、設置於AlGaN 32上的p-GaN（即p型GaN）閘極34以及設置於p-GaN閘極34上的閘極金屬36。在GaN通道層30與AlGaN 32之間的異質介面處形成二維電子氣體（2DEG）33。如此項技術中所理解，2DEG 33包括在2DEG的平面中（即在橫向於生長方向d growth的2DEG的平面中）相對自由地移動但在橫向於此平面的方向上被緊密限制的電子氣體（即電子氣體在生長方向d growth上被緊密限制）。在例示性實施例中，藉由利用相干應變的AlGaN 32上的應力引入的壓電效應而在GaN層與Al xGa 1-xN層之間的異質介面處形成2DEG。
返回參照圖1所示的流程圖，GaN通道層30可藉由GaN通道沉積操作14及圖案化操作20來形成，圖案化操作20形成環繞GaN電晶體裝置的隔離區38。AlGaN 32可藉由AlGaN沉積操作16及圖案化操作20來形成。在一些實施例中，AlGaN 32包括具有在0.08至0.92範圍內的鋁分數x的Al xGa 1-xN，並且在一些非限制性例示性實施例中，AlGaN 32的厚度可在2奈米與40奈米之間。p-GaN閘極34可藉由p-GaN閘極層沉積18及操作20的p-GaN閘極界定部分來形成。在一些實施例中，p-GaN閘極34以至少5×10 17立方公分的濃度被摻雜為p型，並且在一些非限制性例示性實施例中，在10 18至10 23立方公分的範圍內。在一些非限制性例示性實施例中，p-GaN閘極34的厚度可在10奈米與200奈米之間。閘極金屬36可在圖1所示操作26中形成。閘極金屬36可例如包括鈦（Ti）、氮化鈦（TiN）、鋁（Al）、鋁銅合金（AlCu）、鉑（Pt）、銀（Ag）、鈀（Pd）、銅（Cu）、金（Au）、鎳（Ni）、金鍺合金（AuGe）、金鈹合金（AuBe）等。此外，在隔離區38、由兩種或更多種的此類材料形成的多層堆疊等上設置有介電質39。介電質39可例如包含氮化矽、氧化矽、金屬氧化物、高介電常數（high dielectric constant，high-k）介電膜、由兩種或更多種此類材料形成的多層堆疊等。圖4所示的截面圖省略了GaN通道層30之下的任何層（例如任何緩衝層）以及基底。
轉至圖2所示俯視圖，例示性的GaN系HEMT裝置包括在此具體實例中共享共用源極線44的第一電晶體40與第二電晶體42，但此種佈置應被理解為僅為非限制性的例示性實例。每一電晶體更包括汲極線46。圖2所示的俯視圖亦示出沉積於p-GaN閘極34上的閘極金屬36。注意，在圖2及圖3中使用陰影線示出閘極金屬36，以使得能夠繪示出下伏的p-GaN閘極線34。每一例示性的電晶體40及42亦包括靠近閘極金屬36的閘極場板48。可選的閘極場板48會減小閘極邊緣處的最大表面電場，因此改善GaN系電晶體的效能。圖2中亦示出通道50，通道50設置於電晶體的主動區域52中。主動區域52在圖2及圖3中藉由粗線示出，並且被理解為被介電質39（參見圖4）所環繞。通道50夾設於源極線（或區）44與汲極線（或區）46之間，並且p-GaN閘極34設置於通道50上且夾設於源極線44與汲極線46之間。通道50包括在GaN層30與AlGaN 32之間的異質介面處形成的二維電子氣體（2DEG）。在例示性實例中，2DEG的電子相對自由地在平行於通道方向d ch及橫向方向d tr二者的平面中移動，但電子被緊緊地限制於垂直於通道方向d ch及橫向方向d tr二者的生長方向d growth（參見圖4）上。
如圖2中進一步所見，示例性的GaN系HEMT裝置是GaN系電晶體的線性陣列的一部分，線性陣列是常見的GaN HEMT陣列拓撲。同樣，此種佈置應被理解為僅為非限制性的例示性實例。
圖4示出隔離區38環繞GaN系HEMT裝置的主動區域52。如圖2至圖4中所示，主動區域52（或者作為另外一種選擇GaN系HEMT）具有通道方向d ch及橫向於通道方向的橫向方向d tr。如圖2中所見，源極區44與汲極區46設置於主動區域52中且沿通道方向d ch間隔開。通道50設置於主動區域52中且夾設於源極區44與汲極區46之間。閘極線34沿橫向方向d tr定向且設置於通道50上。如圖3中所示，閘極34在通道方向d ch上具有閘極寬度W g。
典型的傳統GaN系HEMT裝置具有沿其整個長度的恆定寬度的p-GaN閘極線，並且p-GaN閘極線沿橫向方向自主動區域的一個端部延伸至另一端部。在本文中所述的測試中已發現，在此種傳統裝置中，潛在的電流洩漏路徑在閘極線的端部周圍。此為在高晶片探針（chip probe，CP）I s,off電流值時觀察到的（其中I s,off是當電晶體處於標稱關斷狀態時的電流流動）。使用發射顯微術（emission microscopy，EMMI）的失效分析（failure analysis）已識別出P-GaN閘極線的端部附近的洩漏熱點，即在閘極線的端部與隔離區之間的接面處。電流-電壓（current-voltage，IV）量測亦示出自汲極至源極的洩漏，這表示有早期穿孔（early punch）。該些效應可將閘極電壓抑制達Vg=-2V。因此，能夠得出在2DEG通道中存在電流洩漏路徑，即在自汲極至源極的隔離區域內在閘極周圍的洩漏路徑的結論。
在本文中揭露的實施例中，閘極線的端部周圍的此種洩漏藉由修改p-GaN閘極線34的端部及相關聯的結構來抑制。使每一端部處的p-GaN閘極線擴大以延長閘極線的端部周圍的電流洩漏路徑。
現在具體參照圖3，圖3圖示出圖2中所指的方框B的放大圖，以示出p-GaN閘極線34的經修改的端部及相關聯的結構的例示性實施例。閘極線34的位於閘極線的每一端部處的擴大部分在本文中被稱為閘極線端子（gate line terminus）60。儘管圖3示出圖2中所指示的方框B的放大圖，因此示出兩條閘極線34的一個端部，但應理解，在所述兩條閘極線34中的每一者的相對的端部處存在類似的閘極線端子60。每一閘極線端子60包含閘極材料，例如在例示性的p-GaN閘極線34的情形中，每一閘極線端子60包含p-GaN。實際上，閘極線端子60是閘極線34的延續，並且與閘極線34一體地同時形成。舉例而言，返回參照圖1，在對p-GaN閘極層沉積18中形成的p-GaN閘極層進行的操作20期間，藉由圖案化蝕刻而適當地形成例示性的p-GaN閘極線34。藉由在對p-GaN閘極層沉積18中形成的p-GaN閘極層進行的操作20期間的圖案化蝕刻而成一體地同時形成閘極線34的每一端部處的p-GaN閘極線端子60。為此，對閘極罩幕24適當地進行修改以在p-GaN閘極線34的每一端部處以及p-GaN閘極線34本身處對p-GaN閘極線端子60進行界定。因此，p-GaN閘極線端子60具有與p-GaN閘極線34相同的特性，例如p-GaN閘極線端子60以至少5×10 17立方公分的濃度適當地被摻雜為p型，並且在一些非限制性例示性實施例中在10 18至10 23立方公分的範圍內，並且在一些非限制性例示性實施例中可具有10奈米與200奈米之間的厚度。
如圖3中所見，p-GaN閘極線端子60在通道方向d ch上具有比p-GaN閘極線34的閘極寬度W g更大的寬度W end。在一些非限制性例示性實施例中，每一閘極線端子60在通道方向d ch上的寬度W end至少是閘極寬度W g的1.2倍，即W end≧ 1.2W g。例示性的p-GaN閘極線端子60沿橫向方向d tr的長度L end至少與閘極寬度W g一樣長，即L end≧ W g。
此外，如圖3中所示，例示性的主動區域52是矩形的，主動區域延伸部52 T朝向每一閘極線端子60的中心部分延伸且位於每一閘極線端子60的中心部分之下。換言之，將離子植入隔離區38減小以形成主動區域延伸部52 T。每一閘極線端子60的周邊部分在絕緣區38上設置於主動區域52的外部（且更具體而言，主動區域延伸部52 T的外部）。如在圖3中進一步所見，對於例示性的主動區域延伸部52 T，每一閘極線端子60的設置於絕緣區38上的周邊部分包括閘極線端子60的至少部分地設置於絕緣區38上的三個側。（注意，圖4中所示的介電質39在圖2及圖3中未被繪示）。參照圖4，閘極線端子60向絕緣區38上延伸距離d iso。在一些實施例中，d iso≧ 0.8微米，即每一閘極線端子60在橫向方向上延伸至絕緣區38上至少0.8微米。
繼續參照圖4，包括一或多個金屬層的閘極金屬36設置於閘極線34上且進一步形成對應於每一閘極線端子60的閘極金屬端子。閘極金屬端子包括閘極金屬34的在對應的閘極線端子60上的延伸部。如圖4中所見，每個這樣的閘極金屬端子在距離d GMT上接觸閘極線端子60，該距離d GMT在橫向方向d tr上延伸至絕緣區38中至少0.5微米。如圖2及圖3中所見，閘極金屬36然後繼續在絕緣區38之上且設置於場介電質39上。
在操作中，閘極線端子60及輔助特徵（包括將隔離區38減小以形成主動區域延伸部52 T及進入隔離區38中的閘極金屬延伸部（d GMT））共同增加在閘極線34的端部周圍行進的任何電性漏電流的路徑長度。此繼而有望降低GaN HEMT的總體漏電流，並且藉此避免抑制閘極電壓。
儘管圖2至圖4中所示的例示性的GaN系HEMT是作為實例呈現，但應理解，所揭露的用於減小漏電流的方式可有多種變型。以下闡述一些非詳盡的變型。
儘管示例性的閘極線端子60的形狀是矩形的，但亦考慮替代的幾何形狀（例如圓形、橢圓形、六邊形或其他形狀的閘極線端子）。針對下伏的主動區域延伸部52 T而考慮類似的幾何變型。
儘管例示性的裝置是GaN系HEMT，但所述方式適用於其他類型的裝置。舉例而言，在更大體化的實施例中，通道50可包括由第一III族氮化物材料形成的第一層（在例示性實例中為GaN層30，但亦會考慮其他材料，例如低鋁濃度Al △G 1- △N，其中 △低於0.05）以及具有與第一III族氮化物材料不同的弛豫晶格常數的第二III族氮化物材料（在例示性實施例中為AlGaN 32，但亦會考慮其他材料，例如包含銦的材料）的第二層，其中2DEG 33形成於第一層與第二層之間的異質介面處。作為另一個實例，裝置可為GaAs系HEMT，例如在圖4所示結構中使用GaAs取代GaN通道層30且使用Al xGa 1-xAs取代Al xGa 1-xN 32。作為另一個實例，裝置可為SiGe系HEMT，例如在圖4所示結構中使用Si取代GaN通道層30且使用Si 1-xGe x取代Al xGa 1-xN 32。
甚至更大體而言，考慮採用所揭露的方式來減少不採用2DEG的裝置的漏電流。舉例而言，考慮採用二維電洞氣體（two-dimensional hole gas，2DHG）代替2DEG 33的裝置。作為另一實例，所述方式可用於在由絕緣區環繞的主動區域中形成的電晶體中，電晶體包括源極區、汲極區、夾設於源極區與汲極區之間的通道、以及設置於通道上且夾設於源極區與閘極區之間的閘極線。所揭露的閘極線端子設置於閘極線的每一端部處，每一閘極線端子是閘極線的延伸部且每一閘極線端子的寬度是閘極寬度的至少1.2倍。在一些此種實施例中，每一閘極線端子的中心部分設置於主動區域上且每一閘極線端子的周邊部分設置於絕緣區上（例如使用本文中揭露的主動區域延伸部52 T）。
在下文中，闡述更進一步的一些實施例。
在非限制性例示性實施例中，一種半導體裝置包括：絕緣區，環繞具有通道方向及橫向於通道方向的橫向方向的主動區域；源極區與汲極區，設置於主動區域中且沿通道方向間隔開；通道，設置於主動區域中且夾設於源極區與汲極區之間，通道包括二維電子氣體（2DEG）；閘極線，沿橫向方向定向且設置於通道上，並且在通道方向上具有閘極寬度，閘極線包含閘極材料；以及位於閘極線的每一端部處的閘極線端子。每一閘極線端子包含閘極材料。在一些實施例中，每一閘極線端子在通道方向上的寬度是閘極寬度的至少1.2倍。
在一些實施例中，所述閘極線端子中的每一者沿所述橫向方向的長度大於所述閘極寬度。在一些實施例中，所述閘極線端子中的每一者的中心部分設置於所述主動區域上，並且所述閘極線端子中的每一者的周邊部分設置於所述絕緣區上。在一些實施例中，所述閘極線端子中的每一者的設置於所述絕緣區上的所述周邊部分包括所述閘極線端子的至少部分地設置於所述絕緣區上的三個側。在一些實施例中，所述閘極線端子中的每一者在所述橫向方向上延伸至所述絕緣區上至少0.8微米。在一些實施例中，半導體裝置更包括閘極金屬，包括設置於所述閘極線上的一或多個金屬層；以及閘極金屬端子，對應於所述閘極線端子中的每一者，所述閘極金屬端子包括所述閘極金屬的延伸至對應的所述閘極線端子上的延伸部；其中所述閘極金屬端子中的每一者與所述閘極線端子接觸的距離在所述橫向方向上延伸至所述絕緣區中至少0.5微米。在一些實施例中，所述通道包括由第一III族氮化物材料形成的第一層；以及由第二III族氮化物材料形成的第二層，所述第二III族氮化物材料具有與所述第一III族氮化物材料不同的弛豫晶格常數；其中所述二維電子氣體形成於所述第一層與所述第二層之間的異質介面處。在一些實施例中，所述通道包括氮化鎵層及氮化鋁鎵(Al xGa 1-xN)層，所述氮化鋁鎵層設置於所述氮化鎵層上且具有在0.08至0.92範圍內的鋁分數x，其中所述二維電子氣體形成於所述氮化鎵層與所述氮化鋁鎵之間；以及所述閘極線包含具有至少5×10 17每立方公分的p型摻雜濃度的氮化鎵(p-GaN)或n型摻雜濃度的氮化鎵。在一些實施例中，所述氮化鋁鎵層的厚度在2奈米與40奈米之間。在一些實施例中，所述p型摻雜濃度的氮化鎵的厚度在10奈米與200奈米之間。在一些實施例中，所述絕緣區包括離子植入區。
在非限制性例示性實施例中，一種半導體裝置包括絕緣區，絕緣區環繞具有通道方向及橫向於通道方向的橫向方向的矩形主動區域。矩形主動區域具有朝向絕緣區中延伸的主動區域延伸部。源極區及汲極區設置於主動區域中，並且沿通道方向間隔開。通道設置於主動區域中且夾設於源極區與汲極區之間。通道包括氮化鎵（GaN）層及設置於GaN層上的氮化鋁鎵（Al xGa 1-xN）層，氮化鋁鎵（Al xGa 1-xN）層具有在0.08至0.92範圍內的鋁分數x。通道更包括形成於GaN層與Al xGa 1-xN層之間的2DEG。閘極線沿橫向方向定向且設置於通道上，並且在通道方向上具有閘極寬度。閘極線包含具有至少5×10 17立方公分的p型摻雜濃度或n型摻雜濃度的氮化鎵（GaN）材料。閘極線端子設置於閘極線的每一端部處。每一閘極線端子包含GaN材料，並且在一些實施例中，每一閘極線端子在通道方向上的寬度是閘極寬度的至少1.2倍。在一些實施例中，每一閘極線端子具有設置於對應的主動區域延伸部上的中心部分及設置於絕緣區上的周邊部分。
在非限制性例示性實施例中，一種半導體裝置包括：絕緣區，環繞具有通道方向及橫向於通道方向的橫向方向的矩形的主動區域，矩形的主動區域具有向外延伸至絕緣區中的主動區域延伸部；源極區與汲極區，設置於主動區域中且沿通道方向間隔開；通道，設置於主動區域中且夾設於源極區與汲極區之間，通道包括二維電子氣體（2DEG）；閘極線，沿橫向方向定向且設置於通道上，並且在通道方向上具有閘極寬度；以及位於閘極線的每一端部處的閘極線端子，每一閘極線端子包含與閘極線相同的材料，並且每一閘極線端子在橫向方向上延伸至絕緣區上至少0.8微米，每一閘極線端子具有設置於對應的主動區域延伸部上的中心部分及設置於絕緣區上的周邊部分。
在一些實施例中，所述閘極線端子中的每一者沿所述橫向方向的長度大於所述閘極寬度。在一些實施例中，所述閘極線端子中的每一者的設置於所述絕緣區上的所述周邊部分包括所述閘極線端子的至少部分地設置於所述絕緣區上的三個側。在一些實施例中，所述閘極線端子中的每一者在所述通道方向上的寬度是所述閘極寬度的至少1.2倍。在一些實施例中，半導體裝置更包括閘極金屬，包括設置於所述閘極線上的一或多個金屬層；以及閘極金屬端子，對應於所述閘極線端子中的每一者，所述閘極金屬端子包括所述閘極金屬的延伸至對應的所述閘極線端子上的延伸部；其中所述閘極金屬端子中的每一者與所述閘極線端子的距離在所述橫向方向上延伸至所述絕緣區上至少0.5微米。在一些實施例中，所述通道包括氮化鎵層及設置於所述氮化鎵層上的氮化鋁鎵(Al xGa 1-xN)層，所述氮化鋁鎵層具有在0.08至0.92範圍內的鋁分數x，所述通道更包括形成於所述氮化鎵層與所述氮化鋁鎵層之間的所述二維電子氣體，並且所述閘極線包含具有至少5×10 17每立方公分的p型摻雜濃度的氮化鎵材料或n型摻雜濃度的氮化鎵材料。
在非限制性例示性實施例中，一種半導體裝置包括：電晶體，形成於由絕緣區環繞的主動區域中，電晶體包括源極區、汲極區、夾設於源極區與汲極區之間的通道、以及設置於通道上且夾設於源極區與汲極區之間的閘極線；以及位於閘極線的每一端部處的閘極線端子，每一閘極線端子是閘極線的延伸部，並且每一閘極線端子的寬度是閘極線寬度的至少1.2倍。每一閘極線端子的中心部分設置於主動區域上，並且每一閘極線端子的周邊部分設置於絕緣區上。
在一些實施例中，所述閘極線端子中的每一者的所述周邊部分延伸至所述絕緣區上至少0.8微米。在一些實施例中，所述電晶體更包括閘極金屬，所述閘極金屬包括設置於所述閘極線上的一或多個金屬層，並且所述半導體裝置更包括閘極金屬端子，對應於所述閘極線端子中的每一者，所述閘極金屬端子包括所述閘極金屬的延伸至對應的所述閘極線端子上的延伸部；其中所述閘極金屬端子中的每一者與所述閘極線端子接觸的距離在所述橫向方向上延伸至所述絕緣區上至少0.5微米。
以上概述了若干實施例的特徵，以使熟習此項技術者可更佳地理解本揭露的各態樣。熟習此項技術者應知，其可容易地使用本揭露作為設計或修改其他製程及結構的基礎來施行與本文中所介紹的實施例相同的目的或達成與本文中所介紹的實施例相同的優點。熟習此項技術者亦應認識到，此種等效構造並不背離本揭露的精神及範圍，而且他們可在不背離本揭露的精神及範圍的條件下在本文中作出各種改變、取代及變更。
10、12、14、16、18、20、26:操作 22、24、28:罩幕 30:GaN通道層/GaN層 32:AlGaN/Al xGa 1-xN 33:2DEG 34:閘極/閘極線 36:閘極金屬 38:隔離區/絕緣區 39:介電質 40:第一電晶體/電晶體 42:第二電晶體/電晶體 44:源極線/源極區 46:汲極線/汲極區 48:閘極場板 50:通道 52:主動區域 52 T:主動區域延伸部 60:閘極線端子 A:切線 B:方框 d ch:通道方向 d growth:生長方向 d iso、d GMT:距離 d tr:橫向方向 L end:長度 W end:寬度 W g:閘極寬度
藉由結合附圖閱讀以下詳細說明，會最佳地理解本揭露的態樣。應注意，根據行業中的標準慣例，各種特徵並非按比例繪製。事實上，為使論述清晰起見，可任意增大或減小各種特徵的尺寸。 圖1示出製造GaN系高電子遷移率電晶體（HEMT）的方法的流程圖。 圖2圖示出GaN系高電子遷移率電晶體（HEMT）的俯視圖。 圖3圖示出由圖2中的方框所指的圖2所示GaN系HEMT的區的放大俯視圖。 圖4圖示出沿圖3中所指示的切線A的截面圖。
34:閘極線/閘極
36:閘極金屬
38:隔離區/絕緣區
44:源極線/源極區
48:閘極場板
50:通道
52:主動區域
52T:主動區域延伸部
60:閘極線端子
A:切線
dch:通道方向
dtr:橫向方向
Lend:長度
Wend:寬度
Wg:閘極寬度

Claims (1)

  1. 一種半導體裝置，包括： 絕緣區，環繞主動區域，所述主動區域具有通道方向及橫向於所述通道方向的橫向方向； 源極區與汲極區，設置於所述主動區域中且沿所述通道方向間隔開； 通道，設置於所述主動區域中且夾設於所述源極區與所述汲極區之間，所述通道包括二維電子氣體； 閘極線，沿所述橫向方向定向且設置於所述通道上，並且在所述通道方向上具有閘極寬度，所述閘極線包含閘極材料；以及 閘極線端子，位於所述閘極線的每一端部處，所述閘極線端子中的每一者包含所述閘極材料，並且所述閘極線端子中的每一者在所述通道方向上的寬度是所述閘極寬度的至少1.2倍。
TW112101913A 2022-05-11 2023-01-17 半導體裝置 TW202345402A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/742,080 2022-05-11
US17/742,080 US20230369480A1 (en) 2022-05-11 2022-05-11 Electronic device employing two-dimensional electron gas with reduced leakage current

Publications (1)

Publication Number Publication Date
TW202345402A true TW202345402A (zh) 2023-11-16

Family

ID=88698378

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112101913A TW202345402A (zh) 2022-05-11 2023-01-17 半導體裝置

Country Status (2)

Country Link
US (1) US20230369480A1 (zh)
TW (1) TW202345402A (zh)

Also Published As

Publication number Publication date
US20230369480A1 (en) 2023-11-16

Similar Documents

Publication Publication Date Title
US20230369449A1 (en) Method of forming a high electron mobility transistor
US9236465B2 (en) High electron mobility transistor and method of forming the same
JP5292716B2 (ja) 化合物半導体装置
US8912570B2 (en) High electron mobility transistor and method of forming the same
US8716756B2 (en) Semiconductor device
US9793371B2 (en) Method of forming a high electron mobility transistor
US20180166565A1 (en) High electron mobility transistor (hemt) device structure
US7465968B2 (en) Semiconductor device and method for fabricating the same
US8551821B2 (en) Enhancement normally off nitride semiconductor device manufacturing the same
EP2765611A2 (en) Vertical gallium nitride transistors and methods of fabricating the same
JP4474292B2 (ja) 半導体装置
JP5546104B2 (ja) ＧａＮ系電界効果トランジスタ
CN114402442B (zh) 氮化物基半导体装置及其制造方法
US20240030329A1 (en) Semiconductor device and method for manufacturing the same
CN108352408B (zh) 半导体装置、电子部件、电子设备以及半导体装置的制造方法
TW202345402A (zh) 半導體裝置
CN115812253B (zh) 氮化物基半导体器件及其制造方法
US20220005939A1 (en) Semiconductor device and fabrication method thereof