CN111052322B - 场效应晶体管 - Google Patents

场效应晶体管 Download PDF

Info

Publication number
CN111052322B
CN111052322B CN201780094262.0A CN201780094262A CN111052322B CN 111052322 B CN111052322 B CN 111052322B CN 201780094262 A CN201780094262 A CN 201780094262A CN 111052322 B CN111052322 B CN 111052322B
Authority
CN
China
Prior art keywords
metal layers
semiconductor substrate
drain electrodes
effect transistor
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780094262.0A
Other languages
English (en)
Other versions
CN111052322A (zh
Inventor
渡边伸介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN111052322A publication Critical patent/CN111052322A/zh
Application granted granted Critical
Publication of CN111052322B publication Critical patent/CN111052322B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及的场效应晶体管具有：半导体基板；多个漏极电极，它们设置于半导体基板的第一面，在第一方向延伸；多个源极电极，它们与多个漏极电极彼此交替地排列；多个栅极电极，它们各自设置于多个源极电极和多个漏极电极之间；输入端子，其与多个栅极电极连接；输出端子，其与多个漏极电极连接；以及多个金属层，它们在半导体基板与第一面分离地设置，在与第一方向交叉的第二方向延伸，多个金属层包含第一金属层和第二金属层，该第二金属层比第一金属层长，从与第一面垂直的方向观察，相比于第一金属层，第二金属层与更多的漏极电极交叉，多个漏极电极中越是从输入端子至输出端子为止的线路长度短的漏极电极则在其正下方设置越多的金属层。

Description

场效应晶体管
技术领域
本发明涉及场效应晶体管。
背景技术
在专利文献1中公开了在基板的表面具有漏极电极、源极电极及栅极电极的场效应晶体管。漏极电极、源极电极及栅极电极排列于一个方向。在基板的背面侧设置在漏极电极、源极电极及栅极电极的排列方向延伸的带状的金属层。通过在基板的背面侧设置金属层，在有源区域之下使基板变薄，由此期待散热性的提高。并且，能够对场效应晶体管的机械强度的降低进行抑制。
专利文献1：日本特开平4-116836号公报
发明内容
在高频用FET(Field Effect Transistor)的情况下，有时通过多个指部进行放大动作，在输出端子处对多个指部各自输出的多个高频信号进行合成。在该情况下，为了以高功率附加效率得到大功率的高频信号，需要均匀地进行各指部的放大动作。如果多个高频信号的相位不同，则无法适当地进行合成，有可能产生输出功率及效率的降低。
但是，从输入端子至指部为止的电长度及从指部至输出端子为止的电长度根据各指部而不同。因此，难以以相同相位对多个高频信号进行合成，性能有可能大幅降低。作为对性能的降低进行抑制的对策，考虑将用于在FET的中央部和周边部使电长度相等的匹配电路附加于各指部。但是，将匹配电路附加于各指部有可能使FET的尺寸大幅地增加。
这里，通常在慢波传送线路中，电长度依赖于信号线路正下方的金属层的数量或信号线路与金属层之间的距离而变化。在专利文献1中，如果在电极的正下方形成多个金属层，则会得到与慢波传送线路相同的构造。因此，在专利文献1所示的场效应晶体管的情况下，有可能由于电极正下方的金属层而使各指部的电长度产生变化。
但是，在专利文献1的构造中，电极正下方的金属层的数量在所有的指部处是相同的。因此，由于金属层而使各指部的电长度同样地变化，得不到使电长度相等的效果。另外，如果各电极的电长度变长，则指部延伸方向的电位差变大，特性变得容易降低。并且，如果各电极的电长度变长，则在FET内部引起谐振，容易产生振荡。另外，在专利文献1的构造中，由于使金属层接近漏极电极及栅极电极，从而不必要的寄生电容增加，特性有可能降低。
如上所述，除了在使用了导热系数低的基板时能够提高散热性这一点之外，单纯地将慢波传送线路的构造应用于FET这一做法的缺点大。特别地，在使用了导热系数高的碳化硅或氮化镓作为基板的情况下，由散热性提高带来的优点也会变小。
本发明就是为了解决上述问题而提出的，其目的在于得到高效率的场效应晶体管。
本发明涉及的场效应晶体管具有：半导体基板；多个漏极电极，它们设置于该半导体基板的第一面，在第一方向延伸；多个源极电极，它们设置于该半导体基板的该第一面，在该第一方向延伸，与该多个漏极电极彼此交替地排列；多个栅极电极，它们设置于该半导体基板的该第一面，在该第一方向延伸，各自设置于该多个源极电极与该多个漏极电极之间；输入端子，其与该多个栅极电极连接；输出端子，其与该多个漏极电极连接；以及多个金属层，它们在该半导体基板与该第一面分离地设置，在与该第一方向交叉的第二方向延伸，在从与该第一面垂直的方向观察时与该多个漏极电极交叉，该多个金属层包含第一金属层和第二金属层，该第二金属层比该第一金属层长，并且从垂直于该第一面的方向观察，相比于该第一金属层，该第二金属层与更多的漏极电极交叉，该多个漏极电极中越是从该输入端子至该输出端子为止的线路长度短的漏极电极则在其正下方设置越多的金属层。
本发明涉及的场效应晶体管具有：半导体基板；多个漏极电极，它们设置于该半导体基板的第一面，在第一方向延伸；多个源极电极，它们设置于该半导体基板的该第一面，在该第一方向延伸，与该多个漏极电极彼此交替地排列；多个栅极电极，它们设置于该半导体基板的该第一面，在该第一方向延伸，各自设置于该多个源极电极与该多个漏极电极之间；输入端子，其与该多个栅极电极连接；输出端子，其与该多个漏极电极连接；以及多个金属层，它们在该半导体基板与该第一面分离地设置，在与该第一方向交叉的第二方向延伸，在从与该第一面垂直的方向观察时与该多个漏极电极交叉，该多个漏极电极中越是从该输入端子至该输出端子为止的线路长度短的漏极电极则与该多个金属层之间的距离越短。
发明的效果
在本发明涉及的场效应晶体管的情况下，越是从输入端子至输出端子为止的线路长度短的漏极电极，则在其正下方设置越多的金属层。这里，由于在多个漏极电极、多个源极电极与多个金属层之间产生的电容，信号线路的电长度变长。因此，通过越是从输入端子至输出端子为止的线路长度短的漏极电极，则在其正下方设置越多的金属层，由此能够对输出端子处的信号的相位差进行抑制。因此，能够得到高效率的场效应晶体管。
在本发明涉及的场效应晶体管的情况下，越是从输入端子至输出端子为止的线路长度短的漏极电极，与多个金属层之间的距离越短。这里，由于在多个漏极电极、多个源极电极与多个金属层之间产生的电容，信号线路的电长度变长。因此，通过越是从输入端子至输出端子为止的线路长度短的漏极电极，使得与多个金属层之间的距离越短，由此能够对输出端子处的信号的相位差进行抑制。因此，能够得到高效率的场效应晶体管。
附图说明
图1是实施方式1涉及的场效应晶体管的俯视图。
图2是实施方式1涉及的场效应晶体管的沿第二方向的剖视图。
图3是实施方式1涉及的场效应晶体管的斜视图。
图4是对比例涉及的场效应晶体管的俯视图。
图5是慢波传送线路的斜视图。
图6是说明与信号线路正下方的金属层的数量相对应的慢波传送线路的延迟时间的计算结果的图。
图7是实施方式2涉及的场效应晶体管的俯视图。
图8是实施方式2涉及的场效应晶体管的沿第二方向的剖视图。
图9是实施方式2涉及的场效应晶体管的斜视图。
图10是说明与金属层和信号线路之间的距离相对应的慢波传送线路的延迟时间的计算结果的图。
图11是实施方式3涉及的场效应晶体管的沿第二方向的剖视图。
具体实施方式
参照附图对本发明的实施方式涉及的场效应晶体管进行说明。对相同或对应的结构要素标注相同的标号，有时省略重复说明。
实施方式1.
图1是实施方式1涉及的场效应晶体管100的俯视图。场效应晶体管100是高频用FET。场效应晶体管100具有半导体基板10。作为半导体基板10的材料，能够使用硅、碳化硅、砷化镓、氮化镓、磷化铟等。
在半导体基板10的第一面11设置多个漏极电极12。多个漏极电极12在第一方向延伸。第一方向是箭头61所示的方向。漏极电极12由金属形成。在半导体基板10的第一面11设置多个源极电极14。多个源极电极14在第一方向延伸。源极电极14由金属形成。多个源极电极14与多个漏极电极12彼此交替地排列。
在半导体基板10的第一面11设置多个栅极电极16。多个栅极电极16在第一方向延伸。栅极电极16由金属形成。多个栅极电极16各自设置于多个源极电极14和多个漏极电极12之间。栅极电极16也被称为栅极指。
多个栅极电极16与输入端子18连接。另外，多个漏极电极12与输出端子20连接。多个源极电极14与源极焊盘22连接。在源极焊盘22设置通路孔24。通路孔24将在半导体基板10的第一面11设置的源极电极14等金属、和在与第一面11相反侧的面即第二面设置的背面金属连接。
通路孔24以如下方式形成。首先，对半导体基板10进行加工，形成将半导体基板10从第一面11贯穿至第二面的孔。接着，向孔填充金属或形成镀层。
场效应晶体管100具有多个金属层30。多个金属层30在与第一方向交叉的第二方向延伸。第二方向是箭头62所示的方向。在本实施方式中，第二方向与第一方向垂直。从与第一面11垂直的方向观察，多个金属层30与多个漏极电极12交叉。金属层30的电位可以是接地电位，也可以是浮动电位。另外，多个金属层30在第一方向等间隔地排列。
多个金属层30包含第一金属层31和第二金属层32。第二金属层32比第一金属层31长，从与第一面11垂直的方向观察，相比于第一金属层31，第二金属层32与更多的漏极电极12交叉。多个金属层30各自包含多个第一金属层31和第二金属层32。多个第一金属层31和多个第二金属层32周期性地配置。在本实施方式中，多个第一金属层31和多个第二金属层32在第一方向彼此交替地排列。
输入端子18和输出端子20设置于半导体基板10的与第一方向垂直的方向的中央部65。输入端子18和输出端子20设置为夹着多个漏极电极12而相对。多个金属层30从设置于中央部65的漏极电极12的正下方起向第二方向的两侧延伸。此外，图1是从第二面侧观察场效应晶体管100的图。
图2是实施方式1涉及的场效应晶体管100的沿第二方向的剖视图。多个金属层30设置于半导体基板10的第二面13。另外，多个金属层30与第一面11分离地设置于半导体基板10。各个金属层30是不完全贯穿半导体基板10，从第二面13朝向第一面11设置到一定深度的未贯穿的通路孔。除了以不贯穿的方式设置孔之外，金属层30的形成方法与通路孔24的形成方法相同。
图3是实施方式1涉及的场效应晶体管100的斜视图。通路孔24为圆柱形。另外，各个金属层30为长方体。通路孔24及金属层30的形状并不限于此。此外，在图3中省略了栅极电极16。
在场效应晶体管100形成有多个在第一方向延伸的FET。多个FET在第二方向排列。将各个FET称为指部。场效应晶体管100具有彼此并联连接的多个指部。
在场效应晶体管100中，将从输入端子18输入的高频信号向多个栅极电极16分配。分配的高频信号在多个指部中各自被放大。之后，高频信号在输出端子20处被再次合成。由此，能够从输出端子20产生大功率的高频信号。
图4是对比例涉及的场效应晶体管200的俯视图。在场效应晶体管200未设置多个金属层30。除此之外的构造与场效应晶体管100相同。为了得到大功率的输出信号，在对由多个指部各自放大后的多个高频信号进行合成时，多个高频信号的相位需要是一致的。但是，在形成了大量的指部的FET中，容易产生多个高频信号的相位的不一致。
其原因之一在于，在FET中央部的指部和周边部的指部处，至输入输出端子为止的线路长度不同。如图4所示，输入端子18及输出端子20设置于半导体基板10的中央部65。因此，半导体基板10的中央部65的指部与周边部的指部相比，从输入端子18至输出端子20为止的线路长度短。因此，在指部之间产生电长度的差异，引起相位的不一致。由于该相位的不一致，有可能产生大功率FET的输出功率及功率附加效率的大幅降低。
这里，线路长度表示从输入端子18至输出端子20为止的信号线路的物理距离。另外，电长度是指从输入端子18至输出端子20为止的信号线路与在信号线路传播的信号的波长的多少倍相当。
接着，对本实施方式的效果进行说明。在通过微波电路传送高频信号时，有时使用共面线路。在共面线路中，在绝缘体的表面设置由金属形成的信号线路及接地金属。并且，在微波电路中，有时采用枕木(cross-tie)构造。在枕木构造中，如铁道线路的枕木那样，在信号线路正下方周期性地配置横穿信号线路的多个金属层。
并且，具有枕木构造的共面线路被称为慢波传送线路。图5是慢波传送线路300的斜视图。慢波传送线路300具有绝缘体380、形成于绝缘体380的表面的多个金属层381。在多个金属层381的上方设置信号线路382和接地金属383。信号线路382和接地金属383设置为从上方观察时与多个金属层381交叉。
在慢波传送线路300中，在信号线路382与信号线路382的正下方的金属层381之间产生电容。并且，在金属层381与金属层381的正上方的接地金属383之间产生电容。因此，在慢波传送线路300中，与共面线路相比电容增加。这里，通常，电容越大则信号线路382的电长度越长。因此，慢波传送线路300与共面线路相比电长度长。因此，在通过高频信号的损耗大的硅基板等来制作匹配电路的情况下，如果使用慢波传送线路，则能够使匹配电路小型化。另外，通过由金属层381带来的屏蔽效果，能够抑制电力的损耗。
对慢波传送线路300的延迟时间进行了模拟。图6是说明与信号线路382的正下方的金属层381的数量相对应的慢波传送线路300的延迟时间的计算结果的图。增加处于信号线路382正下方的金属层381的数量而进行了解析。在模拟中，将慢波传送线路300的长度设为300微米。将各个金属层381的宽度设为30微米。另外，将金属层381与信号线路382之间的距离设为30微米而进行了计算。
如图6所示，如果增加金属层381的数量则延迟时间增加。即，如果在信号线路382的正下方以短周期配置多个金属层381，则延迟时间增加。这是因为信号线路382的电长度变长。
这里，如果将漏极电极12视为信号线路382，将源极电极14视为接地金属383，则场效应晶体管100具有与慢波传送线路300相同的构造。因此，在场效应晶体管100中也能得到使慢波传送线路300的电长度增加的效果。
这里，慢波传送线路300的电长度依赖于信号线路382正下方的金属层381的数量及金属层381与信号线路382之间的距离。因此，在场效应晶体管100中，如果与从输入端子18至输出端子20为止的线路长度相应地对各个漏极电极12正下方的金属层30的数量进行调节，则能够使在各个漏极电极12传送的信号的相位相同。
接着，对决定多个金属层30的配置的流程的一个例子进行说明。首先，对场效应晶体管100的各个指部进行线路长度等的测定及电磁场解析。测定以及电磁场解析是针对将输入端子18、指部以及输出端子20连接的信号线路进行的。由此，对多个指部之间的电长度的差异进行计算。
接着，基于图6所示的解析结果，决定在各个漏极电极12的正下方设置的金属层30的个数及周期，以填补多个指部的电长度的差异。由此，能够使多个指部的电长度均匀，能够对高频信号的相位差进行抑制。
金属层30与漏极电极12之间的距离能够自由设定。但是，如果考虑通常的漏极电极的宽度及半导体基板的介电常数，则优选金属层30与漏极电极12之间的距离小于或等于60微米。在该情况下，得到电长度的扩展效果。
在本实施方式中，多个漏极电极12中越是从输入端子18至输出端子20为止的线路长度短的漏极电极12，在其正下方设置越多的金属层30。多个金属层30自多个漏极电极12中的从输入端子18至输出端子20为止的线路长度最短的漏极电极12的正下方起向第二方向延伸。在本实施方式中，线路长度最短的漏极电极12是设置于中央部65的漏极电极12。由此，在线路长度最短的漏极电极12的正下方配置最多的金属层30。
并且，多个金属层30包含彼此长度不同的第一金属层31和第二金属层32。通过将多个第一金属层31和多个第二金属层32排列于第一方向，从而越是远离中央部65的漏极电极12，配置于其正下方的金属层30越少。由此，能够实现越是线路长度短的漏极电极12则在其正下方设置越多的金属层30的构造。
由此，越是线路长度短的漏极电极12，则信号越延迟。因此，能够通过信号的延迟来消除多个漏极电极12之间的线路长度的差值。即，能够使多个漏极电极12的电长度相同。因此，能够在输出端子20处对信号的相位差进行抑制。由此，能够使场效应晶体管100高效化。另外，能够提高场效应晶体管100的输出功率。
在本实施方式中，在中央部65的漏极电极12的正下方配置6个金属层30。另外，在半导体基板10的第二方向的两端部设置的漏极电极12的正下方未配置金属层30。在被中央部65和两端部夹着的区域，在漏极电极12的正下方配置3个金属层30。这样，在本实施方式中，能够与线路长度相应地使在漏极电极12的正下方配置的金属层30的数量以3个等级进行变化。
另外，多个金属层30在第一方向等间隔地排列。并且，多个第一金属层31与多个第二金属层32交替地配置。因此，多个漏极电极12中越是线路长度短的漏极电极12，在其正下方在第一方向以越短的间隔设置多个金属层30。即，在第一方向以短的周期将多个金属层30配置于中央部65的漏极电极12。另外，在周边部的漏极电极12处，与中央部65相比在第一方向以长的周期配置多个金属层30。根据该结构，能够均衡性良好地得到由多个金属层30带来的电长度的增加的效果。
这里，如果漏极电极12的电长度变长，则第一方向的电位差变大，特性变得容易降低。另外，变得容易产生振荡。因此，优选电长度短。另外，通过在电极之下配置金属层30，寄生电容变得容易增加。相对于此，在本实施方式中，在半导体基板10的第二方向的两端部设置的漏极电极12的正下方未配置金属层30。由此，能够对电长度的平均值进行抑制。而且，能够对寄生电容进行抑制。因此，能够对特性的降低进行抑制。
另外，在具有多个指部的大功率用FET的情况下，由高频信号的相位不一致导致的合成损耗的影响大。因此，即使由于金属层30而产生寄生电容的增加等，由电长度的均匀化带来的合成损耗的抑制的效果也大大有助于场效应晶体管100的特性。因此，通过设置多个金属层30，能够提高场效应晶体管100的性能。
另外，在本实施方式中，不需要为了抑制信号的相位差而设置匹配电路。因此，能够使场效应晶体管100小型化。
另外，通过在半导体基板10设置多个金属层30，能够高效地对由于放大动作而在各指部产生的热进行散热。因此，能够提高场效应晶体管100的可靠性。特别地，在将导热系数低的砷化镓或磷化铟用作半导体基板10的情况下，通过提高向第二面13侧的散热性，能够提高可靠性。
此外，为了确保金属层30与漏极电极12之间的电容，例如可以与半导体基板10中的设置漏极、源极等的有源层相比将多个金属层30设置于第二面13侧。此时，多个金属层30与第一面11之间被电阻值比半导体基板10的有源层高的部分隔开。
作为本实施方式的变形例，第一方向和第二方向也可以不垂直。即，多个金属层30也可以相对于与第一方向垂直的方向倾斜。另外，场效应晶体管100所具有的漏极电极12、源极电极14及栅极电极16的数量不限于图1所示的数量。
另外，在本实施方式中，场效应晶体管100具有3个第一金属层31和3个第二金属层32，但第一金属层31和第二金属层32的数量不限于此。另外，多个第一金属层31和多个第二金属层32的配置不限于本实施方式所示的情况。例如，也可以在一对第一金属层31之间配置有多个第二金属层32。另外，也可以在一对第二金属层32之间配置有多个第一金属层31。另外，多个第一金属层31和多个第二金属层32也可以不是周期性地配置。
本实施方式的多个金属层30包含两种长度的金属层30。作为本变形例，多个金属层30也可以包含大于或等于3种长度的金属层30。在该情况下，可以与线路长度相应地将配置于各个漏极电极12正下方的金属层30的数量以大于或等于3个等级进行设定。因此，能够进一步对信号的相位差进行抑制。
另外，输入端子18及输出端子20也可以设置于中央部65之外的部位。例如，输入端子18及输出端子20也可以配置于半导体基板10的周边部。在该情况下，线路长度最短的漏极电极12为与输入端子18及输出端子20相邻地设置的周边部的漏极电极12。在该情况下，多个金属层30从周边部的漏极电极12的正下方起向第二方向延伸。
这些变形能够适当地应用于以下实施方式涉及的场效应晶体管。此外，关于以下实施方式涉及的场效应晶体管，由于与实施方式1的共同点多，因此以与实施方式1的不同点为中心进行说明。
实施方式2.
图7是实施方式2涉及的场效应晶体管400的俯视图。场效应晶体管400与场效应晶体管100的不同点在于多个金属层430的形状。除此之外的构造与场效应晶体管100相同。场效应晶体管400包含多个金属层430。多个金属层430的形状彼此相同。
图8是实施方式2涉及的场效应晶体管400的沿第二方向的剖面图。图9是实施方式2涉及的场效应晶体管400的斜视图。多个金属层430的每一者的与第一面11垂直的方向上的高度沿第二方向变化。就多个金属层430的每一者而言，越在第二方向上远离中央部65，则高度越低。此外，在图9中省略了栅极电极16。
各个金属层430的表面包含一对第一金属面430a、一对第二金属面430b及一对第三金属面430c。一对第一金属面430a与第二面13垂直地延伸。一对第二金属面430b各自从一对第一金属面430a的与第二面13相反侧的端部延伸。一对第二金属面430b相对于一对第一金属面430a朝向中央部65倾斜。一对第三金属面430c各自从一对第二金属面430b的与一对第一金属面430a相反侧的端部延伸。一对第三金属面430c相对于一对第二金属面430b朝向中央部65倾斜。一对第三金属面430c在中央部65彼此连接。
多个金属层430的每一者越是在第二方向上远离中央部65，与第一面11之间的距离越大。多个金属层430各自是在中央部65的指部的正下方加工得比半导体基板10的周边部深的未贯穿的通路孔。
接着，对本实施方式的效果进行说明。由慢波传送线路带来的电长度的扩展效果不仅根据信号线路正下方的多个金属层的数量而变化，还根据信号线路与多个金属层之间的距离而变化。图10是说明与金属层和信号线路的距离相对应的慢波传送线路的延迟时间的计算结果的图。在延迟时间的模拟中，将慢波传送线路的长度设为300微米。另外，将金属层的宽度设为30微米。另外，将6个金属层等间隔地配置于信号线路的正下方。
如图10所示，得到了多个金属层越接近信号线路则延迟时间越增加的解析结果。这是因为，多个金属层越接近信号线路，则信号线路的电容越增加，电长度越变长。由此，在本实施方式中，通过与线路长度相应地对多个金属层430与多个漏极电极12之间的距离进行调节，能够使多个漏极电极12的电长度相同。因此，能够通过调整多个金属层430的高度，对输出端子20处的高频信号的相位差进行抑制。
对定量地决定各个漏极电极12与多个金属层430之间的距离的方法进行说明。首先，与实施方式1相同地，估计多个指部之间的电长度的差异。接着，基于图10的解析结果，以使多个指部的电长度相同的方式，决定各个漏极电极12与多个金属层430之间的距离。由此，能够对高频信号的相位差进行抑制，实现场效应晶体管400的输出功率及功率附加效率的提高。此外，优选多个金属层430与漏极电极12之间的距离小于或等于60微米。
在本实施方式中，在从输入端子18至输出端子20为止的线路长度短的中央部65处，与周边部相比，使多个金属层430和多个漏极电极12接近。由此，在中央部65的指部处使电长度增加。相反，在从输入端子18至输出端子20为止的线路长度长的半导体基板10的周边部处，与中央部65相比，扩大多个金属层430与多个漏极电极12之间的距离。由此，在周边部的指部处对电长度的增加进行抑制。
如上所述，在本实施方式中，多个漏极电极12中越是从输入端子18至输出端子20为止的线路长度短的漏极电极12，则与多个金属层430之间的距离越短。由此，越是线路长度短的漏极电极12，信号越延迟。因此，能够通过信号的延迟来消除多个漏极电极12之间的线路长度的差值。即，能够在输出端子20处对信号的相位差进行抑制。因此，能够使场效应晶体管400高效化。
在本实施方式中，通过变更半导体基板10的加工时间或半导体基板10的加工速率，实现了多个金属层430的高度的调整。因此，能够使用一个加工用掩模来形成多种形状的金属层430。因此，不需要为了变更金属层430的形状而准备新的加工用掩模。由此，易于通过实验而找到金属层430的适当形状。
各个金属层430的形状不限于图8所示的形状。作为各个金属层430的形状，可以采用越是线路长度短的漏极电极12则与多个金属层430的距离越短的所有形状。例如，金属层430的表面也可以包含曲面。另外，金属层430在与第一方向垂直的剖视观察时也可以是三角形。
实施方式3.
图11是实施方式3涉及的场效应晶体管500的沿第二方向的剖视图。场效应晶体管500与场效应晶体管100的不同点在于多个金属层530的形状。除此之外的构造与场效应晶体管100相同。多个金属层530与半导体基板10的第二面13分离地设置。多个金属层530与在半导体基板10的第二面13设置的背面金属分离。
如上所述，能够将源极电极14视为共面线路的接地金属。此时，源极电极14与半导体基板10内部的金属层530电耦合。因此，得到电长度的扩展效果。这里，在金属层530与背面金属分离的情况下，与实施方式1、2相比，电长度的扩展效果减弱。但是，通过使金属层530与背面金属分离，抑制了寄生电容的增加。因此，在想要对由多个金属层530引起的寄生电容的增加进行抑制的情况下，也可以如图11所示，使第二面13与多个金属层530分离。
接着，对金属层530的形成方法进行说明。首先，将半导体基板10从第二面13朝向第一面11加工至一定的深度，形成孔。接着，在孔的内部将金属填充至不与背面金属连接的位置。或者，也可以在孔的内部形成镀层。由此，能够制作与背面金属分离的金属层530。另外，也可以在向孔的内部填充了金属之后，进一步将绝缘体填充于孔，直至达到与第二面13相同的高度。由此，能够防止由中空部的形成导致的机械强度的降低。
此外，也可以将各实施方式中说明过的技术特征适当地组合而使用。
标号的说明
100、400、500场效应晶体管，10半导体基板，11第一面，12漏极电极，13第二面，14源极电极，16栅极电极，18输入端子，20输出端子，30、430、530金属层，31第一金属层，32第二金属层，65中央部

Claims (10)

1.一种场效应晶体管，其特征在于，具有：
半导体基板；
多个漏极电极，它们设置于所述半导体基板的第一面，在第一方向延伸；
多个源极电极，它们设置于所述半导体基板的所述第一面，在所述第一方向延伸，与所述多个漏极电极彼此交替地排列；
多个栅极电极，它们设置于所述半导体基板的所述第一面，在所述第一方向延伸，各自设置于所述多个源极电极与所述多个漏极电极之间；
输入端子，其与所述多个栅极电极连接；
输出端子，其与所述多个漏极电极连接；以及
多个金属层，它们在所述半导体基板与所述第一面分离地设置，在与所述第一方向交叉的第二方向延伸，在从与所述第一面垂直的方向观察时与所述多个漏极电极交叉，
所述多个金属层包含第一金属层和第二金属层，所述第二金属层比所述第一金属层长，并且从垂直于所述第一面的方向观察，相比于所述第一金属层，所述第二金属层与更多的漏极电极交叉，
所述多个漏极电极中越是从所述输入端子至所述输出端子为止的线路长度短的漏极电极则在其正下方设置越多的金属层。
2.根据权利要求1所述的场效应晶体管，其特征在于，
所述多个金属层从所述多个漏极电极中的所述线路长度最短的漏极电极的正下方起向所述第二方向延伸。
3.根据权利要求1或2所述的场效应晶体管，其特征在于，
所述输入端子和所述输出端子在所述半导体基板的与所述第一方向垂直的方向的中央部夹着所述多个漏极电极而设置，
所述多个金属层从设置于所述中央部的漏极电极的正下方起向所述第二方向的两侧延伸。
4.根据权利要求1至3中任一项所述的场效应晶体管，其特征在于，
所述多个金属层在所述第一方向等间隔地排列，
所述多个漏极电极中越是所述线路长度短的漏极电极则在其正下方在所述第一方向以越短的间隔设置所述多个金属层。
5.根据权利要求1至4中任一项所述的场效应晶体管，其特征在于，
所述多个金属层各自包含多个所述第一金属层和多个所述第二金属层，
所述多个第一金属层和所述多个第二金属层在所述第一方向彼此交替地排列。
6.一种场效应晶体管，其特征在于，具有：
半导体基板；
多个漏极电极，它们设置于所述半导体基板的第一面，在第一方向延伸；
多个源极电极，它们设置于所述半导体基板的所述第一面，在所述第一方向延伸，与所述多个漏极电极彼此交替地排列；
多个栅极电极，它们设置于所述半导体基板的所述第一面，在所述第一方向延伸，各自设置于所述多个源极电极与所述多个漏极电极之间；
输入端子，其与所述多个栅极电极连接；
输出端子，其与所述多个漏极电极连接；以及
多个金属层，它们在所述半导体基板与所述第一面分离地设置，在与所述第一方向交叉的第二方向延伸，在从与所述第一面垂直的方向观察时与所述多个漏极电极交叉，
所述多个漏极电极中越是从所述输入端子至所述输出端子为止的线路长度短的漏极电极则与所述多个金属层之间的距离越短。
7.根据权利要求6所述的场效应晶体管，其特征在于，
所述多个金属层的每一者的与所述第一面垂直的方向的高度沿所述第二方向而变化。
8.根据权利要求7所述的场效应晶体管，其特征在于，
所述输入端子和所述输出端子在所述半导体基板的与所述第一方向垂直的方向的中央部夹着所述多个漏极电极而设置，
就所述多个金属层的每一者而言，越是在所述第二方向远离所述中央部，则所述高度越低。
9.根据权利要求1至8中任一项所述的场效应晶体管，其特征在于，
所述多个金属层设置于所述半导体基板的与所述第一面相反侧的面即第二面。
10.根据权利要求1至8中任一项所述的场效应晶体管，其特征在于，
所述多个金属层与所述半导体基板的第二面分离地设置，该第二面是所述半导体基板的与所述第一面相反侧的面。
CN201780094262.0A 2017-09-01 2017-09-01 场效应晶体管 Active CN111052322B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/031625 WO2019043918A1 (ja) 2017-09-01 2017-09-01 電界効果トランジスタ

Publications (2)

Publication Number Publication Date
CN111052322A CN111052322A (zh) 2020-04-21
CN111052322B true CN111052322B (zh) 2023-04-14

Family

ID=65525258

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780094262.0A Active CN111052322B (zh) 2017-09-01 2017-09-01 场效应晶体管

Country Status (7)

Country Link
US (1) US11038031B2 (zh)
JP (1) JP6809615B2 (zh)
KR (1) KR102351759B1 (zh)
CN (1) CN111052322B (zh)
DE (1) DE112017007966T5 (zh)
TW (1) TWI661556B (zh)
WO (1) WO2019043918A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022102137A1 (ja) * 2020-11-16 2022-05-19 三菱電機株式会社 トランジスタ

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2550889A1 (fr) * 1983-08-17 1985-02-22 Thomson Csf Dispositif amplificateur a effet de champ, fonctionnant dans les hyperfrequences, par transfert d'electrons
JPH04116836A (ja) * 1990-09-06 1992-04-17 Toshiba Corp マイクロ波半導体装置
JP2002217209A (ja) * 2001-01-16 2002-08-02 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
CN103035701A (zh) * 2011-09-29 2013-04-10 富士通株式会社 半导体器件及其制造方法
JP2015065233A (ja) * 2013-09-24 2015-04-09 三菱電機株式会社 半導体装置及びその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW396577B (en) * 1998-09-03 2000-07-01 United Microelectronics Corp Structure and method for preventing the conductive layer of a device from horizontal and vertical crosstalks
JP2001044219A (ja) 1999-07-30 2001-02-16 Toshiba Corp 半導体装置
KR100467944B1 (ko) * 2002-07-15 2005-01-24 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치 및 그의 제조방법
CA2418674A1 (en) 2003-02-07 2004-08-07 Tak Shun Cheung Transmission lines and transmission line components with wavelength reduction and shielding
JP2004260364A (ja) * 2003-02-25 2004-09-16 Renesas Technology Corp 半導体装置及び高出力電力増幅装置並びにパソコンカード
US7091802B2 (en) 2003-07-23 2006-08-15 President And Fellows Of Harvard College Methods and apparatus based on coplanar striplines
JP5411528B2 (ja) * 2008-03-18 2014-02-12 株式会社半導体エネルギー研究所 薄膜トランジスタ及び表示装置
US8178908B2 (en) * 2008-05-07 2012-05-15 International Business Machines Corporation Electrical contact structure having multiple metal interconnect levels staggering one another
US7969359B2 (en) 2009-01-02 2011-06-28 International Business Machines Corporation Reflective phase shifter and method of phase shifting using a hybrid coupler with vertical coupling
JP2011060912A (ja) * 2009-09-08 2011-03-24 Toshiba Corp 半導体装置
JP2016006870A (ja) * 2014-05-30 2016-01-14 住友電気工業株式会社 半導体装置
US10170400B2 (en) 2014-12-16 2019-01-01 Mitsubishi Electric Corporation Multi-finger transistor and semiconductor device
JP2017139518A (ja) * 2016-02-01 2017-08-10 富士通株式会社 半導体装置および送信器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2550889A1 (fr) * 1983-08-17 1985-02-22 Thomson Csf Dispositif amplificateur a effet de champ, fonctionnant dans les hyperfrequences, par transfert d'electrons
JPH04116836A (ja) * 1990-09-06 1992-04-17 Toshiba Corp マイクロ波半導体装置
JP2002217209A (ja) * 2001-01-16 2002-08-02 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
CN103035701A (zh) * 2011-09-29 2013-04-10 富士通株式会社 半导体器件及其制造方法
JP2015065233A (ja) * 2013-09-24 2015-04-09 三菱電機株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP6809615B2 (ja) 2021-01-06
DE112017007966T5 (de) 2020-06-04
KR20200027018A (ko) 2020-03-11
US20210036115A1 (en) 2021-02-04
KR102351759B1 (ko) 2022-01-14
TWI661556B (zh) 2019-06-01
TW201914024A (zh) 2019-04-01
CN111052322A (zh) 2020-04-21
JPWO2019043918A1 (ja) 2020-02-27
WO2019043918A1 (ja) 2019-03-07
US11038031B2 (en) 2021-06-15

Similar Documents

Publication Publication Date Title
JP5658874B2 (ja) 高周波半導体装置
US10483352B1 (en) High power transistor with interior-fed gate fingers
JP5106041B2 (ja) 半導体装置
KR102457015B1 (ko) 개선된 드레인 및/또는 게이트 상호접속부 및 핑거 구조물
JP2012023212A (ja) 半導体装置
KR20120090798A (ko) 반도체 장치
US20050133829A1 (en) High-frequency semiconductor device
KR20240017989A (ko) 트랜지스터 레벨 입력 및 출력 고조파 종단들
JP5439415B2 (ja) Ｍｍｉｃ用パッケージ
CN111052322B (zh) 场效应晶体管
KR101419121B1 (ko) 고주파 증폭기
US9472497B2 (en) Semiconductor device
US9881906B2 (en) Semiconductor module
JP7456517B2 (ja) トランジスタ
US9503035B2 (en) High-frequency amplifier
EP2509105A1 (en) Semiconductor device having improved performance for high RF output powers
CN114631194A (zh) 具有改进布局的场效应晶体管
JP2024045014A (ja) 半導体装置
JP6252015B2 (ja) 半導体装置
CN117747656A (zh) 半导体装置
JP2022148274A (ja) 半導体装置
KR101977277B1 (ko) 전력 반도체 소자
JP2005026327A (ja) 半導体装置
JPH08330332A (ja) 半導体装置
JP2013062312A (ja) 高周波パッケージ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant