CN114631194A - 具有改进布局的场效应晶体管 - Google Patents

具有改进布局的场效应晶体管 Download PDF

Info

Publication number
CN114631194A
CN114631194A CN202080076640.4A CN202080076640A CN114631194A CN 114631194 A CN114631194 A CN 114631194A CN 202080076640 A CN202080076640 A CN 202080076640A CN 114631194 A CN114631194 A CN 114631194A
Authority
CN
China
Prior art keywords
transistor
drain
gate
finger
main
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080076640.4A
Other languages
English (en)
Inventor
帕特里克·瓦克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samba Holdco Netherlands BV
Original Assignee
Samba Holdco Netherlands BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samba Holdco Netherlands BV filed Critical Samba Holdco Netherlands BV
Publication of CN114631194A publication Critical patent/CN114631194A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明涉及一种场效应晶体管、封装的场效应晶体管和包括其的电子器件。更具体地，本发明涉及一种具有改进的栅极指状件和漏极指状件布局的场效应晶体管。本发明提出了一种新的漏极指状件和栅极指状件布局，使得在沿着栅极指状件和漏极指状件的不同位置处的穿过晶体管单元的信号之间的相位延迟最小化。

Description

具有改进布局的场效应晶体管
技术领域
本发明涉及一种场效应晶体管、一种封装场效应晶体管以及一种包括其的电子器件。更具体地，本发明涉及一种具有改进的栅极指状件和漏极指状件布局的场效应晶体管。
背景技术
图1A示出了已知的横向扩散的金属氧化物半导体‘LDMOS’晶体管1的横截面。该晶体管包括导电半导体衬底2，诸如p型硅衬底。通常，较低掺杂的p型Si外延层3形成半导体衬底2的上部。p型阱4形成在栅极氧化物5下方，该氧化物由多晶硅栅极接触物6覆盖。源极接触物7接触高掺杂的n型接触区8，源极接触物7可以使用合适的金属组合物或合金(诸如多晶硅)来形成。该区延伸到栅极氧化物5下方。在栅极氧化物5正下方且与接触区8相邻的区被称为沟道区9。此外，提供高掺杂的p型沉陷部(sinker)10以隔离相邻的晶体管。通常，晶体管1的源极通过连接到衬底2的沉陷部10接地。更具体地，源极接触物7电连接到接触区8和沉陷部10。
在栅极氧化物5的相对侧提供漏极接触物11。为此，提供高掺杂的n型接触区12。n型漂移区13布置在沟道区9和漏极接触区12之间。漂移区13使得场效应晶体管1能够在相对高的电压下工作。
通常采用金属层堆叠来提供对场效应晶体管1的获得。图1A示出了由介电材料隔开的两个金属层L1、L2的示例。穿过介电材料的通孔用于使得在金属层之间以及金属层与栅极接触物、漏极接触物和源极接触物之间进行接触。
电流优选地通过金属层L1、L2传输，因为这些层的厚度和/或这些层的导电率大于与它们连接的栅极接触物、漏极接触物和源极接触物的。
图1B提供了栅极接触物6的部分俯视图，示出了栅极接触物6具有细长形状。优选规则间隔地形成栅极岛部6a。这些岛部用于在栅极接触物6与金属层L1、L2上的金属轨道之间建立连接。栅极接触物6的宽度通常在微米级(图1B中未按比例真实显示)，而通孔的最小宽度在50-100微米级。栅极岛部6a的相对较大尺寸允许使用通孔14在栅极接触物6和金属层L1之间建立连接。在相同或不同的位置，可使用通孔15在金属层L1和金属层L2之间建立连接。进一步指出的是，金属层L1、L2中的细长结构具有微米级的厚度，并相对于栅极接触物、漏极接触物和源极接触物未按比例真实显示。场效应晶体管1的其他部分也未按比例真实显示，以能够在同一图中将所有部件可视化。
金属层L1、L2上连接到栅极接触物6的金属结构也具有细长形状并且通常被称为栅极流道(runner)。漏极接触物11和源极接触物7也连接到金属层L1、L2上的结构。这些金属结构也具有细长形状。如图1所示，连接到源极接触物7的金属结构通常布置在栅极流道和连接到漏极接触物11的金属结构之间。这样，场效应晶体管1的栅极和漏极之间的隔离可以得到改进。
由于栅极接触物6和对应的栅极流道都具有细长形状，因此它们在下文中将单独地和共同地称为栅极指状件。类似的考虑也适用于漏极接触物和层L1、L2上的相应的金属结构，漏极接触物和层L1、L2上的相应的金属结构在下文中将单独地或共同地称为漏极指状件。
图2A示出了场效应晶体管1的已知布置。这里，场效应晶体管1包括三个晶体管单元阵列16，每个晶体管单元阵列16包括三个相邻布置的互连晶体管单元17。每个晶体管单元17包括第一晶体管单元单位18和可选的第二晶体管单元单位19。通常，第二晶体管单元单位19通常是第一晶体管单元单位18的镜像副本。
场效应晶体管1还包括用于接收要放大或以其他方式处理的信号的栅极条20，以及用于输出经放大或处理的信号的漏极条21。如图所示，栅极条20和漏极条21均沿第一方向D1延伸并沿第二方向D2间隔开。
图2B示出了图2A的布置的已知实施。在该布置中，场效应晶体管1包括单个晶体管单元阵列16，晶体管单元阵列16包括八个晶体管单元17，每个晶体管单元17包括第一晶体管单元单位18和第二晶体管单元单位19。从栅极条20起，主栅极指状件22朝向漏极条21延伸。类似地，从漏极条21起，两个主漏极指状件23朝向栅极条20延伸。主栅极指状件22连接到多个栅极指状件24，并且主漏极指状件23连接到多个漏极指状件25。
在图2B中，每个晶体管单元单位18、19包括单个栅极指状件24和单个漏极指状件25。在其他晶体管单元单位中，可以使用多个栅极指状件和多个漏极指状件。
栅极指状件和漏极指状件对应于场效应晶体管1的相应有源区，以形成晶体管单元。所有晶体管单元的组合效应限定了场效应晶体管1的电气行为。
第二晶体管单元单位19是第一晶体管单元单位18的镜像副本。进一步指出的是，主栅极指状件22可以被分成多个互连的主栅极指状件段，其中每个段包括在相应的晶体管单元单位18、19中，并且其中外部段连接到栅极条20。类似的考虑适用于主漏极指状件23。
为了表征场效应晶体管的性能，可以使用几个品质因素。一个重要的品质因素是射频“RF”频率下的大信号增益，下文称为增益。具有高增益的晶体管能够有效地放大RF信号。当晶体管的增益低时，包含晶体管的放大器的整体效率将下降。
对于大功率场效应晶体管，必须使用大的总栅极长度，即指状件的数量乘以单个指状件的栅极长度来提供所需的功率。通过平行使用许多相对较长的指状件，可以实现大的总栅极宽度。
RF晶体管可接受的栅极长度通常被认为是600-700微米。有时仅在频率低于1GHz的大功率晶体管中使用长于1毫米或甚至2毫米的指状件。由于不稳定问题，不使用长于3毫米的指状件。
平行布置许多指状件并非没有风险，因为将指状件彼此非常靠近地放置会引发热问题，因为相应的晶体管单元和相关的指状件和接触物不仅被它们自身的电流消耗加热，而且还被相邻晶体管单元中的电流消耗加热。因此，晶体管单元之间以及因此栅极指状件之间应该存在足够的距离，以确保可靠的工作。
对增加使用场效应晶体管可以实现的功率密度存在持续需求。该功率密度由所使用的半导体技术，例如GaN FET或Si LDMOS，以及场效应晶体管本身的布局决定。
发明内容
根据本发明，提供了根据权利要求1所述的场效应晶体管，该场效应晶体管通过使用不同的场效应晶体管布局而具有改进的功率密度。该场效应晶体管的特征在于，每个第一晶体管单元单位进一步包括主栅极指状件基部，该主栅极指状件基部连接到第一晶体管单元单位的主栅极指状件段并从该主栅极指状件段朝向该第一晶体管单元单位的主漏极指状件段延伸，其中主栅极指状件基部连接到一个或多个栅极指状件。类似地，每个第一晶体管单元单位包括主漏极指状件基部，该主漏极指状件基部连接到该第一晶体管单元单位的主漏极指状件段并从该主漏极指状件段朝向该第一晶体管单元单位的主栅极指状件段延伸，其中漏极栅极指状件基部连接到一个或多个漏极指状件。
根据本发明，每个第一晶体管单元单位的一个或多个栅极指状件和主栅极指状件段沿相同方向延伸，并且每个第一晶体管单元单位的一个或多个漏极指状件和主漏极指状件段沿与该相同方向相反的方向延伸。此外，基本上所有与栅极条电连接的栅极指状件沿上述相同方向远离与该栅极指状件连接的主栅极指状件基部延伸，并且基本上所有与漏极条电连接的漏极指状件沿与该相同方向相反的方向远离与该漏极指状件连接的主漏极指状件基部延伸。
在本发明的上下文中，如果从在诸如栅极指状件或漏极指状件的部件与另一部件连接的一侧的点开始且在该部件的相对侧的点终止的向量指向与给定方向相同的方向，则该部件可以说是沿所述给定方向远离另一部件延伸。例如，从主栅极指状件基部沿从左到右的方向延伸的栅极指状件对应于布置在主栅极指状件基部的右侧的栅极指状件，而从主栅极指状件基部沿从右到左的方向，即与从左到右的方向相反的方向延伸的栅极指状件对应于布置在主栅极指状件基部的左侧的栅极指状件。
申请人已经发现，通过以上述方式布置栅极指状件和漏极指状件，可以获得改进的增益。下面将参照图3来论述对于改进的说明。在该图中，示出了第一晶体管单元单位100，其中主栅极指状件段101通过主栅极指状件基部103连接到两个栅极指状件102。类似地，主漏极指状件段104通过主漏极指状件基部106连接到两个漏极指状件105。与两个有源区107A、107B一起形成两个晶体管单元。
在工作期间，将通过栅极条将栅极信号提供给主栅极指状件段101。例如，栅极信号将出现在点S1处。该信号将通过主栅极指状件基部103和栅极指状件102传播。在RF频率下，在点p2和点p3处的信号之间将存在不可忽略的相位延迟。更具体地说，点p3处的信号将落后于点p2处的信号。因此，局部地，点p1和点p4处的漏极信号将受其不同相位的栅极信号控制。例如，点p4处的漏极电流的控制将落后于点p1处的漏极电流的控制。然而，由于栅极指状件102和漏极指状件105的布置，漏极电流将在点S2处基本上同相地相加。更具体地，与点S2和点p1之间的延迟相比，点S2和点p4之间的漏极电流的更小的延迟基本上补偿了控制点p4处的漏极电流的时间延迟。由于漏极电流在S2点同相地相加，场效应晶体管将显示增加的增益。因此，对于相同的电流消耗量，可以获得更高的输出功率。换句话说，本发明的场效应允许增加的功率密度。
本领域技术人员将容易理解，如果仅少数栅极指状件和/或少数漏极指状件不以上述方式布置，而其余栅极指状件和漏极指状件以上述方式布置，则也将实现上述有利行为。根据本发明，基本上所有电连接到栅极条的栅极指状件都应以上述方式布置。这同样适用于电连接到漏极条的漏极指状件。这里，需要指出的是，栅极指状件通过主栅极指状件基部和主栅极指状件电连接到栅极条，并且漏极指状件通过主漏极指状件基部和主漏极指状件电连接到漏极条。
根据本发明新提出的栅极指状件和漏极指状件的布置能够确定(sizing)允许在单个芯片布局上有更多的有源区的RF FET架构的尺寸，从而能够增加管芯尺寸和增加每个芯片的总输出功率。
优选地，电连接到栅极条的栅极指状件的75％以上，更优选地90％以上，最优选地所有栅极指状件沿所述相同方向延伸。此外，优选地，电连接到漏极条的漏极指状件的75％以上，更优选地90％以上，最优选地所有漏极指状件沿与所述相同方向相反的方向延伸。
栅极条可以沿第一方向延伸，漏极条可以沿垂直于第一方向的第二方向与栅极条间隔开，并且可以沿第一方向延伸。此外或替代性地，至少一个晶体管单元阵列中的每个晶体管单元阵列可以布置在栅极条和漏极条之间。
上述相同方向可以对应于第二方向。此外，每个第一晶体管单元单位的主漏极指状件段和主栅极指状件段可以沿第一方向间隔开。在这种情况下，对于每个第一晶体管单元单位，主栅极指状件基部可以沿与第二方向相反的方向从主栅极指状件段朝向主漏极指状件段延伸，而主漏极指状件基部沿第二方向从主漏极指状件段朝向主栅极指状件段延伸。替代性地，对于每个第一晶体管单元单位，主栅极指状件基部可以沿第二方向从主栅极指状件段朝向主漏极指状件段延伸，而主漏极指状件基部沿与第二方向相反的方向从主漏极指状件段朝向主栅极指状件段延伸。
晶体管单元可以包括第二晶体管单元单位，其中第二晶体管单元单位是第一晶体管单元单位沿着第一晶体管单元单位的主栅极指状件段的镜像副本，其中第一和第二晶体管单元单位沿第一方向相邻布置且共享主栅极指状件段。替代性地，晶体管单元可以包括第二晶体管单元单位，该第二晶体管单元单位是第一晶体管单元单位沿着第一晶体管单元单位的主漏极指状件段的镜像副本，其中第一和第二晶体管单元单位沿第一方向相邻布置且共享主漏极指状件段。
场效应晶体管可以通过使其包括沿第一方向彼此间隔布置的多个上述晶体管单元阵列而容易地按比例缩放。在这种情况下，场效应晶体管可以包括多个晶体管单元阵列中的至少一对晶体管单元阵列，该至少一对晶体管单元阵列共享主输入指状件段或主输出指状件段。
为了减小场效应晶体管的反馈电容，至少一个晶体管单元阵列中的一个或多个晶体管单元阵列可以包括至少一个第一接地屏蔽件，该至少一个第一接地屏蔽件布置在半导体衬底上，该至少一个第一接地屏蔽件与一对相邻布置的第一晶体管单元单位相关联并且布置在一个第一晶体管单元单位的主漏极指状件基部和另一个第一晶体管单元单位的主栅极指状件基部之间。此外或替代性地，至少一个晶体管单元阵列的一个或多个晶体管单元阵列可以包括至少一个第二接地屏蔽件，该至少一个第二接地屏蔽件布置在半导体衬底上，该至少一个第二接地屏蔽件与一对相邻布置的第二晶体管单元单位相关联并且布置在一个第二晶体管单元单位的主漏极指状件基部和另一个第二晶体管单元单位的主栅极指状件基部之间。
为了减小场效应晶体管的反馈电容，对于至少一个晶体管单元阵列中的一个或多个晶体管单元阵列，场效应晶体管进一步可以包括至少一个第三接地屏蔽件，该至少一个第三接地屏蔽件在半导体衬底上布置在漏极条和所述一个或多个晶体管单元阵列中与漏极条直接相邻的晶体管单元的第一晶体管单元单位的主栅极指状件段之间；和/或至少一个第四接地屏蔽件，该至少一个第四接地屏蔽件在半导体衬底上布置在栅极条和所述一个或多个晶体管单元阵列中与栅极条直接相邻的晶体管单元的第一晶体管单元单位的主漏极指状件段之间。对于至少一个晶体管单元阵列中的一个或多个晶体管单元阵列，场效应晶体管可以此外或替代性地包括至少一个第五接地屏蔽件，该至少一个第五接地屏蔽件在半导体衬底上布置在栅极条和所述一个或多个晶体管单元阵列中与漏极条直接相邻的晶体管单元的第二晶体管单元单位的主栅极指状件段之间；和/或至少一个第六接地屏蔽件，该至少一个第六接地屏蔽件在半导体衬底上布置在栅极条和所述一个或多个晶体管单元阵列中与栅极条直接相邻的晶体管单元的第二晶体管单元单位的主漏极指状件段之间。
每个第一晶体管单元单位和每个第二晶体管单元单位(在适用时)可以包括相应的一个或多个源极指状件，一个或多个源极指状件分别平行于第一晶体管单元单位或第二晶体管单元单位中的一个或多个栅极指状件延伸。每个源极指状件可以与栅极指状件和漏极指状件相关联以形成晶体管单元。此外，源极指状件可以在与其相关联的栅极指状件和漏极指状件之间延伸。
每个第一晶体管单元单位和/或第二晶体管单元单位的主栅极指状件段、主漏极指状件段、主栅极指状件基部、主漏极指状件基部、一个或多个栅极指状件、一个或多个漏极指状件、可选的一个或多个源极指状件以及可选的第一至第六接地屏蔽件可各自使用相同金属叠层中的一种或多种金属来形成。
晶体管可以是横向扩散的金属氧化物半导体晶体管“LDMOS”，优选基于硅的LDMOS，或者晶体管可以是高电子迁移率晶体管“HEMT”，优选基于氮化镓的HEMT。然而，不包括其他晶体管技术。例如，本发明同样可以应用于双极晶体管。通常，晶体管具有分别对应于上述场效应晶体管的前述栅极和漏极的输入和输出。因此，本发明可以应用于任何晶体管技术，只要在上面的描述中，措辞“栅极”用输入代替，并且措辞“漏极”用输出代替。
所有栅极指状件的组合长度可以超过1mm，和/或所有漏极指状件的组合长度可以超过1mm，和/或晶体管的工作频率可以超过500MHz。
根据第二方面，本发明提供一种封装的晶体管，包括导电衬底，以及安装在导电衬底上的如上限定的场效应晶体管。封装的晶体管进一步包括栅极引线和漏极引线，栅极引线和漏极引线都通过介电分隔器与导电衬底隔离。此外，封装的晶体管包括将场效应晶体管的栅极条直接或间接连接到栅极条的一根或多根栅极接合线，以及将场效应晶体管的漏极条直接或间接地连接到漏极条的一根或多根漏极接合线。
根据第三方面，本发明提供一种电子器件，包括如上限定的场效应晶体管或封装的场效应晶体管。该器件优选地是用于移动电信的基站、雷达或固态触发(cocking)器件。
附图说明
接下来，将参照附图来更详细地描述本发明，在附图中：
图1A和图1B示出了已知LDMOS晶体管的横截面及其栅极接触物的俯视图；
图2A和图2B示出了场效应晶体管的已知布置和该布置的已知实施；
图3示出了根据本发明的晶体管单元单位；
图4A-4C示出了根据本发明的场效应晶体管的三种不同布置，其中包括图3的晶体管单元；和
图5示出了根据本发明的封装晶体管。
具体实施方式
图4A示出了根据本发明的场效应晶体管150的第一布置，其中包括图3的晶体管单元。晶体管150包括晶体管单元阵列，晶体管单元阵列包括三个晶体管单元，其中每个晶体管单元包括第一晶体管单元单位100A和第二晶体管单元单位100B。第一晶体管单元单位100A的主栅极指状件段电连接。此外，在左侧，使用连接块108A在外左第一晶体管单元单位100A的主栅极指状件段和栅极条108之间建立连接。类似地，第一晶体管单元单位100A的主漏极指状件段电连接。此外，在右侧，使用连接块109A在外右第一晶体管单元单位100A的主漏指状件段和漏极条109之间建立连接。
提供隔离屏蔽件(图示为散列矩形)以隔离晶体管150的栅极和漏极。例如，在栅极条108和外左第一晶体管单元100A的主漏极指状件段之间提供屏蔽件110A。还在漏极条109和外右第一晶体管单元100A的主栅极指状件段之间提供屏蔽件110B。
还在第一晶体管单元单位100A的主栅极指状件基部和相邻布置的第一晶体管单元单位100A的主漏极指状件基部之间提供屏蔽件110C。最后，还在第一晶体管单元单位100A的主漏极指状件段和第二晶体管单元单位100B的主栅极指状件段之间提供屏蔽件110D。应当指出的是，如所说明的，可以以与第一晶体管单元单位100A类似的方式为第二晶体管单元单位100B提供屏蔽件。此外，在每种情况下，屏蔽件110A-100D可以在金属叠层的上部层中使用接地金属结构来实现。
图4A示出了第二晶体管单元单位100B是第一晶体管单元单位100A的副本。然而，在图4B中，第二晶体管单元单位100B是第一晶体管单元单位100A沿着穿过第一晶体管单元单位100A的主栅极指状件段的线的镜像副本。此外，第一和第二晶体管单元单位100A、100B的主栅极指状件段是共享的。在图4C中，第二晶体管单元单位100B是第一晶体管单元单位100A沿着穿过第一晶体管单元单位100A的主漏极指状件段的线的镜像副本。此外，第一和第二晶体管单元单位100A、100B的主漏极指状件段是共享的。
可以很容易地验证，对于图4A-4C中的每个布置，最小化和/或避免了信号之间的相位延迟，如结合图3所解释的。
图5示出了根据本发明的封装晶体管200。图5所示的封装晶体管200包括半导体管芯201，在半导体管芯201上实现场效应晶体管202，诸如具有图4A-4C所示布置的场效应晶体管。半导体管芯201安装在导电衬底203，诸如铜或铜基法兰上。使用在场效应晶体管202的栅极和输入引线205之间建立连接的接合线204实现场效应晶体管202和外界之间的连接。类似地，使用接合线206在场效应晶体管202的漏极和输出引线207之间建立连接。在其他实施例中，可以将诸如匹配电路的附加电路在封装晶体管200内部布置在场效应晶体管202的漏极和输出引线207之间和/或输入引线205和场效应晶体管202的栅极之间。
使用介电分隔件将引线205、207与衬底203隔开。例如，可使用陶瓷环或固化模塑料将引线205、207与衬底203电隔离。通常，引线206、207和衬底203固定地连接到这种介电分隔件。
应该指出的是，本发明不限于结合图5解释的封装技术。其他封装技术，诸如方形扁平无引线型“QFN”或双扁平无引线型“DFN”封装同样可以从本发明的晶体管布置中受益。
当用于诸如RF功率放大器的高功率RF应用时，本发明特别有利。例如，本发明可以应用于基于硅的横向扩散金属氧化物半导体“LDMOS”晶体管或基于氮化镓的场效应晶体管“FET”。这种晶体管可以配置为在500MHz至100GHz之间的频率范围内和>10W的高功率下工作，因此必须考虑与大的指状件长度相关的相位延迟。
本发明不限于场效应晶体管。以类似方式使用输入指状件和输出指状件的其他晶体管技术也可以从本发明中受益。
最后，应该指出的是，本发明不限于所示的实施例，而是可以对这些实施例进行各种修改，而不脱离本发明的范围，本发明的范围由所附权利要求及其等同物限定。

Claims (15)

1.一种场效应晶体管(150)，包括半导体衬底，在所述半导体衬底上布置有：
至少一个晶体管单元阵列，每个晶体管单元阵列包括多个相邻布置的互连晶体管单元，每个晶体管单元包括第一晶体管单元单位(100)；
其中，每个第一晶体管单元单位包括一个或多个栅极指状件(102)和主栅极指状件段(101)，并且其中，每个第一晶体管单元单位包括一个或多个漏极指状件(105)和主漏极指状件段(104)；
其中，相邻布置的第一晶体管单元单位的主栅极指状件段电连接形成主栅极指状件，并且其中，相邻布置的第一晶体管单元单位的主漏极指状件段电连接形成主漏极指状件；
其中，每个第一晶体管单元单位进一步包括：
主栅极指状件基部(103)，所述主栅极指状件基部连接到第一晶体管单元单位的主栅极指状件段且从所述主栅极指状件段朝向第一晶体管单元单位的主漏极指状件段延伸，所述主栅极指状件基部连接到所述一个或多个栅极指状件；
主漏极指状件基部(106)，所述主漏极指状件基部连接到第一晶体管单元单位的主漏极指状件段且从所述主漏极指状件段朝向第一晶体管单元单位的主栅极指状件段延伸，漏极栅极指状件基部连接到所述一个或多个漏极指状件；
其中，每个第一晶体管单元单位的所述一个或多个栅极指状件和所述主栅极指状件段沿相同方向延伸，并且其中，每个第一晶体管单元单位的所述一个或多个漏极指状件和所述主漏极指状件段沿与所述相同方向相反的方向延伸；
其中，所述场效应晶体管进一步包括联接到所述主栅极指状件的栅极条(108)和联接到所述主漏极指状件的漏极条(108)；
其中，基本上所有与所述栅极条电连接的栅极指状件沿所述相同方向远离与所述栅极指状件连接的主栅极指状件基部延伸；并且
其中，基本上所有与所述漏极条电连接的漏极指状件沿与所述相同方向相反的方向远离与所述漏极指状件连接的主漏极指状件基部延伸。
2.根据权利要求1所述的场效应晶体管，其中，基本上所有漏极指状件包括第一端部和第二端部，在所述第一端部处，所述漏极指状件连接到所述漏极指状件对应的主漏极指状件基部，所述第二端部沿与所述相同方向相反的方向与所述第一端部间隔开，其中，对于所述基本上所有漏极指状件中的每个，每个第一端部布置在对应的主漏极指状件基部与对应的第二端部之间。
3.根据权利要求1或2所述的场效应晶体管，其中，电连接到所述栅极条的栅极指状件的75％以上，更优选地90％以上，最优选地所有栅极指状件沿所述相同方向延伸，并且其中，电连接到所述漏极条的漏极指状件的75％以上，更优选地90％以上，最优选地所有漏极指状件沿与所述相同方向相反的方向延伸。
4.根据前述权利要求中任一项所述的场效应晶体管，其中，所述栅极条沿第一方向延伸，并且其中，所述漏极条沿垂直于所述第一方向的第二方向与所述栅极条间隔开并且沿所述第一方向延伸。
5.根据权利要求4所述的场效应晶体管，其中，所述至少一个晶体管单元阵列中的每个晶体管单元阵列布置在所述栅极条和所述漏极条之间，和/或其中所述相同方向对应于所述第二方向。
6.根据权利要求5所述的场效应晶体管，其中，每个第一晶体管单元单位的主漏极指状件段和主栅极指状件段沿第一方向间隔开；
其中优选地，对于每个第一晶体管单元单位，主栅极指状件基部沿与所述第二方向相反的方向从所述主栅极指状件段朝向所述主漏极指状件段延伸，并且其中，主漏极指状件基部沿所述第二方向从所述主漏极指状件段朝向所述主栅极指状件段延伸；或
其中优选地，对于每个第一晶体管单元单位，主栅极指状件基部沿所述第二方向从所述主栅极指状件段朝向所述主漏极指状件段延伸，并且其中，主漏极指状件基部沿与所述第二方向相反的方向从所述主漏极指状件段朝向所述主栅极指状件段延伸。
7.根据权利要求4至6中任一项所述的场效应晶体管，其中，所述晶体管单元包括第二晶体管单元单位(100B)，其中，所述第二晶体管单元单位是第一晶体管单元单位沿着所述第一晶体管单元单位的主栅极指状件段的镜像副本，其中，所述第一晶体管单元单位和所述第二晶体管单元单位沿所述第一方向相邻布置且共享所述主栅极指状件段；或
其中，所述晶体管单元包括第二晶体管单元单位，所述第二晶体管单元单位是第一晶体管单元单位沿着所述第一晶体管单元单位的主漏极指状件段的镜像副本，其中，所述第一晶体管单元单位和所述第二晶体管单元单位沿所述第一方向相邻布置且共享所述主漏极指状件段。
8.根据权利要求4至7中任一项所述的场效应晶体管，包括多个所述晶体管单元阵列，多个所述晶体管单元阵列沿所述第一方向彼此间隔布置，所述场效应晶体管优选地进一步包括多个所述晶体管单元阵列中的至少一对晶体管单元阵列，所述至少一对晶体管单元阵列共享主输入指状件段或主输出指状件段。
9.根据前述权利要求中任一项所述的场效应晶体管，其中，所述至少一个晶体管单元阵列中的一个或多个晶体管单元阵列包括：
布置在所述半导体衬底上的至少一个第一接地屏蔽件(110C)，所述至少一个第一接地屏蔽件与一对相邻布置的第一晶体管单元单位相关联，并且布置在一个第一晶体管单元单位的主漏极指状件基部和另一个第一晶体管单元单位的主栅极指状件基部之间；和/或
当引用权利要求7时，布置在所述半导体衬底上的至少一个第二接地屏蔽件，所述至少一个第二接地屏蔽件与一对相邻布置的第二晶体管单元单位相关联，并且布置在一个第二晶体管单元单位的主漏极指状件基部和另一个第二晶体管单元单位的主栅极指状件基部之间。
10.根据前述权利要求中任一项所述的场效应晶体管，对于所述至少一个晶体管单元阵列中的一个或多个晶体管单元阵列，所述场效应晶体管进一步包括：
至少一个第三接地屏蔽件(110B)，所述第三接地屏蔽件在所述半导体衬底上布置在所述漏极条和一个或多个晶体管单元阵列中与所述漏极条直接相邻的晶体管单元的第一晶体管单元单位的主栅极指状件段之间，和/或至少一个第四接地屏蔽(110A)，所述第四接地屏蔽在所述半导体衬底上布置在所述栅极条和一个或多个晶体管单元阵列中与所述栅极条直接相邻的晶体管单元的第一晶体管单元单位的主漏极指状件段之间；和/或
在引用权利要求9或10时，至少一个第五接地屏蔽件，所述第五接地屏蔽件在所述半导体衬底上布置在所述漏极条和一个或多个晶体管单元阵列中与所述漏极条直接相邻的晶体管单元的第二晶体管单元单位的主栅极指状件段之间；和/或至少一个第六接地屏蔽件，所述第六接地屏蔽件在所述半导体衬底上布置在所述栅极条和一个或多个晶体管单元阵列中与所述栅极条直接相邻的晶体管单元的第二晶体管单元单位的主漏极指状件段之间。
11.根据前述权利要求中任一项所述的场效应晶体管，其中，每个第一晶体管单元单位和在适用时每个第二晶体管单元单位包括一个或多个源极指状件，所述一个或多个源极指状件分别平行于第一晶体管单元单位或第二晶体管单元单位中的一个或多个栅极指状件延伸，每个源极指状件与栅极指状件和漏极指状件相关联以形成晶体管单元；
其中，所述源极指状件优选地在与所述源极指状件相关联的栅极指状件和漏极指状件之间延伸。
12.根据前述权利要求中任一项所述的场效应晶体管，其中，每个第一晶体管单元单位和/或第二晶体管单元单位的主栅极指状件段、主漏极指状件段、主栅极指状件基部、主漏极指状件基部、一个或多个栅极指状件、一个或多个漏极指状件、可选的一个或多个源极指状件，以及可选的第一接地屏蔽件至第六接地屏蔽件各自使用相同金属叠层中的一种或多种金属来形成。
13.根据前述权利要求中任一项所述的场效应晶体管，其中，所述晶体管是横向扩散的金属氧化物半导体晶体管“LDMOS”，优选基于硅的LDMOS，或者其中，所述晶体管是高电子迁移率晶体管“HEMT”，优选基于氮化镓的HEMT；
其中，优选地，所有栅极指状件的组合长度超过1mm，和/或所有漏极指状件的组合长度超过1mm，和/或所述晶体管的工作频率超过500MHz。
14.一种封装的场效应晶体管(200)，包括：
导电衬底(203)；
如前述权利要求中任一项限定的场效应晶体管(202)，安装在所述导电衬底上；
栅极引线(205)和漏极引线(207)，所述栅极引线和所述漏极引线都通过介电分隔器与所述导电衬底隔离；
一根或多根栅极接合线(204)，将场效应晶体管的栅极条直接或间接地连接到栅极条，以及
一根或多根漏极接合线(205)，将场效应晶体管的漏极条直接或间接地连接到漏极条。
15.一种电子器件，包括如权利要求1至13中任一项所限定的场效应晶体管或根据权利要求14所述的封装的场效应晶体管，所述器件优选地是用于移动电信的基站、雷达或固态触发器件。
CN202080076640.4A 2019-10-31 2020-10-30 具有改进布局的场效应晶体管 Pending CN114631194A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
NL2024135 2019-10-31
NL2024135A NL2024135B1 (en) 2019-10-31 2019-10-31 Field-effect transistor having improved layout
PCT/NL2020/050675 WO2021086189A1 (en) 2019-10-31 2020-10-30 Field-effect transistor having improved layout

Publications (1)

Publication Number Publication Date
CN114631194A true CN114631194A (zh) 2022-06-14

Family

ID=69173358

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080076640.4A Pending CN114631194A (zh) 2019-10-31 2020-10-30 具有改进布局的场效应晶体管

Country Status (5)

Country Link
US (1) US20220393010A1 (zh)
EP (1) EP4052300B1 (zh)
CN (1) CN114631194A (zh)
NL (1) NL2024135B1 (zh)
WO (1) WO2021086189A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12046554B2 (en) * 2021-10-19 2024-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Device layout design for improving device performance

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6081006A (en) * 1998-08-13 2000-06-27 Cisco Systems, Inc. Reduced size field effect transistor
US9577056B2 (en) * 2012-09-28 2017-02-21 Fraunhofer-Gesellschaft Zur Forderung Der Angewandten Forschung E.V. Semiconductor component comprising at least one contact structure for feeding in and/or leading away charge carriers
US10263085B2 (en) * 2016-12-30 2019-04-16 Texas Instruments Incorporated Transistor with source field plates and non-overlapping gate runner layers
US10593619B1 (en) * 2018-08-28 2020-03-17 Nsp Usa, Inc. Transistor shield structure, packaged device, and method of manufacture
US11417746B2 (en) * 2019-04-24 2022-08-16 Wolfspeed, Inc. High power transistor with interior-fed fingers

Also Published As

Publication number Publication date
US20220393010A1 (en) 2022-12-08
EP4052300A1 (en) 2022-09-07
EP4052300B1 (en) 2023-05-31
NL2024135B1 (en) 2021-07-19
WO2021086189A1 (en) 2021-05-06

Similar Documents

Publication Publication Date Title
CN113892187B (zh) 带内部馈送指的高功率晶体管
US10748996B2 (en) High power transistor with interior-fed gate fingers
US10600746B2 (en) Radio frequency transistor amplifiers and other multi-cell transistors having gaps and/or isolation structures between groups of unit cell transistors
KR102457015B1 (ko) 개선된 드레인 및/또는 게이트 상호접속부 및 핑거 구조물
US11862536B2 (en) High power transistors
JP2004039657A (ja) 半導体装置
EP4052300B1 (en) Field-effect transistor having improved layout
US20070138515A1 (en) Dual field plate MESFET
US10593610B2 (en) Semiconductor power device including wire or ribbon bonds over device active region
KR102718855B1 (ko) 내부-급전 핑거들을 갖는 고전력 트랜지스터

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination