CN113892187B - 带内部馈送指的高功率晶体管 - Google Patents

带内部馈送指的高功率晶体管 Download PDF

Info

Publication number
CN113892187B
CN113892187B CN202080038823.7A CN202080038823A CN113892187B CN 113892187 B CN113892187 B CN 113892187B CN 202080038823 A CN202080038823 A CN 202080038823A CN 113892187 B CN113892187 B CN 113892187B
Authority
CN
China
Prior art keywords
gate
drain
finger
bond pad
bond
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202080038823.7A
Other languages
English (en)
Other versions
CN113892187A (zh
Inventor
F·特朗
Z·莫克提
H·蒋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wofu Semiconductor Co ltd
Original Assignee
Wofu Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wofu Semiconductor Co ltd filed Critical Wofu Semiconductor Co ltd
Priority to CN202311309365.8A priority Critical patent/CN117352546A/zh
Publication of CN113892187A publication Critical patent/CN113892187A/zh
Application granted granted Critical
Publication of CN113892187B publication Critical patent/CN113892187B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种晶体管装置，包括在半导体结构上延伸的栅极指和漏极指、耦接到栅极指的栅极接合焊盘以及耦接到漏极指的漏极接合焊盘。栅极接合焊盘在栅极指上延伸和/或漏极接合焊盘在漏极指上延伸。

Description

带内部馈送指的高功率晶体管
相关申请的交叉引用
本申请要求于2019年4月24日提交的美国专利申请序列号16/393,280的优先权，该美国专利申请的全部内容通过引用并入本文。
技术领域
本文描述的发明构思涉及微电子装置，并且更具体地涉及具有基于单位单元的结构的高功率、高频晶体管。
背景技术
需要高功率处理能力同时在诸如无线电频率(500MHz)、S波段(3GHz)和X波段(10GHz)等高频下工作的电路近年来变得更加普遍。由于高功率、高频电路的增加，对能够在无线电和微波频率下可靠工作且同时仍能够处理较高功率负载的晶体管的需求也相应增加。
为了提供增加的输出功率，已经开发了具有更大栅极外围的晶体管。用于增加晶体管的有效栅极外围的一种技术是提供以单位单元配置并联连接的多个晶体管单元。例如，高功率晶体管可以包括在相应细长源极接触件和漏极接触件之间平行延伸的多个栅极指，如图1中所示。
特别地，图1示出了包括半导体衬底20上的栅极焊盘12和漏极焊盘32的常规半导体晶体管装置10的金属布局。图1是装置的平面图(即，从上方向下看装置)。如图1中所示，在常规半导体晶体管装置10中，栅极焊盘12通过栅极总线14连接到多个平行的栅极指16，这些栅极指16沿着第一方向(例如，图1中指示的Y方向)彼此间隔开并且在与第一方向相交的第二方向(例如，图1中指示的X方向)上延伸。漏极焊盘32经由漏极总线34连接到多个漏极接触件36。此外，源极接触件26也可以位于半导体晶体管装置10上。每个栅极指16在一对相邻的源极接触件和漏极接触件26、36之间沿着X方向延伸。半导体晶体管装置10的单位单元在方框40处示出，并且包括在相邻的源极接触件和漏极接触件26、36之间延伸的栅极指16。“栅极长度”是指Y方向上栅极金属化的距离，而“栅极宽度”是源极接触件和漏极接触件26、36在X方向上重叠的距离。也就是说，栅极指16的“宽度”是指与相邻的源极/漏极接触件26、36平行延伸的栅极指16的尺寸(沿着X方向的距离)。装置的栅极外围是指半导体晶体管装置10的每个栅极指16的栅极宽度之和。
除了添加单位单元之外，多单元晶体管装置的栅极外围可以通过使栅极指更宽(即，在X方向上更长)来增加。然而，随着装置的栅极指变宽，装置的高频性能可能受到不利影响。此外，使栅极指变宽通常意味着栅极指必须处理增加的电流水平，这可能导致栅极指金属化的电迁移。
发明内容
根据本发明的一些实施例，提供了晶体管装置，所述晶体管装置包括在半导体结构上延伸的栅极指和漏极指、耦接到栅极指的栅极接合焊盘以及耦接到漏极指的漏极接合焊盘，其中栅极接合焊盘在栅极指上延伸和/或漏极接合焊盘在漏极指上延伸。
在一些实施例中，晶体管装置还包括布置在栅极接合焊盘和漏极接合焊盘之间的区域上的隔离材料。
在一些实施例中，隔离材料是导电隔离材料、磁隔离材料或有损电介质隔离材料。
在一些实施例中，隔离材料包括多个第三接合线。
在一些实施例中，晶体管装置还包括耦接到栅极接合焊盘的输入接合线和耦接到漏极接合焊盘的输出接合线，其中隔离材料物理地位于输入接合线和输出接合线之间。
在一些实施例中，栅极接合焊盘在漏极指和栅极指上延伸。
在一些实施例中，晶体管装置还包括耦接到栅极指的栅极互连件，其中栅极接合焊盘在栅极互连件的内部位置处耦接到栅极互连件。
在一些实施例中，栅极互连件的内部位置在栅极互连件的第一端和第二端之间的距离的三分之一和三分之二之间。
在一些实施例中，栅极互连件的内部位置在栅极互连件的第一端和第二端之间的中间点。
在一些实施例中，栅极接合焊盘通过多段导电通孔耦接到栅极互连件。
在一些实施例中，栅极指和漏极指在第一方向上延伸，并且栅极接合焊盘和漏极接合焊盘在与第一方向相交的第二方向上延伸。
在一些实施例中，晶体管装置还包括位于栅极接合焊盘和栅极指之间的场板。
根据本发明的进一步实施例，提供了晶体管装置，所述晶体管装置包括栅极指和漏极指、耦接到栅极指的栅极互连件、耦接到漏极指的漏极互连件、在栅极互连件的内部位置处耦接到栅极互连件的栅极接合焊盘以及在漏极互连件的内部位置处耦接到漏极互连件的漏极接合焊盘，其中栅极接合焊盘在栅极指上延伸和/或漏极接合焊盘在漏极指上延伸。
在一些实施例中，晶体管装置还包括耦接到栅极接合焊盘的输入接合线、耦接到漏极接合焊盘的输出接合线以及物理地位于输入接合线和输出接合线之间的隔离材料。
在一些实施例中，隔离材料是导电隔离材料、磁隔离材料或有损电介质隔离材料，隔离材料被配置为减少输入接合线和输出接合线之间的耦合。
在一些实施例中，隔离材料包括多个第三接合线。
在一些实施例中，栅极接合焊盘在漏极指和栅极指上延伸。
在一些实施例中，晶体管装置还包括位于栅极接合焊盘和栅极指之间的场板。
根据本发明的进一步实施例，提供了晶体管装置，所述晶体管装置包括在第一方向上延伸的栅极指和漏极指、在与第一方向相交的第二方向上延伸并且使输入接合线与其耦接的栅极接合焊盘、在第二方向上延伸并且使输出接合线与其耦接的漏极接合焊盘，其中栅极接合焊盘在栅极指上延伸和/或漏极接合焊盘在漏极指上延伸。
在一些实施例中，晶体管装置还包括在输入接合线和输出接合线之间的隔离材料。
在一些实施例中，隔离材料在输入接合线和输出接合线之间在第二方向上延伸。
在一些实施例中，晶体管装置还包括耦接到栅极指的栅极互连件，其中栅极接合焊盘在栅极互连件的内部位置处耦接到栅极互连件。
附图说明
被包括以提供对本发明的进一步理解并且被并入且构成本申请的一部分的附图示出了本发明的某个(些)实施例。在附图中：
图1是常规多单元晶体管的金属布局的平面图。
图2A是示出利用栅极和漏极流道(runner)的多单元晶体管的实施例的平面图。图2B是沿着线A-A'截取的图2A的截面。图2C是沿着线B-B'截取的图2A的截面。
图3A是常规横向扩散金属氧化物半导体(LDMOS)晶体管装置的单位单元的截面。图3B是利用底部源极端子的常规LDMOS晶体管装置的单位单元的截面。图3C是常规高电子迁移率晶体管(HEMT)单元的截面。
图4是示出栅极指的数量增加的晶体管装置的平面图。
图5A是示出栅极指的宽度增加的晶体管装置的平面图。图5B是沿着线A-A'截取的图5A的截面。图5C是沿着线B-B'截取的图5A的截面。
图6A是示出根据本发明的一些实施例的其中栅极指的宽度增加的晶体管装置的平面图。图6B是根据本发明的一些实施例的沿着线A-A'截取的图6A的截面。图6C是根据本发明的一些实施例的沿着线B-B'截取的图6A的截面。
图7和图8示出了沿着图6A的线A-A'截取的本发明的附加实施例。
图9A是示出晶体管装置的平面图，其中在没有介于中间的互连件的情况下栅极指和漏极指在内部位置处被馈送。图9B是根据本发明的一些实施例的沿着线A-A'截取的图9A的截面。图9C是根据本发明的一些实施例的沿着线B-B'截取的图9A的截面。
图10是分别耦接到栅极歧道(manifold)和漏极歧道的栅极接合焊盘和漏极接合焊盘的平面图。
图11是示出根据本发明的一些实施例的其中利用多个栅极流道的晶体管装置的截面。
图12A是示出根据本发明的一些实施例的晶体管装置的平面图，其中栅极指的宽度增加并且在栅极指上设置有栅极接合焊盘。图12B是根据本发明的一些实施例的沿着线C-C'截取的图12A的截面。图12C是根据本发明的一些实施例的沿着线D-D'截取的图12A的截面。
图12D和图12E分别示出了根据本发明的一些实施例的沿着线C-C'和D-D'截取的图12A的另一示例实施例的截面，其中栅极指被边缘馈送。图12F和图12G分别示出了根据本发明的一些实施例的沿着线C-C'和D-D'截取的图12A的另一示例实施例的截面，其中漏极指被边缘馈送。
图13A是根据本发明的封装晶体管装置的透视图，该封装晶体管装置利用隔离材料来减少输入接合线和输出接合线之间的耦合的影响。图13B是并入图13A的实施例中所示的隔离材料的、沿着线E-E'截取的封装晶体管装置的示意性截面图。
图14A是示出根据本发明的进一步实施例的隔离材料的示意性截面图。图14B示出了根据本发明的进一步实施例的晶体管管芯在晶体管管芯的顶表面上具有接地焊盘的实施例。
图15A是示出根据本发明的一些实施例的并入隔离接合线的隔离材料的配置的截面图。图15B示出了根据本发明的进一步实施例的多个隔离接合线连接到一个或多个接地焊盘的实施例。
图16A是示出根据本发明的进一步实施例的并入隔离接合线的隔离材料的配置的截面图。图16B示出了根据本发明的进一步实施例的多个隔离接合线连接到一个或多个接地焊盘的实施例。
图17A是示出根据本发明的一些实施例的晶体管装置的平面图，其中栅极指的宽度增加并且栅极接合焊盘用多段导电通孔设置在栅极指上。图17B是根据本发明的一些实施例的沿着线F-F'截取的图17A的截面。图17C是根据本发明的一些实施例的沿着线G-G'截取的图17A的截面。
图17D和图17E分别示出了根据本发明的一些实施例的沿着线F-F'和G-G'截取的并入多段导电栅极通孔的图17A的另一示例实施例的截面，其中栅极指被边缘馈送。图17F和17G分别示出了根据本发明的一些实施例的沿着线F-F'和G-G'截取的并入多段导电漏极通孔的图17A的另一示例实施例的截面，其中漏极指被边缘馈送。
图18A是示出根据本发明的一些实施例的晶体管装置的平面图，其中栅极接合焊盘在栅极指和漏极指上延伸，且漏极接合焊盘不在栅极指和漏极指上延伸。图18B是根据本发明的一些实施例的沿着线H-h'截取的图18A的截面。图18C是根据本发明的一些实施例的沿着线I-I'截取的图18A的截面。
图19A是示出根据本发明的一些实施例的晶体管装置的平面图，其中栅极接合焊盘用多段导电通孔设置在栅极指和漏极指上，且漏极接合焊盘不在栅极指和漏极指上延伸。图19B是根据本发明的一些实施例的沿着线J-J'截取的图19A的截面。图19C是根据本发明的一些实施例的沿着线K-K'截取的图19A的截面。
图20A是示出根据本发明的一些实施例的晶体管装置的平面图，其中栅极接合焊盘1220不在栅极指和漏极指上延伸，且漏极接合焊盘在栅极指和漏极指上延伸。图20B是根据本发明的一些实施例的沿着线L-L'截取的图20A的截面。图20C是根据本发明的一些实施例的沿着线M-M'截取的图20A的截面。
图21A是示出根据本发明的一些实施例的晶体管装置的平面图，其中栅极接合焊盘不在栅极指和漏极指上延伸，且漏极接合焊盘用多段导电通孔在栅极指和漏极指上延伸。图21B是根据本发明的一些实施例的沿着线N-N'截取的图21A的截面。图21C是根据本发明的一些实施例的沿着线O-O'截取的图21A的截面。
图22A是示出根据本发明的一些实施例的晶体管装置的平面图，其中栅极接合焊盘和漏极接合焊盘两者被分段。图22B是根据本发明的一些实施例的沿着线P-P'截取的图22A的截面。图22C是根据本发明的一些实施例的沿着线Q-Q'截取的图22A的截面。
图23A是示出根据本发明的一些实施例的晶体管装置的平面图，其中栅极接合焊盘和漏极接合焊盘两者被分段且利用多段导电通孔。图23B是根据本发明的一些实施例的沿着线R-R'截取的图23A的截面。图23C是根据本发明的一些实施例的沿着线S-S'截取的图23A的截面。
图24A-图24D示出了根据本发明的一些实施例的晶体管装置实施例，该晶体管装置实施例在不使用互连件的情况下提供接合焊盘和栅极/漏极指之间的连接。
图25A是示出并入场板的根据本发明的一些实施例的晶体管装置的平面图。图25B是根据本发明的一些实施例的沿着线T-T'截取的图25A的截面。图25C是根据本发明的一些实施例的沿着线U-U'截取的图25A的截面。
具体实施方式
以下参考附图更全面地描述本发明构思的实施例，在附图中示出了本发明的实施例。然而，本发明构思可以以许多不同的形式体现并且不应被解释为限于本文阐述的实施例。相反，提供这些实施例是为了使本公开彻底和完整，并将向本领域技术人员充分传达本发明构思的范围。相同的附图标记始终是指相同的元件。
本发明构思的实施例提供了具有大有效栅极宽度的多单元晶体管装置。通过在栅极互连件的内部位置处、诸如栅极互连件的中点处将栅极信号馈送到栅极指，可以减少和/或避免由于栅极信号在长栅极指的整个长度上传播而可能发生的大相位差。根据一些实施例，可以通过在栅极互连件上方添加栅极流道来容纳多单元晶体管装置的更大栅极宽度，其中导电通孔将栅极流道耦接到栅极互连件上的内部位置。栅极流道与栅极互连件的内部位置的连接可以用于将栅极指分成多个段。栅极信号因此可以从栅极互连件的内部位置行进到栅极互连件的端部，并且在所得传播的栅极信号中几乎没有相位差或没有相位差的情况下被提供给栅极指。
通过将栅极指有效地划分成段并且借助于栅极流道将栅极信号分布到每个栅极指段，与常规装置相比，可以增加晶体管的增益性能。
因此，在一些实施例中，提供了晶体管，所述晶体管包括半导体结构、在第一方向上在半导体结构上延伸的多个栅极指、在第一方向上在半导体结构上延伸的多个栅极互连件、在第一方向上在半导体结构上延伸的多个栅极流道以及在半导体结构上且连接到栅极流道的栅极歧道，每个栅极互连件具有第一端和第二端。每个栅极互连件通过多个第一导电通孔连接到相应的栅极指。栅极互连件通过远离栅极互连件的相应第一端和相应第二端的栅极互连件的内部位置处的相应第二导电通孔连接到相应栅极流道。半导体结构可以包括例如半导体或非半导体衬底，该衬底具有在其上生长的一个或多个半导体外延层。在一些实施例中可以去除衬底。
在一些实施例中，提供了晶体管，所述晶体管包括半导体结构、交替地布置在半导体结构上的多个源极区和多个漏极区、分别在多个源极区和多个漏极区中的相邻区之间在第一水平处延伸的多个栅极指、在半导体结构上方在比第一水平高的第二水平处在半导体结构上的多个栅极互连件、在半导体结构上方在比第二水平高的第三水平处在半导体结构上的多个栅极流道、以及在半导体结构上且连接到栅极流道的栅极歧道。每个栅极互连件通过多个第一导电通孔连接到相应栅极指。每个栅极流道通过第二导电通孔连接到相应栅极互连件，第二导电通孔在栅极互连件上与相邻源极区重叠的相应第一内部位置处连接到相应栅极互连件。
在一些实施例中，提供了晶体管，所述晶体管包括半导体结构、在半导体结构上延伸的多个栅极指、半导体结构上的多个栅极互连件、和半导体结构上的多个栅极流道，多个栅极互连件中的每个栅极互连件电耦接到栅极指中相应的栅极指，其中多个栅极互连件中的每个栅极互连件具有第一端和第二端。每个栅极通过导电通孔连接到至少一个栅极互连件。经由导电通孔在至少一个栅极互连件的第一端处接收的电流与经由导电通孔在至少一个栅极互连件的第二端处接收的电流相比具有小于1度的相位差。
现在参考图2A-图11更详细地描述本发明的实施例。
如在背景技术部分中所讨论的，增加晶体管的有效栅极外围的一种技术是提供并行连接的多个单位单元晶体管。这样的多个单位单元晶体管可以用在涉及高频和/或高功率的应用中。例如，基站可以在信号放大的最后阶段种使用RF功率放大器来生成覆盖单元所需的高输出功率。这些RF功率放大器以及类似应用中的重要元素是产生放大机制的单位单元晶体管。
图2A是示出利用栅极流道和漏极流道的多单元晶体管的实施例的平面图。图2B是沿着线A-A'截取的图2A的截面。图2C是沿着线B-B'截取的图2A的截面。
首先参考图2A，示出了包括多个晶体管单元200的晶体管装置100。晶体管单元200的有源区可以包括栅极指210、漏极指215和源极接触件205。在放大期间，电流在漏极指215和源极接触件205之间流动，且电流的量可以通过施加到栅极指210的电压信号来调制。
如图2B中所示，可以经由栅极指210将栅极信号提供给晶体管单元200。栅极指210可以电耦接到晶体管单元200的栅极区。类似地，如图2C中所示，可以经由漏极指215将漏极信号提供给晶体管单元200。
栅极指210、漏极指215和源极接触件205可以形成在包含晶体管的实施例的半导体结构190上。更具体地，漏极指215、源极接触件205和栅极指210可以分别耦接到晶体管单元200的半导体实现的漏极区、源极区和栅极区(例如，沟道)。应当理解，图2A的漏极指215、源极接触件205和栅极指210可以连接到的、基于半导体的晶体管单元200的多个实施例是可能的。例如，漏极指215、源极接触件205和栅极指210可以耦接到LDMOS和/或HEMT晶体管实施例，然而本发明不限于此。
例如，作为沿着线C-C'截取的图2A的截面的图3A示出了图2A的晶体管单元200的实现，其中晶体管单元是LDMOS晶体管单元。LDMOS场效应晶体管(FET)是具有形成在半导体结构190中的源极区105和漏极区115的3端子晶体管装置。半导体结构190包括半导体衬底121(例如，p型导电性)和半导体衬底121上的漂移层123(例如，具有n型导电性)。半导体衬底可以包括半导体和非半导体衬底，包括例如蓝宝石、金刚石、氮化铝、氮化铝镓、氮化镓、硅、碳化硅、GaAs、LGO、ZnO、LAO、InP等。LDMOS晶体管单元200可以包括提供源极区105和漏极区115的掺杂阱区。LDMOS晶体管单元200的源极区105、漏极区115和栅极区110可以耦接到用于LDMOS晶体管单元200的操作的接触件。例如，栅极区110可以电耦接到图2A中所示的栅极指210。类似地，漏极区115可以电耦接到图2A中所示的漏极指215。
栅极区110通过绝缘体层129(例如，SiO2)与导电沟道隔离。相对于源极区105对栅极区110施加正电压可以通过在源极区105和漏极区115之间形成反转层(例如，沟道)来使电流在漏极区115和源极区105之间流动。LDMOS FET可以在“增强模式”下操作，“增强模式”意味着漏极-源极电流可能不流动，直至所施加的正栅极电压增强跨p阱的沟道。
尽管图3A示出了接触件连接到LDMOS晶体管单元200的源极区105的上表面的LDMOS，但是应当理解，其它实施例也是可能的。例如，在一些实施例中，可以提供通孔或其它连接区以将源极区105连接到LDMOS装置的底表面上的接触件。例如，图3B是利用底部的源极接触件205的常规LDMOS晶体管单元200的截面。如图3B中所示，横向扩散的低电阻p+“宿区(sinker)”127可以将源极区105连接到衬底121和源极接触件205。当图3B的LDMOS装置结合诸如图2A中所示的并行晶体管配置使用时，在装置的顶表面上源极指和/或其它源极接触件可能不是必需的。在一些实施例中，可以提供与栅极指210和/或漏极指215类似的源极指。
作为沿着线C-C'截取的图2A的截面的图3C示出了图2A的晶体管单元200的实现，其中晶体管单元200是HEMT晶体管单元。如图3C中所示，HEMT晶体管单元200可以包括半导体结构190，该半导体结构190包括衬底122，该衬底122可以例如包括4H-SiC或6H-SiC。尽管碳化硅可以用作衬底材料，但是本发明的实施例可以利用任何合适的衬底，诸如蓝宝石、金刚石、氮化铝、氮化铝镓、氮化镓、硅、GaAs、LGO、ZnO、LAO、InP等。在衬底122上形成有外延结构。外延结构可以包括形成在衬底122上的沟道层124和形成在沟道层124上的阻挡层126。沟道层124和阻挡层126可以包括基于III族氮化物的材料，其中阻挡层126的材料具有比沟道层124的材料高的带隙。例如，沟道层124可以包括GaN，而阻挡层126可以包括AlGaN。虽然沟道层124和阻挡层126被示为单层结构，但是应当理解，沟道层124和/或阻挡层126中的任一个或两者都可以实现为多层结构。还应当理解，作为设置在衬底122上的外延结构的一部分也可以包括诸如缓冲层、应变平衡层、过渡层等的附加层。
由于阻挡层126和沟道层124之间的带隙差异以及阻挡层126和沟道层124之间的界面处的压电效应，在沟道层124和阻挡层126之间的结处在沟道层124中感应出二维电子气(2DEG)。2DEG充当高导电层，其允许分别在源极接触件205和漏极指215下面的装置的源极区和漏极区之间的传导。源极接触件205和漏极指215形成在阻挡层126上。栅极指210在漏极指215和源极接触件205之间形成在阻挡层126上。
作为晶体管单元200的可能配置的示例包括图3A、图3B和图3C的LDMOS和HEMT装置。然而，应当理解，在不偏离本文描述的实施例的范围的情况下，其它晶体管单元配置可以与本发明一起使用。例如，可以使用栅极指和/或漏极指与其它晶体管单元组合的晶体管单元200的任何配置可以受益于本文描述的实施例。因此，本发明不限于HEMT和LDMOS晶体管单元。如本文所用的，术语“半导体结构”将用于指代图2A的栅极指210和漏极指215可以连接到的晶体管单元配置(诸如图3A、图3B和图3C中所示的LDMOS和HEMT示例)。
返回参考图2A、图2B和图2C，栅极指210可以通过多个第一导电栅极通孔228耦接到栅极流道225。在一些实施例中，栅极流道225可以在半导体衬底上方在比栅极指210高的水平处。栅极流道225可以进一步通过第二导电栅极通孔227连接到栅极焊盘221。栅极焊盘221可以进一步连接到栅极歧道220。栅极歧道220可以将栅极信号提供给多个晶体管单元200。
漏极指215可以通过多个第一导电漏极通孔238耦接到漏极流道235。在一些实施例中，漏极流道235可以在半导体结构190上方在比漏极指215高的水平处。漏极流道235可以进一步通过第二导电漏极通孔237连接到漏极焊盘231。漏极焊盘231可以进一步连接到漏极歧道240。漏极歧道240可以向多个晶体管单元200提供漏极信号。
对于提供给晶体管装置100的给定固定漏极偏置电压，输出电流的量影响晶体管装置100的输出功率。输出电流部分基于总栅极外围，总栅极外围即图2A-图2B中所示的栅极指宽度(W)乘以栅极指210的数量。
可以使用更大的栅极外围来在晶体管装置100中产生更高的功率。该更高的功率输出可以通过增加栅极指210的数量和/或通过增加栅极指210的宽度(例如，在X方向上扩展栅极指210)来实现。然而，每个解决方案有其限制。
例如，增加栅极指210的数量可能增加最终晶体管管芯物理宽度(例如，在图2A中的Y方向上)。因此，物理晶体管封装和/或半导体处理装备可能对装置中可以包括的栅极指210的最大数量(或者，可替代地，装置可以在Y方向上扩展的最大程度)施加约束。这可以参考图4看出，图4是具有大量栅极指210的晶体管装置100的平面图。如在图4中可以看出，物理晶体管封装405的尺寸可能受到其上放置晶体管装置100的基座410的尺寸的限制。物理晶体管封装405还可能受到封装引线、诸如栅极引线415和/或漏极引线420的尺寸的影响。
同样如图4中所示，在晶体管装置100中使用数量增加的栅极指210的另一个潜在缺点是沿着栅极歧道220的长度可能出现的非均匀信号相位分布。增加栅极指的数量可能对信号相位分布和装置性能的影响的大小可能取决于晶体管装置的设计。给定的晶体管装置100可以具有中央部分450和端部部分455。随着栅极歧道220的长度变得更长，在沿着栅极歧道220的长度(例如，在Y方向上)传输的信号中、诸如在传输到栅极指210的栅极信号中可能出现相位差。在一些实施例中，可以主要在栅极歧道220的中央部分450处从栅极引线415接收栅极信号，以分布到栅极歧道220的端部部分455。由于传输长度的差异，在端部部分455处栅极信号的相位可能不同于在中央部分450处的相位。因此，在这些不同区域产生的漏极电流也可能在输出(例如，在漏极引线420处)不会同相相加，这导致总输出电流大小的劣化，且因此导致晶体管装置100的输出功率劣化。
除了增加晶体管装置100内的栅极指的数量之外，增加晶体管输出功率的另一种技术可以包括增加栅极指宽度(W)，连同对应增加源极接触件和漏极指的宽度。图5A是示出栅极指510、源极接触件505和漏极指515的宽度增加的晶体管装置500的实施例的平面图。图5B是沿着线A-A'截取的图5A的截面。图5C是沿着线B-B'截取的图5A的截面。
图5A-图5C的晶体管装置500可以非常类似于图2A-图2C的晶体管装置。然而，与晶体管装置100的对应栅极指210、源极接触件205和漏极指215的宽度相比，包括在晶体管装置500中的栅极指510、源极接触件505和漏极指515的宽度增加。例如，晶体管装置500的栅极指510的宽度可以是2W(例如，是晶体管装置100的栅极指210的栅极宽度的两倍)。具有增加宽度的栅极指510、源极接触件和漏极指515可以连接到半导体结构190以形成晶体管单元590。宽度增加的栅极指510可以包括栅极焊盘221和栅极流道525，其结构类似于本文参考图2B的栅极焊盘221和栅极流道225讨论的结构。宽度增加的漏极指515可以包括漏极焊盘231和漏极流道535，其结构类似于本文参考图2C的漏极焊盘231和漏极流道235讨论的结构。晶体管装置500的其它方面可以类似于以上参考图2A-图2C讨论的晶体管装置100。此外，应理解，晶体管装置500可以包括半导体结构190，该半导体结构190可以以与以上参考图3A-图3C讨论的晶体管装置100类似的方式被配置为例如HEMT或其它类型的晶体管，诸如LDMOS晶体管。
遗憾的是，增加栅极指510的宽度可能引入性能问题。第一个问题是栅极电阻增加。(参见，例如，P.H.Aaen,J.A.Pla,J.Wood,“Modeling and Characterization of RFand Microwave Power FETs,”Cambridge University Press,2007)。如果栅极指510的数量保持恒定且栅极指510的长度改变，则通过下式给出栅极指510的新配置的栅极电阻Rnew：
其中Rorig和Worig分别是原始栅极指配置(例如，图2A的栅极指210)的栅极电阻和栅极指宽度，Wnew是新配置中的栅极指(例如，图5A的栅极指510)的宽度。从等式1可以看出，将栅极指宽度从W增加到2W使栅极电阻加倍。增加栅极电阻可能导致更低的晶体管增益，这是放大器的重要规格。例如，如果栅极指长度为W的晶体管产生输出功率P，则将栅极指510的宽度加倍至2W产生低于2P的输出功率。这种非线性缩放也在针对给定输出功率要求选择正确的晶体管管芯尺寸方面给功率放大器设计人员带来了挑战。增加的电阻也降低了放大器的效率。
与具有大宽度的栅极指510和/或漏极指515相关联的另一个缺点是沿着指的长度(例如，从栅极指510的区域550至区域560和/或从漏极指515的区域555至区域565)在信号中出现的相位差的增加。该相位差可能由与沿着栅极指510和/或漏极指515的传输距离相关的各种分布效应引起。这些相位差可能降低在漏极歧道240处相加(组合)后的总输出电流大小。最终结果可能是晶体管装置500的输出功率低于根据增加的尺寸所预期的输出功率。由于输入功率相同，这也可能促成增益劣化现象。
另外，异相电流组合可能影响时域输出电流波形形状，并且可能影响晶体管效率，这是功率放大器的另一个关键规格。(参见，例如，S.C.Cripps,“RF Power Amplifiers forWireless Communications,”Artech House,2006)。非均匀相位现象也可能存在于图2A-图2C的原始较短栅极指210中，但程度较小。
为了当需要更高的输出功率时减轻这些问题，提出了一种解决方案，如图6A、图6B和图6C中所示。图6A是示出根据本发明的一些实施例的其中栅极指610的宽度增加的晶体管装置600的平面图。图6B是根据本发明的一些实施例的沿着线A-A'截取的图6A的截面。图6C是根据本发明的一些实施例的沿着线B-B'截取的图6A的截面。
如图6A、图6B和图6C中所示，本发明的一些实施例可以提供重复布置在半导体结构690上的多个晶体管单元700。应当理解，晶体管单元700可以由诸如图3A-图3C中所示的半导体结构690形成(例如，LDMOS或HEMT晶体管单元)。晶体管单元700可以被布置为晶体管装置600的部分以提供组合的输出信号。例如，多个晶体管单元700的相应栅极区、漏极区和源极区可以共同连接以提供并联耦接的多个晶体管。
晶体管单元700可以在第一方向(例如，Y方向)上重复地布置。相应晶体管单元700的栅极区、漏极区和源极区可以在与第一方向相交的第二方向(例如，X方向)上延伸。每个晶体管单元700的有源区可以包括半导体结构690的如下区域，其中相应的栅极区、漏极区和源极区在第一方向(例如，X方向)上重叠。在一些实施例中，相邻晶体管单元700的源极区可以是用作两个不同栅极区的源极区的共享源极区。类似地，在一些实施例中，相邻晶体管单元700的漏极区可以是用作两个不同栅极区的漏极区的共享漏极区。
晶体管装置600还可以包括在第一方向(例如，Y方向)上沿着半导体结构690上彼此间隔开的多个栅极指610。每个栅极指610可以在第二方向(例如，X方向)上具有宽度2W或超过常规晶体管装置的宽度的某个其它宽度。在一些实施例中，宽度2W可以是800微米。
栅极指610可以部署在半导体结构690上以分别与多个晶体管单元700的栅极区(例如，沟道)电接触。多个栅极指610可以将栅极信号提供至晶体管单元700中的相应晶体管单元。
在一些实施例中，晶体管装置600还可以包括在第一方向(例如，Y方向)上布置在半导体结构690上的多个漏极指615。多个漏极指615中的每一个可以在第二方向(例如，X方向)上具有宽度2W，但本发明不限于此。多个漏极指615可以部署在半导体结构690上以分别与多个晶体管单元700的漏极区电接触。漏极指615可以传导晶体管单元700中的相应晶体管单元的漏极信号。
在一些实施例中，晶体管装置600还可以将晶体管单元700中的相应晶体管单元的每个源极区电连接到公共源极信号。在一些实施例中，针对源极区的电连接可以在半导体结构690的背侧(例如，半导体结构690的与栅极指610和漏极指615相对的一侧。在一些实施例中，多个源极指605也可以与栅极指610和漏极指615设置在半导体结构690的同一侧。多个源极指605可以具有类似于本文参考栅极指610和漏极指615所讨论的结构。
每个栅极指610可以通过多个第一导电栅极通孔628耦接到栅极互连件625。在一些实施例中，栅极互连件625可以在半导体结构690上方(例如，在Z方向上)在比栅极指610高的水平处。在一些实施例中，栅极互连件625在第一方向(例如，在Y方向)上可以比栅极指610具有更大的尺寸。栅极互连件625可以通过第二导电栅极通孔627连接到栅极流道621。在一些实施例中，栅极流道621在第一方向(例如，在Y方向)上可以比栅极互连件625具有更大的尺寸。在一些实施例中，栅极流道621可以包含金属或其它高导电材料，包括例如铜、金和/或复合金属。栅极流道621可以进一步连接到栅极歧道620。栅极歧道620可以向多个晶体管单元700提供栅极信号。
在一些实施例中，将栅极流道621连接到相应栅极互连件625的每个第二导电栅极通孔627可以在栅极互连件625的内部位置629处连接到栅极互连件625。例如，栅极互连件625可以具有相对的第一端和第二端645、646。在一些实施例中，第二导电栅极通孔627可以在第一端645和第二端646之间的栅极互连件625的内部位置629处连接到栅极互连件625。在一些实施例中，内部位置629可以在栅极互连件625的第一端645和第二端646的中点(例如，之间的中间位置)。在一些实施例中，内部位置629可以在距栅极互连件625的中点为栅极互连件625的长度的百分之十以内的距离处。在一些实施例中，内部位置629可以在距栅极互连件625的中点为栅极互连件625的长度的百分之二十以内的距离处。在一些实施例中，内部位置629可以在栅极互连件625的第一端645和第二端646之间的距离的三分之一和三分之二之间的距离处。
在一些实施例中，每个栅极指610可以由第一段610A和第二段610B组成。在一些实施例中，第一段610A和第二段610B可以共线地延伸。在一些实施例中，第一段610A和第二段610B可以布置在第二导电栅极通孔627的相对侧。例如，对于具有宽度2W的栅极指610，第一段610A和第二段610B均可以具有宽度W，但本发明不限于此。在一些实施例中，第一段610A和第二段610B可以通过间隙物理地分开，如图6B中所示。例如，可以在第一段610A和第二段610B之间部署有附加元件(例如，绝缘层)。然而，本发明不限于此，并且应当理解，在其它实施例中，栅极指610可以不分成分离的第一和第二段610A、610B。例如，图7示出了第一段610A和第二段610B整体连接的实施例。
如上所述，在一些实施例中，第二导电栅极通孔627可以位于内部位置629处，内部位置629位于栅极互连件625的中点处。然而，在一些实施例中，第二导电栅极通孔627可以位于从栅极互连件625的中点偏移的内部位置629处。在这样的实施例中，第一段610A可以具有与第二段610B不同的长度(或反之亦然)。例如，如图8中所示，第一段610A可以具有第一长度W，并且第二段610B可以具有不同于第一长度W的第二长度W'。
每个漏极指615可以通过多个第一导电漏极通孔638耦接到相应的漏极互连件635。在一些实施例中，漏极互连件635可以在半导体结构690上方在比漏极指615高的水平处。在一些实施例中，漏极互连件635可以在半导体结构690上方在与栅极互连件625在相同的水平处。在一些实施例中，漏极互连件635可以在半导体结构690上方在与栅极互连件625在不同的水平处。在一些实施例中，漏极互连件635可以在第一方向(例如，在Y方向)上具有比漏极指615大的尺寸。
每个漏极互连件635可以通过相应的第二导电漏极通孔637连接到相应的漏极流道631。在一些实施例中，漏极流道631可以在半导体结构690上方在比漏极互连件635高的水平处。在一些实施例中，漏极流道631可以在半导体结构690上方在与栅极流道621相同的水平处。在一些实施例中，漏极流道631可以在半导体结构690上方在与栅极流道621不同的水平处。在一些实施例中，漏极流道631可以在第一方向(例如，在Y方向)上具有比漏极互连件635大的尺寸。在一些实施例中，漏极流道631可以包含金属或其它高导电材料，包括例如铜、金和/或复合金属。漏极流道631可以连接到漏极歧道640。漏极歧道640可以向多个晶体管单元700提供漏极信号。
与栅极流道621一样，在一些实施例中，将每个漏极流道631连接到相应漏极互连件635的第二导电漏极通孔637可以在漏极互连件635的内部位置639处连接到漏极互连件635。将漏极流道631连接到漏极互连件635的各种可能性类似于本文参考将栅极流道621连接到栅极互连件625所讨论的，并且为了简洁将不再重复其重复描述。
本文描述的解决方案可以将每个栅极互连件625分成两个段，并且可以通过位于例如每个栅极互连件625的大致中心(例如，中央部分)处的第二导电栅极通孔627来提供从栅极流道621至相应栅极互连件625的馈送，这为栅极指610的第一段610A和第二段610B提供了对称的馈送。也可以为漏极侧(例如，针对漏极互连件635和漏极流道631)实施类似的配置。该方式保留了原始短栅极指长度和漏极指长度(例如，具有各个长度W的分离的段)，同时实现了期望的更高输出功率。在一些实施例中，使用与栅极互连件625相比可能更宽且具有更低电阻的栅极流道621可能不会显著增加栅极电阻，且可能有利地减小晶体管单元700的组合信号的相位差，而这可能降低晶体管装置600的输出功率。例如，在本发明的实施例中，当通过第二导电栅极通孔627将信号(例如，电流)传输到栅极互连件625时，在栅极互连件625的第一端645处接收的信号与在栅极互连件625的第二端646处接收的信号相比可以具有小于1度的相位差。在一些实施例中，相位差可以小于0.5度。
本发明以并联配置而不是如在常规装置中使用的串联配置增加了晶体管装置的指长度。然而，本发明达到与常规装置基本相同或更大的总栅极外围。因此，本文描述的实施例产生了期望的更高输出功率，但保留了常规装置的原始较短的单个栅极指长度。
使用这种技术，栅极指的栅极电阻(或漏极指的漏极电阻)以并联方式而不是串联方式增加，从而降低了总电阻并改善了高功率配置中的晶体管增益。
该技术具有与给栅极指的数量加倍类似的效果，但是不会导致管芯尺寸物理上太宽以致于不能容纳进封装中。其还减轻了与本文参考图4讨论的宽晶体管管芯相关联的相位变化问题。
本文描述的该实施例还减少了参考图5A-图5C描述的沿着增加的栅极指长度和漏极指长度(2W)的相位变化，返回到参考图2A-图2C描述的较短栅极长度(W)的原始相位增量，但是增加(例如，加倍)了输出电流。
尽管本文描述的实施例并入栅极互连件(参见，例如，图6B中的栅极互连件625和图6C中的漏极互连件635)，然而应理解，在一些实施例中，漏极/栅极流道可以在内部位置处直接连接到漏极/栅极指。图9A是示出在没有介于中间的互连件的情况下栅极指和漏极指在内部位置处被馈送的晶体管装置900的平面图。图9B是根据本发明的一些实施例的沿着线A-A'截取的图9A的截面。图9C是根据本发明的一些实施例的沿着线B-B'截取的图9A的截面。图9A-图9C中与本文所述类似的元件标以类似附图标记，且可以省略其重复说明。
如图9A-图9C中所示，在没有介于中间的互连件结构的情况下在中间位置处栅极流道621可以连接到栅极指610和/或漏极流道631可以连接到漏极指615。例如，参考图9B，栅极流道621可以在栅极指610之上延伸以经由导电栅极通孔627连接到栅极指610的内部位置929。在一些实施例中，内部位置929可以在栅极指610的中点处。在一些实施例中，内部位置929可以在距栅极指610的中点为栅极指610的长度的百分之十以内的距离处。在一些实施例中，内部位置929可以在距栅极指610的中点为栅极指610的长度的百分之二十以内的距离处。在一些实施例中，内部位置929可以在栅极指610的相对端之间的距离的三分之一和三分之二之间的距离处。
以类似的方式，如图9C中所示，漏极流道631可以在漏极指615之上延伸以经由导电通孔637连接到漏极指615的内部位置939。在一些实施例中，内部位置939可以在漏极指615的中点处。在一些实施例中，内部位置939可以在距漏极指615的中点为漏极指615的长度的百分之十以内的距离处。在一些实施例中，内部位置939可以在距漏极指615的中点为漏极指615的长度的百分之二十以内的距离处。在一些实施例中，内部位置939可以在漏极指615的相对端之间的距离的三分之一和三分之二之间的距离处。
尽管图9A示出了漏极指615和栅极指610在没有相应互连件的情况下分别直接连接到漏极流道631和栅极流道621，然而应理解其它配置也是可能的。例如，在一些实施例中，栅极流道621可以通过栅极互连件625的内部位置629连接到栅极指610，例如如图6B中所示，而漏极流道631可以在没有漏极互连件的情况下在内部位置939处连接到漏极指615，例如如图9C中所示。在一些实施例中，漏极流道631可以通过漏极互连件635的内部位置639连接到漏极指615，例如如图6C中所示，而栅极流道621可以在没有栅极互连件的情况下在内部位置929处连接到栅极指610，例如如图9B中所示。
使用互连件(例如，栅极互连件和/或漏极互连件)可以允许使用电阻比晶体管装置的固有指(例如，栅极指和/或漏极指)低的层。例如，在一些实施例中，互连件可以由金属层形成和/或可以具有比指大的尺寸。在一些实施例中，指可以由多晶硅制成。在一些技术中，用作互连件的附加金属层可能不可用。在一些实施例中，当附加的空间可用时，可以使用附加金属层。例如，如本文所讨论的，装置的源极区可以通过装置的背表面而不是顶表面来电连接。在这样的实施例中，到装置的栅极指的布线层可以在源极区的表面之上延伸，而不干扰到源极区的连接。
图10是分别耦接到栅极歧道220和漏极歧道240的栅极接合焊盘和漏极接合焊盘的平面图。如图10中所示，栅极接合焊盘可以被配置为电耦接到栅极歧道220。栅极接合焊盘可以用作要连接到栅极歧道220的输入接合线1020的接合表面。可以提供输入接合线1020以将栅极信号输入到本文描述的晶体管单元。类似地，漏极接合焊盘可以被配置为电耦接到漏极歧道240。漏极接合焊盘可以用作要连接到漏极歧道240的输出接合线1040的接合表面。可以提供输出接合线1040以从本文描述的各种晶体管单元的漏极区输出信号。尽管示出为与栅极歧道220分离，但是在一些实施例中，栅极接合焊盘和栅极歧道220可以是单个元件。也就是说，在一些实施例中，输入接合线1020可以直接耦接到栅极歧道220。类似地，在一些实施例中，漏极接合焊盘和漏极歧道240可以是单个元件，使得输出接合线1040可以直接耦接到漏极接合焊盘。
在图10中可以看出，利用本文描述的栅极/漏极流道和栅极/漏极互连件配置可以通过减少通过装置传播的信号的相移来改善现有装置的性能。在一些实施例中，图10中示出的改善的配置可以与现有管芯集成，同时最小化对制造过程的改动。
图11是示出根据本发明的一些实施例的利用多个栅极流道的晶体管装置的截面。在一些实施例中，附加的导体层(例如，栅极流道)可以以分支形式来使用，如图11中所示。在一些实施例中，分支可以是对称的。导体层的数量可以扩展以允许有更多的分支，这使得能够使用更短的指且同时产生相同期望的栅极外围。例如，如图11中所示，栅极指1110可以被分离为多个栅极指段1110A、1110B、1110C等。如本文参考图6B和图7所讨论的，栅极指段1110A、1110B、1110C可以彼此分离或可以集成。
栅极指1110可以进一步通过多个第一导电栅极通孔1128耦接到栅极互连件1125。在一些实施例中，栅极互连件1125可以在比栅极指1110高的水平处。在一些实施例中，栅极互连件1125可以在第一方向(例如，在Y方向)上具有比栅极指1110大的尺寸。栅极指1110可以与图6A-图6C的半导体结构690类似的方式连接到半导体结构1190。
栅极互连件1125还可以通过多个第二导电栅极通孔1127_1连接到第一栅极流道1121_1。第一栅极流道1121_1可以在比栅极互连件1125高的水平处。在一些实施例中，栅极流道1121_1可以在第一方向(例如，在Y方向)上具有比栅极互连件1125大的尺寸。在一些实施例中，栅极互连件1125可以是分段的。例如，栅极互连件1125可以分成多个(例如，4个)可以彼此物理隔离的段。栅极互连件1125的每个段可以通过放置在栅极互连件1125的段的内部位置处的多个第二导电栅极通孔1127_1之一连接到第一栅极流道1121_1。在一些实施例中，栅极互连件1125的段的内部位置可以是栅极互连件1125的段的中点。
第一栅极流道1121_1还可以通过多个第三导电栅极通孔1127_2连接到第二栅极流道1121_2。第二栅极流道1121_2可以在比第一栅极流道1121_1高的水平处。在一些实施例中，第二栅极流道1121_2可以在第一方向(例如，在Y方向)上具有比第一栅极流道1121_1大的尺寸。第二栅极流道1121_2还可以通过第四导电栅极通孔1127_3连接到第三栅极流道1121_3。第三栅极流道1121_3可以在比第二栅极流道1121_2高的水平处。在一些实施例中，第三栅极流道1121_3在第一方向(例如，在Y方向)上可以具有比第二栅极流道1121_2大的尺寸。以这种方式，可以构建具有三层栅极流道1121_1、1121_2、1121_3的装置。
在一些实施例中，每个栅极流道层可以通过位于其下方的相邻较低层的内部位置处的导电通孔连接到该相邻较低层。例如，第三栅极流道1121_3可以通过放置在第二栅极流道1121_2的内部位置处的第四导电栅极通孔1127_3连接到第二栅极流道1121_2。在一些实施例中，内部位置可以是第二栅极流道1121_2的中点。在一些实施例中，内部位置可以在距栅极流道层的中点为栅极流道层的长度的百分之十以内的距离处。在一些实施例中，内部位置可以在距栅极流道层的中点为栅极流道层的长度的百分之二十以内的距离处。在一些实施例中，内部位置可以在栅极流道层的第一端和第二端之间的距离的三分之一和三分之二之间的距离处。
如图11中所示，一些堆叠的栅极流道层可以是分段的。例如，第一栅极流道1121_1可以被分成可以彼此物理隔离的两个段。第一栅极流道1121_1的每个段可以通过放置在段的内部位置处的多个第三导电栅极通孔1127_2之一连接到第二栅极流道1121_2。在一些实施例中，第一栅极流道1121_1的段的内部位置是段的中点。在一些实施例中，第一栅极流道1121_1可以是单一层。此外，尽管图11示出了三个栅极流道1121_1、1121_2和1121_3，然而应理解可以提供更多或更少的栅极流道和/或层而不超出本发明的范围。
如图10中所示，输入信号可以经由连接到栅极接合焊盘的输入接合线被提供给晶体管单元。类似地，可以经由连接到漏极接合焊盘的输出接合线从晶体管单元输出漏极信号。在一些实施例中，栅极接合焊盘和/或漏极接合焊盘可以设置在栅极指和/或漏极指上。
图12A是示出根据本发明的一些实施例的晶体管装置1200的平面图，其中栅极指610的宽度增加并且栅极接合焊盘1220设置在栅极指610上。图12B是根据本发明的一些实施例的沿着线C-C'截取的图12A的截面。图12C是根据本发明的一些实施例的沿着线D-D'截取的图12A的截面。关于栅极指610、漏极指615和源极指605的许多元件类似于图6A、图6B和图6C中所示的元件。因此，将省略对其的进一步描述。
如图12A、图12B和图12C中所示，本发明的一些实施例可以提供重复地布置在半导体结构690上的多个晶体管单元700以形成晶体管管芯1215。应当理解，晶体管单元700可以由半导体结构690形成，半导体结构690诸如是图3A-图3C中所示的半导体结构(例如，LDMOS或HEMT晶体管单元)。晶体管单元700可以被布置为晶体管装置1200的部分以提供组合的输出信号。例如，多个晶体管单元700的相应栅极区、漏极区和源极区可以共同连接以提供并联耦接的多个晶体管。
晶体管装置1200还可以包括在第一方向(例如，在Y方向)上沿着半导体结构690上彼此间隔开的多个栅极指610。每个栅极指610可以在第二方向(例如，X方向)上具有宽度2W或超过常规晶体管装置的宽度的某个其它宽度。在一些实施例中，宽度2W可以是800微米。
栅极指610可以部署在半导体结构690上以分别与多个晶体管单元700的栅极区(例如，沟道)电接触。多个栅极指610可以将栅极信号提供给晶体管单元700中的相应晶体管单元。
在一些实施例中，晶体管装置1200还可以包括在第一方向(例如，Y方向)上布置在半导体结构690上的多个漏极指615。多个漏极指615中的每一个可以在第二方向(例如，X方向)上具有宽度2W，但本发明不限于此。多个漏极指615可以部署在半导体结构690上和/或中，以分别与多个晶体管单元700的漏极区电接触。漏极指615可以传导晶体管单元700中的相应晶体管单元的漏极信号。
栅极接合焊盘1220可以设置在多个栅极指610和漏极指615上。栅极接合焊盘1220可以在栅极指610和/或漏极指615上在第一方向(例如，Y方向)上延伸(例如，以与栅极指610和/或漏极指615相交)。一个或多个输入接合线1020可以接合到栅极接合焊盘1220。输入接合线1020可以向晶体管单元700的栅极提供输入信号(例如，栅极信号)。虽然图12A中仅示出了一个输入接合线1020，然而应理解在沿着栅极接合焊盘1220的不同位置处可以存在附加的输入接合线1020。输入接合线1020中的相应输入接合线可以在栅极指610和/或漏极指615中的一个或多个上延伸到栅极接合焊盘1220。
漏极接合焊盘1240可以设置在多个栅极指610和漏极指615上。漏极接合焊盘1240可以在栅极指610和/或漏极指615上在第一方向(例如，Y方向)上延伸(例如，以与栅极指610和/或漏极指615相交)。一个或多个输出接合线1040可以接合到漏极接合焊盘1240。输出接合线1040可以提供来自晶体管单元700的输出信号(例如，漏极信号)。虽然在图12A中仅示出了一个输出接合线1040，然而应理解沿着漏极接合焊盘1240的不同位置处可以存在附加的输出接合线1040。输出接合线1040中的相应输出接合线可以在栅极指610和/或漏极指615中的一个或多个上延伸以接合到漏极接合焊盘1240。在一些实施例中，栅极接合焊盘1220和/或漏极接合焊盘1240可以包含金属或其它高导电材料，包括例如铜、金和/或复合金属。
每个栅极指610可以通过多个第一导电栅极通孔628耦接到栅极互连件625。在一些实施例中，栅极互连件625可以(例如，在Z方向上)在半导体结构690上方在比栅极指610高的水平处。在一些实施例中，栅极互连件625可以在第一方向(例如，在Y方向)上具有比栅极指610大的尺寸。栅极互连件625可以通过第二导电栅极通孔1227连接到栅极接合焊盘1220。
在一些实施例中，将栅极接合焊盘1220连接到相应栅极互连件625的每个第二导电栅极通孔1227可以在栅极互连件625的内部位置629处连接到栅极互连件625。例如，栅极互连件625可以具有相对的第一和第二端645、646。在一些实施例中，第二导电栅极通孔627可以在栅极互连件625的内部位置629处连接到栅极互连件625，该内部位置629在第一端645和第二端646之间。在一些实施例中，内部位置629可以从栅极互连件625的第一端645和第二端646的中点偏移。在一些实施例中，内部位置629可以在距栅极互连件625的中点为栅极互连件625的长度的百分之二十以内的距离处。在一些实施例中，内部位置629可以在栅极互连件625的第一端645和第二端646之间的距离的三分之一和三分之二之间的距离处。
在一些实施例中，每个栅极指610可以由第一段610A和第二段610B组成。在一些实施例中，第一段610A和第二段610B可以共线地延伸。例如，对于具有宽度2W的栅极指610，第一段610A和第二段610B均可以具有宽度W，但本发明不限于此。在一些实施例中，第一段610A和第二段610B可以通过间隙物理地分离，如图12B中所示。例如，可以在第一段610A和第二段610B之间部署附加元件(例如，本文所讨论的绝缘和/或电介质层1230)。然而，本发明不限于此，并且应当理解，在其它实施例中，栅极指610可以不分成分离的第一和第二段610A、610B，例如如图7中所示。
每个漏极指615可以通过多个第一导电漏极通孔638耦接到相应的漏极互连件635。在一些实施例中，漏极互连件635可以在半导体结构690上方在比漏极指615高的水平处。在一些实施例中，漏极互连件635可以在半导体结构690上方在与栅极互连件625相同的水平处。在一些实施例中，漏极互连件635可以在半导体结构690上方在与栅极互连件625不同的水平处。在一些实施例中，漏极互连件635可以在第一方向(例如，在Y方向)上具有比漏极指615大的尺寸。
每个漏极互连件635可以通过相应的第二导电漏极通孔1237连接到漏极接合焊盘1240。与栅极接合焊盘1220一样，在一些实施例中，将漏极接合焊盘1240连接到相应漏极互连件635的第二导电漏极通孔1237可以在漏极互连件635的内部位置639处连接到漏极互连件635。将漏极接合焊盘1240连接到漏极互连件635的各种可能性类似于本文关于将栅极接合焊盘1220连接到栅极互连件625所讨论的那些，且为简洁起见不再重复其重复描述。
电介质层1230可以设置在栅极互连件625和/或漏极互连件635的上表面上。电介质层1230可以帮助将栅极互连件625与漏极接合焊盘1240绝缘和/或将漏极互连件635与栅极接合焊盘1220绝缘。第二导电栅极通孔1227可以穿透栅极接合焊盘1220和栅极互连件625之间的电介质层1230。第二导电漏极通孔1237可以穿透漏极接合焊盘1240和漏极互连件635之间的电介质层1230。电介质层1230可以包括例如热氧化层、氧化硅层、氮化硅、氮氧化硅或高k电介质层。
在一些实施例中，栅极接合焊盘1220可以靠近栅极互连件625的第一端645和第二端646的中点(例如，之间的中间位置)定位在栅极指610和/或栅极互连件625上。也就是说，栅极接合焊盘1220可以被布置为接近垂直于栅极互连件625的中点延伸的虚拟垂直线。在一些实施例中，栅极接合焊盘1220可以在距栅极互连件625的中点(例如，距垂直于中点的虚拟线)在水平方向上为栅极互连件625的长度的百分之十以内的距离内。在一些实施例中，栅极接合焊盘1220可以在距栅极互连件625的中点(例如，距垂直于中点的虚拟线)在水平方向上为栅极互连件625的长度的百分之二十以内的距离处。
类似地，在一些实施例中，漏极接合焊盘1240可以靠近漏极互连件635的中点(例如，之间的中间位置)定位在漏极指615和/或漏极互连件635上。也就是说，漏极接合焊盘1240可以被布置为接近垂直于漏极互连件635的中点延伸的虚拟垂直线。在一些实施例中，漏极接合焊盘1240可以在距漏极互连件635的中点(例如，距垂直于中点的虚拟线)在水平方向上为漏极互连件635的长度的百分之十以内的距离内。在一些实施例中，漏极接合焊盘1240可以在距漏极互连件635的中点(例如，距垂直于中点的虚拟线)在水平方向上为漏极互连件635的长度的百分之二十以内的距离处。在一些实施例中，栅极接合焊盘1220和漏极接合焊盘1240可以分离小于200微米。在一些实施例中，栅极接合焊盘1220和漏极接合焊盘1240可以分离小于100微米。
例如，栅极和/或漏极指610、615的长度可以是360微米。如果栅极接合焊盘1220位于栅极指610的中点(例如，180微米)的20％以内，则栅极接合焊盘1220可以距栅极指610的中点为36微米。类似地，如果漏极接合焊盘1240位于漏极指615的中点(例如，180微米)的20％以内，则漏极接合焊盘1240可以距漏极指615的中点为36微米。因此，栅极接合焊盘1220和漏极接合焊盘1240可以分离72微米。栅极接合焊盘1220和漏极接合焊盘1240的这些距离和放置仅是示例，并且本文描述的实施例不限于此。
隔离材料1260可以在栅极接合焊盘1220和漏极接合焊盘1240之间的区域上放置在晶体管装置的晶体管管芯1215的表面上。如图12A中所示，输入接合线1020可以耦接到栅极接合焊盘1220并且输出接合线1040可以耦接到漏极接合焊盘1240。因为输入接合线1020和输出接合线1040接近，所以可能在不存在隔离材料1260的情况下在输入接合线1020和输出接合线1040之间形成电互连(例如，电容和/或磁耦合)。隔离材料1260可以减少和/或防止这种电容和/或磁耦合。在例如Trang等人于2018年12月4日提交的名为“PACKAGEDTRANSISTOR DEVICES WITH INPUT-OUTPUT ISOLATION AND METHODS OF FORMINGPACKAGED TRANSISTOR DEVICES WITH INPUT-OUTPUT ISOLATION”的美国专利申请序列号No.16/208,821中讨论了在输入接合线和输出接合线之间使用隔离材料，该美国专利申请的全部内容通过引用并入本文。
隔离材料1260可以在第一方向(例如，Y方向)上延伸，该第一方向基本上垂直于分别连接到栅极接合焊盘1220和/或漏极接合焊盘1240的输入接合线1020和/或输出接合线1040。在图12A-图12C中，包括隔离材料1260的示例形状仅用于参考，并且具体尺寸(例如，高度、长度或宽度)可以不同。例如，在图12B和图12C中，隔离材料1260的高度旨在显示隔离材料1260的放置。在一些实施例中，隔离材料的高度可以延伸到至少与输入接合线1020和/或输出接合线1040的部分一样高的高度(即，在晶体管管芯1215上方在Z方向上的距离)。
在一些实施例中，隔离材料1260可以包括金属、导电金属氮化物、导电金属氧化物或以上材料的组合。例如，隔离材料1260可以包括钨(W)、氮化钨(WN)、金(Au)、银(Ag)、铜(Cu)、铝(Al)、氮化铝钛(TiAlN)、铱(Ir)、铂(Pt)、钯(Pd)、钌(Ru)、锆(Zr)、铑(Rh)、镍(Ni)、钴(Co)、铬(Cr)、锡(Sn)、锌(Zn)、氧化铟锡(ITO)、以上金属的合金或以上金属的组合。在一些实施例中，隔离材料1260可以包括镀有和/或涂覆有导电材料(例如，金属或含金属物质)的非导电材料。
虽然隔离材料1260可以是导电隔离材料，但本发明不限于此。在一些实施例中，隔离材料1260可以包括能够吸收微波和/或RF发射的电介质材料。在一些实施例中，隔离材料1260可以由有损电介质形成。有损电介质可以被配置为吸收和/或减少电磁波，诸如在输入接合线和输出接合线1020、1040之间形成耦合的电磁波。可以用作隔离材料1260中的材料的有损电介质可以包括损耗角正切大于0.1的有损电介质。损耗角正切，也称为tanδ，是介电常数的实部和虚部之间的比率。在一些实施例中，用作隔离材料1260的有损电介质的损耗角正切可以基于晶体管装置1200的工作频率。有损电介质的示例可以包括包含碳的电介质。
在一些实施例中，隔离材料1260可以包括磁性材料，诸如例如铁氧体和/或镍。
使用隔离材料1260可以允许栅极接合焊盘1220和漏极接合焊盘1240彼此相对靠近地放置，而没有降低晶体管装置1200的效率的电容和/或磁耦合。通过将栅极接合焊盘1220放置得更靠近晶体管装置的中心，可以在栅极接合焊盘1220处提供的栅极信号与栅极互连件625的内部位置629之间进行连接，而无需使用(或使用较小的一个)栅极流道，诸如图6A和图6B中所示的栅极流道621。类似地，通过将漏极接合焊盘1240放置得更靠近晶体管装置的中心，可以在从漏极接合焊盘1240输出的漏极信号与漏极互连件635的内部位置639之间进行连接，而无需使用(或使用较小的一个)漏极流道，诸如图6A和图6C中所示的漏极流道631。
图12B示出了示例实施例，其中沿着栅极指610的长度在栅极互连件625和栅极指610之间连接多个第一导电栅极通孔628。在一些实施例中，排他地和/或主要在栅极指610的边缘部分处提供栅极互连件625和栅极指610之间的连接可能是有益的。图12D和图12E分别示出了根据本发明的一些实施例的沿着线C-C'和D-D'截取的图12A的另一个示例实施例的截面，其中栅极指610被边缘馈送。在Trang等人的于2019年4月4日提交的名为“IMPROVEDDRAIN AND/OR GATE INTERCONNECT AND FINGER STRUCTURE”的美国专利申请序列号16/375,398中讨论了使用边缘馈送的栅极指和/或漏极指的益处，该美国专利申请的全部内容通过引用并入本文。在一些实施例中，栅极指610可以在栅极指610的边缘部分处接收栅极信号(例如，在栅极指610的中央部分中没有第一导电栅极通孔628)，如图12D中所示，而漏极指615以在漏极指615的中央部分有导电通孔638的方式来实现，如图12E中所示。因此，在一些实施例中，栅极指610可以被边缘馈送且漏极指615可以被内部馈送。图12D和图12E中所示的配置可以进一步改善晶体管装置1200的效率。尽管图12D中的第一导电栅极通孔628被示出为在栅极指610的最外边缘处，然而应理解本发明不限于此。在一些实施例中，栅极指610可以具有相对的边缘654、656，并且导电通孔可以与栅极指610的相对边缘相邻和/或可以从栅极指610的相对边缘(例如，最外边缘)偏移。例如，栅极互连件625和栅极指610之间的第一导电栅极通孔628可以在从第一相对边缘654偏移的第一位置处连接到栅极指610，且栅极互连件625和栅极指610之间的第二导电通孔可以在以第二偏移从栅极指610的第二相对边缘656偏移的第二位置处连接到栅极指610。在一些实施例中，第一导电栅极通孔628和/或第二导电通孔可以以第一和第二偏移从栅极指610的相应相对边缘654、656偏移，第一和第二偏移在距栅极指610的最近相对边缘654、656为(例如，在X方向上)栅极指的宽度的三分之一以内。如本文所使用的那样，栅极指610的宽度(例如，用于相关联的晶体管单元的栅极的宽度)是栅极指610(例如，在X方向上)的相对边缘654、656之间的距离，其不包括第一段610A、第二段610B之间的间隙。在一些实施例中，栅极指610的宽度可以是第一段610A的宽度和第二段610B的宽度之和。在一些实施例中，第一导电栅极通孔628和/或第二导电通孔可以以第一和第二偏移从栅极指610的相应相对边缘654、656偏移，第一和第二偏移在距栅极指610的最近相对边缘654、656为(例如，在X方向上)栅极指610的宽度的四分之一以内。应理解，距边缘654、656的第一偏移和第二偏移可以具有彼此不同的值(例如，一个偏移可以比另一个偏移大)。在一些实施例中，第一和第二偏移可以基本上为零，意味着导电通孔放置在栅极指610的最外边缘处。
尽管图12D和图12E示出了栅极指610被边缘馈送的示例，但是本发明不限于此。图12F和图12G示出了根据本发明的一些实施例的分别沿着线C-C'和D-D'截取的图12A的另一个示例实施例的截面，其中漏极指615被边缘馈送。图12F和图12G的示例实施例与图12D和图12E的示例实施例类似，除了如图12G中所示漏极指615可以在漏极指615的边缘部分处输出漏极信号(例如，在没有漏极指615的中央部分中的导电通孔638的情况下)而如图12F中所示栅极指610被实施为在栅极指610的中央部分中有第一导电栅极通孔628以外。因此，在一些实施例中，漏极指615可以被边缘馈送且栅极指610可以被内部馈送。
如参考图12A-图12G讨论的，隔离材料1260可以采取多种形式。图13A是根据本发明的封装晶体管装置1300的透视图，该封装晶体管装置1300利用隔离材料1260来减小输入接合线1020和输出接合线1040之间的耦合效应。图13B是沿着线E-E'截取的封装晶体管装置1300的示意性截面图，并入了图13A的实施例中所示的隔离材料1260。
图13A的封装晶体管装置1300可以并入图12A-图12G中所示的晶体管管芯1215。如图13A中所示，封装晶体管装置1300可以包括经由接合线1332耦接到电容器1336的第一端子的输入引线1314，并且电容器1336的第一端子可以经由输入接合线1020耦接到晶体管管芯1315。输入接合线1020可以耦接到晶体管管芯1215的表面上的栅极接合焊盘1220。在一些实施例中，接合线1332、电容器1336和输入接合线1020可以形成输入匹配电路，然而本文描述的实施例不限于此。在一些实施例中，输入接合线1020可以直接耦接到输入引线1314，或者在其间具有其它和/或附加电路元件。
晶体管管芯1215还可以经由输出接合线1040耦接到电容器1322的第一端子并且经由接合线1338耦接到输出引线1318。输出接合线1040可以耦接到晶体管管芯1215的表面上的漏极接合焊盘1240。在一些实施例中，接合线1338、电容器1322和输出接合线1040可以形成输出匹配电路，然而本文描述的实施例不限于此。在一些实施例中，输出接合线1040可以直接耦接到输出引线1318，或者在其间具有其它和/或附加电路元件。接合线1332、输入接合线1020、输出接合线1040和/或接合线1338中的至少一个可以在晶体管管芯1215的顶表面上方延伸。
参考图13A和图13B，本发明的实施例可以在耦接到晶体管管芯1215的栅极接合焊盘1220的输入接合线1020与耦接到晶体管管芯1215的漏极接合焊盘1240的输出接合线1040之间插入隔离材料1260。隔离材料1260可以在晶体管管芯1215的顶表面上延伸，并且隔离材料1260的至少一部分可以物理地位于输入接合线1020和输出接合线1040之间(例如，在晶体管管芯1215上方)。如本文所使用的，当从第二元件的一部分到第三元件的一部分的直线将与第一元件相交时，第一元件物理上位于第二元件和第三元件之间。
在一些实施例中，隔离材料1260可以在第一方向上延伸，该第一方向与连接到栅极接合焊盘1220的输入接合线1020和/或连接到漏极接合焊盘1240的输出接合线1040基本上正交。隔离材料1260可以减少(一个或多个)输入接合线1020和(一个或多个)输出接合线1040之间的电容和/或磁耦合。在一些实施例中，隔离材料1260可以被配置为提供输入接合线1020和输出接合线1040之间的电磁屏蔽。
在一些实施例中，隔离材料1260可以由导电材料构成，从而形成导电隔离材料1260。导电隔离材料1260可以耦接到参考电压源(例如，地)。例如，导电隔离材料1260可以耦接到接地导电法兰(flange)、封装晶体管装置1300的基座上的接地焊盘和/或封装晶体管装置1300的能够提供接地信号的其它元件。
在一些实施例中，导电隔离材料1260可以耦接到设置在晶体管管芯1215的顶表面上的焊盘或其它连接元件。焊盘可以经由晶体管管芯1215的内部连接而连接到参考信号(例如，地)。在一些实施例中，可以提供导电隔离材料1260以使其电浮置而不是耦接到地。
例如，参考图13B，隔离材料1260可以耦接到晶体管管芯1215上的基座隔离段1320。在一些实施例中，基座隔离段1320可以是接合线。在一些实施例中，基座隔离段1320可以连接到晶体管管芯1215的一侧的基座和/或衬底，可以在晶体管管芯1215上方在晶体管管芯1215上延伸，以及可以连接到晶体管管芯1215的第二侧的基座和/或衬底。基座隔离段1320的至少一侧可以连接到参考信号(例如，接地信号)。然而，本发明不限于此。在一些实施例中，基座隔离段1320可以连接到晶体管管芯1215的表面上的焊盘，其中焊盘经由晶体管管芯1215的内部连接和/或外部连接进一步连接到参考信号(例如，地)。例如，在一些实施例中，基座隔离段1320可以共同耦接到晶体管管芯1215的源极区，该源极区也可以耦接到地。
虽然隔离材料1260可以是导电隔离材料，但本发明不限于此。在一些实施例中，隔离材料1260可以包括能够吸收微波和/或RF发射的电介质材料。在一些实施例中，隔离材料1260可以由有损电介质和/或磁性材料形成。
图14A是示出根据本发明的进一步实施例的隔离材料1260的示意性截面图。如图14A中所示，隔离材料1260可以由一个或多个隔离段1410组成。在一些实施例中，隔离段1410可以在远离晶体管管芯1215的顶表面的方向上(例如，在垂直方向上)延伸。在一些实施例中，隔离段1410可以在基本上垂直于晶体管管芯1215的顶表面的方向上延伸。应当理解，图14A中所示的隔离材料1260可以以与图13A的封装晶体管装置类似的方式相对于封装晶体管装置的其它元件部署在晶体管管芯1215上，其它元件诸如是输入接合线1020和输出接合线1040。也就是说，隔离材料1260的隔离段1410可以在晶体管管芯1215上方部署在输入接合线1020和输出接合线1040之间。
在一些实施例中，隔离段1410可以包括金属、导电金属氮化物、导电金属氧化物或以上材料的组合。例如，隔离段1410可以包括钨(W)、氮化钨(WN)、金(Au)、银(Ag)、铜(Cu)、铝(Al)、氮化铝钛(TiAlN)、铱(Ir)、铂(Pt)、钯(Pd)、钌(Ru)、锆(Zr)、铑(Rh)、镍(Ni)、钴(Co)、铬(Cr)、锡(Sn)、锌(Zn)、氧化铟锡(ITO)、以上金属的合金或以上金属的组合。在一些实施例中，隔离段1410可以包括有损电介质和/或磁性材料。
在一些实施例中，隔离段1410可以形成在基座隔离段1420上，然而本发明不限于此。在一些实施例中，基座隔离段1420可以连接到晶体管管芯1215的一侧的基座和/或衬底，可以在晶体管管芯1215上方在晶体管管芯1215上延伸，和/或可以连接到晶体管管芯1215的第二侧的基座和/或衬底。在一些实施例中，基座隔离段1420可以是多个接合线之一。
尽管图14A示出了连接到基座和/或衬底的基座隔离段1420，但是本发明不限于此。在一些实施例中，晶体管管芯1215可以在其表面上具有通过晶体管管芯1215的内部或外部连接(例如，至衬底的)连接到参考信号(例如，地)的焊盘和/或其它连接元件。图14B示出了晶体管管芯1215在晶体管管芯1215的顶表面上具有接地焊盘1482的实施例。在一些实施例中，基座隔离段1420可以连接到晶体管管芯1215的表面上的接地焊盘1482。在一些实施例中，基座隔离段1420的至少一个端部可以连接到参考信号(例如，接地信号)。在一些实施例中，基座隔离段1420可以是接合线。在一些实施例中，基座隔离段1420可以是形成在晶体管管芯1215的顶表面上的金属迹线和/或段。
尽管图13A-图14B示出了使用金属壁和/或其它垂直延伸结构作为隔离材料1260，但是应当理解，在不偏离本发明的情况下可以使用隔离材料1260的其它配置。例如，在一些实施例中，隔离材料1260可以由网形成，诸如由金属网形成。在一些实施例中，隔离材料1260可以由单独的隔离接合线形成。图15A是示出根据本发明的一些实施例的并入隔离接合线1510的隔离材料1260的配置的截面图。
参考图15A，隔离材料1260可以由多个隔离接合线1510组成，隔离接合线1510可以连接到参考电压源(例如，接地信号)。应理解，图15A中所示的隔离材料1260可以以与图13A的封装晶体管装置类似的方式相对于封装晶体管装置的其它元件部署在晶体管管芯1215上，其它元件诸如是输入接合线1020和输出接合线1040。在一些实施例中，隔离材料1260的隔离接合线1510可以在第一方向上从晶体管管芯1215的第一侧延伸到晶体管管芯1215的第二侧，第一方向与输入接合线1020和输出接合线1040延伸的方向正交。隔离接合线1510中的至少一个的一部分可以物理上位于输入接合线1020和输出接合线1040之间(例如，在晶体管管芯1215上方)。
在一些实施例中，隔离接合线1510可以在晶体管管芯1215的第一侧连接到其上布置有晶体管管芯1215的基座和/或衬底，可以在晶体管管芯1215上方的一高度处在晶体管管芯1215上延伸，和/或可以在晶体管管芯1215的第二侧连接到基座和/或衬底。在一些实施例中，多个隔离接合线1510中的各个隔离接合线的部分可以彼此重叠(例如，在水平和/或垂直方向上)，然而本发明不限于此。
尽管图15A示出了连接到基座和/或衬底的隔离接合线1510，然而本发明不限于此。在一些实施例中，晶体管管芯1215可以在其表面上具有通过晶体管管芯1215的内部或外部连接(例如，至衬底)连接到参考信号(例如，地)的焊盘和/或其它连接元件。图15B示出了根据本发明的进一步实施例的多个隔离接合线1510连接到一个或多个接地焊盘1582的实施例。在一些实施例中，多个隔离接合线1510可以连接到晶体管管芯1215的表面上、诸如顶表面或侧表面上的接地焊盘1582。
图16A是示出根据本发明的进一步实施例的并入隔离接合线1610的隔离材料1260的配置的截面图。参考图16A，隔离材料1260可以由可以连接到参考电压源(例如，接地信号)的多个隔离接合线1610组成。隔离材料1260的隔离接合线1610可以在第一方向上从晶体管管芯1215的第一侧延伸到晶体管管芯1215的第二侧。在一些实施例中，隔离材料1260的隔离接合线1610可以在第一方向上从晶体管管芯1215的第一侧延伸到晶体管管芯1215的第二侧，该第一方向与输入接合线1020和输出接合线1040延伸的方向正交。隔离接合线1610中的至少一个的一部分可以部署在输入接合线1020和输出接合线1040之间(例如，在晶体管管芯1215上方)。
在一些实施例中，隔离接合线1610可以在晶体管管芯1215的第一侧连接到其上布置有晶体管管芯1215的基座和/或衬底，可以在晶体管管芯1215上方的一高度处在晶体管管芯1215上延伸，和/或可以在晶体管管芯1215的第二侧连接到基座和/或衬底。在一些实施例中，多个隔离接合线1610中的第一个可以在比多个隔离接合线1610中的第二个高的(例如，更远离晶体管管芯1215的)水平处延伸。在一些实施例中，多个隔离接合线1610中的各个隔离接合线的部分可以基本上彼此平行地延伸，然而本发明不限于此。在一些实施例中，隔离接合线1610中的各隔离接合线可能在垂直方向上重叠但是可能不在水平方向上重叠。
尽管图16A示出了连接到基座和/或衬底的隔离接合线1610，然而本发明不限于此。图16B示出了多个隔离接合线1610连接到一个或多个接地焊盘1682的实施例。在一些实施例中，晶体管管芯1215可以在其表面上具有通过晶体管管芯1215的内部或外部连接(例如，至衬底)连接到参考信号(例如，地)的接地焊盘1682和/或其它连接元件。在一些实施例中，多个隔离接合线1610可以连接到晶体管管芯1215的表面、诸如顶表面或侧表面上的接地焊盘1682。
如文本所讨论的，栅极接合焊盘和/或漏极接合焊盘可以部署在栅极指和/或漏极指上以减少用于耦接到其的接合线之间的电容和/或磁耦合的量。如图12A-图12G中所示，当在栅极接合焊盘1220和栅极互连件625之间直接设置导电通孔(例如，第二导电栅极通孔1227)时，第二导电栅极通孔1227连接到栅极互连件625的内部位置629可以从栅极互连件625的中点偏移。类似地，当在漏极接合焊盘1240和漏极互连件635之间直接设置导电通孔(例如，第二导电漏极通孔1237)时，第二导电漏极通孔1237连接到漏极互连件635的内部位置639可以从漏极互连件635的中点偏移。在一些实施例中，该偏移可以源于其间部署有隔离材料1260的栅极接合焊盘1220和漏极接合焊盘1240之间的间隔。
在一些实施例中，对第二导电漏极/栅极通孔提供偏移从而将第二导电漏极/栅极通孔更紧密地连接到相应栅极/漏极互连件的中点可能是有益的。图17A是示出根据本发明的一些实施例的晶体管装置1700的平面图，其中栅极指610的宽度增加且栅极接合焊盘1220用多段导电栅极通孔1720设置在栅极指610上。图17B是根据本发明的一些实施例的沿着线F-F'截取的图17A的截面。图17C是根据本发明的一些实施例的沿着线G-G'截取的图17A的截面。关于栅极指610、漏极指615和源极指605的许多元素与图6A-图6C和图12A-图12C中所示的类似。因此，将省略其进一步描述。
参考图17A-图17C，栅极接合焊盘1220可以设置在多个栅极指610和漏极指615上。栅极接合焊盘1220可以在栅极指610和/或漏极指615上在第一方向(例如，Y方向)上延伸(例如，以与栅极指610和/或漏极指615相交)。一个或多个输入接合线1020可以接合到栅极接合焊盘。输入接合线1020可以向晶体管单元700的栅极提供输入信号(例如，栅极信号)。尽管图17A中示出了仅一个输入接合线1020，然而应理解，在沿着栅极接合焊盘1220的不同位置处可以存在附加的输入接合线1020。输入接合线1020中的各输入接合线可以在一个或多个栅极指610和/或漏极指615上延伸至栅极接合焊盘1220。
漏极接合焊盘1240可以设置在多个栅极指610和漏极指615上。漏极接合焊盘1240可以在栅极指610和/或漏极指615上在第一方向(例如，Y方向)上延伸(例如，以与栅极指610和/或漏极指615相交)。一个或多个输出接合线1040可以接合到漏极接合焊盘。输出接合线1040可以提供来自晶体管单元700的输出信号(例如，漏极信号)。尽管图17A中仅示出了一个输出接合线1040，然而应理解，在沿着漏极接合焊盘1240的不同位置处可以存在附加的输出接合线1040。输出接合线1040中的各输出接合线可以在一个或多个栅极指610和/或漏极指615上延伸以接合到漏极接合焊盘1240。在一些实施例中，栅极接合焊盘1220和/或漏极接合焊盘1240可以包含金属或其它高导电材料，包括例如铜、金和/或复合金属。
参考图17A和图17B，每个栅极指610可以通过多个第一导电栅极通孔628耦接到栅极互连件625。在一些实施例中，栅极互连件625可以在半导体结构690上方(例如，在Z方向上)在比栅极指610高的水平处。在一些实施例中，栅极互连件625可以在第一方向(例如，在Y方向)上具有比栅极指610大的尺寸。栅极互连件625可以通过多段导电栅极通孔1720连接到栅极接合焊盘1220。
多段导电栅极通孔1720可以包括在栅极接合焊盘1220和栅极互连件625之间提供连接的多个段。多个段可以包括例如第一竖直栅极通孔段1722、第一水平栅极通孔段1724和第二竖直栅极通孔段1726。例如，第一竖直栅极通孔段1722可以耦接到栅极接合焊盘1220并且在晶体管管芯1215的表面下方竖直地延伸。第一水平栅极通孔段1724可以耦接到第一竖直栅极通孔段1722并且可以在电介质层1230内大体上在第二方向(例如，X方向)上延伸到栅极互连件625的中点上方的点。第二竖直栅极通孔段1726可以耦接到第一水平栅极通孔段1724并且可以竖直地延伸以在栅极互连件625的内部位置629处与栅极互连件625耦接。
应当理解，术语“水平”和“竖直”不要求段严格地在水平或竖直方向上延伸。相反，竖直段(例如，第一竖直栅极通孔段1722和/或第二竖直栅极通孔段1726)可以大体上从第一位置延伸到在第三方向(例如，Z方向)上远离第一位置的第二位置。类似地，水平段(例如，第一栅极通孔水平段1724)可以大体上从第一位置延伸到在第一和/或第二方向(例如，Y方向和/或X方向)上远离第一位置的第二位置。
在一些实施例中，将栅极接合焊盘1220连接到相应栅极互连件625的每个多段导电栅极通孔1720可以在栅极互连件625的内部位置629处连接到栅极互连件625。例如，栅极互连件625可以具有相对的第一和第二端645、646。在一些实施例中，第二导电栅极通孔627可以在第一端645和第二端646之间的栅极互连件625的内部位置629处连接到栅极互连件625。在一些实施例中，内部位置629可以从栅极互连件625的第一端645和第二端646的中点偏移。在一些实施例中，内部位置629可以在距栅极互连件625的中点为栅极互连件625的长度的百分之二十以内的距离处。在一些实施例中，内部位置629可以在栅极互连件625的第一端645和第二端646之间的距离的三分之一和三分之二之间的距离处。
类似地，参考图17A和图17C，每个漏极指615可以通过多个第一导电漏极通孔638耦接到漏极互连件635。在一些实施例中，漏极互连件635可以在半导体结构690上方(例如，在Z方向上)在比漏极指615高的水平处。在一些实施例中，漏极互连件635可以在第一方向(例如，在Y方向)上具有比漏极指615大的尺寸。漏极互连件635可以通过多段导电漏极通孔1730连接到漏极接合焊盘1240。
多段导电漏极通孔1730可以包括在漏极接合焊盘1240和漏极互连件635之间提供连接的多个段。多个段可以包括例如第一竖直漏极通孔段1732、第一水平漏极通孔段1734和第二竖直漏极通孔段1736。例如，第一竖直漏极通孔段1732可以耦接到漏极接合焊盘1240并且可以在晶体管管芯1215的表面下方竖直地延伸。第一水平漏极通孔段1734可以耦接到第一竖直漏极通孔段1732并且可以在电介质层1230内大体上在第二方向(例如，X方向)上延伸到漏极互连件635的中点上方的点。第二竖直漏极通孔段1736可以耦接到第一水平漏极通孔段1734并且可以竖直地延伸以在漏极互连件635的内部位置639处与漏极互连件635耦接。
在一些实施例中，将漏极接合焊盘1240连接到相应漏极互连件635的每个多段导电漏极通孔1730可以在漏极互连件635的内部位置639处连接到漏极互连件635。漏极互连件635的内部位置639可以与本文关于栅极互连件625的内部位置629所讨论相类似地定位在漏极互连件的相对端之间。
尽管多段导电栅极通孔1720和多段导电漏极通孔1730以三个段示出，但是应当理解，在不偏离本发明的情况下，可以使用与图17B和图17C中所示不同配置中的不同数量的段。一般而言，多段导电栅极通孔1720和多段导电漏极通孔1730旨在包括被配置为从互连件(例如，栅极和/或漏极互连件)的内部位置和/或指(例如，栅极指和/或漏极指)向接合焊盘(例如，栅极接合焊盘1120和/或漏极接合焊盘1240)传送信号的任何导电通孔，该导电通孔在水平方向上从互连件上的内部位置和/或指偏移。
如本文参考图12D-图12G所讨论的，栅极指610和/或漏极指615可以被配置为边缘馈送。图17D和图17E示出了根据本发明的一些实施例的分别沿着线F-F'和G-G'截取的图17A的另一个示例实施例的截面，其并入多段导电栅极通孔1720，其中栅极指610被边缘馈送。图17F和图17G示出了根据本发明的一些实施例的分别沿着线F-F'和G-G'截取的图17A的另一个示例实施例的截面，其并入多段导电漏极通孔1730，其中漏极指615被边缘馈送。
如图17D-图17G中所示，晶体管装置1700可以以本文参考图12D-图12G所讨论的方式并入边缘馈送的栅极指610和内部馈送的漏极指615(参见图17D、图17E)或内部馈送的栅极指610和边缘馈送的漏极指615(参见图17F、图17G)。使用边缘馈送的栅极指610或边缘馈送的漏极指615可以改善晶体管装置1700的功率效率。
尽管图12A-图17G示出了其中栅极接合焊盘1220和漏极接合焊盘1240两者都在栅极指610和漏极指615上延伸的实施例，但是对于本领域技术人员而言清楚的是，其它实施例也是可能的。图18A是示出根据本发明的一些实施例的晶体管装置1800的平面图，其中栅极接合焊盘1220在栅极指和漏极指610、615上延伸并且漏极接合焊盘1240不在栅极指和漏极指610、615上延伸。图18B是根据本发明的一些实施例的沿着线H-H'截取的图18A的截面。图18C是根据本发明的一些实施例的沿着线I-I'截取的图18A的截面。由于图18A-图18C的元素并入本文讨论的元素，因此对图18A-图18C的描述将聚焦于与之前实施例的不同之处。
参考图18A和图18B，晶体管装置1800的晶体管单元700的栅极可以并入如下栅极配置，其中栅极接合焊盘1220可以设置在多个栅极指610和漏极指615上。栅极接合焊盘1220可以在栅极指610和/或漏极指615上延伸(例如，以与栅极指610和/或漏极指615相交)。一个或多个输入接合线1020可以接合到栅极接合焊盘1220。输入接合线1020可以向晶体管单元700的栅极提供输入信号(例如，栅极信号)。虽然图18A中仅示出了一个输入接合线1020，但是应理解，沿着栅极接合焊盘1220的不同位置处可以存在附加的输入接合线1020。输入接合线1020中的各个输入接合线可以在栅极指610和/或漏极指615中的一个或多个上延伸到栅极接合焊盘1220。
每个栅极指610可以通过多个第一导电栅极通孔628耦接到栅极互连件625。在一些实施例中，栅极互连件625可以在半导体结构690上方(例如，在Z方向上)在比栅极指610高的水平处。在一些实施例中，栅极互连件625可以在第一方向(例如，在Y方向)上具有比栅极指610大的尺寸。栅极互连件625可以通过第二导电栅极通孔1227连接到栅极接合焊盘1220。
在一些实施例中，将栅极接合焊盘1220连接到相应栅极互连件625的每个第二导电栅极通孔1227可以在栅极互连件625的内部位置629处连接到栅极互连件625。例如，栅极互连件625可以具有相对的第一和第二端645、646。在一些实施例中，第二导电栅极通孔1227可以在栅极互连件625的内部位置629处连接到栅极互连件625，该内部位置629在第一端645和第二端646之间。在一些实施例中，内部位置629可以从栅极互连件625的第一端645和第二端646的中点偏移。第二导电栅极通孔1227可以例如如本文参考图12A-图12G所述地被耦接。
参考图18A和图18C，晶体管装置1800的晶体管单元700可以并入如下漏极配置，其中漏极接合焊盘1240不在多个栅极指610和漏极指615上延伸。漏极接合焊盘1240可以在第一方向(例如，Y方向)上与栅极指610和漏极指615相邻地延伸。一个或多个输出接合线1040可以接合到漏极接合焊盘1240。输出接合线1040可以提供来自晶体管单元700的输出信号(例如，漏极信号)。尽管图18A中仅示出了一个输出接合线1040，但是应理解，沿着漏极接合焊盘1240的不同位置处可以存在附加的输出接合线1040。
每个漏极指615可以通过多个第一导电漏极通孔638耦接到相应的漏极互连件635。在一些实施例中，漏极互连件635可以在半导体结构690上方在比漏极指615高的水平处。在一些实施例中，漏极互连件635可以在半导体结构690上方在与栅极互连件625相同的水平处。在一些实施例中，漏极互连件635可以在半导体结构690上方在与栅极互连件625不同的水平处。在一些实施例中，漏极互连件635可以在第一方向(例如，在Y方向)上具有比漏极指615大的尺寸。
每个漏极互连件635可以通过在漏极互连件635的内部位置639处的相应第二导电漏极通孔637连接到相应的漏极流道631。在一些实施例中，漏极流道631可以在半导体结构690上方在比漏极互连件635高的水平处。在一些实施例中，漏极流道631可以在第一方向(例如，在Y方向)上具有比漏极互连件635大的尺寸。在一些实施例中，漏极流道631可以包含金属或其它高导电材料，包括例如铜、金和/或复合金属。漏极流道631可以连接到漏极接合焊盘1240。漏极接合焊盘1240可以提供多个晶体管单元700的漏极信号。
尽管在图18A中漏极流道631被示出为直接连接到漏极接合焊盘1240，但是应理解附加的实施例是可能的。例如，漏极接合焊盘1240可以连接到漏极芯轴(mandrel)，诸如图6A和图6C中的漏极歧道640，且漏极歧道640可以连接到漏极流道631。
隔离材料1260可以在栅极接合焊盘1220和漏极接合焊盘1240之间的区域上被放置在晶体管装置的晶体管管芯1215的表面上。如图18A中所示，即使输入接合线1020和输出接合线1040相隔比之前实施例中大的距离，使用隔离材料仍然可以帮助防止和/或减少在输入接合线1020和输出接合线1040之间的电容和/或磁耦合。隔离材料1260可以以本文描述的任何配置来配置，且省略对其重复描述。
关于图18A-图18C的栅极配置，第二导电栅极通孔1227用于在栅极互连件625的内部位置629处将栅极接合焊盘1220连接到栅极互连件625。如图18B中所示，第二导电栅极通孔1227可以耦接到从栅极互连件625的中点偏移的内部位置629。在一些实施例中，可以利用多段导电通孔在更靠近栅极互连件的中点的内部位置629处连接到栅极互连件625。
例如，图19A-图19C示出了本发明的实施例，该实施例类似于图18A-图18C的实施例，但使用多段导电栅极通孔1720。图19A是示出根据本发明的一些实施例的晶体管装置的平面图，其中用多段导电栅极通孔1720在栅极指和漏极指610、615上设置栅极接合焊盘1220并且漏极接合焊盘1240不在栅极指和漏极指610、615上延伸。图19B是根据本发明的一些实施例的沿着线J-J'截取的图19A的截面。图19C是根据本发明的一些实施例的沿着线K-K'截取的图19A的截面。由于图19A-图19C的元素并入本文讨论的元素，因此图19A-图19C的描述将聚焦于与之前实施例的不同之处。
如图19B中所示，栅极接合焊盘1220可以通过多段导电栅极通孔1720耦接到栅极互连件625。多段导电栅极通孔1720可以包括提供栅极接合焊盘1220和栅极互连件625之间的连接的多个段。多个段可以包括例如第一竖直栅极通孔段1722、第一水平栅极通孔段1724和第二竖直栅极通孔段1726。例如，第一竖直栅极通孔段1722可以耦接到栅极接合焊盘1220并且在晶体管管芯1215的表面下方竖直地延伸。第一水平栅极通孔段1724可以耦接到第一竖直栅极通孔段1722并且可以在电介质层1230内大体在第二方向(例如，X方向)上延伸到栅极互连件625的中点上方的点。第二竖直栅极通孔段1726可以耦接到第一水平栅极通孔段1724，且可以竖直地延伸以在栅极互连件625的内部位置629处与栅极互连件625耦接。多段导电栅极通孔1720可以与本文参考图17A-图17G描述的配置类似。
如图19C中所示，漏极接合焊盘1240可以以与参考图18A和图18C示出和描述的类似方式耦接。因此，将省略对其的重复描述。
晶体管装置还可以被耦接以使得漏极接合焊盘1240在栅极指和漏极指610、615上延伸，但栅极接合焊盘1220不延伸。图20A是示出根据本发明的一些实施例的晶体管装置2000的平面图，其中栅极接合焊盘1220不在栅极指和漏极指610、615上延伸并且漏极接合焊盘1240在栅极指和漏极指610、615上延伸。图20B是根据本发明的一些实施例的沿着线L-L'截取的图20A的截面。图20C是根据本发明的一些实施例的沿着线M-M'截取的图20A的截面。由于图20A-图20C的元素并入本文描述的一些元素，因此图20A-图20C的描述将聚焦于与先前实施例的不同之处。
参考图20A和图20B，晶体管装置2000的晶体管单元700的栅极可以并入如下栅极配置，其中栅极接合焊盘1220不在多个栅极指610和漏极指615上延伸。栅极接合焊盘1220可以在第一方向(例如，Y方向)上与栅极指610和漏极指615相邻地延伸。一个或多个输入接合线1020可以接合到栅极接合焊盘1220。输入接合线1020可以提供输入信号(例如，栅极信号)给晶体管单元700。尽管图20A中仅示出了一个输入接合线1020，但是应理解，在沿着栅极接合焊盘1220的不同位置处可以存在附加的输入接合线1020。
每个栅极指610可以通过多个第一导电栅极通孔628耦接到相应的栅极互连件625。在一些实施例中，栅极互连件625可以在半导体结构690上方在比栅极指610高的水平处。在一些实施例中，栅极互连件625可以在第一方向(例如，在Y方向)上具有比栅极指610大的尺寸。
每个栅极互连件625可以在栅极互连件625的内部位置629处通过相应第二导电栅极通孔627连接到相应的栅极流道621。在一些实施例中，栅极流道621可以在半导体结构690上方在比栅极互连件625高的水平处。在一些实施例中，栅极流道621可以在第一方向(例如，在Y方向)上具有比栅极互连件625大的尺寸。在一些实施例中，栅极流道621可以包含金属或其它高导电材料，包括例如铜、金和/或复合金属。栅极流道621可以连接到栅极接合焊盘1220。栅极接合焊盘1220可以向多个晶体管单元700提供栅极信号。
尽管在图20A中栅极流道621被示出为直接连接到栅极接合焊盘1220，但是应理解附加的实施例也是可能的。例如，栅极接合焊盘1220可以连接到栅极芯轴，诸如图6A和图6B中的栅极歧道620，且栅极歧道620可以连接到栅极流道621。
参考图20A和图20C，晶体管单元700的漏极配置可以包括设置在多个栅极指610和漏极指615上的漏极接合焊盘1240。漏极接合焊盘1240可以在第一方向(例如，Y方向)上延伸以与栅极指610和漏极指615相交。一个或多个输出接合线1040可以接合到漏极接合焊盘1240。输出接合线1040可以提供来自晶体管单元700的输出信号(例如，漏极信号)。尽管图20A中仅示出了一个输出接合线1040，但是应理解，在沿着漏极接合焊盘1240的不同位置处可以存在附加的输出接合线1040。
每个漏极指615可以通过多个第一导电漏极通孔638耦接到漏极互连件635。在一些实施例中，漏极互连件635可以在半导体结构690上方(例如，在Z方向上)在比漏极指615高的水平处。在一些实施例中，漏极互连件635可以在第一方向(例如，在Y方向)上具有比漏极指615大的尺寸。漏极互连件635可以通过第二导电漏极通孔1237连接到漏极接合焊盘1240。
在一些实施例中，将漏极接合焊盘1240连接到相应的漏极互连件635的每个第二导电漏极通孔1237可以在漏极互连件635的内部位置639处连接到漏极互连件635。例如，第二导电漏极通孔1237可以在位于漏极互连件635的相对端之间的漏极互连件635的内部位置639处连接到漏极互连件635。在一些实施例中，内部位置639可以从漏极互连件635的中点偏移。第二导电漏极通孔1237可以例如如本文参考图12A-图12G所述地被耦接。
隔离材料1260可以在栅极接合焊盘1220和漏极接合焊盘1240之间的区域上被放置在晶体管装置2000的晶体管管芯1215的表面上。如图20A中所示，尽管输入接合线1020和输出接合线1040以比之前实施例大的距离分离，但是使用隔离材料仍然可以帮助防止和/或减少在输入接合线1020和输出接合线1040之间的电容和/或磁耦合。隔离材料1260可以以本文描述的任何配置来配置，并且将省略对其的重复描述。
以与本文参考图19A-图19C所讨论的类似方式，可以利用多段导电通孔在更靠近漏极互连件635的中点的内部位置639处将图20A-图20C的配置的漏极接合焊盘连接到漏极互连件635。图21A是示出根据本发明的一些实施例的晶体管装置的平面图，其中栅极接合焊盘1220不在栅极指和漏极指610、615上延伸并且漏极接合焊盘1240用多段导电漏极通孔1730在栅极指和漏极指610、615上延伸。图21B是根据本发明的一些实施例的沿着线N-N'截取的图21A的截面。图21C是根据本发明的一些实施例的沿着线O-O'截取的图21A的截面。由于图21A-图21C的元素并入本文描述的一些元素，因此对图21A-图21C的描述将聚焦于与先前实施例的不同之处。
例如，图21A-图21C示出了与图20A-图20C的实施例类似的本发明的实施例，然而使用多段导电漏极通孔1730。如图21C中所示，漏极接合焊盘1240可以通过多段导电漏极通孔1730耦接到漏极互连件635。多段导电漏极通孔1730可以包括提供漏极接合焊盘1240和漏极互连件635之间连接的多个段。多个段可以包括例如第一竖直漏极通孔段1732、第一水平漏极通孔段1734和第二竖直漏极通孔段1736。例如，第一竖直漏极通孔段1732可以耦接到漏极接合焊盘1240并且在晶体管管芯1215的表面下方竖直地延伸。第一水平漏极通孔段1734可以耦接到第一竖直漏极通孔段1732并且可以在电介质层1230内大体在第二方向(例如，X方向)上延伸到漏极互连件635的中点上方的点。第二竖直漏极通孔段1736可以耦接到第一水平漏极通孔段1734并且可以竖直地延伸以在漏极互连件635的内部位置639处与漏极互连件635耦接。多段导电漏极通孔1730可以类似于本文中参考17A-图17G讨论的配置。
如图21B中所示，栅极接合焊盘1220可以以与参考图18A和图18B示出和描述的类似方式耦接。因此，将省略对其的重复描述。
在一些实施例中，栅极接合焊盘1220和/或漏极接合焊盘1240可以被分段以包括不同的栅极接合焊盘段和/或漏极接合焊盘段。图22A是示出根据本发明的一些实施例的晶体管装置2200的平面图，其中栅极接合焊盘1220和漏极接合焊盘1240两者都被分段。图22B是根据本发明的一些实施例的沿着线P-P'截取的图22A的截面。图22C是根据本发明的一些实施例的沿着线Q-Q'截取的图22A的截面。图22A-图22C中的许多元素类似于本文所述的元素。因此，将省略对其的进一步描述。
如图22A-图22C中所示，本文描述的先前实施例可以被修改以将栅极接合焊盘1220分布到多个栅极接合焊盘段1220_1至1220_N中。各个栅极接合焊盘段1220_1至1220_N中的每个可以分布在栅极指610中的相应栅极指上。在一些实施例中，栅极接合焊盘段1220_1至1220_N中的至少一个可以不放置和/或延伸在漏极指615上。换言之，可以进行栅极接合焊盘1220的分段以便将各个栅极接合焊盘段1220_1至1220_N放置在栅极指610的部分上而不在漏极指615的部分上。作为分段的结果，可以消除和/或减少漏极指615和栅极接合焊盘1220之间的潜在电容耦合。例如，如图22C中所示，栅极接合焊盘1220(或其段)可以不存在于漏极指615上方。尽管图22A中仅示出了单个输入接合线1020，但是应当理解，一个或多个输入接合线1020可以耦接到栅极接合焊盘段1220_1至1220_N中的相应栅极接合焊盘段。在其它方面，如图22B中所示，栅极接合焊盘段1220_1至1220_N与栅极互连件625和/或栅极指610之间的耦接可以类似于本文所述的配置。例如，栅极接合焊盘段1220_1至1220_N中的相应栅极接合焊盘段可以通过第二导电栅极通孔1227连接到栅极互连件625中的相应栅极互连件。
类似地，漏极接合焊盘1240可以分布成多个单独的漏极接合焊盘段1240_1至1240_N。单独的漏极接合焊盘段1240_1至1240_N中的每个可以分布在相应的漏极指615上。在一些实施例中，漏极接合焊盘段1240_1至1240_N中的至少一个可以不放置在栅极指610上。例如，如图22B中所示，在栅极指610上方可以不存在漏极接合焊盘1240(或其段)。尽管图22A中仅示出了单个输出接合线1040，但是应理解，一个或多个输出接合线1040可以耦接到漏极接合焊盘段1240_1至1240_N中的相应的漏极接合焊盘段。在其它方面，如图22C中所示，漏极接合焊盘段1240_1至1240_N与漏极互连件635和/或漏极指615之间的耦接可以类似于本文描述的那些配置。例如，漏极接合焊盘段1240_1至1240_N中的相应漏极接合焊盘段可以通过第二导电漏极通孔1237连接到漏极互连件635中的相应漏极互连件。
与先前讨论的实施例一样，隔离材料1260可以放置在栅极接合焊盘段1220_1至1220_N与漏极接合焊盘段1240_1至1240_N之间的区域上。隔离材料1260可以采取本文描述的任何实施例。隔离材料1260可以进一步减少和/或防止栅极接合焊盘段1220_1至1220_N与漏极接合焊盘段1240_1至1240_N之间的耦合。
图22A-图22C示出了栅极接合焊盘1220和漏极接合焊盘1240两者都被分段的实施例，但是本发明不限于此。在一些实施例中，栅极接合焊盘1220可以被分段，但是漏极接合焊盘1240可以不被分段。在一些实施例中，栅极接合焊盘1220可以不被分段，但是漏极接合焊盘1240可以被分段。本领域普通技术人员将理解如本文所述的实施例的其它组合与分段的栅极接合焊盘1220和/或分段的漏极接合焊盘1240可兼容。此外，虽然栅极接合焊盘段1220_1至1220_N和漏极接合焊盘段1240_1至1240_N在图22A-图22C中被示为基本上共线，但是本文所述的实施例不限于此。在一些实施例中，栅极接合焊盘段1220_1至1220_N和/或漏极接合焊盘段1240_1至1240_N可以以非线性方式分别分布在栅极指610和/或漏极指615上。
例如，图23A-图23C示出了晶体管装置2300的实施例，其中图22A-图22C的分段的栅极接合焊盘1220和/或分段的漏极接合焊盘1240与参考图17A-图17G在本文所述的分段的导电通孔相结合。图23A是示出根据本发明的一些实施例的晶体管装置2300的平面图，其中栅极接合焊盘1220和漏极接合焊盘1240两者都被分段并且利用多段导电通孔。图23B是根据本发明的一些实施例的沿着线R-R'截取的图23A的截面。图23C是根据本发明的一些实施例的沿着线S-S'截取的图23A的截面。图23A-图23C中的许多元素与本文所述的类似。因此，将省略对其的进一步描述。
如图23A-图23C中所示，栅极接合焊盘1220可以被分段成多个栅极接合焊盘段1220_1至1220_N。各个栅极接合焊盘段1220_1至1220_N中的每个可以分布在栅极指610中的相应栅极指上。在一些实施例中，栅极接合焊盘段1220_1至1220_N中的至少一个可以不放置在漏极指615上。此外，如图23A中所示，栅极接合焊盘段1220_1至1220_N中的相应栅极接合焊盘段可以在第一方向(例如，Y方向)和第二方向(例如，X方向)上彼此偏移。这种在第一和第二方向上的偏移可以减少和/或防止栅极接合焊盘段1220_1至1220_N中的相应栅极接合焊盘段之间的耦合和/或电相互作用。本发明不限于栅极接合焊盘段1220_1至1220_N在第一和第二方向上均偏移的实施例。例如，在一些实施例中，栅极接合焊盘段1220_1至1220_N可以基本上共线。
尽管图23A中仅示出了单个输入接合线1020，但是应理解，一个或多个输入接合线1020可以耦接到栅极接合焊盘段1220_1至1220_N中的相应栅极接合焊盘段。在其它方面，如图23B中所示，栅极接合焊盘段1220_1至1220_N与栅极互连件625和/或栅极指610之间的耦接可以类似于本文所述的那些配置。例如，栅极接合焊盘段1220_1至1220_N中的相应栅极接合焊盘段可以以与本文参考图17A-图17G所述类似的方式通过多段导电栅极通孔1720连接到栅极互连件625中的相应栅极互连件。
类似地，漏极接合焊盘1240可以分布成多个单独的漏极接合焊盘段1240_1至1240_N。单独的漏极接合焊盘段1240_1至1240_N中的每个可以分布在漏极指615中的相应漏极指上。在一些实施例中，漏极接合焊盘段1240_1至1240_N中的至少一个可以不放置在栅极指610上。如同栅极接合焊盘段1220_1至1220_N一样，漏极接合焊盘段1240_1至1240_N可以在第一方向(例如，Y方向)和第二方向(例如，X方向)上彼此偏移，但本发明不限于此。
尽管图23A中仅示出了单个输出接合线1040，但是应理解，一个或多个输出接合线1040可以耦接到漏极接合焊盘段1240_1至1240_N中的相应漏极接合焊盘段。在其它方面，如图23C中所示，漏极接合焊盘段1240_1至1240_N与漏极互连件635和/或漏极指615之间的耦接可以类似于本文描述的那些配置。例如，漏极接合焊盘段1240_1至1240_N中的相应漏极接合焊盘段可以以与本文参考图17A-图17G所述类似的方式通过多段导电漏极通孔1730连接到漏极互连件635中的相应漏极互连件。
本领域普通技术人员应认识到，在不偏离本发明的范围和精神的情况下，本文描述的各个实施例的部分可以与本文描述的其它实施例组合。尽管为了提供完整的描述而描述了特定的组合，然而本文描述的构思可以以多种不同的方式组合，这些方式在没有不必要的重复的情况下难以完全描述。例如，边缘馈送的栅极指或漏极指(参见，例如，图12D和图12G)的元素可以与参考图13A-图16B描述的不同类型的隔离材料1260和/或栅极/漏极互连件和栅极/漏极指之间的不同类型的互连件相结合。也就是说，参考一个实施例描述的元素可以与其它实施例组合。
例如，图24A-图24D示出了根据本发明的一些实施例的在不使用互连件的情况下提供接合焊盘和栅极/漏极指之间的连接的晶体管装置实施例。图24A和图24C示出了在不使用栅极互连件的情况下提供栅极接合焊盘1220和栅极指610的内部位置929'之间的连接的栅极配置。例如，如图24A中所示，栅极接合焊盘1220可以以类似于参考图12B描述的方式使用第二导电栅极通孔1227连接到栅极指610的内部位置929'。类似地，如图24C中所示，栅极接合焊盘1220可以以类似于参考图17B描述的方式使用多段导电栅极通孔1720连接到栅极指610的内部位置929'。
在一些实施例中，栅极接合焊盘1220可以定位在栅极指610上靠近栅极指610的中点。也就是说，栅极接合焊盘1220可以被布置为接近与栅极指610的中点正交地延伸的虚拟垂直线。在一些实施例中，栅极接合焊盘1220可以在水平方向上距栅极指610的中点(例如，距与中点正交的虚拟线)为栅极指610的长度的百分之十以内的距离内。在一些实施例中，栅极接合焊盘1220可以在水平方向上距栅极指610的中点(例如，距与中点正交的虚拟线)为栅极指610的长度的百分之二十以内的距离处。
图24B和图24D示出了在不使用漏极互连件的情况下提供漏极接合焊盘1240和漏极指615的内部位置939'之间的连接的漏极配置。例如，如图24B中所示，可以以类似于参考图12C描述的方式使用第二导电漏极通孔1237将漏极接合焊盘1240连接到漏极指615的内部位置939'。类似地，如图24D中所示，可以以类似于参考图17C描述的方式使用多段导电漏极通孔1730将漏极接合焊盘1240连接到漏极指615的内部位置939'。
在一些实施例中，漏极接合焊盘1240可以定位在靠近漏极指615的中点的漏极指615上。也就是说，漏极接合焊盘1240可以被布置为接近与漏极指615的中点正交地延伸的虚拟垂直线。在一些实施例中，漏极接合焊盘1240可以在水平方向上距漏极指615的中点(例如，距与中点正交的虚拟线)为漏极指615的长度的百分之十以内的距离内。在一些实施例中，漏极接合焊盘1240可以在水平方向上距漏极指615的中点(例如，距与中点正交的虚拟线)为漏极指615的长度的百分之二十以内的距离处。在一些实施例中，栅极接合焊盘1220和漏极接合焊盘1240可以分离小于200微米。在一些实施例中，栅极接合焊盘1220和漏极接合焊盘1240可以分离小于100微米。
本文描述的实施例可以具有在栅极指和/或漏极指之上延伸的栅极接合焊盘和/或漏极接合焊盘。如发明人所认识到的，这可以提供在接合焊盘和相应指之间形成电容的潜力。例如，漏极指之上的栅极接合焊盘或栅极指之上的漏极接合焊盘可以产生栅极至漏极电容Cgd。发明人已经认识到场板可以减轻这种附加的电容。图25A是示出根据本发明的一些实施例的并入场板2510的晶体管装置2500的平面图。图25B是根据本发明的一些实施例的沿着线T-T'截取的图25A的截面。图25C是根据本发明的一些实施例的沿着线U-U'截取的图25A的截面。图25A-图25C的许多元素类似于先前描述的那些。因此，将省略对其的进一步描述。
参考图25A和图25B，场板2510可以部署在漏极接合焊盘1240和栅极互连件625和/或栅极指610之间的电介质层1230内。场板2510可以包含金属或其它高导电材料，包括例如铜、金和/或复合金属。场板2510可以用于减小形成在漏极接合焊盘1240和栅极互连件625和/或栅极指610之间的电容。类似地，如图25A和图25C中所示，场板2510可以部署在栅极接合焊盘1220和漏极互连件635和/或漏极指615之间的电介质层1230内。
在一些实施例中，场板2510可以连接到参考电压。例如，场板2510可以耦接到地电压。在一些实施例中，场板2510可以经由与晶体管装置2500的源极接触件的连接而耦接到地电压。图25A-图25C中所示的场板2510的形状旨在于仅是说明性的。本发明旨在涵盖其中材料放置在接合焊盘(例如，栅极接合焊盘1220和/或漏极接合焊盘1240)与相邻互连件和/或指之间的实施例，并且不限于图25A-图25C中所示的具体配置。此外，场板2510不限于图25A-图25C中所示的栅极和漏极接合焊盘1220、1240、栅极/漏极互连件625、635和/或栅极/漏极指610、615的具体配置。场板2510可以用在本文描述的任何实施例中，诸如参考图17A-图21C所述的实施例中。
本文描述的发明是技术独立的，这意味着它可以应用于LDMOS、GaN和其它高功率RF晶体管技术。虽然参考LDMOS和HEMT结构说明了本发明的实施例，但是本发明构思不限于这样的装置。因此，本发明的实施例可以包括具有多个单位单元和控制电极的其它晶体管装置。本发明的实施例可以适用于需要更宽的控制电极并且存在装置的多个单位单元的任何晶体管装置。因此，例如，本发明的实施例可以适用于使用SiC、GaN、GaAs、硅等制造的各种类型的装置，诸如MESFET、MMIC、SIT、LDMOS、BJT、pHEMT等。
本文已经结合以上描述和附图公开了许多不同的实施例。应当理解，字面上描述和说明这些实施例的每个组合和子组合将是过度重复和混淆的。因此，本说明书、包括附图应被理解为构成对本文所述的实施例的所有组合和子组合以及制造和使用它们的方式和过程的完整书面描述，并应支持对任何此类组合或子组合的权利主张。
应理解，尽管术语第一、第二等在本文中可以用于描述各种元件，但这些元件不应受这些术语的限制。这些术语仅用于将一种元件与另一种元件区分开来。例如，在不脱离本发明的范围的情况下，第一元件可以被称为第二元件，并且类似地，第二元件可以被称为第一元件。如本文所使用的，术语“和/或”包括一个或多个相关联所列项目的任何和所有组合。
本文使用的术语仅用于描述特定实施例的目的，并不旨在限制本发明。如本文所使用的，单数形式“一”、“一个”和“该”也旨在包括复数形式，除非上下文另有明确指示。将进一步理解，术语“包括”、“包括有”、“包含”和/或“包含有”在本文中使用时，指定所述特征、整数、步骤、操作、元素和/或组件的存在，但不排除存在或添加一个或多个其它特征、整数、步骤、操作、元素、组件和/或它们的组。
除非另外定义，否则本文使用的所有术语(包括技术和科学术语)具有与本发明所属领域的普通技术人员通常理解的相同的含义。应进一步理解，本文中使用的术语应被理解为具有与其在本说明书和相关领域的上下文中的含义一致的含义，并且除非在本文中明确如此定义，否则不应以理想化或过于正式的含义来解释。
应当理解，当诸如层、区域或衬底之类的元件被称为在另一个元件“上”或“延伸到另一个元件上”时，它可以直接在另一个元件上或直接延伸到另一个元件上或也可以存在介于中间的元件。相反，当一个元件被称为“直接在”另一个元件上或“直接延伸到另一个元件上”时，不存在介于中间的元件。还应当理解，当一个元件被称为“连接”或“耦接”到另一个元件时，它可以直接连接或耦接到另一个元件，或者可以存在介于中间的元件。相反，当一个元件被称为“直接连接”或“直接耦接”到另一个元件时，不存在介于中间的元件。
本文可以使用诸如“下方”或“上方”或“上”或“下”或“水平”或“横向”或“垂直”这样的相对术语来描述如图中所示的一个元件、层或区域与另一个元件、层或区域的关系。应当理解，这些术语旨在涵盖除图中描绘的取向之外的装置的不同取向。
本文参考作为本发明的理想化实施例(和中间结构)的示意图的截面图来描述本发明的实施例。为清楚起见，图中的层和区域的厚度可能被夸大。此外，可以预期到由于例如制造技术和/或容差而导致的与图示形状的偏离。因此，本发明的实施例不应被理解为限于本文中所示的区域的特定形状，而是包括例如由制造导致的形状偏差。
在附图和说明书中，已经公开了本发明的典型实施例，并且虽然采用了特定术语，然而这些术语在一般和描述性意义上使用且不用于限制性目的，本发明的范围在权利要求中被阐述。

Claims (23)

1.一种晶体管装置，包括：
栅极指和漏极指，在半导体结构上延伸，所述栅极指和漏极指均具有在第一方向上延伸的相应的纵轴；
栅极接合焊盘，耦接到所述栅极指，所述栅极接合焊盘包括被配置为接合到第一接合线的表面；以及
漏极接合焊盘，耦接到所述漏极指，所述漏极接合焊盘包括被配置为接合到第二接合线的表面，
其中，所述栅极接合焊盘和所述漏极接合焊盘均具有在与所述第一方向相交的第二方向上延伸的相应的纵轴，以及
其中，所述栅极接合焊盘的一部分在所述第二方向上延伸并且与所述栅极指和所述漏极指两者垂直地重叠。
2.根据权利要求1所述的晶体管装置，还包括布置在所述栅极接合焊盘和所述漏极接合焊盘之间的区域上的隔离材料。
3.根据权利要求2所述的晶体管装置，其中所述隔离材料是导电隔离材料、磁隔离材料或有损电介质隔离材料。
4.根据权利要求2所述的晶体管装置，其中所述隔离材料包括多个第三接合线，所述多个第三接合线在比所述栅极接合焊盘和所述漏极接合焊盘高的水平处在所述栅极指和所述漏极指上延伸并且与所述栅极指和所述漏极指垂直地重叠。
5.根据权利要求2所述的晶体管装置，还包括：
所述第一接合线，耦接到所述栅极接合焊盘；以及
所述第二接合线，耦接到所述漏极接合焊盘，
其中，所述隔离材料物理地位于所述第一接合线和所述第二接合线之间。
6.根据权利要求1-5中的任一项所述的晶体管装置，还包括：
耦接到所述栅极指的栅极互连件，其中所述栅极接合焊盘在所述栅极互连件的内部位置处耦接到所述栅极互连件。
7.根据权利要求6所述的晶体管装置，其中所述栅极互连件的所述内部位置在所述栅极互连件的第一端和第二端之间的距离的三分之一和三分之二之间。
8.根据权利要求6所述的晶体管装置，其中所述栅极互连件的所述内部位置在所述栅极互连件的第一端和第二端之间的中间点处。
9.根据权利要求6所述的晶体管装置，其中所述栅极接合焊盘通过多段导电通孔耦接到所述栅极互连件，所述多段导电通孔包括至少一个水平段和至少一个垂直段。
10.根据权利要求1-5和7-8中的任一项所述的晶体管装置，其中所述栅极指和所述漏极指均具有在第一方向上延伸的相应的纵轴，以及
其中，所述栅极接合焊盘和所述漏极接合焊盘均具有在与所述第一方向相交的第二方向上延伸的相应的纵轴。
11.根据权利要求1-5和7-8中的任一项所述的晶体管装置，还包括在垂直方向上在所述栅极接合焊盘和所述漏极指之间的场板，以使得所述栅极接合焊盘与所述漏极指和所述场板垂直地重叠。
12.根据权利要求5所述的晶体管装置，其中所述第一接合线在所述栅极接合焊盘上的与所述晶体管装置的有源区垂直地重叠的第一位置处耦接到所述栅极接合焊盘，以及
其中，所述第二接合线在所述栅极接合焊盘上的与所述晶体管装置的有源区垂直地重叠的第二位置处耦接到所述漏极接合焊盘。
13.根据权利要求5所述的晶体管装置，其中所述栅极接合焊盘的与所述栅极指和所述漏极指两者垂直地重叠的部分还与所述晶体管装置的有源区垂直地重叠。
14.一种晶体管装置，包括：
栅极指和漏极指；
栅极互连件，耦接到所述栅极指；
漏极互连件，耦接到所述漏极指；
栅极接合焊盘，在所述栅极互连件的内部位置处耦接到所述栅极互连件，
第一接合线，在所述栅极接合焊盘上的与所述晶体管装置的有源区垂直地重叠的第一位置处接合到所述栅极接合焊盘的表面；
漏极接合焊盘，在所述漏极互连件的内部位置处耦接到所述漏极互连件；
第二接合线，在所述栅极接合焊盘上的与所述晶体管装置的有源区垂直地重叠的第二位置处接合到所述漏极接合焊盘的表面，
其中，所述栅极接合焊盘在所述晶体管装置的有源区上延伸并且与所述栅极指垂直地重叠和/或所述漏极接合焊盘在所述晶体管装置的有源区上延伸并且与所述漏极指垂直地重叠。
15.根据权利要求14所述的晶体管装置，还包括：
隔离材料，物理地位于所述第一接合线和所述第二接合线之间。
16.根据权利要求15所述的晶体管装置，其中所述隔离材料是导电隔离材料、磁隔离材料或有损电介质隔离材料，所述隔离材料被配置为减少所述第一接合线和所述第二接合线之间的耦合。
17.根据权利要求15所述的晶体管装置，其中所述隔离材料包括多个第三接合线，所述多个第三接合线在比所述栅极接合焊盘和所述漏极接合焊盘高的水平处在所述栅极指和所述漏极指上延伸并且与所述栅极指和所述漏极指垂直地重叠。
18.根据权利要求14-17中的任一项所述的晶体管装置，其中所述栅极接合焊盘在所述漏极指和所述栅极指两者上延伸并且与所述漏极指和所述栅极指两者垂直地重叠。
19.根据权利要求14-17中的任一项所述的晶体管装置，还包括在垂直方向上在所述栅极接合焊盘和所述漏极指之间的场板，以使得所述栅极接合焊盘与所述漏极指和所述场板垂直地重叠。
20.一种晶体管装置，包括：
栅极指，具有在第一方向上延伸的纵轴；
漏极指，具有在所述第一方向上延伸的纵轴；
栅极接合焊盘，具有在与所述第一方向相交的第二方向上延伸的纵轴，并且使第一接合线与其耦接；
漏极接合焊盘，具有在所述第二方向上延伸的纵轴，并且使第二接合线与其耦接，以及
隔离材料，在所述第一方向上处于所述第一接合线和所述第二接合线之间的水平处，所述隔离材料在所述栅极指和所述漏极指两者上延伸并且与所述栅极指和所述漏极指两者重叠，
其中，所述栅极接合焊盘在所述栅极指上延伸并且与所述栅极指垂直地重叠和/或所述漏极接合焊盘在所述漏极指上延伸并且与所述漏极指垂直地重叠。
21.根据权利要求20所述的晶体管装置，其中所述隔离材料具有在所述第一接合线和所述第二接合线之间的水平处在所述第二方向上在所述栅极指和所述漏极指上延伸的纵轴。
22.根据权利要求20-21中的任一项所述的晶体管装置，还包括：
耦接到所述栅极指的栅极互连件，其中所述栅极接合焊盘在所述栅极互连件的内部位置处耦接到所述栅极互连件。
23.根据权利要求20所述的晶体管装置，其中所述第一接合线在所述栅极接合焊盘上的与所述晶体管装置的有源区垂直地重叠的第一位置处耦接到所述栅极接合焊盘，以及
其中，所述第二接合线在所述栅极接合焊盘上的与所述晶体管装置的有源区垂直地重叠的第二位置处耦接到所述漏极接合焊盘。
CN202080038823.7A 2019-04-24 2020-04-23 带内部馈送指的高功率晶体管 Active CN113892187B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311309365.8A CN117352546A (zh) 2019-04-24 2020-04-23 带内部馈送指的高功率晶体管

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/393,280 2019-04-24
US16/393,280 US11417746B2 (en) 2019-04-24 2019-04-24 High power transistor with interior-fed fingers
PCT/US2020/029442 WO2020219624A1 (en) 2019-04-24 2020-04-23 High power transistor with interior-fed fingers

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202311309365.8A Division CN117352546A (zh) 2019-04-24 2020-04-23 带内部馈送指的高功率晶体管

Publications (2)

Publication Number Publication Date
CN113892187A CN113892187A (zh) 2022-01-04
CN113892187B true CN113892187B (zh) 2023-09-29

Family

ID=70775474

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202080038823.7A Active CN113892187B (zh) 2019-04-24 2020-04-23 带内部馈送指的高功率晶体管
CN202311309365.8A Pending CN117352546A (zh) 2019-04-24 2020-04-23 带内部馈送指的高功率晶体管

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202311309365.8A Pending CN117352546A (zh) 2019-04-24 2020-04-23 带内部馈送指的高功率晶体管

Country Status (6)

Country Link
US (2) US11417746B2 (zh)
EP (1) EP3959746A1 (zh)
JP (1) JP7474782B2 (zh)
KR (2) KR20230146112A (zh)
CN (2) CN113892187B (zh)
WO (1) WO2020219624A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3425784B1 (en) * 2011-05-05 2023-09-06 PSEMI Corporation Dc-dc converter with modular stages
US10763334B2 (en) 2018-07-11 2020-09-01 Cree, Inc. Drain and/or gate interconnect and finger structure
US10600746B2 (en) 2018-07-19 2020-03-24 Cree, Inc. Radio frequency transistor amplifiers and other multi-cell transistors having gaps and/or isolation structures between groups of unit cell transistors
US11417746B2 (en) * 2019-04-24 2022-08-16 Wolfspeed, Inc. High power transistor with interior-fed fingers
US10720913B1 (en) * 2019-05-28 2020-07-21 Infineon Technologies Austria Ag Integrated failsafe pulldown circuit for GaN switch
US10958268B1 (en) 2019-09-04 2021-03-23 Infineon Technologies Austria Ag Transformer-based driver for power switches
DE102020107288A1 (de) * 2019-12-10 2021-06-10 X-Fab Semiconductor Foundries Gmbh Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
US11444044B2 (en) * 2019-12-31 2022-09-13 Nxp Usa, Inc. Transistor die with output bondpad at the input side of the die, and power amplifiers including such dies
US10979032B1 (en) 2020-01-08 2021-04-13 Infineon Technologies Austria Ag Time-programmable failsafe pulldown circuit for GaN switch
CA3114695A1 (en) * 2020-04-08 2021-10-08 National Research Council Of Canada Distributed inductance integrated field effect transistor structure
US11502178B2 (en) 2020-10-27 2022-11-15 Wolfspeed, Inc. Field effect transistor with at least partially recessed field plate
US11658234B2 (en) * 2020-10-27 2023-05-23 Wolfspeed, Inc. Field effect transistor with enhanced reliability
US11749726B2 (en) 2020-10-27 2023-09-05 Wolfspeed, Inc. Field effect transistor with source-connected field plate
US11804527B2 (en) * 2021-07-14 2023-10-31 Nxp Usa, Inc. Transistor with center fed gate
US11842996B2 (en) * 2021-11-24 2023-12-12 Nxp Usa, Inc. Transistor with odd-mode oscillation stabilization circuit
CN117438458B (zh) * 2023-12-20 2024-04-09 合肥艾创微电子科技有限公司 一种氮化镓器件结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8896034B1 (en) * 2010-08-11 2014-11-25 Sarda Technologies, Inc. Radio frequency and microwave devices and methods of use
CN104659026A (zh) * 2013-11-22 2015-05-27 瑞萨电子株式会社 半导体器件
CN109155331A (zh) * 2016-03-17 2019-01-04 克里公司 具有旁路栅极结构的晶体管
CN109585561A (zh) * 2017-09-29 2019-04-05 恩智浦美国有限公司 具有漏极通孔布置的晶体管管芯以及其制造方法

Family Cites Families (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4498093A (en) 1981-09-14 1985-02-05 At&T Bell Laboratories High-power III-V semiconductor device
US4721986A (en) 1984-02-21 1988-01-26 International Rectifier Corporation Bidirectional output semiconductor field effect transistor and method for its maufacture
US5025296A (en) 1988-02-29 1991-06-18 Motorola, Inc. Center tapped FET
US5500522A (en) 1991-09-30 1996-03-19 Luminis Pty. Limited Gallium arsenide MESFET imager
JPH0643970A (ja) 1992-07-24 1994-02-18 Matsushita Electric Ind Co Ltd 情報記憶媒体とこの情報記憶媒体に使用される情報記憶媒体用機能ブロックとこの情報記憶媒体を使用した情報記憶装置
US5430247A (en) 1993-08-31 1995-07-04 Motorola, Inc. Twisted-pair planar conductor line off-set structure
US5592006A (en) 1994-05-13 1997-01-07 International Rectifier Corporation Gate resistor for IGBT
US5744843A (en) 1996-08-28 1998-04-28 Texas Instruments Incorporated CMOS power device and method of construction and layout
US6023086A (en) 1997-09-02 2000-02-08 Motorola, Inc. Semiconductor transistor with stabilizing gate electrode
US6316793B1 (en) 1998-06-12 2001-11-13 Cree, Inc. Nitride based transistors on semi-insulating silicon carbide substrates
JP2001085513A (ja) 1999-09-17 2001-03-30 Toshiba Corp 半導体装置
JP2001094094A (ja) 1999-09-21 2001-04-06 Hitachi Ltd 半導体装置およびその製造方法
US6274896B1 (en) 2000-01-14 2001-08-14 Lexmark International, Inc. Drive transistor with fold gate
SE520109C2 (sv) 2000-05-17 2003-05-27 Ericsson Telefon Ab L M Effekttransistorer för radiofrekvenser
JP4322414B2 (ja) 2000-09-19 2009-09-02 株式会社ルネサステクノロジ 半導体装置
JP3542116B2 (ja) 2000-09-29 2004-07-14 ユーディナデバイス株式会社 高周波回路
US6548333B2 (en) 2000-12-01 2003-04-15 Cree, Inc. Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment
JP3712111B2 (ja) 2001-03-30 2005-11-02 ユーディナデバイス株式会社 電力増幅用半導体装置
US6849882B2 (en) 2001-05-11 2005-02-01 Cree Inc. Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer
JP2003007727A (ja) 2001-06-22 2003-01-10 Sanyo Electric Co Ltd 化合物半導体装置
JP2003168736A (ja) 2001-11-30 2003-06-13 Hitachi Ltd 半導体素子及び高周波電力増幅装置並びに無線通信機
US7030428B2 (en) 2001-12-03 2006-04-18 Cree, Inc. Strain balanced nitride heterojunction transistors
US6982204B2 (en) 2002-07-16 2006-01-03 Cree, Inc. Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses
JP2005183770A (ja) 2003-12-22 2005-07-07 Mitsubishi Electric Corp 高周波用半導体装置
US7045404B2 (en) 2004-01-16 2006-05-16 Cree, Inc. Nitride-based transistors with a protective layer and a low-damage recess and methods of fabrication thereof
US7135747B2 (en) 2004-02-25 2006-11-14 Cree, Inc. Semiconductor devices having thermal spacers
GB0416174D0 (en) 2004-07-20 2004-08-18 Koninkl Philips Electronics Nv Insulated gate field effect transistors
US7288803B2 (en) 2004-10-01 2007-10-30 International Rectifier Corporation III-nitride power semiconductor device with a current sense electrode
JP2006156902A (ja) 2004-12-01 2006-06-15 Mitsubishi Electric Corp 高周波用半導体装置
JP5011549B2 (ja) 2004-12-28 2012-08-29 株式会社村田製作所 半導体装置
JP2007173731A (ja) 2005-12-26 2007-07-05 Mitsumi Electric Co Ltd 半導体装置
US7956421B2 (en) 2008-03-13 2011-06-07 Tela Innovations, Inc. Cross-coupled transistor layouts in restricted gate level layout architecture
US7492235B2 (en) 2006-10-25 2009-02-17 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Transmission line transistor attenuator
JP5300238B2 (ja) 2006-12-19 2013-09-25 パナソニック株式会社 窒化物半導体装置
US20080157222A1 (en) * 2006-12-27 2008-07-03 Mediatek Inc. Rf integrated circuit device
US9741673B2 (en) 2007-06-22 2017-08-22 Cree, Inc. RF transistor packages with high frequency stabilization features and methods of forming RF transistor packages with high frequency stabilization features
US8076994B2 (en) 2007-06-22 2011-12-13 Cree, Inc. RF power transistor packages with internal harmonic frequency reduction and methods of forming RF power transistor packages with internal harmonic frequency reduction
JP2009016686A (ja) 2007-07-06 2009-01-22 Toshiba Corp 高周波用トランジスタ
US8026596B2 (en) 2007-08-15 2011-09-27 International Rectifier Corporation Thermal designs of packaged gallium nitride material devices and methods of packaging
JP5106041B2 (ja) 2007-10-26 2012-12-26 株式会社東芝 半導体装置
US8178908B2 (en) 2008-05-07 2012-05-15 International Business Machines Corporation Electrical contact structure having multiple metal interconnect levels staggering one another
JP2010147254A (ja) 2008-12-18 2010-07-01 Renesas Electronics Corp 半導体装置
WO2010113779A1 (ja) 2009-03-30 2010-10-07 日本電気株式会社 半導体装置
JP5238633B2 (ja) 2009-07-27 2013-07-17 株式会社東芝 半導体装置
US8212321B2 (en) 2009-10-30 2012-07-03 Freescale Semiconductor, Inc. Semiconductor device with feedback control
EP2549528B1 (en) 2010-03-19 2018-12-19 Fujitsu Limited Compound semiconductor device and method for fabricating the same
JP5457292B2 (ja) 2010-07-12 2014-04-02 パナソニック株式会社 窒化物半導体装置
JP2012084743A (ja) 2010-10-13 2012-04-26 Fujitsu Semiconductor Ltd 半導体装置及び電源装置
JP2012182438A (ja) 2011-02-08 2012-09-20 Toshiba Corp 半導体装置
JP5733616B2 (ja) 2011-04-21 2015-06-10 住友電工デバイス・イノベーション株式会社 半導体装置
JP5884094B2 (ja) 2011-06-24 2016-03-15 パナソニックＩｐマネジメント株式会社 窒化物半導体装置
JP2013183061A (ja) 2012-03-02 2013-09-12 Toshiba Corp 半導体装置
US20130313653A1 (en) 2012-05-25 2013-11-28 Infineon Technologies Austria Ag MOS Transistor with Multi-finger Gate Electrode
JP5580365B2 (ja) 2012-05-29 2014-08-27 旭化成エレクトロニクス株式会社 電流制御回路およびこれを用いたｐｌｌ回路
JP5983117B2 (ja) 2012-07-11 2016-08-31 三菱電機株式会社 半導体装置
JP6043970B2 (ja) 2012-12-21 2016-12-14 パナソニックＩｐマネジメント株式会社 半導体装置
TWI577022B (zh) * 2014-02-27 2017-04-01 台達電子工業股份有限公司 半導體裝置與應用其之半導體裝置封裝體
US10833185B2 (en) * 2013-09-10 2020-11-10 Delta Electronics, Inc. Heterojunction semiconductor device having source and drain pads with improved current crowding
US10236236B2 (en) 2013-09-10 2019-03-19 Delta Electronics, Inc. Heterojunction semiconductor device for reducing parasitic capacitance
US9741653B2 (en) 2013-09-18 2017-08-22 Skyworks Solutions, Inc. Devices and methods related to radio-frequency switches having reduced-resistance metal layout
JP6211867B2 (ja) * 2013-09-24 2017-10-11 ルネサスエレクトロニクス株式会社 半導体装置
US9450547B2 (en) 2013-12-12 2016-09-20 Freescale Semiconductor, Inc. Semiconductor package having an isolation wall to reduce electromagnetic coupling
US9673164B2 (en) 2014-04-25 2017-06-06 Nxp Usa, Inc. Semiconductor package and system with an isolation structure to reduce electromagnetic coupling
US9641163B2 (en) 2014-05-28 2017-05-02 Cree, Inc. Bandwidth limiting methods for GaN power transistors
JP6600491B2 (ja) 2014-07-31 2019-10-30 エイブリック株式会社 Ｅｓｄ素子を有する半導体装置
US9564861B2 (en) 2014-10-31 2017-02-07 Nxp Usa, Inc. Broadband radio frequency power amplifiers, and methods of manufacture thereof
US9986639B2 (en) 2015-06-29 2018-05-29 Analog Devices Global Vertical magnetic barrier for integrated electronic module and related methods
US9607953B1 (en) 2016-02-24 2017-03-28 Nxp Usa, Inc. Semiconductor package with isolation wall
US9653410B1 (en) * 2016-03-15 2017-05-16 Nxp Usa, Inc. Transistor with shield structure, packaged device, and method of manufacture
US10128365B2 (en) 2016-03-17 2018-11-13 Cree, Inc. Bypassed gate transistors having improved stability
US10249725B2 (en) * 2016-08-15 2019-04-02 Delta Electronics, Inc. Transistor with a gate metal layer having varying width
US9979361B1 (en) 2016-12-27 2018-05-22 Nxp Usa, Inc. Input circuits for RF amplifier devices, and methods of manufacture thereof
US10103258B2 (en) 2016-12-29 2018-10-16 Texas Instruments Incorporated Laterally diffused metal oxide semiconductor with gate poly contact within source window
US10515924B2 (en) 2017-03-10 2019-12-24 Skyworks Solutions, Inc. Radio frequency modules
US9917104B1 (en) 2017-06-19 2018-03-13 Tower Semiconductor Ltd. Hybrid MOS-PCM CMOS SOI switch
US10270402B1 (en) 2017-11-30 2019-04-23 Nxp Usa, Inc. Broadband input matching and video bandwidth circuits for power amplifiers
US10483352B1 (en) 2018-07-11 2019-11-19 Cree, Inc. High power transistor with interior-fed gate fingers
US10763334B2 (en) 2018-07-11 2020-09-01 Cree, Inc. Drain and/or gate interconnect and finger structure
US10600746B2 (en) 2018-07-19 2020-03-24 Cree, Inc. Radio frequency transistor amplifiers and other multi-cell transistors having gaps and/or isolation structures between groups of unit cell transistors
US10506704B1 (en) * 2018-08-21 2019-12-10 Nxp Usa, Inc. Electromagnetically-shielded microelectronic assemblies and methods for the fabrication thereof
US10593619B1 (en) * 2018-08-28 2020-03-17 Nsp Usa, Inc. Transistor shield structure, packaged device, and method of manufacture
US10886399B2 (en) * 2018-09-07 2021-01-05 Nxp Usa, Inc. High voltage semiconductor device and method of fabrication
US11417746B2 (en) * 2019-04-24 2022-08-16 Wolfspeed, Inc. High power transistor with interior-fed fingers

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8896034B1 (en) * 2010-08-11 2014-11-25 Sarda Technologies, Inc. Radio frequency and microwave devices and methods of use
CN104659026A (zh) * 2013-11-22 2015-05-27 瑞萨电子株式会社 半导体器件
CN109155331A (zh) * 2016-03-17 2019-01-04 克里公司 具有旁路栅极结构的晶体管
CN109585561A (zh) * 2017-09-29 2019-04-05 恩智浦美国有限公司 具有漏极通孔布置的晶体管管芯以及其制造方法

Also Published As

Publication number Publication date
JP2022529373A (ja) 2022-06-21
US11417746B2 (en) 2022-08-16
CN117352546A (zh) 2024-01-05
JP7474782B2 (ja) 2024-04-25
KR20210154227A (ko) 2021-12-20
US20220302271A1 (en) 2022-09-22
EP3959746A1 (en) 2022-03-02
US20200343352A1 (en) 2020-10-29
KR20230146112A (ko) 2023-10-18
CN113892187A (zh) 2022-01-04
KR102586156B1 (ko) 2023-10-11
WO2020219624A1 (en) 2020-10-29

Similar Documents

Publication Publication Date Title
CN113892187B (zh) 带内部馈送指的高功率晶体管
US10748996B2 (en) High power transistor with interior-fed gate fingers
JP7443437B2 (ja) 改善されたドレイン相互接続部及び／又はゲート相互接続部、並びにフィンガ構造
US11742304B2 (en) Radio frequency transistor amplifiers and other multi-cell transistors having isolation structures
KR20210052528A (ko) 트랜지스터 레벨 입력 및 출력 고조파 종단들

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: North Carolina USA

Applicant after: Wofu Semiconductor Co.,Ltd.

Address before: North Carolina USA

Applicant before: CREE, Inc.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant