SE520109C2 - Effekttransistorer för radiofrekvenser - Google Patents
Effekttransistorer för radiofrekvenserInfo
- Publication number
- SE520109C2 SE520109C2 SE0001815A SE0001815A SE520109C2 SE 520109 C2 SE520109 C2 SE 520109C2 SE 0001815 A SE0001815 A SE 0001815A SE 0001815 A SE0001815 A SE 0001815A SE 520109 C2 SE520109 C2 SE 520109C2
- Authority
- SE
- Sweden
- Prior art keywords
- transistor
- rectangular area
- chip
- cell
- parallel
- Prior art date
Links
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 230000005669 field effect Effects 0.000 abstract description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 29
- 229910010271 silicon carbide Inorganic materials 0.000 description 28
- 238000009826 distribution Methods 0.000 description 6
- 239000002184 metal Substances 0.000 description 5
- 239000002775 capsule Substances 0.000 description 4
- 238000001816 cooling Methods 0.000 description 4
- 208000029278 non-syndromic brachydactyly of fingers Diseases 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000004378 air conditioning Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000002179 total cell area Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
- Bipolar Transistors (AREA)
Description
25 30 520 109 2 mycket stor, såsom upp till hundratals watt eller till och med upp till kilowatt, uppnås emellertid denna stora effekt genom att anordna ett flertal parallella transistorceller på en enda platta eller till och med genom att använda ett flertal separata plattor ingående i en enda kapsel. Kapslar in- nehållande sådana effektkomponenter har ofta stora guldpläterade värmesänkor för att leda bort den av komponentema alstrade värmen.
Transistorer baserade på kiselkarbid (SiC) har nyligen studerats som ett möjligt alternativ till transistorer baserade både på Si och GaAs för effekttillämpningar vid GHz-frekvenser. De unika egenskaperna hos SiC innefattar ett stort elektriskt genombrottsfält av t ex cirka 4-106 V/cm, en hög mättad elektrondrifthastighet av t ex cirka 2-107 crn/s och en stor värmeled- ningsförrnåga av t ex cirka 4,9 W/cm-K. På grund därav har anordningar baserade på SiC förut- sagts vara i stånd att hantera mycket större effekttätheter jämfört med dem, som hanteras av de andra nämnda transistortypema, och de kan också fungera vid mycket högre temperaturer, bero- ende på de överlägsna egenskaperna hos SiC-materialet. Detta har också visats experimentellt.
SiC-anordningar bör drivas med mycket höga försörjningsspänningar av 48 V eller därutöver för att helt utnyttja anordningamas fördelar.
Ett av de problem, som är förknippade med för närvarande använda halvledartransistorer, vilka tillverkas baserat på Si eller GaAs, är den begränsade temperatur, vid vilken sådana transis- torers prestanda börjar att försämras. Normalt drivs Si-transistorer inte med den aktiva övergång- en vid en temperatur över l50°C. Denna temperatur sätter gränsen för den möjliga temperaturen hos värmesänkan och för omgivningstemperaturen, vilka för en radiobasstation (RBS) normalt är begränsad till 70°C resp 60°C. Det skulle emellertid vara mycket fördelaktigt, om en ökning både av omgivningstemperaturen och temperaturen hos värmesänkan skulle kunna medges, så att man inte behövde anordna någon yttre kylning såsom med hjälp av luftkonditionering. Det skulle då kunna vara möjligt att montera effektförstärkare direkt på antennema hos en sådan station, i vil- ken temperaturen i vissa fall i varma klimat kan överstiga de ovan nämnda temperaturerna. Tran- sistorer baserade på SiC kan fungera vid högre temperaturer än transistorer baserade på Si och dessutom är värmeledningsfönnågan hos SiC tre gånger värmeledningsfönnågan hos Si, vilket medger att värme leds bort från SiC-anordningar mycket effektivare. Det skulle då inte vara nå- got problem med att ha SiC-baserade förstärkare monterade på platser, där de omgivande tempe- raturema är höga. Det finns emellertid ett speciellt problem förbundet med SiC-anordningar. För att uppnå höga prestanda måste SiC-anordningar fungera vid effekttätheter, som är flera gånger, cirka 3 - 20, större än anordningar baserade på Si. Eftersom effektförstärkare, som används för radiofrekvenser, normalt drivs som förstärkare av klass A eller klass AB, förslösas 40 ~ 60% av den totala inkommande effekten i själva SiC-transistorn. Därigenom avger SiC-transistorer myc- 10 15 20 25 30 520 109 3 ket mer effekt per ytenhet än Si-transistorer, varvid denna höga effekt uppvärmer SiC-transisto- rerna till höga temperaturer, vilket försämrar deras elektriska egenskaper. Dessutom är också vär- meledningen beroende av temperaturen och minskar med ökande temperatur. Sålunda tar den nödvändiga mycket större förslösade effekttätheten lätt bort den förbättrade effekthanteringsför- mågan hos SiC-transistorer, förutsatt att inte några speciella åtgärder vidtas för att göra värme- transporten bort från anordningama effektivare.
REDOGÖRELSE FÖR UPPFINNINGEN Det är ett ändamål med föreliggande uppfinning att anvisa en transistor baserad på SiC, som fast den har en stor avgiven effekt fortfarande har måttlig temperatur.
Det problem, som uppfinningen avser att lösa, är hur en transistor baserad på SiC skall ut- formas för att medge, att den skall fungera med stor avgiven effekt och inte erfordra speciella kylningsåtgärder.
Sålunda tillverkas fälteffekttransistorer såsom en MESFET på ett chip innefattande ett SiC- substrat. Transistorn innefattar ett flertal tätt lagda parallella transistorceller, som totalt sett upptar ett rektangulärt aktivt område. Varje transistorcell har parallella remsformiga områden, som bil- dar elektrodema och cellens aktiva områden, och varje inre cell delar sina kollektor- och emitter- elektroder med närliggande celler. Det aktiva området har en mycket avlång form och speciellt skall det ha en bredd, vilken inte är större än väsentligen 50 um för att ge en god effektbortled- ning, som medger en stor elektrisk effekt vid drift av transistom. I det aktiva området bör alla transistorcellema ha sina remsformiga områden belägna parallellt med de korta sidoma hos det rektangulära ornrådet, så att cellerna sålunda relativt sett är mycket korta jämfört med längden hos det aktiva området. Sålunda har speciellt också varje cell en längd, som inte är större än vä- sentligen 50 um. Avstånden från de långa sidoma hos det rektangulära området till chipets kanter bör vara minst 50% och företrädesvis 60% av chipets tjocklek för att medge en bra värmetrans- port bort från det aktiva rektangulära området.
KORT FIGURBESKRIVNING Uppfinningen skall nu beskrivas i förrn av en ej begränsande utföringsform med hänvisning till de bifogade ritningama, i vilka: - fig. 1 är en tvärsektion av celler av parallella planara MESFETzar tillverkade på SiC, - fig. 2 är en schematisk planvy, som visar utformningen av ett flertal transistorceller i en effekt- transistor, - fig. 3 är en schematisk planvy av en effekttransistor med korta fingrar, i vilken temperaturför- delningen visas, - fig. 4a, 4b är perspektivvyer av transistom i fig. 3 monterad på en kapselfläns och värmesänka, i 10 15 20 25 30 520 109 vilka figurer temperaturfordelningen visas, - fig. 5 är en planvy av en effekttransistor med långa fingrar, i vilken ternperaturfordelningen vi- sas, - fig. 6a, 6b är perspektivvyer av transistom enligt fig. 5 monterad på en kapselfläns och en vär- mesänka, i vilka figurer temperaturfordelningen visas, och - fig. 7 är en planvy av en effekttransistor med korta fingrar anordnade i två parallella rader.
BESKRIVNING Av FÖREDRAGEN UTFÖRINGSFORM I fig. 1 visas en tvärsektion av en som exempel given utforingsform av en planar MESF ET med flera transistorceller och baserad på SiC, varvid endast de understa lagren hos transistorn har ritats ut i figuren. På ett halvisolerande eller ledande substrat 1 av SiC har ett buffertskikt 3 odlats epitaxiellt. På detta har ytterligare ett epitaxiellt SiC-skikt 5 odlats med ett kontaktskikt 7 ovanpå detta. Kontaktskiktet 7 är högdopat och har också odlats med hjälp av epitaxi. I det aktiva skiktet 5 finns kanalerna hos de parallella FET:ama/tillverkas kanalema. Kontaktskiktet 7 etsas for att bilda urtagningar ned till det epitaxiella skiktet 5 for att bilda plattformar, som utgör kollektor- och emitterelektrodema. Ovanpå de kvarvarande områdena hos kontaktskiktet och i urtagningar- na bildas metallområden 9, 10, 11 med hjälp av sputtring eller något deponeringsforfarande, så- som CVD. Metallområdena 9, 10, som är belägna ovanpå de kvarvarande områdena hos kontakt- skiktet 7, är de elektriska kontakterna for kollektom respektive emittern och metallområdena 11 i urtagningarna är styrelektroderna.
Utformningen av en sådan MESFET, sett från ovan, kan vara såsom visas i fig. 2, varvid kollektor-, emitter- och styr- elektrodema 9, 10, 11 bildar avlånga områden eller remsor placerade bredvid varandra. För en transistor innefattande en enda transistorcell, se området mellan de streckprickade linjema i fig. 1, är längden 1 hos de remsforrnade områdena, se fig. 2, är begränsa- de till den möjliga längden hos ett chip och även högfrekvensegenskaper kan begränsa längden beroende på kontakteringsproblem. En sådan transistorcell kan avge en maximal utgångseffekt bestämd av den elektriska effekt, vilken utvecklas av cellen, och cellens temperaturegenskaper och monteringen och kylningen av chipet. När en större utgångseffekt erfordras, är det vanligt att tillverka transistom som ett flertal parallella transistorceller, såsom ses i fig. 1 och 2, varvid varje transistorcell innefattar en fullständig transistor och har remsformiga elektroder, vilka alla sträc- ker sig parallellt med varandra. Detta ger en fingerstruktur, såsom visas i fig. 2, varvid denna fi- gur visar ett parti av ett chip, som innefattar en effekt-MESFET, jämför det rektangulära området 12 i fig. 3. Det ses i fig. 1 och 2, att for varje transistorcell, utom for de celler som ligger vid slu- tet av raden av parallella celler, är emitterelektroden 10 gemensam for cellen och den intilliggan- de cellen belägen på den ena sidan av den betraktade cellen och kollektorelektroden är gemensam 10 15 20 25 30 520 109 5 för den betraktande cellen och den intilliggande cell, som är belägen på den motsatta sidan av den betraktade cellen. För att använda chipets yta så effektivt som möjligt och minska parasitkapaci- tansema hos elektrodområdena görs bredden hos de gemensamma emitter- och kollektorelektrod- områdena så liten som möjligt med hänsyn tagen till att resistansen hos elektrodornrådena i des- sas längdriktning inte skall vara alltför stor, och till den tillgängliga litografiska tekniken.
Samma struktur med parallella celler, som har gemensamma eller delade elektrodorrirådena, såsom avbildas i fig. 1 och 2, används konventionellt för transistorer av andra typer, såsom IGFET:ar eller bipolära transistorer, när dessa skall avge stor utgångseffekt.
I fig. 2 visas endast utformningen av två metallskikt, Metall och Meta12. Bondpaddar 13 för styrena är belägna i en rad längs en sida av raden av celler, vid ändama av cellerna, och bond- paddar för kollektorelektrodema är belägna i en rad längs den motsatta sidan, vid de motsatta än- darna av cellerna. För emittrarna visas inte bondpaddarna, men dessa är förbundna med hjälp av tex det översta meta1lskiktetMeta12 i områden omkring bondpaddarna 13 för styrena.
När en tätt lagd parallell transistorstruktur används, såsom den som avbildas i fig. 2, förslö- sas effekt i varje transistorcell. Den förslösade effekten uppvärmer då respektive cell och området omkring denna. Därigenom uppvärmer transistorcellema varandra. Några exempel på möjliga ut- formningar av transistorer med samma täta parallella förläggning av transistorcellema har simule- rats med hänsyn tagen till hela värmeflödet från plattan, genom den kapsel, vilken innesluter plat- tan, till en yttre värmesänka. 1 de studerade exemplen varierades längdema hos transistorcellema och de områden, som cellerna upptar, medan alla cellerna hade samma bredd, varvid den totala kretsytan hölls konstant och var lika med 1 mmz, plattans tjocklek antogs vara 0,15 mm och den totalt förslösade effekten var lika med P = 15 W. Resultaten av värmesimuleringarna diskuteras nedan.
Transistorer med korta fingrar simulerades termiskt. Källan till den värme (totalt = 15 W), som alstrades i transistorema, antogs vara jämnt fördelad över det aktiva transistorområdet 21, som var 0,11 mmz. En standardkapsel 24 antogs och en kylfläns 25 gjord av Cu och en värmesän- ka 27 av Al, se fig. 4a, 4b. Det antagna chipet 20 visas i fig. 3 och det har dimensionerna 2,5 x 0,4 mmz. I mitten av chipet 20 är ett remsformigt aktivt område 21 med en total yta av 0,11 mmz utritat. Det aktiva området innefattar ett flertal lagrade parallella transistorceller, som sålunda alla sträcker sig i tvärled och är parallella med chipets korta sidor. Varje transistorcells längd är 50 um och det remsfonniga aktiva områdets längd är 2,3 mm. Temperaturfördelningen ses i figu- rerna, varvid de högsta temperaturema 107 - 112°C finns vid chipets 20 mitt, i ett område vid och kring transistorcellområdet 21.
Transistorer med längre fingrar simulerades också. Källan för den värme, som alstrades i 10 15 20 25 30 520 109 6 transistorema, antogs liksom ovan vara jämnt fördelad över det aktiva transistorområdet 21 ”, som i detta fall var något större och lika med 0,15 mmz (samma avgivna effekt av 15 W antogs). En standardkapsel antogs och en kylfläns 25 gjord av Cu och en värmesänka 27 av Al liksom ovan, se fig. 7a, 7b. Det antagna chipet 20” visas i fig. 5 och det har dimensionema 1,2 x 0,85 mmz. Vid mitten av chipet 20” är ett rektangulärt aktivt område 21 ” med ytan 0,15 mm2 ritat. Det aktiva om- rådet 21” innefattar ett flertal lagrade parallella transistorceller, som liksom ovan alla är parallella med chipets korta sidor. Transistorcellerna har alla en längd av 250 pm och det aktiva områdets längd är 0,6 mm. Temperaturfördelningen ses i fig. 6a ~ 6b, varvid de högsta temperaturema av 139 - l43°C finns vid chipets 20° mitt, i ett området vid och omkring transistorcellområdet 21”.
Det framgår av simuleringarna, att en SiC-transistor med långa fingrar hade en temperatur i sin platta, som var nästan 40°C högre än en liknande transistor med kortare fingrar med en längd motsvarande en femtedel av de långa fingrarnas längd, trots den 40% större ytan hos transistor- cellerna, vilket innebär en effekttäthet, som i sj älva verket var 30% lägre än effekttätheten hos en SiC-transistor med korta fingrar. Sålunda blir den terrniska resistansen hos SiC-transistom nästan fördubblad beroende på en dåligt optimerad utformning. Ett chip med ett stort antal korta paral- lella transistorceller får en remsforrn såsom chipet 20 i fig. 3, varvid alla cellerna har sina längd- riktningar vinkelräta mot chipets långa sidor och mot chipets längdriktning. De goda värmeegen- skaperna hos SiC-transistorer med korta fingrar orsakas av att en väsentlig värmemängd leds vid sidoma om det aktiva cellområdet 21 och denna omgivande yta ökar med den totala bredden hos de parallella transistorcellema.
Allmänt skulle utforrrmingen av ett chip, såsom visas i fig. 3, i stället kunna medge, för samma utformning det aktiva området 21, några få parallella transistorceller med långa parallella fingrar, som också är parallella med längdriktningen hos det avlånga chipet. Emellertid är mycket långa transistorceller inte önskvärda, eftersom högfrekvensegenskapema hos sådana transistorer kan vara dåliga beroende på serieresistanser och induktanser hos de långa inbördes förbindningar- na mellan elektrodema.
Ur simuleringama har det bestämts, att för att hålla den maximala yttemperaturen minimal i ett utförande av en transistor med ett flertal parallella tätt lagda transistorceller skall fingrarnas längd i cellerna inte överskrida 50 um. För att också säkerställa en effekt transport av värme i det område av chipet, som omger transistorcellema, skall avståndet mellan cellemas kanter och åt- minstone de långa kanterna och företrädesvis alla kantema hos chipet vara minst 50% och före- trädesvis 60% av chipets tjocklek.
Ett transistorchip med lämpliga dimensioner för korta fingrar blir ganska långt och smalt.
Det kan vara svårt att hantera ett sådant chip efter tillverkning av detsamma, dvs efter uppdelning 10 15 20 520 109 7 av den halvledarplatta, vilken används vid bearbetningsstegen, till olika chip. Då kan en andra rad parallella transistorcellerna placeras på samma chip, se fig. 7, varvid den andra raden är parallell med den första. Sålunda har i fig. 7 varje rad 21” halva antalet celler, som finns i det aktiva områ- det hos utformningen av ett chip enligt fig. 3 och sålunda halva längden. Varje rad är placerad i ett rektangulärt område 23 hos chipet 20”. Bredden hos områdena i varje sådant rektangulärt om- råde 23, som inte innefattar det aktiva området 2l”, motsvarar bredden hos områdena i chipet en- ligt fig. 3. Avstånden från kanterna av varje rad 21” i ñg. 3 till kanterna av respektive rektangu- lärt område är sålunda desamma som avstånden från kanterna av det aktiva området 21 i fig. 3 till kanterna hos chipet 20. Sålunda är den totala cellytan eller den aktiva ytan fortfarande 0,11 mmz, men den totala chipytan är något ökad till 1,08 mrnz. Eftersom varje rektangulärt område bör ut- formas liksom chipet 3, skall avståndet mellan de parallella cellraderna vara minst 100% och fö- reträdesvis minst 120% av chipets tjocklek, medan avstånden mellan cellområdenas kanter och åtminstone chipets kanter, som är parallella med de parallella raderna och vinkelräta mot transis- torfingrama, liksom ovan vara minst 50% och företrädesvis minst 60% av chipets tjocklek. Även flera parallella rader av parallella transistorceller på ett enda chip kan användas, som antyds av de streckade linjema i fig. 7. Vid utformningen av ett sådant chip skall de ovan nämnda minimala avstånden mellan cellraderna och kanterna hos det rektangulära området, vilket är för- knippat med respektive cell, bibehållas.
Utformningen av ovan beskrivna transistorer är inte begränsad till enbart SiC-transistorer med substrat och skikt med anordningar av SiC, utan också transistorer med andra halvledarrnate- rial såsom GaN, AlN och GaXAkHN använda i skiktet deponerade ovanpå ett SiC-substrat tillver- kas med fördel med hjälp av samma utformning.
Claims (3)
1. Transistor baserad på ett SiC-substrat i ett chip, varvid transistom innefattar ett flertal tätt lagda parallella transistorceller, varvid varje cell innefattar parallella remsformade områden, som bildar elektrodema och cellens aktiva områden, och varje inre cell delar kollektor- och emitter- elektroder med intilliggande celler, varvid transistorcellerna upptar totalt ett rektangulärt område på SiC-substratet, kännetecknad av att det rektangulära området är avlångt med en bredd inte större än väsentligen 50 um och att i det rektangulära området har alla transistorcellerna sina remsformade områden belägna parallellt med korta sidor hos det rektangulära området, så att de remsformade områdena har en längd, vilken inte är större än väsentligen 50 um, varigenom en väsentlig värmemängd leds vid sidoma om det rektangulära området, så att en god effektbortled- ning erhålls, som medger en stor elektrisk effekt vid drift av transistom.
2. Transistor enligt krav l, kännetecknad av att avståndet från det rektangulära områdets långa sidor till chipets kanter är minst 50% och företrädesvis 60% av chipets tjocklek.
3. Transistor enligt något av krav 1 - 2, kännetecknad av att ett flertal separata rektangulä- ra områden är anordnade, varvid de rektangulära områdena har sina långa sidor parallella med varandra och är placerade på likformigt avstånd från varandra, varvid de rektangulära områdena åtskiljs av områden med en bredd, som motsvarar minst två gånger det kortaste avståndet från det rektangulära områdets långa sidor till chipets kanter.
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SE0001815A SE520109C2 (sv) | 2000-05-17 | 2000-05-17 | Effekttransistorer för radiofrekvenser |
TW089114512A TW469647B (en) | 2000-05-17 | 2000-07-20 | Power transistors for radio frequencies |
EP01934751A EP1287559A1 (en) | 2000-05-17 | 2001-05-17 | Power transistors for radio frequencies |
PCT/SE2001/001098 WO2001088980A1 (en) | 2000-05-17 | 2001-05-17 | Power transistors for radio frequencies |
AU2001260904A AU2001260904A1 (en) | 2000-05-17 | 2001-05-17 | Power transistors for radio frequencies |
US09/858,902 US6507047B2 (en) | 2000-05-17 | 2001-05-17 | Power transistors for radio frequencies |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SE0001815A SE520109C2 (sv) | 2000-05-17 | 2000-05-17 | Effekttransistorer för radiofrekvenser |
Publications (3)
Publication Number | Publication Date |
---|---|
SE0001815D0 SE0001815D0 (sv) | 2000-05-17 |
SE0001815L SE0001815L (sv) | 2002-01-17 |
SE520109C2 true SE520109C2 (sv) | 2003-05-27 |
Family
ID=20279700
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SE0001815A SE520109C2 (sv) | 2000-05-17 | 2000-05-17 | Effekttransistorer för radiofrekvenser |
Country Status (6)
Country | Link |
---|---|
US (1) | US6507047B2 (sv) |
EP (1) | EP1287559A1 (sv) |
AU (1) | AU2001260904A1 (sv) |
SE (1) | SE520109C2 (sv) |
TW (1) | TW469647B (sv) |
WO (1) | WO2001088980A1 (sv) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005024941A1 (ja) * | 2003-09-04 | 2005-03-17 | Matsushita Electric Industrial Co., Ltd. | 半導体装置 |
US7829883B2 (en) * | 2004-02-12 | 2010-11-09 | International Business Machines Corporation | Vertical carbon nanotube field effect transistors and arrays |
US20110068410A1 (en) * | 2009-09-18 | 2011-03-24 | Garnett Martin E | Silicon die floorplan with application to high-voltage field effect transistors |
CN102034823B (zh) * | 2009-09-30 | 2013-01-02 | 意法半导体研发(深圳)有限公司 | 用于spu和stog良好性能的功率晶体管的布局和焊盘布图规划 |
US8896034B1 (en) | 2010-08-11 | 2014-11-25 | Sarda Technologies, Inc. | Radio frequency and microwave devices and methods of use |
US9236378B2 (en) | 2010-08-11 | 2016-01-12 | Sarda Technologies, Inc. | Integrated switch devices |
US8519916B2 (en) * | 2010-08-11 | 2013-08-27 | Sarda Technologies, Inc. | Low interconnect resistance integrated switches |
US9425262B2 (en) | 2014-05-29 | 2016-08-23 | Fairchild Semiconductor Corporation | Configuration of portions of a power device within a silicon carbide crystal |
CN104778307B (zh) * | 2015-03-12 | 2017-08-25 | 浙江大学 | 基于GaAs PHEMT MMIC热仿真等效模型 |
US10134839B2 (en) * | 2015-05-08 | 2018-11-20 | Raytheon Company | Field effect transistor structure having notched mesa |
US9947616B2 (en) | 2016-03-17 | 2018-04-17 | Cree, Inc. | High power MMIC devices having bypassed gate transistors |
US9786660B1 (en) | 2016-03-17 | 2017-10-10 | Cree, Inc. | Transistor with bypassed gate structure field |
US10128365B2 (en) | 2016-03-17 | 2018-11-13 | Cree, Inc. | Bypassed gate transistors having improved stability |
US9774322B1 (en) | 2016-06-22 | 2017-09-26 | Sarda Technologies, Inc. | Gate driver for depletion-mode transistors |
US10483352B1 (en) * | 2018-07-11 | 2019-11-19 | Cree, Inc. | High power transistor with interior-fed gate fingers |
US10763334B2 (en) | 2018-07-11 | 2020-09-01 | Cree, Inc. | Drain and/or gate interconnect and finger structure |
US10600746B2 (en) | 2018-07-19 | 2020-03-24 | Cree, Inc. | Radio frequency transistor amplifiers and other multi-cell transistors having gaps and/or isolation structures between groups of unit cell transistors |
US10770415B2 (en) | 2018-12-04 | 2020-09-08 | Cree, Inc. | Packaged transistor devices with input-output isolation and methods of forming packaged transistor devices with input-output isolation |
US11417746B2 (en) | 2019-04-24 | 2022-08-16 | Wolfspeed, Inc. | High power transistor with interior-fed fingers |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0405877B1 (en) | 1989-06-30 | 1994-03-16 | Texas Instruments Incorporated | Thermally optimized interdigitated transistor |
US5319237A (en) * | 1990-03-09 | 1994-06-07 | Thomson Composants Microondes | Power semiconductor component |
US5264713A (en) * | 1991-06-14 | 1993-11-23 | Cree Research, Inc. | Junction field-effect transistor formed in silicon carbide |
US5270554A (en) | 1991-06-14 | 1993-12-14 | Cree Research, Inc. | High power high frequency metal-semiconductor field-effect transistor formed in silicon carbide |
US5294814A (en) * | 1992-06-09 | 1994-03-15 | Kobe Steel Usa | Vertical diamond field effect transistor |
US5726463A (en) * | 1992-08-07 | 1998-03-10 | General Electric Company | Silicon carbide MOSFET having self-aligned gate structure |
US5686737A (en) | 1994-09-16 | 1997-11-11 | Cree Research, Inc. | Self-aligned field-effect transistor for high frequency applications |
FR2737342B1 (fr) * | 1995-07-25 | 1997-08-22 | Thomson Csf | Composant semiconducteur avec dissipateur thermique integre |
US5801442A (en) * | 1996-07-22 | 1998-09-01 | Northrop Grumman Corporation | Microchannel cooling of high power semiconductor devices |
JP3481813B2 (ja) * | 1997-02-28 | 2003-12-22 | Nec化合物デバイス株式会社 | 半導体装置 |
-
2000
- 2000-05-17 SE SE0001815A patent/SE520109C2/sv unknown
- 2000-07-20 TW TW089114512A patent/TW469647B/zh not_active IP Right Cessation
-
2001
- 2001-05-17 US US09/858,902 patent/US6507047B2/en not_active Expired - Lifetime
- 2001-05-17 WO PCT/SE2001/001098 patent/WO2001088980A1/en not_active Application Discontinuation
- 2001-05-17 AU AU2001260904A patent/AU2001260904A1/en not_active Abandoned
- 2001-05-17 EP EP01934751A patent/EP1287559A1/en not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
US6507047B2 (en) | 2003-01-14 |
AU2001260904A1 (en) | 2001-11-26 |
SE0001815D0 (sv) | 2000-05-17 |
US20020014670A1 (en) | 2002-02-07 |
TW469647B (en) | 2001-12-21 |
WO2001088980A1 (en) | 2001-11-22 |
EP1287559A1 (en) | 2003-03-05 |
SE0001815L (sv) | 2002-01-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SE520109C2 (sv) | Effekttransistorer för radiofrekvenser | |
US9484284B1 (en) | Microfluidic impingement jet cooled embedded diamond GaN HEMT | |
KR101132898B1 (ko) | 열 스페이서를 갖는 반도체 소자 | |
CN102136460B (zh) | 使用热分布结构在半导体装置中的热匹配 | |
JP2007535140A5 (sv) | ||
US8945843B2 (en) | Thermocooler with thermal breaks that thermally isolate a thermocycling region from at least one guard heat region | |
JP6064054B2 (ja) | トランジスタ、トランジスタの放熱構造及びトランジスタの製造方法 | |
US20090294117A1 (en) | Vapor Chamber-Thermoelectric Module Assemblies | |
JP2007157829A (ja) | 半導体装置 | |
JPH06318654A (ja) | 一体型ヒートシンク付き高電力半導体装置とその成形方法 | |
US10231364B2 (en) | Fluidly cooled power electronics assemblies having a thermo-electric generator | |
US8166769B2 (en) | Self-cooled vertical electronic component | |
US11569375B2 (en) | Vertical diamond MOSFET and method of making the same | |
WO2009119175A1 (ja) | 半導体装置 | |
CN110416296B (zh) | 半导体器件、半导体芯片及半导体器件制作方法 | |
EP0091079B1 (en) | Power mosfet | |
US9812376B2 (en) | Electrically conductive element, power semiconductor device having an electrically conductive element and method of manufacturing a power semiconductor device | |
US8344359B2 (en) | Transistor having thermo electron cooling | |
RU2402105C1 (ru) | Вертикальный полевой транзистор | |
US20050127399A1 (en) | Non-uniform gate pitch semiconductor devices | |
CN117293173B (zh) | 一种横向功率mosfet器件及其制造方法 | |
Yu et al. | Analysis on the Effect of Laval Microchannel Structure in Si Interposer for GaN HEMTs Cooling | |
EP1440473A2 (en) | Thermally balanced power transistor | |
JPH03123035A (ja) | くし形トランジスタとその製法 | |
CN117238949A (zh) | 一种铜桥焊接的碳化硅功率模块 |