CN102136460B - 使用热分布结构在半导体装置中的热匹配 - Google Patents

使用热分布结构在半导体装置中的热匹配 Download PDF

Info

Publication number
CN102136460B
CN102136460B CN201010601748.9A CN201010601748A CN102136460B CN 102136460 B CN102136460 B CN 102136460B CN 201010601748 A CN201010601748 A CN 201010601748A CN 102136460 B CN102136460 B CN 102136460B
Authority
CN
China
Prior art keywords
heat distribution
distribution structures
heat
structures
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010601748.9A
Other languages
English (en)
Other versions
CN102136460A (zh
Inventor
S·J·高尔
S·H·沃德曼
J-M·恰恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Intersil Americas LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intersil Americas LLC filed Critical Intersil Americas LLC
Publication of CN102136460A publication Critical patent/CN102136460A/zh
Application granted granted Critical
Publication of CN102136460B publication Critical patent/CN102136460B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3732—Diamonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本文中所述的实施方案提供芯片，包括基底上的第一装置和基底上的第二装置。芯片还包括热接近第一装置和第二装置的热分布结构，其中热分布结构是热隔离的，并且降低第一装置和第二装置之间的热梯度。

Description

使用热分布结构在半导体装置中的热匹配
相关申请的交叉引用
本申请涉及2009年12月15日提交的题目为“DIAMOND HEATSPREADING STRUCTURES”的美国临时专利申请序列号61/286,467(代理人案卷号SE-2709-TD)，其在本文中称为‘467申请。从而本申请要求美国临时专利申请No.61/286,467的权益。从而‘467申请通过引用的方式并入本文中。
附图简述
图1A-1C是具有热分布结构的芯片的一个实施方案的视图。
图2A和2B是封装的集成电路的一个实施方案的视图。
图3A-3E是具有不同热接近热分布结构的热特性的两个电子装置的实施方案的视图。
图4A是模拟宏观布图设计的一个实施方案的框图。
图4B是包括图4A的模拟宏观布图设计的集成芯片布图设计的一个实施方案的框图。
图5是具有不对称热匹配的芯片的一个实施方案的框图。
图6是用于改善输出装置的电连接的性能的热分布结构的一个实施方案的自上而下视图。
图7A-7C是热接近热分布结构的至少一个多指元件的剖视图。
图8A-8H是对应于具有热分布结构的半导体装置的制备方法的一个实施方案的剖视图。
图9A-9D是对应于具有热分布结构的半导体装置的制备方法的另一实施方案的剖视图。
图10是包括具有热接近两个电路元件的热分布结构的功率变换器的装置的框图。
在各附图中相同的附图标记和标识表示相同的元件。
发明详述
本文中所述的一些实施方案提供具有热分布结构的半导体装置及其制备方法。在一个实施方案中，和半导体过程集成的热分布结构位于下面所限定的热接近半导体装置或芯片或第一装置和第二装置。热分布结构包含导热材料，并且降低第一和第二装置之间的热梯度。热分布结构使第一装置和第二装置大致热匹配，从而导致半导体装置的性能改善和降低热点的发生。在一个实施方案中，热分布结构是图案化的金刚石膜。
图1A是具有热分布结构110的芯片100的一个实施方案的俯视图。芯片100包括基底102，其上形成多个装置120-A到120-D(统称为“装置120”)。芯片100的实施方案包括任意半导体装置或芯片、集成电路、模拟、数字或混合电路、或晶片。芯片100的实施方案的例子使用隔离体上硅(SOI)或金刚石上硅(SOD)技术。基底102包含任何合适的基底材料，包括但不限于硅(Si)、蓝宝石、金刚石、碳化硅、氮化镓(GaN)、磷化铟(InP)等。
装置120-A到120-D的实施方案包括任何半导体装置、电路、子解算、解算或在晶片或基底上形成的元件。装置120的另外实施方案包括二极管、多指元件、电阻器、电容器、驱动器、运算放大器(op-amp)、晶体管(例如金属氧化物半导体场效应晶体管(MOSFET)、扩散金属氧化物半导体(DMOS)晶体管、n-沟道MOSFET(NMOS)、p-沟道MOSFET(PMOS)、双极结型晶体管、同质结双极晶体管、异质结双极晶体管)、静电放电装置(ESD)、功率放大器、解算电路、虚设电路等。DMOS晶体管的实施方案包括侧面、垂直或准垂直DMOS晶体管。装置120的其他实施方案使用下列技术制备，包括：互补金属氧化物半导体(CMOS)、双极CMOS隔离体上硅(SOI)、BCD(双极、CMOS和扩散金属氧化物半导体)MOS、硅锗、硅锗碳、氮化镓或金刚石上硅技术。在芯片100的一些实施方案中，各装置120是不同类型的装置。在其他实施方案中，一些或所有装置120是相同类型的装置。
在图1A中所示的实施方案中，热分布结构110(本文中也称为“热梯度降低结构”)形成在基底102内，并且热接近装置120-A和120-B，但不热接近装置120-C和120-D。热接近允许在两个物体之间直接物理接触、通过经过介质(例如基底102)或经过真空发生热量转移的任何物理距离。如本文中使用的，当据说第一元件是热接近而第二元件不是热接近时，第一元件接收比第二元件基本上更多的热量转移。热分布结构110的一些实施方案是热和几何对称性的(如图1A中所示)，而其他实施方案是不对称的(如下述图5中所示)。
热分布结构110也是热隔离的。当导热材料不与导热率大致相等或更大的另一导热材料物理连接或耦合时，发生热隔离。例如，当热分布结构110不与芯片100外部的散热器(例如通过相对高导热性的材料，例如金属)热耦合时，热分布结构110是热隔离的。热隔离的热分布结构110或其层在本文中被称为“热岛”。
热分布结构110大致热匹配装置120-A和120-B；即，其降低装置120-A和120-B之间的热梯度。在一个实施方案中，热分布结构100的温度被装置120-A和120-B的温度内在界定(即，在它们之间或等于它们)。例如，热分布结构110的温度大致是第一装置120-A的第一温度和第二装置120-B的第二温度的平均数。
热分布结构110的一些实施方案是良好的热导体，例如，比基底102或装置120更具导热性。热分布结构110的一个实施方案包括金刚石膜。一些形式的金刚石的导热率为约900至2320瓦特/(米·开尔文)，并且是电绝缘体。金刚石膜或层以比单晶硅快约4至10倍的速度传播热能。在另一实施方案中，热分布结构110是氮化铝(AlN)膜。热分布结构110可以是多孔或无孔的。热分布结构110的其他实施方案包括金刚石样物质，例如具有大致面立方晶结构的碳的同素异形体或复合物膜，例如金刚石/AlN。复合物膜的例子包括在其他热隔离层之间具有金属或金属填料形状的嵌入的粒子的金刚石样物质。热分布结构110的另外实施方案包括具有相对高的导热率的任何目前已知或将来开发的材料，包括纳米材料、和电介质材料、和复合物、或其组合。
如图1A中所示，热分布结构110是在装置120-A和120-B下形成的平面膜。在该实施方案中，当装置120-A和120-B具有截然不同的热能时(例如但一个接通电源而另一个未接通电源时)，热分布结构110允许装置120-A和120-B具有大致相同的热环境，而不论装置120-A和120-B或整个芯片100的热对称性如何。如本文中使用的，当两个或多个元件具有大致相同的热环境时，产生热对称性。例如，如果装置120-A在比装置120-B更高的电流下允许，装置120-A将具有比装置120-B更高的温度。装置120-A将使装置120-A局部的基底102和热分布结构110的部分增加温度。因为热分布结构110是导热性的，所以热分布结构110实现大致均匀的温度。因此，热接近装置120-B中的热分布结构110部分使装置120-B随后增加温度。因此，由装置120-A产生的一些热量通过热分布结构110传递至装置120-B。
在甚至其他实施方案中，热分布结构110赋予具有SOI基底102的芯片100热稳定性和热分布。例如，引入金刚石热分布结构110的SOI基底102不仅具有金刚石的高导热率以用于热分布，而且提供局部恒定的热环境或瞬态散热器。在另一实施方案中，芯片100部分使用下面的金刚石热分布结构来制备，所述结构提供恒定的热平面并限定局部热对称性。
图1B是图1A的芯片100沿线A-A’的剖视图。热分布结构110是在基底102上方生长或沉积的图案化的金刚石膜。在其他实施方案中，热分布结构110形成在基底102内。在热分布结构110上方形成中间层104。中间层104可包括一层或多层。中间层104的一个实施方案是多晶硅。半导体层106形成在中间层104上方。半导体层106的实施方案包括GaN、Si、InP、多晶硅、锗(Ge)、SiGe、氮化铝镓(AlGaN)、氮化铟镓(InGaN)、砷化镓(GaAs)或其他合适的材料。装置120位于半导体层106上或中。
如图1B中所见，热分布结构110位于装置120-A和120-B下，但不位于装置120-D下。因此，装置120-A和120-B大致彼此热匹配，而装置120-D将主要看到不同的热环境。类似地，图1C是图1A的芯片100沿线B-B’的剖视图。这表明热分布结构110并不位于任何其他装置(例如装置120-C或120-D)下面。因此，在热分布结构110与装置120-C和120-D之间比热分布结构110与装置120-A和120-B产生更少的热量流动。
图2A是封装的集成电路(IC)200的一个实施方案的自上而下视图。封装的集成电路具有核心区域220和输入输出(I/O)区域230。核心区域220大致位于IC 200的几何中心，并且含有下列元件，例如但不限于磁心逻辑和存储器单元。在该特定实施方案中，I/O区域230含有产热元件，例如但不限于电源总线、至少一个结合垫、至少一个pin、ESD元件、芯片外驱动器电路或时钟电路。
图2B是图2A中所示的封装的IC200沿线C-C’的剖视图。热分布结构210位于在基底202上方形成的半导体层204中。在一个实施方案中，半导体层204是多晶硅，并且热分布结构210是金刚石。在该实施方案中，IC 200中的大部分热量产生在I/O区域230。因此，热分布结构210位于I/O区域230下，但是不位于核心区域220下。在一个实施方案中，热分布结构210被图案化，使得其不形成在核心区域220下。图2B中的布置允许热量从(例如)I/O装置或静电放电事件至围绕IC 200周边分布，而不是至潜在的更加热敏感的核心区域220。在IC 200的一些实施方案中，来自核心区域220的热量被单独管理(例如，通过热岛的使用)。在其他实施方案中，热分布结构210至少部分形成在核心区域220下。
图3A-3E是具有不同的热接近热分布结构的热特性的两个电子装置320-A和320-B的实施方案的视图。图3A是装置320-A和320-B在热分布结构310-A下的一个实施方案的剖视图。热分布结构310-A是热梯度降低膜，例如金刚石。装置320-A和320-B位于在基底层302上方形成的半导体层304中。热分布结构310-A形成在装置320-A和320-B上方作为上层。金属化层330形成在热分布结构310-A上方。在该示例性实施方案中，热分布结构310-A是穿过基底302的连续层。热分布结构310-A还大致平行由装置320-A和320-B限定的平面。
热分布结构310的实施方案被定型以实现装置320-A和320-B的期望的热环境。热分布结构310的一些实施方案控制第一装置320-A和第二装置320-B之间的温差。图3B-3E示出这样的例子，其中热分布结构310提供和装置320-B相比至装置320-A或来自装置320-A的改善的热量流动。图3B是具有不同的热接近热分布结构310-B的热特性的两个电子装置320-A和320-B的另一实施方案的剖视图。因此，热分布结构310-B促进第一装置320-A中的期望的第一温度和第二装置320-B中的期望的第二温度。热分布结构310-B形成的层相对于由装置320-A和320-B限定的平面成一定角度。该实施方案放置热分布结构310-B和装置320-B相比更接近装置320-A。由于在该实施方案中不同的物理分离，在装置320-A和热分布结构310-B之间比装置320-B和热分布结构310-B之间发生更多的热转移。
图3C是热接近热分布结构310-C的两个电子装置320-A和320-B的又一实施方案的剖视图。热分布结构310-C包括多个至少部分堆叠的层310-C1和310-C2。在这些实施方案的一些实施方式中，多层中的各层和热分布结构310-C的层彼此热隔离。多层的一些实施方式包括连续穿过基底的层310-C2和不连续的另一层310-C1。其他实施方案包括不同数量、形状、取向、和连续性的多层。
图3D是热接近热分布结构310-D的两个电子装置320-A和320-B的实施方案的剖视图。该实施方案热耦合(例如通过直接接触或通过另一导热介质)热分布结构310-D至装置320-A。图3E是热分布结构310-E的另一实施方案的俯视图。热分布结构310-E被定型为使得装置320-A比装置320-B热接近热分布结构310-E的更大面积。第一装置320-A比第二装置320-B热临近更大部分的热分布结构310-E。因此，装置320-B比装置320-A暴露于更少面积的热分布结构310-E，从而导致比装置320-B更快地热传递至装置320-A。
图4A是模拟宏观布图设计400的一个实施方案的框图。模拟宏观布图设计400是模拟电路的设计，并且包括在半导体层404中或上形成的装置420-1到420-11(本文中统称为“装置420”)。装置420包括任何类别的模拟装置，例如但不限于电阻器、晶体管、加热器或电容器。在一个实施方案中，模拟宏观布图设计400是运算放大器。在其他实施方案中，模拟宏观布图设计400是数字或混合信号电路的宏观布图设计。模拟宏观布图设计400的其他实施方案包含不同数量的装置420。
在图4A所述的实施方案中，模拟宏观布图设计400具有围绕轴422的几何对称性。然而，其他实施方案不具有几何对称性，例如在下述图5中。装置420具有第一矩心。如本文中使用的，矩心是物体形状的几何中心。此处，例如，第一矩心是围绕点432的作为整体形状的装置420的面积的中心。
热分布结构410形成在装置420下。该热分布结构410赋予装置420热对称性。在其他实施方案中，热分布结构410形成在装置420上方。热分布结构410具有和第一矩心共同的第二矩心。即，第二矩心在点432处联合第一矩心。因此，在该实施方案中，模拟宏观布图设计400具有在点432周围和沿着轴422的热对称性。
典型地，宏观布图设计保持几何对称性以具有平衡的热环境。例如，运算放大器典型地包括对于热失配敏感的晶体管的输入对和产生热量的晶体管的输出对。通常，输入对和与输入对相关的任何金属化和电阻器等距于轴，因此它们相对于在运算放大器上的对称放置的加热元件暴露于大约相同的热环境。几何对称性实现在大规模集成中比实现在小规模集成中更具挑战性。热分布结构410允许不对称模拟宏观布图设计400，因为热分布结构410用于匹配输入对的热环境，而不是依赖于几何对称性。多个热分布结构410用在模拟宏观布图设计400的一些实施方案中以实现不同组的装置420的不同等温线。
图4B是包括图4A的模拟宏观布图设计400的集成芯片布图设计450的一个实施方案的框图。集成芯片布图设计450包括两个功率装置440-A和440-B。模拟宏观布图设计400位于大致靠近功率装置440-A处。当功率装置440-A和440-B释放热量时，更接近功率装置440-A的模拟宏观布图设计400的第一侧412比另外来自功率装置440-A的模拟宏观布图设计400的第二侧414暴露于更多热量。未校正的，该热失衡在模拟宏观布图设计400中产生热畸变，这可导致劣化的性能。然而，使热分布结构410位于至少一部分模拟宏观布图设计400下降低了来自附近热源的畸变。即，来自功率装置440-A的热量在整个热分布结构410上大致均匀地分布，从而降低穿过模拟宏观布图设计400的热梯度。
图5是具有不对称热匹配的芯片500的一个实施方案的框图。两个元件520-A和520-B形成在基底晶片502上。热分布结构510在第一域526-1下并且不在第二域526-2下。热分布结构510热接近元件520-A，但很少这样热接近元件520-B。如图5中所示，热分布结构510只形成在元件520-A下。这在元件520-A和520-B之间提供不均匀的加热，从而在它们之间产生温差。在芯片500的一些实施方案中，除了装置520-A，其他装置形成在热分布结构510上方。
所得温差可以多种能力使用，例如作为温度计。由于电流和电压是温度依赖性的，因此可以从测定装置520-A和520-B中任一者的电流或电压来确定温度。使用温差的实施方案是下列实施方案，其中装置520-A是静电装置(ESD)并且装置520-B是解算电路。在这种实施方案中，ESD520-A在解算电路520-B之前接通电源以下沉电流(sink current)。这可用在(例如)带隙调节器或比较器电路中。装置520-A的实施方案还包括ESD网络或电路，包括但不限于金刚石上硅(SOD)ESD结构、SOD ESD装置和SOD ESD电路。在其他实施方案中，装置520-A是基准元件，并且装置520-B是差分元件，或反之亦然。
图6是用于改善输出装置620的电连624的性能的热分布结构610的一个实施方案的自上而下视图。输出装置620形成在晶片602上。在一个实施方案中，输出装置620是用在功率管理芯片中的多指MOSFET，但其他实施方案包括双极晶体管或其他输出装置。输出装置620包括多个漏极、门路和源区域。输出装置620的实施方案具有金属系统625，其包括多个金属层，所述金属层使用vias来彼此连接。低金属626使漏极、源和门路区域耦合在一起。在一个实施方式中，低金属626变宽，因为其吸取另外的电流以保护避免电迁移。高金属624收集来自低金属626的电流。高金属624耦合输出装置620至结合垫630。
随着电流加到金属层624和626，输出装置620的金属系统625经历过热。由于电阻率典型地随着温度增加而增加，因此低金属626和高金属624的性能将随着温度增加而降低。热分布结构610形成在输出装置620、高金属624和结合垫630上方或下。来自输出装置602的热量传播至结合垫630，其对于温度较不敏感。按照这种方式，热分布结构610用作热管，所述热管用于将来自热敏装置(例如输出装置620)的热量选择性传递至较不热敏装置(例如结合垫630或结合电线)。在一个实施方案中，热分布结构610和高金属624直接接触。在一些实施方案中，热分布结构610包括金刚石或金刚石样层，其使用可选择的金刚石沉积方法来形成，例如碳-样内-介电层法。
图7A是热接近热分布结构710的多指元件720的剖视图。多指元件720和热分布结构710形成在半导体基底702中。多指元件720围绕热对称性722的轴对称。在一个实施方案中，多指元件720是PN结二极管，其具有交替的P+和N+掺杂区域724以及沟槽区域726。在一个实施方案中，沟槽区域726使用浅沟槽隔离(STI)技术来形成。沟槽区域726的实施方案填充电介质材料，例如二氧化硅(SiO2)。在一些实施方案中，至少一个介电层和至少一个金属层形成在半导体基底702上方。
图7A示出沿着轴722具有对称性的多个指，并且在热分布结构710上方垂直对齐。热分布结构710的一些实施方案在整个半导体基底702上是连续的，其他实施方案是热岛，并且甚至其他实施方案具有不同几何形状和相互连接的热分布结构710。例如，在一个实施方案中，热分布结构710图案化以热匹配多指元件720的另外的指，即，各另外的指制成彼此指大致相同的温度。多指元件720的实施方案可以是无源或有源元件，包括但不限于双极晶体管、MOSFET、DMOS晶体管、电阻器、电感器或电容器。
图7B是热接近热分布结构710的第一多指元件730-A和第二多指元件730-B的剖视图。热分布结构710大致热匹配元件730。第一多指元件730-A和第二多指元件730-B(本文中统称为“元件730”)具有单独的n-阱区域，并且围绕轴722是对称的。元件730-A和730-B也具有N+区域725-1到725-4和P+区域724-1到724-4。在一些实施方案中，元件730位于半导体基底702中彼此远离处。在一个实施方式中，元件730电连接节点，而它们在其他实施方式中是电分离的。如本文中使用的，电分离(本文中也称为“断电”)是指不直接电连接的两个或多个装置通过其他元件或装置间接电连接，或者根本没有电连接。其他实施方案包括另外的元件，电耦合地或不电耦合地热接近热分布结构710。
图7C示出热接近热分布结构710的差分电路750的实施方案的剖视图。第一元件740-A连接至差分电路的正性侧并且第二元件740-B连接至差分电路的负性侧。在一个实施方案中，第一元件740-A是第一PN二极管，并且第二元件740-B是第二PN二极管。第一PN二极管740-A在VDD、IN(+)、VDD和IN(+)耦合差分电路750的电正性侧。第二PN二极管740-B在IN(-)、VSS和IN(-)耦合差分电路750的电负性侧。热分布结构710在第一和第二PN二极管740-A和740-B之间提供大致匹配的热环境。差分电路750的实施方案是模拟、数字或混合信号电路。
图8A-8H是对应于具有热分布结构810的半导体装置800的制备方法的一个实施方案的剖视图。对于示例性方法，在整个图8A-8H中将讨论其中热分布结构810是金刚石的实施方案，然而应理解所述方法适用于热分布结构810所用的任何材料。在图8A中，第一层804形成在第一基底802上方。如本文中所述，半导体装置800颠倒制备，使得第一基底802在制备过程中稍后变成装置层。第一基底802包含有益于热分布结构810的材料(例如氮化硅(或Si)(Si3N4))成核和生长的材料。相反，第一层804不益于热分布结构810(例如二氧化硅(SiO2))成核和生长。因此，第一基底802有益于金刚石的生长和成核，并且第一层804不是如此。在一个实施方案中，第一层804约100埃至多约1微米(μm)厚，但是可以是任何其他厚度。
在图8B中，第一层804图案化为热分布结构810期望的形状。在一个实施方案中，热分布结构810的形状基于一个或多个装置的期望的热对称性。在另一实施方案中，如果第一层804有益于金刚石的生长并且基底802不益于金刚石的生长，第一层804被蚀刻以形成其上生长金刚石的期望的图案。
图8C示出热分布结构810生长或沉积后的半导体装置800。在一些实施方案中，热分布结构810使用选择性外延生长(SEG)或横向外延过生长(ELO)来生长。SEG和ELO是在半导体基底或其他层上外延生长材料的技术。在一些实施方案中，干扰量的金刚石812形成在第一层804上。在一个实施方案中，金刚石热分布结构810至多约或至多约1μm厚，然而涵盖其他厚度。
图8D示出除去第一层804的结果。任何干扰的金刚石812和第一层804一起除去。第一层804使用(例如)揭起或剥离来除去。然后，沉积结合层808，如图8E中所示。在一些实施方案中，结合层808是多晶硅或SiO2，并且至多约或至多约2μm厚，然而，涵盖其他厚度。结合层808如图8F中所示平面化以形成结合表面。在图8G中结合层808然后结合至第二基底806。在一些实施方案中，结合法(例如)是Si-Si或氧化物-氧化物，这取决于结合层808的组成。在一个实施方案中，第二基底806是处理晶片(handle wafer)。图8H示出半导体基底802平面化至期望的半导体装置层的厚度的结果。基底802变成半导体装置层。在一个实施方案中，装置层806约至多约20μm厚，这取决于(例如)预期用途和电压范围。装置、电路、或其他元件随后形成在装置层802上。
图9A-9D是对应于具有热分布结构910的半导体装置900的制备方法的另一实施方案的剖视图。图9A示出在基底902上的第一层904的上方形成的第二层906。热分布结构910的材料附接于第一层904并且较少附接于第二层906。在一个实施方案中，第一层904包含Si3N4并且第二层906包含SiO2。在一个实施方案中，第一层904和第二层906各自约至多约1μm厚。
然后第二层906图案化为热分布结构910期望的形状，如图9B中所示。图9C示出在第一层904上方沉积或生长的热分布结构910。图9D示出除去第二层906后的半导体装置900。
半导体装置900的实施方案经历上面涉及图8E-8F所述的进一步的处理。当基底902不益于热分布层910的材料的生长或成核时，可以使用图9A-9D中所述的方法。第一层904还可以起到容纳层的作用，从而降低使用来自热分布结构910的材料污染基底902的可能性。
在另一实施方案中，使用金刚石镶嵌法，如美国临时专利申请No.61/286,440中所述，其通过引用的方式并入本文中。在另外的实施方案中，热分布结构910沉积为空白层，并且使用蚀刻步骤图案化，例如，使用O2等离子体蚀刻、激光烧蚀或类似的技术。例如当热分布结构910较薄时使用空白沉积。在其他实施方案中，选择性沉积金刚石。在甚至进一步实施方案中，金刚石上层形成在电路、元件、或半导体层上形成的装置(例如，金刚石在其他完全形成的集成电路上沉积和图案化)上。一种或多种难熔金属(例如Tungsten)可用在实施方案中，其中热分布结构需要高温以成形并且形成为上层。
图10是包括具有热接近两个电路元件的热分布结构1010的功率变换器1030的装置1000的框图。装置1000包括耦合电源1022和解算电路1020的功率变换器1030。功率变换器1030包括至少第一元件1042和至少第二元件1044。在图10所示的实施方案中，热分布结构1010热接近第一元件1042和第二元件1044。
在一个实施方案中，第一元件1042是高端电路并且第二元件1044是低端电路。在功率变换器1030运行的大部分时间内，高端电路1042和低端电路1044中只有一者接通电源。当高端电路1042接通电源时，由其产生的热量通过热分布结构1010分布至低端电路1044。类似地，由接通电源的低端电路1044产生的热量通过热分布结构1010分布至高端电路1042。热分布结构1010大致热匹配高端电路1042和低端电路1044。
在另一实施方案中，电源1022或处理电路系统1020在装置1000外部。装置1000是任意电子装置，例如手机、计算机、导航装置、微处理器、高频装置、功率管理装置、带隙过滤器装置、功率变换器等。本文中所述的功率变换器1030的实施方案可在下列装置中实施：其他功率装置、高功率密度和高效DC功率变换器、和高压AC/DC功率变换器、或任何其他应用(其中可以使用具有热分布结构1030的功率变换器1030)。在其他实施方案中，功率变换器1030包括上述半导体装置或芯片的任何实施方案。
在本文中的讨论和权利要求书中，涉及两种材料一种在另一种上而使用的术语“在...上”是指在材料之间至少有一些接触，而“在...上方”是指材料临近、但可能具有一种或多种另外的介入材料，使得接触是可能的，但非需要的。“在...上”和“在...上方”都不暗示如本文中使用的方向性。术语“共形”描述了涂层材料，其中共形材料保留底层材料的夹角。术语“大约”指示可能稍微变化的所列举的值，只要变化不会引起所示实施方案处理或结构的不一致即可。
在该申请中使用的相对位置的术语基于平行于常规平面或晶片或基底的工作表面的平面而定义，而不论晶片或基底的取向如何。在该申请中使用的术语“水平”或“侧面”定义为平行于常规平面或晶片或基底的工作表面的平面而定义，而不论晶片或基底的取向如何。术语“垂直”是指正交于水平的方向。术语例如“在...上”、“侧”(在“侧壁”中)、“高”、“低”、“在...上方”、“顶部”和“在...下”涉及常规平面或晶片或基底的顶部表面上的工作表面而定义，而不论晶片或基底的取向如何。
实施上述各种实施方案的计算机或处理器可以如本领域普通技术人员知道的那样使用软件、固件、硬件或其任意合适的组合来实施。这些可以补充或引入专门设计的应用-特定集成电路(ASIC)或现场可编程门阵列(FPGA)。计算机或处理器还可以包括或发挥软件、程序、固件、或其他计算机可读指令的功能以进行各种处理任务、计算和控制本方法和系统中使用的功能。
上述方法的实施方案可通过可由处理器执行的计算机可执行指令(例如程序模块或组件)来实施。通常，程序模块包括路径、程序、目标、数据组件、数据结构、算法等，它们进行特定的任务或实施特定的抽象数据类型。在一个实施方案中，处理器控制半导体装置的制备中使用的机械。
用于进行本发明的方法和系统的操作中使用的各种处理任务、计算和产生其他数据的指令可以在软件、固件、或其他计算机可读指令中实施。这些指令典型地储存在任何合适的计算机程序产品上，包括用于储存计算机可读指令或数据结构的计算机可读介质。这种计算机可读介质可以是通用目的或专门目的计算机或处理器、或任意可编程的逻辑装置可存取的任何可得介质。
合适的计算机可读存储介质可包括(例如)非易失性存储器装置，包括：半导体存储器装置，例如EPROM、EEPROM或快闪存储器装置；磁盘，例如内置式硬盘或可移动磁盘；磁光盘；CD、DVD、或其他光学存储磁盘；非易失性ROM、RAM、和其他类似的介质；或可用于以计算机可执行指令或数据结构的形式进行或储存期望的程序代码的任何其他介质。
本文中所述的实施方案提供用于产生热对称性的图案化的热分布结构，而不论布图设计对称性如何。因此，当在较大设计中使用时可以保留宏观中的热对称性。热分布结构提供局部热传播并降低热梯度。本文中所述滴定方法还适用于晶片大规模集成。
已经描述了所附权利要求限定的本发明的许多实施方案。然而，将理解，在不偏离要求的发明的精神和范围的情况下可以对所述实施方案进行各种修改。本文中所述的特定实施方案的特征和方面可联合或取代其他实施方案的特征和方面。因此，其他实施方案在所附权利要求的范围内。

Claims (39)

1.一种芯片，包括：
基底上的第一装置；
所述基底上的第二装置，其中所述第一装置在热分布结构上且所述第二装置在所述热分布结构上；和
不在所述热分布结构上的第三装置，
其中所述热分布结构的至少一部分在整个第一装置和整个第二装置之下，且提供大致热匹配第一装置和所述第二装置的热分布，
其中所述热分布结构是热隔离的，并且降低所述第一装置和所述第二装置之间的热梯度。
2.根据权利要求1所述的芯片，其中所述热分布结构比所述热分布结构物理接触的任何材料具有更高的导热率。
3.根据权利要求1所述的芯片，其中所述热分布结构的温度被所述第一装置的第一温度和所述第二装置的第二温度内在界定。
4.根据权利要求3所述的芯片，其中所述热分布结构的温度大致是所述第一温度和所述第二温度的平均数。
5.根据权利要求1所述的芯片，其中所述热分布结构是和基底集成的热岛。
6.根据权利要求1所述的芯片，其中所述热分布结构形成在基底内。
7.根据权利要求1所述的芯片，其中所述热分布结构不在基底内。
8.根据权利要求1所述的芯片，其中所述热分布结构是金刚石、具有大致面立方晶结构的碳的同素异形体、金刚石复合物、金属、氮化铝(AlN)、或其组合中的一种。
9.根据权利要求1所述的芯片，其中所述热分布结构是金刚石样物质。
10.根据权利要求1所述的芯片，其中所述热分布结构由多孔材料构成。
11.根据权利要求1所述的芯片，其中所述热分布结构是具有嵌入的金属填料形状的大致金刚石样材料。
12.根据权利要求1所述的芯片，其中：
所述第一和第二装置形成第一矩心；以及
所述热分布结构形成和所述第一矩心共同的第二矩心。
13.根据权利要求1所述的芯片，其中所述第一装置电连接所述第二装置。
14.根据权利要求1所述的芯片，其中所述热分布结构包括多个热岛层。
15.根据权利要求1所述的芯片，其中所述热分布结构热耦合所述第一装置并且不热耦合所述第二装置。
16.根据权利要求1所述的芯片，其中所述第一装置比所述第二装置热临近更大部分的所述热分布结构。
17.根据权利要求1所述的芯片，其中至少一部分所述热分布结构相对于所述第一装置和所述第二装置所限定的平面以一定角度定位。
18.根据权利要求1所述的芯片，其中所述第一装置和所述第二装置中的至少一种是半导体装置。
19.根据权利要求1所述的芯片，其中所述第一装置和所述第二装置中的至少一种是电路元件。
20.根据权利要求19所述的芯片，其中所述电路元件是电阻器、电容器、金属氧化物半导体场效应晶体管(MOSFET)、双极晶体管或扩散金属氧化物半导体(DMOS)晶体管中的一种。
21.根据权利要求19所述的芯片，其中所述电路元件使用下列技术中的一种来制备：互补金属氧化物半导体(CMOS)技术、双极技术、CMOS隔离体上硅(SOI)技术、双极、CMOS和扩散金属氧化物半导体MOS技术、硅锗技术、硅锗碳技术、氮化镓技术、或金刚石上硅技术。
22.根据权利要求1所述的芯片，其中所述第一装置和所述第二装置是大致相同类型的装置。
23.根据权利要求22所述的芯片，其中所述第一装置和所述第二装置均是电路元件，所述热分布结构促进所述第一装置中的期望的第一温度和所述第二装置中的期望的第二温度。
24.根据权利要求1所述的芯片，其中：
所述第二装置是至少一个结合垫；
所述第一装置是具有低金属层和高金属层的输出装置；以及
所述热分布结构从所述低金属层和所述高金属层至所述至少一个结合垫分布热量。
25.一种制备权利要求1所述的芯片的方法，包括：
在第一基底上方形成热分布结构；
在所述热分布结构上方形成第一装置和第二装置；以及
形成不在所述热分布结构上方的第三装置，
其中所述热分布结构的至少一部分在整个第一装置和整个第二装置之下，且提供大致热匹配所述第一装置和所述第二装置的热分布，并且在所述芯片内是热隔离的。
26.根据权利要求25所述的方法，其中形成热分布结构包括在所述基底内形成所述热分布结构，其中所述热分布结构比所述基底具有更大的导热率。
27.根据权利要求25所述的方法，还包括：
将第一层沉积在所述第一基底上方，其中所述第一层包含不益于所述热分布结构的材料生长的材料；以及
使所述第一层图案化以暴露一部分所述第一基底，从而形成所述热分布结构的选择的形状，其中所述第一基底包含有益于所述热分布结构的材料生长的材料；
其中形成所述热分布结构包括使所述热分布结构在所述第一基底的暴露部分上方生长。
28.根据权利要求27所述的方法，其中所述热分布结构包括使金刚石在所述第一基底的暴露部分上生长。
29.根据权利要求25所述的方法，还包括：
在所述热分布结构上方形成结合层；以及
使第二基底结合所述结合层。
30.根据权利要求25所述的方法，还包括：
在所述第一基底上方沉积第一层，其中所述第一层有益于金刚石的生长；以及
在所述第一层上方沉积第二层，其中所述第二层不益于金刚石的生长；以及
使所述第二层图案化以暴露一部分所述第一层；
其中形成所述热分布结构还包括在暴露部分的所述第一层上方使金刚石生长。
31.根据权利要求25所述的方法，其中形成所述热分布结构还包括在所述基底内形成所述热分布结构。
32.根据权利要求25所述的方法，还包括：
在所述热分布结构上方形成金属化层，其中所述热分布结构不位于所述基底内。
33.根据权利要求25所述的方法，还包括：
使所述热分布结构图案化，使得其
赋予所述第一装置的多个指热匹配，其中所述第一装置是多指元件。
34.一种芯片结构，包括：
基底；
在所述基底上或中的第一、第二和第三半导体装置；和
在所述基底中形成的热隔离的金刚石膜，
其中所述热隔离的金刚石膜的至少一部分位于整个所述第一半导体装置和整个所述第二半导体装置之下，
其中所述热隔离的金刚石膜不位于所述第三装置之下，以及
其中所述热隔离的金刚石膜提供大致热匹配所述第一装置和所述第二装置的热分布。
35.根据权利要求34所述的结构，其中所述第一、第二和第三半导体装置中的至少一种包括多个元件。
36.根据权利要求35所述的结构，其中所述多个元件中的至少两个元件电连接公共节点。
37.根据权利要求34所述的结构，其中所述第一、第二和第三半导体装置中的至少一种是多指元件、电阻器、电容器、金属氧化物半导体场效应晶体管(MOSFET)、扩散金属氧化物半导体(DMOS)晶体管、双极结型晶体管、同质结双极晶体管、异质结双极晶体管、模拟宏观装置、数字宏观装置或混合信号宏观装置中的一种。
38.根据权利要求34所述的结构，其中所述热隔离的金刚石膜位于所述第一和第二半导体装置的至少一个的输入/输出区域下，并且不在所述第三半导体装置的核心区域下。
39.根据权利要求34所述的结构，其中所述热隔离的金刚石膜控制所述第一和第二半导体装置之间的温差。
CN201010601748.9A 2009-12-15 2010-12-15 使用热分布结构在半导体装置中的热匹配 Active CN102136460B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US28646709P 2009-12-15 2009-12-15
US61/286,467 2009-12-15
US12/966,728 2010-12-13
US12/966,728 US8859337B2 (en) 2009-12-15 2010-12-13 Thermal matching in semiconductor devices using heat distribution structures

Publications (2)

Publication Number Publication Date
CN102136460A CN102136460A (zh) 2011-07-27
CN102136460B true CN102136460B (zh) 2015-08-19

Family

ID=44142672

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010601748.9A Active CN102136460B (zh) 2009-12-15 2010-12-15 使用热分布结构在半导体装置中的热匹配

Country Status (3)

Country Link
US (1) US8859337B2 (zh)
CN (1) CN102136460B (zh)
TW (1) TWI534964B (zh)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8502362B2 (en) * 2011-08-16 2013-08-06 Advanced Analogic Technologies, Incorporated Semiconductor package containing silicon-on-insulator die mounted in bump-on-leadframe manner to provide low thermal resistance
US20100276701A1 (en) * 2009-04-29 2010-11-04 Hebert Francois Low thermal resistance and robust chip-scale-package (csp), structure and method
WO2012174252A1 (en) * 2011-06-17 2012-12-20 Analog Devices, Inc. Offset reducing resistor circuit
EP2779332A4 (en) * 2011-11-10 2015-11-25 Citizen Holdings Co Ltd OPTICAL INTEGRATED DEVICE
US8928116B2 (en) * 2012-07-31 2015-01-06 Silanna Semiconductor U.S.A., Inc. Power device integration on a common substrate
US10290702B2 (en) 2012-07-31 2019-05-14 Silanna Asia Pte Ltd Power device on bulk substrate
US9412881B2 (en) 2012-07-31 2016-08-09 Silanna Asia Pte Ltd Power device integration on a common substrate
US9940616B1 (en) 2013-03-14 2018-04-10 Square, Inc. Verifying proximity during payment transactions
US9704146B1 (en) 2013-03-14 2017-07-11 Square, Inc. Generating an online storefront
US10192220B2 (en) 2013-06-25 2019-01-29 Square, Inc. Integrated online and offline inventory management
US10417635B1 (en) 2013-10-22 2019-09-17 Square, Inc. Authorizing a purchase transaction using a mobile device
US9836739B1 (en) 2013-10-22 2017-12-05 Square, Inc. Changing a financial account after initiating a payment using a proxy card
US9922321B2 (en) 2013-10-22 2018-03-20 Square, Inc. Proxy for multiple payment mechanisms
US8892462B1 (en) 2013-10-22 2014-11-18 Square, Inc. Proxy card payment with digital receipt delivery
US10217092B1 (en) 2013-11-08 2019-02-26 Square, Inc. Interactive digital platform
US10810682B2 (en) 2013-12-26 2020-10-20 Square, Inc. Automatic triggering of receipt delivery
US10621563B1 (en) 2013-12-27 2020-04-14 Square, Inc. Apportioning a payment card transaction among multiple payers
US10198731B1 (en) 2014-02-18 2019-02-05 Square, Inc. Performing actions based on the location of mobile device during a card swipe
US9224141B1 (en) 2014-03-05 2015-12-29 Square, Inc. Encoding a magnetic stripe of a card with data of multiple cards
US10692059B1 (en) 2014-03-13 2020-06-23 Square, Inc. Selecting a financial account associated with a proxy object based on fund availability
US9619792B1 (en) 2014-03-25 2017-04-11 Square, Inc. Associating an account with a card based on a photo
US9864986B1 (en) 2014-03-25 2018-01-09 Square, Inc. Associating a monetary value card with a payment object
US9569767B1 (en) 2014-05-06 2017-02-14 Square, Inc. Fraud protection based on presence indication
US20150332223A1 (en) 2014-05-19 2015-11-19 Square, Inc. Transaction information collection for mobile payment experience
US10284194B2 (en) 2014-12-05 2019-05-07 Analog Devices, Inc. High gain load circuit for a differential pair using depletion mode transistors
EP3086365A1 (en) * 2015-04-23 2016-10-26 ABB Technology Oy Compensation of power electronic module flatness deviations
US9721251B1 (en) 2015-05-01 2017-08-01 Square, Inc. Intelligent capture in mixed fulfillment transactions
US10026062B1 (en) 2015-06-04 2018-07-17 Square, Inc. Apparatuses, methods, and systems for generating interactive digital receipts
US10636019B1 (en) 2016-03-31 2020-04-28 Square, Inc. Interactive gratuity platform
US10515342B1 (en) 2017-06-22 2019-12-24 Square, Inc. Referral candidate identification
US11107714B2 (en) 2018-10-31 2021-08-31 Taiwan Semiconductor Manufacturing Company, Ltd. Electromigration evaluation methodology with consideration of thermal and signal effects
US11196390B2 (en) 2020-04-23 2021-12-07 Nxp Usa, Inc. Power amplifier devices containing frontside heat extraction structures and methods for the fabrication thereof
CN113155313B (zh) * 2021-03-16 2023-04-07 中国电子科技集团公司第二十九研究所 一种扇出型封装温度分布原位模拟结构及方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6096582A (en) * 1992-01-28 2000-08-01 Canon Kabushiki Kaisha Method of making a semiconductor device
CN1319888A (zh) * 2000-02-28 2001-10-31 国际商业机器公司 导热增强的半导体结构和制造过程

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5337002A (en) 1991-03-01 1994-08-09 Mercer John E Locator device for continuously locating a dipole magnetic field transmitter and its method of operation
US5561303A (en) 1991-11-07 1996-10-01 Harris Corporation Silicon on diamond circuit structure
US5397428A (en) 1991-12-20 1995-03-14 The University Of North Carolina At Chapel Hill Nucleation enhancement for chemical vapor deposition of diamond
US5803967A (en) 1995-05-31 1998-09-08 Kobe Steel Usa Inc. Method of forming diamond devices having textured and highly oriented diamond layers therein
US5895972A (en) 1996-12-31 1999-04-20 Intel Corporation Method and apparatus for cooling the backside of a semiconductor device using an infrared transparent heat slug
US6075701A (en) * 1999-05-14 2000-06-13 Hughes Electronics Corporation Electronic structure having an embedded pyrolytic graphite heat sink material
WO2001031082A1 (en) * 1999-10-28 2001-05-03 P1 Diamond, Inc. Improved diamond thermal management components
US6652763B1 (en) 2000-04-03 2003-11-25 Hrl Laboratories, Llc Method and apparatus for large-scale diamond polishing
US6541303B2 (en) 2001-06-20 2003-04-01 Micron Technology, Inc. Method for conducting heat in a flip-chip assembly
US6770966B2 (en) 2001-07-31 2004-08-03 Intel Corporation Electronic assembly including a die having an integrated circuit and a layer of diamond to transfer heat
US6649937B2 (en) 2002-03-26 2003-11-18 Intel Corporation Semiconductor device with components embedded in backside diamond layer
US6673684B1 (en) 2002-07-31 2004-01-06 Advanced Micro Devices, Inc. Use of diamond as a hard mask material
TWI239606B (en) 2002-11-07 2005-09-11 Kobe Steel Ltd Heat spreader and semiconductor device and package using the same
US6924170B2 (en) 2003-06-30 2005-08-02 Intel Corporation Diamond-silicon hybrid integrated heat spreader
US20050017351A1 (en) 2003-06-30 2005-01-27 Ravi Kramadhati V. Silicon on diamond wafers and devices
JP4315440B2 (ja) 2003-08-21 2009-08-19 フジノン株式会社 光記録媒体用対物レンズおよびこれを用いた光ピックアップ装置
US7679160B2 (en) * 2004-09-03 2010-03-16 Cambridge Semiconductor Limited Semiconductor device and method of forming a semiconductor device
JP2007251002A (ja) 2006-03-17 2007-09-27 Toshiba Corp ヒートシンク、電子デバイス、ヒートシンクの製造方法及び電子デバイスの製造方法
US7498191B2 (en) 2006-05-22 2009-03-03 Chien-Min Sung Semiconductor-on-diamond devices and associated methods
US20080298021A1 (en) 2007-05-31 2008-12-04 Ali Ihab A Notebook computer with hybrid diamond heat spreader
US8105693B2 (en) 2007-08-29 2012-01-31 Sp3, Inc. Multilayered structures and methods thereof
US20100140790A1 (en) * 2008-12-05 2010-06-10 Seagate Technology Llc Chip having thermal vias and spreaders of cvd diamond
US20100276701A1 (en) 2009-04-29 2010-11-04 Hebert Francois Low thermal resistance and robust chip-scale-package (csp), structure and method
US20110140232A1 (en) 2009-12-15 2011-06-16 Intersil Americas Inc. Methods of forming a thermal conduction region in a semiconductor structure and structures resulting therefrom

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6096582A (en) * 1992-01-28 2000-08-01 Canon Kabushiki Kaisha Method of making a semiconductor device
CN1319888A (zh) * 2000-02-28 2001-10-31 国际商业机器公司 导热增强的半导体结构和制造过程

Also Published As

Publication number Publication date
US8859337B2 (en) 2014-10-14
CN102136460A (zh) 2011-07-27
TW201131714A (en) 2011-09-16
US20110141696A1 (en) 2011-06-16
TWI534964B (zh) 2016-05-21

Similar Documents

Publication Publication Date Title
CN102136460B (zh) 使用热分布结构在半导体装置中的热匹配
US10312358B2 (en) High electron mobility transistors with improved heat dissipation
TWI619235B (zh) 具背側散熱能力之絕緣體上半導體結構
CN104838499B (zh) 石墨烯场效应晶体管
TWI497644B (zh) 以石墨烯為基底的元件及其製造方法
US9196703B2 (en) Selective deposition of diamond in thermal vias
US10217822B2 (en) Semiconductor-on-insulator with back side heat dissipation
TW202115885A (zh) 具有背側金屬接點及子鰭片區的無基材鰭式場效電晶體（ｆｉｎｆｅｔ）二極體架構
US10629710B2 (en) Integrated circuit heat dissipation using nanostructures
US9508552B1 (en) Method for forming metallic sub-collector for HBT and BJT transistors
US20160013184A1 (en) Method and structure to suppress finfet heating
US8298904B2 (en) Compact thermally controlled thin film resistors utilizing substrate contacts and methods of manufacture
CN107210285A (zh) 具有法拉第笼的集成电路组件
CN107112329B (zh) 具有背侧应变拓扑结构的绝缘体上覆半导体
US20220020665A1 (en) Double-side back-end-of-line metallization for pseudo through-silicon via integration
US10515872B1 (en) Metallic sub-collector for HBT and BJT transistors
CN108713253A (zh) 用于改善的热和rf性能的具有底部填充氮化铝的氮化镓晶体管
TW201539708A (zh) 鰭式半導體裝置及方法
US8916932B2 (en) Semiconductor device including FINFET structures with varied epitaxial regions, related method and design structure
Tyhach et al. GaN on Diamond: Pushing the Boundary of Conventional MMIC Design and Fabrication

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Address after: American California

Applicant after: Intersil Americas LLC

Address before: American California

Applicant before: Intersil Inc

COR Change of bibliographic data

Free format text: CORRECT: APPLICANT; FROM: INTERSIL INC TO: INTERSIL AMERICA CO., LTD.

C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20161026

Address after: French Pavilion

Patentee after: Silicon On Insulator Technologies S A

Address before: American California

Patentee before: Intersil Americas LLC