JP2007251002A - ヒートシンク、電子デバイス、ヒートシンクの製造方法及び電子デバイスの製造方法 - Google Patents

ヒートシンク、電子デバイス、ヒートシンクの製造方法及び電子デバイスの製造方法 Download PDF

Info

Publication number
JP2007251002A
JP2007251002A JP2006074746A JP2006074746A JP2007251002A JP 2007251002 A JP2007251002 A JP 2007251002A JP 2006074746 A JP2006074746 A JP 2006074746A JP 2006074746 A JP2006074746 A JP 2006074746A JP 2007251002 A JP2007251002 A JP 2007251002A
Authority
JP
Japan
Prior art keywords
heat sink
substrate
electronic device
heat generating
generating portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006074746A
Other languages
English (en)
Inventor
Tomio Ono
富男 小野
Tadashi Sakai
忠司 酒井
Hisashi Sakuma
尚志 佐久間
Hiroaki Yoshida
博昭 吉田
Mariko Suzuki
真理子 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2006074746A priority Critical patent/JP2007251002A/ja
Priority to US11/534,355 priority patent/US7538423B2/en
Priority to CNA2007100885359A priority patent/CN101038900A/zh
Publication of JP2007251002A publication Critical patent/JP2007251002A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3732Diamonds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】熱伝導率が高く、冷却効率に優れたヒートシンク、電子デバイス及びそれらの製造方法を提供する。
【解決手段】ヒートシンク20は、絶縁性を有する絶縁性ダイヤモンド基板で形成されたベース21部と、絶縁性ダイヤモンド基板で形成されベース部21上に配設された第1の圧接体221及び第2の圧接体222とを備える。電子デバイス1は、デバイス本体10の表面上にヒートシンク20を備え、発熱部12に第1の圧接体221を、非発熱部13に第2の圧接体222を圧接する。
【選択図】図1

Description

本発明は、ヒートシンク、電子デバイス、ヒートシンクの製造方法及び電子デバイスの製造方法に関する。特に、本発明は、電子デバイスの動作により発生する熱を放出するヒートシンク、このヒートシンクの製造方法、このヒートシンクを備えた電子デバイス及びこの電子デバイスの製造方法に関する。
半導体製造技術の進歩に伴い、半導体素子の高集積化及び回路動作の高速化が進み、半導体素子の性能が急速に向上している。一方、この技術的な進歩に反して、半導体素子を搭載した半導体基板の熱密度(単位面積当たりの発熱量)が増大する傾向にあり、半導体基板を、高効率で冷却する方法が要求されている。
このような半導体基板を冷却する方法としては、熱伝導率の高い材料(カーボン、グラファイト、金属、セラミック、ダイヤモンド等)を、半導体基板上に配置する技術が一般的に知られている(例えば、特許文献1)。特に、ダイヤモンドは、一般的な工業用材料中において最も熱伝導率が大きい銅と比べて、単結晶の場合には、約5倍、多結晶の場合には、約2.5倍と非常に大きな熱伝導率を備えており、特に、発熱の多い半導体レーザやマイクロ波発振器等の分野でヒートシンクを構成する材料として非常に注目されている。
更に、ダイヤモンドは、不純物をドーピングしない場合には、絶縁性であるという特徴を有している。このため、半導体基板の裏面ではなく、半導体基板の表面側にダイヤモンド膜を成膜することにより、このダイヤモンド膜を利用して冷却することが原理的に可能である。
半導体基板の発熱部は主に能動素子が形成された能動素子部であり、この能動素子部は、半導体基板の表面上に局所的に存在している。従って、半導体基板の表面上に絶縁性を有し、熱伝導率が大きいダイヤモンド膜を形成することができれば、半導体素子の動作に影響を与えることなく、発熱部から発生した熱をダイヤモンド膜を通じて非発熱部に伝導させることができる。この結果、半導体基板の全表面領域の温度を均一化することができる。このように、半導体素子の正常動作と電気的信頼性とを確保するためには能動素子部(発熱部)の温度を下げることが重要であり、半導体基板の表面全域の温度を均一化することによって、能動素子部の温度を下げることができる。
特表2002−519846号
しかしながら、前述したダイヤモンド膜を半導体基板上に形成して、冷却する方法は、以下の点について配慮がなされていなかった。半導体製造プロセスにおいて、ダイヤモンド薄膜の成膜工程は、半導体基板に半導体素子を形成し、かつ半導体素子間を電気的に接続する配線を形成した後に組み込まれることが多い。一般的に、ダイヤモンド薄膜は化学的気相蒸着(CVD:chemical vapor deposition)法を使用して成膜することができ、成膜時の基板温度は800℃程度で行われる。ところが、配線材料としてアルミニウム合金を使用する場合は、アルミニウム合金の融点は約600℃であるために、ダイヤモンド薄膜の成膜時において配線、しいては半導体素子にダメージが生じる。更に、ダイヤモンドの熱膨張率はシリコンに対して小さいので、ダイヤモンド薄膜と半導体基板との間に温度サイクルに起因する応力が発生し、ダイヤモンド薄膜に対して機械的強度が低い半導体基板側にダメージが生じる。
一方、最近、ナノダイヤモンド薄膜が注目されている。前述のダイヤモンド薄膜は多結晶であり、その結晶粒の粒径はマイクロメートル(μm)サイズであるのに対して、ナノダイヤモンド薄膜は同様に多結晶であるが、その結晶粒の粒径はナノメートル(nm)サイズである。更に、ナノダイヤモンド薄膜は400℃以下の基板温度において成膜することができる。つまり、ナノダイヤモンド薄膜を放熱経路として使用すれば、半導体製造プロセスにおいて、半導体基板に半導体素子を形成し、かつ配線を形成した後に、成膜時の基板温度を配線材料の融点温度以下に設定してダイヤモンド薄膜を成膜することができるという利点を有する。しかしながら、ナノダイヤモンド薄膜は、低い成膜温度にて成膜することができるものの、肝心の熱伝導率が小さい。これは、ナノダイヤモンド薄膜の結晶粒の粒径が小さく、熱伝達経路において多数の結晶粒界が存在し、この結晶粒界において格子振動の伝播が妨げられるためである。従って、ナノダイヤモンド薄膜を利用して半導体デバイスを冷却することは困難であった。
本発明は、上記課題を解決するためになされたものであり、熱伝導率が高く、冷却効率に優れたヒートシンク並びにこのヒートシンクを備えた電子デバイスを提供することを目的とする
更に、本発明の他の目的は、熱伝導率が高く、冷却効率に優れたヒートシンクの製造方法並びに電子デバイスの製造方法を提供することである。
本発明の実施の形態に係る第1の特徴は、ヒートシンクにおいて、絶縁性ダイヤモンドで構成されたベース部と、絶縁性ダイヤモンドで構成され、ベース部上に配設された複数の圧接体とを備える。
本発明の実施の形態に係る第2の特徴は、電子デバイスにおいて、基板表面の第1の領域に発熱部を有し、基板表面の第1の領域と異なる第2の領域に非発熱部を有するデバイス本体と、絶縁性ダイヤモンドで構成されたベース部と、絶縁性ダイヤモンドで構成され、ベース部上に配設され、デバイス本体の発熱部に圧接された複数の第1の圧接体及び非発熱部に圧接された複数の第2の圧接体とを有するヒートシンクとを備える。
本発明の実施の形態に係る第3の特徴は、ヒートシンクの製造方法において、絶縁性ダイヤモンド基板の表面上に多孔質被膜を形成する工程と、多孔質被膜の表面からその対向する裏面に通じる孔を多数形成する工程と、多孔質被膜の孔内部にマスクを埋設する工程と、多孔質被膜を選択的に除去する工程と、マスクをエッチングマスクとして用い、絶縁性ダイヤモンド基板の表面からその対向する裏面に向かって基板厚さ方向の一部をエッチングし、複数の圧接体を形成する工程とを備える。
本発明の実施の形態に係る第4の特徴は、電子デバイスの製造方法において、基板表面の第1の領域に発熱部を有し、基板表面の第1の領域と異なる第2の領域に非発熱部を有するデバイス本体を作製する工程と、絶縁性ダイヤモンド基板の表面上に多孔質被膜を形成する工程、多孔質被膜の表面からその対向する裏面に通じる孔を多数形成する工程、多孔質被膜の孔内部にマスクを埋設する工程、多孔質被膜を選択的に除去する工程、マスクをエッチングマスクとして用い、絶縁性ダイヤモンド基板の表面からその対向する裏面に向かって基板厚さ方向の一部をエッチングし、複数の圧接体を形成する工程により、ヒートシンクを作製する工程と、デバイス本体の発熱部及び非発熱部のそれぞれにヒートシンクの圧接体を圧接する工程とを備える。
本発明の実施の形態に係る第5の特徴は、電子デバイスの製造方法において、基板表面の第1の領域に発熱部を有し、基板表面の第1の領域と異なる第2の領域に非発熱部を有するデバイス本体を作製する工程と、デバイス本体の発熱部及び非発熱部が設けられた表面の段差形状を評価する工程と、評価結果に基づいて、デバイス本体の表面の段差形状と一致するように、絶縁性ダイヤモンド基板の表面をエッチングする工程、ダイヤモンド基板のエッチングされた表面上に多孔質被膜を形成する工程、多孔質被膜の表面からその対向する裏面に通じる孔を多数形成する工程、多孔質被膜の孔内部にマスクを埋設する工程、多孔質被膜を選択的に除去する工程、マスクをエッチングマスクとして用い、絶縁性ダイヤモンド基板の表面からその対向する裏面に向かって基板厚さ方向の一部をエッチングし、複数の圧接体を形成する工程により、ヒートシンクを作製する工程と、デバイス本体の発熱部及び非発熱部のそれぞれにヒートシンクの圧接体を圧接する工程とを備える。
本発明によれば、熱伝導率が高く、冷却効率に優れたヒートシンク並びにこのヒートシンクを備えた電子デバイスを提供することができる。
更に、本発明によれば、熱伝導率が高く、冷却効率に優れたヒートシンクの製造方法並びに電子デバイスの製造方法を提供することができる。
以下、本発明の実施の形態について図面を参照して詳細に説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号が付してある。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。従って、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
(第1の実施の形態)
[ヒートシンク及びそれを備えた電子デバイスの構造]
図1に示すように、第1の実施の形態に係る電子デバイス1は、基板11表面の第1の領域に発熱部12を有し、基板11表面の第1の領域とは異なる第2の領域に非発熱部13を有するデバイス本体10と、絶縁性ダイヤモンドで構成されたベース部21と、ベース部21上に配設され、ベース部21と同様の絶縁性ダイヤモンドで構成され、デバイス本体10の発熱部12に圧接された第1の圧接体221及び非発熱部13に圧接された第2の圧接体222とを有するヒートシンク20とを備えている。
第1の実施の形態において、デバイス本体10はシリコン(Si)半導体チップにより形成された半導体デバイスであり、基板11はSi単結晶基板である。なお、本発明において、デバイス本体10は、Si半導体チップに限定されるものではなく、レーザ発振器、マイクロ波発振器等の、発熱量が大きい、III族−V族化合物半導体チップにより形成されてもよい。
デバイス本体10の発熱部12は、動作によって熱を発生する絶縁ゲート型電界効果トランジスタ(IGFET)、バイポーラトランジスタ等の能動素子を主に配設した領域である。また、発熱部12は能動素子を含む回路を配設した領域である。ここで、「能動素子を含む回路」とは、1つ若しくは複数の能動素子によって構築された回路、能動素子と受動素子とによって構築された回路等を含む意味において使用される。受動素子には抵抗、容量等が含まれる。
非発熱部13は発熱部12を配設した領域以外の領域である。この非発熱部13には受動素子が配設された領域、素子が全く配設されていない領域、素子間を電気的に分離する絶縁分離領域等が含まれる。
図1に示すデバイス本体10の断面構造は模式的なものである。実際のデバイス本体10は、基板11の表面部分に能動素子や受動素子を配設し、これらの素子上に配線と層間絶縁膜とを交互に配設している。デバイス本体10の表面、つまり基板11の最上層には図示しない最終保護膜(ファイナルパッシベーション膜)が配設されている。
第1の実施の形態において、ヒートシンク20は、単結晶又は多結晶の絶縁性ダイヤモンドで構成されている。
図2は、多結晶ダイヤモンドにおける結晶粒径と熱伝導率との関係を模式的に示した関係図である。図2において、横軸は多結晶ダイヤモンドの結晶粒径を示し、縦軸はその熱伝導率を示す。符号「A」はμmサイズの結晶粒径を有する多結晶ダイヤモンドの熱伝導率を示し、符号「B」はnmサイズの結晶粒径を有する多結晶ダイヤモンドの熱伝導率を示している。符号「A」に示すμmサイズの多結晶ダイヤモンドの熱伝導率は約1000W/M・Kである。符号「B」に示すnmサイズの多結晶ダイヤモンドの熱伝導率は約10W/M・K〜約100W/M・Kである。なお、結晶粒界が存在しない単結晶ダイヤモンドの熱伝導率は約2000W/M・Kである。
以上より、熱伝導率の観点から言うと絶縁性ダイヤモンドは単結晶のダイヤモンドで構成されていることが好ましい。しかしながら、単結晶ダイヤモンドは非常に高価であり、製造コスト等の観点から考えると、多結晶の絶縁性ダイヤモンド基板、特に、自立絶縁性ダイヤモンド基板を実用的に使用することが好ましい。多結晶の自立絶縁性ダイヤモンド基板は市販化されており、安価にかつ容易に入手することができるので、ヒートシンク20並びに電子デバイス1の製作費用を低減することができる。
更に、多結晶の絶縁性ダイヤモンド基板は、マイクロメートルサイズの粒径を有するダイヤモンドで構成されていることが好ましい。すなわち、図2に示すように、μmサイズの多結晶ダイヤモンドの熱伝導率は、単結晶ダイヤモンドの熱伝導率に比べて半減するものの、nmサイズの多結晶ダイヤモンドの熱伝導率に比べて1桁〜2桁ほど高い。nmサイズの多結晶ダイヤモンドの熱伝導率はSi等の半導体の熱伝導率と同程度である。これは、ダイヤモンドは格子振動により熱を伝えているが、結晶粒径が小さいnmサイズの多結晶ダイヤモンドにおいては、熱の伝達経路に多数の結晶粒界が存在し、この結晶粒界によって格子振動の伝播を妨げているので、熱伝導率が低くなる。
本実施形態に係る第1の圧接体221及び第2の圧接体222は、図1に示すように、ベース部21からから突出した複数本の細長い柱形状を有し、第1の圧接体221、第2の圧接体222のそれぞれは同一の形状によって構成されている。第1の圧接体221は、デバイス本体10の発熱部12に対応する領域に配設され、図1中、矢印が指し示すように発熱部12において発生する熱をベース部21に放出する。第2の圧接体222は、デバイス本体10の非発熱部13に対応する領域に配設され、図1中、矢印が指し示すように発熱部12からベース部21に放出された熱を非発熱部13に放出する。つまり、ヒートシンク20は、デバイス本体10の発熱部12に発生した熱を非発熱部13に熱伝導させて分散し、基板11表面全域の温度分布を均一化することにより、デバイス本体10を冷却する構成になっている。本実施の形態における第1の圧接体221、第2の圧接体222のそれぞれは、例えば、径寸法(直径)を15nm〜25nm、高さを1μm〜2μmに設定した細長い円柱形状により構成されている。本実施の形態においてヒートシンク20の結晶粒径は実質的にすべてμmサイズ(1μm≦結晶粒径<10000μm)の範囲内で構成されている。例えば、数μm〜数十μmの範囲内であれば、第1の圧接体221及び第2の圧接体222は高さ方向(熱伝播方向)において結晶粒界存在が少ない。また、ベース部21の厚さは、熱抵抗を減少するために、第1の圧接体221及び第2の圧接体222の高さ寸法に比べて数十倍以上の大きい寸法で構成されていることが好ましい。また、換言すれば、第1の圧接体221及び第2の圧接体222の機械的強度は、座屈変形し易いように、ベース部21の機械的強度に対して低く設定されていることが好ましい。
なお、本実施の形態において、ヒートシンク20は、多結晶を有する絶縁性ダイヤモンド基板に比べて材料コストや製作コストが高くなるが、単結晶を有する絶縁性ダイヤモンド基板により製作してもよい。すなわち、本実施の形態に係るヒートシンク20においては、最終的な製作コストを安価にしつつ、十分な放熱効果を期待することができる多結晶を有する絶縁性ダイヤモンドの採用が最適である。
[デバイス本体とヒートシンクとの圧接方法]
次に、第1の実施の形態に係る電子デバイス1において、デバイス本体10とヒートシンク20との圧接方法を説明する。
例えば、自立絶縁性ダイヤモンド基板のみをヒートシンクとして用いた場合には、図3に示すように、デバイス本体10の基板11の表面側の圧接面110に自立絶縁性ダイヤモンド基板210の圧接面211を圧接する形態となる。この場合は、圧接面110と圧接面211との間の接触面積が小さいため、デバイス本体10の冷却効果を十分に得ることができない。ここで、説明を簡単にするために、基板11の圧接面110には半導体素子、電極等の形状に起因するマクロな凹凸は無いものとし、更に圧接面110には表面粗さ等に対応するミクロな凹凸も無いものとし、圧接面110は平滑面としてモデル化する。一方、自立絶縁性ダイヤモンド基板210の圧接面211は、表面粗さ等に対応する凹凸を有する非平滑面としてモデル化する。
圧接面(平滑面)110が、圧接面(非平滑面)211に接近していくと、圧接面211の最も高い凸部が最初に接触する。圧接面110が次に高い凸部に接触するには、最初に接触した最も高い凸部を大きく変形させなければならない。この一連の接触並びに変形の過程が繰り返されるので、圧接面110と圧接面211との間の接触点を多くするためには大きな圧接荷重が必要である。特に、ダイヤモンドは自然界に存在する全物質中において最も硬い材料であるので、上述した変形により多くの接触点を確保することは難しい。結果的に、デバイス本体10側の圧接面110と自立絶縁性ダイヤモンド基板210側の圧接面211との間の接触面積は非常に小さくなり、デバイス本体10と自立絶縁性ダイヤモンド基板210との間において放熱及び熱分散を十分に行うことができないので、十分な冷却効果を得ることができない。なお、実際には、デバイス本体10の接触面110にはマクロな凹凸及びミクロな凹凸が存在しているので、更に冷却効果を得ることができない。
これに対し、第1の実施の形態に係るヒートシンク20はベース部21の表面に突出した細長い円柱形状の複数の圧接体(第1の圧接体221、第2の圧接体222)を備えている。第1の圧接体221及び第2の圧接体222は、図4に示すように、僅かな圧接荷重に対して座屈変形を生じる。なお、ベース部21の表面には表面粗さ等に対応する凹凸が存在している。このため、この表面を基準として他方の表面に設けられた第1の圧接体221、第2の圧接体222のそれぞれは、ベース部21の表面の凹凸(段差形状)に対応する高さ(長さ)分布(段差形状)を有している。
デバイス本体10の圧接面(平滑面)110が、ヒートシンク20の複数の第1の圧接体221及び第2の圧接体222の圧接体群に接近していくと、この圧接体群のうち最も高さ寸法が大きい圧接体の先端に最初に接触する。そして、この圧接体に圧接荷重が加わり、圧接荷重が圧接体の座屈荷重を越えると圧接体は座屈変形し、次に高さ寸法の大きい圧接体の先端が接触し圧接荷重が加わり、この圧接体が座屈変形する。この一連の接触並びに座屈変形の過程が繰り返される。一度座屈変形した圧接体は座屈変形に要する圧接荷重以下の荷重により更に変形させることができるので、図5に示すように、デバイス本体10の圧接面110に接触する圧接体の本数、つまり接触点数は圧接荷重に比例する。図5中、縦軸は圧接荷重P、横軸は基板11の圧接面110とヒートシンク20の圧接体221、222の先端との間の接近量δであり、符号Pcrは圧接体の1本当たりの圧接加重である。すなわち、自立絶縁性ダイヤモンド基板210の表面の凹凸に対応する圧接体の高さ寸法の分布に関係なく、圧接荷重の増加に従ってそれに見合う接触点数を確保することができる。圧接面110と圧接体221、222との接触点数が増加すれば合計の接触面積が増加し、デバイス本体10とヒートシンク20との間の接触熱抵抗を減少することができる。
図6は、自立絶縁性ダイヤモンド基板210の表面の傾斜や湾曲に起因し、ヒートシンク20の圧接体群が基板11の圧接面110に対して僅かに傾いている状態において、圧接される状態を示す。このような場合においては、第1の圧接体221及び第2の圧接体222にはモーメントが生じるので、小さな圧接荷重において確実に第1の圧接体221及び第2の圧接体222を座屈させることができ、大幅に接触点数を稼ぎ、接触熱抵抗を減少することができる。
[第1の実施の形態に係るヒートシンク及び電子デバイスの製造方法]
次に、第1の実施の形態に係るヒートシンク20の製造方法を説明し、併せてこのヒートシンク20を備えた電子デバイス1の製造方法(組立方法)を説明する。
最初に、絶縁性ダイヤモンド基板200を準備する。絶縁性ダイヤモンド基板200には、高い熱伝導性を有し、絶縁性を有し、更にμmサイズの結晶粒径を有する多結晶の自立絶縁性ダイヤモンド基板が使用される。絶縁性ダイヤモンド基板200は、例えば、水素ガスとメタンガスとを用いたCVD法により、Si基板上に400μm〜500μmの膜厚で多結晶ダイヤモンド膜を成膜し、その後、エッチング等によりSi基板を取り除くことにより、多結晶ダイヤモンド膜を製造することができる。CVD法により多結晶ダイヤモンド膜を成膜する際の成膜温度は約800℃である。
次に、絶縁性ダイヤモンド基板200の表面上に多孔質被膜30を形成する(図7)。多孔質被膜30には、スパッタリング法を使用して成膜された高純度のアルミニウム(Al)膜を実用的に使用することができる。Al膜は例えば1.5μm〜2.0μmの膜厚において成膜される。
更に、硫酸溶液等の酸溶液中で多孔質被膜30に陽極酸化を行い、被膜セル311毎に微細孔312を有する多孔質層31を形成するとともに、微細孔312の底部にバリア層32を形成する(図8)。陽極酸化によって上述した多孔質被膜30であるAl膜の表面層はアルミナ(Al23)膜に変換され、図13に示すように、六角柱形状を有する被膜セル311毎にその中心部分において表面から深さ方向に向かって細長い形状を有する微細孔312を形成することができる。
陽極酸化により、微細孔312の数は、例えば、109/cm2〜1011/cm2の範囲内、微細孔312の内径寸法は、例えば、10nm〜100nmの範囲内に制御することができる。また、バリア層32の厚さ及び被膜セル311のサイズは、例えば、10nm〜100nmの範囲内において制御することができる。このような、微細孔312の数、内径寸法、バリア層32の厚さ及び被膜セル311のサイズは、それぞれ陽極酸化時に印加される電圧のみに依存し、温度や溶液濃度には依存しない。従って、これらのパラメータは陽極酸化時の電圧を調節することにより制御することができる。第1の実施の形態では、多孔質被膜30の多孔質層31には、内径寸法が15nm〜25nm、深さ寸法が1.5μm〜2.5μmの微細孔312が形成される。
なお、陽極酸化により形成された微細孔312は、表面側では広く、底部に向かって狭い形状を備えている。しかしながら、微細孔312に必要とされる深さ寸法は数μm程度で、さらに、その内径寸法は数十から数百nm程度であるため微細孔312の断面構造は実質的に円筒形状と見なすことができる。
次に、多孔質被膜30の微細孔312を通してその底部に存在するバリア層32を除去し、多孔質被膜30の表面から裏面に通じる孔33を形成する(図9)。バリア層32の除去は、多孔質被膜30の表面に対して垂直方向のエッチング速度が速い、例えば反応性イオンエッチング(RIE:reactive ion etching)等の異方性エッチングを用いて行う。
続いて、多孔質被膜30の孔33の内部にマスク40を埋設する(図10)。マスク40は、例えば孔33の内部を含む多孔質被膜30の表面上にCVD法を用いて酸化膜(SiO2)を成膜した後、RIE、ケミカルメカニカルポリッシング(CMP)等を用いて成膜した酸化膜を多孔質被膜30の表面が露出するまで除去することにより形成することができる。
続いて、多孔質被膜30を選択的に除去し、絶縁性ダイヤモンド基板200の表面上に細長い円柱形状を有するマスク40を形成する(図11)。この多孔質被膜30の除去は、例えばRIEを用いて行う。このマスク40は絶縁性ダイヤモンド基板200の表面層に第1の圧接体221及び第2の圧接体222を含む圧接体群を形成するマスクとして使用される。
最後に、マスク40をエッチングマスクとして用いて、絶縁性ダイヤモンド基板200の表面から裏面に向かって厚さ方向の一部をエッチングし、細長い形状を有する第1の圧接体221及び第2の圧接体222を形成する(図12)。厚さ方向のエッチングは、RIE等を用いて行う。なお、RIEを用いる場合にはCF4ガスとO2ガスとを含む混合エッチングガスを使用することができる。
これら一連の工程が終了すると、μmサイズの結晶粒径を有する多結晶ダイヤモンドを主組成とするベース部21と、ベース部21上に突出して設けられた第1の圧接体221及び第2の圧接体222とを備えたヒートシンク20を製造することができる。
そして、従来、公知のプロセスにおいて製造されたデバイス本体10を準備し、このデバイス本体10の発熱部12にヒートシンク20の第1の圧接体221を圧接し、非発熱部13に第2の圧接体222を圧接する。この工程が終了すると、前述の図1に示すデバイス本体10にヒートシンク20を装着した電子デバイス1を製造することができる。
[ヒートシンク及び電子デバイスの特徴]
以上説明したように、第1の実施の形態に係るヒートシンク20においては、μmサイズの結晶粒径を有する絶縁性ダイヤモンド基板200を使用し、ベース部21と、デバイス本体10に圧接される第1の圧接体221及び第2の圧接体222とを構成したので、熱伝播経路中に存在する結晶粒界を減少することができ、接触熱抵抗を減少することができ、冷却効率を向上することができる。
更に、電子デバイス1においては、前述のヒートシンク20を備え、基板11の発熱部12から発生した熱を第1の圧接体221、ベース部21及び第2の圧接体222を通して非発熱部13に効率良く分散することができるので、基板11の全域の温度分布を均一化することができ、冷却効率を向上することができる。
更に、電子デバイス1においては、ヒートシンク20の第1の圧接体221及び第2の圧接体222が細長い形状を有し、圧接荷重に対して座屈変形するようにしているので、発熱部12と第1の圧接体221との接触面積及び非発熱部13と第2の圧接体222との接触面積を増加させて、接触熱抵抗を減少することができるので、冷却効率を向上することができる。特に、ヒートシンク20のベース部21に硬い絶縁性ダイヤモンド基板を使用しても、絶縁性ダイヤモンド基板上に複数の圧接体が形成されているため、デバイス本体10とヒートシンク20との間の接触面積を十分に確保することができる。
更に、ヒートシンク20は、多孔質被膜30を陽極酸化することで、規則的に配列された多数の孔33を形成し、この孔33にマスク40を埋設し、このマスク40を用いてエッチングにより絶縁性ダイヤモンド基板200の表面層の一部を除去することで、簡易的に製造することができる。
そして、電子デバイス1は、デバイス本体10にヒートシンク20を圧接することにより、簡便に製造することができる。
(第2の実施の形態)
本発明の第2の実施の形態は、第1の実施の形態に係るヒートシンク20にフレキシブル特性が備えられたヒートシンク20を提供するものである。
[ヒートシンク及びそれを備えた電子デバイスの構造]
図14に示すように、第2の実施の形態に係るヒートシンク20は、ベース部21の圧接体221、222が配設された表面(第1の表面)と対向する裏面(第2の表面)に、ベース部21を反りを生じさせる溝231を有する固定基材23を備える。そのため溝231を中心としてヒートシンク20の全体を湾曲することができ、ヒートシンク20はフレキシブル特性を備える。なお、その他の部分は第1の実施の形態と同様なため説明を省略する。
また、第2の実施の形態に係るヒートシンク20においては、図1に示すデバイス本体10の発熱部12に圧接される第1の圧接体(第1の圧接体群)221と非発熱部13に圧接される第2の圧接体(第2の圧接体群)222との間が離間されている。第1の圧接体221と第2の圧接体222との間を離間させることによって、デバイス本体10とヒートシンク20との間が部分的に圧接され、更にその圧接部分の密着度を向上するようにヒートシンク20を変形することができる。
屈曲用基板23には例えばSi基板を実用的に使用することができる。Si基板は、半導体製造プロセスにおいて適合性が高く、かつ屈曲溝231の安定した加工を実現することができる。
[第2の実施の形態に係るヒートシンク及び電子デバイスの製造方法]
次に、第2の実施の形態に係るヒートシンク20の製造方法を説明し、併せてこのヒートシンク20を備えた電子デバイス1の製造方法(組立方法)を説明する。
最初に、固定基材23を準備し、この固定基材23の表面上に絶縁性ダイヤモンド層200を形成する。ここで、第2の実施の形態において、「絶縁性ダイヤモンド層200」は前述の第1の実施の形態に係るヒートシンク20の「絶縁性ダイヤモンド基板200」と同等の機能を有しているので、双方の符号を同一として説明する。固定基材23は、絶縁性ダイヤモンド層200を形成する下地基板として使用され、例えば500μm〜700μmの厚さのSi基板を使用することができる。絶縁性ダイヤモンド層200には、高い熱伝導性を有し、絶縁性を有し、更にμmサイズの結晶粒径を有する多結晶の自立絶縁性ダイヤモンド層で構成されている。絶縁性ダイヤモンド層200の形成方法は前述の第1の実施の形態の絶縁性ダイヤモンド基板200と同様であるが、第2の実施の形態では、絶縁性ダイヤモンド層200の厚さは、例えば1μm〜3μmに薄く設定される。
次に、絶縁性ダイヤモンド層200の表面上に多孔質被膜30を形成する(図15)。多孔質被膜30は、第1の実施の形態と同様に、1.5μm〜2.0μmの膜厚において成膜されたAl薄膜を実用的に使用することができる。
次に、第1の実施の形態と同様に、硫酸溶液等の酸溶液中で多孔質被膜30に陽極酸化を行い、図13に示すような被膜セル311毎に微細孔312を有する多孔質層31を形成するとともに、微細孔312の底部にバリア層32を形成する(図16)。多孔質層31の微細孔312の内径寸法は、例えば15nm〜25nm、深さ寸法は1.5μm〜2.5μmに設定される。
次に、多孔質被膜30(又は多孔質層31)において、デバイス本体10の発熱部12に対応する第1の圧接体221の形成領域221A及び非発熱部13に対応する第2の圧接体222の形成領域222Aを残し、それ以外の領域には封孔処理が行われる。この封孔処理は、形成領域221A上及び222A上に保護膜を形成し、多孔質被膜30の保護膜から露出する部分に沸騰水若しくは加熱水蒸気を接触させ、多孔質被膜30、特に微細孔312の内壁の酸化を促進することにより行われる。この封孔処理が終了すると、微細孔312を完全に塞ぐことができる(図17)。
封孔処理の後、形成領域221A及び222Aにおいて、多孔質被膜30の微細孔312を通してその底部に存在するバリア層32を除去し、多孔質被膜30の表面から裏面に通じる孔33を形成する(図18)。バリア層32の除去は第1の実施の形態と同様にRIE等を用いて行う。
次に、多孔質被膜30の孔33の内部にマスク40を埋設する(図19)。マスク40は第1の実施の形態と同様に酸化膜により形成することができる。
続いて、多孔質被膜30を選択的に除去し、絶縁性ダイヤモンド層200の表面上に細長い円柱形状を有するマスク40を形成する(図20)。このマスク40は多結晶ダイヤモンド膜200の表面上に第1の圧接体221及び第2の圧接体222を含む圧接体群を形成するマスクとして使用される。
最後に、マスク40をエッチングマスクとして用いて、絶縁性ダイヤモンド層200の表面から裏面に向かって厚さ方向の一部をエッチングし、形成領域221Aに細長い形状を有する第1の圧接体221及び形成領域222Aに第2の圧接体222を形成する(図21)。厚さ方向のエッチングは、RIE等を用いて行う。なお、RIEを用いる場合にはCF4ガスとO2ガスとを含む混合エッチングガスを使用することができる。
最後に、前述の図14に示すように、固定基材23の裏面からその表面に向かって溝231を形成する。溝231は、例えば、フォトリソグラフィ技術により形成したマスクを用いて、RIE等を用いて行う。
これら一連の工程が終了すると、μmサイズの結晶粒径を有する多結晶ダイヤモンドを主組成とする絶縁性ダイヤモンド層200と、絶縁性ダイヤモンド層200上に突出して配設された第1の圧接体221及び第2の圧接体222とを備えたヒートシンク20を製造することができる。
そして、従来、公知のプロセスにおいて製造されたデバイス本体10を準備し、このデバイス本体10の発熱部12にヒートシンク20の第1の圧接体221を圧接し、非発熱部13に第2の圧接体222を圧接する。圧接方法は前述の通りである。この工程が終了すると、図22に示すように、デバイス本体10にヒートシンク20を装着した電子デバイス1を製造することができる。
[ヒートシンク及び電子デバイスの特徴]
以上説明したように、第2の実施の形態に係るヒートシンク20においては、ベース部21の圧接体221、222が配設された表面と対向する裏面にベース部21に反りを生じさせる溝231を有する固定基材23を備え、この固定基材23の溝231を中心として固定基材23及びベース部21を湾曲させることができ、フレキシブル特性を備えることができる。ヒートシンク20にこのフレキシブル特性を備えることにより、第2の実施の形態に係る電子デバイス1においては、デバイス本体10のマクロな凹凸及びミクロな凹凸による表面粗さ、ヒートシンク20のマクロな凹凸による表面粗さ、デバイス本体10の全体的な反り等に関係なく、デバイス本体10とヒートシンク20との間を密着させることができるので、双方の間の熱抵抗を減少することができ、冷却効果をより一層向上することができる。
(第3の実施の形態)
本発明の第3の実施の形態は、第1の実施の形態に係るヒートシンク20及び電子デバイス1において、デバイス本体10の表面のマクロな凹凸による表面粗さに対応して密着することができるヒートシンク20を提供するものである。
[ヒートシンク及びそれを備えた電子デバイスの構造]
図23に示すように、第3の実施の形態に係る電子デバイス1に備えるヒートシンク20は、同一の高さ寸法h1を有する複数の第1の圧接体221と、第1の圧接体221の高さ寸法h1よりも短くかつ各々同一の高さ寸法h2を有する複数の第2の圧接体222とを備えている。ここで、高さ寸法h1及びh2とは、いずれもベース部21の裏面からの高さ寸法という意味において使用される。つまり、第3の実施の形態においては、第1の圧接体221の高さ寸法h1が第2の圧接体222の高さ寸法h2に対して高く設計されており、デバイス本体10の発熱部12が凹部に存在し、非発熱部13が凸部に存在する場合は、デバイス本体10とヒートシンク20との間の双方の段差形状を一致させ双方の接触表面を平行な状態において密着することができる。
なお、第3の実施の形態に係るヒートシンク20は、デバイス本体10の発熱部12が凹部に存在し、非発熱部13が凸部に存在するという場合に限らず、発熱部12が凸部に存在し、非発熱部13が凹部に存在する場合、発熱部12及び非発熱部13の一部が凹部に存在し、他の発熱部12及び他の非発熱部13が凸部に存在する場合にも適用することができる。
すなわち、デバイス本体10の発熱部12及び非発熱部13の表面のマクロな凹凸による表面粗さ(段差形状)を予測する方法、発熱部12及び非発熱部13が設けられた表面の段差形状を光学系非接触式表面粗さ測定器で測定する方法等の手法を使用し、デバイス本体10の表面粗さを予測又は計測し(表面粗さを評価し)、予測又は計測された表面粗さに適応するようにヒートシンク20を製造すればよい。なお、その他の部分は第1の実施の形態と同様なため説明を省略する。
[第3の実施の形態に係るヒートシンク及び電子デバイスの製造方法]
次に、第3の実施の形態に係るヒートシンク20の製造方法を説明し、併せてこのヒートシンク20を備えた電子デバイス1の製造方法(組立方法)を説明する。
最初に、公知のプロセスで製造されたデバイス本体10b(例えば、図24)を準備し、デバイス本体10bの発熱部12及び非発熱部13が設けられた表面の段差形状を光学系非接触式表面粗さ測定器で測定する。
次に、絶縁性ダイヤモンド基板200を準備する。そして、予め測定されたデバイス本体10bの表面の段差形状に基づいて、デバイス本体10bの表面の段差形状に一致しその表面に平行な状態において密着するように、絶縁性ダイヤモンド基板200にマクロな凹凸を形成する(図25参照。)。絶縁性ダイヤモンド基板200には、前述の第1の製造方法と同様に、高い熱伝導性を有し、絶縁性を有し、更にμmサイズの結晶粒径を有する多結晶の自立絶縁性ダイヤモンド基板が使用される。絶縁性ダイヤモンド基板200の表面のマクロな凹凸の形成は、例えばバイアスバッタリングやサイドエッチング量を増加したRIE等の異方性エッチングを用いて行う。
次に、絶縁性ダイヤモンド基板200の表面上に多孔質被膜30を形成する(図25)。なお、この多孔質被膜30を形成する工程以降の工程においては、前述の第1の実施の形態の製造方法と実質的に同様の製造工程並びに製造条件が使用されている。
続いて、硫酸溶液等の酸溶液中で多孔質被膜30に陽極酸化を行い、図13に示すような被膜セル311毎に微細孔312を有する多孔質層31を形成するとともに、微細孔312の底部にバリア層32を形成する(図26)。引き続き、多孔質被膜30の微細孔312を通してその底部に存在するバリア層32を除去し、多孔質被膜30の表面から裏面に通じる孔33を形成する(図27)。
続いて、多孔質被膜30の孔33の内部にマスク40を埋設する(図28)。その後、多孔質被膜30を選択的に除去し、絶縁性ダイヤモンド基板200の表面上に細長い円柱形状を有するマスク40を形成することができる(図29)。
最後に、マスク40をエッチングマスクとして用いて、絶縁性ダイヤモンド基板200の表面から裏面に向かって厚さ方向の一部をエッチングし、細長い形状を有する第1の圧接体221及び第2の圧接体222を形成する。
これら一連の工程が終了すると、μmサイズの結晶粒径を有する多結晶の絶縁性ダイヤモンドを主組成とするベース部21と、ベース部21上に突出して設けられた第1の圧接体221及び第2の圧接体222とを備えたヒートシンク20を製造することができる。
そして、前述したデバイス本体10bの発熱部12にヒートシンク20の第1の圧接体221を圧接し、非発熱部13に第2の圧接体222を圧接する(図30)。圧接方法は前述の通りである。この工程が終了すると、デバイス本体10bにヒートシンク20を装着した電子デバイス1を完成させることができる。
[ヒートシンク及び電子デバイスの特徴]
以上説明したように、第3の実施の形態に係るヒートシンク20においては、デバイス本体10bの表面のマクロな凹凸に対応した表面粗さが異なる第1の圧接体221及び第2の圧接体222を備えているので、ヒートシンク20とデバイス本体10bとの間の密着性を向上することができ、双方の間の熱抵抗を減少することができるので、冷却効果をより一層向上することができる。このように、ヒートシンク20にデバイス本体10bの表面のマクロな凹凸に対応した表面粗さを備えることにより、第3の実施の形態に係る電子デバイス1においては、デバイス本体10bとヒートシンク20との間を密着させることができるので、双方の間の熱抵抗を減少することができ、冷却効果をより一層向上することができる。
(その他の実施の形態)
なお、本発明は、前述の実施の形態に限定されるものではない。例えば、本発明は、複数の半導体チップを1つの回路基板上に実装した電子デバイス、半導体チップとレーザ発振器とを回路基板上に混在する電子デバイス等であって、高い冷却効率を必要するヒートシンクに適用することができる。
本発明の第1の実施の形態に係るヒートシンクを備えた電子デバイスの模式的な断面図である。 第1の実施の形態に係るヒートシンクにおいて多結晶ダイヤモンドの結晶粒径と熱伝導率との関係を示す関係図である。 第1の実施の形態に係る電子デバイスの比較例を説明する、デバイス本体と自立絶縁性ダイヤモンド基板との間の圧接状態を示す要部断面図である。 第1の実施の形態に係る電子デバイスのデバイス本体とヒートシンクとの間の圧接状態を示す要部断面図である。 第1の実施の形態に係る電子デバイスにおいて圧接荷重と接近量との関係を示すグラフである。 第1の実施の形態に係る電子デバイスのデバイス本体とヒートシンクとの間の他の圧接状態を示す要部断面図である。 第1の実施の形態に係るヒートシンク及び電子デバイスの製造方法を説明する第1の工程断面図である。 第2の工程断面図である。 第3の工程断面図である。 第4の工程断面図である。 第5の工程断面図である。 第6の工程断面図である。 図8に示すヒートシンクの製造工程において多孔質被膜の陽極酸化後の状態を示す要部斜視図である。 本発明の第2の実施の形態に係る電子デバイスに備えられるヒートシンクの模式的な断面図である。 第2の実施の形態に係るヒートシンク及び電子デバイスの製造方法を説明する第1の工程断面図である。 第2の工程断面図である。 第3の工程断面図である。 第4の工程断面図である。 第5の工程断面図である。 第6の工程断面図である。 第7の工程断面図である。 本発明の第2の実施の形態に係るヒートシンクを備えた電子デバイスの模式的な断面図である。 本発明の第3の実施の形態に係る電子デバイスに備えられるヒートシンクの模式的な断面図である。 第3の実施の形態に係るヒートシンク及び電子デバイスの製造方法を説明する第1の工程断面図である。 第2の工程断面図である。 第3の工程断面図である。 第4の工程断面図である。 第5の工程断面図である。 第6の工程断面図である。 本発明の第3の実施の形態に係るヒートシンクを備えた電子デバイスの模式的な断面図である。
符号の説明
1 電子デバイス
10、10b デバイス本体
11 基板
12 発熱部
13 非発熱部
20 ヒートシンク
21 ベース部
200 絶縁性ダイヤモンド基板又は絶縁性ダイヤモンド層
221 第1の圧接体
222 第2の圧接体
221A、222A 形成領域
23 固定基材
231 溝
30 多孔質被膜
31 多孔質層
311 被膜セル
312 微細孔
32 バリア層
33 孔
40 マスク

Claims (16)

  1. 絶縁性ダイヤモンドで構成されたベース部と、前記絶縁性ダイヤモンドで構成され、前記ベース部上に配設された複数の圧接体と、
    を備えたことを特徴とするヒートシンク。
  2. 前記絶縁性ダイヤモンドは、多結晶ダイヤモンドで構成されていることを特徴とする請求項1に記載のヒートシンク。
  3. 前記多結晶ダイヤモンドは、マイクロメートルサイズの粒径を有していることを特徴とする請求項2に記載のヒートシンク。
  4. 前記ベース部の前記圧接体が配設された第1の表面に対向する第2の表面に設けられ、前記ベース部に反りを発生させる溝を有する固定基材を更に備えたことを特徴とする請求項1乃至3のいずれか1項に記載のヒートシンク。
  5. 基板表面の第1の領域に発熱部を有し、前記基板表面の前記第1の領域と異なる第2の領域に非発熱部を有するデバイス本体と、
    絶縁性ダイヤモンドで構成されたベース部と、前記絶縁性ダイヤモンドで構成され、前記ベース部上に配設され、前記デバイス本体の前記発熱部に圧接された複数の第1の圧接体及び前記非発熱部に圧接された複数の第2の圧接体とを有するヒートシンクと、
    を備えたことを特徴とする電子デバイス。
  6. 前記ヒートシンクの第1の圧接体及び第2の圧接体は座屈状態において前記発熱部及び前記非発熱部に圧接されていることを特徴とする請求項5に記載の電子デバイス。
  7. 前記デバイス本体の前記基板は半導体基板であり、前記発熱部は素子を含む回路を配置した領域であり、前記非発熱部は前記素子を配置しない領域であることを特徴とする請求項5又は6に記載の電子デバイス。
  8. 前記第1の圧接体及び第2の圧接体は、各々離間して配置されていることを特徴とする請求項5乃至7のいずれか1項に記載の電子デバイス。
  9. 前記ベース部の前記複数の第1の圧接体及び第2の圧接体が配設された第1の表面に対向する第2の表面に設けられ、前記ベース部に反りを発生させる溝を有する固定基材を更に備えたことを特徴とする請求項5乃至8のいずれか1項に記載の電子デバイス。
  10. 前記ヒートシンクの前記複数の第1の圧接体は、前記複数の第2の圧接体と高さ寸法が異なことを特徴とする請求項5乃至7のいずれか1項に記載の電子デバイス。
  11. 前記ヒートシンクは、前記デバイス本体の前記発熱部において発生した熱を前記複数の第1の圧接体、前記ベース部、前記第2の圧接体のそれぞれを通して前記デバイス本体の前記非発熱部に分散させることを特徴とする請求項5乃至10のいずれか1項に記載の電子デバイス。
  12. 絶縁性ダイヤモンド基板の表面上に多孔質被膜を形成する工程と、
    前記多孔質被膜の表面からその対向する裏面に通じる孔を多数形成する工程と、
    前記多孔質被膜の前記孔内部にマスクを埋設する工程と、
    前記多孔質被膜を選択的に除去する工程と、
    前記マスクをエッチングマスクとして用い、前記絶縁性ダイヤモンド基板の表面からその対向する裏面に向かって基板厚さ方向の一部をエッチングし、複数の圧接体を形成する工程と、
    を備えたことを特徴とするヒートシンクの製造方法。
  13. 前記孔を多数形成する工程は陽極酸化で行うことを特徴とする請求項12に記載のヒートシンクの製造方法。
  14. 基板表面の第1の領域に発熱部を有し、前記基板表面の前記第1の領域と異なる第2の領域に非発熱部を有するデバイス本体を作製する工程と、
    絶縁性ダイヤモンド基板の表面上に多孔質被膜を形成する工程、前記多孔質被膜の表面からその対向する裏面に通じる孔を多数形成する工程、前記多孔質被膜の前記孔内部にマスクを埋設する工程、前記多孔質被膜を選択的に除去する工程、前記マスクをエッチングマスクとして用い、前記絶縁性ダイヤモンド基板の表面からその対向する裏面に向かって基板厚さ方向の一部をエッチングし、複数の圧接体を形成する工程により、ヒートシンクを作製する工程と、
    前記デバイス本体の前記発熱部及び前記非発熱部のそれぞれに前記ヒートシンクの前記圧接体を圧接する工程と、
    を備えたことを特徴とする電子デバイスの製造方法。
  15. 前記デバイス本体を作製する工程は、半導体デバイスを前記基板上に形成する工程であることを特徴とする請求項14に記載の電子デバイスの製造方法。
  16. 基板表面の第1の領域に発熱部を有し、前記基板表面の前記第1の領域と異なる第2の領域に非発熱部を有するデバイス本体を作製する工程と、
    前記デバイス本体の前記発熱部及び前記非発熱部が設けられた表面の段差形状を評価する工程と、
    前記評価結果に基づいて、前記デバイス本体の表面の前記段差形状と一致するように、前記絶縁性ダイヤモンド基板の表面をエッチングする工程、前記ダイヤモンド基板のエッチングされた表面上に多孔質被膜を形成する工程、前記多孔質被膜の表面からその対向する裏面に通じる孔を多数形成する工程、前記多孔質被膜の前記孔内部にマスクを埋設する工程、前記多孔質被膜を選択的に除去する工程、前記マスクをエッチングマスクとして用い、前記絶縁性ダイヤモンド基板の表面からその対向する裏面に向かって基板厚さ方向の一部をエッチングし、複数の圧接体を形成する工程により、ヒートシンクを作製する工程と、
    前記デバイス本体の前記発熱部及び前記非発熱部のそれぞれに前記ヒートシンクの前記圧接体を圧接する工程と、
    を備えたことを特徴とする電子デバイスの製造方法。

JP2006074746A 2006-03-17 2006-03-17 ヒートシンク、電子デバイス、ヒートシンクの製造方法及び電子デバイスの製造方法 Pending JP2007251002A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006074746A JP2007251002A (ja) 2006-03-17 2006-03-17 ヒートシンク、電子デバイス、ヒートシンクの製造方法及び電子デバイスの製造方法
US11/534,355 US7538423B2 (en) 2006-03-17 2006-09-22 Heat sink, electronic device, method of manufacturing heat sink, and method of manufacturing electronic device
CNA2007100885359A CN101038900A (zh) 2006-03-17 2007-03-16 散热器、电子器件、散热器的制造方法和电子器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006074746A JP2007251002A (ja) 2006-03-17 2006-03-17 ヒートシンク、電子デバイス、ヒートシンクの製造方法及び電子デバイスの製造方法

Publications (1)

Publication Number Publication Date
JP2007251002A true JP2007251002A (ja) 2007-09-27

Family

ID=38516958

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006074746A Pending JP2007251002A (ja) 2006-03-17 2006-03-17 ヒートシンク、電子デバイス、ヒートシンクの製造方法及び電子デバイスの製造方法

Country Status (3)

Country Link
US (1) US7538423B2 (ja)
JP (1) JP2007251002A (ja)
CN (1) CN101038900A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011190124A (ja) * 2010-03-12 2011-09-29 Sumitomo Electric Ind Ltd ダイヤモンド多結晶体
WO2013180250A1 (ja) * 2012-05-30 2013-12-05 京セラ株式会社 流路部材およびこれを用いた熱交換器ならびに半導体製造装置
JPWO2014017661A1 (ja) * 2012-07-27 2016-07-11 京セラ株式会社 流路部材およびこれを用いた熱交換器ならびに半導体製造装置
WO2024004337A1 (ja) * 2022-07-01 2024-01-04 信越半導体株式会社 ヒートスプレッタ構造付き部材とその作製方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200826322A (en) * 2006-12-15 2008-06-16 Kinik Co LED and manufacture method thereof
TW200900961A (en) * 2007-06-26 2009-01-01 Inventec Corp Method for simulating thermal resistance value of thermal test die
TWI392117B (zh) * 2008-10-08 2013-04-01 Kinik Co 具有鑽石薄膜之發光二極體及其製造方法
US20100276701A1 (en) * 2009-04-29 2010-11-04 Hebert Francois Low thermal resistance and robust chip-scale-package (csp), structure and method
US8859337B2 (en) * 2009-12-15 2014-10-14 Soitec Thermal matching in semiconductor devices using heat distribution structures
US9496197B1 (en) 2012-04-20 2016-11-15 Hrl Laboratories, Llc Near junction cooling for GaN devices
US10332820B2 (en) 2017-03-20 2019-06-25 Akash Systems, Inc. Satellite communication transmitter with improved thermal management
US10374553B2 (en) * 2017-06-15 2019-08-06 Akash Systems, Inc. Microwave transmitter with improved information throughput
CN111430242B (zh) * 2020-03-10 2022-07-12 杭州电子科技大学 散热集成半导体晶体管及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0758256A (ja) * 1993-06-30 1995-03-03 Sumitomo Electric Ind Ltd ダイヤモンド放熱基板およびその製造方法
JP2002519846A (ja) * 1998-06-24 2002-07-02 ジョンソン マシュー エレクトロニクス インコーポレイテッド 繊維状インタフェースを有する電気素子
JP2005508767A (ja) * 2001-05-30 2005-04-07 ハネウエル・インターナシヨナル・インコーポレーテツド インターフェース材料、ならびにその製造方法および使用方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3371148A (en) * 1966-04-12 1968-02-27 Radiation Inc Semiconductor device package and method of assembly therefor
US4765400A (en) * 1987-04-14 1988-08-23 International Business Machines Corp. Circuit module with pins conducting heat from floating plate contacting heat producing device
US5391895A (en) * 1992-09-21 1995-02-21 Kobe Steel Usa, Inc. Double diamond mesa vertical field effect transistor
JP3241639B2 (ja) * 1997-06-30 2001-12-25 日本電気株式会社 マルチチップモジュールの冷却構造およびその製造方法
US6403401B1 (en) * 2000-08-14 2002-06-11 St Assembly Test Services Pte Ltd Heat spreader hole pin 1 identifier
US6783589B2 (en) * 2001-01-19 2004-08-31 Chevron U.S.A. Inc. Diamondoid-containing materials in microelectronics
US20030183368A1 (en) * 2002-04-02 2003-10-02 Paradis Leo Richard Diamond heat sink
JP4076829B2 (ja) * 2002-09-20 2008-04-16 株式会社東芝 マイクロスイッチ及びその製造方法
US7523617B2 (en) * 2004-10-22 2009-04-28 Nextreme Thermal Solutions, Inc. Thin film thermoelectric devices for hot-spot thermal management in microprocessors and other electronics

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0758256A (ja) * 1993-06-30 1995-03-03 Sumitomo Electric Ind Ltd ダイヤモンド放熱基板およびその製造方法
JP2002519846A (ja) * 1998-06-24 2002-07-02 ジョンソン マシュー エレクトロニクス インコーポレイテッド 繊維状インタフェースを有する電気素子
JP2005508767A (ja) * 2001-05-30 2005-04-07 ハネウエル・インターナシヨナル・インコーポレーテツド インターフェース材料、ならびにその製造方法および使用方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011190124A (ja) * 2010-03-12 2011-09-29 Sumitomo Electric Ind Ltd ダイヤモンド多結晶体
WO2013180250A1 (ja) * 2012-05-30 2013-12-05 京セラ株式会社 流路部材およびこれを用いた熱交換器ならびに半導体製造装置
JPWO2013180250A1 (ja) * 2012-05-30 2016-01-21 京セラ株式会社 流路部材およびこれを用いた熱交換器ならびに半導体製造装置
US10627173B2 (en) 2012-05-30 2020-04-21 Kyocera Corporation Flow path member, and heat exchanger and semiconductor manufacturing apparatus using same
JPWO2014017661A1 (ja) * 2012-07-27 2016-07-11 京セラ株式会社 流路部材およびこれを用いた熱交換器ならびに半導体製造装置
WO2024004337A1 (ja) * 2022-07-01 2024-01-04 信越半導体株式会社 ヒートスプレッタ構造付き部材とその作製方法

Also Published As

Publication number Publication date
US20070216024A1 (en) 2007-09-20
CN101038900A (zh) 2007-09-19
US7538423B2 (en) 2009-05-26

Similar Documents

Publication Publication Date Title
JP2007251002A (ja) ヒートシンク、電子デバイス、ヒートシンクの製造方法及び電子デバイスの製造方法
JP4723529B2 (ja) カーボンナチューブを含む複合材料及びその製造方法
TW521141B (en) Cold point design for efficient thermoelectric coolers
US7494910B2 (en) Methods of forming semiconductor package
EP2546871B1 (en) Method for producing a heat dissipating structure
US7802437B2 (en) Electronic component with heat transfer by boiling and condensation and method for producing same
US7273095B2 (en) Nanoengineered thermal materials based on carbon nanotube array composites
TW565960B (en) Enhanced interface thermoelectric coolers with all-metal tips
US20150340583A1 (en) Seebeck/peltier thermoelectric conversion element with parallel nanowires of conductor or semiconductor material organized in rows and columns through an insulating body and process
JP5857792B2 (ja) 熱電デバイスおよびその製造方法
KR20070015582A (ko) 써모일렉트릭 나노-와이어 디바이스
WO2012109979A1 (en) Devices having anisotropic conductivity heatsinks, and methods of making thereof
JP2009267419A (ja) 熱界面材料の製造方法
JP5385054B2 (ja) 放熱材料及びその製造方法
US11075139B2 (en) Heat radiation structure, electronic device and manufacturing method of heat radiation structure
JP2006114826A (ja) 熱伝導性基板、熱電モジュール、熱伝導性基板の製造方法
JP2003174204A (ja) 熱電変換装置
JP4925964B2 (ja) 積層型熱電変換素子及びその製造方法
JP3539796B2 (ja) 熱電変換装置
JP2006140334A (ja) 熱電変換素子
JP4438622B2 (ja) 熱電変換素子およびその製造方法
JP2009170828A (ja) カーボンナノチューブシート、その製造方法、及び、電子装置
TWI322940B (en) Method for manufacturing heat dissipation module
Girase Application of Pitch-Based Carbon Fiber in Flexible Heatsinks
Chiang Design and characterization of nanowire array as thermal interface material for electronics packaging

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070926

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100202

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100601