TW469647B - Power transistors for radio frequencies - Google Patents

Power transistors for radio frequencies Download PDF

Info

Publication number
TW469647B
TW469647B TW089114512A TW89114512A TW469647B TW 469647 B TW469647 B TW 469647B TW 089114512 A TW089114512 A TW 089114512A TW 89114512 A TW89114512 A TW 89114512A TW 469647 B TW469647 B TW 469647B
Authority
TW
Taiwan
Prior art keywords
transistor
rectangular area
parallel
area
wafer
Prior art date
Application number
TW089114512A
Other languages
English (en)
Inventor
Andrej Litwin
Original Assignee
Ericsson Telefon Ab L M
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ericsson Telefon Ab L M filed Critical Ericsson Telefon Ab L M
Application granted granted Critical
Publication of TW469647B publication Critical patent/TW469647B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Bipolar Transistors (AREA)

Description

469647 五、發明說明（1) 技術領域 本發明係關於射頻之功率電晶體，尤其是關於以S 1 C為 基材之電晶體及其熱量設計。 發明背景及技藝狀況 在通訊系統射頻發射機之輸出級内可使用功率電晶體。 在功率電晶體内烈使不同之有效裝置。對低輸出強度可使 用以半導體為基材之裝置而對高功率輸出，諸如在1 kW以 上，可使用真空管或其他特殊放大裝置。因此，對功率強 度在10 MW以上可使用進行波管（TWTs)，調速管。 半導體裝置基本上包括不同型別之電晶體。起初以鍺為 基材製造適用於高頻之電晶體，但後來被以矽為基材之雙 極電晶體所取代，此後其已成為用於射頻功率放大之專用 裝置。在機動電信系統内目前使用雙極矽基之電晶體在基 地台之輸出放大器内且共有一良好性能達至少2 G Η z。因 此此種電晶體有一良好穩定性，係易獲得/製造且成本相 當低。 對RF功率放大亦用其他半導體裝置包括以GaA(砷化鎵） 為基材之MESFET與最近發展橫向擴散MOS(金屬氧化半導 體）電晶體（LD-MOSes)。一般言之，將用於功率放大器内 對改良或新裝置仍有需要因為有擴大使用於電信及高頻。 特別設計功率電晶體以輸出一高輸出功率並有一高增 益。現已謹慎研究及調諧製造近程，裝置參數，佈置規劃 及包裝以達成此目標。電晶體必須滿足諸多要求諸如破壞 電壓，DC增益或跨導，電容量值，RF增益，結實性，雜音
O:\65\65407.ptd 第6頁 469 647 五、發明說明（2) 數字’輪入/輸出阻彳几’失真等等。設計電晶體之頻率範 圍可自MHz高達及進入微波區内。當設計增大輸出功率之 電晶體時’自輸出強度1 W開始特殊考量必須完成且取此功 率強度為由稱為功率電晶體之電晶體所提供輸出功率之概 略低限。稱較低輸出功之電晶體為”正常電晶體"且使用其 (例如）為小彳§號處理’脈波切換等，輸出功率強度因此係 低於約1 W。為功率應用，通常只使用在單模或單晶片上所 構成η -頻道型之一個電晶體。但’當所需功率係甚高諸如 高達數百瓦或甚至於高達千瓦時，藉在單鑄模上配置諸多 平行電晶體巢或甚至於使用眾多包含在單封包内之單獨鎢 模即可達到此高功率。包括此種功率元件之封包常有大型 鍍金散熱片以傳導由元件所產生之熱量。 近已研究以碳化矽（S1C)為基材之電晶體為以s i (矽）與 G a A s (坤化鎵）兩者為基材。電晶體之可能替換件供在〇 η z 頻率時之功率應用。S^C之獨特特性包括一高破損電磁場 例如、力4 ‘ 1 〇s V / c m，一南飽和電子偏流速率例如約2 . i c m / S與一高導熱性例如4 · 9 w / c m. κ。因此，已預期以s【c 2基材之裝置與由其他型所述電晶體所處理之密度比較是 能夠處理較高功率密度且由於Sic材料之優越特性此裝置 亦可在甚較高溫度時工作。此亦已在實驟上顯示出來。
Sl〔裝置應可在48V或以上之甚高供電電壓工作以完全利用 此裝置之優點。 與目前使用以Si或G a As為基材所製造之半導體電晶體有 關連之一個問題係在此種電晶體之性能開始衰減時之溫度
第7頁 469647 五、發明說明¢3) 受限制。正常上，有效接點溫度超過i 5 0 °C S i -電晶體含 工作。此溫度可對散熱片之可能溫度與對週圍溫度設定限 制，此限制對一無線電基地台（RBS)正常係分別限制在70 °C與6 0 °C。但讓增大周圍溫與熱散熱片之溫兩者乃是十分 有利的以便不必配置任何外部冷卻設備諸如用空調。然 後，可能直接安裝功率放大器在此種電台之方線上，電台 在大熱方氣體t某種情況之溫度可能超過上述之溫度。以 SiC為基材之電晶體在南於以S i及為基材之電晶體溫度時 仍可工作且SiC之導熱度亦係三倍於Si之導熱度可讓熱量 更有效地大量傳導開S i C —裝置。因之便以S i C為基材放大 器裝置在週圍溫度高之地點應無問題。然而，仍有一個與 S i C -裝置相關聯之特別問題。欲達到一高性能，S i C -裝置 必須工作在係位之功率密度處，約3 - 2 0倍，高於以S i為基 材之裝置。因用於射頻之功率放大器正常係操作為A類或 A B類放大器，故總輸入功率之4 0 ™ 6 0 %係消耗在S i C -電晶體 本身。因此S i C -電晶體含比S i -電晶體消耗每單位面積甚 更多功率，此高功率使S i C -電晶體加溫至高溫度而衰減其 電氣特性。而且，導熱量係視溫度而定且係隨增加之溫度 而減少。因之，必需之甚較高功率消耗密度即易抵銷S i C 電晶體改良功率處理能量假定未完成特別措施以使來自裝 置之熱量輸送更有效。 發明摘要 本發明之目的係在提供一以S i C為基材之電晶體其中因 一高輸出功率仍有一適度溫度。
O:\65\65407.ptd 第8頁 4 69 647 五、發明說明（4) 本發明意欲解決之問題是爲何建構一以S 1 C為基材之電 晶體讓其在高輸出功率工作且不需特別冷卻措施。 因之，在含一SiC基材之晶片上製成諸如一MESFET之場 效電晶體。此電晶體包括諸多稠密堆疊之平行電晶體巢完 全佔用一長方形有效面。每一電晶體巢有平行條帶形狀之 區域形成如電極且巢之有效面積和每一内巢與鄰近巢共用 其汲極與源極。有效面積有一甚延長之外形，特別是它有 一實質上未大於5 Ο μ m之寬度，以便提供一良好功率消耗 讓在電晶體工作中有一高電功率。在有效面積内積内所有 電晶體巢應有其條帶形狀區所在位置平行於長方形面積之 短邊，考慮有效面積之長度諸巢因之比較上是很短。因此 尤其是每巢亦有一長度實質上未大於50仁m。由長方形面 積之長邊至晶片諸側之距離應至少是晶片厚度之5 0%及較 佳為6 0 %以讓良好熱量流出有效長方形面積。 附圖簡述 藉由一非限制實例並參考附圖現可說明本發明，其中： 圖1係構成在SiC.上之平行平面MESFET之諸巢橫切面圖； 圖2係顯示在一功率電晶體内諸多電晶體巢佈置之簡化 平面圖。 圖3係顯示溫度分佈有短指狀之功率電晶體之平面視 圖。 圖4a，4b係裝置在一封包凸條與散熱片上之圖3電晶體 之透視圖，其中數字顯示溫度分配3 圖5係顯示溫度分配有長指狀之功率電晶體之平面圖。
4 6 9 6 4 7 案號 89114512 年/月 曰_«._ 五、發明說明（5) 圖6a，6b係裝在一封包凸緣與散熱片上圖5電晶體之透 視圖，其中數字顯示溫度分配，及 圖7係按兩平行列所配置有短指狀之功率電晶體之平面 圖。 ， 較佳實例說明 按圖1顯示有幾個電晶體巢及以SiC為基材之平面MESFET 典型實例之剖面，圖内僅繪出電晶體最下層。在S i C之一 半絕緣或傳導基材1上磊晶地已變成一緩衝層3。另外一磊 晶SiC —層5有一接觸層7在其頂部上。接觸層7係高度摻雜 且亦係由磊晶變成。在有效層5平行FET (場效電晶體）之通 路係存在/被產生。接觸層7係加侵蝕以形成内隙向下進入 磊晶層5内而形成構成汲極及源極之平頂部位。在接觸層 剩餘區之頂部上及在内隙内藉喷濺或某些沉積程序諸如 C V D即可形成金屬面積9，1 0，1 1。位在接觸剩餘區頂部之 金屬面積9，1 0分別是汲極及源極之電接觸且内隙内之金 屬面積1 1係閘極。 如圖2所示係上述此種MESFET之位置，汲極，源極及閘 極9，10，11形成延長區或位於彼此之條帶。對包括一單 電晶體巢’見在圖1之長晝線與圓點線間之區域’限制圊2 帶條形狀區之長度1至一晶片之可能長度且亦由於接觸問 題高頻特性能限制此長度。此種電晶體巢可提供一最大輸 出功率係由巢所產生之電功率及巢之溫度特性與晶片之裝 置與冷卻等因素決定之。按該等情況其中需要一較高功率 輸出，普通係使電晶體如圖1及2所示之諸多平行電晶體，
O:\65\65407.ptc 第 10 頁 2001.09.21.010 469 647 五、發明說明（6) 每一電晶體巢包括一完整電晶體且有都彼此平行延伸之帶 條狀電極°此可提供如圖2所示之一指狀結構，此指狀顯 示晶片一部份載有一功率MESFET，比較圖3之長方形面 積。在圖1及2内可知對每一電晶體巢，但在平行巢列之終 端處之該等巢除外，源極1 0對巢及位於認定巢一側上之鄰 近巢係共用而汲極對認定巢與位於認定巢相對側上之鄰近 巢係共用。為欲儘可能有效使用晶片之面積並減少電極區 之寄生電容量須使得共用源極與汲極區之寬度儘可能小因 考量電極面積在其縱向方向之電阻不應太高並考慮現有之 平板印刷技術。 對其他型電晶體諸如I GF ET或雙極電晶體習用上可使用 如圖1及2所述有共且或共用電極區之平行巢的相同結構按 其係提供大輸出功率之情況而言。 按圖2顯示兩金屬層，金屬1及金屬2之佈置。閘極之接 合墊片1 3係位於沿諸巢列一例之一陣列内，在諸巢之終端 處，而汲極之接合墊片1 5係位於沿相對側之一陣列内，在 諸巢之相對終端處。圖中未顯示源極之接合墊，但是由 頂部金屬層M e t a 1 2將其連接在閘極接合墊片1 3四週之區 域内。 當使用一稠密堆疊平行電晶體結構諸如圖2所述者，在 每一電晶體巢内可消耗功率。消耗之功率然後可使個別巢 與其四週之區域加熱。因此，電晶體巢會相互加熱。因考 慮完全熱量流動自轉模，經由包圍壓模之封包至外散熱片 業已模擬具有相同稠密平行堆疊電晶體巢之可能電晶體設
O:\65\65407.ptd 第U頁 469647 五、發明說明α) 計某些範例。按所研究之範例，業已變更電晶體巢與諸巢 佔用之面積之長度同時所有巢曾有相同寬度，維持整個壓 模面積恒定並等於1 mm2，假定壓模厚度是0 . 1 5 mm而總消 耗功率是等於P = 1 5w。此後討論熱量模擬結果。 在熱量上可模擬有短指狀之電晶體β假定在電晶體内產 生之熱源（總量=1 5 w )係均勻分配在係0 . 1 1 m m2之有效電晶 體區域2 1上。假定一標準封包2 4且一冷卻凸條2 5係由C u製 成與一散熱片2 7係由A 1製成，見圖4 a，4 b。圖3内顯示假 定之晶片2 0且它有2. 5 X 0. 4 mm2之尺寸。在晶片2 0之中間 繪出有總面積0 . U mm2之條帶狀有效苺/2 1。此有效區包括 諸多全部橫向伸出且係平行於晶片短邊之堆疊平行電晶體 巢。每一電晶體巢之長度係5 0 y in而條帶狀有效區之長度 是2 . 3 mm。圖内可見溫度分佈，最高溫度1 0 7- 1 1 2 °C存在 在晶片20之中心*即在電晶體巢面積21四週之區域内。 亦可在熱量上模擬有長指狀之電晶體。如上述可假定在 電晶體内所產生之熱源係均自分佈在有效電晶體面積 2 1 ’，按此情況此面積稍大於及等於0 . 1 5 m m2 (假定相同的 15 W輸出功率）。假定一標準封包且如上述一冷卻凸緣25 係由Cu製成而熱片27係由A1製成，見圖7a ，7b。圖5内顯 示此假定晶片2 0 ’且其有1. 2 X 0 . 8 5 m m2尺寸。在晶片2 0 ’ 之中間繪出面積0 . 1 5 m m2之長方形有效區域2 Γ 。此有效 區域2 1 ’包括諸多如上述全部係平行於晶片短邊之堆疊平 行電晶體巢。此等電晶體巢都有一長度250 yni而有效區 域之長度係0 . 6 m m。在圖6 a - 6 b内可見溫度分佈，在晶片
O:\65\65407.ptd 第12頁 469647 五、發明說明（8) 2 0 ’中心發現最高溫度為1 3 9 - I 4 3 °C ，即在繞電晶體巢面積 四週2 1 ’之區域内。 由模擬可顯現：有長指狀之S i C —電晶體有其壓模之溫 度幾乎是高於有較短指狀長度相應於長指狀長度五分之一 之相似電晶體4 0 °C ，儘管其電晶體巢之4 0 %較大面積，此 意示一功率密度實際上是30%低於有短指狀SiC —電晶體之 功率密度。因此，由於理想化佈置不良S i C —電晶體之熱 阻力幾乎加倍。有大量短平行電晶體巢之一晶片係像圊3 晶片2 0為條帶形狀，所有有縱向方向垂直於晶片長邊與晶 片縱向方向之巢。有短指狀之S i C —電晶體之良好熱特性 因一項事實而產生：在有效巢面積21各邊處可傳導實質熱 量且此週圍面積可隨平行電晶體巢總之寬度而增加。 一般，如圖3所示一晶片20之佈置反而讓，對有效面積 2 1之相同外形言，少數平行電晶體巢有亦平行延長晶片縱 向方向之長平行指狀之平行電晶體巢。但是甚長電晶體巢 並非所需因為由於延長電極互連之串聯電阻及電感關係此 種電晶體之高頻特性會不良。 由模擬發現在包括諸多平行稠密堆疊電晶體巢之一電晶 體設計内欲保持最大表面溫度在最低，則巢之指狀長度不 應超過50 //πι。而且’欲獲得在繞電晶體巢四週之晶片面 積内之有效熱量傳輸，在諸巢各邊與晶片之至少長邊及較 佳所有各邊間之距離應至少為晶片厚度之5 〇 %較佳為6 0 %。 有短指狀適合尺寸之電晶體晶片寧可長而窄。在製造以 後此種晶體係難以處理，亦即在分裂於處理該步驟内所用
O:\65\65407.pid 第13頁 469 647 五、發明說明（9) 半導體晶圓成為不同晶片以後。然後平行電晶體巢之第二 列係位在相同晶片上，見圊7，第二列係平行於第一列。 因之，在圖7由每列2厂，均有在圖3晶片設計之有效面積 内所發現之一半巢數且因之有一半長度。每列係置於晶片 20 "之長方形面積23内。每一不附帶有效區21"之此種長方 形面積23之區域寬度可符合圖3晶片之區域寬度。由圊3每 列2 Γ各邊至各別長方形面積各邊之距離因此係與圖3有效 面積各邊至晶片20各邊之距離相同。因之，總巢面積或有 效面積仍是0 . 1 1 m m2但總晶片面積係稍微增大，至1 . 0 8 mm2。因為應設計每一長方形面積如晶片3，在諸巢各平行 列間之距離必須至少如晶片厚度1 0 0 %較佳至少為1 2 0 %同時 在巢面積各邊與至少平行於平行及正交於電晶體指狀之晶 片各邊間之距離應如上述至少為晶片厚度之5 0 %較佳為 6 0%° 甚至如圖7長劃線所示可使用在單晶片上平行電晶體巢 之更多平行列。按此種晶片之設計應維持在諸巢列與同各 別巢有關之長方形面積各邊間之上述最低距離。 上述電晶體之佈置並非只限於有基材S i C -電晶體與S i C 之諸裝置層，而且亦限於有其他半導體材料諸如用在SiC-基材頂部所沈積諸層内所用GaN，A1N及Ga^K^N之電晶體 使用相同佈置係有利地製造。
O:\65\65407.ptd 第14頁

Claims (1)

  1. 469647 六、中請專利範圍 1. 種在'一晶片内之SiC_基材為基礎之電晶體*遠電晶 體包括多個密集堆疊的平行電晶體單元，每單元包括形成 電極之與單元之主動區域之平行條帶狀區域，且每一内部 單元與鄰近單元共用汲極與源極，電晶體單元完全佔據在 該SiC -基材上之長方形面積，其特徵在於：該長方形面積 係延長的而有一實質上未大於50微米（em)之寬度。 2. 如申請專利範圍第1項之電晶體，其特徵在於：在該 長方形面積内所有電晶體單元均有其條帶狀區域所在位置 平行於長方形短邊，這樣條帶狀區域才有一長度實質上未 大於50微米（//m)。 3. 如申請專利範圍第1項之電晶體，其特徵在於：由長 方形面積之長邊至晶片邊緣之距離至少是晶片厚度之 5 0 %，較佳 6 0 %。 4. 如申請專利範圍第1項之電晶體，其特徵在於：配置 多個分開之長方形面積，該等長方形面積具有彼此平行之 長邊且係置於相互一致之距離，此長方形靣積係由一有對 應於至少兩倍由長方形面積長邊至晶片邊緣之最短距離的 寬度之面積加以分開。
    O:\65\65407.ptd 第15頁
TW089114512A 2000-05-17 2000-07-20 Power transistors for radio frequencies TW469647B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SE0001815A SE520109C2 (sv) 2000-05-17 2000-05-17 Effekttransistorer för radiofrekvenser

Publications (1)

Publication Number Publication Date
TW469647B true TW469647B (en) 2001-12-21

Family

ID=20279700

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089114512A TW469647B (en) 2000-05-17 2000-07-20 Power transistors for radio frequencies

Country Status (6)

Country Link
US (1) US6507047B2 (zh)
EP (1) EP1287559A1 (zh)
AU (1) AU2001260904A1 (zh)
SE (1) SE520109C2 (zh)
TW (1) TW469647B (zh)
WO (1) WO2001088980A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100413060C (zh) * 2003-09-04 2008-08-20 松下电器产业株式会社 半导体装置
US7829883B2 (en) * 2004-02-12 2010-11-09 International Business Machines Corporation Vertical carbon nanotube field effect transistors and arrays
US20110068410A1 (en) * 2009-09-18 2011-03-24 Garnett Martin E Silicon die floorplan with application to high-voltage field effect transistors
CN102034823B (zh) * 2009-09-30 2013-01-02 意法半导体研发(深圳)有限公司 用于spu和stog良好性能的功率晶体管的布局和焊盘布图规划
US8519916B2 (en) * 2010-08-11 2013-08-27 Sarda Technologies, Inc. Low interconnect resistance integrated switches
US8896034B1 (en) 2010-08-11 2014-11-25 Sarda Technologies, Inc. Radio frequency and microwave devices and methods of use
US9236378B2 (en) 2010-08-11 2016-01-12 Sarda Technologies, Inc. Integrated switch devices
US9425262B2 (en) 2014-05-29 2016-08-23 Fairchild Semiconductor Corporation Configuration of portions of a power device within a silicon carbide crystal
CN104778307B (zh) * 2015-03-12 2017-08-25 浙江大学 基于GaAs PHEMT MMIC热仿真等效模型
US10134839B2 (en) * 2015-05-08 2018-11-20 Raytheon Company Field effect transistor structure having notched mesa
US9786660B1 (en) 2016-03-17 2017-10-10 Cree, Inc. Transistor with bypassed gate structure field
US9947616B2 (en) 2016-03-17 2018-04-17 Cree, Inc. High power MMIC devices having bypassed gate transistors
US10128365B2 (en) 2016-03-17 2018-11-13 Cree, Inc. Bypassed gate transistors having improved stability
US9774322B1 (en) 2016-06-22 2017-09-26 Sarda Technologies, Inc. Gate driver for depletion-mode transistors
US10483352B1 (en) * 2018-07-11 2019-11-19 Cree, Inc. High power transistor with interior-fed gate fingers
US10763334B2 (en) 2018-07-11 2020-09-01 Cree, Inc. Drain and/or gate interconnect and finger structure
US10600746B2 (en) 2018-07-19 2020-03-24 Cree, Inc. Radio frequency transistor amplifiers and other multi-cell transistors having gaps and/or isolation structures between groups of unit cell transistors
US10770415B2 (en) 2018-12-04 2020-09-08 Cree, Inc. Packaged transistor devices with input-output isolation and methods of forming packaged transistor devices with input-output isolation
US11417746B2 (en) 2019-04-24 2022-08-16 Wolfspeed, Inc. High power transistor with interior-fed fingers

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69007351T2 (de) * 1989-06-30 1994-09-08 Texas Instruments Inc Thermisch optimierter parallelgeschalteter Transistor.
US5319237A (en) * 1990-03-09 1994-06-07 Thomson Composants Microondes Power semiconductor component
US5270554A (en) 1991-06-14 1993-12-14 Cree Research, Inc. High power high frequency metal-semiconductor field-effect transistor formed in silicon carbide
US5264713A (en) * 1991-06-14 1993-11-23 Cree Research, Inc. Junction field-effect transistor formed in silicon carbide
US5294814A (en) * 1992-06-09 1994-03-15 Kobe Steel Usa Vertical diamond field effect transistor
US5726463A (en) * 1992-08-07 1998-03-10 General Electric Company Silicon carbide MOSFET having self-aligned gate structure
US5686737A (en) * 1994-09-16 1997-11-11 Cree Research, Inc. Self-aligned field-effect transistor for high frequency applications
FR2737342B1 (fr) 1995-07-25 1997-08-22 Thomson Csf Composant semiconducteur avec dissipateur thermique integre
US5801442A (en) 1996-07-22 1998-09-01 Northrop Grumman Corporation Microchannel cooling of high power semiconductor devices
JP3481813B2 (ja) * 1997-02-28 2003-12-22 Ｎｅｃ化合物デバイス株式会社 半導体装置

Also Published As

Publication number Publication date
AU2001260904A1 (en) 2001-11-26
SE520109C2 (sv) 2003-05-27
SE0001815D0 (sv) 2000-05-17
US20020014670A1 (en) 2002-02-07
US6507047B2 (en) 2003-01-14
WO2001088980A1 (en) 2001-11-22
SE0001815L (sv) 2002-01-17
EP1287559A1 (en) 2003-03-05

Similar Documents

Publication Publication Date Title
TW469647B (en) Power transistors for radio frequencies
JP5797082B2 (ja) 熱スペーサを有する半導体デバイス
US9484284B1 (en) Microfluidic impingement jet cooled embedded diamond GaN HEMT
JP5357427B2 (ja) トランジスタ用の非対称レイアウト構造及びその製作方法
JP5985393B2 (ja) アイランドマトリックス化窒化ガリウムマイクロ波トランジスタおよびパワースイッチングトランジスタ
US7705425B2 (en) Solid-state high power device and method
JP6064054B2 (ja) トランジスタ、トランジスタの放熱構造及びトランジスタの製造方法
JP5289944B2 (ja) 非均一なゲートピッチを可能にするために変動する電極幅を有する半導体デバイス及びその製造方法
JP2010272689A (ja) 電界効果トランジスタ
US8912577B2 (en) Distributed heating transistor devices providing reduced self-heating
JP2004039657A (ja) 半導体装置
US5287072A (en) Semiconductor device for improving high-frequency characteristics and avoiding chip cracking
JP2008244295A (ja) 半導体装置
TW201826533A (zh) 高功率電晶體
KR101377165B1 (ko) 직렬 접속식 고전자 이동도 트랜지스터 디바이스 및 그 제조 방법
US20050127399A1 (en) Non-uniform gate pitch semiconductor devices
US6534857B1 (en) Thermally balanced power transistor
CN113451402A (zh) 一种功率晶体管
JP2000040705A (ja) 半導体装置およびその半導体装置を用いた増幅装置
US20240113051A1 (en) Wide bandgap transistor layout with drain on outer edge
US20240313085A1 (en) High electron mobility transistor and method for manufacturing the same
KR101435479B1 (ko) 반도체 소자 및 그의 제조방법
Wang et al. Electrical and thermal analyses of RF-power GaN HEMT devices and layout optimization
WO2024146456A1 (zh) 氮化镓器件及氮化镓器件的制作方法
Liu et al. A high frequency, high power VDMOSFET

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees