JP2000040705A - 半導体装置およびその半導体装置を用いた増幅装置 - Google Patents

Abstract

(57)【要約】 【課題】 最大出力を幅広く、またリニアリティ−良
く変えることができる半導体装置およびこの半導体装置
を用いた増幅装置の提供を目的とする。 【解決手段】 半導体装置には、少なくとも二以上の
電界効果トランジスタ・ユニットが設けられる。電界効
果トランジスタ・ユニットの総ゲ−ト幅は、異なる長さ
に形成される。また、各電界効果トランジスタ・ユニッ
トには、ドレイン電圧を供給するためのドレイン用パッ
ドがそれぞれ設けられる。電界効果トランジスタ・ユニ
ットは、ドレイン電圧の選択的な給電により個々に動作
させることができる。本発明の半導体装置は、動作させ
る電界効果トランジスタ・ユニットを選択して組み合わ
せることにより、最大出力を幅広い範囲で変えることが
できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電力増幅に用いら
れる半導体装置およびその半導体装置を用いた増幅装置
に関するものである。

【０００２】

【従来の技術】ガリウム砒素（ＧａＡｓ）の電子移動度
は、シリコン（Ｓｉ）と比較して数倍大きい。従って、
電力増幅に用いられる半導体装置を、より早く、より高
い周波数で動作させる場合には、シリコンよりもガリウ
ム砒素を用いて作製したほうが特性的に有利となる。こ
の結果、近年は、半導体装置として、ガリウム砒素を用
いたｎチャンネル形のショットキィ接合電界効果トラン
ジスタ（以下、ＧａＡｓＦＥＴという）が広く用いられ
ている。このため、ＧａＡｓ ＦＥＴを例示にして、半
導体装置について説明する。

【０００３】まず、図１１を用いて、ＧａＡｓ ＦＥＴ
の構造例について説明する。

【０００４】半絶縁性を有するガリウム砒素の単結晶基
板１の表面には、比抵抗の大きいバッファ−層２が設け
られる。バッファ−層２の表面には、厚みが０．３から
０．６μｍ程度のｎ形半導体層３が設けられる。ｎ形半
導体層３には、１０¹⁷ｃｍ^-3前後の不純物がド−プされ
る。さらに、ｎ形半導体層３の表面には、オ−ミック接
合のソ−ス電極４およびドレイン電極５と、ショットキ
ィ接合のゲ−ト電極６とが設けられる。ソ−ス電極４お
よびドレイン電極５は、金等を蒸着することにより形成
される。また、ゲ−ト電極６は、アルミニウム等を蒸着
することにより形成される。

【０００５】ＧａＡｓ ＦＥＴでは、ソ−ス電極４より
もドレイン電極５に高い電圧を印加すると、電子はソ−
ス電極４からドレイン電極５に流れる。この電子の流れ
であるドレイン電流の電流量は、ゲ−ト電極６に印加さ
れる電圧値によって制御される。

【０００６】また、ＧａＡｓ ＦＥＴにおける出力電力
は、ゲ−ト電極６のゲ−ト幅Ｌｇに比例する。従って、
高出力のＧａＡｓ ＦＥＴでは、ゲ−ト幅Ｌｇができる
だけ長く設計される。また、マイクロ波帯域における特
性の指標となる雑音指数をできるだけ小さくするため、
ゲ−ト電極６のゲ−ト長Ｗｇができるだけ狭く設計され
る。

【０００７】しかしながら、高出力を得るためにＧａＡ
ｓ ＦＥＴのゲ−ト幅Ｌｇを長くすると、ゲ−ト電極６
の抵抗値の増大や、位相のズレに起因して伝搬遅延ロス
が発生する。また、ｎ形半導体層３の結晶構造欠陥など
に起因して、半導体装置のある部分に電流集中が生じ、
破壊の原因となる場合がある。このため、高出力のＧａ
Ａｓ ＦＥＴでは、電極構造に種々の工夫がなされてい
る。

【０００８】次に、高出力のＧａＡｓ ＦＥＴ７の一般
的な電極構造について、図１２を用いて、説明する。

【０００９】ＧａＡｓ ＦＥＴ７では、直線状に伸びる
ゲ−ト給電母線８が設けられ、ゲ−ト給電母線８の伸張
方向に直交する方向には、複数の単位ゲ−ト電極９が等
間隔に形成される。単位ゲ−ト電極９のゲ−ト幅Ｌｇ
は、通常１００から３００μｍ程度とされる。この結
果、一本当たりのゲ−ト幅Ｌｇは短くても、ゲ−ト幅Ｌ
ｇを足し合わせた総ゲ−ト幅が長くなるので、大きな出
力を得ることができる。なお、ゲ−ト給電母線８の一端
には、単位ゲ−ト電極９にゲ−ト電圧Ｖｇを印加するた
めのゲ−ト用パッド１０が設けられる。

【００１０】単位ソ−ス電極１１と単位ドレイン電極１
２は、単位ゲ−ト電極９を挟むように、交互に配置形成
される。単位ソ−ス電極１１および単位ドレイン電極１
２は、単位ゲ−ト電極９のゲ−ト幅Ｌｇとほぼ同じ長さ
に設定される。

【００１１】単位ソ−ス電極１１は、ソ−ス給電母線１
３に共通接続される。共通接続する場合は、ゲ−ト給電
母線８との電気的接触を避けるため、例えばゲ−ト給電
母線８を跨ぐように設けられたエア−ブリッジ配線１４
を介して接続される。ソ−ス給電母線１３には、接地用
端子としてソ−ス用パッド１５が接続される。

【００１２】単位ドレイン電極１２は、ドレイン給電母
線１６に共通接続される。ドレイン給電母線１６には、
単位ドレイン電極１２にドレイン電圧Ｖｄを給電するた
めのドレイン用パッド１７が接続される。

【００１３】ＧａＡｓ ＦＥＴ７では、単位ソ−ス電極
１１から単位ドレイン電極１２に流れるドレイン電流の
電流量は、ゲ−ト電圧Ｖｇの電圧値によって制御され
る。また、ＧａＡｓ ＦＥＴ７の最大出力は、ドレイン
電圧Ｖｄの電圧値によって決まる。

【００１４】なお、近年は、小型で高出力のＧａＡｓ
ＦＥＴが望まれるため、単位ソ−ス電極および単位ドレ
イン電極の形状をできるだけ小さくする必要がある。一
方、単位ソ−ス電極および単位ドレイン電極は、その形
状あるいは配置位置等により、分布定数としてのインダ
クタンス成分あるいは抵抗成分となる。

【００１５】また、高出力のＧａＡｓ ＦＥＴでは、動
作する場合に熱が発生する。電子の移動度は、温度に対
する依存性が大きいため、単位ゲ−ト電極の間に温度差
が生じると、単位ゲ−ト電極間での増幅特性が不揃いと
なり、出力される信号に位相差が生じ、利得や電力効率
の悪化の要因となる。このため、高出力のＧａＡｓＦＥ
Ｔでは、発生した熱を、効率良く放熱させる必要があ
る。従って、単位ゲ−ト電極、単位ソ−ス電極および単
位ドレイン電極の形状あるいは配置位置等は、これらの
要素を考慮して設計される。

【００１６】以上、ＧａＡｓ ＦＥＴを例示にして半導
体装置について説明したが、シリコンを用いた半導体装
置でも、能動素子および受動素子からなる回路構成を半
導体基板上に形成したマイクロ波集積回路（ＭＭＩＣ：
Monolithic Microwave Integrated Circuit）における
電力増幅部でも、ＧａＡｓ ＦＥＴと同様の構造および
電極構造を有する。従って、半導体装置には、これらが
含まれる。

【００１７】

【発明が解決しようとする課題】しかしながら、半導体
装置では、ドレイン電圧Ｖｄの電圧値によって最大出力
を変えることができるが、図１３に示すように、横軸に
ドレイン電圧Ｖｄの電圧値をプロットし、縦軸に半導体
装置の最大出力をプロットしたさいに得られる特性曲線
１８のリニアリティ−が悪くなるという問題があった。
このため、半導体装置の最大出力を変える場合は、リニ
アリティ−を補正する回路が別途必要となり、回路構成
が複雑となっていた。

【００１８】また、携帯型の通信機器等では、形状の小
型化に伴って、内蔵される電源の容量が年々小さくなっ
ている。このため、電源の定格電圧値が低圧化し、ドレ
イン電圧Ｖｄの電圧値を幅広いレンジで可変しにくい。
従って、半導体装置の最大出力は、ほぼ一定に固定され
てしまうという問題があった。

【００１９】さらに、半導体装置の最大出力を変える場
合は、仕様によっては、単位ゲ−ト電極、単位ソ−ス電
極、単位ドレイン電極の形状あるいは配置位置等を新た
に設計しなければならなかった。すなわち、半導体装置
はカスタムメイドとなり、コストが極めて高くなるだけ
でなく、作製するまでに時間がかかるという問題があっ
た。

【００２０】そこで、本発明は上記問題を解決するため
の半導体装置およびその半導体装置を用いた増幅装置を
提供することを目的とする。

【００２１】

【課題を解決するための手段】請求項１に記載の半導体
装置は、少なくとも一つのゲ−ト電極、ドレイン電極お
よびソ−ス電極を有する電界効果トランジスタ・ユニッ
トを少なくとも二以上設けた半導体装置において、前記
各電界効果トランジスタ・ユニットのゲ−ト電極の総ゲ
−ト幅を異なる長さに設けるとともに、前記電界効果ト
ランジスタ・ユニットのそれぞれにドレイン電圧を給電
するための給電手段を設けたものである。

【００２２】電界効果トランジスタ・ユニットの総ゲ−
ト幅は、各電界効果トランジスタ・ユニットごとに異な
る長さに形成される。このため、半導体装置には、最大
出力の異なる電界効果トランジスタ・ユニットが少なく
とも二以上設けられる。また、給電手段は、それぞれの
電界効果トランジスタ・ユニットに個別に、ドレイン電
圧を給電する。ドレイン電圧を給電することにより、電
界効果トランジスタ・ユニットが動作する。各電界効果
トランジスタ・ユニットの給電手段に選択的に通電する
ことにより動作する電界効果トランジスタ・ユニットを
選別することができる。

【００２３】請求項２に記載の半導体装置は、電界効果
トランジスタ・ユニットのゲ−ト電極を、前記各電界効
果トランジスタ・ユニットごとに設けたゲ−ト給電母線
に形成したものである。

【００２４】それぞれの電界効果トランジスタ・ユニッ
トの単位ゲ−ト電極には、それぞれのゲ−ト給電母線を
介してゲ−ト電圧が印加される。

【００２５】請求項３に記載の半導体装置は、隣接の電
界効果トランジスタ・ユニットのゲ−ト電極を、共通の
ゲ−ト給電母線の両側に形成したものである。

【００２６】隣接の電界効果トランジスタ・ユニットの
ゲ−ト電極には、共通のゲ−ト給電母線を介してゲ−ト
電圧が印加される。

【００２７】請求項４に記載の半導体装置は、ゲ−ト給
電母線には複数のゲ−ト電極を櫛歯状に形成したもので
ある。

【００２８】複数のゲ−ト電極を櫛歯状に形成したこと
により総ゲ−ト幅が長くなり、大きな出力電力を得るこ
とができる。また、ゲ−ト幅が異なるので、各電界効果
トランジスタ・ユニットの出力電力が異なる。

【００２９】請求項５に記載の半導体装置は、電界効果
トランジスタ・ユニットの櫛歯状に形成されたゲ−ト電
極は、中央領域に配置形成されたゲ−ト電極のゲ−ト幅
を、両端領域に配置形成されたゲ−ト電極のゲ−ト幅よ
りも短く形成したものである。

【００３０】櫛歯状に配置の中央領域のゲ−ト電極のゲ
−ト長は、両端領域のゲ−ト電極のゲ−ト幅よりも短く
形成される。このため、中央領域のゲ−ト電極における
発熱は、両端領域のゲ−ト電極における発熱よりも小さ
くなる。

【００３１】請求項６に記載の半導体装置は、電界効果
トランジスタ・ユニットの櫛歯状に形成されたゲ−ト電
極は、中央領域に配置形成されたゲ−ト電極のゲ−ト間
隔を、両端領域に配置形成されたゲ−ト電極のゲ−ト間
隔よりも広く形成したものである。

【００３２】櫛歯状に配置の中央領域のゲ−ト電極のゲ
−ト間隔は、両端領域のゲ−ト電極のゲ−ト間隔よりも
広く形成される。このため、中央領域のゲ−ト電極の密
度は、両端領域のゲ−ト電極の密度よりも小さくなる。
また、中央領域のゲ−ト電極のゲ−ト間隔が広いため、
放熱面積が広くなる。このため、中央領域のゲ−ト電極
における発熱は、両端領域のゲ−ト電極における発熱よ
りも小さくなる。

【００３３】請求項７に記載の増幅装置は、請求項１か
ら請求項６までのいずれかに記載の半導体装置と、前記
半導体装置を構成する前記電界効果トランジスタ・ユニ
ットを選択的に選び出してドレイン給電手段にドレイン
電圧を供給する通電制御手段とからなるものである。

【００３４】各電界効果トランジスタ・ユニットのドレ
イン電圧給電手段には、通電制御手段によって、ドレイ
ン電圧が選択的に給電される。この結果、ドレイン電圧
が供給される電界効果トランジスタ・ユニットの組み合
わせにより、異なった最大出力が得られる。

【００３５】

【発明の実施の形態】（実施例１）本発明に係る最も基
本的な電極構造を備えた第一の半導体装置１９につい
て、図１を用いて説明する。なお、半導体装置１９の構
造例は、従来例と同じなため、説明は省略する。

【００３６】半導体装置１９は、第一の電界効果トラン
ジスタ・ユニット（以下「ＦＥＴユニット」という）２
０と、第二のＦＥＴユニット２１とから構成される。

【００３７】第一のＦＥＴユニット２０は、第一の単位
ゲ−ト電極２２と、第一の単位ソ−ス電極２３と、第一
の単位ドレイン電極２４とを備える。

【００３８】第一の単位ゲ−ト電極２２は、第一のゲ−
ト給電母線２５の一端側に接続される。第一のゲ−ト給
電母線２５の他端側には、共通ゲ−ト用パッド２６が接
続される。第一の単位ゲ−ト電極２２のゲ−ト幅はＬｇ
１の長さに設定される。

【００３９】第一の単位ソ−ス電極２３と第一の単位ド
レイン電極２４は、第一の単位ゲ−ト電極２２を挟むよ
うに、配置形成される。第一の単位ソ−ス電極２３およ
び第一の単位ドレイン電極２４は、第一の単位ゲ−ト電
極２２のゲ−ト幅Ｌｇ１とほぼ同じ長さに設定される。
第一の単位ソ−ス電極２３は、エア−ブリッジ配線２７
を介して、第一のソ−ス用パッド２８に接続される。ま
た、第一の単位ドレイン電極２４は、第一のドレイン用
パッド２９に接続される。

【００４０】第二のＦＥＴユニット２１は、第一のＦＥ
Ｔユニット２０と同様に、第二の単位ゲ−ト電極３０
と、第二の単位ソ−ス電極３１と、第二の単位ドレイン
電極３２とを備える。

【００４１】第二の単位ゲ−ト電極３０は、第二のゲ−
ト給電母線３３の一端側に接続される。第二のゲ−ト給
電母線３３の他端側には、共通ゲ−ト用パッド２６が接
続される。第二の単位ゲ−ト電極３０のゲ−ト幅はＬｇ
２の長さに設定される。但し、Ｌｇ２＞Ｌｇ１とする。

【００４２】第二の単位ソ−ス電極３１と第二の単位ド
レイン電極３２は、第二の単位ゲ−ト電極３０を挟むよ
うに、配置形成される。第二の単位ソ−ス電極３１およ
び第二の単位ドレイン電極３２は、第二の単位ゲ−ト電
極３０のゲ−ト幅Ｌｇ２とほぼ同じ長さに設定される。
第二の単位ソ−ス電極３１は、第二のソ−ス用パッド３
４に接続される。また、第二の単位ドレイン電極３２
は、第二のドレイン用パッド３５に接続される。

【００４３】第一の単位ソ−ス電極２３と第二の単位ソ
−ス電極３１は、それぞれに接続された第一のソ−ス用
パッド２８と第二のソ−ス用パッド３４を介して接地さ
れる。第一の単位ゲ−ト電極２２および第二の単位ゲ−
ト電極３０には、共通ゲ−ト用パッド２６を介して、ゲ
−ト電圧Ｖｇが印加される。

【００４４】なお、第一のＦＥＴユニット２０のゲ−ト
幅Ｌｇ１は、第二のＦＥＴユニット２１のゲ−ト幅Ｌｇ
２よりも短いため、第一のＦＥＴユニット２０の最大出
力Ｗ１は、第二のＦＥＴユニット２１の最大出力Ｗ２よ
りも小さくなる。

【００４５】また、第一の電界効果トランジスタ・ユニ
ット２０を動作させる場合は、第一のドレイン用パッド
２９を介して一定電圧値のドレイン電圧Ｖｄが、第一の
単位ドレイン電極２４に給電される。同様に、第二のＦ
ＥＴユニット２１を動作させる場合は、第二のドレイン
用パッド３５を介して一定電圧値のドレイン電圧Ｖｄ
が、第二の単位ドレイン電極３２に給電される。すなわ
ち、第一のＦＥＴユニット２０および第二のＦＥＴユニ
ット２１は、ドレイン電圧Ｖｄの選択的な給電により動
作が制御され得る。

【００４６】この結果、半導体装置１９では、使用の際
のドレイン電圧Ｖｄの給電の仕方により、 １）第一のＦＥＴユニット２０のみが動作する場合 ２）第二のＦＥＴユニット２１のみが動作する場合 ３）第一のＦＥＴユニット２０および第二のＦＥＴユニ
ット２１が動作する場合の三つの組み合わせのうちから
いずれかが選択される。

【００４７】従って、図２に示すように、半導体装置１
９では最大出力電力としてＷ１、Ｗ２、Ｗ１＋Ｗ２のい
ずれかが選択され、ドレイン電圧Ｖｄを変えることなく
半導体装置１９の最大出力電力をリニアリティ−良く変
えることができる。

【００４８】なお、第一の単位ソ−ス電極２３と第二の
単位ソ−ス電極３１には、第一のソ−ス用パッド２８と
第二のソ−ス用パッド３４をそれぞれ設けなくても良
い。この場合は、共通ソ−ス用パッドが設けられ、第一
の単位ソ−ス電極２３および第二の単位ソ−ス電極３１
がこの共通ソ−ス用パッドに共通接続される。この結
果、半導体装置を占めるソ−ス用パッドの割合が低減さ
れて半導体装置が小型化されるとともに、電極構造が簡
略化される。

【００４９】（実施例２）図３を用いて、第一の単位ゲ
−ト電極３６と第二の単位ゲ−ト電極３７が、共通ゲ−
ト給電母線３８に設けられた第二の半導体装置３９につ
いて説明する。その他の構成は、図１の半導体装置１９
と同様であるため、説明は簡略化する。

【００５０】第一の単位ゲ−ト電極３６は、共通ゲ−ト
給電母線３８に対し、その伸張方向と直交方向の一方側
（例えば、図面上の左側）に形成される。第一の単位ゲ
−ト電極３６のゲ−ト幅はＬｇ１である。

【００５１】第二の単位ゲ−ト電極３７は、共通ゲ−ト
給電母線３８に対し、その伸張方向と直交方向の他方側
（例えば、図面上の右側）に形成される。第二の単位ゲ
−ト電極３７のゲ−ト幅はＬｇ２である。

【００５２】第一の単位ゲ−ト電極３６および第二の単
位ゲ−ト電極３７には、共通ゲ−ト給電母線３８に接続
された共通ゲ−ト用パッド４０を介して、同一のゲ−ト
電圧Ｖｇが印加される。

【００５３】第一のＦＥＴユニット４１を動作させる場
合は、図１の半導体装置１９と同様に、第一のドレイン
用パッド４２と、第一のソ−ス用パッド４３の間に一定
電圧値が印加される。この結果、第一の単位ドレイン電
極４２に、ドレイン電圧Ｖｄが給電される。また、第二
のＦＥＴユニット４４を動作させる場合は、第二のドレ
イン用パッド４５と、第二のソ−ス用パッド４６の間に
一定電圧値が印加される。この結果、第二の単位ドレイ
ン電極４７に、ドレイン電圧Ｖｄが給電される。

【００５４】このように、共通ゲ−ト給電母線３８を設
けることにより、半導体装置３９を占めるゲ−ト給電母
線３８の割合が低減されて半導体装置３９が小型化され
るとともに、電極構造が簡略化される。また、第一の単
位ソ−ス電極４８と第一のソ−ス用パッド４３とを接続
するさいに、エア−ブリッジ配線等の配線を行う必要が
なくなるので、作製する際の工程が簡略化される。

【００５５】（実施例３）図４を用いて、高出力を得る
ための電極構造を備えた第三の半導体装置４９について
説明する。なお、半導体装置４９の構造例は、従来例と
同じなため、説明は省略する。

【００５６】半導体装置４９は、例えば四つのＦＥＴユ
ニット５０、５１、５２、５３から構成される。

【００５７】第一のＦＥＴユニット５０は、単位ゲ−ト
電極５４と、単位ソ−ス電極５５と、単位ドレイン電極
５６とを備える。

【００５８】単位ゲ−ト電極５４は、直線状に伸びるゲ
−ト給電母線５７に対して、等間隔かつ直角方向（図面
上の右側）に伸張して複数本形成される。この結果、単
位ゲ−ト電極５４は、櫛歯状に形成される。

【００５９】この結果、第一のＦＥＴユニット５０の単
位ゲ−ト電極５４の一本当たりのゲ−ト幅Ｌｇの長さは
短いが、全部のゲ−ト幅Ｌｇを足し合わせた総ゲ−ト幅
が長くなるので、大きな出力を得ることができる。

【００６０】単位ソ−ス電極５５と単位ドレイン電極５
６は、単位ゲ−ト電極５４を挟むように、交互に配置形
成される。

【００６１】単位ソ−ス電極５５および単位ドレイン電
極５６は、単位ゲ−ト電極５４のゲ−ト幅Ｌｇとほぼ同
じ長さに設定される。単位ソ−ス電極５７は、単位ドレ
イン電極５６を跨ぐように形成されたエア−ブリッジ配
線部を有するソ−ス電極母線５８を介して、接地用端子
の共通ソ−ス用パッド５９に共通接続される。

【００６２】単位ドレイン電極５６は、ドレイン給電母
線６０に共通接続される。ドレイン給電母線６０は、単
位ドレイン電極５６にドレイン電圧Ｖｄを給電するため
のドレイン用パッド６１に接続される。

【００６３】第二、第三、第四のＦＥＴユニット５３、
５４、５５は、第一のＦＥＴユニット５２と同じ電極構
造に形成されるため、説明は省略する。なお、相違する
点は、第一のＦＥＴユニット５０の単位ゲ−ト電極５６
のゲ−ト幅をＬｇ１、第二のＦＥＴユニット５３ではＬ
ｇ２、また第三のＦＥＴユニットではＬｇ３、さらに第
四のＦＥＴユニットではＬｇ４に設定したことである。
但し、Ｌｇ１＜Ｌｇ２＜Ｌｇ３＜Ｌｇ４とする。

【００６４】第一、第二、第三、第四のＦＥＴユニット
５０、５１、５２、５３は、それぞれのゲ−ト給電母線
が平行に配置され、さらに、それぞれの単位ゲ−ト電極
がそれぞれのゲ−ト給電母線の伸張方向と直角方向に対
して同一側（例えば、図面上の右側）に位置するように
配置される。この結果、第一、第二、第三、第四のＦＥ
Ｔユニット５０、５１、５２、５３が横一列に配置され
る。なお、それぞれのゲ−ト給電母線は共通母線６２に
接続され、さらにゲ−ト用パッド６３に接続される。

【００６５】半導体装置４９を構成する第一、第二、第
三、第四のＦＥＴユニット５０、５１、５２、５３は、
図１の半導体装置１９と同様に、ドレイン電圧Ｖｄによ
り選択的に動作される。

【００６６】第一、第二、第三、第四のＦＥＴユニット
５０、５１、５２、５３のそれぞれのゲ−ト幅Ｌｇを、
一例として、 Ｌｇ１：Ｌｇ２：Ｌｇ３：Ｌｇ４＝２：３：４：８ の比率に設定する。

【００６７】すると、第一のＦＥＴユニット５０の最大
出力電力の値をＷとすると、第二のＦＥＴユニット５１
の最大出力電力の値は１．５×Ｗ、第三のＦＥＴユニッ
ト５２の最大出力電力の値は２×Ｗ、第四のＦＥＴユニ
ット５３の最大出力の値は４×Ｗとなる。従って、図５
に示すように、第一、第二、第三、第四のＦＥＴユニッ
ト５０、５１、５２、５３の動作組み合わせにより、半
導体装置４９の最大出力電力は、Ｗ、１．５×Ｗ、２×
Ｗ、２．５×Ｗ、３×Ｗ、、…、７．５×Ｗ、８×Ｗ、
８．５×Ｗのごとく１６通りの組み合わせのいずれかに
設定される。すなわち、ドレイン電圧Ｖｄを変えること
なく、半導体装置４９の最大出力を幅広い範囲で変える
ことができるとともに、最大出力の値を０．５×Ｗの間
隔で細かく変えることができる。

【００６８】（実施例４）図６を用いて、第四の半導体
装置６４について説明する。

【００６９】上述した半導体装置４９では、第一、第
二、第三、第四のＦＥＴユニット５０、５１、５２、５
３のそれぞれにゲ−ト給電母線を設けた。しかしなが
ら、第一、第二、第三、第四のＦＥＴユニット５０、５
１、５２、５３のそれぞれにゲ−ト給電母線を設けるこ
となく、隣接するＦＥＴユニットに対して、共通のゲ−
ト給電母線を設けても良い。第四の半導体装置６４は、
このような電極構造を有するものである。なお、図４と
同様の説明は省略する。

【００７０】半導体装置６４は、例えば四つのＦＥＴユ
ニット６５、６６、６７、６８から構成される。

【００７１】第一の単位ゲ−ト電極６９と第二の単位ゲ
−ト電極７０は、第一の共通ゲ−ト給電母線７１に対
し、その伸張方向の両側に複数本形成される。すなわ
ち、第一の単位ゲ−ト電極６９は、第一の共通ゲ−ト給
電母線７１に対して、図面上の左側に形成される。第二
の単位ゲ−ト電極７０は、第二の共通ゲ−ト給電母線７
１に対して、図面上の右側に形成される。第一の単位ゲ
−ト電極６９のゲ−ト幅はＬｇ１の長さであり、第二の
単位ゲ−ト電極７０のゲ−ト幅はＬｇ２の長さである。

【００７２】第三の単位ゲ−ト電極７２と第四の単位ゲ
−ト電極７３は、第二の共通ゲ−ト給電母線７４に対
し、その伸張方向の両側に複数本形成される。すなわ
ち、第三の単位ゲ−ト電極７２は、第二の共通ゲ−ト給
電母線７４に対して、図面上の左側に形成される。第三
の単位ゲ−ト電極７３は、第二の共通ゲ−ト給電母線７
４に対して、図面上の右側に形成される。第三の単位ゲ
−ト電極７２のゲ−ト幅はＬｇ３の長さであり、第四の
単位ゲ−ト電極７３のゲ−ト幅はＬｇ４の長さである。
但し、Ｌｇ１＜Ｌｇ２＜Ｌｇ３＜Ｌｇ４となるように設
定される。

【００７３】第一の共通ゲ−ト給電母線７１と第二の共
通ゲ−ト給電母線７４は、第二の単位ゲ−ト電極７０と
第三の単位ゲ−ト電極７２を挟むように、平行に配置さ
れる。第一の共通ゲ−ト給電母線７１と第二の共通ゲ−
ト給電母線７４の端部は共通接続され、共通ゲ−ト用パ
ッド７５に接続される。

【００７４】第一の単位ソ−ス電極７６は、ソ−ス電極
母線７７に共通接続される。ソ−ス電極母線７７は、ソ
−ス用パッド（図示せず）に接続される。第四の単位ソ
−ス電極７８は、ソ−ス電極母線７９に共通接続され
る。ソ−ス電極母線７９は、ソ−ス用パッド（図示せ
ず）に接続される。

【００７５】第二の単位ソ−ス電極８０と第三の単位ソ
−ス電極８１は、第一の共通ゲ−ト給電母線７１と第二
の共通ゲ−ト給電母線７４の間に設けられた共通ソ−ス
電極母線８２に共通接続される。共通ソ−ス電極母線８
２は、ソ−ス用パッド（図示せず）に接続される。

【００７６】ＦＥＴユニット６５の単位ドレイン電極
は、単位ソ−ス電極を跨ぐように形成されたエア−ブリ
ッジ配線部を有するドレイン給電母線８３を介して、ド
レイン用パッドに共通接続される。また、同様に、ＦＥ
Ｔユニット６６、６７、６８のそれぞれの単位ドレイン
電極も、ドレイン給電母線を介して、それぞれのドレイ
ン用パッドに共通接続される。

【００７７】この結果、四つのＦＥＴユニット６５、６
６、６７、６８が横一列に配置される。なお、半導体装
置６４では、ゲ−ト給電母線およびソ−ス電極母線を共
通化したことにより、半導体装置を占めるゲ−ト給電母
線およびソ−ス電極母線の割合が低減されて半導体装置
が小型化される。

【００７８】（実施例５）高出力の半導体装置が動作す
る場合は熱が発生し、この発熱は主として単位ゲ−ト電
極の近傍で生じる。電子の移動度は、温度に対する依存
性が大きい。従って、高出力の半導体装置では、動作時
に発生する熱に対する考察が必要となる。

【００７９】図７を用いて、例えば図４に示した電極構
造を備える高出力の半導体装置４９の放熱を考慮した、
第五の高出力の半導体装置８４についての説明をする。
半導体装置８４と半導体装置４９との差異は、単位ゲ−
ト電極の長さのみである。このため、単位ゲ−ト電極に
ついてのみ説明し、他の説明は省略する。なお、図７で
は、単位ソ−ス電極を共通接続するためのエア−ブリッ
ジ配線およびソ−ス用パッドは省略されている。

【００８０】半導体装置８４は、例えば四つのＦＥＴユ
ニットから構成され、第一、第二、第三、第四のＦＥＴ
ユニット８５、８６、８７、８８が横一列に配置形成さ
れる。

【００８１】第一のＦＥＴユニット８５の櫛歯状に配列
された複数の単位ゲ−ト電極配列のうち、中央領域Ａ１
に配置された単位ゲ−ト電極は、両端領域Ｂ１に配置さ
れた単位ゲ−ト電極と、第二のＦＥＴユニット８６の櫛
歯状に配列された複数の単位ゲ−ト電極配列のうち、中
央領域Ａ２に配置形成された単位ゲ−ト電極とによって
囲まれるため、中央領域Ａ１における熱は両端領域Ｂ１
と中央領域Ａ２には逃げにくくなる。

【００８２】また、第二のＦＥＴユニット８６の櫛歯状
に配列された複数の単位ゲ−ト電極のうち、中央領域Ａ
２に配置された単位ゲ−ト電極列は、両端領域Ｂ２に配
置された単位ゲ−ト電極と、第一のＦＥＴユニット８５
の中央領域Ａ１の単位ゲ−ト電極と、第三のＦＥＴユニ
ット８７の櫛歯状に配列された複数の単位ゲ−ト電極の
うち、中央領域Ａ３に配置された単位ゲ−ト電極によっ
て囲まれるため、中央領域Ａ２における熱は両端領域Ｂ
２と中央領域Ａ１、Ａ３には逃げにくくなる。

【００８３】さらに、第二のＦＥＴユニット８６と同様
に、第三のＦＥＴユニット８７の櫛歯状配列の複数の単
位ゲ−ト電極列のうち、中央領域Ａ３の単位ゲ−ト電極
で生じる熱は両端領域Ｂ２と中央領域Ａ２、Ａ４の領域
には逃げにくくなる。

【００８４】さらにまた、第一のＦＥＴユニット８５と
同様に、第四のＦＥＴユニット８８の櫛歯状配列の複数
の単位ゲ−ト電極のうち、中央領域Ａ４に配置された単
位ゲ−ト電極で生じる熱は両端領域Ｂ４と中央領域Ａ３
には逃げにくくなる。

【００８５】このため、第一、第二、第三、第四のＦＥ
Ｔユニット８５、８６、８７、８８のそれぞれの中央領
域Ａ１、Ａ２、Ａ３、Ａ４には、熱が蓄熱されやすい。

【００８６】従って、中央領域Ａ１、Ａ２、Ａ３、Ａ４
における単位ゲ−ト電極の発熱を、低減するため、中央
領域Ａ１に配置形成される単位ゲ−ト電極のゲ−ト幅
は、両端領域Ｂ１に形成される単位ゲ−ト電極のゲ−ト
幅よりも短く形成される。また、中央領域Ａ２に配置形
成される単位ゲ−ト電極のゲ−ト長は、両端領域部Ｂ２
に形成される単位ゲ−ト電極のゲ−トよりも短く形成さ
れる。

【００８７】なお、半導体装置８４は、図４の半導体装
置４９と同じ最大出力が得られるように、第一、第二、
第三、第四のＦＥＴユニット８５、８６、８７、８８の
総ゲ−ト幅は、図４に示す第一、第二、第三、第四のＦ
ＥＴユニット５０、５１、５２、５３と同じに、設定さ
れる。すなわち、中央領域Ａ１、Ａ２、Ａ３、Ａ４にお
ける単位ゲ−ト電極の短くなったゲ−ト幅は、両端領域
Ｂ１、Ｂ２、Ｂ３、Ｂ４の単位ゲ−ト電極のゲ−ト幅に
加算される。両端領域Ｂ１、Ｂ２、Ｂ３、Ｂ４における
単位ゲ−ト電極のゲ−ト幅を長くすると、発熱が大きく
なるが半導体装置８４の周縁領域に逃げるので、両端領
域Ｂ１、Ｂ２、Ｂ３、Ｂ４には熱が蓄積されない。

【００８８】この結果、中央領域Ａ１、Ａ２、Ａ３、Ａ
４における単位ゲ−ト電極の発熱が、半導体装置４９に
比べて低減される。

【００８９】なお、ＦＥＴユニットにおける櫛歯状に形
成された複数の単位ゲ−ト電極は、熱が最も蓄積されや
すい中央領域に配置されるものを最も短く形成し、中央
領域から両端領域に移るにしたがって、順次長くなるよ
うに形成しても良い。

【００９０】（実施例６）図８は、例えば図４に示した
電極構造を備える高出力の半導体装置４９の放熱を改善
した、第六の高出力の半導体装置８９である。半導体装
置８９と半導体装置４９との差異は、単位ゲ−ト電極の
間隔と、単位ゲ−ト電極の間に配置形成される単位ソ−
ス電極および単位ドレイン電極の単位ゲ−ト電極間の長
さである。単位ソ−ス電極および単位ドレイン電極の長
さが発熱に及ぼす影響は、単位ゲ−ト電極に比べて小さ
い。このため、単位ゲ−ト電極についてのみ説明し、他
の説明は省略する。なお、図８では、単位ソ−ス電極を
共通接続するためのエア−ブリッジ配線およびソ−ス用
パッドは省略されている。

【００９１】半導体装置８９は、例えば四つのＦＥＴユ
ニットから構成され、第一、第二、第三、第四のＦＥＴ
ユニット９０、９１、９２、９３が横一列に配置形成さ
れる。

【００９２】実施例５で述べたように、第一、第二、第
三、第四のＦＥＴユニット９０、９１、９２、９３の中
央領域Ａ１、Ａ２、Ａ３、Ａ４には、熱が蓄積されやす
い。このため、第一、第二、第三、第四のＦＥＴユニッ
ト９０、９１、９２、９３の櫛歯状に形成された複数の
単位ゲ−ト電極配置のうち、中央領域Ａ１、Ａ２、Ａ
３、Ａ４に形成された単位ゲ−ト電極の間隔は、両端領
域Ｂ１、Ｂ２、Ｂ３、Ｂ４に形成された単位ゲ−ト電極
の間隔に比べて、広く形成される。このため、半導体装
置８９では、図４の半導体装置４９に比べて、中央領域
Ａ１、Ａ２、Ａ３、Ａ４における単位ゲ−ト電極の密度
が両端領域Ｂ１、Ｂ２、Ｂ３、Ｂ４に比べて小さくな
る。また、中央領域Ａ１、Ａ２、Ａ３、Ａ４では、隣接
する単位ゲ−ト電極の間隔が広くなるため、単位面積当
たりの発熱量も小さくなるとともに、単位ゲ−ト電極で
発生する熱の放熱面積が増加する。この結果、中央領域
Ａ１、Ａ２、Ａ３、Ａ４における単位ゲ−ト電極の発熱
が、半導体装置４９に比べて低減される。

【００９３】なお、第一、第二、第三、第四のＦＥＴユ
ニット９０、９１、９２、９３における櫛歯状に形成さ
れた複数の単位ゲ−ト電極の間隔は、熱が最も蓄積され
やすい中央領域において最も広く形成し、熱が蓄積され
にくい両端領域に移るにしたがって順次狭くなるように
形成しても良い。

【００９４】（実施例７）図９は、例えば図４に示した
電極構造を備える高出力の半導体装置４９の放熱を考慮
した、第七の高出力電力の半導体装置９４である。な
お、半導体装置９４と半導体装置４９との差異は、ＦＥ
Ｔユニットを配置する順番だけである。従って、半導体
装置４９と同じＦＥＴユニットは同じ番号を用いて説明
する。なお、図９では、単位ソ−ス電極を共通接続する
ためのエア−ブリッジ配線およびソ−ス用パッドは省略
されている。

【００９５】この例は、動作時に発生する熱が小さいＦ
ＥＴユニットを半導体装置の中央に配置する。

【００９６】図４に示す第一、第二、第三、第四のＦＥ
Ｔユニット５０、５１、５２、５３の単位ゲ−ト電極の
幅は、第一、第二、第三の、第四のＦＥＴユニット５
０、５１、５２、５３の順番に長い。従って、動作時の
発熱は、単位ゲ−ト電極の幅の順に大きくなる。

【００９７】半導体装置９４では、最も発熱が大きい第
四のＦＥＴユニット５３と、次に発熱が大きい第三のＦ
ＥＴユニット５２が両外側に配置される。そして、第四
と第３のＦＥＴユニット５３と５２の間には、第一のＦ
ＥＴユニット５０と、第二の電界効果トランジスタ・ユ
ニット５１が配置される。その際、最も発熱が小さい第
一の電界効果トランジスタ・ユニット５０が、最も発熱
が大きい第四のＦＥＴユニット５３に隣接して配置さ
れ、次に発熱が小さい第二のＦＥＴユニット５２が、次
に発熱が大きい第二のＦＥＴユニット５２に隣接して配
置される。

【００９８】このため、第四、第三のＦＥＴユニット５
３、５２で発生する熱は、半導体装置９４の周縁領域に
逃げやすくなる。また、発熱の大きいＦＥＴユニットと
発熱の小さいＦＥＴユニットを隣接させて配置形成する
ことより、動作時に発生する熱は半導体装置９４の内部
でほぼ均一化される。

【００９９】この結果、半導体装置９４の中央部におけ
る発熱が、半導体装置４９に比べて低減される。

【０１００】なお、上述の図７、図８、図９で放熱する
対策を施した半導体装置について説明したが、これらの
例示を組み合わせた半導体装置としても良く、この組み
合わせにより、半導体装置の蓄熱は一層低減される。

【０１０１】（実施例８）次に、図１０を用いて、増幅
装置９５について説明する。

【０１０２】増幅装置９５は、制御手段９６と半導体装
置とから構成される。半導体装置は、図１乃至図９に例
示の半導体装置のいずれでも良く、本実施例では、図１
で示す半導体装置１９を例示にして説明する。なお、半
導体装置１９の説明は省略し、同じ構成部分は同じ番号
を用いる。

【０１０３】制御手段９６は、スイッチ部９７と制御部
９８とから構成される。なお、スイッチ部９６は、第一
のスイッチ９９と第二のスイッチ１００とを備える。

【０１０４】第一のスイッチ９９および第二のスイッチ
１００の一端は端子Ｔ１に共通接続され、端子Ｔ１は一
定電圧値の直流電源に接続される。第一のスイッチ９９
の他端は端子Ｔ２に接続され、端子Ｔ２は半導体装置１
９の第一のドレイン用パッド２９に接続される。第二の
スイッチ１００の他端は端子Ｔ３に接続され、端子Ｔ３
は半導体装置１９の第二のドレイン用パッド３５に接続
される。なお、端子Ｔ２と第一のドレイン用パッド２
９、端子Ｔ３と第二のドレイン用パッド３５の間は、ボ
ンディングワイヤ−１０１を用いて接続される。

【０１０５】制御部９８はＣＰＵ（Central Processing
Unit）を備え、スイッチ部９７の第一のスイッチ９９
と第二のスイッチ１００のオン・オフ制御を行う。

【０１０６】半導体装置１９を構成する第一の電界効果
トランジスタ・ユニット２０の動作制御を行う場合は、
第一のスイッチ９９がオン制御され、第一のドレイン用
パッド２９にドレイン電圧Ｖｄが給電される。また、半
導体装置１９を構成する第二の電界効果トランジスタ・
ユニット２１を動作制御する場合は、第二のスイッチ１
００がオン制御され、第二のドレイン用パッド３５にド
レイン電圧Ｖｄが給電される。すなわち、制御手段９８
によって、第一の電界効果トランジスタ・ユニット２０
と第二の電界効果トランジスタ・ユニット２１が選択的
に動作される。

【０１０７】この結果、増幅装置９５での最大出力電力
は、 １）第一のＦＥＴユニット２０の最大出力電力Ｗ１ ２）第二のＦＥＴユニット２１の最大出力電力Ｗ２ ３）第一のＦＥＴユニット２０の最大出力電力Ｗ１およ
び第二のＦＥＴユニット２１の最大出力電力Ｗ２を加算
した（Ｗ１＋Ｗ２）のいずれかが選択される。

【０１０８】なお、スイッチ部９７は、第一のスイッチ
９９と第二のスイッチ１００の二つのスイッチを備える
場合を示したが、スイッチの数は、半導体装置を構成す
るＦＥＴユニットの数と同じ個数のスイッチが設けられ
る。

【０１０９】

【発明の効果】本発明は、上述のような構成であるから
次のような効果を有する。

【０１１０】請求項１の半導体装置は、ゲ−ト電極の総
ゲ−ト幅の異なる少なくとも二以上のＦＥＴユニットを
有する。また、各ＦＥＴユニットはドレイン電圧の選択
的な給電により個々に動作させることができる。このた
め、動作させるＦＥＴユニットを選択して組み合わせる
ことにより、半導体装置の最大出力を幅広い範囲で変え
ることができる。

【０１１１】従って、従来は仕様に応じて半導体装置を
変えていたが、本発明の半導体装置を使用することによ
り一つの半導体装置で種々の仕様に対応することができ
る。このため、仕様に応じて半導体装置を取り替えた
り、最大出力が異なる種々の半導体装置をあらかじめ保
有しておく必要がなくなり、また、仕様に応じて半導体
装置を作製することが不要となる。この結果、本発明の
半導体装置は、極めて汎用性が高いものとなる。

【０１１２】さらに、特に半導体装置を用いた回路設計
の開発段階では、回路設計を極めて効率良く行うことが
できるとともに、開発コストを低減することができる。

【０１１３】さらにまた、量産段階においては、半導体
装置の最大出力の調整により、半導体装置を用いた回路
の出力のバラツキを低減することができる。従って、半
導体装置を用いた回路の生産歩留まりを、向上させるこ
とができる。

【０１１４】請求項２の半導体装置は、ＦＥＴユニット
ごとにゲ−ト給電母線が設けられる。このため、ＦＥＴ
ユニットの電極構造がパタ−ン化して、電極設計が容易
となる。

【０１１５】請求項３の半導体装置は、ＦＥＴユニット
のそれぞれにゲ−ト給電母線を設けることなく、隣接す
るＦＥＴユニットのゲ−ト給電母線を共通化する。この
ため、半導体装置を占める給電母線の割合が低減される
ので、半導体装置が小型化される。このため、半導体装
置が用いられる電子機器の形状を、さらに小型化するこ
とができる。

【０１１６】請求項４の半導体装置は、各ＦＥＴユニッ
トの複数のゲ−ト電極が櫛歯状に形成されることより、
総ゲ−ト幅が長くなり、大きな出力を得ることができ
る。また、櫛歯状に形成することにより、一方の方向に
のみゲ−ト幅が伸びる電極構造を避けることができる。

【０１１７】請求項５と６の半導体装置は、中央領域に
おける蓄熱が低減される。このため、ゲ−ト電極間の増
幅特性のバラツキが小さくなり、半導体装置の生産歩留
まりが向上する。

【０１１８】請求項７の増幅装置では、本発明の半導体
装置を動作制御するための制御手段が設けられている。
このため、制御手段の設計等が不要となり、本発明の半
導体装置をさらに汎用的に使用することができる。

【図面の簡単な説明】

【図１】本願発明に係る第一の半導体装置の電極構造を
示す図である。

【図２】本願発明に係る第一の半導体装置を構成するＦ
ＥＴユニットを選択動作させたときの最大出力の変化を
示す図である。

【図３】本願発明に係る第二の半導体装置の電極構造を
示す図である。

【図４】本願発明に係る第三の半導体装置の電極構造を
示す図である。

【図５】本願発明に係る第三の半導体装置を構成するＦ
ＥＴユニットを選択動作させたときの最大出力の変化を
示す図である。

【図６】本願発明に係る第四の半導体装置の電極構造を
示す図である。

【図７】本願発明に係る半導体装置に施された、第一の
放熱手段を示す図である。

【図８】本願発明に係る半導体装置に施された、第二の
放熱手段を示す図である。

【図９】本願発明に係る半導体装置に施された、第三の
放熱手段を示す図である。

【図１０】本願発明に係る増幅装置を示す図である。

【図１１】半導体装置の一般的な構造例を示す図であ
る。

【図１２】従来の半導体装置の電極構造を示す図であ
る。

【図１３】従来の半導体装置において、ドレイン電圧を
変えた場合の最大出力の変化を示す図である。

【符号の説明】

１９ 半導体装置 ２０ 第一の電界効果トランジスタ・ユニット（第一の
ＦＥＴユニット） ２１ 第二の電界効果トランジスタ・ユニット（第二の
ＦＥＴユニット） ２２ 第一の単位ゲ−ト電極 ２３ 第一の単位ソ−ス電極 ２４ 第一の単位ドレイン電極 ２５ 第一のゲ−ト給電母線 ２６ ゲ−ト用パッド ２７ エア−ブリッジ配線 ２８ 第一のソ−ス用パッド ２９ 第一のドレイン用パッド ３０ 第二の単位ゲ−ト電極 ３１ 第二の単位ソ−ス電極 ３２ 第二の単位ドレイン電極 ３３ 第二のゲ−ト給電母線 ３４ 第二のゲ−ト用パッド ３５ 第二のソ−ス用パッド ３６ 第二のドレイン用パッド Ｌｇ１ 第一の単位ゲ−ト電極のゲ−ト幅 Ｌｇ２ 第二の単位ゲ−ト電極のゲ−ト幅 Ｄ ドレイン Ｓ ソ−ス

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０３Ｆ 3/68 // Ｈ０３Ｆ 3/60 Ｆターム(参考） 5F102 FA00 GA01 GB01 GC01 GD01 GJ05 GK05 GL05 GS09 GT02 GV01 HC11 5J067 AA04 AA21 AA41 AA51 CA25 CA32 CA35 FA12 FA15 FA16 FA18 HA09 HA24 HA38 KA47 KA49 KA68 KS01 KS11 LS12 MA19 MA21 QA01 QA03 QS04 SA14 TA02 5J069 AA04 AA21 AA41 AA51 CA25 CA32 CA35 FA12 FA15 FA16 FA18 HA09 HA24 HA38 KA47 KA49 KA68 KC03 KC06 MA19 MA21 QA01 QA03 SA14 TA02

Claims (7)

【特許請求の範囲】
1. 【請求項１】 少なくとも一つのゲ−ト電極、ドレイン
   電極およびソ−ス電極を有する電界効果トランジスタ・
   ユニットを少なくとも二以上設けた半導体装置におい
   て、前記各電界効果トランジスタ・ユニットのゲ−ト電
   極の総ゲ−ト幅を異なる長さに設けるとともに、前記電
   界効果トランジスタ・ユニットのそれぞれにドレイン電
   圧を給電するための給電手段を設けたことを特徴とする
   半導体装置。
2. 【請求項２】 電界効果トランジスタ・ユニットのゲ−
   ト電極を、前記各電界効果トランジスタ・ユニットごと
   に設けたゲ−ト給電母線に形成したことを特徴とする請
   求項１に記載の半導体装置。
3. 【請求項３】 隣接の電界効果トランジスタ・ユニット
   のゲ−ト電極を、共通のゲ−ト給電母線の両側に形成し
   たことを特徴とする請求項１に記載の半導体装置。
4. 【請求項４】 ゲ−ト給電母線には複数のゲ−ト電極を
   櫛歯状に形成したことを特徴とする請求項２または請求
   項３に記載の半導体装置。
5. 【請求項５】 電界効果トランジスタ・ユニットの櫛歯
   状に形成されたゲ−ト電極は、中央領域に配置形成され
   たゲ−ト電極のゲ−ト幅を、両端領域に配置形成された
   ゲ−ト電極のゲ−ト幅よりも短く形成したことを特徴と
   する請求項４に記載の半導体装置。
6. 【請求項６】 電界効果トランジスタ・ユニットの櫛歯
   状に形成されたゲ−ト電極は、中央領域に配置形成され
   たゲ−ト電極のゲ−ト間隔を、両端領域に配置形成され
   たゲ−ト電極のゲ−ト間隔よりも広く形成したことを特
   徴とする請求項４に記載の半導体装置。
7. 【請求項７】 請求項１から請求項６までのいずれかに
   記載の半導体装置と、前記半導体装置を構成する前記電
   界効果トランジスタ・ユニットを選択的に選び出してド
   レイン給電手段にドレイン電圧を供給する通電制御手段
   とからなる増幅装置。