JP3484987B2 - 半導体装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電力増幅に用いら
れる半導体装置に関するものである。

【０００２】

【従来の技術】従来の高出力の半導体装置では、単位ゲ
−ト電極の数を増やしてゲ−ト電極の総ゲ−ト幅を長く
する電極構造が一般的である。

【０００３】しかしながら、単位ゲ−ト電極の数を増や
す場合は、単位ゲ−ト電極を共通接続するゲ−ト給電母
線の長さを長くしなければならない。この結果、抵抗値
の増大や、位相のズレに起因する伝搬遅延ロスが発生す
るという問題があった。

【０００４】このため、出願人は、この点を改良した半
導体装置、すなわち特開平５−２５１４７８号公報に開
示されたＦＥＴ１を提案した。次に、図４を用いて、Ｆ
ＥＴ１の電極構造について説明する。

【０００５】ＦＥＴ１は、複数のＦＥＴユニット２Ａ、
２Ｂ、２Ｃ、２Ｄ、２Ｅ、２Ｆから構成される。なお、
各ＦＥＴユニットは、単位ゲ−ト電極３と、単位ソ−ス
電極４と、単位ドレイン電極５とからなる単位セル６を
複数備える。

【０００６】隣接するＦＥＴユニット２Ａと２Ｂ、２Ｃ
と２Ｄ、２Ｅと２Ｆのそれぞれの単位ゲ−ト電極３は、
共通のゲ−ト給電母線７Ａ、７Ｂ、７Ｃにそれぞれ接続
される。すなわち、ＦＥＴユニット２Ａの単位ゲ−ト電
極３は、共通ゲ−ト給電母線７Ａに対し、その伸張方向
と直交方向の一方側（例えば、図面上の左側）に、等間
隔に複数本形成される。また、ＦＥＴユニット２Ｂの単
位ゲ−ト電極３は、共通ゲ−ト給電母線７Ａに対し、そ
の伸張方向と直交方向の他方側（例えば、図面上の右
側）に、等間隔に複数本形成される。なお、単位ゲ−ト
電極３のゲ−ト幅は全てＬｇである。

【０００７】各ＦＥＴユニットの単位ソ−ス電極４と単
位ドレイン電極５は、各単位ゲ−ト電極３を挟むよう
に、交互に配置形成される。各単位セル６の単位ソ−ス
電極４と単位ドレイン電極５は、単位ゲ−ト電極３のゲ
−ト幅Ｌｇとほぼ同じ長さに設定される。

【０００８】複数の共通ゲ−ト給電母線７Ａ、７Ｂ、７
Ｃは、平行に配置形成される。従って、ＦＥＴユニット
２Ａ、２Ｂ、２Ｃ、２Ｄ、２Ｅ、２Ｆは、横一列に配置
される。

【０００９】各共通ゲ−ト給電母線７Ａ、７Ｂ、７Ｃの
一端は、ゲ−ト用共通母線８に共通接続される。また、
ゲ−ト用共通母線８には、単位ゲ−ト電極３にゲ−ト電
圧Ｖｇを印加するためのゲ−ト用パッド９が接続され
る。

【００１０】ＦＥＴユニットのうち、内側の隣接するＦ
ＥＴユニット２Ｂと２Ｃ、２Ｄと２Ｅの各単位ソ−ス電
極４は、共通ソ−ス給電母線１０Ａ、１０Ｂに共通接続
される。また、ＦＥＴユニットのうち、外側のＦＥＴユ
ニット２Ａ、２Ｆの各単位ソ−ス電極４は、ソ−ス給電
母線１１Ａ、１１Ｂに接続される。共通ソ−ス給電母線
１０Ａ、１０Ｂおよびソ−ス給電母線１１Ａ、１１Ｂ
は、ソ−ス用共通母線１２に共通接続される。ソ−ス給
電母線１１Ａ、１１Ｂの一端には、接地用端子としての
ソ−ス用パッド１３Ａ、１３Ｂがそれぞれ接続される。

【００１１】各単位ドレイン電極５は、単位ソ−ス電極
４を跨ぐように設けられたエア−ブリッジ配線であるド
レイン給電母線１４Ａ、１４Ｂ、１４Ｃ、１４Ｄ、１４
Ｅ、１４Ｆに接続される。ドレイン給電母線１４Ａ、１
４Ｂ、１４Ｃ、１４Ｄ、１４Ｅ、１４Ｆの一端は、ドレ
イン用共通母線１５に共通接続される。ドレイン用共通
母線１５には、ドレイン用パッド１６が接続される。

【００１２】ＦＥＴ１では、単位ソ−ス電極４から単位
ドレイン電極５に流れるドレイン電流の電流値は、ゲ−
ト電圧Ｖｇの電圧値によって制御される。また、ＦＥＴ
１の最大出力は、ドレイン電圧の電圧値によって決ま
る。

【００１３】ＦＥＴ１では、各ＦＥＴユニットの単位セ
ル６の一つ一つの利得は小さい。しかしながら、ＦＥＴ
１の最大出力は、全部の単位セル６のゲ−ト幅を足し合
わせた総ゲ−ト幅に比例する。従って、ＦＥＴ１の最大
出力は、大きくなる。

【００１４】また、単位ゲ−ト電極３の数を増やしたと
しても、ゲ−ト用共通母線８の長さを短く形成すること
ができる。従って、信号伝播方向Ｇに直交する方向に大
幅に距離が開くことはないため、単位ゲ−ト電極間に発
生する位相差を最小限にとどめることができる。

【００１５】以上、ＦＥＴを例示にして半導体装置につ
いて説明したが、能動素子および受動素子からなる回路
構成を半導体基板上に形成したマイクロ波集積回路（Ｍ
ＭＩＣ：Monolithic Microwave Integrated Circuit）
における電力増幅部でも、ＦＥＴと同様の電極構造を有
する。従って、半導体装置には、これらが含まれる。な
お、半導体装置の材料は、ガリウム砒素あるいはシリコ
ンのいずれでも良い。

【００１６】

【発明が解決しようとする課題】しかしながら、従来の
半導体装置では、ドレイン電圧Ｖｄの電圧値によって最
大出力を変えることができるが、図５に示すように、横
軸にドレイン電圧Ｖｄの電圧値をプロットし、縦軸に半
導体装置の最大出力をプロットしたさいに得られる特性
曲線１７のリニアリティ−が悪いという問題があった。
このため、ドレイン電圧Ｖｄによって半導体装置の最大
出力を変える場合は、リニアリティ−を補正する回路が
別途必要となり、回路構成が複雑となっていた。

【００１７】また、携帯型の通信機器等では、形状の小
型化に伴って、内蔵される電源の容量が年々小さくなっ
ている。このため、電源の定格電圧値が低圧化し、ドレ
イン電圧Ｖｄの電圧値を幅広いレンジで可変しにくい。
従って、半導体装置の最大出力は、ほぼ一定に固定され
てしまうという問題があった。

【００１８】さらに、半導体装置の最大出力を変える場
合、仕様によっては、単位ゲ−ト電極、単位ソ−ス電
極、単位ドレイン電極の形状あるいは配置位置等を新た
に設計しなければならなかった。すなわち、半導体装置
はカスタムメイドとなり、コストが極めて高くなるだけ
でなく、作製するまでに時間がかかるという問題があっ
た。

【００１９】そこで、本発明は上記問題を解決するため
の半導体装置を提供することを目的とする。

【００２０】

【課題を解決するための手段】本発明は、上述の課題を
解決するために次のように構成される。すなわち、請求
項１に記載の半導体装置は、単位ゲ−ト電極と、該単位
ゲ−ト電極を挟むように交互に配置形成された単位ドレ
イン電極および単位ソ−ス電極とを備える電界効果トラ
ンジスタ・ユニットが四つ並設された半導体装置におい
て、隣接する電界効果トランジスタ・ユニットの単位ゲ
−ト電極を両側に有する第一の共通ゲ−ト給電母線と、
隣接する電界効果トランジスタ・ユニットの単位ゲ−ト
電極を両側に有する第二の共通ゲ−ト給電母線と、該第
二の共通ゲ−ト給電母線と前記第一の共通ゲ−ト給電母
線が接続されるゲ−ト用パッドと、前記電界効果トラン
ジスタ・ユニットのそれぞれにドレイン電圧を給電する
ための給電手段とを設け、前記各電界効果トランジスタ
・ユニットの総ゲ−ト幅を異なる長さに形成するととも
に、前記両共通ゲ−ト給電母線の内側には外側と比べて
ゲ−ト幅が短い単位ゲ−ト電極を配置したものである。

【００２１】四つ設けられた各電界効果トランジスタ・
ユニットの総ゲ−ト幅は異なる長さに形成される。この
ため、各電界効果トランジスタ・ユニットの最大出力が
それぞれ異なる。さらに、第一と第二の共通ゲ−ト給電
母線の間の領域、すなわち内側には外側と比べてゲ−ト
幅が短い単位ゲ−ト電極が配置されるので、第一と第二
の共通ゲ−ト給電母線の間は最短となる。従って、この
間の抵抗値が小さくなる。さらにまた、給電手段は、そ
れぞれの電界効果トランジスタ・ユニットに、個別にド
レイン電圧を給電し得る。従って、給電する電界効果ユ
ニットと給電しない電界効果ユニットとを併存すること
ができる。この結果、給電する電界効果ユニットを選ぶ
ことにより、装置全体の最大出力を変えることができ
る。

【００２２】請求項２に記載の半導体装置は、第一の共
通ゲ−ト給電母線および第二の共通ゲ−ト給電母線の端
部を、共通母線を介してゲ−ト用パッドに接続したもの
である。

【００２３】ゲ−ト用パッドに印加されるゲ−ト電圧
は、共通母線を介して、第一の共通ゲ−ト給電母線ある
いは第二の共通ゲ−ト給電母線を介して供給される。

【００２４】請求項３に記載の半導体装置は、ゲ−ト用
パッドは、共通母線の中央に設けられたものである。

【００２５】共通母線の中央にゲ−ト用パッドを設けた
ことにより、ゲ−ト用パッドから各共通ゲ−ト給電母線
までの距離が等しくなる。

【００２６】請求項４に記載の半導体装置は、第一の共
通ゲ−ト給電母線および第二の共通ゲ−ト給電母線の端
部を、ゲ−ト用パッドに直接接続したものである。

【００２７】ゲ−ト用パッドに印加されるゲ−ト電圧
は、ゲ−ト用パッドから直接、第一の共通ゲ−ト給電母
線および第二の共通ゲ−ト給電母線を介して供給され
る。

【００２８】

【発明の実施の形態】（実施例１）図１を用いて、本発
明に係る半導体装置１８について説明する。

【００２９】半導体装置１８は、四つのＦＥＴユニット
１９、２０、２１、２２とから構成される。

【００３０】第一のＦＥＴユニット１９は、第一の単位
ゲ−ト電極２３と、第一の単位ソ−ス電極２４と、第一
の単位ドレイン電極２５とからなる単位セルを複数備え
る。また、第二のＦＥＴユニット２０は、上述と同様
に、第二の単位ゲ−ト電極２６と、第二の単位ソ−ス電
極２７と、第二の単位ドレイン電極２８とからなる単位
セルを複数備える。

【００３１】単位ゲ−ト電極２３と単位ゲ−ト電極２６
は、直線状に伸びる第一の共通ゲ−ト給電母線２９に対
し、その伸張方向の両側に等間隔に複数本形成される。
すなわち、単位ゲ−ト電極２３は、共通ゲ−ト給電母線
２９に対して、図面上の左側に櫛歯状に形成される。単
位ゲ−ト電極２６は、共通ゲ−ト給電母線２９に対し
て、図面上の右側に櫛歯状に形成される。単位ゲ−ト電
極２３のゲ−ト幅Ｌｇ１の長さは、単位ゲ−ト電極２６
のゲ−ト幅Ｌｇ２の長さよりも長くなっている（Ｌｇ１
＞Ｌｇ２）。

【００３２】単位ソ−ス電極２４と、単位ドレイン電極
２５は、単位ゲ−ト電極２３を挟むように、交互に配置
形成される。このため、第一のＦＥＴユニット１９にお
ける隣接する単位セルでは、単位ソ−ス電極２４または
単位ドレイン電極２５を共通に利用して単位セルが形成
される。なお、単位ソ−ス電極２４および単位ドレイン
電極２５は、単位ゲ−ト電極２３のゲ−ト幅Ｌｇ１とほ
ぼ同じ長さに設定される。

【００３３】単位ソ−ス電極２４は、ソ−ス電極母線３
０に共通接続される。さらに、ソ−ス電極母線３０は、
ソ−ス用パッド３１に接続される。

【００３４】単位ドレイン電極２５は、単位ソ−ス電極
２４を跨ぐように形成されたエア−ブリッジ配線部を有
するドレイン給電母線３２に共通接続される。このドレ
イン給電母線３２は、ドレイン用パッド３３に接続され
る。

【００３５】また、単位ソ−ス電極２７と、単位ドレイ
ン電極２８は、上述と同様に、単位ゲ−ト電極２６を挟
むように、交互に配置形成される。この場合、単位ソ−
ス電極２７および単位ドレイン電極２８は、単位ゲ−ト
電極２６のゲ−ト幅Ｌｇ２とほぼ同じ長さに設定され
る。

【００３６】単位ソ−ス電極２７は、共通ソ−ス電極母
線３４に共通接続される。この共通ソ−ス電極母線３４
は、ソ−ス用パッド３５に接続される。

【００３７】単位ドレイン電極２８は、上述と同様に、
単位ソ−ス電極２７を跨ぐように形成されたエア−ブリ
ッジ配線部を有するドレイン給電母線（図示せず）に共
通接続される。そして、ドレイン給電母線は、ドレイン
用パッド３６に接続される。

【００３８】第三のＦＥＴユニット２１は第二のＦＥＴ
ユニット２０の電極構造と同様に、また、第四のＦＥＴ
ユニット２２は第一のＦＥＴユニット１９の電極構造と
同様に形成される。このため、説明は簡略化する。

【００３９】第三のＦＥＴユニット２１は、第三の単位
ゲ−ト電極３７と、第三の単位ソ−ス電極３８と、第三
の単位ドレイン電極３９とからなる単位セルを複数備え
る。同様に、第四のＦＥＴユニット２２は、第四の単位
ゲ−ト電極４０と、第四の単位ソ−ス電極４１と、第四
の単位ドレイン電極４２とからなる単位セルを複数備え
る。

【００４０】単位ゲ−ト電極３７と単位ゲ−ト電極４０
は、第二の共通ゲ−ト給電母線４３に対し、その伸張方
向の両側に複数本形成される。単位ゲ−ト電極３７のゲ
−ト幅Ｌｇ３の長は、単位ゲ−ト電極４０のゲ−ト幅Ｌ
ｇ４の長さよりも短くなっている（Ｌｇ３＜Ｌｇ４）。
但し、半導体装置全体としてみると四つのＦＥＴユニッ
トのうち、第二のＦＥＴユニット２０が一番小さく、第
一のＦＥＴユニット１９が一番大きい（Ｌｇ２＜Ｌｇ３
＜Ｌｇ４＜Ｌｇ１）。

【００４１】単位ソ−ス電極３８と、単位ドレイン電極
３９は、単位ゲ−ト電極３７を挟むように、交互に配置
形成される。そして、単位ソ−ス電極３８および単位ド
レイン電極３９は、単位ゲ−ト電極３７のゲ−ト幅Ｌｇ
３とほぼ同じ長さに設定される。

【００４２】単位ソ−ス電極３８は、共通ソ−ス電極母
線３４に共通接続される。また、単位ドレイン電極３９
は、ドレイン給電母線４４に共通接続される。ドレイン
給電母線４４は、ドレイン用パッド４５に接続される。

【００４３】上述同様、単位ソ−ス電極４１と、単位ド
レイン電極４２は、単位ゲ−ト電極４０を挟むように、
交互に配置形成される。単位ソ−ス電極４１および単位
ドレイン電極４２は、単位ゲ−ト電極４０のゲ−ト幅Ｌ
ｇ４とほぼ同じ長さに設定される。

【００４４】単位ソ−ス電極４１は、ソ−ス電極母線４
６に共通接続される。さらに、ソ−ス電極母線４６は、
ソ−ス用パッド４７に接続される。また、単位ドレイン
電極４２は、ドレイン給電母線４８に共通接続される。
ドレイン給電母線４８は、ドレイン用パッド４９に接続
される。

【００４５】ＦＥＴユニット１９、２０、２１、２２
は、共通ゲ−ト給電母線２９と４３が平行となるように
配置される。この結果、図１のように、ＦＥＴユニット
１９、２０、２１、２２が横一列の配置になる。

【００４６】共通ゲ−ト給電母線２９の端部Ｔ１と、共
通ゲ−ト給電母線４３の端部Ｔ２は、共通母線５０によ
って接続される。共通母線５０には、端部Ｔ１と端部Ｔ
２の中間点にゲ−ト用パッド５１が接続される。従っ
て、ゲ−ト用パッド５１から端部Ｔ１あるいはＴ２まで
の距離が等しくなり、この部分における位相差はなくな
る。

【００４７】また、共通ゲ−ト給電母線２９と共通ゲ−
ト給電母線４３の間の領域には、ＦＥＴユニット１９、
２２の単位ゲ−ト幅に比べて短い単位ゲ−ト幅を有する
ＦＥＴユニット２０と２１が配置される。このため、共
通母線５０は最短に形成されるので抵抗値が小さくな
り、発熱等の電力ロスが低減される。

【００４８】なお、上述した半導体装置１８では、端部
Ｔ１と端部Ｔ２の中間点にゲ−ト用パッド５１を接続し
た。しかしながら、共通母線５０は最短に形成されるの
で、ゲ−ト用パッド５１から端部Ｔ１あるいはＴ２まで
の距離が異なる場合でも、位相差の影響は無視できるほ
ど小さい。従って、端部Ｔ１と端部Ｔ２の中間点にゲ−
ト用パッド５１を接続することなく、端部Ｔ１と端部Ｔ
２の間のいずれの場所に接続しても良い。

【００４９】また、上述のような電極構造にした結果、
ＦＥＴユニット１９、２０、２１、２２におけるそれぞ
れの単位ゲ−ト電極２３、２６、３７、４０の一本当た
りのゲ−ト幅Ｌｇの長さは短いが、全部のゲ−ト幅Ｌｇ
を足し合わせた総ゲ−ト幅が長くなるので、大きな出力
を得ることができる。

【００５０】さらに、半導体装置１８を構成するＦＥＴ
ユニット１９、２０、２１、２２には、個々別々にドレ
イン電圧Ｖｄを給電することができる。この結果、ＦＥ
Ｔユニット１９、２０、２１、２２は、選択的に動作さ
せることができる。

【００５１】ここに、ＦＥＴユニット１９、２０、２
１、２２、２３のそれぞれのゲ−ト幅を、一例として、 Ｌｇ２：Ｌｇ３：Ｌｇ４：Ｌｇ１＝２：３：４：８ の比率に設定する。

【００５２】すると、ＦＥＴユニット２０の最大出力電
力の値をＷとすると、第三のＦＥＴユニット２１の最大
出力電力の値は１．５×Ｗ、第四のＦＥＴユニット２２
の最大出力電力の値は２×Ｗ、第一のＦＥＴユニット１
９の最大出力の値は４×Ｗとなる。従って、図２に示す
ように、ＦＥＴユニット１９、２０、２１、２２の動作
組み合わせにより、半導体装置の最大出力は、Ｗ、１．
５×Ｗ、２×Ｗ、２．５×Ｗ、３×Ｗ、…、７．５×
Ｗ、８×Ｗ、８．５×Ｗのごとく１６通りの組み合わせ
のいずれかに設定される。すなわち、ドレイン電圧Ｖｄ
を変えることなく、半導体装置の最大出力を幅広い範囲
で変えることができるとともに、最大出力の値を０．５
×Ｗの間隔で細かく変えることができる。

【００５３】なお、上述した半導体装置１８では、ＦＥ
Ｔユニット２０をＦＥＴユニット１９に隣接させたが、
ＦＥＴユニット２１がＦＥＴユニット１９と隣接するよ
うに、ＦＥＴユニット２０とＦＥＴユニット２１の配置
を入れ替えても良い。

【００５４】（実施例２）図３を用いて、他の電極構造
を有する半導体装置５２について説明する。上述した半
導体装置１８との差異は、ゲ−ト用パッドの接続のしか
ただけであり、この点についてのみ説明し、同じ構成部
分は同じ番号を用いる。

【００５５】上述した半導体装置１８では、第一の共通
ゲ−ト給電母線２９と、第二の共通ゲ−ト給電母線４３
を共通母線５０に接続し、さらに共通母線５０をゲ−ト
用パッド５１に接続した。しかしながら、ＦＥＴ５２に
おける電極構造のレイアウトを設計する際、スペ−ス的
に余裕があるならば、ゲ−ト用パッド５３を共通ゲ−ト
給電母線２９と４３に直接接続しても良い。

【００５６】この場合、上述した半導体装置１８のよう
に、断面積が小さい、すなわち抵抗成分が大きい共通母
線５１は設けられない。このため、共通母線５１に比べ
て、位相差および抵抗成分を無視することができる。

【００５７】

【発明の効果】本発明の半導体装置は、次のような効果
を有する。すなわち、請求項１の半導体装置では、各Ｆ
ＥＴユニットは、ドレイン電圧の個別の給電により個々
に動作させることができる。このため、動作させるＦＥ
Ｔユニットを選択することにより、半導体装置の最大出
力を幅広い範囲で変えることができる。従って、従来は
仕様に応じて半導体装置を変えなければならなかった場
合でも、本発明の半導体装置を使用することにより一つ
半導体装置で対応することができる。このため、半導体
装置を取り替えたり、最大出力が異なる種々の半導体装
置をあらかじめ保有しておく必要がなくなる。この結
果、半導体装置は、極めて汎用性が高いものとなる。

【００５８】また、特に半導体装置を用いた回路設計の
開発段階では、回路設計を極めて効率良く行うことがで
きるとともに、開発コストを低減することができる。

【００５９】さらに、量産段階においては、半導体装置
の最大出力の調整により、半導体装置を用いた回路の出
力バラツキを低減することができる。従って、半導体装
置を用いた回路の生産歩留まりを、向上させることがで
きる。

【００６０】さらにまた、第一の共通ゲ−ト給電母線と
第二の共通ゲ−ト給電母線の端部間が最短となる。この
ため、この間での位相差が小さくなり半導体装置の利得
を大きく保つことができるとともに、この間の抵抗値が
小さくなるので電力ロスが低減する。

【００６１】その上、熱が逃げにくい半導体装置の内側
には、ゲ−ト幅が短いＦＥＴユニットが配置される。こ
のため、半導体装置の内側に発生する熱が低減される。
従って、ゲ−ト電極間の増幅特性のバラツキが小さくな
る。

【００６２】請求項２の半導体装置では、第一と第二の
共通ゲ−ト給電母線の端部が、共通母線を介して接続さ
れる。このため、電極構造のレイアウトが複雑でスペ−
ス的に余裕がない場合でも、ゲ−ト用パッドの配置位置
の自由度を広げることができる。

【００６３】請求項３の半導体装置では、ゲ−ト用パッ
ドから第一の共通ゲ−ト給電母線の端部あるいは第二の
共通ゲ−ト給電母線までの距離が等しくなるので、この
間での位相差はなくなる。このため、半導体装置の利得
をより大きく保つことができる。

【００６４】請求項４の半導体装置では、第一と第二の
共通ゲ−ト給電母線の端部が、共通母線を介さずに、ゲ
−ト用パッドと直接接続される。このため、ゲ−ト用パ
ッドと、第一の共通ゲ−ト給電母線および第二の共通ゲ
−ト給電母線の端部までの位相差および抵抗値を無視す
ることができるので、半導体装置の利得をより大きく保
つことができるとともに、電力ロスをさらに低減でき
る。

【図面の簡単な説明】

【図１】本願発明に係る半導体装置の電極構造を示す図
である。

【図２】本願発明に係る半導体装置において、構成する
ＦＥＴユニットを選択動作させたときの最大出力の変化
を示す図である。

【図３】本願発明に係る他の半導体装置の電極構造を示
す図である。

【図４】従来に係る半導体装置の電極構造を示す図であ
る。

【図５】従来の半導体装置において、ドレイン電圧を変
えた場合の最大出力の変化を示す図である。

【符号の説明】

１８ 半導体装置 １９ 第一の電界効果トランジスタ・ユニット（第一の
ＦＥＴユニット） ２０ 第二の電界効果トランジスタ・ユニット（第二の
ＦＥＴユニット） ２１ 第三の電界効果トランジスタ・ユニット（第三の
ＦＥＴユニット） ２２ 第四の電界効果トランジスタ・ユニット（第四の
ＦＥＴユニット） ２３ 第一の単位ゲ−ト電極 ２４ 第一の単位ソ−ス電極 ２５ 第一の単位ドレイン電極 ２９ 第一の共通ゲ−ト電極母線 ３０ ソ−ス用母線 ３１ ソ−ス用パッド ３２ ドレイン給電母線 ３３ ドレイン用パッド ４３ 第二の共通ゲ−ト電極母線 ５０ 共通母線 ５１ ゲ−ト用パッド

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ Ｈ０３Ｆ 3/16 (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/338 H01L 21/8234 H01L 27/088 H01L 27/095 H01L 29/80 - 29/812 H01L 29/78 H03F 3/16 H03F 3/60 H03F 3/68

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 単位ゲ−ト電極と、該単位ゲ−ト電極を
   挟むように交互に配置形成された単位ドレイン電極およ
   び単位ソ−ス電極とを備える電界効果トランジスタ・ユ
   ニットが四つ並設された半導体装置において、隣接する
   電界効果トランジスタ・ユニットの単位ゲ−ト電極を両
   側に有する第一の共通ゲ−ト給電母線と、隣接する電界
   効果トランジスタ・ユニットの単位ゲ−ト電極を両側に
   有する第二の共通ゲ−ト給電母線と、該第二の共通ゲ−
   ト給電母線と前記第一の共通ゲ−ト給電母線が接続され
   るゲ−ト用パッドと、前記電界効果トランジスタ・ユニ
   ットのそれぞれにドレイン電圧を給電するための給電手
   段とを設け、前記各電界効果トランジスタ・ユニットの
   総ゲ−ト幅を異なる長さに形成するとともに、前記両共
   通ゲ−ト給電母線の内側には外側と比べてゲ−ト幅が短
   い単位ゲ−ト電極を配置したことを特徴とする半導体装
   置。
2. 【請求項２】 第一の共通ゲ−ト給電母線および第二の
   共通ゲ−ト給電母線の端部を、共通母線を介してゲ−ト
   用パッドに接続したことを特徴とする請求項１に記載の
   半導体装置。
3. 【請求項３】 ゲ−ト用パッドは、共通母線の中央に設
   けられたことを特徴とする請求項２に記載の半導体装
   置。
4. 【請求項４】 第一の共通ゲ−ト給電母線および第二の
   共通ゲ−ト給電母線の端部を、ゲ−ト用パッドに直接接
   続したことを特徴とする請求項１に記載の半導体装置。