JP2007535140A5 - - Google Patents

Download PDF

Info

Publication number
JP2007535140A5
JP2007535140A5 JP2007500749A JP2007500749A JP2007535140A5 JP 2007535140 A5 JP2007535140 A5 JP 2007535140A5 JP 2007500749 A JP2007500749 A JP 2007500749A JP 2007500749 A JP2007500749 A JP 2007500749A JP 2007535140 A5 JP2007535140 A5 JP 2007535140A5
Authority
JP
Japan
Prior art keywords
active portion
unit cell
electrode
thermal spacer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007500749A
Other languages
English (en)
Other versions
JP2007535140A (ja
JP5095387B2 (ja
Filing date
Publication date
Priority claimed from US10/786,962 external-priority patent/US7135747B2/en
Application filed filed Critical
Publication of JP2007535140A publication Critical patent/JP2007535140A/ja
Publication of JP2007535140A5 publication Critical patent/JP2007535140A5/ja
Application granted granted Critical
Publication of JP5095387B2 publication Critical patent/JP5095387B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本発明のいくつかの実施形態においては、複数のユニットセルは、ユニットセルのリニアアレイを含んでいる。複数の熱スペーサは、市松模様(checkerboard pattern)を提供することができる。複数の熱スペーサは、寸法がほぼ均一でもよいし、あるいは不均一でもよい。複数の熱スペーサを、隣り合うユニットセル間で整合させることもできる。
さらに、図1から図4の熱スペーサは、各ゲートフィンガに同数のスペーサを有するものとして示されているが、異なるフィンガ内に異なる数のスペーサを設けることもできる。例えば、隣り合うフィンガが異なる数のスペーサを有する、スペーサの市松模様を設けることもできる。したがって、第1のゲートフィンガが、フィンガのほぼ中央に単一のスペーサを有し、隣のフィンガが、フィンガの長さの約1/3及び2/3のところに中心を置く2つのスペーサを有していてもよい。隣り合うフィンガの活性部分は、2次元で互いに離隔されるので、このような市松模様は、より均一な温度プロファイルを提供するのに有益なことがある。この市松模様により、エアブリッジ間の相互結合を低減することもできる。

Claims (21)

  1. 各々制御電極と第1の被制御電極及び第2の被制御電極とを有するユニットセルを複数備え、これらのユニットセルを並列に接続した高出力高周波半導体デバイスであって、
    前記ユニットセルの少なくとも1つを第1の活性部分及び第2の活性部分に分割し、前記第2の活性部分を前記第1の活性部分から離隔する第1の熱スペーサを備え
    前記少なくとも1つのユニットセルの制御電極と第1の被制御電極及び第2の被制御電極は、前記第1の熱スペーサを横切って延び、
    前記少なくとも1つのユニットセルを分割して第3の活性部分を形成し、該第3の活性部分を前記第1の活性部分及び前記第2の活性部分から離隔する第2の熱スペーサを備え、
    前記少なくとも1つのユニットセルの制御電極と第1の被制御電極及び第2の被制御電極は、前記第2の熱スペーサを横切って延び、
    前記少なくとも1つのユニットセルに隣接するユニットセルを第4の活性部分及び第5の活性部分に分割する第3のスペーサを備え、
    前記隣接するユニットセルの制御電極と第1の被制御電極及び第2の被制御電極は、前記少なくとも1つのユニットセルの制御電極と第1の被制御電極及び第2の被制御電極に平行で、前記第3の熱スペーサを横切って延びており、
    前記第3の熱スペーサは、前記第1の熱スペーサ及び前記第2の熱スペーサから前記隣接するユニットセルの制御電極の方向と平行な方向にずれていることを特徴とする高出力高周波半導体デバイス。
  2. 各々制御電極と第1の被制御電極及び第2の被制御電極とを有するユニットセルを複数備え、これらのユニットセルを並列に接続した高出力高周波半導体デバイスであって、
    前記ユニットセルの少なくとも1つを第1の活性部分及び第2の活性部分に分割し、前記第2の活性部分を前記第1の活性部分から離隔する第1の熱スペーサを備え
    前記少なくとも1つのユニットセルの制御電極と第1の被制御電極及び第2の被制御電極は、前記第1の熱スペーサを横切って延び、
    前記少なくとも1つのユニットセルを分割して第3の活性部分を形成し、該第3の活性部分を前記第1の活性部分及び前記第2の活性部分から離隔する、前記第1の熱スペーサと平行な第2の熱スペーサを備え、
    前記少なくとも1つのユニットセルの制御電極と第1の被制御電極及び第2の被制御電極は、前記第2の熱スペーサを横切って延び、
    前記少なくとも1つのユニットセルに隣接するユニットセルを第4の活性部分及び第5の活性部分に分割する第3のスペーサを備え、
    前記隣接するユニットセルの制御電極と第1の被制御電極及び第2の被制御電極は、前記第3の熱スペーサを横切って延びており、
    前記第4の活性部分が前記第1の活性部分と前記第2の活性部分とに隣接し、前記第5の活性部分が前記第2の活性部分と前記第3の活性部分とに隣接していることを特徴とする高出力高周波半導体デバイス。
  3. 各々制御電極と第1の被制御電極及び第2の被制御電極とを有するユニットセルを複数備え、これらのユニットセルを並列に接続した高出力高周波半導体デバイスであって、
    前記ユニットセルの少なくとも1つを第1の活性部分及び第2の活性部分に分割し、前記第2の活性部分を前記第1の活性部分から離隔する第1の熱スペーサを備え
    前記少なくとも1つのユニットセルの制御電極と第1の被制御電極及び第2の被制御電極は、前記第1の熱スペーサを横切って延び、
    前記少なくとも1つのユニットセルを分割して第3の活性部分を形成し、該第3の活性部分を前記第1の活性部分及び前記第2の活性部分から離隔する、前記第1の熱スペーサと平行な第2の熱スペーサを備え、
    前記少なくとも1つのユニットセルの制御電極と第1の被制御電極及び第2の被制御電極は、前記第2の熱スペーサを横切って延び、
    前記少なくとも1つのユニットセルに隣接するユニットセルを第4の活性部分及び第5の活性部分に分割する第3のスペーサを備え、
    前記隣接するユニットセルの制御電極と第1の被制御電極及び第2の被制御電極は、前記第3の熱スペーサを横切って延びており、
    すべての前記の活性部分が市松模様を形成していることを特徴とする高出力高周波半導体デバイス。
  4. 前記少なくとも1つのユニットセルの前記第1の活性部分及び前記第2の活性部分はメサを含み、前記熱スペーサは前記メサ間の領域を含むことを特徴とする、請求項1乃至3のいずれか1つに記載の高出力高周波半導体デバイス。
  5. 前記少なくとも1つのユニットセルの前記制御電極は前記メサの側壁上の前記第1の活性部分と前記第2の活性部分との間に設けられ、前記第1の活性部分と前記第2の活性部分との間に前記メサ間の前記領域の底面へと延びていることを特徴とする請求項4に記載の高出力高周波半導体デバイス。
  6. 前記メサは基板上のエピタキシャル層を含み、前記メサ間の前記領域は前記基板の露出領域を含むことを特徴とする請求項4に記載の高出力高周波半導体デバイス。
  7. 前記熱スペーサは、前記少なくとも1つのユニットセルの前記第1の活性部分及び前記第2の活性部分の間に電気的に不活性な埋め込み領域及び/又は絶縁体領域を含むことを特徴とする請求項1乃至3のいずれか1つに記載の高出力高周波半導体デバイス。
  8. 前記熱スペーサは、特定の1組の動作条件で、対応する単一ゲートデバイスよりも低いピーク接合部温度を提供するように構成されることを特徴とする請求項1乃至3のいずれか1つに記載の高出力高周波半導体デバイス。
  9. 前記ユニットセルは、リニアアレイに配置された複数のユニットセルを含むことを特徴とする請求項1乃至3のいずれか1つに記載の高出力高周波半導体デバイス。
  10. 前記制御電極はゲートフィンガを含み、前記第1の被制御電極及び前記第2の被制御電極はソース電極及びドレイン電極を含むことを特徴とする請求項1乃至3のいずれか1つに記載の高出力高周波半導体デバイス。
  11. 前記ユニットセルは、炭化ケイ素MESFETのユニットセルを含むことを特徴とする請求項10に記載の高出力高周波半導体デバイス。
  12. 前記ユニットセルは、GaNトランジスタのユニットセルを含むことを特徴とする請求項10に記載の高出力高周波半導体デバイス。
  13. 前記熱スペーサは、動作中に発熱しないように構成された電気的に不活性な領域を含むことを特徴とする請求項1乃至3のいずれか1つに記載の高出力高周波半導体デバイス。
  14. 各々がソース領域及びドレイン領域を有し、電気的に並列接続された複数のユニットセルと、
    前記ユニットセルの、電気的に並列接続された複数のゲート電極と、
    前記ユニットセルの、電気的に並列接続された複数のソース電極と、
    前記ユニットセルの、電気的に並列接続された複数のドレイン電極と、
    前記複数のユニットセルのうちの対応するユニットセルを、少なくとも第1の活性部分及び第2の活性部分に分割する複数の熱スペーサとを備え、
    前記ユニットセルの前記ゲート電極と前記ソース電極と前記ドレイン電極が前記対応する熱スペーサを横切り、
    前記複数の熱スペーサは、市松模様を提供することを特徴とする高出力高周波電界効果トランジスタ。
  15. 前記複数のユニットセルは、ユニットセルのリニアアレイを含むことを特徴とする請求項14に記載の高出力高周波電界効果トランジスタ。
  16. 前記複数の熱スペーサの寸法は、ほぼ均一であることを特徴とする請求項14に記載の高出力高周波電界効果トランジスタ。
  17. 前記複数のユニットセルは、複数の炭化ケイ素ユニットセルを含むことを特徴とする請求項14に記載の高出力高周波電界効果トランジスタ。
  18. 前記複数のユニットセルは、窒化ガリウムをベースとする複数のユニットセルを含むことを特徴とする請求項14に記載の高出力高周波電界効果トランジスタ。
  19. 前記熱スペーサは、前記ユニットセルの前記第1の活性部分及び前記第2の活性部分の間に電気的に不活性な埋め込み領域及び/又は絶縁体領域を含むことを特徴とする請求項14に記載の電界効果トランジスタ。
  20. 前記熱スペーサは、特定の1組の動作条件で、対応する単一ゲートデバイスよりも低いピーク接合部温度を提供するように構成されることを特徴とする請求項14に記載の高出力高周波電界効果トランジスタ。
  21. 前記熱スペーサは、動作中に発熱しないような電気的に不活性な領域を含むことを特徴とする請求項14に記載の高出力高周波電界効果トランジスタ。
JP2007500749A 2004-02-25 2004-11-18 熱スペーサを有する半導体デバイス Active JP5095387B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/786,962 2004-02-25
US10/786,962 US7135747B2 (en) 2004-02-25 2004-02-25 Semiconductor devices having thermal spacers
PCT/US2004/038894 WO2005083788A2 (en) 2004-02-25 2004-11-18 Semiconductor devices having thermal spacers

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011232501A Division JP5797082B2 (ja) 2004-02-25 2011-10-24 熱スペーサを有する半導体デバイス

Publications (3)

Publication Number Publication Date
JP2007535140A JP2007535140A (ja) 2007-11-29
JP2007535140A5 true JP2007535140A5 (ja) 2011-12-08
JP5095387B2 JP5095387B2 (ja) 2012-12-12

Family

ID=34861881

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2007500749A Active JP5095387B2 (ja) 2004-02-25 2004-11-18 熱スペーサを有する半導体デバイス
JP2011232501A Active JP5797082B2 (ja) 2004-02-25 2011-10-24 熱スペーサを有する半導体デバイス

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2011232501A Active JP5797082B2 (ja) 2004-02-25 2011-10-24 熱スペーサを有する半導体デバイス

Country Status (8)

Country Link
US (1) US7135747B2 (ja)
EP (1) EP1719186B1 (ja)
JP (2) JP5095387B2 (ja)
KR (1) KR101132898B1 (ja)
CN (1) CN1922738A (ja)
CA (1) CA2554944A1 (ja)
TW (1) TW200531135A (ja)
WO (1) WO2005083788A2 (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7689946B2 (en) * 2006-10-19 2010-03-30 International Business Machines Corporation High-performance FET device layout
US7791160B2 (en) 2006-10-19 2010-09-07 International Business Machines Corporation High-performance FET device layout
US20080150022A1 (en) * 2006-12-20 2008-06-26 Freescale Semiconductor, Inc. Power transistor featuring a variable topology layout
JP5106041B2 (ja) 2007-10-26 2012-12-26 株式会社東芝 半導体装置
JP2009111217A (ja) 2007-10-31 2009-05-21 Toshiba Corp 半導体装置
FR2954589B1 (fr) * 2009-12-23 2012-12-28 Thales Sa Transistor a haute mobilite electronique.
CN102339336A (zh) * 2010-07-22 2012-02-01 沈阳中科微电子有限公司 改善微波/射频功率放大器芯片热失效的设计方法
US9093420B2 (en) 2012-04-18 2015-07-28 Rf Micro Devices, Inc. Methods for fabricating high voltage field effect transistor finger terminations
US9147632B2 (en) 2012-08-24 2015-09-29 Rf Micro Devices, Inc. Semiconductor device having improved heat dissipation
US9917080B2 (en) 2012-08-24 2018-03-13 Qorvo US. Inc. Semiconductor device with electrical overstress (EOS) protection
KR20140141281A (ko) 2013-05-31 2014-12-10 삼성전자주식회사 반도체 패키지
US9779988B2 (en) * 2013-12-20 2017-10-03 Nxp Usa, Inc. Semiconductor devices with inner via
CN103700696A (zh) * 2013-12-24 2014-04-02 中国电子科技集团公司第五十五研究所 一种均匀散热的串管结构GaN管芯
CN104201253B (zh) * 2014-07-10 2017-08-25 中航(重庆)微电子有限公司 一种氮化镓器件及其制造方法
US9536803B2 (en) 2014-09-05 2017-01-03 Qorvo Us, Inc. Integrated power module with improved isolation and thermal conductivity
CN104617092B (zh) * 2014-11-06 2018-06-22 苏州捷芯威半导体有限公司 一种半导体器件及其制作方法
US10615158B2 (en) 2015-02-04 2020-04-07 Qorvo Us, Inc. Transition frequency multiplier semiconductor device
US10062684B2 (en) 2015-02-04 2018-08-28 Qorvo Us, Inc. Transition frequency multiplier semiconductor device
CN105321993B (zh) * 2015-05-27 2019-03-29 苏州能讯高能半导体有限公司 一种半导体器件及其制备方法
US9947616B2 (en) 2016-03-17 2018-04-17 Cree, Inc. High power MMIC devices having bypassed gate transistors
US9786660B1 (en) 2016-03-17 2017-10-10 Cree, Inc. Transistor with bypassed gate structure field
US10128365B2 (en) 2016-03-17 2018-11-13 Cree, Inc. Bypassed gate transistors having improved stability
US10418304B2 (en) * 2017-08-28 2019-09-17 National Technology & Engineering Solutions Of Sandia, Llc Ion-implanted thermal barrier
DE102018113506B4 (de) 2018-06-06 2021-12-30 Semikron Elektronik Gmbh & Co. Kg Volumentleitfähiges Leistungshalbleiterbauelement mit Homogenisierungsstruktur
US10483352B1 (en) * 2018-07-11 2019-11-19 Cree, Inc. High power transistor with interior-fed gate fingers
US10763334B2 (en) 2018-07-11 2020-09-01 Cree, Inc. Drain and/or gate interconnect and finger structure
US10600746B2 (en) 2018-07-19 2020-03-24 Cree, Inc. Radio frequency transistor amplifiers and other multi-cell transistors having gaps and/or isolation structures between groups of unit cell transistors
US10770415B2 (en) 2018-12-04 2020-09-08 Cree, Inc. Packaged transistor devices with input-output isolation and methods of forming packaged transistor devices with input-output isolation
JP7254907B2 (ja) * 2019-03-29 2023-04-10 株式会社東芝 半導体装置、半導体装置の製造方法
US11417746B2 (en) 2019-04-24 2022-08-16 Wolfspeed, Inc. High power transistor with interior-fed fingers
US20230012738A1 (en) * 2021-07-13 2023-01-19 Analog Power Conversion LLC Power device with partitioned active regions

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US93033A (en) * 1869-07-27 Improvement in broom-head
JPS5835963A (ja) 1981-08-28 1983-03-02 Fujitsu Ltd 集積回路装置
JPS5943548A (ja) 1982-09-06 1984-03-10 Hitachi Ltd 半導体集積回路装置
JPS59210668A (ja) 1983-05-16 1984-11-29 Fujitsu Ltd 半導体装置
US4762806A (en) 1983-12-23 1988-08-09 Sharp Kabushiki Kaisha Process for producing a SiC semiconductor device
JPS60160176A (ja) * 1984-01-30 1985-08-21 Fujitsu Ltd 電界効果半導体装置
JP2615390B2 (ja) 1985-10-07 1997-05-28 工業技術院長 炭化シリコン電界効果トランジスタの製造方法
JPH02177457A (ja) 1988-12-28 1990-07-10 Hitachi Ltd 半導体装置
US5270554A (en) 1991-06-14 1993-12-14 Cree Research, Inc. High power high frequency metal-semiconductor field-effect transistor formed in silicon carbide
JPH06338520A (ja) * 1992-11-12 1994-12-06 Sanyo Electric Co Ltd 電界効果型トランジスタ
US5925895A (en) 1993-10-18 1999-07-20 Northrop Grumman Corporation Silicon carbide power MESFET with surface effect supressive layer
US5552333A (en) 1994-09-16 1996-09-03 Lsi Logic Corporation Method for designing low profile variable width input/output cells
JPH08213409A (ja) 1995-02-06 1996-08-20 Nec Corp 半導体装置
US5760428A (en) 1996-01-25 1998-06-02 Lsi Logic Corporation Variable width low profile gate array input/output architecture
JPH09223703A (ja) * 1996-02-15 1997-08-26 Toshiba Corp 電界効果トランジスタ
JP3129223B2 (ja) 1997-02-28 2001-01-29 日本電気株式会社 半導体装置
US5977574A (en) 1997-03-28 1999-11-02 Lsi Logic Corporation High density gate array cell architecture with sharing of well taps between cells
US6071779A (en) * 1998-01-13 2000-06-06 Texas Instruments Incorporated Source line fabrication process for flash memory
US6140184A (en) * 1998-06-01 2000-10-31 Motorola, Inc. Method of changing the power dissipation across an array of transistors
JP3241022B2 (ja) * 1999-05-25 2001-12-25 日本電気株式会社 電界効果トランジスタ
JP2001015526A (ja) * 1999-06-28 2001-01-19 Nec Kansai Ltd 電界効果トランジスタ
JP2001028425A (ja) * 1999-07-15 2001-01-30 Mitsubishi Electric Corp 半導体装置及びその製造方法
US6376898B1 (en) 1999-08-02 2002-04-23 Matsushita Electric Industrial Co., Ltd. Bipolar transistor layout with minimized area and improved heat dissipation
JP2001257360A (ja) * 2000-01-05 2001-09-21 Mitsubishi Electric Corp 半導体装置
JP3409057B2 (ja) * 2000-01-20 2003-05-19 Necエレクトロニクス株式会社 電界効果トランジスタ
US6710405B2 (en) 2001-01-17 2004-03-23 Ixys Corporation Non-uniform power semiconductor device
JP2002319593A (ja) * 2001-04-19 2002-10-31 Furukawa Electric Co Ltd:The 半導体デバイスおよび電極形成方法
US6534857B1 (en) 2001-11-02 2003-03-18 Northrop Grumman Corporation Thermally balanced power transistor
US6608349B1 (en) 2001-11-13 2003-08-19 National Semiconductor Corporation Narrow/short high performance MOSFET device design
US6521923B1 (en) * 2002-05-25 2003-02-18 Sirenza Microdevices, Inc. Microwave field effect transistor structure on silicon carbide substrate

Similar Documents

Publication Publication Date Title
JP2007535140A5 (ja)
US10361271B2 (en) Semiconductor device and method of manufacturing the same
JP5797082B2 (ja) 熱スペーサを有する半導体デバイス
JP5457046B2 (ja) 半導体装置
US10032728B2 (en) Trench MOSFET device and the preparation method thereof
EP2053660B1 (en) Semiconductor device with a plurality of active regions and interdigitated source, drain and gate electrodes
EP3082160A1 (en) Semiconductor device and manufacturing method thereof
JP2012069966A5 (ja)
JP2009532902A5 (ja)
JP7368535B2 (ja) 窒化ガリウムデバイス、スイッチングパワートランジスタ、駆動回路、及び窒化ガリウムデバイス製造方法
CN106133913B (zh) 绝缘栅型半导体器件
WO2017175460A1 (ja) 半導体装置および電力変換装置
JP6532596B2 (ja) 2次元配列fetセルを有するfet
WO2011127568A4 (en) High density gallium nitride devices using island topology
KR102163725B1 (ko) 반도체 소자 및 그 제조방법
TW469647B (en) Power transistors for radio frequencies
KR100797169B1 (ko) 반도체 디바이스 및 그 형성 방법
JP2008244295A (ja) 半導体装置
WO2018031076A1 (en) High power transistors
KR20220138756A (ko) 파워 소자 및 그 제조방법
KR101377165B1 (ko) 직렬 접속식 고전자 이동도 트랜지스터 디바이스 및 그 제조 방법
CN104517962B (zh) 半导体装置
JP2010245351A (ja) 半導体装置
JP5114839B2 (ja) 電界効果トランジスタ
JP2010245350A (ja) 半導体装置