CN105321993B - 一种半导体器件及其制备方法 - Google Patents

一种半导体器件及其制备方法 Download PDF

Info

Publication number
CN105321993B
CN105321993B CN201510278650.7A CN201510278650A CN105321993B CN 105321993 B CN105321993 B CN 105321993B CN 201510278650 A CN201510278650 A CN 201510278650A CN 105321993 B CN105321993 B CN 105321993B
Authority
CN
China
Prior art keywords
grid
drain electrode
source electrode
single hop
semiconductor devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510278650.7A
Other languages
English (en)
Other versions
CN105321993A (zh
Inventor
裴风丽
裴轶
张乃千
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kunshan Industrial Research Institute Third Generation Semiconductor Research Institute Co., Ltd
Original Assignee
Dynax Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dynax Semiconductor Inc filed Critical Dynax Semiconductor Inc
Priority to CN201510278650.7A priority Critical patent/CN105321993B/zh
Publication of CN105321993A publication Critical patent/CN105321993A/zh
Application granted granted Critical
Publication of CN105321993B publication Critical patent/CN105321993B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2229/00—Indexing scheme for semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, for details of semiconductor bodies or of electrodes thereof, or for multistep manufacturing processes therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种半导体器件及其制备方法，所述器件包括衬底；位于所述衬底上的半导体层，所述半导体层中包括有源区和与所述有源区相邻的无源区；位于所述半导体层上的源极、漏极、以及位于所述源极和所述漏极之间的栅极；所述栅极、源极和漏极中至少有一种电极分成至少两段，其中一段位于所述有源区上，其中一段位于所述无源区上。本发明在半导体层中形成无源区，破坏了部分栅极、源极或/和漏极下面区域的导电沟道，使沟道产生的热量减少，即减少了半导体器件的自热，而栅极、源极和漏极的面积不变，相对而言，增大了器件的散热面积，使热量能够有效地散发出去。

Description

一种半导体器件及其制备方法
技术领域
本发明涉及半导体技术领域，具体涉及一种半导体器件及其制备方法。
背景技术
宽禁带化合物半导体材料氮化镓和碳化硅由于具有禁带宽度大、电子饱和漂移速度高、击穿场强高、导热性能好等特点，在高频、高温、大功率等领域显示出极大的潜力，尤其是氮化镓高电子迁移率器件更以其优越的性能和巨大的发展潜力而备受全世界众多研究者的关注。
但是由于宽禁带化合物半导体器件的功率密度非常高，因此其热密度也很高，导致器件在工作过程产生的热量非常大，如果这些热量不能及时散发出去，就会造成器件内部温度升高，影响器件的稳定性和可靠性，同时限制了器件输出功率的进一步提升。
为了提高器件的输出功率，一种方法是将器件尺寸增大，即通过拉大整个半导体器件的宽度来增加散热面积，改善散热，但是这样会使整个半导体器件很宽，使得半导体器件宽长比会很大，从而造成后续工艺难度增大(如切割和封装等)、成品率下降、性能降低(栅电阻增大或射频信号相位不同步)等，并且这种半导体器件中心区域的热量还是不能及时散发出来，中心温度仍然较高，边缘温度较低，温度分布仍然不均匀。
另一种方法是使用导热率更高的衬底材料，比如将碳化硅衬底磨掉，采用CVD(Chemical Vapor Deposition，化学气相沉积)、溅射或键合等方法在外延层背面形成金刚石膜或类钻碳，但是增加了工艺复杂度和成本。
还有一种方法是改善封装散热，如优化封装工艺，使用散热效果更好的管壳结构等，但是没有解决根本问题，不能将器件内部的温度有效均匀及时地通过管壳散发出去，器件内部还是温度分布不均匀，中心最高。
发明内容
有鉴于此，本发明提出了一种半导体器件及其制造方法，以减少半导体器件的自热、均匀器件内部的温度分布及有效散发器件产生的热量。
为实现上述目的，本发明采用如下技术方案：
一方面，本发明实施例提供了一种半导体器件，包括：
衬底；
位于所述衬底上的半导体层，所述半导体层中包括有源区和与所述有源区相邻的无源区；
位于所述半导体层上的源极、漏极、以及位于所述源极和所述漏极之间的栅极；
所述栅极、源极和漏极中至少有一种电极分成至少两段，其中一段位于所述有源区上，其中一段位于所述无源区上。
进一步地，所述栅极包括有源区上的第一栅极和无源区上的第二栅极，所述源极包括所述有源区上的第一源极，所述漏极包括所述有源区上的第一漏极。
进一步地，所述源极还包括所述无源区上的第二源极；或者/和，
所述漏极还包括所述无源区上的第二漏极。
进一步地，所述有源区包括至少一个封闭区域，每个封闭区域上包括至少一个器件基本单元，所述器件基本单元包括一段第一栅极、一段第一源极和一段第一漏极。
进一步地，一个封闭区域的面积大于或等于一个器件基本单元的面积。
进一步地，单段第一栅极的厚度小于单段第二栅极的厚度。
进一步地，单段第一栅极的长度小于或等于单段第二栅极的长度。
进一步地，两端的单段第一栅极的宽度大于中间的单段第一栅极的宽度。
进一步地，单段第二栅极的宽度大于或等于其下方的所述无源区的宽度。
进一步地，单段第一源极的长度小于单段第二源极的长度。
进一步地，单段第一漏极的长度小于单段第二漏极的长度。
进一步地，所述栅极的宽度小于或等于通过所述半导体器件的信号的波长的1/3。
进一步地，所述栅极的俯视图形状为条形、弧形、圆形或三者任意组合。
进一步地，所述第一栅极的垂直截面形状为T型、Γ型、方形、梯形、弧形或其组合。
进一步地，所述半导体层包括位于所述衬底上的缓冲层和位于所述缓冲层上的沟道层。
进一步地，所述沟道层的材料包括碳化硅。
进一步地，所述沟道层上还包括势垒层，所述沟道层和所述势垒层形成异质结结构，异质结界面处形成有二维电子气沟道，所述源极和所述漏极分别与所述二维电子气沟道电接触。
另一方面，本发明实施例提供了一种半导体器件的制备方法，包括：
在衬底上形成半导体层；
在所述半导体层上形成无源区；
在所述半导体层上形成源极、漏极以及位于源极和漏极之间的栅极，且所述栅极、源极和漏极中至少有一种电极分成至少两段，其中一段位于所述有源区上，其中一段位于所述无源区上。
进一步地，所述无源区通过离子注入、刻蚀或二者组合形成。
本发明实施例提供的一种半导体器件及其制备方法，在半导体层中形成无源区，破坏了部分栅极、源极或/和漏极下面区域的导电沟道，使沟道产生的热量减少，即减少了半导体器件的自热，而栅极、源极和漏极的面积不变，相对而言，增大了器件的散热面积，使热量能够有效地散发出去。
附图说明
下面将通过参照附图详细描述本发明的示例性实施例，使本领域的普通技术人员更清楚本发明的上述及其他特征和优点，附图中：
图1是现有技术中半导体器件俯视图的示意图；
图2是本发明实施例一提供的半导体器件俯视图的示意图；
图3是本发明实施例一提供的图2中A1-A2位置的截面示意图；
图4是本发明实施例一提供的图2中B1-B2位置的截面示意图；
图5是本发明实施例一提供的半导体器件俯视图的示意图；
图6是本发明实施例一提供的图2中C1-C2位置的截面示意图；
图7是本发明实施例一提供的图2中B1-B2位置的截面示意图；
图8是本发明实施例一提供的图2中B1-B2位置的截面示意图
图9a-图9c是本发明实施例一提供的半导体器件的制备方法各步骤对应结构的A1-A2方向的截面图；
图10是本发明实施例二提供的有源区上单段电极长度小于无源区上单段电极长度的半导体器件俯视图的示意图；
图11为本发明实施例二提供的有源区上电极间距小于无源区上电极间距的半导体器件俯视图的示意图；
图12为本发明实施例二提供的无源区上电极的俯视图为弧形和条形的组合的半导体器件俯视图的示意图；
图13为本发明实施例二提供的半导体器件俯视图的示意图；
图14为本发明实施例二提供的半导体器件俯视图的示意图；
具体实施方式
下面结合附图并通过具体实施方式来进一步说明本发明的技术方案。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
实施例一
图2是本发明实施例一提供的半导体器件示意图，图3是本发明实施例一提供的图2中A1-A2方向的半导体器件的截面示意图，图4是本发明实施例一提供的图2中B1-B2方向的半导体器件的截面示意图。结合图2、图3和图4，该半导体器件包括衬底10；位于衬底10上的半导体层11，半导体层11中包括有源区12和与有源区12相邻的无源区13；位于半导体层11上的源极14、漏极15、以及位于源极14和漏极15之间的栅极16；栅极16、源极14和漏极15中至少有一种电极分成至少两段，其中一段位于有源区12上，其中一段位于无源区13上。
本实施例中，可以将栅极16、源极14和漏极15中至少一种电极分成至少两段，示例性的，参见图2，将栅极16分成五段，该栅极16包括三段有源区12上的第一栅极161和两段无源区13上的第二栅极162，源极14包括有源区12上的第一源极141，漏极15包括有源区12上的第一漏极151。其中，单段第一栅极161的长度可以小于或等于单段第二栅极162的长度，本实施例中单段第一栅极161的长度Lg1等于单段第二栅极162的长度Lg2。参见图3，单段第一栅极161的厚度tg1可以小于、等于或大于单段第二栅极162的厚度tg2，优选的，单段第一栅极161的厚度tg1小于单段第二栅极162的厚度tg2，以减少第二栅极162引入的串联电阻；另外，两端的单段第一栅极161的宽度Wg1大于中间的单段第一栅极161的宽度Wg1′，以将热量从中心向边缘转移，从而适当降低中心区域的温度，使半导体器件内部的温度分布均匀；进一步的，单段第二栅极162的宽度Wg2可以大于或等于其下方的无源区13的宽度Wgg，优选的，单段第二栅极162的宽度Wg2大于其下方的无源区13的宽度Wgg，以减小栅极的串联电阻。进一步的，第一栅极161的该垂直截面形状为T型、Γ型、方形、梯形、弧形或其组合。
参见图1，现有技术中的半导体器件，其条形的源级101、漏极102、栅极103都位于有源区上，与现有技术相比，本发明通过将电极分段，增大器件面积，以减少相同面积上器件的沟道温度，减少了器件中的自热。在GaN和SiC此类大功率器件中，器件的性能被热量问题严重制约了，将电极分段的方法，虽然增大了器件的面积，增大了器件等效电路的电容，增加了电阻，但是这些性能能被沟道温度降低带来的优势所抵消，从而大大提高器件的增益、输出功率、噪声等性能。
在不改变有源区上栅极宽度即所有第一栅极161宽度之和的情况下，在第一栅极161之间无源区13上形成第二栅极162，增加了整个栅极16的物理宽度，增加了每个栅条的相位长度，这可能会影响到器件的频率特性，尤其是高频特性，为了减少对频率特性的影响，栅极16的宽度要适当选择，最好使栅极16的宽度远小于通过半导体器件的信号的波长，优选的，栅极16的宽度可以小于或等于通过半导体器件的信号的波长的1/3。
其中，有源区12包括至少一个封闭区域，每个封闭区域上包括至少一个器件基本单元，该器件基本单元包括一段第一栅极161、一段第一源极141和一段第一漏极151。根据不同器件的需求，一个封闭区域的面积可以大于或等于一个器件基本单元的面积。参见图5，每个虚线框表示有源区12的一个封闭区域，该封闭区域的面积大于一个器件基本单元的面积。
进一步的，本实施例中的源极14或者/和漏极15可以分成五段，对应的，源极14还包括无源区13上的第二源极142；或者/和，漏极15还包括无源区13上的第二漏极152。参见图6，将漏极15分成五段，该漏极15包括三段有源区12上的第一漏极151和两段无源区13上的第二漏极152。其中，单段第一漏极151的厚度td1可以小于、等于或大于单段第二漏极152的厚度td2，优选的，单段第一漏极151的厚度td1小于单段第二漏极152的厚度td2，以减少第二漏极152引入的串联电阻；另外，两端的单段第一漏极151的宽度Wd1大于中间的单段第一漏极151的宽度Wd1′，以将热量从中心向边缘转移，从而适当降低中心区域的温度，使半导体器件内部的温度分布均匀；进一步的，单段第二漏极152的宽度Wd2可以大于或等于其下方的无源区13的宽度Wdd，优选的，单段第二漏极152的宽度Wd2大于其下方的无源区13的宽度Wdd，以减小漏极的串联电阻。
源级的分布与漏极的分布相应，源级的相应尺寸可以与漏极的尺寸相同或者不同，在此不再赘述。
参见图7，本实施例中的衬底10可以是硅、蓝宝石、碳化硅、绝缘衬底硅、氮化镓、氮化铝、氧化锌或任何其他能够生长III族氮化物的材料。
半导体层11的材料可以是III-V族化合物的半导体材料，具体地，半导体层11可包括：位于衬底10上的缓冲层111和位于缓冲层111上的沟道层112。
其中，缓冲层111能够保护衬底10不被一些金属离子侵入，又能够粘合需要生长于其上的其他半导体材料层的作用，缓冲层的材料可以是AlGaN、GaN或AlGaInN等III族氮化物材料。
沟道层112的材料包括碳化硅；P型缓冲层111和N型沟道层112构成了SiC金属半导体场效应晶体管。
另外，参见图8，半导体层11还可以包括：位于衬底10上的缓冲层111和位于缓冲层111上的沟道层112，沟道层112上还包括势垒层113，沟道层112和势垒层113形成异质结结构，异质结界面处形成有二维电子气沟道(图8虚线所示)，源极14和漏极15分别与二维电子气沟道电接触。缓冲层111的材料可以是铝镓氮、氮化镓或铝铟镓氮等III族氮化物；沟道层112的材料可以氮化镓等III族氮化物；势垒层113的材料可以是铝镓氮等III族氮化物；缓冲层111能够起到匹配异质结结构中的半导体层的作用，还能起到粘合在其上形成的半导体层的作用，并提高半导体层的质量。
本发明实施例在半导体层11中形成无源区13，破坏了位于无源区13上栅极16、源极14或/和漏极15下面区域的导电沟道，使沟道产生的热量减少。
下面，对本发明实现上述半导体器件的制备方法做详细说明。
图9a-图9c是本发明实施例一提供的半导体器件的制备方法各步骤对应结构的A1-A2方向的截面图，该制备方法包括：
步骤S11、在衬底10上形成半导体层11。
参见图9a，在衬底10上形成半导体层11。
步骤S12、在半导体层11上形成无源区13。
参见图9b，无源区13可以通过离子注入、刻蚀或二者组合形成，在此不作限制。
步骤S13、在半导体层11上形成源极14、漏极15以及位于源极14和漏极15之间的栅极16，且栅极16、源极14和漏极15中至少有一种电极分成至少两段，其中一段位于有源区12上，其中一段位于无源区13上。
参见图9c，本实施例中，可以将栅极16分成五段，该栅极16包括有源区12上的第一栅极161和无源区13上的第二栅极162。源极14和漏极15的分段方法和栅极16类似，在此不再赘述。源极14和漏极15的形成工艺可包括高温退火法或重掺杂法或离子注入法等。
本发明实施例一提供的半导体器件及其制备方法，在半导体层中形成无源区，将栅极、源极和漏极中的至少一种电极分成至少两段，破坏了位于无源区上的栅极、源极或/和漏极下面区域的导电沟道，使沟道产生的热量减少，即减少了半导体器件的自热，而栅极、源极和漏极的面积不变，相对而言，增大了器件的散热面积，使热量能够有效地散发出去。
实施例二
图10是本发明实施例二提供的有源区上单段电极长度小于无源区上单段电极长度的半导体器件俯视图的示意图，本实施例以上述实施例为基础进行优化，如图8所示，与本发明实施例一提供的半导体器件不同的是，单段第一栅极161的长度小于单段第二栅极162的长度，单段第一源极141的长度小于单段第二源极142的长度，单段第一漏极151的长度小于单段第二漏极152的长度，且第一栅极161与第一源极141的间距d11大于第二栅极162与第二源极142的间距d12，第一栅极161与第一漏极151的间距d21大于第二栅极162与第二漏极152的间距d22。该半导体器件有源区上单段电极的长度小于无源区上单段电极的长度，可以减小无源区上电极引入的串联电阻。
进一步的，参见图11，单段第一栅极161的长度小于单段第二栅极162的长度，单段第一源极141的长度大于单段第二源极142的长度，单段第一漏极151的长度大于单段第二漏极152的长度，使得第一栅极161与第一源极141的间距d11等于第二栅极162与第二源极142的间距d12，第一栅极161与第一漏极151的间距d21等于第二栅极162与第二漏极152的间距d22。该半导体器件减小了无源区对漏源电容和栅源电容的贡献。
另外，参见图12，无源区上电极俯视图的形状可以为弧形和条形的组合。
需要说明的是，本发明中栅极16、源极14和漏极15三种电极在有源区和无源区上的分布多种多样，每个电极俯视图的形状也不尽相同，只要至少有一种电极分成至少两段，其中一段位于有源区上，其中一段位于无源区上即可。
本实施例中，栅极16的俯视图形状可以为条形、弧形、圆形或三者任意组合。
参见图13，该半导体器件的漏极15全部位于有源区上，第一栅极161、第二栅极162、第一源极141和第二源极142的俯视图形状为条形和弧形的组合。
参见图14，该半导体器件的源极14和漏极15全部位于有源区上，源级14的俯视图为圆弧形，漏极15的俯视图为圆形，第一栅极161为弧形，第二栅极162为弧形、条形和圆形的组合。
在本实施例中，与实施例一相同的部分不再重述。
本发明实施例二提供的半导体器件，有源区上电极的长度小于无源区上电极的长度，减小了无源区上电极引入的串联电阻；有源区电极之间的间距等于无源区电极之间的间距，减小了无源区对漏源电容和栅源电容的贡献。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (15)

1.一种半导体器件，其特征在于，包括：
衬底；
位于所述衬底上的半导体层，所述半导体层中包括有源区和与所述有源区相邻的无源区；
位于所述半导体层上的源极、漏极、以及位于所述源极和所述漏极之间的栅极；
所述栅极、源极和漏极中至少有一种电极分成至少两段，其中一段位于所述有源区上，其中一段位于所述无源区上；
所述有源区和所述无源区沿所述源极、所述栅极和所述漏极的排布方向延伸，沿所述栅极的宽度方向间隔分布；
所述栅极包括所述有源区上的第一栅极和所述无源区上的第二栅极，所述源极包括所述有源区上的第一源极和所述无源区上的第二源极，所述漏极包括所述有源区上的第一漏极和所述无源区上的第二漏极；
单段第二栅极的宽度大于其下方的所述无源区的宽度；单段第一栅极的厚度小于单段第二栅极的厚度，且单段第二栅极高出单段第一栅极的部分覆盖单段第一栅极的一部分。
2.根据权利要求1所述的半导体器件，其特征在于，所述有源区包括至少一个封闭区域，每个封闭区域上包括至少一个器件基本单元，所述器件基本单元包括一段第一栅极、一段第一源极和一段第一漏极。
3.根据权利要求2所述的半导体器件，其特征在于，一个封闭区域的面积大于或等于一个器件基本单元的面积。
4.根据权利要求1所述的半导体器件，其特征在于，单段第一栅极的长度小于或等于单段第二栅极的长度。
5.根据权利要求1所述的半导体器件，其特征在于，两端的单段第一栅极的宽度大于中间的单段第一栅极的宽度。
6.根据权利要求1所述的半导体器件，其特征在于，单段第一源极的长度小于单段第二源极的长度。
7.根据权利要求1所述的半导体器件，其特征在于，单段第一漏极的长度小于单段第二漏极的长度。
8.根据权利要求1所述的半导体器件，其特征在于，所述栅极的宽度小于或等于通过所述半导体器件的信号的波长的1/3。
9.根据权利要求1所述的半导体器件，其特征在于，所述栅极的俯视图形状为条形、弧形、圆形或三者任意组合。
10.根据权利要求1所述的半导体器件，其特征在于，所述第一栅极的垂直截面形状为T型、Γ型、方形、梯形、弧形或其组合。
11.根据权利要求1所述的半导体器件，其特征在于，所述半导体层包括位于所述衬底上的缓冲层和位于所述缓冲层上的沟道层。
12.根据权利要求11所述的半导体器件，其特征在于，所述沟道层的材料包括碳化硅。
13.根据权利要求11所述的半导体器件，其特征在于，所述沟道层上还包括势垒层，所述沟道层和所述势垒层形成异质结结构，异质结界面处形成有二维电子气沟道，所述源极和所述漏极分别与所述二维电子气沟道电接触。
14.一种半导体器件的制备方法，其特征在于，包括：
在衬底上形成半导体层；
在所述半导体层上形成无源区，以使相邻的有源区被所述无源区分开；
在所述半导体层上形成源极、漏极以及位于源极和漏极之间的栅极，且所述栅极、源极和漏极中至少有一种电极被所述无源区分为至少两段；所述有源区和所述无源区沿所述源极、所述栅极和所述漏极的排布方向延伸，沿所述栅极的宽度方向间隔分布；所述栅极包括所述有源区上的第一栅极和所述无源区上的第二栅极，所述源极包括所述有源区上的第一源极和所述无源区上的第二源极，所述漏极包括所述有源区上的第一漏极和所述无源区上的第二漏极；单段第二栅极的宽度大于其下方的所述无源区的宽度；单段第一栅极的厚度小于单段第二栅极的厚度，且单段第二栅极高出单段第一栅极的部分覆盖单段第一栅极的一部分。
15.根据权利要求14所述的制备方法，其特征在于，所述无源区通过离子注入、刻蚀或二者组合形成。
CN201510278650.7A 2015-05-27 2015-05-27 一种半导体器件及其制备方法 Active CN105321993B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510278650.7A CN105321993B (zh) 2015-05-27 2015-05-27 一种半导体器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510278650.7A CN105321993B (zh) 2015-05-27 2015-05-27 一种半导体器件及其制备方法

Publications (2)

Publication Number Publication Date
CN105321993A CN105321993A (zh) 2016-02-10
CN105321993B true CN105321993B (zh) 2019-03-29

Family

ID=55249020

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510278650.7A Active CN105321993B (zh) 2015-05-27 2015-05-27 一种半导体器件及其制备方法

Country Status (1)

Country Link
CN (1) CN105321993B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113451396B (zh) * 2020-03-25 2022-08-23 苏州能讯高能半导体有限公司 一种半导体器件及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1922738A (zh) * 2004-02-25 2007-02-28 克里公司 具有热隔离物的半导体器件

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8912577B2 (en) * 2012-09-19 2014-12-16 The United States Of America As Represented By The Secretary Of The Army Distributed heating transistor devices providing reduced self-heating
CN103633046B (zh) * 2013-12-13 2017-03-15 苏州能讯高能半导体有限公司 半导体器件及其制造方法
CN104409431B (zh) * 2014-10-24 2017-07-04 苏州能讯高能半导体有限公司 一种半导体器件

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1922738A (zh) * 2004-02-25 2007-02-28 克里公司 具有热隔离物的半导体器件

Also Published As

Publication number Publication date
CN105321993A (zh) 2016-02-10

Similar Documents

Publication Publication Date Title
US10985270B2 (en) Nitride power transistor and manufacturing method thereof
US8729644B2 (en) Programmable III-nitride semiconductor device
CN108028273B (zh) 半导体装置和制造半导体装置的方法
JP6132909B2 (ja) 低オーミックコンタクト抵抗を有する窒化ガリウムデバイス
JP6156015B2 (ja) 半導体装置及びその製造方法
JP2008511172A (ja) 凹部形成された半導体デバイス
JP6448637B2 (ja) 垂直構造を有する窒化ガリウムパワー半導体素子
WO2012063329A1 (ja) 半導体装置、および半導体装置の製造方法
CN103858236A (zh) 利用再生长栅极的GaN垂直JFET的方法和系统
KR101285598B1 (ko) 질화물계 이종접합 반도체 소자 및 그 제조 방법
JP2013008969A (ja) Ｉｉｉ−窒化物デバイスの製造方法およびｉｉｉ−窒化物デバイス
ES2927683T3 (es) Transistor con efecto de campo y una heterounión
JP6834546B2 (ja) 半導体装置及びその製造方法
CN106098757B (zh) 场效应晶体管
JP2016510514A (ja) 窒化物パワーデバイスおよびその製造方法
CN105140281A (zh) 一种半导体器件及其制造方法
JP6126354B2 (ja) 半導体装置及びその製造方法
TWI624872B (zh) 氮化物半導體元件
JP2019527941A (ja) ハイパワートランジスタ
JP2010182924A (ja) トランジスタおよびその製造方法
CN105321993B (zh) 一种半导体器件及其制备方法
KR20130082307A (ko) 기판 구조체, 이로부터 제조된 반도체소자 및 그 제조방법
CN105609551A (zh) 立体多槽栅增强型hemt器件及其制备方法
CN112216741A (zh) 高电子迁移率晶体管的绝缘结构以及其制作方法
JP5629977B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200805

Address after: Room 802, 8 / F, North building, complex building, No. 1699, South Zuchongzhi Road, Yushan Town, Kunshan City, Suzhou City, Jiangsu Province

Patentee after: Kunshan Industrial Research Institute Third Generation Semiconductor Research Institute Co., Ltd

Address before: 215300, 18, Feng Feng Road, hi tech Zone, Kunshan, Jiangsu, Suzhou

Patentee before: Suzhou Nexun High Energy Semiconductor Co.,Ltd.