CN103633046B - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN103633046B
CN103633046B CN201310682785.0A CN201310682785A CN103633046B CN 103633046 B CN103633046 B CN 103633046B CN 201310682785 A CN201310682785 A CN 201310682785A CN 103633046 B CN103633046 B CN 103633046B
Authority
CN
China
Prior art keywords
electrode
active area
source
semiconductor layer
source electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310682785.0A
Other languages
English (en)
Other versions
CN103633046A (zh
Inventor
张乃千
裴风丽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dynax Semiconductor Inc
Original Assignee
Dynax Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dynax Semiconductor Inc filed Critical Dynax Semiconductor Inc
Priority to CN201310682785.0A priority Critical patent/CN103633046B/zh
Publication of CN103633046A publication Critical patent/CN103633046A/zh
Priority to JP2016546134A priority patent/JP6338679B2/ja
Priority to EP14868920.1A priority patent/EP3082160A4/en
Priority to PCT/CN2014/090443 priority patent/WO2015085841A1/zh
Priority to US14/741,767 priority patent/US9941400B2/en
Application granted granted Critical
Publication of CN103633046B publication Critical patent/CN103633046B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种半导体器件及其制造方法，半导体器件包括：衬底，衬底背面设有接地电极；位于衬底上的半导体层，半导体层包括有源区和无源区，有源区为封闭形式，有源区之外的区域为无源区；位于半导体层上的源极和漏极；位于半导体层上的栅极，栅极在源极和漏极间呈叉指状分布；与有源区内的每个源极直接连接且相互对应的源极焊盘，源极焊盘位于半导体层上的无源区内，源极焊盘对称分布在栅极之间或两侧；位于接地电极和源极焊盘间的通孔，通孔贯穿衬底和半导体层，直至源极焊盘。本发明解决了目前半导体器件的通孔位置分布带来的问题，同时又利用了其优点，最大程度地减小了器件源极的接地电感，提高了器件的增益和功率等性能。

Description

半导体器件及其制造方法
技术领域
本发明涉及半导体技术领域，特别是涉及一种具有通孔结构的半导体器件及其制造方法。
背景技术
氮化镓半导体材料具有禁带宽度大、电子饱和漂移速率高、击穿场强高、耐高温等显著优点，与第一代半导体硅和第二代半导体砷化镓相比，更适合于制作高温、高压、高频和大功率的电子器件，具有广阔的应用前景，因此成为目前半导体行业研究的热点。
氮化镓高电子迁移率晶体管（HEMT）是利用AlGaN/GaN异质结处的二维电子气形成的一种氮化镓器件，可以应用于高频、高压和大功率的领域。由于二维电子气具有较高的迁移率和饱和漂移速率，通常利用二维电子气沟道常开的特性来制作耗尽型的氮化镓HEMT器件，适用于无线通信等高频应用领域。在进行氮化镓器件的封装工艺时，为了提高器件增益，减小接地电感，通常采用通孔结构。这种结构一般是通过刻蚀的方式从衬底背面引入通孔（衬底背面接地），该通孔贯穿衬底和氮化物半导体外延层，直至源极，然后用金属填充通孔，从而将源极和接地的衬底背面相连，以减少源极到地的电感。
目前氮化镓器件的通孔的位置分布主要有两种形式，示意图参见图1(a)和图1(b)，例如：美国CREE公司采用了图1(a)的形式，美国TriQuint公司采用了图1(b)的形式。
在示意图1(a)中，有源区5内的源极1和漏极21为欧姆接触电极，有源区5外的漏极22为欧姆接触漏极21的互联金属，栅极3在源极1和漏极21间呈叉指状分布，通孔4在有源区5内的每个源极1中，每个源极1的面积大于与之相对 的漏极21的面积。该通孔的位置分布优点是每个有源区内的源极可以通过通孔直接接地，减小了有源区内的源极到地的距离，从而减小了接地电感，并且每个源极的接地电感是相同的；该通孔的位置分布不足之处有如下几点：首先，将通孔放在有源区的源极上，通孔的大小受限。小的通孔一方面增加了接地电感，另一方面增加了制作工艺难度。其次，器件的散热较差。一方面，有源区面积一定时，为了增大通孔的直径，需要增大每个源极1的面积，这会导致源极1的面积大，漏极21的面积小，欧姆接触电极的分布不均匀，从而影响了器件的散热；另一方面，有源区5内的源极1中形成通孔后，由于通孔是中空的，影响了器件的散热。第三，源极1为欧姆接触，欧姆接触的金属不适合做刻蚀阻挡层。用欧姆接触的源极1来作为刻蚀阻挡层，会损害欧姆电极的接触性能，也会影响刻蚀的阻挡效果。
在示意图1(b)中，有源区5内的源极11和漏极21为欧姆接触电极，有源区5外的漏极22为欧姆接触漏极21的互联金属，栅极3在源极11和漏极21间呈叉指状分布，有源区5外的源极互联12和源极焊盘13为源极11的互联金属，几个源极11通过相应的源极互联12连接至同一个源极焊盘13，源极焊盘13对称分布在栅极3两侧，通孔4分布在每个源极焊盘13中。该通孔的位置分布避免了图1(a)中的把通孔放在有源区的源极上的缺点，把通孔放在了有源区外，通孔的大小不受限制，器件的散热不受影响，刻蚀阻挡层的选择比较灵活，但是也存在缺点，有如下几点：首先，增大了有源区内的源极到地的距离，及增大了源极的接地电感；其次，源极互联12必须跨过栅极，而跨过栅极时需要使用空气桥，一方面空气桥的存在会使器件结构更加复杂，增大工艺的难度，另一方面在器件封装工艺过程中，空气桥非常容易被压塌，降低了器件的可靠性，还有就是空气桥会在源极和栅极之间引入电容，降低了器件的高频性能；第三，源极互联12的长度不同，导致每个源极11的接地电感不同，从而影响了器件的增益等性能。
因此，针对上述技术问题，有必要提供一种具有新型通孔结构的半导体器件及其制造方法。
发明内容
本发明设计了一种具有新型通孔结构的半导体器件，解决了目前器件的通孔的位置分布（如图1(a)和图1(b)所示）带来的问题，同时又利用了其优点，最大程度地减小了器件源极的接地电感，提高了器件的增益和功率等性能。
本发明的一种半导体器件如图2所示，有源区5内的源极11和漏极21为欧姆接触电极，无源区内的漏极22为有源区内的漏极21的互连金属，栅极3在源极和漏极间呈叉指状分布，无源区内的源极焊盘13为源极11的互联金属，源极11和源极焊盘13一一对应，每个源极11直接连接至各自的源极焊盘13，源极焊盘13对称分布在有源区5外的栅极3之间，通孔4分布在每个源极焊盘13中。
本发明半导体器件的设计，与现有技术中半导体器件的通孔位置分布图1(a)相比，本发明将通孔4放在了最接近源极的有源区之外的源极互联金属上，两种方式的接地距离基本相同，每个源极的接地电感也相同，但是本发明避开了图1(a)的带来的问题，没有将通孔4直接放在有源区的源极11上，而是放在了接近源极的有源区之外的源极互联金属即源极焊盘13上，这样一来，具有以下优点：
首先，通孔4和源极焊盘13的形状和数量不再受限，更利于减小接地电感和减小工艺制作难度；
其次，有源区内源极和漏极的大小可以相同，解决了大小不同导致的散热问题，更利于提高器件的输出功率；
第三，解决了欧姆金属做刻蚀阻挡层带来的问题，互联金属在有源区之外，互联金属的选择范围更广，更利于通孔刻蚀工艺，不会影响源极欧姆接 触的性能，提高了器件的跨导和功率等性能。
本发明半导体器件的设计，与现有技术中半导体器件的通孔位置分布图1(b)相比，相同点是都把通孔放在了有源区外的互联金属上，不同点是本发明没有使用源极互联12，而是直接将有源区的源极11和源极焊盘13直接相连，从而解决了使用源极互联12带来的问题，具有以下优点：
首先，将有源区的源极11和源极焊盘13直接相连，减小了有源区的源极与地的距离，减小了接地电感；
其次，没有使用源极互联12，源极不需要跨过栅极，也就不需要使用跨过栅极的空气桥，因而降低了工艺难度，提高了器件的可靠性和高频性能；
第三，没有使用源极互联12，就避开了源极互联12长度不同带来的每个源极11接地电感不同的问题，提高了器件的增益等性能。
为了实现上述目的，本发明实施例提供的技术方案如下：
一种半导体器件，所述半导体器件包括：
衬底，所述衬底背面设有接地电极；
位于所述衬底上的半导体层，所述半导体层包括有源区和无源区，有源区为封闭形式，有源区之外的区域为无源区；
位于所述半导体层上的源极和漏极，有源区内的源极和漏极为欧姆接触电极，欧姆接触电极的尺寸相等且间隔相等，无源区内的漏极为有源区内的漏极的互连金属；
位于所述半导体层上的栅极，所述栅极在源极和漏极间呈叉指状分布，无源区内的栅极为有源区内的栅极的互连金属；
与有源区内的每个源极直接连接且相互对应的源极焊盘，所述源极焊盘位于半导体层上的无源区内，源极焊盘为有源区内的源极的互联金属，所述源极焊盘对称分布在栅极之间或两侧；
位于接地电极和源极焊盘间的通孔，所述通孔贯穿衬底和半导体层，直 至源极焊盘，通孔使源极焊盘和衬底背面的接地电极电性连接。
作为本发明的进一步改进，所述有源区内的每个源极与一个或多个源极焊盘直接连接。
作为本发明的进一步改进，所述每个源极焊盘与一个或多个通孔相连。
作为本发明的进一步改进，所述有源区内的源极对应的源极焊盘的截面形状相同或截面形状不同。
作为本发明的进一步改进，所述源极焊盘的截面为规则形状或不规则形状。
作为本发明的进一步改进，所述通孔的截面为规则形状或不规则形状。
作为本发明的进一步改进，所述半导体层包括氮化镓、铝镓氮、铟镓氮、铝铟镓氮、砷化镓、磷化铟中一种或多种的组合。
相应地，一种半导体器件的制造方法，所述方法包括以下步骤：
S1、提供一衬底，在所述衬底背面形成接地电极；
S2、在所述衬底正面上沉积半导体层，所述半导体层包括有源区和无源区，有源区为封闭形式，有源区之外的区域为无源区；
S3、在所述半导体层上形成源极和漏极，有源区内的源极和漏极为欧姆接触电极，欧姆接触电极的尺寸相等且间隔相等，无源区内的漏极为有源区内的漏极的互连金属；
S4、在所述半导体层上形成栅极，所述栅极在源极和漏极间呈叉指状分布，无源区内的栅极为有源区内的栅极的互连金属；
S5、在所述半导体层上沉积源极的互联金属形成源极焊盘，所述源极焊盘与有源区内的每个源极直接连接且相互对应，源极焊盘位于半导体层上的无源区内，所述源极焊盘对称分布在栅极之间或两侧；
S6、在接地电极和源极焊盘间形成电性连接的通孔，所述通孔贯穿衬底和半导体层，直至源极焊盘。
本发明的半导体器件及其制造方法，解决了目前器件的通孔的位置分布带来的问题，同时又利用了其优点，最大程度地减小了器件源极的接地电感，提高了器件的增益等性能。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1(a)是现有技术中一种氮化镓器件的通孔的位置分布的结构示意图；
图1(b)是现有技术中另一种氮化镓器件的通孔的位置分布的结构示意图；
图2是本发明第一实施方式中半导体器件的俯视结构示意图；
图3是本发明第二实施方式中半导体器件的俯视结构示意图；
图4是本发明第三实施方式中半导体器件的俯视结构示意图；
图5是本发明第四实施方式中半导体器件的俯视结构示意图；
图6是本发明第五实施方式中半导体器件的俯视结构示意图；
图7是本发明第六实施方式中半导体器件的俯视结构示意图；
图8是本发明第七实施方式中半导体器件的俯视结构示意图。
具体实施方式
以下将结合附图所示的具体实施方式对本发明进行详细描述。但这些实施方式并不限制本发明，本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。
此外，在不同的实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本发明，不代表所讨论的不同实施例及/或结构之间具有任何关联性。
参图2所示，在本发明的第一实施方式中，该半导体器件包括：
衬底，衬底背面设有接地电极；
位于衬底上的半导体层，半导体层包括有源区5和无源区，有源区5为封闭形式，有源区5之外的区域为无源区；
位于半导体层上的源极和漏极，有源区内的源极11和漏极21为欧姆接触电极，欧姆接触电极的尺寸相等且间隔相等，无源区内的漏极22为有源区内的漏极21的互连金属；
位于半导体层上的栅极3，栅极3在源极和漏极间呈叉指状分布，无源区内的栅极为有源区内的栅极的互连金属；
与有源区内的每个源极11直接连接且一一对应的源极焊盘13，源极焊盘13位于半导体层上的无源区内，源极焊盘13为有源区内的源极11的互联金属，源极焊盘13对称分布在栅极之间或两侧；
位于接地电极和源极焊盘13间的通孔4，通孔贯穿衬底和半导体层，直至源极焊盘13，通孔使源极焊盘和衬底背面的接地电极电性连接。
进一步地，半导体层包括氮化镓、铝镓氮、铟镓氮、铝铟镓氮、砷化镓、磷化铟中一种或多种的组合。
其中，源极焊盘13的截面为规则形状或不规则形状，通孔4的截面为规则形状或不规则形状。如在本实施方式中源极焊盘的截面形状为等腰梯形和长方形的组合，通孔的截面形状为圆形。
相应地，上述半导体器件的制造方法具体为：
S1、提供一衬底，在衬底背面形成接地电极；
S2、在衬底正面上沉积半导体层，半导体层包括有源区5和无源区，有源区5为封闭形式，有源区5之外的区域为无源区；
S3、在半导体层上形成源极和漏极，有源区内的源极11和漏极21为欧姆接触电极，欧姆接触电极的尺寸相等且间隔相等，无源区内的漏极22为有 源区内的漏极21的互连金属；
S4、在半导体层上形成栅极3，栅极3在源极和漏极间呈叉指状分布，无源区内的栅极为有源区内的栅极的互连金属；
S5、在半导体层上沉积源极的互联金属形成源极焊盘13，源极焊盘13与有源区内的源极11直接连接且一一对应，源极焊盘13位于半导体层上的无源区内，源极焊盘13对称分布在栅极之间或两侧。其中，源极焊盘的截面形状为等腰梯形和长方形的组合；
S6、在接地电极和源极焊盘间形成电性连接的通孔4，通孔4贯穿衬底和半导体层，直至源极焊盘13，其中，通孔4的截面形状为圆形。
本实施方式解决了目前器件的通孔的位置分布带来的问题，同时又利用了其优点，最大程度地减小了器件源极的接地电感，提高了器件的增益等性能。
参图3是本发明第二实施方式中半导体器件的俯视结构示意图。与第一实施方式不同之处在于，本实施方式中与每个源极焊盘13相连的通孔4有3个，通孔的截面形状为圆形或其它形状，当然在其他实施方式中通孔也可以为3个以外的其他数量，如此设置增加了通孔的截面面积，更利于减小接地电感。其它结构和制造方法均与第一实施方式相同或类似，在此不再赘述。
参图4是本发明第三实施方式中半导体器件的俯视结构示意图。与第一实施方式不同之处在于，本实施方式中，与有源区内每个源极相连的源极焊盘为两个或多个，该方式的优点是可以合理使用无源区的面积，尽量减小整个器件的尺寸。同样地，与每个源极焊盘13相连的通孔4也不限于一个，可以和第二实施方式中相同设置多个通孔。其它结构和制造方法均与第一实施方式相同或类似，在此不再赘述。
参图5是本发明第四实施方式中半导体器件的俯视结构示意图。与第一实施方式不同之处在于，本实施方式中，与有源区内每个源极相连的源极焊 盘13的形状不同，通孔形状4也对应的不同，该方式的优点是可以根据栅极互连的结构合理使用无源区的面积，尽量减小整个器件的尺寸。其它结构和制造方法均与第一实施方式相同或类似，在此不再赘述。
参图6是本发明第五实施方式中半导体器件的俯视结构示意图。与第一实施方式不同之处在于，本实施方式中源极焊盘13的截面形状均为圆形或椭圆形，通孔4的截面形状也均为圆形或椭圆形，其它结构和制造方法均与第一实施方式相同或类似，在此不再赘述。
参图7是本发明第六实施方式中半导体器件的俯视结构示意图。与第一实施方式不同之处在于，本实施方式中源极焊盘13的截面形状均为圆形或椭圆形，通孔4的截面形状为矩形，其它结构和制造方法均与第一实施方式相同或类似，在此不再赘述。
参图8是本发明第七实施方式中半导体器件的俯视结构示意图。与第一实施方式不同之处在于，本实施方式中源极焊盘13的截面形状为不规则形状，通孔4的截面形状也为任意不规则形状，该不规则形状的优点是在与源极焊盘相连的通孔的截面面积可以尽可能的大，增加了通孔的截面面积，更利于减小接地电感。其它结构和制造方法均与第一实施方式相同或类似，在此不再赘述。
本发明半导体器件的设计，与现有技术中半导体器件的通孔位置分布图1(a)相比，本发明将通孔4放在了最接近源极的有源区之外的源极互联金属上，两种方式的接地距离基本相同，每个源极的接地电感也相同，但是本发明避开了图1(a)的带来的问题，没有将通孔4直接放在有源区的源极11上，而是放在了接近源极的有源区之外的源极互联金属即源极焊盘13上，这样一来，具有以下优点：
首先，通孔4和源极焊盘13的形状和数量不再受限，更利于减小接地电感和减小工艺制作难度；
其次，有源区内源极和漏极的大小可以相同，解决了大小不同导致的散热问题，更利于提高器件的输出功率；
第三，解决了欧姆金属做刻蚀阻挡层带来的问题，互联金属在有源区之外，互联金属的选择范围更广，更利于通孔刻蚀工艺，不会影响源极欧姆接触的性能，提高了器件的跨导和功率等性能。
本发明半导体器件的设计，与现有技术中半导体器件的通孔位置分布图1(b)相比，相同点是都把通孔放在了有源区外的互联金属上，不同点是本发明没有使用源极互联12，而是直接将有源区的源极11和源极焊盘13直接相连，从而解决了使用源极互联12带来的问题，具有以下优点：
首先，将有源区的源极11和源极焊盘13直接相连，减小了有源区的源极与地的距离，减小了接地电感；
其次，没有使用源极互联12，源极不需要跨过栅极，也就不需要使用跨过栅极的空气桥，因而降低了工艺难度，提高了器件的可靠性和高频性能；
第三，没有使用源极互联12，就避开了源极互联12长度不同带来的每个源极11接地电感不同的问题，提高了器件的增益等性能。
由以上实施方式可以看出，本发明的半导体器件及其制造方法，解决了目前器件的通孔的位置分布带来的问题，同时又利用了其优点，最大程度地减小了器件源极的接地电感，提高了器件的增益等性能。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实 施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

Claims (8)

1.一种半导体器件，其特征在于，所述半导体器件包括：
衬底，所述衬底背面设有接地电极；
位于所述衬底上的半导体层，所述半导体层包括有源区和无源区，有源区为封闭形式，有源区之外的区域为无源区；
位于所述半导体层上的源极和漏极，有源区内的源极和漏极为欧姆接触电极，欧姆接触电极的尺寸相等且间隔相等，无源区内的漏极为有源区内的漏极的互连金属；
位于所述半导体层上的栅极，所述栅极在源极和漏极间呈叉指状分布，无源区内的栅极为有源区内的栅极的互连金属；
与有源区内的每个源极直接连接且一一对应的源极焊盘，所述源极焊盘位于半导体层上的无源区内，源极焊盘为有源区内的源极的互联金属，所述源极焊盘对称分布在栅极之间或两侧；
位于接地电极和源极焊盘间的通孔，所述通孔贯穿衬底和半导体层，直至源极焊盘，通孔使源极焊盘和衬底背面的接地电极电性连接。
2.根据权利要求1所述的半导体器件，其特征在于，所述有源区内的每个源极与一个或多个源极焊盘直接连接。
3.根据权利要求2所述的半导体器件，其特征在于，所述每个源极焊盘与一个或多个通孔相连。
4.根据权利要求1所述的半导体器件，其特征在于，所述有源区内的源极对应的源极焊盘的截面形状相同或截面形状不同。
5.根据权利要求1所述的半导体器件，其特征在于，所述源极焊盘的截面为规则形状或不规则形状。
6.根据权利要求1所述的半导体器件，其特征在于，所述通孔的截面为规则形状或不规则形状。
7.根据权利要求1所述的半导体器件，其特征在于，所述半导体层包括氮化镓、铝镓氮、铟镓氮、铝铟镓氮、砷化镓、磷化铟中一种或多种的组合。
8.一种如权利要求1～7中任一项所述的半导体器件的制造方法，其特征在于，所述方法包括以下步骤：
S1、提供一衬底，在所述衬底背面形成接地电极；
S2、在所述衬底正面上沉积半导体层，所述半导体层包括有源区和无源区，有源区为封闭形式，有源区之外的区域为无源区；
S3、在所述半导体层上形成源极和漏极，有源区内的源极和漏极为欧姆接触电极，欧姆接触电极的尺寸相等且间隔相等，无源区内的漏极为有源区内的漏极的互连金属；
S4、在所述半导体层上形成栅极，所述栅极在源极和漏极间呈叉指状分布，无源区内的栅极为有源区内的栅极的互连金属；
S5、在所述半导体层上沉积源极的互联金属形成源极焊盘，所述源极焊盘与有源区内的每个源极直接连接且相互对应，源极焊盘位于半导体层上的无源区内，所述源极焊盘对称分布在栅极之间或两侧；
S6、在接地电极和源极焊盘间形成电性连接的通孔，所述通孔贯穿衬底和半导体层，直至源极焊盘。
CN201310682785.0A 2013-12-13 2013-12-13 半导体器件及其制造方法 Active CN103633046B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201310682785.0A CN103633046B (zh) 2013-12-13 2013-12-13 半导体器件及其制造方法
JP2016546134A JP6338679B2 (ja) 2013-12-13 2014-11-06 半導体デバイス及びその製造方法
EP14868920.1A EP3082160A4 (en) 2013-12-13 2014-11-06 Semiconductor device and manufacturing method thereof
PCT/CN2014/090443 WO2015085841A1 (zh) 2013-12-13 2014-11-06 半导体器件及其制造方法
US14/741,767 US9941400B2 (en) 2013-12-13 2015-06-17 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310682785.0A CN103633046B (zh) 2013-12-13 2013-12-13 半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN103633046A CN103633046A (zh) 2014-03-12
CN103633046B true CN103633046B (zh) 2017-03-15

Family

ID=50213915

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310682785.0A Active CN103633046B (zh) 2013-12-13 2013-12-13 半导体器件及其制造方法

Country Status (5)

Country Link
US (1) US9941400B2 (zh)
EP (1) EP3082160A4 (zh)
JP (1) JP6338679B2 (zh)
CN (1) CN103633046B (zh)
WO (1) WO2015085841A1 (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103633046B (zh) * 2013-12-13 2017-03-15 苏州能讯高能半导体有限公司 半导体器件及其制造方法
CN104201253B (zh) * 2014-07-10 2017-08-25 中航（重庆）微电子有限公司 一种氮化镓器件及其制造方法
CN104617092B (zh) * 2014-11-06 2018-06-22 苏州捷芯威半导体有限公司 一种半导体器件及其制作方法
CN105321993B (zh) * 2015-05-27 2019-03-29 苏州能讯高能半导体有限公司 一种半导体器件及其制备方法
US10128365B2 (en) 2016-03-17 2018-11-13 Cree, Inc. Bypassed gate transistors having improved stability
US9786660B1 (en) * 2016-03-17 2017-10-10 Cree, Inc. Transistor with bypassed gate structure field
US9960127B2 (en) 2016-05-18 2018-05-01 Macom Technology Solutions Holdings, Inc. High-power amplifier package
CN106252310B (zh) * 2016-06-02 2020-05-05 苏州能讯高能半导体有限公司 半导体器件及其制造方法
US10134658B2 (en) * 2016-08-10 2018-11-20 Macom Technology Solutions Holdings, Inc. High power transistors
JP6812764B2 (ja) * 2016-11-29 2021-01-13 日亜化学工業株式会社 電界効果トランジスタ
CN107980171B (zh) * 2016-12-23 2022-06-24 苏州能讯高能半导体有限公司 半导体芯片、半导体晶圆及半导体晶圆的制造方法
CN108630677B (zh) * 2017-03-17 2022-03-08 智瑞佳（苏州）半导体科技有限公司 一种功率器件版图结构及制作方法
CN107195673A (zh) * 2017-05-19 2017-09-22 北京华进创威电子有限公司 一种非均匀栅长GaNHEMT栅极结构及器件
CN107369708B (zh) * 2017-08-29 2020-04-07 成都海威华芯科技有限公司 一种氮化镓高电子迁移率晶体管及其制备和使用方法
CN109671773B (zh) * 2017-10-16 2020-05-05 苏州能讯高能半导体有限公司 半导体器件及其制造方法
CN109817605A (zh) * 2018-05-29 2019-05-28 苏州能讯高能半导体有限公司 半导体器件及其制备方法
US10629526B1 (en) 2018-10-11 2020-04-21 Nxp Usa, Inc. Transistor with non-circular via connections in two orientations
CN111354640B (zh) * 2018-12-21 2022-08-12 苏州能讯高能半导体有限公司 一种半导体器件及其制备方法
CN111384163A (zh) * 2018-12-28 2020-07-07 中国科学院半导体研究所 改善GaN HEMT器件散热性能的结构及布局
CN112018175B (zh) * 2019-05-30 2022-04-08 苏州捷芯威半导体有限公司 一种半导体器件及其制备方法、半导体封装结构
US11791388B2 (en) * 2020-02-27 2023-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Source leakage current suppression by source surrounding gate structure
CN114078863A (zh) * 2020-10-29 2022-02-22 长江存储科技有限责任公司 半导体器件、三维存储器及半导体器件制备方法
CN114664725A (zh) * 2020-12-23 2022-06-24 华润微电子（重庆）有限公司 GaN器件互联结构及其制备方法
CN113437051B (zh) * 2021-08-26 2021-11-19 深圳市时代速信科技有限公司 一种半导体器件
CN115346948B (zh) * 2022-10-14 2023-04-07 吉光半导体(绍兴)有限公司 一种半桥模块

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102013437A (zh) * 2009-09-07 2011-04-13 西安捷威半导体有限公司 半导体器件及其制造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0821595B2 (ja) * 1987-07-28 1996-03-04 三菱電機株式会社 半導体装置
JP3156896B2 (ja) * 1994-01-28 2001-04-16 富士通株式会社 半導体装置の製造方法およびかかる製造方法により製造された半導体装置
JP2629643B2 (ja) * 1995-03-31 1997-07-09 日本電気株式会社 電界効果トランジスタ
DE19522364C1 (de) * 1995-06-20 1996-07-04 Siemens Ag Halbleiter-Bauelement
JP3235476B2 (ja) * 1996-06-28 2001-12-04 株式会社村田製作所 高周波半導体デバイス
US6166436A (en) * 1997-04-16 2000-12-26 Matsushita Electric Industrial Co., Ltd. High frequency semiconductor device
JP3758876B2 (ja) * 1999-02-02 2006-03-22 Ｎｅｃマイクロシステム株式会社 半導体装置のレイアウト方法
JP5127721B2 (ja) * 2006-11-02 2013-01-23 株式会社東芝 半導体装置
JP5300238B2 (ja) * 2006-12-19 2013-09-25 パナソニック株式会社 窒化物半導体装置
KR100898474B1 (ko) * 2007-08-29 2009-05-21 주식회사 동부하이텍 반도체 소자
JP5107138B2 (ja) * 2008-05-29 2012-12-26 住友電工デバイス・イノベーション株式会社 半導体装置
JP5535490B2 (ja) * 2009-01-30 2014-07-02 住友電工デバイス・イノベーション株式会社 半導体装置
JP5604855B2 (ja) * 2009-11-17 2014-10-15 富士通株式会社 半導体装置及びその製造方法
JP2012023212A (ja) * 2010-07-14 2012-02-02 Sumitomo Electric Ind Ltd 半導体装置
US9166009B2 (en) * 2011-04-25 2015-10-20 Renesas Electronics Corporation Semiconductor apparatus and method for making semiconductor apparatus
JP2013183060A (ja) * 2012-03-02 2013-09-12 Toshiba Corp 半導体装置
JP2013183062A (ja) * 2012-03-02 2013-09-12 Toshiba Corp 半導体装置
KR101928814B1 (ko) * 2012-05-04 2018-12-14 한국전자통신연구원 질화물계 화합물 전력반도체 장치 및 그 제조 방법
US20130313718A1 (en) * 2012-05-24 2013-11-28 Micron Technology, Inc. Substrates Comprising Integrated Circuitry, Methods Of Processing A Substrate Comprising Integrated Circuitry, And Methods Of Back-Side Thinning A Substrate Comprising Integrated Circuitry
US8872190B1 (en) * 2012-09-14 2014-10-28 M/A-Com Technology Solutions Holdings, Inc. Multi-finger HEMT layout providing improved third order intercept point and saturated output power performance
CN103633046B (zh) * 2013-12-13 2017-03-15 苏州能讯高能半导体有限公司 半导体器件及其制造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102013437A (zh) * 2009-09-07 2011-04-13 西安捷威半导体有限公司 半导体器件及其制造方法

Also Published As

Publication number Publication date
EP3082160A1 (en) 2016-10-19
JP2016532321A (ja) 2016-10-13
US9941400B2 (en) 2018-04-10
WO2015085841A1 (zh) 2015-06-18
JP6338679B2 (ja) 2018-06-06
US20150311332A1 (en) 2015-10-29
CN103633046A (zh) 2014-03-12
EP3082160A4 (en) 2017-05-10

Similar Documents

Publication Publication Date Title
CN103633046B (zh) 半导体器件及其制造方法
CN108133913B (zh) 具有细长边垫的放大器管芯以及放大器模块
US9589927B2 (en) Packaged RF amplifier devices with grounded isolation structures and methods of manufacture thereof
CN104409431B (zh) 一种半导体器件
AU2010281317A1 (en) Island matrixed gallium nitride microwave and power switching transistors
CN102005441A (zh) 混合封装栅极可控的半导体开关器件及制备方法
CN205752162U (zh) 半导体封装
CN109994436A (zh) 具有集成电气功能的基于pcb的半导体封装
CN106252310A (zh) 半导体器件及其制造方法
CN107546272A (zh) Ldmos晶体管和方法
CN108807513A (zh) 半导体器件及其制造方法
CN105914192A (zh) 基于级联电路的半导体封装结构
TWI736050B (zh) 具有分布閘極之功率電晶體
CN108039341A (zh) 一种双面冷却式三维结构功率模块
CN107680944A (zh) 功率半导体模块
KR20180089873A (ko) 고출력 rf 트랜지스터 상의 매립형 고조파 종단
CN104241202B (zh) 一种集成功率器件与控制器件的工艺
CN107112329A (zh) 具有背侧应变拓扑结构的绝缘体上覆半导体
US8963658B2 (en) Micropstrip transmission line/coplanar waveguide (CPW) transistor structure
CN102361035A (zh) 一种无外延层的rf-ldmos器件结构
WO2022111357A1 (zh) GaN器件结构及其制备方法
CN104332464A (zh) 一种功率器件与控制器件的集成工艺
CN204669313U (zh) 一种基于PCB工艺的GaAs和LDMOS/GaN混合集成微波放大器
CN114520214A (zh) 一种共源共栅晶体管封装结构
CN202307903U (zh) 一种无外延层的rf-ldmos器件结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant