CN114520214A - 一种共源共栅晶体管封装结构 - Google Patents

一种共源共栅晶体管封装结构 Download PDF

Info

Publication number
CN114520214A
CN114520214A CN202210127908.3A CN202210127908A CN114520214A CN 114520214 A CN114520214 A CN 114520214A CN 202210127908 A CN202210127908 A CN 202210127908A CN 114520214 A CN114520214 A CN 114520214A
Authority
CN
China
Prior art keywords
normally
transistor
source
drain
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210127908.3A
Other languages
English (en)
Inventor
朱树华
徐显修
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Times Suxin Technology Co Ltd
Original Assignee
Shenzhen Times Suxin Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Times Suxin Technology Co Ltd filed Critical Shenzhen Times Suxin Technology Co Ltd
Priority to CN202210127908.3A priority Critical patent/CN114520214A/zh
Publication of CN114520214A publication Critical patent/CN114520214A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本申请提供一种共源共栅晶体管封装结构，涉及半导体技术领域，包括常断型晶体管、常通型晶体管、封装框架以及并排设置于封装框架内的第一基板和第二基板，常断型晶体管的底面贴装于第一基板，常通型晶体管底面贴装于第二基板，常断型晶体管包括位于顶面的第一源极和第一漏极、以及位于底面的第一栅极，常通型晶体管包括位于顶面的第二源极、第二漏极和第二栅极，第一源极与第二栅极连接，第一漏极和第二源极连接。因此，可以有效缩短第一源极和第二栅极连接时的打线距离，缩短第一漏极和第二源极连接时的打线距离，进而有效降低因级联所产生的寄生电感，同时，也能够方便打线，降低打线难度和复杂度，从而降低封装成本。

Description

一种共源共栅晶体管封装结构
技术领域
本申请涉及半导体技术领域，具体而言，涉及一种共源共栅晶体管封装结构。
背景技术
常规简单结构的氮化镓晶体管是耗尽型器件，当栅压为零时，器件内部由于极化作用产生的2DEG导电，器件处于导通状态；当施加负栅压时，栅极下方的导电沟道被耗尽，载流子的减少抑制了电流的产生，器件处于关闭状态，这与传统的常断型晶体管(硅基晶体管)都完全不同，对于工业应用特别是开关电源领域是非常难以使用的。为了应对这一问题，业界通常采用级联结构得到的共源共栅晶体管来解决这一问题。
共源共栅晶体管中的常断型晶体管和常通型晶体管级联在一起，好处在于其驱动与传统常断型晶体管的驱动完全相同，但是该结构也有明显的缺点：两晶体管之间需要通过复杂的打线连接，导致最终封装器件的寄生电感非常大，而且结构复杂，增加封装成本。
发明内容
本申请的目的在于，针对上述现有技术中的不足，提供一种共源共栅晶体管封装结构，以改善现有共源共栅晶体管封装结构因复杂的打线所导致的寄生电感较大、结构复杂以及封装成本较高的问题。
为实现上述目的，本申请实施例采用的技术方案如下：
本申请实施例的一方面，提供一种共源共栅晶体管封装结构，包括常断型晶体管、常通型晶体管、封装框架以及并排设置于封装框架内的第一基板和第二基板，常断型晶体管的底面贴装于第一基板，常通型晶体管底面贴装于第二基板，常断型晶体管包括位于顶面的第一源极和第一漏极、以及位于底面的第一栅极，常通型晶体管包括位于顶面的第二源极、第二漏极和第二栅极，第一源极与第二栅极连接，第一漏极和第二源极连接。
可选的，常断型晶体管和常通型晶体管于封装框架内沿第一方向并排设置，且，第一源极和第一漏极沿与第一方向水平垂直的第二方向并排，第二栅极和第二源极沿第二方向并排，第一源极与第二栅极沿第一方向并排，第一漏极与第二源极沿第一方向并排。
可选的，第一源极包括与第二栅极连接的第一连接位，第二栅极包括与第一源极连接的第二连接位，第一连接位位于第一源极靠近第二栅极的一端，第二连接位位于第二栅极靠近第一源极的一端。
可选的，第一漏极包括与第二源极连接的第三连接位，第二源极包括与第一漏极连接的第四连接位，第三连接位位于第一漏极靠近第二源极的一端，第四连接位位于第二源极靠近第一漏极的一端。
可选的，常通型晶体管还包括连接第二栅极和第二基板的垂直互联结构。
可选的，常断型晶体管通过导电银胶贴装于第一基板，常通型晶体管通过导电银胶贴装于第二基板。
本申请实施例的另一方面，提供一种共源共栅晶体管封装结构，包括封装框架以及依次层叠于封装框架内的第二基板、常通型晶体管和常断型晶体管，常通型晶体管的底面贴装于第二基板，常断型晶体管的底面贴装于常通型晶体管的顶面，常断型晶体管包括位于底面的第一源极和第一漏极、以及位于顶面的第一栅极，常通型晶体管包括位于顶面的第二源极、第二漏极和第二栅极，第一源极与第二栅极连接，第一漏极与第二源极连接。
可选的，第一源极与第二栅极于层叠方向正对应，第一漏极与第二源极于层叠方向正对应。
可选的，常通型晶体管还包括连接第二栅极和第二基板的垂直互联结构。
可选的，常通型晶体管通过导电银胶贴装于第二基板，常断型晶体管通过导电银胶贴装于常通型晶体管。
本申请的有益效果包括：
本申请提供了一种共源共栅晶体管封装结构，包括常断型晶体管、常通型晶体管、封装框架以及并排设置于封装框架内的第一基板和第二基板，常断型晶体管的底面贴装于第一基板，常通型晶体管底面贴装于第二基板，常断型晶体管包括位于顶面的第一源极和第一漏极、以及位于底面的第一栅极，常通型晶体管包括位于顶面的第二源极、第二漏极和第二栅极，第一源极与第二栅极连接，第一漏极和第二源极连接。因此，可以有效缩短第一源极和第二栅极连接时的打线距离，缩短第一漏极和第二源极连接时的打线距离，进而有效降低因级联所产生的寄生电感，同时，也能够方便打线，降低打线难度和复杂度，从而降低封装成本。
本申请还提供了一种共源共栅晶体管封装结构，包括封装框架以及依次层叠于封装框架内的第二基板、常通型晶体管和常断型晶体管，常断型晶体管的底面贴装于常通型晶体管的顶面，常断型晶体管包括位于底面的第一源极和第一漏极、以及位于顶面的第一栅极，常通型晶体管包括位于顶面的第二源极、第二漏极和第二栅极，第一源极与第二栅极连接，第一漏极与第二源极连接。因此，可以有效缩短第一源极和第二栅极连接时的打线距离，缩短第一漏极和第二源极连接时的打线距离，进而有效降低因级联所产生的寄生电感，同时，也能够方便打线，降低打线难度和复杂度，从而降低封装成本。此外，还可以通过形成层叠封装结构，有效降低所占用的面积。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本申请实施例提供的一种常断型晶体管的结构示意图；
图2为本申请实施例提供的一种共源共栅晶体管封装结构的俯视结构示意图之一；
图3为现有技术中共源共栅晶体管封装结构因打线所引入的寄生电感分布示意图；
图4为本申请实施例提供的一种共源共栅晶体管封装结构的俯视结构示意图之二；
图5为本申请另一实施例提供的一种共源共栅晶体管封装结构的俯视的结构示意图；
图6为本申请另一实施例提供的一种共源共栅晶体管封装结构的剖面侧视结构示意图。
图标：100-常断型晶体管；200-常通型晶体管；300-封装框架；310-第一基板；320-第二基板；410、420、430-绑定线；440-垂直互联结构。
具体实施方式
下文陈述的实施方式表示使得本领域技术人员能够实践所述实施方式所必需的信息，并且示出了实践所述实施方式的最佳模式。在参照附图阅读以下描述之后，本领域技术人员将了解本公开的概念，并且将认识到本文中未具体提出的这些概念的应用。应理解，这些概念和应用属于本公开和随附权利要求的范围内。
应当理解，虽然术语第一、第二等可以在本文中用于描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于区域分一个元件与另一个元件。例如，在不脱离本公开的范围的情况下，第一元件可称为第二元件，并且类似地，第二元件可称为第一元件。如本文所使用，术语“和/或”包括相关联的所列项中的一个或多个的任何和所有组合。
应当理解，当一个元件(诸如层、区域或衬底)被称为“在另一个元件上”或“延伸到另一个元件上”时，其可以直接在另一个元件上或直接延伸到另一个元件上，或者也可以存在介于中间的元件。相反，当一个元件被称为“直接在另一个元件上”或“直接延伸到另一个元件上”时，不存在介于中间的元件。同样，应当理解，当元件(诸如层、区域或衬底)被称为“在另一个元件之上”或“在另一个元件之上延伸”时，其可以直接在另一个元件之上或直接在另一个元件之上延伸，或者也可以存在介于中间的元件。相反，当一个元件被称为“直接在另一个元件之上”或“直接在另一个元件之上延伸”时，不存在介于中间的元件。还应当理解，当一个元件被称为“连接”或“耦接”到另一个元件时，其可以直接连接或耦接到另一个元件，或者可以存在介于中间的元件。相反，当一个元件被称为“直接连接”或“直接耦接”到另一个元件时，不存在介于中间的元件。
诸如“在…下方”或“在…上方”或“上部”或“下部”或“水平”或“垂直”的相关术语在本文中可用来描述一个元件、层或区域与另一个元件、层或区域的关系，如图中所示出。应当理解，这些术语和上文所论述的那些术语意图涵盖装置的除图中所描绘的取向之外的不同取向。
本文中使用的术语仅用于描述特定实施方式的目的，而且并不意图限制本公开。如本文所使用，除非上下文明确地指出，否则单数形式“一个(a)”、“一个(an)”和“所述”意图同样包括复数形式。还应当理解，当在本文中使用时，术语“包括”指明存在所述特征、整数、步骤、操作、元件和/或部件，但并不排除存在或者增添一个或多个其他特征、整数、步骤、操作、元件、部件和/或上述各项的组。
除非另外定义，否则本文中使用的所有术语(包括技术术语和科学术语)的含义与本公开所属领域的普通技术人员通常理解的含义相同。还应当理解，本文所使用的术语应解释为含义与它们在本说明书和相关领域的情况下的含义一致，而不能以理想化或者过度正式的意义进行解释，除非本文中已明确这样定义。
本申请实施例的一方面，提供一种共源共栅晶体管封装结构，如图2所示，包括常断型晶体管100、常通型晶体管200、第一基板310、第二基板320以及封装框架300，其中，常断型晶体管100、常通型晶体管200、第一基板310、第二基板320均位于封装框架300内，具体的：
如图1所示，常断型晶体管100具有顶面和底面，常断型晶体管100包括位于自身顶面的第一源极S1和第一漏极D1，同时，还包括位于自身底面的第一栅极G1。
常通型晶体管200也具有顶面和底面，常通型晶体管200包括位于自身顶面的第二源极S2、第二漏极D2和第二栅极G2。
如图2所示，在实现常断型晶体管100和常通型晶体管200的级联与封装时，可以使得第一基板310和第二基板320均设置于封装框架300内，并且第一基板310和第二基板320在封装框架300内间隔且并排设置。常断型晶体管100的底面贴装于第一基板310上，常通型晶体管200的底面贴装于第二基板320上，由于第一基板310和第二基板320并排，因此，设置于两者上的常断型晶体管100和常通型晶体管200也呈并排的形式分布，基于常断型晶体管100的第一源极S1和第一漏极D1均位于顶面，常通型晶体管200的第二源极S2、第二漏极D2和第二栅极G2也均位于顶面，因此，可以有效缩短第一源极S1和第二栅极G2连接时的打线距离，缩短第一漏极D1和第二源极S2连接时的打线距离，进而有效降低因级联所产生的寄生电感和寄生电容，同时，也能够方便打线，降低打线难度和复杂度，从而降低封装成本。
在一些实施方式中，常断型晶体管100可以是硅基MOSFET，常通型晶体管200可以是氮化镓HEMT。
需要说明的是，常断型晶体管100的第一源极S1与常通型晶体管200的第二栅极G2连接后，能够共同作为共源共栅晶体管的源极；常断型晶体管100的第一栅极G1作为共源共栅晶体管的栅极；常通型晶体管200的第二漏极D2作为共源共栅晶体管的漏极。
如图2、图4或图5所示，常断型晶体管100的第一源极S1与常通型晶体管200的第二栅极G2连接后，可以引出连接至封装框架300上的源极焊盘，从而作为共源共栅晶体管封装结构的源极S，常断型晶体管100的第一栅极G1可以引出连接至封装框架300上的栅极焊盘，从而作为共源共栅晶体管封装结构的栅极G，常通型晶体管200的第二漏极D2可以引出连接至封装框架300上的漏极焊盘，从而作为共源共栅晶体管封装结构的漏极D。
在一些实施方式中，如图2所示，常断型晶体管100的第一栅极G1贴装于第一基板310，因此，可以使得第一栅极G1直接由第一基板310引出电连接至封装框架300上的栅极焊盘。
在一些实施方式中，如图2所示，常通型晶体管200的第二漏极D2位于常通型晶体管200的顶面，因此，可以使得第二漏极D2通过绑定线430或铜片引出连接至封装框架300上的漏极焊盘。
在一些实施方式中，如图2所示，第一源极S1位于常断型晶体管100的顶面，第二栅极G2位于常通型晶体管200的顶面，常断型晶体管100的第一源极S1与常通型晶体管200的第二栅极G2连接后，可以使得第二栅极G2通过绑定线420或铜片引出连接至封装框架300上的源极焊盘。
示意的，如图3所示，为常规的共源共栅晶体管中因为打线所引入的寄生电感的分布示意，其中包括由常断型晶体管100的漏极和常通型晶体管200的源极打线连接所产生的寄生电感L1、常断型晶体管100的源极和常通型晶体管200的栅极打线连接所产生的寄生电感L2和寄生电感L3，本申请通过前述技术方案，能够有效缩短第一源极S1和第二栅极G2连接时的打线距离，从而有效降低寄生电感L2和寄生电感L3，能够有效缩短第一漏极D1和第二源极S2连接时的打线距离，从而有效降低寄生电感L1，进而实现有效降低因打线所产生的寄生电感，有助于提升器件性能。
在一些实施方式中，如图2、图4或图5中所示，第一源极S1可以通过绑定线410或铜片与第二栅极G2打线连接，第一漏极D1可以通过绑定线410或铜片与第二源极S2打线连接。
可选的，如图2或图4所示，常断型晶体管100和常通型晶体管200于封装框架300内沿第一方向a并排且间隔设置，例如，常断型晶体管100和常通型晶体管200一左一右间隔排布，同时，第一源极S1和第一漏极D1在常断型晶体管100的顶面沿第二方向b并排且间隔设置，第二栅极G2和第二源极S2沿第二方向b并排且间隔设置，第一源极S1与第二栅极G2沿第一方向a并排设置，第一漏极D1与第二源极S2沿第一方向a并排设置，其中，第一方向a和第二方向b于平行第一基板310或第二基板320的平面内相互垂直，如此，能够使得第一源极S1和第二栅极G2沿第一方向a正对应，从而进一步缩小第一源极S1和第二栅极G2之间的距离，使得第一漏极D1和第二源极S2沿第一方向a正对应，从而进一步缩小第一漏极D1和第二源极S2之间的距离，进而降低因打线引入的寄生电感。
可选的，如图2或图4所示，第一源极S1包括与第二栅极G2连接的第一连接位，第二栅极G2包括与第一源极S1连接的第二连接位，应当理解的是，第一连接位为绑定线410或铜片与第一源极S1连接的位置，同理，第二连接位、第三连接位和第四连接位类似。第一连接位位于第一源极S1靠近第二栅极G2的一端，第二连接位位于第二栅极G2靠近第一源极S1的一端，如此，能够进一步的缩小第一源极S1和第二栅极G2打线的距离，从而进一步的降低因打线引入的寄生电感。
可选的，如图2或图4所示，第一漏极D1包括与第二源极S2连接的第三连接位，第二源极S2包括与第一漏极D1连接的第四连接位，第三连接位位于第一漏极D1靠近第二源极S2的一端，第四连接位位于第二源极S2靠近第一漏极D1的一端，如此，能够进一步的缩小第一漏极D1和第二源极S2打线的距离，从而进一步的降低因打线引入的寄生电感。
可选的，如图4所示，为了减少打线的数量，降低寄生电感，在常断型晶体管100的第一源极S1和常通型晶体管200的第二栅极G2打线连接后，在实现将第二栅极G2通过第二基板320引出连接至封装框架300的源极焊盘时，还可以使得常通型晶体管200由顶面至底面形成背孔，在背孔内形成金属，从而使得顶面的第二栅极G2由背孔和背孔内的金属组成的垂直互联结构440直接连接至常通型晶体管200的底面的第二基板320，进而由第二基板320将其引出电性连接至封装框架300的源极焊盘。
可选的，常断型晶体管100的底面的第一栅极G1可以通过导电银胶贴装于第一基板310，便于由第一基板310将第一栅极G1引出至封装框架300的栅极焊盘，常通型晶体管200的底面可以通过导电银胶贴装于第二基板320，便于由第二基板320将第二栅极G2引出至封装框架300的源极焊盘。
在一些实施方式中，本申请中的硅基MOSFET可以使用LDMOS，并将正面栅极通过背孔加金属的方式引至底面，如图1所示，LDMOS作为平面结构，与大规模集成电路兼容，工艺简单，稳定性高，本申请在原有器件结构上，将栅极设计在器件底面，便于打线和排布。
本申请实施例的另一方面，提供一种共源共栅晶体管封装结构，如图5和图6所示，包括常断型晶体管100、常通型晶体管200、第二基板320以及封装框架300，其中，第二基板320、常通型晶体管200和常断型晶体管100均依次层叠于封装框架300内，本实施例与上述实施例的区别在于：将常断型晶体管100翻转180度设置于常通型晶体管200上方，从而实现由下至上依次为第二基板320、常通型晶体管200和常断型晶体管100的层叠封装结构，如此，能够具有上述实施例效果的同时，进一步的降低封装所占用的面积，具体的：
如图5和图6所示，常断型晶体管100具有顶面和底面，常断型晶体管100包括位于自身底面的第一源极S1和第一漏极D1，同时，还包括位于自身顶面的第一栅极G1。
如图5和图6所示，常通型晶体管200也具有顶面和底面，常通型晶体管200包括位于自身顶面的第二源极S2、第二漏极D2和第二栅极G2。
如图5和图6所示，在实现常断型晶体管100和常通型晶体管200的级联与封装时，可以使得第二基板320设置于封装框架300内，将常通型晶体管200的底面贴装于第二基板320上，常断型晶体管100的底面贴装于常通型晶体管200的顶面，从而形成层叠封装结构，有效降低所占用的面积。
如图6所示，常断型晶体管100的底面与常通型晶体管200的顶面相对，因此，便可以使得第一源极S1与第二栅极G2直接连接，第一漏极D1与第二源极S2直接连接，如此，能够有效缩短第一源极S1和第二栅极G2连接时的打线距离，缩短第一漏极D1和第二源极S2连接时的打线距离，进而有效降低因级联所产生的寄生电感和寄生电容，同时，也能够方便打线，降低打线难度和复杂度，从而降低封装成本。
在一些实施方式中，如图5所示，第一栅极G1位于常断型晶体管100的顶面，因此，可以使得第一栅极G1通过绑定线430或铜片引出电连接至封装框架300上的栅极焊盘。
在一些实施方式中，如图5所示，第二漏极D2位于常通型晶体管200的顶面，并且第二漏极D2位于常断型晶体管100在常通型晶体管200顶面上的正投影区域外，便于第二漏极D2进行打线，此时，可以使得第二漏极D2通过绑定线430或铜片引出连接至封装框架300上的漏极焊盘。
在一些实施方式中，如图5和图6所示，第一源极S1位于常断型晶体管100的底面，第二栅极G2位于常通型晶体管200的顶面，常断型晶体管100的第一源极S1与常通型晶体管200的第二栅极G2连接后，可以使得常通型晶体管200由顶面至底面形成背孔，在背孔内形成金属，从而使得顶面的第二栅极G2由背孔和背孔内的金属组成的垂直互联结构440直接连接至常通型晶体管200的底面的第二基板320，进而由第二基板320将其引出电性连接至封装框架300的源极焊盘，如此，可以进一步的减少打线的数量，降低寄生电感。
可选的，如图6所示，第一源极S1与第二栅极G2于层叠方向(也即垂直方向)正对应，如此，能够进一步的缩短第一源极S1和第二栅极G2打线的距离，从而进一步的降低因打线引入的寄生电感。第一漏极D1与第二源极S2于层叠方向正对应，如此，能够进一步的缩短第一漏极D1和第二源极S2打线的距离，从而进一步的降低因打线引入的寄生电感。
可选的，常通型晶体管200的底面可以通过导电银胶贴装于第二基板320，常断型晶体管100的底面可以通过不同的导电银胶贴装于常通型晶体管200的顶面，使得的第二源极S2和第二栅极G2，常断型晶体管100的底面的第一源极S1通过导电银胶与常通型晶体管200顶面的第二栅极G2连接，常断型晶体管100的底面的第一漏极D1可以通过另一导电银胶与常通型晶体管200顶面的第二源极S2连接。
在一些实施方式中，本申请中的硅基MOSFET可以使用LDMOS，并将正面栅极通过背孔加金属的方式引至底面，如图1所示，LDMOS作为平面结构，与大规模集成电路兼容，工艺简单，稳定性高，本申请在原有器件结构上，将栅极设计在器件底面，便于打线和排布。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种共源共栅晶体管封装结构，其特征在于，包括常断型晶体管、常通型晶体管、封装框架以及并排设置于所述封装框架内的第一基板和第二基板，所述常断型晶体管的底面贴装于所述第一基板，所述常通型晶体管底面贴装于所述第二基板，所述常断型晶体管包括位于顶面的第一源极和第一漏极、以及位于底面的第一栅极，所述常通型晶体管包括位于顶面的第二源极、第二漏极和第二栅极，所述第一源极与所述第二栅极连接，所述第一漏极和所述第二源极连接。
2.如权利要求1所述的共源共栅晶体管封装结构，其特征在于，所述常断型晶体管和所述常通型晶体管于所述封装框架内沿第一方向并排设置，且，所述第一源极和所述第一漏极沿与所述第一方向水平垂直的第二方向并排，所述第二栅极和所述第二源极沿所述第二方向并排，所述第一源极与所述第二栅极沿第一方向并排，所述第一漏极与所述第二源极沿第一方向并排。
3.如权利要求2所述的共源共栅晶体管封装结构，其特征在于，所述第一源极包括与所述第二栅极连接的第一连接位，所述第二栅极包括与所述第一源极连接的第二连接位，所述第一连接位位于所述第一源极靠近所述第二栅极的一端，所述第二连接位位于所述第二栅极靠近所述第一源极的一端。
4.如权利要求2所述的共源共栅晶体管封装结构，其特征在于，所述第一漏极包括与所述第二源极连接的第三连接位，所述第二源极包括与所述第一漏极连接的第四连接位，所述第三连接位位于所述第一漏极靠近所述第二源极的一端，所述第四连接位位于所述第二源极靠近所述第一漏极的一端。
5.如权利要求1至4任一项所述的共源共栅晶体管封装结构，其特征在于，所述常通型晶体管还包括连接所述第二栅极和所述第二基板的垂直互联结构。
6.如权利要求1至4任一项所述的共源共栅晶体管封装结构，其特征在于，所述常断型晶体管通过导电银胶贴装于所述第一基板，所述常通型晶体管通过导电银胶贴装于所述第二基板。
7.一种共源共栅晶体管封装结构，其特征在于，包括封装框架以及依次层叠于所述封装框架内的第二基板、常通型晶体管和常断型晶体管，所述常通型晶体管的底面贴装于所述第二基板，所述常断型晶体管的底面贴装于所述常通型晶体管的顶面，所述常断型晶体管包括位于底面的第一源极和第一漏极、以及位于顶面的第一栅极，所述常通型晶体管包括位于顶面的第二源极、第二漏极和第二栅极，所述第一源极与所述第二栅极连接，所述第一漏极与所述第二源极连接。
8.如权利要求7所述的共源共栅晶体管封装结构，其特征在于，所述第一源极与所述第二栅极于所述层叠方向正对应，所述第一漏极与所述第二源极于所述层叠方向正对应。
9.如权利要求7或8所述的共源共栅晶体管封装结构，其特征在于，所述常通型晶体管还包括连接所述第二栅极和所述第二基板的垂直互联结构。
10.如权利要求7或8所述的共源共栅晶体管封装结构，其特征在于，所述常通型晶体管通过导电银胶贴装于所述第二基板，所述常断型晶体管通过导电银胶贴装于所述常通型晶体管。
CN202210127908.3A 2022-02-11 2022-02-11 一种共源共栅晶体管封装结构 Pending CN114520214A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210127908.3A CN114520214A (zh) 2022-02-11 2022-02-11 一种共源共栅晶体管封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210127908.3A CN114520214A (zh) 2022-02-11 2022-02-11 一种共源共栅晶体管封装结构

Publications (1)

Publication Number Publication Date
CN114520214A true CN114520214A (zh) 2022-05-20

Family

ID=81596448

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210127908.3A Pending CN114520214A (zh) 2022-02-11 2022-02-11 一种共源共栅晶体管封装结构

Country Status (1)

Country Link
CN (1) CN114520214A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114823655A (zh) * 2022-06-27 2022-07-29 江苏能华微电子科技发展有限公司 GaN HEMT器件的共源共栅封装结构及方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114823655A (zh) * 2022-06-27 2022-07-29 江苏能华微电子科技发展有限公司 GaN HEMT器件的共源共栅封装结构及方法
CN114823655B (zh) * 2022-06-27 2022-09-02 江苏能华微电子科技发展有限公司 GaN HEMT器件的共源共栅封装结构及方法

Similar Documents

Publication Publication Date Title
CN102376669B (zh) 半导体器件
CN203481223U (zh) 半导体器件
TWI596879B (zh) 半導體裝置及使用其之系統
CN101989598B (zh) 多晶片封装
US9601453B2 (en) Semiconductor package
US20140063744A1 (en) Vertically Stacked Power FETS and Synchronous Buck Converter Having Low On-Resistance
US9853378B2 (en) Substrate and terminals for power module and power module including the same
CN102005441A (zh) 混合封装栅极可控的半导体开关器件及制备方法
US20110062491A1 (en) Power semiconductor module
CN202042483U (zh) 一种功率半导体器件的封装结构
CN109216299A (zh) 半导体模块的制造方法及半导体模块
CN104347579A (zh) 半导体装置
US20200194359A1 (en) Power converter having a conductive clip
CN114520214A (zh) 一种共源共栅晶体管封装结构
WO2007010646A1 (ja) 半導体装置
CN106796930A (zh) 具有分布式栅极的功率晶体管
CN114823655B (zh) GaN HEMT器件的共源共栅封装结构及方法
US20130168869A1 (en) Metal Layout of an Integrated Power Transistor and the Method Thereof
US11901840B2 (en) Three-phase inverter power chip and preparation method therefor
TWI763213B (zh) 封裝結構
CN214279968U (zh) 一种采用功率半桥叠封方案的半导体器件和半桥电路模块
KR102580611B1 (ko) 하프 브리지 타입 GaN 전력 반도체 모듈
CN102270639B (zh) 新型功率半导体集成器件
TW201244052A (en) A combined packaged power semiconductor device
US20080157189A1 (en) Power Semiconductor Device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination