KR101928814B1 - 질화물계 화합물 전력반도체 장치 및 그 제조 방법 - Google Patents

질화물계 화합물 전력반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR101928814B1
KR101928814B1 KR1020120047360A KR20120047360A KR101928814B1 KR 101928814 B1 KR101928814 B1 KR 101928814B1 KR 1020120047360 A KR1020120047360 A KR 1020120047360A KR 20120047360 A KR20120047360 A KR 20120047360A KR 101928814 B1 KR101928814 B1 KR 101928814B1
Authority
KR
South Korea
Prior art keywords
gallium nitride
nitride compound
pad
bonding
sub
Prior art date
Application number
KR1020120047360A
Other languages
English (en)
Other versions
KR20130126840A (ko
Inventor
주철원
김해천
윤형섭
장우진
이상흥
김동영
임종원
강동민
안호균
이종민
남은수
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020120047360A priority Critical patent/KR101928814B1/ko
Priority to US13/867,328 priority patent/US9012920B2/en
Publication of KR20130126840A publication Critical patent/KR20130126840A/ko
Application granted granted Critical
Publication of KR101928814B1 publication Critical patent/KR101928814B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Abstract

본 발명은 GaN(질화갈륨)계 화합물 전력반도체 장치 및 그 제조 방법에 관한 것으로, 질화 갈륨계 화합물 전력반도체 장치는 웨이퍼 상에서 성장하여 형성된 질화 갈륨계 화합물 소자; 상기 질화 갈륨계 화합물 소자에 소스, 드레인 및 게이트를 포함하는 접촉 패드; 상기 질화 갈륨계 화합물 소자가 플립칩 본딩되는 모듈 기판; 상기 모듈 기판상에 형성되는 본딩 패드; 및 상기 접촉 패드와 상기 본딩 패드가 플립칩 본딩될 수 있도록 상기 모듈 기판의 상기 본딩 패드에 형성되는 범프를 포함하고, 범프를 기판에 전면공정(wafer level)으로 형성함으로써 공정비용이 저렴하며, 기판의 서브 소스 접촉 패드 및 서브 드레인 접촉 패드가 엑티브 영역에 형성되므로 AlGaN HEMT소자에서 발생한 열을 빠르게 방출하고, 기판에 비아홀을 형성하고 전도성 금속으로 비아 홀을 충전함으로써 AlGaN HEMT소자에서 발생한 열을 효율적으로 방출한다는 효과가 있다.

Description

질화물계 화합물 전력반도체 장치 및 그 제조 방법{Wafer level packaged GaN power device and the manufacturing method thereof}
본 발명은 질화물계 화합물 전력반도체 장치 및 그 제조 방법에 관한 것으로서, 더욱 상세하게는 질화물계 화합물 전력반도체에 사용되는 능동 소자에 열 방출 효율을 높이기 위하여 플립 칩 본딩을 할 수 있는 형태의 칩 패드를 형성하고, 능동 소자 중 가장 많은 열이 발생하는 부위인 게이트에 인접한 드레인에서 발생하는 열을 효율적으로 방출할 수 있는 구조를 형성한 질화물계 화합물 전력반도체 장치 및 그 제조 방법에 관한 것이다.
AlGaN/GaN HEMT(High Electron Mobility Transistor; 고전자 이동도 트랜지스터) 소자는 고출력이 요구되는 분야에 많이 사용되는 전력 반도체 소자로 와이어 본딩(wire bonding)이나 플립 칩(flip-chip) 방식으로 본딩하고 있다. 전력반도체 소자로서 GaN(질화갈륨) HEMT 소자는 출력이 수 W에서 100W 또는 그 이상으로 높기 때문에 열이 많이 발생하므로 열 방출이 잘 되어야 하며, RF HEMT인 경우에는 기생 인덕턴스(parasitic inductance)가 작아야 한다.
따라서, 고출력 RF HEMT 소자는 열 방출 특성이 좋고 기생 인덕턴스가 작은 장점이 있는 플립 칩 본딩을 하는 것이 좋으며, 소자 설계 시 열이 잘 방출될 수 있는 구조로 설계되어야 한다. 또한 모듈 제작 시 HEMT 소자가 실장될 기판은 열 방출이 잘 되는 재질 및 구조의 기판으로 설계 제작되어야 한다.
그런데, HEMT 소자의 소스, 드레인, 게이트가 형성되는 엑티브(active) 영역의 크기는 20㎛ 정도로 작기 때문에 엑티브 영역을 범프로 본딩하기 위해서는 기판에 형성되는 범프의 크기는 20㎛ 이하로 형성되어야 하며, 마찬가지로 비아(via)도 20㎛ 이하로 형성되어야 하는데 LTCC 기판에서 비아를 20㎛ 정도로 형성할 수는 있지만 내경 20 ㎛의 비아 홀에 금속 충전(metal fill) 하기는 어렵다. 따라서 본 발명에서는 이러한 문제를 해결하는 비아 형성 방법을 제공한다.
본 발명은 상기의 문제점을 해결하기 위해 창안된 것으로서, 능동 소자에서 발생하는 열이 잘 방출될 수 있는 구조의 접촉 패드를 가지는 GaN계 화합물 전력반도체 장치 및 그 제조 방법을 제공함에 그 목적이 있다.
본 발명의 다른 목적은 본 발명의 목적은 능동 소자에서 발생하는 열이 잘 방출될 수 있도록 능동 소자가 실장될 기판의 패드 위치 및 구조를 형성하는 GaN계 화합물 전력반도체 장치 및 그 제조 방법을 제공하는 데 있다.
본 발명의 목적은 기판에 형성되는 범프를 웨이퍼레벨로 형성함에 있어 능동 소자의 소스, 드레인에 직접적으로 플립칩 본딩되며, 소스 범프를 통하여 열이 잘 방열되도록 기판에 서멀 비아(thermal via)를 형성하는 방법을 제공함에 있다.
이를 위하여, 본 발명의 제1 측면에 따르면, 본 발명에 따른 질화 갈륨계 화합물 전력반도체 장치는 웨이퍼 상에서 성장하여 형성된 질화 갈륨계 화합물 소자; 상기 질화 갈륨계 화합물 소자에 소스, 드레인 및 게이트를 포함하는 접촉 패드; 상기 질화 갈륨계 화합물 소자가 플립칩 본딩되는 모듈 기판; 상기 모듈 기판상에 형성되는 본딩 패드; 및 상기 접촉 패드와 상기 본딩 패드가 플립칩 본딩될 수 있도록 상기 모듈 기판의 상기 본딩 패드에 형성되는 범프를 포함하는 것을 특징으로 한다.
상기 본딩 패드는 상기 접촉 패드와 상하 대칭 또는 좌우 대칭 구조로 배치되는 것을 특징으로 한다.
상기 소스에는 서브 소스 접촉 패드를 더 형성하고, 상기 드레인에는 서브 드레인 접촉 패드를 형성하는 것을 특징으로 한다.
상기 모듈 기판은 상기 서브 소스 접촉 패드에 대응되는 서브 소스 접촉 본딩 패드와, 상기 서브 드레인 접촉 패드에 대응되는 서브 드레인 접촉 본딩 패드를 더 포함하는 것을 특징으로 한다.
상기 범프는 상기 질화 갈륨계 화합물 소자의 공정 온도보다 낮은 온도에서 용융되는 것을 특징으로 한다.
상기 모듈 기판은, 지그재그(jig jag) 방식으로 형성된 서멀 비아를 포함하고, 상기 서멀 비아의 크기는 소스 가로 길이(a), 드레인 가로 길이(b) 및 소스 가로 길이(c)를 합한 길이(a+b+c)로 같거나 작은 크기로 하는 것을 특징으로 한다.
상기 모듈 기판은 배면에 금속을 형성하여, 상기 서멀 비아를 통한 열이 하우징을 통해 방열되도록 하는 것을 특징으로 한다.
본 발명의 제2 측면에 따르면, 본 발명에 따른 질화 갈륨계 화합물 전력반도체 장치의 제조 방법은 웨이퍼 상에서 질화 갈륨계 화합물을 성장시켜 소자층을 형성하는 질화 갈륨계 화합물 소자 형성 단계; 상기 질화 갈륨계 화합물 소자에 소스, 드레인 및 게이트를 포함하는 접촉 패드를 형성하는 접촉 패드 형성 단계; 상기 접촉 패드와 대응되는 위치의 모듈 기판 기판상에 본딩 패드를 형성하는 본딩 패드 형성 단계; 및 상기 본딩 패드에 범프를 형성하고, 상기 형성된 범프에 의해 상기 접촉 패드와 상기 본딩 패드를 본딩하는 플립칩 본딩 단계를 포함하는 것을 특징으로 한다.
상기 본딩 패드 형성 단계에서, 상기 본딩 패드는 상기 접촉 패드와 상하 대칭 또는 좌우 대칭 구조로 배치되는 것을 특징으로 한다.
상기 접촉 패드 형성 단계는, 상기 소스, 드레인, 게이트를 형성한 후, 상기 소스에 서브 소스 접촉 패드를 형성하고, 상기 드레인에 서브 드레인 접촉 패드를 형성하는 것을 특징으로 한다.
상기 본딩 패드 형성 단계는 상기 서브 소스 접촉 패드에 대응되는 위치에 서브 소스 접촉 본딩 패드를 상기 서브 드레인 접촉 패드에 대응되는 위치에 서브 드레인 접촉 본딩 패드를 형성하는 것을 특징으로 한다.
상기 플립칩 본딩 단계는, 상기 질화 갈륨계 화합물 소자의 공정 온도보다 낮은 온도에서 상기 범프를 용융시키는 것을 특징으로 한다.
상기 본딩 패드 형성 단계 이후 상기 플립칩 본딩 단계 이전, 상기 모듈 기판에 지그재그(jig jag)방식으로 서멀 비아(thermal via)를 형성하는 서멀 비아 형성 단계를 더 포함하고, 상기 서멀 비아의 크기는 소스 가로 길이(a), 드레인 가로 길이(b) 및 소스 가로 길이(c)를 합한 길이(a+b+c)로 형성하는 것을 특징으로 한다.
상기 서멀 비아 형성 단계에서, 상기 모듈 기판의 배면에 금속을 형성하여, 상기 서멀 비아를 통한 열이 하우징을 통해 방열되도록 하는 것을 특징으로 한다.
본 발명에 따르면, 범프를 기판에 전면공정(wafer level)으로 형성함으로써 공정비용이 저렴하며, AlGaN HEMT소자에 범프를 형성하는 것에 비하여 본딩 위험성이 적다는 효과가 있다.
또한, 본 발명에 따르면, 기판에 비아홀을 형성하고 전도성 금속으로 비아 홀을 충전함으로써 AlGaN HEMT소자에서 발생한 열을 효율적으로 방출한다는 효과가 있다.
또한, 본 발명에 따르면, 기판의 서브 소스 접촉 패드 및 서브 드레인 접촉 패드가 엑티브 영역에 형성되므로 AlGaN HEMT소자에서 발생한 열을 빠르게 방출한다는 효과가 있다.
도 1은 본 발명의 실시예에 따른 AlGaN/GaN HEMT 소자가 모듈 기판 위에 플립 칩 본딩된 것을 도시한 구성도이다.
도 2는 본 발명의 실시예에 따른 AlGaN/GaN HEMT 소자의 본딩 패드를 도시한 구성도이다.
도 3은 본 발명의 실시예에 따른 플립칩 본딩을 하기 위한 모듈 기판의 본딩 패드를 도시한 구성도이다.
도 4는 본 발명의 실시예에 따른 모듈 기판의 서멀 비아(thermal via) 및 배면 메탈(backside metal)이 형성된 것을 도시한 구성도이다.
본 발명은 GaN계 화합물 전력반도체 장치 및 그 제조 방법에 관한 것으로 전력반도체에 사용되는 능동 소자에는 열 방출 효율을 높이기 위하여 플립 칩 본딩을 할 수 있는 형태의 칩 패드를 형성한다. 이때, 본 발명의 실시예에 따라 능동 소자 중 가장 많은 열이 발생하는 부위인 게이트에 인접한 드레인에서 발생하는 열을 효율적으로 방출할 수 있는 구조를 형성한다.
따라서, 본 발명에서는 능동 소자가 실장될 모듈 기판에 상기 능동 소자가 플립칩 본딩이 될 수 있도록 본딩 패드를 형성한다. 또한, 상기 모듈기판의 본딩 패드에 범프를 형성하여 플립 칩 본딩을 구현한다. 이때, 범프는 웨이퍼레벨로 형성하게 된다.
아울러, 본 발명의 실시예에 따라 능동 소자에서 발생하는 열이 기판을 통하여 잘 방출되도록 기판에 서멀 비아(thermal via)를 형성한다.
한편, 본 발명의 실시예에 따라 상기 능동 소자의 소스 접촉 패드는 접지 안정성 및 열방출을 위하여 드레인 접촉 패드, 게이트 패드를 제외한 능동 소자 가장 자리에 복수의 여러 개의 서멀 패드(thermal pad)를 형성할 수 있다.
본 발명의 실시예에 따라 드레인 접촉 패드는 여러 개의 드레인 접촉(contact) 부위를 묶어 하나의 드레인 접촉 패드로 할 수 있지만, 각각의 드레인 접촉 부위 마다 서브 접촉 패드(즉, 서브 드레인 접촉 패드)를 가지며 각각의 드레인을 서로 연결하여 하나의 드레인 접촉 패드로 묶는 접촉 패드(드레인 접촉 패드)로 형성될 수 있다.
한편, 상기 특징을 구현할 수 있는 본 발명의 실시 예에 따른 능동 소자는 플립 칩 본딩하기 위해서는 접촉 패드의 패시베이션(passivation)이 오픈되어야 한다. 또한, 본 발명의 실시예에 따라서 능동 소자에서 발생하는 열이 기판을 통하여 효과적으로 방출되는 기판 재질이어야 한다.
아울러, 본 발명의 실시 예에 따라서, 능동 소자에서 발생하는 열이 기판을 통하여 잘 방출되도록 기판에 서멀 비아(thermal via)를 형성하고, 프린팅 공정을 이용하여 비아(via)를 메탈로 채운다(filling).
최종적으로, 본 발명의 실시 예에 따라 기판 전면(앞면)에는 능동 소자가 실장되고, 기판 배면(뒷면)은 Au와 같은 금속을 얇게 증착하여 모듈 면에 직접 접촉되어 열이 잘 방출되도록 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시 예를 상세하게 설명한다. 본 발명의 구성 및 그에 따른 작용 효과는 이하의 상세한 설명을 통해 명확하게 이해될 것이다. 본 발명의 상세한 설명에 앞서, 동일한 구성요소에 대해서는 다른 도면 상에 표시되더라도 가능한 동일한 부호로 표시하며, 공지된 구성에 대해서는 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 구체적인 설명은 생략하기로 함에 유의한다.
도 1은 본 발명의 실시예에 따른 AlGaN/GaN HEMT 소자가 모듈 기판 위에 플립 칩 본딩된 것을 도시한 구성도이다.
도 1을 참조하면, 본 발명의 실시예에 따른 AlGaN/GaN HEMT 소자(10)는 웨이퍼(14) 위에 성장된 AlGaN/GaN 층(13)을 포함한다. 웨이퍼(14)는 실리콘카바이드(SiC), 사파이어(saphire), 실리콘(Si) 등으로 형성된다.
상기 AlGaN/GaN 층(13) 위에 접촉 패드(11, 12)가 형성된다. 소스 또는 드레인 접촉 패드(11)는 소스, 드레인의 오믹(ohmic) 접촉(contact)에 신호선을 연결하고, 게이트 접촉 패드(12)는 게이트 오믹(ohmic) 접촉에 신호선을 연결한다.
한편, 모듈화를 위한 기판(20)은 알루미나(Al2O3) 또는 AlN 등으로 형성되며, 기판(20)의 윗면에는 신호선(21), 범프(23) 및 본딩 패드(24)가 형성된다. 범프(23)를 통하여 AlGaN/GaN HEMT 소자(10)가 기판(20) 상에 실장된다.
범프(23)는 플립 칩 본딩을 위해서 접촉 패드(11) 및 기판(20)의 본딩 패드(24)를 형성하는 금속재료와 유사한 성분의 금속재료를 사용하는 것이 바람직하다.
또한 AlGaN/GaN HEMT 소자(10)가 플립되어 기판(20)에 본딩되기 위해서는 HEMT 소자(10)와 기판(20)은 범프(23)가 용융되는 온도까지 각각 가열되어야 하므로, 이 가열에 의해 AlGaN/GaN HEMT 소자(10)가 손상을 받지 않도록 하기 위해, 범프(23)의 녹는점은 AlGaN/GaN HEMT 소자(10)의 공정 온도보다 낮은 물질이어야 한다.
도 2는 본 발명의 실시예에 따른 AlGaN/GaN HEMT 소자를 도시한 구성도이다.
도 2의 HEMT 소자(10)에서 소스(31), 드레인(41), 게이트(51)가 형성되는 지역은 엑티브 영역(60)으로 표기하고, 소스(31)의 소스 접촉 패드(30)는 S로 표기하고, 드레인(41)의 드레인 접촉 패드(40)는 D로 표기하며, 게이트(51)의 게이트 접촉 패드(50)는 G로 표기한다.
HEMT 소자(10)가 기판(20)에 실장될 때 HEMT 소자(10)의 소스(31), 드레인(41), 게이트(51)의 각각의 접촉 패드(30, 40, 50)는 기판(20)의 소스, 드레인, 게이트 접촉 본딩 패드(90, 70, 80)와 본딩되는데 상하 대칭 또는 좌우 대칭 구조로 본딩된다. 따라서, HEMT 소자(10)의 소스 접촉 패드(30), 드레인 접촉 패드(40), 게이트 접촉 패드(50)는 기판(20)의 소스 접촉 본딩 패드(90), 드레인 접촉 본딩 패드(70), 게이트 접촉 본딩 패드(80)와 대칭 구조가 되도록 설계되어야 한다.
또한, 본 발명의 실시예에 따라 HEMT 소자(10)를 플립 칩 본딩하기 위하여 패시베이션(passivation) 된 HEMT 소자의 본딩 패드 오픈(open) 시 소스 접촉 패드 (30), 드레인의 접촉 패드(40), 게이트의 접촉 패드(50) 외에 엑티브 영역(60)의 소스(31), 드레인(41)에 서브(sub) 소스 접촉 패드(32) 및 서브 드레인 접촉 패드(42)를 오픈한다.
상기 서브 소스 접촉 패드(32) 및 서브 드레인 접촉 패드(42)의 모양과 크기는 각각 대응되는 기판의 서브 소스 접촉 본딩 패드(91) 및 서브 드레인 접촉 본딩 패드(71)에 형성될 범프의 모양 및 크기에 준하여 소스(31)와 드레인(41)의 크기보다 작게 오픈 하여야 한다.
도 3은 본 발명의 실시예에 따른 HEMT 소자를 플립 칩 본딩을 하기 위한 모듈 기판 및 범프를 도시한 구성도이다.
도 3에서 모듈 기판(20)의 소스 접촉 본딩 패드(90), 드레인 접촉 본딩 패드 (70), 게이트 접촉 본딩 패드(80)는 HEMT 소자(10)의 소스 접촉 패드(30), 드레인 접촉 패드(40), 게이트 접촉 패드(50)와 상하대칭 구조로 되어 있다.
기판(20)의 서브 소스 접촉 본딩 패드(91) 및 서브 드레인 접촉 본딩 패드(71)는 HEMT 소자(10)의 서브 소스 접촉 패드(32) 및 서브 드레인 접촉 패드(42)의 모양 및 크기에 각각 대응되게 형성된다. 이때, 플칩 칩 본딩을 위해서 형성될 범프(23)는 HEMT 소자의 패드(11)와 기판의 패드(21)를 형성하는 금속재료와 유사한 성분의 금속재료를 사용한다.
일반적으로 AlGaN/GaN HEMT 소자(10)에서 엑티브 영역(60)의 소스(31), 드레인(41) 오믹(ohmic) 접촉 금속(metal)은 Au를 포함하고 있고 소스 접촉 패드(30), 드레인 접촉 패드(40), 게이트 접촉 패드(50)도 Au를 포함하고 있으므로, 기판(20)의 소스 접촉 본딩 패드(90), 드레인 접촉 본딩 패드(70), 게이트 접촉 본딩 패드(80)와 서브 소스 접촉 본딩 패드(91) 및 서브 드레인 접촉 본딩 패드(71)는 Au를 포함하는 것이 바람직하다.
또한 HEMT 소자(10) 공정 온도가 300℃ 정도이므로 본딩 시 HEMT 소자(10)의 손상을 받지 않도록 하기 위해 HEMT 소자(10) 온도인 300 ℃ 보다 낮은 250℃ 정도에서 용융되는 SnAu와 같은 물질을 전자빔 증착법(e-beam evaporation)으로 증착하여 범프(23)를 형성한다.
또 다른 실시예에 따라 기판(20)의 소스 접촉 본딩 패드(90), 드레인 접촉 본딩 패드(70), 게이트 접촉 본딩 패드(80)는 HEMT 소자(10)의 소스 접촉 패드(30), 드레인 접촉 패드(40), 게이트 접촉 패드(50)와 좌우대칭 구조로 형성될 수 있다.
도 4는 본 발명의 실시예에 따른 모듈 기판의 서멀 비아(thermal via) 및 배면 메탈(backside metal)이 형성된 것을 도시한 구성도로서, 도 4의 (a)는 평면도이고, (b)는 단면도이다.
모듈 기판(100)에서 HEMT 소자(10)의 소스 접촉 패드(30)와 본딩되는 소스 접촉 본딩 패드(140)는 그 밑면에 기판을 관통하는 관통 비아(through via)(110)가 형성되어 기판 뒷면의 배면(back side) 메탈(160)과 연결되어 있다.
HEMT 소자(10)의 소스 접촉 패드(30)와 본딩되고, HEMT 소자(10)의 드레인 (41)및 게이트(51)에 보내주는 신호는 기판 위의 트레이스(trace)(130)를 통하여 가해진다. 기판 위 본딩 패드(150)는 HEMT 소자의 서브 드레인 접촉 패드(42)와 본딩되는 기판의 서브 드레인 접촉 본딩 범프(150)를 나타낸다. 또한 기판 위 본딩 패드(140)는 HEMT 소자의 서브 소스 접촉 패드(32)와 본딩되는 기판의 서브 소스 접촉 본딩 범프(140)를 나타낸다. 기판 뒷면에는 배면(backside) 메탈(160)이 입혀져 메탈 하우징 모듈과 접촉하여 HEMT 소자(10)에서 발생된 열을 빠르게 방열하며, 소자의 접지 면을 넓게 함으로써 노이즈를 줄여준다.
기판의 서멀 비아(thermal via)(110)는 HEMT 소자의 소스(141)의 가로 길이는 20㎛ 정도로 매우 작아서 기판에 비아(via)를 형성하기도 비아를 충전하기도 어려워서, 소스 가로 길이(a)(141), 드레인 가로 길이(b)(151) 및 소스 가로 길이(c)(141)를 합한 길이(a+b+c)와 같거나 작은 크기로 비아(via) 로 형성하는데 도 3에서 보는 바와 같이 지그재그(jig jag)형식으로 형성한다.
이후 은(Ag)과 같은 열전도도가 좋은 메탈을 프린팅하여 비아(via) 홀을 채워 적층한다.
이후 기판 배면(backside) 메탈(160)은 프린팅 방법으로 5㎛ 정도 구리막을 형성한다.
또한, 기판의 서브 소스 본딩 범프(140), 서브 드레인 본딩 범프(150), 및 트레이스(130) 형성은 크롬 마스크를 이용하여 박막 공정으로 형성한다.
공정은 먼저 기판 전면에 감광막을 도포 후 마스크를 사용하여 감광막을 노광 및 현상공정을 하여 서브 소스 접촉 본딩 패드(140)를 오픈(open)한다, 이후 Ti/Ni/Au 씨드 메탈을 얇게 증착하고 Sn/Ag를 도금한 다음 리프트 오프(lift-off) 공정으로 감광막 및 Ti/Ni/Au 씨드 메탈을 제거한다.
이후, 기판 전면에 BCB를 Sn/Ag 높이만큼 도포한 후 경화시킨다. 이후 Ti/Au 씨드 메탈을 기판 전면에 증착하고, 감광막을 도포하고 노광 및 현상공정을 하여 신호선 트레이스(130) 지역을 오픈(open)하고 도금 공정으로 신호선 트레이스 (130)를 형성하고 감광막을 제거한다.
이후, 감광성 BCB를 기판 전면에 도포한 후 감광막을 도포하고, 노광 및 현상공정을 하여 서브 드레인 접촉 본딩 지역(150), 서브 소스 접촉 본딩 지역(140)을 open 하고 Sn/Ag를 도금하여 서브 드레인 접촉 본딩 범프(150), 서브 소스 접촉 본딩 범프(140)를 형성한다. 이후 감광막을 제거하고 Ti/Au 씨드 메탈을 제거한다.
이상의 설명은 본 발명을 예시적으로 설명한 것에 불과하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술적 사상에서 벗어나지 않는 범위에서 다양한 변형이 가능할 것이다. 따라서 본 발명의 명세서에 개시된 실시 예들은 본 발명을 한정하는 것이 아니다. 본 발명의 범위는 아래의 특허청구범위에 의해 해석되어야 하며, 그와 균등한 범위 내에 있는 모든 기술도 본 발명의 범위에 포함되는 것으로 해석해야 할 것이다.
10 : HEMT 소자 11 : 접촉 패드
12 : 게이트 접촉 패드 13 : AlGaN/GaN 층
14 : 웨이퍼 20 : 기판
21 : 신호선 22 : 기판 화합물
23 : 범프 24 : 본딩 패드
30 : 소스 접촉 패드 31 : 소스
32 : 서브 소스 접촉 패드 40 : 드레인 접촉 패드
41 : 드레인 42 : 서브 드레인 접촉 패드
50 : 게이트 접촉 패드 51 : 게이트
60 : 엑티브 영역 70 : 드레인 접촉 본딩 패드
71 : 서브 드레인 접촉 본딩 패드 80 : 게이트 접촉 본딩 패드
90 : 소스 접촉 본딩 패드 91 : 서브 소스 접촉 본딩 패드
100 : 모듈 기판 110 : 서멀 비아
120 : BCB 130 : 트레이스
140 : 소스 접촉 본딩 범프 141 : 소스 가로
150 : 서브 드레인 접촉 본딩 범프 151 : 드레인 가로
160 : 배면 메탈

Claims (14)

  1. 웨이퍼 상에서 성장하여 형성된 질화 갈륨계 화합물 소자;
    상기 질화 갈륨계 화합물 소자에 소스들, 드레인들 및 게이트들을 포함하는 접촉 패드;
    상기 질화 갈륨계 화합물 소자가 플립칩 본딩되는 모듈 기판;
    상기 모듈 기판상에 형성되는 본딩 패드; 및
    상기 접촉 패드와 상기 본딩 패드가 플립칩 본딩될 수 있도록 상기 모듈 기판의 본딩 패드에 형성되는 범프를 포함하고,
    상기 모듈 기판은, 지그재그(jig jag) 방식으로 배열된 서멀 비아(thermal via)들을 포함하고,
    상기 서멀 비아들 각각은 상기 소스들 중 적어도 일부 및 상기 드레인들 중 적어도 일부를 가로지르는 질화 갈륨계 화합물 전력반도체 장치.
  2. 제1항에 있어서, 상기 본딩 패드는 상기 접촉 패드와 상하 대칭 또는 좌우 대칭 구조로 배치되는 것을 특징으로 하는 질화 갈륨계 화합물 전력반도체 장치.
  3. 제1항에 있어서, 상기 소스들 각각에는 서브 소스 접촉 패드를 더 형성하고, 상기 드레인들 각각에는 서브 드레인 접촉 패드를 더 형성하는 것을 특징으로 하는 질화 갈륨계 화합물 전력반도체 장치.
  4. 제3항에 있어서, 상기 모듈 기판은 상기 서브 소스 접촉 패드에 대응되는 서브 소스 접촉 본딩 패드와, 상기 서브 드레인 접촉 패드에 대응되는 서브 드레인 접촉 본딩 패드를 더 포함하는 것을 특징으로 하는 질화 갈륨계 화합물 전력반도체 장치.
  5. 제1항에 있어서, 상기 범프는 상기 질화 갈륨계 화합물 소자의 공정 온도보다 낮은 온도에서 용융되는 것을 특징으로 하는 질화 갈륨계 화합물 전력반도체 장치.
  6. 제1항에 있어서, 상기 서멀 비아들 각각의 크기는 상기 소스들 중 첫번째 소스 가로 길이(a), 상기 드레인들 중 첫번째 드레인 가로 길이(b) 및 상기 소스들 중 두번째 소스 가로 길이(c)를 합한 길이(a+b+c)와 같거나 작은 크기로 하는 것을 특징으로 하는 질화 갈륨계 화합물 전력반도체 장치.
  7. 제6항에 있어서, 상기 모듈 기판은 배면에 금속을 형성하여, 상기 서멀 비아들을 통한 열이 하우징을 통해 방열되도록 하는 것을 특징으로 하는 질화 갈륨계 화합물 전력반도체 장치.
  8. 웨이퍼 상에서 질화 갈륨계 화합물을 성장시켜 소자층을 형성하는 질화 갈륨계 화합물 소자 형성 단계;
    상기 질화 갈륨계 화합물 소자에 소스들, 드레인들 및 게이트들을 포함하는 접촉 패드를 형성하는 접촉 패드 형성 단계;
    상기 접촉 패드와 대응되는 위치의 모듈 기판 상에 본딩 패드를 형성하는 본딩 패드 형성 단계;
    상기 모듈 기판에 지그재그(jig jag) 방식으로 서멀 비아(thermalvia)들이 배열되는 서멀 비아 형성 단계; 및
    상기 본딩 패드에 범프를 형성하고, 상기 형성된 범프에 의해 상기 접촉 패드와 상기 본딩 패드를 본딩하는 플립칩 본딩 단계를 포함하고,
    상기 서멀 비아들 각각은 상기 소스들 중 적어도 일부 및 상기 드레인들 중 적어도 일부를 가로지르는 질화 갈륨계 화합물 전력반도체 장치의 제조 방법.
  9. 제8항에 있어서, 상기 본딩 패드 형성 단계에서, 상기 본딩 패드는 상기 접촉 패드와 상하 대칭 또는 좌우 대칭 구조로 배치되는 것을 특징으로 하는 질화 갈륨계 화합물 전력반도체 장치의 제조 방법.
  10. 제8항에 있어서, 상기 접촉 패드 형성 단계는, 상기 소스들, 상기 드레인들, 상기 게이트들을 형성한 후, 상기 소스들 각각에 서브 소스 접촉 패드를 형성하고, 상기 드레인들 각각에 서브 드레인 접촉 패드를 형성하는 것을 특징으로 하는 질화 갈륨계 화합물 전력반도체 장치의 제조 방법.
  11. 제10항에 있어서, 상기 본딩 패드 형성 단계는 상기 서브 소스 접촉 패드에 대응되는 위치에 서브 소스 접촉 본딩 패드를 상기 서브 드레인 접촉 패드에 대응되는 위치에 서브 드레인 접촉 본딩 패드를 형성하는 것을 특징으로 하는 질화 갈륨계 화합물 전력반도체 장치의 제조 방법.
  12. 제8항에 있어서, 상기 플립칩 본딩 단계는, 상기 질화 갈륨계 화합물 소자의 공정 온도보다 낮은 온도에서 상기 범프를 용융시키는 것을 특징으로 하는 질화 갈륨계 화합물 전력반도체 장치의 제조 방법.
  13. 제11항에 있어서, 상기 서멀 비아들 각각의 크기는 상기 소스들 중 첫번째 소스 가로 길이(a), 상기 드레인들 중 첫번째 드레인 가로 길이(b) 및 상기 소스들 중 두번째 소스 가로 길이(c)를 합한 길이(a+b+c)로 형성하는 것을 특징으로 하는 질화 갈륨계 화합물 전력반도체 장치의 제조 방법.
  14. 제13항에 있어서, 상기 서멀 비아 형성 단계에서, 상기 모듈 기판의 배면에 금속을 형성하여, 상기 서멀 비아를 통한 열이 하우징을 통해 방열되도록 하는 것을 특징으로 하는 질화 갈륨계 화합물 전력반도체 장치의 제조 방법.
KR1020120047360A 2012-05-04 2012-05-04 질화물계 화합물 전력반도체 장치 및 그 제조 방법 KR101928814B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120047360A KR101928814B1 (ko) 2012-05-04 2012-05-04 질화물계 화합물 전력반도체 장치 및 그 제조 방법
US13/867,328 US9012920B2 (en) 2012-05-04 2013-04-22 Wafer level packaged GaN power semiconductor device and the manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120047360A KR101928814B1 (ko) 2012-05-04 2012-05-04 질화물계 화합물 전력반도체 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20130126840A KR20130126840A (ko) 2013-11-21
KR101928814B1 true KR101928814B1 (ko) 2018-12-14

Family

ID=49511862

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120047360A KR101928814B1 (ko) 2012-05-04 2012-05-04 질화물계 화합물 전력반도체 장치 및 그 제조 방법

Country Status (2)

Country Link
US (1) US9012920B2 (ko)
KR (1) KR101928814B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013161138A1 (ja) * 2012-04-26 2013-10-31 パナソニック株式会社 半導体装置および電力変換装置
CN103633046B (zh) * 2013-12-13 2017-03-15 苏州能讯高能半导体有限公司 半导体器件及其制造方法
KR102246076B1 (ko) 2015-11-17 2021-05-03 한국전자통신연구원 반도체 패키지의 제조 방법
US10134658B2 (en) 2016-08-10 2018-11-20 Macom Technology Solutions Holdings, Inc. High power transistors
CN106601807A (zh) * 2016-12-12 2017-04-26 西安电子科技大学 基于倒装芯片的AlGaN/GaN高电子迁移率晶体管器件及制作方法
US20230386978A1 (en) * 2020-10-20 2023-11-30 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device and semiconductor component including the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100230722A1 (en) * 2009-03-10 2010-09-16 Liann-Be Chang High electron mobility field effect transistor (hemt) device
JP2010245350A (ja) * 2009-04-07 2010-10-28 Toshiba Corp 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1319252B1 (en) * 2000-09-21 2012-02-15 Cambridge Semiconductor Limited Semiconductor device and method of forming a semiconductor device
US6825559B2 (en) * 2003-01-02 2004-11-30 Cree, Inc. Group III nitride based flip-chip intergrated circuit and method for fabricating
KR100568269B1 (ko) 2003-06-23 2006-04-05 삼성전기주식회사 플립-칩 본딩용 질화갈륨계 발광 다이오드 및 그 제조방법
KR100604465B1 (ko) * 2004-07-19 2006-07-25 김성진 질화물계 반도체 전계효과 트랜지스터 및 그 제조 방법
JP4650224B2 (ja) * 2004-11-19 2011-03-16 日亜化学工業株式会社 電界効果トランジスタ
US7365273B2 (en) 2004-12-03 2008-04-29 Delphi Technologies, Inc. Thermal management of surface-mount circuit devices
US8026596B2 (en) * 2007-08-15 2011-09-27 International Rectifier Corporation Thermal designs of packaged gallium nitride material devices and methods of packaging

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100230722A1 (en) * 2009-03-10 2010-09-16 Liann-Be Chang High electron mobility field effect transistor (hemt) device
JP2010245350A (ja) * 2009-04-07 2010-10-28 Toshiba Corp 半導体装置

Also Published As

Publication number Publication date
KR20130126840A (ko) 2013-11-21
US20130292689A1 (en) 2013-11-07
US9012920B2 (en) 2015-04-21

Similar Documents

Publication Publication Date Title
US8691627B2 (en) Wafer level packaged GaN power device and manufacturing method thereof
KR101928814B1 (ko) 질화물계 화합물 전력반도체 장치 및 그 제조 방법
US10312358B2 (en) High electron mobility transistors with improved heat dissipation
TWI517383B (zh) 在背側通孔中直接生長鑽石用於ＧａＮ高電子遷移率電晶體裝置
US7442635B2 (en) Method for producing a semiconductor device and resulting device
TWI476842B (zh) 用於半導體裝置封裝的導電夾片
TWI629808B (zh) 在金屬化層之下具有應力緩衝層的發光二極體
US20120001200A1 (en) Semiconductor device and manufacturing method thereof
JP2011187941A (ja) ウエハレベルパッケージの製造方法
KR20230061545A (ko) Rf 트랜지스터 증폭기 패키지
US11380601B2 (en) Semiconductor device and method for manufacturing semiconductor device
KR20180035113A (ko) 전자 장치, 전자 장치의 제조 방법 및 전자 기기
US20200343156A1 (en) Heat dissipation structure for semiconductor device, method of manufacturing the same, and amplifier
JP5280611B2 (ja) 半導体デバイスの製造方法、および得られるデバイス
TWI814831B (zh) 半導體裝置及其製造方法
KR101719670B1 (ko) ＧａＮ계 화합물 전력반도체 장치 및 그 제조 방법
US20210183799A1 (en) Ultra-thin multichip power devices
US20120068218A1 (en) Thermally efficient packaging for a photonic device
JP6701916B2 (ja) 半導体装置及び半導体装置の製造方法
US10453769B2 (en) Thermal management structure with integrated heat sink
CN116960160A (zh) 半导体元件及其形成方法
KR101208674B1 (ko) 고 전자 이동도 트랜지스터 및 그 제조 방법
US20130256841A1 (en) Via plugs
CN112385033A (zh) 半导体装置
JP6238225B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right