KR20230061545A - Rf 트랜지스터 증폭기 패키지 - Google Patents

Rf 트랜지스터 증폭기 패키지 Download PDF

Info

Publication number
KR20230061545A
KR20230061545A KR1020237011858A KR20237011858A KR20230061545A KR 20230061545 A KR20230061545 A KR 20230061545A KR 1020237011858 A KR1020237011858 A KR 1020237011858A KR 20237011858 A KR20237011858 A KR 20237011858A KR 20230061545 A KR20230061545 A KR 20230061545A
Authority
KR
South Korea
Prior art keywords
transistor amplifier
transistor
package
spacer
die
Prior art date
Application number
KR1020237011858A
Other languages
English (en)
Inventor
바심 누리
마빈 마벨
스콧 셰퍼드
광모 크리스 임
알렉산더 콤포쉬
치안리 무
Original Assignee
울프스피드, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 울프스피드, 인크. filed Critical 울프스피드, 인크.
Publication of KR20230061545A publication Critical patent/KR20230061545A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92225—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10344—Aluminium gallium nitride [AlGaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10346—Indium gallium nitride [InGaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Amplifiers (AREA)

Abstract

RF 트랜지스터 증폭기로서, 반도체 층 구조물을 갖는 RF 트랜지스터 증폭기 다이, 제1 및 제2 대향 측들을 갖는 상호연결 구조물 - 상호연결 구조물의 제1 측은 상호연결 구조물과 RF 트랜지스터 증폭기 다이가 적층된 배열로 있도록 RF 트랜지스터 증폭기 다이의 표면에 인접함 - , 및 상호연결 구조물의 제1 측 및/또는 제2 측에 있는 하나 이상의 회로 요소를 포함하는, RF 트랜지스터 증폭기.

Description

RF 트랜지스터 증폭기 패키지
관련 출원에 대한 교차 참조
본 출원은 2020년 9월 11일자로 출원된 미국 특허 출원 제17/018,721호에 대한 우선권을 주장하며, 그 전체 내용은 본 명세서에 참조로 포함된다.
분야
본 발명은 마이크로전자 디바이스들에 관한 것으로, 더 구체적으로는, 고전력, 고주파수 트랜지스터 증폭기들에 관한 것이다.
R-대역(0.5-1GHz), S-대역(3GHz), X-대역(10GHz), Ku-대역(12-18GHz), K-대역(18-27GHz), Ka-대역(27-40GHz) 및 V-대역(40-75GHz)과 같은 고주파수에서 동작하면서 고전력 처리 능력을 요구하는 전기 회로들이 더 보편화되었다. 특히, 예를 들어, 500 MHz 이상의 주파수들(마이크로파 주파수들을 포함함)에서 RF 신호들을 증폭하기 위해 사용되는 무선 주파수(radio frequency)("RF") 트랜지스터 증폭기들에 대한 높은 요구가 현재 존재한다. 이러한 RF 트랜지스터 증폭기들은 높은 신뢰성, 양호한 선형성을 나타내고 높은 출력 전력 레벨들을 처리할 필요가 있을 수 있다.
대부분의 RF 트랜지스터 증폭기들은 실리콘 탄화물(silicon carbide)("SiC") 및 III족 질화물(Group III nitride) 재료들과 같은 실리콘 또는 넓은 밴드갭 반도체 재료들로 구현된다. 본 명세서에서 사용되는 바와 같이, "III족 질화물"이라는 용어는, 질소와 주기율표의 III족 원소들, 보통 알루미늄(Al), 갈륨(Ga) 및/또는 인듐(In) 사이에서 형성된 반도체성 화합물을 지칭한다. 이 용어는 또한 AlGaN 및 AlInGaN과 같은 삼원 및 사원 화합물들을 지칭한다. 이러한 화합물들은 1몰(mole)의 질소가 총 1몰의 3족 원소들과 결합되는 실험식들을 갖는다.
실리콘계 RF 트랜지스터 증폭기들은 전형적으로 측방향 확산 금속 산화물 반도체(laterally diffused metal oxide semiconductor)("LDMOS") 트랜지스터들을 사용하여 구현된다. 실리콘 LDMOS RF 트랜지스터 증폭기들은 높은 레벨들의 선형성을 나타낼 수 있고 제조 비용이 상대적으로 저렴할 수 있다. III족 질화물계 RF 트랜지스터 증폭기들(Group III nitride-based RF transistor amplifiers)은 전형적으로 고전자 이동도 트랜지스터들(High Electron Mobility Transistors)("HEMT")로서 구현되고, LDMOS RF 트랜지스터 증폭기들이 고유한 성능 제한들을 가질 수 있는 고전력 및/또는 고주파수 동작을 요구하는 응용들에서 주로 사용된다.
RF 트랜지스터 증폭기들은 하나 이상의 증폭 스테이지를 포함할 수 있고, 각각의 스테이지는 전형적으로 트랜지스터 증폭기로서 구현된다. 출력 전력 및 전류 처리 능력들을 증가시키기 위해, RF 트랜지스터 증폭기들은 전형적으로 많은 수의 개별 "단위 셀" 트랜지스터들이 전기적으로 병렬로 배열되는 "단위 셀" 구성으로 구현된다. RF 트랜지스터 증폭기는 단일 집적 회로 칩 또는 "다이 "로서 구현될 수 있거나, 복수의 다이를 포함할 수 있다. 다수의 RF 트랜지스터 증폭기 다이들이 사용될 때, 이들은 직렬로 및/또는 병렬로 연결될 수 있다.
RF 트랜지스터 증폭기들은 종종 (1) RF 트랜지스터 증폭기 다이와 그에 연결된 송신 라인들 사이의 (증폭기의 기본 동작 주파수에서의 RF 신호들에 대한) 임피던스 정합을 개선하도록 설계된 임피던스 정합 회로들, 및 (2) 2차 및 3차 고조파들과 같은, 디바이스 동작 동안 생성될 수 있는 고조파들을 적어도 부분적으로 종단하도록 설계된 고조파 종단 회로들과 같은, 정합 회로들을 포함한다. RF 트랜지스터 증폭기 다이(들)뿐만 아니라 임피던스 정합 및 고조파 종단 회로들은 패키지에 동봉(enclose)될 수 있다. RF 트랜지스터 증폭기를 입력 및 출력 RF 송신 라인들 및 바이어스 전압 소스들과 같은 외부 회로 요소들에 전기적으로 연결하기 위해 사용되는 전기 리드들이 패키지로부터 연장될 수 있다.
위에서 언급된 바와 같이, III족 질화물계 RF 트랜지스터 증폭기들은 종종 고전력 및/또는 고주파수 응용들에서 사용된다. 전형적으로, 동작 동안 III족 질화물계 RF 트랜지스터 증폭기 다이 내에서 높은 레벨들의 열이 생성된다. RF 트랜지스터 증폭기 다이가 너무 뜨거워지면, 그 성능(예를 들어, 출력 전력, 효율, 선형성, 이득 등)이 저하될 수 있고/있거나 RF 트랜지스터 증폭기 다이가 손상될 수 있다. 이와 같이, III족 질화물계 RF 트랜지스터 증폭기들은 전형적으로 열 제거를 위해 최적화될 수 있는 패키지들에 장착된다.
본 발명의 실시예들에 따르면, 개선된 연결 옵션들을 갖는 더 적은 본드 와이어들을 포함하는 개선된 반도체 패키지를 제공하는 RF 트랜지스터 증폭기들이 제공된다. 본 명세서에 설명된 일부 실시예들에 따른 RF 트랜지스터 증폭기들은 개선된 성능을 제공하면서 제조 및 조립하기에 더 저렴하고/하거나 더 용이할 수 있다.
본 발명의 일부 실시예들에 따르면, 무선 주파수("RF") 트랜지스터 증폭기는 반도체 층 구조물을 갖는 RF 트랜지스터 증폭기 다이, 제1 및 제2 대향 측들을 갖는 상호연결 구조물 - 상호연결 구조물의 제1 측은 상호연결 구조물과 RF 트랜지스터 증폭기 다이가 적층된 배열로 있도록 RF 트랜지스터 증폭기 다이의 표면에 인접함 - , 상호연결 구조물의 제1 측 및/또는 제2 측에 있는 하나 이상의 회로 요소, 및 RF 트랜지스터 증폭기 다이 및 상호연결 구조물 상의 캡슐화 재료(encapsulating material)를 포함한다.
일부 실시예들에서, 하나 이상의 회로 요소는 상호연결 구조물의 제1 측 및/또는 제2 측에 표면 실장된다.
일부 실시예들에서, RF 트랜지스터 증폭기 다이는 RF 트랜지스터 증폭기 다이의 제1 표면 상의 게이트 단자와 드레인 단자, 및 RF 트랜지스터 증폭기 다이의 제2 표면 상의 소스 단자를 추가로 포함한다.
일부 실시예들에서, RF 트랜지스터 증폭기는 RF 트랜지스터 증폭기 다이의 소스 단자 상에 있고 그에 전기적으로 연결되는 스페이서를 추가로 포함한다.
일부 실시예들에서, 캡슐화 재료도 또한 스페이서 상에 있다.
일부 실시예들에서, RF 트랜지스터 증폭기는 상호연결 구조물 상의 게이트 리드 패드(gate lead pad) 및 드레인 리드 패드(drain lead pad)를 추가로 포함한다.
일부 실시예들에서, RF 트랜지스터 증폭기는 게이트 리드 패드에 결합된 제1 관통 비아(through via) 및 드레인 리드 패드에 결합된 제2 관통 비아를 추가로 포함한다.
일부 실시예들에서, 상호연결 구조물은 인쇄 회로 보드(Printed Circuit Board, PCB)를 포함한다.
일부 실시예들에서, 하나 이상의 회로 요소는 고조파 종단 회로(harmonic terminating circuitry) 및/또는 임피던스 정합 회로(impedance matching circuitry)의 적어도 일부를 포함하는 회로를 포함한다.
일부 실시예들에서, 반도체 층 구조물은 III족 질화물을 포함한다.
일부 실시예들에서, 반도체 층 구조물은 실리콘 및/또는 실리콘 탄화물 기판을 추가로 포함한다.
일부 실시예들에서, 반도체 층 구조물은 HEMT(high electron mobility transistor) 또는 LDMOS(laterally-diffused metal-oxide semiconductor) 트랜지스터를 포함한다.
일부 실시예들에서, RF 트랜지스터 증폭기의 동작 주파수는 500 MHz 내지 75 GHz이다.
일부 실시예들에서, RF 트랜지스터 증폭기는 하나 이상의 회로 요소 상의 보조 스페이서를 추가로 포함한다.
일부 실시예들에서, 캡슐화 재료는 보조 스페이서의 표면을 노출시킨다.
일부 실시예들에서, 캡슐화 재료는 하나 이상의 회로 요소의 표면을 노출시킨다.
본 발명의 일부 실시예들에 따르면, RF 트랜지스터 증폭기 패키지는, 제1 주 표면 및 제2 주 표면을 갖는 RF 트랜지스터 증폭기 다이 - 제2 주 표면은 RF 트랜지스터 증폭기 다이의 제1 주 표면의 대향 측에 있고, RF 트랜지스터 증폭기 다이는 제1 주 표면 상의 게이트 단자와 드레인 단자, 및 제2 주 표면 상의 소스 단자를 포함함 - , RF 트랜지스터 증폭기 다이의 제1 주 표면 상의 상호연결 구조물 - 상호연결 구조물은 게이트 단자에 전기적으로 결합된 게이트 리드 패드 및 드레인 단자에 전기적으로 결합된 드레인 리드 패드를 포함함 - , RF 트랜지스터 증폭기 패키지 외부로부터 연장되고 게이트 리드 패드에 전기적으로 결합되는 입력 리드(input lead), 및 RF 트랜지스터 증폭기 패키지 외부로부터 연장되고 드레인 리드 패드에 전기적으로 결합되는 출력 리드(output lead)를 포함한다.
일부 실시예들에서, 상호연결 구조물은 RF 트랜지스터 증폭기 다이의 제1 주 표면에 인접한 제1 측 및 제1 측에 대향하는 제2 측, 및 게이트 단자와 입력 리드 사이에 및/또는 드레인 단자와 출력 리드 사이에 결합되는 하나 이상의 회로 요소를 추가로 포함한다.
일부 실시예들에서, 하나 이상의 회로 요소는 상호연결 구조물의 제1 측 및/또는 제2 측에 장착된다.
일부 실시예들에서, 입력 리드 및/또는 출력 리드는 상호연결 구조물의 제1 측 및/또는 제2 측에 결합된다.
일부 실시예들에서, RF 트랜지스터 증폭기 패키지는 하나 이상의 회로 요소 상에 있는 보조 스페이서를 추가로 포함한다.
일부 실시예들에서, RF 트랜지스터 증폭기 패키지는 RF 트랜지스터 증폭기 다이의 소스 단자 상에 있고 그에 전기적으로 연결되는 스페이서를 추가로 포함한다.
일부 실시예들에서, RF 트랜지스터 증폭기 패키지는, RF 트랜지스터 증폭기 다이의 제2 주 표면 상에, 스페이서를 사이에 두고, 캐리어 기판을 추가로 포함한다.
일부 실시예들에서, 스페이서는 캐리어 기판에 전기적으로 연결된다.
일부 실시예들에서, RF 트랜지스터 증폭기 패키지는 측벽들 및 덮개(lid)를 추가로 포함하고, 캐리어 기판, 측벽들, 및 덮개는 내부 캐비티(internal cavity)를 정의하고, RF 트랜지스터 증폭기 다이는 내부 캐비티 내에 있다.
일부 실시예들에서, RF 트랜지스터 증폭기 패키지는 상호연결 구조물 및 RF 트랜지스터 증폭기 다이 상의 오버몰드 재료(overmold material)를 추가로 포함한다.
일부 실시예들에서, 상호연결 구조물은 입력 정합 회로 및/또는 출력 정합 회로를 포함한다.
일부 실시예들에서, RF 트랜지스터 증폭기 다이는 III족 질화물계 RF 트랜지스터 증폭기 다이이다.
일부 실시예들에서, RF 트랜지스터 증폭기 다이는 HEMT(high electron mobility transistor) 또는 LDMOS(laterally-diffused metal-oxide semiconductor) 트랜지스터를 포함한다.
일부 실시예들에서, RF 트랜지스터 증폭기 패키지의 동작 주파수는 R-대역, S-대역, X-대역, Ku-대역, K-대역, Ka-대역, 및/또는 V-대역에 있다.
일부 실시예들에서, 입력 리드는 상호연결 구조물 상의 캡슐화 재료 내의 관통 비아에 의해 게이트 리드 패드에 전기적으로 결합된다.
본 발명의 일부 실시예들에 따르면, 트랜지스터 증폭기 패키지는, 제1 주 표면 및 제2 주 표면을 포함하는 III족 질화물계 증폭기 다이(group III-nitride based amplifier die) - 제2 주 표면은 증폭기 다이의 제1 주 표면의 대향 측에 있고, 증폭기 다이는 제1 주 표면 상의 게이트 단자와 드레인 단자, 및 제2 주 표면 상의 소스 단자를 포함함 - , 및 증폭기 다이의 제1 주 표면 상에 있고 게이트 단자 및 드레인 단자에 전기적으로 결합되는 상호연결 구조물을 포함하고, 상호연결 구조물은 게이트 단자와 트랜지스터 증폭기 패키지의 제1 리드 사이에 및/또는 드레인 단자와 트랜지스터 증폭기 패키지의 제2 리드 사이에 결합되는 하나 이상의 회로 요소를 포함한다. 상호연결 구조물은 제1 측 및 제2 측을 갖고, 제2 측은 상호연결 구조물의 제1 측의 대향 측에 있고, 상호연결 구조물의 제1 측은 증폭기 다이의 제1 주 표면에 인접한다.
일부 실시예들에서, 하나 이상의 회로 요소는 상호연결 구조물의 제1 측 및/또는 제2 측에 장착된다.
일부 실시예들에서, 제1 리드 및 제2 리드는 상호연결 구조물의 제1 측에 결합된다.
일부 실시예들에서, 제1 리드 및 제2 리드는 상호연결 구조물의 제2 측에 결합된다.
일부 실시예들에서, 상호연결 구조물은 상호연결 구조물의 제1 측에 제1 상호연결 패드 및 제2 상호연결 패드를 포함하고, 제1 상호연결 패드는 증폭기 다이의 게이트 단자에 전기적으로 결합되고, 제2 상호연결 패드는 증폭기 다이의 드레인 단자에 전기적으로 결합된다.
일부 실시예들에서, 하나 이상의 회로 요소는 상호연결 구조물의 제1 측 및/또는 제2 측에 장착된다.
일부 실시예들에서, 트랜지스터 증폭기 패키지는 증폭기 다이의 소스 단자 상에 있고 그에 전기적으로 연결되는 스페이서를 추가로 포함한다.
일부 실시예들에서, 트랜지스터 증폭기 패키지는 증폭기 다이, 상호연결 구조물, 및 스페이서 상의 캡슐화 재료를 추가로 포함한다.
일부 실시예들에서, 트랜지스터 증폭기 패키지는 하나 이상의 회로 요소 중 적어도 하나 상의 보조 스페이서를 추가로 포함한다.
일부 실시예들에서, 캡슐화 재료는 보조 스페이서의 표면을 노출시킨다.
일부 실시예들에서, 캡슐화 재료는 하나 이상의 회로 요소의 표면을 노출시킨다.
일부 실시예들에서, 상호연결 구조물은 게이트 리드 패드 및 드레인 리드 패드를 포함한다.
일부 실시예들에서, 트랜지스터 증폭기 패키지는, 캡슐화 재료 내의 제1 관통 비아에 의해 게이트 리드 패드에 결합된 게이트 연결 패드; 및 캡슐화 재료 내의 제2 관통 비아에 의해 드레인 리드 패드에 결합된 드레인 연결 패드를 추가로 포함한다. 제1 리드는 게이트 연결 패드에 결합되고, 제2 리드는 드레인 연결 패드에 결합된다.
일부 실시예들에서, 게이트 연결 패드, 드레인 연결 패드, 및 스페이서의 바닥 표면은 동일 평면 상에 있다.
일부 실시예들에서, 하나 이상의 회로 요소는 고조파 종단 회로(harmonic terminating circuitry) 및/또는 임피던스 정합 회로(impedance matching circuitry)의 적어도 일부를 포함하는 회로를 포함한다.
일부 실시예들에 따른 다른 디바이스들, 장치, 및/또는 방법들은 다음의 도면들 및 상세한 설명의 검토 시에 본 기술분야의 통상의 기술자에게 명백해질 것이다. 위의 실시예들의 임의의 및 모든 조합 이외에, 모든 이러한 추가적인 실시예들은 본 설명 내에 포함되고, 본 발명의 범위 내에 있고, 첨부된 청구항들에 의해 보호되는 것으로 의도된다.
도 1a는 종래의 III족 질화물계 RF 트랜지스터 증폭기 다이의 개략적인 평면도이다.
도 1b는 도 1a의 라인 1B-1B를 따라 취해진 개략적인 단면도이다.
도 1c는 반도체 층 구조물의 최상부 표면 상에 직접 형성되는 금속화 층들을 예시하는 도 1b의 라인 1C-1C를 따라 취해진 개략적인 단면도이다.
도 1d는 도 1c의 라인 1D-1D를 따라 취해진 개략적인 단면도이다.
도 1e는 개방 캐비티 패키지(open cavity package)에 패키징된 도 1a 내지 도 1d의 III족 질화물계 RF 트랜지스터 증폭기 다이의 개략적인 단면도이다.
도 1f는 오버몰드 패키지에 패키징된 도 1a 내지 도 1d의 III족 질화물계 RF 트랜지스터 증폭기 다이의 개략적인 단면도이다.
도 2a는 본 발명의 일부 실시예들에 따른 RF 트랜지스터 증폭기의 실시예의 개략적인 단면도들이다. 도 2b 및 도 2c는 본 발명의 일부 실시예들에 따른 도 2a의 RF 트랜지스터 증폭기의 다양한 패키징 옵션들의 개략적인 단면도들이다. 도 2d는 본 발명의 일부 실시예들에 따른 RF 트랜지스터 증폭기의 다른 실시예의 개략적인 단면도이다.
도 3a 내지 도 3f는 본 발명의 일부 실시예들에 따른 RF 트랜지스터 증폭기를 형성하는 방법들을 예시하는 개략도들이다.
도 4a 내지 도 4c는 본 발명의 추가 실시예들에 따른 RF 트랜지스터 증폭기들의 개략적인 단면도들이다.
도 5a 내지 도 5c는 본 발명의 추가적인 실시예들에 따른 RF 트랜지스터 증폭기들의 개략적인 단면도들이다.
도 6a 내지 도 6d는 본 발명의 추가적인 실시예들에 따른 RF 트랜지스터 증폭기들의 개략적인 단면도들이다.
도 7a 내지 도 7f는 도 6a 내지 도 6d의 RF 트랜지스터 증폭기들에 대한 패키징 옵션들의 예들의 개략적인 단면도들이다.
도 8a 내지 도 8c는 본 발명의 추가적인 실시예들에 따른 RF 트랜지스터 증폭기들의 개략적인 단면도들이다.
도 9a 내지 도 9d는 도 8a 내지 도 8c의 RF 트랜지스터 증폭기들에 대한 패키징 옵션들의 예들의 개략적인 단면도이다.
다음의 상세한 설명에서, 본 개시내용의 실시예들의 철저한 이해를 제공하기 위해 다수의 특정 상세들이 제시된다. 그러나, 본 개시내용은 이러한 특정 상세들 없이도 실시될 수 있다는 점이 본 기술분야의 통상의 기술자들에 의해 이해될 것이다. 일부 경우들에서, 잘 알려진 방법들, 절차들, 컴포넌트들 및 회로들은 본 개시내용을 모호하게 하지 않기 위해 상세히 설명되지 않았다. 본 명세서에 개시된 모든 실시예들은 별개로 구현되거나 임의의 방식 및/또는 조합으로 조합될 수 있는 것으로 의도된다. 일 실시예와 관련하여 설명된 양태들은 그와 관련하여 구체적으로 설명되지는 않았지만 상이한 실시예들에 포함될 수 있다. 즉, 모든 실시예들 및/또는 임의의 실시예들의 특징들은 임의의 방식 및/또는 조합으로 조합될 수 있다.
도 1a 내지 도 1d는 종래의 III족 질화물계 RF 트랜지스터 증폭기 다이(10)를 개략적으로 예시하는 다양한 도면들이다. 특히, 도 1a는 III족 질화물계 RF 트랜지스터 증폭기 다이(10)의 개략적인 평면도이고, 도 1b는 도 1a의 라인 1B-1B를 따라 취해진 RF 트랜지스터 증폭기 다이(10)의 개략적인 단면도이다. 도 1c는 RF 트랜지스터 증폭기 다이(10)의 반도체 층 구조물의 최상부 표면 상의 금속화를 도시하는 도 1b의 라인 1C-1C를 따라 취해진 개략적인 단면도이고, 도 1d는 도 1c의 라인 1D-1D를 따라 취해진 RF 트랜지스터 증폭기 다이(10)의 단면도이다. 도 1e 및 도 1f는 도 1a 내지 도 1d의 RF 트랜지스터 증폭기 다이(10)를 패키징하여 패키징된 RF 트랜지스터 증폭기들(1A 및 1B)을 각각 제공할 수 있는 2가지 예시적인 방식을 예시하는 개략적인 단면도들이다. 도 1a 내지 도 1f(및 본 출원의 많은 다른 도면들)는 매우 단순화된 도면들이고, 실제 RF 트랜지스터 증폭기들은 본 명세서의 단순화된 도면들에 도시되지 않은 더 많은 단위 셀들 및 다양한 회로 및 요소들을 포함할 수 있다는 것이 인식될 것이다.
도 1a에 도시된 바와 같이, RF 트랜지스터 증폭기 다이(10)는 RF 트랜지스터 증폭기 다이(10)의 상면(top side)에 노출되는 게이트 단자(22)와 드레인 단자(24)를 포함한다. 제1 회로 요소(도시되지 않음)는, 예를 들어, 본드 와이어들(도시되지 않음)에 의해 게이트 단자(22)에 연결될 수 있고, 제2 회로 요소(도시되지 않음)는, 예를 들어, 본드 와이어들(도시되지 않음)에 의해 드레인 단자(24)에 연결될 수 있다. 제1 회로 요소는, 예를 들어, 증폭될 입력 RF 신호를 RF 트랜지스터 증폭기 다이(10)에 전달할 수 있고, 제2 회로 요소는 RF 트랜지스터 증폭기 다이(10)에 의해 출력되는 증폭된 RF 신호를 수신할 수 있다. 보호 절연 층 또는 패턴(28)이 RF 트랜지스터 증폭기 다이(10)의 최상부 표면의 나머지를 덮을 수 있다.
도 1b 내지 도 1d에 도시된 바와 같이, RF 트랜지스터 증폭기 다이(10)는 반도체 층 구조물(30), 상면 금속화 구조물(top-side metallization structure)(20), 및 RF 트랜지스터 증폭기 다이(10)에 대한 소스 단자(26)로서 작용하는 후면 금속화 구조물(back side metallization structure)을 추가로 포함한다.
반도체 층 구조물(30)은 복수의 반도체 층을 포함한다. RF 트랜지스터 증폭기 다이(10)는 HEMT 기반 RF 트랜지스터 증폭기 다이일 수 있고, 따라서 반도체 층 구조물(30)은 적어도 채널 층 및 장벽 층을 포함할 수 있다. 도 1d를 참조하면, 묘사된 예에서, 총 3개의 층, 즉 반도체 또는 절연 기판(예컨대, SiC 또는 사파이어 기판)일 수 있는 성장 기판(32) 상에 순차적으로 형성되는 반도체 채널 층(34) 및 반도체 장벽 층(36)이 도시되어 있다. 성장 기판(32)은, 비-반도체 재료로 형성되더라도, 반도체 층 구조물(30)의 일부인 것으로 간주된다.
본 발명의 실시예들을 활용할 수 있는 III족 질화물계 HEMT 디바이스들에 대한 적합한 구조들은, 예를 들어, 동일 양수인에게 양도된 2002년 6월 6일에 공개된 "Aluminum Gallium Nitride/Gallium Nitride High Electron Mobility Transistors Having A Gate Contact On A Gallium Nitride Based Cap Segment And Methods Of Fabricating Same"에 대한 미국 특허 공개 번호 제2002/0066908A1호, 2002년 11월 14일에 공개된 "Group-III Nitride Based High Electron Mobility Transistor (HEMT) With Barrier/Spacer Layer"에 대한 미국 특허 공개 번호 제2002/0167023A1호, 2004년 4월 1일에 공개된 "Nitride-Based Transistors And Methods Of Fabrication Thereof Using Non-Etched Contact Recesses"에 대한 미국 특허 공개 번호 제2004/0061129호, 2011년 3월 15일에 발행된 명칭이 "Nitride-Based Transistors With A Protective Layer And A Low-Damage Recess"인 미국 특허 번호 제7,906,799호, 및 2001년 11월 13일에 발행된 명칭이 "Nitride Based Transistors On Semi-Insulating Silicon Carbide Substrates"인 미국 특허 번호 제6,316,793호에 설명되어 있고, 그 개시내용들은 이로써 그 전문이 본 명세서에 참고로 포함된다.
성장 기판(32)은, 예를 들어, 4H 폴리타입(polytype)의 실리콘 탄화물일 수 있는 반절연성(semi-insulating) 실리콘 탄화물(SiC) 기판일 수 있다. 다른 실리콘 탄화물 후보 폴리타입들은 3C, 6H 및 15R 폴리타입들을 포함할 수 있다. 성장 기판(32)은 Cree, Inc.로부터 입수가능한 HPSI(High Purity Semi-Insulating) 기판일 수 있다. 본 명세서에서 "반절연성(semi-insulating)"이라는 용어는 절대적인 의미가 아니라 설명적으로 사용된다.
본 발명의 일부 실시예들에서, 성장 기판(32)의 SiC 벌크 결정은 실온에서 약 1x105 ohm-cm 이상의 비저항(resistivity)을 가질 수 있다. 본 발명의 일부 실시예들에서 사용될 수 있는 예시적인 SiC 기판들은, 예를 들어, 본 발명의 양수인인 노스캐롤라이나주 더럼(Durham, N.C.)의 Cree, Inc.에 의해 제조되고, 그러한 기판들을 생산하기 위한 방법들은, 예를 들어, 미국 특허 제Re. 34,861호, 미국 특허 제4,946,547호, 미국 특허 제5,200,022호, 및 미국 특허 제6,218,680호에 설명되어 있으며, 그 개시내용들은 그 전체가 본 명세서에 참조로 포함된다. SiC가 기판 재료로서 사용될 수 있지만, 본 출원의 실시예들은 사파이어(Al2O3), 알루미늄 질화물(AlN), 알루미늄 갈륨 질화물(AlGaN), 갈륨 질화물(GaN), 실리콘(Si), GaAs, LGO, 아연 산화물(ZnO), LAO, 인듐 인화물(InP) 등과 같은 임의의 적합한 기판을 활용할 수 있다. 성장 기판(32)은 SiC 웨이퍼일 수 있고, RF 트랜지스터 증폭기 다이(10)는, 적어도 부분적으로, 웨이퍼-레벨 처리를 통해 형성될 수 있고, 그 후 웨이퍼는 복수의 개별 RF 트랜지스터 증폭기 다이들(10)을 제공하기 위해 다이싱될 수 있다.
SiC는, III족 질화물 디바이스들에 대한 매우 일반적인 기판 재료들인 사파이어(Al2O3) 또는 실리콘보다 III족 질화물에 훨씬 더 가까운 결정 격자 정합을 갖는다. SiC의 더 가까운 격자 정합은, 사파이어 또는 실리콘 상에서 일반적으로 사용가능한 것보다 더 높은 품질의 III족 질화물 막을 생성할 수 있다. SiC는 또한 매우 높은 열 전도율을 가지므로, SiC 상의 III족 질화물 디바이스들의 총 출력 전력은, 전형적으로, 사파이어 상에 형성된 동일한 디바이스들의 경우에서와 같이 기판의 열 소산(thermal dissipation)에 의해 제한되지 않는다. 또한, 반절연성 SiC 기판들의 이용가능성은 디바이스 격리 및 기생 용량 감소를 제공할 수 있다.
선택사항적인 버퍼, 핵형성(nucleation) 및/또는 전이 층들(도시되지 않음)이 성장 기판(32) 상에서 채널 층(34) 아래에 제공될 수 있다. 예를 들어, SiC 성장 기판(32)과 반도체 층 구조물(30)의 나머지 부분 사이에 적절한 결정 구조물 전이(crystal structure transition)를 제공하기 위해 AlN 버퍼 층이 포함될 수 있다. 추가적으로, 예를 들어, 2003년 6월 5일에 공개되고 명칭이 "Strain Balanced Nitride Heterojunction Transistors And Methods Of Fabricating Strain Balanced Nitride Heterojunction Transistors"인 동일 양수인에게 양도된 미국 특허 공개 제2003/0102482A1호에 설명된 바와 같이, 변형 균형화 전이(strain balancing transition) 층(들)이 역시 제공될 수 있으며, 그 개시내용은 본 명세서에 완전히 기재된 것처럼 참조로 본 명세서에 포함된다.
채널 층(34)과 장벽 층(36)은 일부 실시예들에서 에피택셜 성장에 의해 각각 형성될 수 있다. III족 질화물들의 에피택셜 성장을 위한 기법들은, 예를 들어, 미국 특허 제5,210,051호, 미국 특허 제5,393,993호, 및 미국 특허 제5,523,589호에 설명되었으며, 그 개시내용들도 또한 그 전체가 본 명세서에 참조로 포함된다. 채널 층(34)은 장벽 층(36)의 밴드갭보다 작은 밴드갭을 가질 수 있고, 채널 층(34)은 또한 장벽 층(36)보다 큰 전자 친화도를 가질 수 있다. 채널 층(34) 및 장벽 층(36)은 III족 질화물계 재료들(Group III-nitride based materials)을 포함할 수 있다.
일부 실시예들에서, 채널 층(34)의 전도 대역 에지(conduction band edge)의 에너지가 채널 및 장벽 층들(34, 36) 사이의 계면에 있는 장벽 층(36)의 전도 대역 에지의 에너지보다 작다면, 채널 층(34)은 AlxGa1-xN과 같은 III족 질화물 재료이고, 여기서, 0≤x<1이다. 본 발명의 특정 실시예들에서, x=0은, 채널 층(34)이 갈륨 질화물("GaN")임을 나타낸다. 채널 층(34)은 InGaN, AlInGaN 등과 같은 다른 III족 질화물일 수도 있다. 채널 층(34)은 도핑되지 않거나 비의도적으로 도핑될 수 있고, 예를 들어, 약 2 nm보다 큰 두께로 성장될 수 있다. 채널 층(34)은 또한 GaN, AlGaN 등의 조합들 또는 초격자(superlattice)와 같은 다층 구조물일 수 있다.
채널 층(34)은 장벽 층(36)의 적어도 일부의 밴드갭보다 작은 밴드갭을 가질 수 있고, 채널 층(34)은 또한 장벽 층(36)보다 큰 전자 친화도를 가질 수 있다. 특정 실시예들에서, 장벽 층(36)은 약 0.1 nm 내지 약 10 nm 또는 그 이상의 두께를 갖는 AlN, AlInN, AlGaN, 또는 AlInGaN이다. 특정한 실시예들에서, 장벽 층(36)은 충분히 두껍고 채널 층(34)과 장벽 층(36) 사이의 계면에서 상당한 캐리어 농도를 유도하기에 충분히 높은 Al 조성 및 도핑을 갖는다.
장벽 층(36)은 III족 질화물일 수 있고, 채널 층(34)의 밴드갭보다 큰 밴드갭을 갖고 채널 층(34)보다 작은 전자 친화도를 가질 수 있다. 따라서, 본 발명의 특정 실시예들에서, 장벽 층(36)은 AlGaN, AlInGaN 및/또는 AlN 또는 이들 층들의 조합들을 포함할 수 있다. 장벽 층(36)은, 예를 들어, 약 0.1nm 내지 약 30nm의 두께일 수 있다. 특정 실시예들에서, 장벽 층(36)은 도핑되지 않거나 n형 도펀트로 약 1019 cm-3보다 적은 농도로 도핑된다. 본 발명의 일부 실시예들에서, 장벽 층(36)은 AlxGa1-xN이며, 여기서 0<x<1이다. 특정한 실시예들에서, 알루미늄 농도는 약 25%이다. 그러나, 본 발명의 다른 실시예들에서, 장벽 층(36)은 약 5% 내지 약 100%의 알루미늄 농도를 갖는 AlGaN을 포함한다. 본 발명의 구체적인 실시예들에서, 알루미늄 농도는 약 10%보다 크다.
장벽 층(36)과 채널 층(34) 사이의 밴드갭의 차이 및 장벽 층(36)과 채널 층(34) 사이의 계면에서의 압전 효과들로 인해, 2차원 전자 가스(two dimensional electron gas)(2DEG)가 채널 층(34)과 장벽 층(36) 사이의 접합부에서 채널 층(34) 내에 유도된다. 2DEG는 각각의 단위 셀 트랜지스터(16)(도 1c 참조)의 소스 영역과 그것의 연관된 드레인 영역 사이의 전도(conduction)를 허용하는 고 전도성 층으로서 작용하며, 여기서 소스 영역은 소스 핑거(source finger)(56) 바로 아래에 있는 반도체 층 구조물(30)의 부분이고 드레인 영역은 대응하는 드레인 핑거(drain finger)(54) 바로 아래에 있는 반도체 층 구조물(30)의 부분이다.
반도체 층 구조물(30)이 예시의 목적들을 위해 채널 층(34) 및 장벽 층(36)을 갖는 것으로 도시되지만, 반도체 층 구조물(30)은 채널 층(34)과 기판(32) 사이의 버퍼 및/또는 핵형성 층(들), 및/또는 장벽 층(36) 상의 캡 층과 같은 추가적인 층들/구조물들/요소들을 포함할 수 있다. 기판들, 채널 층들, 장벽 층들, 및 다른 층들을 포함하는 HEMT 구조물들은 미국 특허 제5,192,987호, 미국 특허 제5,296,395호, 미국 특허 제6,316,793호, 미국 특허 제6,548,333호, 미국 특허 제7,544,963호, 미국 특허 제7,548,112호, 미국 특허 제7,592,211호, 미국 특허 제7,615,774호, 미국 특허 제7,548,112호, 및 미국 특허 제7,709,269호에서 예로서 논의되며, 그 개시내용들은 그 전체가 본 명세서에 참조로 포함된다. 예를 들어, 성장 기판(32)과 RF 트랜지스터 증폭기 다이(10)의 나머지 부분 사이에 적절한 결정 구조 전이를 제공하기 위해 AlN 버퍼 층이 기판(32)의 상부 표면 상에 형성될 수 있다. 추가적으로, 변형 균형화 전이 층(들)은 또한 및/또는 대안적으로, 예를 들어, 공동 양도된 미국 특허 제7,030,428호에 설명된 바와 같이 제공될 수 있으며, 그 개시내용은 본 명세서에 완전히 제시된 것처럼 본 명세서에 참조로 포함된다. 선택사항적인 버퍼/핵형성/전이 층들은 MOCVD, MBE, 및/또는 HVPE에 의해 퇴적될 수 있다.
다시 도 1b를 참조하면, 반도체 층 구조물(30)은 상면(top side)(12) 및 하면(bottom side)(14)을 갖는다. 상면 금속화 구조물(20)은 반도체 층 구조물(30)의 상면(12) 상에 형성되고, 소스 단자(26)는 반도체 층 구조물(30)의 하면(14) 상에 형성된다. 상면 금속화 구조물(20)은, 다른 것들 중에서도, 전도성(전형적으로 금속) 게이트 매니폴드(42) 및 전도성(전형적으로 금속) 드레인 매니폴드(44), 전도성 게이트 및 드레인 비아들(43, 45), 전도성 게이트 및 드레인 단자들(22, 24), 및 게이트, 드레인 및 소스 핑거들(52, 54, 56)(아래에 설명됨)을 포함한다. 게이트 매니폴드(42)는 게이트 비아들(43)을 통해 게이트 단자(22)에 전기적으로 연결되고, 드레인 매니폴드(44)는 전도성 드레인 비아들(45)을 통해 드레인 단자(24)에 전기적으로 연결된다. 게이트 및 드레인 비아들(43, 45)은, 예를 들어, 실리콘 산화물, 실리콘 질화물, 유전체 언더필 재료 등과 같은 유전체 재료를 통해 형성되는 금속-도금된 비아들(metal-plated vias) 또는 금속 필러들(metal pillars)을 포함할 수 있다. 일부 실시예들에서, 게이트 및 드레인 비아들(43, 45)은 생략될 수 있다. 이러한 실시예들에서, 게이트 매니폴드(42)는 게이트 단자(22)와 일체로 형성될 수 있고/있거나 드레인 매니폴드(44)는 드레인 단자(24)와 일체로 형성될 수 있다.
도 1c에 도시된 바와 같이, RF 트랜지스터 증폭기 다이(10)는 복수의 단위 셀 트랜지스터들(16)을 포함하고, 그 중 하나는 도 1c에서 파선 상자로 표시된다. 각각의 단위 셀 트랜지스터(16)는 게이트 핑거(52), 드레인 핑거(54), 및 소스 핑거(56)를 포함한다. 게이트, 드레인 및 소스 핑거들(52, 54, 56)은 반도체 층 구조물(30)의 상부 표면 상에 형성되고 상면 금속화 구조물(20)의 일부를 포함한다. 상면 금속화 구조물(20)은 게이트 매니폴드(42) 및 드레인 매니폴드(44)를 추가로 포함한다. 게이트 핑거들(52)은 게이트 매니폴드(42)에 전기적으로 연결되고, 드레인 핑거들(54)은 드레인 매니폴드(44)에 전기적으로 연결된다. 소스 핑거들(56)은 반도체 층 구조물(30)을 통해 연장되는 복수의 전도성 소스 비아들(66)을 통해 소스 단자(26)(도 1b)에 전기적으로 연결된다. 전도성 소스 비아들(66)은 반도체 층 구조물(30)을 완전히 관통하여 연장되는 금속-도금된 비아들을 포함할 수 있다.
도 1e는 도 1a 내지 도 1d의 RF 트랜지스터 증폭기 다이(10)를 포함하는 패키징된 III족 질화물계 RF 트랜지스터 증폭기(1A)의 개략적인 측면도이다. 도 1e에 도시된 바와 같이, 패키징된 RF 트랜지스터 증폭기(1A)는 RF 트랜지스터 증폭기 다이(10) 및 개방 캐비티 패키지(70)를 포함한다. 패키지(70)는 금속 게이트 리드들(72), 금속 드레인 리드들(74), 금속 서브마운트(metal submount)(76), 세라믹 측벽들(78), 및 세라믹 덮개(ceramic lid)(80)를 포함한다.
RF 트랜지스터 증폭기 다이(10)는 금속 서브마운트(76), 세라믹 측벽들(78) 및 세라믹 덮개(80)에 의해 정의된 캐비티에서 금속 서브마운트(76)(금속 블록 또는 플랜지일 수 있음)의 상부 표면 상에 장착된다. RF 트랜지스터 증폭기 다이(10)의 소스 단자(26)는 (예를 들어, 다이 부착 재료를 통해) 금속 서브마운트(76)에 연결될 수 있다. 금속 서브마운트(76)는 소스 단자(26)에 대한 전기적 연결을 제공할 수 있고, 또한 RF 트랜지스터 증폭기 다이(10)에서 생성되는 열을 소산시키는 열 소산 구조물로서 역할을 할 수 있다. 열은, 예를 들어, 단위 셀 트랜지스터들(16)의 채널 영역들에서 비교적 높은 전류 밀도들이 생성되는 RF 트랜지스터 증폭기 다이(10)의 상부 부분에서 주로 생성된다. 이러한 열은 소스 비아들(66) 및 반도체 층 구조물(30)을 통해 소스 단자(26)로 그리고 이어서 금속 서브마운트(76)로 전달될 수 있다.
입력 정합 회로들(90) 및/또는 출력 정합 회로들(92)은 또한 패키지(70) 내에 장착될 수 있다. 정합 회로들(90, 92)은 RF 트랜지스터 증폭기(1A)에 입력되거나 그로부터 출력되는 RF 신호들의 기본 성분의 임피던스를 RF 트랜지스터 증폭기 다이(10)의 입력 또는 출력에서의 임피던스에 각각 정합시키는 임피던스 정합 회로들, 및/또는 RF 트랜지스터 증폭기 다이(10)의 입력 또는 출력에 존재할 수 있는 기본 RF 신호의 고조파들을 접지시키도록 구성되는 고조파 종단 회로들일 수 있다. 하나보다 많은 입력 정합 회로(90) 및/또는 출력 정합 회로(92)가 제공될 수 있다. 도 1e에 개략적으로 도시된 바와 같이, 입력 및 출력 정합 회로들(90, 92)은 금속 서브마운트(76) 상에 장착될 수 있다. 게이트 리드(72)는 하나 이상의 제1 본드 와이어(82)에 의해 입력 정합 회로(90)에 연결될 수 있고, 입력 정합 회로(90)는 하나 이상의 제2 본드 와이어(84)에 의해 RF 트랜지스터 증폭기 다이(10)의 게이트 단자(22)에 연결될 수 있다. 유사하게, 드레인 리드(74)는 하나 이상의 제4 본드 와이어(88)에 의해 출력 정합 회로(92)에 연결될 수 있고, 출력 정합 회로(92)는 하나 이상의 제3 본드 와이어(86)에 의해 RF 트랜지스터 증폭기 다이(10)의 드레인 단자(24)에 연결될 수 있다. 본드 와이어들(82, 84, 86, 88)은 입력 및/또는 출력 정합 회로들의 일부를 형성할 수 있다. 게이트 리드(72) 및 드레인 리드(74)는 세라믹 측벽들(78)을 통해 연장될 수 있다. 패키지(70)의 내부는 공기 충전된 캐비티(air-filled cavity)를 포함할 수 있다.
도 1f는 다른 종래의 패키징된 III족 질화물계 RF 트랜지스터 증폭기(1B)의 개략적인 측면도이다. RF 트랜지스터 증폭기(1B)는 상이한 패키지(70')를 포함한다는 점에서 RF 트랜지스터 증폭기(1A)와 상이하다. 패키지(70')는 금속 서브마운트(76)(금속 히트 싱크로서 작용하고 금속 슬러그로서 구현될 수 있음)뿐만 아니라, 게이트 및 드레인 리드들(72', 74')을 포함한다. RF 트랜지스터 증폭기(1B)는 또한 RF 트랜지스터 증폭기 다이(10), 리드들(72', 74') 및 금속 서브마운트(76)를 적어도 부분적으로 둘러싸는 플라스틱 오버몰드(78')를 포함한다. RF 트랜지스터 증폭기(1B)의 다른 컴포넌트들은 RF 트랜지스터 증폭기(1A)의 유사한 번호가 붙은 컴포넌트들과 동일할 수 있고, 따라서 그에 대한 추가 설명은 생략될 것이다.
위에서 설명한 바와 같이, 도 1e 및 도 1f의 패키징된 RF 트랜지스터 증폭기들(1A 및 1B)과 같은 종래의 III족 질화물계 패키징된 RF 트랜지스터 증폭기들은 전형적으로 반도체 층 구조물의 상부 측에 게이트 및 드레인 단자들을 그리고 반도체 층 구조물의 하부 측에 소스 단자를 구현한다. 전도성 소스 비아들은 반도체 층 구조물의 상부 부분에 있는 소스 핑거들을 소스 단자에 전기적으로 연결하기 위해 반도체 층 구조물을 통해 연장된다. 이러한 종래의 RF 트랜지스터 증폭기들은 또한 전형적으로 RF 트랜지스터 증폭기 다이를 정합 회로들 및/또는 입력/출력 리드들과 같은 디바이스들의 다른 요소들에 연결하기 위해 본드 와이어들을 사용한다. 이러한 본드 와이어들은 임피던스 정합 및/또는 고조파 종단 회로들의 인덕턴스의 일부를 공급할 수 있는 고유 인덕턴스를 갖는다. 본드 와이어들에 의해 제공되는 인덕턴스의 양은 본드 와이어들이 원하는 양의 인덕턴스를 제공하도록 본드 와이어들의 길이 및/또는 단면적(예를 들어, 직경)을 변경함으로써 달라질 수 있다. 불행하게도, 응용들이 더 높은 주파수들로 이동함에 따라, 본드 와이어들의 인덕턴스는 임피던스 정합 및/또는 고조파 종단 회로들에 대한 원하는 양의 인덕턴스를 초과할 수 있다. 이것이 발생할 때, 매우 짧고/짧거나 큰 단면적들을 갖는 본드 와이어들이 인덕턴스를 감소시키기 위해 사용될 수 있다. 그러나, 매우 짧은 본드 와이어들은 제자리에 납땜하기 어려울 수 있고, 이는 제조 비용들을 증가시킬 수 있고/있거나 더 높은 디바이스 고장률들(device failure rates)을 초래할 수 있다. 큰 단면적들을 갖는 본드 와이어들은 RF 트랜지스터 증폭기 다이 상에 더 큰 게이트 및 드레인 단자들을 요구할 수 있고, 이는 RF 트랜지스터 증폭기 다이의 전체 크기의 바람직하지 않은 증가를 초래할 수 있다. 더욱이, 일부 더 높은 주파수 응용들에서, 큰 단면적들을 갖는 매우 짧은 본드 와이어들조차도 너무 많은 인덕턴스를 가질 수 있어서, 정합 네트워크들은, 예를 들어, 2차 또는 3차 고조파들을 적절하게 종단시킬 수 없다. RF 트랜지스터 증폭기들은 본드 와이어들에서 너무 많은 인덕턴스의 문제를 피하기 위해 모놀리식 마이크로파 집적 회로(monolithic microwave integrated circuit)("MMIC") 디바이스들로서 구현될 수 있지만, MMIC RF 증폭기들은 제조 비용이 더 비싸고 정합 회로들의 주파수 범위에서만 사용될 수 있어, 유연성을 감소시킨다.
더욱이, 대량 제조를 위해 전형적으로 사용되는 와이어 본딩 장비는 +/-1 mil의 공차를 가질 수 있으며, 이는 임의의 특정 본드 와이어의 길이가 원하는 길이에서 2 mils만큼 달라질 수 있음을 의미한다. 높은 주파수 응용들의 경우, 본드 와이어의 2 mils와 연관된 인덕턴스의 변동은 상당할 수 있고, 따라서 본드 와이어들이 원하는 공칭 길이에서 1-2 mils 너무 짧거나 길면 정합 회로들의 성능이 저하될 수 있다.
본 발명의 실시예들에 따르면, 게이트 및/또는 드레인 연결들을 위한 본드 와이어들을 포함하지 않을 수 있는 패키징 및/또는 장착 옵션들을 포함하는 RF 트랜지스터 증폭기 다이들을 포함하는 III족 질화물계 RF 트랜지스터 증폭기들이 제공되며, 이는 회로에 존재하는 인덕턴스의 양 및 본드 와이어 연결들이 사용될 때 발생할 수 있는 인덕턴스의 변동을 감소시킬 수 있다. 일부 실시예들에서, RF 트랜지스터 증폭기들은, RF 트랜지스터 증폭기 다이가 적층된 배열로 상호연결 구조물과 같은 다른 기판 상에 장착될 수 있는 플립 칩 배열로 장착될 수 있다. 상호연결 구조물은, 예를 들어, 임피던스 정합 및/또는 고조파 종단 회로와 같은, 예를 들어, RF 트랜지스터 증폭기의 다른 회로 요소들을 포함할 수 있다.
본 발명의 실시예들은 이제 도면들을 참조하여 더 상세히 논의될 것이다.
도 2a는 본 발명의 일부 실시예들에 따른 RF 트랜지스터 증폭기(200A)의 개략적인 단면도이다. 도 2b 및 도 2c는 본 발명의 일부 실시예들에 따른 도 2a의 RF 트랜지스터 증폭기(200A)의 다양한 패키징 옵션들(2000a, 2000b)의 개략적인 단면도들이다.
도 2a를 참조하면, 도 1a 내지 도 1d에 예시된 다이와 같은 RF 트랜지스터 증폭기 다이(10)는 상호연결 구조물(210)에 결합될 수 있다. 상호연결 구조물(210)은 RF 트랜지스터 증폭기 다이(10)의 게이트 단자(22) 및 드레인 단자(24)에 결합될 수 있다. 도 2a는 상호연결 구조물(210)이 RF 트랜지스터 증폭기 다이(10)에 직접 결합되는 것을 예시하지만, 다른 연결 유형들이 가능하다는 것이 이해될 것이다. 예를 들어, 인터포저, 팬-인 구조물(fan-in structure), 팬-아웃 구조물(fan-out structure), 또는 다른 유형의 결합 요소가 상호연결 구조물(210)과 RF 트랜지스터 증폭기 다이(10) 사이에 결합될 수 있다.
상호연결 구조물(210)은 RF 트랜지스터 증폭기 다이(10)의 게이트 단자(22) 및 드레인 단자(24)에 각각 결합되도록 구성될 수 있는 노출된 제1 상호연결 패드(322) 및 제2 상호연결 패드(324)를 가질 수 있다. 일부 실시예들에서, 제1 및 제2 상호연결 패드들(322, 324)을 게이트 단자(22) 및 드레인 단자(24)에 각각 결합하기 위해 본딩 요소(예를 들어, 솔더 볼들 및/또는 범프들(320))가 사용될 수 있다. 단일 패드로서 예시되어 있지만, 일부 실시예들에서, 제1 및/또는 제2 상호연결 패드들(322, 324) 중 하나 이상은 복수의 패드를 포함할 수 있다.
상호연결 구조물(210)은 상호연결 구조물(210)의 제1 측(201)에서 RF 트랜지스터 증폭기 다이(10)에 결합될 수 있다. 또한, 상호연결 구조물(210)의 제1 측(201)에서 게이트 리드 패드(382) 및 드레인 리드 패드(384)가 노출될 수 있다. 게이트 리드 패드(382) 및 드레인 리드 패드(384)는 상호연결 구조물(210) 내의 각자의 전도성 경로들을 통해 RF 트랜지스터 증폭기 다이(10)의 게이트 단자(22) 및 드레인 단자(24)에 각각 전기적으로 결합되도록 구성될 수 있다.
제1 및 제2 상호연결 패드들(322, 324)은 상호연결 구조물(210) 내의 하나 이상의 전도성 패턴(373)에 결합될 수 있다. 전도성 패턴들(373)은 상호연결 구조물(210) 내에 다양한 라우팅 및/또는 회로를 제공할 수 있다. 전도성 패턴들(373)은 격리 재료(315)에 감싸일 수 있다. 일부 실시예들에서, 격리 재료(315)는, 예를 들어, 실리콘 산화물, 실리콘 질화물, 전도성 패턴들(373)의 산화물, 폴리머, 몰딩 화합물, 또는 이들의 조합을 포함할 수 있다. 일부 실시예들에서, 상호연결 구조물(210)은 인쇄 회로 보드(PCB)로서 형성될 수 있다. PCB 실시예에서, 격리 재료(315)는 PCB의 기판(들)일 수 있고, 전도성 패턴들(373)은 기판(들) 내에/기판(들)을 통해 형성되는 트레이스들, 패드들 및/또는 전도성 비아들일 수 있다. 격리 재료(315) 내에 형성되는 것으로 예시되지만, 일부 실시예들에서, 전도성 패턴들(373)은 (예를 들어, PCB 상의 트레이스 및/또는 패드로서) 상호연결 구조물(210)의 표면 상에 형성될 수 있다는 것이 이해될 것이다.
일부 실시예들에서, 전도성 패턴들(373)은 제1 상호연결 패드(322)를 하나 이상의 제1 표면 연결 패드(372) 및 게이트 리드 패드(382)에 연결할 수 있다. 일부 실시예들에서, 제1 표면 연결 패드들(372)은 상호연결 구조물(210)의 제1 측(201)에서 노출될 수 있다. 일부 실시예들에서, 제1 회로 요소(350a)는 게이트 리드 패드(382)와 제1 상호연결 패드(322) 사이에 전기적으로 결합되도록 제1 표면 연결 패드들(372) 중 하나 이상에 결합될 수 있다. 일부 실시예들에서, 제1 회로 요소(350a)는 RF 트랜지스터 증폭기 다이(10)의 게이트 리드 패드(382)와 게이트 단자(22) 사이에 결합될 수 있다. 결과적으로, 제1 회로 요소(350a)는 RF 트랜지스터 증폭기 다이(10)의 게이트들과 게이트 리드 패드(382) 사이에 전기적으로 결합될 수 있다. 일부 실시예들에서, 제1 회로 요소(350a)는 상호연결 구조물(210)의 제1 측(201)에 결합될 수 있다. 따라서, 제1 회로 요소(350a)는 RF 트랜지스터 증폭기 다이(10)와 동일한 상호연결 구조물(210)의 측(예를 들어, 제1 측(201))에 결합될 수 있다.
유사하게, 전도성 패턴들(373)은 제2 상호연결 패드(324)를 하나 이상의 제2 표면 연결 패드(374) 및 드레인 리드 패드(384)에 연결할 수 있다. 일부 실시예들에서, 제2 회로 요소(350b)는 드레인 리드 패드(384)와 제2 상호연결 패드(324) 사이에 전기적으로 결합되도록 제2 표면 연결 패드들(374) 중 하나 이상에 결합될 수 있다. 일부 실시예들에서, 제2 표면 연결 패드들(374)은 상호연결 구조물(210)의 제1 측(201)에서 노출될 수 있다. 일부 실시예들에서, 제2 회로 요소(350b)는 RF 트랜지스터 증폭기 다이(10)의 드레인 리드 패드(384)와 드레인 단자(24) 사이에 결합될 수 있다. 결과적으로, 제2 회로 요소(350b)는 RF 트랜지스터 증폭기 다이(10)의 드레인들과 드레인 리드 패드(384) 사이에 전기적으로 결합될 수 있다. 일부 실시예들에서, 제2 회로 요소(350b)는 상호연결 구조물(210)의 제1 측(201)에 결합될 수 있다. 따라서, 제2 회로 요소(350b)는 RF 트랜지스터 증폭기 다이(10)와 동일한 상호연결 구조물(210)의 측(예를 들어, 제1 측(201))에 결합될 수 있다.
2개의 제2 표면 연결 패드(374) 및 2개의 제1 표면 연결 패드(372)가 도 2a에 예시되어 있지만, RF 트랜지스터 증폭기 다이(10)의 게이트 리드 패드(382), 제1 회로 요소(350a), 및 게이트 단자(22) 사이의 전기 경로 및/또는 RF 트랜지스터 증폭기 다이(10)의 드레인 리드 패드(384), 제2 회로 요소(350b), 및 드레인 단자(24) 사이의 전기 경로를 구현하기 위해 상호연결 구조물(210) 상에 및/또는 그 내에 추가적인 패드들 및/또는 연결 지점들이 가능하다는 것이 이해될 것이다.
제1 회로 요소(350a) 및/또는 제2 회로 요소(350b)는 다양한 전자 능력들을 RF 트랜지스터 증폭기(200A)에 제공할 수 있다. 예를 들어, 제1 회로 요소(350a) 및/또는 제2 회로 요소(350b)는 임피던스 정합 및/또는 고조파 종단을 위해 사용될 수 있는 임피던스들(예를 들어, 저항성, 유도성, 및 용량성 요소들을 포함함)을 포함할 수 있다. 일부 실시예들에서, 제1 회로 요소(350a) 및/또는 제2 회로 요소(350b)는 표면 실장 디바이스들이거나 이를 포함할 수 있다. 일부 실시예들에서, 제1 회로 요소(350a) 및/또는 제2 회로 요소(350b)는 집적 수동 디바이스(integrated passive device)(IPD)들이거나 이를 포함할 수 있다. 일부 실시예들에서, 제1 회로 요소(350a) 및/또는 제2 회로 요소(350b)는 고조파 및/또는 입력/출력 임피던스 정합 요소들이거나 이를 포함할 수 있다. 도 2a에서 외부적으로 장착된 요소들로서 예시되지만, 일부 실시예들에서, 제1 회로 요소(350a) 및/또는 제2 회로 요소(350b)는 상호연결 구조물(210) 내에 구현될 수 있다. 예를 들어, 제1 회로 요소(350a) 및/또는 제2 회로 요소(350b)는 상호연결 구조물(210)의 구조물 내에 내부적으로 트레이스들, 패드들 및/또는 경로들로서(예를 들어, 상호연결 구조물(210) 내의 플레이트 커패시터들로서) 구현될 수 있다.
일부 실시예들에서, 제1 회로 요소(350a)는 입력 정합 능력들을 제공하도록 구성될 수 있다. 게이트 리드 패드(382)와 RF 트랜지스터 증폭기 다이(10) 사이의 그것의 위치로 인해, 제1 회로 요소(350a)는 RF 트랜지스터 증폭기 다이(10)의 게이트들에 제공되는 신호에 영향을 미치고/거나 신호를 컨디셔닝할 수 있다. 유사하게, 제2 회로 요소(350b)는 출력 정합 능력들을 제공하도록 구성될 수 있다. 드레인 리드 패드(384)와 RF 트랜지스터 증폭기 다이(10) 사이의 그것의 위치로 인해, 제2 회로 요소(350b)는 RF 트랜지스터 증폭기 다이(10)의 드레인들로부터 제공되는 신호에 영향을 미치고/거나 신호를 컨디셔닝할 수 있다. 일부 실시예들에서, 제1 회로 요소(350a) 및/또는 제2 회로 요소(350b)는 고조파 종단을 제공하도록 구성될 수 있다. 예를 들어, 제1 회로 요소(350a) 및/또는 제2 회로 요소(350b)는 RF 트랜지스터 증폭기(200A)의 동작 주파수의 2차 또는 3차 고조파들을 종단하도록 구성될 수 있다.
제1 및 제2 표면 연결 패드들(372, 374)과 같은 노출된 연결 패드들을 갖는 상호연결 구조물(210)을 사용함으로써, 표면 실장 디바이스들을 사용하여 RF 트랜지스터 증폭기 다이(10)에 결합될 수 있는 회로 요소들을 제공할 수 있다. 표면 실장 디바이스들은 더 유연한 해결책을 제공하기 위해 필요에 따라 교체 및/또는 구성될 수 있다. 예를 들어, 상이한 타입의 입력/출력 정합 및/또는 고조파 종단이 필요할 때, 동일한 상호연결 구조물(210)이 사용될 수 있지만, 제1 및/또는 제2 회로 요소들(350a, 350b)은 상이한 능력들을 제공하기 위해 스와핑될 수 있다.
제1 회로 요소(350a) 및 제2 회로 요소(350b)가 각각 단일 요소로서 예시되지만, 일부 실시예들에서, 제1 회로 요소(350a) 및/또는 제2 회로 요소(350b)는 복수의 개별 디바이스들을 포함할 수 있다는 것이 이해될 것이다. 제1 회로 요소(350a)의 크기 및/또는 기능성은 제2 회로 요소(350b)의 크기 및/또는 기능성과 상이할 수 있다. 유사하게, 제1 및 제2 회로 요소들(350a, 350b)과 RF 트랜지스터 증폭기 다이(10) 사이의 상호연결들은 단지 예들이고, 전도성 패턴들(373)의 상이한 구성들이 본 발명으로부터 벗어나지 않고 제공될 수 있다. 도 2a가 RF 트랜지스터 증폭기 다이(10)의 게이트 측의 제1 회로 요소(350a) 및 RF 트랜지스터 증폭기 다이(10)의 드레인 측의 제2 회로 요소(350b)를 예시하지만, 일부 실시예들에서, 회로 요소들 중 하나가 생략될 수 있다는 것이 이해될 것이다. 예를 들어, 일부 실시예들에서, 제1 회로 요소(350a) 또는 제2 회로 요소(350b)만이 존재할 수 있다.
일부 실시예들에서, 스페이서(245)는 RF 트랜지스터 증폭기 다이(10) 상에 형성될 수 있다. 예를 들어, 스페이서(245)는 RF 트랜지스터 증폭기 다이(10)에 대한 소스 단자(26) 상에 있고/있거나 이와 접촉하도록 형성될 수 있다. 일부 실시예들에서, 스페이서(245)는 금속과 같은 전기 및/또는 열 전도성 재료로 형성될 수 있다. 일부 실시예들에서, 스페이서(245)는 금(Au), 구리(Cu), Cu 합금, 금-주석(AuSn), 및/또는 에폭시이거나 이를 포함할 수 있지만, 본 발명은 이에 제한되지 않는다. 스페이서(245)는 RF 트랜지스터 증폭기 다이(10)를 위한 소스 단자(26)에 그리고, 결과적으로, 소스 비아들(66)을 통해 RF 트랜지스터 증폭기 다이(10)의 소스들에 전기적으로 결합되도록 구성될 수 있다. 일부 실시예들에서, 예를 들어, 전도성 패턴들(373)에 의해 및/또는 스페이서(245)를 통해, 소스 단자(26)에 전기적으로 연결되는 추가적인 연결 패드(도시되지 않음)가 제공될 수 있다. 일부 실시예들에서, 스페이서(245)는 열 전도성일 수 있다. 이와 같이, 스페이서(245)는 RF 트랜지스터 증폭기 다이(10)로부터 전달된 열을 소산시키도록 구성될 수 있다.
예를 들어, 소스 단자(26)와 스페이서(245) 사이의 계면에 따라, 소스 단자(26)는 스페이서(245)와 직접 접촉할 수 있다. 소스 단자(26)와 스페이서(245) 사이의 전기적 및/또는 열적 계면을 개선하기 위해, 이들 사이에 전기 및/또는 열 전도성 그리스(grease)가 사용될 수 있다. 추가적으로, 공융 본드, 금속 본드, 솔더 본드, 접착 재료 또는 원하는 전기적 및/또는 열적 특성들을 갖는 다른 적합한 다이 부착 또는 본딩 재료와 같은 본딩 층이 사용될 수 있다. 이러한 본딩 층은 금속 스택 또는 금속들 또는 다른 재료들의 합금들에서 상이한 금속 층들로 형성될 수 있다. 실시예에 따라, 본드 층은 전기적, 열적 및/또는 기계적 연결을 용이하게 하기 위해 평면 계면 표면을 제공하는 이격 기능(spacing function)을 하는 두께로 만들어질 수 있다.
도 2a에 예시된 바와 같이, 일부 실시예들에서, RF 트랜지스터 증폭기 다이(10), 상호연결 구조물(210), 스페이서(245), 게이트 리드 패드(382), 및/또는 드레인 리드 패드(384) 상에 캡슐화 재료(325)가 형성될 수 있다. 캡슐화 재료(325)는 단락들을 방지하고, 결과적인 디바이스의 구조적 무결성을 향상시키고, 적절한 임피던스 정합을 제공하는 것을 도울 수 있다. 일부 실시예들에서, 캡슐화 재료(325)는 또한 RF 트랜지스터 증폭기 다이(10)를 보호 재료로 캡슐화할 수 있다. 일부 실시예들에서, 캡슐화 재료는, 예를 들어, 실리콘 산화물, 실리콘 질화물, 폴리머, 몰딩 화합물, 또는 이들의 조합을 포함할 수 있다.
일부 실시예들에서, 캡슐화 재료(325)에 관통 비아들(215A, 215B)이 형성될 수 있다. 관통 비아들(215A, 215B)은 전도성 재료를 포함할 수 있고, 게이트 리드 패드(382) 및/또는 드레인 리드 패드(384)에 전도성 경로를 제공할 수 있다. 예를 들어, 제1 관통 비아(215A)는 게이트 리드 패드(382)를 게이트 연결 패드(282)에 전기적으로 연결하고 게이트 연결 패드(282)를 노출시킬 수 있고, 제2 관통 비아(215B)는 드레인 리드 패드(384)를 드레인 연결 패드(284)에 전기적으로 연결할 수 있다.
일부 실시예들에서, 게이트 연결 패드(282)와 드레인 연결 패드(284)는 대략 동일 평면 상에 있을 수 있다. 일부 실시예들에서, 캡슐화 재료(325)는 스페이서(245)의 바닥 표면(245a)을 노출시키도록 구성될 수 있고, 게이트 연결 패드(282)와 드레인 연결 패드(284)는 또한 스페이서(245)의 바닥 표면(245a)과 대략 동일 평면 상에 있을 수 있지만, 본 발명은 이에 제한되지 않는다.
게이트 연결 패드(282) 및 드레인 연결 패드(284)의 사용은 RF 트랜지스터 증폭기 다이(10), 상호연결 구조물(210), 및 제1 및 제2 회로 요소들(350a, 350b)의 조합과 다른 패드들 및/또는 다이들 사이의 직접 연결들의 사용을 허용할 수 있다. 예를 들어, RF 트랜지스터 증폭기(200A)는 게이트 연결 패드(282), 드레인 연결 패드(284), 및/또는 스페이서(245)를 별개의 구조물에 본딩하는 것을 허용하도록 구성될 수 있다. 예를 들어, 게이트 연결 패드(282)는 게이트 신호를 제공하는 패드에 (예를 들어, 솔더 볼 또는 범프를 통해) 전기적으로 연결될 수 있고, 드레인 연결 패드(284)는 드레인 신호를 제공하는 패드에 (예를 들어, 솔더 볼 또는 범프를 통해) 전기적으로 연결될 수 있고, 스페이서(245)는 소스 신호(예를 들어, 접지 신호)를 제공하는 패드에 (예를 들어, 솔더 볼 또는 범프를 통해) 전기적으로 연결될 수 있다. 게이트 연결 패드(282), 드레인 연결 패드(284), 및 스페이서(245)의 배향은 본드 와이어들을 요구하지 않는 직접 연결들을 허용할 수 있다. 이는 보다 비용 효율적인 조립 및 부착을 허용할 수 있다.
상호연결 구조물(210)을 포함하는 RF 트랜지스터 증폭기(200A)는 다양한 유형들의 반도체 패키지들에 배치될 수 있다. 도 2b 및 도 2c는 본 발명의 일부 실시예들에 따른 RF 트랜지스터 증폭기(200A)의 다양한 패키징 옵션들(2000a, 2000b)의 개략적인 단면도들이다. 도 2b 및 도 2c는 이전에 논의된 RF 트랜지스터 증폭기(200A), RF 트랜지스터 증폭기 다이(10), 및 상호연결 구조물(210)의 요소들을 포함한다. 이와 같이, 도 2b 및 도 2c의 논의는 이전 도면들과 관련하여 논의된 것들과 상이한 실시예들의 부분들에 초점을 맞출 것이다.
도 2b를 참조하면, 반도체 패키지(2000a)는 본 발명의 일부 실시예들에 따른 RF 트랜지스터 증폭기(200A)를 포함할 수 있다. 반도체 패키지(2000a)는, 예를 들어, 개방-공기(open-air) 또는 개방-캐비티 패키지일 수 있다. 반도체 패키지(2000a)는 캐리어 기판(410), 측벽들(520), 및 덮개(525)를 포함할 수 있다. 캐리어 기판(410), 측벽들(520), 및 덮개(525)는 내부 캐비티(530)를 정의할 수 있다. RF 트랜지스터 증폭기 다이(10) 및 상호연결 구조물(210)을 포함하는 RF 트랜지스터 증폭기(200A)는 내부 캐비티(530) 내부에 배치될 수 있다.
캐리어 기판(410)은 반도체 패키지(2000a)의 열 관리를 보조하도록 구성되는 재료들을 포함할 수 있다. 예를 들어, 캐리어 기판(410)은 구리 및/또는 몰리브덴을 포함할 수 있다. 일부 실시예들에서, 캐리어 기판(410)은 다수의 층들로 구성될 수 있고/있거나 비아들/상호연결들을 포함할 수 있다. 예시적인 실시예에서, 캐리어 기판(410)은 그의 양쪽 주 표면 상에 구리 클래딩 층들을 갖는 코어 몰리브덴 층을 포함하는 다층 구리/몰리브덴/구리 금속 플랜지일 수 있다. 캐리어 기판(410)의 재료들의 제공된 예들은 본 발명을 제한하도록 의도되지 않는다.
측벽들(520) 및/또는 덮개(525)는 일부 실시예들에서 절연 재료로 형성되거나 이를 포함할 수 있다. 예를 들어, 측벽들(520) 및/또는 덮개(525)는 세라믹 및/또는 PCB로 형성되거나 이를 포함할 수 있다. 일부 실시예들에서, 측벽들(520) 및/또는 덮개(525)는, 예를 들어, Al2O3로 형성될 수 있다. 덮개(525)는 에폭시 접착제를 사용하여 측벽들(520)에 접착될 수 있다. 측벽들(520)은, 예를 들어, 브레이징(brazing)을 통해 캐리어 기판(410)에 부착될 수 있다. 리드들(415A, 415B)은 측벽들(520)을 통해 연장되도록 구성될 수 있지만, 본 발명은 이에 제한되지 않는다.
일부 실시예들에서, RF 트랜지스터 증폭기(200A)는 캐리어 기판(410) 및 리드들(415A, 415B) 상에 배치될 수 있다. 리드들(415A, 415B)은, 예를 들어, 전도성 다이 부착 재료를 사용하여 RF 트랜지스터 증폭기(200A)의 게이트 연결 패드(282) 및 드레인 연결 패드(284)에 각각 결합될 수 있다. 일부 실시예들에서, 리드들(415A, 415B)은 측벽들(520)로부터 연장되어 게이트 연결 패드(282) 및/또는 드레인 연결 패드(284)에 접촉 및/또는 전기적으로 본딩될 수 있다. 이와 같이, 일부 실시예들에서, RF 트랜지스터 증폭기(200A)를 리드들(415A, 415B)에 연결하기 위한 와이어 본드들의 사용이 회피 및/또는 감소될 수 있다. 더욱이, RF 트랜지스터 증폭기(200A)가 솔더와 같은 전도성 다이 부착에 의해 주로 패키지 기판에 부착될 수 있기 때문에, 전통적인 디바이스들보다 반도체 패키지(2000a)의 조립이 더 간단하고 더 비용 효과적일 수 있다.
상호연결 구조물(210) 상에 장착되는 회로 요소들(350a 및/또는 350b)은, 예를 들어, 상호변조 곱(intermodulation product)들을 접지로 종단하기 위해 기본 주파수 및/또는 고조파 종단 회로에서 임피던스 정합하는 데 사용되는 입력 정합 컴포넌트들 및 출력 정합 컴포넌트들을 포함할 수 있다. 이러한 회로 요소들(350a, 350b)은, 예를 들어, 집적 수동 디바이스들 또는 인쇄 회로 보드들에 (적어도 부분적으로) 구현되는 저항기들, 커패시터들 및/또는 인덕터들을 포함하는 수동 RF 컴포넌트들일 수 있다. 리드들(415A, 415B)은 RF 트랜지스터 증폭기(200A)가 외부 디바이스들/회로들/전원들에 연결되는 것을 허용한다. 묘사된 실시예에서, 상호연결 구조물(210)은 전도성 리드들(415A, 415B)을 회로 요소들(350a, 350b)에 연결하는 데 사용된다. 제1 리드(415A) 상의 RF 트랜지스터 증폭기(200A)에 입력되는 RF 신호는 상호연결 구조물(210)을 통해 회로 요소(350a)로 그리고 거기서부터 RF 트랜지스터 증폭기 다이(10)의 게이트 단자(22)로 전달될 수 있고, 증폭된 출력 RF 신호는 RF 트랜지스터 증폭기 다이(10)의 드레인 단자(24)로부터 회로 요소(350b)로 그리고 거기서부터 상호연결 구조물(210)을 통해 전달될 수 있고, 여기서 RF 신호가 리드(415B)를 통해 출력된다.
일부 실시예들에서, 스페이서(245)는 캐리어 기판(410)에 전기적으로 및/또는 열적으로 결합될 수 있다. 예를 들어, 캐리어 기판(410)은, 예를 들어, 외부 연결(도시되지 않음)을 통해 전기적으로 접지될 수 있고, 스페이서(245)는 소스 단자(26)에 추가로 전기적으로 결합될 수 있다. 따라서, 접지 신호가 RF 트랜지스터 증폭기 다이(10)의 소스 핑거들에 제공될 수 있다. 스페이서(245)는 또한 RF 트랜지스터 증폭기 다이(10)로부터 캐리어 기판(410)으로 열을 열적으로 전달하도록 구성될 수 있다. 따라서, 스페이서(245)는 RF 트랜지스터 증폭기(200A)의 열 관리를 보조할 수 있다. 일부 실시예들에서, 스페이서(245)는 한 측에서 소스 단자(26)에 본딩될 수 있고, 스페이서(245)를 기판(410)에 본딩하기 위해 스페이서(245)의 다른 측에 또는 기판(410) 상에 본딩 층/구조물이 제공될 수 있다.
일부 실시예들에서, 스페이서(245)는 캐리어 기판(410)으로부터 전기적으로 격리될 수 있고, 스페이서(245)에 직접 결합하기 위해 반도체 패키지(2000a) 내에 기준 신호(예를 들어, 접지)에 대한 연결이 제공될 수 있다. 일부 실시예들에서, 스페이서(245)는 전기적으로 절연성일 수 있고, RF 트랜지스터 증폭기 다이(10)의 소스 단자(26)에 직접 결합하기 위해 반도체 패키지(2000a) 내에 기준 신호(예를 들어, 접지)에 대한 연결이 제공될 수 있다. 예를 들어, RF 트랜지스터 증폭기(200A)는 RF 트랜지스터 증폭기(200A)의 소스 단자(26)에 전기적으로 연결되도록 기준 신호가 부착될 수 있는 전기적 연결을 제공할 수 있다.
도 2b는 또한 라이저(riser)(412)의 사용을 예시한다. 라이저(412)는 캐리어 기판(410)의 일부(예를 들어, 일체형) 또는 추가적인 별개의 구조일 수 있다. 일부 실시예들에서, 라이저(412)는, 예를 들어, 스페이서(예를 들어, 스페이서(425)와 유사하게 구성됨), 본딩/부착 층(예를 들어, 공융 층, 에폭시 층), 금속 층, 및/또는 열 전도성 층과 같은 요소들을 포함할 수 있다. 라이저(412)는 하나 또는 다수의 층으로 형성될 수 있다. 일부 실시예들에서, 라이저(412)는 RF 트랜지스터 증폭기(200A)의 레벨을 상승시키고/시키거나 RF 트랜지스터 증폭기(200A)를 장착하기 위한 평면 표면을 제공하기 위해 활용될 수 있다.
도 2c를 참조하면, 반도체 패키지(2000b)는 본 발명의 실시예들에 따른 RF 트랜지스터 증폭기(200A)를 포함할 수 있다. 반도체 패키지(2000b)는, 예를 들어, 오버몰딩된 플라스틱(overmolded plastic, OMP) 패키지일 수 있다. 반도체 패키지(2000b)는 상호연결 구조물(210)을 포함하는 RF 트랜지스터 증폭기(200A)가 배치되는 캐리어 기판(410)을 포함할 수 있다.
RF 트랜지스터 증폭기(200A), RF 트랜지스터 증폭기 다이(10), 및 상호연결 구조물(210)은 오버몰드 재료(540)에 감싸일 수 있다. 오버몰드 재료(540)는 RF 트랜지스터 증폭기(200A) 주위에 사출 성형되는 플라스틱 또는 플라스틱 폴리머 화합물로 형성될 수 있고, 그에 의해 외부 환경으로부터의 보호를 제공한다.
상호연결 구조물(210)을 포함하는 RF 트랜지스터 증폭기(200A)를 통합하도록 수정될 수 있는 OMP 반도체 패키지(2000b)를 제조하는 방법들은 2016년 12월 6일자로 허여된 Wood 등의 "Over-mold plastic packaged wide band-gap power transistors and MMICS"라는 명칭의 미국 특허 제9,515,011호에 설명되어 있으며, 그 개시내용은 본 명세서에 완전히 기재된 것처럼 참조로 본 명세서에 포함된다.
본 발명에 따른 반도체 패키지(2000b)에서, 리드들(415A, 415B)은 RF 트랜지스터 증폭기(200A)의 게이트 연결 패드(282) 및/또는 드레인 연결 패드(284)에 (예를 들어, 전도성 다이 부착 재료에 의해) 접촉 및/또는 전기적으로 연결되도록 반도체 패키지(2000b) 외부로부터 오버몰드 재료(540) 내로 연장될 수 있다. 이와 같이, 일부 실시예들에서, RF 트랜지스터 증폭기(200A)를 리드들(415A, 415B)에 연결하기 위한 와이어 본드들의 사용이 회피 및/또는 감소될 수 있다. 더욱이, RF 트랜지스터 증폭기(200A)가 솔더와 같은 전도성 다이 부착에 의해 주로 반도체 패키지(2000b) 내에 부착될 수 있기 때문에, 전통적인 디바이스들보다 반도체 패키지(2000b)의 조립이 더 간단하고 더 비용 효과적일 수 있다.
반도체 패키지(2000a)에서와 같이, 반도체 패키지(2000b)의 캐리어 기판(410)은 열 관리를 보조하도록 구성되는 재료들을 포함할 수 있다. 예를 들어, 캐리어 기판(410)은 구리 및/또는 몰리브덴을 포함할 수 있다. 일부 실시예들에서, 캐리어 기판(410)은 다수의 층들로 구성될 수 있고/있거나 비아들/상호연결들을 포함할 수 있다. 일부 실시예들에서, 캐리어 기판(410)은 플라스틱 오버몰드 재료(540)에 의해 적어도 부분적으로 둘러싸인 리드 프레임 또는 금속 슬러그의 일부인 금속 히트 싱크를 포함할 수 있다. 캐리어 기판(410)의 재료들의 제공된 예들은 본 발명을 제한하도록 의도되지 않는다. 일부 실시예들에서, 리드들(415A, 415B)은 캐리어 기판(410)으로부터 전기적으로 격리될 수 있다. 예를 들어, 일부 실시예들에서, 절연 층(535)은 리드들(415A, 415B)과 캐리어 기판(410) 사이에 있을 수 있다.
반도체 패키지(2000a)에서와 같이, 반도체 패키지(2000b)의 캐리어 기판(410)은 스페이서(245)에 전기적으로 및/또는 열적으로 결합될 수 있다. 예를 들어, 캐리어 기판(410)은, 예를 들어, 외부 연결(도시되지 않음)을 통해 전기적으로 접지될 수 있고, 스페이서(245)는 RF 트랜지스터 증폭기 다이(10)의 소스 단자(26)에 추가로 전기적으로 결합될 수 있다. 따라서, 접지 신호가 RF 트랜지스터 증폭기 다이(10)의 소스들에 제공될 수 있다. 소스 단자(26)로의 신호는 또한, 반도체 패키지(2000a)와 관련하여 본 명세서에서 논의된 바와 같이, 스페이서(245)로의 외부 연결을 통해 및/또는 소스 단자(26)에 결합된 전도성 패턴들을 통한 전기 연결을 통해 공급될 수 있다. 일부 실시예들에서, 반도체 패키지(2000b)는 도 2a와 관련하여 본 명세서에서 논의된 바와 같이 라이저(412)를 포함할 수 있다.
도 2b 및 도 2c에 예시된 패키징 실시예들은 상호연결 구조물(210)과 RF 트랜지스터 증폭기 다이(10)가 반도체 패키지 내에서 어떻게 결합될 수 있는지를 예시하기 위한 예들에 불과하다. 본 발명으로부터 벗어나지 않고 반도체 패키지의 다수의 다른 가능한 구성들 및/또는 배향들이 가능하다는 것이 이해될 것이다.
도 2a 내지 도 2c는 회로 요소들(350a, 350b)이 상호연결 구조물(210)의 바닥 표면(예를 들어, 제1 측(201)) 상에(예를 들어, 상호연결 구조물(210)과 RF 트랜지스터 증폭기 다이(10) 사이에) 있는 실시예들을 예시하지만, 다른 조합들이 이용가능하다는 것이 이해될 것이다. 일부 실시예들에서, 회로 요소들(350a, 350b)은 상호연결 구조물(210)의 상부 표면 상에(예를 들어, RF 트랜지스터 증폭기 다이(10)로부터 상호연결 구조물(210)의 대향 측에) 있을 수 있다. 일부 실시예들에서, 회로 요소들(350a, 350b)은 상호연결 구조물(210)의 양측에 있을 수 있다. 일부 실시예들에서, 회로 요소들(350a, 350b)은 상호연결 구조물(210)의 측면 표면들에 있을 수 있다.
도 2d는 본 발명의 일부 실시예들에 따른 RF 트랜지스터 증폭기(200B)의 다른 실시예의 개략적인 단면도이다. 도 2d를 참조하면, RF 트랜지스터 증폭기(200B)는 도 2a의 RF 트랜지스터 증폭기(200A)와 유사할 수 있으며, 주요 차이점은 제1 및 제2 회로 요소들(350a, 350b)이 상호연결 구조물(210')의 최상부 표면 상에 배치된다는 것이다.
상호연결 구조물(210')은 상호연결 구조물(210')의 제1 측(201)의 대향 측에 있는 제2 측(202)을 가질 수 있다. 제1 표면 연결 패드들(372')과 제2 표면 연결 패드들(374')은 상호연결 구조물(210')의 제2 측(202)에서 노출될 수 있다. 제1 및 제2 표면 연결 패드들(372', 374')은 상호연결 구조물(210') 내의 전도성 패턴들(373)에 의해 제1 상호연결 패드(322) 및 제2 상호연결 패드(324)에 각각 결합될 수 있다. 제1 및 제2 상호연결 패드들(322, 324)은 RF 트랜지스터 증폭기 다이(10)의 게이트 단자(22) 및 드레인 단자(24)에 각각 결합되도록 구성될 수 있다.
도 2a의 상호연결 구조물(210)에서와 같이, 상호연결 구조물(210')은 상호연결 구조물(210')의 제1 측(201)에 노출된 게이트 리드 패드(382') 및 노출된 드레인 리드 패드(384')를 가질 수 있다. 게이트 리드 패드(382') 및 드레인 리드 패드(384')는 각각 관통 비아들(215A, 215B)에 의해 게이트 연결 패드(282) 및 드레인 연결 패드(284)에 각각 결합될 수 있다.
RF 트랜지스터 증폭기(200B)에서, 제1 회로 요소(350a)는 상호연결 구조물(210')의 제2 측(202)(예를 들어, 최상부 표면)의 제1 표면 연결 패드들(372')에 결합될 수 있다. 유사하게, 제2 회로 요소(350b)는 상호연결 구조물(210')의 제2 측(202)(예를 들어, 최상부 표면)의 제2 표면 연결 패드들(374')에 결합될 수 있다. 따라서, 제1 회로 요소(350a)는 RF 트랜지스터 증폭기 다이(10)의 게이트 리드 패드(382')와 게이트 단자(22) 사이의 경로에서 전기적으로 결합될 수 있다. 유사하게, 제2 회로 요소(350b)는 따라서 RF 트랜지스터 증폭기 다이(10)의 드레인 리드 패드(384')와 드레인 단자(24) 사이의 경로에서 전기적으로 결합될 수 있다.
본 기술분야의 통상의 기술자에 의해 이해되는 바와 같이, 도 2d의 RF 트랜지스터 증폭기(200B)는 도 2a의 RF 트랜지스터 증폭기(200A)와 유사한 방식으로, 도 2b 및 도 2c의 반도체 패키지들(2000a, 2000b)과 같은 패키지에 장착될 수 있다.
도 3a 내지 도 3f는 본 발명의 특정 실시예들에 따른, 상호연결 구조물들(210)과 RF 트랜지스터 증폭기 다이들(10)을 결합하여 RF 트랜지스터 증폭기(200A)를 형성하는 방법들을 예시하는 개략도들이다. 도 3a에 도시된 바와 같이, 상호연결 구조물(210)이 제공될 수 있다. 상호연결 구조물(210)은 제1 측(201) 및 제2 측(202)을 가질 수 있다. 일부 실시예들에서, 제1 측(201)은 노출된 제1 및 제2 상호연결 패드들(322, 324)뿐만 아니라 제1 및 제2 표면 연결 패드들(372, 374)을 포함할 수 있다.
도 3b를 참조하면, 제1 회로 요소(350a) 및 제2 회로 요소(350b)는 상호연결 구조물(210)의 제1 측(201)에 장착될 수 있다. 예를 들어, 제1 회로 요소(350a)를 제1 표면 연결 패드(들)(372)에 결합하기 위해 본딩 요소(예를 들어, 솔더 볼들 및/또는 범프들(320))가 사용될 수 있다. 유사하게, 제2 회로 요소(350b)를 제2 표면 연결 패드(들)(374)에 결합하기 위해 본딩 요소(예를 들어, 솔더 볼들 및/또는 범프들(320))가 사용될 수 있다.
도 3c를 참조하면, RF 트랜지스터 증폭기 다이(10)는 상호연결 구조물(210)의 제1 측(201)에 장착될 수 있다. 예를 들어, RF 트랜지스터 증폭기 다이(10)의 게이트 단자(22) 및 드레인 단자(24)를 제1 및 제2 상호연결 패드들(322, 324)에 각각 결합하기 위해 본딩 요소(예를 들어, 솔더 볼들 및/또는 범프들(320))가 사용될 수 있다. 도 3b 및 도 3c의 순서는 RF 트랜지스터 증폭기 다이(10)가 제1 및 제2 회로 요소들(350a, 350b) 전에 상호연결 구조물(210)에 결합되도록 반대로 될 수 있다는 것이 이해될 것이다.
도 3d를 참조하면, RF 트랜지스터 증폭기 다이의 소스 단자(26) 상에 스페이서(245)가 제공될 수 있다. 일부 실시예들에서, 스페이서(245)는 공융 층과 같은 다이 부착 층에 의해 소스 단자(26)에 결합될 수 있다. 일부 실시예들에서, 스페이서(245)는 공융 또는 다른 금속 본드를 형성하기 위해 금속 층에 의해 소스 단자(26)에 결합될 수 있다. 일부 실시예들에서, 스페이서(245)는 열 접착제에 의해 소스 단자(26)에 결합될 수 있다.
도 3e를 참조하면, 관통 비아들(215A, 215B)은 게이트 리드 패드(382) 및 드레인 리드 패드(384) 상에 각각 형성될 수 있다. 예를 들어, 관통 비아들(215A, 215B)은 게이트 리드 패드(382) 상에 전도성 필러를 그리고 드레인 리드 패드(384) 상에 전도성 필러를 형성함으로써 형성될 수 있다. 일부 실시예들에서, 관통 비아들(215A, 215B)은 구리 필러들을 포함할 수 있다. 예를 들어, 전도성 필러들은 게이트 및 드레인 리드 패드들(382, 384) 상에 구리 시드 층들을 전기도금하고 하나 이상의 마스크를 사용하여 그 위에 관통 비아들(215A, 215B)을 형성함으로써 형성될 수 있다. 이어서 게이트 연결 패드(282) 및 드레인 연결 패드(284)는 관통 비아들(215A, 215B) 상에 형성될 수 있다.
도 3f에 도시된 바와 같이, RF 트랜지스터 증폭기 다이(10)의 전도성 구조물들, 제1 및 제2 회로 요소들(350a, 350b), 상호연결 구조물(210), 관통 비아들(215A, 215B), 게이트 연결 패드(282), 및/또는 드레인 연결 패드(284) 사이에 캡슐화 재료(325)가 (예를 들어, 모세관 언더필 프로세스(capillary underfill process)에 의해) 주입될 수 있다. 캡슐화 재료(325)는 단락들을 방지하고, 결과적인 디바이스의 구조적 무결성을 향상시키고, 적절한 임피던스 정합을 제공하는 것을 도울 수 있다. 일부 실시예들에서, 캡슐화 재료(325)는 또한 RF 트랜지스터 증폭기 다이(10)를 보호 재료로 캡슐화할 수 있다. 캡슐화 재료(325)는 게이트 연결 패드(282), 드레인 연결 패드(284), 및/또는 스페이서(245)를 노출시키도록 처리(예를 들어, 평탄화)될 수 있다.
일부 실시예들에서, 도 3e 및 도 3f에 도시된 동작들의 순서는 반대로 될 수 있다. 예를 들어, 일부 실시예들에서, 캡슐화 재료(325)는 RF 트랜지스터 증폭기 다이(10), 제1 및 제2 회로 요소들(350a, 350b), 및/또는 상호연결 구조물(210) 상에 형성될 수 있다. 후속하여, 캡슐화 재료(325)에 관통 비아들(215A, 215B)이 형성될 수 있다. 예를 들어, 캡슐화 재료(325)는 게이트 리드 패드(382) 및 드레인 리드 패드(384)를 노출시키기 위해 에칭되거나 다른 방식으로 선택적으로 제거될 수 있다. 이어서, 관통 비아들(215A, 215B)은 캡슐화 재료(325) 내의 게이트 리드 패드(382) 및 드레인 리드 패드(384) 상에 형성될 수 있다. 게이트 연결 패드(282) 및/또는 드레인 연결 패드(284)는 도 3f에 예시된 바와 같이 캡슐화 재료(325)로부터 노출되도록 관통 비아들(215A, 215B) 상에 형성되고 그에 연결될 수 있다.
일부 실시예들에서, 관통 비아들(215A, 215B) 및/또는 캡슐화 재료(325)의 부분들은 생략될 수 있다. 예를 들어, 도 4a 내지 도 4c는 본 발명의 일부 실시예들에 따른, 상호연결 구조물(210)에 결합된 RF 트랜지스터 증폭기 다이(10)를 포함하는 RF 트랜지스터 증폭기(200C)의 개략적인 단면도들이다. 도 4a에 예시된 바와 같이, 상호연결 구조물(210)은 도 2a 내지 도 2c의 것과 실질적으로 유사할 수 있고, 따라서, 그에 대한 중복 설명은 생략될 것이다. 예를 들어, 도 4a의 RF 트랜지스터 증폭기(200C)의 실시예는 캡슐화 재료(325), 관통 비아들(215A, 215B), 및/또는 게이트/드레인 연결 패드들(282, 284)의 부분들을 생략하고 게이트 리드 패드(382) 및 드레인 리드 패드(384)를 직접 노출시킬 수 있다.
도 4a에 예시된 바와 같이, 캡슐화 재료(325)는 RF 트랜지스터 증폭기 다이(10)의 부분들, 상호연결 구조물(210)의 제1 측(201)의 부분들, 및 제1 및 제2 회로 요소들(350a, 350b) 상에 있을 수 있다. 일부 실시예들에서, 스페이서(245)의 바닥 표면(245a)은 캡슐화 재료(325)에 의해 노출될 수 있다. 일부 실시예들에서, 캡슐화 재료(325)의 상이한 구성들이 존재할 수 있다는 것이 이해될 것이다. 예를 들어, 일부 실시예들에서, 캡슐화 재료(325) 모두가 제거될 수 있다. 일부 실시예들에서, 캡슐화 재료(325)는 RF 트랜지스터 증폭기 다이(10) 상에 있을 수 있지만, 제1 및 제2 회로 요소들(350a, 350b) 상에는 있지 않을 수 있다.
RF 트랜지스터 증폭기(200C)에서, 게이트 리드 패드(382), 드레인 리드 패드(384), 및/또는 스페이서(245)에 대해 (예를 들어, 솔더 볼들 및/또는 범프들을 통한) 직접 연결들이 이루어질 수 있다. 직접 연결들의 사용은 와이어 본드들의 사용을 감소 및/또는 제거할 수 있다.
RF 트랜지스터 증폭기(200C)의 제조 방법은 도 3a 내지 도 3f와 관련하여 예시된 RF 트랜지스터 증폭기들(200A 및 200B)의 제조 방법과 유사할 수 있다는 것이 이해될 것이다. 예를 들어, RF 트랜지스터 증폭기(200C)를 제조하는 것은 (도 3e와 관련하여 예시된) 관통 비아들(215A, 215B)의 형성들을 생략할 수 있고, (도 3f와 관련하여 예시된) 캡슐화 재료(325)를 형성할 때, 게이트 리드 패드(382) 및/또는 드레인 리드 패드(384) 상에 형성된 캡슐화 재료의 부분들을 생략할 수 있다.
도 4a에 예시된 RF 트랜지스터 증폭기(200C)는 다수의 패키징 구성들에서 활용될 수 있다. 도 4b 및 도 4c는 도 2b 및 도 2c와 관련하여 본 명세서에서 논의된 것과 유사한 패키징의 사용을 예시한다. 예를 들어, 상호연결 구조물(210) 및 RF 트랜지스터 증폭기 다이(10)는 개방-캐비티 반도체 패키지(4000a)(도 4b) 또는 OMP 패키지(4000b)(도 4c)에 배치될 수 있다. 도 2b 및 도 2c와 관련하여 이전에 논의된 것들과 유사한 반도체 패키지(4000a) 및 반도체 패키지(4000b)의 도 4b 및 도 4c의 요소들은 간결성을 위해 추가로 논의되지 않을 것이다. 일부 실시예들에서, 게이트 리드 패드(382)는 본딩 요소(예를 들어, 솔더 볼들 및/또는 범프들)에 의해 게이트 리드(415A)에 결합될 수 있고, 드레인 리드 패드(384)는 또한 드레인 리드(415B)에 결합될 수 있다. 본 발명으로부터 벗어나지 않고 반도체 패키지의 다수의 다른 가능한 구성들 및/또는 배향들이 가능하다는 것이 이해될 것이다.
리드들(415A, 415B)은 측벽들(520)(도 4b) 및/또는 오버몰드 재료(540)(도 4c)를 통해 연장되도록 구성될 수 있지만, 본 발명은 이에 제한되지 않는다. 일부 실시예들에서, RF 트랜지스터 증폭기 다이(10)는 캐리어 기판(410) 상에 배치될 수 있고, 상호연결 구조물(210)은 RF 트랜지스터 증폭기 다이(10) 및 리드들(415A, 415B) 상에 배치될 수 있다. 리드들(415A, 415B)은 상호연결 구조물(210)의 제1 측(201)에 결합될 수 있고, 상호연결 구조물(210)을 통해 RF 트랜지스터 증폭기 다이(10)에 전기적으로 연결될 수 있다. 더욱이, 상호연결 구조물(210)은 고조파 종단 및/또는 입력/출력 임피던스 정합과 같은 추가적인 내재화된 기능성을 허용할 수 있는 제1 및 제2 회로 요소들(350a, 350b)을 포함한다. 또한, 상호연결 구조물(210)의 사용은, (예를 들어, 상이한 주파수들, 상이한 임피던스들 등에서 고조파들을 어드레싱하기 위한) 상이한 성능 특성들이 상호연결 구조물(210) 및/또는 제1 및 제2 회로 요소들(350a, 350b)을 스와핑함으로써 간단히 달성될 수 있다는 점에서 더 큰 유연성을 허용한다.
일부 실시예들에서, 스페이서(245)는 캐리어 기판(410)에 전기적으로 및/또는 열적으로 결합될 수 있다. 예를 들어, 캐리어 기판(410)은, 예를 들어, 외부 연결(도시되지 않음)을 통해 전기적으로 접지될 수 있고, 스페이서(245)는 소스 단자(26)에 추가로 전기적으로 결합될 수 있다. 따라서, 접지 신호가 RF 트랜지스터 증폭기 다이(10)의 소스 핑거들에 제공될 수 있다.
일부 실시예들에서, 스페이서(245)는 캐리어 기판(410)으로부터 전기적으로 격리될 수 있고, 스페이서(245)에 직접 결합하기 위해 반도체 패키지들(4000a, 4000b) 내에 기준 신호(예를 들어, 접지)에 대한 연결이 제공될 수 있다. 일부 실시예들에서, 스페이서(245)는 전기적으로 절연성일 수 있고, RF 트랜지스터 증폭기 다이(10)의 소스 단자(26)에 직접 결합하기 위해 반도체 패키지들(4000a, 4000b) 내에 기준 신호(예를 들어, 접지)에 대한 연결이 제공될 수 있다. 예를 들어, RF 트랜지스터 증폭기(200C)는 RF 트랜지스터 증폭기(200C)의 소스 단자(26)에 전기적으로 연결되도록 기준 신호가 부착될 수 있는 외부 연결을 제공할 수 있다.
도 4a 내지 도 4c에서, 제1 및 제2 회로 요소들(350a, 350b)은 상호연결 구조물(210)의 동일한 측(제1 측(201))에 있는 것으로 예시된다. 그러나, 본 발명은 이에 제한되지 않는다. 도 2d의 실시예와 유사하게, 도 4a의 실시예는 제1 및 제2 회로 요소들(350a, 350b)이 상호연결 구조물(210)의 제2 측(202)에 있도록 또는 제1 및 제2 회로 요소들(350a, 350b) 중 하나가 상호연결 구조물(210)의 제1 측(201)에 있고 제1 및 제2 회로 요소들(350a, 350b) 중 다른 하나가 상호연결 구조물(210)의 제2 측(202)에 있도록 수정될 수 있다.
도 2a 내지 도 2c 및 도 4a 내지 도 4c에서, 게이트 리드 패드(382) 및 드레인 리드 패드(384)는 제1 회로 요소(350a) 및 제2 회로 요소(350b)와 동일한 상호연결 구조물(210)의 측에 제공된다. 그러나, 본 발명의 실시예들은 이에 제한되지 않는다. 예를 들어, 도 5a 내지 도 5c는 본 발명의 일부 실시예들에 따른, 상호연결 구조물(210'')에 결합된 RF 트랜지스터 증폭기 다이(10)를 포함하는 RF 트랜지스터 증폭기(200D)의 개략적인 단면도들이다. 도 5a에 예시된 바와 같이, 상호연결 구조물(210'')은 도 2a 내지 도 2c의 것과 유사한 요소들을 포함할 수 있고, 따라서, 그에 대한 중복 설명은 생략될 것이다. 예를 들어, 도 5a의 RF 트랜지스터 증폭기(200D)의 실시예는, 제1 회로 요소(350a) 및 제2 회로 요소(350b)와 대향하는, 상호연결 구조물(210'')의 제2 측(202)에 게이트 리드 패드(382'') 및 드레인 리드 패드(384'')를 제공할 수 있다.
도 5a를 참조하면, 상호연결 구조물(210'')은 상호연결 구조물(210'')의 제1 측(201)의 대향 측에 있는 제2 측(202)을 가질 수 있다. 게이트 리드 패드(382'') 및 드레인 리드 패드(384'')는 상호연결 구조물(210'')의 제2 측(202)에 있을 수 있다. 게이트 및 드레인 리드 패드들(382'', 384'')은 상호연결 구조물(210'') 내의 전도성 패턴들(373)에 의해 제1 및 제2 회로 요소들(350a, 350b)에 각각 결합될 수 있다. 예를 들어, 게이트 리드 패드(382'')는 전도성 패턴들(373)에 의해 제1 표면 연결 패드들(372)에 결합될 수 있고, 드레인 리드 패드(384'')는 전도성 패턴들(373)에 의해 제2 표면 연결 패드들(374)에 결합될 수 있다. 제1 및 제2 상호연결 패드들(322, 324)은 추가적인 전도성 패턴들(373)에 의해 제1 및 제2 회로 요소들(350a, 350b)에 각각 결합될 수 있다. 제1 및 제2 상호연결 패드들(322, 324)은 RF 트랜지스터 증폭기 다이(10)의 게이트 단자(22) 및 드레인 단자(24)에 각각 결합되도록 구성될 수 있다.
도 2a의 상호연결 구조물(210)과 달리, 상호연결 구조물(210'')은 상호연결 구조물(210'')의 제2 측(202)의 게이트 리드 패드(382'') 및 드레인 리드 패드(384'')를 노출시킬 수 있다. RF 트랜지스터 증폭기(200D)에서, 제1 회로 요소(350a)는 상호연결 구조물(210'')의 제1 측(201)의 제1 표면 연결 패드들(372)에 결합될 수 있다. 유사하게, 제2 회로 요소(350b)는 상호연결 구조물(210'')의 제1 측(201)의 제2 표면 연결 패드들(374)에 결합될 수 있다. 따라서, 제1 회로 요소(350a)는 RF 트랜지스터 증폭기 다이(10)의 게이트 리드 패드(382'')와 게이트 단자(22) 사이의 경로에서 전기적으로 결합될 수 있다. 유사하게, 제2 회로 요소(350b)는 따라서 RF 트랜지스터 증폭기 다이(10)의 드레인 리드 패드(384'')와 드레인 단자(24) 사이의 경로에서 전기적으로 결합될 수 있다.
도 5b 및 도 5c는 도 2b 및 도 2c와 관련하여 본 명세서에서 논의된 것과 유사한 도 5a의 실시예를 위한 패키징의 사용을 예시한다. 예를 들어, 상호연결 구조물(210'') 및 RF 트랜지스터 증폭기 다이(10)는 개방-캐비티 반도체 패키지(5000a)(도 5b) 또는 OMP 패키지(5000b)(도 5c)에 배치될 수 있다. 도 2b 및 도 2c 및/또는 도 4b 및 도 4c와 관련하여 이전에 논의된 것들과 유사한 반도체 패키지(5000a) 및 반도체 패키지(5000b)의 도 5b 및 도 5c의 요소들은 간결성을 위해 더 이상 논의되지 않을 것이다. 일부 실시예들에서, 게이트 리드 패드(382'')는 본딩 요소(예를 들어, 솔더 볼들 및/또는 범프들)에 의해 게이트 리드(415A)에 결합될 수 있고, 드레인 리드 패드(384'')는 또한 드레인 리드(415B)에 결합될 수 있다. 일부 실시예들에서, 게이트 리드(415a) 및/또는 드레인 리드(415b)는 게이트 리드 패드(382'') 및 드레인 리드 패드(384'')에 각각 결합되도록 상호연결 구조물(210'')의 제2 측(202) 위로 연장될 수 있다. 일부 실시예들에서, 상호연결 구조물(210'')의 부분들은 게이트 리드(415a) 및/또는 드레인 리드(415b) 아래에 있을 수 있다. 본 발명으로부터 벗어나지 않고 반도체 패키지의 다수의 다른 가능한 구성들 및/또는 배향들이 가능하다는 것이 이해될 것이다.
리드들(415A, 415B)은 측벽들(520)(도 5b) 및/또는 오버몰드 재료(540)(도 5c)를 통해 연장되도록 구성될 수 있지만, 본 발명은 이에 제한되지 않는다. 일부 실시예들에서, RF 트랜지스터 증폭기 다이(10)는 캐리어 기판(410) 상에 배치될 수 있고, 상호연결 구조물(210'')은 RF 트랜지스터 증폭기 다이(10) 상에 배치될 수 있고, 리드들(415A, 415B)은 상호연결 구조물(210'') 상에 배치될 수 있다. 리드들(415A, 415B)은 상호연결 구조물(210'')의 제2 측(202)에 결합될 수 있고, 상호연결 구조물(210'')을 통해 RF 트랜지스터 증폭기 다이(10)에 전기적으로 연결될 수 있다. 더욱이, 상호연결 구조물(210'')은 고조파 종단 및/또는 입력/출력 임피던스 정합과 같은 추가적인 내재화된 기능성을 허용할 수 있는 제1 및 제2 회로 요소들(350a, 350b)에 결합되고/되거나 이를 포함할 수 있다.
일부 실시예들에서, 스페이서(245)는 캐리어 기판(410)에 전기적으로 및/또는 열적으로 결합될 수 있다. 예를 들어, 캐리어 기판(410)은, 예를 들어, 외부 연결(도시되지 않음)을 통해 전기적으로 접지될 수 있고, 스페이서(245)는 소스 단자(26)에 추가로 전기적으로 결합될 수 있다. 따라서, 접지 신호가 RF 트랜지스터 증폭기 다이(10)의 소스들에 제공될 수 있다.
일부 실시예들에서, 스페이서(245)는 캐리어 기판(410)으로부터 전기적으로 격리될 수 있고, 스페이서(245)에 직접 결합하기 위해 반도체 패키지들(5000a, 5000b) 내에 기준 신호(예를 들어, 접지)에 대한 연결이 제공될 수 있다. 일부 실시예들에서, 스페이서(245)는 전기적으로 절연성일 수 있고, RF 트랜지스터 증폭기 다이(10)의 소스 단자(26)에 직접 결합하기 위해 반도체 패키지들(5000a, 5000b) 내에 기준 신호(예를 들어, 접지)에 대한 연결이 제공될 수 있다. 예를 들어, RF 트랜지스터 증폭기(200D)는 RF 트랜지스터 증폭기 다이(10)의 소스 단자(26)에 전기적으로 연결되도록 기준 신호가 부착될 수 있는 외부 연결을 제공할 수 있다.
도 2a 내지 도 5c에서, 다양한 실시예들은 제1 및 제2 회로 요소들(350a, 350b) 상에 있는 RF 트랜지스터 증폭기(200A-D)의 캡슐화 재료(325)를 예시한다. 그러나, 본 발명은 이러한 구성으로 제한되지 않는다. 제1 및 제2 회로 요소들(350a, 350b)에 대한 전기적 및 열적 요건들에 따라, 제1 및 제2 회로 요소들(350a, 350b) 중 하나 이상에 전기 전도성, 열 전도성 및/또는 기계적 인터페이스를 제공하기 위해 제1 및 제2 회로 요소들(350a, 350b) 중 적어도 하나와 함께 대안적인 및/또는 추가적인 단자/본딩/스페이서 구조물들이 활용될 수 있다.
일부 실시예들에서, 제1 및 제2 회로 요소들(350a, 350b)의 표면들은 RF 트랜지스터 증폭기의 일부로서 보조 스페이서들에 노출 및/또는 결합될 수 있다. 예를 들어, 도 6a는 본 발명의 일부 실시예들에 따른, 상호연결 구조물(210)에 결합된 RF 트랜지스터 증폭기 다이(10)를 포함하는 RF 트랜지스터 증폭기(200E)의 개략적인 단면도이다. 도 6a에 예시된 바와 같이, 상호연결 구조물(210) 및/또는 RF 트랜지스터 증폭기 다이(10)는 도 2a 내지 도 2c의 것과 실질적으로 유사할 수 있고, 따라서, 그에 대한 중복 설명은 생략될 것이다. 예를 들어, 도 6a의 RF 트랜지스터 증폭기(200E)의 실시예는 제1 보조 스페이서(246a) 및 제2 보조 스페이서(246b)를 포함할 수 있다.
일부 실시예들에서, 제1 보조 스페이서(246a)는 제1 회로 요소(350a) 상에 형성될 수 있다. 일부 실시예들에서, 제2 보조 스페이서(246b)는 제2 회로 요소(350B) 상에 형성될 수 있다. 예를 들어, 제1 보조 스페이서(246a)는 제1 회로 요소(350a) 상에 있고/있거나 그와 접촉하도록 형성될 수 있고, 제2 보조 스페이서(246b)는 제2 회로 요소(350b) 상에 있고/있거나 그와 접촉하도록 형성될 수 있다. 일부 실시예들에서, 제1 및/또는 제2 보조 스페이서들(246a, 246b)은 금속과 같은 전기 및/또는 열 전도성 재료로 형성될 수 있다. 일부 실시예들에서, 제1 및/또는 제2 보조 스페이서들(246a, 246b)의 표면은 캡슐화 재료(325)로부터 노출될 수 있다. 일부 실시예들에서, 제1 및/또는 제2 보조 스페이서들(246a, 246b)은 금(Au), 구리(Cu), Cu 합금, 금-주석(AuSn), 및/또는 에폭시이거나 이를 포함할 수 있지만, 본 발명은 이에 제한되지 않는다. 제1 및/또는 제2 보조 스페이서들(246a, 246b)은 제1 및/또는 제2 회로 요소들(350a, 350b)에 전기적으로 결합되도록 구성될 수 있고, 예를 들어, 접지 신호가 제1 및/또는 제2 회로 요소들(350a, 350b)에 제공되는 메커니즘을 제공할 수 있다. 일부 실시예들에서, 제1 및/또는 제2 보조 스페이서들(246a, 246b)은 열 전도성일 수 있다. 이와 같이, 제1 및/또는 제2 보조 스페이서들(246a, 246b)은 제1 및/또는 제2 회로 요소들(350a, 350b)로부터 전달된 열을 소산시키도록 구성될 수 있다.
일부 실시예들에서, 제1 및/또는 제2 보조 스페이서들(246a, 246b)은 스페이서(245)와 유사한 재료로 구성될 수 있지만, 본 발명은 이에 제한되지 않는다. 일부 실시예들에서, 제1 및/또는 제2 보조 스페이서들(246a, 246b)은 스페이서(245)와 상이한 재료로 구성될 수 있다. 일부 실시예들에서, 제1 및/또는 제2 보조 스페이서들(246a, 246b)은 스페이서(245)로부터 전기적으로 분리될 수 있다. 스페이서(245)와 상이한 재료로 그리고/또는 스페이서(245)로부터 전기적으로 분리된 제1 및/또는 제2 보조 스페이서들(246a, 246b)을 형성하는 것은 RF 트랜지스터 증폭기 다이(10)와 제1 및/또는 제2 회로 요소들(350a, 350b) 사이의 전류 공유 및/또는 전류 맴돌이(current sharing and/or current eddies)를 제한하는 것을 보조할 수 있다. 제1 보조 스페이서(246a), 제2 보조 스페이서(246b), 및 스페이서(245)가 별개의 이산 요소들로서 예시되어 있지만, 본 발명은 이에 제한되지 않는다. 일부 실시예들에서, 제1 보조 스페이서(246a), 제2 보조 스페이서(246b), 및 스페이서(245)는 일체형 층으로서 함께 연결될 수 있다(예를 들어, 도 6c 참조).
제1 및 제2 보조 스페이서들(246a, 246b)의 재료들/두께들은 스페이서(245)와 동일하거나 상이한 재료들/두께들일 수 있다. 일부 실시예들에서, RF 트랜지스터 증폭기(200E)를 패키지 기판 또는 회로 보드에 패키징/제조/본딩하는 것을 용이하게 하기 위해 제1 및 제2 보조 스페이서들(246a, 246b)의 바닥이 스페이서(245)의 바닥과 평면이 되도록 스페이서(245)와 제1 및 제2 보조 스페이서들(246a, 246b)은 상이한 두께들을 갖는다. 일부 실시예들에서, 스페이서(245)와 제1 및 제2 보조 스페이서들(246a, 246b)은 동일한 두께이다. 또 다른 실시예들에서, 스페이서(245)는, 예를 들어, 평면 인터페이스 표면의 이점들을 제공하기 위해 RF 트랜지스터 증폭기 다이(10)와 제1 및 제2 회로 요소들(350, 350b) 중 적어도 하나 또는 전부에 걸쳐 있다. 원하는 전기적, 열적, 및 기계적 인터페이스들을 제공하기 위해 추가적인 및/또는 개재 스페이서들, 본드들 및 다른 층들이 제공될 수 있다. 원하는 전기적, 열적, 및/또는 기계적 특성들에 따라, 층들은 전기 및/또는 열 전도성 및/또는 절연성 재료들로 만들어질 수 있다.
일부 실시예들에서, 제1 보조 스페이서(246a), 제2 보조 스페이서(246b), 스페이서(245), 게이트 연결 패드(282), 및/또는 드레인 연결 패드(284)의 노출된 표면들은 실질적으로 동일 평면 상에 있을 수 있다. 즉, RF 트랜지스터 증폭기(200E)는 (예를 들어, 솔더 등과 같은 부착 방법을 통해) 별개의 보드에 장착되도록 구성될 수 있다.
RF 트랜지스터 증폭기(200E)의 제조 방법은 도 3a 내지 도 3f와 관련하여 예시된 RF 트랜지스터 증폭기들(200A 및 200B)의 제조 방법과 유사할 수 있다는 것이 이해될 것이다. 예를 들어, RF 트랜지스터 증폭기(200E)를 제조하는 것은 제1 회로 요소(350a) 상의 제1 보조 스페이서(246a)의 배치 및 제2 회로 요소(350b) 상의 제2 보조 스페이서(246b)의 배치를 포함할 수 있다. 예를 들어, 제1 보조 스페이서(246a) 및 제2 보조 스페이서(246b)는 (예를 들어, 다이 부착 재료를 통해) 제1 및 제2 회로 요소들(350a, 350b)에 각각 전기적으로 및/또는 열적으로 연결될 수 있다. 이 단계는, 예를 들어, (도 3d와 관련하여 예시된) RF 트랜지스터 증폭기 다이(10) 상의 스페이서(245)의 배치와 유사한 방식으로 수행될 수 있다. 이어서, 제1 및/또는 제2 보조 스페이서들(246a, 246b)의 부분들 상에 캡슐화 재료(325)를 형성하고 제1 및/또는 제2 보조 스페이서들(246a, 246b)의 부분(예를 들어, 표면)을 노출시키도록 (도 3f와 관련하여 예시된) 캡슐화 재료(325)를 퇴적하는 것이 수행될 수 있다.
도 6b는 도 4a 내지 도 4c의 RF 트랜지스터 증폭기(200C)와 유사한 제1 및/또는 제2 보조 스페이서들(246a, 246b)을 포함하는 RF 트랜지스터 증폭기(200F)를 예시한다. RF 트랜지스터 증폭기(200F)는 제1 및/또는 제2 회로 요소들(350a, 350b) 상에 각각 제1 및/또는 제2 보조 스페이서들(246a, 246b)을 포함할 수 있고, 게이트 리드 패드(382) 및/또는 드레인 리드 패드(384)를 노출시킬 수 있다. RF 트랜지스터 증폭기(200F)의 제1 및/또는 제2 보조 스페이서들(246a, 246b)은 도 6a의 것들과 유사할 수 있어, 그에 대한 중복 설명은 생략될 것이다.
위에서 논의한 바와 같이, 일부 실시예들에서, 제1 보조 스페이서(246a), 제2 보조 스페이서(246b), 및 스페이서(245)는 상호연결되고/되거나 일체로 형성될 수 있다. 도 6c는 통합 스페이서 층(245')을 갖는 RF 트랜지스터 증폭기(200F')의 실시예를 예시한다. 통합 스페이서 층(245')은 제1 회로 요소(350a), 제2 회로 요소(350b), 및 RF 트랜지스터 증폭기 다이(10)(예를 들어, RF 트랜지스터 증폭기 다이(10)의 소스 단자(26))에 연결되고/되거나 접촉하도록 연장될 수 있다. 일부 실시예들에서, 통합 스페이서 층(245')의 표면(245a')은 캡슐화 재료(325)로부터 노출될 수 있다. 일부 실시예들에서, 통합 스페이서 층(245')은 이전 실시예들과 관련하여 설명된 제1 보조 스페이서(246a), 제2 보조 스페이서(246b), 및/또는 스페이서(245)와 동일하거나 유사한 재료로 형성될 수 있다. 예를 들어, 통합 스페이서 층(245')은 금속과 같은 전기 및/또는 열 전도성 재료로 형성될 수 있다. 일부 실시예들에서, 통합 스페이서 층(245')은 금(Au), 구리(Cu), Cu 합금, 금-주석(AuSn), 및/또는 에폭시이거나 이를 포함할 수 있지만, 본 발명은 이에 제한되지 않는다.
스페이서(245)는 비교적 평면인 상부 표면(245b')을 갖는 균일한 층으로서 예시되지만, 본 발명은 이에 제한되지 않는다. 일부 실시예들에서, 통합 스페이서 층(245')의 상부 표면(245b')은 비평면일 수 있다. 예를 들어, 일부 실시예들에서, 제1 회로 요소(350a), 제2 회로 요소(350b), 및 RF 트랜지스터 증폭기 다이(10)는 상이한 높이들을 가질 수 있고, 통합 스페이서 층(245')은 제1 회로 요소(350a), 제2 회로 요소(350b), 및 RF 트랜지스터 증폭기 다이(10)의 상이한 높이들 각각에서의 부분들을 갖는 상부 표면(245b')을 갖도록 형성될 수 있다.
도 6d는 제1 보조 스페이서(246a)와 제2 보조 스페이서(246b)가 생략된 RF 트랜지스터 증폭기(200G)의 실시예를 예시한다. 도 6d를 참조하면, 제1 회로 요소(350a)의 표면(350a_s) 및/또는 제2 회로 요소(350b)의 표면(350b_s)이 노출될 수 있다. 제1 및/또는 제2 회로 요소들(350a, 350b)의 표면들(350a_s, 350b_s)의 노출은 추가적인 외부 연결들이 제1 및/또는 제2 회로 요소들(350a, 350b)에 적용되는 것을 허용할 수 있다. 예를 들어, 접지 신호에 대한 것과 같은 별개의 전기적 연결들은 그것들 각자의 노출된 표면들(350a_s, 350b_s)을 통해 제1 및/또는 제2 회로 요소들(350a, 350b)에 연결될 수 있다.
도 6d의 RF 트랜지스터 증폭기(200G)는, 예를 들어, 도 4a의 RF 트랜지스터 증폭기(200C)를 구성한 다음, 캡슐화 재료(325)의 부분들에 대해 평탄화 동작을 수행하여 제1 및/또는 제2 회로 요소들(350a, 350b)의 표면들(350a_s, 350b_s)을 노출시킴으로써 형성될 수 있다.
도 6a 내지 도 6d에 예시된 RF 트랜지스터 증폭기들(200E, 200F, 200F', 및 200G)은 다수의 패키징 구성들에서 활용될 수 있다. 도 7a 내지 도 7f는 도 2b, 도 2c, 도 4b 및 도 4c와 관련하여 본 명세서에서 논의된 것과 유사한 패키징의 사용을 예시한다. 예를 들어, 상호연결 구조물(210) 및 RF 트랜지스터 증폭기 다이(10)는 개방-캐비티 반도체 패키지(7000a_1, 7000a_2)(도 7a 및 도 7b) 또는 OMP 패키지(7000b_1, 7000b_2)(도 7c 및 도 7d)에 배치될 수 있다. 도 2b 및 도 2c와 관련하여 이전에 논의된 것들과 유사한 반도체 패키지(7000a_1) 및 반도체 패키지(7000b_1)의 도 7a 및 도 7c의 요소들은 간결성을 위해 더 이상 논의되지 않을 것이다. 도 4b 및 도 4c와 관련하여 이전에 논의된 것들과 유사한 반도체 패키지(7000a_2) 및 반도체 패키지(7000b_2)의 도 7b 및 도 7d의 요소들은 간결성을 위해 더 이상 논의되지 않을 것이다.
도 7a 및 도 7c에서, 반도체 패키지들(7000a_1 및 7000b_1)은 제1 및 제2 보조 스페이서들(246a, 246b)을 갖는 RF 트랜지스터 증폭기(200E)의 상호연결 구조물(210)의 사용을 예시한다. RF 트랜지스터 증폭기(200E)는 리드들(415A, 415B)에 각각 연결될 수 있는 게이트 연결 패드(282) 및 드레인 연결 패드(284)를 노출시킬 수 있다. 일부 실시예들에서, 반도체 패키지들(7000a_1 및 7000b_1)은, 제1 보조 스페이서(246a), 제2 보조 스페이서(246b), 스페이서(245), 게이트 연결 패드(282), 및 드레인 연결 패드(284)가 실질적으로 동일 평면 상에 있는 RF 트랜지스터 증폭기(200E)를 수용할 수 있다. 제1 및 제2 회로 요소들(350a, 350b)에 대한 전기적 및 열적 요건들에 따라, RF 트랜지스터 증폭기 다이(10)에 대한 본딩/스페이서에 대해 설명된 것과 유사한 방식으로 제1 및 제2 회로 요소들(350a, 350b) 중 적어도 하나 중 하나 이상과 캐리어 기판(410) 사이에 전기적, 열적, 및/또는 기계적 인터페이스를 제공하기 위해 제1 및 제2 회로 요소들(350a, 350b) 중 적어도 하나와 함께 추가적인 단자/본딩/스페이서 구조물들이 활용될 수 있다.
도 7a 및 도 7b는 또한 라이저(412)의 사용을 예시한다. 라이저(412)는 캐리어 기판(410)의 일부 또는 추가적인 별개의 구조일 수 있다. 일부 실시예들에서, 라이저(412)는, 예를 들어, 스페이서(예를 들어, 스페이서(425) 및/또는 제1 및 제2 보조 스페이서들(246a, 246b)과 유사하게 구성됨), 본딩/부착 층(예를 들어, 공융 층, 에폭시 층), 금속 층, 및/또는 열 전도성 층과 같은 요소들을 포함할 수 있다. 라이저(412)는 하나 또는 다수의 층으로 형성될 수 있다. 일부 실시예들에서, 라이저(412)는 RF 트랜지스터 증폭기(200E)의 레벨을 상승시키고/시키거나 RF 트랜지스터 증폭기(200E)를 장착하기 위한 평면 표면을 제공하기 위해 활용될 수 있다.
도 7b 및 도 7d에서, 반도체 패키지들(7000a_2 및 7000b_2)은 제1 및 제2 보조 스페이서들(246a, 246b)을 갖는 RF 트랜지스터 증폭기(200F)의 상호연결 구조물(210)의 사용을 예시한다. RF 트랜지스터 증폭기(200F)는 리드들(415A, 415B)에 각각 연결될 수 있는 게이트 리드 패드(382) 및 드레인 리드 패드(384)를 노출시킬 수 있다. 일부 실시예들에서, 반도체 패키지들(7000a_2 및 7000b_2)은, 제1 보조 스페이서(246a), 제2 보조 스페이서(246b), 및 스페이서(245)가 게이트 리드 패드(382) 및 드레인 리드 패드(384)와 상이한 레벨에(예를 들어, 상이한 높이에) 있는 RF 트랜지스터 증폭기(200E)를 수용할 수 있다. 도 7b 및 도 7d에서, RF 트랜지스터 증폭기(200F)는 반도체 패키지들(7000a_2, 7000b_2)에 예시되어 있지만, 준용하여(mutatis mutandis), 도 6c 및 도 6d의 RF 트랜지스터 증폭기들(200F', 200G)도 또한 유사하게 패키징될 수 있다는 것이 이해될 것이다.
도 7a 내지 도 7d를 참조하면, 제1 및 제2 보조 스페이서들(246a, 246b)은 캐리어 기판(410)에 연결되고/되거나 직접 접촉할 수 있다. 이러한 방식으로, 제1 및 제2 보조 스페이서들(246a, 246b)은 제1 및 제2 회로 요소들(350a, 350b)로부터 열을 열적으로 소산시키고/시키거나 전기 신호(예를 들어, 접지 신호)를 제1 및 제2 회로 요소들(350a, 350b)에 제공하도록 구성될 수 있다. 예를 들어, 일부 실시예들에서, 제1 및 제2 보조 스페이서들(246a, 246b)은 전기 전도성일 수 있고, 제1 및 제2 회로 요소들(350a, 350b)을 캐리어 기판(410)에 전기적으로 연결하는 역할을 할 수 있다. 일부 실시예들에서, 제1 및 제2 보조 스페이서들(246a, 246b)은 전기 절연성 또는 전도성일 수 있지만, 제1 및 제2 회로 요소들(350a, 350b)로부터 열 에너지(예를 들어, 열)를 소산시키기 위해 제1 및 제2 회로 요소들(350a, 350b)을 캐리어 기판(410)에 열적으로 연결할 수 있다.
도 7e 및 도 7f는 통합 스페이서 층(245')을 포함하는 예시적인 반도체 패키지들(7000a_3, 7000b_3)을 예시한다. 도 7e는 개방-캐비티 반도체 패키지(7000a_3)를 예시하고, 도 7f는 OMP 반도체 패키지(7000b_3)를 예시한다. 반도체 패키지들(7000a_3, 7000b_3)은 통합 스페이서 층(245')을 활용할 수 있다. 도 7e에 예시된 바와 같이, 본 발명의 일부 실시예들은 통합 스페이서 층(245') 이외에 제1 및 제2 보조 스페이서들(246a, 246b)을 포함할 수 있다. 예를 들어, 제1 및 제2 보조 스페이서들(246a, 246b)은 제1 및 제2 회로 요소들(350a, 350b) 중 하나 이상과 통합 스페이서 층(245') 사이에 배치될 수 있다. 제1 및 제2 보조 스페이서들(246a, 246b)은 평면 연결 표면을 제공하기 위해 제1 및 제2 회로 요소들(350a, 350b) 중 하나 이상과 통합 스페이서 층(245') 사이에 연장되도록 활용될 수 있다. 일부 실시예들에서, 제1 및 제2 보조 스페이서들(246a, 246b)은 생략될 수 있다. 예를 들어, 통합 스페이서 층(245')은 제1 회로 요소(350a), 제2 회로 요소(350b), 및 RF 트랜지스터 증폭기 다이(210)에 결합되도록 하기 위해 비평면인 표면을 갖도록 구성될 수 있다. 이러한 실시예가 도 7f에 도시되어 있다.
도 8a 내지 도 8c는 본 발명의 일부 실시예들에 따른, 제1 및 제2 회로 요소들(350a, 350b)에 결합하기 위한 메커니즘들을 포함하는 추가적인 RF 트랜지스터 증폭기 실시예들(200H, 200I, 200J)의 개략적인 단면도들이다. RF 트랜지스터 증폭기들(200H, 200I, 200J)의 부분들은 도 5a, 도 6b, 도 6c 및 도 6d의 것과 실질적으로 유사할 수 있고, 따라서, 그에 대한 중복 설명은 생략될 것이다. 도 8a 내지 도 8c의 실시예들은, 예를 들어, 상호연결 구조물(210'')의 제2 측(202)(예를 들어, 상부 표면)의 게이트 리드 패드(382'') 및/또는 드레인 리드 패드(384'')를 노출시키는 상호연결 구조물(210'')을 포함할 수 있다. 예를 들어, 도 8a의 RF 트랜지스터 증폭기(200H)의 실시예는 제1 보조 스페이서(246a) 및 제2 보조 스페이서(246b)가 추가된 도 5a의 RF 트랜지스터 증폭기(200D)의 실시예와 유사한 실시예를 포함할 수 있다.
일부 실시예들에서, 제1 보조 스페이서(246a)는 제1 회로 요소(350a) 상에 있고/있거나 그와 접촉하도록 형성될 수 있고, 제2 보조 스페이서(246b)는 제2 회로 요소(350b) 상에 있고/있거나 그와 접촉하도록 형성될 수 있다. 일부 실시예들에서, 제1 및/또는 제2 보조 스페이서들(246a, 246b)은 금속과 같은 전기 및/또는 열 전도성 재료로 형성될 수 있다. 일부 실시예들에서, 제1 및/또는 제2 보조 스페이서들(246a, 246b)의 표면은 캡슐화 재료(325)로부터 노출될 수 있다. 일부 실시예들에서, 제1 및/또는 제2 보조 스페이서들(246a, 246b)은 금(Au), 구리(Cu), Cu 합금, 금-주석(AuSn), 및/또는 에폭시이거나 이를 포함할 수 있지만, 본 발명은 이에 제한되지 않는다. 제1 및/또는 제2 보조 스페이서들(246a, 246b)은 다른 실시예들과 관련하여 본 명세서에서 논의된 바와 같이, 접지 신호가 제1 및/또는 제2 회로 요소들(350a, 350b)에 제공되거나 제1 및/또는 제2 회로 요소들(350a, 350b)로부터 열 에너지가 소산되는 메커니즘을 제공할 수 있다.
일부 실시예들에서, 제1 및/또는 제2 보조 스페이서들(246a, 246b)은 스페이서(245)와 유사한 재료로 구성될 수 있지만, 본 발명은 이에 제한되지 않는다. 일부 실시예들에서, 제1 및/또는 제2 보조 스페이서들(246a, 246b)은 스페이서(245)와 상이한 재료로 구성될 수 있다. 일부 실시예들에서, 제1 및/또는 제2 보조 스페이서들(246a, 246b)은 스페이서(245)로부터 전기적으로 분리(예를 들어, 격리)될 수 있다.
제1 보조 스페이서(246a), 제2 보조 스페이서(246b), 및 스페이서(245)가 별개의 이산 요소들로서 예시되어 있지만, 본 발명은 이에 제한되지 않는다. 일부 실시예들에서, 제1 보조 스페이서(246a), 제2 보조 스페이서(246b), 및 스페이서(245)는 통합된(예를 들어, 상호연결된) 층으로서 형성될 수 있다. 이러한 실시예는 스페이서 층(245')을 포함하는 RF 트랜지스터 증폭기(200I)를 나타내는 도 8b에 예시되어 있다. 통합 스페이서 층(245')은 제1 회로 요소(350a), 제2 회로 요소(350b), 및 RF 트랜지스터 증폭기 다이(10)(예를 들어, RF 트랜지스터 증폭기 다이(10)의 소스 단자(26))에 접촉하도록 연장될 수 있다. 일부 실시예들에서, 통합 스페이서 층(245')의 표면은 캡슐화 재료(325)로부터 노출될 수 있다. 일부 실시예들에서, 통합 스페이서 층(245')은 제1 보조 스페이서(246a), 제2 보조 스페이서(246b), 및/또는 스페이서(245)와 동일하거나 유사한 재료로 형성될 수 있다. 비교적 평면인 상부 표면(245b')을 갖는 균일한 층으로서 예시되지만, 본 발명은 이에 제한되지 않는다. 일부 실시예들에서, 통합 스페이서 층(245')의 상부 표면(245b')은 비평면일 수 있다. 예를 들어, 일부 실시예들에서, 제1 회로 요소(350a), 제2 회로 요소(350b), 및 RF 트랜지스터 증폭기 다이(10)는 상이한 높이들을 가질 수 있고, 통합 스페이서 층(245')은 제1 회로 요소(350a), 제2 회로 요소(350b), 및 RF 트랜지스터 증폭기 다이(10)의 상이한 높이들 각각에서의 부분들을 갖는 상부 표면(245b')을 갖도록 형성될 수 있다.
도 8c는 제1 보조 스페이서(246a)와 제2 보조 스페이서(246b)가 생략된 RF 트랜지스터 증폭기(200J)의 실시예를 예시한다. RF 트랜지스터 증폭기(200J)는 도 5a의 것과 유사한 상호연결 구조물(210'')을 포함할 수 있고, 따라서, 그에 대한 중복 설명은 생략될 것이다. 도 5a 및 도 8c를 참조하면, 제1 회로 요소(350a)의 상부 표면(350a_s) 및/또는 제2 회로 요소(350b)의 상부 표면(350b_s)은 캡슐화 재료(325)로부터 노출될 수 있다. 제1 및/또는 제2 회로 요소들(350a, 350b)의 표면들(350a_s, 350b_s)의 노출은 추가적인 외부 연결들이 제1 및/또는 제2 회로 요소들(350a, 350b)에 적용되는 것을 허용할 수 있다. 예를 들어, 접지 신호에 대한 것과 같은 별개의 전기적 연결들은 그것들 각자의 노출된 표면들(350a_s, 350b_s)을 통해 제1 및/또는 제2 회로 요소들(350a, 350b)에 연결될 수 있다.
도 8c의 RF 트랜지스터 증폭기(200J)는, 예를 들어, 도 5a의 RF 트랜지스터 증폭기(200D)를 구성한 다음, 캡슐화 재료(325)의 부분들에 대해 평탄화 동작을 수행하여 제1 및/또는 제2 회로 요소들(350a, 350b)의 표면들(350a_s, 350b_s)을 노출시킴으로써 형성될 수 있다.
도 8a 내지 도 8c에 예시된 RF 트랜지스터 증폭기들(200H, 200I, 및 200J)은 다수의 패키징 구성들에서 활용될 수 있다. 도 9a 내지 도 9d는 도 5b 및 도 5c와 관련하여 본 명세서에서 논의된 것과 유사한 패키징의 사용을 예시한다. 예를 들어, 상호연결 구조물(210'') 및 RF 트랜지스터 증폭기 다이(10)는 개방-캐비티 반도체 패키지(9000a)(도 9a) 또는 OMP 패키지(9000b)(도 9b)에 배치될 수 있다. 일부 실시예들에서, 통합 스페이서 층(245')은 개방-캐비티 반도체 패키지(9000c)(도 9c) 또는 OMP 패키지(9000d)(도 9d)와 함께 활용될 수 있다. 도 5b 및 도 5c와 관련하여 이전에 논의된 것들과 유사한 반도체 패키지들(9000a, 9000b, 9000c, 및 9000d)의 도 9a 내지 도 9d의 요소들은 간결성을 위해 추가로 논의되지 않을 것이다. 일부 실시예들에서, 반도체 패키지들(9000a 내지 9000d)은 게이트 리드 패드(382'') 및 드레인 리드 패드(384'')가 상호연결 구조물(210'')의 상부 표면 상에서 노출되는 RF 트랜지스터 증폭기(200H)를 수용할 수 있다. 도 9a 내지 도 9d에서, 트랜지스터 증폭기(200H)는 반도체 패키지들(9000a, 9000b)에 예시되어 있지만, 준용하여, RF 트랜지스터 증폭기들(200I 및 200J)도 또한 유사하게 패키징될 수 있다는 것이 이해될 것이다.
도 9a 및 도 9b를 참조하면, 제1 및 제2 보조 스페이서들(246a, 246b)은 캐리어 기판(410)에 연결되고/되거나 직접 접촉할 수 있다. 이러한 방식으로, 제1 및 제2 보조 스페이서들(246a, 246b)은 제1 및 제2 회로 요소들(350a, 350b)로부터 열을 열적으로 소산시키고/시키거나 전기 신호(예를 들어, 접지 신호)를 제1 및 제2 회로 요소들(350a, 350b)에 제공하도록 구성될 수 있다. 제1 및 제2 회로 요소들(350a, 350b)에 대한 전기적 및 열적 요건들에 따라, RF 트랜지스터 증폭기 다이(10)에 대한 본딩/스페이서에 대해 설명된 것과 유사한 방식으로 제1 및 제2 회로 요소들(350a, 350b) 중 적어도 하나 중 하나 이상과 기판(410) 사이에 전기적, 열적, 및/또는 기계적 인터페이스를 제공하기 위해 제1 및 제2 회로 요소들(350a, 350b) 중 적어도 하나와 함께 추가적인 단자/본딩/스페이서 구조물들이 활용될 수 있다.
도 9c 및 도 9d를 참조하면, 제1 및 제2 보조 스페이서들(246a, 246b)은 제1 회로 요소(350a), 제2 회로 요소(350b), 및 RF 트랜지스터 증폭기 다이(10)에 결합되는 통합 스페이서 층(245')으로 대체될 수 있다. 평면 상부 표면을 갖는 것으로 예시되어 있지만, 일부 실시예들에서, 통합 스페이서 층(245')은 (도 7d에 예시된 것과 같은) 비평면 상부 표면을 가질 수 있다. 일부 실시예들에서, 제1 및 제2 보조 스페이서들(246a, 246b)은 (도 7c에 예시된 것과 같은) 통합 스페이서 층(245')과 제1 및 제2 회로 요소들(350a, 350b) 사이에 각각 배치될 수 있다.
본 발명의 실시예들에 따른 RF 트랜지스터 증폭기들은 종래의 RF 트랜지스터 증폭기들과 비교하여 다수의 이점들을 가질 수 있다. 본드 와이어들의 감소(또는 본드 와이어들을 완전히 제거하는 것)는 비용을 감소시키고 제조를 단순화할 수 있으며, 임피던스 정합 네트워크들에서의 인덕턴스의 양이 엄격하게 제어될 수 있고, 정합 네트워크들에서의 너무 많은 인덕턴스의 문제가 회피될 수 있기 때문에 디바이스의 RF 성능을 개선할 수 있다. 더욱이, 본 발명의 실시예들에 따른 RF 트랜지스터 증폭기들로 증가된 웨이퍼 레벨 패키징이 가능해지고, 이는 제조를 더 단순화하고/하거나 생산 비용을 감소시킬 수 있다. 또한, 상호연결 구조물의 사용은 RF 트랜지스터 증폭기의 부분들이 비교적 용이하게 변경될 수 있도록, 더 모듈식 제품들을 허용할 수 있다.
본 개시내용의 실시예들은, 예를 들어, 5G 및 기지국 및/또는 핸드셋 응용들을 위한 RF 전력 제품들에서뿐만 아니라 레이더 응용들에서 사용될 수 있다.
본 발명의 개념들의 실시예들은 본 발명의 실시예들이 도시된 첨부 도면들을 참조하여 위에서 설명되었다. 그러나, 본 발명의 개념들은 많은 상이한 형태로 구체화될 수 있고 본 명세서에서 제시된 실시예들로 제한되는 것으로 해석되어서는 안된다. 오히려, 이 실시예들은, 본 개시내용이 철저하고 완전하며 본 발명의 개념들의 범위를 본 기술분야의 통상의 기술자에게 충분히 전달할 수 있도록 제공된다. 유사한 번호들은 명세서 전체에 걸쳐서 유사한 요소들을 가리킨다.
제1, 제2 등의 용어가 본 명세서에서 다양한 요소를 설명하기 위해 사용될 수 있지만, 이들 요소는 이들 용어에 의해 제한되어서는 안 된다는 것을 이해할 것이다. 이 용어들은 하나의 요소를 다른 요소와 구별하는 데만 사용된다. 예를 들어, 본 발명의 범위로부터 벗어나지 않고, 제1 요소를 제2 요소라고 부를 수 있고, 마찬가지로, 제2 요소를 제1 요소라고 부를 수 있다. 본 명세서에서 사용되는 바와 같이, 용어 "및/또는"은 연관된 나열된 항목들 중 하나 이상의 항목의 임의의 및 모든 조합을 포함한다.
본 명세서에서 사용된 전문 용어는 특정 실시예들을 설명하기 위한 것일 뿐이고 본 발명을 제한하려는 것이 아니다. 용어들 "구성되다(comprises)", "구성되는(comprising)", "포함하다(includes)" 및/또는 "포함하는(including)"은 명시된 특징들, 정수들, 단계들, 동작들, 요소들, 및/또는 컴포넌트들의 존재를 지정하지만, 하나 이상의 다른 특징들, 정수들, 단계들, 동작들, 요소들, 컴포넌트들, 및/또는 그의 그룹들의 존재 또는 추가를 배제하는 것은 아니다.
층, 영역 또는 기판과 같은 요소가 다른 요소 "상에(on)" 있거나 다른 요소 "상으로(onto)" 연장되는 것으로 지칭될 때, 그것은 다른 요소 상에 직접 있거나 다른 요소 상으로 직접 연장될 수 있거나, 또는 개재 요소(intervening element)들이 존재할 수도 있다는 것을 이해할 것이다. 반대로, 한 요소가 다른 요소 "상에 직접(directly on)" 있거나 다른 요소 "상으로 직접(directly onto)" 연장되는 것으로 지칭될 때, 개재 요소들이 존재하지 않는다. 또한, 한 요소가 다른 요소에 "연결(connected)" 또는 "결합(coupled)"되는 것으로 지칭될 때, 그것은 다른 요소에 직접 연결 또는 결합될 수 있거나 또는 개재 요소들이 존재할 수 있다는 것을 이해할 것이다. 반대로, 한 요소가 다른 요소에 "직접 연결" 또는 "직접 결합"되는 것으로 지칭될 때, 개재 요소들은 존재하지 않는다.
"아래" 또는 "위" 또는 "상부" 또는 "하부" 또는 "수평" 또는 "측방향" 또는 "수직"과 같은 상대적 용어들은 도면들에 예시된 바와 같은 하나의 요소, 층 또는 영역과 다른 요소, 층 또는 영역의 관계를 설명하기 위해 본 명세서에서 사용될 수 있다. 이 용어들은 도면들에 도시된 배향 이외에 디바이스의 상이한 배향들을 포괄하기 위한 것이라는 것을 이해할 것이다.
도면들 및 명세서에는, 본 발명의 통상적인 실시예들이 개시되어 있으며, 특정 용어들이 사용되고 있으나, 이 용어들은 제한하려는 목적이 아니라 포괄적이고 설명적인 의미로 사용되며, 본 발명의 범위는 다음의 청구항들에서 제시된다.

Claims (46)

  1. 무선 주파수(radio frequency)("RF") 트랜지스터 증폭기로서,
    반도체 층 구조물을 갖는 RF 트랜지스터 증폭기 다이;
    제1 및 제2 대향 측들을 갖는 상호연결 구조물(interconnect structure) - 상기 상호연결 구조물의 제1 측은 상기 상호연결 구조물과 상기 RF 트랜지스터 증폭기 다이가 적층된 배열로 있도록 상기 RF 트랜지스터 증폭기 다이의 표면에 인접함 - ;
    상기 상호연결 구조물의 제1 측 및/또는 제2 측에 있는 하나 이상의 회로 요소; 및
    상기 RF 트랜지스터 증폭기 다이 및 상기 상호연결 구조물 상의 캡슐화 재료(encapsulating material)
    를 포함하는, RF 트랜지스터 증폭기.
  2. 제1항에 있어서, 상기 하나 이상의 회로 요소는 상기 상호연결 구조물의 제1 측 및/또는 제2 측에 표면 실장되는, RF 트랜지스터 증폭기.
  3. 제1항 또는 제2항에 있어서, 상기 RF 트랜지스터 증폭기 다이는 상기 RF 트랜지스터 증폭기 다이의 제1 표면 상의 게이트 단자와 드레인 단자, 및 상기 RF 트랜지스터 증폭기 다이의 제2 표면 상의 소스 단자를 추가로 포함하는, RF 트랜지스터 증폭기.
  4. 제3항에 있어서, 상기 RF 트랜지스터 증폭기 다이의 소스 단자 상에 있고 그에 전기적으로 연결되는 스페이서를 추가로 포함하는, RF 트랜지스터 증폭기.
  5. 제4항에 있어서, 상기 캡슐화 재료도 또한 상기 스페이서 상에 있는, RF 트랜지스터 증폭기.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 상호연결 구조물 상의 게이트 리드 패드(gate lead pad) 및 드레인 리드 패드(drain lead pad)를 추가로 포함하는, RF 트랜지스터 증폭기.
  7. 제6항에 있어서, 상기 게이트 리드 패드에 결합된 제1 관통 비아(through via) 및 상기 드레인 리드 패드에 결합된 제2 관통 비아를 추가로 포함하는, RF 트랜지스터 증폭기.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서, 상기 상호연결 구조물은 인쇄 회로 보드(Printed Circuit Board, PCB)를 포함하는, RF 트랜지스터 증폭기.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서, 상기 하나 이상의 회로 요소는 고조파 종단 회로(harmonic terminating circuitry) 및/또는 임피던스 정합 회로(impedance matching circuitry)의 적어도 일부를 포함하는 회로를 포함하는, RF 트랜지스터 증폭기.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서, 상기 반도체 층 구조물은 III족 질화물(Group III nitride)을 포함하는, RF 트랜지스터 증폭기.
  11. 제10항에 있어서, 상기 반도체 층 구조물은 실리콘 및/또는 실리콘 탄화물 기판을 추가로 포함하는, RF 트랜지스터 증폭기.
  12. 제1항 내지 제11항 중 어느 한 항에 있어서, 상기 반도체 층 구조물은 HEMT(high electron mobility transistor) 또는 LDMOS(laterally-diffused metal-oxide semiconductor) 트랜지스터를 포함하는, RF 트랜지스터 증폭기.
  13. 제1항 내지 제12항 중 어느 한 항에 있어서, 상기 RF 트랜지스터 증폭기의 동작 주파수는 500 MHz 내지 75 GHz인, RF 트랜지스터 증폭기.
  14. 제1항 내지 제13항 중 어느 한 항에 있어서, 상기 하나 이상의 회로 요소 상의 보조 스페이서를 추가로 포함하는, RF 트랜지스터 증폭기.
  15. 제14항에 있어서, 상기 캡슐화 재료는 상기 보조 스페이서의 표면을 노출시키는, RF 트랜지스터 증폭기.
  16. 제1항 내지 제16항 중 어느 한 항에 있어서, 상기 캡슐화 재료는 상기 하나 이상의 회로 요소의 표면을 노출시키는, RF 트랜지스터 증폭기.
  17. 무선 주파수("RF") 트랜지스터 증폭기 패키지로서,
    제1 주 표면 및 제2 주 표면을 갖는 RF 트랜지스터 증폭기 다이 - 상기 제2 주 표면은 상기 RF 트랜지스터 증폭기 다이의 상기 제1 주 표면의 대향 측에 있고, 상기 RF 트랜지스터 증폭기 다이는 상기 제1 주 표면 상의 게이트 단자와 드레인 단자, 및 상기 제2 주 표면 상의 소스 단자를 포함함 - ;
    상기 RF 트랜지스터 증폭기 다이의 제1 주 표면 상의 상호연결 구조물 - 상기 상호연결 구조물은 상기 게이트 단자에 전기적으로 결합된 게이트 리드 패드 및 상기 드레인 단자에 전기적으로 결합된 드레인 리드 패드를 포함함 - ;
    상기 RF 트랜지스터 증폭기 패키지 외부로부터 연장되고 상기 게이트 리드 패드에 전기적으로 결합되는 입력 리드(input lead); 및
    상기 RF 트랜지스터 증폭기 패키지 외부로부터 연장되고 상기 드레인 리드 패드에 전기적으로 결합되는 출력 리드(output lead)
    를 포함하는, RF 트랜지스터 증폭기 패키지.
  18. 제17항에 있어서, 상기 상호연결 구조물은:
    상기 RF 트랜지스터 증폭기 다이의 제1 주 표면에 인접한 제1 측 및 상기 제1 측에 대향하는 제2 측; 및
    상기 게이트 단자와 상기 입력 리드 사이에 및/또는 상기 드레인 단자와 상기 출력 리드 사이에 결합되는 하나 이상의 회로 요소를 추가로 포함하는, RF 트랜지스터 증폭기 패키지.
  19. 제18항에 있어서, 상기 하나 이상의 회로 요소는 상기 상호연결 구조물의 제1 측 및/또는 제2 측에 장착되는, RF 트랜지스터 증폭기 패키지.
  20. 제18항 또는 제19항에 있어서, 상기 입력 리드 및/또는 상기 출력 리드는 상기 상호연결 구조물의 제1 측 및/또는 제2 측에 결합되는, RF 트랜지스터 증폭기 패키지.
  21. 제18항 내지 제20항 중 어느 한 항에 있어서, 상기 하나 이상의 회로 요소 상에 있는 보조 스페이서를 추가로 포함하는, RF 트랜지스터 증폭기 패키지.
  22. 제17항 내지 제21항 중 어느 한 항에 있어서, 상기 RF 트랜지스터 증폭기 다이의 소스 단자 상에 있고 그에 전기적으로 연결되는 스페이서를 추가로 포함하는, RF 트랜지스터 증폭기 패키지.
  23. 제22항에 있어서, 상기 RF 트랜지스터 증폭기 다이의 제2 주 표면 상에, 상기 스페이서를 사이에 두고, 캐리어 기판을 추가로 포함하는, RF 트랜지스터 증폭기 패키지.
  24. 제23항에 있어서, 상기 스페이서는 상기 캐리어 기판에 전기적으로 연결되는, RF 트랜지스터 증폭기 패키지.
  25. 제23항 또는 제24항에 있어서, 측벽들 및 덮개(lid)를 추가로 포함하고,
    상기 캐리어 기판, 상기 측벽들, 및 상기 덮개는 내부 캐비티(internal cavity)를 정의하고,
    상기 RF 트랜지스터 증폭기 다이는 상기 내부 캐비티 내에 있는, RF 트랜지스터 증폭기 패키지.
  26. 제23항 내지 제25항 중 어느 한 항에 있어서, 상기 상호연결 구조물 및 RF 트랜지스터 증폭기 다이 상의 오버몰드 재료(overmold material)를 추가로 포함하는, RF 트랜지스터 증폭기 패키지.
  27. 제17항 내지 제26항 중 어느 한 항에 있어서, 상기 상호연결 구조물은 입력 정합 회로 및/또는 출력 정합 회로를 포함하는, RF 트랜지스터 증폭기 패키지.
  28. 제17항 내지 제27항 중 어느 한 항에 있어서, 상기 RF 트랜지스터 증폭기 다이는 III족 질화물계 RF 트랜지스터 증폭기 다이인, RF 트랜지스터 증폭기 패키지.
  29. 제17항 내지 제28항 중 어느 한 항에 있어서, 상기 RF 트랜지스터 증폭기 다이는 HEMT(high electron mobility transistor) 또는 LDMOS(laterally-diffused metal-oxide semiconductor) 트랜지스터를 포함하는, RF 트랜지스터 증폭기 패키지.
  30. 제17항 내지 제29항 중 어느 한 항에 있어서, 상기 RF 트랜지스터 증폭기 패키지의 동작 주파수는 R-대역, S-대역, X-대역, Ku-대역, K-대역, Ka-대역, 및/또는 V-대역에 있는, RF 트랜지스터 증폭기 패키지.
  31. 제17항 내지 제30항 중 어느 한 항에 있어서, 상기 입력 리드는 상기 상호연결 구조물 상의 캡슐화 재료 내의 관통 비아에 의해 상기 게이트 리드 패드에 전기적으로 결합되는, RF 트랜지스터 증폭기 패키지.
  32. 트랜지스터 증폭기 패키지로서,
    제1 주 표면 및 제2 주 표면을 포함하는 III족 질화물계 증폭기 다이(group III-nitride based amplifier die) - 상기 제2 주 표면은 상기 증폭기 다이의 상기 제1 주 표면의 대향 측에 있고, 상기 증폭기 다이는 상기 제1 주 표면 상의 게이트 단자와 드레인 단자, 및 상기 제2 주 표면 상의 소스 단자를 포함함 - ; 및
    상기 증폭기 다이의 제1 주 표면 상에 있고 상기 게이트 단자 및 드레인 단자에 전기적으로 결합되는 상호연결 구조물을 포함하고, 상기 상호연결 구조물은 상기 게이트 단자와 상기 트랜지스터 증폭기 패키지의 제1 리드 사이에 및/또는 상기 드레인 단자와 상기 트랜지스터 증폭기 패키지의 제2 리드 사이에 결합되는 하나 이상의 회로 요소를 포함하고,
    상기 상호연결 구조물은 제1 측 및 제2 측을 갖고, 상기 제2 측은 상기 상호연결 구조물의 상기 제1 측의 대향 측에 있고, 상기 상호연결 구조물의 제1 측은 상기 증폭기 다이의 제1 주 표면에 인접하는, 트랜지스터 증폭기 패키지.
  33. 제32항에 있어서, 상기 하나 이상의 회로 요소는 상기 상호연결 구조물의 제1 측 및/또는 제2 측에 장착되는, 트랜지스터 증폭기 패키지.
  34. 제32항 또는 제33항에 있어서, 상기 제1 리드 및 상기 제2 리드는 상기 상호연결 구조물의 제1 측에 결합되는, 트랜지스터 증폭기 패키지.
  35. 제32항 내지 제34항 중 어느 한 항에 있어서, 상기 제1 리드 및 상기 제2 리드는 상기 상호연결 구조물의 제2 측에 결합되는, 트랜지스터 증폭기 패키지.
  36. 제32항 내지 제35항 중 어느 한 항에 있어서, 상기 상호연결 구조물은 상기 상호연결 구조물의 제1 측에 제1 상호연결 패드 및 제2 상호연결 패드를 포함하고,
    상기 제1 상호연결 패드는 상기 증폭기 다이의 상기 게이트 단자에 전기적으로 결합되고,
    상기 제2 상호연결 패드는 상기 증폭기 다이의 상기 드레인 단자에 전기적으로 결합되는, 트랜지스터 증폭기 패키지.
  37. 제32항 내지 제36항 중 어느 한 항에 있어서, 상기 하나 이상의 회로 요소는 상기 상호연결 구조물의 제1 측 및/또는 제2 측에 장착되는, 트랜지스터 증폭기 패키지.
  38. 제32항 내지 제37항 중 어느 한 항에 있어서, 상기 증폭기 다이의 소스 단자 상에 있고 그에 전기적으로 연결되는 스페이서를 추가로 포함하는, 트랜지스터 증폭기 패키지.
  39. 제38항에 있어서, 상기 증폭기 다이, 상기 상호연결 구조물, 및 상기 스페이서 상의 캡슐화 재료를 추가로 포함하는, 트랜지스터 증폭기 패키지.
  40. 제38항 또는 제39항에 있어서, 상기 하나 이상의 회로 요소 중 적어도 하나 상의 보조 스페이서를 추가로 포함하는, 트랜지스터 증폭기 패키지.
  41. 제40항에 있어서, 상기 캡슐화 재료는 상기 보조 스페이서의 표면을 노출시키는, 트랜지스터 증폭기 패키지.
  42. 제41항에 있어서, 상기 캡슐화 재료는 상기 하나 이상의 회로 요소의 표면을 노출시키는, 트랜지스터 증폭기 패키지.
  43. 제39항 내지 제42항 중 어느 한 항에 있어서, 상기 상호연결 구조물은 게이트 리드 패드 및 드레인 리드 패드를 포함하는, 트랜지스터 증폭기 패키지.
  44. 제43항에 있어서,
    상기 캡슐화 재료 내의 제1 관통 비아에 의해 상기 게이트 리드 패드에 결합된 게이트 연결 패드; 및
    상기 캡슐화 재료 내의 제2 관통 비아에 의해 상기 드레인 리드 패드에 결합된 드레인 연결 패드를 추가로 포함하고,
    상기 제1 리드는 상기 게이트 연결 패드에 결합되고, 상기 제2 리드는 상기 드레인 연결 패드에 결합되는, 트랜지스터 증폭기 패키지.
  45. 제44항에 있어서, 상기 게이트 연결 패드, 상기 드레인 연결 패드, 및 상기 스페이서의 바닥 표면은 동일 평면 상에 있는, 트랜지스터 증폭기 패키지.
  46. 제32항 내지 제45항 중 어느 한 항에 있어서, 상기 하나 이상의 회로 요소는 고조파 종단 회로 및/또는 임피던스 정합 회로의 적어도 일부를 포함하는 회로를 포함하는, 트랜지스터 증폭기 패키지.
KR1020237011858A 2020-09-11 2021-09-02 Rf 트랜지스터 증폭기 패키지 KR20230061545A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/018,721 US11837457B2 (en) 2020-09-11 2020-09-11 Packaging for RF transistor amplifiers
US17/018,721 2020-09-11
PCT/US2021/048779 WO2022055776A1 (en) 2020-09-11 2021-09-02 Rf transistor amplifier package

Publications (1)

Publication Number Publication Date
KR20230061545A true KR20230061545A (ko) 2023-05-08

Family

ID=78000796

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237011858A KR20230061545A (ko) 2020-09-11 2021-09-02 Rf 트랜지스터 증폭기 패키지

Country Status (6)

Country Link
US (1) US11837457B2 (ko)
EP (1) EP4211716A1 (ko)
JP (1) JP2023541020A (ko)
KR (1) KR20230061545A (ko)
CN (1) CN116325131A (ko)
WO (1) WO2022055776A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11837457B2 (en) 2020-09-11 2023-12-05 Wolfspeed, Inc. Packaging for RF transistor amplifiers
US11670605B2 (en) 2020-04-03 2023-06-06 Wolfspeed, Inc. RF amplifier devices including interconnect structures and methods of manufacturing
US11533024B2 (en) * 2020-06-25 2022-12-20 Wolfspeed, Inc. Multi-zone radio frequency transistor amplifiers
US11842937B2 (en) * 2021-07-30 2023-12-12 Wolfspeed, Inc. Encapsulation stack for improved humidity performance and related fabrication methods
US11984429B2 (en) * 2021-09-30 2024-05-14 Nxp Usa, Inc. Leadless power amplifier packages including topside termination interposer arrangements and methods for the fabrication thereof

Family Cites Families (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US34861A (en) 1862-04-01 Improved washing-machine
US4866005A (en) 1987-10-26 1989-09-12 North Carolina State University Sublimation of silicon carbide to produce large, device quality single crystals of silicon carbide
US4946547A (en) 1989-10-13 1990-08-07 Cree Research, Inc. Method of preparing silicon carbide surfaces for crystal growth
US5210051A (en) 1990-03-27 1993-05-11 Cree Research, Inc. High efficiency light emitting diodes from bipolar gallium nitride
US5200022A (en) 1990-10-03 1993-04-06 Cree Research, Inc. Method of improving mechanically prepared substrate surfaces of alpha silicon carbide for deposition of beta silicon carbide thereon and resulting product
US5192987A (en) 1991-05-17 1993-03-09 Apa Optics, Inc. High electron mobility transistor with GaN/Alx Ga1-x N heterojunctions
US5309012A (en) 1992-11-03 1994-05-03 Intel Corporation Protected erase voltage discharge transistor in a nonvolatile semiconductor memory
US5393993A (en) 1993-12-13 1995-02-28 Cree Research, Inc. Buffer structure between silicon carbide and gallium nitride and resulting semiconductor devices
US5523589A (en) 1994-09-20 1996-06-04 Cree Research, Inc. Vertical geometry light emitting diode with group III nitride active layer and extended lifetime
WO1999054935A1 (fr) 1998-04-16 1999-10-28 Hitachi, Ltd. Dispositif portable de telecommunications
US6316793B1 (en) 1998-06-12 2001-11-13 Cree, Inc. Nitride based transistors on semi-insulating silicon carbide substrates
US6218680B1 (en) 1999-05-18 2001-04-17 Cree, Inc. Semi-insulating silicon carbide without vanadium domination
SE517455C2 (sv) 1999-12-15 2002-06-11 Ericsson Telefon Ab L M Effekttransistormodul, effektförstärkare samt förfarande för framställning därav
US6548333B2 (en) 2000-12-01 2003-04-15 Cree, Inc. Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment
US6426525B1 (en) 2001-04-18 2002-07-30 Tyco Electronics Corporation FET structures having symmetric and/or distributed feedforward capacitor connections
US6849882B2 (en) 2001-05-11 2005-02-01 Cree Inc. Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer
US7030428B2 (en) 2001-12-03 2006-04-18 Cree, Inc. Strain balanced nitride heterojunction transistors
US6982204B2 (en) 2002-07-16 2006-01-03 Cree, Inc. Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses
US6825559B2 (en) 2003-01-02 2004-11-30 Cree, Inc. Group III nitride based flip-chip intergrated circuit and method for fabricating
US7045404B2 (en) 2004-01-16 2006-05-16 Cree, Inc. Nitride-based transistors with a protective layer and a low-damage recess and methods of fabrication thereof
US7288803B2 (en) 2004-10-01 2007-10-30 International Rectifier Corporation III-nitride power semiconductor device with a current sense electrode
US7135766B1 (en) 2004-11-30 2006-11-14 Rf Micro Devices, Inc. Integrated power devices and signal isolation structure
US8530963B2 (en) 2005-01-06 2013-09-10 Estivation Properties Llc Power semiconductor device and method therefor
US7544963B2 (en) 2005-04-29 2009-06-09 Cree, Inc. Binary group III-nitride based high electron mobility transistors
US7615774B2 (en) 2005-04-29 2009-11-10 Cree.Inc. Aluminum free group III-nitride based high electron mobility transistors
US7548112B2 (en) 2005-07-21 2009-06-16 Cree, Inc. Switch mode power amplifier using MIS-HEMT with field plate extension
US7709269B2 (en) 2006-01-17 2010-05-04 Cree, Inc. Methods of fabricating transistors including dielectrically-supported gate electrodes
US7592211B2 (en) 2006-01-17 2009-09-22 Cree, Inc. Methods of fabricating transistors including supported gate electrodes
US8067840B2 (en) 2006-06-20 2011-11-29 Nxp B.V. Power amplifier assembly
JP5100185B2 (ja) 2007-04-02 2012-12-19 株式会社東芝 半導体装置およびその製造方法
CN102007645B (zh) 2008-01-30 2014-06-25 弗兰威尔有限公司 适用于rfid读取器的阵列天线系统和算法
US8159052B2 (en) 2008-04-10 2012-04-17 Semtech Corporation Apparatus and method for a chip assembly including a frequency extending device
US8339790B2 (en) 2010-09-10 2012-12-25 Raytheon Company Monolithic microwave integrated circuit
JP5779748B2 (ja) 2010-11-02 2015-09-16 リコー電子デバイス株式会社 半導体パッケージ及び電子部品実装体
US20120280755A1 (en) 2011-05-04 2012-11-08 Triquint Semiconductor, Inc. Flip-chip power amplifier and impedance matching network
US9177925B2 (en) 2013-04-18 2015-11-03 Fairfchild Semiconductor Corporation Apparatus related to an improved package including a semiconductor die
US9799643B2 (en) 2013-05-23 2017-10-24 Infineon Technologies Austria Ag Gate voltage control for III-nitride transistors
TWI573301B (zh) 2014-05-22 2017-03-01 宇能電科技股份有限公司 異向性磁阻元件及其製造方法
US9515011B2 (en) 2014-05-28 2016-12-06 Cree, Inc. Over-mold plastic packaged wide band-gap power transistors and MMICS
US9589927B2 (en) * 2014-09-19 2017-03-07 Nxp Usa, Inc. Packaged RF amplifier devices with grounded isolation structures and methods of manufacture thereof
US10546847B2 (en) 2015-03-27 2020-01-28 Fairchild Semiconductor Corporation Substrate interposer on a leadframe
CN204946885U (zh) 2015-08-23 2016-01-06 华南理工大学 一种GaN基倒装HEMT器件结构
US10225922B2 (en) 2016-02-18 2019-03-05 Cree, Inc. PCB based semiconductor package with impedance matching network elements integrated therein
US10128365B2 (en) 2016-03-17 2018-11-13 Cree, Inc. Bypassed gate transistors having improved stability
US9947616B2 (en) 2016-03-17 2018-04-17 Cree, Inc. High power MMIC devices having bypassed gate transistors
US10804214B2 (en) 2016-06-27 2020-10-13 Intel Corporation Group III-N material conductive shield for high frequency metal interconnects
US10103135B2 (en) 2016-09-23 2018-10-16 Qualcomm Incorporated Backside ground plane for integrated circuit
US9831195B1 (en) 2016-10-28 2017-11-28 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method of manufacturing the same
EP3560111A4 (en) 2016-12-21 2020-12-02 Intel Capital Corporation WIRELESS COMMUNICATION TECHNOLOGY, DEVICES, AND METHODS
KR20190018812A (ko) * 2017-08-16 2019-02-26 삼성전기주식회사 반도체 패키지와 이를 구비하는 전자 기기
US10147686B1 (en) 2017-09-26 2018-12-04 Nxp Usa, Inc. Transistor with shield structure, packaged device, and method of manufacture
JP2019092009A (ja) 2017-11-13 2019-06-13 住友電気工業株式会社 半導体増幅素子及び半導体増幅装置
CN111095535B (zh) 2017-11-14 2023-06-16 日本碍子株式会社 封装体和半导体装置
KR102025906B1 (ko) * 2017-12-06 2019-11-04 삼성전자주식회사 안테나 모듈
KR102003840B1 (ko) * 2018-03-12 2019-07-25 삼성전자주식회사 안테나 모듈
US10672693B2 (en) 2018-04-03 2020-06-02 Intel Corporation Integrated circuit structures in package substrates
US10483352B1 (en) 2018-07-11 2019-11-19 Cree, Inc. High power transistor with interior-fed gate fingers
US10593619B1 (en) 2018-08-28 2020-03-17 Nsp Usa, Inc. Transistor shield structure, packaged device, and method of manufacture
US10672703B2 (en) 2018-09-26 2020-06-02 Nxp Usa, Inc. Transistor with shield structure, packaged device, and method of fabrication
WO2020100219A1 (ja) 2018-11-13 2020-05-22 三菱電機株式会社 高周波増幅器および高周波増幅器モジュール
EP3723282A1 (en) 2019-04-12 2020-10-14 NXP USA, Inc. Power amplifier packages and systems incorporating design-flexible package platforms
US11356070B2 (en) 2020-06-01 2022-06-07 Wolfspeed, Inc. RF amplifiers having shielded transmission line structures
US20210313293A1 (en) 2020-04-03 2021-10-07 Cree, Inc. Rf amplifier devices and methods of manufacturing
US11670605B2 (en) 2020-04-03 2023-06-06 Wolfspeed, Inc. RF amplifier devices including interconnect structures and methods of manufacturing
US11837457B2 (en) 2020-09-11 2023-12-05 Wolfspeed, Inc. Packaging for RF transistor amplifiers
US11196390B2 (en) * 2020-04-23 2021-12-07 Nxp Usa, Inc. Power amplifier devices containing frontside heat extraction structures and methods for the fabrication thereof

Also Published As

Publication number Publication date
JP2023541020A (ja) 2023-09-27
WO2022055776A1 (en) 2022-03-17
EP4211716A1 (en) 2023-07-19
US11837457B2 (en) 2023-12-05
CN116325131A (zh) 2023-06-23
US20220084950A1 (en) 2022-03-17

Similar Documents

Publication Publication Date Title
TWI809368B (zh) 射頻放大器裝置及製造方法
US11837457B2 (en) Packaging for RF transistor amplifiers
US11863130B2 (en) Group III nitride-based radio frequency transistor amplifiers having source, gate and/or drain conductive vias
US11356070B2 (en) RF amplifiers having shielded transmission line structures
US11670605B2 (en) RF amplifier devices including interconnect structures and methods of manufacturing
US11837559B2 (en) Group III nitride-based radio frequency amplifiers having back side source, gate and/or drain terminals
US20230327624A1 (en) Rf amplifier devices and methods of manufacturing including modularized designs with flip chip interconnections and integration into packaging
US20220321071A1 (en) Rf amplifier devices and methods of manufacturing including modularized designs with flip chip interconnections
US11621322B2 (en) Die-to-die isolation structures for packaged transistor devices

Legal Events

Date Code Title Description
A201 Request for examination