TWI809368B - 射頻放大器裝置及製造方法 - Google Patents

射頻放大器裝置及製造方法 Download PDF

Info

Publication number
TWI809368B
TWI809368B TW110112069A TW110112069A TWI809368B TW I809368 B TWI809368 B TW I809368B TW 110112069 A TW110112069 A TW 110112069A TW 110112069 A TW110112069 A TW 110112069A TW I809368 B TWI809368 B TW I809368B
Authority
TW
Taiwan
Prior art keywords
transistor amplifier
transistor
die
drain
gate
Prior art date
Application number
TW110112069A
Other languages
English (en)
Other versions
TW202147772A (zh
Inventor
巴辛 諾里
馬文 馬貝
史考特 夏柏德
林廣模
亞歷山大 康波斯
母千里
Original Assignee
美商沃孚半導體有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/906,610 external-priority patent/US11670605B2/en
Application filed by 美商沃孚半導體有限公司 filed Critical 美商沃孚半導體有限公司
Publication of TW202147772A publication Critical patent/TW202147772A/zh
Application granted granted Critical
Publication of TWI809368B publication Critical patent/TWI809368B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6672—High-frequency adaptations for passive devices for integrated passive components, e.g. semiconductor device with passive components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/17104—Disposition relative to the bonding areas, e.g. bond pads
    • H01L2224/17106—Disposition relative to the bonding areas, e.g. bond pads the bump connectors being bonded to at least one common bonding area
    • H01L2224/17107—Disposition relative to the bonding areas, e.g. bond pads the bump connectors being bonded to at least one common bonding area the bump connectors connecting two common bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0288—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using a main and one or several auxiliary peaking amplifiers whereby the load is connected to the main amplifier using an impedance inverter, e.g. Doherty amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Amplifiers (AREA)
  • Geometry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本發明揭示一種電晶體放大器，其包含一半導體層結構，該半導體層結構包括第一及第二主要表面及在該第一主要表面上之並聯電連接之複數個單元胞電晶體，各單元胞電晶體包括耦合至一閘極歧管之一閘極指狀部、耦合至一汲極歧管之一汲極指狀部，及一源極指狀部。該半導體層結構在該第二主要表面上無至該等源極指狀部之一通孔。

Description

射頻放大器裝置及製造方法
本發明係關於積體電路裝置，且更特定言之係關於用於積體電路裝置封裝之結構。
RF功率放大器係用於各種應用中，諸如用於無線通信系統之基地台、多級及多路徑放大器(例如，多厄悌(Doherty)放大器)等。藉由RF功率放大器放大之信號通常包含具有擁有在百萬赫(MHz)至十億赫(GHz)範圍內之頻率之一經調變載波之信號。例如，在以諸如R頻帶(0.5 GHz至1 GHz)、S頻帶(3 GHz)、X頻帶(10 GHz)、Ku頻帶(12 GHz至18 GHz)、K頻帶(18 GHz至27 GHz)、Ka頻帶(27 GHz至40 GHz)及V頻帶(40 GHz至75 GHz)之高頻率操作時需要高功率處置能力之電路變得愈來愈普遍。特定言之，現對於用於放大(例如) 500 MHz及更高(包含微波頻率)之頻率之RF信號之射頻(「RF」)電晶體放大器存在高需求。此等RF電晶體放大器可需要展現高可靠性、良好線性度且處置高輸出功率位準。
許多RF功率放大器設計利用半導體切換裝置作為放大裝置。此等切換裝置之實例包含功率電晶體裝置，諸如MOSFET (金屬氧化物半導體場效電晶體)、DMOS (雙擴散金屬氧化物半導體)電晶體、HEMT (高電子遷移率電晶體)、MESFET (金屬半導體場效電晶體)、LDMOS (橫向擴散金屬氧化物半導體)電晶體等。
RF放大器通常形成為半導體積體電路晶片。大多數RF放大器係用矽或使用諸如碳化矽(「SiC」)及III族氮化物材料之寬帶隙半導體材料(即，具有大於1.40 eV之一帶隙)實施。如本文中所使用，術語「III族氮化物」係指在氮與週期表之III族中之元素(通常為鋁(Al)、鎵(Ga)及/或銦(In))之間形成之彼等半導電化合物。該術語亦係指三元及四元化合物，諸如AlGaN及AlInGaN。此等化合物具有其中一莫耳之氮與總共一莫耳之III族元素結合之實驗式。
矽基RF放大器通常係使用LDMOS電晶體實施，且可以相對便宜的製造展現高位準之線性度。主要在需要高功率及/或高頻率操作之應用(其中LDMOS電晶體放大器可具有固有效能限制)中，基於III族氮化物之RF放大器通常係使用HEMT實施。
RF電晶體放大器可包含一或多個放大級，其中各級通常被實施為一電晶體放大器。為增加輸出功率及電流處置能力，RF電晶體放大器通常以其中大量個別「單元胞」電晶體電並聯配置之一「單元胞」組態實施。一RF電晶體放大器可實施為一單個積體電路晶片或「晶粒」，或可包含複數個晶粒。當使用多個RF電晶體放大器時，其等可串聯及/或並聯連接。
RF電晶體放大器通常包含匹配電路，諸如經設計以改良主動電晶體晶粒(例如，包含MOSFET、HEMT、LDMOS等)與連接至其以用於基本操作頻率之RF信號之傳輸線之間的阻抗匹配之阻抗匹配電路，及經設計以至少部分終止可在裝置操作期間產生之諧波產物(諸如二次及三次諧波產物)之諧波終止電路。諧波產物之終止亦影響互調失真產物之產生。
(若干) RF放大器電晶體晶粒以及阻抗匹配及諧波終止電路可被圍封於一裝置封裝中。一晶粒或晶片可係指一小塊半導電材料或其上製造電子電路元件之其他基板。積體電路封裝可係指將一或多個晶粒囊封於一支撐殼體或封裝中，該支撐殼體或封裝保護該等晶粒免受實體損壞及/或腐蝕，且支撐用於連接至外部電路之電接觸件。一積體電路裝置封裝中之輸入及輸出阻抗匹配電路通常包含提供經組態以將主動電晶體晶粒之阻抗匹配至一固定值之一阻抗匹配電路之至少一部分之LC網路。電引線可自封裝延伸以將RF放大器電連接至外部電路元件(諸如輸入及輸出RF傳輸線及偏壓電壓源)。
用於組裝RF功率裝置之一些習知方法可涉及將電晶體晶粒及一些匹配網路組件組裝於一CPC (銅、銅鉬、銅層壓結構)或銅凸緣上之一陶瓷或包覆模製封裝中。電晶體晶粒、電容器及輸入/輸出引線可用導線(諸如金及/或鋁線)互連。此一組裝程序可為緩慢且循序的(例如，一次接合一個封裝)，且組裝成本可為高(例如，歸因於金線及昂貴的導線接合機之成本)。
根據一些實施例，一種射頻(「RF」)電晶體放大器包括一半導體層結構，該半導體層結構包括第一及第二主要表面及在該第一主要表面上之並聯電連接之複數個單元胞電晶體，各單元胞電晶體包括耦合至一閘極歧管之一閘極指狀部、耦合至一汲極歧管之一汲極指狀部，及一源極指狀部。該半導體層結構在該第二主要表面上無至該等源極指狀部之一通孔。
在一些實施例中，該RF電晶體放大器進一步包含在該第一主要表面上之一耦合元件，該耦合元件包括經組態以連接至閘極歧管之一閘極連接墊、經組態以連接至汲極歧管之一汲極連接墊，及經組態以連接至源極指狀部之若干者之一源極連接墊。
在一些實施例中，該RF電晶體放大器進一步包含在該半導體層結構之該第二主要表面上之一載體基板。
在一些實施例中，該RF電晶體放大器進一步包含在該半導體層結構與該載體基板之間該半導體層結構之該第二主要表面上的一導熱及/或導電層。
在一些實施例中，該RF電晶體放大器進一步包含在該半導體層結構上之一電路系統模組，該電路系統模組包括電耦合至該閘極歧管之一閘極引線連接墊及電耦合至該汲極歧管之一汲極引線連接墊。
在一些實施例中，該RF電晶體放大器進一步包含：電耦合至該閘極引線連接墊之一輸入引線，該輸入引線經組態以自裝納該RF電晶體放大器之一封裝在外部延伸；及電耦合至該汲極引線連接墊之一輸出引線，該輸出引線經組態以自裝納該RF電晶體放大器之該封裝在外部延伸。
在一些實施例中，該RF電晶體放大器進一步包含安裝於電路系統模組之第一側及/或第二側上之一或多個電路元件。
在一些實施例中，該RF電晶體放大器進一步包含在該一或多個電路元件上之一導熱及/或導電輔助間隔層。
在一些實施例中，該半導體層結構進一步包括一高電子遷移率電晶體(HEMT)或一橫向擴散金屬氧化物半導體(LDMOS)電晶體。
根據一些實施例，一種電晶體放大器包含：一基於III族氮化物之放大器晶粒，其包括在該放大器晶粒之一第一表面上之一閘極端子、一汲極端子及一源極端子；及一電路系統模組，其在該放大器晶粒之該第一表面上且電耦合至該放大器晶粒之該第一表面上之該閘極端子、該汲極端子及該源極端子。該電路系統模組包括耦合於該閘極端子與該電晶體放大器之一第一引線之間及/或該汲極端子與該電晶體放大器之一第二引線之間的一或多個電路元件，該電路系統模組具有一第一表面及在該電路系統模組之與該第一表面相對之一側上之一第二表面，且該電路系統模組之該第一表面鄰近該放大器晶粒之該第一表面。
在一些實施例中，該一或多個電路元件安裝於該電路系統模組之該第一表面及/或第二表面上。
在一些實施例中，該電晶體放大器進一步包含在該一或多個電路元件上之一導熱及/或導電輔助間隔層。
在一些實施例中，該一或多個電路元件經形成於該電路系統模組內。
在一些實施例中，該第一及/或第二引線經耦合至該電路系統模組之該第二表面。
在一些實施例中，該第一及/或第二引線經耦合至該電路系統模組之該第一表面。
在一些實施例中，該電路系統模組包括在該電路系統模組之該第一表面上之一第一互連墊及一第二互連墊，該第一互連墊經組態以耦合至該放大器晶粒之該閘極端子，且該第二互連墊經組態以耦合至該放大器晶粒之該汲極端子。
在一些實施例中，該電路系統模組進一步包括在該電路系統模組之該第一表面上經組態以耦合至該放大器晶粒之該源極端子之一第三互連墊。
在一些實施例中，該電晶體放大器進一步包含在該放大器晶粒與該電路系統模組之間的一耦合元件。
根據一些實施例，一種射頻(「RF」)電晶體放大器包含：一RF電晶體放大器晶粒，其具有一第一主要表面及一第二主要表面，該RF電晶體放大器晶粒包括在該第一主要表面上之一閘極端子、一汲極端子及一源極端子；一電路系統模組，其在該RF電晶體放大器晶粒之該第一主要表面上，該電路系統模組包括電耦合至該閘極端子之一閘極引線連接墊及電耦合至該汲極端子之一汲極引線連接墊；一載體基板，其在該RF電晶體放大器晶粒之該第二主要表面上；及一導熱及/或導電間隔層，其在該RF電晶體放大器晶粒與該載體基板之間。
在一些實施例中，該電路系統模組包括鄰近該RF電晶體放大器晶粒之該第一主要表面之一第一側及與該第一側相對之一第二側，且該電路系統模組包括耦合至該閘極端子及/或至該汲極端子之一或多個電路元件。
在一些實施例中，該一或多個電路元件經安裝於該電路系統模組之該第一側及/或第二側上。
在一些實施例中，該RF電晶體放大器進一步包含在該一或多個電路元件上之一導熱及/或導電輔助間隔層。
在一些實施例中，該間隔層及該輔助間隔層形成一整合式間隔層。
在一些實施例中，該RF電晶體放大器進一步包含耦合至該電路系統模組之該第二側之一輸入引線及/或一輸出引線。
在一些實施例中，該RF電晶體放大器進一步包含在該RF電晶體放大器晶粒與該電路系統模組之間的一耦合元件，該耦合元件具有鄰近該RF電晶體放大器晶粒之該第一主要表面之一底表面及與該底表面相對之一頂表面。該耦合元件之該頂表面包括經組態以連接至該電路系統模組之一第一互連墊之一閘極連接墊、經組態以連接至該電路系統模組之一第二互連墊之一汲極連接墊，及經組態以連接至該電路系統模組之一第三互連墊之一源極連接墊。
在一些實施例中，該RF電晶體放大器進一步包含側壁及一蓋子。該載體基板、該等側壁及該蓋子界定一內部腔，且該RF電晶體放大器晶粒在該內部腔內。
在一些實施例中，該RF電晶體放大器進一步包含在該電路系統模組及RF電晶體放大器晶粒上之一包覆模製材料。
在一些實施例中，該RF電晶體放大器晶粒係一基於III族氮化物之RF電晶體放大器晶粒。
在一些實施例中，該RF電晶體放大器之一操作頻率係在R頻帶、S頻帶、X頻帶、Ku頻帶、K頻帶、Ka頻帶及/或V頻帶中。
在檢視以下圖式及詳細描述之後，熟習此項技術者將明白根據一些實施例之其他裝置、設備及/或方法。期望除了以上實施例之任何及所有組合之外之全部此等額外實施例包含於此描述內，在本發明之範疇內及受隨附發明申請專利範圍保護。
相關申請案之交叉參考 本申請案主張於2020年9月11日申請之美國專利申請案第17/018,762號之優先權，其主張優先權作為於2020年6月19日申請之美國專利申請案第16/906,610號之部分接續申請案，其根據35 U.S.C. § 119規定主張於2020年4月3日申請之美國臨時專利申請案第63/004,765號之優先權，該等申請案之全部內容以引用的方式併入本文中。
在以下詳細描述中，闡述諸多特定細節以提供對本發明之實施例之透徹理解。然而，熟習此項技術者將理解，可在不具有此等特定細節之情況下實踐本發明。在一些例項中，未詳細描述熟知方法、程序、組件及電路以免模糊本發明。本文中所揭示之所有實施例旨在可單獨實施或以任何方式及/或組合來組合。關於一項實施例所描述之態樣可併入於不同實施例中，儘管未相對於其具體描述。即，所有實施例及/或任何實施例之特徵可以任何方式及/或組合來組合。
根據本發明之實施例，提供包含RF電晶體放大器晶粒之基於III族氮化物之RF電晶體放大器，該等RF電晶體放大器晶粒具有全部定位於RF電晶體放大器晶粒之頂側上之其等閘極端子、汲極端子及源極端子。在一些實施例中，RF電晶體放大器可不包含用於閘極及汲極連接之接合導線，此可減少存在於電路中之一電感量。頂側接觸件可允許一耦合元件直接耦合至RF電晶體放大器晶粒之閘極、汲極及源極端子。耦合元件可進一步以一便利方式連接至額外電路系統，諸如諧波終止電路系統、輸入阻抗匹配電路系統及/或輸出阻抗匹配電路系統。在其中電晶體晶粒之基板(諸如用於一基於III族氮化物之HEMT之一SiC生長基板)具有一高導熱性之特定實施例中，晶粒可與基板一起安裝於一導熱載體基板或基台(submount)(諸如一金屬塊、引線框或凸緣)上，以提供藉由晶粒產生之熱量自放大器封裝之經改良熱消散。
圖1A係一習知高電子遷移率電晶體10之一示意性截面視圖。如圖1A中所展示，高電子遷移率電晶體10可形成於一基板22 (舉例而言，諸如碳化矽、矽或藍寶石)上。一通道層24經形成於基板22上。一障壁層26經形成於通道層24上而與基板22相對。通道層24可包含(例如)氮化鎵(GaN)且障壁層26可包含(例如)氮化鋁鎵(AlGaN)。
通道層24及障壁層26可一起形成基板22上之一半導體結構90。一源極接觸件56及一汲極接觸件54經形成於障壁層26之一上表面上且彼此橫向間隔開。源極接觸件56及汲極接觸件54可形成至障壁層26之一歐姆接觸。
一閘極接觸件52經形成於障壁層26之上表面上源極接觸件56與汲極接觸件54之間。當HEMT裝置10經偏壓而處於其導電或「接通」狀態中時，一二維電子氣(2DEG)層經形成於通道層24與障壁層26之間。該2DEG層充當允許電流在裝置之分別在源極接觸件56及汲極接觸件54下方之源極區與汲極區之間流動的一高度導電層。
源極接觸件56可耦合至一參考信號(舉例而言，諸如一接地電壓)。至該參考信號之耦合可藉由一通孔66提供，通孔66自基板22之一下表面22A延伸穿過基板22至障壁層之一上表面26A。通孔66可暴露源極接觸件56之一下表面56A。一背金屬(backmetal)層35可形成於基板22之下表面22A上及通孔66之側壁上。背金屬層35可直接接觸源極接觸件56。因此，背金屬層35及耦合至其之一信號可電連接至源極接觸件56。
在一些實施例中，一或多個絕緣層50可直接接觸半導體結構90之上表面(例如，接觸障壁層26之上表面26A)。一或多個絕緣層50可用作HEMT裝置10之鈍化層。在一些實施例中，可提供接觸閘極接觸件52及/或汲極接觸件54之額外金屬接觸件(未展示)。
如上文所提及，包含圖1A中所繪示之HEMT裝置之基於III族氮化物之RF放大器通常用於高功率及/或高頻率應用中。通常，在操作期間在(若干)基於III族氮化物之RF放大器晶粒內產生高位準之熱量。若該(等) RF晶粒變得太熱，則RF放大器之效能(例如，輸出功率、效率、線性度、增益等)可劣化及/或該(等)RF放大器晶粒可被損壞。因而，基於III族氮化物之RF放大器通常安裝於可經最佳化以用於熱移除之封裝中。圖1B及圖1C繪示一習知經封裝基於III族氮化物之RF放大器。特定言之，圖1B係一習知經封裝基於III族氮化物之RF放大器100之一示意性側視圖，且圖1C係包含於經封裝基於III族氮化物之RF電晶體放大器100中之RF電晶體放大器晶粒之一示意性截面視圖，其中該截面係沿著圖1B之線1C—1C獲取。將瞭解，圖1B至圖1C (及其他各種圖)係高度簡化圖且實際RF放大器可包含在本文中之簡化圖中未展示之更多單元胞及各種電路系統及元件。
如圖1B中所展示，基於III族氮化物之RF放大器100包含安裝於一封裝170內之一RF放大器晶粒110。封裝170包含一閘極引線172、一汲極引線174、一載體基板176及一殼體178。RF電晶體放大器晶粒110安裝於載體基板176之可包括(例如)一金屬凸緣之上表面上。RF放大器晶粒110具有一頂側112及一底側114。RF放大器晶粒110包含經循序堆疊之一底側(亦被稱為一「背」側)金屬化結構120、一半導體層結構130及一頂側金屬化結構140。背側金屬化結構120包括一源極端子126。RF放大器100可為諸如圖1A中所繪示者之一基於HEMT之RF放大器，在此情況中半導體層結構130可至少包含通常形成於一半導體或絕緣生長基板(諸如一SiC、矽或藍寶石基板)上之一通道層及一障壁層。該生長基板即使由一非半導體材料形成亦可被視為半導體層結構130之部分。頂側金屬化結構140尤其包含一閘極端子142及一汲極端子144。
輸入匹配電路190及/或輸出匹配電路192亦可安裝於殼體178內。匹配電路190、192可為將輸入至RF電晶體放大器100或自RF電晶體放大器100輸出之RF信號之基本分量之阻抗分別匹配於RF電晶體放大器晶粒110之輸入或輸出處之阻抗之阻抗匹配電路，及/或經組態以短接至可存在於RF電晶體放大器晶粒110之輸入或輸出處之基本RF信號之接地諧波(諸如二次或三次諧波)之諧波終止電路。如圖1B中示意性地展示，輸入及輸出匹配電路190、192可安裝於金屬凸緣176上。閘極引線172可藉由一或多個第一接合導線182連接至輸入匹配電路190，且輸入匹配電路190可藉由一或多個第二接合導線183連接至RF放大器晶粒110之閘極端子142。類似地，汲極引線174可藉由一或多個第四接合導線185連接至輸出匹配電路192，且輸出匹配電路192可藉由一或多個第三接合導線184連接至RF放大器晶粒110之汲極端子144。RF電晶體放大器晶粒110之源極端子126可直接安裝於金屬凸緣176上。金屬凸緣176可提供至源極端子126之電連接且亦可用作一熱消散結構。第一至第四接合導線182至185可形成輸入及/或輸出匹配電路之部分。殼體178可包括一陶瓷殼體，且閘極引線172及汲極引線174可延伸穿過殼體178。殼體178可包括多個工件，諸如形成側壁之下部分且支撐閘極及汲極引線172、174之一框架，及放置於該框架之頂部上之一蓋子。裝置之內部可包括一空氣填充腔。
圖1C係透過頂側金屬化結構140之一部分獲取之RF放大器晶粒110之一示意性截面視圖。使頂側金屬化結構140之各種導電元件彼此隔離之介電質層在圖1C中未展示以簡化圖式。
如圖1C中所展示，RF電晶體放大器晶粒110包括具有複數個單元胞電晶體116之一基於III族氮化物之HEMT RF電晶體放大器，單元胞電晶體116各包含一閘極指狀部152、一汲極指狀部154及一源極指狀部156。閘極指狀部152電連接至一共同閘極歧管146，且汲極指狀部154電連接至一共同汲極歧管148。閘極歧管146電連接至可實施為一閘極接合墊(參見圖1B)之閘極端子142 (例如，透過自閘極歧管146向上延伸之一導電通孔)，且汲極歧管148電連接至可實施為一汲極接合墊(參見圖1B)之汲極端子144 (例如，透過自汲極歧管148向上延伸之一導電通孔)。源極指狀部156經由延伸穿過半導體層結構130之複數個導電源極通孔166電連接至源極端子126。導電源極通孔166可包括完全延伸穿過半導體層結構130之金屬鍍敷通孔。
再次參考圖1B，載體基板176 (其在此處係一金屬凸緣)可充當使在RF放大器晶粒110中產生之熱量消散之一散熱器。熱量主要在RF放大器晶粒110之上部分中產生，其中相對較高電流密度在(例如)單元胞電晶體116之通道區中產生。此熱量可透過源極通孔166及半導體層結構130兩者傳遞至載體基板176。
圖1D係類似於上文參考圖1B所論述之RF電晶體放大器之一習知經封裝基於III族氮化物之RF電晶體放大器100'的一示意性側視圖。RF電晶體放大器100'與RF電晶體放大器100不同之處在於其包含一不同封裝170'。封裝170'包含一金屬基台176 (其充當一金屬散熱器且可實施為一金屬塊)，以及閘極及汲極引線172'、174'。在一些實施例中，可形成一金屬引線框，該金屬引線框接著經處理以提供金屬基台176及/或閘極及汲極引線172'、174'。RF電晶體放大器100'亦包含至少部分包圍RF電晶體放大器晶粒110、引線172'、174'及金屬基台176之一塑膠包覆模製件。塑膠包覆模製件取代包含於RF電晶體放大器100中之陶瓷側壁及蓋子178。
取決於實施例，經封裝電晶體放大器100'可包含(例如)作為RF電晶體放大器晶粒110之一單片微波積體電路(MMIC)，在此情況中RF電晶體放大器晶粒110併入有多個離散裝置。在一些實施例中，經封裝RF電晶體放大器100可包含串聯連接以形成一多級RF電晶體放大器之多個RF電晶體放大器晶粒及/或可包含安置於多個路徑中(例如，並聯)以形成具有多個RF電晶體放大器晶粒及多個路徑之一RF電晶體放大器(諸如呈一多厄悌放大器組態)之多個電晶體晶粒。
在其他情況中，基於III族氮化物之RF放大器可實施為MMIC裝置，其中一或多個RF放大器晶粒與其等相關聯之阻抗匹配及諧波終止電路一起實施於一單個、積體電路晶粒中。此等基於III族氮化物之RF放大器之實例係揭示於(例如)美國專利第9,947,616號中，該案之全部內容以引用的方式併入本文中。當RF電晶體放大器晶粒110係一MMIC實施方案時，可省略輸入匹配電路190及/或輸出匹配電路192 (因為其等可代替性地實施於RF電晶體放大器晶粒110內)且接合導線182及/或185可直接自閘極及汲極引線172'、174'延伸至閘極及汲極端子142、144。
習知基於III族氮化物之RF電晶體放大器(諸如圖1A至圖1D之RF電晶體放大器100)可使用接合導線182、184以將RF電晶體放大器晶粒110連接至封裝之其他部分。此等接合導線182、184具有可用於實施RF電晶體放大器之阻抗匹配及/或諧波終止電路中之一些電感器之固有電感。可藉由改變接合導線182、184之長度及/或截面積(例如，直徑)更改所提供之電感量使得接合導線182、184提供一所要電感量。不幸的是，隨著應用移動至較高頻率，接合導線182、184之電感可超過阻抗匹配及/或諧波終止電路之一所要電感量。當此發生時，可使用非常短及/或具有大截面積之接合導線182、184以試圖將其等之電感降低至合適位準。然而，非常短的接合導線182、184可能難以焊接於適當位置，此可增加製造成本及/或可導致較高裝置故障率。具有大截面積之接合導線182、184可需要RF電晶體放大器晶粒上之較大閘極及汲極接合墊，此可導致RF電晶體放大器晶粒之總體大小增加，此亦為非所要的。此外，在一些較高頻率應用中，甚至具有大截面積之非常短接合導線182、184可具有太多電感使得匹配網路不能(例如)正確地終止二次或三次諧波。雖然RF電晶體放大器可實施為MMIC裝置以便避免接合導線182、184中太多電感之問題，但MMIC RF放大器之製造太昂貴且僅可用於匹配電路之頻率範圍中，從而降低靈活性。
此外，通常用於大批量製造之導線接合設備可具有+/-1 mil之一容限，此意謂任何特定導線接合件之長度可更改至多2密耳(即，在接合導線之各端上+/-1密耳)。對於高頻率應用，與2密耳之一導線接合件相關聯之電感變動可為顯著的，且因此若接合導線與一所要標稱長度相比過短或過長1密耳至2密耳，則匹配電路之效能可降級。在裝置之頂側上形成閘極及汲極端子且使用將此等端子連接至額外電路系統之一耦合元件可大大消除此程序變動，從而導致改良之效能。
現將參考附圖進一步詳細論述本發明之實施例。
圖2A至圖2G描繪根據本發明之某些實施例之一基於III族氮化物之RF電晶體放大器200。特定言之，圖2A係基於III族氮化物之RF電晶體放大器200之一示意性側視圖。圖2B係沿著圖2A之線2B—2B獲取之一RF電晶體放大器晶粒210 (其為圖2A之基於III族氮化物之RF電晶體放大器200之部分)之一示意性平面視圖。圖2C至圖2F係分別沿著圖2B之線2C—2C至2F—2F獲取之RF電晶體放大器晶粒210之示意性截面視圖。圖2G係圖2D中所繪示之源極端子之一替代實施例。圖2H至圖2L係根據本發明之某些實施例之基於III族氮化物之RF電晶體放大器200'、200''之額外實施例的截面視圖。
如圖2A中所展示，在一些實施例中，基於III族氮化物之RF電晶體放大器200可包含安裝於一耦合元件270之底表面上之一RF電晶體放大器晶粒210。RF電晶體放大器晶粒210具有一頂側212及一背側214。RF電晶體放大器晶粒210包含經循序堆疊之一頂側金屬化結構220、一半導體層結構230及一底側熱層240。頂側金屬化結構220包括一閘極端子222、一汲極端子224及一或多個源極端子226。RF電晶體放大器200可為一基於HEMT之RF電晶體放大器，在此情況中半導體層結構230可至少包含一通道層及一障壁層，如將參考圖2C及圖2D更詳細論述。在如本文中將進一步論述之一些組態中，可自RF電晶體放大器200省略耦合元件270。
耦合元件270可經組態以耦合至閘極端子222、汲極端子224及一或多個源極端子226。在一些情況中，耦合元件270可包括一重佈層(RDL)層壓結構及/或中介層。一RDL層壓結構係指具有導電層圖案及/或導電通孔之一基板。可使用半導體處理技術藉由在一基底材料上沈積導電及絕緣層及/或圖案及藉由在結構內形成通孔及佈線圖案(例如，由銅)以透過RDL層壓結構傳輸信號來製造RDL層壓結構。例如，如圖2A中所繪示，耦合元件270可包含形成於一囊封結構277中之導電圖案273。
一閘極連接墊272、一汲極連接墊274及一源極連接墊276經設置於耦合元件270之頂表面上。此等連接墊272、274、276之各者可包括(例如)一經暴露銅墊，但本發明並不受限於此。閘極連接墊272可藉由耦合元件270中之一或多個導電圖案273電耦合至閘極端子222。類似地，汲極連接墊274可藉由耦合元件270中之一或多個導電圖案273電耦合至汲極端子224，且源極連接墊276可藉由耦合元件270中之一或多個導電圖案273電耦合至(若干)源極端子226。
在一些實施例中，耦合元件270之導電圖案273可經組態成一扇出(FO)組態。該FO組態可允許放大至各別源極、閘極及汲極端子之連接件之間距，從而允許增加連接件之分離。然而，本發明並不限於一FO組態。在一些實施例中，可使用一扇入連接、扇入及扇出組態或其他組態。
在一些實施例中，耦合元件270及/或RDL層壓結構可形成為一晶圓級處理(WLP)操作之部分，但本發明並不受限於此。例如，藉由在閘極端子222、汲極端子224及一或多個源極端子226上安置導電柱來形成耦合元件270。在一些實施例中，導電柱可包括銅。例如，可藉由使用一或多個遮罩電鍍一銅晶種以形成圖案來形成導電柱。導電柱可形成導電圖案273。另外，閘極連接墊272、汲極連接墊274及源極連接墊276可形成於導電圖案273上。導電圖案273、閘極連接墊272、汲極連接墊274及源極連接墊276可至少部分安置於可包含一包覆模製材料之囊封結構277內。該包覆模製材料可包含(例如)氧化矽、氮化矽、導電圖案273之氧化物、聚合物、模製化合物及/或其等之一組合。包覆模製材料可經處理(例如，平坦化)以暴露閘極連接墊272、汲極連接墊274及/或源極連接墊276。在一些實施例中，可在晶圓級執行耦合元件270之形成，且RF電晶體放大器晶粒210及/或RF電晶體放大器200之個別者可自晶圓單粒化。
在一些實施例中，可在一先晶片或後晶片程序中形成耦合元件270。在一先晶片程序中，可在晶粒210 (或包含晶粒210之晶圓)上形成RDL結構。例如，可(例如，在閘極端子222、汲極端子224及一或多個源極端子226之一或多者上)沈積一晶種層。接著可圖案化及電鍍該晶種以形成一導電材料層。可多次重複此程序以形成耦合元件270之導電圖案273。接著可將此等導電圖案273圍封於囊封結構277中以形成耦合元件270。
在一後晶片程序中，可在一臨時載體層上形成耦合元件270之RDL層。可以類似於先晶片程序之一方式在該臨時載體層上形成導電圖案273。當完成時，可將耦合元件270自臨時載體層解耦合且接著重新耦合至晶粒210。例如，可(例如，經由焊接)將耦合元件耦合至閘極端子222、汲極端子224及一或多個源極端子226之一或多者。
可替代性地使用其他耦合元件270，舉例而言，諸如一印刷電路板(例如，一多層印刷電路板)、包含導電通孔及/或墊之一陶瓷基板或用於RF電晶體放大器晶粒210之可製成至RF電晶體放大器晶粒210之頂側212之電連接之任何耦合結構。
圖2A中所繪示之導電圖案273之配置僅為一實例，且在不偏離本發明之情況下其他配置係可行的。例如，在一些實施例中，耦合元件270之導電圖案273可鄰近RF電晶體放大器晶粒210之側延伸。在一些實施例中，耦合元件270可具有除圖2A中所繪示之端子以外之端子。
熱層240可在RF電晶體放大器晶粒210之背側214上。熱層240可為經組態以促進RF電晶體放大器晶粒210與RF電晶體放大器晶粒210所安裝至之一載體基板之間的熱傳遞之一導熱層。在一些實施例中，可省略熱層240。在一些實施例中，熱層240可為一晶粒附著層，諸如一共晶層。熱層240可在電晶體放大器晶粒210上及/或延伸至囊封結構277上。熱層240可為形成一共晶或其他金屬接合件之一金屬層。在一些實施例中，熱層240可為一熱黏著劑。
RF電晶體放大器晶粒210可包括包含彼此並聯電連接之複數個單元胞電晶體216之一基於III族氮化物之HEMT RF電晶體放大器。此在圖2B中最佳可見，圖2B示意性地描繪在頂側金屬化結構220下方之RF電晶體放大器晶粒210之一平面視圖。包含閘極端子222、汲極端子224及一或多個源極端子226之頂側金屬化結構220在圖2B中被繪示為虛線。
如圖2B中所展示，RF電晶體放大器晶粒210包含一閘極歧管242及一汲極歧管244、複數個閘極指狀部252、複數個汲極指狀部254及複數個源極指狀部246，其等全部可形成於半導體層結構230之一上表面上。閘極歧管242及閘極指狀部252係RF電晶體放大器晶粒210之一閘極電極之部分。閘極歧管242及閘極指狀部252可實施為一第一單片金屬圖案，但本發明並不受限於此。汲極歧管244及汲極指狀部254係RF電晶體放大器晶粒210之一汲極電極之部分，且可實施為一第二單片金屬圖案，但本發明並不受限於此。
閘極指狀部252可由能夠製成至一基於III族氮化物之半導體材料之一肖特基接觸之材料(諸如Ni、Pt、Cu、Pd、Cr、W及/或WSiN)形成。汲極指狀部254及源極指狀部246可包含可形成至基於III族氮化物之材料之一歐姆接觸之一金屬(例如，TiAlN、TiSiNi或類似者)。為更佳繪示RF電晶體放大器晶粒210之元件，在圖2B中未展示有助於使閘極歧管/指狀部242、252、汲極歧管/指狀部244、254及源極指狀部246彼此隔離之一介電質層(或一系列介電質層)。
閘極端子222、汲極端子224及(若干)源極端子226可設置於RF電晶體放大器晶粒210之上表面上。閘極端子222可實體地及電連接至閘極歧管242 (例如，藉由導電通孔)，(若干)源極端子226可實體地及電連接至源極指狀部246 (例如，藉由導電通孔)，且汲極端子224可實體地及電連接至汲極歧管244 (例如，藉由導電通孔)。雖然各種端子被繪示為直接連接至閘極/汲極歧管及/或源極指狀部，但將理解，在一些實施例中，可存在中間元件。例如，在一些實施例中，電容器、電感器、電阻器等可耦合於端子與各別歧管及/或指狀部之間。作為一實例，一電容器可形成於RF電晶體放大器晶粒210之耦合至汲極歧管244之表面上，且汲極端子224可耦合至該電容器。
圖2B中亦展示單元胞電晶體216之一者。如所展示，單元胞電晶體216包含一閘極指狀部252、一汲極指狀部254及一源極指狀部246以及半導體層結構230之下層部分。由於所有閘極指狀部252電連接至一共同閘極歧管242，所有汲極指狀部254電連接至一共同汲極歧管244，且所有源極指狀部246經由(若干)源極端子226 (下文所論述)電連接在一起，故可見單元胞電晶體216全部並聯電連接在一起。
單元胞電晶體216可為HEMT裝置。用於可利用本發明之實施例之基於III族氮化物之HEMT裝置之合適結構係描述(例如)於2002年6月6日出版之「Aluminum Gallium Nitride/Gallium Nitride High Electron Mobility Transistors Having A Gate Contact On A Gallium Nitride Based Cap Segment And Methods Of Fabricating Same」之共同讓與之美國專利公開案第2002/0066908A1號、2002年11月14日出版之「Group-III Nitride Based High Electron Mobility Transistor (HEMT) With Barrier/Spacer Layer」之美國專利公開案第2002/0167023A1號、2004年4月1日出版之「Nitride-Based Transistors And Methods Of Fabrication Thereof Using Non-Etched Contact Recesses」之美國專利公開案第2004/0061129號、2011年3月15日發佈之「Nitride-Based Transistors With A Protective Layer And A Low-Damage Recess」之美國專利第7,906,799號及2001年11月13日發佈之標題為「Nitride Based Transistors On Semi-Insulating Silicon Carbide Substrates」之美國專利第6,316,793號中，該等案之全部揭示內容以引用的方式併入本文中。
參考圖2C及圖2D，半導體層結構230包含複數個半導體層。在所描繪實施例中，展示總共兩個半導體層，即，一通道層234及在通道層234之一頂側上之一障壁層236。半導體層結構230可包含額外半導體及/或非半導體層。例如，半導體層結構230可包含其上生長其他半導體層之一生長基板232。生長基板232可為一半絕緣碳化矽(SiC)基板(例如，其可為碳化矽之4H多型體)。其他碳化矽候選多型體可包含3C、6H及15R多型體。生長基板232可為可自Cree公司購得之一高純度半絕緣(HPSI)基板。術語⌈半絕緣⌋在本文中被描述性地使用，而非在一絕對意義上使用。
在本發明之一些實施例中，生長基板232之碳化矽塊晶在室溫下可具有等於或高於約1x105 ohm-cm之一電阻率。可用於本發明之一些實施例中之例示性SiC基板係由本發明之受讓人Durham, N.C.之Cree公司製造，且用於產生此等基板之方法係描述(例如)於美國專利第Re. 34,861號、美國專利第4,946,547號、美國專利第5,200,022號及美國專利第6,218,680號中，該等案之全部揭示內容以引用的方式併入本文中。儘管碳化矽可用作一基板材料，但本發明之實施例可利用任何合適基板，諸如藍寶石(Al2 O3 )、氮化鋁(AlN)、氮化鋁鎵(AlGaN)、氮化鎵(GaN)、矽(Si)、GaAs、LGO、氧化鋅(ZnO)、LAO、磷化銦(InP)及類似者。生長基板232可為碳化矽晶圓，且RF電晶體放大器200可至少部分經由晶圓級處理形成，且接著可切割晶圓以提供複數個個別RF電晶體放大器200。
與藍寶石(Al2 O3 )或矽(其等係III族氮化物裝置之非常常見的基板材料)相比，SiC與III族氮化物具有一更緊密晶體晶格匹配。SiC之更緊密晶格匹配可導致具有高於在藍寶石或矽上通常可獲得之品質之品質之III族氮化物膜。與在相比，SiC亦具有一非常高導熱性使得碳化矽上之III族氮化物裝置之總輸出功率通常並非如在形成於藍寶石上之相同裝置之情況中般受基板之熱消散限制。又，半絕緣SiC基板之可用性可提供裝置隔離及減小之寄生電容。
選用緩衝、成核及/或過渡層(未展示)可經設置於生長基板232上通道層234下面。例如，可包含一AlN緩衝層以提供一SiC生長基板232與半導體層結構230之剩餘部分之間的一適當晶體結構過渡。此外，亦可提供(若干)應變平衡過渡層，例如，如2003年6月5日出版且標題為「Strain Balanced Nitride Heterojunction Transistors And Methods Of Fabricating Strain Balanced Nitride Heterojunction Transistors」之共同讓與之美國專利公開案2003/0102482A1中所描述，該案之揭示內容以宛如全文闡述引用的方式併入本文中。
在一些實施例中，通道層234及障壁層236各可藉由磊晶生長形成。用於III族氮化物之磊晶生長之技術已描述於(例如)美國專利第5,210,051號、美國專利第5,393,993號及美國專利第5,523,589號中，該等案之全部揭示內容亦以引用的方式併入本文中。通道層234可具有小於障壁層236之帶隙之一帶隙且通道層234亦可具有大於障壁層236之一電子親和力。通道層234及障壁層236可包含基於III族氮化物之材料。
在一些實施例中，假若在通道及障壁層234、236之間的介面處，通道層234之導電帶邊緣之能量小於障壁層236之導電帶邊緣之能量，通道層234係一III族氮化物材料，諸如Alx Ga1-x N，其中0≦x＜1。在本發明之某些實施例中，x=0，以指示通道層234係氮化鎵(「GaN」)。通道層234亦可為其他III族氮化物，諸如InGaN、AlInGaN或類似者。通道層234可未經摻雜或經無意摻雜且可生長至(例如)大於約2 nm之一厚度。通道層234亦可為一多層結構，諸如GaN、AlGaN或類似者之一超晶格或組合。
通道層234可具有小於障壁層236之至少一部分之帶隙之一帶隙，且通道層234亦可具有大於障壁層236之一電子親和力。在某些實施例中，障壁層236係具有在約0.1 nm與約10 nm之間或更大之一厚度之AlN、AlInN、AlGaN或AlInGaN。在特定實施例中，障壁層236足夠厚且具有一足夠高Al組合物及摻雜以在通道層234與障壁層236之間的介面處引發一顯著載子濃度。
障壁層236可為一III族氮化物且可具有大於通道層234之帶隙之一帶隙及小於通道層234之一電子親和力。因此，在本發明之某些實施例中，障壁層236可包含AlGaN、AlInGaN及/或AlN或其等之層組合。例如，障壁層236可自約0.1 nm至約30 nm厚。在某些實施例中，障壁層236未經摻雜或摻雜有小於約1019 cm−3 之一濃度之一n型摻雜物。在本發明之一些實施例中，障壁層236係Alx Ga1-x N，其中0＜x＜1。在特定實施例中，鋁濃度係約25%。然而，在本發明之其他實施例中，障壁層236包括具有約5%與約100%之間的一鋁濃度之AlGaN。在本發明之特定實施例中，鋁濃度大於約10%。
歸因於障壁層236與通道層234之間的帶隙差及障壁層236與通道層234之間的介面處之壓電效應，在通道層234中在通道層234與障壁層236之間的一接面處引發一二維電子氣(2DEG)。該2DEG充當允許在各單元胞電晶體216之源極區與其相關聯汲極區之間導電的一高度導電層，其中源極區係半導體層結構230之在源極指狀部246正下方之部分且汲極區係半導體層結構230之在對應汲極指狀部254正下方之部分。
雖然出於圖解目的展示具有通道層234及障壁層236之半導體結構230，但半導體結構230可包含額外層/結構/元件，諸如通道層234與基板232之間的一緩衝及/或(若干)成核層，及/或障壁層236上之一帽蓋層。藉由實例，包含基板、通道層、障壁層及其他層之HEMT結構係論述於美國專利第5,192,987號、美國專利第5,296,395號、美國專利第6,316,793號、美國專利第6,548,333號、美國專利第7,544,963號、美國專利第7,548,112號、美國專利第7,592,211號、美國專利第7,615,774號、美國專利第7,548,112號及美國專利第7,709,269號中，該等案之全部揭示內容以引用的方式併入本文中。例如，一AlN緩衝層可形成於基板232之上表面上以提供碳化矽基板232與RF電晶體放大器200之剩餘部分之間的一適當晶體結構過渡。此外，亦可及/或替代性地提供(若干)應變平衡過渡層，例如，如共同讓與之美國專利第7,030,428號中所描述，該案之揭示內容以全文闡述引用的方式併入本文中。可藉由MOCVD、MBE及/或HVPE沈積選用緩衝/成核/過渡層。
一層間絕緣層238經形成於閘極指狀部252、汲極指狀部254及源極指狀部246上方。層間絕緣層238可包含一介電質材料，諸如SiN、SiO2 等。
耦合元件270可在半導體層結構230上及/或耦合至半導體層結構230。例如，導電圖案273可分別耦合於閘極連接墊272與閘極端子222之間、汲極連接墊274與汲極端子224之間及源極連接墊276與源極端子226之間。在圖2C中，為便於描述而省略耦合元件270之囊封結構277。耦合元件270之閘極連接墊272、汲極連接墊274及源極連接墊276可垂直延伸至閘極指狀部252及汲極指狀部254。
藉由將所有端子放置於RF電晶體放大器晶粒210之頂側上，根據本發明之某些實施例之RF電晶體放大器200可能能夠省略至RF電晶體放大器晶粒210之背側之通孔。在RF電晶體放大器晶粒210之背側上無將源極連接至接地導電基台之通孔之情況下，導電基台無需係電活性的。此外，RF電晶體放大器晶粒210之基板232之背側可熱耦合至諸如一散熱器或一凸緣(未展示)之一導熱基台以提供改良之熱消散。在一些實施例中，熱層240可促進此熱耦合。當使用SiC作為一基板材料時，可歸因於SiC之經改良導熱性而進一步改良封裝之熱性質。
此外，將所有端子放置於RF電晶體放大器晶粒210之頂側上，允許使用可引起至各別連接墊之所有電晶體連接之耦合元件270。此可允許透過使用避免接合導線之連接方法(諸如焊接)而將RF電晶體放大器晶粒210進一步耦合至電路之其他元件(例如，其他佈線元件、接地元件、諧波及/或輸入/輸出阻抗匹配元件)。
圖2D繪示各種源極指狀部246與源極端子226之間的連接之一實例。如圖2D中所繪示，源極指狀部246之各者可耦合至一各別源極端子226，但本發明並不受限於此。在一些實施例中，一或多個源極端子226可耦合至一個以上源極指狀部246。例如，如圖2G中所繪示，在一些實施例中，可提供一單個源極端子226，且源極端子226可連接至個別源極指狀部246之各者。在一些實施例中，可提供多個源極端子226，各源極端子226連接至複數個源極指狀部246。一或多個源極端子226可藉由耦合元件270之導電圖案273耦合至源極連接墊276。
圖2E繪示閘極歧管242與閘極端子222之間的連接之一實例。如圖2E中所繪示，閘極歧管242可藉由(例如)複數個通孔耦合至閘極端子222。圖2F繪示汲極歧管244與汲極端子224之間的連接之一實例。如圖2F中所繪示，汲極歧管244可藉由(例如)複數個通孔耦合至汲極端子224。在圖2E及圖2F兩者中，閘極端子222及/或汲極端子224可藉由一或多個導電圖案273分別耦合至耦合元件270之閘極連接墊272及/或汲極連接墊274。
雖然圖2C、圖2E及圖2F繪示其中閘極歧管242及閘極端子222係分離元件且汲極歧管244及汲極端子224係分離元件(例如，藉由通孔連接)之實施例，但本發明並不受限於此。例如，圖2H至圖2J繪示其中閘極/汲極歧管及端子係一單個元件之實例。例如，參考圖2H及圖2I，一裝置200'可經組態使得閘極歧管242延伸至RF電晶體放大器晶粒210之表面以用作閘極端子222。類似地，圖2H及圖2J繪示裝置200'可經組態使得汲極歧管244延伸至RF電晶體放大器晶粒210之表面以用作汲極端子224。
在一些實施例中，額外導電元件及/或離散電路組件可形成為RF電晶體放大器晶粒之部分。圖2K繪示根據本發明之一些實施例之一RF電晶體放大器晶粒210'之一額外實施例。圖2K係自圖2A之線2C-2C之視角繪示之具有如本文中所描述之修改之一實施例。例如，如圖2K中所繪示，一RF電晶體放大器晶粒210'可利用閘極歧管242與閘極端子222之間、汲極歧管244與汲極端子222之間及/或源極指狀部246之一或多者與源極端子246之間的數個導電圖案223。導電圖案223可形成於RF電晶體放大器晶粒210'之層間絕緣層238內。
導電圖案223可用於形成整合至RF電晶體放大器晶粒210'之離散電路元件。例如，導電圖案223可形成RF電晶體放大器晶粒210'內之一RDL。圖2K繪示將閘極/汲極歧管242、244及源極指狀部246分別耦合至閘極、汲極及源極端子222、224、226之一扇入組態。然而，本發明並不受限於此。在一些實施例中，導電圖案224亦可諸如以一MMIC組態耦合至層間絕緣層238內之離散電路元件。使用一晶粒上RDL可允許更靈活封裝選項以及整合特定電路功能(諸如阻抗匹配及/或諧波終止)。
圖2L繪示RF電晶體放大器晶粒210'亦可與一耦合元件270一起用於一RF電晶體放大器200''中。圖2L之實施例可包含作為RF電晶體放大器晶粒210'之部分之一第一RDL及作為耦合元件270之部分之一第二RDL。在一些實施例中，RF電晶體放大器晶粒210'之導電圖案223可提供一或多個額外積體電路(諸如阻抗匹配或諧波終止)，且耦合元件270之導電圖案273可提供一扇入、扇出或其他組態。在一些實施例中，耦合元件270及RF電晶體放大器晶粒210'之組合可圍封於一囊封結構(未展示)中。
雖然圖2A至圖2L繪示包括一HEMT之一半導體層結構230，但將理解，在不偏離本發明之情況下可在半導體層結構230中形成其他類型之半導體裝置。例如，半導體層結構230可包含一MOSFET、一DMOS電晶體、一MESFET及/或一LDMOS電晶體。一般技術者將認識到，將所有源極/汲極/閘極接觸件配置於半導體層結構230之一單側上(包含使用耦合元件270)可允許改良之連接可能性及較佳熱效能。
藉由將閘極、汲極及源極接觸件放置於RF電晶體放大器200之相同側上，先前不可能之連接選項可用。此等連接選項亦可允許可更有力地利用SiC材料之經改良導熱性之實施例。
圖3A係根據本發明之一些實施例之耦合至一電路系統模組310之RF電晶體放大器200的一示意性截面視圖。圖3A包含先前已論述之RF電晶體放大器200之元件。因而，圖3A之論述將集中於不同於關於先前圖所論述之部分之實施例之彼等部分。
參考圖3A，電路系統模組310可經組態以耦合至耦合元件270之閘極連接墊272、汲極連接墊274及源極連接墊276。例如，電路系統模組310可暴露可經組態以耦合至閘極連接墊272、汲極連接墊274及源極連接墊276之互連墊322、324、326。例如，第一互連墊322可經組態以耦合至閘極連接墊272，第二互連墊324可經組態以耦合至汲極連接墊274，且第三互連墊326可經組態以耦合至源極連接墊276。在一些實施例中，一接合元件(例如，焊球及/或凸塊320)可用於將第一、第二及第三互連墊322、324、326分別耦合至閘極連接墊272、汲極連接墊274及源極連接墊276。雖然被繪示為一單個墊，但在一些實施例中，第一、第二及/或第三互連墊322、324、326之一或多者可包含複數個墊。
第一、第二及第三互連墊322、324、326之各者可耦合至電路系統模組310內之一或多個導電圖案373。導電圖案373可提供電路系統模組310內之各種佈線及/或電路系統。例如，導電圖案373可將第一互連墊322連接至一或多個第一表面連接墊372及一或多個閘極引線連接墊382。因此，閘極連接墊272可電耦合至一或多個第一表面連接墊372及一或多個閘極引線連接墊382。導電圖案373亦可將第二互連墊324連接至一或多個第二表面連接墊374及一或多個汲極引線連接墊384。因此，汲極連接墊274可電耦合至一或多個第二表面連接墊374及一或多個汲極引線連接墊384。導電圖案373亦可將第三互連墊326連接至一或多個第三表面連接墊376及一或多個源極引線連接墊386。因而，源極連接墊276可電耦合至一或多個第三表面連接墊376及一或多個源極引線連接墊386。因此，電路系統模組310可具有一表面(例如，一頂表面)，該表面具有複數個第一表面連接墊372 (其等之各別者耦合至耦合元件270之閘極連接墊272)、複數個第二表面連接墊374 (其等之各別者耦合至耦合元件270之汲極連接墊274)及複數個第三表面連接墊376 (其等之各別者耦合至耦合元件270之源極連接墊276)。
導電圖案373可包封於一隔離材料315中。在一些實施例中，隔離材料315可包含(例如)氧化矽、氮化矽、導電圖案273之氧化物、聚合物、模製化合物或其等之一組合。在一些實施例中，電路系統模組310可形成為一印刷電路板(PCB)。在一PCB實施例中，隔離材料315可為PCB之基板，且導電圖案373可為形成於基板內之跡線。
存在導電圖案373及第一、第二及第三表面連接墊372、374、376可允許將數個不同電路耦合至RF電晶體放大器200。例如，電路元件350可(例如，經由焊接或其他接合)耦合於第一、第二及第三表面連接墊372、374、376之兩者或更多者之間。電路元件350可對RF電晶體放大器200提供各種電子能力。例如，電路元件350可包括可用於阻抗匹配及/或諧波終止之阻抗(例如，包含電阻性、電感性及電容性元件)。在一些實施例中，電路元件350可對RF電晶體放大器200提供帶狀線組件及/或基帶終止。
雖然被繪示為在電路系統模組310之表面上，但將理解，額外電路元件350可設置於電路系統模組310內部。例如，一或多個接地平面可形成為電路系統模組310內之一電路元件350。類似地，一帶狀線可形成於電路系統模組310內(例如，結合一或多個接地平面)。圖3A中所繪示之導電圖案373及電路元件350之組態僅為實例且並不意欲限制本發明之實施例。在一些實施例中，電路元件350及/或導電圖案373可經組態以提供諧波終止電路系統、匹配電路系統、分離電路系統、組合電路系統及/或偏壓電路系統之至少部分。在不偏離本發明之範疇之情況下可使用其他組態之導電圖案373及/或其他類型之電路元件350。
在一些實施例中，電路系統模組310及電路元件350可視需要包封於一囊封材料316內。在一些實施例中，囊封材料316可包含(例如)氧化矽、氮化矽、聚合物、模製化合物或其等之一組合。
閘極引線連接墊382、汲極引線連接墊384及源極引線連接墊386可提供將信號連接至RF電晶體放大器200之各別閘極、汲極及源極之端子。例如，用於將一輸入信號提供至RF電晶體放大器200之一連接件可耦合至閘極引線連接墊382之一或多者。在一些實施例中，用於自RF電晶體放大器200接收一輸出信號之一連接件可耦合至汲極引線連接墊384。在一些實施例中，一接地信號可耦合至源極引線連接墊386，但本發明並不受限於此。雖然閘極引線連接墊382、汲極引線連接墊384及源極引線連接墊386被繪示為在電路系統模組310之一底表面處，但此僅為一實例且並不意欲限制本發明。在一些實施例中，各種引線連接件可在電路系統模組310之一頂部或其他表面上。
結合RF電晶體放大器200之頂側接觸件使用電路系統模組310允許在不使用廣泛導線接合之情況下對RF電晶體放大器200合宜地添加額外功能性(諸如阻抗匹配及/或諧波終止)。因此，不同功能性及/或能力可僅藉由使用一不同電路系統模組310而耦合至一RF電晶體放大器200。由於RF電晶體放大器200之連接點(例如，端子)係一致的，故可比先前可用更有效地完成RF電晶體放大器200之組態變動。減少或消除對導線接合件之需要亦可允許在一些應用(其中導線接合墊之大小決定晶粒大小)中減小晶粒大小，且因此根據本發明之實施例之RF電晶體放大器晶粒亦可展現增加之整合密度。因此，根據本發明之實施例之RF放大器晶粒可展現改良之產品組裝一致性、更高良率、增加之產品整合、降低之成本及改良之RF效能，尤其對於在高頻率(諸如毫米波頻率)下操作之產品。
本文中所揭示之技術在較高頻率應用中可特別有益，此係因為匹配電路中所需之電感在此等應用中可低得多，且因此使用傳統接合導線可注入過多電感。此外，接合導線長度之容限在較高頻率下可具有較大影響，且在高頻率應用中(尤其在較低功率之情況下)，接合墊之大小可決定晶粒之大小。在一些實施例中，本文中所揭示之RF電晶體放大器晶粒之任一者可經組態以依大於1 GHz之頻率操作。在其他實施例中，此等RF電晶體放大器晶粒可經組態以依大於2.5 GHz之頻率操作。在又其他實施例中，此等RF電晶體放大器晶粒可經組態以依大於3.1 GHz之頻率操作。在又額外實施例中，此等RF電晶體放大器晶粒可經組態以依大於5 GHz之頻率操作。在一些實施例中，此等RF電晶體放大器晶粒可經組態以依2.5 GHz至2.7 GHz、3.4 GHz至4.2 GHz或5.1 GHz至5.8 GHz頻帶或其子部分之至少一者操作。
圖3B係根據本發明之一些實施例之耦合至一電路系統模組310之一RF電晶體放大器晶粒210的一示意性截面視圖。圖3B包含先前已論述之電路系統模組310、電路元件350及RF電晶體放大器晶粒210之元件。因而，圖3B之論述將集中於不同於關於先前圖所論述之部分之實施例之彼等部分。
圖3B繪示其中電路系統模組310在無一中介耦合元件270之情況下直接連接至RF電晶體放大器晶粒210之一實施例。因此，電路系統模組310可經組態以耦合至RF電晶體放大器晶粒210之閘極端子222、汲極端子224及(若干)源極端子226之一或多者。例如，電路系統模組310之第一互連墊322可經組態以耦合至閘極端子222，電路系統模組310之第二互連墊324可經組態以耦合至汲極端子224，且電路系統模組310之第三互連墊326可經組態以耦合至(若干)源極端子226之一或多者。在一些實施例中，一接合元件(例如，焊球及/或凸塊) 320可用於將第一、第二及第三互連墊322、324、326分別耦合至閘極端子222、汲極端子224及(若干)源極端子226之一或多者。雖然被繪示為一單個墊，但在一些實施例中，第一、第二及/或第三互連墊322、324、326之一或多者可包含複數個墊。當無需一耦合元件270之一扇入或扇出組態來提供RF電晶體放大器晶粒210與電路系統模組310之間的一連接時，圖3B中所繪示之組態可為有用的。
圖3C繪示其中電路系統模組310在無一中介耦合元件270之情況下直接連接至併入有利用導電圖案223之一晶粒上RDL之一RF電晶體放大器晶粒210'的一實施例。因此，電路系統模組310可經組態以耦合至RF電晶體放大器晶粒210'之閘極端子222、汲極端子224及(若干)源極端子226之一或多者。圖3C之RF電晶體放大器晶粒210'係以截面繪示以展示耦合至閘極端子222、汲極端子224及(若干)源極端子226之一或多者之(例如，一RDL之)內部導電圖案之一實例。在一些實施例中，RF電晶體放大器晶粒210'可為一MMIC。雖然被繪示為無一耦合元件270，但將理解，在一些實施例中，耦合元件270亦可存在於RF電晶體放大器晶粒210'與電路系統模組310之間。
使用利用導電圖案273 (若存在)之耦合元件270、利用導電圖案223 (若存在)之晶粒上RDL及利用導電圖案373之電路系統模組310可提供RF電晶體放大器晶粒210之閘極、汲極及源極與閘極引線連接墊382、汲極引線連接墊384及源極引線連接墊386之間的一互連結構。藉由利用此等元件及電接合技術之各種組合，可提供消除及/或減少導線接合之一半導體封裝。
圖3D係根據本發明之一些實施例之耦合至複數個RF電晶體放大器200之一電路系統模組310'的一示意性截面視圖。圖3E係根據本發明之一些實施例之耦合至複數個RF電晶體放大器晶粒210之一電路系統模組310'的一示意性截面視圖。圖3D及圖3E包含先前已論述之一電路系統模組310'、電路元件350、RF電晶體放大器晶粒210及RF電晶體放大器200之元件。因而，圖3D及圖3E之論述將集中於不同於關於先前圖所論述之部分之實施例之彼等部分。
參考圖3D，電路系統模組310'可經組態以耦合至一個以上RF電晶體放大器200。圖3D亦繪示在不偏離本發明之範疇之情況下可修改導電圖案373、互連墊及表面連接墊。例如，電路系統模組310'可包含複數個互連墊327。互連墊327可經組態以耦合至複數個RF電晶體放大器200之端子。例如，電路系統模組310'之一互連墊327可經組態以耦合至複數個RF電晶體放大器200之一或多者之一閘極連接墊272、一汲極連接墊274及/或一源極連接墊276。
類似地，電路系統模組310'可具有經由導電圖案373耦合至互連墊327之一或多者之表面連接墊377。電路元件350可耦合至表面連接墊377之一或多者。藉由使用導電圖案373、互連墊327、表面連接墊377及/或電路元件350，可實現複數個RF電晶體放大器200之間的各種電路連接。將理解，圖3D中所繪示之組態僅為一示意性實例，且可不同地修改電路系統模組310'之各種元件之佈線及連接以產生涉及RF電晶體放大器200之複雜電路。
在一些實施例中，電路系統模組310'可包含一或多個閘極引線連接墊382、一或多個汲極引線連接墊384及一或多個源極引線連接墊386。提供至一或多個閘極引線連接墊382、一或多個汲極引線連接墊384及一或多個源極引線連接墊386之信號可透過電路系統模組310'經由導電圖案373分配至RF電晶體放大器200之不同者。
雖然圖3D繪示其中複數個RF電晶體放大器200之每一者具有其自身耦合元件270之一實施例，但將理解，其他組態係可行的。例如，在一些實施例中，一單個耦合元件270可耦合至複數個RF電晶體放大器晶粒210。使用一單個耦合元件270可允許使用具有至電路之電晶體元件之更少互連之一電路系統模組310'。
圖3D繪示其中電路系統模組310'耦合至包含耦合元件270之複數個RF電晶體放大器200之一實施例。然而，本發明並不受限於此。在一些實施例中，電路系統模組310'可直接耦合至不包含一耦合元件270之複數個RF電晶體放大器晶粒210、210'。圖3E繪示其中電路系統模組310'耦合至複數個RF電晶體放大器晶粒210之一實施例。將理解，在不偏離本發明之情況下，電路系統模組310'亦可耦合至複數個RF電晶體放大器晶粒210' (例如，如圖2K中所繪示)。電路系統模組310'可藉由(例如)接合元件(例如，焊球及/或凸塊) 320耦合至RF電晶體放大器晶粒210、210'。將理解，電路系統模組310可耦合至包含耦合元件270及RF電晶體放大器晶粒210、210'之RF電晶體放大器200之一組合。
可使用電路系統模組310' (例如)以提供至可用於實施一多級及/或多路徑放大器電路(諸如一多厄悌放大器)之RF電晶體放大器200之互連。導電圖案373可提供多級及/或多路徑放大器電路之電連接件，該等電連接件可耦合至電路元件350之若干者以提供多級及/或多路徑放大器電路中所使用之電容器、電感器、電阻器及/或其他電路元件。因此，電路系統模組310'可經組態以提供可在不使用接合導線之情況下容易地耦合至複數個RF電晶體放大器之模組化互連件。
雖然圖3A至圖3E繪示電路系統模組310、310'、耦合元件270及RF電晶體放大器晶粒210、210'之各種組合，但將理解，本發明並不限於彼等圖中所繪示之特定組合。如一般技術者將理解，在不偏離本發明之情況下，電路系統模組310、310'、耦合元件270及RF電晶體放大器晶粒210、210'可以多個變動(包含未明確繪示之變動)組合。例如，本發明之實施例包含直接耦合至電路系統模組310、310'之電晶體放大器晶粒210、210'。本發明之一些實施例包含經由一耦合元件270耦合至電路系統模組310、310'之電晶體放大器晶粒210、210'。耦合元件270及/或電路系統模組310、310'可包含PCB或金屬核心PCB以及一經圖案化介電質材料上之跡線。在一些實施例中，電晶體放大器晶粒210'可具有晶粒級之導電圖案(諸如一RDL)，該等導電圖案可包含可連接至其他結構(諸如耦合元件270或電路系統模組310、310')之一扇入及/或扇出組態。
圖4A係根據本發明之一些實施例之耦合至一載體基板410之RF電晶體放大器200及電路系統模組310的一示意性截面視圖。圖4B係根據本發明之一些實施例之在不具有一耦合元件270之情況下耦合至載體基板410之RF電晶體放大器200的一示意性截面視圖。圖4A及圖4B包含先前已論述之RF電晶體放大器200、耦合元件270及電路系統模組310之元件。因而，圖4A及圖4B之論述將集中於不同於關於先前圖所論述之部分之實施例之彼等部分。
參考圖4A，RF電晶體放大器200可放置於一載體基板410上。載體基板410可包括對RF電晶體放大器200提供一合適安裝表面之任何結構。在一些實施例中，載體基板410可包括一溫度傳導元件(諸如一金屬凸緣)。在一些實施例中，載體基板410可包括(例如)一RDL層壓結構或一PCB。在一些實施例中，載體基板410可包含銅、鉬及/或其等之組合。在一些實施例中，載體基板410可由多個層組成及/或含有通孔/互連件。載體基板410可經組態以允許易於封裝RF電晶體放大器200。如圖4A中所繪示，一電路系統模組310可耦合至RF電晶體放大器200，如本文中所論述。
在一些實施例中，熱層240可放置於RF電晶體放大器200之底表面與載體基板410之間。熱層240可協助將熱能自RF電晶體放大器200傳遞至載體基板410。在其中利用SiC作為RF電晶體放大器200之部分之實施例中，SiC之極佳導熱性可允許載體基板410更有效地消散裝置之熱量。在一些實施例中，熱層240可包含一共晶層或由一共晶層取代。
一或多個引線415A、415B可耦合至電路系統模組310之一或多個閘極引線連接墊382、一或多個汲極引線連接墊384及一或多個源極引線連接墊386。例如，一第一輸入引線415A可耦合至一或多個閘極引線連接墊382 (例如，經由接合層420A，諸如焊料)以提供一輸入信號至RF電晶體放大器200，且一第二輸出引線415B可耦合至一或多個汲極引線連接墊384 (例如，經由接合層420B，諸如焊料)以自RF電晶體放大器200接收一輸出信號，但本發明並不受限於此。
圖4A之引線連接件僅為一實例且其他連接件及/或連接墊係可行的。例如，在圖4A中，一或多個源極引線連接墊386被繪示為連接至引線415A及415B之兩者。然而，在一些實施例中，一或多個源極引線連接墊386可不耦合至RF電晶體放大器200之源極(例如，透過一或多個源極端子226)。例如，在一些實施例中，電路元件350及/或導電圖案373之一或多者可經組態以控制一或多個源極引線連接墊386是否耦合至一輸入引線415A、一輸出引線415B。例如，一電路元件350可設置於電路系統模組310上以將RF電晶體放大器200之源極端子226連接至一引線415。類似地，電路系統模組310可經組態以允許移除一電路元件350 (例如，一電阻器)以斷開一引線415A或415B與RF電晶體放大器200之源極端子226之間的一耦合。
另外，雖然圖4A繪示其中存在兩個引線415A及415B之一實施例，但此僅為一實例且並不意欲限制本發明。在一些實施例中，可提供多個引線，其等之各別者耦合至閘極引線連接墊382、汲極引線連接墊384、源極引線連接墊386及/或其等之組合。例如，在一些實施例中，可提供經組態以提供至源極引線連接墊386之一接地連接之一額外引線。在一些實施例中，源極引線連接墊386可經組態以耦合(例如)至一RF半導體封裝之一引線(其可耦合至接地)。如本文中所使用，RF電晶體放大器200、電路系統模組310、引線415A、415B及載體基板410之組合可被稱為一經封裝RF電晶體放大器、一RF電晶體放大器封裝或簡稱為一RF電晶體放大器。
引線415A、415B可在電路系統模組310與載體基板410之間，但本發明並不受限於此。在一些實施例中，載體基板410可具有在引線415A及415B下方且在一些實施例中支撐引線415A及415B之基座410p，但本發明並不受限於此。在一些實施例中，基座410p可包含一絕緣材料及/或可藉由一絕緣層460與引線415A、415B分離。在一些實施例中，如本文中將進一步論述，可藉由RF電晶體放大器200之封裝之一部分來支撐引線415A、415B。
雖然圖4A繪示使用耦合元件270，但本發明並不受限於此。圖4B繪示其中省略耦合元件之一實施例。在圖4B之實施例中，電路系統模組310可具有以類似於閘極端子222、汲極端子224及一或多個源極端子226之距離之距離彼此間隔開之第一、第二及第三互連墊322、324、326。例如，第一互連墊322可(例如，經由一接合元件，諸如焊球及/或凸塊320)連接至閘極端子222，第二互連墊324可連接至汲極端子224且第三互連墊326可連接至源極端子226。當無需對RF電晶體放大器200之端子之間距進行調整(例如，經由一扇入或扇出結構)時，至電路系統模組310之直接連接可為有用的。因此，在一些實施例中，耦合元件270在RF電晶體放大器200中係選用的。
圖4C繪示其中複數個RF電晶體放大器200耦合至一電路系統模組310'且放置於一載體基板410上之一實施例。例如，如本文中關於圖3D及圖3E所論述，複數個RF電晶體放大器晶粒210、210'可耦合至一電路系統模組310'。複數個RF電晶體放大器晶粒210、210'可經由一耦合元件270耦合至電路系統模組310'或直接耦合至電路系統模組310' (如圖3E中所繪示)。RF電晶體放大器晶粒210、210'及/或電路系統模組310'可進一步放置於一載體基板410上，其中引線415A及415B耦合至載體基板410。在一些實施例中，一熱層240可放置於RF電晶體放大器晶粒210、210'與載體基板410之間。
雖然圖4A至圖4C繪示電路系統模組310、310'、耦合元件270及RF電晶體放大器晶粒210、210'之各種組合，但將理解，本發明並不限於彼等圖中所繪示之特定組合。如一般技術者將理解，在不偏離本發明之情況下，電路系統模組310、310'、耦合元件270及RF電晶體放大器晶粒210、210'可以多個變動(包含未明確繪示之變動)組合。此等組合之各者可放置於一載體基板410上，如大體上在圖4A至圖4C中所繪示，其中適當引線(例如，引線415A、415B)連接至載體基板410。
圖5A至圖5C係根據本發明之一些實施例之RF電晶體放大器200之各種封裝選項500a、500b、500c的示意性截面視圖。圖5A至圖5C包含先前已論述之RF電晶體放大器200、耦合元件270及電路系統模組310之元件。因而，圖5A及圖5C之論述將集中於不同於關於先前圖所論述之部分之實施例之彼等部分。
參考圖5A，一半導體封裝500a可併入有根據本發明之一些實施例之RF電晶體放大器200。半導體封裝500a可為(例如)一開放式或開放腔封裝。半導體封裝500a可包含一載體基板410、側壁520及一蓋子525。載體基板410、側壁520及蓋子525可界定一內部腔530。RF電晶體放大器200及電路系統模組310可安置於內部腔530內部。術語「半導體封裝」並不意欲為限制性。如先前所提及，RF電晶體放大器200、電路系統模組310、引線415A、415B及載體基板410之組合可被稱為一經封裝RF電晶體放大器、一半導體封裝或簡稱為一RF電晶體放大器。
載體基板410可包含經組態以協助半導體封裝500a之熱管理之材料。例如，載體基板410可包含銅及/或鉬。在一些實施例中，載體基板410可由多個層組成及/或含有通孔/互連件。在一實例性實施例中，載體基板410可為包括一核心鉬層與在其任一主要表面上之銅包覆層之一多層銅/鉬/銅金屬凸緣。載體基板410之材料之所提供實例並不意欲限制本發明。在一些實施例中，一熱層240可在RF電晶體放大器200與載體基板410之間。
在一些實施例中，側壁520及/或蓋子525可由一絕緣材料形成或包含一絕緣材料。例如，側壁520及/或蓋子525可由陶瓷及/或一PCB形成或包含陶瓷及/或一PCB。在一些實施例中，側壁520及/或蓋子525可由(例如) Al2 O3 形成。蓋子525可使用一環氧樹脂膠膠合至側壁520。側壁520可經由(例如)銅焊附接至載體基板410。引線415A、415B可經組態以延伸通過側壁520，但本發明並不受限於此。
在一些實施例中，RF電晶體放大器200可安置於載體基板410及引線415A、415B上，且電路系統模組310可安置於RF電晶體放大器200上。引線415A、415B可使用(例如)一導電晶粒附著材料耦合至電路系統模組310。在一些實施例中，引線415A、415B可自側壁520延伸以接觸電路系統模組310。因而，在一些實施例中，可避免及/或減少使用導線接合件將RF電晶體放大器200連接至引線415A、415B。
額外電路元件350安裝於電路系統模組310上。此等額外組件可包含(例如)用於在基本頻率下阻抗匹配及/或將互調產物端接至接地之輸入匹配組件及輸出匹配組件。此等電路元件350可為包含(至少部分)實施於(例如)整合式被動裝置或印刷電路板中之電阻器、電容器及/或電感器之被動RF組件。引線415A、415B允許RF電晶體放大器200連接至外部裝置/電路/電源。在所描繪實施例中，電路系統模組310係用於將導電引線415A、415B連接至電路系統模組310上之電路元件350。經由一第一引線415A輸入至RF電晶體放大器200之一RF信號可通過電路系統模組310傳遞至電路元件350且自電路元件350至RF電晶體放大器晶粒210之一閘極端子222，且經放大之輸出RF信號可自RF電晶體放大器晶粒210之汲極端子224傳遞至電路元件350且自電路元件350通過電路系統模組310，其中RF信號透過引線415B輸出。
參考圖5B，一半導體封裝500b可併入有根據本發明之實施例之RF電晶體放大器200。半導體封裝500b可為(例如)一包覆模製塑膠(OMP)封裝。半導體封裝500b可包含其上安置RF電晶體放大器200之一載體基板410。電路系統模組310可安置於RF電晶體放大器200上。
RF電晶體放大器200及電路系統模組310可包封於一包覆模製材料540中。包覆模製材料540可由一塑膠或一塑膠聚合化合物形成，其射出模製於RF電晶體放大器200及/或電路系統模組310周圍，從而提供保護使之免受外部環境影響。
製造可經修改以併入有RF電晶體放大器200及/或電路系統模組310之一OMP半導體封裝500b之方法係描述於2016年12月6日發佈之Wood等人之標題為「Over-mold plastic packaged wide band-gap power transistors and MMICS」之美國專利第9,515,011號中，該案之揭示內容以宛如全文闡述引用的方式併入本文中。在根據本發明之半導體封裝500b中，引線415A、415B可自半導體封裝500b外部延伸至包覆模製材料540中以便連接至電路系統模組310。因而，在一些實施例中，可避免及/或減少使用導線接合件將RF電晶體放大器200連接至引線415A、415B。
如在半導體封裝500a中，半導體封裝500b之載體基板410可包含經組態以協助熱管理之材料。例如，載體基板410可包含銅及/或鉬。在一些實施例中，載體基板410可由多個層組成及/或含有通孔/互連件。在一些實施例中，載體基板410可包含一金屬散熱器，該金屬散熱器係至少部分由一塑膠包覆模製件540包圍之一引線框或金屬塊之部分。載體基板410之材料之所提供實例並不意欲限制本發明。在一些實施例中，一熱層240可在RF電晶體放大器200與載體基板410之間。
圖5C係在一基於印刷電路板之封裝中包含一RF電晶體放大器晶粒之一經封裝RF電晶體放大器500c的一示意性截面視圖。經封裝RF電晶體放大器500c非常類似於上文參考圖5A所論述之經封裝RF電晶體放大器500a，惟用包含充當輸入及輸出引線之跡線415A、415B之一印刷電路板522取代經封裝RF電晶體放大器500c之引線415A、415B除外。印刷電路板522可經由(例如)一導電膠附接至載體基板410。載體基板410可包含(例如)基座410P。基座410P可由一絕緣材料及/或一金屬構成。印刷電路板522可包含一中心開口且電路系統模組310安裝於此開口內載體基板(例如，金屬凸緣) 410上。RF電晶體放大器200及電路元件350安裝於電路系統模組310上。
雖然圖5A至圖5C繪示使用具有一耦合元件270之一RF電晶體放大器200，但本發明並不受限於此。在一些實施例中，半導體封裝500a、500b、500c可經組態以包含直接耦合至RF電晶體放大器晶粒210之一電路系統模組310，如圖3B、圖3C及圖4B內所繪示。在一些實施例中，半導體封裝500a、500b及500c可經組態以包含耦合至複數個RF電晶體放大器200、200'及/或複數個RF電晶體放大器晶粒210、210'之一電路系統模組310，如圖3D、圖3E及圖4C中所繪示。
將瞭解，本文中所論述之根據本發明之實施例之RF電晶體放大器之任一者可安裝於諸如圖5A至圖5C中所展示之封裝之封裝中。因此，圖5A至圖5C中所展示之RF電晶體放大器晶粒210、耦合元件270及/或電路系統模組310可用本文中所論述之提供經封裝RF電晶體放大器之許多進一步實施例之根據本發明之實施例之任一者之RF電晶體放大器晶粒210、210'、耦合元件270及/或電路系統模組310、310'取代。取決於實施例，經封裝RF電晶體放大器可包含作為RF電晶體放大器晶粒之一單片微波積體電路(MMIC)，其中該RF電晶體放大器晶粒將多個離散電路併入於一單個整合式晶粒中。此外及/或替代性地，封裝可包括在一路徑中之經串聯連接以形成一多級RF電晶體放大器之多個RF電晶體放大器晶粒及/或安置於多個路徑中(例如，並聯)以形成具有多個電晶體放大器晶粒及多個路徑之一RF電晶體放大器(諸如呈一多厄悌放大器組態)之多個RF電晶體放大器晶粒。在一些實施例中，經封裝RF電晶體放大器可包含根據本發明之實施例之具有提供至一背側互連結構之電連接之導電閘極及/或導電汲極通孔之RF電晶體放大器晶粒，以及具有經由導線接合件連接至其他結構之閘極及汲極端子之傳統RF電晶體放大器晶粒。
雖然在本文中所描述之一些實施例中，電路元件350可放置於電路系統模組310之一頂表面上，但本文中所描述之實施例並不受限於此。圖6A至圖6C係根據本發明之一些實施例之耦合至一電路系統模組610之一RF電晶體放大器200之額外實施例的示意性截面視圖。圖6A至圖6C對應於圖3A之截面。圖6A至圖6C包含先前已論述之RF電晶體放大器200之元件。因而，圖6A至圖6C之論述將集中於不同於關於先前圖所論述之部分之實施例之彼等部分。
參考圖6A，電路系統模組610可經組態以耦合至耦合元件270之閘極連接墊272、汲極連接墊274及源極連接墊276。耦合元件270可耦合至RF電晶體放大器晶粒210，如本文中關於(例如)圖2A至圖2L所論述。
例如，電路系統模組610可具有可經組態以分別耦合至閘極連接墊272、汲極連接墊274及源極連接墊276之經暴露互連墊622、624、626。在一些實施例中，一接合元件(例如，焊球及/或凸塊320)可用於將第一、第二及第三互連墊622、624、626分別耦合至閘極連接墊272、汲極連接墊274及源極連接墊276。雖然被繪示為一單個墊，但在一些實施例中，第一、第二及/或第三互連墊622、624、626之一或多者可包含複數個墊。
電路系統模組610可耦合至電路系統模組610之一第一側601上之耦合元件270。在電路系統模組610之與第一側601相對之一第二側602上，可暴露複數個墊。例如，一閘極引線682、一汲極引線684及一源極引線686可暴露在電路系統模組610之第二側602上。雖然圖6A中僅繪示一單個閘極引線682、汲極引線684及源極引線686，但將理解，可提供複數個各類型之引線。如本文中將進一步論述，閘極引線682、汲極引線684及源極引線686可經組態以分別耦合至RF電晶體放大器晶粒210之閘極端子222、汲極端子224及源極端子226。一囊封材料625可在RF電晶體放大器晶粒210、耦合元件270及/或電路系統模組610之表面上。囊封材料625可由一塑膠或一塑膠聚合化合物形成，但本發明並不受限於此。在一些實施例中，囊封材料625可為或包含具有填充物之聚合物。
第一、第二及第三互連墊622、624、626之各者可耦合至電路系統模組610內之一或多個導電圖案673。導電圖案673可提供電路系統模組610內之各種佈線及/或電路系統。例如，導電圖案673可將第一互連墊622連接至一或多個第一表面連接墊672及閘極引線682。在一些實施例中，第一表面連接墊672可暴露在電路系統模組610之第一側601上。在一些實施例中，一第一電路元件650a可耦合至第一表面連接墊672之一或多者以便電耦合於閘極引線682與第一互連墊622之間。在一些實施例中，第一電路元件650a可耦合於閘極引線682與RF電晶體放大器晶粒210之閘極端子222之間(例如，透過耦合元件270)。因此，第一電路元件650a可電耦合於RF電晶體放大器晶粒210之閘極與閘極引線682之間。在一些實施例中，第一電路元件650a可耦合至電路系統模組610之第一側601。因此，第一電路元件650a可耦合至電路系統模組610之與耦合元件270相同之一側(例如，第一側601)。
類似地，導電圖案673可將第二互連墊624連接至一或多個第二表面連接墊674及汲極引線684。在一些實施例中，一第二電路元件650b可耦合至第二表面連接墊674之一或多者以便電耦合於汲極引線684與第二互連墊624之間。在一些實施例中，第二表面連接墊674可暴露在電路系統模組610之第一側601上。在一些實施例中，第二電路元件650b可耦合於汲極引線684與RF電晶體放大器晶粒210之汲極端子224之間(例如，透過耦合元件270)。因此，第二電路元件650b可電耦合於RF電晶體放大器晶粒210之汲極與汲極引線684之間。
第一電路元件650a及/或第二電路元件650b可對RF電晶體放大器200提供各種電子能力。例如，第一電路元件650a及/或第二電路元件650b可包括可用於阻抗匹配及/或諧波終止之阻抗(例如，包含電阻性、電感性及電容性元件)。在一些實施例中，第一電路元件650a及/或第二電路元件650b可為或包含表面安裝裝置。在一些實施例中，第一電路元件650a及/或第二電路元件650b可為或包含整合式被動裝置(IPD)。在一些實施例中，第一電路元件650a及/或第二電路元件650b可為或包含諧波及/或輸入/輸出阻抗匹配元件。
例如，第一電路元件650a可經組態以提供輸入匹配能力。歸因於其在閘極引線682與RF電晶體放大器晶粒210之間的位置，第一電路元件650a可能能夠影響及/或調節提供至RF電晶體放大器晶粒210之閘極之一信號。類似地，第二電路元件650b可經組態以提供輸出匹配能力。歸因於其在汲極引線684與RF電晶體放大器晶粒210之間的位置，第二電路元件650b可能能夠影響及/或調節自RF電晶體放大器晶粒210之汲極提供之一信號。
藉由使用具有經暴露連接墊(諸如第一及第二表面連接墊672、674)之電路系統模組610，表面安裝裝置可用於提供可耦合至RF電晶體放大器晶粒210之電路元件。可視需要取代及/或組態表面安裝裝置以提供一更靈活解決方案。例如，當需要一不同類型之輸入/輸出匹配及/或諧波終止時，可使用相同電路系統模組610，但可交換第一及/或第二電路元件650a、650b以提供不同能力。
雖然第一電路元件650a及第二電路元件650b各被繪示為一單個元件，但將理解，在一些實施例中，第一電路元件650a及/或第二電路元件650b可包含複數個離散裝置。類似地，第一及第二電路元件650a、650b與RF電晶體放大器晶粒210之間的互連件僅為實例，且在不偏離本發明之情況下可提供導電圖案673之不同組態。
導電圖案673亦可將第三互連墊626連接至一或多個源極引線686。因此，源極連接墊276可電耦合至一或多個源極引線686。
導電圖案673可包封於一隔離材料615中。在一些實施例中，隔離材料615可包含(例如)氧化矽、氮化矽、導電圖案673之氧化物、聚合物、模製化合物或其等之一組合。在一些實施例中，電路系統模組610可形成為一印刷電路板(PCB)。在一PCB實施例中，隔離材料615可為PCB之(若干)基板，且導電圖案673可為形成於該(等)基板內之跡線。
雖然圖6A繪示使用一電路系統模組610以使用一耦合元件270耦合至一RF電晶體放大器晶粒210，但本發明並不受限於此。如圖6B中所繪示，在一些實施例中，RF電晶體放大器晶粒210可直接耦合至電路系統模組610。例如，RF電晶體放大器晶粒210之閘極端子222、汲極端子224及源極端子226可使用(例如)接合元件320分別耦合至電路系統模組610之互連墊622、624、626。
類似地，將理解，電路系統模組610及RF電晶體放大器晶粒210之其他組態係可行的，諸如圖3C至圖3E中所繪示之彼等組態。在一些實施例中，電路系統模組610可經組態以耦合至併入有內部導電圖案之一RF電晶體放大器晶粒210'，諸如圖3C中所繪示之RF電晶體放大器晶粒210'。在一些實施例中，電路系統模組610可經組態以耦合至多個RF電晶體放大器晶粒210，諸如圖3D及圖3E中所繪示之RF電晶體放大器晶粒210。
亦將瞭解，RF電晶體放大器晶粒210可具有各種不同組態。例如，雖然RF電晶體放大器晶粒210具有頂側閘極、汲極及源極端子222、224、226，但其等在一些實施例中亦可具有背側閘極、汲極及源極端子222'、224'、226'之一或多者。此一組態在圖6C中示意性地展示，圖6C係一RF電晶體放大器晶粒210''之一示意性截面視圖。如圖6C中所展示，可形成穿過半導體層結構230之連接至各別閘極、汲極及源極端子222'、224'、226'之閘極通孔211、汲極通孔213及/或源極通孔215。如(例如)2020年4月3日申請之美國臨時專利申請案第63/004,985號(「'985申請案」)中所闡釋，在一RF電晶體放大器晶粒之背側上包含閘極及汲極端子可具有各種優點，諸如允許更靈活的阻抗匹配電路實施方案。'985申請案之全部內容以引用的方式併入本文中。將瞭解，背側閘極、汲極及源極端子222'、224'、226'及/或對應閘極、汲極及源極通孔211、213、215可包含於本文中所揭示之RF電晶體放大器晶粒之任一者中。
雖然圖3A至圖3E繪示其中一電路元件350在電路系統模組310之一頂表面上(例如，電路系統模組310與RF電晶體放大器晶粒210相對)之實施例且圖6A至圖6C繪示其中一電路元件650a/650b在電路系統模組610之一底表面上(例如，在電路系統模組610與RF電晶體放大器晶粒210之間)，但將理解，其他組合係可用的。在一些實施例中，電路元件350/650a/650b可在電路系統模組310/610之兩側上。在一些實施例中，電路元件350/650a/650b可在電路系統模組310/610之側表面上。
如圖6A至圖6C中所繪示，RF電晶體放大器晶粒210及/或RF電晶體放大器200之多個組態可耦合至一電路系統模組610。在後續圖中，論述將集中於其中RF電晶體放大器晶粒210直接耦合至電路系統模組610之實施例。然而，將理解，此慣例僅為方便描述且在不偏離本發明之情況下，與電路系統模組610有關之後續論述可同樣適用於RF電晶體放大器晶粒210 (例如，使用一耦合元件270)及/或RF電晶體放大器200之間的其他類型之互連。
圖7A至圖7E係繪示根據本發明之某些實施例之將電路系統模組與RF電晶體放大器晶粒耦合之方法的示意圖。如圖7A中所展示，可提供一電路系統模組610。電路系統模組610可具有一第一側601及一第二側602。在一些實施例中，第一側601可暴露第一、第二及第三互連墊622、624、626以及一第一及第二表面連接墊672、674。在一些實施例中，第二側602可具有一經暴露閘極引線682、汲極引線684及源極引線686。
參考圖7B，一第一電路元件650a及一第二電路元件650b可設置於電路系統模組610之第一側601上。例如，一接合元件(例如，焊球及/或凸塊320)可用於將第一電路元件650a耦合至第一表面連接墊672。類似地，一接合元件(例如，焊球及/或凸塊320)可用於將第二電路元件650b耦合至第二表面連接墊674。
參考圖7C，一RF電晶體放大器晶粒210可設置於電路系統模組610之第一側601上。例如，一接合元件(例如，焊球及/或凸塊320)可用於將RF電晶體放大器晶粒210之閘極端子222、汲極端子224及源極端子226分別耦合至第一、第二及第三互連墊622、624、626。將理解，圖7B及圖7C之順序可反轉使得RF電晶體放大器晶粒210在第一及第二電路元件650a、650b之前耦合至電路系統模組610。
如圖7D中所展示，可使用一毛細管底填充程序以在RF電晶體放大器晶粒210、第一及第二電路元件650a、650b及/或電路系統模組610之導電結構之間注射囊封材料625。囊封材料625可有助於防止短路，增強所得裝置之結構完整性，且提供正確阻抗匹配。在一些實施例中，囊封材料625亦可將RF電晶體放大器晶粒210囊封於保護材料中。
圖7E繪示其中將一熱層240放置於RF電晶體放大器晶粒210之背側上之一額外選用步驟。在一些實施例中，額外熱管理結構642 (諸如一金屬凸緣、金屬鰭片、散熱器或其他結構)可設置於熱層240上。在一些實施例中，熱管理結構642可為一較大半導體封裝(例如，一載體基板)之部分，如本文中將進一步論述。熱層240可為經組態以促進RF電晶體放大器晶粒210與RF電晶體放大器晶粒210所安裝至之熱管理結構642之間的熱傳遞之一導熱層。在一些實施例中，可省略熱層240及/或熱管理結構642。在一些實施例中，熱層240可為一晶粒附著層，諸如一共晶層。熱層240可在電晶體放大器晶粒210上及/或延伸至囊封材料625及/或第一及第二電路元件650a、650b上。熱層240可為用以形成一共晶或其他金屬接合件之一金屬層。在一些實施例中，熱層240可為一熱黏著劑。
圖6A至圖6C之實施例提供在電路系統模組610之一共同側(例如，第二側602)上之一共同閘極引線682、汲極引線684及源極引線686。此可允許電路系統模組610以第二側602向上的姿態在各種不同組態中經附接。例如，圖8A及圖8B係根據本發明之一些實施例之電路系統模組610之各種封裝選項800a、800b的示意性截面視圖。圖8A及圖8B包含先前已論述之RF電晶體放大器晶粒210及電路系統模組610之元件。因而，圖8A及圖8B之論述將集中於不同於關於先前圖所論述之部分之實施例之彼等部分。
參考圖8A，一半導體封裝800a可類似於本文中關於圖5A所論述之半導體封裝500a，且將省略已關於該圖論述之重複描述。半導體封裝800a可為(例如)一開放式或開放腔封裝。半導體封裝800a可包含一載體基板410、側壁520及一蓋子525。載體基板410、側壁520及蓋子525可界定一內部腔530。RF電晶體放大器晶粒210及電路系統模組610可安置於內部腔530內部。在一些實施例中，一熱層240可在RF電晶體放大器晶粒210與載體基板410之間。
引線415A、415B可經組態以延伸通過側壁520，但本發明並不受限於此。在一些實施例中，RF電晶體放大器晶粒210可安置於載體基板410及引線415A、415B上，且電路系統模組610可安置於RF電晶體放大器晶粒210上。引線415A、415B可使用(例如)一導電晶粒附著材料耦合至電路系統模組610。在一些實施例中，引線415A、415B可自側壁520延伸以接觸及/或連接至電路系統模組610。例如，引線415A可耦合至閘極引線682且引線415B可耦合至汲極引線684。在一些實施例中，一額外引線及/或連接件(未展示)可耦合至源極引線686。因而，在一些實施例中，可避免及/或減少使用導線接合件將RF電晶體放大器晶粒210連接至引線415A、415B。
參考圖8B，一半導體封裝800b可併入有根據本發明之實施例之RF電晶體放大器晶粒210及電路系統模組610。半導體封裝800b可類似於本文中關於圖5B所論述之半導體封裝500b，且將省略已關於該圖所論述之重複描述。半導體封裝800b可為(例如)一包覆模製塑膠(OMP)封裝。
在根據本發明之半導體封裝800b中，引線415A、415B可自半導體封裝800b外部延伸至包覆模製材料540中以便連接至電路系統模組610。例如，引線415A可耦合至閘極引線682且引線415B可耦合至汲極引線684。在一些實施例中，一額外引線及/或連接件(未展示)可耦合至源極引線686。在一些實施例中，在半導體封裝800b內，一熱層240可在RF電晶體放大器晶粒210與一載體基板410之間。
除了關於圖8A及圖8B所繪示之半導體封裝800a、800b之外，將理解，在不偏離本發明之情況下，其他封裝組態係可行的。例如，電路系統模組610可與類似於圖5C之半導體封裝之半導體封裝以及其他組態一起使用。
在圖6A至圖6C中，電路元件650a、650b及RF電晶體放大器晶粒210係在電路系統模組610之相同側上，而閘極、汲極及源極引線682、684、686係在一相對側上，但本實施例並不受限於此。圖9A係根據本發明之一些實施例之一電路系統模組610B之一實施例的一平面視圖，其中引線682、684、686、電路元件650a、650b及RF電晶體放大器晶粒210全部在電路系統模組610B之相同側上。圖9B係沿著圖9A之線9B—9B獲取之一截面視圖。圖9C係沿著圖9A之線9C—9C獲取之一截面視圖。圖9A至圖9C包含先前已論述之RF電晶體放大器晶粒210及電路系統模組610之元件。因而，圖9A至圖9C之論述將集中於不同於關於先前圖所論述之部分之實施例之彼等部分。
參考圖9A至圖9C，電路系統模組610B可安裝於RF電晶體放大器晶粒210上。在圖9A之示意性平面視圖中，RF電晶體放大器晶粒210安裝於電路系統模組610B下方，且因此使用虛線展示。電路系統模組610B可經組態以耦合至RF電晶體放大器晶粒210之閘極端子222、汲極端子224及/或源極端子226。雖然圖9A至圖9C繪示電路系統模組610B直接耦合至RF電晶體放大器晶粒210，但將理解，其他連接類型係可行的，諸如RF電晶體放大器200之其他組態，包含關於圖2A至圖2L所繪示之組態。例如，一耦合元件270可耦合於電路系統模組610B與RF電晶體放大器晶粒210之間。
例如，電路系統模組610B可具有可經組態以分別耦合至RF電晶體放大器晶粒210之閘極端子222、汲極端子224及源極端子226之經暴露互連墊622、624、626。例如，第一互連墊622可經組態以耦合至閘極端子222，第二互連墊624可經組態以耦合至汲極端子224，且第三互連墊626可經組態以耦合至源極端子226。在一些實施例中，一接合元件(例如，焊球及/或凸塊320)可用於將第一、第二及第三互連墊622、624、626分別耦合至閘極端子222、汲極端子224及源極端子226。雖然被繪示為一單個墊，但在一些實施例中，第一、第二及/或第三互連墊622、624、626之一或多者可包含複數個墊。
電路系統模組610B可耦合至電路系統模組610B之一第一側601上之RF電晶體放大器晶粒210。另外，一閘極引線682B、一汲極引線684B及一源極引線686B可暴露在電路系統模組610B之第一側601上。如本文中將進一步論述，閘極引線682B、汲極引線684B及源極引線686B可經組態以分別耦合至RF電晶體放大器晶粒210之閘極端子222、汲極端子224及源極端子226。一囊封材料625可在RF電晶體放大器晶粒210及/或電路系統模組610B之表面上。
第一、第二及第三互連墊622、624、626之各者可耦合至電路系統模組610B內之一或多個導電圖案673B。導電圖案673B可提供電路系統模組610B內之各種佈線及/或電路系統。例如，導電圖案673B可將第一互連墊622連接至一或多個第一表面連接墊672及閘極引線682B。在一些實施例中，第一表面連接墊672可暴露在電路系統模組610B之第一側601上。在一些實施例中，一第一電路元件650a可耦合至第一表面連接墊672之一或多者以便電耦合於閘極引線682B與第一互連墊622之間。在一些實施例中，第一電路元件650a可耦合於閘極引線682B與RF電晶體放大器晶粒210之閘極端子222之間。因此，第一電路元件650a可電耦合於RF電晶體放大器晶粒210之閘極與閘極引線682B之間。在一些實施例中，第一電路元件650a可耦合至電路系統模組610B之第一側601。因此，第一電路元件650a可耦合至電路系統模組610B之與RF電晶體放大器晶粒210及閘極引線682B相同之一側(例如，第一側601)。
類似地，導電圖案673B可將第二互連墊624連接至汲極端子224及汲極引線684B。在一些實施例中，一第二電路元件650b可耦合至第二表面連接墊674之一或多者以便電耦合於汲極引線684B與第二互連墊624之間。在一些實施例中，第二表面連接墊674可暴露在電路系統模組610B之第一側601上。在一些實施例中，第二電路元件650b可耦合於汲極引線684B與RF電晶體放大器晶粒210之汲極端子224之間。因此，第二電路元件650b可電耦合於RF電晶體放大器晶粒210之汲極與汲極引線684B之間。
導電圖案673B亦可將第三互連墊626連接至一或多個源極引線686B。源極引線686B可在與第三互連墊626及RF電晶體放大器晶粒210相同之第一側601上。在一些實施例中，如圖9A中所繪示，閘極引線682B及汲極引線684B可在RF電晶體放大器晶粒210之兩個相對側上且源極引線686B可在RF電晶體放大器晶粒210之不同於該兩個相對側之側上。換言之，在一些實施例中，閘極引線682B可鄰近RF電晶體放大器晶粒210之一第一側，汲極引線684B可鄰近RF電晶體放大器晶粒210之一第二側，且源極引線686B之一或多者可鄰近不同於RF電晶體放大器晶粒210之該等第一及第二側之RF電晶體放大器晶粒210之一第三側。
圖9A至圖9C之電路系統模組610B與圖6A至圖6C之電路系統模組610之不同之處可在於，電路系統模組610B提供在電路系統模組610B之與RF電晶體放大器晶粒210相同之一側上之閘極、汲極及源極引線682B、684B、686B。即，電路系統模組610B之導電圖案673可經組態以允許閘極、汲極及源極引線682B、684B、686B暴露在電路系統模組610B之一不同部分上。藉由使閘極、汲極及源極引線682B、684B、686B所處之側偏移，額外封裝選項係可行的。
圖9D係根據本發明之一些實施例之安裝於一載體基板410上之圖9A之電路系統模組610B的一截面視圖。如圖9D中所繪示，電路系統模組610B可耦合於RF電晶體放大器晶粒210上，RF電晶體放大器晶粒210繼而可在載體基板410上。
在一些實施例中，一熱層240可在RF電晶體放大器晶粒210與載體基板410之間。在一些實施例中，一額外熱管理結構642 (諸如一金屬凸緣、金屬鰭片、散熱器或其他結構)可設置於熱層240上及/或熱層240與載體基板410之間。熱層240可為經組態以促進RF電晶體放大器晶粒210與RF電晶體放大器晶粒210所安裝至之一載體基板410之間的熱傳遞之一導熱層。在一些實施例中，可省略熱層240及/或熱管理結構642。在一些實施例中，熱層240可為一晶粒附著層，諸如一共晶層。熱層240可在RF電晶體放大器晶粒210上及/或延伸至囊封材料625及/或第一及第二電路元件650a、650b上。熱層240可為用以形成一共晶或其他金屬接合件之一金屬層。在一些實施例中，熱層240可為一熱黏著劑。
在一些實施例中，額外接觸件可設置於載體基板410中，但本發明並不受限於此。例如，一閘極連接器982、一汲極連接器984及/或一源極連接器(未展示)可設置於載體基板410上及/或中。例如，電路系統模組610B之閘極引線682B可經組態以(例如，經由一接合元件，諸如焊球及/或凸塊320)耦合至閘極連接器982，汲極引線684B可經組態以耦合至汲極連接器984，且源極引線686B可經組態以耦合至一源極連接器(未展示)。
將理解，圖9B之封裝實例僅為一實例，且本發明並不受限於此。在一些實施例中，圖9A至圖9C之電路系統模組610B可耦合於本文中所描述之其他半導體封裝內，諸如關於圖5A至圖5C及圖8A及圖8B所論述之半導體封裝。例如，圖10A及圖10B係根據本發明之一些實施例之電路系統模組610B之各種封裝選項1000a、1000b的示意性截面視圖。圖10A及圖10B包含先前已論述之RF電晶體放大器晶粒210及電路系統模組610B之元件。因而，圖10A及圖10B之論述將集中於不同於關於先前圖所論述之部分之實施例之彼等部分。
參考圖10A，一半導體封裝1000a可類似於本文中分別關於圖5A及圖8A所論述之半導體封裝500a及800a，且將省略已關於彼等圖論述之重複描述。半導體封裝1000a可為(例如)一開放式或開放腔封裝。半導體封裝1000a可包含一載體基板410、側壁520及一蓋子525。載體基板410、側壁520及蓋子525可界定一內部腔530。RF電晶體放大器晶粒210及電路系統模組610B可安置於內部腔530內部。在一些實施例中，一熱層240可在RF電晶體放大器晶粒210與載體基板410之間。
引線415A、415B可經組態以延伸通過側壁520，但本發明並不受限於此。在一些實施例中，RF電晶體放大器晶粒210可安置於載體基板410及引線415A、415B上，且電路系統模組610B可安置於RF電晶體放大器晶粒210上。引線415A、415B可使用(例如)一導電晶粒附著材料耦合至電路系統模組610B。例如，引線415A可耦合至閘極引線682B且引線415B可耦合至汲極引線684B。在一些實施例中，一額外引線及/或連接件(未展示)可耦合至源極引線686B。因而，在一些實施例中，可避免及/或減少使用導線接合件將RF電晶體放大器晶粒210連接至引線415A、415B。
參考圖10B，一半導體封裝1000b可併入有根據本發明之實施例之RF電晶體放大器晶粒210及電路系統模組610B。半導體封裝1000b可類似於本文中關於圖5B及圖8B所論述之半導體封裝500b及800b，且將省略已關於該圖所論述之重複描述。半導體封裝1000b可為(例如)一包覆模製塑膠(OMP)封裝。
在根據本發明之半導體封裝1000b中，引線415A、415B可自半導體封裝1000b外部延伸至包覆模製材料540中以便連接至電路系統模組610B。例如，引線415A可耦合至閘極引線682B且引線415B可耦合至汲極引線684B。在一些實施例中，一額外引線及/或連接件(未展示)可耦合至源極引線686B。
除了關於圖10A及圖10B所繪示之半導體封裝1000a、1000b之外，將理解，在不偏離本發明之情況下，其他封裝組態係可行的。例如，電路系統模組610B可與類似於圖5C之半導體封裝之半導體封裝以及其他組態一起使用。
如本文中所論述，電路系統模組可包含在電路系統模組之表面上之電路元件，但亦可包含在電路系統模組自身內之電路元件。圖11A至圖11D係根據本發明之一些實施例之耦合至一電路系統模組610C之一RF電晶體放大器晶粒210之額外實施例的示意性截面視圖。圖11A至圖11D包含先前已論述之RF電晶體放大器晶粒210及電路系統模組610C之元件。因而，圖11A至圖11D之論述將集中於不同於關於先前圖所論述之部分之實施例之彼等部分。
參考圖11A，電路系統模組610C可安裝於RF電晶體放大器晶粒210上。電路系統模組610C可經組態以耦合至RF電晶體放大器晶粒210之閘極端子222、汲極端子224及源極端子226。雖然圖11A繪示電路系統模組610C直接耦合至RF電晶體放大器晶粒210，但將理解，其他連接類型係可行的，諸如RF電晶體放大器200之其他組態，包含關於圖2A至圖2L所繪示之組態。例如，一耦合元件270可耦合於電路系統模組610C與RF電晶體放大器晶粒210之間。
電路系統模組610C可具有可經組態以分別耦合至閘極端子222、汲極端子224及源極端子226之經暴露互連墊622、624、626。在一些實施例中，一接合元件(例如，焊球及/或凸塊320)可用於將第一、第二及第三互連墊622、624、626分別耦合至閘極端子222、汲極端子224及源極端子226。雖然被繪示為一單個墊，但在一些實施例中，第一、第二及/或第三互連墊622、624、626之一或多者可包含複數個墊。
電路系統模組610C可耦合至電路系統模組610C之一第一側601上之RF電晶體放大器晶粒。另外，一閘極引線682C、一汲極引線684C及/或一源極引線(未展示)可暴露在電路系統模組610C之第一側601上。閘極引線682C、汲極引線684C及源極引線可經組態以分別耦合至RF電晶體放大器晶粒210之閘極端子222、汲極端子224及源極端子226。
電路系統模組610C可含有一或多個導電圖案1173、一第一電路元件1150a及一第二電路元件1150b。第一及第二電路元件1150a及1150b係在圖11A中示意性地繪示。電路系統模組610C與本文中所描述之電路系統模組610、610B之不同可在於，第一及第二電路元件1150a及1150b可併入於電路系統模組610C之結構內。例如，可使用導電圖案1173在電路系統模組610C內實施平板電容器、叉指形電容器及/或電容器。同樣地，亦可在電路系統模組610C內實施螺旋電感器或其他電感性元件。可藉由(例如)使用較高電阻導電材料形成跡線片段或導電通孔而在電路系統模組610C上或內形成電阻性元件。
在一些實施例中，第一及第二電路元件1150a、1150b及/或導電圖案1173可經組態以提供諧波終止電路系統、匹配電路系統、分離電路系統、組合電路系統及/或偏壓電路系統之至少部分。在不偏離本發明之範疇之情況下可使用其他組態之導電圖案1173及/或其他類型之電路元件1150a、1150b。亦將瞭解，圖11A中所繪示之導電圖案1173及電路元件1150a、1150b之組態僅為實例且並不意欲限制本發明之實施例。
在一些實施例中，電路系統模組610C可形成為一PCB模組且第一及第二電路元件1150a、1150b可由該PCB內之跡線形成。在一些實施例中，電路系統模組610C可由一絕緣材料615形成，且導電圖案1173可為絕緣材料615內之導電材料，諸如導電柱及/或通孔(例如，銅柱)。
第一、第二及第三互連墊622、624、626之各者可耦合至電路系統模組610C內之導電圖案1173之一或多者。導電圖案1173可提供電路系統模組610C內之各種佈線及/或電路系統。例如，導電圖案1173可經由第一電路元件1150a將第一互連墊622連接至閘極引線682C。第一電路元件1150a可提供閘極引線682C與第一互連墊622之間的輸入匹配及/或諧波終止功能性。
類似地，導電圖案1173可經由第二電路元件1150b將第二互連墊624連接至汲極引線684C。第二電路元件1150b可提供汲極引線684C與第二互連墊624之間的輸出匹配及/或諧波終止功能性。
如圖11A中所繪示，在一些實施例中，一囊封材料1125可形成於RF電晶體放大器晶粒210、電路系統模組610C、閘極引線682C及/或汲極引線684C上。囊封材料1125可有助於防止短路，增強所得裝置之結構完整性，且提供正確阻抗匹配。在一些實施例中，囊封材料1125亦可將RF電晶體放大器晶粒210囊封於保護材料中。
在一些實施例中，導通孔1115可形成於囊封材料1125中。導通孔1115可包含導電材料且提供至閘極引線682C及/或汲極引線684C之一導電路徑。例如，導通孔1115可暴露囊封材料1125之一底表面上之閘極連接件1182及/或汲極連接件1184。閘極連接件1182及/或汲極連接件1184可分別針對閘極引線682C及汲極引線684C提供連接點。
在一些實施例中，閘極連接件1182及汲極連接件1184可為近似共面的。在一些實施例中，囊封材料1125可經組態以暴露RF電晶體放大器晶粒210之一底表面，且閘極連接件1182及汲極連接件1184亦可與RF電晶體放大器晶粒210之底表面近似共面，但本發明並不受限於此。雖然圖11A中僅繪示閘極連接件1182及汲極連接件1184，但將理解，亦可以一類似方式提供源極連接件。
使用閘極連接件1182及汲極連接件1184可允許使用RF電晶體放大器晶粒210及電路系統模組610C之組合與其他墊及/或晶粒之間的直接接合。例如，如圖11B中所繪示，閘極連接件1182可耦合至一閘極墊1192 (例如，經由一接合元件，諸如一焊料)且汲極連接件1184可耦合至一汲極墊1194。在一些實施例中，亦可在RF電晶體放大器晶粒210下面提供一熱層240，但本發明並不受限於此。在一些實施例中，可省略熱層240。在一些實施例中，可提供連接至第三互連墊626及/或RF電晶體放大器晶粒210之源極端子226之額外接觸件。
將理解，圖11B之封裝實例僅為一實例，且本發明並不受限於此。圖11C及圖11D繪示使用類似於本文中關於圖5A至圖5C、圖8A、圖8B、圖10A及圖10B所論述之封裝之封裝。例如，電路系統模組610C、RF電晶體放大器晶粒210，及包含閘極及汲極連接件1182、1184之囊封材料1125可放置於一開放腔半導體封裝1100a (圖11C)或一OMP封裝1100b (圖11D)中。為簡潔起見將省略類似於先前關於圖5A至圖5C、圖8A、圖8B、圖10A及圖10B所論述之元件之圖11C及圖11D中之半導體封裝1100a及半導體封裝1100b之元件。
在一些實施例中，閘極連接件1182可藉由一接合元件(例如，焊球及/或凸塊)耦合至閘極引線415A且汲極連接件1184亦可耦合至汲極引線415B。閘極引線415A及汲極引線415B可與載體基板410電絕緣(例如，藉由一絕緣層及/或包覆模製材料540)。在一些實施例中，一熱層240可在RF電晶體放大器晶粒210與載體基板410之間。在一些實施例中，可省略熱層240。在一些實施例中，熱層240可為一晶粒附著層，諸如一共晶層。熱層240可在電晶體放大器晶粒210上及/或延伸至囊封材料1125上。熱層240可為用以形成一共晶或其他金屬接合件之一金屬層。在一些實施例中，熱層240可為一熱黏著劑。雖然圖11C及圖11D中未展示，但在一些實施例中，可使用額外熱管理結構，諸如圖7E及圖9D中所繪示之彼等。
圖11C及圖11D中所繪示之封裝實施例僅為意欲繪示電路系統模組610C及RF電晶體放大器晶粒210可如何耦合於一半導體封裝內之實例。將理解，在不偏離本發明之情況下，半導體封裝之多個其他可能組態及/或定向係可行的。
在一些實施例中，可省略導通孔1115及/或囊封材料1125。例如，圖12A至圖12D係根據本發明之一些實施例之耦合至電路系統模組610C之RF電晶體放大器晶粒210之額外實施例的示意性截面視圖。如圖12A中所繪示，電路系統模組610C可實質上類似於圖11A至圖11D之電路系統模組且因而，將省略其之重複描述。例如，圖12A之實施例可省略囊封材料1125、導通孔1115及/或閘極/汲極連接件1182、1184且直接暴露閘極引線682C及汲極引線684C。雖然圖12A繪示移除所有囊封材料1125，但將理解，在一些實施例中，可存在一些囊封材料1125。例如，在一些實施例中，囊封材料1125可在RF電晶體放大器晶粒210及電路系統模組610C之部分上，但可暴露閘極引線682C及汲極引線684C。
圖12A中所繪示之實施例可用於多個封裝組態中。圖12B及圖12C繪示使用類似於本文中關於圖5A至圖5C、圖8A、圖8B、圖10A及圖10B所論述之封裝之封裝。例如，電路系統模組610C及RF電晶體放大器晶粒210可放置於一開放腔半導體封裝1200a (圖12B)或一OMP封裝1200b (圖12C)中。為簡潔起見將省略類似於先前關於圖5A至圖5C、圖8A、圖8B、圖10A及圖10B所論述之元件之圖12B及圖12C中之半導體封裝1200a及半導體封裝1200b之元件。在一些實施例中，閘極引線682C可藉由一接合元件(例如，焊球及/或凸塊320)耦合至閘極引線415A且汲極引線684C亦可耦合至汲極引線415B。將理解，在不偏離本發明之情況下，半導體封裝之多個其他可能組態及/或定向係可行的。
雖然本文中所描述之許多實施例已減少及/或省略導線接合件，但將理解，本發明仍可利用導線接合件改良組態。例如，圖12D繪示利用使用導線接合件之電路系統模組610C之一半導體封裝1200c。參考圖12D，一半導體封裝1200c可為(例如)一開放式或開放腔封裝。半導體封裝1200c可包含一載體基板410、側壁520及一蓋子525。載體基板410、側壁520及蓋子525可界定一內部腔530。RF電晶體放大器晶粒210及電路系統模組610C可安置於內部腔530內部。
引線415A、415B可經組態以延伸通過側壁520，但本發明並不受限於此。在一些實施例中，電路系統模組610C可安置於載體基板410及引線415A、415B上，且RF電晶體放大器晶粒210可安置於電路系統模組610C上。引線415A、415B可使用(例如)導線接合件1280耦合至電路系統模組610C。例如，引線415A可耦合至閘極引線682C且引線415B可耦合至汲極引線684C。雖然半導體封裝1200c利用導線接合件1280，但其仍受益於RF電晶體放大器晶粒210與電路系統模組610C之間的直接連接。此外，電路系統模組610C併入有可允許額外內部化功能性(諸如諧波終止及/或輸入/輸出阻抗匹配)之第一及第二電路元件1150a、1150b。另外，使用電路系統模組610C允許更大靈活性，因為可簡單地藉由交換電路系統模組610C來達成不同效能特性(例如，以不同頻率、不同阻抗等解決諧波)。
雖然圖12D利用電路系統模組610C，但將理解，導線接合件1280可併入至利用本文中所描述之電路系統模組及/或RF電晶體放大器之任一者之其他半導體封裝組態中。
再次參考圖6A至圖6C，繪示提供耦合至一電路系統模組610之一RF電晶體放大器晶粒210之各項實施例。在一些實施例中，RF電晶體放大器晶粒210直接耦合至電路系統模組610 (例如，圖6B)，且在一些實施例中，RF電晶體放大器晶粒210經由一耦合元件270耦合至電路系統模組610 (例如，圖6A)。在諸如圖6A至圖6C之實施例之實施例中，一囊封材料625可在RF電晶體放大器晶粒210之一或多側上，其可保護/圍封RF電晶體放大器晶粒210。在一些實施例中，如圖6A至圖6C中所繪示，RF電晶體放大器晶粒210之一底表面可藉由囊封材料625而暴露，但本發明並不受限於此。
圖13A至圖13D係根據本發明之一些實施例之耦合至一電路系統模組610且併入有一間隔件之一RF電晶體放大器晶粒210之額外實施例的示意性截面視圖。為簡潔起見此處將不再次描述圖13A至圖13D之先前已描述之部分。參考圖13A，在一些實施例中，一間隔件245可放置於RF電晶體放大器晶粒210之一底表面210a上。囊封材料625可暴露間隔件245之一底表面245a。
在一些實施例中，間隔件245可由一導電及/或導熱材料(諸如金屬)形成。在一些實施例中，間隔件245可為或包含金(Au)、銅(Cu)、一Cu合金、金錫(AuSn)及/或環氧樹脂，但本發明並不受限於此。在一些實施例中，間隔件245可為電絕緣的及/或可為或包含(例如)一介電質材料，諸如氧化矽、氮化矽、聚合物、模製化合物或其等之一組合，但本發明並不受限於此。在一些實施例中，間隔件245可為導熱的。因而，間隔件245可經組態以消散自RF電晶體放大器晶粒210傳遞之熱量。在一些實施例中，間隔件245可由複數個層組成，但本發明並不受限於此。在一些實施例中，間隔件245可執行類似於本文中所描述之熱層240之功能及/或由類似於本文中所描述之熱層240之材料組成。將間隔件245併入至RF電晶體放大器晶粒210上囊封材料625內可提供更易於分佈及附接之一封裝選項。雖然圖13A繪示其中RF電晶體放大器晶粒210直接耦合至電路系統模組610之一實施例，但本發明並不受限於此。在一些實施例中，電晶體放大器晶粒210可經由一耦合元件270以類似於圖6B中所繪示之方式之一方式耦合至電路系統模組610。類似地，在一些實施例中，RF電晶體放大器晶粒210可併入有晶粒上RDL，諸如在圖3C之RF電晶體放大器晶粒210'中。
如圖13A中所繪示，囊封材料625可在RF電晶體放大器晶粒210上且在第一及第二電路元件650a、650b上。然而，本發明並不限於此一組態。取決於對第一及第二電路元件650a、650b之電及熱要求，替代及/或額外端子/接合/間隔件結構可與第一及第二電路元件650a、650b之至少一者一起使用以對第一及第二電路元件650a、650b之一或多者提供導電性、導熱性及/或一機械介面。
在一些實施例中，第一及第二電路元件650a、650b之表面可經暴露及/或耦合至作為RF電晶體放大器之部分之輔助間隔件。例如，圖13B係根據本發明之一些實施例之耦合至一電路系統模組610之一RF電晶體放大器晶粒210的一示意性截面視圖。如圖13B中所繪示，電路系統模組610及/或RF電晶體放大器晶粒210可實質上類似於先前所描述之實施例且因而，將省略其之重複描述。例如，圖13B中所繪示之實施例可包含一第一輔助間隔件246a及一第二輔助間隔件246b。
在一些實施例中，第一輔助間隔件246a可形成於第一電路元件650a上。在一些實施例中，第二輔助間隔件246b可形成於第二電路元件650b上。例如，第一輔助間隔件246a可經形成以在第一電路元件650a上及/或接觸第一電路元件650a且第二輔助間隔件246b可經形成以在第二電路元件650b上及/或接觸第二電路元件650b。在一些實施例中，第一及/或第二輔助間隔件246a、246b可由一導電及/或導熱材料(諸如金屬)形成。在一些實施例中，第一及/或第二輔助間隔件246a、246b之一表面可自囊封材料625暴露。在一些實施例中，第一及/或第二輔助間隔件246a、246b可為或包含金(Au)、銅(Cu)、一Cu合金、金錫(AuSn)及/或環氧樹脂，但本發明並不受限於此。第一及/或第二輔助間隔件246a、246b可經組態以電耦合至第一及/或第二電路元件650a、650b且可(例如)提供一機構，藉由該機構將一接地信號提供至第一及/或第二電路元件650a、650b。在一些實施例中，第一及/或第二輔助間隔件246a、246b可為導熱的。因而，第一及/或第二輔助間隔件246a、246b可經組態以消散自第一及/或第二電路元件650a、650b傳遞之熱量。在一些實施例中，第一及/或第二輔助間隔件246a、246b可為電絕緣的及/或可為或包含(例如)一介電質材料，諸如氧化矽、氮化矽、聚合物、模製化合物或其等之一組合，但本發明並不受限於此。在一些實施例中，第一及/或第二輔助間隔件246a、246b可由複數個層組成，但本發明並不受限於此。
在一些實施例中，第一及/或第二輔助間隔件246a、246b可由類似於間隔件245之一材料組成，但本發明並不受限於此。在一些實施例中，第一及/或第二輔助間隔件246a、246b可由不同於間隔件245之一材料組成。在一些實施例中，第一及/或第二輔助間隔件246a、246b可自間隔件245電斷開。由不同於間隔件245之一材料形成第一及/或第二輔助間隔件246a、246b及/或形成自間隔件245電斷開之第一及/或第二輔助間隔件246a、246b可協助限制RF電晶體放大器晶粒210與第一及/或第二電路元件650a、650b之間的電流共用及/或電流渦流。雖然第一輔助間隔件246a、第二輔助間隔件246b及間隔件245被繪示為單獨離散元件，但本發明並不受限於此。在一些實施例中，第一輔助間隔件246a、第二輔助間隔件246b及間隔件245可連接在一起作為一整合層(例如，參見圖13C)。
第一及第二輔助間隔件246a、246b之材料/厚度可為與間隔件245相同或不同之材料/厚度。在一些實施例中，間隔件245及第一及第二輔助間隔件246a、246b可具有不同厚度使得第一及第二輔助間隔件246a、246b之底部係與間隔件245之底部共面以易於將RF電晶體放大器晶粒210及電路系統模組610封裝/製造/接合至一封裝基板或一電路板。在一些實施例中，間隔件245及第一及第二輔助間隔件246a、246b係相同厚度。在又其他實施例中，間隔件245跨越RF電晶體放大器晶粒210及第一及第二電路元件650、650b之至少一者或所有者以提供(例如)一平面介面表面之益處。
可提供額外及/或中介間隔件、接合件及其他層以提供所要電、熱及機械介面。取決於所要電、熱及/或機械性質，層可由導電及/或導熱及/或絕緣材料製成。例如，在一些實施例中，間隔件245可為導熱及電絕緣的，而第一及第二輔助間隔件246a、246b可為即導電又導熱的。在一些實施例中，僅間隔件245可存在於RF電晶體放大器晶粒210上。在一些實施例中，僅第一輔助間隔件246a可存在於第一電路元件650a上。在一些實施例中，僅第二輔助間隔件246b可存在於第二電路元件650b上。在其他實施例中，可存在間隔件245、第一輔助間隔件246a及第二輔助間隔件246b之任何組合。
在一些實施例中，第一輔助間隔件246a、第二輔助間隔件246b及間隔件245之經暴露表面可為實質上共面的。即，第一輔助間隔件246a、第二輔助間隔件246b及間隔件245之經暴露表面可經組態以安裝至一分離板(例如，經由一附接方法，諸如焊接及類似者)。
將理解，製造圖13A至圖13C之實施例之一方法可類似於關於圖7A至圖7D所繪示之方法。例如，製造RF電晶體放大器裝置可包含將間隔件245放置於RF電晶體放大器晶粒210上，將第一輔助間隔件246a放置於第一電路元件650a上且將第二輔助間隔件246b放置於第二電路元件650b上。例如，間隔件245可電及/或熱連接至RF電晶體放大器晶粒210 (例如，經由晶粒附著材料)。例如，第一輔助間隔件246a及第二輔助間隔件246b可分別電及/或熱連接至第一及第二電路元件650a、650b (例如，經由晶粒附著材料)。此步驟可(例如)在將第一及第二電路元件650a、650b及RF電晶體放大器晶粒210放置於電路系統模組610上(關於圖7B及圖7C所繪示)之後執行。在一些實施例中，可在RF電晶體放大器晶粒210上形成囊封材料625 (關於圖7D所繪示)之前或之後執行間隔件245、第一輔助間隔件246a及第二輔助間隔件246b之放置。在一些實施例中，沈積間隔件245可藉由不同於第一輔助間隔件246a及/或第二輔助間隔件246b之一程序執行。
如上文所論述，在一些實施例中，第一輔助間隔件246a、第二輔助間隔件246b及間隔件245可經互連及/或一體地形成。圖13C繪示具有一整合式間隔層245'之一實施例。整合式間隔層245'可延伸以連接至及/或接觸第一電路元件350a、第二電路元件350b及RF電晶體放大器晶粒210 (例如，RF電晶體放大器晶粒10之源極端子226)。在一些實施例中，整合式間隔層245'之一表面245a'可自囊封材料625暴露。在一些實施例中，整合式間隔層245'可由與關於先前實施例所描述之第一輔助間隔件246a、第二輔助間隔件246b及/或間隔件245相同或類似之材料形成。例如，整合式間隔層245'可由一導電及/或導熱材料(諸如金屬)形成。在一些實施例中，整合式間隔層245'可為或包含金(Au)、銅(Cu)、一Cu合金、金錫(AuSn)及/或環氧樹脂，但本發明並不受限於此。在一些實施例中，整合式間隔層245'可為電絕緣的及/或可為或包含(例如)一介電質材料，諸如氧化矽、氮化矽、聚合物、模製化合物或其等之一組合，但本發明並不受限於此。在一些實施例中，整合式間隔層245'可由複數個層組成，但本發明並不受限於此。如本文中所使用，一「整合式」間隔層245'係指實質上連續之一間隔層245'，但不一定具有一均勻組合物。在一些實施例中，整合式間隔層245'之不同部分可由不同材料組成。作為一實例，整合式間隔層245'之在第一輔助間隔件246a及/或第二輔助間隔件246b上之一部分可不同於整合式間隔層245'之在RF電晶體放大器晶粒210上之一部分。
雖然整合式間隔層245'被繪示為具有一相對平面上表面245b'之一均勻層，但本發明並不受限於此。在一些實施例中，整合式間隔層245'之上表面245b'可為非平面的。例如，在一些實施例中，第一電路元件650a、第二電路元件650b及RF電晶體放大器晶粒210可具有不同高度，且整合式間隔層245'可經形成以具有擁有在第一電路元件650a、第二電路元件650b及RF電晶體放大器晶粒210之不同高度之各者處之部分之一上表面245b'。
圖13D繪示其中省略第一輔助間隔件246a及第二輔助間隔件246b之一RF電晶體放大器裝置之一實例性實施例。參考圖13D，第一電路元件650a之一表面650a_s及/或第二電路元件650b之一表面650b_s可藉由囊封材料625暴露。第一及/或第二電路元件650a、650b之表面650a_s、650b_s之暴露可允許應用至第一及/或第二電路元件650a、650b之額外外部連接件。例如，分離電連接件(諸如至一接地信號)可藉助於第一及/或第二電路元件650a、650b之各別經暴露表面650a_s、650b_s而連接至第一及/或第二電路元件650a、650b。
例如，可藉由建構類似於圖13A之一實施例且接著對囊封材料625之部分執行一平坦化操作以暴露第一及/或第二電路元件650a、650b之表面650a_s、650b_s來形成圖13D之RF電晶體放大器裝置。
圖13A至圖13D中所繪示之耦合至電路系統模組610之RF電晶體放大器晶粒210可用於多個封裝組態中。圖14A至圖14D繪示使用類似於本文中關於圖8A及圖8B所論述之封裝之封裝。例如，電路系統模組610及RF電晶體放大器晶粒210可放置於一開放腔半導體封裝1400a_1、1400a_2 (圖14A及圖14B)或一OMP封裝1400b_1、1400b_2 (圖14C及圖14D)中。為簡潔起見將不進一步論述類似於先前諸如關於圖8A所論述之元件之圖14A及圖14B中之半導體封裝1400a_1及半導體封裝1400a_2之元件。為簡潔起見將不進一步論述類似於先前諸如關於圖8B所論述之元件之圖14C及圖14D中之半導體封裝1400b_1及半導體封裝1400b_2之元件。
在圖14A及圖14C中，半導體封裝1400a_1及1400b_1繪示使用耦合至一開放腔封裝及一OMP封裝內之RF電晶體放大器晶粒210之電路系統模組610。圖14A繪示一開放腔半導體封裝1400a_1且圖14C繪示一OMP半導體封裝1400b_1。半導體封裝1400a_1及1400b_1進一步包含間隔件425、第一輔助間隔件246a及第二輔助間隔件246b (諸如關於圖13B所繪示及描述之彼等)。電路系統模組610可暴露可分別連接至引線415A、415B之閘極引線682及汲極引線684。在一些實施例中，半導體封裝1400a_1及1400b_1可包含實質上共面之第一輔助間隔件246a、第二輔助間隔件246b及間隔件245。取決於對第一及第二電路元件650a、650b之電及熱要求，額外端子/接合/間隔件結構可與第一及第二電路元件650a、650b之至少一者一起使用以提供第一及第二電路元件650a、650b之至少一者之一或多者與載體基板410之間的一電、熱及/或機械介面。
在一些實施例中，第一輔助間隔件246a及第二輔助間隔件246b可由不同於間隔件425之材料組成。例如，在一些實施例中，第一輔助間隔件246a及第二輔助間隔件246b可為導電的以便電耦合至載體基板410。例如，第一輔助間隔件246a及第二輔助間隔件246b可提供至第一及第二電路元件650a、650b之一電連接件(例如，一接地信號)。在一些實施例中，間隔件245可為導熱的但為一電絕緣體。此可允許間隔件245自RF電晶體放大器晶粒210消散熱量。在一些實施例中，第一及第二輔助間隔件246a、246b可為電絕緣或導電的，但可將第一及第二電路元件650a、650b熱連接至載體基板410以便自第一及第二電路元件650a、650b消散熱能(例如，熱量)。
圖14B及圖14D繪示將一整合式間隔層245'併入於一開放腔封裝及一OMP封裝內之實例性半導體封裝1400a_2、1400b_2。圖14B繪示一開放腔半導體封裝1400a_2且圖14D繪示一OMP半導體封裝1400b_2。半導體封裝1400a_2、1400b_2可利用如本文中關於圖13C所論述之整合式間隔層245'。整合式間隔層245'可經連接及/或直接接觸載體基板410。整合式間隔件245'可耦合至第一電路元件650a、第二電路元件650b及/或RF電晶體放大器晶粒210。在一些實施例中，整合式間隔層245'可經組態以具有非平面之一表面(例如，一上表面)以便耦合至第一電路元件650a、第二電路元件650b及RF電晶體放大器晶粒210。本發明並不受限於此，且在一些實施例中，整合式間隔層245'之一上表面可為平面的。在一些實施例中，整合式間隔層245'之不同部分可由不同材料組成。在一些實施例中，額外層可分別安置於第一及第二電路元件650a、650b與整合式間隔層245'之間或整合式間隔層245'與載體基板410之間，(例如，額外間隔層)。
在圖14A至圖14D中，RF電晶體放大器晶粒210被繪示為在半導體封裝1400a_1、1400a_2、1400b_1及1400b_2中直接耦合至電路系統模組610，但將理解，在細節上做必要的修正，RF電晶體放大器晶粒210亦可經由耦合元件270或利用一晶粒上RDL耦合至電路系統模組。
圖15A至圖15D係根據本發明之一些實施例之包含電路系統模組610B且併入用以耦合至第一及第二電路元件650a、650b之機構之額外RF電晶體放大器實施例的示意性截面視圖。RF電晶體放大器晶粒210及電路系統模組610B之部分可實質上類似於圖9A至圖9D以及其他先前描述圖之彼等，且因而，將省略其之重複描述。例如，圖15A至圖15D之實施例可併入有一電路系統模組610B，電路系統模組610B暴露RF電晶體放大器晶粒210所耦合至之電路系統模組610B之一相同側601 (例如，一下表面)上之一閘極引線682B及/或一汲極引線墊684B。例如，圖15A至圖15D之RF電晶體放大器之實施例可包含類似於圖9B之實施例之一實施例，其中添加一間隔件245、一第一輔助間隔件246a及/或一第二輔助間隔件246b。
例如，圖15A繪示耦合至電路系統模組610B之RF電晶體放大器晶粒210，其中間隔件245放置於RF電晶體放大器晶粒210之一底表面210a上。囊封材料625可暴露間隔件245之一底表面245a。
在一些實施例中，間隔件245可由一導電及/或導熱材料(諸如金屬)形成。在一些實施例中，間隔件245可為或包含金(Au)、銅(Cu)、一Cu合金、金錫(AuSn)及/或環氧樹脂，但本發明並不受限於此。在一些實施例中，間隔件245可為電絕緣的及/或可為或包含(例如)一介電質材料，諸如氧化矽、氮化矽、聚合物、模製化合物或其等之一組合，但本發明並不受限於此。在一些實施例中，間隔件245可為導熱的。因而，間隔件245可經組態以消散自RF電晶體放大器晶粒210傳遞之熱量。在一些實施例中，間隔件245可執行類似於本文中所描述之熱層240之功能及/或由類似於本文中所描述之熱層240之材料組成。在一些實施例中，間隔件245可由複數個層組成，但本發明並不受限於此。雖然圖15A繪示其中RF電晶體放大器晶粒210直接耦合至電路系統模組610之一實施例，但本發明並不受限於此。在一些實施例中，電晶體放大器晶粒210可經由一耦合元件270以類似於圖6B中所繪示之方式之一方式耦合至電路系統模組610。類似地，在一些實施例中，RF電晶體放大器晶粒210可併入有晶粒上RDL，諸如在圖3C之RF電晶體放大器晶粒210'中。
圖15B繪示類似於圖15A之實施例之一實施例，其中添加一第一輔助間隔件246a及一第二輔助間隔件246b。在一些實施例中，第一輔助間隔件246a可經形成以在第一電路元件650a上及/或接觸第一電路元件650a且第二輔助間隔件246b可經形成以在第二電路元件650b上及/或接觸第二電路元件650b。在一些實施例中，第一及/或第二輔助間隔件246a、246b可由一導電及/或導熱材料(諸如金屬)形成。在一些實施例中，第一及/或第二輔助間隔件246a、246b之一表面可自囊封材料625暴露。在一些實施例中，第一及/或第二輔助間隔件246a、246b可為或包含金(Au)、銅(Cu)、一Cu合金、金錫(AuSn)及/或環氧樹脂，但本發明並不受限於此。第一及/或第二輔助間隔件246a、246b可提供一機構，藉由該機構將一接地信號提供至第一及/或第二電路元件650a、650b或自第一及/或第二電路元件650a、650b消散熱能，如本文中關於其他實施例所論述。
在一些實施例中，第一及/或第二輔助間隔件246a、246b可由類似於間隔件245之一材料組成，但本發明並不受限於此。在一些實施例中，第一及/或第二輔助間隔件246a、246b可由不同於間隔件245之一材料組成。在一些實施例中，第一及/或第二輔助間隔件246a、246b可自間隔件245電斷開(例如，隔離)。在一些實施例中，第一及/或第二輔助間隔件246a、246b可由複數個層組成，但本發明並不受限於此。
雖然第一輔助間隔件246a、第二輔助間隔件246b及間隔件245被繪示為單獨離散元件，但本發明並不受限於此。在一些實施例中，第一輔助間隔件246a、第二輔助間隔件246b及間隔件245可形成為一整合式(例如，經互連)間隔層245'。此一實施例係在圖15C中繪示，其表示包含一整合式間隔層245'之耦合至一電路系統模組610B之一RF電晶體放大器晶粒210。整合式間隔層245'可類似於本文中關於圖13C所論述之整合式間隔層。整合式間隔層245'可延伸以接觸第一電路元件650a、第二電路元件650b及/或RF電晶體放大器晶粒210。在一些實施例中，整合式間隔層245'之一表面245a可自囊封材料625暴露。在一些實施例中，整合式間隔層245'可由與第一輔助間隔件246a、第二輔助間隔件246b及/或間隔件245相同或類似之材料形成。在一些實施例中，整合式間隔層245'之上表面245b'可為非平面或平面的。例如，在一些實施例中，第一電路元件650a、第二電路元件650b及/或RF電晶體放大器晶粒210可具有不同高度，且整合式間隔層245'可經形成以具有擁有在第一電路元件650a、第二電路元件650b及RF電晶體放大器晶粒210之不同高度之各者處之部分之一上表面245b'。
圖15D繪示其中省略第一輔助間隔件246a及第二輔助間隔件246b之一RF電晶體放大器裝置之一實施例。RF電晶體放大器晶粒210可耦合至類似於圖15A之電路系統模組之一電路系統模組610B且因而，將省略其之重複描述。參考圖15A及圖15D，第一電路元件650a之一上表面650a_s及/或第二電路元件650b之一上表面650b_s可自囊封材料625暴露。第一及/或第二電路元件650a、650b之表面650a_s、650b_s之暴露可允許應用至第一及/或第二電路元件650a、650b之額外外部連接件。例如，分離電連接件(諸如至一接地信號)可藉助於第一及/或第二電路元件650a、650b之各別經暴露表面650a_s、650b_s而連接至第一及/或第二電路元件650a、650b。
例如，可藉由建構圖15A之RF電晶體放大器裝置且接著對囊封材料625之部分執行一平坦化操作以暴露第一及/或第二電路元件650a、650b之表面650a_s、650b_s來形成圖15D之RF電晶體放大器裝置。
圖15A至圖15D中所繪示之RF電晶體放大器裝置可用於多個封裝組態中。圖16A至圖16D繪示使用類似於本文中關於圖10A、圖10B及圖14A至圖14D所論述之封裝之封裝。例如，電路系統模組610B及RF電晶體放大器晶粒210可放置於一開放腔半導體封裝1600a_1、1600a_2 (圖16A、圖16B)或一OMP封裝1600b_1、1600b_2 (圖16C、圖16D)中。在一些實施例中，一間隔層245可與第一及第二輔助間隔件246a、246b一起用於一開放腔半導體封裝1600a_1 (圖16A)或一OMP封裝1600b_1 (圖16C)中。在一些實施例中，一整合式間隔層245'可與一開放腔半導體封裝1600a_2 (圖16B)或一OMP封裝1600b_2 (圖16D)一起使用。為簡潔起見將不進一步論述類似於先前關於其他圖(諸如圖10A及圖10B)所論述之元件之圖16A至圖16D中之半導體封裝1600a_1、1600a_2、1600b_1及1600b_2之元件。在一些實施例中，半導體封裝1600a_1、1600a_2、1600b_1及1600b_2可容納其中閘極引線墊682B及汲極引線墊684B暴露在電路系統模組610B之一下表面上之一RF電晶體放大器裝置。在圖16A至圖16D中，RF電晶體放大器晶粒210被繪示為在半導體封裝1600a_1、1600a_2、1600b_1及1600b_2中直接耦合至電路系統模組610B，但將理解，在細節上做必要的修正，RF電晶體放大器晶粒210亦可經由耦合元件270或利用一晶粒上RDL耦合至電路系統模組。
參考圖16A及圖16C，第一及第二輔助間隔件246a、246b可經連接及/或直接接觸載體基板410。以此方式，第一及第二輔助間隔件246a、246b可經組態以自第一及第二電路元件650a、650b熱消散熱量及/或提供一電信號(例如，一接地信號)至第一及第二電路元件650a、650b。取決於對第一及第二電路元件650a、650b之電及熱要求，額外端子/接合/間隔件結構可與第一及第二電路元件650a、650b之至少一者一起使用以提供第一及第二電路元件650a、650b之至少一者之一或多者與基板410之間的一電、熱及/或機械介面。
參考圖16B及圖16D，第一及第二輔助間隔件246a、246b可用耦合至第一電路元件650a、第二電路元件650b及/或RF電晶體放大器晶粒210之一整合式間隔層245'取代。整合式間隔層245'可經連接及/或直接接觸載體基板410。整合式間隔層245'可具有一平面或一非平面上表面。在一些實施例中，額外層可分別安置於第一及第二電路元件650a、650b與整合式間隔層245'之間或整合式間隔層245'與載體基板410之間，(例如，額外間隔層)。
本文中所描述之實施例提供一經改良RF電晶體放大器及併入有此一RF電晶體放大器之經改良封裝。藉由避免及/或減少背側通孔之使用，本發明之一些實施例提供一功率放大器之經改良熱管理。此外，藉由將該功率放大器之接觸件定位於裝置之相同側上，可利用互連件及電路系統模組，此可減少對導線接合之需要。因此，RF電晶體放大器及相關聯封裝可展現優於習知裝置之經改良效能及熱性質。藉由本發明之實施例提供之直接接合之益處係外觀尺寸之減小、低電阻以及通信速度之改良。
本文中已參考其中展示實例性實施例之附圖來描述各項實施例。然而，此等實施例可以不同形式體現且不應被解釋為限於本文中所闡述之實施例。實情係，提供此等實施例使得本發明係透徹及完整的且向熟習此項技術者充分傳達本發明概念。將易於明白對本文中所描述之實例性實施例及通用原理及特徵之各種修改。在圖式中，層及區之大小及相對大小未按比例展示，且在一些例項中為清楚起見而被放大。
將理解，儘管術語「第一」、「第二」等在本文中可用於描述各種元件，但此等元件不應受此等術語限制。此等術語僅用於區分一個元件與另一元件。例如，在不脫離本發明之範疇之情況下，一第一元件可被稱為一第二元件，且類似地，一第二元件可被稱為一第一元件。如本文中所使用，術語「及/或」包含相關聯列舉項之一或多者之任一組合及全部組合。
本文中所使用之術語係僅出於描述特定實施例之目的且並不意欲限制本發明。如本文中所使用，除非上下文另有清楚指示，否則單數形式「一」、「一個」及「該」意欲亦包含複數形式。將進一步理解，術語「包括(comprises)」、「包括(comprising)」、「包含(includes)」及/或「包含(including)」在本文中使用時指定存在所陳述特徵、整數、步驟、操作、元件及/或組件，但並不排除存在或增加一或多個其他特徵、整數、步驟、操作、元件、組件及/或其等之群組。
除非另有定義，否則本文中所使用之所有術語(包含技術及科學術語)具有與本發明所屬之技術之一般技術者普遍理解相同之意義。將進一步理解，本文中所使用之術語應被解釋為具有與其等在本說明書及相關技術之背景內容中之意義一致之一意義且將不會以一理想化或過於正式之意義進行解釋，除非本文中如此明確定義。
將理解，當一元件(諸如一層、區或基板)被稱為「在另一元件上」、「附接至另一元件」或「延伸至另一元件上」時，其可直接在該另一元件上或亦可存在中介元件。相比之下，當一元件被稱為「直接在另一元件上」或「直接附接至另一元件」「直接延伸至另一元件上」時，不存在中介元件。亦將理解，當一元件被稱為「連接」或「耦合」至另一元件時，其可直接連接或耦合至該另一元件或可存在中介元件。相比之下，當一元件被稱為「直接連接」或「直接耦合」至另一元件時，不存在中介元件。
本文中可使用諸如「下方」或「上方」或「上」或「下」或「水平」或「橫向」或「垂直」之相對術語來描述如圖中繪示之一個元件、層或區與另一元件、層或區之一關係。將理解，除圖中描繪之定向之外，此等術語亦意欲涵蓋裝置之不同定向。
本文中參考截面圖解說明描述本發明之實施例，該等截面圖解說明係本發明之理想化實施例(及中間結構)之示意性圖解說明。為清楚起見可放大圖式中之層及區之厚度。此外，應預期由於(例如)製造技術及/或容限而引起之圖解說明之形狀之變動。因此，本發明之實施例不應被解釋為限於本文中繪示之區之特定形狀，而應包含(例如)由製造所引起之形狀偏差。在所繪示之實施例中，藉由虛線繪示之元件可為選用的。
在各處，相同數字係指相同元件。因此，即使未在對應圖式中提及或描述相同或類似數字，亦可參考其他圖式來描述彼等。又，可參考其他圖式描述未由元件符號表示之元件。
在圖式及說明書中，已揭示本發明之典型實施例，且儘管採用特定術語，但該等特定術語僅在一通用及描述性意義上使用而非出於限制目的，本發明之範疇在以下發明申請專利範疇中闡述。
10:高電子遷移率電晶體(HEMT) 22:基板 22A:下表面 24:通道層 26:障壁層 26A:上表面 35:背金屬層 50:絕緣層 52:閘極接觸件 54:汲極接觸件 56:源極接觸件 56A:下表面 66:通孔 90:半導體結構 100:習知經封裝基於III族氮化物之射頻(RF)電晶體放大器/射頻(RF)放大器 100':習知經封裝基於III族氮化物之射頻(RF)電晶體放大器/射頻(RF)電晶體放大器 110:射頻(RF)放大器晶粒/射頻(RF)電晶體放大器晶粒 112:頂側 114:底側 116:單元胞電晶體 120:底側金屬化結構/背側金屬化結構 126:源極端子 130:半導體層結構 140:頂側金屬化結構 142:閘極端子 144:汲極端子 146:共同閘極歧管 148:共同汲極歧管 152:閘極指狀部 154:汲極指狀部 156:源極指狀部 166:導電源極通孔/源極通孔 170:封裝 170':封裝 172:閘極引線 172':閘極引線/引線 174:汲極引線 174':汲極引線/引線 176:載體基板/金屬凸緣/金屬基台 178:殼體/陶瓷側壁及蓋子 182:第一接合導線/接合導線 183:第二接合導線 184:第三接合導線/接合導線 185:第四接合導線/接合導線 190:輸入匹配電路/匹配電路 192:輸出匹配電路/匹配電路 200:基於III族氮化物之射頻(RF)電晶體放大器/射頻(RF)電晶體放大器 200':基於III族氮化物之射頻(RF)電晶體放大器/裝置 200'':基於III族氮化物之射頻(RF)電晶體放大器/射頻(RF)電晶體放大器 210:射頻(RF)電晶體放大器晶粒/晶粒 210':射頻(RF)電晶體放大器晶粒 210'':射頻(RF)電晶體放大器晶粒 210a:底表面 211:閘極通孔 212:頂側 213:汲極通孔 214:背側 215:源極通孔 216:單元胞電晶體 220:頂側金屬化結構 222:閘極端子/頂側閘極端子 222':閘極端子/背側閘極端子 223:導電圖案 224:汲極端子/頂側汲極端子 224':汲極端子/背側汲極端子 226:源極端子/頂側源極端子 226':源極端子/背側源極端子 230:半導體層結構/半導體結構 232:生長基板/基板 234:通道層 236:障壁層 238:層間絕緣層 240:底側熱層/熱層 242:閘極歧管 244:汲極歧管 245:間隔件/間隔層 245a:底表面/表面 245a':表面 245b':上表面 246:源極指狀部 246a:第一輔助間隔件 246b:第二輔助間隔件 252:閘極指狀部 254:汲極指狀部 270:耦合元件 272:閘極連接墊/連接墊 273:導電圖案 274:汲極連接墊/連接墊 276:源極連接墊/連接墊 277:囊封結構 310:電路系統模組 310':電路系統模組 315:隔離材料 316:囊封材料 320:凸塊/接合元件 322:互連墊/第一互連墊 324:互連墊/第二互連墊 326:互連墊/第三互連墊 327:互連墊 350:電路元件 372:第一表面連接墊 373:導電圖案 374:第二表面連接墊 376:第三表面連接墊 377:表面連接墊 382:閘極引線連接墊 384:汲極引線連接墊 386:源極引線連接墊 410:載體基板 410p:基座 410P:基座 415A:第一輸入引線/導電引線/跡線/閘極引線 415B:第二輸出引線/導電引線/跡線/汲極引線 420A:接合層 420B:接合層 460:絕緣層 500a:封裝選項/半導體封裝/經封裝射頻(RF)電晶體放大器 500b:封裝選項/半導體封裝 500c:封裝選項/經封裝射頻(RF)電晶體放大器/半導體封裝 520:側壁 522:印刷電路板 525:蓋子 530:內部腔 540:包覆模製材料/塑膠包覆模製件 601:第一側 602:第二側 610:電路系統模組 610B:電路系統模組 610C:電路系統模組 615:隔離材料/絕緣材料 622:經暴露互連墊/第一互連墊 624:經暴露互連墊/第二互連墊 625:囊封材料 626:經暴露互連墊/第三互連墊 642:熱管理結構 650a:第一電路元件 650a_s:表面/上表面 650b:第二電路元件 650b_s:表面/上表面 672:第一表面連接墊 673:導電圖案 673B:導電圖案 674:第二表面連接墊 682:閘極引線/引線 682B:閘極引線/閘極引線墊 682C:閘極引線 684:汲極引線/引線 684B:汲極引線/汲極引線墊 684C:汲極引線 686:源極引線/引線 686B:源極引線 800a:封裝選項/半導體封裝 800b:封裝選項/半導體封裝 982:閘極連接器 984:汲極連接器 1000a:封裝選項/半導體封裝 1000b:封裝選項/半導體封裝 1100a:開放腔半導體封裝/半導體封裝 1100b:包覆模製塑膠(OMP)封裝/半導體封裝 1115:導通孔 1125:囊封材料 1150a:第一電路元件 1150b:第二電路元件 1173:導電圖案 1182:閘極連接件 1184:汲極連接件 1192:閘極墊 1194:閘極墊 1200a:開放腔半導體封裝/半導體封裝 1200b:包覆模製塑膠(OMP)封裝/半導體封裝 1200c:半導體封裝 1280:導線接合件 1400a_1:開放腔半導體封裝/半導體封裝 1400a_2:開放腔半導體封裝/半導體封裝 1400b_1:包覆模製塑膠(OMP)封裝/半導體封裝/包覆模製塑膠(OMP)半導體封裝 1400b_2:包覆模製塑膠(OMP)封裝/半導體封裝/包覆模製塑膠(OMP)半導體封裝 1600a_1:開放腔半導體封裝/半導體封裝 1600a_2:開放腔半導體封裝/半導體封裝 1600b_1:包覆模製塑膠(OMP)封裝/半導體封裝 1600b_2:包覆模製塑膠(OMP)封裝/半導體封裝
圖1A係一習知高電子遷移率電晶體之一示意性截面視圖。
圖1B係一習知經封裝基於III族氮化物之RF電晶體放大器之一示意性側視圖。圖1C係沿著圖1B之線1C—1C獲取之展示包含於圖1B之RF電晶體放大器中之一RF電晶體放大器晶粒之頂部金屬化之結構的一示意性截面視圖。圖1D係另一習知基於III族氮化物之RF電晶體放大器之一示意性側視圖。
圖2A係根據本發明之一些實施例之一基於III族氮化物之RF電晶體放大器的一示意性側視圖。
圖2B係沿著圖2A之線2B—2B獲取之一RF電晶體放大器晶粒(其為圖2A之基於III族氮化物之RF電晶體放大器之部分)之一示意性平面視圖。
圖2C係沿著圖2B之線2C—2C獲取之一截面視圖。
圖2D係沿著圖2B之線2D—2D獲取之一截面視圖。
圖2E係沿著圖2B之線2E—2E獲取之一截面視圖。
圖2F係沿著圖2B之線2F—2F獲取之一截面視圖。
圖2G至圖2L係本發明之額外實施例之截面視圖。
圖3A係根據本發明之一些實施例之耦合至一電路系統模組之一RF電晶體放大器的一示意性截面視圖。
圖3B係根據本發明之一些實施例之耦合至一電路系統模組之一RF電晶體放大器晶粒的一示意性截面視圖。
圖3C係根據本發明之一些實施例之耦合至一電路系統模組之併入有一重佈層之一RF電晶體放大器晶粒的一示意性截面視圖。
圖3D係根據本發明之一些實施例之耦合至複數個RF電晶體放大器之一電路系統模組的一示意性截面視圖。圖3E係根據本發明之一些實施例之耦合至複數個RF電晶體放大器晶粒之一電路系統模組的一示意性截面視圖。
圖4A係根據本發明之一些實施例之耦合至一載體基板之一RF電晶體放大器及電路系統模組的一示意性截面視圖。
圖4B係根據本發明之一些實施例之在不具有一耦合元件之情況下耦合至一載體基板之一RF電晶體放大器及電路系統模組的一示意性截面視圖。
圖4C係根據本發明之一些實施例之耦合至一電路系統模組且放置於一載體基板上之複數個RF電晶體放大器晶粒的一示意性截面視圖。
圖5A至圖5C係根據本發明之一些實施例之RF電晶體放大器之各種封裝選項之示意圖。
圖6A至圖6C係根據本發明之一些實施例之耦合至一電路系統模組之一RF電晶體放大器之額外實施例的示意性截面視圖。
圖7A至圖7E係繪示根據本發明之某些實施例之將電路系統模組與RF電晶體放大器晶粒耦合之方法的示意圖。
圖8A至圖8B係根據本發明之一些實施例之一電路系統模組之各種封裝選項的示意性截面視圖。
圖9A係根據本發明之一些實施例之一電路系統模組之一實施例的一平面視圖。
圖9B係沿著圖9A之線9B—9B獲取之一截面視圖。
圖9C係沿著圖9A之線9C—9C獲取之一截面視圖。
圖9D係根據本發明之一些實施例之安裝於一基板上之圖9A之電路系統模組的一截面視圖。
圖10A及圖10B係根據本發明之一些實施例之電路系統模組之各種封裝選項的示意性截面視圖。
圖11A至圖11D係根據本發明之一些實施例之耦合至一電路系統模組之一RF電晶體放大器之額外實施例的示意性截面視圖。
圖12A至圖12D係根據本發明之一些實施例之耦合至一電路系統模組之一RF電晶體放大器晶粒之額外實施例的示意性截面視圖。
圖13A至圖13D係根據本發明之一些實施例之耦合至一電路系統模組且併入有一間隔件之一RF電晶體放大器晶粒之額外實施例的示意性截面視圖。
圖14A至圖14D係根據本發明之一些實施例之一電路系統模組之各種封裝選項的示意性截面視圖。
圖15A至圖15D係根據本發明之一些實施例之包含電路系統模組且併入有耦合至第一及第二電路元件之機構之額外RF電晶體放大器實施例的示意性截面視圖。
圖16A至圖16D係根據本發明之一些實施例之一電路系統模組之各種封裝選項的示意性截面視圖。
10:高電子遷移率電晶體(HEMT)
22:基板
22A:下表面
24:通道層
26:障壁層
26A:上表面
35:背金屬層
50:絕緣層
52:閘極接觸件
54:汲極接觸件
56:源極接觸件
56A:下表面
66:通孔
90:半導體結構

Claims (27)

  1. 一種電晶體放大器，其包括：一基於III族氮化物之放大器晶粒，其包括在該放大器晶粒之一第一表面上之一閘極端子、一汲極端子及一源極端子；及一互連結構，其在該放大器晶粒之該第一表面上電接合至該放大器晶粒之該閘極端子、該汲極端子及該源極端子且電接合至該電晶體放大器之一輸入路徑及一輸出路徑；其中該互連結構包含在該放大器晶粒之該第一表面上之一耦合元件及電接合至該耦合元件上之閘極、汲極及源極連接件之一電路系統模組，以使該耦合元件在該電路系統模組與該放大器晶粒之該第一表面之間。
  2. 如請求項1之電晶體放大器，其中該電路系統模組包括鄰近該放大器晶粒之該第一表面之一第一側及與該第一側相對之一第二側、及包含在該第二側上之諧波終止電路系統、匹配電路系統、分離電路系統、組合電路系統及/或偏壓電路系統之至少部分之電路系統。
  3. 如請求項1之電晶體放大器，其中該電晶體放大器進一步包括：一輸入連接件；一輸出連接件；一接地連接件；及一電路系統模組，其包括電接合至該輸入連接件之一閘極連接件、耦合至該輸出連接件之一汲極連接件及耦合至該接地連接件之一源極連接 件。
  4. 如請求項1至3中任一項之電晶體放大器，其中該放大器晶粒進一步包括與該第一表面相對之一第二表面，其中該電晶體放大器進一步包括一載體基板，且其中該放大器晶粒在該放大器晶粒之該第二表面上熱耦合至該載體基板。
  5. 如請求項4之電晶體放大器，其中該載體基板包括金屬。
  6. 如請求項1之電晶體放大器，其中該互連結構包括一電路系統模組，該電路系統模組包括鄰近該放大器晶粒之該第一表面之一第一側及與該第一側相對之一第二側，其中該輸入路徑包括一輸入金屬引線且該輸出路徑包括一輸出金屬引線，且其中該輸入金屬引線及該輸出金屬引線電接合於該電路系統模組之該第一側或該第二側上。
  7. 如請求項6之電晶體放大器，其中一電路元件係在該電路系統模組之該第二側上。
  8. 如請求項6之電晶體放大器，其中一電路元件經形成於該電路系統模組內。
  9. 如請求項1之電晶體放大器，其中該電晶體放大器至少部分經囊封。
  10. 如請求項1之電晶體放大器，其中該電晶體放大器之一操作頻率係在500MHz與75GHz之間。
  11. 一種射頻(「RF」)電晶體放大器，其包括：一半導體層結構，其包括一第一主要表面；在該第一主要表面上之並聯電連接之複數個單元胞電晶體，該等單元胞電晶體包括耦合至一閘極歧管之各別閘極指狀部、耦合至一汲極歧管之各別汲極指狀部，及各別源極指狀部；在該第一主要表面上之一耦合元件，該耦合元件包括連接至該閘極歧管之一閘極連接墊、連接至該汲極歧管之一汲極連接墊，及連接至該等各別源極指狀部之一源極連接墊；及在該耦合元件上之一電路系統模組，以使該耦合元件在該電路系統模組與該半導體層結構之間。
  12. 如請求項11之RF電晶體放大器，其中該等單元胞電晶體在該半導體層結構中在一第一方向上延伸，且其中該耦合元件之該閘極連接墊、該汲極連接墊及該源極連接墊在與該第一方向交叉之一第二方向上延伸。
  13. 如請求項11或12之RF電晶體放大器，其中該耦合元件進一步經組態 以耦合至一輸入匹配電路及/或一輸出匹配電路。
  14. 如請求項11之RF電晶體放大器，其中該電路系統模組包括一輸入匹配電路及/或一輸出匹配電路。
  15. 如請求項11或14之RF電晶體放大器，其中該電路系統模組包括一接地平面。
  16. 如請求項11之RF電晶體放大器，其中該電路系統模組包括鄰近該放大器晶粒之該第一主要表面之一第一側及與該第一側相對之一第二側。
  17. 如請求項16之RF電晶體放大器，其中一電路元件係在該電路系統模組之該第二側上。
  18. 如請求項16之RF電晶體放大器，其中該電路系統模組包括一阻抗匹配電路系統及/或一諧波終止電路系統。
  19. 如請求項11之RF電晶體放大器，其中該半導體層結構進一步包括一第二主要表面，且其中該半導體層結構在該第二主要表面上無一通孔。
  20. 如請求項11之RF電晶體放大器，其中該半導體層結構進一步包括一高電子遷移率電晶體(HEMT)或一橫向擴散金屬氧化物半導體(LDMOS)電 晶體。
  21. 一種電晶體放大器，其包括：一基於III族氮化物之放大器晶粒，其包括在該放大器晶粒之一第一表面上之一閘極端子、一汲極端子及一源極端子；及一電路系統模組，其在該放大器晶粒之該第一表面上且電耦合至該放大器晶粒之該第一表面上之該放大器晶粒之該閘極端子、該汲極端子及該源極端子，其中該電路系統模組包括耦合於該閘極端子與該電晶體放大器之一第一引線之間及/或該汲極端子與該電晶體放大器之一第二引線之間的一或多個電路元件，其中該電路系統模組具有一第一表面及在該電路系統模組之與該第一表面相對之一側上之一第二表面，其中該電路系統模組之該第一表面鄰近該放大器晶粒之該第一表面；及其中該一或多個電路元件安裝於該電路系統模組之該第二表面上，並包括至少部份的阻抗匹配電路系統及/或諧波終止電路系統。
  22. 如請求項21之電晶體放大器，其進一步包括在該一或多個電路元件上之一導熱及/或導電輔助間隔層。
  23. 如請求項21之電晶體放大器，其中該一或多個電路元件經形成於該電路系統模組內。
  24. 如請求項21之電晶體放大器，其中該第一及/或該第二引線經耦合至該電路系統模組之該第一表面或該第二表面。
  25. 如請求項21之電晶體放大器，其中該電路系統模組包括在該電路系統模組之該第一表面上之一第一互連墊及一第二互連墊，其中該第一互連墊經組態以耦合至該放大器晶粒之該閘極端子，且其中該第二互連墊經組態以耦合至該放大器晶粒之該汲極端子。
  26. 如請求項25之電晶體放大器，其中該電路系統模組包括在該電路系統模組之該第一表面上經組態以耦合至該放大器晶粒之該源極端子之一第三互連墊。
  27. 如請求項21之電晶體放大器，其進一步包括在該放大器晶粒與該電路系統模組之間的一耦合元件。
TW110112069A 2020-04-03 2021-04-01 射頻放大器裝置及製造方法 TWI809368B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US202063004765P 2020-04-03 2020-04-03
US63/004,765 2020-04-03
US16/906,610 2020-06-19
US16/906,610 US11670605B2 (en) 2020-04-03 2020-06-19 RF amplifier devices including interconnect structures and methods of manufacturing
US17/018,762 US20210313293A1 (en) 2020-04-03 2020-09-11 Rf amplifier devices and methods of manufacturing
US17/018,762 2020-09-11

Publications (2)

Publication Number Publication Date
TW202147772A TW202147772A (zh) 2021-12-16
TWI809368B true TWI809368B (zh) 2023-07-21

Family

ID=77921868

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110112069A TWI809368B (zh) 2020-04-03 2021-04-01 射頻放大器裝置及製造方法

Country Status (7)

Country Link
US (1) US20210313293A1 (zh)
EP (2) EP4250356A3 (zh)
JP (2) JP2023520031A (zh)
KR (2) KR20230107720A (zh)
CN (2) CN116936548A (zh)
TW (1) TWI809368B (zh)
WO (1) WO2021202674A2 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11670605B2 (en) 2020-04-03 2023-06-06 Wolfspeed, Inc. RF amplifier devices including interconnect structures and methods of manufacturing
US11837457B2 (en) 2020-09-11 2023-12-05 Wolfspeed, Inc. Packaging for RF transistor amplifiers
US11533024B2 (en) * 2020-06-25 2022-12-20 Wolfspeed, Inc. Multi-zone radio frequency transistor amplifiers
US11387169B2 (en) * 2020-08-04 2022-07-12 Nxp Usa, Inc. Transistor with I/O ports in an active area of the transistor
US11502026B2 (en) 2020-10-12 2022-11-15 Nxp Usa, Inc. Transistor with flip-chip topology and power amplifier containing same
US11587852B2 (en) 2020-10-12 2023-02-21 Nxp Usa, Inc. Power amplifier modules with flip-chip and non-flip-chip power transistor dies
US11842937B2 (en) * 2021-07-30 2023-12-12 Wolfspeed, Inc. Encapsulation stack for improved humidity performance and related fabrication methods
US20230197587A1 (en) * 2021-12-17 2023-06-22 Wolfspeed, Inc. Ipd components having sic substrates and devices and processes implementing the same
US20240162861A1 (en) * 2022-11-14 2024-05-16 Nxp Usa, Inc. Power amplifier device having vertical die interconnect structure
CN117476631B (zh) * 2023-12-26 2024-03-22 广东仁懋电子有限公司 一种氮化镓微波功率器件

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010038310A1 (en) * 1999-12-15 2001-11-08 Lars-Anders Olofsson Power transistor module, power amplifier and methods in the fabrication thereof
WO2009097564A1 (en) * 2008-01-30 2009-08-06 Franwell. Inc. Array antenna system and algorithm applicable to rfid readers
US20090256266A1 (en) * 2008-04-10 2009-10-15 Sierra Monolithics, Inc. Apparatus and method for a chip assembly including a frequency extending device
US20120063097A1 (en) * 2010-09-10 2012-03-15 Raytheon Company Monolithic microwave integrated circuit
EP2518764A2 (en) * 2003-01-02 2012-10-31 Cree, Inc. Group III nitride based flip-chip integrated circuit and method for fabricating
US20120280755A1 (en) * 2011-05-04 2012-11-08 Triquint Semiconductor, Inc. Flip-chip power amplifier and impedance matching network
EP2947472A1 (en) * 2014-05-22 2015-11-25 Voltafield Technology Corp. Anisotropic magnetoresistive device and method for fabricating the same
CN204946885U (zh) * 2015-08-23 2016-01-06 华南理工大学 一种GaN基倒装HEMT器件结构
US20170271497A1 (en) * 2016-03-17 2017-09-21 Cree, Inc. Bypassed gate transistors having improved stability
US10147686B1 (en) * 2017-09-26 2018-12-04 Nxp Usa, Inc. Transistor with shield structure, packaged device, and method of manufacture
US20190149098A1 (en) * 2017-11-13 2019-05-16 Sumitomo Electric Industries, Ltd. Semiconductor device and amplifier assembly
US20190181099A1 (en) * 2016-06-27 2019-06-13 Intel Corporation Group iii-n material conductive shield for high frequency metal interconnects
US10483352B1 (en) * 2018-07-11 2019-11-19 Cree, Inc. High power transistor with interior-fed gate fingers
EP3629373A1 (en) * 2018-09-26 2020-04-01 NXP USA, Inc. Transistor with shield structure, packaged device, and method of fabrication

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4866005A (en) 1987-10-26 1989-09-12 North Carolina State University Sublimation of silicon carbide to produce large, device quality single crystals of silicon carbide
US4946547A (en) 1989-10-13 1990-08-07 Cree Research, Inc. Method of preparing silicon carbide surfaces for crystal growth
US5210051A (en) 1990-03-27 1993-05-11 Cree Research, Inc. High efficiency light emitting diodes from bipolar gallium nitride
US5200022A (en) 1990-10-03 1993-04-06 Cree Research, Inc. Method of improving mechanically prepared substrate surfaces of alpha silicon carbide for deposition of beta silicon carbide thereon and resulting product
US5192987A (en) 1991-05-17 1993-03-09 Apa Optics, Inc. High electron mobility transistor with GaN/Alx Ga1-x N heterojunctions
US5393993A (en) 1993-12-13 1995-02-28 Cree Research, Inc. Buffer structure between silicon carbide and gallium nitride and resulting semiconductor devices
US5523589A (en) 1994-09-20 1996-06-04 Cree Research, Inc. Vertical geometry light emitting diode with group III nitride active layer and extended lifetime
AU6852498A (en) * 1998-04-16 1999-11-08 Hitachi Limited Portable communication equipment
US6316793B1 (en) 1998-06-12 2001-11-13 Cree, Inc. Nitride based transistors on semi-insulating silicon carbide substrates
US6218680B1 (en) 1999-05-18 2001-04-17 Cree, Inc. Semi-insulating silicon carbide without vanadium domination
US6548333B2 (en) 2000-12-01 2003-04-15 Cree, Inc. Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment
US6849882B2 (en) 2001-05-11 2005-02-01 Cree Inc. Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer
US7030428B2 (en) 2001-12-03 2006-04-18 Cree, Inc. Strain balanced nitride heterojunction transistors
DE10201781B4 (de) * 2002-01-17 2007-06-06 Infineon Technologies Ag Hochfrequenz-Leistungsbauteil und Hochfrequenz-Leistungsmodul sowie Verfahren zur Herstellung derselben
JP2003318311A (ja) * 2002-04-22 2003-11-07 Nec Compound Semiconductor Devices Ltd 半導体装置及びその製造方法
US6982204B2 (en) 2002-07-16 2006-01-03 Cree, Inc. Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses
US7045404B2 (en) 2004-01-16 2006-05-16 Cree, Inc. Nitride-based transistors with a protective layer and a low-damage recess and methods of fabrication thereof
US7615774B2 (en) 2005-04-29 2009-11-10 Cree.Inc. Aluminum free group III-nitride based high electron mobility transistors
US7544963B2 (en) 2005-04-29 2009-06-09 Cree, Inc. Binary group III-nitride based high electron mobility transistors
US7548112B2 (en) 2005-07-21 2009-06-16 Cree, Inc. Switch mode power amplifier using MIS-HEMT with field plate extension
US7592211B2 (en) 2006-01-17 2009-09-22 Cree, Inc. Methods of fabricating transistors including supported gate electrodes
US7709269B2 (en) 2006-01-17 2010-05-04 Cree, Inc. Methods of fabricating transistors including dielectrically-supported gate electrodes
CN101473433B (zh) * 2006-06-20 2011-12-07 Nxp股份有限公司 功率放大器装置
US8402406B2 (en) * 2010-12-28 2013-03-19 International Business Machines Corporation Controlling plating stub reflections in a chip package
US9515011B2 (en) 2014-05-28 2016-12-06 Cree, Inc. Over-mold plastic packaged wide band-gap power transistors and MMICS
US10225922B2 (en) * 2016-02-18 2019-03-05 Cree, Inc. PCB based semiconductor package with impedance matching network elements integrated therein
US9947616B2 (en) 2016-03-17 2018-04-17 Cree, Inc. High power MMIC devices having bypassed gate transistors
US9831195B1 (en) * 2016-10-28 2017-11-28 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method of manufacturing the same
EP3712932A4 (en) * 2017-11-14 2021-07-14 NGK Insulators, Ltd. HOUSING AND SEMICONDUCTOR COMPONENT

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010038310A1 (en) * 1999-12-15 2001-11-08 Lars-Anders Olofsson Power transistor module, power amplifier and methods in the fabrication thereof
EP2518764A2 (en) * 2003-01-02 2012-10-31 Cree, Inc. Group III nitride based flip-chip integrated circuit and method for fabricating
WO2009097564A1 (en) * 2008-01-30 2009-08-06 Franwell. Inc. Array antenna system and algorithm applicable to rfid readers
US20090256266A1 (en) * 2008-04-10 2009-10-15 Sierra Monolithics, Inc. Apparatus and method for a chip assembly including a frequency extending device
US20120063097A1 (en) * 2010-09-10 2012-03-15 Raytheon Company Monolithic microwave integrated circuit
US20120280755A1 (en) * 2011-05-04 2012-11-08 Triquint Semiconductor, Inc. Flip-chip power amplifier and impedance matching network
EP2947472A1 (en) * 2014-05-22 2015-11-25 Voltafield Technology Corp. Anisotropic magnetoresistive device and method for fabricating the same
CN204946885U (zh) * 2015-08-23 2016-01-06 华南理工大学 一种GaN基倒装HEMT器件结构
US20170271497A1 (en) * 2016-03-17 2017-09-21 Cree, Inc. Bypassed gate transistors having improved stability
US20190181099A1 (en) * 2016-06-27 2019-06-13 Intel Corporation Group iii-n material conductive shield for high frequency metal interconnects
US10147686B1 (en) * 2017-09-26 2018-12-04 Nxp Usa, Inc. Transistor with shield structure, packaged device, and method of manufacture
US20190149098A1 (en) * 2017-11-13 2019-05-16 Sumitomo Electric Industries, Ltd. Semiconductor device and amplifier assembly
US10483352B1 (en) * 2018-07-11 2019-11-19 Cree, Inc. High power transistor with interior-fed gate fingers
EP3629373A1 (en) * 2018-09-26 2020-04-01 NXP USA, Inc. Transistor with shield structure, packaged device, and method of fabrication

Also Published As

Publication number Publication date
TW202147772A (zh) 2021-12-16
KR20220165261A (ko) 2022-12-14
KR20230107720A (ko) 2023-07-17
JP2023520031A (ja) 2023-05-15
CN115668495A (zh) 2023-01-31
JP2023159434A (ja) 2023-10-31
WO2021202674A2 (en) 2021-10-07
EP4128345A2 (en) 2023-02-08
WO2021202674A3 (en) 2022-01-06
CN116936548A (zh) 2023-10-24
US20210313293A1 (en) 2021-10-07
EP4250356A2 (en) 2023-09-27
EP4250356A3 (en) 2023-12-13

Similar Documents

Publication Publication Date Title
TWI809368B (zh) 射頻放大器裝置及製造方法
US11670605B2 (en) RF amplifier devices including interconnect structures and methods of manufacturing
US11837457B2 (en) Packaging for RF transistor amplifiers
US11356070B2 (en) RF amplifiers having shielded transmission line structures
US11863130B2 (en) Group III nitride-based radio frequency transistor amplifiers having source, gate and/or drain conductive vias
TW202238912A (zh) 在電晶體晶粒之閘極及/或汲極上通過穿碳化矽通孔進行堆疊式射頻電路拓撲
US11837559B2 (en) Group III nitride-based radio frequency amplifiers having back side source, gate and/or drain terminals
US20230327624A1 (en) Rf amplifier devices and methods of manufacturing including modularized designs with flip chip interconnections and integration into packaging
US20210408976A1 (en) Multi-zone radio frequency transistor amplifiers
US20220321071A1 (en) Rf amplifier devices and methods of manufacturing including modularized designs with flip chip interconnections
TW202420508A (zh) 具覆晶互連的模組式功率電晶體組件總成