KR20230107720A - Rf 증폭기 디바이스들 및 제조 방법들 - Google Patents

Rf 증폭기 디바이스들 및 제조 방법들 Download PDF

Info

Publication number
KR20230107720A
KR20230107720A KR1020237023100A KR20237023100A KR20230107720A KR 20230107720 A KR20230107720 A KR 20230107720A KR 1020237023100 A KR1020237023100 A KR 1020237023100A KR 20237023100 A KR20237023100 A KR 20237023100A KR 20230107720 A KR20230107720 A KR 20230107720A
Authority
KR
South Korea
Prior art keywords
transistor
transistor amplifier
circuit module
die
coupled
Prior art date
Application number
KR1020237023100A
Other languages
English (en)
Inventor
바심 누리
마빈 마벨
스캇 쉐퍼드
광모 크리스 임
알렉산더 콤포슈
치안리 무
마이클 드비타
Original Assignee
울프스피드, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/906,610 external-priority patent/US11670605B2/en
Application filed by 울프스피드, 인크. filed Critical 울프스피드, 인크.
Publication of KR20230107720A publication Critical patent/KR20230107720A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6672—High-frequency adaptations for passive devices for integrated passive components, e.g. semiconductor device with passive components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/17104—Disposition relative to the bonding areas, e.g. bond pads
    • H01L2224/17106—Disposition relative to the bonding areas, e.g. bond pads the bump connectors being bonded to at least one common bonding area
    • H01L2224/17107—Disposition relative to the bonding areas, e.g. bond pads the bump connectors being bonded to at least one common bonding area the bump connectors connecting two common bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0288—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using a main and one or several auxiliary peaking amplifiers whereby the load is connected to the main amplifier using an impedance inverter, e.g. Doherty amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Amplifiers (AREA)
  • Geometry (AREA)

Abstract

트랜지스터 증폭기는, 제1 및 제2 주 표면들을 포함하는 반도체 층 구조, 및 전기적으로 병렬로 연결되는, 제1 주 표면 상에 있는 복수의 단위 셀 트랜지스터들을 포함하며, 각각의 단위 셀 트랜지스터는 게이트 매니폴드에 결합되는 게이트 핑거, 드레인 매니폴드에 결합되는 드레인 핑거, 및 소스 핑거를 포함한다. 반도체 층 구조에는 제2 주 표면 상에 소스 핑거들에 대한 비아가 없다.

Description

RF 증폭기 디바이스들 및 제조 방법들{RF AMPLIFIER DEVICES AND METHODS OF MANUFACTURING}
관련 출원들에 대한 상호-참조
본 출원은, 2020년 4월 3일자로 출원된 미국 가특허 출원 일련번호 제63/004,765호에 대한 35 U.S.C. § 119 하의 우선권을 주장하는 2020년 6월 19일자로 출원된 미국 특허 출원 일련번호 제16/906,610호에 대한 일부 계속 출원으로서 우선권을 주장하는, 2020년 9월 11일자로 출원된 미국 특허 출원 일련번호 제17/018,762호에 대한 우선권을 주장하며, 그 전체 내용들은 인용에 의해 본원에 포함된다.
본 개시내용은 집적 회로 디바이스들에 관한 것으로, 더 상세하게는, 집적 회로 디바이스 패키징에 대한 구조들에 관한 것이다.
RF 전력 증폭기들은, 무선 통신 시스템들을 위한 기지국들, 다중-스테이지 및 다중-경로 증폭기들(예컨대, 도허티(Doherty) 증폭기들) 등과 같은 다양한 응용들에서 사용된다. RF 전력 증폭기들에 의해 증폭된 신호들은 종종, 메가헤르츠(MHz) 내지 기가헤르츠(GHz) 범위의 주파수들을 가진 변조된 캐리어를 갖는 신호들을 포함한다. 예컨대, R-대역(0.5 - 1 GHz), S-대역(3 GHz), X-대역(10 GHz), Ku-대역(12 - 18 GHz), K-대역(18 - 27 GHz), Ka-대역(27 - 40 GHz) 및 V-대역(40 - 75 GHz)과 같은 높은 주파수들에서 동작하면서 높은 전력 처리 능력을 요구하는 전기 회로들이 더 널리 보급되고 있다. 현재, 특히, 예컨대 500 MHz 및 더 높은 주파수들(마이크로파 주파수들을 포함함)에서 RF 신호들을 증폭하기 위해 사용되는 라디오 주파수("RF") 트랜지스터 증폭기들에 대한 요구가 높다. 이러한 RF 트랜지스터 증폭기들은 높은 신뢰성, 양호한 선형성을 나타내고 높은 출력 전력 수준들을 처리할 필요가 있을 수 있다.
많은 RF 전력 증폭기 설계들은 반도체 스위칭 디바이스들을 증폭 디바이스들로서 활용한다. 이러한 스위칭 디바이스들의 예들은, 전력 트랜지스터 디바이스들, 이를테면, MOSFET(금속 산화물 반도체 전계-효과 트랜지스터)들, DMOS(이중-확산 금속 산화물 반도체) 트랜지스터들, HEMT(고 전자 이동도 트랜지스터 디바이스(high electron mobility transistor))들, MESFET(금속 반도체 전계-효과 트랜지스터)들, LDMOS(측방향 확산 금속 산화물 반도체) 트랜지스터들 등을 포함한다.
RF 증폭기들은 전형적으로 반도체 집적 회로 칩들로서 형성된다. 대부분의 RF 증폭기들은, 규소로, 또는 넓은 밴드갭 반도체 물질들(즉, 1.40 eV보다 큰 밴드갭을 가짐), 이를테면, 탄화규소("SiC") 및 III족 질화물 물질들을 사용하여 구현된다. 본원에서 사용되는 바와 같이, "III족 질화물"이라는 용어는, 질소와 주기율표의 III족의 원소들, 일반적으로 알루미늄(Al), 갈륨(Ga), 및/또는 인듐(In) 사이에서 형성되는 반전도성 화합물들과 같은 것들을 지칭한다. 이 용어는 또한, AlGaN 및 AlInGaN과 같은 3원 및 4원 화합물들을 지칭한다. 이러한 화합물들은, 1 몰의 질소가 총 1 몰의 III족 원소들과 결합되는 실험식들을 갖는다.
규소 기반 RF 증폭기들은 전형적으로 LDMOS 트랜지스터들을 사용하여 구현되며, 비교적 저렴한 제조로 높은 수준들의 선형성을 나타낼 수 있다. III족 질화물 기재 RF 증폭기는, 주로, LDMOS 트랜지스터 증폭기들이 고유한 성능 제한들을 가질 수 있는 높은 전력 및/또는 높은 주파수 동작을 요구하는 응용들에서, 전형적으로 HEMT들을 사용하여 구현된다.
RF 트랜지스터 증폭기들은 하나 이상의 증폭 스테이지를 포함할 수 있으며, 각각의 스테이지는 전형적으로 트랜지스터 증폭기로서 구현된다. 출력 전력 및 전류 처리 능력들을 증가시키기 위해, RF 트랜지스터 증폭기들은 전형적으로, 많은 수의 개별 "단위 셀" 트랜지스터들이 전기적으로 병렬로 배열되는 "단위 셀" 구성으로 구현된다. RF 트랜지스터 증폭기는, 단일 집적 회로 칩 또는 "다이"로서 구현될 수 있거나 복수의 다이들을 포함할 수 있다. 다수의 RF 트랜지스터 증폭기 다이들이 사용될 때, 그들은 직렬 및/또는 병렬로 연결될 수 있다.
RF 트랜지스터 증폭기들은 종종, 능동 트랜지스터 다이(예컨대, MOSFET들, HEMT들, LDMOS 등을 포함함)와, 그에 연결된, 기본 동작 주파수의 RF 신호들을 위한 송신 라인들 사이의 임피던스 매치를 개선하도록 설계되는 매칭 회로들, 이를테면 임피던스 매칭 회로들, 및 2차 및 3차 고조파 곱들과 같은 디바이스 동작 동안 생성될 수 있는 고조파 곱들을 적어도 부분적으로 종단시키도록 설계되는 고조파 종단 회로들을 포함한다. 고조파 곱들의 종단은 또한, 상호변조 왜곡 곱들의 생성에 영향을 미친다.
RF 증폭기 트랜지스터 다이(들)뿐만 아니라 임피던스 매칭 및 고조파 종단 회로들이 디바이스 패키지에 인클로징될 수 있다. 다이 또는 칩은, 반도체 물질의 작은 블록 또는 전자 회로 요소들이 그 위에 제조되는 다른 기판을 지칭할 수 있다. 집적 회로 패키징은, 물리적 손상 및/또는 부식으로부터 다이들을 보호하고 외부 회로들에 대한 연결을 위한 전기 접촉부들을 지지하는 지지 케이스 또는 패키지에 하나 이상의 다이를 캡슐화하는 것을 지칭할 수 있다. 집적 회로 디바이스 패키지에서의 입력 및 출력 임피던스 매칭 회로들은 전형적으로, 능동 트랜지스터 다이의 임피던스를 고정된 값에 매칭시키도록 구성되는 임피던스 매칭 회로의 적어도 일부분을 제공하는 LC 네트워크들을 포함한다. 외부 회로 요소들, 이를테면, 입력 및 출력 RF 송신 라인들 및 바이어스 전압 소스들에 RF 증폭기를 전기적으로 연결하기 위해 전기 리드(lead)들이 패키지로부터 연장될 수 있다.
RF 전력 디바이스들을 조립하기 위한 일부 종래의 방법들은, 트랜지스터 다이 및 매칭 네트워크 구성요소들 중 일부를 CPC(구리, 구리-몰리브데넘, 구리 층상 구조) 또는 구리 플랜지 상의 세라믹 또는 오버몰딩(over-mold)된 패키지에 조립하는 것을 수반할 수 있다. 트랜지스터 다이, 커패시터들, 및 입력/출력 리드들은 와이어들, 이를테면, 금 및/또는 알루미늄 와이어들로 상호연결될 수 있다. 그러한 조립 프로세스는 느리고 순차적일 수 있고(예컨대, 한 번에 하나의 패키지가 접합됨), (예컨대, 금 와이어들 및 비싼 와이어 접합 기계들의 비용으로 인해) 조립 비용들이 높을 수 있다.
일부 실시예들에 따르면, 라디오 주파수("RF") 트랜지스터 증폭기는, 제1 및 제2 주 표면들을 포함하는 반도체 층 구조, 및 전기적으로 병렬로 연결되는, 제1 주 표면 상에 있는 복수의 단위 셀 트랜지스터들을 포함하며, 각각의 단위 셀 트랜지스터는, 게이트 매니폴드에 결합되는 게이트 핑거, 드레인 매니폴드에 결합되는 드레인 핑거, 및 소스 핑거를 포함한다. 반도체 층 구조에는 제2 주 표면 상에 소스 핑거들에 대한 비아가 없다.
일부 실시예들에서, RF 트랜지스터 증폭기는 제1 주 표면 상에 있는 결합 요소를 더 포함하며, 결합 요소는, 게이트 매니폴드에 연결되도록 구성되는 게이트 연결 패드, 드레인 매니폴드에 연결되도록 구성되는 드레인 연결 패드, 및 소스 핑거들 중의 소스 핑거들에 연결되도록 구성되는 소스 연결 패드를 포함한다.
일부 실시예들에서, RF 트랜지스터 증폭기는, 반도체 층 구조의 제2 주 표면 상에 있는 캐리어 기판을 더 포함한다.
일부 실시예들에서, RF 트랜지스터 증폭기는, 반도체 층 구조와 캐리어 기판 사이에서 반도체 층 구조의 제2 주 표면 상에 있는 열 및/또는 전기 전도성 층을 더 포함한다.
일부 실시예들에서, RF 트랜지스터 증폭기는 반도체 층 구조 상에 있는 회로 모듈을 더 포함하며, 회로 모듈은, 게이트 매니폴드에 전기적으로 결합되는 게이트 리드 연결 패드 및 드레인 매니폴드에 전기적으로 결합되는 드레인 리드 연결 패드를 포함한다.
일부 실시예들에서, RF 트랜지스터 증폭기는, 게이트 리드 연결 패드에 전기적으로 결합되는 입력 리드 ― 입력 리드는, RF 트랜지스터 증폭기를 포함하는 패키지로부터 외부로 연장되도록 구성됨 ―, 및 드레인 리드 연결 패드에 전기적으로 결합되는 출력 리드 ― 출력 리드는, RF 트랜지스터 증폭기를 포함하는 패키지로부터 외부로 연장되도록 구성됨 ― 를 더 포함한다.
일부 실시예들에서, RF 트랜지스터 증폭기는, 회로 모듈의 제1 측 및/또는 제2 측 상에 실장되는 하나 이상의 회로 요소를 더 포함한다.
일부 실시예들에서, RF 트랜지스터 증폭기는, 하나 이상의 회로 요소 상에 있는 열 및/또는 전기 전도성 보조 스페이서 층을 더 포함한다.
일부 실시예들에서, 반도체 층 구조는, 고 전자 이동도 트랜지스터(HEMT) 또는 측방향 확산 금속 산화물 반도체(LDMOS) 트랜지스터를 더 포함한다.
일부 실시예들에 따르면, 트랜지스터 증폭기는, 증폭기 다이의 제1 표면 상에 있는 게이트 단자, 드레인 단자, 및 소스 단자를 포함하는 III족 질화물 기재 증폭기 다이; 및 증폭기 다이의 제1 표면 상에 있고 제1 표면 상에서 증폭기 다이의 게이트 단자, 드레인 단자, 및 소스 단자에 전기적으로 결합되는 회로 모듈을 포함한다. 회로 모듈은, 게이트 단자와 트랜지스터 증폭기의 제1 리드 사이에 그리고/또는 드레인 단자와 트랜지스터 증폭기의 제2 리드 사이에 결합되는 하나 이상의 회로 요소를 포함하며, 회로 모듈은, 제1 표면, 및 회로 모듈에 대해 제1 표면과는 맞은편 측 상에 있는 제2 표면을 갖고, 회로 모듈의 제1 표면은 증폭기 다이의 제1 표면에 인접해 있다.
일부 실시예들에서, 하나 이상의 회로 요소는 회로 모듈의 제1 표면 및/또는 제2 표면 상에 실장된다.
일부 실시예들에서, 트랜지스터 증폭기는, 하나 이상의 회로 요소 상에 있는 열 및/또는 전기 전도성 보조 스페이서 층을 더 포함한다.
일부 실시예들에서, 하나 이상의 회로 요소는 회로 모듈 내에 형성된다.
일부 실시예들에서, 제1 및/또는 제2 리드는 회로 모듈의 제2 표면에 결합된다.
일부 실시예들에서, 제1 및/또는 제2 리드는 회로 모듈의 제1 표면에 결합된다.
일부 실시예들에서, 회로 모듈은, 회로 모듈의 제1 표면 상에 있는 제1 상호연결 패드 및 제2 상호연결 패드를 포함하며, 제1 상호연결 패드는 증폭기 다이의 게이트 단자에 결합되도록 구성되고, 제2 상호연결 패드는 증폭기 다이의 드레인 단자에 결합되도록 구성된다.
일부 실시예들에서, 회로 모듈은, 증폭기 다이의 소스 단자에 결합되도록 구성되는 회로 모듈의 제1 표면 상에 있는 제3 상호연결 패드를 더 포함한다.
일부 실시예들에서, 트랜지스터 증폭기는, 증폭기 다이와 회로 모듈 사이에 있는 결합 요소를 더 포함한다.
일부 실시예들에 따르면, 라디오 주파수("RF") 트랜지스터 증폭기는, 제1 주 표면 및 제2 주 표면을 갖는 RF 트랜지스터 증폭기 다이 ― RF 트랜지스터 증폭기 다이는, 제1 주 표면 상에 있는 게이트 단자, 드레인 단자, 및 소스 단자를 포함함 ―, RF 트랜지스터 증폭기 다이의 제1 주 표면 상에 있는 회로 모듈 ― 회로 모듈은, 게이트 단자에 전기적으로 결합되는 게이트 리드 연결 패드 및 드레인 단자에 전기적으로 결합되는 드레인 리드 연결 패드를 포함함 ―, RF 트랜지스터 증폭기 다이의 제2 주 표면 상에 있는 캐리어 기판, 및 RF 트랜지스터 증폭기 다이와 캐리어 기판 사이에 있는 열 및/또는 전기 전도성 스페이서 층을 포함한다.
일부 실시예들에서, 회로 모듈은, RF 트랜지스터 증폭기 다이의 제1 주 표면에 인접한 제1 측 및 제1 측에 대향하는 제2 측을 포함하며, 회로 모듈은, 게이트 단자 및/또는 드레인 단자에 결합되는 하나 이상의 회로 요소를 포함한다.
일부 실시예들에서, 하나 이상의 회로 요소는 회로 모듈의 제1 측 및/또는 제2 측 상에 실장된다.
일부 실시예들에서, RF 트랜지스터 증폭기는, 하나 이상의 회로 요소 상에 있는 열 및/또는 전기 전도성 보조 스페이서 층을 더 포함한다.
일부 실시예들에서, 스페이서 층 및 보조 스페이서 층은 통합 스페이서 층을 형성한다.
일부 실시예들에서, RF 트랜지스터 증폭기는, 회로 모듈의 제2 측에 결합되는 입력 리드 및/또는 출력 리드를 더 포함한다.
일부 실시예들에서, RF 트랜지스터 증폭기는, RF 트랜지스터 증폭기 다이와 회로 모듈 사이에 있는 결합 요소를 더 포함하며, 결합 요소는, RF 트랜지스터 증폭기 다이의 제1 주 표면에 인접한 최하부 표면 및 최하부 표면에 대향하는 최상부 표면을 갖는다. 결합 요소의 최상부 표면은, 회로 모듈의 제1 상호연결 패드에 연결되도록 구성되는 게이트 연결 패드, 회로 모듈의 제2 상호연결 패드에 연결되도록 구성되는 드레인 연결 패드, 및 회로 모듈의 제3 상호연결 패드에 연결되도록 구성되는 소스 연결 패드를 포함한다.
일부 실시예들에서, RF 트랜지스터 증폭기는 측벽들 및 덮개(lid)를 더 포함한다. 캐리어 기판, 측벽들, 및 덮개는 내부 캐비티를 정의하고, RF 트랜지스터 증폭기 다이는 내부 캐비티 내에 있다.
일부 실시예들에서, RF 트랜지스터 증폭기는, 회로 모듈 및 RF 트랜지스터 증폭기 다이 상에 있는 오버몰드 물질을 더 포함한다.
일부 실시예들에서, RF 트랜지스터 증폭기 다이는 III족 질화물 기재 RF 트랜지스터 증폭기 다이이다.
일부 실시예들에서, RF 트랜지스터 증폭기의 동작 주파수는, R-대역, S-대역, X-대역, Ku-대역, K-대역, Ka-대역, 및/또는 V-대역 내에 있다.
다음의 도면들 및 상세한 설명의 검토 시에 일부 실시예들에 따른 다른 디바이스들, 장치, 및/또는 방법들이 관련 기술분야의 통상의 기술자에게 명백해질 것이다. 위의 실시예들의 임의의 조합 및 모든 조합들에 부가하여 모든 그러한 부가적인 실시예들이 본 설명 내에 포함되고, 본 발명의 범위 내에 있고, 첨부한 청구항들에 의해 보호되는 것으로 의도된다.
도 1a는 종래의 고 전자 이동도 트랜지스터의 개략적인 단면도이다.
도 1b는 종래의 패키징된 III족 질화물 기재 RF 트랜지스터 증폭기의 개략적인 측면도이다. 도 1c는, 도 1b의 RF 트랜지스터 증폭기에 포함되는 RF 트랜지스터 증폭기 다이의 최상부 금속화의 구조를 도시하는, 도 1b의 선(1C-1C)을 따라 취해진 개략적인 단면도이다. 도 1d는 다른 종래의 III족 질화물 기재 RF 트랜지스터 증폭기의 개략적인 측면도이다.
도 2a는 본 발명의 일부 실시예들에 따른 III족 질화물 기재 RF 트랜지스터 증폭기의 개략적인 측면도이다.
도 2b는 도 2a의 선(2B-2B)을 따라 취해진, 도 2a의 III족 질화물 기재 RF 트랜지스터 증폭기의 일부인 RF 트랜지스터 증폭기 다이의 개략적인 평면도이다.
도 2c는 도 2b의 선(2C-2C)을 따라 취해진 단면도이다.
도 2d는 도 2b의 선(2D-2D)을 따라 취해진 단면도이다.
도 2e는 도 2b의 선(2E-2E)을 따라 취해진 단면도이다.
도 2f는 도 2b의 선(2F-2F)을 따라 취해진 단면도이다.
도 2g 내지 도 2l은 본 발명의 부가적인 실시예들의 단면도들이다.
도 3a는 본 발명의 일부 실시예들에 따른, 회로 모듈에 결합되는 RF 트랜지스터 증폭기의 개략적인 단면도이다.
도 3b는 본 발명의 일부 실시예들에 따른, 회로 모듈에 결합되는 RF 트랜지스터 증폭기 다이의 개략적인 단면도이다.
도 3c는 본 발명의 일부 실시예들에 따른, 회로 모듈에 결합되는 재분배 층을 포함하는 RF 트랜지스터 증폭기 다이의 개략적인 단면도이다.
도 3d는 본 발명의 일부 실시예들에 따른, 복수의 RF 트랜지스터 증폭기들에 결합되는 회로 모듈의 개략적인 단면도이다. 도 3e는 본 발명의 일부 실시예들에 따른, 복수의 RF 트랜지스터 증폭기 다이들에 결합되는 회로 모듈의 개략적인 단면도이다.
도 4a는 본 발명의 일부 실시예들에 따른, 캐리어 기판에 결합되는 RF 트랜지스터 증폭기 및 회로 모듈의 개략적인 단면도이다.
도 4b는 본 발명의 일부 실시예들에 따른, 결합 요소 없이 캐리어 기판에 결합되는 RF 트랜지스터 증폭기 및 회로 모듈의 개략적인 단면도이다.
도 4c는 본 발명의 일부 실시예들에 따른, 회로 모듈에 결합되고 캐리어 기판 상에 배치되는 복수의 RF 트랜지스터 증폭기 다이들의 개략적인 단면도이다.
도 5a 내지 도 5c는 본 발명의 일부 실시예들에 따른, RF 트랜지스터 증폭기의 다양한 패키징 옵션들의 개략도들이다.
도 6a 내지 도 6c는 본 발명의 일부 실시예들에 따른, 회로 모듈에 결합되는 RF 트랜지스터 증폭기의 부가적인 실시예들의 개략적인 단면도들이다.
도 7a 내지 도 7e는 본 발명의 특정 실시예들에 따른, 회로 모듈들 및 RF 트랜지스터 증폭기 다이들을 결합하는 방법들을 예시하는 개략도들이다.
도 8a 및 도 8b는 본 발명의 일부 실시예들에 따른, 회로 모듈의 다양한 패키징 옵션들의 개략적인 단면도들이다.
도 9a는 본 발명의 일부 실시예들에 따른 회로 모듈의 실시예의 평면도이다.
도 9b는 도 9a의 선(9B-9B)을 따라 취해진 단면도이다.
도 9c는 도 9a의 선(9C-9C)을 따라 취해진 단면도이다.
도 9d는 본 발명의 일부 실시예들에 따른, 기판 상에 실장된 도 9a의 회로 모듈의 단면도이다.
도 10a 및 도 10b는 본 발명의 일부 실시예들에 따른, 회로 모듈의 다양한 패키징 옵션들의 개략적인 단면도들이다.
도 11a 내지 도 11d 다이는 본 발명의 일부 실시예들에 따른, 회로 모듈에 결합되는 RF 트랜지스터 증폭기의 부가적인 실시예들의 개략적인 단면도들이다.
도 12a 내지 도 12d는 본 발명의 일부 실시예들에 따른, 회로 모듈에 결합되는 RF 트랜지스터 증폭기 다이의 부가적인 실시예들의 개략적인 단면도들이다.
도 13a 내지 도 13d는 본 발명의 일부 실시예들에 따른, 회로 모듈에 결합되고 스페이서를 포함하는 RF 트랜지스터 증폭기 다이의 부가적인 실시예들의 개략적인 단면도들이다.
도 14a 내지 도 14d는 본 발명의 일부 실시예들에 따른, 회로 모듈의 다양한 패키징 옵션들의 개략적인 단면도들이다.
도 15a 내지 도 15d는 본 발명의 일부 실시예들에 따른, 회로 모듈을 포함하고 제1 및 제2 회로 요소들에 결합되기 위한 메커니즘들을 포함하는 부가적인 RF 트랜지스터 증폭기 실시예들의 개략적인 단면도들이다.
도 16a 내지 도 16d는 본 발명의 일부 실시예들에 따른, 회로 모듈의 다양한 패키징 옵션들의 개략적인 단면도들이다.
다음의 상세한 설명에서는, 본 개시내용의 실시예들의 철저한 이해를 제공하기 위해 다수의 특정 세부사항들이 기재된다. 그러나, 본 개시내용은 이러한 특정 세부사항들 없이도 실시될 수 있다는 것이 관련 기술분야의 통상의 기술자들에 의해 이해될 것이다. 일부 예시들에서, 잘 알려져 있는 방법들, 절차들, 구성요소들, 및 회로들은, 본 개시내용을 불명료하게 하지 않기 위해 상세히 설명되지 않는다. 본원에 개시된 모든 실시예들은 개별적으로 구현되거나 임의의 방식 및/또는 조합으로 조합될 수 있는 것으로 의도된다. 일 실시예와 관련하여 설명된 양상들은 상이한 실시예들에 통합될 수 있지만, 그에 대해 구체적으로 설명되지는 않는다. 즉, 모든 실시예들 및/또는 임의의 실시예들의 특징들은 임의의 방식 및/또는 조합으로 조합될 수 있다.
본 발명의 실시예들에 따르면, 모두가 RF 트랜지스터 증폭기 다이의 최상부 측 상에 위치된 자신들의 게이트 단자들, 드레인 단자들, 및 소스 단자들을 갖는 RF 트랜지스터 증폭기 다이들을 포함하는 III족 질화물 기재 RF 트랜지스터 증폭기들이 제공된다. 일부 실시예들에서, RF 트랜지스터 증폭기들은 게이트 및 드레인 연결들을 위한 접합 와이어들을 포함하지 않을 수 있으며, 이는, 회로에 존재하는 인덕턴스의 양을 감소시킬 수 있다. 최상부 측 접촉부들은, 결합 요소가 RF 트랜지스터 증폭기 다이들의 게이트, 드레인, 및 소스 단자들에 직접 결합될 수 있게 할 수 있다. 결합 요소는 추가로, 부가적인 회로, 이를테면, 고조파 종단 회로, 입력 임피던스 매칭 회로, 및/또는 출력 임피던스 매칭 회로에 편리한 방식으로 연결될 수 있다. III족 질화물 기재 HEMT에 대한 SiC 성장 기판과 같이, 트랜지스터 다이의 기판이 높은 열 전도율을 갖는 특정 실시예들에서, 다이는, 다이에 의해 생성된 열의 증폭기 패키지로부터의 개선된 열 소산을 제공하기 위해, 열 전도성 캐리어 기판 또는 서브마운트, 이를테면, 금속 슬러그, 리드프레임, 또는 플랜지 상에서 기판과 실장될 수 있다.
도 1a는 종래의 고 전자 이동도 트랜지스터(10)의 개략적인 단면도이다. 도 1a에 도시된 바와 같이, 고 전자 이동도 트랜지스터(10)는, 예컨대, 탄화규소, 규소, 또는 사파이어와 같은 기판(22) 상에 형성될 수 있다. 채널 층(24)은 기판(22) 상에 형성된다. 장벽 층(26)은 기판(22)에 대향하게 채널 층(24) 상에 형성된다. 채널 층(24)은, 예컨대 질화갈륨(GaN)을 포함할 수 있고, 장벽 층(26)은, 예컨대 알루미늄 갈륨 질화물(AlGaN)을 포함할 수 있다.
채널 층(24) 및 장벽 층(26)은 함께 기판(22) 상에 반도체 구조(90)를 형성할 수 있다. 소스 접촉부(56) 및 드레인 접촉부(54)가 장벽 층(26)의 상부 표면 상에 형성되고 서로 측방향으로 이격된다. 소스 접촉부(56) 및 드레인 접촉부(54)는 장벽 층(26)에 대한 옴 접촉을 형성할 수 있다.
게이트 접촉부(52)는 소스 접촉부(56)와 드레인 접촉부(54) 사이에서 장벽 층(26)의 상부 표면 상에 형성된다. HEMT 디바이스(10)가 그의 전도 상태 또는 "온" 상태에 있도록 바이어싱될 때, 채널 층(24)과 장벽 층(26) 사이의 접합부에 2차원 전자 가스(2DEG) 층이 형성된다. 2DEG 층은, 소스 접촉부(56) 및 드레인 접촉부(54) 각각 아래에 있는 디바이스의 소스 및 드레인 영역들 사이에 전류가 흐를 수 있게 하는 고도의 전도성 층으로서 작용한다.
소스 접촉부(56)는, 예컨대 접지 전압과 같은 기준 신호에 결합될 수 있다. 기준 신호에 대한 결합은, 기판(22)의 하부 표면(22A)으로부터 기판(22)을 통해 장벽 층의 상부 표면(26A)으로 연장되는 비아(66)에 의해 제공될 수 있다. 비아(66)는, 소스 접촉부(56)의 하부 표면(56A)을 노출시킬 수 있다. 후면금속(backmetal) 층(35)이 기판(22)의 하부 표면(22A) 상에 그리고 비아(66)의 측벽들 상에 형성될 수 있다. 후면금속 층(35)은 소스 접촉부(56)와 직접 접촉할 수 있다. 그에 따라, 후면금속 층(35) 및 그에 결합되는 신호는 소스 접촉부(56)에 전기적으로 연결될 수 있다.
일부 실시예들에서, 하나 이상의 절연 층(50)이 반도체 구조(90)의 상부 표면과 직접 접촉할 수 있다(예컨대, 장벽 층(26)의 상부 표면(26A)과 접촉함). 하나 이상의 절연 층(50)은, HEMT 디바이스(10)에 대한 부동화 층들의 역할을 할 수 있다. 일부 실시예들에서, 게이트 접촉부(52) 및/또는 드레인 접촉부(54)와 접촉하기 위해 부가적인 금속 접촉부들(도시되지 않음)이 제공될 수 있다.
위에 언급된 바와 같이, 도 1a에 예시된 HEMT 디바이스를 포함하는 III족 질화물 기재 RF 증폭기들은 종종 높은 전력 및/또는 높은 주파수 응용들에서 사용된다. 전형적으로, 동작 동안 III족 질화물 기재 RF 증폭기 다이(들) 내에서 높은 수준들의 열이 생성된다. RF 다이(들)가 너무 뜨거워지는 경우, RF 증폭기의 성능(예컨대, 출력 전력, 효율, 선형성, 이득 등)이 악화될 수 있고/거나 RF 증폭기 다이(들)가 손상될 수 있다. 그러므로, 열 제거에 최적화될 수 있는 III족 질화물 기재 RF 증폭기들이 전형적으로 패키지들에 실장된다. 도 1b 및 도 1c는 종래의 패키징된 III족 질화물 기재 RF 증폭기를 예시한다. 특히, 도 1b는 종래의 패키징된 III족 질화물 기재 RF 증폭기(100)의 개략적인 측면도이고, 도 1c는 패키징된 III족 질화물 기재 RF 트랜지스터 증폭기(100)에 포함되는 RF 트랜지스터 증폭기 다이의 개략적인 단면도이며, 여기서, 단면은 도 1b의 선(1C-1C)을 따라 취해진다. 도 1b 내지 도 1c(및 다양한 다른 도면들)는 고도로 간략화된 도면들이고, 실제 RF 증폭기들은 본원의 간략화된 도면들에 도시되지 않은 더 많은 단위 셀들 및 다양한 회로 및 요소들을 포함할 수 있다는 것이 인식될 것이다.
도 1b에 도시된 바와 같이, III족 질화물 기재 RF 증폭기(100)는 패키지(170) 내에 실장되는 RF 증폭기 다이(110)를 포함한다. 패키지(170)는, 게이트 리드(172), 드레인 리드(174), 캐리어 기판(176), 및 하우징(178)을 포함한다. RF 트랜지스터 증폭기 다이(110)는, 예컨대 금속 플랜지를 포함할 수 있는 캐리어 기판(176)의 상부 표면 상에 실장된다. RF 증폭기 다이(110)는 최상부 측(112) 및 최하부 측(114)을 갖는다. RF 증폭기 다이(110)는, 순차적으로 적층되는, 최하부 측("후면" 측으로 또한 지칭됨) 금속화 구조(120), 반도체 층 구조(130), 및 최상부 측 금속화 구조(140)를 포함한다. 후면 측 금속화 구조(120)는 소스 단자(126)를 포함한다. RF 증폭기(100)는 도 1a에 예시된 것과 같은 HEMT 기반 RF 증폭기일 수 있고, 이 경우에, 반도체 층 구조(130)는 적어도, 전형적으로 반도체 또는 절연 성장 기판(예컨대, SiC, 규소 또는 사파이어 기판) 상에 형성되는 채널 층 및 장벽 층을 포함할 수 있다. 성장 기판은, 심지어 비-반도체 물질로 형성되는 경우에도 반도체 층 구조(130)의 일부인 것으로 고려될 수 있다. 최상부 측 금속화 구조(140)는, 다른 것들 중에서도, 게이트 단자(142), 및 드레인 단자(144)를 포함한다.
입력 매칭 회로들(190) 및/또는 출력 매칭 회로들(192)이 또한 하우징(178) 내에 실장될 수 있다. 매칭 회로들(190, 192)은, RF 트랜지스터 증폭기(100)에 입력되거나 그로부터 출력되는 RF 신호들의 기본 성분의 임피던스를 RF 트랜지스터 증폭기 다이(110)의 입력 또는 출력에서의 임피던스에 각각 매칭시키는 임피던스 매칭 회로들, 및/또는 2차 또는 3차 고조파들과 같은, RF 트랜지스터 증폭기 다이(110)의 입력 또는 출력에 존재할 수 있는 기본 RF 신호의 고조파들을 접지로 단락시키도록 구성되는 고조파 종단 회로들일 수 있다. 도 1b에 개략적으로 도시된 바와 같이, 입력 및 출력 매칭 회로들(190, 192)은 금속 플랜지(176) 상에 실장될 수 있다. 게이트 리드(172)는 하나 이상의 제1 접합 와이어(182)에 의해 입력 매칭 회로(190)에 연결될 수 있고, 입력 매칭 회로(190)는 하나 이상의 제2 접합 와이어(183)에 의해 RF 증폭기 다이(110)의 게이트 단자(142)에 연결될 수 있다. 유사하게, 드레인 리드(174)는 하나 이상의 제4 접합 와이어(185)에 의해 출력 매칭 회로(192)에 연결될 수 있고, 출력 매칭 회로(192)는 하나 이상의 제3 접합 와이어(184)에 의해 RF 증폭기 다이(110)의 드레인 단자(144)에 연결될 수 있다. RF 트랜지스터 증폭기 다이(110)의 소스 단자(126)는 금속 플랜지(176) 상에 직접 실장될 수 있다. 금속 플랜지(176)는 소스 단자(126)에 대한 전기적 연결을 제공할 수 있고, 또한, 열 소산 구조의 역할을 할 수 있다. 제1 내지 제4 접합 와이어들(182-185)은 입력 및/또는 출력 매칭 회로들의 일부를 형성할 수 있다. 하우징(178)은 세라믹 하우징을 포함할 수 있고, 게이트 리드(172) 및 드레인 리드(174)는 하우징(178)을 통해 연장될 수 있다. 하우징(178)은 다수의 피스들, 이를테면, 측벽들의 하부 부분을 형성하고 게이트 및 드레인 리드들(172, 174)을 지지하는 프레임, 및 프레임의 최상부 상에 배치되는 덮개를 포함할 수 있다. 디바이스의 내부는 공기가 채워진 캐비티를 포함할 수 있다.
도 1c는, 최상부 측 금속화 구조(140)의 일부분을 통해 취해지는 RF 증폭기 다이(110)의 개략적인 단면도이다. 최상부 측 금속화 구조(140)의 다양한 전도성 요소들을 서로로부터 격리시키는 유전체 층들은 도면을 간략화하기 위해 도 1c에 도시되지 않는다.
도 1c에 도시된 바와 같이, RF 트랜지스터 증폭기 다이(110)는, 각각이 게이트 핑거(152), 드레인 핑거(154), 및 소스 핑거(156)를 포함하는 복수의 단위 셀 트랜지스터들(116)을 갖는 III족 질화물 기재 HEMT RF 트랜지스터 증폭기를 포함한다. 게이트 핑거들(152)은 공통 게이트 매니폴드(146)에 전기적으로 연결되고, 드레인 핑거들(154)은 공통 드레인 매니폴드(148)에 전기적으로 연결된다. 게이트 매니폴드(146)는, 게이트 접합 패드(도 1b 참조)로서 구현될 수 있는 게이트 단자(142)에 (예컨대, 게이트 매니폴드(146)로부터 상향으로 연장되는 전도성 비아를 통해) 전기적으로 연결되고, 드레인 매니폴드(148)는, 드레인 접합 패드(도 1b 참조)로서 구현될 수 있는 드레인 단자(144)에 (예컨대, 드레인 매니폴드(148)로부터 상향으로 연장되는 전도성 비아를 통해) 전기적으로 연결된다. 소스 핑거들(156)은, 반도체 층 구조(130)를 통해 연장되는 복수의 전도성 소스 비아들(166)을 통해 소스 단자(126)에 전기적으로 연결된다. 전도성 소스 비아들(166)은, 반도체 층 구조(130)를 완전히 관통하여 연장되는 금속-도금된 비아들을 포함할 수 있다.
다시 도 1b를 참조하면, 캐리어 기판(176)(여기서는 금속 플랜지임)은, RF 증폭기 다이(110)에서 생성되는 열을 소산시키는 열 싱크로서 작용할 수 있다. 열은 주로, 예컨대, 단위 셀 트랜지스터들(116)의 채널 영역들에서 비교적 높은 전류 밀도들이 생성되는 RF 증폭기 다이(110)의 상부 부분에서 생성된다. 이러한 열은 소스 비아들(166) 및 반도체 층 구조(130) 둘 모두를 통해 캐리어 기판(176)으로 전달될 수 있다.
도 1d는, 도 1b를 참조하여 위에 논의된 RF 트랜지스터 증폭기와 유사한 종래의 패키징된 III족 질화물 기재 RF 트랜지스터 증폭기(100')의 개략적인 측면도이다. RF 트랜지스터 증폭기(100')는, 그것이 상이한 패키지(170')를 포함한다는 점에서 RF 트랜지스터 증폭기(100)와 상이하다. 패키지(170')는, 금속 서브마운트(176)(금속 열 싱크로서 작용하고 금속 슬러그로서 구현될 수 있음)뿐만 아니라 게이트 및 드레인 리드들(172', 174')을 포함한다. 일부 실시예들에서, 금속 리드 프레임이 형성될 수 있으며, 이는 이어서, 금속 서브마운트(176) 및/또는 게이트 및 드레인 리드들(172', 174')을 제공하도록 처리된다. RF 트랜지스터 증폭기(100')는 또한, RF 트랜지스터 증폭기 다이(110), 리드들(172', 174'), 및 금속 서브마운트(176)를 적어도 부분적으로 둘러싸는 플라스틱 오버몰드(178')를 포함한다. 플라스틱 오버몰드(178')는, RF 트랜지스터 증폭기(100)에 포함된 세라믹 측벽들 및 덮개(178)를 대체한다.
실시예에 따라, 패키징된 트랜지스터 증폭기(100')는, 예컨대, RF 트랜지스터 증폭기 다이(110)로서 단일체 마이크로파 집적 회로(MMIC)를 포함할 수 있으며, 이 경우에, RF 트랜지스터 증폭기 다이(110)는 다수의 개별 디바이스들을 포함한다. 일부 실시예들에서, 패키징된 RF 트랜지스터 증폭기(100)는, 직렬로 연결되어 다중 스테이지 RF 트랜지스터 증폭기를 형성하는 다중 RF 트랜지스터 증폭기 다이를 포함할 수 있고/거나 다수의 경로들에(예컨대, 병렬로) 배치되어 도허티 증폭기 구성에서와 같이 다중 RF 트랜지스터 증폭기 다이 및 다수의 경로들을 갖는 RF 트랜지스터 증폭기를 형성하는 다중 트랜지스터 다이를 포함할 수 있다.
다른 경우들에서, III족 질화물 기재 RF 증폭기들은, 하나 이상의 RF 증폭기 다이(들)가 단일의 집적 회로 다이에서 그들의 연관된 임피던스 매칭 및 고조파 종단 회로들과 함께 구현되는 MMIC 디바이스들로서 구현될 수 있다. 그러한 III족 질화물 기재 RF 증폭기들의 예들은, 예컨대 미국 특허 제9,947,616호에서 개시되며, 그 전체 내용은 인용에 의해 본원에 포함된다. RF 트랜지스터 증폭기 다이(110)가 MMIC 구현일 때, 입력 매칭 회로들(190) 및/또는 출력 매칭 회로들(192)은 생략될 수 있고(그 이유는, 그들이 그 대신에 RF 트랜지스터 증폭기 다이(110) 내에 구현될 수 있기 때문임), 접합 와이어들(182 및/또는 185)은 게이트 및 드레인 리드들(172', 174')로부터 게이트 및 드레인 단자들(142, 144)로 직접 연장될 수 있다.
종래의 III족 질화물 기재 RF 트랜지스터 증폭기들, 이를테면, 도 1a 내지 도 1d의 RF 트랜지스터 증폭기(100)는, RF 트랜지스터 증폭기 다이(110)를 패키지의 다른 부분들을 연결하기 위해 접합 와이어들(182, 184)을 사용할 수 있다. 이러한 접합 와이어들(182, 184)은, RF 트랜지스터 증폭기들의 임피던스 매칭 및/또는 고조파 종단 회로들에서 인덕터들 중 일부를 구현하는 데 사용될 수 있는 고유한 인덕턴스를 갖는다. 제공되는 인덕턴스의 양은, 접합 와이어들(182, 184)이 요망되는 양의 인덕턴스를 제공하도록 접합 와이어들(182, 184)의 길이 및/또는 단면적(예컨대, 직경)을 변경함으로써 변할 수 있다. 불운하게도, 응용들이 더 높은 주파수들로 이동함에 따라, 접합 와이어들(182, 184)의 인덕턴스는 임피던스 매칭 및/또는 고조파 종단 회로들에 대한 요망되는 양의 인덕턴스를 초과할 수 있다. 이것이 발생할 때, 매우 짧고/거나 큰 단면적들을 갖는 접합 와이어들(182, 184)이 그의 인덕턴스를 적합한 수준들로 감소시키기 위한 노력으로 사용될 수 있다. 그러나, 매우 짧은 접합 와이어들(182, 184)은 적소에 납땜하기가 어려울 수 있고, 이는, 제조 비용들을 증가시킬 수 있고/거나 더 높은 디바이스 고장률을 초래할 수 있다. 큰 단면적들을 갖는 접합 와이어들(182, 184)은 RF 트랜지스터 증폭기 다이 상의 더 큰 게이트 및 드레인 접합 패드들을 요구할 수 있으며, 이는, RF 트랜지스터 증폭기 다이의 전체 크기의 증가를 초래할 수 있고, 이는 또한 바람직하지 않다. 더욱이, 일부 더 높은 주파수 응용들에서, 큰 단면적들을 갖는 매우 짧은 접합 와이어들(182, 184)조차도 너무 많은 인덕턴스를 가질 수 있으며, 이에 따라, 매칭 네트워크들은, 예컨대, 2차 또는 3차 고조파들을 적절히 종단시킬 수 없다. RF 트랜지스터 증폭기들은 접합 와이어들(182, 184)에서의 너무 많은 인덕턴스의 문제를 회피하기 위해 MMIC 디바이스들로서 구현될 수 있지만, MMIC RF 증폭기들은 제조하기가 더 비싸고 매칭 회로들의 주파수 범위 내에서만 사용될 수 있어서, 유연성이 감소된다.
더욱이, 대량 제조에 대해 전형적으로 사용되는 와이어 접합 장비는 +/-1 mil의 공차를 가질 수 있는데, 이는, 임의의 특정 와이어 접합의 길이가 2 mil만큼(즉, 접합 와이어의 각각의 단부 상에서 +/-1 mil씩) 변할 수 있음을 의미한다. 높은 주파수 응용들의 경우, 2 mil의 와이어 접합과 연관된 인덕턴스의 변동이 상당할 수 있으며, 그러므로, 접합 와이어가 요망되는 공칭 길이로부터 1-2 mil만큼 너무 짧거나 긴 경우 매칭 회로들의 성능이 저하될 수 있다. 디바이스의 최상부 측 상에 게이트 및 드레인 단자들을 형성하고, 이러한 단자들을 부가적인 회로에 연결하기 위해 결합 요소를 사용하는 것은 이러한 프로세스 변동을 대부분 제거할 수 있어서, 개선된 성능이 초래된다.
이제 첨부된 도면들을 참조하여 본 발명의 실시예들이 더 상세히 논의될 것이다.
도 2a 내지 도 2g는 본 발명의 특정 실시예들에 따른 III족 질화물 기재 RF 트랜지스터 증폭기(200)를 도시한다. 특히, 도 2a는, III족 질화물 기재 RF 트랜지스터 증폭기(200)의 개략적인 측면도이다. 도 2b는 도 2a의 선(2B-2B)을 따라 취해지는, 도 2a의 III족 질화물 기재 RF 트랜지스터 증폭기(200)의 일부인 RF 트랜지스터 증폭기 다이(210)의 개략적인 평면도이다. 도 2c 내지 도 2f는 도 2b의 선들(2C-2C 내지 2F-2F)을 따라 각각 취해지는 RF 트랜지스터 증폭기 다이(210)의 개략적인 단면도들이다. 도 2g는 도 2d에 예시된 소스 단자의 대안적인 실시예이다. 도 2h 내지 도 2l은 본 발명의 특정 실시예들에 따른 III족 질화물 기재 RF 트랜지스터 증폭기들(200', 200'')의 부가적인 실시예들의 단면도들이다.
도 2a에 도시된 바와 같이, 일부 실시예들에서, III족 질화물 기재 RF 트랜지스터 증폭기(200)는, 결합 요소(270)의 최하부 표면 상에 실장되는 RF 트랜지스터 증폭기 다이(210)를 포함할 수 있다. RF 트랜지스터 증폭기 다이(210)는 최상부 측(212) 및 후면 측(214)을 갖는다. RF 트랜지스터 증폭기 다이(210)는, 순차적으로 적층되는, 최상부 측 금속화 구조(220), 반도체 층 구조(230), 및 최하부 측 열 층(240)을 포함한다. 최상부 측 금속화 구조(220)는, 게이트 단자(222), 드레인 단자(224), 및 하나 이상의 소스 단자(들)(226)를 포함한다. RF 트랜지스터 증폭기(200)는 HEMT 기반 RF 트랜지스터 증폭기일 수 있고, 이 경우에, 반도체 층 구조(230)는, 도 2c 및 도 2d를 참조하여 더 상세히 논의될 바와 같이, 적어도 채널 층 및 장벽 층을 포함할 수 있다. 일부 구성들에서, 본원에서 추가로 논의될 바와 같이, 결합 요소(270)는 RF 트랜지스터 증폭기(200)에서 생략될 수 있다.
결합 요소(270)는, 게이트 단자(222), 드레인 단자(224), 및 하나 이상의 소스 단자(들)(226)에 결합되도록 구성될 수 있다. 일부 경우들에서, 결합 요소(270)는, 재분배 층(RDL) 층상 구조 및/또는 인터포저를 포함할 수 있다. RDL 층상 구조는, 전도성 층 패턴들 및/또는 전도성 비아들을 갖는 기판을 지칭한다. RDL 층상 구조들은, 베이스 물질 상에 전도성 및 절연 층들 및/또는 패턴들을 증착함으로써 그리고 RDL 층상 구조를 통해 신호들을 송신하기 위한 구조 내에 (예컨대, 구리로) 비아들 및 라우팅 패턴들을 형성함으로써, 반도체 처리 기법들을 사용하여 제조될 수 있다. 예컨대, 도 2a에 예시된 바와 같이, 결합 요소(270)는, 캡슐화 구조(277) 내에 형성된 전도성 패턴들(273)을 포함할 수 있다.
게이트 연결 패드(272), 드레인 연결 패드(274), 및 소스 연결 패드(276)가 결합 요소(270)의 최상부 표면 상에 제공된다. 이러한 연결 패드들(272, 274, 276) 각각은, 예컨대, 노출된 구리 패드를 포함할 수 있지만, 본 발명은 이에 제한되지 않는다. 게이트 연결 패드(272)는, 결합 요소(270)에 있는 하나 이상의 전도성 패턴(273)에 의해 게이트 단자(222)에 전기적으로 결합될 수 있다. 유사하게, 드레인 연결 패드(274)는 결합 요소(270)의 하나 이상의 전도성 패턴(273)에 의해 드레인 단자(224)에 전기적으로 결합될 수 있고, 소스 연결 패드(276)는 결합 요소(270)의 하나 이상의 전도성 패턴(273)에 의해 소스 단자(들)(226)에 전기적으로 결합될 수 있다.
일부 실시예들에서, 결합 요소(270)의 전도성 패턴들(273)은 팬-아웃(fan-out)(FO) 구성으로 구성될 수 있다. FO 구성은, 개개의 소스, 게이트, 및 드레인 단자들에 대한 연결들의 간격이 확장되는 것을 허용하여, 연결들의 증가된 분리를 허용할 수 있다. 그러나, 본 발명은 FO 연결에 제한되지 않는다. 일부 실시예들에서, 팬-인(fan-in) 연결, 팬-인 및 팬-아웃 구성들, 또는 다른 구성들이 사용될 수 있다.
일부 실시예들에서, 결합 요소(270) 및/또는 RDL 층상 구조는 웨이퍼 수준 처리(WLP) 동작의 일부로서 형성될 수 있지만, 본 발명은 이에 제한되지 않는다. 예컨대, 결합 요소(270)는, 게이트 단자(222), 드레인 단자(224), 및 하나 이상의 소스 단자(들)(226) 상에 전도성 필러(pillar)들을 배치함으로써 형성될 수 있다. 일부 실시예들에서, 전도성 필러들은 구리를 포함할 수 있다. 예컨대, 전도성 필러들은, 패턴들을 형성하기 위해 하나 이상의 마스크를 사용하여 구리 시드를 전기도금함으로써 형성될 수 있다. 전도성 필러들은 전도성 패턴들(273)을 형성할 수 있다. 게다가, 게이트 연결 패드(272), 드레인 연결 패드(274), 및 소스 연결 패드(276)는 전도성 패턴들(273) 상에 형성될 수 있다. 전도성 패턴들(273), 게이트 연결 패드(272), 드레인 연결 패드(274), 및 소스 연결 패드(276)는, 오버몰드 물질을 포함할 수 있는 캡슐화 구조(277) 내에 적어도 부분적으로 배치될 수 있다. 오버몰드 물질은, 예컨대, 산화규소, 질화규소, 전도성 패턴들(273)의 산화물, 중합체, 몰딩 화합물, 및/또는 이들의 조합물을 포함할 수 있다. 오버몰드 물질은, 게이트 연결 패드(272), 드레인 연결 패드(274), 및/또는 소스 연결 패드(276)를 노출시키도록 처리(예컨대, 평탄화)될 수 있다. 일부 실시예들에서, 결합 요소(270)의 형성은 웨이퍼 수준에서 수행될 수 있고, RF 트랜지스터 증폭기 다이들(210) 및/또는 RF 트랜지스터 증폭기들(200)의 개개의 것들이 웨이퍼로부터 싱귤레이팅될 수 있다.
일부 실시예들에서, 결합 요소(270)는 칩-퍼스트(chip-first) 또는 칩-라스트(chip-last) 프로세스에서 형성될 수 있다. 칩-퍼스트 프로세스에서, RDL 구조는 다이(210)(또는 다이(210)를 포함하는 웨이퍼) 상에 형성될 수 있다. 예컨대, 시드 층이 (예컨대, 게이트 단자(222), 드레인 단자(224), 및 하나 이상의 소스 단자(들)(226) 중 하나 이상 상에) 증착될 수 있다. 이엉서, 시드가 패터닝되고 전기도금되어 전도성 물질의 층이 형성될 수 있다. 이러한 프로세스는, 결합 요소(270)의 전도성 패턴들(273)을 형성하기 위해 다수 회 반복될 수 있다. 이어서, 이러한 전도성 패턴들(273)이 캡슐화 구조(277)에 인클로징되어 결합 요소(270)를 형성할 수 있다
칩-라스트 프로세스에서, 결합 요소(270)의 RDL 층들은 임시 캐리어 층 상에 형성될 수 있다. 전도성 패턴들(273)은, 임시 캐리어 층 상에 칩-퍼스트 프로세스와 유사한 방식으로 형성될 수 있다. 완성할 때, 결합 요소(270)는, 임시 캐리어 층으로부터 결합해제되고 이어서 다이(210)에 재결합될 수 있다. 예컨대, 결합 요소(270)는, 게이트 단자(222), 드레인 단자(224), 및 하나 이상의 소스 단자(들)(226) 중 하나 이상에 (예컨대, 납땜을 통해) 결합될 수 있다.
예컨대, 인쇄 회로 보드(예컨대, 다층 인쇄 회로 보드), 전도성 비아들 및/또는 패드들을 포함하는 세라믹 기판, 또는 RF 트랜지스터 증폭기 다이(210)의 최상부 측(212)에 대한 전기적 연결들을 이룰 수 있는 RF 트랜지스터 증폭기 다이(210)에 대한 임의의 결합 구조들과 같은 다른 결합 요소들(270)이 대안적으로 사용될 수 있다.
도 2a에 예시된 전도성 패턴들(273)의 배열은 단지 예일 뿐이며, 본 발명으로부터 벗어나지 않으면서 다른 배열들이 가능하다. 예컨대, 일부 실시예들에서, 결합 요소(270)의 전도성 패턴들(273)은 RF 트랜지스터 증폭기 다이(210)의 측부들에 인접하여 연장될 수 있다. 일부 실시예들에서, 결합 요소(270)는 도 2a에 예시된 것들 이외의 단자들을 가질 수 있다.
열 층(240)은, RF 트랜지스터 증폭기 다이(210)의 후면 측(214) 상에 있을 수 있다. 열 층(240)은, RF 트랜지스터 증폭기 다이(210)와 RF 트랜지스터 증폭기 다이(210)가 실장되는 캐리어 기판 사이의 열 전달을 용이하게 하도록 구성되는 열 전도성 층일 수 있다. 일부 실시예들에서, 열 층(240)은 생략될 수 있다. 일부 실시예들에서, 열 층(240)은 공융 층과 같은 다이 부착 층일 수 있다. 열 층(240)은, 트랜지스터 증폭기 다이(210) 상에 있을 수 있고/거나 캡슐화 구조(277) 상으로 연장될 수 있다. 열 층(240)은, 공융 또는 다른 금속 접합을 형성하기 위한 금속 층일 수 있다. 일부 실시예들에서, 열 층(240)은 열 접착제일 수 있다.
RF 트랜지스터 증폭기 다이(210)는, 전기적으로 서로 병렬로 연결되는 복수의 단위 셀 트랜지스터들(216)을 포함하는 III족 질화물 기재 HEMT RF 트랜지스터 증폭기를 포함할 수 있다. 이는, 최상부 측 금속화 구조(220) 아래의 RF 트랜지스터 증폭기 다이(210)의 평면도를 개략적으로 도시하는 도 2b에서 가장 알 수 있다. 게이트 단자(222), 드레인 단자(224), 및 하나 이상의 소스 단자(226)를 포함하는 최상부 측 금속화 구조(220)가 도 2b에서 파선들로 예시된다.
도 2b에 도시된 바와 같이, RF 트랜지스터 증폭기 다이(210)는, 게이트 매니폴드(242) 및 드레인 매니폴드(244), 복수의 게이트 핑거들(252), 복수의 드레인 핑거들(254), 및 복수의 소스 핑거들(246)을 포함하며, 이들 모두는 반도체 층 구조(230)의 상부 표면 상에 형성될 수 있다. 게이트 매니폴드(242) 및 게이트 핑거들(252)은 RF 트랜지스터 증폭기 다이(210)의 게이트 전극의 일부이다. 게이트 매니폴드(242) 및 게이트 핑거들(252)은 제1 단일체 금속 패턴으로서 구현될 수 있지만, 본 발명은 이에 제한되지 않는다. 드레인 매니폴드(244) 및 드레인 핑거들(254)은 RF 트랜지스터 증폭기 다이(210)의 드레인 전극의 일부이고, 제2 단일체 금속 패턴으로서 구현될 수 있지만, 본 발명은 이에 제한되지 않는다.
게이트 핑거들(252)은, Ni, Pt, Cu, Pd, Cr, W, 및/또는 WSiN과 같은 III족 질화물 기재 반도체 물질에 대한 쇼트키(Schottky) 접촉을 이루는 것이 가능한 물질로 형성될 수 있다. 드레인 핑거들(254) 및 소스 핑거들(246)은, III족 질화물 기반 물질들에 대한 옴 접촉을 형성할 수 있는 금속(예컨대, TiAlN, TiSiNi 등)을 포함할 수 있다. 게이트 매니폴드/핑거들(242, 252), 드레인 매니폴드/핑거들(244, 254), 및 소스 핑거들(246)을 서로로부터 격리시키는 것을 돕는 유전체 층(또는 일련의 유전체 층들)은 RF 트랜지스터 증폭기 다이(210)의 요소들을 더 양호하게 예시하기 위해 도 2b에 도시되지 않는다.
게이트 단자(222), 드레인 단자(224), 및 소스 단자(들)(226)는 RF 트랜지스터 증폭기 다이(210)의 상부 표면 상에 제공될 수 있다. 게이트 단자(222)는 (예컨대, 전도성 비아들에 의해) 게이트 매니폴드(242)에 물리적으로 및 전기적으로 연결될 수 있고, 소스 단자(들)(226)는 (예컨대, 전도성 비아들에 의해) 소스 핑거들(246)에 물리적으로 및 전기적으로 연결될 수 있고, 드레인 단자(224)는 (예컨대, 전도성 비아들에 의해) 드레인 매니폴드(244)에 물리적으로 및 전기적으로 연결될 수 있다. 다양한 단자들이 게이트/드레인 매니폴드 및/또는 소스 핑거들에 직접 연결되는 것으로 예시되지만, 일부 실시예들에서, 중간 요소들이 존재할 수 있다는 것이 이해될 것이다. 예컨대, 일부 실시예들에서, 커패시터들, 인덕터들, 저항기들 등이 단자와 개개의 매니폴드 및/또는 핑거 사이에 결합될 수 있다. 예로서, 커패시터는, 드레인 매니폴드(244)에 결합되는 RF 트랜지스터 증폭기 다이(210)의 표면 상에 형성될 수 있고, 드레인 단자(224)는 커패시터에 결합될 수 있다.
단위 셀 트랜지스터들(216) 중 하나가 또한 도 2b에 도시된다. 도시된 바와 같이, 단위 셀 트랜지스터(216)는, 반도체 층 구조(230)의 기저 부분과 함께 게이트 핑거(252), 드레인 핑거(254), 및 소스 핑거(246)를 포함한다. 게이트 핑거들(252) 전부가 공통 게이트 매니폴드(242)에 전기적으로 연결되고, 드레인 핑거들(254) 전부가 공통 드레인 매니폴드(244)에 전기적으로 연결되고, 소스 핑거들(246) 전부가 소스 단자(들)(226)를 통해 함께 전기적으로 연결되므로(아래에서 논의됨), 단위 셀 트랜지스터들(216) 전부가 함께 전기적으로 병렬로 연결된다는 것을 알 수 있다.
단위 셀 트랜지스터들(216)은 HEMT 디바이스들일 수 있다. 본 발명의 실시예들을 활용할 수 있는 III족 질화물 기재 HEMT 디바이스들에 대한 적합한 구조들은, 예컨대, 공동 양도된, 2002년 6월 6일자로 공개된 "Aluminum Gallium Nitride/Gallium Nitride High Electron Mobility Transistors Having A Gate Contact On A Gallium Nitride Based Cap Segment And Methods Of Fabricating Same"이라는 명칭의 미국 특허 공보 번호 제2002/0066908A1호, 2002년 11월 14일자로 공개된 "Group-III Nitride Based High Electron Mobility Transistor (HEMT) With Barrier/Spacer Layer"라는 명칭의 미국 특허 공보 번호 제2002/0167023A1호, 2004년 4월 1일자로 공개된 "Nitride-Based Transistors And Methods Of Fabrication Thereof Using Non-Etched Contact Recesses"라는 명칭의 미국 특허 공보 번호 제2004/0061129호, 2011년 3월 15일자로 허여된 "Nitride-Based Transistors With A Protective Layer And A Low-Damage Recess"라는 명칭의 미국 특허 번호 제7,906,799호, 및 2001년 11월 13일자로 허여된 "Nitride Based Transistors On Semi-Insulating Silicon Carbide Substrates"라는 명칭의 미국 특허 번호 제6,316,793호에 설명되어 있으며, 이로써, 그 개시내용들은 그 전체가 인용에 의해 본원에 포함된다.
도 2c 및 도 2d를 참조하면, 반도체 층 구조(230)는 복수의 반도체 층들을 포함한다. 도시된 실시예에서, 총 2개의 반도체 층, 즉, 채널 층(234) 및 채널 층(234)의 최상부 측 상에 있는 장벽 층(236)이 도시된다. 반도체 층 구조(230)는 부가적인 반도체 및/또는 비-반도체 층들을 포함할 수 있다. 예컨대, 반도체 층 구조(230)는, 다른 반도체 층들이 성장되는 성장 기판(232)을 포함할 수 있다. 성장 기판(232)은, 예컨대, 탄화규소의 4H 폴리타입(polytype)일 수 있는 반-절연(semi-insulating) 탄화규소(SiC) 기판일 수 있다. 다른 탄화규소 후보 폴리타입들은 3C, 6H, 및 15R 폴리타입들을 포함할 수 있다. 성장 기판(232)은, 크리, 인코포레이티드(Cree, Inc.)로부터 입수가능한 고순도 반-절연(High Purity Semi-Insulating)(HPSI) 기판일 수 있다. "반-절연"이라는 용어는 절대적 의미보다는 설명적으로 본원에서 사용된다.
본 발명의 일부 실시예들에서, 성장 기판(232)의 탄화규소 벌크 결정은 실온에서 약 1 x 105 ohm-cm 이상의 비저항을 가질 수 있다. 본 발명의 일부 실시예들에서 사용될 수 있는 예시적인 SiC 기판들은, 예컨대 본 발명의 양수인인 노스캐롤라이나주 더럼(Durham, N.C.)의 크리, 인코포레이티드에 의해 제조되며, 그러한 기판들을 생성하기 위한 방법들은, 예컨대, 미국 특허 번호 제Re. 34,861호, 미국 특허 번호 제4,946,547호, 미국 특허 번호 제5,200,022호, 및 미국 특허 번호 제6,218,680호에서 설명되며, 이들의 개시내용들은 그 전체가 인용에 의해 본원에 포함된다. 탄화규소가 기판 물질로서 사용될 수 있지만, 본 출원의 실시예들은 임의의 적합한 기판, 이를테면, 사파이어(Al2O3), 질화알루미늄(AlN), 알루미늄 갈륨 질화물(AlGaN), 질화갈륨(GaN), 규소(Si), GaAs, LGO, 산화아연(ZnO), LAO, 인화인듐(InP) 등을 활용할 수 있다. 성장 기판(232)은 탄화규소 웨이퍼일 수 있고, RF 트랜지스터 증폭기(200)는 웨이퍼 수준 처리를 통해 적어도 부분적으로 형성될 수 있고, 웨이퍼는 이어서, 복수의 개별 RF 트랜지스터 증폭기들(200)을 제공하도록 다이싱될 수 있다.
SiC는 III족 질화물 디바이스들에 대한 매우 일반적인 기판 물질들인 사파이어(Al2O3) 또는 규소가 그러한 것보다 III족 질화물들에 훨씬 더 가까운 결정 격자 매치를 갖는다. SiC의 더 가까운 격자 매치는, 사파이어 또는 규소 상에서 일반적으로 이용가능한 것보다 더 높은 품질의 III족 질화물 막들을 초래할 수 있다. SiC는 또한 매우 높은 열 전도율을 가지며, 이에 따라, 탄화규소 상의 III족 질화물 디바이스들의 총 출력 전력은 전형적으로, 사파이어 상에 형성된 동일한 디바이스들의 경우에서와 같이 기판의 열 소산에 의해 제한되지 않는다. 또한, 반-절연 SiC 기판들의 이용가능성은 디바이스 격리 및 감소된 기생 커패시턴스를 제공할 수 있다.
임의적인 버퍼, 핵형성, 및/또는 전이 층들(도시되지 않음)이 채널 층(234) 아래의 성장 기판(232) 상에 제공될 수 있다. 예컨대, AlN 버퍼 층은, SiC 성장 기판(232)과 반도체 층 구조(230)의 나머지 사이에 적절한 결정 구조 전이를 제공하도록 포함될 수 있다. 부가적으로, 변형 균형화 전이 층(들)이 또한, 예컨대, 공동 양도된, 2003년 6월 5일자로 공개된 "Strain Balanced Nitride Heterojunction Transistors And Methods Of Fabricating Strain Balanced Nitride Heterojunction Transistors"라는 명칭의 미국 특허 공보 제2003/0102482A1호에서 설명된 바와 같이 제공될 수 있으며, 그 개시내용은 본원에 완전히 기재된 것처럼 인용에 의해 본원에 포함된다.
채널 층(234) 및 장벽 층(236)은 각각, 일부 실시예들에서, 에피택셜 성장에 의해 형성될 수 있다. III족 질화물들의 에피택셜 성장을 위한 기법들은, 예컨대, 미국 특허 번호 제5,210,051호, 미국 특허 제5,393,993호, 및 미국 특허 번호 제5,523,589호에서 설명되었으며, 그 개시내용들이 또한 그 전체가 인용에 의해 본원에 포함된다. 채널 층(234)은 장벽 층(236)의 밴드갭보다 작은 밴드갭을 가질 수 있고, 채널 층(234)은 또한 장벽 층(236)보다 큰 전자 친화도를 가질 수 있다. 채널 층(234) 및 장벽 층(236)은 III족 질화물 기반 물질들을 포함할 수 있다.
일부 실시예들에서, 채널 층(234)의 전도 대역 에지의 에너지가 채널 층(234)과 장벽 층(236) 사이의 계면에서의 장벽 층(236)의 전도 대역 에지의 에너지보다 작다면, 채널 층(234)은 III족 질화물 물질, 이를테면 AlxGa1-xN이며, 여기서,
Figure pat00001
이다. 본 발명의 특정 실시예들에서, x = 0은, 채널 층(234)이 질화갈륨("GaN")이라는 것을 표시한다. 채널 층(234)은 또한 다른 III족 질화물들, 이를테면, InGaN, AlInGaN 등일 수 있다. 채널 층(234)은 도핑되지 않거나 의도치 않게 도핑될 수 있고, 예컨대, 약 2 nm보다 큰 두께로 성장될 수 있다. 채널 층(234)은 또한 다층 구조, 이를테면, GaN, AlGaN 등의 초격자 또는 조합들일 수 있다.
채널 층(234)은 장벽 층(236)의 적어도 일부분의 밴드갭보다 작은 밴드갭을 가질 수 있고, 채널 층(234)은 또한 장벽 층(236)보다 큰 전자 친화도를 가질 수 있다. 특정 실시예들에서, 장벽 층(236)은, 약 0.1 nm 내지 약 10 nm 이상의 두께를 갖는 AlN, AlInN, AlGaN 또는 AlInGaN이다. 특정 실시예들에서, 장벽 층(236)은, 채널 층(234)과 장벽 층(236) 사이의 계면에 상당한 캐리어 농도를 유도하기에 충분히 두껍고 충분히 높은 Al 조성 및 도핑을 갖는다.
장벽 층(236)은 III족 질화물일 수 있고, 채널 층(234)의 밴드갭보다 큰 밴드갭 및 채널 층(234)보다 작은 전자 친화도를 가질 수 있다. 그에 따라서, 본 발명의 특정 실시예들에서, 장벽 층(236)은 AlGaN, AlInGaN, 및/또는 AlN 또는 이들의 층들의 조합들을 포함할 수 있다. 장벽 층(236)은, 예컨대, 약 0.1 nm 내지 약 30 nm 두께일 수 있다. 특정 실시예들에서, 장벽 층(236)은 도핑되지 않거나 n형 도펀트로 약 1019 cm-3 미만의 농도로 도핑된다. 본 발명의 일부 실시예들에서, 장벽 층(236)은 AlxGa1-xN이며, 여기서, 0 < x < 1이다. 특정 실시예들에서, 알루미늄 농도는 약 25 %이다. 그러나, 본 발명의 다른 실시예들에서, 장벽 층(236)은 약 5 % 내지 약 100 %의 알루미늄 농도를 갖는 AlGaN을 포함한다. 본 발명의 특정 실시예들에서, 알루미늄 농도는 약 10 %보다 크다.
장벽 층(236)과 채널 층(234) 사이의 밴드갭의 차이 및 장벽 층(236)과 채널 층(234) 사이의 계면에서의 압전 효과들로 인해, 2차원 전자 가스(2DEG)가 채널 층(234)과 장벽 층(236) 사이의 접합부에서 채널 층(234)에 유도된다. 2DEG는 각각의 단위 셀 트랜지스터(216)의 소스 영역과 그의 연관된 드레인 영역 사이의 전도를 허용하는 고도의 전도성 층으로서 작용하며, 여기서, 소스 영역은 소스 핑거(246) 바로 아래에 있는 반도체 층 구조(230)의 부분이고, 드레인 영역은 대응하는 드레인 핑거(254) 바로 아래에 있는 반도체 층 구조(230)의 부분이다.
예시의 목적들을 위해 채널 층(234) 및 장벽 층(236)을 갖는 반도체 구조(230)가 도시되지만, 반도체 구조(230)는, 채널 층(234)과 기판(232) 사이의 버퍼 및/또는 핵형성 층(들), 및/또는 장벽 층(236) 상의 캡 층과 같은 부가적인 층들/구조들/요소들을 포함할 수 있다. 기판들, 채널 층들, 장벽 층들, 및 다른 층들을 포함하는 HEMT 구조들은, 미국 특허 번호 제5,192,987호, 미국 특허 번호 제5,296,395호, 미국 특허 번호 제6,316,793호, 미국 특허 번호 제6,548,333호, 미국 특허 번호 제7,544,963호, 미국 특허 번호 제7,548,112호, 미국 특허 번호 제7,592,211호, 미국 특허 번호 제7,615,774호, 미국 특허 번호 제7,548,112호, 및 미국 특허 번호 제7,709,269호에서 예로서 논의되며, 이로써, 그 개시내용들은 그 전체가 인용에 의해 본원에 포함된다. 예컨대, 탄화규소 기판(232)과 RF 트랜지스터 증폭기(200)의 나머지 사이에 적절한 결정 구조 전이를 제공하기 위해 AlN 버퍼 층이 기판(232)의 상부 표면 상에 형성될 수 있다. 부가적으로, 변형 균형화 전이 층(들)이 또한 그리고/또는 대안적으로, 예컨대, 공동 양도된 미국 특허 번호 제7,030,428호에서 설명된 바와 같이 제공될 수 있으며, 그 개시내용은 본원에 완전히 기재된 것처럼 인용에 의해 본원에 포함된다. 임의적인 버퍼/핵형성/전이 층들은 MOCVD, MBE, 및/또는 HVPE에 의해 증착될 수 있다.
게이트 핑거(252), 드레인 핑거(254), 및 소스 핑거(246) 위에 층간 절연 층(238)이 형성된다. 층간 절연 층(238)은, SiN, SiO2 등과 같은 유전체 물질을 포함할 수 있다.
결합 요소(270)는 반도체 층 구조(230) 상에 있고/거나 그에 결합될 수 있다. 예컨대, 전도성 패턴들(273)이 게이트 연결 패드(272)와 게이트 단자(222) 사이에, 드레인 연결 패드(274)와 드레인 단자(224) 사이에, 그리고 소스 연결 패드(276)와 소스 단자(226) 사이에 각각 결합될 수 있다. 도 2c에서, 결합 요소(270)의 캡슐화 구조(277)는 설명의 용이성을 위해 생략된다. 결합 요소(270)의 게이트 연결 패드(272), 드레인 연결 패드(274), 및 소스 연결 패드(276)는 게이트 핑거들(252) 및 드레인 핑거들(254)에 수직으로 연장될 수 있다.
RF 트랜지스터 증폭기 다이(210)의 최상부 측 상에 단자들 전부를 배치함으로써, 본 발명의 특정 실시예들에 따른 RF 트랜지스터 증폭기(200)는, RF 트랜지스터 증폭기 다이(210)의 후면 측에 대한 비아들을 생략할 수 있다. 소스를 접지된 전기 전도성 서브마운트에 연결하는 RF 트랜지스터 증폭기 다이(210)의 후면 측 상의 비아들이 없으면, 전도성 서브마운트는 전기적으로 활성일 필요가 없다. 또한, RF 트랜지스터 증폭기 다이(210)의 기판(232)의 후면 측은 열 싱크 또는 플랜지(도시되지 않음)와 같은 열 전도성 서브마운트에 열적으로 결합되어 개선된 열 소산을 제공할 수 있다. 일부 실시예들에서, 열 층(240)은 이러한 열적 결합을 용이하게 할 수 있다. SiC가 기판 물질로서 사용될 때, 패키지의 열 특성들은 SiC의 개선된 열 전도율에 기인하여 추가로 개선될 수 있다.
더욱이, RF 트랜지스터 증폭기 다이(210)의 최상부 측 상에 단자들 전부를 배치하는 것은 결합 요소(270)의 사용을 허용하며, 이는, 트랜지스터 연결들 전부를 개개의 연결 패드들로 가져올 수 있다. 이는, RF 트랜지스터 증폭기 다이(210)가 납땜과 같은 접합 와이어들을 회피하는 연결 방법들의 사용을 통해 회로의 다른 요소들(예컨대, 다른 라우팅 요소들, 접지 요소들, 고조파 및/또는 입력/출력 임피던스 매칭 요소들)에 추가로 결합될 수 있게 할 수 있다.
도 2d는 다양한 소스 핑거들(246)과 소스 단자들(226) 사이의 연결들의 예를 예시한다. 도 2d에 예시된 바와 같이, 소스 핑거들(246) 각각은 개개의 소스 단자(226)에 결합될 수 있지만, 본 발명은 이에 제한되지 않는다. 일부 실시예들에서, 하나 이상의 소스 단자(226)가 하나 초과의 소스 핑거(246)에 결합될 수 있다. 예컨대, 도 2g에 예시된 바와 같이, 일부 실시예들에서, 단일 소스 단자(226)가 제공될 수 있고, 소스 단자(226)는 개별 소스 핑거들(246) 각각에 연결될 수 있다. 일부 실시예들에서, 다수의 소스 단자들(226)이 제공될 수 있고, 이들 각각은 복수의 소스 핑거들(246)에 연결된다. 하나 이상의 소스 단자(226)는 결합 요소(270)의 전도성 패턴들(273)에 의해 소스 연결 패드(276)에 결합될 수 있다.
도 2e는 게이트 매니폴드(242)와 게이트 단자(222) 사이의 연결들의 예를 예시한다. 도 2e에 예시된 바와 같이, 게이트 매니폴드(242)는, 예컨대 복수의 비아들에 의해, 게이트 단자(222)에 결합될 수 있다. 도 2f는 드레인 매니폴드(244)와 드레인 단자(224) 사이의 연결들의 예를 예시한다. 도 2e에 예시된 바와 같이, 드레인 매니폴드(244)는, 예컨대 복수의 비아들에 의해, 드레인 단자(224)에 결합될 수 있다. 도 2e 및 도 2f 둘 모두에서, 게이트 단자(222) 및/또는 드레인 단자(224)는, 하나 이상의 전도성 패턴(273)에 의해 결합 요소(270)의 게이트 연결 패드(272) 및/또는 드레인 연결 패드(274)에 각각 결합될 수 있다.
도 2c, 도 2e, 및 도 2f는, 게이트 매니폴드(242) 및 게이트 단자(222)가 별개의 요소들이고 드레인 게이트 매니폴드(244) 및 드레인 단자(224)가 별개의 요소들(예컨대, 비아들에 의해 연결됨)인 실시예들을 예시하지만, 본 발명은 이에 제한되지 않는다. 예컨대, 도 2h 내지 도 2j는, 게이트/드레인 매니폴드 및 단자가 단일 요소인 예들을 예시한다. 예컨대, 도 2h 및 도 2i를 참조하면, 디바이스(200')는, 게이트 매니폴드(242)가 RF 트랜지스터 증폭기 다이(210)의 표면까지 연장되어 게이트 단자(222)의 역할을 하도록 구성될 수 있다. 유사하게, 도 2h 및 도 2j는, 드레인 매니폴드(244)가 RF 트랜지스터 증폭기 다이(210)의 표면까지 연장되어 드레인 단자(224)의 역할을 하도록 디바이스(200')가 구성될 수 있다는 것을 예시한다.
일부 실시예들에서, 부가적인 전도성 요소들 및/또는 개별 회로 구성요소들이 RF 트랜지스터 증폭기 다이의 일부로서 형성될 수 있다. 도 2k는 본 발명의 일부 실시예들에 따른 RF 트랜지스터 증폭기 다이(210')의 부가적인 실시예를 예시한다. 도 2k는, 본원에 설명뙨 바와 같은 수정들과 함께 도 2a의 선(2C-2C)의 관점에서 예시된 실시예이다. 예컨대, 도 2k에 예시된 바와 같이, RF 트랜지스터 증폭기 다이(210')는, 게이트 매니폴드(242)와 게이트 단자(222) 사이, 드레인 게이트 매니폴드(244)와 드레인 단자(222) 사이 및/또는 소스 핑거들(246) 중 하나 이상과 소스 단자(246) 사이에서 다수의 전도성 패턴들(223)을 활용할 수 있다. 전도성 패턴들(223)은 RF 트랜지스터 증폭기 다이(210')의 층간 절연 층(238) 내에 형성될 수 있다.
전도성 패턴들(223)은, RF 트랜지스터 증폭기 다이(210')에 통합되는 개별 회로 요소들을 형성하는 데 활용될 수 있다. 예컨대, 전도성 패턴들(223)은 RF 트랜지스터 증폭기 다이(210') 내에 RDL을 형성할 수 있다. 도 2k는 게이트/드레인 매니폴드들(242, 244) 및 소스 핑거들(246)을 게이트, 드레인, 및 소스 단자들(222, 224, 226)에 각각 결합하는 팬-인 구성을 예시한다. 그러나, 본 발명은 이에 제한되지 않는다. 일부 실시예들에서, 전도성 패턴들(223)은 또한, MMIC 구성에서와 같이, 층간 절연 층(238) 내의 개별 회로 요소들에 결합될 수 있다. 온-다이 RDL의 사용은, 더 유연한 패키징 옵션들뿐만 아니라 특정 회로 기능들, 이를테면, 임피던스 매칭 및/또는 고조파 종단의 통합을 허용할 수 있다.
도 2l은, RF 트랜지스터 증폭기 다이(210')가 또한 RF 트랜지스터 증폭기(200")에서 결합 요소(270)와 함께 사용될 수 있다는 것을 예시한다. 도 2l의 실시예는, RF 트랜지스터 증폭기 다이(210')의 일부로서의 제1 RDL 및 결합 요소(270)의 일부로서의 제2 RDL을 포함할 수 있다. 일부 실시예들에서, RF 트랜지스터 증폭기 다이(210')의 전도성 패턴들(223)은 임피던스 매칭 또는 고조파 종단과 같은 하나 이상의 부가적인 집적 회로를 제공할 수 있고, 결합 요소(270)의 전도성 패턴들(273)은 팬-인, 팬-아웃, 또는 다른 구성을 제공할 수 있다. 일부 실시예들에서, 결합 요소(270)와 RF 트랜지스터 증폭기 다이(210')의 조합은 캡슐화 구조(도시되지 않음)에 인클로징될 수 있다.
도 2a 내지 도 2l은 HEMT를 포함하는 반도체 층 구조(230)를 예시하며, 다른 유형들의 반도체 디바이스들이 본 발명으로부터 벗어나지 않으면서 반도체 층 구조(230)에 형성될 수 있다는 것이 이해될 것이다. 예컨대, 반도체 층 구조(230)는, MOSFET, DMOS 트랜지스터, MESFET, 및/또는 LDMOS 트랜지스터를 포함할 수 있다. 관련 기술분야의 통상의 기술자는, 결합 요소(270)의 사용을 포함하여, 반도체 층 구조(230)의 단일 측 상에 소스/드레인/게이트 접촉부들 전부를 배열하는 것이, 개선된 연결 가능성들 및 더 양호한 열적 성능을 허용할 수 있다는 것을 인식할 것이다.
RF 트랜지스터 증폭기(200)의 동일한 측 상에 게이트, 드레인, 및 소스 접촉부들을 배치함으로써, 이전에 가능하지 않았던 연결 옵션들이 이용가능할 수 있다. 이러한 연결 옵션들은 또한, SiC 물질들의 개선된 열 전도율을 더 강하게 활용할 수 있는 실시예들을 허용할 수 있다.
도 3a는 본 발명의 일부 실시예들에 따른, 회로 모듈(310)에 결합되는 RF 트랜지스터 증폭기(200)의 개략적인 단면도이다. 도 3a는 이전에 논의된 RF 트랜지스터 증폭기(200)의 요소들을 포함한다. 그러므로, 도 3a의 논의는, 실시예들 중 이전 도면들과 관련하여 논의된 것들과 상이한 그러한 부분들에 중점을 둘 것이다.
도 3a를 참조하면, 회로 모듈(310)은, 결합 요소(270)의 게이트 연결 패드(272), 드레인 연결 패드(274), 및 소스 연결 패드(276)에 결합되도록 구성될 수 있다. 예컨대, 회로 모듈(310)은, 게이트 연결 패드(272), 드레인 연결 패드(274), 및 소스 연결 패드(276)에 결합되도록 구성될 수 있는 상호연결 패드들(322, 324, 326)을 노출시킬 수 있다. 예컨대, 제1 상호연결 패드(322)는 게이트 연결 패드(272)에 결합되도록 구성될 수 있고, 제2 상호연결 패드(324)는 드레인 연결 패드(274)에 결합되도록 구성될 수 있고, 제3 상호연결 패드(326)는 소스 연결 패드(276)에 결합되도록 구성될 수 있다. 일부 실시예들에서, 제1, 제2, 및 제3 상호연결 패드들(322, 324, 326)을 게이트 연결 패드(272), 드레인 연결 패드(274), 및 소스 연결 패드(276)에 각각 결합하기 위해 접합 요소(예컨대, 납땜 볼들 및/또는 범프들(320))가 사용될 수 있다. 단일 패드로서 예시되지만, 일부 실시예들에서, 제1, 제2, 및/또는 제3 상호연결 패드들(322, 324, 326) 중 하나 이상은 복수의 패드들을 포함할 수 있다.
제1, 제2 및 제3 상호연결 패드들(322, 324, 326) 각각은 회로 모듈(310) 내의 하나 이상의 전도성 패턴(373)에 결합될 수 있다. 전도성 패턴들(373)은, 회로 모듈(310) 내의 다양한 라우팅 및/또는 회로를 제공할 수 있다. 예컨대, 전도성 패턴들(373)은, 제1 상호연결 패드(322)를 하나 이상의 제1 표면 연결 패드(372) 및 하나 이상의 게이트 리드 연결 패드(382)에 연결할 수 있다. 그에 따라, 게이트 연결 패드(272)는, 하나 이상의 제1 표면 연결 패드(372) 및 하나 이상의 게이트 리드 연결 패드(382)에 전기적으로 결합될 수 있다. 전도성 패턴들(373)은 또한, 제2 상호연결 패드(324)를 하나 이상의 제2 표면 연결 패드(374) 및 하나 이상의 드레인 리드 연결 패드(384)에 연결할 수 있다. 그에 따라, 드레인 연결 패드(274)는, 하나 이상의 제2 표면 연결 패드(374) 및 하나 이상의 드레인 리드 연결 패드(384)에 전기적으로 결합될 수 있다. 전도성 패턴들(373)은 또한, 제3 상호연결 패드(326)를 하나 이상의 제3 표면 연결 패드(376) 및 하나 이상의 소스 리드 연결 패드(386)에 연결할 수 있다. 그에 따라, 소스 연결 패드(276)는, 하나 이상의 제3 표면 연결 패드(376) 및 하나 이상의 소스 리드 연결 패드(386)에 전기적으로 결합될 수 있다. 그에 따라, 회로 모듈(310)은, 복수의 제1 표면 연결 패드들(372) ― 이들의 개개의 제1 표면 연결 패드들은 결합 요소(270)의 게이트 연결 패드(272)에 결합됨 ―, 복수의 제2 표면 연결 패드들(374) ― 이들의 개개의 제2 표면 연결 패드들은 결합 요소(270)의 드레인 연결 패드(274)에 결합됨 ―, 및 복수의 제3 표면 연결 패드들(376) ― 이들의 개개의 제3 표면 연결 패드들은 결합 요소(270)의 소스 연결 패드(276)에 결합됨 ― 를 갖는 표면(예컨대, 최상부 표면)을 가질 수 있다.
전도성 패턴들(373)은 격리 물질(315) 내에 봉입(encase)될 수 있다. 일부 실시예들에서, 격리 물질(315)은, 예컨대, 산화규소, 질화규소, 전도성 패턴들(273)의 산화물, 중합체, 몰딩 화합물, 또는 이들의 조합물을 포함할 수 있다. 일부 실시예들에서, 회로 모듈(310)은 인쇄 회로 보드(PCB)로서 형성될 수 있다. PCB 실시예에서, 격리 물질(315)은 PCB의 기판일 수 있고, 전도성 패턴들(373)은 기판 내에 형성된 트레이스들일 수 있다.
전도성 패턴(373) 및 제1, 제2, 및 제3 표면 연결 패드들(372, 374, 376)의 존재는 다수의 상이한 회로들이 RF 트랜지스터 증폭기(200)에 결합되는 것을 허용할 수 있다. 예컨대, 회로 요소들(350)은, 제1, 제2, 및 제3 표면 연결 패드들(372, 374, 376) 중 2개 이상 사이에 (예컨대, 납땜 또는 다른 접합을 통해) 결합될 수 있다. 회로 요소들(350)은 RF 트랜지스터 증폭기(200)에 다양한 전자적 능력들을 제공할 수 있다. 예컨대, 회로 요소들(350)은, 임피던스 매칭 및/또는 고조파 종단에 사용될 수 있는 임피던스들(예컨대, 저항성, 유도성, 및 용량성 요소들을 포함함)을 포함할 수 있다. 일부 실시예들에서, 회로 요소들(350)은, RF 트랜지스터 증폭기(200)에 스트립라인 구성요소들 및/또는 기저대역 종단을 제공할 수 있다.
회로 모듈(310)의 표면 상에 있는 것으로 예시되지만, 부가적인 회로 요소들(350)은 회로 모듈(310) 내에 내부적으로 제공될 수 있다는 것이 이해될 것이다. 예컨대, 하나 이상의 접지 평면이 회로 모듈(310) 내에 회로 요소(350)로서 형성될 수 있다. 유사하게, (예컨대, 하나 이상의 접지 평면과 함께) 스트립라인이 회로 모듈(310) 내에 형성될 수 있다. 도 3a에 예시된 전도성 패턴들(373) 및 회로 요소들(350)의 구성은 단지 예들일 뿐이고 본 발명의 실시예들을 제한하도록 의도되지 않는다. 일부 실시예들에서, 회로 요소들(350) 및/또는 전도성 패턴들(373)은, 고조파 종단 회로, 매칭 회로, 분할 회로, 결합 회로, 및/또는 바이어싱 회로의 적어도 일부를 제공하도록 구성될 수 있다. 다른 구성들의 전도성 패턴들(373) 및/또는 다른 유형들의 회로 요소들(350)이 본 발명의 범위로부터 벗어나지 않으면서 사용될 수 있다.
일부 실시예들에서, 회로 모듈(310) 및 회로 요소들(350)은 임의적으로 캡슐화 물질(316) 내에 봉입될 수 있다. 일부 실시예들에서, 캡슐화 물질(316)은, 예컨대, 산화규소, 질화규소, 중합체, 몰딩 화합물, 또는 이들의 조합물을 포함할 수 있다.
게이트 리드 연결 패드들(382), 드레인 리드 연결 패드들(384), 및 소스 리드 연결 패드들(386)은, RF 트랜지스터 증폭기(200)의 개개의 게이트, 드레인, 및 소스에 신호들을 연결하기 위한 단자들을 제공할 수 있다. 예컨대, RF 트랜지스터 증폭기(200)에 입력 신호를 제공하기 위한 연결은, 게이트 리드 연결 패드들(382) 중 하나 이상에 결합될 수 있다. 일부 실시예들에서, RF 트랜지스터 증폭기(200)로부터 출력 신호를 수신하기 위한 연결은, 드레인 리드 연결 패드들(384)에 결합될 수 있다. 일부 실시예들에서, 접지 신호는 소스 리드 연결 패드들(386)에 결합될 수 있지만, 본 발명은 이에 제한되지 않는다. 게이트 리드 연결 패드들(382), 드레인 리드 연결 패드들(384), 및 소스 리드 연결 패드들(386)이 회로 모듈(310)의 최하부 표면에 있는 것으로 예시되지만, 이는 단지 예일 뿐이며, 본 발명을 제한하도록 의도되지 않는다. 일부 실시예들에서, 다양한 리드 연결들이 회로 모듈(310)의 최상부 또는 다른 표면 상에 있을 수 있다.
RF 트랜지스터 증폭기(200)의 최상부 측 접촉부들과 함께 회로 모듈(310)을 사용하는 것은, 임피던스 매칭 및/또는 고조파 종단과 같은 부가적인 기능성이 광범위한 와이어 접합의 사용 없이도 RF 트랜지스터 증폭기(200)에 편리하게 부가되는 것을 허용한다. 그에 따라, 상이한 기능성 및/또는 능력이 단순히 상이한 회로 모듈(310)을 사용함으로써 RF 트랜지스터 증폭기(200)에 결합될 수 있다. RF 트랜지스터 증폭기(200)의 연결 지점들(예컨대, 단자들)이 일관되기 때문에, RF 트랜지스터 증폭기(200)의 구성의 변형들은 이전에 이용가능한 것보다 더 효율적으로 달성될 수 있다. 와이어 접합들에 대한 감소된 또는 제거된 필요성은 또한, (와이어 접합 패드들의 크기들이 다이 크기를 주도하는) 일부 응용들에서 감소된 다이 크기를 허용할 수 있으며, 그러므로, 본 발명의 실시예들에 따른 RF 트랜지스터 증폭기 다이들은 또한 증가된 집적 밀도를 나타낼 수 있다. 그에 따라, 본 발명의 실시예들에 따른 RF 증폭기 다이는, 특히 밀리미터파 주파수들과 같은 높은 주파수들에서 동작하는 제품들에 대해, 개선된 제품 조립 일관성, 더 높은 수율들, 증가된 제품 집적도, 감소된 비용, 및 개선된 RF 성능을 나타낼 수 있다.
본원에 개시된 기법들은 특히 더 높은 주파수 응용들에서 유익할 수 있는데, 그 이유는, 매칭 회로들에서 요구되는 인덕턴스가 그러한 응용들에서 훨씬 더 낮을 수 있으며, 그러므로, 통상적인 접합 와이어들의 사용이 너무 많은 인덕턴스를 투입할 수 있기 때문이다. 부가적으로, 접합 와이어 길이들에서의 공차들은 더 높은 주파수들에서 더 큰 영향을 가질 수 있고, 높은 주파수 응용들에서(특히, 더 낮은 전력인 경우), 접합 패드들의 크기가 다이의 크기를 주도할 수 있다. 일부 실시예들에서, 본원에 개시된 RF 트랜지스터 증폭기 다이들 중 임의의 것은 1 GHz보다 큰 주파수들에서 동작하도록 구성될 수 있다. 다른 실시예들에서, 이러한 RF 트랜지스터 증폭기 다이들은 2.5 GHz보다 큰 주파수들에서 동작하도록 구성될 수 있다. 또 다른 실시예들에서, 이러한 RF 트랜지스터 증폭기 다이들은 3.1 GHz보다 큰 주파수들에서 동작하도록 구성될 수 있다. 더 부가적인 실시예들에서, 이러한 RF 트랜지스터 증폭기 다이들은 5 GHz보다 큰 주파수들에서 동작하도록 구성될 수 있다. 일부 실시예들에서, 이러한 RF 트랜지스터 증폭기 다이들은 2.5 - 2.7 GHz, 3.4 - 4.2 GHz, 또는 5.1 - 5.8 GHz 주파수 대역들 또는 이들의 하위 부분들 중 적어도 하나에서 동작하도록 구성될 수 있다.
도 3b는 본 발명의 일부 실시예들에 따른, 회로 모듈(310)에 결합되는 RF 트랜지스터 증폭기 다이(210)의 개략적인 단면도이다. 도 3b는, 이전에 논의된 회로 모듈(310), 회로 요소들(350), 및 RF 트랜지스터 증폭기 다이(210)의 요소들을 포함한다. 그러므로, 도 3b의 논의는, 실시예들 중 이전 도면들과 관련하여 논의된 것들과 상이한 그러한 부분들에 중점을 둘 것이다.
도 3b는, 회로 모듈(310)이 개재 결합 요소(270) 없이 RF 트랜지스터 증폭기 다이(210)에 직접 연결되는 실시예를 예시한다. 그에 따라, 회로 모듈(310)은, RF 트랜지스터 증폭기 다이(210)의 게이트 단자(222), 드레인 단자(224), 및 소스 단자(들)(226) 중 하나 이상의 소스 단자에 결합되도록 구성될 수 있다. 예컨대, 회로 모듈(310)의 제1 상호연결 패드(322)는 게이트 단자(222)에 결합되도록 구성될 수 있고, 회로 모듈(310)의 제2 상호연결 패드(324)는 드레인 단자(224)에 결합되도록 구성될 수 있고, 회로 모듈(310)의 제3 상호연결 패드(326)는 소스 단자(들)(226) 중 하나 이상에 결합되도록 구성될 수 있다. 일부 실시예들에서, 제1, 제2, 및 제3 상호연결 패드들(322, 324, 326)을 게이트 단자(222), 드레인 단자(224), 및 소스 단자(들)(226) 중 하나 이상의 소스 단자에 각각 결합하기 위해 접합 요소(예컨대, 납땜 볼들 및/또는 범프들)(320)가 사용될 수 있다. 단일 패드로서 예시되지만, 일부 실시예들에서, 제1, 제2, 및/또는 제3 상호연결 패드들(322, 324, 326) 중 하나 이상은 복수의 패드들을 포함할 수 있다. 도 3b에 예시된 구성은, RF 트랜지스터 증폭기 다이(210)와 회로 모듈(310) 사이에 연결을 제공하기 위해 결합 요소(270)의 팬-인 또는 팬-아웃 구성이 필요하지 않을 때 유용할 수 있다.
도 3c는, 회로 모듈(310)이 개재 결합 요소(270) 없이 전도성 패턴들(223)을 활용하여 온-다이 RDL을 포함하는 RF 트랜지스터 증폭기 다이(210')에 직접 연결되는 실시예를 예시한다. 그에 따라, 회로 모듈(310)은, RF 트랜지스터 증폭기 다이(210')의 게이트 단자(222), 드레인 단자(224), 및 소스 단자(들)(226) 중 하나 이상의 소스 단자에 결합되도록 구성될 수 있다. 도 3c의 RF 트랜지스터 증폭기 다이(210')는, 게이트 단자(222), 드레인 단자(224), 및 소스 단자(들)(226) 중 하나 이상의 소스 단자에 결합되는 (예컨대, RDL의) 내부 전도성 패턴들의 예를 도시하기 위해 단면으로 예시된다. 일부 실시예들에서, RF 트랜지스터 증폭기 다이(210')는 MMIC일 수 있다. 결합 요소(270) 없이 예시되지만, 일부 실시예들에서, RF 트랜지스터 증폭기 다이(210')와 회로 모듈(310) 사이에 결합 요소(270)가 또한 존재할 수 있다는 것이 이해될 것이다.
전도성 패턴들(273)(존재하는 경우)을 활용하는 결합 요소(270), 전도성 패턴들(223)(존재하는 경우)을 활용하는 온-다이 RDL, 및 전도성 패턴들(373)을 활용하는 회로 모듈(310)의 사용은, RF 트랜지스터 증폭기 다이(210)의 게이트, 드레인, 및 소스와 게이트 리드 연결 패드들(382), 드레인 리드 연결 패드들(384), 및 소스 리드 연결 패드들(386) 사이에 상호연결 구조를 제공할 수 있다. 이러한 요소 및 전기 접합 기법들의 다양한 조합들을 활용함으로써, 와이어 접합을 제거하고/거나 감소시키는 반도체 패키지가 제공될 수 있다.
도 3d는 본 발명의 일부 실시예들에 따른, 복수의 RF 트랜지스터 증폭기들(200)에 결합되는 회로 모듈(310')의 개략적인 단면도이다. 도 3e는 본 발명의 일부 실시예들에 따른, 복수의 RF 트랜지스터 증폭기 다이들(210)에 결합되는 회로 모듈(310')의 개략적인 단면도이다. 도 3e 및 도 3e는 이전에 논의된 회로 모듈(310'), 회로 요소들(350), RF 트랜지스터 증폭기 다이들(210), 및 RF 트랜지스터 증폭기들(200)의 요소들을 포함한다. 그러므로, 도 3d 및 도 3e의 논의는, 실시예들 중 이전 도면들과 관련하여 논의된 것들과 상이한 그러한 부분들에 중점을 둘 것이다.
도 3d를 참조하면, 회로 모듈(310')은 하나 초과의 RF 트랜지스터 증폭기(200)에 결합되도록 구성될 수 있다. 도 3d는 또한, 전도성 패턴들(373), 상호연결 패드들, 및 표면 연결 패드들이 본 발명의 범위로부터 벗어나지 않으면 수정될 수 있다는 것을 예시한다. 예컨대, 회로 모듈(310')은 복수의 상호연결 패드들(327)을 포함할 수 있다. 상호연결 패드들(327)은, 복수의 RF 트랜지스터 증폭기들(200)의 단자들에 결합되도록 구성될 수 있다. 예컨대, 회로 모듈(310')의 상호연결 패드(327)는, 복수의 RF 트랜지스터 증폭기(200) 중 하나 이상의 RF 트랜지스터 증폭기의 게이트 연결 패드(272), 드레인 연결 패드(274), 및/또는 소스 연결 패드(276)에 결합되도록 구성될 수 있다.
유사하게, 회로 모듈(310')은, 전도성 패턴들(373)을 통해 상호연결 패드들(327) 중 하나 이상에 결합되는 표면 연결 패드들(377)을 가질 수 있다. 회로 요소들(350)은 표면 연결 패드들(377) 중 하나 이상에 결합될 수 있다. 전도성 패턴들(373), 상호연결 패드들(327), 표면 연결 패드들(377), 및/또는 회로 요소들(350)을 사용함으로써, 복수의 RF 트랜지스터 증폭기들(200) 사이의 다양한 회로 연결들이 실현될 수 있다. 도 3d에 예시된 구성은 단지 개략적인 예일 뿐이며, 회로 모듈(310')의 다양한 요소들의 라우팅 및 연결들은 RF 트랜지스터 증폭기들(200)을 수반하는 복잡한 회로들을 생성하기 위해 다양하게 수정될 수 있다는 것이 이해될 것이다.
일부 실시예들에서, 회로 모듈(310')은, 하나 이상의 게이트 리드 연결 패드(382), 하나 이상의 드레인 리드 연결 패드(384), 및 하나 이상의 소스 리드 연결 패드(386)를 포함할 수 있다. 하나 이상의 게이트 리드 연결 패드(382), 하나 이상의 드레인 리드 연결 패드(384), 및 하나 이상의 소스 리드 연결 패드(386)에 제공되는 신호들은, 회로 모듈(310')을 통해 전도성 패턴들(373)을 경유하여 RF 트랜지스터 증폭기들(200) 중 다양한 것들에 분배될 수 있다.
도 3d는, 복수의 RF 트랜지스터 증폭기들(200)의 각각의 RF 트랜지스터 증폭기가 그 자신의 결합 요소(270)를 갖는 실시예를 예시하며, 다른 구성들이 가능하다는 것이 이해될 것이다. 예컨대, 일부 실시예들에서, 단일 결합 요소(270)가 복수의 RF 트랜지스터 증폭기 다이들(210)에 결합될 수 있다. 단일 결합 요소(270)의 사용은, 회로의 트랜지스터 요소들에 대해 더 적은 상호연결부들을 갖는 회로 모듈(310')의 사용을 허용할 수 있다.
도 3d는, 결합 요소(270)를 포함하는 복수의 RF 트랜지스터 증폭기들(200)에 회로 모듈(310')이 결합되는 실시예를 예시한다. 그러나, 본 발명은 이에 제한되지 않는다. 일부 실시예들에서, 회로 모듈(310')은, 결합 요소(270)를 포함하지 않는 복수의 RF 트랜지스터 증폭기 다이들(210, 210')에 직접 결합될 수 있다. 도 3e는, 회로 모듈(310')이 복수의 RF 트랜지스터 증폭기 다이들(210)에 결합되는 실시예를 예시한다. 회로 모듈(310')은 또한 본 발명으로부터 벗어나지 않으면서 (예컨대, 도 2k에 예시된 바와 같이) 복수의 RF 트랜지스터 증폭기 다이들(210')에 결합될 수 있다는 것이 이해될 것이다. 회로 모듈(310')은, 예컨대 접합 요소(예컨대, 납땜 볼 및/또는 범프)(320)에 의해, RF 트랜지스터 증폭기 다이(210, 210')에 결합될 수 있다. 회로 모듈(310)은 결합 요소(270) 및 RF 트랜지스터 증폭기 다이들(210, 210')을 포함하는 RF 트랜지스터 증폭기들(200)의 조합에 결합될 수 있다는 것이 이해될 것이다.
회로 모듈(310')은, 예컨대, 도허티 증폭기와 같은 다중 스테이지 및/또는 다중 경로 증폭기 회로를 구현하는 데 사용될 수 있는 RF 트랜지스터 증폭기들(200)에 대한 상호연결부들을 제공하는 데 사용될 수 있다. 전도성 패턴들(373)은 다중 스테이지 및/또는 다중 경로 증폭기 회로의 전기적 연결들을 제공할 수 있고, 이는, 회로 요소들(350)의 회로 요소들에 결합되어, 다중 스테이지 및/또는 다중 경로 증폭기 회로에 사용되는 커패시터들, 인덕터들, 저항기들, 및/또는 다른 회로 요소들을 제공할 수 있다. 그에 따라, 회로 모듈(310')은, 접합 와이어들의 사용 없이 복수의 RF 트랜지스터 증폭기들에 쉽게 결합될 수 있는 모듈식 상호연결부들을 제공하도록 구성될 수 있다.
도 3a 내지 도 3e가 회로 모듈들(310, 310'), 결합 요소들(270), 및 RF 트랜지스터 증폭기 다이들(210, 210')의 다양한 조합들을 예시하지만, 본 발명은 그러한 도면들에 예시된 특정 조합들로 제한되지 않는다는 것이 이해될 것이다. 관련 기술분야의 통상의 기술자에 의해 이해될 바와 같이, 회로 모듈들(310, 310'), 결합 요소들(270), 및 RF 트랜지스터 증폭기 다이들(210, 210')은 본 발명으로부터 벗어나지 않으면서 구체적으로 예시되지 않은 것들을 포함하는 다수의 변형들로 조합될 수 있다. 예컨대, 본 발명의 실시예들은, 회로 모듈(310, 310')에 직접 결합되는 트랜지스터 증폭기 다이(210, 210')를 포함한다. 본 발명의 일부 실시예들은, 결합 요소(270)를 통해 회로 모듈(310, 310')에 결합되는 트랜지스터 증폭기 다이(210, 210')를 포함한다. 결합 요소(270) 및/또는 회로 모듈(310, 310')은, PCB 또는 금속 코어 PCB뿐만 아니라 패터닝된 유전체 물질 상의 트레이스들을 포함할 수 있다. 일부 실시예들에서, 트랜지스터 증폭기 다이(210')는, 결합 요소(270) 또는 회로 모듈(310, 310')과 같은 다른 구조들에 연결될 수 있는 팬-인 및/또는 팬-아웃 구성을 포함할 수 있는, 다이 수준에서의 RDL과 같은 전도성 패턴들을 가질 수 있다.
도 4a는 본 발명의 일부 실시예들에 따른, 캐리어 기판(410)에 결합되는 RF 트랜지스터 증폭기(200) 및 회로 모듈(310)의 개략적인 단면도이다. 도 4b는 본 발명의 일부 실시예들에 따른, 결합 요소(270) 없이 캐리어 기판(410)에 결합되는 RF 트랜지스터 증폭기(200)의 개략적인 단면도이다. 도 4a 및 도 4b는 이전에 논의된 RF 트랜지스터 증폭기(200), 결합 요소(270), 및 회로 모듈(310)의 요소들을 포함한다. 그러므로, 도 4a 및 도 4b의 논의는, 실시예들 중 이전 도면들과 관련하여 논의된 것들과 상이한 그러한 부분들에 중점을 둘 것이다.
도 4a를 참조하면, RF 트랜지스터 증폭기(200)는 캐리어 기판(410) 위에 배치될 수 있다. 캐리어 기판(410)은, RF 트랜지스터 증폭기(200)에 대한 적합한 실장 표면을 제공하는 임의의 구조를 포함할 수 있다. 일부 실시예들에서, 캐리어 기판(410)은 온도 전도성 요소, 이를테면 금속 플랜지를 포함할 수 있다. 일부 실시예들에서, 캐리어 기판(410)은, 예컨대, RDL 층상 구조 또는 PCB를 포함할 수 있다. 일부 실시예들에서, 캐리어 기판(410)은, 구리, 몰리브데넘, 및/또는 이들의 조합물을 포함할 수 있다. 일부 실시예들에서, 캐리어 기판(410)은, 다수의 층들로 구성되고/거나 비아들/상호연결부들을 포함할 수 있다. 캐리어 기판(410)은, RF 트랜지스터 증폭기(200)가 쉽게 패키징될 수 있게 하도록 구성될 수 있다. 도 4a에 예시된 바와 같이, 회로 모듈(310)은 본원에 논의된 바와 같이 RF 트랜지스터 증폭기(200)에 결합될 수 있다.
일부 실시예들에서, 열 층(240)은, RF 트랜지스터 증폭기(200)의 최하부 표면과 캐리어 기판(410) 사이에 배치될 수 있다. 열 층(240)은, RF 트랜지스터 증폭기(200)로부터 캐리어 기판(410)으로의 열 에너지의 전달에 도움을 줄 수 있다. SiC가 RF 트랜지스터 증폭기(200)의 일부로서 활용되는 실시예들에서, SiC의 우수한 열 전도율은 캐리어 기판(410)이 디바이스의 열을 더 효율적으로 소산시키는 것을 허용할 수 있다. 일부 실시예들에서, 열 층(240)은 공융 층을 포함하거나 공융 층으로 대체될 수 있다.
하나 이상의 리드(415)가 회로 모듈(310)의 하나 이상의 게이트 리드 연결 패드(382), 하나 이상의 드레인 리드 연결 패드(384), 및 하나 이상의 소스 리드 연결 패드(386)에 결합될 수 있다. 예컨대, 제1 입력 리드(415A)는 RF 트랜지스터 증폭기(200)에 입력 신호를 제공하도록 (예컨대, 접합 층(420A), 이를테면 납땜을 통해) 하나 이상의 게이트 리드 연결 패드(382)에 결합될 수 있고, 제2 출력 리드(415B)는 RF 트랜지스터 증폭기(200)로부터 출력 신호를 수신하도록 (예컨대, 접합 층(420B), 이를테면 납땜을 통해) 하나 이상의 드레인 리드 연결 패드(384)에 결합될 수 있지만, 본 발명은 이에 제한되지 않는다.
도 4a의 리드 연결들은 단지 예일 뿐이고, 다른 연결 및/또는 연결 패드들이 가능하다. 예컨대, 도 4a에서, 하나 이상의 소스 리드 연결 패드(386)는 리드들(415A 및 415B) 둘 모두에 연결되는 것으로 예시된다. 그러나, 일부 실시예들에서, 하나 이상의 소스 리드 연결 패드(386)는 (예컨대, 하나 이상의 소스 단자(들)(226)를 통해) RF 트랜지스터 증폭기(200)의 소스에 결합되지 않을 수 있다. 예컨대, 일부 실시예들에서, 회로 요소들(350) 및/또는 전도성 패턴들(373) 중 하나 이상은, 하나 이상의 소스 리드 연결 패드(386)가 입력 리드(415A)에 결합되는지, 출력 리드(415B)에 결합되는지, 또는 어느 것에도 결합되지 않는지를 제어하도록 구성될 수 있다. 예컨대, 회로 요소(350)는, RF 트랜지스터 증폭기(200)의 소스 단자(226)를 리드(415)에 연결하도록 회로 모듈(310) 상에 제공될 수 있다. 유사하게, 회로 모듈(310)은, 리드(415A 또는 415B)와 RF 트랜지스터 증폭기(200)의 소스 단자(226) 사이의 결합을 연결해제하기 위해 회로 요소(350)(예컨대, 저항기)의 제거를 허용하도록 구성될 수 있다.
게다가, 도 4a는 2개의 리드(415A 및 415B)가 존재하는 실시예를 예시하지만, 이는 단지 예일 뿐이며, 본 발명을 제한하도록 의도되지 않는다. 일부 실시예들에서, 다수의 리드들이 제공될 수 있으며, 이들의 개개의 리드들은, 게이트 리드 연결 패드들(382), 드레인 리드 연결 패드들(384), 소스 리드 연결 패드들(386), 및/또는 이들의 조합들에 결합된다. 예컨대, 일부 실시예들에서, 소스 리드 연결 패드들(386)에 대한 접지 연결을 제공하도록 구성되는 부가적인 리드가 제공될 수 있다. 일부 실시예들에서, 소스 리드 연결 패드들(386)은, 예컨대, 접지에 결합될 수 있는 RF 반도체 패키지의 리드에 결합되도록 구성될 수 있다. 본원에서 사용되는 바와 같이, RF 트랜지스터 증폭기(200), 회로 모듈(310), 리드들(415A, 415B), 및 캐리어 기판(410)의 조합은, 패키징된 RF 트랜지스터 증폭기, RF 트랜지스터 증폭기 패키지, 또는 간단히 RF 트랜지스터 증폭기로 지칭될 수 있다.
리드들(415A, 415B)은 회로 모듈(310)과 캐리어 기판(410) 사이에 있을 수 있지만, 본 발명은 이에 제한되지 않는다. 일부 실시예들에서, 캐리어 기판(410)은, 리드들(415A 및 415B) 아래에 있고 일부 실시예들에서는 그 리드들을 지지하는 페디스털들(410p)을 가질 수 있지만, 본 발명은 이에 제한되지 않는다. 일부 실시예들에서, 페디스털들(410p)은 절연 물질을 포함할 수 있고/거나 절연 층(460)에 의해 리드들(415A, 415B)로부터 분리될 수 있다. 일부 실시예들에서, 본원에서 추가로 논의될 바와 같이, 리드들(415A, 415B)은 RF 트랜지스터 증폭기(200)의 패키지의 일부분에 의해 지지될 수 있다.
도 4a가 결합 요소(270)의 사용을 예시하지만, 본 발명은 이에 제한되지 않는다. 도 4b는 결합 요소가 생략되는 실시예를 예시한다. 도 4b의 실시예에서, 회로 모듈(310)은, 게이트 단자(222), 드레인 단자(224), 및 하나 이상의 소스 단자(들)(226)의 거리들과 유사한 거리들로 서로 이격되는 제1, 제2, 및 제3 상호연결 패드들(322, 324, 326)을 가질 수 있다. 예컨대, 제1 상호연결 패드(322)는 (예컨대, 접합 요소들, 이를테면, 납땜 볼 및/또는 범프(320)를 통해) 게이트 단자(222)에 연결될 수 있고, 제2 상호연결 패드(324)는 드레인 단자(224)에 연결될 수 있고, 제3 상호연결 패드(326)는 소스 단자(226)에 연결될 수 있다. 회로 모듈(310)에 대한 직접 연결은, RF 트랜지스터 증폭기(200)의 단자들의 (예컨대, 팬-인 또는 팬-아웃 구조를 통한) 간격에 대한 조정이 필요하지 않을 때 유용할 수 있다. 그에 따라, 일부 실시예들에서, 결합 요소(270)는 RF 트랜지스터 증폭기(200)에서 임의적이다.
도 4c는, 복수의 RF 트랜지스터 증폭기들(200)이 회로 모듈(310')에 결합되고 캐리어 기판(410) 상에 배치되는 실시예를 예시한다. 예컨대, 도 3d 및 도 3e와 관련하여 본원에 논의된 바와 같이, 복수의 RF 트랜지스터 증폭기 다이들(210, 210')이 회로 모듈(310')에 결합될 수 있다. 복수의 RF 트랜지스터 증폭기 다이들(210, 210')은 결합 요소(270)를 통해 회로 모듈(310')에 결합되거나 (도 3e에 예시된 바와 같이) 회로 모듈(310')에 직접 결합될 수 있다. RF 트랜지스터 증폭기 다이들(210, 210') 및/또는 회로 모듈(310')은 추가로 캐리어 기판(410) 상에 배치될 수 있으며, 리드들(415A 및 415B)이 그에 결합된다. 일부 실시예들에서, 열 층(240)은 RF 트랜지스터 증폭기 다이들(210, 210')과 캐리어 기판(410) 사이에 배치될 수 있다.
도 4a 내지 도 4c가 회로 모듈들(310, 310'), 결합 요소들(270), 및 RF 트랜지스터 증폭기 다이들(210, 210')의 다양한 조합들을 예시하지만, 본 발명은 그러한 도면들에 예시된 특정 조합들로 제한되지 않는다는 것이 이해될 것이다. 관련 기술분야의 통상의 기술자에 의해 이해될 바와 같이, 회로 모듈들(310, 310'), 결합 요소들(270), 및 RF 트랜지스터 증폭기 다이들(210, 210')은 본 발명으로부터 벗어나지 않으면서 구체적으로 예시되지 않은 것들을 포함하는 다수의 변형들로 조합될 수 있다. 이러한 조합들 각각은, 도 4a 내지 도 4c에 일반적으로 예시된 바와 같이, 캐리어 기판(410) 상에 배치될 수 있으며, 적절한 리드들(예컨대, 리드들(415A, 415B))이 그에 연결된다.
도 5a 내지 5c는 본 발명의 일부 실시예들에 따른, RF 트랜지스터 증폭기(200)의 다양한 패키징 옵션들(500a, 500b, 500c)의 개략적인 단면도들이다. 도 5a 내지 도 5c는 이전에 논의된 RF 트랜지스터 증폭기(200), 결합 요소(270), 및 회로 모듈(310)의 요소들을 포함한다. 그러므로, 도 5a 내지 도 5c의 논의는, 실시예들 중 이전 도면들과 관련하여 논의된 것들과 상이한 그러한 부분들에 중점을 둘 것이다.
도 5a를 참조하면, 반도체 패키지(500a)는, 본 발명의 일부 실시예들에 따른 RF 트랜지스터 증폭기(200)를 포함할 수 있다. 반도체 패키지(500a)는, 예컨대, 개방-에어(open-air) 또는 개방-캐비티(open-cavity) 패키지일 수 있다. 반도체 패키지(500a)는, 캐리어 기판(410), 측벽들(520), 및 덮개(525)를 포함할 수 있다. 캐리어 기판(410), 측벽들(520), 및 덮개(525)는 내부 캐비티(530)를 정의할 수 있다. RF 트랜지스터 증폭기(200) 및 회로 모듈(310)은 내부 캐비티(530) 내부에 배치될 수 있다. "반도체 패키지"라는 용어는 제한적인 것으로 의도되지 않는다. 이전에 언급된 바와 같이, RF 트랜지스터 증폭기(200), 회로 모듈(310), 리드들(415A, 415B), 및 캐리어 기판(410)의 조합은, 패키징된 RF 트랜지스터 증폭기, 반도체 패키지, 또는 간단히 RF 트랜지스터 증폭기로 지칭될 수 있다.
캐리어 기판(410)은, 반도체 패키지(500a)의 열 관리를 돕도록 구성되는 물질들을 포함할 수 있다. 예컨대, 캐리어 기판(410)은 구리 및/또는 몰리브데넘을 포함할 수 있다. 일부 실시예들에서, 캐리어 기판(410)은, 다수의 층들로 구성되고/거나 비아들/상호연결부들을 포함할 수 있다. 예시적인 실시예에서, 캐리어 기판(410)은, 자신의 어느 하나의 주 표면 상에 구리 클래딩 층들을 갖는 코어 몰리브데넘 층을 포함하는 다층 구리/몰리브데넘/구리 금속 플랜지일 수 있다. 제공된 캐리어 기판(410)의 물질들의 예들은 본 발명을 제한하도록 의도되지 않는다. 일부 실시예들에서, 열 층(240)은 RF 트랜지스터 증폭기(200)와 캐리어 기판(410) 사이에 있을 수 있다.
측벽들(520) 및/또는 덮개(525)는 일부 실시예들에서 절연 물질로 형성되거나 그를 포함할 수 있다. 예컨대, 측벽들(520) 및/또는 덮개(525)는 세라믹 및/또는 PCB로 형성되거나 그를 포함할 수 있다. 일부 실시예들에서, 측벽들(520) 및/또는 덮개(525)는 예컨대 Al2O3로 형성될 수 있다. 덮개(525)는 에폭시 아교를 사용하여 측벽들(520)에 아교접착될 수 있다. 측벽들(520)은 예컨대 경납땜을 통해 캐리어 기판(410)에 부착될 수 있다. 리드들(415A, 415B)은 측벽들(520)을 통해 연장되도록 구성될 수 있지만, 본 발명은 이에 제한되지 않는다.
일부 실시예들에서, RF 트랜지스터 증폭기(200)는 캐리어 기판(410) 및 리드들(415A, 415B) 상에 배치될 수 있고, 회로 모듈(310)은 RF 트랜지스터 증폭기(200) 상에 배치될 수 있다. 리드들(415A, 415B)은, 예컨대 전도성 다이 부착 물질을 사용하여 회로 모듈(310)에 결합될 수 있다. 일부 실시예들에서, 리드들(415A, 415B)은 측벽들(520)로부터 연장되어 회로 모듈(310)과 접촉할 수 있다. 그러므로, 일부 실시예들에서, RF 트랜지스터 증폭기(200)를 리드들(415A, 415B)에 연결하기 위해 와이어 접합들을 사용하는 것이 회피 및/또는 감소될 수 있다.
부가적인 회로 요소들(350)이 회로 모듈(310) 상에 실장된다. 이러한 부가적인 구성요소들은, 예컨대, 기본 주파수에서 임피던스 매칭하고/거나 상호변조 곱들을 접지로 종단시키는 데 사용되는 입력 매칭 구성요소들 및 출력 매칭 구성요소들을 포함할 수 있다. 이러한 회로 요소들(350)은, 예컨대, 통합 수동 디바이스들 또는 인쇄 회로 보드들에서 (적어도 부분적으로) 구현되는 저항기들, 커패시터들, 및/또는 인덕터들을 포함하는 수동 RF 구성요소들일 수 있다. 리드들(415A, 415B)은, RF 트랜지스터 증폭기(200)가 외부 디바이스들/회로들/전원들에 연결될 수 있게 한다. 도시된 실시예에서, 회로 모듈(310)은, 전도성 리드들(415A, 415B)을 회로 모듈(310) 상의 회로 요소들(350)에 연결하는 데 사용된다. 제1 리드(415A) 상에서 RF 트랜지스터 증폭기(200)에 입력되는 RF 신호는 회로 모듈(310)을 통해 회로 요소들(350)로 그리고 그로부터 RF 트랜지스터 증폭기 다이(210)의 게이트 단자(222)로 전달될 수 있고, 증폭된 출력 RF 신호는 RF 트랜지스터 증폭기 다이(210)의 드레인 단자(224)로부터 회로 요소들(350)로 그리고 그로부터 회로 모듈(310)을 통해 전달될 수 있으며, 여기서, RF 신호는 리드(415B)를 통해 출력된다.
도 5b를 참조하면, 반도체 패키지(500b)는, 본 발명의 실시예들에 따른 RF 트랜지스터 증폭기(200)를 포함할 수 있다. 반도체 패키지(500b)는, 예컨대, 오버몰딩된 플라스틱(OMP) 패키지일 수 있다. 반도체 패키지(500b)는, RF 트랜지스터 증폭기(200)가 그 위에 배치되는 캐리어 기판(410)을 포함할 수 있다. 회로 모듈(310)은 RF 트랜지스터 증폭기(200) 상에 배치될 수 있다.
RF 트랜지스터 증폭기(200) 및 회로 모듈(310)은 오버몰드 물질(540) 내에 봉입될 수 있다. 오버몰드 물질(540)은, RF 트랜지스터 증폭기(200) 및/또는 회로 모듈(310) 주위에 사출 몰딩되는 플라스틱 또는 플라스틱 중합체 화합물로 형성될 수 있으며, 그에 의해, 외부 환경으로부터의 보호가 제공된다.
RF 트랜지스터 증폭기(200) 및/또는 회로 모듈(310)을 통합하도록 수정될 수 있는 OMP 반도체 패키지(500b)를 제조하는 방법들은, 2016년 12월 6일자로 허여된 Wood 등의 "Over-mold plastic packaged wide band-gap power transistors and MMICS"라는 명칭의 미국 특허 번호 제9,515,011호에서 설명되며, 그 개시내용은 본원에 완전히 기재된 것처럼 인용에 의해 본원에 포함된다. 본 발명에 따른 반도체 패키지(500b)에서, 리드들(415A, 415B)은, 회로 모듈(310)에 연결되도록 반도체 패키지(500b) 외부로부터 오버몰드 물질(540) 내로 연장될 수 있다. 그러므로, 일부 실시예들에서, RF 트랜지스터 증폭기(200)를 리드들(415A, 415B)에 연결하기 위해 와이어 접합들을 사용하는 것이 회피 및/또는 감소될 수 있다.
반도체 패키지(500a)에서와 같이, 반도체 패키지(500b)의 캐리어 기판(410)은 열 관리를 돕도록 구성되는 물질들을 포함할 수 있다. 예컨대, 캐리어 기판(410)은 구리 및/또는 몰리브데넘을 포함할 수 있다. 일부 실시예들에서, 캐리어 기판(410)은, 다수의 층들로 구성되고/거나 비아들/상호연결부들을 포함할 수 있다. 일부 실시예들에서, 캐리어 기판(410)은, 플라스틱 오버몰드(540)에 의해 적어도 부분적으로 둘러싸이는 리드 프레임 또는 금속 슬러그의 일부인 금속 열 싱크를 포함할 수 있다. 제공된 캐리어 기판(410)의 물질들의 예들은 본 발명을 제한하도록 의도되지 않는다. 일부 실시예들에서, 열 층(240)은 RF 트랜지스터 증폭기(200)와 캐리어 기판(410) 사이에 있을 수 있다.
도 5c는 인쇄 회로 보드 기반 패키지 내에 RF 트랜지스터 증폭기 다이를 포함하는 패키징된 RF 트랜지스터 증폭기(500c)의 개략적인 단면도이다. 패키징된 RF 트랜지스터 증폭기(500c)는, 패키징된 RF 트랜지스터 증폭기(500c)의 리드들(415A, 415B)이 입력 및 출력 리드들로서 작용하는 트레이스들(415A, 415B)을 포함하는 인쇄 회로 보드(522)로 대체된다는 것을 제외하고는 도 5a를 참조하여 위에 논의된 패키징된 RF 트랜지스터 증폭기(500a)와 매우 유사하다. 인쇄 회로 보드(522)는, 예컨대 전도성 아교를 통해, 캐리어 기판(410)에 부착될 수 있다. 캐리어 기판(410)은, 예컨대 페디스털들(410P)을 포함할 수 있다. 페디스털들(410P)은 절연 물질 및/또는 금속으로 구성될 수 있다. 인쇄 회로 보드(652)는 중앙 개구를 포함할 수 있고, 회로 모듈(310)은 캐리어 기판(예컨대, 금속 플랜지)(410) 상에서 이러한 개구 내에 실장된다. RF 트랜지스터 증폭기(200) 및 회로 요소들(350)은 회로 모듈(310) 상에 실장된다.
도 5a 내지 도 5c는 결합 요소(270)를 갖는 RF 트랜지스터 증폭기(200)의 사용을 예시하지만, 본 발명은 이에 제한되지 않는다. 일부 실시예들에서, 반도체 패키지들(500a, 500b, 500c)은, 도 3b, 도 3c, 및 도 4b 내에 예시된 바와 같이, RF 트랜지스터 증폭기 다이(210)에 직접 결합되는 회로 모듈(310)을 포함하도록 구성될 수 있다. 일부 실시예들에서, 반도체 패키지들(500a, 550b, 및 500c)은, 도 3d, 도 3e, 및 도 4c에 예시된 바와 같이, 복수의 RF 트랜지스터 증폭기들(200, 200') 및/또는 복수의 RF 트랜지스터 증폭기 다이들(210, 210)에 결합되는 회로 모듈(310)을 포함하도록 구성될 수 있다.
본원에 논의되는 본 발명의 실시예들에 따른 RF 트랜지스터 증폭기들 중 임의의 것은 도 5a 내지 도 5c에 도시된 패키지들과 같은 패키지들에 실장될 수 있다는 것이 인식될 것이다. 그에 따라, 도 5a 내지 도 5c에 도시된 RF 트랜지스터 증폭기 다이(210), 결합 요소(270), 및/또는 회로 모듈들(310)은, 패키징된 RF 트랜지스터 증폭기들의 많은 추가적인 실시예들을 제공하기 위해 본원에 논의되는 본 발명의 실시예들 중 임의의 것에 따른 RF 트랜지스터 증폭기 다이(210, 210'), 결합 요소(270), 및/또는 회로 모듈들(310, 310')로 대체될 수 있다. 실시예에 따라, 패키징된 RF 트랜지스터 증폭기는 RF 트랜지스터 증폭기 다이로서 단일체 마이크로파 집적 회로(MMIC)를 포함할 수 있으며, 여기서, RF 트랜지스터 증폭기 다이는 단일 집적 다이에 다수의 개별 회로들을 포함한다. 부가적으로 및/또는 대안적으로, 패키지는, 직렬로 연결되어 다중 스테이지 RF 트랜지스터 증폭기를 형성하는 경로의 다중 RF 트랜지스터 증폭기 다이 및/또는 다수의 경로들에(예컨대, 병렬로) 배치되어 도허티 증폭기 구성에서와 같이 다중 트랜지스터 증폭기 다이 및 다수의 경로들을 갖는 RF 트랜지스터 증폭기를 형성하는 다중 RF 트랜지스터 다이를 포함할 수 있다. 일부 실시예들에서, 패키징된 RF 트랜지스터 증폭기는, 후면 측 상호연결 구조에 대한 전기적 연결들을 제공하는 전도성 게이트 및/또는 전도성 드레인 비아들을 갖는 본 발명의 실시예들에 따른 RF 트랜지스터 증폭기 다이뿐만 아니라 와이어 접합들을 통해 다른 구조들에 연결되는 게이트 및 드레인 단자들을 갖는 통상적인 RF 트랜지스터 증폭기 다이를 포함할 수 있다.
본원에 설명된 일부 실시예들에서, 회로 요소들(350)이 회로 모듈(310)의 최상부 표면 상에 배치될 수 있지만, 본원에 설명된 실시예들은 이에 제한되지 않는다. 도 6a 내지 도 6c는 본 발명의 일부 실시예들에 따른, 회로 모듈(610)에 결합되는 RF 트랜지스터 증폭기(200)의 부가적인 실시예들의 개략적인 단면도들이다. 도 6a 내지 도 6c는 도 3a의 단면에 대응한다. 도 6a 내지 도 6c는 이전에 논의된 RF 트랜지스터 증폭기(200)의 요소들을 포함한다. 그러므로, 도 6a 내지 도 6c의 논의는, 실시예들 중 이전 도면들과 관련하여 논의된 것들과 상이한 그러한 부분들에 중점을 둘 것이다.
도 6a를 참조하면, 회로 모듈(610)은, 결합 요소(270)의 게이트 연결 패드(272), 드레인 연결 패드(274), 및 소스 연결 패드(276)에 결합되도록 구성될 수 있다. 결합 요소(270)는, 예컨대, 도 2a 내지 도 2l와 관련하여 본원에 논의된 바와 같이, RF 트랜지스터 증폭기 다이(210)에 결합될 수 있다.
예컨대, 회로 모듈(610)은, 게이트 연결 패드(272), 드레인 연결 패드(274), 및 소스 연결 패드(276)에 각각 결합되도록 구성될 수 있는 노출된 상호연결 패드들(622, 624, 626)을 가질 수 있다. 일부 실시예들에서, 제1, 제2, 및 제3 상호연결 패드들(622, 624, 626)을 게이트 연결 패드(272), 드레인 연결 패드(274), 및 소스 연결 패드(276)에 각각 결합하기 위해 접합 요소(예컨대, 납땜 볼들 및/또는 범프들(320))가 사용될 수 있다. 단일 패드로서 예시되지만, 일부 실시예들에서, 제1, 제2, 및/또는 제3 상호연결 패드들(622, 624, 626) 중 하나 이상은 복수의 패드들을 포함할 수 있다.
회로 모듈(610)은 회로 모듈(610)의 제1 측(601) 상에서 결합 요소(270)에 결합될 수 있다. 제1 측(601)에 대향하는 회로 모듈(610)의 제2 측(602) 상에서, 복수의 패드들이 노출될 수 있다. 예컨대, 게이트 리드(682), 드레인 리드(684), 및 소스 리드(686)는 회로 모듈(610)의 제2 측(602) 상에서 노출될 수 있다. 단일 게이트 리드(682), 드레인 리드(684), 및 소스 리드(686)만이 도 6a에 예시되지만, 복수의 각각의 유형의 리드가 제공될 수 있다는 것이 이해될 것이다. 본원에서 추가로 논의될 바와 같이, 게이트 리드(682), 드레인 리드(684), 및 소스 리드(686)는 RF 트랜지스터 증폭기 다이(210)의 게이트 단자(222), 드레인 단자(224), 및 소스 단자(226)에 각각 결합되도록 구성될 수 있다. 캡슐화 물질(625)은, RF 트랜지스터 증폭기 다이(210), 결합 요소(270), 및/또는 회로 모듈(610)의 표면들 상에 있을 수 있다. 캡슐화 물질(625)은 플라스틱 또는 플라스틱 중합체 화합물로 형성될 수 있지만, 본 발명은 이에 제한되지 않는다. 일부 실시예들에서, 캡슐화 물질(625)은 충전재들을 갖는 중합체이거나 그를 포함할 수 있다.
제1, 제2 및 제3 상호연결 패드들(622, 624, 626) 각각은 회로 모듈(610) 내의 하나 이상의 전도성 패턴(673)에 결합될 수 있다. 전도성 패턴들(673)은, 회로 모듈(610) 내의 다양한 라우팅 및/또는 회로를 제공할 수 있다. 예컨대, 전도성 패턴들(673)은, 제1 상호연결 패드(622)를 하나 이상의 제1 표면 연결 패드(672) 및 게이트 리드(682)에 연결할 수 있다. 일부 실시예들에서, 제1 표면 연결 패드들(672)은 회로 모듈(610)의 제1 측(601) 상에서 노출될 수 있다. 일부 실시예들에서, 제1 회로 요소(650a)는, 게이트 리드(682)와 제1 상호연결 패드(622) 사이에 전기적으로 결합되도록 제1 표면 연결 패드들(672) 중 하나 이상에 결합될 수 있다. 일부 실시예들에서, 제1 회로 요소(650a)는, (예컨대, 결합 요소(270)를 통해) RF 트랜지스터 증폭기 다이(210)의 게이트 단자(222)와 게이트 리드(682) 사이에 결합될 수 있다. 결과적으로, 제1 회로 요소(650a)는 RF 트랜지스터 증폭기 다이(210)의 게이트들과 게이트 리드(682) 사이에 전기적으로 결합될 수 있다. 일부 실시예들에서, 제1 회로 요소(650a)는 회로 모듈(610)의 제1 측(601)에 결합될 수 있다. 그에 따라, 제1 회로 요소(650a)는 결합 요소(270)와 동일한 회로 모듈(610)의 측(예컨대, 제1 측(601))에 결합될 수 있다.
유사하게, 전도성 패턴들(673)은, 제2 상호연결 패드(624)를 하나 이상의 제2 표면 연결 패드(674) 및 드레인 리드(684)에 연결할 수 있다. 일부 실시예들에서, 제2 회로 요소(650b)는, 드레인 리드(684)와 제2 상호연결 패드(624) 사이에 전기적으로 결합되도록 제2 표면 연결 패드들(674) 중 하나 이상에 결합될 수 있다. 일부 실시예들에서, 제2 표면 연결 패드들(674)은 회로 모듈(610)의 제1 측(601) 상에서 노출될 수 있다. 일부 실시예들에서, 제2 회로 요소(650b)는, (예컨대, 결합 요소(270)를 통해) RF 트랜지스터 증폭기 다이(210)의 드레인 단자(224)와 드레인 리드(684) 사이에 결합될 수 있다. 결과적으로, 제2 회로 요소(650b)는 RF 트랜지스터 증폭기 다이(210)의 드레인들과 드레인 리드(684) 사이에 전기적으로 결합될 수 있다.
제1 회로 요소(650a) 및/또는 제2 회로 요소(650b)는 RF 트랜지스터 증폭기(200)에 다양한 전자적 능력들을 제공할 수 있다. 예컨대, 제1 회로 요소(650a) 및/또는 제2 회로 요소(650b)는, 임피던스 매칭 및/또는 고조파 종단에 사용될 수 있는 임피던스들(예컨대, 저항성, 유도성, 및 용량성 요소들을 포함함)을 포함할 수 있다. 일부 실시예들에서, 제1 회로 요소(650a) 및/또는 제2 회로 요소(650b)는 표면 실장 디바이스들이거나 그들을 포함할 수 있다. 일부 실시예들에서, 제1 회로 요소(650a) 및/또는 제2 회로 요소(650b)는 통합 수동 디바이스(IPD)들이거나 그들을 포함할 수 있다. 일부 실시예들에서, 제1 회로 요소(650a) 및/또는 제2 회로 요소(650b)는 고조파 및/또는 입력/출력 임피던스 매칭 요소들이거나 그들을 포함할 수 있다.
예컨대, 제1 회로 요소(650a)는 입력 매칭 능력들을 제공하도록 구성될 수 있다. 게이트 리드(682)와 RF 트랜지스터 증폭기 다이(210) 사이의 그의 위치로 인해, 제1 회로 요소(650a)는 RF 트랜지스터 증폭기 다이(210)의 게이트들에 제공되는 신호에 영향을 주고/거나 그를 컨디셔닝하는 것이 가능할 수 있다. 유사하게, 제2 회로 요소(650b)는 출력 매칭 능력들을 제공하도록 구성될 수 있다. 드레인 리드(684)와 RF 트랜지스터 증폭기 다이(210) 사이의 그의 위치로 인해, 제2 회로 요소(650b)는 RF 트랜지스터 증폭기 다이(210)의 드레인들로부터 제공되는 신호에 영향을 주고/거나 그를 컨디셔닝하는 것이 가능할 수 있다.
제1 및 제2 표면 연결 패드들(672, 674)과 같은 노출된 연결 패드들을 갖는 회로 모듈(610)을 사용함으로써, RF 트랜지스터 증폭기 다이(210)에 결합될 수 있는 회로 요소들을 제공하는 데 표면 실장 디바이스들이 사용될 수 있다. 표면 실장 디바이스들은 더 유연한 솔루션을 제공하기 위해 필요에 따라 대체 및/또는 구성될 수 있다. 예컨대, 상이한 유형의 입력/출력 매칭 및/또는 고조파 종단이 필요할 때, 동일한 회로 모듈(610)이 사용될 수 있지만, 제1 및/또는 제2 회로 요소들(650a, 650b)은 상이한 능력들을 제공하도록 교환될 수 있다.
제1 회로 요소(650a) 및 제2 회로 요소(650b)가 각각 단일 요소로서 예시되지만, 일부 실시예들에서, 제1 회로 요소(650a) 및/또는 제2 회로 요소(650b)는 복수의 개별 디바이스를 포함할 수 있다는 것이 이해될 것이다. 유사하게, 제1 및 제2 회로 요소들(650a, 650b)과 RF 트랜지스터 증폭기 다이(210) 사이의 상호연결들은 단지 예들일 뿐이며, 본 발명으로부터 벗어나지 않으면서 상이한 구성들의 전도성 패턴들(673)이 제공될 수 있다.
전도성 패턴들(673)은 또한 제3 상호연결 패드(626)를 하나 이상의 소스 리드(686)에 연결할 수 있다. 그에 따라 소스 연결 패드(276)는 하나 이상의 소스 리드(686)에 전기적으로 결합될 수 있다.
전도성 패턴들(673)은 격리 물질(615) 내에 봉입될 수 있다. 일부 실시예들에서, 격리 물질(615)은, 예컨대, 산화규소, 질화규소, 전도성 패턴들(673)의 산화물, 중합체, 몰딩 화합물, 또는 이들의 조합물을 포함할 수 있다. 일부 실시예들에서, 회로 모듈(610)은 인쇄 회로 보드(PCB)로서 형성될 수 있다. PCB 실시예에서, 격리 물질(615)은 PCB의 기판(들)일 수 있고, 전도성 패턴들(673)은 기판(들) 내에 형성된 트레이스들일 수 있다.
도 6a는 결합 요소(270)를 사용하여 RF 트랜지스터 증폭기 다이(210)에 결합되기 위한 회로 모듈(610)의 사용을 예시하지만, 본 발명은 이에 제한되지 않는다. 도 6b에 예시된 바와 같이, 일부 실시예들에서, RF 트랜지스터 증폭기 다이(210)는 회로 모듈(610)에 직접 결합될 수 있다. 예컨대, RF 트랜지스터 증폭기 다이(210)의 게이트 단자(222), 드레인 단자(224), 및 소스 단자(226)는, 예컨대 접합 요소들(320)을 사용하여, 회로 모듈(610)의 상호연결 패드들(622, 624, 626)에 각각 결합될 수 있다.
유사하게, 회로 모듈(610) 및 RF 트랜지스터 증폭기 다이(210)의 다른 구성들, 이를테면, 도 3c 내지 도 3e에 예시된 것들이 가능하다는 것이 이해될 것이다. 일부 실시예들에서, 회로 모듈(610)은, 도 3c에 예시된 것과 같이, 내부 전도성 패턴들을 포함하는 RF 트랜지스터 증폭기 다이(210')에 결합되도록 구성될 수 있다. 일부 실시예들에서, 회로 모듈(610)은, 도 3d 및 도 3e에 예시된 것과 같이, 다수의 RF 트랜지스터 증폭기 다이들(210)에 결합되도록 구성될 수 있다.
RF 트랜지스터 증폭기 다이(210)는 다양한 상이한 구성들을 가질 수 있다는 것이 또한 인식될 것이다. 예컨대, RF 트랜지스터 증폭기 다이들(210)은 최상부 측 게이트, 드레인, 및 소스 단자들(222, 224, 226)을 갖지만, 그들은 또한 일부 실시예들에서 후면 측 게이트, 드레인, 및 소스 단자들(222', 224', 226') 중 하나 이상을 가질 수 있다. 그러한 구성은 RF 트랜지스터 증폭기 다이(210'')의 개략적인 단면도인 도 6c에 개략적으로 도시된다. 도 6c에 도시된 바와 같이, 개개의 게이트, 드레인, 및 소스 단자들(222', 224', 226')에 연결되는 게이트 비아들(211), 드레인 비아들(213), 및/또는 소스 비아들(215)이 반도체 층 구조(230)를 통해 형성될 수 있다. 예컨대, 2020년 4월 3일자로 출원된 미국 가특허 출원 일련번호 제63/004,985호("'985 출원")에서 설명된 바와 같이, RF 트랜지스터 증폭기 다이의 후면 측 상에 게이트 및 드레인 단자들을 포함시키는 것은, 더 유연한 임피던스 매칭 회로 구현들을 허용하는 것과 같은 다양한 이점들을 가질 수 있다. '985 출원의 전체 내용은 인용에 의해 본원에 포함된다. 후면 측 게이트, 드레인, 및 소스 단자들(222', 224', 226') 및/또는 대응하는 게이트, 드레인, 및 소스 비아들(211, 213, 215)이 본원에 개시된 RF 트랜지스터 증폭기 다이들 중 임의의 것에 포함될 수 있다는 것이 인식될 것이다.
도 3a 내지 도 3e는 회로 요소(350)가 (예컨대, 회로 모듈(310)에 대해 RF 트랜지스터 증폭기 다이(210)와는 맞은편의) 회로 모듈(310)의 최상부 표면 상에 있는 실시예들을 예시하고, 도 6a 내지 도 6c는 회로 요소(650)가 (예컨대, 회로 모듈(610)과 RF 트랜지스터 증폭기 다이(210) 사이에서) 회로 모듈(610)의 최하부 표면 상에 있는 실시예들을 예시하지만, 다른 조합들이 이용가능하다는 것이 이해될 것이다. 일부 실시예들에서, 회로 요소들(350/650)은 회로 모듈(310/610)의 양 측들 상에 있을 수 있다. 일부 실시예들에서, 회로 요소들(350/650)은 회로 모듈(310/610)의 측부 표면들 상에 있을 수 있다.
도 6a 내지 도 6c에 예시된 바와 같이, RF 트랜지스터 증폭기 다이(210) 및/또는 RF 트랜지스터 증폭기(200)의 다수의 구성들이 회로 모듈(610)에 결합될 수 있다. 후속하는 도면들에서는, 논의는, RF 트랜지스터 증폭기 다이(210)가 회로 모듈(610)에 직접 결합되는 실시예들에 중점을 둘 것이다. 그러나, 이러한 약속사항은 단지 설명의 용이성을 위한 것이고, 회로 모듈(610)과 관련된 후속하는 논의는 본 발명으로부터 벗어나지 않으면서 RF 트랜지스터 증폭기(210)(예컨대, 결합 요소(270)를 사용함) 및/또는 RF 트랜지스터 증폭기(200) 사이의 다른 유형들의 상호연결들에 동일하게 적용될 수 있다는 것이 이해될 것이다.
도 7a 내지 도 7e는 본 발명의 특정 실시예들에 따른, 회로 모듈들 및 RF 트랜지스터 증폭기 다이들을 결합하는 방법들을 예시하는 개략도들이다. 도 7a에 도시된 바와 같이, 회로 모듈(610)이 제공될 수 있다. 회로 모듈(610)은 제1 측(601) 및 제2 측(602)을 가질 수 있다. 일부 실시예들에서, 제1 측(601)은, 제1, 제2, 및 제3 상호연결 패드들(622, 624, 626)뿐만 아니라 제1 및 제2 표면 연결 패드들(672, 674)을 노출시킬 수 있다. 일부 실시예들에서, 제2 측(602)은, 노출된 게이트 리드(682), 드레인 리드(684), 및 소스 리드(686)를 가질 수 있다.
도 7b를 참조하면, 제1 회로 요소(650a) 및 제2 회로 요소(650b)가 회로 모듈(610)의 제1 측(601) 상에 제공될 수 있다. 예컨대, 접합 요소(예컨대, 납땜 볼들 및/또는 범프들(320))가 제1 회로 요소(650a)를 제1 표면 연결 패드(672)에 결합하는 데 사용될 수 있다. 유사하게, 접합 요소(예컨대, 납땜 볼들 및/또는 범프들(320))가 제2 회로 요소(650b)를 제2 표면 연결 패드(674)에 결합하는 데 사용될 수 있다.
도 7c를 참조하면, RF 트랜지스터 증폭기 다이(210)가 회로 모듈(610)의 제1 측(601) 상에 제공될 수 있다. 예컨대, 접합 요소(예컨대, 납땜 볼들 및/또는 범프들(320))가 RF 트랜지스터 증폭기 다이(210)의 게이트 단자(222), 드레인 단자(224), 및 소스 단자(226)를 제1, 제2, 및 제3 상호연결 패드들(622, 624, 626)에 각각 결합하는 데 사용될 수 있다. 도 7b 및 도 7c의 순서는, RF 트랜지스터 증폭기 다이(210)가 제1 및 제2 회로 요소(650a, 650b) 이전에 회로 모듈(610)에 결합되도록 반전될 수 있다는 것이 이해될 것이다.
도 7d에 도시된 바와 같이, RF 트랜지스터 증폭기 다이(210)의 전도성 구조들, 제1 및 제2 회로 요소들(650a, 650b), 및/또는 회로 모듈(610) 사이에 캡슐화 물질(625)을 주입하기 위해 모세관 언더필(capillary underfill) 프로세스가 사용될 수 있다. 캡슐화 물질(625)은, 단락 회로들을 방지하고, 결과적인 디바이스의 구조적 무결성을 향상시키고, 적절한 임피던스 매칭을 제공하는 것을 도울 수 있다. 일부 실시예들에서, 캡슐화 물질(625)은 또한, RF 트랜지스터 증폭기 다이(210)를 보호 물질 내에 캡슐화할 수 있다.
도 7e는, 열 층(240)이 RF 트랜지스터 증폭기 다이(210)의 후면 측 상에 배치되는 부가적인 임의적 단계를 예시한다. 일부 실시예들에서, 부가적인 열 관리 구조들(642), 이를테면, 금속 플랜지, 금속 핀(fin), 열 싱크, 또는 다른 구조가 열 층(240) 상에 제공될 수 있다. 일부 실시예들에서, 열 관리 구조들(642)은, 본원에서 추가로 논의될 바와 같이, 더 큰 반도체 패키지(예컨대, 캐리어 기판)의 일부일 수 있다. 열 층(240)은, RF 트랜지스터 증폭기 다이(210)와 RF 트랜지스터 증폭기 다이(210)가 실장되는 열 관리 구조(642) 사이의 열 전달을 용이하게 하도록 구성되는 열 전도성 층일 수 있다. 일부 실시예들에서, 열 층(240) 및/또는 열 관리 구조들(642)은 생략될 수 있다. 일부 실시예들에서, 열 층(240)은 공융 층과 같은 다이 부착 층일 수 있다. 열 층(240)은, 트랜지스터 증폭기 다이(210) 상에 있고/거나 캡슐화 물질(625) 및/또는 제1 및 제2 회로 요소(650a, 650b) 상으로 연장될 수 있다. 열 층(240)은, 공융 또는 다른 금속 접합을 형성하기 위한 금속 층일 수 있다. 일부 실시예들에서, 열 층(240)은 열 접착제일 수 있다.
도 6a 내지 도 6c의 실시예들은, 회로 모듈(610)의 공통 측(예컨대, 제2 측(602)) 상에 공통 게이트 리드(682), 드레인 리드(684), 및 소스 리드(686)를 제공한다. 이는, 회로 모듈(610)이 다양한 상이한 구성들로 제2 측(602)과 부착되는 것을 허용할 수 있다. 예컨대, 도 8a 및 도 8b는 본 발명의 일부 실시예들에 따른, 회로 모듈(610)의 다양한 패키징 옵션들(800a, 800b)의 개략적인 단면도들이다. 도 8a 및 도 8b는 이전에 논의된 RF 트랜지스터 증폭기 다이(210) 및 회로 모듈(610)의 요소들을 포함한다. 그러므로, 도 8a 및 도 8b의 논의는, 실시예들 중 이전 도면들과 관련하여 논의된 것들과 상이한 그러한 부분들에 중점을 둘 것이다.
도 8a를 참조하면, 반도체 패키지(800a)는 도 5a와 관련하여 본원에 논의된 반도체 패키지(500a)와 유사할 수 있으며, 그 도면과 관련하여 이미 논의된 중복 설명들은 생략될 것이다. 반도체 패키지(800a)는, 예컨대, 개방-에어 또는 개방-캐비티 패키지일 수 있다. 반도체 패키지(800a)는, 캐리어 기판(410), 측벽들(520), 및 덮개(525)를 포함할 수 있다. 캐리어 기판(410), 측벽들(520), 및 덮개(525)는 내부 캐비티(530)를 정의할 수 있다. RF 트랜지스터 증폭기 다이(210) 및 회로 모듈(610)은 내부 캐비티(530) 내부에 배치될 수 있다. 일부 실시예들에서, 열 층(240)은 RF 트랜지스터 증폭기 다이(210)와 캐리어 기판(410) 사이에 있을 수 있다.
리드들(415A, 415B)은 측벽들(520)을 통해 연장되도록 구성될 수 있지만, 본 발명은 이에 제한되지 않는다. 일부 실시예들에서, RF 트랜지스터 증폭기(210)는 캐리어 기판(410) 및 리드들(415A, 415B) 상에 배치될 수 있고, 회로 모듈(610)은 RF 트랜지스터 증폭기 다이(210) 상에 배치될 수 있다. 리드들(415A, 415B)은, 예컨대 전도성 다이 부착 물질을 사용하여 회로 모듈(610)에 결합될 수 있다. 일부 실시예들에서, 리드들(415A, 415B)은 측벽들(520)로부터 연장되어 회로 모듈(610)과 접촉하고/거나 그에 연결될 수 있다. 예컨대, 리드(415a)는 게이트 리드(682)에 결합될 수 있고, 리드(415b)는 드레인 리드(684)에 결합될 수 있다. 일부 실시예들에서, 부가적인 리드 및/또는 연결(도시되지 않음)이 소스 리드(686)에 결합될 수 있다. 그러므로, 일부 실시예들에서, RF 트랜지스터 증폭기 다이(210)를 리드들(415A, 415B)에 연결하기 위해 와이어 접합들을 사용하는 것이 회피 및/또는 감소될 수 있다.
도 8b를 참조하면, 반도체 패키지(800b)는, 본 발명의 실시예들에 따른 RF 트랜지스터 증폭기(210) 및 회로 모듈(610)을 포함할 수 있다. 반도체 패키지(800b)는 도 5b와 관련하여 본원에 논의된 반도체 패키지(500b)와 유사할 수 있으며, 그 도면과 관련하여 이미 논의된 중복 설명들은 생략될 것이다. 반도체 패키지(800b)는, 예컨대, 오버몰딩된 플라스틱(OMP) 패키지일 수 있다.
본 발명에 따른 반도체 패키지(800b)에서, 리드들(415A, 415B)은, 회로 모듈(610)에 연결되도록 반도체 패키지(800b) 외부로부터 오버몰드 물질(540) 내로 연장될 수 있다. 예컨대, 리드(415a)는 게이트 리드(682)에 결합될 수 있고, 리드(415b)는 드레인 리드(684)에 결합될 수 있다. 일부 실시예들에서, 부가적인 리드 및/또는 연결(도시되지 않음)이 소스 리드(686)에 결합될 수 있다. 일부 실시예들에서, 반도체 패키지(800b) 내에서 캐리어 기판(410)과 RF 트랜지스터 증폭기 다이(210) 사이에 열 층(240)이 있을 수 있다.
도 8a 및 도 8b와 관련하여 예시된 반도체 패키지들(800a, 800b)에 부가하여, 본 발명으로부터 벗어나지 않으면서 다른 패키징 구성들이 가능하다는 것이 이해될 것이다. 예컨대, 회로 모듈(610)은, 도 5c의 것들과 유사한 반도체 패키지들뿐만 아니라 다른 구성들과 함께 활용될 수 있다.
도 6a 내지 도 6c에서, 회로 요소들(650a, 650b) 및 RF 트랜지스터 증폭기 다이(210)는 회로 모듈(610)의 동일한 측 상에 있는 한편, 게이트, 드레인, 및 소스 리드들(682, 684, 686)은 대향하는 측 상에 있지만, 본 실시예들은 이에 제한되지 않는다. 도 9a는 본 발명의 일부 실시예들에 따른 회로 모듈(610B)의 실시예의 평면도이며, 여기서, 리드들(682, 684, 686), 회로 요소들(650a, 650b), 및 RF 트랜지스터 증폭기 다이(210)는 전부가 회로 모듈(610B)의 동일한 측 상에 있다. 도 9b는 도 9a의 선(9B-9B)을 따라 취해진 단면도이다. 도 9c는 도 9a의 선(9C-9C)을 따라 취해진 단면도이다. 도 9a 내지 도 9c는 이전에 논의된 RF 트랜지스터 증폭기 다이(210) 및 회로 모듈(610)의 요소들을 포함한다. 그러므로, 도 9a 내지 도 9c의 논의는, 실시예들 중 이전 도면들과 관련하여 논의된 것들과 상이한 그러한 부분들에 중점을 둘 것이다.
도 9a 내지 도 9c를 참조하면, 회로 모듈(610B)은 RF 트랜지스터 증폭기 다이(210) 상에 실장될 수 있다. RF 트랜지스터 증폭기 다이(210)는 도 9a의 개략적인 평면도에서 회로 모듈(610B) 아래에 실장되며, 그러므로, 파선들을 사용하여 도시된다. 회로 모듈(610B)은, RF 트랜지스터 증폭기 다이(210)의 게이트 단자(222), 드레인 단자(224), 및/또는 소스 단자(226)에 결합되도록 구성될 수 있다. 도 9a 내지 도 9c는 회로 모듈(610B)이 RF 트랜지스터 증폭기 다이(210)에 직접 결합되는 것을 예시하지만, 다른 연결 유형들, 이를테면, 도 2a 내지 도 2l과 관련하여 예시된 것들을 포함하는 다른 구성들의 RF 트랜지스터 증폭기(200)가 가능하다는 것이 이해될 것이다. 예컨대, 결합 요소(270)는, 회로 모듈(610B)과 RF 트랜지스터 증폭기 다이(210) 사이에 결합될 수 있다.
예컨대, 회로 모듈(610B)은, RF 트랜지스터 증폭기 다이(210)의 게이트 단자(222), 드레인 단자(224), 및 소스 단자(226)에 각각 결합되도록 구성될 수 있는 노출된 상호연결 패드들(622, 624, 626)을 가질 수 있다. 예컨대, 제1 상호연결 패드(622)는 게이트 단자(222)에 결합되도록 구성될 수 있고, 제2 상호연결 패드(624)는 드레인 단자(224)에 결합되도록 구성될 수 있고, 제3 상호연결 패드(626)는 소스 단자(226)에 결합되도록 구성될 수 있다. 일부 실시예들에서, 제1, 제2, 및 제3 상호연결 패드들(622, 624, 626)을 각각 게이트 단자(222), 드레인 단자(224), 및 소스 단자(들)(226)에 각각 결합하기 위해 접합 요소(예컨대, 납땜 볼들 및/또는 범프들)(320)가 사용될 수 있다. 단일 패드로서 예시되지만, 일부 실시예들에서, 제1, 제2, 및/또는 제3 상호연결 패드들(622, 624, 626) 중 하나 이상은 복수의 패드들을 포함할 수 있다.
회로 모듈(610B)은, 회로 모듈(610B)의 제1 측(601) 상에서 RF 트랜지스터 증폭기 다이(210)에 결합될 수 있다. 게다가, 게이트 리드(682B), 드레인 리드(684B), 및 소스 리드(686B)는 회로 모듈(610B)의 제1 측(601) 상에서 노출될 수 있다. 본원에서 추가로 논의될 바와 같이, 게이트 리드(682B), 드레인 리드(684B), 및 소스 리드(686B)는 RF 트랜지스터 증폭기 다이(210)의 게이트 단자(222), 드레인 단자(224), 및 소스 단자(226)에 각각 결합되도록 구성될 수 있다. 캡슐화 물질(625)은, RF 트랜지스터 증폭기 다이(201)의 표면들, 및/또는 회로 모듈(610B) 상에 있을 수 있다.
제1, 제2 및 제3 상호연결 패드들(622, 624, 626) 각각은 회로 모듈(610B) 내의 하나 이상의 전도성 패턴(673B)에 결합될 수 있다. 전도성 패턴들(673B)은, 회로 모듈(610B) 내의 다양한 라우팅 및/또는 회로를 제공할 수 있다. 예컨대, 전도성 패턴들(673B)은, 제1 상호연결 패드(622)를 하나 이상의 제1 표면 연결 패드(672) 및 게이트 리드(682B)에 연결할 수 있다. 일부 실시예들에서, 제1 표면 연결 패드들(672)은 회로 모듈(610B)의 제1 측(601) 상에서 노출될 수 있다. 일부 실시예들에서, 제1 회로 요소(650a)는, 게이트 리드(682B)와 제1 상호연결 패드(622) 사이에 전기적으로 결합되도록 제1 표면 연결 패드들(672) 중 하나 이상에 결합될 수 있다. 일부 실시예들에서, 제1 회로 요소(650a)는, RF 트랜지스터 증폭기 다이(210)의 게이트 단자(222)와 게이트 리드(682B) 사이에 결합될 수 있다. 결과적으로, 제1 회로 요소(650a)는 RF 트랜지스터 증폭기 다이(210)의 게이트들과 게이트 리드(682B) 사이에 전기적으로 결합될 수 있다. 일부 실시예들에서, 제1 회로 요소(650a)는 회로 모듈(610B)의 제1 측(601)에 결합될 수 있다. 그에 따라, 제1 회로 요소(650a)는, RF 트랜지스터 증폭기 다이(210) 및 게이트 리드(682B)와 동일한 회로 모듈(610B)의 측(예컨대, 제1 측(601))에 결합될 수 있다.
유사하게, 전도성 패턴들(673B)은, 제2 상호연결 패드(624)를 드레인 단자(224) 및 드레인 리드(684B)에 연결할 수 있다. 일부 실시예들에서, 제2 회로 요소(650b)는, 드레인 리드(684B)와 제2 상호연결 패드(624) 사이에 전기적으로 결합되도록 제2 표면 연결 패드들(674) 중 하나 이상에 결합될 수 있다. 일부 실시예들에서, 제2 표면 연결 패드들(674)은 회로 모듈(610B)의 제1 측(601) 상에서 노출될 수 있다. 일부 실시예들에서, 제2 회로 요소(650b)는, RF 트랜지스터 증폭기 다이(210)의 드레인 단자(224)와 드레인 리드(684B) 사이에 결합될 수 있다. 결과적으로, 제2 회로 요소(650b)는 RF 트랜지스터 증폭기 다이(210)의 드레인들과 드레인 리드(684B) 사이에 전기적으로 결합될 수 있다.
전도성 패턴들(673B)은 또한 제3 상호연결 패드(626)를 하나 이상의 소스 리드(686B)에 연결할 수 있다. 소스 리드들(686B)은, 제3 상호연결 패드(626) 및 RF 트랜지스터 증폭기 다이(210)와 동일한 제1 측(601) 상에 있을 수 있다. 일부 실시예들에서, 도 9a에 예시된 바와 같이, 게이트 리드(682B) 및 드레인 리드(684B)는 RF 트랜지스터 증폭기 다이(210)의 2개의 대향하는 측 상에 있을 수 있고, 소스 리드들(686B)은 2개의 대향 측과 상이한 RF 트랜지스터 증폭기 다이(210)의 측들 상에 있을 수 있다. 다른 방식으로 언급하자면, 일부 실시예들에서, 게이트 리드(682B)는 RF 트랜지스터 증폭기 다이(210)의 제1 측에 인접할 수 있고, 드레인 리드(684B)는 RF 트랜지스터 증폭기 다이(210)의 제2 측에 인접할 수 있고, 소스 리드들(686B) 중 하나 이상은 RF 트랜지스터 증폭기 다이(210)의 제1 및 제2 측들과 상이한 RF 트랜지스터 증폭기 다이(210)의 제3 측에 인접할 수 있다.
도 9a 내지 도 9c의 회로 모듈(610B)은, 회로 모듈(610B)이 RF 트랜지스터 증폭기 다이(210)와 회로 모듈(610B)의 동일한 측 상에 게이트, 드레인 및 소스 리드들(682B, 684B, 686B)을 제공한다는 점에서 도 6a 내지 도 6c의 회로 모듈(610)과 다를 수 있다. 다시 말해서, 회로 모듈(610B)의 전도성 패턴들(673)은, 게이트, 드레인, 및 소스 리드들(682B, 684B, 686B)이 회로 모듈(610B)의 상이한 부분 상에서 노출될 수 있게 하도록 구성될 수 있다. 게이트, 드레인, 및 소스 리드들(682B, 684B, 686B)이 위치되는 측을 편이시킴으로써, 부가적인 패키징 옵션들이 가능하다.
도 9d는 본 발명의 일부 실시예들에 따른, 캐리어 기판(410) 상에 실장된 도 9a의 회로 모듈(610B)의 단면도이다. 도 9d에 예시된 바와 같이, 회로 모듈(610B)은 RF 트랜지스터 증폭기 다이(210) 상에 결합될 수 있으며, 이 RF 트랜지스터 증폭기 다이는 차례로, 캐리어 기판(410) 상에 있을 수 있다.
일부 실시예들에서, 열 층(240)은 RF 트랜지스터 증폭기 다이(210)와 캐리어 기판(410) 사이에 있을 수 있다. 일부 실시예들에서, 부가적인 열 관리 구조(642), 이를테면, 금속 플랜지, 금속 핀, 열 싱크, 또는 다른 구조가 열 층(240) 상에 그리고/또는 열 층(240)과 캐리어 기판(410) 사이에 제공될 수 있다. 열 층(240)은, RF 트랜지스터 증폭기 다이(210)와 RF 트랜지스터 증폭기 다이(210)가 실장되는 캐리어 기판(410) 사이의 열 전달을 용이하게 하도록 구성되는 열 전도성 층일 수 있다. 일부 실시예들에서, 열 층(240) 및/또는 열 관리 구조(642)는 생략될 수 있다. 일부 실시예들에서, 열 층(240)은 공융 층과 같은 다이 부착 층일 수 있다. 열 층(240)은, RF 트랜지스터 증폭기 다이(210) 상에 있고/거나 캡슐화 물질(625) 및/또는 제1 및 제2 회로 요소(650a, 650b) 상으로 연장될 수 있다. 열 층(240)은, 공융 또는 다른 금속 접합을 형성하기 위한 금속 층일 수 있다. 일부 실시예들에서, 열 층(240)은 열 접착제일 수 있다.
일부 실시예들에서, 부가적인 접촉부들이 캐리어 기판(410) 내에 제공될 수 있지만, 본 발명은 이에 제한되지 않는다. 예컨대, 게이트 커넥터(982), 드레인 커넥터(984), 및/또는 소스 커넥터(도시되지 않음)가 캐리어 기판(410) 상에 그리고/또는 캐리어 기판(410) 내에 제공될 수 있다. 예컨대, 회로 모듈(610B)의 게이트 리드(682B)는 (예컨대, 접합 요소, 이를테면, 납땜 볼들 및/또는 범프들(320)을 통해) 게이트 커넥터(982)에 결합되도록 구성될 수 있고, 드레인 리드(684B)는 드레인 커넥터(984)에 결합되도록 구성될 수 있고, 소스 리드(686B)는 소스 커넥터(도시되지 않음)에 결합되도록 구성될 수 있다.
도 9b의 패키징 예는 단지 예일 뿐이며, 본 발명은 이에 제한되지 않는다는 것이 이해될 것이다. 일부 실시예들에서, 도 9a 내지 도 9c의 회로 모듈(610B)은, 도 5a 내지 도 5c 및 도 8a 및 도 8b와 관련하여 논의된 것들과 같은, 본원에 설명된 다른 반도체 패키지들 내에 결합될 수 있다. 예컨대, 도 10a 및 도 10b는 본 발명의 일부 실시예들에 따른, 회로 모듈(610B)의 다양한 패키징 옵션들(1000a, 1000b)의 개략적인 단면도들이다. 도 10a 및 도 10b는 이전에 논의된 RF 트랜지스터 증폭기 다이(210) 및 회로 모듈(610B)의 요소들을 포함한다. 그러므로, 도 10a 및 도 10b의 논의는, 실시예들 중 이전 도면들과 관련하여 논의된 것들과 상이한 그러한 부분들에 중점을 둘 것이다.
도 10a를 참조하면, 반도체 패키지(1000a)는 도 5a 및 도 8a와 관련하여 본원에 논의된 반도체 패키지들(500a 및 800a)과 각각 유사할 수 있으며, 그러한 도면들과 관련하여 이미 논의된 중복 설명들은 생략될 것이다. 반도체 패키지(1000a)는, 예컨대, 개방-에어 또는 개방-캐비티 패키지일 수 있다. 반도체 패키지(1000a)는, 캐리어 기판(410), 측벽들(520), 및 덮개(525)를 포함할 수 있다. 캐리어 기판(410), 측벽들(520), 및 덮개(525)는 내부 캐비티(530)를 정의할 수 있다. RF 트랜지스터 증폭기 다이(210) 및 회로 모듈(610B)은 내부 캐비티(530) 내부에 배치될 수 있다. 일부 실시예들에서, 열 층(240)은 RF 트랜지스터 증폭기 다이(210)와 캐리어 기판(410) 사이에 있을 수 있다.
리드들(415A, 415B)은 측벽들(520)을 통해 연장되도록 구성될 수 있지만, 본 발명은 이에 제한되지 않는다. 일부 실시예들에서, RF 트랜지스터 증폭기(210)는 캐리어 기판(410) 및 리드들(415A, 415B) 상에 배치될 수 있고, 회로 모듈(610B)은 RF 트랜지스터 증폭기 다이(210) 상에 배치될 수 있다. 리드들(415A, 415B)은, 예컨대 전도성 다이 부착 물질을 사용하여 회로 모듈(610B)에 결합될 수 있다. 예컨대, 리드(415a)는 게이트 리드(682B)에 결합될 수 있고, 리드(415b)는 드레인 리드(684B)에 결합될 수 있다. 일부 실시예들에서, 부가적인 리드 및/또는 연결(도시되지 않음)이 소스 리드(686B)에 결합될 수 있다. 그러므로, 일부 실시예들에서, RF 트랜지스터 증폭기 다이(210)를 리드들(415A, 415B)에 연결하기 위해 와이어 접합들을 사용하는 것이 회피 및/또는 감소될 수 있다.
도 10b를 참조하면, 반도체 패키지(1000b)는, 본 발명의 실시예들에 따른 RF 트랜지스터 증폭기(210) 및 회로 모듈(610B)을 포함할 수 있다. 반도체 패키지(1000b)는 도 5b 및 도 8b와 관련하여 본원에 논의된 반도체 패키지(500b 및 800b)와 유사할 수 있으며, 그 도면과 관련하여 이미 논의된 중복 설명들은 생략될 것이다. 반도체 패키지(1000b)는, 예컨대, 오버몰딩된 플라스틱(OMP) 패키지일 수 있다.
본 발명에 따른 반도체 패키지(1000b)에서, 리드들(415A, 415B)은, 회로 모듈(610B)에 연결되도록 반도체 패키지(800b) 외부로부터 오버몰드 물질(540) 내로 연장될 수 있다. 예컨대, 리드(415a)는 게이트 리드(682B)에 결합될 수 있고, 리드(415b)는 드레인 리드(684B)에 결합될 수 있다. 일부 실시예들에서, 부가적인 리드 및/또는 연결(도시되지 않음)이 소스 리드(686B)에 결합될 수 있다.
도 10a 및 도 10b와 관련하여 예시된 반도체 패키지들(1000a, 1000b)에 부가하여, 본 발명으로부터 벗어나지 않으면서 다른 패키징 구성들이 가능하다는 것이 이해될 것이다. 예컨대, 회로 모듈(610B)은, 도 5c의 것들과 유사한 반도체 패키지들뿐만 아니라 다른 구성들과 함께 활용될 수 있다.
본원에 논의된 바와 같이, 회로 모듈들은 회로 모듈들의 표면들 상에 회로 요소들을 포함할 수 있지만, 또한, 회로 모듈 그 자체 내에 회로 요소들을 포함할 수 있다. 도 11a 내지 도 11d는 본 발명의 일부 실시예들에 따른, 회로 모듈(610C)에 결합되는 RF 트랜지스터 증폭기 다이(210)의 부가적인 실시예들의 개략적인 단면도들이다. 도 11a 내지 도 11d는 이전에 논의된 RF 트랜지스터 증폭기 다이(210) 및 회로 모듈(610C)의 요소들을 포함한다. 그러므로, 도 11a 내지 도 11d의 논의는, 실시예들 중 이전 도면들과 관련하여 논의된 것들과 상이한 그러한 부분들에 중점을 둘 것이다.
도 11a를 참조하면, 회로 모듈(610C)은 RF 트랜지스터 증폭기 다이(210) 상에 실장될 수 있다. 회로 모듈(610C)은, RF 트랜지스터 증폭기 다이(210)의 게이트 단자(222), 드레인 단자(224), 및 소스 단자(226)에 결합되도록 구성될 수 있다. 도 11a는 회로 모듈(610C)이 RF 트랜지스터 증폭기 다이(210)에 직접 결합되는 것을 예시하지만, 다른 연결 유형들, 이를테면, 도 2a 내지 도 2l과 관련하여 예시된 것들을 포함하는 다른 구성들의 RF 트랜지스터 증폭기(200)가 가능하다는 것이 이해될 것이다. 예컨대, 결합 요소(270)는, 회로 모듈(610C)과 RF 트랜지스터 증폭기 다이(210) 사이에 결합될 수 있다.
회로 모듈(610C)은, 게이트 단자(222), 드레인 단자(224), 및 소스 단자(226)에 각각 결합되도록 구성될 수 있는 노출된 상호연결 패드들(622, 624, 626)을 가질 수 있다. 일부 실시예들에서, 제1, 제2, 및 제3 상호연결 패드들(622, 624, 626)을 게이트 단자(222), 드레인 단자(224), 및 소스 단자(들)(226)에 각각 결합하기 위해 접합 요소(예컨대, 납땜 볼들 및/또는 범프들)(320)가 사용될 수 있다. 단일 패드로서 예시되지만, 일부 실시예들에서, 제1, 제2, 및/또는 제3 상호연결 패드들(622, 624, 626) 중 하나 이상은 복수의 패드들을 포함할 수 있다.
회로 모듈(610C)은, 회로 모듈(610C)의 제1 측(601) 상에서 RF 트랜지스터 증폭기 다이에 결합될 수 있다. 게다가, 게이트 리드(682C), 드레인 리드(684C), 및/또는 소스 리드(도시되지 않음)는 회로 모듈(610C)의 제1 측(601) 상에서 노출될 수 있다. 게이트 리드(682C), 드레인 리드(684C), 및/또는 소스 리드는 RF 트랜지스터 증폭기 다이(210)의 게이트 단자(222), 드레인 단자(224), 및 소스 단자(226)에 각각 결합되도록 구성될 수 있다.
회로 모듈(610C)은, 하나 이상의 전도성 패턴(1173), 제1 회로 요소(1150a), 및 제2 회로 요소(1150b)를 포함할 수 있다. 제1 및 제2 회로 요소들(1150a 및 1150b)은 도 11a에서 개략적으로 예시된다. 회로 모듈(610C)은, 제1 및 제2 회로 요소들(1150a 및 1150b)이 회로 모듈(610C)의 구조 내에 포함될 수 있다는 점에서 본원에 설명된 회로 모듈들(610, 610B)의 것과 상이할 수 있다. 예컨대, 판 커패시터(plate capacitor)들, 교호로 맞물린(interdigitated) 핑거 커패시터들, 및/또는 커패시터들이 회로 모듈(610C) 내의 전도성 패턴들(1173)을 사용하여 구현될 수 있다. 마찬가지로, 나선형 인덕터들 또는 다른 유도성 요소들이 또한 회로 모듈(610C) 내에 구현될 수 있다. 저항성 요소들은, 예컨대, 더 높은 저항의 전도성 물질들을 사용하여 트레이스 세그먼트들 또는 전도성 비아들을 형성함으로써 회로 모듈(610C) 상에 또는 그 내에 형성될 수 있다.
일부 실시예들에서, 제1 및 제2 회로 요소들(1150a, 1150b) 및/또는 전도성 패턴들(1173)은, 고조파 종단 회로, 매칭 회로, 분할 회로, 결합 회로, 및/또는 바이어싱 회로의 적어도 일부를 제공하도록 구성될 수 있다. 다른 구성들의 전도성 패턴들(1173) 및/또는 다른 유형들의 회로 요소들(1150a, 1150b)이 본 발명의 범위로부터 벗어나지 않으면서 사용될 수 있다. 또한, 도 11a에 예시된 전도성 패턴들(1173) 및 회로 요소들(1150a, 1150b)의 구성은 단지 예들일 뿐이며, 본 발명의 실시예들을 제한하도록 의도되지 않는다는 것이 인식될 것이다.
일부 실시예들에서, 회로 모듈(610C)은 PCB 모듈로서 형성될 수 있고, 제1 및 제2 회로 요소들(1150a, 1150b)은 PCB 내의 트레이스들로부터 형성될 수 있다. 일부 실시예들에서, 회로 모듈(610C)은 절연 물질(615)로 형성될 수 있고, 전도성 패턴들(1173)은 절연 물질(615) 내의 전도성 물질, 이를테면, 전도성 필러들 및/또는 비아들(예컨대, 구리 필러들)일 수 있다.
제1, 제2 및 제3 상호연결 패드들(622, 624, 626) 각각은 회로 모듈(610C) 내의 전도성 패턴들(1173) 중 하나 이상에 결합될 수 있다. 전도성 패턴들(1173)은, 회로 모듈(610C) 내의 다양한 라우팅 및/또는 회로를 제공할 수 있다. 예컨대, 전도성 패턴들(1173)은, 제1 상호연결 패드(622)를 제1 회로 요소(1150a)를 통해 게이트 리드(682C)에 연결할 수 있다. 제1 회로 요소(1150a)는, 게이트 리드(682C)와 제1 상호연결 패드(622) 사이에 입력 매칭 및/또는 고조파 종단 기능성을 제공할 수 있다.
유사하게, 전도성 패턴들(1173)은, 제2 상호연결 패드(624)를 제2 회로 요소(1150b)를 통해 드레인 리드(684C)에 연결할 수 있다. 제2 회로 요소(1150b)는, 드레인 리드(684C)와 제2 상호연결 패드(624) 사이에 출력 매칭 및/또는 고조파 종단 기능성을 제공할 수 있다.
도 11a에 예시된 바와 같이, 일부 실시예들에서, RF 트랜지스터 증폭기 다이(210), 회로 모듈(610C), 게이트 리드(682C), 및/또는 드레인 리드(684C) 상에 캡슐화 물질(1125)이 형성될 수 있다. 캡슐화 물질(1125)은, 단락 회로들을 방지하고, 결과적인 디바이스의 구조적 무결성을 향상시키고, 적절한 임피던스 매칭을 제공하는 것을 도울 수 있다. 일부 실시예들에서, 캡슐화 물질(1125)은 또한, RF 트랜지스터 증폭기 다이(210)를 보호 물질 내에 캡슐화할 수 있다.
일부 실시예들에서, 관통 비아들(1115)이 캡슐화 물질(1125) 내에 형성될 수 있다. 관통 비아들(1115)은 전도성 물질을 포함할 수 있고, 게이트 리드(682C) 및/또는 드레인 리드(684C)에 대한 전도성 경로를 제공할 수 있다. 예컨대, 관통 비아들(1115)은, 캡슐화 물질(1125)의 최하부 표면 상에서 게이트 연결(1182) 및/또는 드레인 연결(1184)을 노출시킬 수 있다. 게이트 연결(1182) 및/또는 드레인 연결(1184)은 게이트 리드(682C) 및 드레인 리드(684C)에 대한 연결 지점들을 각각 제공할 수 있다.
일부 실시예들에서, 게이트 연결(1182) 및 드레인 연결(1184)은 대략적으로 동일 평면 상에 있을 수 있다. 일부 실시예들에서, 캡슐화 물질(1125)은 RF 트랜지스터 증폭기 다이(210)의 최하부 표면을 노출시키도록 구성될 수 있고, 게이트 연결(1182) 및 드레인 연결(1184)은 또한 RF 트랜지스터 증폭기 다이(210)의 최하부 표면과 대략적으로 동일 평면 상에 있을 수 있지만, 본 발명은 이에 제한되지 않는다. 게이트 연결(1182) 및 드레인 연결(1184)만이 도 11a에 예시되지만, 소스 연결들이 또한 유사한 방식으로 제공될 수 있다는 것이 이해될 것이다.
게이트 연결(1182) 및 드레인 연결(1184)의 사용은, RF 트랜지스터 증폭기 다이(210) 및 회로 모듈(610C)의 조합과 다른 패드들 및/또는 다이들 사이의 직접 접합의 사용을 허용할 수 있다. 예컨대, 도 11b에 예시된 바와 같이, 게이트 연결(1182)은 (예컨대, 접합 요소, 이를테면 납땜을 통해) 게이트 패드(1192)에 결합될 수 있고, 드레인 연결(1184)은 게이트 패드(1194)에 결합될 수 있다. 일부 실시예들에서, 열 층(240)이 또한 RF 트랜지스터 증폭기 다이(210) 아래에 제공될 수 있지만, 본 발명은 이에 제한되지 않는다. 일부 실시예들에서, 열 층(240)은 생략될 수 있다. 일부 실시예들에서, RF 트랜지스터 증폭기 다이(210)의 소스 단자(226) 및/또는 제3 상호연결 패드(626)에 연결하기 위해 부가적인 접촉부들이 제공될 수 있다.
도 11b의 패키징 예는 단지 예일 뿐이며, 본 발명은 이에 제한되지 않는다는 것이 이해될 것이다. 도 11c 및 도 11d는 도 5a 내지 도 5c, 도 8a, 도 8b, 도 10a, 및 도 10b와 관련하여 본원에 논의된 것과 유사한 패키징의 사용을 예시한다. 예컨대, 회로 모듈(610C), RF 트랜지스터 증폭기 다이(210), 및 게이트 및 드레인 연결(1182, 1184)을 비롯한 캡슐화 물질(1125)이, 개방-캐비티 반도체 패키지(1100a)(도 11c) 또는 OMP 패키지(1100b)(도 11d)에 배치될 수 있다. 도 5a 내지 도 5c, 도 8a, 도 8b, 도 10a, 및 도 10b와 관련하여 이전에 논의된 것들과 유사한 반도체 패키지(1100a) 및 반도체 패키지(1100b)의 도 11c 및 도 11d의 요소들은 간결성을 위해 생략될 것이다.
일부 실시예들에서, 게이트 연결(1182)은 접합 요소(예컨대, 납땜 볼들 및/또는 범프들)에 의해 게이트 리드(415A)에 결합될 수 있고, 드레인 연결(1184)은 또한 드레인 리드(415B)에 결합될 수 있다. 게이트 리드(415A) 및 드레인 리드(415B)는 (예컨대, 절연 층 및/또는 오버몰드 물질(540)에 의해) 캐리어 기판(410)으로부터 전기적으로 절연될 수 있다. 일부 실시예들에서, 열 층(240)은 RF 트랜지스터 증폭기 다이(210)와 캐리어 기판(410) 사이에 있을 수 있다. 일부 실시예들에서, 열 층(240)은 생략될 수 있다. 일부 실시예들에서, 열 층(240)은 공융 층과 같은 다이 부착 층일 수 있다. 열 층(240)은, 트랜지스터 증폭기 다이(210) 상에 있을 수 있고/거나 캡슐화 물질(1125) 상으로 연장될 수 있다. 열 층(240)은, 공융 또는 다른 금속 접합을 형성하기 위한 금속 층일 수 있다. 일부 실시예들에서, 열 층(240)은 열 접착제일 수 있다. 도 11c 및 도 11d에 도시되진 않지만, 일부 실시예들에서, 도 7e 및 도 9d에 예시된 것들과 같은 부가적인 열 관리 구조들이 사용될 수 있다.
도 11c 및 도 11d에 예시된 패키징 실시예들은 단지, 회로 모듈(610C) 및 RF 트랜지스터 증폭기 다이(210)가 반도체 패키지 내에서 결합될 수 있는 방식을 예시하도록 의도된 예들일 뿐이다. 본 발명으로부터 벗어나지 않으면서 반도체 패키지의 다수의 다른 가능한 구성들 및/또는 배향들이 가능하다는 것이 이해될 것이다.
일부 실시예들에서, 관통 비아들(1115) 및/또는 캡슐화 물질(1125)은 생략될 수 있다. 예컨대, 도 12a 내지 도 12d는 본 발명의 일부 실시예들에 따른, 회로 모듈(610C)에 결합되는 RF 트랜지스터 증폭기 다이(210)의 부가적인 실시예들의 개략적인 단면도들이다. 도 12a에 예시된 바와 같이, 회로 모듈(610C)은 도 11a 내지 도 11d의 것과 실질적으로 유사할 수 있으며, 그러므로, 그의 중복 설명은 생략될 것이다. 도 12a의 실시예는, 예컨대, 캡슐화 물질(1125), 관통 비아들(1115), 및/또는 게이트/드레인 연결들(1182, 1184)을 생략하고, 게이트 리드(682C) 및 드레인 리드(684C)를 직접 노출시킬 수 있다. 도 12a는 캡슐화 물질(1125) 전부가 제거된 것을 예시하지만, 일부 실시예들에서, 일부 캡슐화 물질(1125)이 존재할 수 있다는 것이 이해될 것이다. 예컨대, 일부 실시예들에서, 캡슐화 물질(1125)은 RF 트랜지스터 증폭기 다이(210) 및 회로 모듈(610C)의 부분들 상에 있을 수 있지만, 게이트 리드(682C) 및 드레인 리드(684C)를 노출시킬 수 있다.
도 12a에 예시된 실시예들은 다수의 패키징 구성들에서 활용될 수 있다. 도 12b 및 도 12c는 도 5a 내지 도 5c, 도 8a, 도 8b, 도 10a, 및 도 10b와 관련하여 본원에 논의된 것과 유사한 패키징의 사용을 예시한다. 예컨대, 회로 모듈(610C) 및 RF 트랜지스터 증폭기 다이(210)는 개방-캐비티 반도체 패키지(1200a)(도 12b) 또는 OMP 패키지(1200b)(도 12c)에 배치될 수 있다. 도 5a 내지 도 5c, 도 8a, 도 8b, 도 10a, 및 도 10b와 관련하여 이전에 논의된 것들과 유사한 반도체 패키지(1200a) 및 반도체 패키지(1200b)의 도 12b 및 도 12c의 요소들은 간결성을 위해 생략될 것이다. 일부 실시예들에서, 게이트 리드(682C)는 접합 요소(예컨대, 납땜 볼들 및/또는 범프들(320))에 의해 게이트 리드(415A)에 결합될 수 있고, 드레인 리드(684C)는 또한 드레인 리드(415B)에 결합될 수 있다. 본 발명으로부터 벗어나지 않으면서 반도체 패키지의 다수의 다른 가능한 구성들 및/또는 배향들이 가능하다는 것이 이해될 것이다.
본원에 설명된 실시예들 중 다수가 와이어 접합들을 감소시키고/거나 생략하였지만, 본 발명은 여전히 와이어 접합들을 활용하여 구성들을 개선할 수 있다는 것이 이해될 것이다. 예컨대, 도 12d는 와이어 접합들을 활용하는 회로 모듈(610C)을 활용하는 반도체 패키지(1200c)를 예시한다. 도 12d를 참조하면, 반도체 패키지(1200c)는, 예컨대, 개방-에어 또는 개방-캐비티 패키지일 수 있다. 반도체 패키지(1200c)는, 캐리어 기판(410), 측벽들(520), 및 덮개(525)를 포함할 수 있다. 캐리어 기판(410), 측벽들(520), 및 덮개(525)는 내부 캐비티(530)를 정의할 수 있다. RF 트랜지스터 증폭기 다이(210) 및 회로 모듈(610C)은 내부 캐비티(530) 내부에 배치될 수 있다.
리드들(415A, 415B)은 측벽들(520)을 통해 연장되도록 구성될 수 있지만, 본 발명은 이에 제한되지 않는다. 일부 실시예들에서, 회로 모듈(610C)은 캐리어 기판(410) 및 리드들(415A, 415B) 상에 배치될 수 있고, RF 트랜지스터 증폭기 다이(210)는 회로 모듈(610C) 상에 배치될 수 있다. 리드들(415A, 415B)은, 예컨대 와이어 접합들(1280)을 사용하여 회로 모듈(610C)에 결합될 수 있다. 예컨대, 리드(415a)는 게이트 리드(682C)에 결합될 수 있고, 리드(415b)는 드레인 리드(684C)에 결합될 수 있다. 반도체 패키지(1200c)는 와이어 접합들(1280)을 활용하지만, RF 트랜지스터 증폭기 다이(210)와 회로 모듈들(610C) 사이의 직접 연결로부터 여전히 이익을 얻는다. 더욱이, 회로 모듈(610C)은, 고조파 종단 및/또는 입력/출력 임피던스 매칭과 같은 부가적인 내부화된 기능성을 허용할 수 있는 제1 및 제2 회로 요소들(1150a, 1150b)을 포함한다. 게다가, 회로 모듈들(610C)의 사용은, 단순히 회로 모듈들(610C)을 교환함으로써 (예컨대, 상이한 주파수들에서의 고조파들, 상이한 임피던스들 등을 처리하기 위한) 상이한 성능 특성들이 달성될 수 있다는 점에서 더 큰 유연성을 허용한다.
도 12d는 회로 모듈(610C)을 활용하지만, 본원에 설명된 회로 모듈들 및/또는 RF 트랜지스터 증폭기들 중 임의의 것을 활용하는 다른 반도체 패키징 구성들에 와이어 접합들(1280)이 포함될 수 있다는 것이 이해될 것이다.
도 6a 내지 도 6c를 다시 참조하면, 회로 모듈(610)에 결합되는 RF 트랜지스터 증폭기 다이(210)를 제공하는 다양한 실시예들이 예시된다. 일부 실시예들에서, RF 트랜지스터 증폭기 다이(210)는 회로 모듈(610)에 직접 결합되고(예컨대, 도 6b), 일부 실시예들에서, RF 트랜지스터 증폭기 다이(210)는 결합 요소(270)를 통해 회로 모듈(610)에 결합된다(예컨대, 도 6a). 도 6a 내지 도 6c와 같은 것들의 실시예들에서, 캡슐화 물질(625)은 RF 트랜지스터 증폭기 다이(210)의 하나 이상의 측 상에 있을 수 있으며, 이는, RF 트랜지스터 증폭기 다이(210)를 보호/인클로징할 수 있다. 일부 실시예들에서, 도 6a 내지 도 6c에 예시된 바와 같이, RF 트랜지스터 증폭기 다이(210)의 최하부 표면은 캡슐화 물질(625)에 의해 노출될 수 있지만, 본 발명은 이에 제한되지 않는다.
도 13a 내지 도 13d는 본 발명의 일부 실시예들에 따른, 회로 모듈(610)에 결합되고 스페이서를 포함하는 RF 트랜지스터 증폭기 다이(210)의 부가적인 실시예들의 개략적인 단면도들이다. 이전에 설명된 도 13a 내지 도 13d의 부분들은 간결성을 위해 여기서 다시 설명되지 않을 것이다. 도 13a를 참조하면, 일부 실시예들에서, 스페이서(245)가 RF 트랜지스터 증폭기 다이(210)의 최하부 표면(210a) 상에 배치될 수 있다. 캡슐화 물질(625)은 스페이서(245)의 최하부 표면(245a)을 노출시킬 수 있다.
일부 실시예들에서, 스페이서(245)는 전기 및/또는 열 전도성 물질, 이를테면 금속으로 형성될 수 있다. 일부 실시예들에서, 스페이서(245)는, 금(Au), 구리(Cu), Cu 합금, 금-주석(AuSn), 및/또는 에폭시일 수 있거나 이들을 포함할 수 있지만, 본 발명은 이에 제한되지 않는다. 일부 실시예들에서, 스페이서(245)는 전기 절연될 수 있고/거나, 예컨대, 유전체 물질, 이를테면, 산화규소, 질화규소, 중합체, 몰딩 화합물, 또는 이들의 조합물일 수 있거나 이들을 포함할 수 있지만, 본 발명은 이에 제한되지 않는다. 일부 실시예들에서, 스페이서(245)는 열 전도성일 수 있다. 그러므로, 스페이서(245)는, RF 트랜지스터 증폭기 다이(210)로부터 전달되는 열을 소산시키도록 구성될 수 있다. 일부 실시예들에서, 스페이서(245)는 복수의 층들로 구성될 수 있지만, 본 발명은 이에 제한되지 않는다. 일부 실시예들에서, 스페이서(245)는, 본원에 설명된 열 층(240)과 유사한 기능들을 수행할 수 있고/거나 유사한 물질로 구성될 수 있다. 캡슐화 물질(625) 내에서 RF 트랜지스터 증폭기 다이(210) 상에 스페이서(245)를 포함시키는 것은, 분배 및 부착하기가 더 쉬운 패키징 옵션을 제공할 수 있다. 도 13a는, RF 트랜지스터 증폭기 다이(210)가 회로 모듈(610)에 직접 결합되는 실시예를 예시하지만, 본 발명은 이에 제한되지 않는다. 일부 실시예들에서, 트랜지스터 증폭기 다이(210)는 도 6b에 예시된 것과 유사한 방식으로 결합 요소(270)를 통해 회로 모듈(610)에 결합될 수 있다. 유사하게, 일부 실시예들에서, RF 트랜지스터 증폭기 다이(210)는 도 3c의 RF 트랜지스터 증폭기 다이(210')에서와 같이, 온-다이 RDL을 포함할 수 있다.
도 13a에 예시된 바와 같이, 캡슐화 물질(625)은, RF 트랜지스터 증폭기 다이(210)에 그리고 제1 및 제2 회로 요소들(650a, 650b) 상에 있을 수 있다. 그러나, 본 발명은 그러한 구성으로 제한되지 않는다. 제1 및 제2 회로 요소들(650a, 650b)에 대한 전기적 및 열적 요건들에 따라, 제1 및 제2 회로 요소들(650a, 650b) 중 적어도 하나와 함께 대안적인 그리고/또는 부가적인 단자/접합/스페이서 구조들이 활용되어, 제1 및 제2 회로 요소들(650a, 650b) 중 하나 이상에 대한 전기 전도성, 열 전도성, 및/또는 기계적 인터페이스를 제공할 수 있다.
일부 실시예들에서, 제1 및 제2 회로 요소들(650a, 650b)의 표면들은 RF 트랜지스터 증폭기의 일부로서 노출되고/거나 보조 스페이서들에 결합될 수 있다. 예컨대, 도 13b는 본 발명의 일부 실시예들에 따른, 회로 모듈(610)에 결합되는 RF 트랜지스터 증폭기 다이(210)의 개략적인 단면도이다. 도 13b에 예시된 바와 같이, 회로 모듈(610) 및/또는 RF 트랜지스터 증폭기 다이(210)는 이전에 설명된 실시예들과 실질적으로 유사할 수 있으며, 그러므로, 그의 중복 설명은 생략될 것이다. 도 13b에 예시된 실시예는, 예컨대, 제1 보조 스페이서(246a) 및 제2 보조 스페이서(246b)를 포함할 수 있다.
일부 실시예들에서, 제1 보조 스페이서(246a)는 제1 회로 요소(650a) 상에 형성될 수 있다. 일부 실시예들에서, 제2 보조 스페이서(246b)는 제2 회로 요소(650B) 상에 형성될 수 있다. 예컨대, 제1 보조 스페이서(246a)는 제1 회로 요소(650a) 상에 있고/거나 그와 접촉하도록 형성될 수 있고, 제2 보조 스페이서(246b)는 제2 회로 요소(650b) 상에 있고/거나 그와 접촉하도록 형성될 수 있다. 일부 실시예들에서, 제1 및/또는 제2 보조 스페이서들(246a, 246b)은, 전기 및/또는 열 전도성 물질, 이를테면 금속으로 형성될 수 있다. 일부 실시예들에서, 제1 및/또는 제2 보조 스페이서들(246a, 246b)의 표면은 캡슐화 물질(625)로부터 노출될 수 있다. 일부 실시예들에서, 제1 및/또는 제2 보조 스페이서들(246a, 246b)은, 금(Au), 구리(Cu), Cu 합금, 금-주석(AuSn), 및/또는 에폭시일 수 있거나 이들을 포함할 수 있지만, 본 발명은 이에 제한되지 않는다. 제1 및/또는 제2 보조 스페이서들(246a, 246b)은 제1 및/또는 제2 회로 요소들(650a, 650b)에 전기적으로 결합되도록 구성될 수 있고, 예컨대, 접지 신호가 제1 및/또는 제2 회로 요소들(650a, 650b)에 제공되는 메커니즘을 제공할 수 있다. 일부 실시예들에서, 제1 및/또는 제2 보조 스페이서들(246a, 246b)은 열 전도성일 수 있다. 그러므로, 제1 및/또는 제2 보조 스페이서들(246a, 246b)은 제1 및/또는 제2 회로 요소들(650a, 650b)로부터 전달되는 열을 소산시키도록 구성될 수 있다. 일부 실시예들에서, 제1 및/또는 제2 보조 스페이서들(246a, 246b)은 전기 절연될 수 있고/거나, 예컨대, 유전체 물질, 이를테면, 산화규소, 질화규소, 중합체, 몰딩 화합물, 또는 이들의 조합물일 수 있거나 이들을 포함할 수 있지만, 본 발명은 이에 제한되지 않는다. 일부 실시예들에서, 제1 및/또는 제2 보조 스페이서들(246a, 246b)은 복수의 층들로 구성될 수 있지만, 본 발명은 이에 제한되지 않는다.
일부 실시예들에서, 제1 및/또는 제2 보조 스페이서들(246a, 246b)은 스페이서(245)와 유사한 물질로 구성될 수 있지만, 본 발명은 이에 제한되지 않는다. 일부 실시예들에서, 제1 및/또는 제2 보조 스페이서들(246a, 246b)은 스페이서(245)와 상이한 물질로 구성될 수 있다. 일부 실시예들에서, 제1 및/또는 제2 보조 스페이서들(246a, 246b)은 스페이서(245)로부터 전기적으로 연결해제될 수 있다. 제1 및/또는 제2 보조 스페이서들(246a, 246b)을 스페이서(245)와 상이한 물질로 그리고/또는 그로부터 전기적으로 연결해제되게 형성하는 것은, RF 트랜지스터 증폭기 다이(210)와 제1 및/또는 제2 회로 요소들(650a, 650b) 사이의 전류 공유 및/또는 전류 맴돌이(current eddy)를 제한하는 데 도움을 줄 수 있다. 제1 보조 스페이서(246a), 제2 보조 스페이서(246b), 및 스페이서(245)가 별개의 개별 요소들로서 예시되지만, 본 발명은 이에 제한되지 않는다. 일부 실시예들에서, 제1 보조 스페이서(246a), 제2 보조 스페이서(246b), 및 스페이서(245)는 일체형 층으로서 함께 연결될 수 있다(예컨대, 도 13c 참조).
제1 및 제2 보조 스페이서들(246a, 246b)의 물질들/두께들은 스페이서(245)와 동일하거나 상이한 물질들/두께들일 수 있다. 일부 실시예들에서, 스페이서(245) 및 제1 및 제2 보조 스페이서들(246a, 246b)은, 패키지 기판 또는 회로 보드에 대한 RF 트랜지스터 증폭기 다이(210) 및 회로 모듈(610)의 패키징/제조/접합의 용이성을 위해 제1 및 제2 보조 스페이서들(246a, 246b)의 최하부들이 스페이서(245)의 최하부와 평면이 되도록 상이한 두께들을 가질 수 있다. 일부 실시예들에서, 스페이서(245) 및 제1 및 제2 보조 스페이서들(246a, 246b)은 동일한 두께이다. 또 다른 실시예들에서, 스페이서(245)는, 예컨대, 평면형 계면 표면의 이점들을 제공하기 위해, RF 트랜지스터 증폭기 다이(210), 및 제1 및 제2 회로 요소들(650, 650b) 중 적어도 하나 또는 전부에 걸쳐 있다.
요망되는 전기적, 열적, 및 기계적 인터페이스들을 제공하기 위해 부가적인 그리고/또는 개재 스페이서들, 접합들, 및 다른 층들이 제공될 수 있다. 요망되는 전기적, 열적, 및/또는 기계적 특성들에 따라, 층들은 전기 및/또는 열 전도성 및/또는 절연성 물질들로 만들어질 수 있다. 예컨대, 일부 실시예들에서, 스페이서(245)는 열 전도성이고 전기 절연될 수 있는 반면, 제1 및 제2 보조 스페이서들(246a, 246b)은 전기 전도성일 뿐만 아니라 열 전도성일 수 있다. 일부 실시예들에서, 스페이서(245)만이 RF 트랜지스터 증폭기 다이(210) 상에 존재할 수 있다. 일부 실시예들에서, 제1 보조 스페이서(246a)만이 제1 회로 요소(650a) 상에 존재할 수 있다. 일부 실시예들에서, 제2 보조 스페이서(246b)만이 제2 회로 요소(650b) 상에 존재할 수 있다. 다른 실시예들에서, 스페이서(245), 제1 보조 스페이서(246a), 및 제2 보조 스페이서(246b)의 임의의 조합이 존재할 수 있다.
일부 실시예들에서, 제1 보조 스페이서(246a), 제2 보조 스페이서(246b), 및 스페이서(245)의 노출된 표면들은 실질적으로 동일 평면 상에 있을 수 있다. 즉, 제1 보조 스페이서(246a), 제2 보조 스페이서(246b), 및 스페이서(24)의 노출된 표면들은 (예컨대, 부착 방법, 이를테면 납땜 등을 통해) 별개의 보드에 실장되도록 구성될 수 있다.
도 13a 내지 도 13c의 실시예의 제조 방법은 도 7a 내지 도 7d와 관련하여 예시된 것과 유사할 수 있음이 이해될 것이다. 예컨대, RF 트랜지스터 증폭기 디바이스를 제조하는 것은, RF 트랜지스터 증폭기 다이(210) 상의 스페이서(245)의 배치, 제1 회로 요소(650a) 상의 제1 보조 스페이서(246a)의 배치, 및 제2 회로 요소(650b) 상의 제2 보조 스페이서(246b)의 배치를 포함할 수 있다. 예컨대, 스페이서(245)는, (예컨대, 다이 부착 물질을 통해) RF 트랜지스터 증폭기 다이(210)에 전기적으로 및/또는 열적으로 연결될 수 있다. 예컨대, 제1 보조 스페이서(246a) 및 제2 보조 스페이서(246b)는 (예컨대, 다이 부착 물질을 통해) 제1 및 제2 회로 요소들(650a, 650b)에 각각 전기적으로 및/또는 열적으로 연결될 수 있다. 이러한 단계는, 예컨대, (도 7b 및 도 7c와 관련하여 예시된) 회로 모듈(610) 상의 제1 및 제2 회로 요소들(650a, 650b) 및 RF 트랜지스터 증폭기 다이(210)의 배치 이후에 수행될 수 있다. 일부 실시예들에서, 스페이서(245), 제1 보조 스페이서(246a), 및 제2 보조 스페이서(246b)의 배치는, (도 7d와 관련하여 예시된) RF 트랜지스터 증폭기 다이(210) 상의 캡슐화 물질(625)의 형성 이전 또는 이후에 수행될 수 있다. 일부 실시예들에서, 스페이서(245)를 증착하는 것은, 제1 보조 스페이서(246a) 및/또는 제2 보조 스페이서(2465b)와 상이한 프로세스에 의해 수행될 수 있다.
위에 논의된 바와 같이, 일부 실시예들에서, 제1 보조 스페이서(246a), 제2 보조 스페이서(246b), 및 스페이서(245)는 상호연결되고/거나 일체로 형성될 수 있다. 도 13c는 통합 스페이서 층(245')을 갖는 실시예를 예시한다. 통합 스페이서 층(245')은, 제1 회로 요소(350a), 제2 회로 요소(350b), 및 RF 트랜지스터 증폭기 다이(10)(예컨대, RF 트랜지스터 증폭기 다이(10)의 소스 단자(26))에 연결되고/거나 그와 접촉하도록 연장될 수 있다. 일부 실시예들에서, 통합 스페이서 층(245')의 표면(245a')은 캡슐화 물질(325)로부터 노출될 수 있다. 일부 실시예들에서, 통합 스페이서 층(245')은, 이전 실시예들과 관련하여 설명된 제1 보조 스페이서(246a), 제2 보조 스페이서(246b), 및/또는 스페이서(245)와 동일하거나 유사한 물질로 형성될 수 있다. 예컨대, 통합 스페이서 층(245')은 전기 및/또는 열 전도성 물질, 이를테면 금속으로 형성될 수 있다. 일부 실시예들에서, 통합 스페이서 층(245')은, 금(Au), 구리(Cu), Cu 합금, 금-주석(AuSn), 및/또는 에폭시일 수 있거나 이들을 포함할 수 있지만, 본 발명은 이에 제한되지 않는다. 일부 실시예들에서, 통합 스페이서 층(245')은 전기 절연될 수 있고/거나, 예컨대, 유전체 물질, 이를테면, 산화규소, 질화규소, 중합체, 몰딩 화합물, 또는 이들의 조합물일 수 있거나 이들을 포함할 수 있지만, 본 발명은 이에 제한되지 않는다. 일부 실시예들에서, 통합 스페이서 층(245')은 복수의 층들로 구성될 수 있지만, 본 발명은 이에 제한되지 않는다. 본원에서 사용되는 바와 같이, "통합" 스페이서 층(245')은, 반드시 균일한 조성을 갖는 것은 아니지만 실질적으로 연속적인 스페이서 층(245')을 지칭한다. 일부 실시예들에서, 통합 스페이서 층(245')의 상이한 부분들은 상이한 물질들로 구성될 수 있다. 예로서, 제1 보조 스페이서(246a) 및/또는 제2 보조 스페이서(246b) 상의 통합 스페이서 층(245')의 부분은 RF 트랜지스터 증폭기 다이(210) 상의 통합 스페이서 층(245')의 부분과 상이할 수 있다.
통합 스페이서 층(245')이 비교적 평면형 상부 표면(245b')을 갖는 균일한 층으로서 예시되지만, 본 발명은 이에 제한되지 않는다. 일부 실시예들에서, 통합 스페이서 층(245')의 상부 표면(245b')은 비-평면형일 수 있다. 예컨대, 일부 실시예들에서, 제1 회로 요소(650a), 제2 회로 요소(650b), 및 RF 트랜지스터 증폭기 다이(210)는 상이한 높이들을 가질 수 있고, 통합 스페이서 층(245')은, 제1 회로 요소(650a), 제2 회로 요소(650b), 및 RF 트랜지스터 증폭기 다이(210)의 상이한 높이들 각각에 있는 부분들을 갖는 상부 표면(245b')을 갖도록 형성될 수 있다.
도 13d는, 제1 보조 스페이서(246a) 및 제2 보조 스페이서(246b)가 생략되는 RF 트랜지스터 증폭기 디바이스의 예시적인 실시예를 예시한다. 도 13d를 참조하면, 제1 회로 요소(650a)의 표면(650a_s) 및/또는 제2 회로 요소(650b)의 표면(650b_s)은 캡슐화 물질(625)에 의해 노출될 수 있다. 제1 및/또는 제2 회로 요소들(650a, 650b)의 표면들(650a_s, 650b_s)의 노출은, 부가적인 외부 연결들이 제1 및/또는 제2 회로 요소들(650a, 650b)에 적용되는 것을 허용할 수 있다. 예컨대, 이를테면 접지 신호에 대한 별개의 전기적 연결들은 그들 개개의 노출된 표면들(650a_s, 650b_s)을 통해 제1 및/또는 제2 회로 요소들(650a, 650b)에 연결될 수 있다.
도 13d의 RF 트랜지스터 증폭기 디바이스는, 예컨대, 도 13a의 실시예와 유사한 실시예를 구성하고, 이어서, 캡슐화 물질(625)의 부분들에 대해 평탄화 동작을 수행하여 제1 및/또는 제2 회로 요소들(650a, 650b)의 표면들(650a_s, 650b_s)을 노출시킴으로써 형성될 수 있다.
도 13a 내지 도 13d에 예시된 회로 모듈들(610)에 결합되는 RF 트랜지스터 증폭기 다이들(210)은 다수의 패키징 구성들에서 활용될 수 있다. 도 14a 내지 도 14d는 도 8a 및 도 8b와 관련하여 본원에 논의된 것과 유사한 패키징의 사용을 예시한다. 예컨대, 회로 모듈(610) 및 RF 트랜지스터 증폭기 다이(210)는 개방-캐비티 반도체 패키지(1400a_1, 1400a_2)(도 14a 및 도 14b) 또는 OMP 패키지(1400b_1, 1400b_2)(도 14c 및 도 14d)에 배치될 수 있다. 이를테면 도 8a와 관련하여 이전에 논의된 것들과 유사한 반도체 패키지(1400a_1) 및 반도체 패키지(1400a_2)의 도 14a 및 도 14b의 요소들은 간결성을 위해 추가로 논의되지 않을 것이다. 이를테면 도 8b와 관련하여 이전에 논의된 것들과 유사한 반도체 패키지(1400b_1) 및 반도체 패키지(1400b_2)의 도 14c 및 도 14d의 요소들은 간결성을 위해 추가로 논의되지 않을 것이다.
도 14a 및 도 14c에서, 반도체 패키지들(1400a_1 및 1400b_1)은, 개방-캐비티 패키지 및 OMP 패키지 내에서 RF 트랜지스터 증폭기 다이(210)에 결합되는 회로 모듈(610)의 사용을 예시한다. 도 14a는 개방-캐비티 반도체 패키지(1400a_1)를 예시하고, 도 14c는 OMP 반도체 패키지(1400b_1)를 예시한다. 반도체 패키지들(1400a_1 및 1400b_1)은, 스페이서(425), 제1 보조 스페이서(246a), 및 제2 보조 스페이서(246b), 이를테면, 도 13b와 관련하여 예시되고 설명된 것들을 더 포함한다. 회로 모듈(610)은, 리드들(415A, 415B)에 각각 연결될 수 있는 게이트 리드(682) 및 드레인 리드(684)를 노출시킬 수 있다. 일부 실시예들에서, 반도체 패키지들(1400a_1 및 1400b_1)은, 실질적으로 동일 평면 상에 있는 제1 보조 스페이서(246a), 제2 보조 스페이서(246b), 및 스페이서(245)를 포함할 수 있다. 제1 및 제2 회로 요소들(650a, 650b)에 대한 전기적 및 열적 요건들에 따라, 제1 및 제2 회로 요소들(650a, 650b) 중 적어도 하나와 함께 부가적인 단자/접합/스페이서 구조들이 활용되어, 제1 및 제2 회로 요소들(650a, 650b) 중 적어도 하나 중 하나 이상과 캐리어 기판(410) 사이에 전기적, 열적, 및/또는 기계적 인터페이스를 제공할 수 있다.
일부 실시예들에서, 제1 보조 스페이서(246a) 및 제2 보조 스페이서(246b)는 스페이서(425)와 상이한 물질들로 구성될 수 있다. 예컨대, 일부 실시예들에서, 제1 보조 스페이서(246a) 및 제2 보조 스페이서(246b)는 캐리어 기판(410)에 전기적으로 결합되도록 전기 전도성일 수 있다. 예컨대, 제1 보조 스페이서(246a) 및 제2 보조 스페이서(246b)는 제1 및 제2 회로 요소들(650a, 650b)에 전기적 연결(예컨대, 접지 신호)을 제공할 수 있다. 일부 실시예들에서, 스페이서(245)는 열 전도성이지만 전기 절연체일 수 있다. 이는, 스페이서(245)가 RF 트랜지스터 증폭기 다이(210)로부터 열을 소산시키는 것을 허용할 수 있다. 일부 실시예들에서, 제1 및 제2 보조 스페이서들(246a, 246b)은 전기 절연되거나 전도성일 수 있지만, 제1 및 제2 회로 요소들(650a, 650b)로부터 열 에너지(예컨대, 열)를 소산시키도록 제1 및 제2 회로 요소들(650a, 650b)을 캐리어 기판(410)에 열적으로 연결할 수 있다.
도 14b 및 도 14d는 개방-캐비티 패키지 및 OMP 패키지 내에 통합 스페이서 층(245)을 포함하는 예시적인 반도체 패키지들(1400a_2, 1400b_2)을 예시한다. 도 14b는 개방-캐비티 반도체 패키지(1400a_2)를 예시하고, 도 14d는 OMP 반도체 패키지(1400b_2)를 예시한다. 반도체 패키지들(1400a_2, 1400b_2)은 도 13c와 관련하여 본원에 논의된 바와 같이 통합 스페이서 층(245')을 활용할 수 있다. 통합 스페이서 층(245')은 캐리어 기판(410)에 연결되고/거나 그와 직접 접촉할 수 있다. 통합 스페이서(245')는, 제1 회로 요소(650a), 제2 회로 요소(650b), 및/또는 RF 트랜지스터 증폭기 다이(210)에 결합될 수 있다. 일부 실시예들에서, 통합 스페이서 층(245')은, 제1 회로 요소(650a), 제2 회로 요소(650b), 및 RF 트랜지스터 증폭기 다이(210)에 결합되도록 비-평면형인 표면(예컨대, 상부 표면)을 갖도록 구성될 수 있다. 본 발명은 이에 제한되지 않고, 일부 실시예들에서, 통합 스페이서 층(245')의 상부 표면은 평면형일 수 있다. 일부 실시예들에서, 통합 스페이서 층(245')의 상이한 부분들은 상이한 물질들로 구성될 수 있다. 일부 실시예들에서, 제1 및 제2 회로 요소들(650a, 650b)과 통합 스페이서 층(245') 사이에 또는 통합 스페이서 층(245')과 캐리어 기판(410) 사이에 부가적인 층들(예컨대, 부가적인 스페이서 층들)이 각각 배치될 수 있다.
도 14a 내지 도 14d에서, RF 트랜지스터 증폭기 다이(210)는 반도체 패키지들(1400a_1, 1400a_2, 1400b_1, 및 1400b_2)에서 회로 모듈(610)에 직접 결합되는 것으로 예시되지만, RF 트랜지스터 증폭기 다이(210)는 또한 필요한 변경과 함께 결합 요소(270)를 통해 또는 온-다이 RDL을 활용하여 회로 모듈에 결합될 수 있다는 것이 이해될 것이다.
도 15a 내지 도 15d는 본 발명의 일부 실시예들에 따른, 회로 모듈(610B)을 포함하고 제1 및 제2 회로 요소들(650a, 650b)에 결합되기 위한 메커니즘들을 포함하는 부가적인 RF 트랜지스터 증폭기 실시예들의 개략적인 단면도들이다. RF 트랜지스터 증폭기 다이(210) 및 회로 모듈(610B)의 부분들은, 도 9a 내지 도 9d뿐만 아니라 다른 이전에 설명된 도면들의 부분들과 실질적으로 유사할 수 있으며, 그러므로, 그의 중복 설명은 생략될 것이다. 도 15a 내지 도 15d의 실시예들은, 예컨대, RF 트랜지스터 증폭기 다이(210)가 결합되는 회로 모듈(610B)의 동일한 측(601)(예컨대, 하부 표면) 상에서 게이트 리드(682B) 및/또는 드레인 리드 패드(684B)를 노출시키는 회로 모듈(610B)을 포함할 수 있다. 도 15a 내지 도 15d의 RF 트랜지스터 증폭기의 실시예는, 예컨대, 스페이서(245), 제1 보조 스페이서(246a), 및/또는 제2 보조 스페이서(246b)가 부가된 도 9b의 실시예와 유사한 실시예를 포함할 수 있다.
예컨대, 도 15a는, RF 트랜지스터 증폭기 다이(210)의 최하부 표면(210a) 상에 스페이서(245)가 배치된, 회로 모듈(610B)에 결합되는 RF 트랜지스터 증폭기 다이(210)를 예시한다. 캡슐화 물질(625)은 스페이서(245)의 최하부 표면(245a)을 노출시킬 수 있다.
일부 실시예들에서, 스페이서(245)는 전기 및/또는 열 전도성 물질, 이를테면 금속으로 형성될 수 있다. 일부 실시예들에서, 스페이서(245)는, 금(Au), 구리(Cu), Cu 합금, 금-주석(AuSn), 및/또는 에폭시일 수 있거나 이들을 포함할 수 있지만, 본 발명은 이에 제한되지 않는다. 일부 실시예들에서, 스페이서(245)는 전기 절연될 수 있고/거나, 예컨대, 유전체 물질, 이를테면, 산화규소, 질화규소, 중합체, 몰딩 화합물, 또는 이들의 조합물일 수 있거나 이들을 포함할 수 있지만, 본 발명은 이에 제한되지 않는다. 일부 실시예들에서, 스페이서(245)는 열 전도성일 수 있다. 그러므로, 스페이서(245)는, RF 트랜지스터 증폭기 다이(210)로부터 전달되는 열을 소산시키도록 구성될 수 있다. 일부 실시예들에서, 스페이서(245)는, 본원에 설명된 열 층(240)과 유사한 기능들을 수행할 수 있고/거나 유사한 물질로 구성될 수 있다. 일부 실시예들에서, 스페이서(245)는 복수의 층들로 구성될 수 있지만, 본 발명은 이에 제한되지 않는다. 도 15a는, RF 트랜지스터 증폭기 다이(210)가 회로 모듈(610)에 직접 결합되는 실시예를 예시하지만, 본 발명은 이에 제한되지 않는다. 일부 실시예들에서, 트랜지스터 증폭기 다이(210)는 도 6b에 예시된 것과 유사한 방식으로 결합 요소(270)를 통해 회로 모듈(610)에 결합될 수 있다. 유사하게, 일부 실시예들에서, RF 트랜지스터 증폭기 다이(210)는 도 3c의 RF 트랜지스터 증폭기 다이(210')에서와 같이, 온-다이 RDL을 포함할 수 있다.
도 15b는, 제1 보조 스페이서(246a) 및 제2 보조 스페이서(246b)가 부가된 도 15a의 실시예와 유사한 실시예를 예시한다. 일부 실시예들에서, 제1 보조 스페이서(246a)는 제1 회로 요소(650a) 상에 있고/거나 그와 접촉하도록 형성될 수 있고, 제2 보조 스페이서(246b)는 제2 회로 요소(650b) 상에 있고/거나 그와 접촉하도록 형성될 수 있다. 일부 실시예들에서, 제1 및/또는 제2 보조 스페이서들(246a, 246b)은, 전기 및/또는 열 전도성 물질, 이를테면 금속으로 형성될 수 있다. 일부 실시예들에서, 제1 및/또는 제2 보조 스페이서들(246a, 246b)의 표면은 캡슐화 물질(625)로부터 노출될 수 있다. 일부 실시예들에서, 제1 및/또는 제2 보조 스페이서들(246a, 246b)은, 금(Au), 구리(Cu), Cu 합금, 금-주석(AuSn), 및/또는 에폭시일 수 있거나 이들을 포함할 수 있지만, 본 발명은 이에 제한되지 않는다. 제1 및/또는 제2 보조 스페이서들(246a, 246b)은, 다른 실시예들과 관련하여 본원에 논의된 바와 같이, 제1 및/또는 제2 회로 요소들(650a, 650b)에 접지 신호가 제공되거나 그로부터 열 에너지가 소산되게 하는 메커니즘을 제공할 수 있다.
일부 실시예들에서, 제1 및/또는 제2 보조 스페이서들(246a, 246b)은 스페이서(245)와 유사한 물질로 구성될 수 있지만, 본 발명은 이에 제한되지 않는다. 일부 실시예들에서, 제1 및/또는 제2 보조 스페이서들(246a, 246b)은 스페이서(245)와 상이한 물질로 구성될 수 있다. 일부 실시예들에서, 제1 및/또는 제2 보조 스페이서들(246a, 246b)은 스페이서(245)로부터 전기적으로 연결해제(예컨대, 격리)될 수 있다. 일부 실시예들에서, 제1 및/또는 제2 보조 스페이서들(246a, 246b)은 복수의 층들로 구성될 수 있지만, 본 발명은 이에 제한되지 않는다.
제1 보조 스페이서(246a), 제2 보조 스페이서(246b), 및 스페이서(245)가 별개의 개별 요소들로서 예시되지만, 본 발명은 이에 제한되지 않는다. 일부 실시예들에서, 제1 보조 스페이서(246a), 제2 보조 스페이서(246b), 및 스페이서(245)는 통합(예컨대, 상호연결된) 스페이서 층(245')으로서 형성될 수 있다. 그러한 실시예는, 통합 스페이서 층(245')을 포함하는 회로 모듈(610B)에 결합되는 RF 트랜지스터 증폭기 다이(210)를 표현하는 도 15c에서 예시된다. 통합 스페이서 층(245')은 도 13c와 관련하여 본원에 논의된 것과 유사할 수 있다. 통합 스페이서 층(245')은, 제1 회로 요소(650a), 제2 회로 요소(650b), 및/또는 RF 트랜지스터 증폭기 다이(210)와 접촉하도록 연장될 수 있다. 일부 실시예들에서, 통합 스페이서 층(245')의 표면(245a)은 캡슐화 물질(625)로부터 노출될 수 있다. 일부 실시예들에서, 통합 스페이서 층(245')은 제1 보조 스페이서(246a), 제2 보조 스페이서(246b), 및/또는 스페이서(245)와 동일하거나 유사한 물질로 형성될 수 있다. 일부 실시예들에서, 통합 스페이서 층(245')의 상부 표면(245b')은 비-평면형 또는 평면형일 수 있다. 예컨대, 일부 실시예들에서, 제1 회로 요소(650a), 제2 회로 요소(650b), 및/또는 RF 트랜지스터 증폭기 다이(210)는 상이한 높이들을 가질 수 있고, 통합 스페이서 층(245')은, 제1 회로 요소(650a), 제2 회로 요소(650b), 및 RF 트랜지스터 증폭기 다이(210)의 상이한 높이들 각각에 있는 부분들을 갖는 상부 표면(245b')을 갖도록 형성될 수 있다.
도 15d는, 제1 보조 스페이서(246a) 및 제2 보조 스페이서(246b)가 생략되는 RF 트랜지스터 증폭기 디바이스의 실시예를 예시한다. RF 트랜지스터 증폭기 다이(210)는 도 15a의 것과 유사하게 회로 모듈(610B)에 결합될 수 있으며, 그러므로, 그의 중복 설명은 생략될 것이다. 도 15a 및 도 15d를 참조하면, 제1 회로 요소(650a)의 상부 표면(650a_s) 및/또는 제2 회로 요소(650b)의 상부 표면(650b_s)은 캡슐화 물질(625)로부터 노출될 수 있다. 제1 및/또는 제2 회로 요소들(650a, 650b)의 표면들(650a_s, 650b_s)의 노출은, 부가적인 외부 연결들이 제1 및/또는 제2 회로 요소들(650a, 650b)에 적용되는 것을 허용할 수 있다. 예컨대, 이를테면 접지 신호에 대한 별개의 전기적 연결들은 그들 개개의 노출된 표면들(650a_s, 650b_s)을 통해 제1 및/또는 제2 회로 요소들(650a, 650b)에 연결될 수 있다.
도 15d의 RF 트랜지스터 증폭기 디바이스는, 예컨대, 도 15a의 RF 트랜지스터 증폭기 디바이스를 구성하고, 이어서, 캡슐화 물질(625)의 부분들에 대해 평탄화 동작을 수행하여 제1 및/또는 제2 회로 요소들(650a, 650b)의 표면들(650a_s, 650b_s)을 노출시킴으로써 형성될 수 있다.
도 15a 내지 도 15d에 예시된 RF 트랜지스터 증폭기 디바이스들은 다수의 패키징 구성들에서 활용될 수 있다. 도 16a 내지 도 16d는 도 10a, 도 10b, 및 도 14a 내지 도 14d와 관련하여 본원에 논의된 것과 유사한 패키징의 사용을 예시한다. 예컨대, 회로 모듈(610B) 및 RF 트랜지스터 증폭기 다이(210)는 개방-캐비티 반도체 패키지(1600a_1, 1600a_2)(도 16a, 도 16b) 또는 OMP 패키지(1600b_1, 1600b_2)(도 16c, 도 16d)에 배치될 수 있다. 일부 실시예들에서, 스페이서 층(245)은, 개방-캐비티 반도체 패키지(1600a_1)(도 16a) 또는 OMP 패키지(1600b_1)(도 16c)에서 제1 및 제2 보조 스페이서들(246a, 246b)과 함께 활용될 수 있다. 일부 실시예들에서, 통합 스페이서 층(245')은 개방-캐비티 반도체 패키지(1600a_2)(도 16b) 또는 OMP 패키지(1600b_2)(도 16d)와 함께 활용될 수 있다. 다른 도면들, 이를테면 도 10a 및 도 10b와 관련하여 이전에 논의된 것들과 유사한 반도체 패키지들(1600a_1, 1600a_2, 1600b_1, 및 1600b_2)의 도 16a 내지 도 16d의 요소들은 간결성을 위해 추가로 논의되지 않을 것이다. 일부 실시예들에서, 반도체 패키지들(1600a_1, 1600a_2, 1600b_1, 및 1600b_2)은, 회로 모듈(610B)의 하부 표면 상에서 게이트 리드 패드(682B) 및 드레인 리드 패드(684B)가 노출되는 RF 트랜지스터 증폭기 디바이스를 수용할 수 있다. 도 16a 내지 도 16d에서, RF 트랜지스터 증폭기 다이(210)는 반도체 패키지들(1600a_1, 1600a_2, 1600b_1, 및 1600b_2)에서 회로 모듈(610B)에 직접 결합되는 것으로 예시되지만, RF 트랜지스터 증폭기 다이(210)는 또한 필요한 변경과 함께 결합 요소(270)를 통해 또는 온-다이 RDL을 활용하여 회로 모듈에 결합될 수 있다는 것이 이해될 것이다.
도 16a 및 도 16c를 참조하면, 제1 및 제2 보조 스페이서들(246a, 246b)은 캐리어 기판(410)에 연결되고/거나 그와 직접 접촉할 수 있다. 이러한 방식으로, 제1 및 제2 보조 스페이서들(246a, 246b)은, 제1 및 제2 회로 요소들(650a, 650b)로부터 열을 열 소산시키고/거나 그들에 전기 신호(예컨대, 접지 신호)를 제공하도록 구성될 수 있다. 제1 및 제2 회로 요소들(650a, 650b)에 대한 전기적 및 열적 요건들에 따라, 제1 및 제2 회로 요소들(650a, 650b) 중 적어도 하나와 함께 부가적인 단자/접합/스페이서 구조들이 활용되어, 제1 및 제2 회로 요소들(650a, 650b) 중 적어도 하나 중 하나 이상과 캐리어 기판(410) 사이에 전기적, 열적, 및/또는 기계적 인터페이스를 제공할 수 있다.
도 16b 및 도 16d를 참조하면, 제1 및 제2 보조 스페이서들(246a, 246b)은 제1 회로 요소(650a), 제2 회로 요소(650b), 및/또는 RF 트랜지스터 증폭기 다이(210)에 결합되는 통합 스페이서 층(245')으로 대체될 수 있다. 통합 스페이서 층(245')은 캐리어 기판(410)에 연결되고/거나 그와 직접 접촉할 수 있다. 통합 스페이서 층(245')은 평면형 또는 비-평면형 상부 표면을 가질 수 있다. 일부 실시예들에서, 제1 및 제2 회로 요소들(650a, 650b)과 통합 스페이서 층(245') 사이에 또는 통합 스페이서 층(245')과 캐리어 기판(410) 사이에 부가적인 층들(예컨대, 부가적인 스페이서 층들)이 각각 배치될 수 있다.
본원에 설명된 실시예들은, 개선된 RF 트랜지스터 증폭기 및 그러한 RF 트랜지스터 증폭기를 포함하는 개선된 패키징을 제공한다. 후면 측 비아들의 사용을 회피하고/거나 감소시킴으로써, 본 발명의 일부 실시예들은 전력 증폭기의 개선된 열 관리를 제공한다. 더욱이, 디바이스의 동일한 측 상에 전력 증폭기의 접촉부들을 위치시킴으로써, 상호연결부 및 회로 모듈들이 활용될 수 있고, 이는, 와이어 접합에 대한 필요성을 감소시킬 수 있다. 결과적으로, RF 트랜지스터 증폭기 및 연관된 패키지는 종래의 디바이스들에 비해 개선된 성능 및 열 특성들을 나타낼 수 있다. 본 발명의 실시예들에 의해 제공되는 직접 접합의 이점들은, 폼 팩터의 감소, 낮은 전기 저항뿐만 아니라 통신 속도의 개선이다.
예시적인 실시예들이 도시되는 첨부된 도면들을 참조하여 다양한 실시예들이 본원에서 설명되었다. 그러나, 이러한 실시예들은 상이한 형태들로 구현될 수 있으며, 본원에 기재된 실시예들로 제한되는 것으로 해석되어서는 안 된다. 오히려, 이러한 실시예들은, 본 개시내용이 철저하고 완전해지고 본 발명의 개념을 관련 기술분야의 통상의 기술자들에게 완전히 전달하도록 제공된다. 본원에 설명된 예시적인 실시예들 및 일반적인 원리들과 특징들에 대한 다양한 수정들이 용이하게 명백할 것이다. 도면들에서, 층들 및 영역들의 크기들 및 상대적인 크기들은 실측으로 도시되지 않으며, 일부 예시들에서, 명확성을 위해 과장될 수 있다.
"제1", "제2" 등의 용어들이 다양한 요소들을 설명하기 위해 본원에서 사용될 수 있지만, 이러한 요소들은 이러한 용어들에 의해 제한되지 않아야 한다는 것이 이해될 것이다. 이러한 용어들은 단지 하나의 요소를 다른 요소와 구별하기 위해 사용된다. 예컨대, 본 발명의 범위로부터 벗어나지 않으면서, 제1 요소는 제2 요소로 지칭될 수 있고, 유사하게, 제2 요소는 제1 요소로 지칭될 수 있다. 본원에서 사용되는 바와 같이, "및/또는" 및 "그리고/또는" 및 "~고/거나"라는 용어는 연관된 열거된 항목들 중 하나 이상의 항목의 임의의 그리고 모든 조합들을 포함한다.
본원에서 사용되는 전문용어는 특정 실시예들을 설명하려는 목적만을 위한 것이며, 본 발명을 제한하는 것으로 의도되지 않는다. 본원에서 사용되는 바와 같이, 맥락이 명확하게 달리 표시하지 않는 한, 단수 형태들은 복수 형태들을 또한 포함하도록 의도된다. "포함하다(comprise)", "포함하는(comprising)", "포함하다(include)", 및/또는 "포함하는(including)"이라는 용어들은, 본원에서 사용될 때, 서술된 특징들, 정수들, 단계들, 동작들, 요소들, 및/또는 구성요소들의 존재를 특정하지만, 하나 이상의 다른 특징들, 정수들, 단계들, 동작들, 요소들, 구성요소들, 및/또는 이들의 그룹들의 존재 또는 부가를 배제하지는 않는다는 것이 추가로 이해될 것이다.
달리 정의되지 않는 한, 본원에서 사용된 모든 용어들(기술적 및 과학적 용어들을 포함함)은 본 발명이 속하는 관련 기술분야의 통상의 기술자에 의해 통상적으로 이해되는 바와 동일한 의미를 갖는다. 본원에서 사용되는 용어들은 본 명세서 및 관련 기술의 맥락에서의 그들의 의미와 일관되는 의미를 갖는 것으로서 해석되어야 하며, 본원에서 명백하게 그러한 것으로 정의되지 않는 한 이상적인 또는 과도하게 형식적인 의미로 해석되지 않을 것임이 추가로 이해될 것이다.
층, 영역, 또는 기판과 같은 요소가 다른 요소 "상에" 있거나, "상에" 부착되거나, 또는 "상으로" 연장되는 것으로 지칭될 때, 그 요소는 다른 요소 상에 직접 있거나 개재 요소들이 또한 존재할 수 있다는 것이 이해될 것이다. 대조적으로, 한 요소가 또 다른 요소 "상에 직접" 있거나, "상에 직접 부착"되거나, 또는 "상으로 직접" 연장되는 것으로 지칭될 때, 어떠한 개재 요소들도 존재하지 않는다. 한 요소가 다른 요소에 "연결" 또는 "결합"된 것으로 지칭될 때, 그 요소는 다른 요소에 직접 연결 또는 결합될 수 있거나, 개재 요소들이 존재할 수 있다는 것이 또한 이해될 것이다. 대조적으로, 한 요소가 또 다른 요소에 "직접 연결" 또는 "직접 결합"된 것으로 지칭될 때, 어떠한 개재 요소들도 존재하지 않는다.
"아래" 또는 "위" 또는 "상부" 또는 "하부" 또는 "수평" 또는 "측방향" 또는 "수직"과 같은 상대적인 용어들은 도면들에 예시된 바와 같은 하나의 요소, 층, 또는 영역의 다른 요소, 층, 또는 영역에 대한 관계를 설명하기 위해 본원에서 사용될 수 있다. 이러한 용어들은 도면들에 도시된 배향에 부가하여 디바이스의 상이한 배향들을 포괄하도록 의도된다는 것이 이해될 것이다.
본 발명의 실시예들은, 본 발명의 이상적인 실시예들(및 중간 구조들)의 개략적인 예시들인 단면 예시들을 참조하여 본원에서 설명된다. 도면들에서의 층들 및 영역들의 두께는 명확화를 위해 과장될 수 있다. 부가적으로, 예컨대, 제조 기법들 및/또는 공차들의 결과로서 예시들의 형상들로부터의 변형들이 예상될 것이다. 그에 따라, 본 발명의 실시예들은 본원에 예시된 특정 형상들의 영역들로 제한되는 것으로 해석되지 않아야 하며, 예컨대, 제조에 기인한 형상들에서의 편차들을 포함해야 한다. 점선들에 의해 예시된 요소들은 예시된 실시예들에서 임의적일 수 있다.
동일한 번호들은 전체에 걸쳐 동일한 요소들을 지칭한다. 그에 따라, 동일하거나 유사한 번호들은 그들이 대응하는 도면에서 언급되지 않거나 설명되지 않더라도 다른 도면들을 참조하여 설명될 수 있다. 또한, 참조 번호들로 표시되지 않은 요소들은 다른 도면들을 참조하여 설명될 수 있다.
도면들 및 명세서에서, 본 발명의 전형적인 실시예들이 개시되었고, 특정 용어들이 이용되지만, 이들은 단지 일반적이고 설명적인 의미로 사용되고, 제한의 목적들을 위한 것이 아니며, 본 발명의 범위는 다음의 청구항들에 기재된다.

Claims (31)

  1. 트랜지스터 디바이스로서,
    게이트 단자, 드레인 단자, 및 소스 단자를 포함하는 트랜지스터 다이;
    상기 트랜지스터 다이 상에 있고 상기 게이트 단자, 상기 드레인 단자, 및/또는 상기 소스 단자에 전기적으로 결합된 회로 모듈; 및
    상기 회로 모듈의 제1 표면 상의 하나 이상의 수동 전기 구성요소(passive electrical component)
    를 포함하고, 상기 하나 이상의 수동 전기 구성요소는 상기 게이트 단자와 상기 트랜지스터 디바이스의 제1 리드(lead) 사이에 및/또는 상기 드레인 단자와 상기 트랜지스터 디바이스의 제2 리드 사이에 전기적으로 결합되는, 트랜지스터 디바이스.
  2. 제1항에 있어서,
    상기 트랜지스터 다이는 상기 하나 이상의 수동 전기 구성요소에 인접한 상기 회로 모듈의 상기 제1 표면 상에 있는, 트랜지스터 디바이스.
  3. 제1항에 있어서,
    상기 트랜지스터 다이는 상기 제1 표면에 대향하는 상기 회로 모듈의 제2 표면 상에 있는, 트랜지스터 디바이스.
  4. 제1항에 있어서,
    상기 하나 이상의 수동 전기 구성요소는 표면 실장 디바이스 및/또는 통합 수동 디바이스를 포함하는, 트랜지스터 디바이스.
  5. 제4항에 있어서,
    상기 하나 이상의 수동 전기 구성요소는 하나 이상의 와이어 접합에 의해 상기 회로 모듈에 전기적으로 결합되는, 트랜지스터 디바이스.
  6. 제4항에 있어서,
    상기 하나 이상의 수동 전기 구성요소는 상기 회로 모듈의 연결 패드들과 정렬되고 전기적으로 결합되는 복수의 전도성 패드를 포함하는, 트랜지스터 디바이스.
  7. 제1항에 있어서,
    상기 게이트 단자, 상기 드레인 단자, 및 상기 소스 단자는 상기 트랜지스터 다이의 제1 표면에 인접하고 상기 회로 모듈과 대면하는 전도성 필러 구조(pillar structure)들을 포함하는, 트랜지스터 디바이스.
  8. 제7항에 있어서,
    상기 트랜지스터 다이의 상기 제1 표면과 상기 회로 모듈 사이의 결합 요소를 더 포함하고, 상기 결합 요소는 상기 게이트 단자, 상기 드레인 단자, 및 상기 소스 단자에 전기적으로 결합되는 전도성 결합 패턴(coupling pattern)들을 포함하는 재분배 층 구조를 포함하는, 트랜지스터 디바이스.
  9. 제7항에 있어서,
    상기 회로 모듈에 대향하는 상기 트랜지스터 다이의 제2 표면 상의 열 전도성 플랜지를 더 포함하는, 트랜지스터 디바이스.
  10. 제9항에 있어서,
    상기 트랜지스터 다이는 상기 제1 표면에 대향하는 상기 회로 모듈의 제2 표면 상에 있고,
    상기 트랜지스터 다이에 인접한 상기 회로 모듈의 제2 표면 상의 기계적 지지 구조를 더 포함하고, 상기 기계적 지지 구조는 상기 열 전도성 플랜지와 상기 회로 모듈의 제2 표면 사이에 있는, 트랜지스터 디바이스.
  11. 제9항에 있어서,
    측벽들 및 덮개를 더 포함하고,
    상기 열 전도성 플랜지, 상기 측벽들 및 상기 덮개는 내부 캐비티를 정의하고,
    상기 트랜지스터 다이 및 상기 회로 모듈은 상기 내부 캐비티 내에 있는, 트랜지스터 디바이스.
  12. 제9항에 있어서,
    상기 회로 모듈, 상기 트랜지스터 다이, 및 상기 열 전도성 플랜지 상에 오버몰드 물질을 더 포함하는, 트랜지스터 디바이스.
  13. 제1항에 있어서,
    상기 제1 및/또는 제2 리드들은 상기 회로 모듈의 제1 표면 또는 상기 제1 표면에 대향하는 상기 회로 모듈의 제2 표면 중 하나에 결합되는, 트랜지스터 디바이스.
  14. 트랜지스터 디바이스로서,
    게이트 단자, 드레인 단자, 및 소스 단자를 포함하는 트랜지스터 다이; 및
    상기 게이트 단자, 상기 드레인 단자, 및/또는 상기 소스 단자에 전기적으로 결합되고, 그 제1 표면 상에 하나 이상의 수동 전기 구성요소를 포함하는 수동 구성요소 조립체
    를 포함하고, 상기 트랜지스터 다이는 상기 제1 표면에 대향하는 상기 수동 구성요소 조립체의 제2 표면 상에 있는, 트랜지스터 디바이스.
  15. 제14항에 있어서,
    상기 하나 이상의 수동 전기 구성요소는 상기 게이트 단자와 상기 트랜지스터 디바이스의 제1 리드 사이에, 및/또는 상기 드레인 단자와 상기 트랜지스터 디바이스의 제2 리드 사이에 전기적으로 결합되는, 트랜지스터 디바이스.
  16. 제14항에 있어서, 상기 하나 이상의 수동 전기 구성요소는 표면 실장 디바이스 및/또는 통합 수동 디바이스를 포함하는, 트랜지스터 디바이스.
  17. 제14항에 있어서, 상기 수동 구성요소 조립체는, 상기 제1 표면 상의 상기 하나 이상의 수동 전기 구성요소에 전기적으로 결합되고, 상기 제2 표면 상의 상기 트랜지스터 다이의 상기 게이트 단자, 상기 드레인 단자, 및/또는 상기 소스 단자에 결합되는 전도성 트레이스들 및/또는 비아들을 포함하는 다층 구조를 포함하는, 트랜지스터 디바이스.
  18. 제17항에 있어서, 상기 게이트 단자, 상기 드레인 단자, 및 상기 소스 단자는 상기 트랜지스터 다이의 제1 표면에 인접하고 상기 수동 구성요소 조립체의 제2 표면에 대면하는 전도성 필러 구조들을 포함하는, 트랜지스터 디바이스.
  19. 제18항에 있어서,
    상기 트랜지스터 다이의 상기 제1 표면과 상기 수동 구성요소 조립체의 상기 제2 표면 사이의 결합 요소를 더 포함하고, 상기 결합 요소는 전도성 필러 구조들에 전기적으로 결합되는 전도성 결합 패턴(coupling pattern)들을 포함하는 재분배 층 구조를 포함하는, 트랜지스터 디바이스.
  20. 제18항에 있어서,
    상기 수동 구성요소 조립체의 상기 제2 표면에 대향하는 상기 트랜지스터 다이의 제2 표면 상의 열 전도성 플랜지를 더 포함하는, 트랜지스터 디바이스.
  21. 제20항에 있어서,
    상기 트랜지스터 다이에 인접하고, 상기 수동 구성요소 조립체의 상기 제2 표면과 상기 열 전도성 플랜지 사이에서 연장되는 기계적 지지 구조를 더 포함하는, 트랜지스터 디바이스.
  22. 제20항에 있어서, 측벽들 및 덮개를 더 포함하고,
    상기 열 전도성 플랜지, 상기 측벽들 및 상기 덮개는 내부 캐비티를 정의하고,
    상기 트랜지스터 다이 및 상기 수동 구성요소 조립체는 상기 내부 캐비티 내에 있는, 트랜지스터 디바이스.
  23. 트랜지스터 디바이스로서,
    게이트 단자, 드레인 단자, 및 소스 단자를 포함하는 트랜지스터 다이; 및
    상기 게이트 단자, 상기 드레인 단자, 및/또는 상기 소스 단자에 전기적으로 결합되고, 그 제1 표면 상에 하나 이상의 수동 전기 구성요소를 포함하는 수동 구성요소 조립체
    를 포함하고, 상기 트랜지스터 다이는 상기 하나 이상의 수동 전기 구성요소에 인접한 상기 수동 구성요소 조립체의 상기 제1 표면 상에 있는, 트랜지스터 디바이스.
  24. 제23항에 있어서, 상기 하나 이상의 수동 전기 구성요소는 상기 게이트 단자와 상기 트랜지스터 디바이스의 제1 리드 사이에, 및/또는 상기 드레인 단자와 상기 트랜지스터 디바이스의 제2 리드 사이에 전기적으로 결합되는, 트랜지스터 디바이스.
  25. 제23항에 있어서, 상기 하나 이상의 수동 전기 구성요소는 표면 실장 디바이스 및/또는 통합 수동 디바이스를 포함하는 트랜지스터 디바이스.
  26. 제23항에 있어서, 상기 수동 구성요소 조립체는, 상기 제1 표면 상의 상기 하나 이상의 수동 전자 구성요소에 전기적으로 결합되고, 상기 제1 표면 상의 상기 트랜지스터 다이의 상기 게이트 단자, 상기 드레인 단자, 및/또는 상기 소스 단자에 결합되는 전도성 트레이스들 및/또는 비아들을 포함하는 다층 구조를 포함하는, 트랜지스터 디바이스.
  27. 제26항에 있어서, 상기 게이트 단자, 상기 드레인 단자, 및 상기 소스 단자는 상기 트랜지스터 다이의 제1 표면에 인접하고 상기 수동 구성요소 조립체의 제1 표면에 대면하는 전도성 필러 구조들을 포함하는, 트랜지스터 디바이스.
  28. 제27항에 있어서,
    상기 트랜지스터 다이의 상기 제1 표면과 상기 수동 구성요소 조립체의 상기 제1 표면 사이의 결합 요소를 더 포함하고, 상기 결합 요소는 상기 전도성 필러 구조들에 전기적으로 결합되는 전도성 결합 패턴들을 포함하는 재분배 층 구조를 포함하는, 트랜지스터 디바이스.
  29. 제27항에 있어서,
    상기 수동 구성요소 조립체의 상기 제1 표면에 대향하는 상기 트랜지스터 다이의 제2 표면 상의 열 전도성 플랜지를 더 포함하는, 트랜지스터 디바이스.
  30. 제1항에 있어서, 상기 트랜지스터 다이는 HEMT(high electron mobility transistor) 또는 LDMOS(laterally-diffused metal-oxide semiconductor) 트랜지스터를 포함하는, 트랜지스터 디바이스.
  31. 제1항에 있어서, 상기 트랜지스터 다이는 III족 질화물 기재 RF 트랜지스터 증폭기 다이인, 트랜지스터 디바이스.
KR1020237023100A 2020-04-03 2021-03-31 Rf 증폭기 디바이스들 및 제조 방법들 KR20230107720A (ko)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
US202063004765P 2020-04-03 2020-04-03
US63/004,765 2020-04-03
US16/906,610 US11670605B2 (en) 2020-04-03 2020-06-19 RF amplifier devices including interconnect structures and methods of manufacturing
US16/906,610 2020-06-19
US17/018,762 US20210313293A1 (en) 2020-04-03 2020-09-11 Rf amplifier devices and methods of manufacturing
US17/018,762 2020-09-11
KR1020227038278A KR20220165261A (ko) 2020-04-03 2021-03-31 Rf 증폭기 디바이스들 및 제조 방법들
PCT/US2021/025102 WO2021202674A2 (en) 2020-04-03 2021-03-31 Rf amplifier devices and methods of manufacturing

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020227038278A Division KR20220165261A (ko) 2020-04-03 2021-03-31 Rf 증폭기 디바이스들 및 제조 방법들

Publications (1)

Publication Number Publication Date
KR20230107720A true KR20230107720A (ko) 2023-07-17

Family

ID=77921868

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020227038278A KR20220165261A (ko) 2020-04-03 2021-03-31 Rf 증폭기 디바이스들 및 제조 방법들
KR1020237023100A KR20230107720A (ko) 2020-04-03 2021-03-31 Rf 증폭기 디바이스들 및 제조 방법들

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020227038278A KR20220165261A (ko) 2020-04-03 2021-03-31 Rf 증폭기 디바이스들 및 제조 방법들

Country Status (7)

Country Link
US (1) US20210313293A1 (ko)
EP (2) EP4128345A2 (ko)
JP (2) JP2023520031A (ko)
KR (2) KR20220165261A (ko)
CN (2) CN116936548A (ko)
TW (1) TWI809368B (ko)
WO (1) WO2021202674A2 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11837457B2 (en) 2020-09-11 2023-12-05 Wolfspeed, Inc. Packaging for RF transistor amplifiers
US11670605B2 (en) 2020-04-03 2023-06-06 Wolfspeed, Inc. RF amplifier devices including interconnect structures and methods of manufacturing
US11533024B2 (en) * 2020-06-25 2022-12-20 Wolfspeed, Inc. Multi-zone radio frequency transistor amplifiers
US11387169B2 (en) * 2020-08-04 2022-07-12 Nxp Usa, Inc. Transistor with I/O ports in an active area of the transistor
US11587852B2 (en) 2020-10-12 2023-02-21 Nxp Usa, Inc. Power amplifier modules with flip-chip and non-flip-chip power transistor dies
US11502026B2 (en) 2020-10-12 2022-11-15 Nxp Usa, Inc. Transistor with flip-chip topology and power amplifier containing same
US11842937B2 (en) * 2021-07-30 2023-12-12 Wolfspeed, Inc. Encapsulation stack for improved humidity performance and related fabrication methods
US20230197587A1 (en) * 2021-12-17 2023-06-22 Wolfspeed, Inc. Ipd components having sic substrates and devices and processes implementing the same
US20240162861A1 (en) * 2022-11-14 2024-05-16 Nxp Usa, Inc. Power amplifier device having vertical die interconnect structure
CN117476631B (zh) * 2023-12-26 2024-03-22 广东仁懋电子有限公司 一种氮化镓微波功率器件

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4866005A (en) 1987-10-26 1989-09-12 North Carolina State University Sublimation of silicon carbide to produce large, device quality single crystals of silicon carbide
US4946547A (en) 1989-10-13 1990-08-07 Cree Research, Inc. Method of preparing silicon carbide surfaces for crystal growth
US5210051A (en) 1990-03-27 1993-05-11 Cree Research, Inc. High efficiency light emitting diodes from bipolar gallium nitride
US5200022A (en) 1990-10-03 1993-04-06 Cree Research, Inc. Method of improving mechanically prepared substrate surfaces of alpha silicon carbide for deposition of beta silicon carbide thereon and resulting product
US5192987A (en) 1991-05-17 1993-03-09 Apa Optics, Inc. High electron mobility transistor with GaN/Alx Ga1-x N heterojunctions
US5393993A (en) 1993-12-13 1995-02-28 Cree Research, Inc. Buffer structure between silicon carbide and gallium nitride and resulting semiconductor devices
US5523589A (en) 1994-09-20 1996-06-04 Cree Research, Inc. Vertical geometry light emitting diode with group III nitride active layer and extended lifetime
AU6852498A (en) * 1998-04-16 1999-11-08 Hitachi Limited Portable communication equipment
US6316793B1 (en) 1998-06-12 2001-11-13 Cree, Inc. Nitride based transistors on semi-insulating silicon carbide substrates
US6218680B1 (en) 1999-05-18 2001-04-17 Cree, Inc. Semi-insulating silicon carbide without vanadium domination
SE517455C2 (sv) * 1999-12-15 2002-06-11 Ericsson Telefon Ab L M Effekttransistormodul, effektförstärkare samt förfarande för framställning därav
US6548333B2 (en) 2000-12-01 2003-04-15 Cree, Inc. Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment
US6849882B2 (en) 2001-05-11 2005-02-01 Cree Inc. Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer
US7030428B2 (en) 2001-12-03 2006-04-18 Cree, Inc. Strain balanced nitride heterojunction transistors
DE10201781B4 (de) * 2002-01-17 2007-06-06 Infineon Technologies Ag Hochfrequenz-Leistungsbauteil und Hochfrequenz-Leistungsmodul sowie Verfahren zur Herstellung derselben
JP2003318311A (ja) * 2002-04-22 2003-11-07 Nec Compound Semiconductor Devices Ltd 半導体装置及びその製造方法
US6982204B2 (en) 2002-07-16 2006-01-03 Cree, Inc. Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses
US6972481B2 (en) * 2002-09-17 2005-12-06 Chippac, Inc. Semiconductor multi-package module including stacked-die package and having wire bond interconnect between stacked packages
US6825559B2 (en) * 2003-01-02 2004-11-30 Cree, Inc. Group III nitride based flip-chip intergrated circuit and method for fabricating
US7045404B2 (en) 2004-01-16 2006-05-16 Cree, Inc. Nitride-based transistors with a protective layer and a low-damage recess and methods of fabrication thereof
US7544963B2 (en) 2005-04-29 2009-06-09 Cree, Inc. Binary group III-nitride based high electron mobility transistors
US7615774B2 (en) 2005-04-29 2009-11-10 Cree.Inc. Aluminum free group III-nitride based high electron mobility transistors
US7548112B2 (en) 2005-07-21 2009-06-16 Cree, Inc. Switch mode power amplifier using MIS-HEMT with field plate extension
US7709269B2 (en) 2006-01-17 2010-05-04 Cree, Inc. Methods of fabricating transistors including dielectrically-supported gate electrodes
US7592211B2 (en) 2006-01-17 2009-09-22 Cree, Inc. Methods of fabricating transistors including supported gate electrodes
CN101473433B (zh) * 2006-06-20 2011-12-07 Nxp股份有限公司 功率放大器装置
JP2011511582A (ja) * 2008-01-30 2011-04-07 フランウェル．インコーポレイテッド Ｒｆｉｄリーダに適用可能なアレイアンテナシステムおよびアルゴリズム
US8159052B2 (en) * 2008-04-10 2012-04-17 Semtech Corporation Apparatus and method for a chip assembly including a frequency extending device
US8339790B2 (en) * 2010-09-10 2012-12-25 Raytheon Company Monolithic microwave integrated circuit
US8402406B2 (en) * 2010-12-28 2013-03-19 International Business Machines Corporation Controlling plating stub reflections in a chip package
US20120280755A1 (en) * 2011-05-04 2012-11-08 Triquint Semiconductor, Inc. Flip-chip power amplifier and impedance matching network
TWI573301B (zh) * 2014-05-22 2017-03-01 宇能電科技股份有限公司 異向性磁阻元件及其製造方法
US9515011B2 (en) 2014-05-28 2016-12-06 Cree, Inc. Over-mold plastic packaged wide band-gap power transistors and MMICS
CN204946885U (zh) * 2015-08-23 2016-01-06 华南理工大学 一种GaN基倒装HEMT器件结构
US10225922B2 (en) * 2016-02-18 2019-03-05 Cree, Inc. PCB based semiconductor package with impedance matching network elements integrated therein
US10128365B2 (en) * 2016-03-17 2018-11-13 Cree, Inc. Bypassed gate transistors having improved stability
US9947616B2 (en) 2016-03-17 2018-04-17 Cree, Inc. High power MMIC devices having bypassed gate transistors
US10804214B2 (en) * 2016-06-27 2020-10-13 Intel Corporation Group III-N material conductive shield for high frequency metal interconnects
US9831195B1 (en) * 2016-10-28 2017-11-28 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method of manufacturing the same
US10147686B1 (en) * 2017-09-26 2018-12-04 Nxp Usa, Inc. Transistor with shield structure, packaged device, and method of manufacture
JP2019092009A (ja) * 2017-11-13 2019-06-13 住友電気工業株式会社 半導体増幅素子及び半導体増幅装置
CN111095535B (zh) * 2017-11-14 2023-06-16 日本碍子株式会社 封装体和半导体装置
US10483352B1 (en) * 2018-07-11 2019-11-19 Cree, Inc. High power transistor with interior-fed gate fingers
US10672703B2 (en) * 2018-09-26 2020-06-02 Nxp Usa, Inc. Transistor with shield structure, packaged device, and method of fabrication

Also Published As

Publication number Publication date
JP2023159434A (ja) 2023-10-31
EP4250356A2 (en) 2023-09-27
WO2021202674A3 (en) 2022-01-06
TWI809368B (zh) 2023-07-21
EP4250356A3 (en) 2023-12-13
KR20220165261A (ko) 2022-12-14
CN115668495A (zh) 2023-01-31
JP2023520031A (ja) 2023-05-15
EP4128345A2 (en) 2023-02-08
US20210313293A1 (en) 2021-10-07
TW202147772A (zh) 2021-12-16
CN116936548A (zh) 2023-10-24
WO2021202674A2 (en) 2021-10-07

Similar Documents

Publication Publication Date Title
TWI809368B (zh) 射頻放大器裝置及製造方法
TWI770908B (zh) 在電晶體晶粒之閘極及/或汲極上通過穿碳化矽通孔進行堆疊式射頻電路拓撲
US11670605B2 (en) RF amplifier devices including interconnect structures and methods of manufacturing
US11837457B2 (en) Packaging for RF transistor amplifiers
US12113490B2 (en) Group III nitride-based radio frequency transistor amplifiers having source, gate and/or drain conductive vias
US12034419B2 (en) RF amplifiers having shielded transmission line structures
US11837559B2 (en) Group III nitride-based radio frequency amplifiers having back side source, gate and/or drain terminals
US11533024B2 (en) Multi-zone radio frequency transistor amplifiers
US20230327624A1 (en) Rf amplifier devices and methods of manufacturing including modularized designs with flip chip interconnections and integration into packaging
US20220321071A1 (en) Rf amplifier devices and methods of manufacturing including modularized designs with flip chip interconnections
TW202420508A (zh) 具覆晶互連的模組式功率電晶體組件總成
US20230421119A1 (en) Semiconductor device packages with exposed heat dissipating surfaces and methods of fabricating the same
US20240171137A1 (en) Multi-zone radio frequency transistor amplifiers

Legal Events

Date Code Title Description
A107 Divisional application of patent