JP2023159434A - Ｒｆ増幅器デバイスおよび製造方法 - Google Patents

Ｒｆ増幅器デバイスおよび製造方法 Download PDF

Info

Publication number
JP2023159434A
JP2023159434A JP2023140798A JP2023140798A JP2023159434A JP 2023159434 A JP2023159434 A JP 2023159434A JP 2023140798 A JP2023140798 A JP 2023140798A JP 2023140798 A JP2023140798 A JP 2023140798A JP 2023159434 A JP2023159434 A JP 2023159434A
Authority
JP
Japan
Prior art keywords
transistor
transistor amplifier
circuit module
die
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023140798A
Other languages
English (en)
Inventor
ノーリ、バシム
Noori Basim
マーベル、マーヴィン
Marbell Marvin
シェパード、スコット
Sheppard Scott
リム、クワンモ、クリス
Kwangmo Lim Chris
コムポッシュ、アレクサンダー
Komposch Alexander
ムー、チャンリー
Qianli Mu
デヴィータ、マイケル
Devita Michael
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Wolfspeed Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/906,610 external-priority patent/US11670605B2/en
Application filed by Wolfspeed Inc filed Critical Wolfspeed Inc
Publication of JP2023159434A publication Critical patent/JP2023159434A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6672—High-frequency adaptations for passive devices for integrated passive components, e.g. semiconductor device with passive components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/17104—Disposition relative to the bonding areas, e.g. bond pads
    • H01L2224/17106—Disposition relative to the bonding areas, e.g. bond pads the bump connectors being bonded to at least one common bonding area
    • H01L2224/17107—Disposition relative to the bonding areas, e.g. bond pads the bump connectors being bonded to at least one common bonding area the bump connectors connecting two common bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0288—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using a main and one or several auxiliary peaking amplifiers whereby the load is connected to the main amplifier using an impedance inverter, e.g. Doherty amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Amplifiers (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Geometry (AREA)

Abstract

【課題】集積回路デバイスパッケージングのための構造。【解決手段】ゲート端子、ドレイン端子、およびソース端子を有するトランジスタダイと、トランジスタダイ上に設けられ、ゲート端子、ドレイン端子、および／またはソース端子に電気的に結合された回路モジュールと、回路モジュールの第１の表面上に設けられた１つ以上の受動電気部品とを備え、１つ以上の受動電気部品は、ゲート端子とトランジスタデバイスの第１のリード線との間、および／またはドレイン端子とトランジスタデバイスの第２のリード線との間に電気的に結合されている、トランジスタデバイス。【選択図】図２Ａ

Description

本開示は、集積回路デバイスに関し、より詳細には、集積回路デバイスパッケージングのための構造に関する。
ＲＦ電力増幅器は、無線通信システム用の基地局、多段および多重経路増幅器（例えば、ドハティ増幅器）などの様々な用途で使用される。ＲＦ電力増幅器によって増幅された信号は、多くの場合、メガヘルツ（ＭＨｚ）からギガヘルツ（ＧＨｚ）の範囲の周波数を有する被変調キャリアを有する信号を含む。例えば、Ｒ帯域（０．５～１ＧＨｚ）、Ｓ帯域（３ＧＨｚ）、Ｘ帯域（１０ＧＨｚ）、Ｋｕ帯域（１２～１８ＧＨｚ）、Ｋ帯域（１８～２７ＧＨｚ）、Ｋａ帯域（２７～４０ＧＨｚ）、およびＶ帯域（４０～７５ＧＨｚ）などの高周波で動作しながら高い電力処理能力を必要とする電気回路がより普及している。特に、現在、例えば５００ＭＨｚ以上の周波数（マイクロ波周波数を含む）でＲＦ信号を増幅するために使用される無線周波数（「ＲＦ」）トランジスタ増幅器に対する高い需要がある。これらのＲＦトランジスタ増幅器は、高い信頼性、良好な線形性を示し、高い出力電力レベルを処理する必要があり得る。
多くのＲＦ電力増幅器設計は、増幅デバイスとして半導体スイッチングデバイスを利用する。これらのスイッチングデバイスの例としては、ＭＯＳＦＥＴ（金属酸化膜半導体電界効果トランジスタ）、ＤＭＯＳ（二重拡散金属酸化膜半導体）トランジスタ、ＨＥＭＴ（高電子移動度トランジスタ）、ＭＥＳＦＥＴ（金属半導体電界効果トランジスタ）、ＬＤＭＯＳ（横方向拡散金属酸化膜半導体）トランジスタなどのパワートランジスタデバイスが挙げられる。
ＲＦ増幅器は、通常、半導体集積回路チップとして形成される。ほとんどのＲＦ増幅器は、シリコン内に、または炭化ケイ素（「ＳｉＣ」）およびＩＩＩ族窒化物材料などのワイドバンドギャップ半導体材料（すなわち、１．４０ｅＶより大きいバンドギャップを有する）を使用して実装される。本明細書で使用される場合、「ＩＩＩ族窒化物」という用語は、窒素と周期表のＩＩＩ族元素、通常はアルミニウム（Ａｌ）、ガリウム（Ｇａ）、および／またはインジウム（Ｉｎ）との間に形成される半導体化合物を指す。この用語はまた、ＡｌＧａＮおよびＡｌＩｎＧａＮなどの三元および四元化合物を指す。これらの化合物は、１モルの窒素が合計１モルのＩＩＩ族元素と組み合わされた実験式を有する。
シリコンベースのＲＦ増幅器は、通常、ＬＤＭＯＳトランジスタを使用して実装され、比較的安価な製造で高レベルの線形性を示すことができる。ＩＩＩ族窒化物ベースのＲＦ増幅器は、通常、主にＬＤＭＯＳトランジスタ増幅器が固有の性能制限を有し得る高出力および／または高周波動作を必要とする用途において、ＨＥＭＴを使用して実装される。
ＲＦトランジスタ増幅器は、１つ以上の増幅段を含むことができ、各段は、通常、トランジスタ増幅器として実装される。出力電力および電流処理能力を高めるために、ＲＦトランジスタ増幅器は、通常、多数の個々の「単位セル」トランジスタが電気的に並列に配置される「単位セル」構成で実装される。ＲＦトランジスタ増幅器は、単一の集積回路チップまたは「ダイ」として実装されてもよく、または複数のダイを含んでもよい。複数のＲＦトランジスタ増幅器ダイが使用される場合、それらは直列および／または並列に接続されてもよい。
ＲＦトランジスタ増幅器は、基本動作周波数におけるＲＦ信号についてアクティブトランジスタダイ（例えば、ＭＯＳＦＥＴ、ＨＥＭＴ、ＬＤＭＯＳなどを含む）とそれに接続された伝送線路との間のインピーダンス整合を改善するように設計されたインピーダンス整合回路などの整合回路と、二次および三次高調波生成物などのデバイス動作中に生成され得る高調波生成物を少なくとも部分的に終端させるように設計された高調波終端回路とを含むことが多い。高調波生成物の終端はまた、相互変調歪生成物の生成に影響を及ぼす。
ＲＦ増幅器トランジスタダイならびにインピーダンス整合回路および高調波終端回路は、デバイスパッケージ内に封入されてもよい。ダイまたはチップとは、その上に電子回路要素が製造される半導体材料または他の基板の小さなブロックを指し得る。集積回路パッケージングとは、ダイを物理的損傷および／または腐食から保護し、外部回路への接続のために電気接点を支持する支持ケースまたはパッケージ内に１つ以上のダイを封入化することを指し得る。集積回路デバイスパッケージ内の入力および出力インピーダンス整合回路は、通常、アクティブトランジスタダイのインピーダンスを固定値に整合させるように構成されるインピーダンス整合回路の少なくとも一部を提供するＬＣネットワークを含む。電気リード線は、ＲＦ増幅器を入力および出力ＲＦ伝送線路ならびにバイアス電圧源などの外部回路要素に電気的に接続するためにパッケージから延在してもよい。
ＲＦパワーデバイスを組み立てるためのいくつかの従来の方法は、トランジスタダイおよび整合ネットワーク構成要素のいくつかをＣＰＣ（銅、銅－モリブデン、銅積層構造）または銅フランジ上のセラミックまたはオーバーモールドパッケージ内に組み立てることを含み得る。トランジスタダイ、コンデンサ、および入力／出力リード線は、金および／またはアルミニウムワイヤなどのワイヤと相互接続されてもよい。そのような組み立てプロセスは、遅く、連続的であり得（例えば、一度に１つのパッケージが接合される）、組み立てコストが高くなり得る（例えば、金ワイヤおよび高価なワイヤボンドマシンのコストに起因して）。
いくつかの実施形態によれば、第１および第２の主面と、電気的に並列に接続された第１の主面上の複数の単位セルトランジスタとを含む半導体層構造を含み、各単位セルトランジスタが、ゲートマニホールドに結合されたゲートフィンガと、ドレインマニホールドに結合されたドレインフィンガと、ソースフィンガとを含む、無線周波数（「ＲＦ」）トランジスタ増幅器。半導体層構造は、第２の主面上のソースフィンガへのビアを含まない。
いくつかの実施形態では、ＲＦトランジスタ増幅器は、第１の主面上に結合要素をさらに含み、結合要素は、ゲートマニホールドに接続されるように構成されたゲート接続パッドと、ドレインマニホールドに接続されるように構成されたドレイン接続パッドと、ソースフィンガの１つずつに接続されるように構成されたソース接続パッドとを含む。
いくつかの実施形態では、ＲＦトランジスタ増幅器は、半導体層構造の第２の主面上にキャリア基板をさらに含む。
いくつかの実施形態では、ＲＦトランジスタ増幅器は、半導体層構造とキャリア基板との間の半導体層構造の第２の主面上に熱伝導層および／または導電層をさらに含む。
いくつかの実施形態では、ＲＦトランジスタ増幅器は、半導体層構造上に回路モジュールをさらに含み、回路モジュールは、ゲートマニホールドに電気的に結合されたゲートリード線接続パッドと、ドレインマニホールドに電気的に結合されたドレインリード線接続パッドとを含む。
いくつかの実施形態では、ＲＦトランジスタ増幅器は、ゲートリード線接続パッドに電気的に結合された入力リード線であって、ＲＦトランジスタ増幅器を含むパッケージから外部に延在するように構成された入力リード線と、ドレインリード線接続パッドに電気的に結合された出力リード線であって、ＲＦトランジスタ増幅器を含むパッケージから外部に延在するように構成された出力リード線とをさらに含む。
いくつかの実施形態では、ＲＦトランジスタ増幅器は、回路モジュールの第１の側面および／または第２の側面に取り付けられた１つ以上の回路要素をさらに含む。
いくつかの実施形態では、ＲＦトランジスタ増幅器は、１つ以上の回路要素上に熱伝導性および／または導電性補助スペーサ層をさらに含む。
いくつかの実施形態では、半導体層構造は、高電子移動度トランジスタ（ＨＥＭＴ）または横方向拡散金属酸化膜半導体（ＬＤＭＯＳ）トランジスタをさらに備える。
いくつかの実施形態によれば、トランジスタ増幅器は、増幅器ダイの第１の表面上にゲート端子、ドレイン端子、およびソース端子を含むＩＩＩ族窒化物ベースの増幅器ダイと、増幅器ダイの第１の表面上で増幅器ダイのゲート端子、ドレイン端子、およびソース端子上にあり、増幅器ダイのゲート端子、ドレイン端子、およびソース端子に電気的に結合された回路モジュールとを含む。回路モジュールは、トランジスタ増幅器のゲート端子と第１のリード線との間、および／またはトランジスタ増幅器のドレイン端子と第２のリード線との間に結合された１つ以上の回路要素を含み、回路モジュールは、第１の表面と、回路モジュールの第１の表面とは反対側にある第２の表面とを有し、回路モジュールの第１の表面は、増幅器ダイの第１の表面に隣接している。
いくつかの実施形態では、１つ以上の回路要素は、回路モジュールの第１の表面および／または第２の表面に取り付けられる。
いくつかの実施形態では、トランジスタ増幅器は、１つ以上の回路要素上に熱伝導性および／または導電性補助スペーサ層をさらに含む。
いくつかの実施形態では、１つ以上の回路要素は、回路モジュール内に形成される。
いくつかの実施形態では、第１および／または第２のリード線は、回路モジュールの第２の表面に結合される。
いくつかの実施形態では、第１および／または第２のリード線は、回路モジュールの第１の表面に結合される。
いくつかの実施形態では、回路モジュールは、回路モジュールの第１の表面上に第１の相互接続パッドおよび第２の相互接続パッドを備え、第１の相互接続パッドは、増幅器ダイのゲート端子に結合されるように構成され、第２の相互接続パッドは、増幅器ダイのドレイン端子に結合されるように構成される。
いくつかの実施形態では、回路モジュールは、回路モジュールの第１の表面上に、増幅器ダイのソース端子に結合されるように構成された第３の相互接続パッドをさらに備える。
いくつかの実施形態では、トランジスタ増幅器は、増幅器ダイと回路モジュールとの間に結合要素をさらに含む。
いくつかの実施形態によれば、無線周波数（「ＲＦ」）トランジスタ増幅器は、第１の主面および第２の主面を有するＲＦトランジスタ増幅器ダイであって、第１の主面上にゲート端子、ドレイン端子およびソース端子を含むＲＦトランジスタ増幅器ダイと、ＲＦトランジスタ増幅器ダイの第１の主面上の回路モジュールであって、ゲート端子に電気的に結合されたゲートリード線接続パッドとドレイン端子に電気的に結合されたドレインリード線接続パッドとを含む、回路モジュールと、ＲＦトランジスタ増幅器ダイの第２の主面上のキャリア基板と、ＲＦトランジスタ増幅器ダイとキャリア基板との間の熱伝導性および／または導電性スペーサ層とを含む。
いくつかの実施形態では、回路モジュールは、ＲＦトランジスタ増幅器ダイの第１の主面に隣接する第１の側面と、第１の側面の反対側の第２の側面とを備え、回路モジュールは、ゲート端子および／またはドレイン端子に結合された１つ以上の回路要素を備える。
いくつかの実施形態では、１つ以上の回路要素は、回路モジュールの第１の側面および／または第２の側面に取り付けられる。
いくつかの実施形態では、ＲＦトランジスタ増幅器は、１つ以上の回路要素上に熱伝導性および／または導電性補助スペーサ層をさらに含む。
いくつかの実施形態では、スペーサ層および補助スペーサ層は、一体型スペーサ層を形成する。
いくつかの実施形態では、ＲＦトランジスタ増幅器は、回路モジュールの第２の側面に結合された入力リード線および／または出力リード線をさらに含む。
いくつかの実施形態では、ＲＦトランジスタ増幅器は、ＲＦトランジスタ増幅器ダイと回路モジュールとの間に結合要素をさらに含み、結合要素は、ＲＦトランジスタ増幅器ダイの第１の主面に隣接する底面と、底面の反対側の上面とを有する。結合要素の上面は、回路モジュールの第１の相互接続パッドに接続されるように構成されたゲート接続パッドと、回路モジュールの第２の相互接続パッドに接続されるように構成されたドレイン接続パッドと、回路モジュールの第３の相互接続パッドに接続されるように構成されたソース接続パッドとを備える。
いくつかの実施形態では、ＲＦトランジスタ増幅器は、側壁および蓋をさらに含む。キャリア基板、側壁、および蓋は内部キャビティを画定し、ＲＦトランジスタ増幅器ダイは内部キャビティ内にある。
いくつかの実施形態では、ＲＦトランジスタ増幅器は、回路モジュールおよびＲＦトランジスタ増幅器ダイ上にオーバーモールド材料をさらに含む。
いくつかの実施形態では、ＲＦトランジスタ増幅器ダイは、ＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器ダイである。
いくつかの実施形態では、ＲＦトランジスタ増幅器の動作周波数は、Ｒ帯域、Ｓ帯域、Ｘ帯域、Ｋｕ帯域、Ｋ帯域、Ｋａ帯域、および／またはＶ帯域にある。
いくつかの実施形態による他のデバイス、装置、および／または方法は、以下の図面および詳細な説明を検討することによって当業者には明らかになるであろう。上記の実施形態のありとあらゆる組み合わせに加えて、すべてのそのような追加の実施形態は、この説明内に含まれ、本発明の範囲内にあり、添付の特許請求の範囲によって保護されることが意図される。
従来の高電子移動度トランジスタの概略断面図である。 従来のパッケージされたＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器の概略側面図である。 図１ＢのＲＦトランジスタ増幅器に含まれるＲＦトランジスタ増幅器ダイの上部メタライゼーションの構造を示す、図１Ｂの線１Ｃ－１Ｃに沿った概略断面図である。 別の従来のＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器の概略側面図である。 本発明のいくつかの実施形態によるＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器の概略側面図である。 図２Ａの線２Ｂ－２Ｂに沿った、図２ＡのＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器の一部であるＲＦトランジスタ増幅器ダイの概略平面図である。 図２Ｂの線２Ｃ－２Ｃに沿った断面図である。 図２Ｂの線２Ｄ－２Ｄに沿った断面図である。 図２Ｂの線２Ｅ－２Ｅに沿った断面図である。 図２Ｂの線２Ｆ－２Ｆに沿った断面図である。 本発明の追加の実施形態の断面図である。 本発明の追加の実施形態の別の断面図である。 本発明の追加の実施形態のさらに別の断面図である。 本発明の追加の実施形態のさらに別の断面図である。 本発明の追加の実施形態のさらに別の断面図である。 本発明の追加の実施形態のさらに別の断面図である。 本発明のいくつかの実施形態による、回路モジュールに結合されたＲＦトランジスタ増幅器の概略断面図である。 本発明のいくつかの実施形態による、回路モジュールに結合されたＲＦトランジスタ増幅器ダイの概略断面図である。 本発明のいくつかの実施形態による、回路モジュールに結合された再配線層を組み込んだＲＦトランジスタ増幅器ダイの概略断面図である。 本発明のいくつかの実施形態による、複数のＲＦトランジスタ増幅器に結合された回路モジュールの概略断面図である。 本発明のいくつかの実施形態による、複数のＲＦトランジスタ増幅器ダイに結合された回路モジュールの概略断面図である。 本発明のいくつかの実施形態による、キャリア基板に結合されたＲＦトランジスタ増幅器および回路モジュールの概略断面図である。 本発明のいくつかの実施形態による、結合要素なしでキャリア基板に結合されたＲＦトランジスタ増幅器および回路モジュールの概略断面図である。 本発明のいくつかの実施形態による、回路モジュールに結合され、キャリア基板上に配置された複数のＲＦトランジスタ増幅器ダイの概略断面図である。 本発明のいくつかの実施形態による、ＲＦトランジスタ増幅器の様々なパッケージングオプションの概略図である。 本発明のいくつかの実施形態による、ＲＦトランジスタ増幅器の様々なパッケージングオプションの別の概略図である。 本発明のいくつかの実施形態による、ＲＦトランジスタ増幅器の様々なパッケージングオプションのさらに別の概略図である。 本発明のいくつかの実施形態による、回路モジュールに結合されたＲＦトランジスタ増幅器の追加の実施形態の概略断面図である。 本発明のいくつかの実施形態による、回路モジュールに結合されたＲＦトランジスタ増幅器の追加の実施形態の別の概略断面図である。 本発明のいくつかの実施形態による、回路モジュールに結合されたＲＦトランジスタ増幅器の追加の実施形態のさらに別の概略断面図である。 本発明の特定の実施形態による回路モジュールとＲＦトランジスタ増幅器ダイとを結合する方法を示す概略図である。 本発明の特定の実施形態による回路モジュールとＲＦトランジスタ増幅器ダイとを結合する方法を示す別の概略図である。 本発明の特定の実施形態による回路モジュールとＲＦトランジスタ増幅器ダイとを結合する方法を示すさらに別の概略図である。 本発明の特定の実施形態による回路モジュールとＲＦトランジスタ増幅器ダイとを結合する方法を示すさらに別の概略図である。 本発明の特定の実施形態による回路モジュールとＲＦトランジスタ増幅器ダイとを結合する方法を示すさらに別の概略図である。 本発明のいくつかの実施形態による、回路モジュールの様々なパッケージングオプションの概略断面図である。 本発明のいくつかの実施形態による、回路モジュールの様々なパッケージングオプションの別の概略断面図である。 本発明のいくつかの実施形態による、回路モジュールの一実施形態の平面図である。 図９Ａの線９Ｂ－９Ｂに沿った断面図である。 図９Ａの線９Ｃ－９Ｃに沿った断面図である。 本発明のいくつかの実施形態による、基板上に取り付けられた図９Ａの回路モジュールの断面図である。 本発明のいくつかの実施形態による、回路モジュールの様々なパッケージングオプションの概略断面図である。 本発明のいくつかの実施形態による、回路モジュールの様々なパッケージングオプションの別の概略断面図である。 ダイは、本発明のいくつかの実施形態による、回路モジュールに結合されたＲＦトランジスタ増幅器の追加の実施形態の概略断面図である。 ダイは、本発明のいくつかの実施形態による、回路モジュールに結合されたＲＦトランジスタ増幅器の追加の実施形態の別の概略断面図である。 ダイは、本発明のいくつかの実施形態による、回路モジュールに結合されたＲＦトランジスタ増幅器の追加の実施形態のさらに別の概略断面図である。 ダイは、本発明のいくつかの実施形態による、回路モジュールに結合されたＲＦトランジスタ増幅器の追加の実施形態のさらに別の概略断面図である。 本発明のいくつかの実施形態による、回路モジュールに結合されたＲＦトランジスタ増幅器ダイの追加の実施形態の概略断面図である。 本発明のいくつかの実施形態による、回路モジュールに結合されたＲＦトランジスタ増幅器ダイの追加の実施形態の別の概略断面図である。 本発明のいくつかの実施形態による、回路モジュールに結合されたＲＦトランジスタ増幅器ダイの追加の実施形態のさらに別の概略断面図である。 本発明のいくつかの実施形態による、回路モジュールに結合されたＲＦトランジスタ増幅器ダイの追加の実施形態のさらに別の概略断面図である。 本発明のいくつかの実施形態による、回路モジュールに結合され、スペーサを組み込んだＲＦトランジスタ増幅器ダイの追加の実施形態の概略断面図である。 本発明のいくつかの実施形態による、回路モジュールに結合され、スペーサを組み込んだＲＦトランジスタ増幅器ダイの追加の実施形態の別の概略断面図である。 本発明のいくつかの実施形態による、回路モジュールに結合され、スペーサを組み込んだＲＦトランジスタ増幅器ダイの追加の実施形態のさらに別の概略断面図である。 本発明のいくつかの実施形態による、回路モジュールに結合され、スペーサを組み込んだＲＦトランジスタ増幅器ダイの追加の実施形態のさらに別の概略断面図である。 本発明のいくつかの実施形態による、回路モジュールの様々なパッケージングオプションの概略断面図である。 本発明のいくつかの実施形態による、回路モジュールの様々なパッケージングオプションの別の概略断面図である。 本発明のいくつかの実施形態による、回路モジュールの様々なパッケージングオプションのさらに別の概略断面図である。 本発明のいくつかの実施形態による、回路モジュールの様々なパッケージングオプションのさらに別の概略断面図である。 本発明のいくつかの実施形態による、回路モジュールを含み、第１および第２の回路要素に結合する機構を組み込んだ追加のＲＦトランジスタ増幅器の実施形態の概略断面図である。 本発明のいくつかの実施形態による、回路モジュールを含み、第１および第２の回路要素に結合する機構を組み込んだ追加のＲＦトランジスタ増幅器の実施形態の別の概略断面図である。 本発明のいくつかの実施形態による、回路モジュールを含み、第１および第２の回路要素に結合する機構を組み込んだ追加のＲＦトランジスタ増幅器の実施形態のさらに別の概略断面図である。 本発明のいくつかの実施形態による、回路モジュールを含み、第１および第２の回路要素に結合する機構を組み込んだ追加のＲＦトランジスタ増幅器の実施形態のさらに別の概略断面図である。 本発明のいくつかの実施形態による、回路モジュールの様々なパッケージングオプションの概略断面図である。 本発明のいくつかの実施形態による、回路モジュールの様々なパッケージングオプションの別の概略断面図である。 本発明のいくつかの実施形態による、回路モジュールの様々なパッケージングオプションのさらに別の概略断面図である。 本発明のいくつかの実施形態による、回路モジュールの様々なパッケージングオプションのさらに別の概略断面図である。
以下の詳細な説明では、本開示の実施形態の完全な理解を提供するために、多数の具体的な詳細が記載される。しかしながら、本開示はこれらの具体的な詳細なしで実施され得ることが当業者には理解されよう。いくつかの例では、周知の方法、手順、構成要素、および回路は、本開示を不明瞭にしないように詳細には記載されていない。本明細書に開示されるすべての実施形態は、別々に実施するか、または任意の方法および／または組み合わせで組み合わせることができることが意図される。一実施形態に関して説明された態様は、それに関して具体的に説明されていなくとも、異なる実施形態に組み込まれ得る。すなわち、すべての実施形態および／または任意の実施形態の特徴は、任意の方法および／または組み合わせで組み合わせることができる。
本発明の実施形態によれば、ゲート端子、ドレイン端子、およびソース端子がすべてＲＦトランジスタ増幅器ダイの上側面に位置するＲＦトランジスタ増幅器ダイを含むＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器が提供される。いくつかの実施形態では、ＲＦトランジスタ増幅器は、ゲートおよびドレイン接続用のボンドワイヤを含まなくてもよく、これにより、回路内に存在するインダクタンスの量を低減することができる。上側面接点は、結合要素がＲＦトランジスタ増幅器ダイのゲート端子、ドレイン端子、およびソース端子に直接結合されることを可能にすることができる。結合要素は、好都合な様式で、高調波終端回路、入力インピーダンス整合回路、および／または出力インピーダンス整合回路などの追加の回路にさらに接続されてもよい。トランジスタダイの基板がＩＩＩ族窒化物ベースのＨＥＭＴのためのＳｉＣ成長基板などの高い熱伝導率を有する特定の実施形態では、ダイは、増幅器パッケージからダイによって発生した熱の熱放散を改善するために、金属スラグ、リードフレーム、またはフランジなどの熱伝導性キャリア基板またはサブマウント上に基板と共に取り付けることができる。
図１Ａは、従来の高電子移動度トランジスタ１０の概略断面図である。図１Ａに示すように、高電子移動度トランジスタ１０は、例えば、炭化ケイ素、シリコン、サファイアなどの基板２２上に形成されてもよい。基板２２上には、チャネル層２４が形成されている。バリア層２６は、チャネル層２４上に、基板２２の反対側に形成される。チャネル層２４は、例えば、窒化ガリウム（ＧａＮ）を含んでもよく、バリア層２６は、例えば、窒化アルミニウムガリウム（ＡｌＧａＮ）を含んでもよい。
チャネル層２４およびバリア層２６は、共に基板２２上に半導体構造９０を形成することができる。ソース接点５６およびドレイン接点５４は、バリア層２６の上面に形成され、互いに横方向に離間している。ソース接点５６およびドレイン接点５４は、バリア層２６に対するオーミック接点を形成してもよい。
ソース接点５６とドレイン接点５４との間のバリア層２６の上面には、ゲート接点５２が形成されている。ＨＥＭＴデバイス１０がその導通状態または「オン」状態になるようにバイアスされたとき、チャネル層２４とバリア層２６との間の接合部に二次元電子ガス（２ＤＥＧ）層が形成される。２ＤＥＧ層は、それぞれソース接点５６およびドレイン接点５４の下にあるデバイスのソース領域とドレイン領域との間に電流が流れることを可能にする高導電性層として作用する。
ソース接点５６は、例えば接地電圧などの基準信号に結合することができる。基準信号への結合は、基板２２の下面２２Ａから基板２２を通ってバリア層の上面２６Ａまで延在するビア６６によって提供されてもよい。ビア６６は、ソース接点５６の下面５６Ａを露出させることができる。バックメタル層３５が、基板２２の下面２２Ａ上およびビア６６の側壁上に形成されてもよい。バックメタル層３５は、ソース接点５６に直接接触してもよい。したがって、バックメタル層３５、およびそれに結合された信号は、ソース接点５６に電気的に接続され得る。
いくつかの実施形態では、１つ以上の絶縁層５０が、半導体構造９０の上面に直接接触してもよい（例えば、バリア層２６の上面２６Ａに接触する）。１つ以上の絶縁層５０は、ＨＥＭＴデバイス１０のためのパッシベーション層として機能することができる。いくつかの実施形態では、ゲート接点５２および／またはドレイン接点５４に接触するために追加の金属接点（図示せず）が設けられてもよい。
上述したように、図１Ａに示すＨＥＭＴデバイスを含むＩＩＩ族窒化物ベースのＲＦ増幅器は、高出力および／または高周波用途で使用されることが多い。通常、動作中にＩＩＩ族窒化物ベースのＲＦ増幅器ダイ内には高レベルの熱が発生する。ＲＦダイが高温になりすぎると、ＲＦ増幅器の性能（例えば、出力電力、効率、線形性、利得など）が低下する可能性があり、および／またはＲＦ増幅器ダイが損傷する可能性がある。したがって、ＩＩＩ族窒化物ベースのＲＦ増幅器は、通常、熱除去のために最適化され得るパッケージ内に取り付けられる。図１Ｂおよび図１Ｃは、従来のパッケージされたＩＩＩ族窒化物ベースのＲＦ増幅器を示す。特に、図１Ｂは、従来のパッケージされたＩＩＩ族窒化物ベースのＲＦ増幅器１００の概略側面図であり、図１Ｃは、パッケージされたＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器１００に含まれるＲＦトランジスタ増幅器ダイの概略断面図であり、断面は、図１Ｂの線１Ｃ－１Ｃに沿ったものである。図１Ｂ～図１Ｃ（および他の様々な図）は非常に簡略化された図であり、実際のＲＦ増幅器は、本明細書の簡略化された図には示されていない多くの単位セルならびに様々な回路および要素を含み得ることが理解されよう。
図１Ｂに示すように、ＩＩＩ族窒化物ベースのＲＦ増幅器１００は、パッケージ１７０内に取り付けられたＲＦ増幅器ダイ１１０を含む。パッケージ１７０は、ゲートリード線１７２と、ドレインリード線１７４と、キャリア基板１７６と、ハウジング１７８とを含む。ＲＦトランジスタ増幅器ダイ１１０は、例えば金属フランジを備えることができるキャリア基板１７６の上面に取り付けられる。ＲＦ増幅器ダイ１１０は、上側面１１２および底側面１１４を有する。ＲＦ増幅器ダイ１１０は、順次積層された底側面（「裏」側面とも呼ばれる）メタライゼーション構造１２０と、半導体層構造１３０と、上側面メタライゼーション構造１４０とを含む。裏側面メタライゼーション構造１２０は、ソース端子１２６を備える。ＲＦ増幅器１００は、図１Ａに示すようなＨＥＭＴベースのＲＦ増幅器であってもよく、その場合、半導体層構造１３０は、通常は半導体または絶縁成長基板（ＳｉＣ、シリコン、またはサファイア基板など）上に形成される少なくともチャネル層およびバリア層を含んでもよい。成長基板は、非半導体材料で形成されていても、半導体層構造１３０の一部であると考えることができる。上側面メタライゼーション構造１４０は、とりわけ、ゲート端子１４２およびドレイン端子１４４を含む。
入力整合回路１９０および／または出力整合回路１９２はまた、ハウジング１７８内に取り付けられてもよい。整合回路１９０、１９２は、ＲＦトランジスタ増幅器１００に入力または出力されるＲＦ信号の基本波成分のインピーダンスを、それぞれＲＦトランジスタ増幅器ダイ１１０の入力または出力におけるインピーダンスに整合させるインピーダンス整合回路、および／または、二次または三次高調波などの、ＲＦトランジスタ増幅器ダイ１１０の入力または出力に存在し得る基本ＲＦ信号の高調波を短絡するように構成された高調波終端回路であってもよい。図１Ｂに概略的に示すように、入力および出力整合回路１９０、１９２は、金属フランジ１７６に取り付けられてもよい。ゲートリード線１７２は、１つ以上の第１のボンドワイヤ１８２によって入力整合回路１９０に接続されてもよく、入力整合回路１９０は、１つ以上の第２のボンドワイヤ１８３によってＲＦ増幅器ダイ１１０のゲート端子１４２に接続されてもよい。同様に、ドレインリード線１７４は、１つ以上の第４のボンドワイヤ１８５によって出力整合回路１９２に接続されてもよく、出力整合回路１９２は、１つ以上の第３のボンドワイヤ１８４によってＲＦ増幅器ダイ１１０のドレイン端子１４４に接続されてもよい。ＲＦトランジスタ増幅器ダイ１１０のソース端子１２６は、金属フランジ１７６に直接取り付けられてもよい。金属フランジ１７６は、ソース端子１２６への電気接続を提供することができ、放熱構造としても機能することができる。第１～第４のボンドワイヤ１８２～１８５は、入力および／または出力整合回路の一部を形成することができる。ハウジング１７８は、セラミックハウジングを含むことができ、ゲートリード線１７２およびドレインリード線１７４は、ハウジング１７８を通って延在することができる。ハウジング１７８は、側壁の下部を形成し、ゲートおよびドレインリード線１７２、１７４を支持するフレーム、ならびにフレームの上部に配置された蓋などの複数の部品を備えることができる。デバイスの内部は、空気で満たされたキャビティを有することができる。
図１Ｃは、上側面メタライゼーション構造１４０の一部を通るＲＦ増幅器ダイ１１０の概略断面図である。上側面メタライゼーション構造１４０の様々な導電性要素を互いに絶縁する誘電体層は、図を簡略化するために図１Ｃには示されていない。
図１Ｃに示すように、ＲＦトランジスタ増幅器ダイ１１０は、各々がゲートフィンガ１５２、ドレインフィンガ１５４およびソースフィンガ１５６を含む複数の単位セルトランジスタ１１６を有するＩＩＩ族窒化物ベースのＨＥＭＴ ＲＦトランジスタ増幅器を含む。ゲートフィンガ１５２は共通のゲートマニホールド１４６に電気的に接続されており、ドレインフィンガ１５４は共通のドレインマニホールド１４８に電気的に接続されている。ゲートマニホールド１４６は、ゲートボンドパッドとして実装され得るゲート端子１４２（例えば、ゲートマニホールド１４６から上方に延在する導電性ビアを介して）に電気的に接続されており（図１Ｂ参照）、ドレインマニホールド１４８は、ドレインボンドパッドとして実装され得るドレイン端子１４４（例えば、ドレインマニホールド１４８から上方に延在する導電性ビアを介して）に電気的に接続されている（図１Ｂ参照）。ソースフィンガ１５６は、半導体層構造１３０を通って延在する複数の導電性ソースビア１６６を介してソース端子１２６に電気的に接続されている。導電性ソースビア１６６は、半導体層構造１３０を完全に貫通して延在する金属めっきビアを含み得る。
再び図１Ｂを参照すると、キャリア基板１７６（ここでは金属フランジである）は、ＲＦ増幅器ダイ１１０内で発生した熱を放散するヒートシンクとして作用することができる。熱は、例えば、単位セルトランジスタ１１６のチャネル領域内に比較的高い電流密度が生成されるＲＦ増幅器ダイ１１０の上部で主に生成される。この熱は、ソースビア１６６および半導体層構造１３０の両方を介してキャリア基板１７６に伝達されてもよい。
図１Ｄは、図１Ｂを参照して上述したＲＦトランジスタ増幅器と同様の従来のパッケージされたＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器１００’の概略側面図である。ＲＦトランジスタ増幅器１００’は、異なるパッケージ１７０’を含む点でＲＦトランジスタ増幅器１００とは異なる。パッケージ１７０’は、金属サブマウント１７６（金属ヒートシンクとして作用し、金属スラグとして実装することができる）、ならびにゲートリード線およびドレインリード線１７２’、１７４’を含む。いくつかの実施形態では、金属リードフレームを形成することができ、金属リードフレームはその後、金属サブマウント１７６および／またはゲートリード線およびドレインリード線１７２’、１７４’を提供するように加工される。ＲＦトランジスタ増幅器１００’はまた、ＲＦトランジスタ増幅器ダイ１１０、リード線１７２’、１７４’、および金属サブマウント１７６を少なくとも部分的に取り囲むプラスチックオーバーモールド１７８’を含む。プラスチックオーバーモールド１７８’は、ＲＦトランジスタ増幅器１００に含まれるセラミック側壁および蓋１７８に取って代わる。
実施形態に応じて、パッケージされたトランジスタ増幅器１００’は、例えば、ＲＦトランジスタ増幅器ダイ１１０としてモノリシックマイクロ波集積回路（ＭＭＩＣ）を含むことができ、この場合、ＲＦトランジスタ増幅器ダイ１１０は複数の個別のデバイスを組み込む。いくつかの実施形態では、パッケージされたＲＦトランジスタ増幅器１００は、直列に接続されて多段ＲＦトランジスタ増幅器を形成する複数のＲＦトランジスタ増幅器ダイを含むことができ、および／または複数の経路に（例えば、並列で）配置されて、例えばドハティ増幅器構成におけるように、複数のＲＦトランジスタ増幅器ダイおよび複数の経路を有するＲＦトランジスタ増幅器を形成する複数のトランジスタダイを含むことができる。
他の場合では、ＩＩＩ族窒化物ベースのＲＦ増幅器は、１つ以上のＲＦ増幅器ダイがそれらの関連するインピーダンス整合回路および高調波終端回路と共に単一の集積回路ダイに実装されるＭＭＩＣデバイスとして実装されてもよい。そのようなＩＩＩ族窒化物ベースのＲＦ増幅器の例は、例えば、米国特許第９，９４７，６１６号に開示されており、その内容全体は参照により本明細書に組み込まれる。ＲＦトランジスタ増幅器ダイ１１０がＭＭＩＣ実装である場合、入力整合回路１９０および／または出力整合回路１９２は省略されてもよく（代わりにＲＦトランジスタ増幅器ダイ１１０内に実装されてもよいため）、ボンドワイヤ１８２および／または１８５は、ゲートリード線およびドレインリード線１７２’、１７４’からゲート端子およびドレイン端子１４２、１４４まで直接延在してもよい。
図１Ａ～図１ＤのＲＦトランジスタ増幅器１００などの従来のＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器は、ボンドワイヤ１８２、１８４を使用してＲＦトランジスタ増幅器ダイ１１０をパッケージの他の部分に接続することができる。これらのボンドワイヤ１８２、１８４は、ＲＦトランジスタ増幅器のインピーダンス整合回路および／または高調波終端回路内のインダクタのいくつかを実装するために使用され得る固有のインダクタンスを有する。提供されるインダクタンスの量は、ボンドワイヤ１８２、１８４が所望の量のインダクタンスを提供するように、ボンドワイヤ１８２、１８４の長さおよび／または断面積（例えば、直径）を変更することによって変動させることができる。残念なことに、用途がより高い周波数に移行するにつれて、ボンドワイヤ１８２、１８４のインダクタンスは、インピーダンス整合回路および／または高調波終端回路のための所望の量のインダクタンスを超える可能性がある。これが起こった場合、インダクタンスを適切なレベルに減少させる試みとして、非常に短いおよび／または大きな断面積を有するボンドワイヤ１８２、１８４を使用することができる。しかしながら、非常に短いボンドワイヤ１８２、１８４は、適所にはんだ付けすることが困難であり、製造コストを増加させる可能性があり、および／またはより高いデバイス故障率をもたらす可能性がある。大きな断面積を有するボンドワイヤ１８２、１８４は、ＲＦトランジスタ増幅器ダイ上により大きなゲートボンドパッドおよびドレインボンドパッドを必要とする可能性があり、ＲＦトランジスタ増幅器ダイの全体的なサイズが増大する可能性があり、これもまた望ましくない。さらに、いくつかの高周波用途では、大きな断面積を有する非常に短いボンドワイヤ１８２、１８４でさえ、過度のインダクタンスを有する可能性があり、それにより、整合ネットワークは、例えば、二次または三次高調波を適切に終端させることができない。ボンドワイヤ１８２、１８４内のインダクタンスが大きすぎるという問題を回避するために、ＲＦトランジスタ増幅器をＭＭＩＣデバイスとして実装することができるが、ＭＭＩＣ ＲＦ増幅器は製造コストがより高く、整合回路の周波数範囲でのみ使用することができ、柔軟性が低下する。
さらに、大量製造に通常使用されるワイヤボンディング装置は、＋／－１ミルの公差を有することができ、これは、任意の特定のワイヤボンドの長さが２ミル（すなわち、ボンドワイヤの各端部で＋／－１ミル）だけ変動し得ることを意味する。高周波用途では、２ミルのワイヤボンドに関連するインダクタンスの変動が大きくなる可能性があり、したがって、ボンドワイヤが所望の公称長さから１～２ミル短すぎるかまたは長すぎる場合、整合回路の性能が低下する可能性がある。ゲート端子およびドレイン端子をデバイスの上側面に形成し、これらの端子を追加の回路に接続するために結合要素を使用することにより、このプロセスの変動を大幅に排除することができ、その結果、性能が向上する。
本発明の実施形態を、添付の図面を参照してさらに詳細に説明する。
図２Ａ～図２Ｇは、本発明の特定の実施形態によるＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器２００を示す。特に、図２Ａは、ＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器２００の概略側面図である。図２Ｂは、図２Ａの線２Ｂ－２Ｂに沿った、図２ＡのＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器２００の一部であるＲＦトランジスタ増幅器ダイ２１０の概略平面図である。図２Ｃ～図２Ｆは、それぞれ図２Ｂの線２Ｃ－２Ｃ～線２Ｆ－２Ｆに沿った、ＲＦトランジスタ増幅器ダイ２１０の概略断面図である。図２Ｇは、図２Ｄに示すソース端子の代替実施形態である。図２Ｈ～図２Ｌは、本発明の特定の実施形態によるＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器２００’、２００’’の追加の実施形態の断面図である。
図２Ａに示すように、いくつかの実施形態では、ＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器２００は、結合要素２７０の底面に取り付けられたＲＦトランジスタ増幅器ダイ２１０を含むことができる。ＲＦトランジスタ増幅器ダイ２１０は、上側面２１２および裏側面２１４を有する。ＲＦトランジスタ増幅器ダイ２１０は、順次積層された上側面メタライゼーション構造２２０と、半導体層構造２３０と、底側面熱層２４０とを含む。上側面メタライゼーション構造２２０は、ゲート端子２２２と、ドレイン端子２２４と、１つ以上のソース端子２２６とを備える。ＲＦトランジスタ増幅器２００は、ＨＥＭＴベースのＲＦトランジスタ増幅器であってもよく、その場合、半導体層構造２３０は、図２Ｃおよび図２Ｄを参照してより詳細に説明するように、少なくともチャネル層およびバリア層を含んでもよい。いくつかの構成では、本明細書でさらに説明するように、結合要素２７０は、ＲＦトランジスタ増幅器２００から省略されてもよい。
結合要素２７０は、ゲート端子２２２、ドレイン端子２２４、および１つ以上のソース端子２２６に結合するように構成されてもよい。場合によっては、結合要素２７０は、再配線層（ＲＤＬ）積層構造および／またはインターポーザを含むことができる。ＲＤＬ積層構造は、導電層パターンおよび／または導電性ビアを有する基板を指す。ＲＤＬ積層構造は、基材上に導電および絶縁層および／またはパターンを堆積することによって、ならびにＲＤＬ積層構造を介して信号を伝送するための構造内にビアおよびルーティングパターン（例えば、銅から）を形成することによって、半導体加工技術を使用して製造することができる。例えば、図２Ａに示すように、結合要素２７０は、封入構造２７７内に形成された導電性パターン２７３を含むことができる。
結合要素２７０の上面には、ゲート接続パッド２７２、ドレイン接続パッド２７４、およびソース接続パッド２７６が設けられている。これらの接続パッド２７２、２７４、２７６の各々は、例えば、露出した銅パッドを含むことができるが、本発明はこれに限定されない。ゲート接続パッド２７２は、結合要素２７０内の１つ以上の導電性パターン２７３によってゲート端子２２２に電気的に結合されてもよい。同様に、ドレイン接続パッド２７４は、結合要素２７０内の１つ以上の導電性パターン２７３によってドレイン端子２２４に電気的に結合されてもよく、ソース接続パッド２７６は、結合要素２７０内の１つ以上の導電性パターン２７３によってソース端子２２６に電気的に結合されてもよい。
いくつかの実施形態では、結合要素２７０の導電性パターン２７３は、ファンアウト（ＦＯ）構成で構成されてもよい。ＦＯ構成は、それぞれのソース端子、ゲート端子、およびドレイン端子への接続部の間隔を拡大することを可能にし、接続部の分離を増大させることを可能にすることができる。しかしながら、本発明は、ＦＯ接続に限定されない。いくつかの実施形態では、ファンイン接続、ファンインおよびファンアウト構成、または他の構成を使用することができる。
いくつかの実施形態では、結合要素２７０および／またはＲＤＬ積層構造は、ウェハレベル加工（ＷＬＰ）動作の一部として形成されてもよいが、本発明はこれに限定されない。例えば、結合要素２７０は、ゲート端子２２２、ドレイン端子２２４、および１つ以上のソース端子２２６上に導電性ピラーを配置することによって形成することができる。いくつかの実施形態では、導電性ピラーは銅を含んでもよい。例えば、導電性ピラーは、パターンを形成するために１つ以上のマスクを使用して銅シードを電気めっきすることによって形成されてもよい。導電性ピラーは、導電性パターン２７３を形成してもよい。また、ゲート接続パッド２７２、ドレイン接続パッド２７４およびソース接続パッド２７６は、導電性パターン２７３上に形成されてもよい。導電性パターン２７３、ゲート接続パッド２７２、ドレイン接続パッド２７４、およびソース接続パッド２７６は、オーバーモールド材料を含むことができる封入構造２７７内に少なくとも部分的に配置することができる。オーバーモールド材料としては、例えば、酸化ケイ素、窒化ケイ素、導電性パターン２７３の酸化物、ポリマー、成形コンパウンド、および／またはそれらの組み合わせが挙げられる。オーバーモールド材料を（例えば、平坦化）加工して、ゲート接続パッド２７２、ドレイン接続パッド２７４、および／またはソース接続パッド２７６を露出させることができる。いくつかの実施形態では、結合要素２７０の形成は、ウェハレベルで実行されてもよく、ＲＦトランジスタ増幅器ダイ２１０および／またはＲＦトランジスタ増幅器２００の個々は、ウェハから単離されてもよい。
いくつかの実施形態では、結合要素２７０は、チップファーストまたはチップラストプロセスで形成されてもよい。チップファーストプロセスにおいて、ＲＤＬ構造は、ダイ２１０（または、ダイ２１０を含むウェハ）上に形成され得る。例えば、シード層を（例えば、ゲート端子２２２、ドレイン端子２２４、および１つ以上のソース端子２２６のうちの１つ以上の上に）堆積させることができる。次いで、シードをパターニングおよび電気めっきして、導電性材料の層を形成することができる。このプロセスは、結合要素２７０の導電性パターン２７３から複数回繰り返されてもよい。次いで、これらの導電性パターン２７３を封入構造２７７内に封入して、結合要素２７０を形成することができる。
チップラストプロセスでは、結合要素２７０のＲＤＬ層を一時的なキャリア層上に形成することができる。導電性パターン２７３は、一時的なキャリア層上にチップファーストプロセスと同様に形成されてもよい。完了したとき、結合要素２７０は、一時的なキャリア層から分離され、次いでダイ２１０に再結合され得る。例えば、結合要素２７０は、ゲート端子２２２、ドレイン端子２２４、および１つ以上のソース端子２２６のうちの１つ以上に（例えば、はんだを介して）結合されてもよい。
例えば、プリント回路基板（例えば、多層プリント回路基板）、導電性ビアおよび／またはパッドを含むセラミック基板、またはＲＦトランジスタ増幅器ダイ２１０の上側面２１２への電気接続を行うことができるＲＦトランジスタ増幅器ダイ２１０のための任意の結合構造などの他の結合要素２７０が代替的に使用されてもよい。
図２Ａに示す導電性パターン２７３の配置は単なる例であり、本発明から逸脱することなく他の配置が可能である。例えば、いくつかの実施形態では、結合要素２７０の導電性パターン２７３は、ＲＦトランジスタ増幅器ダイ２１０の側面に隣接して延在してもよい。いくつかの実施形態では、結合要素２７０は、図２Ａに示す端子以外の端子を有してもよい。
熱層２４０は、ＲＦトランジスタ増幅器ダイ２１０の裏側面２１４上にあってもよい。熱層２４０は、ＲＦトランジスタ増幅器ダイ２１０とＲＦトランジスタ増幅器ダイ２１０が取り付けられるキャリア基板との間の熱伝達を容易にするように構成された熱伝導層であってもよい。いくつかの実施形態では、熱層２４０は省略されてもよい。いくつかの実施形態では、熱層２４０は、共晶層などのダイアタッチ層であってもよい。熱層２４０は、トランジスタ増幅器ダイ２１０上にあってもよく、および／または封入構造２７７上に延在してもよい。熱層２４０は、共晶結合または他の金属結合を形成するための金属層とすることができる。いくつかの実施形態では、熱層２４０は熱接着剤であってもよい。
ＲＦトランジスタ増幅器ダイ２１０は、互いに並列に電気接続された複数の単位セルトランジスタ２１６を含むＩＩＩ族窒化物ベースのＨＥＭＴ ＲＦトランジスタ増幅器を含むことができる。これは、上側面メタライゼーション構造２２０の下のＲＦトランジスタ増幅器ダイ２１０の平面図を概略的に示す図２Ｂに最もよく見ることができる。ゲート端子２２２、ドレイン端子２２４、および１つ以上のソース端子２２６を含む上側面メタライゼーション構造２２０は、図２Ｂに破線で示されている。
図２Ｂに示すように、ＲＦトランジスタ増幅器ダイ２１０は、ゲートマニホールド２４２およびドレインマニホールド２４４と、複数のゲートフィンガ２５２と、複数のドレインフィンガ２５４と、複数のソースフィンガ２４６とを含み、それらのすべてが半導体層構造２３０の上面に形成されてもよい。ゲートマニホールド２４２およびゲートフィンガ２５２は、ＲＦトランジスタ増幅器ダイ２１０のゲート電極の一部である。ゲートマニホールド２４２およびゲートフィンガ２５２は、第１のモノリシック金属パターンとして実装されてもよいが、本発明はこれに限定されない。ドレインマニホールド２４４およびドレインフィンガ２５４は、ＲＦトランジスタ増幅器ダイ２１０のドレイン電極の一部であり、第２のモノリシック金属パターンとして実装されてもよいが、本発明はこれに限定されない。
ゲートフィンガ２５２は、Ｎｉ、Ｐｔ、Ｃｕ、Ｐｄ、Ｃｒ、Ｗ、および／またはＷＳｉＮなどのＩＩＩ族窒化物ベースの半導体材料とショットキー接点を形成することができる材料で形成することができる。ドレインフィンガ２５４およびソースフィンガ２４６は、ＩＩＩ族窒化物ベースの材料とのオーミック接点を形成することができる金属（例えば、ＴｉＡｌＮ、ＴｉＳｉＮｉなど）を含むことができる。ゲートマニホールド／フィンガ２４２、２５２、ドレインマニホールド／フィンガ２４４、２５４、およびソースフィンガ２４６を互いに分離するのを助ける誘電体層（または一連の誘電体層）は、ＲＦトランジスタ増幅器ダイ２１０の要素をよりよく示すために図２Ｂには示されていない。
ゲート端子２２２、ドレイン端子２２４、およびソース端子２２６は、ＲＦトランジスタ増幅器ダイ２１０の上面に設けられてもよい。ゲート端子２２２は、ゲートマニホールド２４２に（例えば、導電性ビアによって）物理的かつ電気的に接続されてもよく、ソース端子２２６は、ソースフィンガ２４６に（例えば、導電性ビアによって）物理的かつ電気的に接続されてもよく、ドレイン端子２２４は、ドレインマニホールド２４４に（例えば、導電性ビアによって）物理的かつ電気的に接続されてもよい。様々な端子は、ゲート／ドレインマニホールドおよび／またはソースフィンガに直接接続されているものとして示されているが、いくつかの実施形態では、中間要素が存在してもよいことが理解されよう。例えば、いくつかの実施形態では、コンデンサ、インダクタ、抵抗器などが、端子とそれぞれのマニホールドおよび／またはフィンガとの間に結合されてもよい。一例として、ドレインマニホールド２４４に結合されたＲＦトランジスタ増幅器ダイ２１０の表面にコンデンサが形成されてもよく、ドレイン端子２２４はコンデンサに結合されてもよい。
図２Ｂには、単位セルトランジスタ２１６の１つも示されている。図示のように、単位セルトランジスタ２１６は、半導体層構造２３０の下にある部分と共に、ゲートフィンガ２５２、ドレインフィンガ２５４、およびソースフィンガ２４６を含む。すべてのゲートフィンガ２５２が共通のゲートマニホールド２４２に電気的に接続され、すべてのドレインフィンガ２５４が共通のドレインマニホールド２４４に電気的に接続され、すべてのソースフィンガ２４６がソース端子２２６（後述）を介して互いに電気的に接続されているので、単位セルトランジスタ２１６はすべて電気的に並列に接続されていることが分かる。
単位セルトランジスタ２１６は、ＨＥＭＴデバイスであってもよい。本発明の実施形態を利用することができるＩＩＩ族窒化物ベースのＨＥＭＴデバイスに適した構造は、例えば、２００２年６月６日に公開された同一出願人による米国特許出願公開第２００２／００６６９０８Ａ１号、「Ａｌｕｍｉｎｕｍ Ｇａｌｌｉｕｍ Ｎｉｔｒｉｄｅ／Ｇａｌｌｉｕｍ Ｎｉｔｒｉｄｅ Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒｓ Ｈａｖｉｎｇ Ａ Ｇａｔｅ Ｃｏｎｔａｃｔ Ｏｎ Ａ Ｇａｌｌｉｕｍ Ｎｉｔｒｉｄｅ Ｂａｓｅｄ Ｃａｐ Ｓｅｇｍｅｎｔ Ａｎｄ Ｍｅｔｈｏｄｓ Ｏｆ Ｆａｂｒｉｃａｔｉｎｇ Ｓａｍｅ」、２００２年１１月１４日に公開された米国特許出願公開第２００２／０１６７０２３Ａ１号「Ｇｒｏｕｐ－ＩＩＩ Ｎｉｔｒｉｄｅ Ｂａｓｅｄ Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ（ＨＥＭＴ）Ｗｉｔｈ Ｂａｒｒｉｅｒ／Ｓｐａｃｅｒ Ｌａｙｅｒ」、２００４年４月１日に公開された米国特許出願公開第２００４／００６１１２９号「Ｎｉｔｒｉｄｅ－Ｂａｓｅｄ Ｔｒａｎｓｉｓｔｏｒｓ Ａｎｄ Ｍｅｔｈｏｄｓ Ｏｆ Ｆａｂｒｉｃａｔｉｏｎ Ｔｈｅｒｅｏｆ Ｕｓｉｎｇ Ｎｏｎ－Ｅｔｃｈｅｄ Ｃｏｎｔａｃｔ Ｒｅｃｅｓｓｅｓ」、２０１１年３月１５日に発行された米国特許第７，９０６，７９９号「Ｎｉｔｒｉｄｅ－Ｂａｓｅｄ Ｔｒａｎｓｉｓｔｏｒｓ Ｗｉｔｈ Ａ Ｐｒｏｔｅｃｔｉｖｅ Ｌａｙｅｒ Ａｎｄ Ａ Ｌｏｗ－Ｄａｍａｇｅ Ｒｅｃｅｓｓ」、および２００１年１１月１３日に発行された「Ｎｉｔｒｉｄｅ Ｂａｓｅｄ Ｔｒａｎｓｉｓｔｏｒｓ Ｏｎ Ｓｅｍｉ－Ｉｎｓｕｌａｔｉｎｇ Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ Ｓｕｂｓｔｒａｔｅｓ」と題する米国特許第６，３１６，７９３号に記載されており、これらの開示は、参照によりその全体が本明細書に組み込まれる。
図２Ｃおよび図２Ｄを参照すると、半導体層構造２３０は、複数の半導体層を含む。図示の実施形態では、合計２つの半導体層、すなわちチャネル層２３４と、チャネル層２３４の上側面にあるバリア層２３６とが示されている。半導体層構造２３０は、追加の半導体層および／または非半導体層を含むことができる。例えば、半導体層構造２３０は、その上に他の半導体層が成長される成長基板２３２を含むことができる。成長基板２３２は、例えば、４Ｈポリタイプの炭化ケイ素であってもよい半絶縁性炭化ケイ素（ＳｉＣ）基板であってもよい。他の炭化ケイ素候補ポリタイプとしては、３Ｃ、６Ｈ、および１５Ｒポリタイプが挙げられる。成長基板２３２は、Ｃｒｅｅ，Ｉｎｃ．から入手可能な高純度半絶縁性（ＨＰＳＩ）基板であってもよい。「半絶縁性」という用語は、本明細書では、絶対的な意味ではなく記述的に使用される。
本発明のいくつかの実施形態では、成長基板２３２の炭化ケイ素バルク結晶は、室温で約１×１０５オーム－ｃｍ以上の抵抗率を有し得る。本発明のいくつかの実施形態で使用され得る例示的なＳｉＣ基板は、例えば、本発明の譲受人であるＤｕｒｈａｍ，Ｎ．Ｃ．のＣｒｅｅ，Ｉｎｃ．によって製造され、そのような基板を製造する方法は、例えば、米国再発行特許第３４，８６１号、米国特許第４，９４６，５４７号、米国特許第５，２００，０２２号、および米国特許第６，２１８，６８０号に記載されており、その開示は、参照によりその全体が本明細書に組み込まれる。炭化ケイ素を基板材料として使用することができるが、本出願の実施形態は、サファイア（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化ガリウム（ＧａＮ）、シリコン（Ｓｉ）、ＧａＡｓ、ＬＧＯ、酸化亜鉛（ＺｎＯ）、ＬＡＯ、リン化インジウム（ＩｎＰ）などの任意の適切な基板を利用することができる。成長基板２３２は炭化ケイ素ウェハであってもよく、ＲＦトランジスタ増幅器２００は、少なくとも部分的にウェハレベル加工によって形成されてもよく、その後、ウェハはダイシングされて複数の個々のＲＦトランジスタ増幅器２００を提供してもよい。
ＳｉＣは、ＩＩＩ族窒化物デバイスの非常に一般的な基板材料であるサファイア（Ａｌ２Ｏ３）またはシリコンよりもＩＩＩ族窒化物にはるかに近い結晶格子整合を有する。ＳｉＣのより近い格子整合は、サファイアまたはシリコン上で一般的に利用可能なものよりも高品質のＩＩＩ族窒化物膜をもたらし得る。ＳｉＣはまた、非常に高い熱伝導率を有するので、炭化ケイ素上のＩＩＩ族窒化物デバイスの総出力電力は、通常、サファイア上に形成された同じデバイスの場合のように基板の熱放散によって制限されない。また、半絶縁性ＳｉＣ基板の利用可能性は、デバイスの分離および寄生容量の低減を提供することができる。
チャネル層２３４の下の成長基板２３２上に、任意選択のバッファ層、核生成層、および／または転移層（図示せず）を設けることができる。例えば、ＳｉＣ成長基板２３２と半導体層構造２３０の残りの部分との間に適切な結晶構造転移を提供するために、ＡｌＮバッファ層を含めることができる。さらに、例えば、その開示が本明細書に完全に記載されているかのように参照により本明細書に組み込まれる、２００３年６月５日に公開され、「Ｓｔｒａｉｎ Ｂａｌａｎｃｅｄ Ｎｉｔｒｉｄｅ Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ Ｔｒａｎｓｉｓｔｏｒｓ Ａｎｄ Ｍｅｔｈｏｄｓ Ｏｆ Ｆａｂｒｉｃａｔｉｎｇ Ｓｔｒａｉｎ Ｂａｌａｎｃｅｄ Ｎｉｔｒｉｄｅ Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ Ｔｒａｎｓｉｓｔｏｒｓ」と題する、同一出願人による米国特許出願公開第２００３／０１０２４８２Ａ１号に記載されているように、歪み平衡（ｓｔｒａｉｎ ｂａｌａｎｃｉｎｇ）転移層を設けることもできる。
いくつかの実施形態では、チャネル層２３４およびバリア層２３６はそれぞれエピタキシャル成長によって形成されてもよい。ＩＩＩ族窒化物のエピタキシャル成長のための技術は、例えば、米国特許第５，２１０，０５１号、米国特許第５，３９３，９９３号、および米国特許第５，５２３，５８９号に記載されており、その開示はまた、その全体が参照により本明細書に組み込まれる。チャネル層２３４は、バリア層２３６のバンドギャップよりも小さいバンドギャップを有してもよく、チャネル層２３４はまた、バリア層２３６よりも大きい電子親和力を有してもよい。チャネル層２３４およびバリア層２３６は、ＩＩＩ族窒化物ベースの材料を含んでもよい。
いくつかの実施形態では、チャネル層２３４は、チャネル層２３４の伝導帯端のエネルギーがチャネル層２３４とバリア層２３６との間の界面でのバリア層２３６の伝導帯端のエネルギーよりも小さいことを条件として、ＡｌｘＧａ１－ｘＮなどのＩＩＩ族窒化物材料であり、式中、０≦ｘ＜１である。本発明の特定の実施形態では、ｘ＝０であり、チャネル層２３４が窒化ガリウム（「ＧａＮ」）であることを示す。チャネル層２３４はまた、ＩｎＧａＮ、ＡｌＩｎＧａＮなどの他のＩＩＩ族窒化物であってもよい。チャネル層２３４は、ドープされていなくてもよく、または意図せずにドープされてもよく、例えば、約２ｎｍを超える厚さまで成長させてもよい。チャネル層２３４はまた、超格子またはＧａＮ、ＡｌＧａＮなどの組み合わせなどの多層構造であってもよい。
チャネル層２３４は、バリア層２３６の少なくとも一部のバンドギャップよりも小さいバンドギャップを有してもよく、チャネル層２３４はまた、バリア層２３６よりも大きい電子親和力を有してもよい。特定の実施形態では、バリア層２３６は、約０．１ｎｍ～約１０ｎｍ以上の厚さを有するＡｌＮ、ＡｌＩｎＮ、ＡｌＧａＮまたはＡｌＩｎＧａＮである。特定の実施形態では、バリア層２３６は十分に厚く、チャネル層２３４とバリア層２３６との間の界面で著しいキャリア濃度を誘起するのに十分高いＡｌ組成およびドーピングを有する。
バリア層２３６は、ＩＩＩ族窒化物であってもよく、チャネル層２３４よりも大きいバンドギャップおよびチャネル層２３４よりも小さい電子親和力を有してもよい。したがって、本発明の特定の実施形態では、バリア層２３６は、ＡｌＧａＮ、ＡｌＩｎＧａＮおよび／またはＡｌＮ、またはそれらの層の組み合わせを含むことができる。バリア層２３６は、例えば、約０．１ｎｍ～約３０ｎｍの厚さであってもよい。特定の実施形態では、バリア層２３６は、ドープされていないか、または約１０１９ｃｍ－３未満の濃度までｎ型ドーパントでドープされる。本発明のいくつかの実施形態では、バリア層２３６は、ＡｌｘＧａ１－ｘＮであり、式中、０＜ｘ＜１である。特定の実施形態では、アルミニウム濃度は約２５％である。しかしながら、本発明の他の実施形態では、バリア層２３６は、約５％～約１００％のアルミニウム濃度を有するＡｌＧａＮを含む。本発明の特定の実施形態では、アルミニウム濃度は約１０％を超える。
バリア層２３６とチャネル層２３４との間のバンドギャップの違い、およびバリア層２３６とチャネル層２３４との間の界面での圧電効果に起因して、チャネル層２３４とバリア層２３６との間の接合部で、二次元電子ガス（２ＤＥＧ）がチャネル層２３４に誘起される。２ＤＥＧは、各単位セルトランジスタ２１６のソース領域とその関連するドレイン領域との間の伝導を可能にする高導電性層として作用し、ソース領域は、ソースフィンガ２４６の直下にある半導体層構造２３０の部分であり、ドレイン領域は、対応するドレインフィンガ２５４の直下にある半導体層構造２３０の部分である。
半導体構造２３０は、例示の目的でチャネル層２３４およびバリア層２３６と共に示されているが、半導体構造２３０は、チャネル層２３４と基板２３２との間のバッファおよび／または核生成層、および／またはバリア層２３６上のキャップ層などの追加の層／構造／要素を含むことができる。基板、チャネル層、バリア層、および他の層を含むＨＥＭＴ構造は、例として、米国特許第５，１９２，９８７号、米国特許第５，２９６，３９５号、米国特許第６，３１６，７９３号、米国特許第６，５４８，３３３号、米国特許第７，５４４，９６３号、米国特許第７，５４８，１１２号、米国特許第７，５９２，２１１号、米国特許第７，６１５，７７４号、米国特許第７，５４８，１１２号、および米国特許第７，７０９，２６９号に記載されており、その開示は、参照によりその全体が本明細書に組み込まれる。例えば、炭化ケイ素基板２３２とＲＦトランジスタ増幅器２００の残りの部分との間に適切な結晶構造転移を提供するために、基板２３２の上面にＡｌＮバッファ層を形成することができる。さらに、例えば、その開示が本明細書に完全に記載されているかのように参照により本明細書に組み込まれる、同一出願人による米国特許第７，０３０，４２８号に記載されているように、歪み平衡転移層を同様に、および／または代替的に設けることができる。任意選択のバッファ／核生成／転移層は、ＭＯＣＶＤ、ＭＢＥ、および／またはＨＶＰＥによって堆積されてもよい。
ゲートフィンガ２５２、ドレインフィンガ２５４およびソースフィンガ２４６の上方には、層間絶縁層２３８が形成されている。層間絶縁層２３８は、ＳｉＮ、ＳｉＯ２などの誘電材料を含むことができる。
結合要素２７０は、半導体層構造２３０上にあってもよく、および／または半導体層構造２３０に結合されてもよい。例えば、導電性パターン２７３は、ゲート接続パッド２７２とゲート端子２２２との間、ドレイン接続パッド２７４とドレイン端子２２４との間、およびソース接続パッド２７６とソース端子２２６との間にそれぞれ結合されてもよい。図２Ｃでは、説明を容易にするために、結合要素２７０の封入構造２７７が省略されている。結合要素２７０のゲート接続パッド２７２、ドレイン接続パッド２７４、およびソース接続パッド２７６は、ゲートフィンガ２５２およびドレインフィンガ２５４に対して垂直に延在してもよい。
すべての端子をＲＦトランジスタ増幅器ダイ２１０の上側面に配置することによって、本発明の特定の実施形態によるＲＦトランジスタ増幅器２００は、ＲＦトランジスタ増幅器ダイ２１０の裏側面へのビアを省略することができる。ソースを接地された導電性サブマウントに接続するＲＦトランジスタ増幅器ダイ２１０の裏側面にビアがない場合、導電性サブマウントは電気的に活性である必要はない。さらに、ＲＦトランジスタ増幅器ダイ２１０の基板２３２の裏側面は、熱放散を改善するために、ヒートシンクまたはフランジ（図示せず）などの熱伝導性サブマウントに熱的に結合されてもよい。いくつかの実施形態では、熱層２４０は、この熱結合を容易にすることができる。基板材料としてＳｉＣが使用された場合、ＳｉＣの熱伝導率の向上に起因して、パッケージの熱特性をより向上させることができる。
さらに、ＲＦトランジスタ増幅器ダイ２１０の上側面にすべての端子を配置することにより、トランジスタ接続のすべてをそれぞれの接続パッドにもたらすことができる結合要素２７０の使用が可能になる。これにより、ＲＦトランジスタ増幅器ダイ２１０を、はんだなどのボンディングワイヤを回避する接続方法を使用して回路の他の要素（例えば、他のルーティング要素、接地要素、高調波および／または入出力インピーダンス整合要素）にさらに結合することができる。
図２Ｄは、様々なソースフィンガ２４６とソース端子２２６との間の接続の一例を示す。図２Ｄに示すように、ソースフィンガ２４６の各々は、それぞれのソース端子２２６に結合されてもよいが、本発明はこれに限定されない。いくつかの実施形態では、１つ以上のソース端子２２６は、２つ以上のソースフィンガ２４６に結合されてもよい。例えば、図２Ｇに示すように、いくつかの実施形態では、単一のソース端子２２６が設けられてもよく、ソース端子２２６は個々のソースフィンガ２４６の各々に接続されてもよい。いくつかの実施形態では、複数のソース端子２２６が設けられてもよく、その各々は複数のソースフィンガ２４６に接続される。１つ以上のソース端子２２６は、結合要素２７０の導電性パターン２７３によってソース接続パッド２７６に結合されてもよい。
図２Ｅは、ゲートマニホールド２４２とゲート端子２２２との接続の一例を示す。図２Ｅに示すように、ゲートマニホールド２４２は、例えば複数のビアによってゲート端子２２２に結合されてもよい。図２Ｆは、ドレインマニホールド２４４とドレイン端子２２４との接続の一例を示す。図２Ｅに示すように、ドレインマニホールド２４４は、例えば複数のビアによってドレイン端子２２４に結合されてもよい。図２Ｅおよび図２Ｆの両方において、ゲート端子２２２および／またはドレイン端子２２４は、それぞれ、結合要素２７０のゲート接続パッド２７２および／またはドレイン接続パッド２７４に、１つ以上の導電性パターン２７３によって結合されてもよい。
図２Ｃ、図２Ｅ、および図２Ｆは、ゲートマニホールド２４２とゲート端子２２２とが別個の要素であり、ドレインゲートマニホールド２４４とドレイン端子２２４とが別個の要素（例えば、ビアによって接続される）である実施形態を示すが、本発明はこれに限定されない。例えば、図２Ｈ～図２Ｊは、ゲート／ドレインマニホールドおよび端子が単一の要素である例を示す。例えば、図２Ｈおよび図２Ｉを参照すると、デバイス２００’は、ゲートマニホールド２４２がＲＦトランジスタ増幅器ダイ２１０の表面まで延在してゲート端子２２２として機能するように構成されてもよい。同様に、図２Ｈおよび図２Ｊは、ドレインマニホールド２４４がＲＦトランジスタ増幅器ダイ２１０の表面まで延在してドレイン端子２２４として機能するようにデバイス２００’を構成することができることを示す。
いくつかの実施形態では、追加の導電性要素および／または個別の回路構成要素が、ＲＦトランジスタ増幅器ダイの一部として形成されてもよい。図２Ｋは、本発明のいくつかの実施形態による、ＲＦトランジスタ増幅器ダイ２１０’の追加の実施形態を示す。図２Ｋは、本明細書で説明されるように変更された、図２Ａの線２Ｃ－２Ｃの視点から示された実施形態である。例えば、図２Ｋに示すように、ＲＦトランジスタ増幅器ダイ２１０’は、ゲートマニホールド２４２とゲート端子２２２との間、ドレインゲートマニホールド２４４とドレイン端子２２２との間、および／またはソースフィンガ２４６のうちの１つ以上とソース端子２４６との間のいくつかの導電性パターン２２３を利用することができる。導電性パターン２２３は、ＲＦトランジスタ増幅器ダイ２１０’の層間絶縁層２３８内に形成されてもよい。
導電性パターン２２３は、ＲＦトランジスタ増幅器ダイ２１０’に一体化された個別の回路要素を形成するために利用されてもよい。例えば、導電性パターン２２３は、ＲＦトランジスタ増幅器ダイ２１０’内にＲＤＬを形成することができる。図２Ｋは、ゲート／ドレインマニホールド２４２、２４４およびソースフィンガ２４６をそれぞれゲート端子、ドレイン端子、およびソース端子２２２、２２４、２２６に結合するファンイン構成を示す。しかしながら、本発明はこれに限定されない。いくつかの実施形態では、導電性パターン２２３はまた、ＭＭＩＣ構成などで、層間絶縁層２３８内の個別の回路要素に結合されてもよい。オンダイＲＤＬの使用により、より柔軟なパッケージングオプション、ならびにインピーダンス整合および／または高調波終端などの特定の回路機能の統合を可能にすることができる。
図２Ｌは、ＲＦトランジスタ増幅器ダイ２１０’がＲＦトランジスタ増幅器２００’’内の結合要素２７０と共に使用されてもよいことを示す。図２Ｌの実施形態は、ＲＦトランジスタ増幅器ダイ２１０’の一部としての第１のＲＤＬと、結合要素２７０の一部としての第２のＲＤＬとを含むことができる。いくつかの実施形態では、ＲＦトランジスタ増幅器ダイ２１０’の導電性パターン２２３は、インピーダンス整合または高調波終端などの１つ以上の追加の集積回路を提供することができ、結合要素２７０の導電性パターン２７３は、ファンイン、ファンアウト、または他の構成を提供することができる。いくつかの実施形態では、結合要素２７０とＲＦトランジスタ増幅器ダイ２１０’との組み合わせは、封入構造（図示せず）内に封入されてもよい。
図２Ａ～図２Ｌは、ＨＥＭＴを含む半導体層構造２３０を示すが、本発明から逸脱することなく、他のタイプの半導体デバイスを半導体層構造２３０内に形成することができることが理解されよう。例えば、半導体層構造２３０は、ＭＯＳＦＥＴ、ＤＭＯＳトランジスタ、ＭＥＳＦＥＴ、および／またはＬＤＭＯＳトランジスタを含むことができる。当業者は、結合要素２７０の使用を含む、半導体層構造２３０の片側にすべてのソース／ドレイン／ゲート接点を配置することにより、接続の可能性を向上させ、熱性能を向上させることができることを認識するであろう。
ゲート接点、ドレイン接点、およびソース接点をＲＦトランジスタ増幅器２００の同じ側面に配置することによって、以前は不可能であった接続オプションを利用することができる。これらの接続オプションはまた、ＳｉＣ材料の改善された熱伝導率をより強く活用することができる実施形態を可能にすることができる。
図３Ａは、本発明のいくつかの実施形態による、回路モジュール３１０に結合されたＲＦトランジスタ増幅器２００の概略断面図である。図３Ａは、前述のＲＦトランジスタ増幅器２００の要素を含む。したがって、図３Ａの説明は、先の図に関して説明したものとは異なる実施形態の部分に焦点を当てる。
図３Ａを参照すると、回路モジュール３１０は、結合要素２７０のゲート接続パッド２７２、ドレイン接続パッド２７４、およびソース接続パッド２７６に結合するように構成されてもよい。例えば、回路モジュール３１０は、ゲート接続パッド２７２、ドレイン接続パッド２７４、およびソース接続パッド２７６に結合されるように構成され得る相互接続パッド３２２、３２４、３２６を露出させることができる。例えば、第１の相互接続パッド３２２はゲート接続パッド２７２に結合するように構成されてもよく、第２の相互接続パッド３２４はドレイン接続パッド２７４に結合するように構成されてもよく、第３の相互接続パッド３２６はソース接続パッド２７６に結合するように構成されてもよい。いくつかの実施形態では、接合要素（例えば、はんだボールおよび／またはバンプ３２０）を使用して、第１、第２、および第３の相互接続パッド３２２、３２４、３２６をそれぞれゲート接続パッド２７２、ドレイン接続パッド２７４、およびソース接続パッド２７６に結合してもよい。単一のパッドとして示されているが、いくつかの実施形態では、第１、第２、および／または第３の相互接続パッド３２２、３２４、３２６のうちの１つ以上は複数のパッドを含んでもよい。
第１、第２、および第３の相互接続パッド３２２、３２４、３２６の各々は、回路モジュール３１０内の１つ以上の導電性パターン３７３に結合されてもよい。導電性パターン３７３は、回路モジュール３１０内に様々なルーティングおよび／または回路を提供することができる。例えば、導電性パターン３７３は、第１の相互接続パッド３２２を１つ以上の第１の表面接続パッド３７２および１つ以上のゲートリード線接続パッド３８２に接続してもよい。したがって、ゲート接続パッド２７２は、１つ以上の第１の表面接続パッド３７２および１つ以上のゲートリード線接続パッド３８２に電気的に結合されてもよい。導電性パターン３７３はまた、第２の相互接続パッド３２４を、１つ以上の第２の表面接続パッド３７４および１つ以上のドレインリード線接続パッド３８４に接続してもよい。したがって、ドレイン接続パッド２７４は、１つ以上の第２の表面接続パッド３７４および１つ以上のドレインリード線接続パッド３８４に電気的に結合されてもよい。導電性パターン３７３はまた、第３の相互接続パッド３２６を、１つ以上の第３の表面接続パッド３７６および１つ以上のソースリード線接続パッド３８６に接続してもよい。したがって、ソース接続パッド２７６は、１つ以上の第３の表面接続パッド３７６および１つ以上のソースリード線接続パッド３８６に電気的に結合されてもよい。したがって、回路モジュール３１０は、それぞれが結合要素２７０のゲート接続パッド２７２に結合されている複数の第１の表面接続パッド３７２と、それぞれが結合要素２７０のドレイン接続パッド２７４に結合されている複数の第２の表面接続パッド３７４と、それぞれが結合要素２７０のソース接続パッド２７６に結合されている複数の第３の表面接続パッド３７６とを有する表面（例えば、上面）を有してもよい。
導電性パターン３７３は、分離材料３１５内に収容されてもよい。いくつかの実施形態では、分離材料３１５は、例えば、酸化ケイ素、窒化ケイ素、導電性パターン２７３の酸化物、ポリマー、成形コンパウンド、またはそれらの組み合わせを含むことができる。いくつかの実施形態では、回路モジュール３１０は、プリント回路基板（ＰＣＢ）として形成されてもよい。ＰＣＢの実施形態では、分離材料３１５はＰＣＢの基板であってもよく、導電性パターン３７３は基板内に形成されたトレースであってもよい。
導電性パターン３７３ならびに第１、第２、および第３の表面接続パッド３７２、３７４、３７６の存在は、いくつかの異なる回路がＲＦトランジスタ増幅器２００に結合されることを可能にし得る。例えば、回路要素３５０は、第１、第２および第３の表面接続パッド３７２、３７４、３７６のうちの２つ以上の間に（例えば、はんだまたは他の接合を介して）結合されてもよい。回路要素３５０は、ＲＦトランジスタ増幅器２００に様々な電子機能を提供することができる。例えば、回路要素３５０は、インピーダンス整合および／または高調波終端に使用することができるインピーダンス（例えば、抵抗要素、誘導要素、および容量要素を含む）を備えることができる。いくつかの実施形態では、回路要素３５０は、ストリップライン構成要素および／またはベースバンド終端をＲＦトランジスタ増幅器２００に提供することができる。
回路モジュール３１０の表面上にあるものとして示されているが、追加の回路要素３５０が回路モジュール３１０内に内部に設けられてもよいことが理解されよう。例えば、回路モジュール３１０内の回路要素３５０として、１つ以上のグランドプレーンが形成されてもよい。同様に、回路モジュール３１０内にストリップラインが形成されてもよい（例えば、１つ以上のグランドプレーンと併せて）。図３Ａに示す導電性パターン３７３および回路要素３５０の構成は単なる例であり、本発明の実施形態を限定することを意図するものではない。いくつかの実施形態では、回路要素３５０および／または導電性パターン３７３は、高調波終端回路、整合回路、分割回路、組合せ回路、および／またはバイアス回路の少なくとも一部を提供するように構成されてもよい。導電性パターン３７３および／または他のタイプの回路要素３５０の他の構成は、本発明の範囲から逸脱することなく使用することができる。
いくつかの実施形態では、回路モジュール３１０および回路要素３５０は、任意選択的に封入材料３１６内に収容されてもよい。いくつかの実施形態では、封入材料３１６は、例えば、酸化ケイ素、窒化ケイ素、ポリマー、成形コンパウンド、またはそれらの組み合わせを含むことができる。
ゲートリード線接続パッド３８２、ドレインリード線接続パッド３８４、およびソースリード線接続パッド３８６は、ＲＦトランジスタ増幅器２００のそれぞれのゲート、ドレイン、およびソースに信号を接続するための端子を提供することができる。例えば、入力信号をＲＦトランジスタ増幅器２００に提供するための接続が、ゲートリード線接続パッド３８２のうちの１つ以上に結合されてもよい。いくつかの実施形態では、ＲＦトランジスタ増幅器２００から出力信号を受信するための接続が、ドレインリード線接続パッド３８４に結合されてもよい。いくつかの実施形態では、接地信号がソースリード線接続パッド３８６に結合されてもよいが、本発明はこれに限定されない。ゲートリード線接続パッド３８２、ドレインリード線接続パッド３８４、およびソースリード線接続パッド３８６は、回路モジュール３１０の底面にあるものとして示されているが、これは単なる例であり、本発明を限定することを意図するものではない。いくつかの実施形態では、様々なリード線接続部が、回路モジュール３１０の上面または他の表面上にあってもよい。
ＲＦトランジスタ増幅器２００の上側面接点と併せて回路モジュール３１０を使用することにより、インピーダンス整合および／または高調波終端などの追加の機能を、広範なワイヤボンディングを使用することなくＲＦトランジスタ増幅器２００に都合よく追加することができる。したがって、異なる回路モジュール３１０を使用するだけで、異なる機能および／または能力をＲＦトランジスタ増幅器２００に結合することができる。ＲＦトランジスタ増幅器２００の接続点（例えば、端子）は一貫しているため、ＲＦトランジスタ増幅器２００の構成の変形形態は、以前に利用可能であったよりも効率的に達成され得る。ワイヤボンドの必要性の低減または排除はまた、（ワイヤボンドパッドのサイズがダイサイズを決める）いくつかの用途においてダイサイズの縮小を可能にすることができ、したがって、本発明の実施形態によるＲＦトランジスタ増幅器ダイはまた、集積密度の増加を示すことができる。したがって、本発明の実施形態によるＲＦ増幅器ダイは、特にミリ波周波数などの高周波数で動作する製品について、改善された製品組立て一貫性、より高い歩留まり、製品統合の増加、コストの削減、および改善されたＲＦ性能を示すことができる。
本明細書に開示された技術は、整合回路に必要なインダクタンスがそのような用途でははるかに低くなる可能性があり、したがって従来のボンドワイヤの使用が過度のインダクタンスを注入する可能性があるため、高周波用途において特に有益であり得る。さらに、ボンドワイヤ長さの公差は、より高い周波数ではより大きな影響を有する可能性があり、高周波用途（特に、より低い電力の場合）では、ボンドパッドのサイズがダイのサイズを決める可能性がある。いくつかの実施形態では、本明細書に開示されるＲＦトランジスタ増幅器ダイのいずれも、１ＧＨｚより大きい周波数で動作するように構成されてもよい。他の実施形態では、これらのＲＦトランジスタ増幅器ダイは、２．５ＧＨｚより大きい周波数で動作するように構成されてもよい。さらに他の実施形態では、これらのＲＦトランジスタ増幅器ダイは、３．１ＧＨｚより大きい周波数で動作するように構成されてもよい。さらに追加の実施形態では、これらのＲＦトランジスタ増幅器ダイは、５ＧＨｚより大きい周波数で動作するように構成されてもよい。いくつかの実施形態では、これらのＲＦトランジスタ増幅器ダイは、２．５～２．７ＧＨｚ、３．４～４．２ＧＨｚ、または５．１～５．８ＧＨｚの周波数帯域またはその下位部分のうちの少なくとも１つで動作するように構成されてもよい。
図３Ｂは、本発明のいくつかの実施形態による、回路モジュール３１０に結合されたＲＦトランジスタ増幅器ダイ２１０の概略断面図である。図３Ｂは、前述の回路モジュール３１０、回路要素３５０、およびＲＦトランジスタ増幅器ダイ２１０の要素を含む。したがって、図３Ｂの説明は、先の図に関して説明したものとは異なる実施形態の部分に焦点を当てる。
図３Ｂは、回路モジュール３１０が、介在する結合要素２７０なしでＲＦトランジスタ増幅器ダイ２１０に直接接続される実施形態を示す。したがって、回路モジュール３１０は、ＲＦトランジスタ増幅器ダイ２１０のゲート端子２２２、ドレイン端子２２４、およびソース端子２２６の１つ以上に結合するように構成されてもよい。例えば、回路モジュール３１０の第１の相互接続パッド３２２はゲート端子２２２に結合するように構成されてもよく、回路モジュール３１０の第２の相互接続パッド３２４はドレイン端子２２４に結合するように構成されてもよく、回路モジュール３１０の第３の相互接続パッド３２６はソース端子２２６の１つ以上に結合するように構成されてもよい。いくつかの実施形態では、接合要素（例えば、はんだボールおよび／またはバンプ）３２０を使用して、第１、第２、および第３の相互接続パッド３２２、３２４、３２６をそれぞれゲート端子２２２、ドレイン端子２２４、およびソース端子２２６の１つ以上に結合してもよい。単一のパッドとして示されているが、いくつかの実施形態では、第１、第２、および／または第３の相互接続パッド３２２、３２４、３２６のうちの１つ以上は複数のパッドを含んでもよい。図３Ｂに示す構成は、結合要素２７０のファンインまたはファンアウト構成がＲＦトランジスタ増幅器ダイ２１０と回路モジュール３１０との間の接続を提供する必要がない場合に有用であり得る。
図３Ｃは、回路モジュール３１０が、介在する結合要素２７０なしで導電性パターン２２３を利用するオンダイＲＤＬを組み込んだＲＦトランジスタ増幅器ダイ２１０’に直接接続される実施形態を示す。したがって、回路モジュール３１０は、ＲＦトランジスタ増幅器ダイ２１０’のゲート端子２２２、ドレイン端子２２４、およびソース端子２２６の１つ以上に結合するように構成されてもよい。図３ＣのＲＦトランジスタ増幅器ダイ２１０’は、ゲート端子２２２、ドレイン端子２２４、およびソース端子２２６の１つ以上に結合された内部導電性パターン（例えば、ＲＤＬの）の一例を示すために断面図で示されている。いくつかの実施形態では、ＲＦトランジスタ増幅器ダイ２１０’はＭＭＩＣであってもよい。結合要素２７０なしで示されているが、いくつかの実施形態では、結合要素２７０はまた、ＲＦトランジスタ増幅器ダイ２１０’と回路モジュール３１０との間に存在してもよいことが理解されよう。
導電性パターン２７３（存在する場合）を利用する結合要素２７０、導電性パターン２２３（存在する場合）を利用するオンダイＲＤＬ、および導電性パターン３７３を利用する回路モジュール３１０の使用は、ＲＦトランジスタ増幅器ダイ２１０のゲート、ドレイン、およびソースと、ゲートリード線接続パッド３８２、ドレインリード線接続パッド３８４、およびソースリード線接続パッド３８６との間の相互接続構造を提供することができる。これらの要素および電気ボンディング技術の様々な組み合わせを利用することにより、ワイヤボンディングを排除および／または低減する半導体パッケージを提供することができる。
図３Ｄは、本発明のいくつかの実施形態による、複数のＲＦトランジスタ増幅器２００に結合された回路モジュール３１０’の概略断面図である。図３Ｅは、本発明のいくつかの実施形態による、複数のＲＦトランジスタ増幅器ダイ２１０に結合された回路モジュール３１０’の概略断面図である。図３Ｅおよび図３Ｅは、前述の回路モジュール３１０’、回路要素３５０、ＲＦトランジスタ増幅器ダイ２１０、およびＲＦトランジスタ増幅器２００の要素を含む。したがって、図３Ｄおよび図３Ｅの説明は、先の図に関して説明したものとは異なる実施形態の部分に焦点を当てる。
図３Ｄを参照すると、回路モジュール３１０’は、２つ以上のＲＦトランジスタ増幅器２００に結合するように構成されてもよい。図３Ｄはまた、導電性パターン３７３、相互接続パッド、および表面接続パッドが、本発明の範囲から逸脱することなく変更され得ることを示す。例えば、回路モジュール３１０’は、複数の相互接続パッド３２７を含むことができる。相互接続パッド３２７は、複数のＲＦトランジスタ増幅器２００の端子に結合するように構成されてもよい。例えば、回路モジュール３１０’の相互接続パッド３２７は、複数のＲＦトランジスタ増幅器２００のうちの１つ以上のゲート接続パッド２７２、ドレイン接続パッド２７４、および／またはソース接続パッド２７６に結合するように構成されてもよい。
同様に、回路モジュール３１０’は、導電性パターン３７３を介して相互接続パッド３２７のうちの１つ以上に結合された表面接続パッド３７７を有することができる。回路要素３５０は、表面接続パッド３７７のうちの１つ以上に結合されてもよい。導電性パターン３７３、相互接続パッド３２７、表面接続パッド３７７、および／または回路要素３５０を使用することにより、複数のＲＦトランジスタ増幅器２００間の様々な回路接続を実現することができる。図３Ｄに示された構成は単に概略的な例であり、回路モジュール３１０’の様々な要素のルーティングおよび接続は、ＲＦトランジスタ増幅器２００を含む複雑な回路を生成するために様々に変更され得ることが理解されよう。
いくつかの実施形態では、回路モジュール３１０’は、１つ以上のゲートリード線接続パッド３８２、１つ以上のドレインリード線接続パッド３８４、および１つ以上のソースリード線接続パッド３８６を含むことができる。１つ以上のゲートリード線接続パッド３８２、１つ以上のドレインリード線接続パッド３８４、および１つ以上のソースリード線接続パッド３８６に提供される信号は、回路モジュール３１０’を通って導電性パターン３７３を介してＲＦトランジスタ増幅器２００の様々なものに分配されてもよい。
図３Ｄは、複数のＲＦトランジスタ増幅器２００の各々がそれ自体の結合要素２７０を有する実施形態を示しているが、他の構成も可能であることが理解されよう。例えば、いくつかの実施形態では、単一の結合要素２７０が複数のＲＦトランジスタ増幅器ダイ２１０に結合されてもよい。単一の結合要素２７０の使用により、回路のトランジスタ要素への相互接続がより少ない回路モジュール３１０’の使用を可能にすることができる。
図３Ｄは、回路モジュール３１０’が、結合要素２７０を含む複数のＲＦトランジスタ増幅器２００に結合されている実施形態を示す。しかしながら、本発明はこれに限定されない。いくつかの実施形態では、回路モジュール３１０’は、結合要素２７０を含まない複数のＲＦトランジスタ増幅器ダイ２１０、２１０’に直接結合されてもよい。図３Ｅは、回路モジュール３１０’が複数のＲＦトランジスタ増幅器ダイ２１０に結合されている実施形態を示す。回路モジュール３１０’はまた、本発明から逸脱することなく、複数のＲＦトランジスタ増幅器ダイ２１０’（例えば、図２Ｋに示すように）に結合されてもよいことが理解されよう。回路モジュール３１０’は、例えば接合要素（例えば、はんだボールおよび／またはバンプ）３２０によってＲＦトランジスタ増幅器ダイ２１０、２１０’に結合されてもよい。回路モジュール３１０は、結合要素２７０およびＲＦトランジスタ増幅器ダイ２１０、２１０’を含むＲＦトランジスタ増幅器２００の組み合わせに結合されてもよいことが理解されよう。
回路モジュール３１０’は、例えば、ドハティ増幅器などの多段および／または多重経路増幅器回路を実装するために使用することができるＲＦトランジスタ増幅器２００に相互接続を提供するために使用することができる。導電性パターン３７３は、多段および／または多重経路増幅器回路の電気接続を提供することができ、回路要素３５０のうちの１つに結合されて、コンデンサ、インダクタ、抵抗器、および／または、多段および／または多重経路増幅器回路で使用される他の回路要素を提供することができる。したがって、回路モジュール３１０’は、ボンドワイヤを使用せずに複数のＲＦトランジスタ増幅器に容易に結合することができるモジュール式相互接続を提供するように構成されてもよい。
図３Ａ～図３Ｅは、回路モジュール３１０、３１０’、結合要素２７０、およびＲＦトランジスタ増幅器ダイ２１０、２１０’の様々な組み合わせを示しているが、本発明はそれらの図に示されている特定の組み合わせに限定されないことが理解されよう。当業者には理解されるように、回路モジュール３１０、３１０’、結合要素２７０、およびＲＦトランジスタ増幅器ダイ２１０、２１０’は、本発明から逸脱することなく、具体的に示されていないものを含む複数の変形形態で組み合わされてもよい。例えば、本発明の実施形態は、回路モジュール３１０、３１０’に直接結合されたトランジスタ増幅器ダイ２１０、２１０’を含む。本発明のいくつかの実施形態は、結合要素２７０を介して回路モジュール３１０、３１０’に結合されたトランジスタ増幅器ダイ２１０、２１０’を含む。結合要素２７０および／または回路モジュール３１０、３１０’は、ＰＣＢまたは金属コアＰＣＢならびにパターニングされた誘電材料上のトレースを含むことができる。いくつかの実施形態では、トランジスタ増幅器ダイ２１０’は、ダイレベルでＲＤＬなどの導電性パターンを有することができ、これは、結合要素２７０または回路モジュール３１０、３１０’などの他の構造に接続され得るファンインおよび／またはファンアウト構成を含むことができる。
図４Ａは、本発明のいくつかの実施形態による、キャリア基板４１０に結合されたＲＦトランジスタ増幅器２００および回路モジュール３１０の概略断面図である。図４Ｂは、本発明のいくつかの実施形態による、結合要素２７０なしでキャリア基板４１０に結合されたＲＦトランジスタ増幅器２００の概略断面図である。図４Ａおよび図４Ｂは、前述のＲＦトランジスタ増幅器２００、結合要素２７０、および回路モジュール３１０の要素を含む。したがって、図４Ａおよび図４Ｂの説明は、先の図に関して説明したものとは異なる実施形態の部分に焦点を当てる。
図４Ａを参照すると、ＲＦトランジスタ増幅器２００は、キャリア基板４１０上に配置されてもよい。キャリア基板４１０は、ＲＦトランジスタ増幅器２００に適した取付け面を提供する任意の構造を含むことができる。いくつかの実施形態では、キャリア基板４１０は、金属フランジなどの温度伝導性要素を含んでもよい。いくつかの実施形態では、キャリア基板４１０は、例えば、ＲＤＬ積層構造またはＰＣＢを含んでもよい。いくつかの実施形態では、キャリア基板４１０は、銅、モリブデン、および／またはそれらの組み合わせを含み得る。いくつかの実施形態では、キャリア基板４１０は、複数の層から構成されてもよく、および／またはビア／相互接続を含んでもよい。キャリア基板４１０は、ＲＦトランジスタ増幅器２００を容易にパッケージすることができるように構成されてもよい。図４Ａに示すように、回路モジュール３１０は、本明細書で説明するようにＲＦトランジスタ増幅器２００に結合されてもよい。
いくつかの実施形態では、熱層２４０は、ＲＦトランジスタ増幅器２００の底面とキャリア基板４１０との間に配置されてもよい。熱層２４０は、ＲＦトランジスタ増幅器２００からキャリア基板４１０への熱エネルギーの伝達を支援することができる。ＳｉＣがＲＦトランジスタ増幅器２００の一部として利用される実施形態では、ＳｉＣの優れた熱伝導率が、キャリア基板４１０がデバイスの熱をより効率的に放散することを可能にし得る。いくつかの実施形態では、熱層２４０は、共晶層を含むか、または共晶層に置き換えられてもよい。
１つ以上のリード線４１５が、回路モジュール３１０の１つ以上のゲートリード線接続パッド３８２、１つ以上のドレインリード線接続パッド３８４、および１つ以上のソースリード線接続パッド３８６に結合されてもよい。例えば、第１の入力リード線４１５Ａは、ＲＦトランジスタ増幅器２００に入力信号を提供するために１つ以上のゲートリード線接続パッド３８２（例えば、はんだなどの接合層４２０Ａを介して）に結合されてもよく、第２の出力リード線４１５Ｂは、ＲＦトランジスタ増幅器２００から出力信号を受信するために１つ以上のドレインリード線接続パッド３８４（例えば、はんだなどの接合層４２０Ｂを介して）に結合されてもよいが、本発明はこれに限定されない。
図４Ａのリード線接続は単なる例であり、他の接続および／または接続パッドが可能である。例えば、図４Ａでは、１つ以上のソースリード線接続パッド３８６は、リード線４１５Ａおよび４１５Ｂの両方に接続されているものとして示されている。しかしながら、いくつかの実施形態では、１つ以上のソースリード線接続パッド３８６は、ＲＦトランジスタ増幅器２００のソース（例えば、１つ以上のソース端子２２６を介して）に結合されなくてもよい。例えば、いくつかの実施形態では、回路要素３５０および／または導電性パターン３７３のうちの１つ以上は、１つ以上のソースリード線接続パッド３８６が入力リード線４１５Ａに結合されているか、出力リード線４１５Ｂに結合されているか、またはいずれにも結合されていないかを制御するように構成されてもよい。例えば、回路要素３５０を回路モジュール３１０上に設けて、ＲＦトランジスタ増幅器２００のソース端子２２６をリード線４１５に接続することができる。同様に、回路モジュール３１０は、回路要素３５０（例えば、抵抗器）を取り外して、リード線４１５Ａまたは４１５ＢとＲＦトランジスタ増幅器２００のソース端子２２６との間の結合を切断することを可能にするように構成されてもよい。
さらに、図４Ａは、２つのリード線４１５Ａおよび４１５Ｂがある実施形態を示しているが、これは単なる例であり、本発明を限定することを意図するものではない。いくつかの実施形態では、複数のリード線が設けられてもよく、そのそれぞれがゲートリード線接続パッド３８２、ドレインリード線接続パッド３８４、ソースリード線接続パッド３８６、および／またはそれらの組み合わせに結合される。例えば、いくつかの実施形態では、ソースリード線接続パッド３８６に接地接続を提供するように構成された追加のリード線を設けることができる。いくつかの実施形態では、ソースリード線接続パッド３８６は、例えば、接地に結合することができるＲＦ半導体パッケージのリード線に結合するように構成することができる。本明細書で使用される場合、ＲＦトランジスタ増幅器２００、回路モジュール３１０、リード線４１５Ａ、４１５Ｂ、およびキャリア基板４１０の組み合わせは、パッケージされたＲＦトランジスタ増幅器、ＲＦトランジスタ増幅器パッケージ、または単にＲＦトランジスタ増幅器と呼ばれることがある。
リード線４１５Ａ、４１５Ｂは、回路モジュール３１０とキャリア基板４１０との間にあってもよいが、本発明はこれに限定されない。いくつかの実施形態では、キャリア基板４１０は、リード線４１５Ａおよび４１５Ｂの下にあり、いくつかの実施形態では、リード線４１５Ａおよび４１５Ｂを支持する台座４１０ｐを有することができるが、本発明はこれに限定されない。いくつかの実施形態では、台座４１０ｐは、絶縁材料を含んでもよく、および／または絶縁層４６０によってリード線４１５Ａ、４１５Ｂから分離されてもよい。いくつかの実施形態では、本明細書でさらに説明するように、リード線４１５Ａ、４１５Ｂは、ＲＦトランジスタ増幅器２００のパッケージの一部によって支持されてもよい。
図４Ａは結合要素２７０の使用を示しているが、本発明はこれに限定されない。図４Ｂは、結合要素が省略された実施形態を示す。図４Ｂの実施形態では、回路モジュール３１０は、ゲート端子２２２、ドレイン端子２２４、および１つ以上のソース端子２２６と同様の距離で、互いに離間している第１、第２、および第３の相互接続パッド３２２、３２４、３２６を有することができる。例えば、第１の相互接続パッド３２２がゲート端子２２２に接続（例えば、はんだボールおよび／またはバンプ３２０などの接合要素を介して）され、第２の相互接続パッド３２４がドレイン端子２２４に接続され、第３の相互接続パッド３２６がソース端子２２６に接続されてもよい。回路モジュール３１０への直接接続は、ＲＦトランジスタ増幅器２００の端子の間隔の調整（例えば、ファンインまたはファンアウト構造を介して）が必要でない場合に有用であり得る。したがって、いくつかの実施形態では、結合要素２７０は、ＲＦトランジスタ増幅器２００において任意選択である。
図４Ｃは、複数のＲＦトランジスタ増幅器２００が回路モジュール３１０’に結合され、キャリア基板４１０上に配置された実施形態を示す。例えば、図３Ｄおよび図３Ｅに関して本明細書で説明したように、複数のＲＦトランジスタ増幅器ダイ２１０、２１０’を回路モジュール３１０’に結合することができる。複数のＲＦトランジスタ増幅器ダイ２１０、２１０’は、結合要素２７０を介して回路モジュール３１０’に結合されてもよく、または（図３Ｅに示すように）回路モジュール３１０’に直接結合されてもよい。ＲＦトランジスタ増幅器ダイ２１０、２１０’および／または回路モジュール３１０’は、リード線４１５Ａおよび４１５Ｂが結合されたキャリア基板４１０上にさらに配置されてもよい。いくつかの実施形態では、熱層２４０は、ＲＦトランジスタ増幅器ダイ２１０、２１０’とキャリア基板４１０との間に配置されてもよい。
図４Ａ～図４Ｃは、回路モジュール３１０、３１０’、結合要素２７０、およびＲＦトランジスタ増幅器ダイ２１０、２１０’の様々な組み合わせを示しているが、本発明はそれらの図に示されている特定の組み合わせに限定されないことが理解されよう。当業者には理解されるように、回路モジュール３１０、３１０’、結合要素２７０、およびＲＦトランジスタ増幅器ダイ２１０、２１０’は、本発明から逸脱することなく、具体的に示されていないものを含む複数の変形形態で組み合わされてもよい。これらの組み合わせの各々は、図４Ａ～図４Ｃに一般的に示すように、適切なリード線（例えば、リード線４１５Ａ、４１５Ｂ）が接続されたキャリア基板４１０上に配置されてもよい。
図５Ａ～図５Ｃは、本発明のいくつかの実施形態による、ＲＦトランジスタ増幅器２００の様々なパッケージングオプション５００ａ、５００ｂ、５００ｃの概略断面図である。図５Ａ～図５Ｃは、前述のＲＦトランジスタ増幅器２００、結合要素２７０、および回路モジュール３１０の要素を含む。したがって、図５Ａ～図５Ｃの説明は、先の図に関して説明したものとは異なる実施形態の部分に焦点を当てる。
図５Ａを参照すると、半導体パッケージ５００ａは、本発明のいくつかの実施形態によるＲＦトランジスタ増幅器２００を組み込むことができる。半導体パッケージ５００ａは、例えば、オープンエアまたはオープンキャビティパッケージであってもよい。半導体パッケージ５００ａは、キャリア基板４１０、側壁５２０、および蓋５２５を含むことができる。キャリア基板４１０、側壁５２０、および蓋５２５は、内部キャビティ５３０を画定することができる。ＲＦトランジスタ増幅器２００および回路モジュール３１０は、内部キャビティ５３０の内部に配置されてもよい。「半導体パッケージ」という用語は限定することを意図しない。前述のように、ＲＦトランジスタ増幅器２００、回路モジュール３１０、リード線４１５Ａ、４１５Ｂ、およびキャリア基板４１０の組み合わせは、パッケージされたＲＦトランジスタ増幅器、半導体パッケージ、または単にＲＦトランジスタ増幅器と呼ばれることがある。
キャリア基板４１０は、半導体パッケージ５００ａの熱管理を支援するように構成された材料を含むことができる。例えば、キャリア基板４１０は、銅および／またはモリブデンを含むことができる。いくつかの実施形態では、キャリア基板４１０は、複数の層から構成されてもよく、および／またはビア／相互接続を含んでもよい。例示的な実施形態では、キャリア基板４１０は、いずれの主面上にも銅クラッド層を有するコアモリブデン層を含む多層銅／モリブデン／銅金属フランジであってもよい。キャリア基板４１０の材料の提供された例は、本発明を限定することを意図するものではない。いくつかの実施形態では、熱層２４０は、ＲＦトランジスタ増幅器２００とキャリア基板４１０との間にあってもよい。
いくつかの実施形態では、側壁５２０および／または蓋５２５は、絶縁材料で形成されてもよく、または絶縁材料を含んでもよい。例えば、側壁５２０および／または蓋５２５は、セラミックおよび／またはＰＣＢから形成されてもよく、またはそれらを含んでもよい。いくつかの実施形態では、側壁５２０および／または蓋５２５は、例えば、Ａｌ２Ｏ３で形成されてもよい。蓋５２５は、エポキシ接着剤を使用して側壁５２０に接着されてもよい。側壁５２０は、例えばろう付けによってキャリア基板４１０に取り付けられてもよい。リード線４１５Ａ、４１５Ｂは、側壁５２０を貫通して延在するように構成されてもよいが、本発明はこれに限定されない。
いくつかの実施形態では、ＲＦトランジスタ増幅器２００は、キャリア基板４１０およびリード線４１５Ａ、４１５Ｂ上に配置されてもよく、回路モジュール３１０は、ＲＦトランジスタ増幅器２００上に配置されてもよい。リード線４１５Ａ、４１５Ｂは、例えば、導電性ダイ取り付け材料を使用して回路モジュール３１０に結合されてもよい。いくつかの実施形態では、リード線４１５Ａ、４１５Ｂは、回路モジュール３１０に接触するように側壁５２０から延在してもよい。したがって、いくつかの実施形態では、ＲＦトランジスタ増幅器２００をリード線４１５Ａ、４１５Ｂに接続するためのワイヤボンドの使用を回避および／または低減することができる。
追加の回路要素３５０が回路モジュール３１０に取り付けられる。これらの追加の構成要素は、例えば、基本周波数でインピーダンス整合するため、および／または相互変調積を接地に終端するために使用される入力整合構成要素および出力整合構成要素を含むことができる。これらの回路要素３５０は、例えば、集積受動デバイスまたはプリント回路基板に（少なくとも部分的に）実装される抵抗器、コンデンサおよび／またはインダクタを含む受動ＲＦ構成要素であってもよい。リード線４１５Ａ、４１５Ｂは、ＲＦトランジスタ増幅器２００が外部デバイス／回路／電源に接続されることを可能にする。図示の実施形態では、回路モジュール３１０は、導電性リード線４１５Ａ、４１５Ｂを回路モジュール３１０上の回路要素３５０に接続するために使用される。第１のリード線４１５Ａ上のＲＦトランジスタ増幅器２００に入力されたＲＦ信号は、回路モジュール３１０を通って回路要素３５０に、そこからＲＦトランジスタ増幅器ダイ２１０のゲート端子２２２に渡されてもよく、増幅された出力ＲＦ信号は、ＲＦトランジスタ増幅器ダイ２１０のドレイン端子２２４から回路要素３５０に、そこから回路モジュール３１０を通って渡されてもよく、ＲＦ信号はリード線４１５Ｂを通って出力される。
図５Ｂを参照すると、半導体パッケージ５００ｂは、本発明の実施形態によるＲＦトランジスタ増幅器２００を組み込むことができる。半導体パッケージ５００ｂは、例えば、オーバーモールドプラスチック（ＯＭＰ）パッケージであってもよい。半導体パッケージ５００ｂは、その上にＲＦトランジスタ増幅器２００が配置されるキャリア基板４１０を含むことができる。回路モジュール３１０は、ＲＦトランジスタ増幅器２００上に配置されてもよい。
ＲＦトランジスタ増幅器２００および回路モジュール３１０は、オーバーモールド材料５４０内に収容されてもよい。オーバーモールド材料５４０は、プラスチックまたはプラスチックポリマー化合物から形成されてもよく、ＲＦトランジスタ増幅器２００および／または回路モジュール３１０の周りに射出成形され、それによって外部環境からの保護を提供する。
ＲＦトランジスタ増幅器２００および／または回路モジュール３１０を組み込むように変更することができるＯＭＰ半導体パッケージ５００ｂを製造する方法は、２０１６年１２月６日に発行されたＷｏｏｄらによる「Ｏｖｅｒ－ｍｏｌｄ ｐｌａｓｔｉｃ ｐａｃｋａｇｅｄ ｗｉｄｅ ｂａｎｄ－ｇａｐ ｐｏｗｅｒ ｔｒａｎｓｉｓｔｏｒｓ ａｎｄ ＭＭＩＣＳ」と題された米国特許第９，５１５，０１１号に記載されており、その開示は、本明細書に完全に記載されているかのように参照により本明細書に組み込まれる。本発明による半導体パッケージ５００ｂでは、リード線４１５Ａ、４１５Ｂは、回路モジュール３１０に接続するように、半導体パッケージ５００ｂの外側からオーバーモールド材料５４０内に延在してもよい。したがって、いくつかの実施形態では、ＲＦトランジスタ増幅器２００をリード線４１５Ａ、４１５Ｂに接続するためのワイヤボンドの使用を回避および／または低減することができる。
半導体パッケージ５００ａと同様に、半導体パッケージ５００ｂのキャリア基板４１０は、熱管理を支援するように構成された材料を含むことができる。例えば、キャリア基板４１０は、銅および／またはモリブデンを含むことができる。いくつかの実施形態では、キャリア基板４１０は、複数の層から構成されてもよく、および／またはビア／相互接続を含んでもよい。いくつかの実施形態では、キャリア基板４１０は、プラスチックオーバーモールド５４０によって少なくとも部分的に取り囲まれたリードフレームまたは金属スラグの一部である金属ヒートシンクを含むことができる。キャリア基板４１０の材料の提供された例は、本発明を限定することを意図するものではない。いくつかの実施形態では、熱層２４０は、ＲＦトランジスタ増幅器２００とキャリア基板４１０との間にあってもよい。
図５Ｃは、プリント回路基板ベースのパッケージ内にＲＦトランジスタ増幅器ダイを含むパッケージされたＲＦトランジスタ増幅器５００ｃの概略断面図である。パッケージされたＲＦトランジスタ増幅器５００ｃは、パッケージされたＲＦトランジスタ増幅器５００ｃのリード線４１５Ａ、４１５Ｂが入力および出力リード線として作用するトレース４１５Ａ、４１５Ｂを含むプリント回路基板５２２に置き換えられていることを除いて、図５Ａを参照して上述したパッケージされたＲＦトランジスタ増幅器５００ａと非常に類似している。プリント回路基板５２２は、例えば導電性接着剤を介してキャリア基板４１０に取り付けられてもよい。キャリア基板４１０は、例えば、台座４１０Ｐを含んでもよい。台座４１０Ｐは、絶縁材料および／または金属から構成されてもよい。プリント回路基板６５２は、中央開口部を含むことができ、回路モジュール３１０は、キャリア基板（例えば、金属フランジ）４１０上のこの開口部内に取り付けられる。回路モジュール３１０には、ＲＦトランジスタ増幅器２００および回路要素３５０が取り付けられている。
図５Ａ～図５Ｃは、結合要素２７０を有するＲＦトランジスタ増幅器２００の使用を示しているが、本発明はこれに限定されない。いくつかの実施形態では、半導体パッケージ５００ａ、５００ｂ、５００ｃは、図３Ｂ、図３Ｃ、および図４Ｂに示すように、ＲＦトランジスタ増幅器ダイ２１０に直接結合される回路モジュール３１０を含むように構成されてもよい。いくつかの実施形態では、半導体パッケージ５００ａ、５５０ｂ、および５００ｃは、図３Ｄ、図３Ｅ、および図４Ｃに示すように、複数のＲＦトランジスタ増幅器２００、２００’および／または複数のＲＦトランジスタ増幅器ダイ２１０、２１０に結合される回路モジュール３１０を含むように構成されてもよい。
本明細書で説明される本発明の実施形態によるＲＦトランジスタ増幅器のいずれも、図５Ａ～図５Ｃに示されるパッケージなどのパッケージ内に取り付けられてもよいことが理解されよう。したがって、図５Ａ～図５Ｃに示すＲＦトランジスタ増幅器ダイ２１０、結合要素２７０、および／または回路モジュール３１０は、パッケージされたＲＦトランジスタ増幅器の多くのさらなる実施形態を提供するために、本明細書で説明される本発明の実施形態のいずれかによるＲＦトランジスタ増幅器ダイ２１０、２１０’、結合要素２７０、および／または回路モジュール３１０、３１０’で置き換えることができる。実施形態に応じて、パッケージされたＲＦトランジスタ増幅器は、ＲＦトランジスタ増幅器ダイとしてモノリシックマイクロ波集積回路（ＭＭＩＣ）を含むことができ、ＲＦトランジスタ増幅器ダイは、単一の集積ダイ内に複数の個別回路を組み込む。追加的および／または代替的に、パッケージは、直列に接続されて多段ＲＦトランジスタ増幅器を形成する経路内の複数のＲＦトランジスタ増幅器ダイ、および／または、複数の経路に（例えば、並列で）配置されて、例えばドハティ増幅器構成におけるように、複数のトランジスタ増幅器ダイおよび複数の経路を有するＲＦトランジスタ増幅器を形成する複数のＲＦトランジスタ増幅器ダイを含むことができる。いくつかの実施形態では、パッケージされたＲＦトランジスタ増幅器は、裏側面相互接続構造への電気接続を提供する導電性ゲートおよび／または導電性ドレインビアを有する本発明の実施形態によるＲＦトランジスタ増幅器ダイ、ならびにワイヤボンドを介して他の構造に接続されるゲート端子およびドレイン端子を有する従来のＲＦトランジスタ増幅器ダイを含むことができる。
本明細書に記載のいくつかの実施形態では、回路要素３５０は回路モジュール３１０の上面に配置されてもよいが、本明細書に記載の実施形態はこれに限定されない。図６Ａ～図６Ｃは、本発明のいくつかの実施形態による、回路モジュール６１０に結合されたＲＦトランジスタ増幅器２００の追加の実施形態の概略断面図である。図６Ａ～図６Ｃは、図３Ａの断面に対応する。図６Ａ～図６Ｃは、前述のＲＦトランジスタ増幅器２００の要素を含む。したがって、図６Ａ～図６Ｃの説明は、先の図に関して説明したものとは異なる実施形態の部分に焦点を当てる。
図６Ａを参照すると、回路モジュール６１０は、結合要素２７０のゲート接続パッド２７２、ドレイン接続パッド２７４、およびソース接続パッド２７６に結合するように構成されてもよい。結合要素２７０は、例えば図２Ａ～図２Ｌに関して本明細書で説明したように、ＲＦトランジスタ増幅器ダイ２１０に結合することができる。
例えば、回路モジュール６１０は、それぞれゲート接続パッド２７２、ドレイン接続パッド２７４、およびソース接続パッド２７６に結合されるように構成され得る露出した相互接続パッド６２２、６２４、６２６を有することができる。いくつかの実施形態では、接合要素（例えば、はんだボールおよび／またはバンプ３２０）を使用して、第１、第２、および第３の相互接続パッド６２２、６２４、６２６をそれぞれゲート接続パッド２７２、ドレイン接続パッド２７４、およびソース接続パッド２７６に結合してもよい。単一のパッドとして示されているが、いくつかの実施形態では、第１、第２、および／または第３の相互接続パッド６２２、６２４、６２６のうちの１つ以上は複数のパッドを含んでもよい。
回路モジュール６１０は、回路モジュール６１０の第１の側面６０１で結合要素２７０に結合されてもよい。第１の側面６０１の反対側の回路モジュール６１０の第２の側面６０２では、複数のパッドが露出されてもよい。例えば、ゲートリード線６８２、ドレインリード線６８４、およびソースリード線６８６は、回路モジュール６１０の第２の側面６０２で露出されてもよい。図６Ａでは、単一のゲートリード線６８２、ドレインリード線６８４、およびソースリード線６８６のみが示されているが、複数の各タイプのリード線が設けられてもよいことが理解されよう。本明細書でさらに説明するように、ゲートリード線６８２、ドレインリード線６８４、およびソースリード線６８６は、ＲＦトランジスタ増幅器ダイ２１０のゲート端子２２２、ドレイン端子２２４、およびソース端子２２６にそれぞれ結合されるように構成されてもよい。封入材料６２５が、ＲＦトランジスタ増幅器ダイ２１０、結合要素２７０、および／または回路モジュール６１０の表面上にあってもよい。封入材料６２５は、プラスチックまたはプラスチックポリマー化合物から形成されてもよいが、本発明はこれに限定されない。いくつかの実施形態では、封入材料６２５は、充填剤を有するポリマーであり得るか、またはそれを含み得る。
第１、第２、および第３の相互接続パッド６２２、６２４、６２６の各々は、回路モジュール６１０内の１つ以上の導電性パターン６７３に結合されてもよい。導電性パターン６７３は、回路モジュール６１０内に様々なルーティングおよび／または回路を提供することができる。例えば、導電性パターン６７３は、第１の相互接続パッド６２２を１つ以上の第１の表面接続パッド６７２およびゲートリード線６８２に接続してもよい。いくつかの実施形態では、第１の表面接続パッド６７２は回路モジュール６１０の第１の側面６０１で露出されてもよい。いくつかの実施形態では、第１の回路要素６５０ａは、ゲートリード線６８２と第１の相互接続パッド６２２との間に電気的に結合されるように、第１の表面接続パッド６７２の１つ以上に結合されてもよい。いくつかの実施形態では、第１の回路要素６５０ａは、ＲＦトランジスタ増幅器ダイ２１０のゲートリード線６８２とゲート端子２２２との間に（例えば、結合要素２７０を介して）結合されてもよい。したがって、第１の回路要素６５０ａは、ＲＦトランジスタ増幅器ダイ２１０のゲートとゲートリード線６８２との間に電気的に結合されてもよい。いくつかの実施形態では、第１の回路要素６５０ａは、回路モジュール６１０の第１の側面６０１に結合されてもよい。したがって、第１の回路要素６５０ａは、回路モジュール６１０の、結合要素２７０と同じ側面（例えば、第１の側面６０１）に結合されてもよい。
同様に、導電性パターン６７３は、第２の相互接続パッド６２４を１つ以上の第２の表面接続パッド６７４およびドレインリード線６８４に接続してもよい。いくつかの実施形態では、第２の回路要素６５０ｂは、ドレインリード線６８４と第２の相互接続パッド６２４との間に電気的に結合されるように、第２の表面接続パッド６７４の１つ以上に結合されてもよい。いくつかの実施形態では、第２の表面接続パッド６７４は、回路モジュール６１０の第１の側面６０１で露出されてもよい。いくつかの実施形態では、第２の回路要素６５０ｂは、ドレインリード線６８４とＲＦトランジスタ増幅器ダイ２１０のドレイン端子２２４との間に（例えば、結合要素２７０を介して）結合されてもよい。したがって、第２の回路要素６５０ｂは、ＲＦトランジスタ増幅器ダイ２１０のドレインとドレインリード線６８４との間に電気的に結合されてもよい。
第１の回路要素６５０ａおよび／または第２の回路要素６５０ｂは、ＲＦトランジスタ増幅器２００に様々な電子機能を提供することができる。例えば、第１の回路要素６５０ａおよび／または第２の回路要素６５０ｂは、インピーダンス整合および／または高調波終端に使用することができるインピーダンス（例えば、抵抗要素、誘導要素、および容量要素を含む）を備えることができる。いくつかの実施形態では、第１の回路要素６５０ａおよび／または第２の回路要素６５０ｂは、表面取付けデバイスであってもよく、または表面取付けデバイスを含んでもよい。いくつかの実施形態では、第１の回路要素６５０ａおよび／または第２の回路要素６５０ｂは、集積受動デバイス（ＩＰＤ）であってもよく、または集積受動デバイスを含んでもよい。いくつかの実施形態では、第１の回路要素６５０ａおよび／または第２の回路要素６５０ｂは、高調波および／または入力／出力インピーダンス整合要素であってもよく、またはそれらを含んでもよい。
例えば、第１の回路要素６５０ａは入力整合能力を提供するように構成されてもよい。ゲートリード線６８２とＲＦトランジスタ増幅器ダイ２１０との間のその位置に起因して、第１の回路要素６５０ａは、ＲＦトランジスタ増幅器ダイ２１０のゲートに提供される信号に影響を与えるおよび／または調整することができる。同様に、第２の回路要素６５０ｂは、出力整合能力を提供するように構成されてもよい。ドレインリード線６８４とＲＦトランジスタ増幅器ダイ２１０との間のその位置に起因して、第２の回路要素６５０ｂは、ＲＦトランジスタ増幅器ダイ２１０のドレインから提供される信号に影響を与えるおよび／または調整することができる。
第１および第２の表面接続パッド６７２、６７４などの露出した接続パッドを有する回路モジュール６１０を使用することにより、表面取付けデバイスを使用して、ＲＦトランジスタ増幅器ダイ２１０に結合され得る回路要素を提供することができる。表面取付けデバイスは、より柔軟な解決策を提供するために必要に応じて置換および／または構成することができる。例えば、異なるタイプの入力／出力整合および／または高調波終端が必要とされるとき、同じ回路モジュール６１０が使用されてもよいが、第１および／または第２の回路要素６５０ａ、６５０ｂは、異なる能力を提供するために交換されてもよい。
第１の回路要素６５０ａおよび第２の回路要素６５０ｂはそれぞれ単一の要素として示されているが、いくつかの実施形態では、第１の回路要素６５０ａおよび／または第２の回路要素６５０ｂは複数の個別のデバイスを含んでもよいことが理解されよう。同様に、第１および第２の回路要素６５０ａ、６５０ｂとＲＦトランジスタ増幅器ダイ２１０との間の相互接続は単なる例であり、本発明から逸脱することなく導電性パターン６７３の異なる構成が提供されてもよい。
導電性パターン６７３はまた、第３の相互接続パッド６２６を１つ以上のソースリード線６８６に接続してもよい。したがって、ソース接続パッド２７６は、１つ以上のソースリード線６８６に電気的に結合されてもよい。
導電性パターン６７３は、分離材料６１５内に収容されてもよい。いくつかの実施形態では、分離材料６１５は、例えば、酸化ケイ素、窒化ケイ素、導電性パターン６７３の酸化物、ポリマー、成形コンパウンド、またはそれらの組み合わせを含むことができる。いくつかの実施形態では、回路モジュール６１０は、プリント回路基板（ＰＣＢ）として形成されてもよい。ＰＣＢの実施形態では、分離材料６１５はＰＣＢの基板であってもよく、導電性パターン６７３は基板内に形成されたトレースであってもよい。
図６Ａは、結合要素２７０を使用してＲＦトランジスタ増幅器ダイ２１０に結合するための回路モジュール６１０の使用を示しているが、本発明はこれに限定されない。図６Ｂに示すように、いくつかの実施形態では、ＲＦトランジスタ増幅器ダイ２１０は、回路モジュール６１０に直接結合されてもよい。例えば、ＲＦトランジスタ増幅器ダイ２１０のゲート端子２２２、ドレイン端子２２４、およびソース端子２２６は、例えば接合要素３２０を使用して回路モジュール６１０の相互接続パッド６２２、６２４、６２６にそれぞれ結合されてもよい。
同様に、回路モジュール６１０およびＲＦトランジスタ増幅器ダイ２１０の他の構成、例えば図３Ｃ～図３Ｅに示される構成も可能であることが理解されよう。いくつかの実施形態では、回路モジュール６１０は、図３Ｃに示すような内部導電性パターンを組み込んだＲＦトランジスタ増幅器ダイ２１０’に結合するように構成されてもよい。いくつかの実施形態では、回路モジュール６１０は、図３Ｄおよび図３Ｅに示すような複数のＲＦトランジスタ増幅器ダイ２１０に結合するように構成されてもよい。
ＲＦトランジスタ増幅器ダイ２１０は、様々な異なる構成を有することができることも理解されよう。例えば、ＲＦトランジスタ増幅器ダイ２１０は、上側面ゲート端子、ドレイン端子、およびソース端子２２２、２２４、２２６を有するが、いくつかの実施形態ではまた、裏側面ゲート端子、ドレイン端子、およびソース端子２２２’、２２４’、２２６’のうちの１つ以上を有してもよい。そのような構成は、ＲＦトランジスタ増幅器ダイ２１０’’の概略断面図である図６Ｃに概略的に示されている。図６Ｃに示すように、ゲートビア２１１、ドレインビア２１３および／またはソースビア２１５は、それぞれのゲート端子、ドレイン端子およびソース端子２２２’、２２４’、２２６’に接続する半導体層構造２３０を通って形成されてもよい。例えば、２０２０年４月３日に出願された米国仮特許出願第６３／００４，９８５号（「’９８５出願」）で説明されているように、ＲＦトランジスタ増幅器ダイの裏側面上にゲートおよびドレイン端子を含むことは、より柔軟なインピーダンス整合回路の実装を可能にするなどの様々な利点を有することができる。’９８５出願の全内容は、参照により本明細書に組み込まれる。裏側面ゲート端子、ドレイン端子およびソース端子２２２’、２２４’、２２６’ならびに／または対応するゲートビア、ドレインビアおよびソースビア２１１、２１３、２１５は、本明細書に開示されるＲＦトランジスタ増幅器ダイのいずれにも含まれ得ることが理解されよう。
図３Ａ～図３Ｅは、回路要素３５０が回路モジュール３１０の上面（例えば、ＲＦトランジスタ増幅器ダイ２１０から回路モジュール３１０の反対側）にある実施形態を示し、図６Ａ～図６Ｃは、回路要素６５０が回路モジュール６１０の底面（例えば、回路モジュール６１０とＲＦトランジスタ増幅器ダイ２１０との間）にある実施形態を示すが、他の組み合わせも利用可能であることが理解されよう。いくつかの実施形態では、回路要素３５０／６５０は、回路モジュール３１０／６１０の両側にあってもよい。いくつかの実施形態では、回路要素３５０／６５０は、回路モジュール３１０／６１０の側面上にあってもよい。
図６Ａ～図６Ｃに示すように、ＲＦトランジスタ増幅器ダイ２１０および／またはＲＦトランジスタ増幅器２００の複数の構成が回路モジュール６１０に結合されてもよい。後続の図では、ＲＦトランジスタ増幅器ダイ２１０が回路モジュール６１０に直接結合される実施形態に焦点を合わせて説明する。しかしながら、この慣例は単に説明を容易にするためのものであり、回路モジュール６１０に関連する後続の説明は、本発明から逸脱することなく、ＲＦトランジスタ増幅器２１０間（例えば、結合要素２７０を使用して）および／またはＲＦトランジスタ増幅器２００間の他のタイプの相互接続にも等しく適用され得ることが理解されよう。
図７Ａ～図７Ｅは、本発明の特定の実施形態による回路モジュールとＲＦトランジスタ増幅器ダイとを結合する方法を示す概略図である。図７Ａに示すように、回路モジュール６１０を設けることができる。回路モジュール６１０は、第１の側面６０１および第２の側面６０２を有してもよい。いくつかの実施形態では、第１の側面６０１は、第１、第２、および第３の相互接続パッド６２２、６２４、６２６、ならびに第１および第２の表面接続パッド６７２、６７４を露出させてもよい。いくつかの実施形態では、第２の側面６０２は、露出したゲートリード線６８２、ドレインリード線６８４、およびソースリード線６８６を有してもよい。
図７Ｂを参照すると、第１の回路要素６５０ａおよび第２の回路要素６５０ｂが、回路モジュール６１０の第１の側面６０１に設けられてもよい。例えば、接合要素（例えば、はんだボールおよび／またはバンプ３２０）を使用して、第１の回路要素６５０ａを第１の表面接続パッド６７２に結合してもよい。同様に、接合要素（例えば、はんだボールおよび／またはバンプ３２０）を使用して、第２の回路要素６５０ｂを第２の表面接続パッド６７４に結合してもよい。
図７Ｃを参照すると、ＲＦトランジスタ増幅器ダイ２１０が、回路モジュール６１０の第１の側面６０１に設けられてもよい。例えば、接合要素（例えば、はんだボールおよび／またはバンプ３２０）を使用して、ＲＦトランジスタ増幅器ダイ２１０のゲート端子２２２、ドレイン端子２２４、およびソース端子２２６を、それぞれ第１、第２、および第３の相互接続パッド６２２、６２４、６２６に結合してもよい。図７Ｂおよび図７Ｃの順序は、ＲＦトランジスタ増幅器ダイ２１０が第１および第２の回路要素６５０ａ、６５０ｂの前に回路モジュール６１０に結合されるように逆にすることができることが理解されよう。
図７Ｄに示すように、キャピラリーアンダーフィルプロセスを使用して、ＲＦトランジスタ増幅器ダイ２１０、第１および第２の回路要素６５０ａ、６５０ｂ、および／または回路モジュール６１０の導電性構造の間に封入材料６２５を注入することができる。封入材料６２５は、短絡を防止し、結果として得られるデバイスの構造的完全性を高め、適切なインピーダンス整合を提供するのに役立ち得る。いくつかの実施形態では、封入材料６２５はまた、ＲＦトランジスタ増幅器ダイ２１０を保護材料内に封入してもよい。
図７Ｅは、熱層２４０がＲＦトランジスタ増幅器ダイ２１０の裏側面に配置される追加の任意選択のステップを示す。いくつかの実施形態では、金属フランジ、金属フィン、ヒートシンク、または他の構造などの追加の熱管理構造６４２を熱層２４０上に設けることができる。いくつかの実施形態では、熱管理構造６４２は、本明細書でさらに説明するように、より大きな半導体パッケージ（例えば、キャリア基板）の一部であってもよい。熱層２４０は、ＲＦトランジスタ増幅器ダイ２１０とＲＦトランジスタ増幅器ダイ２１０が取り付けられる熱管理構造６４２との間の熱伝達を容易にするように構成された熱伝導層であってもよい。いくつかの実施形態では、熱層２４０および／または熱管理構造６４２は省略されてもよい。いくつかの実施形態では、熱層２４０は、共晶層などのダイアタッチ層であってもよい。熱層２４０は、トランジスタ増幅器ダイ２１０上にあってもよく、および／または、封入材料６２５および／または第１および第２の回路要素６５０ａ、６５０ｂ上に延在してもよい。熱層２４０は、共晶結合または他の金属結合を形成するための金属層とすることができる。いくつかの実施形態では、熱層２４０は熱接着剤であってもよい。
図６Ａ～図６Ｃの実施形態は、回路モジュール６１０の共通の側（例えば、第２の側面６０２）に共通のゲートリード線６８２、ドレインリード線６８４、およびソースリード線６８６を提供する。これにより、回路モジュール６１０は、様々な異なる構成で第２の側面６０２を上にして取り付けることが可能になる。例えば、図８Ａおよび図８Ｂは、本発明のいくつかの実施形態による、回路モジュール６１０の様々なパッケージングオプション８００ａ、８００ｂの概略断面図である。図８Ａおよび図８Ｂは、前述のＲＦトランジスタ増幅器ダイ２１０および回路モジュール６１０の要素を含む。したがって、図８Ａおよび図８Ｂの説明は、先の図に関して説明したものとは異なる実施形態の部分に焦点を当てる。
図８Ａを参照すると、半導体パッケージ８００ａは、図５Ａに関して本明細書で説明した半導体パッケージ５００ａと同様であってもよく、その図に関して既に説明した重複する説明は省略する。半導体パッケージ８００ａは、例えば、オープンエアまたはオープンキャビティパッケージであってもよい。半導体パッケージ８００ａは、キャリア基板４１０、側壁５２０、および蓋５２５を含むことができる。キャリア基板４１０、側壁５２０、および蓋５２５は、内部キャビティ５３０を画定することができる。ＲＦトランジスタ増幅器ダイ２１０および回路モジュール６１０は、内部キャビティ５３０の内部に配置されてもよい。いくつかの実施形態では、熱層２４０が、ＲＦトランジスタ増幅器ダイ２１０とキャリア基板４１０との間にあってもよい。
リード線４１５Ａ、４１５Ｂは、側壁５２０を貫通して延在するように構成されてもよいが、本発明はこれに限定されない。いくつかの実施形態では、ＲＦトランジスタ増幅器２１０は、キャリア基板４１０およびリード線４１５Ａ、４１５Ｂ上に配置されてもよく、回路モジュール６１０は、ＲＦトランジスタ増幅器ダイ２１０上に配置されてもよい。リード線４１５Ａ、４１５Ｂは、例えば、導電性ダイ取り付け材料を使用して回路モジュール６１０に結合されてもよい。いくつかの実施形態では、リード線４１５Ａ、４１５Ｂは、側壁５２０から延在して、回路モジュール６１０に接触および／または接続されてもよい。例えば、リード線４１５ａはゲートリード線６８２に結合されてもよく、リード線４１５ｂはドレインリード線６８４に結合されてもよい。いくつかの実施形態では、追加のリード線および／または接続部（図示せず）をソースリード線６８６に結合することができる。したがって、いくつかの実施形態では、ＲＦトランジスタ増幅器ダイ２１０をリード線４１５Ａ、４１５Ｂに接続するためのワイヤボンドの使用を回避および／または低減することができる。
図８Ｂを参照すると、半導体パッケージ８００ｂは、本発明の実施形態によるＲＦトランジスタ増幅器２１０および回路モジュール６１０を組み込むことができる。半導体パッケージ８００ｂは、図５Ｂに関して本明細書で説明した半導体パッケージ５００ｂと同様であってもよく、その図に関して既に説明した重複する説明は省略する。半導体パッケージ８００ｂは、例えば、オーバーモールドプラスチック（ＯＭＰ）パッケージであってもよい。
本発明による半導体パッケージ８００ｂでは、リード線４１５Ａ、４１５Ｂは、回路モジュール６１０に接続するように、半導体パッケージ８００ｂの外側からオーバーモールド材料５４０内に延在してもよい。例えば、リード線４１５ａはゲートリード線６８２に結合されてもよく、リード線４１５ｂはドレインリード線６８４に結合されてもよい。いくつかの実施形態では、追加のリード線および／または接続部（図示せず）をソースリード線６８６に結合することができる。いくつかの実施形態では、熱層２４０は、半導体パッケージ８００ｂ内のＲＦトランジスタ増幅器ダイ２１０とキャリア基板４１０との間にあってもよい。
図８Ａおよび図８Ｂに関して示された半導体パッケージ８００ａ、８００ｂに加えて、本発明から逸脱することなく他のパッケージング構成も可能であることが理解されよう。例えば、回路モジュール６１０は、図５Ｃのものと同様の半導体パッケージ、ならびに他の構成で利用することができる。
図６Ａ～図６Ｃでは、回路要素６５０ａ、６５０ｂおよびＲＦトランジスタ増幅器ダイ２１０は回路モジュール６１０の同じ側面にあり、ゲート、ドレイン、およびソースリード線６８２、６８４、６８６は反対側にあるが、本実施形態はこれに限定されない。図９Ａは、本発明のいくつかの実施形態による回路モジュール６１０Ｂの一実施形態の平面図であり、リード線６８２、６８４、６８６、回路要素６５０ａ、６５０ｂ、およびＲＦトランジスタ増幅器ダイ２１０はすべて回路モジュール６１０Ｂの同じ側面にある。図９Ｂは、図９Ａの線９Ｂ－９Ｂに沿った断面図である。図９Ｃは、図９Ａの線９Ｃ－９Ｃに沿った断面図である。図９Ａ～図９Ｃは、前述のＲＦトランジスタ増幅器ダイ２１０および回路モジュール６１０の要素を含む。したがって、図９Ａ～図９Ｃの説明は、先の図に関して説明したものとは異なる実施形態の部分に焦点を当てる。
図９Ａ～図９Ｃを参照すると、回路モジュール６１０Ｂは、ＲＦトランジスタ増幅器ダイ２１０に取り付けられてもよい。ＲＦトランジスタ増幅器ダイ２１０は、図９Ａの概略平面図において回路モジュール６１０Ｂの下に取り付けられ、したがって破線を使用して示されている。回路モジュール６１０Ｂは、ＲＦトランジスタ増幅器ダイ２１０のゲート端子２２２、ドレイン端子２２４、および／またはソース端子２２６に結合するように構成されてもよい。図９Ａ～図９Ｃは、回路モジュール６１０ＢがＲＦトランジスタ増幅器ダイ２１０に直接結合されることを示しているが、図２Ａ～図２Ｌに関して示されたものを含む、ＲＦトランジスタ増幅器２００の他の構成など、他の接続タイプも可能であることが理解されよう。例えば、結合要素２７０が、回路モジュール６１０ＢとＲＦトランジスタ増幅器ダイ２１０との間に結合されてもよい。
例えば、回路モジュール６１０Ｂは、ＲＦトランジスタ増幅器ダイ２１０のゲート端子２２２、ドレイン端子２２４、およびソース端子２２６にそれぞれ結合されるように構成され得る露出した相互接続パッド６２２、６２４、６２６を有することができる。例えば、第１の相互接続パッド６２２はゲート端子２２２に結合するように構成されてもよく、第２の相互接続パッド６２４はドレイン端子２２４に結合するように構成されてもよく、第３の相互接続パッド６２６はソース端子２２６に結合するように構成されてもよい。いくつかの実施形態では、接合要素（例えば、はんだボールおよび／またはバンプ３２０）を使用して、第１、第２、および第３の相互接続パッド６２２、６２４、６２６をそれぞれゲート端子２２２、ドレイン端子２２４、およびソース端子２２６に結合してもよい。単一のパッドとして示されているが、いくつかの実施形態では、第１、第２、および／または第３の相互接続パッド６２２、６２４、６２６のうちの１つ以上は複数のパッドを含んでもよい。
回路モジュール６１０Ｂは、回路モジュール６１０Ｂの第１の側面６０１でＲＦトランジスタ増幅器ダイ２１０に結合されてもよい。さらに、ゲートリード線６８２Ｂ、ドレインリード線６８４Ｂ、およびソースリード線６８６Ｂは、回路モジュール６１０Ｂの第１の側面６０１で露出されてもよい。本明細書でさらに説明するように、ゲートリード線６８２Ｂ、ドレインリード線６８４Ｂ、およびソースリード線６８６Ｂは、ＲＦトランジスタ増幅器ダイ２１０のゲート端子２２２、ドレイン端子２２４、およびソース端子２２６にそれぞれ結合されるように構成されてもよい。封入材料６２５が、ＲＦトランジスタ増幅器ダイ２０１および／または回路モジュール６１０Ｂの表面上にあってもよい。
第１、第２、および第３の相互接続パッド６２２、６２４、６２６の各々は、回路モジュール６１０Ｂ内の１つ以上の導電性パターン６７３Ｂに結合されてもよい。導電性パターン６７３Ｂは、回路モジュール６１０Ｂ内に様々なルーティングおよび／または回路を提供することができる。例えば、導電性パターン６７３Ｂは、第１の相互接続パッド６２２を１つ以上の第１の表面接続パッド６７２およびゲートリード線６８２Ｂに接続してもよい。いくつかの実施形態では、第１の表面接続パッド６７２は回路モジュール６１０Ｂの第１の側面６０１で露出されてもよい。いくつかの実施形態では、第１の回路要素６５０ａは、ゲートリード線６８２Ｂと第１の相互接続パッド６２２との間に電気的に結合されるように、第１の表面接続パッド６７２の１つ以上に結合されてもよい。いくつかの実施形態では、第１の回路要素６５０ａは、ＲＦトランジスタ増幅器ダイ２１０のゲートリード線６８２Ｂとゲート端子２２２との間に結合されてもよい。したがって、第１の回路要素６５０ａは、ＲＦトランジスタ増幅器ダイ２１０のゲートとゲートリード線６８２Ｂとの間に電気的に結合されてもよい。いくつかの実施形態では、第１の回路要素６５０ａは、回路モジュール６１０Ｂの第１の側面６０１に結合されてもよい。したがって、第１の回路要素６５０ａは、回路モジュール６１０Ｂの、ＲＦトランジスタ増幅器ダイ２１０およびゲートリード線６８２Ｂと同じ側面（例えば、第１の側面６０１）に結合されてもよい。
同様に、導電性パターン６７３Ｂは、第２の相互接続パッド６２４をドレイン端子２２４およびドレインリード線６８４Ｂに接続してもよい。いくつかの実施形態では、第２の回路要素６５０ｂは、ドレインリード線６８４Ｂと第２の相互接続パッド６２４との間に電気的に結合されるように、第２の表面接続パッド６７４の１つ以上に結合されてもよい。いくつかの実施形態では、第２の表面接続パッド６７４は、回路モジュール６１０Ｂの第１の側面６０１で露出されてもよい。いくつかの実施形態では、第２の回路要素６５０ｂは、ドレインリード線６８４ＢとＲＦトランジスタ増幅器ダイ２１０のドレイン端子２２４との間に結合されてもよい。したがって、第２の回路要素６５０ｂは、ＲＦトランジスタ増幅器ダイ２１０のドレインとドレインリード線６８４Ｂとの間に電気的に結合されてもよい。
導電性パターン６７３Ｂはまた、第３の相互接続パッド６２６を１つ以上のソースリード線６８６Ｂに接続してもよい。ソースリード線６８６Ｂは、第３の相互接続パッド６２６およびＲＦトランジスタ増幅器ダイ２１０と同じ第１の側面６０１にあってもよい。いくつかの実施形態では、図９Ａに示すように、ゲートリード線６８２Ｂおよびドレインリード線６８４Ｂは、ＲＦトランジスタ増幅器ダイ２１０の２つの対向する側面にあってもよく、ソースリード線６８６Ｂは、ＲＦトランジスタ増幅器ダイ２１０の上記の２つの対向する側面とは異なる側面にあってもよい。別の言い方をすれば、いくつかの実施形態では、ゲートリード線６８２Ｂは、ＲＦトランジスタ増幅器ダイ２１０の第１の側面に隣接してもよく、ドレインリード線６８４Ｂは、ＲＦトランジスタ増幅器ダイ２１０の第２の側面に隣接してもよく、ソースリード線６８６Ｂの１つ以上は、ＲＦトランジスタ増幅器ダイ２１０の第１および第２の側面とは異なるＲＦトランジスタ増幅器ダイ２１０の第３の側面に隣接してもよい。
図９Ａ～図９Ｃの回路モジュール６１０Ｂは、回路モジュール６１０Ｂが回路モジュール６１０ＢのＲＦトランジスタ増幅器ダイ２１０と同じ側面にゲート、ドレイン、およびソースリード線６８２Ｂ、６８４Ｂ、６８６Ｂを提供するという点で、図６Ａ～図６Ｃの回路モジュール６１０とは異なり得る。すなわち、回路モジュール６１０Ｂの導電性パターン６７３は、ゲート、ドレイン、およびソースリード線６８２Ｂ、６８４Ｂ、６８６Ｂが回路モジュール６１０Ｂの異なる部分で露出することを可能にするように構成されてもよい。ゲート、ドレイン、およびソースリード線６８２Ｂ、６８４Ｂ、６８６Ｂが位置する側面をシフトさせることによって、追加のパッケージングオプションが可能である。
図９Ｄは、本発明のいくつかの実施形態による、キャリア基板４１０上に取り付けられた図９Ａの回路モジュール６１０Ｂの断面図である。図９Ｄに示すように、回路モジュール６１０Ｂは、ＲＦトランジスタ増幅器ダイ２１０上に結合されてもよく、ＲＦトランジスタ増幅器ダイ２１０は次に、キャリア基板４１０上にあってもよい。
いくつかの実施形態では、熱層２４０が、ＲＦトランジスタ増幅器ダイ２１０とキャリア基板４１０との間にあってもよい。いくつかの実施形態では、金属フランジ、金属フィン、ヒートシンク、または他の構造などの追加の熱管理構造６４２が、熱層２４０上および／または熱層２４０とキャリア基板４１０との間に設けられてもよい。熱層２４０は、ＲＦトランジスタ増幅器ダイ２１０とＲＦトランジスタ増幅器ダイ２１０が取り付けられるキャリア基板４１０との間の熱伝達を容易にするように構成された熱伝導層であってもよい。いくつかの実施形態では、熱層２４０および／または熱管理構造６４２は省略されてもよい。いくつかの実施形態では、熱層２４０は、共晶層などのダイアタッチ層であってもよい。熱層２４０は、ＲＦトランジスタ増幅器ダイ２１０上にあってもよく、および／または、封入材料６２５および／または第１および第２の回路要素６５０ａ、６５０ｂ上に延在してもよい。熱層２４０は、共晶結合または他の金属結合を形成するための金属層とすることができる。いくつかの実施形態では、熱層２４０は熱接着剤であってもよい。
いくつかの実施形態では、追加の接点がキャリア基板４１０内に設けられてもよいが、本発明はこれに限定されない。例えば、ゲートコネクタ９８２、ドレインコネクタ９８４、および／またはソースコネクタ（図示せず）が、キャリア基板４１０上および／またはキャリア基板４１０内に設けられてもよい。例えば、回路モジュール６１０Ｂのゲートリード線６８２Ｂは、（例えば、はんだボールおよび／またはバンプ３２０などの接合要素を介して）ゲートコネクタ９８２に結合されるように構成されてもよく、ドレインリード線６８４Ｂは、ドレインコネクタ９８４に結合されるように構成されてもよく、ソースリード線６８６Ｂは、ソースコネクタ（図示せず）に結合されるように構成されてもよい。
図９Ｂのパッケージング例は単なる例であり、本発明はこれに限定されないことが理解されよう。いくつかの実施形態では、図９Ａ～図９Ｃの回路モジュール６１０Ｂは、図５Ａ～図５Ｃならびに図８Ａおよび図８Ｂに関して説明したものなど、本明細書に記載の他の半導体パッケージ内に結合することができる。例えば、図１０Ａおよび図１０Ｂは、本発明のいくつかの実施形態による、回路モジュール６１０Ｂの様々なパッケージングオプション１０００ａ、１０００ｂの概略断面図である。図１０Ａおよび図１０Ｂは、前述のＲＦトランジスタ増幅器ダイ２１０および回路モジュール６１０Ｂの要素を含む。したがって、図１０Ａおよび図１０Ｂの説明は、先の図に関して説明したものとは異なる実施形態の部分に焦点を当てる。
図１０Ａを参照すると、半導体パッケージ１０００ａは、それぞれ図５Ａおよび図８Ａに関して本明細書で説明した半導体パッケージ５００ａおよび８００ａと同様であってもよく、それらの図に関して既に説明した重複する説明は省略する。半導体パッケージ１０００ａは、例えば、オープンエアまたはオープンキャビティパッケージであってもよい。半導体パッケージ１０００ａは、キャリア基板４１０、側壁５２０、および蓋５２５を含むことができる。キャリア基板４１０、側壁５２０、および蓋５２５は、内部キャビティ５３０を画定することができる。ＲＦトランジスタ増幅器ダイ２１０および回路モジュール６１０Ｂは、内部キャビティ５３０の内部に配置されてもよい。いくつかの実施形態では、熱層２４０が、ＲＦトランジスタ増幅器ダイ２１０とキャリア基板４１０との間にあってもよい。
リード線４１５Ａ、４１５Ｂは、側壁５２０を貫通して延在するように構成されてもよいが、本発明はこれに限定されない。いくつかの実施形態では、ＲＦトランジスタ増幅器２１０は、キャリア基板４１０およびリード線４１５Ａ、４１５Ｂ上に配置されてもよく、回路モジュール６１０Ｂは、ＲＦトランジスタ増幅器ダイ２１０上に配置されてもよい。リード線４１５Ａ、４１５Ｂは、例えば、導電性ダイ取り付け材料を使用して回路モジュール６１０Ｂに結合されてもよい。例えば、リード線４１５ａはゲートリード線６８２Ｂに結合されてもよく、リード線４１５ｂはドレインリード線６８４Ｂに結合されてもよい。いくつかの実施形態では、追加のリード線および／または接続部（図示せず）をソースリード線６８６Ｂに結合することができる。したがって、いくつかの実施形態では、ＲＦトランジスタ増幅器ダイ２１０をリード線４１５Ａ、４１５Ｂに接続するためのワイヤボンドの使用を回避および／または低減することができる。
図１０Ｂを参照すると、半導体パッケージ１０００ｂは、本発明の実施形態によるＲＦトランジスタ増幅器２１０および回路モジュール６１０Ｂを組み込むことができる。半導体パッケージ１０００ｂは、図５Ｂおよび図８Ｂに関して本明細書で説明した半導体パッケージ５００ｂおよび８００ｂと同様であってもよく、その図に関して既に説明した重複する説明は省略する。半導体パッケージ１０００ｂは、例えば、オーバーモールドプラスチック（ＯＭＰ）パッケージであってもよい。
本発明による半導体パッケージ１０００ｂでは、リード線４１５Ａ、４１５Ｂは、回路モジュール６１０Ｂに接続するように、半導体パッケージ８００ｂの外側からオーバーモールド材料５４０内に延在してもよい。例えば、リード線４１５ａはゲートリード線６８２Ｂに結合されてもよく、リード線４１５ｂはドレインリード線６８４Ｂに結合されてもよい。いくつかの実施形態では、追加のリード線および／または接続部（図示せず）をソースリード線６８６Ｂに結合することができる。
図１０Ａおよび図１０Ｂに関して示された半導体パッケージ１０００ａ、１０００ｂに加えて、本発明から逸脱することなく他のパッケージング構成も可能であることが理解されよう。例えば、回路モジュール６１０Ｂは、図５Ｃのものと同様の半導体パッケージ、ならびに他の構成で利用することができる。
本明細書で説明するように、回路モジュールは、回路モジュールの表面に回路要素を含むことができるが、回路モジュール自体の中に回路要素を含むこともできる。図１１Ａ～図１１Ｄは、本発明のいくつかの実施形態による、回路モジュール６１０Ｃに結合されたＲＦトランジスタ増幅器ダイ２１０の追加の実施形態の概略断面図である。図１１Ａ～図１１Ｄは、前述のＲＦトランジスタ増幅器ダイ２１０および回路モジュール６１０Ｃの要素を含む。したがって、図１１Ａ～図１１Ｄの説明は、先の図に関して説明したものとは異なる実施形態の部分に焦点を当てる。
図１１Ａを参照すると、回路モジュール６１０Ｃは、ＲＦトランジスタ増幅器ダイ２１０に取り付けられてもよい。回路モジュール６１０Ｃは、ＲＦトランジスタ増幅器ダイ２１０のゲート端子２２２、ドレイン端子２２４、およびソース端子２２６に結合するように構成されてもよい。図１１Ａは、回路モジュール６１０ＣがＲＦトランジスタ増幅器ダイ２１０に直接結合されることを示しているが、図２Ａ～図２Ｌに関して示されたものを含む、ＲＦトランジスタ増幅器２００の他の構成など、他の接続タイプも可能であることが理解されよう。例えば、結合要素２７０が、回路モジュール６１０ＣとＲＦトランジスタ増幅器ダイ２１０との間に結合されてもよい。
回路モジュール６１０Ｃは、ゲート端子２２２、ドレイン端子２２４、およびソース端子２２６にそれぞれ結合されるように構成され得る露出した相互接続パッド６２２、６２４、６２６を有することができる。いくつかの実施形態では、接合要素（例えば、はんだボールおよび／またはバンプ３２０）を使用して、第１、第２、および第３の相互接続パッド６２２、６２４、６２６をゲート端子２２２、ドレイン端子２２４、およびソース端子２２６にそれぞれ結合してもよい。単一のパッドとして示されているが、いくつかの実施形態では、第１、第２、および／または第３の相互接続パッド６２２、６２４、６２６のうちの１つ以上は複数のパッドを含んでもよい。
回路モジュール６１０Ｃは、回路モジュール６１０Ｃの第１の側面６０１でＲＦトランジスタ増幅器ダイに結合されてもよい。さらに、ゲートリード線６８２Ｃ、ドレインリード線６８４Ｃ、およびソースリード線（図示せず）は、回路モジュール６１０Ｃの第１の側面６０１で露出されてもよい。ゲートリード線６８２Ｃ、ドレインリード線６８４Ｃ、およびソースリード線は、ＲＦトランジスタ増幅器ダイ２１０のゲート端子２２２、ドレイン端子２２４、およびソース端子２２６にそれぞれ結合されるように構成されてもよい。
回路モジュール６１０Ｃは、１つ以上の導電性パターン１１７３、第１の回路要素１１５０ａ、および第２の回路要素１１５０ｂを含むことができる。第１および第２の回路要素１１５０ａ、１１５０ｂは、図１１Ａに概略的に示されている。回路モジュール６１０Ｃは、第１および第２の回路要素１１５０ａおよび１１５０ｂが回路モジュール６１０Ｃの構造内に組み込まれ得るという点で、本明細書に記載の回路モジュール６１０、６１０Ｂのものとは異なり得る。例えば、回路モジュール６１０Ｃ内の導電性パターン１１７３を使用して、プレートコンデンサ、相互嵌合フィンガコンデンサおよび／またはコンデンサを実装することができる。同様に、スパイラルインダクタまたは他の誘導要素も回路モジュール６１０Ｃ内に実装されてもよい。抵抗要素は、例えば、より高抵抗の導電性材料を使用してトレースセグメントまたは導電性ビアを形成することによって、回路モジュール６１０Ｃ上または回路モジュール６１０Ｃ内に形成することができる。
いくつかの実施形態では、第１および第２の回路要素１１５０ａ、１１５０ｂおよび／または導電性パターン１１７３は、高調波終端回路、整合回路、分割回路、組合せ回路、および／またはバイアス回路の少なくとも一部を提供するように構成されてもよい。導電性パターン１１７３および／または他のタイプの回路要素１１５０ａ、１１５０ｂの他の構成は、本発明の範囲から逸脱することなく使用することができる。図１１Ａに示す導電性パターン１１７３および回路要素１１５０ａ、１１５０ｂの構成は単なる例であり、本発明の実施形態を限定することを意図しないことも理解されよう。
いくつかの実施形態では、回路モジュール６１０ＣはＰＣＢモジュールとして形成されてもよく、第１および第２の回路要素１１５０ａ、１１５０ｂはＰＣＢ内のトレースから形成されてもよい。いくつかの実施形態では、回路モジュール６１０Ｃは、絶縁材料６１５から形成されてもよく、導電性パターン１１７３は、導電性ピラーおよび／またはビア（例えば、銅ピラー）などの絶縁材料６１５内の導電性材料であってもよい。
第１、第２、および第３の相互接続パッド６２２、６２４、６２６の各々は、回路モジュール６１０Ｃ内の導電性パターン１１７３の１つ以上に結合されてもよい。導電性パターン１１７３は、回路モジュール６１０Ｃ内に様々なルーティングおよび／または回路を提供することができる。例えば、導電性パターン１１７３は、第１の回路要素１１５０ａを介して第１の相互接続パッド６２２をゲートリード線６８２Ｃに接続してもよい。第１の回路要素１１５０ａは、ゲートリード線６８２Ｃと第１の相互接続パッド６２２との間に入力整合機能および／または高調波終端機能を提供することができる。
同様に、導電性パターン１１７３は、第２の回路要素１１５０ｂを介して第２の相互接続パッド６２４をドレインリード線６８４Ｃに接続してもよい。第２の回路要素１１５０ｂは、ドレインリード線６８４Ｃと第２の相互接続パッド６２４との間に出力整合機能および／または高調波終端機能を提供することができる。
図１１Ａに示すように、いくつかの実施形態では、封入材料１１２５が、ＲＦトランジスタ増幅器ダイ２１０、回路モジュール６１０Ｃ、ゲートリード線６８２Ｃ、および／またはドレインリード線６８４Ｃ上に形成されてもよい。封入材料１１２５は、短絡を防止し、結果として得られるデバイスの構造的完全性を高め、適切なインピーダンス整合を提供するのに役立ち得る。いくつかの実施形態では、封入材料１１２５はまた、ＲＦトランジスタ増幅器ダイ２１０を保護材料内に封入してもよい。
いくつかの実施形態では、貫通ビア１１１５が、封入材料１１２５内に形成されてもよい。貫通ビア１１１５は、導電性材料を含み、ゲートリード線６８２Ｃおよび／またはドレインリード線６８４Ｃへの導電経路を提供することができる。例えば、貫通ビア１１１５は、封入材料１１２５の底面上にゲート接続部１１８２および／またはドレイン接続部１１８４を露出させることができる。ゲート接続部１１８２および／またはドレイン接続部１１８４は、それぞれゲートリード線６８２Ｃおよびドレインリード線６８４Ｃのための接続点を提供することができる。
いくつかの実施形態では、ゲート接続部１１８２およびドレイン接続部１１８４は、ほぼ同一平面上にあってもよい。いくつかの実施形態では、封入材料１１２５は、ＲＦトランジスタ増幅器ダイ２１０の底面を露出させるように構成されてもよく、ゲート接続部１１８２およびドレイン接続部１１８４はまた、ＲＦトランジスタ増幅器ダイ２１０の底面とほぼ同一平面上にあってもよいが、本発明はこれに限定されない。図１１Ａにはゲート接続部１１８２およびドレイン接続部１１８４のみが示されているが、ソース接続部も同様に設けられてもよいことが理解されよう。
ゲート接続部１１８２およびドレイン接続部１１８４の使用により、ＲＦトランジスタ増幅器ダイ２１０と回路モジュール６１０Ｃとの組み合わせと他のパッドおよび／またはダイとの間の直接接合の使用を可能にすることができる。例えば、図１１Ｂに示すように、ゲート接続部１１８２は（例えば、はんだのような接合要素を介して）ゲートパッド１１９２に結合されてもよく、ドレイン接続部１１８４はゲートパッド１１９４に結合されてもよい。いくつかの実施形態では、熱層２４０がＲＦトランジスタ増幅器ダイ２１０の下に設けられてもよいが、本発明はこれに限定されない。いくつかの実施形態では、熱層２４０は省略されてもよい。いくつかの実施形態では、第３の相互接続パッド６２６および／またはＲＦトランジスタ増幅器ダイ２１０のソース端子２２６に接続するために追加の接点が設けられてもよい。
図１１Ｂのパッケージング例は単なる例であり、本発明はこれに限定されないことが理解されよう。図１１Ｃおよび図１１Ｄは、図５Ａ～図５Ｃ、図８Ａ、図８Ｂ、図１０Ａ、および図１０Ｂに関して本明細書で説明したものと同様のパッケージングの使用を示す。例えば、回路モジュール６１０Ｃ、ＲＦトランジスタ増幅器ダイ２１０、ならびにゲートおよびドレイン接続部１１８２、１１８４を含む封入材料１１２５は、オープンキャビティ半導体パッケージ１１００ａ（図１１Ｃ）またはＯＭＰパッケージ１１００ｂ（図１１Ｄ）内に配置されてもよい。図５Ａ～図５Ｃ、図８Ａ、図８Ｂ、図１０Ａ、および図１０Ｂに関して前述したものと同様の半導体パッケージ１１００ａおよび半導体パッケージ１１００ｂの図１１Ｃおよび図１１Ｄの要素は、簡潔にするために省略する。
いくつかの実施形態では、ゲート接続部１１８２は、接合要素（例えば、はんだボールおよび／またはバンプ）によってゲートリード線４１５Ａに結合されてもよく、ドレイン接続部１１８４はまた、ドレインリード線４１５Ｂに結合されてもよい。ゲートリード線４１５Ａおよびドレインリード線４１５Ｂは、キャリア基板４１０から（例えば、絶縁層および／またはオーバーモールド材料５４０によって）電気的に絶縁されてもよい。いくつかの実施形態では、熱層２４０が、ＲＦトランジスタ増幅器ダイ２１０とキャリア基板４１０との間にあってもよい。いくつかの実施形態では、熱層２４０は省略されてもよい。いくつかの実施形態では、熱層２４０は、共晶層などのダイアタッチ層であってもよい。熱層２４０は、トランジスタ増幅器ダイ２１０上にあってもよく、および／または封入材料１１２５上に延在してもよい。熱層２４０は、共晶結合または他の金属結合を形成するための金属層とすることができる。いくつかの実施形態では、熱層２４０は熱接着剤であってもよい。図１１Ｃおよび図１１Ｄには示されていないが、いくつかの実施形態では、図７Ｅおよび図９Ｄに示したものなど、追加の熱管理構造を使用することができる。
図１１Ｃおよび図１１Ｄに示すパッケージング実施形態は、回路モジュール６１０ＣおよびＲＦトランジスタ増幅器ダイ２１０が半導体パッケージ内でどのように結合され得るかを示すことを意図した単なる例である。本発明から逸脱することなく、半導体パッケージの複数の他の可能な構成および／または向きが可能であることが理解されよう。
いくつかの実施形態では、貫通ビア１１１５および／または封入材料１１２５は省略されてもよい。例えば、図１２Ａ～図１２Ｄは、本発明のいくつかの実施形態による、回路モジュール６１０Ｃに結合されたＲＦトランジスタ増幅器ダイ２１０の追加の実施形態の概略断面図である。図１２Ａに示すように、回路モジュール６１０Ｃは、図１１Ａ～図１１Ｄと実質的に同様であり得るので、重複する説明は省略する。図１２Ａの実施形態は、例えば、封入材料１１２５、貫通ビア１１１５、および／またはゲート／ドレイン接続部１１８２、１１８４を省略し、ゲートリード線６８２Ｃおよびドレインリード線６８４Ｃを直接露出させることができる。図１２Ａは、封入材料１１２５のすべてが除去されることを示しているが、いくつかの実施形態では、いくつかの封入材料１１２５が存在し得ることが理解されよう。例えば、いくつかの実施形態では、封入材料１１２５は、ＲＦトランジスタ増幅器ダイ２１０および回路モジュール６１０Ｃの一部の上にあってもよいが、ゲートリード線６８２Ｃおよびドレインリード線６８４Ｃを露出させてもよい。
図１２Ａに示す実施形態は、複数のパッケージング構成で利用することができる。図１２Ｂおよび図１２Ｃは、図５Ａ～図５Ｃ、図８Ａ、図８Ｂ、図１０Ａ、および図１０Ｂに関して本明細書で説明したものと同様のパッケージングの使用を示す。例えば、回路モジュール６１０ＣおよびＲＦトランジスタ増幅器ダイ２１０は、オープンキャビティ半導体パッケージ１２００ａ（図１２Ｂ）またはＯＭＰパッケージ１２００ｂ（図１２Ｃ）内に配置されてもよい。図５Ａ～図５Ｃ、図８Ａ、図８Ｂ、図１０Ａ、および図１０Ｂに関して前述したものと同様の半導体パッケージ１２００ａおよび半導体パッケージ１２００ｂの図１２Ｂおよび図１２Ｃの要素は、簡潔にするために省略する。いくつかの実施形態では、ゲートリード線６８２Ｃは、接合要素（例えば、はんだボールおよび／またはバンプ３２０）によってゲートリード線４１５Ａに結合されてもよく、ドレインリード線６８４Ｃはまた、ドレインリード線４１５Ｂに結合されてもよい。本発明から逸脱することなく、半導体パッケージの複数の他の可能な構成および／または向きが可能であることが理解されよう。
本明細書に記載の実施形態の多くは、ワイヤボンドを低減および／または省略しているが、本発明は、ワイヤボンドを利用する構成をさらに改善することができることが理解されよう。例えば、図１２Ｄは、ワイヤボンドを利用する回路モジュール６１０Ｃを利用する半導体パッケージ１２００ｃを示す。図１２Ｄを参照すると、半導体パッケージ１２００ｃは、例えば、オープンエアまたはオープンキャビティパッケージであってもよい。半導体パッケージ１２００ｃは、キャリア基板４１０、側壁５２０、および蓋５２５を含むことができる。キャリア基板４１０、側壁５２０、および蓋５２５は、内部キャビティ５３０を画定することができる。ＲＦトランジスタ増幅器ダイ２１０および回路モジュール６１０Ｃは、内部キャビティ５３０の内部に配置されてもよい。
リード線４１５Ａ、４１５Ｂは、側壁５２０を貫通して延在するように構成されてもよいが、本発明はこれに限定されない。いくつかの実施形態では、回路モジュール６１０Ｃは、キャリア基板４１０およびリード線４１５Ａ、４１５Ｂ上に配置されてもよく、ＲＦトランジスタ増幅器ダイ２１０は、回路モジュール６１０Ｃ上に配置されてもよい。リード線４１５Ａ、４１５Ｂは、例えばワイヤボンド１２８０を使用して回路モジュール６１０Ｃに結合されてもよい。例えば、リード線４１５ａはゲートリード線６８２Ｃに結合されてもよく、リード線４１５ｂはドレインリード線６８４Ｃに結合されてもよい。半導体パッケージ１２００ｃはワイヤボンド１２８０を利用するが、ＲＦトランジスタ増幅器ダイ２１０と回路モジュール６１０Ｃとの間の直接接続には依然として利点がある。さらに、回路モジュール６１０Ｃは、高調波終端および／または入力／出力インピーダンス整合などの追加の内部化された機能を可能にすることができる第１および第２の回路要素１１５０ａ、１１５０ｂを組み込む。さらに、回路モジュール６１０Ｃの使用は、回路モジュール６１０Ｃを交換するだけで異なる性能特性（例えば、異なる周波数、異なるインピーダンスなどの高調波に対処するために）を達成できるという点で、より大きな柔軟性を可能にする。
図１２Ｄは回路モジュール６１０Ｃを利用するが、ワイヤボンド１２８０は、本明細書に記載の回路モジュールおよび／またはＲＦトランジスタ増幅器のいずれかを利用する他の半導体パッケージング構成に組み込まれてもよいことが理解されよう。
再び図６Ａ～図６Ｃを参照すると、回路モジュール６１０に結合されたＲＦトランジスタ増幅器ダイ２１０を提供する様々な実施形態が示されている。いくつかの実施形態では、ＲＦトランジスタ増幅器ダイ２１０は回路モジュール６１０に直接結合され（例えば、図６Ｂ）、いくつかの実施形態では、ＲＦトランジスタ増幅器ダイ２１０は結合要素２７０を介して回路モジュール６１０に結合される（例えば、図６Ａ）。図６Ａ～図６Ｃなどの実施形態では、封入材料６２５は、ＲＦトランジスタ増幅器ダイ２１０の１つ以上の側面にあってもよく、ＲＦトランジスタ増幅器ダイ２１０を保護／封入することができる。いくつかの実施形態では、図６Ａ～図６Ｃに示すように、ＲＦトランジスタ増幅器ダイ２１０の底面は封入材料６２５によって露出されてもよいが、本発明はこれに限定されない。
図１３Ａ～図１３Ｄは、本発明のいくつかの実施形態による、回路モジュール６１０に結合され、スペーサを組み込んだＲＦトランジスタ増幅器ダイ２１０の追加の実施形態の概略断面図である。図１３Ａ～図１３Ｄの前述の部分は、簡潔にするためにここでは繰り返し説明しない。図１３Ａを参照すると、いくつかの実施形態では、スペーサ２４５が、ＲＦトランジスタ増幅器ダイ２１０の底面２１０ａ上に配置されてもよい。封入材料６２５は、スペーサ２４５の底面２４５ａを露出させてもよい。
いくつかの実施形態では、スペーサ２４５は、金属などの導電性材料および／または熱伝導性材料で形成されてもよい。いくつかの実施形態では、スペーサ２４５は、金（Ａｕ）銅（Ｃｕ）、Ｃｕ合金、金スズ（ＡｕＳｎ）、および／またはエポキシであってもよく、またはそれらを含んでもよいが、本発明はそれらに限定されない。いくつかの実施形態では、スペーサ２４５は、電気絶縁性であってもよく、および／または例えば、酸化ケイ素、窒化ケイ素、ポリマー、成形コンパウンド、またはそれらの組み合わせなどの誘電材料であってもよく、またはそれらを含んでもよいが、本発明はそれらに限定されない。いくつかの実施形態では、スペーサ２４５は熱伝導性であってもよい。したがって、スペーサ２４５は、ＲＦトランジスタ増幅器ダイ２１０から伝達される熱を放散するように構成されてもよい。いくつかの実施形態では、スペーサ２４５は、複数の層から構成されてもよいが、本発明はこれに限定されない。いくつかの実施形態では、スペーサ２４５は、本明細書に記載の熱層２４０と同様の機能を実行し、および／または同様の材料から構成されてもよい。スペーサ２４５を封入材料６２５内のＲＦトランジスタ増幅器ダイ２１０上に組み込むことにより、分散および取り付けがより容易なパッケージングオプションを提供することができる。図１３Ａは、ＲＦトランジスタ増幅器ダイ２１０が回路モジュール６１０に直接結合される実施形態を示しているが、本発明はこれに限定されない。いくつかの実施形態では、トランジスタ増幅器ダイ２１０は、図６Ｂに示すものと同様に結合要素２７０を介して回路モジュール６１０に結合されてもよい。同様に、いくつかの実施形態では、ＲＦトランジスタ増幅器ダイ２１０は、図３ＣのＲＦトランジスタ増幅器ダイ２１０’などのオンダイＲＤＬを組み込むことができる。
図１３Ａに示すように、封入材料６２５は、ＲＦトランジスタ増幅器ダイ２１０上、ならびに第１および第２の回路要素６５０ａ、６５０ｂ上にあってもよい。しかしながら、本発明は、このような構成に限定されない。第１および第２の回路要素６５０ａ、６５０ｂの電気的および熱的要件に応じて、代替的および／または追加的な端子／接合／スペーサ構造を第１および第２の回路要素６５０ａ、６５０ｂの少なくとも一方と共に利用して、第１および第２の回路要素６５０ａ、６５０ｂの一方への導電性、熱伝導性および／または機械的インターフェースを提供することができる。
いくつかの実施形態では、第１および第２の回路要素６５０ａ、６５０ｂの表面は、ＲＦトランジスタ増幅器の一部として、露出されてもよく、および／または補助スペーサに結合されてもよい。例えば、図１３Ｂは、本発明のいくつかの実施形態による、回路モジュール６１０に結合されたＲＦトランジスタ増幅器ダイ２１０の概略断面図である。図１３Ｂに示すように、回路モジュール６１０および／またはＲＦトランジスタ増幅器ダイ２１０は、前述の実施形態と実質的に同様であり得るので、重複する説明は省略する。図１３Ｂに示す実施形態は、例えば、第１の補助スペーサ２４６ａおよび第２の補助スペーサ２４６ｂを含むことができる。
いくつかの実施形態では、第１の補助スペーサ２４６ａは、第１の回路要素６５０ａに形成されてもよい。いくつかの実施形態では、第２の補助スペーサ２４６ｂは、第２の回路要素６５０Ｂ上に形成されてもよい。例えば、第１の補助スペーサ２４６ａは、第１の回路要素６５０ａ上にあるようにおよび／または接触するように形成されてもよく、第２の補助スペーサ２４６ｂは、第２の回路要素６５０ｂ上にあるようにおよび／または接触するように形成されてもよい。いくつかの実施形態では、第１および／または第２の補助スペーサ２４６ａ、２４６ｂは、金属などの導電性および／または熱伝導性材料で形成されてもよい。いくつかの実施形態では、第１および／または第２の補助スペーサ２４６ａ、２４６ｂの表面は、封入材料６２５から露出されてもよい。いくつかの実施形態では、第１および／または第２の補助スペーサ２４６ａ、２４６ｂは、金（Ａｕ）銅（Ｃｕ）、Ｃｕ合金、金スズ（ＡｕＳｎ）、および／またはエポキシであってもよく、またはそれらを含んでもよいが、本発明はそれらに限定されない。第１および／または第２の補助スペーサ２４６ａ、２４６ｂは、第１および／または第２の回路要素６５０ａ、６５０ｂに電気的に結合されるように構成されてもよく、例えば、接地信号が第１および／または第２の回路要素６５０ａ、６５０ｂに提供される機構を提供してもよい。いくつかの実施形態では、第１および／または第２の補助スペーサ２４６ａ、２４６ｂは熱伝導性であってもよい。したがって、第１および／または第２の補助スペーサ２４６ａ、２４６ｂは、第１および／または第２の回路要素６５０ａ、６５０ｂから伝達された熱を放散するように構成されてもよい。いくつかの実施形態では、第１および／または第２の補助スペーサ２４６ａ、２４６ｂは、電気絶縁性であってもよく、および／または、例えば、酸化ケイ素、窒化ケイ素、ポリマー、成形コンパウンド、またはこれらの組み合わせなどの誘電材料であってもよく、またはそれらを含んでもよいが、本発明はそれらに限定されない。いくつかの実施形態では、第１および／または第２の補助スペーサ２４６ａ、２４６ｂは複数の層から構成されてもよいが、本発明はこれに限定されない。
いくつかの実施形態では、第１および／または第２の補助スペーサ２４６ａ、２４６ｂは、スペーサ２４５と同様の材料から構成されてもよいが、本発明はこれに限定されない。いくつかの実施形態では、第１および／または第２の補助スペーサ２４６ａ、２４６ｂは、スペーサ２４５とは異なる材料から構成されてもよい。いくつかの実施形態では、第１および／または第２の補助スペーサ２４６ａ、２４６ｂは、スペーサ２４５から電気的に切断されてもよい。第１および／または第２の補助スペーサ２４６ａ、２４６ｂを、スペーサ２４５とは異なる材料から、および／またはスペーサ２４５から電気的に切断して形成することにより、ＲＦトランジスタ増幅器ダイ２１０と第１および／または第２の回路要素６５０ａ、６５０ｂとの間の電流共有および／または電流渦の制限を支援することができる。第１の補助スペーサ２４６ａ、第２の補助スペーサ２４６ｂ、およびスペーサ２４５は、別個の個別要素として示されているが、本発明はこれに限定されない。いくつかの実施形態では、第１の補助スペーサ２４６ａ、第２の補助スペーサ２４６ｂ、およびスペーサ２４５は、一体の層（例えば、図１３Ｃを参照されたい）として互いに接続されてもよい。
第１および第２の補助スペーサ２４６ａ、２４６ｂの材料／厚さは、スペーサ２４５と同じまたは異なる材料／厚さとすることができる。いくつかの実施形態では、スペーサ２４５ならびに第１および第２の補助スペーサ２４６ａ、２４６ｂは、ＲＦトランジスタ増幅器ダイ２１０および回路モジュール６１０のパッケージ基板または回路基板へのパッケージング／製造／接合を容易にするために、第１および第２の補助スペーサ２４６ａ、２４６ｂの底部がスペーサ２４５の底部と平坦であるように、異なる厚さを有してもよい。いくつかの実施形態では、スペーサ２４５ならびに第１および第２の補助スペーサ２４６ａ、２４６ｂは同じ厚さである。さらに他の実施形態では、スペーサ２４５は、例えば平坦なインターフェース面の利点を提供するために、ＲＦトランジスタ増幅器ダイ２１０ならびに第１および第２の回路要素６５０、６５０ｂの少なくとも一方またはすべてにまたがる。
所望の電気的、熱的、および機械的インターフェースを提供するために、追加のおよび／または介在するスペーサ、ボンドおよび他の層を設けることができる。所望の所望の電気的、熱的、および／または機械的特性に応じて、層は、導電性および／または熱伝導性および／または絶縁性材料で作製することができる。例えば、いくつかの実施形態では、スペーサ２４５は熱伝導性および電気絶縁性であってもよく、第１および第２の補助スペーサ２４６ａ、２４６ｂは両方とも導電性および熱伝導性であってもよい。いくつかの実施形態では、スペーサ２４５のみがＲＦトランジスタ増幅器ダイ２１０上に存在してもよい。いくつかの実施形態では、第１の補助スペーサ２４６ａのみが第１の回路要素６５０ａ上に存在してもよい。いくつかの実施形態では、第２の補助スペーサ２４６ｂのみが第２の回路要素６５０ｂ上に存在してもよい。他の実施形態では、スペーサ２４５、第１の補助スペーサ２４６ａ、および第２の補助スペーサ２４６ｂの任意の組み合わせが存在してもよい。
いくつかの実施形態では、第１の補助スペーサ２４６ａ、第２の補助スペーサ２４６ｂ、およびスペーサ２４５の露出面は、実質的に同一平面上であってもよい。すなわち、第１の補助スペーサ２４６ａ、第２の補助スペーサ２４６ｂおよびスペーサ２４の露出面は、（例えば、はんだなどの取付け方法を介して）別の基板に取り付けられるように構成されてもよい。
図１３Ａ～図１３Ｃの実施形態の製造方法は、図７Ａ～図７Ｄに関して示されたものと同様であり得ることが理解されよう。例えば、ＲＦトランジスタ増幅器デバイスの製造は、ＲＦトランジスタ増幅器ダイ２１０上へのスペーサ２４５の配置、第１の回路要素６５０ａ上への第１の補助スペーサ２４６ａの配置、および第２の回路要素６５０ｂ上への第２の補助スペーサ２４６ｂの配置を含むことができる。例えば、スペーサ２４５は、ＲＦトランジスタ増幅器ダイ２１０（例えば、ダイ取付け材料を介して）に電気的および／または熱的に接続されてもよい。例えば、第１の補助スペーサ２４６ａおよび第２の補助スペーサ２４６ｂは、それぞれ、（例えば、ダイ取付け材料を介して）第１および第２の回路要素６５０ａ、６５０ｂに電気的および／または熱的に接続されてもよい。このステップは、例えば、回路モジュール６１０上に第１および第２の回路要素６５０ａ、６５０ｂならびにＲＦトランジスタ増幅器ダイ２１０を配置（図７Ｂおよび図７Ｃに関連して示されている）した後に実行され得る。いくつかの実施形態では、スペーサ２４５、第１の補助スペーサ２４６ａ、および第２の補助スペーサ２４６ｂの配置は、ＲＦトランジスタ増幅器ダイ２１０上への封入材料６２５の形成（図７Ｄに関連して示されている）の前または後に実行されてもよい。いくつかの実施形態では、スペーサ２４５の堆積は、第１の補助スペーサ２４６ａおよび／または第２の補助スペーサ２４６５ｂとは異なるプロセスによって実行されてもよい。
上述のように、いくつかの実施形態では、第１の補助スペーサ２４６ａ、第２の補助スペーサ２４６ｂ、およびスペーサ２４５は、相互接続されてもよく、および／または一体的に形成されてもよい。図１３Ｃは、一体型スペーサ層２４５’を有する実施形態を示す。一体型スペーサ層２４５’は、第１の回路要素３５０ａ、第２の回路要素３５０ｂ、およびＲＦトランジスタ増幅器ダイ１０（例えば、ＲＦトランジスタ増幅器ダイ１０のソース端子２６）に接続および／または接触するように延在してもよい。いくつかの実施形態では、一体型スペーサ層２４５’の表面２４５ａ’は、封入材料３２５から露出されてもよい。いくつかの実施形態では、一体型スペーサ層２４５’は、前の実施形態に関して説明した第１の補助スペーサ２４６ａ、第２の補助スペーサ２４６ｂ、および／またはスペーサ２４５と同じまたは同様の材料で形成されてもよい。例えば、一体型スペーサ層２４５’は、金属などの導電性材料および／または熱伝導性材料で形成されてもよい。いくつかの実施形態では、一体型スペーサ層２４５’は、金（Ａｕ）銅（Ｃｕ）、Ｃｕ合金、金スズ（ＡｕＳｎ）、および／またはエポキシであってもよく、またはそれらを含んでもよいが、本発明はそれらに限定されない。いくつかの実施形態では、一体型スペーサ層２４５’は、電気絶縁性であってもよく、および／または例えば、酸化ケイ素、窒化ケイ素、ポリマー、成形コンパウンド、またはそれらの組み合わせなどの誘電材料であってもよく、またはそれらを含んでもよいが、本発明はそれらに限定されない。いくつかの実施形態では、一体型スペーサ層２４５’は、複数の層から構成されてもよいが、本発明はこれに限定されない。本明細書で使用される場合、「一体型」スペーサ層２４５’とは、必ずしも均一な組成ではないが、実質的に連続的なスペーサ層２４５’を指す。いくつかの実施形態では、一体型スペーサ層２４５’の異なる部分は、異なる材料から構成されてもよい。一例として、第１の補助スペーサ２４６ａおよび／または第２の補助スペーサ２４６ｂ上の一体型スペーサ層２４５’の一部は、ＲＦトランジスタ増幅器ダイ２１０上の一体型スペーサ層２４５’の一部とは異なっていてもよい。
一体型スペーサ層２４５’は、比較的平坦な上面２４５ｂ’を有する均一な層として示されているが、本発明はこれに限定されない。いくつかの実施形態では、一体型スペーサ層２４５’の上面２４５ｂ’は非平坦であってもよい。例えば、いくつかの実施形態では、第１の回路要素６５０ａ、第２の回路要素６５０ｂ、およびＲＦトランジスタ増幅器ダイ２１０は、異なる高さを有してもよく、一体型スペーサ層２４５’は、第１の回路要素６５０ａ、第２の回路要素６５０ｂ、およびＲＦトランジスタ増幅器ダイ２１０の各々の異なる高さに部分を有する上面２４５ｂ’を有するように形成されてもよい。
図１３Ｄは、第１の補助スペーサ２４６ａおよび第２の補助スペーサ２４６ｂが省略されたＲＦトランジスタ増幅器デバイスの一例の実施形態を示す。図１３Ｄを参照すると、第１の回路要素６５０ａの表面６５０ａ＿ｓおよび／または第２の回路要素６５０ｂの表面６５０ｂ＿ｓは、封入材料６２５によって露出されてもよい。第１および／または第２の回路要素６５０ａ、６５０ｂの表面６５０ａ＿ｓ、６５０ｂ＿ｓの露出は、第１および／または第２の回路要素６５０ａ、６５０ｂに追加の外部接続を適用することを可能にし得る。例えば、接地信号などの別個の電気接続は、第１および／または第２の回路要素６５０ａ、６５０ｂに、それぞれの露出面６５０ａ＿ｓ、６５０ｂ＿ｓを介して接続されてもよい。
図１３ＤのＲＦトランジスタ増幅器デバイスは、例えば、図１３Ａの実施形態と同様の実施形態を構築し、次いで、第１および／または第２の回路要素６５０ａ、６５０ｂの表面６５０ａ＿ｓ、６５０ｂ＿ｓを露出させるために封入材料６２５の一部に対して平坦化動作を実行することによって形成されてもよい。
図１３Ａ～図１３Ｄに示される回路モジュール６１０に結合されたＲＦトランジスタ増幅器ダイ２１０は、複数のパッケージング構成において利用されてもよい。図１４Ａ～図１４Ｄは、図８Ａおよび図８Ｂに関して本明細書で説明したものと同様のパッケージングの使用を示す。例えば、回路モジュール６１０およびＲＦトランジスタ増幅器ダイ２１０は、オープンキャビティ半導体パッケージ１４００ａ＿１、１４００ａ＿２（図１４Ａおよび図１４Ｂ）またはＯＭＰパッケージ１４００ｂ＿１、１４００ｂ＿２（図１４Ｃおよび図１４Ｄ）内に配置されてもよい。図８Ａなどに関して前述したものと同様の半導体パッケージ１４００ａ＿１および半導体パッケージ１４００ａ＿２の図１４Ａおよび図１４Ｂの要素は、簡潔にするためにこれ以上説明しない。図８Ｂ等に関して前述したものと同様の半導体パッケージ１４００ｂ＿１および半導体パッケージ１４００ｂ＿２の図１４Ｃおよび図１４Ｄの要素は、簡潔にするためにこれ以上説明しない。
図１４Ａおよび図１４Ｃにおいて、半導体パッケージ１４００ａ＿１および１４００ｂ＿１は、オープンキャビティパッケージおよびＯＭＰパッケージ内のＲＦトランジスタ増幅器ダイ２１０に結合された回路モジュール６１０の使用を示す。図１４Ａは、オープンキャビティ半導体パッケージ１４００ａ＿１を示し、図１４Ｃは、ＯＭＰ半導体パッケージ１４００ｂ＿１を示す。半導体パッケージ１４００ａ＿１および１４００ｂ＿１は、図１３Ｂに関して図示および説明したようなスペーサ４２５、第１の補助スペーサ２４６ａおよび第２の補助スペーサ２４６ｂをさらに含む。回路モジュール６１０は、それぞれリード線４１５Ａ、４１５Ｂに接続され得るゲートリード線６８２およびドレインリード線６８４を露出させることができる。いくつかの実施形態では、半導体パッケージ１４００ａ＿１および１４００ｂ＿１は、実質的に同一平面上にある第１の補助スペーサ２４６ａ、第２の補助スペーサ２４６ｂ、およびスペーサ２４５を含むことができる。第１および第２の回路要素６５０ａ、６５０ｂの電気的および熱的要件に応じて、追加の端子／接合／スペーサ構造を第１および第２の回路要素６５０ａ、６５０ｂの少なくとも一方と共に利用して、第１および第２の回路要素６５０ａ、６５０ｂの少なくとも一方の１つ以上とキャリア基板４１０との間の電気的、熱的、および／または機械的インターフェースを提供することができる。
いくつかの実施形態では、第１の補助スペーサ２４６ａおよび第２の補助スペーサ２４６ｂは、スペーサ４２５とは異なる材料から構成されてもよい。例えば、いくつかの実施形態では、第１の補助スペーサ２４６ａおよび第２の補助スペーサ２４６ｂは、キャリア基板４１０に電気的に結合されるように導電性であってもよい。例えば、第１の補助スペーサ２４６ａおよび第２の補助スペーサ２４６ｂは、第１および第２の回路要素６５０ａ、６５０ｂへの電気的接続（例えば、接地信号）を提供してもよい。いくつかの実施形態では、スペーサ２４５は、熱伝導性であるが電気絶縁体であってもよい。これにより、スペーサ２４５がＲＦトランジスタ増幅器ダイ２１０から熱を放散することを可能にすることができる。いくつかの実施形態では、第１および第２の補助スペーサ２４６ａ、２４６ｂは、電気絶縁性または導電性であってもよいが、第１および第２の回路要素６５０ａ、６５０ｂから熱エネルギー（例えば、熱）を放散させるために、第１および第２の回路要素６５０ａ、６５０ｂをキャリア基板４１０に熱的に接続してもよい。
図１４Ｂおよび図１４Ｄは、オープンキャビティパッケージおよびＯＭＰパッケージ内に一体型スペーサ層２４５を組み込んだ例示的な半導体パッケージ１４００ａ＿２、１４００ｂ＿２を示す。図１４Ｂは、オープンキャビティ半導体パッケージ１４００ａ＿２を示し、図１４Ｄは、ＯＭＰ半導体パッケージ１４００ｂ＿２を示す。半導体パッケージ１４００ａ＿２、１４００ｂ＿２は、図１３Ｃに関して本明細書で説明したように、一体型スペーサ層２４５’を利用することができる。一体型スペーサ層２４５’は、キャリア基板４１０に接続および／または直接接触することができる。一体型スペーサ２４５’は、第１の回路要素６５０ａ、第２の回路要素６５０ｂ、および／またはＲＦトランジスタ増幅器ダイ２１０に結合されてもよい。いくつかの実施形態では、一体型スペーサ層２４５’は、第１の回路要素６５０ａ、第２の回路要素６５０ｂ、およびＲＦトランジスタ増幅器ダイ２１０に結合するために非平坦な表面（例えば、上面）を有するように構成されてもよい。本発明はこれに限定されず、いくつかの実施形態では、一体型スペーサ層２４５’の上面は平坦であってもよい。いくつかの実施形態では、一体型スペーサ層２４５’の異なる部分は、異なる材料から構成されてもよい。いくつかの実施形態では、追加の層が、第１および第２の回路要素６５０ａ、６５０ｂと一体型スペーサ層２４５’との間、または一体型スペーサ層２４５’とキャリア基板４１０との間に、それぞれ配置されてもよい。（例えば、追加のスペーサ層）。
図１４Ａ～図１４Ｄでは、ＲＦトランジスタ増幅器ダイ２１０は、半導体パッケージ１４００ａ＿１、１４００ａ＿２、１４００ｂ＿１、および１４００ｂ＿２内の回路モジュール６１０に直接結合されるものとして示されているが、ＲＦトランジスタ増幅器ダイ２１０は、必要な変更を加えて、結合要素２７０を介して、またはオンダイＲＤＬを利用して回路モジュールに結合され得ることが理解されよう。
図１５Ａ～図１５Ｄは、本発明のいくつかの実施形態による、回路モジュール６１０Ｂを含み、第１および第２の回路要素６５０ａ、６５０ｂに結合する機構を組み込んだ追加のＲＦトランジスタ増幅器の実施形態の概略断面図である。ＲＦトランジスタ増幅器ダイ２１０および回路モジュール６１０Ｂの部分は、図９Ａ～図９Ｄ、ならびに他の前述の図と実質的に同様であり得るので、重複する説明は省略する。図１５Ａ～図１５Ｄの実施形態は、例えば、ＲＦトランジスタ増幅器ダイ２１０が結合される回路モジュール６１０Ｂの同じ側面６０１（例えば、下面）にゲートリード線６８２Ｂおよび／またはドレインリード線パッド６８４Ｂを露出させる回路モジュール６１０Ｂを組み込むことができる。図１５Ａ～図１５ＤのＲＦトランジスタ増幅器の実施形態は、例えば、スペーサ２４５、第１の補助スペーサ２４６ａ、および／または第２の補助スペーサ２４６ｂを追加した、図９Ｂの実施形態と同様の実施形態を含むことができる。
例えば、図１５Ａは、回路モジュール６１０Ｂに結合されたＲＦトランジスタ増幅器ダイ２１０を示し、スペーサ２４５はＲＦトランジスタ増幅器ダイ２１０の底面２１０ａ上に配置されている。封入材料６２５は、スペーサ２４５の底面２４５ａを露出させてもよい。
いくつかの実施形態では、スペーサ２４５は、金属などの導電性材料および／または熱伝導性材料で形成されてもよい。いくつかの実施形態では、スペーサ２４５は、金（Ａｕ）銅（Ｃｕ）、Ｃｕ合金、金スズ（ＡｕＳｎ）、および／またはエポキシであってもよく、またはそれらを含んでもよいが、本発明はそれらに限定されない。いくつかの実施形態では、スペーサ２４５は、電気絶縁性であってもよく、および／または例えば、酸化ケイ素、窒化ケイ素、ポリマー、成形コンパウンド、またはそれらの組み合わせなどの誘電材料であってもよく、またはそれらを含んでもよいが、本発明はそれらに限定されない。いくつかの実施形態では、スペーサ２４５は熱伝導性であってもよい。したがって、スペーサ２４５は、ＲＦトランジスタ増幅器ダイ２１０から伝達される熱を放散するように構成されてもよい。いくつかの実施形態では、スペーサ２４５は、本明細書に記載の熱層２４０と同様の機能を実行し、および／または同様の材料から構成されてもよい。いくつかの実施形態では、スペーサ２４５は、複数の層から構成されてもよいが、本発明はこれに限定されない。図１５Ａは、ＲＦトランジスタ増幅器ダイ２１０が回路モジュール６１０に直接結合される実施形態を示しているが、本発明はこれに限定されない。いくつかの実施形態では、トランジスタ増幅器ダイ２１０は、図６Ｂに示すものと同様に結合要素２７０を介して回路モジュール６１０に結合されてもよい。同様に、いくつかの実施形態では、ＲＦトランジスタ増幅器ダイ２１０は、図３ＣのＲＦトランジスタ増幅器ダイ２１０’などのオンダイＲＤＬを組み込むことができる。
図１５Ｂは、第１の補助スペーサ２４６ａおよび第２の補助スペーサ２４６ｂを追加した、図１５Ａと同様の実施形態を示す。いくつかの実施形態では、第１の補助スペーサ２４６ａは、第１の回路要素６５０ａ上にあるようにおよび／または接触するように形成されてもよく、第２の補助スペーサ２４６ｂは、第２の回路要素６５０ｂ上にあるようにおよび／または接触するように形成されてもよい。いくつかの実施形態では、第１および／または第２の補助スペーサ２４６ａ、２４６ｂは、金属などの導電性および／または熱伝導性材料で形成されてもよい。いくつかの実施形態では、第１および／または第２の補助スペーサ２４６ａ、２４６ｂの表面は、封入材料６２５から露出されてもよい。いくつかの実施形態では、第１および／または第２の補助スペーサ２４６ａ、２４６ｂは、金（Ａｕ）銅（Ｃｕ）、Ｃｕ合金、金スズ（ＡｕＳｎ）、および／またはエポキシであってもよく、またはそれらを含んでもよいが、本発明はそれらに限定されない。他の実施形態に関して本明細書で説明したように、第１および／または第２の補助スペーサ２４６ａ、２４６ｂは、接地信号が第１および／または第２の回路要素６５０ａ、６５０ｂに提供される、または熱エネルギーが第１および／または第２の回路要素６５０ａ、６５０ｂから放散される機構を提供してもよい。
いくつかの実施形態では、第１および／または第２の補助スペーサ２４６ａ、２４６ｂは、スペーサ２４５と同様の材料から構成されてもよいが、本発明はこれに限定されない。いくつかの実施形態では、第１および／または第２の補助スペーサ２４６ａ、２４６ｂは、スペーサ２４５とは異なる材料から構成されてもよい。いくつかの実施形態では、第１および／または第２の補助スペーサ２４６ａ、２４６ｂは、スペーサ２４５から電気的に切断（例えば、分離）されてもよい。いくつかの実施形態では、第１および／または第２の補助スペーサ２４６ａ、２４６ｂは複数の層から構成されてもよいが、本発明はこれに限定されない。
第１の補助スペーサ２４６ａ、第２の補助スペーサ２４６ｂ、およびスペーサ２４５は、別個の個別要素として示されているが、本発明はこれに限定されない。いくつかの実施形態では、第１の補助スペーサ２４６ａ、第２の補助スペーサ２４６ｂ、およびスペーサ２４５は、一体型（例えば、相互接続された）スペーサ層２４５’として形成されてもよい。そのような実施形態は図１５Ｃに示されており、図１５Ｃは、一体型スペーサ層２４５’を含む回路モジュール６１０Ｂに結合されたＲＦトランジスタ増幅器ダイ２１０を表す。一体型スペーサ層２４５’は、図１３Ｃに関して本明細書で説明したものと同様であってもよい。一体型スペーサ層２４５’は、第１の回路要素６５０ａ、第２の回路要素６５０ｂ、および／またはＲＦトランジスタ増幅器ダイ２１０に接触するように延在してもよい。いくつかの実施形態では、一体型スペーサ層２４５’の表面２４５ａは、封入材料６２５から露出されてもよい。いくつかの実施形態では、一体型スペーサ層２４５’は、第１の補助スペーサ２４６ａ、第２の補助スペーサ２４６ｂ、および／またはスペーサ２４５と同じまたは同様の材料で形成されてもよい。いくつかの実施形態では、一体型スペーサ層２４５’の上面２４５ｂ’は、非平坦または平坦であってもよい。例えば、いくつかの実施形態では、第１の回路要素６５０ａ、第２の回路要素６５０ｂ、および／またはＲＦトランジスタ増幅器ダイ２１０は、異なる高さを有してもよく、一体型スペーサ層２４５’は、第１の回路要素６５０ａ、第２の回路要素６５０ｂ、およびＲＦトランジスタ増幅器ダイ２１０の各々の異なる高さに部分を有する上面２４５ｂ’を有するように形成されてもよい。
図１５Ｄは、第１の補助スペーサ２４６ａおよび第２の補助スペーサ２４６ｂが省略されたＲＦトランジスタ増幅器デバイスの実施形態を示す。ＲＦトランジスタ増幅器ダイ２１０は、図１５Ａと同様に回路モジュール６１０Ｂに結合されてもよく、したがって、重複する説明は省略する。図１５Ａおよび図１５Ｄを参照すると、第１の回路要素６５０ａの上面６５０ａ＿ｓおよび／または第２の回路要素６５０ｂの上面６５０ｂ＿ｓは、封入材料６２５から露出されてもよい。第１および／または第２の回路要素６５０ａ、６５０ｂの表面６５０ａ＿ｓ、６５０ｂ＿ｓの露出は、第１および／または第２の回路要素６５０ａ、６５０ｂに追加の外部接続を適用することを可能にし得る。例えば、接地信号などの別個の電気接続は、第１および／または第２の回路要素６５０ａ、６５０ｂに、それぞれの露出面６５０ａ＿ｓ、６５０ｂ＿ｓを介して接続されてもよい。
図１５ＤのＲＦトランジスタ増幅器デバイスは、例えば、図１５ＡのＲＦトランジスタ増幅器デバイスを構築し、次いで、第１および／または第２の回路要素６５０ａ、６５０ｂの表面６５０ａ＿ｓ、６５０ｂ＿ｓを露出させるために封入材料６２５の部分に対して平坦化動作を実行することによって形成されてもよい。
図１５Ａ～図１５Ｄに示すＲＦトランジスタ増幅器デバイスは、複数のパッケージング構成で利用することができる。図１６Ａ～図１６Ｄは、図１０Ａ、図１０Ｂ、および図１４Ａ～図１４Ｄに関して本明細書で説明したものと同様のパッケージングの使用を示す。例えば、回路モジュール６１０ＢおよびＲＦトランジスタ増幅器ダイ２１０は、オープンキャビティ半導体パッケージ１６００ａ＿１、１６００ａ＿２（図１６Ａ、図１６Ｂ）またはＯＭＰパッケージ１６００ｂ＿１、１６００ｂ＿２（図１６Ｃ、図１６Ｄ）内に配置されてもよい。いくつかの実施形態では、スペーサ層２４５は、オープンキャビティ半導体パッケージ１６００ａ＿１（図１６Ａ）またはＯＭＰパッケージ１６００ｂ＿１（図１６Ｃ）内の第１および第２の補助スペーサ２４６ａ、２４６ｂと共に利用することができる。いくつかの実施形態では、一体型スペーサ層２４５’は、オープンキャビティ半導体パッケージ１６００ａ＿２（図１６Ｂ）またはＯＭＰパッケージ１６００ｂ＿２（図１６Ｄ）と共に利用することができる。図１０Ａおよび図１０Ｂなどの他の図に関して前述したものと同様の半導体パッケージ１６００ａ＿１、１６００ａ＿２、１６００ｂ＿１、および１６００ｂ＿２の図１６Ａ～図１６Ｄの要素は、簡潔にするためにこれ以上説明しない。いくつかの実施形態では、半導体パッケージ１６００ａ＿１、１６００ａ＿２、１６００ｂ＿１、および１６００ｂ＿２は、ゲートリード線パッド６８２Ｂおよびドレインリード線パッド６８４Ｂが回路モジュール６１０Ｂの下面に露出されたＲＦトランジスタ増幅器デバイスを収容することができる。図１６Ａ～図１６Ｄでは、ＲＦトランジスタ増幅器ダイ２１０は、半導体パッケージ１６００ａ＿１、１６００ａ＿２、１６００ｂ＿１、および１６００ｂ＿２内の回路モジュール６１０Ｂに直接結合されるものとして示されているが、ＲＦトランジスタ増幅器ダイ２１０は、必要な変更を加えて、結合要素２７０を介して、またはオンダイＲＤＬを利用して回路モジュールに結合され得ることが理解されよう。
図１６Ａおよび図１６Ｃを参照すると、第１および第２の補助スペーサ２４６ａ、２４６ｂは、キャリア基板４１０に接続および／または直接接触することができる。このようにして、第１および第２の補助スペーサ２４６ａ、２４６ｂは、第１および第２の回路要素６５０ａ、６５０ｂから熱を放散し、および／または電気信号（例えば、接地信号）を提供するように構成されてもよい。第１および第２の回路要素６５０ａ、６５０ｂの電気的および熱的要件に応じて、追加の端子／接合／スペーサ構造を第１および第２の回路要素６５０ａ、６５０ｂの少なくとも一方と共に利用して、第１および第２の回路要素６５０ａ、６５０ｂの少なくとも一方の１つ以上と基板４１０との間の電気的、熱的、および／または機械的インターフェースを提供することができる。
図１６Ｂおよび図１６Ｄを参照すると、第１および第２の補助スペーサ２４６ａ、２４６ｂは、第１の回路要素６５０ａ、第２の回路要素６５０ｂおよび／またはＲＦトランジスタ増幅器ダイ２１０に結合された一体型スペーサ層２４５’で置き換えることができる。一体型スペーサ層２４５’は、キャリア基板４１０に接続および／または直接接触することができる。一体型スペーサ層２４５’は、平坦または非平坦な上面を有することができる。いくつかの実施形態では、追加の層が、第１および第２の回路要素６５０ａ、６５０ｂと一体型スペーサ層２４５’との間、または一体型スペーサ層２４５’とキャリア基板４１０との間に、それぞれ配置されてもよい。（例えば、追加のスペーサ層）。
本明細書に記載の実施形態は、改良されたＲＦトランジスタ増幅器およびそのようなＲＦトランジスタ増幅器を組み込んだ改良されたパッケージングを提供する。裏側面ビアの使用を回避および／または低減することによって、本発明のいくつかの実施形態は、電力増幅器の改善された熱管理を提供する。さらに、電力増幅器の接点をデバイスの同じ側面に配置することによって、相互接続および回路モジュールを利用することができ、ワイヤボンディングの必要性を低減することができる。結果として、ＲＦトランジスタ増幅器および関連するパッケージは、従来のデバイスよりも改善された性能および熱特性を示すことができる。本発明の実施形態によって提供される直接接合の利点は、フォームファクタの低減、低い電気抵抗、ならびに通信速度の改善である。
様々な実施形態が、例示的な実施形態が示された添付の図面を参照して本明細書で説明されている。しかしながら、これらの実施形態は、異なる形態で具体化されてもよく、本明細書に記載の実施形態に限定されると解釈されるべきではない。むしろ、これらの実施形態は、本開示が徹底的かつ完全であり、本発明の概念を当業者に完全に伝えるように提供される。本明細書に記載の例示的な実施形態ならびに一般的な原理および特徴に対する様々な変更が容易に明らかになるであろう。図面では、層および領域のサイズおよび相対サイズは縮尺通りに示されておらず、場合によっては、明確にするために誇張されていることがある。
本明細書では、「第１」、「第２」などの用語を使用して様々な要素を説明する場合があるが、これらの要素はこれらの用語によって限定されるべきではないことが理解されよう。これらの用語は、ある要素を別の要素と区別するためにのみ使用される。例えば、本発明の範囲から逸脱することなく、第１の要素を第２の要素と呼ぶことができ、同様に、第２の要素を第１の要素と呼ぶことができる。本明細書で使用される場合、「および／または」という用語は、関連する列挙された項目のうちの１つ以上のありとあらゆる組み合わせを含む。
本明細書で使用される用語は、特定の実施形態を説明するだけのためのものであり、本発明を限定することを意図するものではない。本明細書で使用される場合、単数形「ａ」、「ａｎ」、および「ｔｈｅ」は、文脈が明らかにそうでないことを示さない限り、複数形も含むことが意図される。「含む（ｃｏｍｐｒｉｓｅ）」、「含み（ｃｏｍｐｒｉｓｉｎｇ）」、「含む（ｉｎｃｌｕｄｅ）」、および／または「含み（ｉｎｃｌｕｄｉｎｇ）」という用語は、本明細書で使用される場合、記載された特徴、整数、ステップ、動作、要素、および／または構成要素の存在を特定するが、１つ以上の他の特徴、整数、ステップ、動作、要素、構成要素、および／またはそれらの群の存在または追加を排除するものではないことがさらに理解されよう。
別段の定めがない限り、本明細書で使用されるすべての用語（技術用語および科学用語を含む）は、本発明が属する技術分野の当業者に一般的に理解されているのと同じ意味を有する。本明細書で使用される用語は、本明細書および関連技術の文脈におけるそれらの意味と一致する意味を有すると解釈されるべきであり、本明細書で明示的にそのように定義されない限り、理想化されたまたは過度に形式的な意味で解釈されないことがさらに理解されよう。
層、領域、または基板などの要素が別の要素「上に」ある、「に取り付けられた」または「上に」延在すると言及される場合、その要素は他の要素の上に直接あることができるか、または介在要素が存在してもよいことが理解されよう。対照的に、ある要素が別の要素「上に直接」または「に直接取り付けられた」または「上に直接」延在すると言及される場合、介在要素は存在しない。ある要素が別の要素に「接続」または「結合」されていると言及される場合、その要素は他の要素に直接接続または結合することができるか、または介在要素が存在してもよいことも理解されよう。対照的に、ある要素が別の要素に「直接結合」または「直接接続」されていると言及される場合、介在要素は存在しない。
「下に」または「上に」または「上部」または「下部」または「水平」または「側方」または「垂直」などの相対的な用語は、本明細書では、図に示すように、１つの要素、層または領域と別の要素、層または領域との関係を説明するために使用され得る。これらの用語は、図に示された向きに加えて、デバイスの異なる向きを包含することが意図されることが理解されよう。
本発明の実施形態は、本発明の理想化された実施形態（および中間構造）の概略図である断面図を参照して本明細書で説明される。図面の層および領域の厚さは、明確にするために誇張されている場合がある。さらに、例えば製造技術および／または公差の結果としての図の形状からの変形形態が予想される。したがって、本発明の実施形態は、本明細書に示される領域の特定の形状に限定されると解釈されるべきではなく、例えば製造から生じる形状の偏差を含むべきである。点線で示されている要素は、示されている実施形態では任意選択であり得る。
同じ番号は、全体を通して同じ要素を指す。したがって、対応する図面で言及も説明もされていない場合であっても、他の図面を参照して同じまたは類似の番号を説明することができる。また、符号が付されていない要素については、他の図面を参照して説明する場合がある。
図面および明細書では、本発明の典型的な実施形態が開示されており、特定の用語が使用されているが、それらは一般的かつ説明的な意味でのみ使用され、限定の目的では使用されず、本発明の範囲は以下の特許請求の範囲に記載される。
本発明は、代替的または追加的に、以下の構成を備えてもよい。
［項目１］
トランジスタ増幅器であって、
ＩＩＩ族窒化物ベースの増幅器ダイであって、増幅器ダイの第１の表面上にゲート端子、ドレイン端子、およびソース端子を含むＩＩＩ族窒化物ベースの増幅器ダイと、
増幅器ダイの第１の表面上で増幅器ダイのゲート端子、ドレイン端子、およびソース端子に電気的に接合され、トランジスタ増幅器の入力経路および出力経路に電気的に接合された相互接続構造と
を備える、トランジスタ増幅器。
［項目２］
相互接続構造が、増幅器ダイの第１の表面上の再配線層と、再配線層上のゲート、ドレイン、およびソース接続部に電気的に接合された回路モジュールとを備える、項目１に記載のトランジスタ増幅器。
［項目３］
回路モジュールが、高調波終端回路、整合回路、分割回路、組合せ回路、および／またはバイアス回路の少なくとも一部を含む回路を備える、項目２に記載のトランジスタ増幅器。
［項目４］
入力接続部と、
出力接続部と、
接地接続部と、
入力接続部に電気的に接合されたゲート接続部と、出力接続部に結合されたドレイン接続部と、接地接続部に結合されたソース接続部とを含む回路モジュールと
をさらに備える、項目１に記載のトランジスタ増幅器。
［項目５］
増幅器ダイが、第１の表面とは反対側の第２の表面をさらに備え、
トランジスタ増幅器が、キャリア基板をさらに備え、
増幅器ダイが、増幅器ダイの第２の表面上でキャリア基板に熱的に結合される、
項目１～４のいずれか一項に記載のトランジスタ増幅器。
［項目６］
キャリア基板が金属を含む、項目５に記載のトランジスタ増幅器。
［項目７］
相互接続構造が、増幅器ダイの第１の表面に隣接する第１の側面と、第１の側面の反対側の第２の側面とを含む回路モジュールを備え、
入力経路が入力金属リード線を含み、出力経路が出力金属リード線を含み、
入力金属リード線および出力金属リード線が、回路モジュールの第１の側面または第２の側面で電気的に接合される、
項目１に記載のトランジスタ増幅器。
［項目８］
回路要素が回路モジュールの第２の側面および／または第１の側面にある、項目７に記載のトランジスタ増幅器。
［項目９］
回路要素が回路モジュール内に形成される、項目７または８に記載のトランジスタ増幅器。
［項目１０］
トランジスタ増幅器が少なくとも部分的に封入されている、項目１～９のいずれか一項に記載のトランジスタ増幅器。
［項目１１］
トランジスタ増幅器の動作周波数が、５００ＭＨｚ～７５ＧＨｚである、項目１～１０のいずれか一項に記載のトランジスタ増幅器。
［項目１２］
第１の主面を含む半導体層構造と、
電気的に並列に接続された第１の主面上の複数の単位セルトランジスタであって、ゲートマニホールドに結合されたそれぞれのゲートフィンガと、ドレインマニホールドに結合されたそれぞれのドレインフィンガと、それぞれのソースフィンガとを含む単位セルトランジスタと、
第１の主面上の結合要素であって、ゲートマニホールドに接続されたゲート接続パッドと、ドレインマニホールドに接続されたドレイン接続パッドと、それぞれのソースフィンガに接続されたソース接続パッドとを含む、結合要素と
を備える、無線周波数（「ＲＦ」）トランジスタ増幅器。
［項目１３］
単位セルトランジスタが、半導体層構造内で第１の方向に延在し、
結合要素のゲート接続パッド、ドレイン接続パッド、およびソース接続パッドが、第１の方向と交差する第２の方向に延在する、
項目１２に記載のＲＦトランジスタ増幅器。
［項目１４］
結合要素が、入力整合回路および／または出力整合回路に結合されるようにさらに構成される、項目１２または１３に記載のＲＦトランジスタ増幅器。
［項目１５］
結合要素がファンアウトビア構造を備える、項目１２～１４のいずれか一項に記載のＲＦトランジスタ増幅器。
［項目１６］
半導体層構造が第２の主面をさらに備え、
ＲＦトランジスタ増幅器が、半導体層構造の第２の主面上にキャリア基板をさらに備える、
項目１２～１５のいずれか一項に記載のＲＦトランジスタ増幅器。
［項目１７］
半導体層構造とキャリア基板との間の半導体層構造の第２の主面上に熱伝導層をさらに備える、項目１６に記載のＲＦトランジスタ増幅器。
［項目１８］
結合要素上に回路モジュールを、結合要素が回路モジュールと半導体層構造との間にあるように、さらに備える、項目１２に記載のＲＦトランジスタ増幅器。
［項目１９］
回路モジュールが、入力整合回路および／または出力整合回路を備える、項目１８に記載のＲＦトランジスタ増幅器。
［項目２０］
回路モジュールがグランドプレーンを備える、項目１８または項目１９に記載のＲＦトランジスタ増幅器。
［項目２１］
回路モジュールが、増幅器ダイの第１の主面に隣接する第１の側面と、第１の側面の反対側の第２の側面とを備える、項目１８～２０のいずれか一項に記載のＲＦトランジスタ増幅器。
［項目２２］
回路要素が回路モジュールの第２の側面および／または第１の側面にある、項目２１に記載のＲＦトランジスタ増幅器。
［項目２３］
回路要素が回路モジュール内に形成される、項目２１または項目２２に記載のＲＦトランジスタ増幅器。
［項目２４］
回路モジュールが、インピーダンス整合回路および／または高調波終端回路を備える、項目２１～２３のいずれか一項に記載のＲＦトランジスタ増幅器。
［項目２５］
半導体層構造が第２の主面をさらに備え、
半導体層構造が第２の主面上にビアを有さない、
項目１２に記載のＲＦトランジスタ増幅器。
［項目２６］
半導体層構造がＩＩＩ族窒化物をさらに含む、項目１２～２５のいずれか一項に記載のＲＦトランジスタ増幅器。
［項目２７］
半導体層構造が、シリコンおよび／または炭化ケイ素基板をさらに備える、項目１２～２６のいずれか一項に記載のＲＦトランジスタ増幅器。
［項目２８］
半導体層構造が、高電子移動度トランジスタ（ＨＥＭＴ）または横方向拡散金属酸化膜半導体（ＬＤＭＯＳ）トランジスタをさらに備える、項目１２～２７のいずれか一項に記載のＲＦトランジスタ増幅器。
［項目２９］
無線周波数（「ＲＦ」）トランジスタ増幅器であって、
第１の主面を有するＲＦトランジスタ増幅器ダイであって、第１の主面上にゲート端子、ドレイン端子、およびソース端子を含むＲＦトランジスタ増幅器ダイと、
ＲＦトランジスタ増幅器ダイの第１の主面上の回路モジュールであって、ゲート端子に電気的に結合されたゲートリード線接続パッドと、ドレイン端子に電気的に結合されたドレインリード線接続パッドとを含む、回路モジュールと、
ＲＦトランジスタ増幅器の外側から延在し、ゲートリード線接続パッドに電気的に結合された入力リード線と、
ＲＦトランジスタ増幅器の外側から延在し、ドレインリード線接続パッドに電気的に結合された出力リード線と、
を備える、無線周波数（「ＲＦ」）トランジスタ増幅器。
［項目３０］
回路モジュールが、ＲＦトランジスタ増幅器ダイの第１の主面に隣接する第１の側面と、第１の側面の反対側の第２の側面とを備え、
回路モジュールが、ゲート端子と入力リード線との間および／またはドレイン端子と出力リード線との間に結合される１つ以上の回路要素を備える、
項目２９に記載のＲＦトランジスタ増幅器。
［項目３１］
１つ以上の回路要素が、回路モジュールの第１の側面および／または第２の側面に取り付けられる、項目３０に記載のＲＦトランジスタ増幅器。
［項目３２］
１つ以上の回路要素が、回路モジュール内に形成される、項目３０または項目３１に記載のＲＦトランジスタ増幅器。
［項目３３］
入力リード線および／または出力リード線が、回路モジュールの第２の側面に結合される、項目３０～３２のいずれか一項に記載のＲＦトランジスタ増幅器。
［項目３４］
入力リード線および／または出力リード線が、回路モジュールの第１の側面に結合される、項目３０～３２のいずれか一項に記載のＲＦトランジスタ増幅器。
［項目３５］
増幅器ダイと回路モジュールとの間に結合要素をさらに備える、項目２９～３４のいずれか一項に記載のＲＦトランジスタ増幅器。
［項目３６］
ＲＦトランジスタ増幅器ダイと回路モジュールとの間の結合要素であって、ＲＦトランジスタ増幅器ダイの第１の主面に隣接する底面と、底面の反対側の上面とを有する、結合要素をさらに備え、
結合要素の上面が、回路モジュールの第１の相互接続パッドに接続されるように構成されたゲート接続パッドと、回路モジュールの第２の相互接続パッドに接続されるように構成されたドレイン接続パッドと、回路モジュールの第３の相互接続パッドに接続されるように構成されたソース接続パッドとを備える、項目２９に記載のＲＦトランジスタ増幅器。
［項目３７］
ＲＦトランジスタ増幅器ダイが、電気的に並列に接続された第１の主面上の複数の単位セルトランジスタを備え、各単位セルトランジスタが、第１の方向に延在し、ゲートマニホールドに結合されたゲートフィンガと、ドレインマニホールドに結合されたドレインフィンガと、ドレインフィンガからゲートフィンガの反対側のソースフィンガとを備える、項目２９～３６のいずれか一項に記載のＲＦトランジスタ増幅器。
［項目３８］
ＲＦトランジスタ増幅器ダイが第２の主面をさらに備え、
ＲＦトランジスタ増幅器が、ＲＦトランジスタ増幅器ダイの第２の主面上にキャリア基板をさらに備える、
項目２９～３７のいずれか一項に記載のＲＦトランジスタ増幅器。
［項目３９］
ＲＦトランジスタ増幅器ダイとキャリア基板との間のＲＦトランジスタ増幅器ダイの第２の主面上に熱伝導層をさらに備える、項目３８に記載のＲＦトランジスタ増幅器。
［項目４０］
側壁および蓋をさらに備え、
キャリア基板、側壁、および蓋が内部キャビティを画定し、
ＲＦトランジスタ増幅器ダイが内部キャビティ内にある、
項目２９～３９のいずれか一項に記載のＲＦトランジスタ増幅器。
［項目４１］
回路モジュールおよびＲＦトランジスタ増幅器ダイ上にオーバーモールド材料をさらに備える、項目２９～３９のいずれか一項に記載のＲＦトランジスタ増幅器。
［項目４２］
回路モジュールが、入力整合回路および／または出力整合回路を備える、項目２９～４１のいずれか一項に記載のＲＦトランジスタ増幅器。
［項目４３］
ＲＦトランジスタ増幅器ダイが第１のＲＦトランジスタ増幅器ダイであり、ゲート端子が第１のゲート端子であり、ドレイン端子が第１のドレイン端子であり、ソース端子が第１のソース端子であり、
ＲＦトランジスタ増幅器が、第２のゲート端子と、第２のドレイン端子と、第２のソース端子とを含む第２のＲＦトランジスタ増幅器ダイをさらに備え、
回路モジュールが、第２のゲート端子、第２のドレイン端子、および第２のソース端子に電気的に結合される、
項目２９～４２のいずれか一項に記載のＲＦトランジスタ増幅器。
［項目４４］
ＲＦトランジスタ増幅器ダイが、ＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器ダイである、項目２９～４３のいずれか一項に記載のＲＦトランジスタ増幅器。
［項目４５］
ＲＦトランジスタ増幅器ダイが、高電子移動度トランジスタ（ＨＥＭＴ）または横方向拡散金属酸化膜半導体（ＬＤＭＯＳ）トランジスタを備える、項目２９～４４のいずれか一項に記載のＲＦトランジスタ増幅器。
［項目４６］
ＲＦトランジスタ増幅器の動作周波数が、Ｒ帯域、Ｓ帯域、Ｘ帯域、Ｋｕ帯域、Ｋ帯域、Ｋａ帯域、および／またはＶ帯域にある、項目２９～４５のいずれか一項に記載のＲＦトランジスタ増幅器。
［項目４７］
第１および第２の主面を含む半導体層構造と、
電気的に並列に接続された第１の主面上の複数の単位セルトランジスタであって、各単位セルトランジスタが、ゲートマニホールドに結合されたゲートフィンガと、ドレインマニホールドに結合されたドレインフィンガと、ソースフィンガとを含む、単位セルトランジスタと
を備え、半導体層構造が、第２の主面上のソースフィンガへのビアを含まない、
無線周波数（「ＲＦ」）トランジスタ増幅器。
［項目４８］
第１の主面上に結合要素をさらに備え、結合要素が、ゲートマニホールドに接続されるように構成されたゲート接続パッドと、ドレインマニホールドに接続されるように構成されたドレイン接続パッドと、ソースフィンガの１つずつに接続されるように構成されたソース接続パッドとを備える、項目４７に記載のＲＦトランジスタ増幅器。
［項目４９］
半導体層構造の第２の主面上にキャリア基板をさらに備える、項目４７または項目４８に記載のＲＦトランジスタ増幅器。
［項目５０］
半導体層構造とキャリア基板との間の半導体層構造の第２の主面上に熱伝導層をさらに備える、項目４９に記載のＲＦトランジスタ増幅器。
［項目５１］
半導体層構造上に回路モジュールをさらに備え、回路モジュールが、ゲートマニホールドに電気的に結合されたゲートリード線接続パッドと、ドレインマニホールドに電気的に結合されたドレインリード線接続パッドとを備える、項目４８に記載のＲＦトランジスタ増幅器。
［項目５２］
ゲートリード線接続パッドに電気的に結合された入力リード線であって、ＲＦトランジスタ増幅器を含むパッケージから外部に延在するように構成された入力リード線と、
ドレインリード線接続パッドに電気的に結合された出力リード線であって、ＲＦトランジスタ増幅器を含むパッケージから外部に延在するように構成された、出力リード線と
をさらに備える、項目５１に記載のＲＦトランジスタ増幅器。
［項目５３］
半導体層構造が、高電子移動度トランジスタ（ＨＥＭＴ）または横方向拡散金属酸化膜半導体（ＬＤＭＯＳ）トランジスタをさらに備える、項目４７～５２のいずれか一項に記載のＲＦトランジスタ増幅器。
［項目５４］
トランジスタ増幅器であって、
トランジスタ増幅器ダイであって、トランジスタ増幅器ダイの第１の表面上にゲート端子と、ドレイン端子と、ソース端子とを含むトランジスタ増幅器ダイと、
トランジスタ増幅器の外部から延在し、ゲート端子に電気的に結合された入力リード線と、
トランジスタ増幅器の外部から延在し、ドレイン端子に電気的に結合された出力リード線と
を備え、
入力リード線からゲート端子までの第１の電気経路がボンドワイヤを含まず、
出力リード線からドレイン端子までの第２の電気経路がボンドワイヤを含まない、
トランジスタ増幅器。
［項目５５］
入力リード線とゲート端子との間に電気的に結合された回路モジュールをさらに備え、
回路モジュールが、トランジスタ増幅器ダイの第１の表面上にある、
項目５４に記載のトランジスタ増幅器。
［項目５６］
回路モジュールとゲート端子との間に電気的に結合された結合要素をさらに備える、項目５５に記載のトランジスタ増幅器。
［項目５７］
結合要素と回路モジュールとの間に接合層をさらに備える、項目５６に記載のトランジスタ増幅器。
［項目５８］
接合層がはんだを含む、項目５７に記載のトランジスタ増幅器。
［項目５９］
入力リード線と回路モジュールとの間に接合層をさらに備える、項目５５または項目５６に記載のトランジスタ増幅器。
［項目６０］
回路モジュールに電気的に結合された回路要素をさらに備える、項目５５～５９のいずれか一項に記載のトランジスタ増幅器。
［項目６１］
回路要素が、トランジスタ増幅器ダイとは反対側の回路モジュールの側面にある、項目６０に記載のトランジスタ増幅器。
［項目６２］
ＲＦトランジスタ増幅器ダイが、電気的に並列に接続された複数の単位セルトランジスタを備え、単位セルトランジスタが、ゲートマニホールドに結合されたそれぞれのゲートフィンガと、ドレインマニホールドに結合されたそれぞれのドレインフィンガと、それぞれのソースフィンガとを備え、
ゲート端子が、ゲートマニホールドに電気的に結合され、
ドレイン端子が、ゲートマニホールドに電気的に結合される、
項目５４～６１のいずれか一項に記載のトランジスタ増幅器。
［項目６３］
ゲートマニホールドとゲート端子との間に複数の導電性パターンをさらに備える、項目６２に記載のトランジスタ増幅器。
［項目６４］
キャリア基板をさらに備え、キャリア基板がトランジスタ増幅器ダイの第２の表面上にある、項目５４～６３のいずれか一項に記載のトランジスタ増幅器。
［項目６５］
トランジスタ増幅器であって、
ＩＩＩ族窒化物ベースの増幅器ダイであって、増幅器ダイの第１の表面上にゲート端子、ドレイン端子、およびソース端子を含むＩＩＩ族窒化物ベースの増幅器ダイと、
増幅器ダイの第１の表面上の増幅器ダイのゲート端子、ドレイン端子、およびソース端子上にあり、増幅器ダイの第１の表面上の増幅器ダイのゲート端子、ドレイン端子、およびソース端子に電気的に結合された回路モジュールであって、回路モジュールが、トランジスタ増幅器のゲート端子と第１のリード線との間、および／またはトランジスタ増幅器のドレイン端子と第２のリード線との間に結合された１つ以上の回路要素を含む、回路モジュールと
を備え、
回路モジュールが、第１の表面と、回路モジュールの第１の表面とは反対側にある第２の表面とを有し、回路モジュールの第１の表面が、増幅器ダイの第１の表面に隣接している、
トランジスタ増幅器。
［項目６６］
１つ以上の回路要素が、回路モジュールの第１の表面および／または第２の表面に取り付けられる、項目６５に記載のトランジスタ増幅器。
［項目６７］
１つ以上の回路要素が、回路モジュール内に形成される、項目６５または項目６６に記載のトランジスタ増幅器。
［項目６８］
第１のリード線および／または第２のリード線が、回路モジュールの第２の表面に結合される、項目６５～６７のいずれか一項に記載のトランジスタ増幅器。
［項目６９］
第１のリード線および／または第２のリード線が、回路モジュールの第１の表面に結合される、項目６５～６７のいずれか一項に記載のトランジスタ増幅器。
［項目７０］
回路モジュールが、回路モジュールの第１の表面上に第１の相互接続パッドおよび第２の相互接続パッドを備え、
第１の相互接続パッドが、増幅器ダイのゲート端子に結合されるように構成され、
第２の相互接続パッドが、増幅器ダイのドレイン端子に結合されるように構成される、
項目６５～６９のいずれか一項に記載のトランジスタ増幅器。
［項目７１］
回路モジュールが、回路モジュールの第１の表面上に、増幅器ダイのソース端子に結合されるように構成された第３の相互接続パッドを備える、項目７０に記載のトランジスタ増幅器。
［項目７２］
増幅器ダイと回路モジュールとの間に結合要素をさらに備える、項目６５～７１のいずれか一項に記載のトランジスタ増幅器。
［項目７３］
第１および第２の主面を含む半導体層構造と、
電気的に並列に接続された第１の主面上の複数の単位セルトランジスタであって、各単位セルトランジスタが、ゲートマニホールドに結合されたゲートフィンガと、ドレインマニホールドに結合されたドレインフィンガと、ソースフィンガとを含む、単位セルトランジスタと
を備え、半導体層構造が、第２の主面上のソースフィンガへのビアを含まない、
無線周波数（「ＲＦ」）トランジスタ増幅器。
［項目７４］
第１の主面上に結合要素をさらに備え、結合要素が、ゲートマニホールドに接続されるように構成されたゲート接続パッドと、ドレインマニホールドに接続されるように構成されたドレイン接続パッドと、ソースフィンガの１つずつに接続されるように構成されたソース接続パッドとを備える、項目７３に記載のＲＦトランジスタ増幅器。
［項目７５］
半導体層構造の第２の主面上にキャリア基板をさらに備える、項目７３または項目７４に記載のＲＦトランジスタ増幅器。
［項目７６］
半導体層構造とキャリア基板との間の半導体層構造の第２の主面上に熱伝導層および／または導電層をさらに備える、項目７５に記載のＲＦトランジスタ増幅器。
［項目７７］
半導体層構造上に回路モジュールをさらに備え、回路モジュールが、ゲートマニホールドに電気的に結合されたゲートリード線接続パッドと、ドレインマニホールドに電気的に結合されたドレインリード線接続パッドとを備える、項目７３または項目７４に記載のＲＦトランジスタ増幅器。
［項目７８］
ゲートリード線接続パッドに電気的に結合された入力リード線であって、ＲＦトランジスタ増幅器を含むパッケージから外部に延在するように構成された入力リード線と、
ドレインリード線接続パッドに電気的に結合された出力リード線であって、ＲＦトランジスタ増幅器を含むパッケージから外部に延在するように構成された、出力リード線と
をさらに備える、項目７７に記載のＲＦトランジスタ増幅器。
［項目７９］
回路モジュールの第１の側面および／または第２の側面に取り付けられた１つ以上の回路要素をさらに備える、項目７７に記載のＲＦトランジスタ増幅器。
［項目８０］
１つ以上の回路要素上に熱伝導性および／または導電性補助スペーサ層をさらに備える、項目７９に記載のＲＦトランジスタ増幅器。
［項目８１］
半導体層構造が、高電子移動度トランジスタ（ＨＥＭＴ）または横方向拡散金属酸化膜半導体（ＬＤＭＯＳ）トランジスタをさらに備える、項目７３～８０のいずれか一項に記載のＲＦトランジスタ増幅器。
［項目８２］
トランジスタ増幅器であって、
ＩＩＩ族窒化物ベースの増幅器ダイであって、増幅器ダイの第１の表面上にゲート端子、ドレイン端子、およびソース端子を含むＩＩＩ族窒化物ベースの増幅器ダイと、
増幅器ダイの第１の表面上の増幅器ダイのゲート端子、ドレイン端子、およびソース端子上にあり、増幅器ダイの第１の表面上の増幅器ダイのゲート端子、ドレイン端子、およびソース端子に電気的に結合された回路モジュールと
を備え、
回路モジュールが、トランジスタ増幅器のゲート端子と第１のリード線との間、および／またはトランジスタ増幅器のドレイン端子と第２のリード線との間に結合された１つ以上の回路要素を含み、
回路モジュールが、第１の表面と、回路モジュールの第１の表面とは反対側にある第２の表面とを有し、
回路モジュールの第１の表面が、増幅器ダイの第１の表面に隣接している、
トランジスタ増幅器。
［項目８３］
１つ以上の回路要素が、回路モジュールの第１の表面および／または第２の表面に取り付けられる、項目８２に記載のトランジスタ増幅器。
［項目８４］
１つ以上の回路要素上に熱伝導性および／または導電性補助スペーサ層をさらに備える、項目８２または項目８３に記載のトランジスタ増幅器。
［項目８５］
１つ以上の回路要素が、回路モジュール内に形成される、項目８２～８４のいずれか一項に記載のトランジスタ増幅器。
［項目８６］
第１のリード線および／または第２のリード線が、回路モジュールの第２の表面に結合される、項目８２～８５のいずれか一項に記載のトランジスタ増幅器。
［項目８７］
第１のリード線および／または第２のリード線が、回路モジュールの第１の表面に結合される、項目８２～８５のいずれか一項に記載のトランジスタ増幅器。
［項目８８］
回路モジュールが、回路モジュールの第１の表面上に第１の相互接続パッドおよび第２の相互接続パッドを備え、
第１の相互接続パッドが、増幅器ダイのゲート端子に結合されるように構成され、
第２の相互接続パッドが、増幅器ダイのドレイン端子に結合されるように構成される、
項目８２～８７のいずれか一項に記載のトランジスタ増幅器。
［項目８９］
回路モジュールが、回路モジュールの第１の表面上に、増幅器ダイのソース端子に結合されるように構成された第３の相互接続パッドを備える、項目８８に記載のトランジスタ増幅器。
［項目９０］
増幅器ダイと回路モジュールとの間に結合要素をさらに備える、項目８２～８９のいずれか一項に記載のトランジスタ増幅器。
［項目９１］
第１の主面および第２の主面を有するＲＦトランジスタ増幅器ダイであって、第１の主面上にゲート端子、ドレイン端子、およびソース端子を含むＲＦトランジスタ増幅器ダイと、
ＲＦトランジスタ増幅器ダイの第１の主面上の回路モジュールであって、ゲート端子に電気的に結合されたゲートリード線接続パッドと、ドレイン端子に電気的に結合されたドレインリード線接続パッドとを含む、回路モジュールと、
ＲＦトランジスタ増幅器ダイの第２の主面上のキャリア基板と、
ＲＦトランジスタ増幅器ダイとキャリア基板との間の熱伝導性および／または導電性スペーサ層と
を備える、無線周波数（「ＲＦ」）トランジスタ増幅器。
［項目９２］
回路モジュールが、ＲＦトランジスタ増幅器ダイの第１の主面に隣接する第１の側面と、第１の側面の反対側の第２の側面とを備え、
回路モジュールが、ゲート端子および／またはドレイン端子に結合された１つ以上の回路要素を備える、
項目９１に記載のＲＦトランジスタ増幅器。
［項目９３］
１つ以上の回路要素が、回路モジュールの第１の側面および／または第２の側面に取り付けられる、項目９２に記載のＲＦトランジスタ増幅器。
［項目９４］
１つ以上の回路要素上に熱伝導性および／または導電性補助スペーサ層をさらに備える、項目９２または項目９３に記載のＲＦトランジスタ増幅器。
［項目９５］
スペーサ層および補助スペーサ層が、一体型スペーサ層を形成する、項目９４に記載のＲＦトランジスタ増幅器。
［項目９６］
回路モジュールの第２の側面に結合された入力リード線および／または出力リード線をさらに備える、項目９１～９５のいずれか一項に記載のＲＦトランジスタ増幅器。
［項目９７］
ＲＦトランジスタ増幅器ダイと回路モジュールとの間の結合要素であって、ＲＦトランジスタ増幅器ダイの第１の主面に隣接する底面と、底面の反対側の上面とを有する、結合要素をさらに備え、
結合要素の上面が、回路モジュールの第１の相互接続パッドに接続されるように構成されたゲート接続パッドと、回路モジュールの第２の相互接続パッドに接続されるように構成されたドレイン接続パッドと、回路モジュールの第３の相互接続パッドに接続されるように構成されたソース接続パッドとを備える、項目９１～９６のいずれか一項に記載のＲＦトランジスタ増幅器。
［項目９８］
側壁および蓋をさらに備え、
キャリア基板、側壁、および蓋が内部キャビティを画定し、
ＲＦトランジスタ増幅器ダイが内部キャビティ内にある、
項目９１～９７のいずれか一項に記載のＲＦトランジスタ増幅器。
［項目９９］
回路モジュールおよびＲＦトランジスタ増幅器ダイ上にオーバーモールド材料をさらに備える、項目９１～９７のいずれか一項に記載のＲＦトランジスタ増幅器。
［項目１００］
ＲＦトランジスタ増幅器ダイが、ＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器ダイである、項目９１～９９のいずれか一項に記載のＲＦトランジスタ増幅器。
［項目１０１］
ＲＦトランジスタ増幅器の動作周波数が、Ｒ帯域、Ｓ帯域、Ｘ帯域、Ｋｕ帯域、Ｋ帯域、Ｋａ帯域、および／またはＶ帯域にある、項目９１～１００のいずれか一項に記載のＲＦトランジスタ増幅器。

Claims (31)

  1. トランジスタデバイスであって、
    ゲート端子、ドレイン端子、およびソース端子を有するトランジスタダイと、
    前記トランジスタダイ上に設けられ、前記ゲート端子、前記ドレイン端子、および／または前記ソース端子に電気的に結合された回路モジュールと、
    前記回路モジュールの第１の表面上に設けられた１つ以上の受動電気部品とを備え、
    前記１つ以上の受動電気部品は、前記ゲート端子と前記トランジスタデバイスの第１のリード線との間、および／または前記ドレイン端子と前記トランジスタデバイスの第２のリード線との間に電気的に結合されている、トランジスタデバイス。
  2. 前記トランジスタダイは、前記１つ以上の受動電気部品に隣接して、前記回路モジュールの前記第１の表面上に設けられている、請求項１に記載のトランジスタデバイス。
  3. 前記トランジスタダイは、前記第１の表面とは反対側の前記回路モジュールの第２の表面上に設けられている、請求項１に記載のトランジスタデバイス。
  4. 前記１つ以上の受動電気部品は、表面取付けデバイスおよび／または集積受動デバイスを備える、請求項１に記載のトランジスタデバイス。
  5. 前記１つ以上の受動電気部品は、１つ以上のワイヤボンドによって前記回路モジュールに電気的に結合されている、請求項４に記載のトランジスタデバイス。
  6. 前記１つ以上の受動電気部品は、複数の導電パッドを含み、前記複数の導電パッドは、前記回路モジュールの接続パッドと位置合わせされ、電気的に結合されている、請求項４に記載のトランジスタデバイス。
  7. 前記ゲート端子、前記ドレイン端子、および前記ソース端子は、前記トランジスタダイの前記第１の表面に隣接し、前記回路モジュールに面する導電性ピラー構造を備える、請求項１に記載のトランジスタデバイス。
  8. 前記トランジスタダイの前記第１の表面と前記回路モジュールとの間に設けられた結合要素をさらに備え、
    前記結合要素は、前記ゲート端子、前記ドレイン端子、および前記ソース端子に電気的に結合される導電性結合パターンを含む再配線層構造を備える、請求項７に記載のトランジスタデバイス。
  9. 前記回路モジュールに対向する前記トランジスタダイの第２の表面上に設けられた熱伝導性フランジをさらに備える、請求項７に記載のトランジスタデバイス。
  10. 前記トランジスタダイは、前記第１の表面とは反対側の前記回路モジュールの第２の表面上に設けられており、
    前記トランジスタダイに隣接する前記回路モジュールの前記第２の表面上に設けられた機械的支持構造をさらに備え、
    前記機械的支持構造は、前記熱伝導性フランジと前記回路モジュールの前記第２の表面との間にある、請求項９に記載のトランジスタデバイス。
  11. 側壁および蓋をさらに含み、
    前記熱伝導性フランジ、前記側壁、および前記蓋が内部キャビティを画定し、
    前記トランジスタダイおよび前記回路モジュールが前記内部キャビティ内にある、請求項９に記載のトランジスタデバイス。
  12. 前記回路モジュール、前記トランジスタダイ、および前記熱伝導性フランジ上にオーバーモールド材料をさらに備える、請求項９に記載のトランジスタデバイス。
  13. 前記第１のリード線および／または前記第２のリード線は、前記回路モジュールの前記第１の表面および前記第１の表面とは反対側の前記回路モジュールの第２の表面のいずれか一方に結合されている、請求項１に記載のトランジスタデバイス。
  14. トランジスタデバイスであって、
    ゲート端子、ドレイン端子、およびソース端子を有するトランジスタダイと、
    前記ゲート端子、前記ドレイン端子、および／または前記ソース端子に電気的に結合された受動部品アセンブリであって、前記受動部品アセンブリは、前記受動部品アセンブリの第１の表面上に１つ以上の受動電気部品を含む、受動部品アセンブリとを備え、
    前記トランジスタダイは、前記受動部品アセンブリの前記第１の表面とは反対側の第２の表面上に設けられている、トランジスタデバイス。
  15. 前記１つ以上の受動電気部品は、前記ゲート端子と前記トランジスタデバイスの第１のリード線との間、および／または、前記ドレイン端子と前記トランジスタデバイスの第２のリード線との間に電気的に結合されている、請求項１４に記載のトランジスタデバイス。
  16. 前記１つ以上の受動電気部品が、表面取付けデバイスおよび／または集積受動デバイスを備える、請求項１４に記載のトランジスタデバイス。
  17. 前記受動部品アセンブリが、導電性トレースおよび／またはビアを含む多層構造を有し、前記導電性トレースおよび／またはビアは、前記受動部品アセンブリの前記第１の表面において前記１つ以上の受動電気部品に電気的に結合されており、前記受動部品アセンブリの前記第２の表面において前記トランジスタダイの前記ゲート端子、前記ドレイン端子、および／または前記ソース端子に結合されている、請求項１４に記載のトランジスタデバイス。
  18. 前記ゲート端子、前記ドレイン端子、および前記ソース端子は、導電性ピラー構造を備え、前記導電性ピラー構造は、前記トランジスタダイの第１の表面に隣接し、前記受動部品アセンブリの前記第２の表面に対向している、請求項１７に記載のトランジスタデバイス。
  19. 前記トランジスタダイの前記第１の表面と前記受動部品アセンブリの前記第２の表面との間に設けられた結合要素をさらに備え、前記結合要素は、前記導電性ピラー構造に電気的に結合される導電性結合パターンを含む再配線層構造を備える、請求項１８に記載のトランジスタデバイス。
  20. 前記受動部品アセンブリの前記第２の表面とは反対側の、前記トランジスタダイの第２の表面上に設けられた熱伝導性フランジをさらに備える、請求項１８に記載のトランジスタデバイス。
  21. 前記トランジスタダイに隣接し、前記熱伝導性フランジと前記受動部品アセンブリの前記第２表面との間に延在する機械的支持構造をさらに備える、請求項２０に記載のトランジスタデバイス。
  22. 側壁および蓋をさらに備え、
    前記熱伝導性フランジ、前記側壁、および前記蓋が内部キャビティを画定し
    前記トランジスタダイおよび前記受動部品アセンブリが前記内部キャビティ内にある、請求項２０に記載のトランジスタデバイス。
  23. トランジスタデバイスであって
    ゲート端子、ドレイン端子、およびソース端子を有するトランジスタダイと、
    前記ゲート端子、前記ドレイン端子、および／または前記ソース端子に電気的に結合された受動部品アセンブリであって、前記受動部品アセンブリは、前記受動部品アセンブリの第１の表面上に１つ以上の受動電気部品を含む、受動部品アセンブリと、を備え
    前記トランジスタダイは、前記１つ以上の受動電気部品に隣接して前記受動部品アセンブリの第１の表面上に設けられている、トランジスタデバイス。
  24. 前記１つ以上の受動電気部品は、前記ゲート端子と前記トランジスタデバイスの第１のリード線との間、および／または、前記ドレイン端子と前記トランジスタデバイスの第２のリード線との間に電気的に結合されている、請求項２３に記載のトランジスタデバイス。
  25. 前記１つ以上の受動電気部品は、表面取付けデバイスおよび／または集積受動デバイスを備える、請求項２３に記載のトランジスタデバイス。
  26. 前記受動部品アセンブリが、導電性トレースおよび／またはビアを含む多層構造を有し、前記導電性トレースおよび／またはビアは、前記受動部品アセンブリの前記第１の表面において前記１つ以上の受動電気部品に電気的に結合されており、前記受動部品アセンブリの第１の表面において前記トランジスタダイの前記ゲート端子、前記ドレイン端子、および／または前記ソース端子に結合されている、請求項２３に記載のトランジスタデバイス。
  27. 前記ゲート端子、前記ドレイン端子、および前記ソース端子は、導電性ピラー構造を備え、前記導電性ピラー構造は、前記トランジスタダイの第１の表面に隣接し、前記受動部品アセンブリの前記第１の表面に対向している、請求項２６に記載のトランジスタデバイス。
  28. 前記トランジスタダイの前記第１の表面と前記受動部品アセンブリの前記第１の表面との間に設けられた結合要素をさらに備え、前記結合要素は、前記導電性ピラー構造に電気的に結合される導電性結合パターンを含む再配線層構造を備える、請求項２７に記載のトランジスタデバイス。
  29. 前記受動部品アセンブリの前記第１の表面とは反対側の、前記トランジスタダイの第２の表面上に設けられた熱伝導性フランジをさらに備える、請求項２７に記載のトランジスタデバイス。
  30. 前記トランジスタダイが、高電子移動度トランジスタ（ＨＥＭＴ）または横方向拡散金属酸化膜半導体（ＬＤＭＯＳ）トランジスタを備える、請求項１に記載のトランジスタデバイス。
  31. 前記トランジスタダイが、ＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器ダイである、請求項１に記載のトランジスタデバイス。
JP2023140798A 2020-04-03 2023-08-31 Ｒｆ増幅器デバイスおよび製造方法 Pending JP2023159434A (ja)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
US202063004765P 2020-04-03 2020-04-03
US63/004,765 2020-04-03
US16/906,610 US11670605B2 (en) 2020-04-03 2020-06-19 RF amplifier devices including interconnect structures and methods of manufacturing
US16/906,610 2020-06-19
US17/018,762 2020-09-11
US17/018,762 US20210313293A1 (en) 2020-04-03 2020-09-11 Rf amplifier devices and methods of manufacturing
PCT/US2021/025102 WO2021202674A2 (en) 2020-04-03 2021-03-31 Rf amplifier devices and methods of manufacturing
JP2022559838A JP2023520031A (ja) 2020-04-03 2021-03-31 Ｒｆ増幅器デバイスおよび製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2022559838A Division JP2023520031A (ja) 2020-04-03 2021-03-31 Ｒｆ増幅器デバイスおよび製造方法

Publications (1)

Publication Number Publication Date
JP2023159434A true JP2023159434A (ja) 2023-10-31

Family

ID=77921868

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2022559838A Pending JP2023520031A (ja) 2020-04-03 2021-03-31 Ｒｆ増幅器デバイスおよび製造方法
JP2023140798A Pending JP2023159434A (ja) 2020-04-03 2023-08-31 Ｒｆ増幅器デバイスおよび製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2022559838A Pending JP2023520031A (ja) 2020-04-03 2021-03-31 Ｒｆ増幅器デバイスおよび製造方法

Country Status (7)

Country Link
US (1) US20210313293A1 (ja)
EP (2) EP4128345A2 (ja)
JP (2) JP2023520031A (ja)
KR (2) KR20220165261A (ja)
CN (2) CN116936548A (ja)
TW (1) TWI809368B (ja)
WO (1) WO2021202674A2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11837457B2 (en) 2020-09-11 2023-12-05 Wolfspeed, Inc. Packaging for RF transistor amplifiers
US11670605B2 (en) 2020-04-03 2023-06-06 Wolfspeed, Inc. RF amplifier devices including interconnect structures and methods of manufacturing
US11533024B2 (en) * 2020-06-25 2022-12-20 Wolfspeed, Inc. Multi-zone radio frequency transistor amplifiers
US11387169B2 (en) * 2020-08-04 2022-07-12 Nxp Usa, Inc. Transistor with I/O ports in an active area of the transistor
US11587852B2 (en) 2020-10-12 2023-02-21 Nxp Usa, Inc. Power amplifier modules with flip-chip and non-flip-chip power transistor dies
US11502026B2 (en) 2020-10-12 2022-11-15 Nxp Usa, Inc. Transistor with flip-chip topology and power amplifier containing same
US11842937B2 (en) * 2021-07-30 2023-12-12 Wolfspeed, Inc. Encapsulation stack for improved humidity performance and related fabrication methods
US20230197587A1 (en) * 2021-12-17 2023-06-22 Wolfspeed, Inc. Ipd components having sic substrates and devices and processes implementing the same
US20240162861A1 (en) * 2022-11-14 2024-05-16 Nxp Usa, Inc. Power amplifier device having vertical die interconnect structure
CN117476631B (zh) * 2023-12-26 2024-03-22 广东仁懋电子有限公司 一种氮化镓微波功率器件

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4866005A (en) 1987-10-26 1989-09-12 North Carolina State University Sublimation of silicon carbide to produce large, device quality single crystals of silicon carbide
US4946547A (en) 1989-10-13 1990-08-07 Cree Research, Inc. Method of preparing silicon carbide surfaces for crystal growth
US5210051A (en) 1990-03-27 1993-05-11 Cree Research, Inc. High efficiency light emitting diodes from bipolar gallium nitride
US5200022A (en) 1990-10-03 1993-04-06 Cree Research, Inc. Method of improving mechanically prepared substrate surfaces of alpha silicon carbide for deposition of beta silicon carbide thereon and resulting product
US5192987A (en) 1991-05-17 1993-03-09 Apa Optics, Inc. High electron mobility transistor with GaN/Alx Ga1-x N heterojunctions
US5393993A (en) 1993-12-13 1995-02-28 Cree Research, Inc. Buffer structure between silicon carbide and gallium nitride and resulting semiconductor devices
US5523589A (en) 1994-09-20 1996-06-04 Cree Research, Inc. Vertical geometry light emitting diode with group III nitride active layer and extended lifetime
AU6852498A (en) * 1998-04-16 1999-11-08 Hitachi Limited Portable communication equipment
US6316793B1 (en) 1998-06-12 2001-11-13 Cree, Inc. Nitride based transistors on semi-insulating silicon carbide substrates
US6218680B1 (en) 1999-05-18 2001-04-17 Cree, Inc. Semi-insulating silicon carbide without vanadium domination
SE517455C2 (sv) * 1999-12-15 2002-06-11 Ericsson Telefon Ab L M Effekttransistormodul, effektförstärkare samt förfarande för framställning därav
US6548333B2 (en) 2000-12-01 2003-04-15 Cree, Inc. Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment
US6849882B2 (en) 2001-05-11 2005-02-01 Cree Inc. Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer
US7030428B2 (en) 2001-12-03 2006-04-18 Cree, Inc. Strain balanced nitride heterojunction transistors
DE10201781B4 (de) * 2002-01-17 2007-06-06 Infineon Technologies Ag Hochfrequenz-Leistungsbauteil und Hochfrequenz-Leistungsmodul sowie Verfahren zur Herstellung derselben
JP2003318311A (ja) * 2002-04-22 2003-11-07 Nec Compound Semiconductor Devices Ltd 半導体装置及びその製造方法
US6982204B2 (en) 2002-07-16 2006-01-03 Cree, Inc. Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses
US6825559B2 (en) * 2003-01-02 2004-11-30 Cree, Inc. Group III nitride based flip-chip intergrated circuit and method for fabricating
US7045404B2 (en) 2004-01-16 2006-05-16 Cree, Inc. Nitride-based transistors with a protective layer and a low-damage recess and methods of fabrication thereof
US7615774B2 (en) 2005-04-29 2009-11-10 Cree.Inc. Aluminum free group III-nitride based high electron mobility transistors
US7544963B2 (en) 2005-04-29 2009-06-09 Cree, Inc. Binary group III-nitride based high electron mobility transistors
US7548112B2 (en) 2005-07-21 2009-06-16 Cree, Inc. Switch mode power amplifier using MIS-HEMT with field plate extension
US7709269B2 (en) 2006-01-17 2010-05-04 Cree, Inc. Methods of fabricating transistors including dielectrically-supported gate electrodes
US7592211B2 (en) 2006-01-17 2009-09-22 Cree, Inc. Methods of fabricating transistors including supported gate electrodes
CN101473433B (zh) * 2006-06-20 2011-12-07 Nxp股份有限公司 功率放大器装置
EP2245703B1 (en) * 2008-01-30 2017-05-10 Franwell. Inc. Array antenna system and algorithm applicable to rfid readers
US8159052B2 (en) * 2008-04-10 2012-04-17 Semtech Corporation Apparatus and method for a chip assembly including a frequency extending device
US8339790B2 (en) * 2010-09-10 2012-12-25 Raytheon Company Monolithic microwave integrated circuit
US8402406B2 (en) * 2010-12-28 2013-03-19 International Business Machines Corporation Controlling plating stub reflections in a chip package
US20120280755A1 (en) * 2011-05-04 2012-11-08 Triquint Semiconductor, Inc. Flip-chip power amplifier and impedance matching network
TWI573301B (zh) * 2014-05-22 2017-03-01 宇能電科技股份有限公司 異向性磁阻元件及其製造方法
US9515011B2 (en) 2014-05-28 2016-12-06 Cree, Inc. Over-mold plastic packaged wide band-gap power transistors and MMICS
CN204946885U (zh) * 2015-08-23 2016-01-06 华南理工大学 一种GaN基倒装HEMT器件结构
US10225922B2 (en) * 2016-02-18 2019-03-05 Cree, Inc. PCB based semiconductor package with impedance matching network elements integrated therein
US10128365B2 (en) * 2016-03-17 2018-11-13 Cree, Inc. Bypassed gate transistors having improved stability
US9947616B2 (en) 2016-03-17 2018-04-17 Cree, Inc. High power MMIC devices having bypassed gate transistors
US10804214B2 (en) * 2016-06-27 2020-10-13 Intel Corporation Group III-N material conductive shield for high frequency metal interconnects
US9831195B1 (en) * 2016-10-28 2017-11-28 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method of manufacturing the same
US10147686B1 (en) * 2017-09-26 2018-12-04 Nxp Usa, Inc. Transistor with shield structure, packaged device, and method of manufacture
JP2019092009A (ja) * 2017-11-13 2019-06-13 住友電気工業株式会社 半導体増幅素子及び半導体増幅装置
JP6907332B2 (ja) * 2017-11-14 2021-07-21 日本碍子株式会社 パッケージおよび半導体装置
US10483352B1 (en) * 2018-07-11 2019-11-19 Cree, Inc. High power transistor with interior-fed gate fingers
US10672703B2 (en) * 2018-09-26 2020-06-02 Nxp Usa, Inc. Transistor with shield structure, packaged device, and method of fabrication

Also Published As

Publication number Publication date
WO2021202674A3 (en) 2022-01-06
EP4250356A3 (en) 2023-12-13
KR20220165261A (ko) 2022-12-14
CN116936548A (zh) 2023-10-24
EP4128345A2 (en) 2023-02-08
CN115668495A (zh) 2023-01-31
TWI809368B (zh) 2023-07-21
EP4250356A2 (en) 2023-09-27
US20210313293A1 (en) 2021-10-07
KR20230107720A (ko) 2023-07-17
TW202147772A (zh) 2021-12-16
JP2023520031A (ja) 2023-05-15
WO2021202674A2 (en) 2021-10-07

Similar Documents

Publication Publication Date Title
TWI809368B (zh) 射頻放大器裝置及製造方法
TWI770908B (zh) 在電晶體晶粒之閘極及/或汲極上通過穿碳化矽通孔進行堆疊式射頻電路拓撲
TWI798670B (zh) 堆疊式射頻電路拓撲
US11670605B2 (en) RF amplifier devices including interconnect structures and methods of manufacturing
US11837457B2 (en) Packaging for RF transistor amplifiers
US11863130B2 (en) Group III nitride-based radio frequency transistor amplifiers having source, gate and/or drain conductive vias
US11356070B2 (en) RF amplifiers having shielded transmission line structures
US11837559B2 (en) Group III nitride-based radio frequency amplifiers having back side source, gate and/or drain terminals
US20230327624A1 (en) Rf amplifier devices and methods of manufacturing including modularized designs with flip chip interconnections and integration into packaging
US20220321071A1 (en) Rf amplifier devices and methods of manufacturing including modularized designs with flip chip interconnections
KR20230029889A (ko) 무선 주파수 트랜지스터 증폭기 팩키지
US20240105692A1 (en) Packaged flip chip radio frequency transistor amplifier circuits
US20230075505A1 (en) Metal pillar connection topologies for heterogeneous packaging

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240311