CN116936548A - Rf放大器装置和制造方法 - Google Patents

Rf放大器装置和制造方法 Download PDF

Info

Publication number
CN116936548A
CN116936548A CN202310883996.4A CN202310883996A CN116936548A CN 116936548 A CN116936548 A CN 116936548A CN 202310883996 A CN202310883996 A CN 202310883996A CN 116936548 A CN116936548 A CN 116936548A
Authority
CN
China
Prior art keywords
transistor
transistor amplifier
circuitry module
die
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310883996.4A
Other languages
English (en)
Inventor
B·努里
M·玛贝尔
S·什帕德
林广模
A·克姆珀施
母千里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wofu Semiconductor Co ltd
Original Assignee
Wofu Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/906,610 external-priority patent/US11670605B2/en
Application filed by Wofu Semiconductor Co ltd filed Critical Wofu Semiconductor Co ltd
Publication of CN116936548A publication Critical patent/CN116936548A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6672—High-frequency adaptations for passive devices for integrated passive components, e.g. semiconductor device with passive components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/17104—Disposition relative to the bonding areas, e.g. bond pads
    • H01L2224/17106—Disposition relative to the bonding areas, e.g. bond pads the bump connectors being bonded to at least one common bonding area
    • H01L2224/17107—Disposition relative to the bonding areas, e.g. bond pads the bump connectors being bonded to at least one common bonding area the bump connectors connecting two common bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0288—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using a main and one or several auxiliary peaking amplifiers whereby the load is connected to the main amplifier using an impedance inverter, e.g. Doherty amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Amplifiers (AREA)
  • Geometry (AREA)

Abstract

本公开涉及RF放大器装置和制造方法。一种晶体管放大器包括半导体层结构，该半导体层结构包括第一主表面和第二主表面以及在第一主表面上并联电连接的多个单位单元晶体管，每个单位单元晶体管包括耦接到栅极歧管的栅极指、耦接到漏极歧管的漏极指、以及源极指。半导体层结构没有通向第二主表面上的源极指的通孔。

Description

RF放大器装置和制造方法
本申请是国际申请日为2021年03月31日、国际申请号为PCT/US2021/025102、进入国家阶段日为2022年11月18日、国家申请号为202180036844.X、发明名称为“RF放大器装置和制造方法”的发明专利申请的分案申请。
相关申请的交叉引用
本申请要求于2020年9月11日提交的美国专利申请序列No.17/018,762的优先权，该美国专利申请作为部分继续申请要求于2020年6月19日提交的美国专利申请序列No.16/906,610的优先权，该美国专利申请援引35U.S.C.§119要求于2020年4月3日提交的美国临时专利申请序列No.63/004,765的优先权，这些美国专利申请的全部内容通过引用并入本文。
技术领域
本公开涉及集成电路装置，并且更具体而言，涉及用于集成电路装置封装的结构。
背景技术
RF功率放大器用于各种应用，诸如用于无线通信系统的基站、多级和多路径放大器(例如，Doherty放大器)等。由RF功率放大器放大的信号常常包括具有频率在兆赫(MHz)到千兆赫(GHz)范围内的调制载波的信号。例如，在高频下操作时要求高功率处置能力的电路变得更加普遍，高频诸如是R频带(0.5-1GHz)、S频带(3GHz)、X频带(10GHz)、Ku频带(12-18GHz)、K频带(18-27GHz)、Ka频带(27-40GHz)和V频带(40-75GHz)。特别地，现在对用于放大例如500MHz和更高频率(包括微波频率)的RF信号的射频(“RF”)晶体管放大器有很高的需求。这些RF晶体管放大器可能需要表现出高可靠性、良好的线性度并处置高输出功率水平。
许多RF功率放大器设计使用半导体开关装置作为放大装置。这些开关装置的示例包括功率晶体管装置，诸如MOSFET(金属氧化物半导体场效应晶体管)、DMOS(双扩散金属氧化物半导体)晶体管、HEMT(高电子迁移率晶体管)、MESFET(金属半导体场效应晶体管)、LDMOS(横向扩散金属氧化物半导体)晶体管等。
RF放大器通常形成为半导体集成电路芯片。大多数RF放大器在硅中实现或使用宽带隙半导体材料(即，带隙大于1.40eV)来实现，宽带隙半导体材料诸如是碳化硅(“SiC”)和III族氮化物材料。如本文所使用的，术语“III族氮化物”是指在氮与元素周期表的III族元素之间形成的那些半导体化合物，III族元素通常是铝(Al)、镓(Ga)和/或铟(In)。该术语还指三元和四元化合物，诸如AlGaN和AlInGaN。这些化合物具有经验式，其中一摩尔氮与总共一摩尔III族元素结合。
基于硅的RF放大器通常使用LDMOS晶体管实现，并且可以通过相对便宜的制造表现出高水平的线性度。基于III族氮化物的RF放大器通常使用HEMT实现，主要用在要求高功率和/或高频操作的应用中，在这些应用中LDMOS晶体管放大器可能具有固有的性能限制。
RF晶体管放大器可以包括一个或多个放大级，每个放大级通常被实现为晶体管放大器。为了增加输出功率和电流处置能力，RF晶体管放大器通常以“单位单元”配置实现，其中大量个体“单位单元”晶体管电并联布置。RF晶体管放大器可以被实现为单个集成电路芯片或“管芯”，或者可以包括多个管芯。当使用多个RF晶体管放大器管芯时，它们可以串联和/或并联连接。
RF晶体管放大器常常包括匹配电路，匹配电路诸如是被设计为改善有源晶体管管芯(例如，包括MOSFET、HEMT、LDMOS等)和与其连接的传输线之间的用于基波操作频率处的RF信号的阻抗匹配的阻抗匹配电路以及被设计为至少部分地终止装置操作期间可能生成的诸如二阶和三阶谐波产物之类的谐波产物的谐波终止电路。谐波产物的终止也会影响互调失真产物的生成。
(一个或多个)RF放大器晶体管管芯以及阻抗匹配和谐波终止电路可以被封在装置封装中。管芯或芯片可以指一小块半导体材料或在其上制造电子电路元件的其它基板。集成电路封装可以指将一个或多个管芯包封在保护管芯免受物理损坏和/或腐蚀并支撑用于连接到外部电路的电触件的支撑外壳或封装中。集成电路装置封装中的输入和输出阻抗匹配电路通常包括提供阻抗匹配电路的至少一部分的LC网络，该阻抗匹配电路被配置为将有源晶体管管芯的阻抗匹配到固定值。电引线可以从封装延伸以将RF放大器电连接到外部电路元件，外部电路元件诸如是输入和输出RF传输线和偏置电压源。
用于组装RF功率装置的一些常规方法可以涉及将晶体管管芯和其中一些匹配网络组件组装在CPC(铜、铜-钼、铜层叠结构)或铜凸缘上的陶瓷或包覆成型封装中。晶体管管芯、电容器和输入/输出引线可以用诸如金线和/或铝线之类的线进行互连。这种组装处理可能是缓慢且依次的(例如，一次接合一个封装)，并且组装成本可能高(例如，由于金线的成本和昂贵的线接合机)。
发明内容
根据一些实施例，一种射频(“RF”)晶体管放大器，包括半导体层结构，该半导体层结构包括第一和第二主表面以及在第一主表面上并联电连接的多个单位单元晶体管，每个单位单元晶体管包括耦接到栅极歧管的栅极指、耦接到漏极歧管的漏极指、以及源极指。半导体层结构没有通向第二主表面上的源极指的通孔。
在一些实施例中，RF晶体管放大器还包括位于第一主表面上的耦接元件，该耦接元件包括被配置为连接到栅极歧管的栅极连接焊盘、被配置为连接到漏极歧管的漏极连接焊盘以及被配置为连接到源极指中的源极指的源极连接焊盘。
在一些实施例中，RF晶体管放大器还包括在半导体层结构的第二主表面上的载体基板。
在一些实施例中，RF晶体管放大器还包括在半导体层结构的第二主表面上在半导体层结构与载体基板之间的导热和/或导电层。
在一些实施例中，RF晶体管放大器还包括半导体层结构上的电路系统模块，该电路系统模块包括电耦接到栅极歧管的栅极引线连接焊盘和电耦接到漏极歧管的漏极引线连接焊盘。
在一些实施例中，RF晶体管放大器还包括：电耦接到栅极引线连接焊盘的输入引线，该输入引线被配置为从包含RF晶体管放大器的封装向外延伸；以及电耦接到漏极引线连接焊盘的输出引线，该输出引线被配置为从包含RF晶体管放大器的封装向外延伸。
在一些实施例中，RF晶体管放大器还包括安装在电路系统模块的第一侧和/或第二侧的一个或多个电路元件。
在一些实施例中，RF晶体管放大器还包括一个或多个电路元件上的导热和/或导电辅助间隔件层。
在一些实施例中，半导体层结构还包括高电子迁移率晶体管(HEMT)或横向扩散金属氧化物半导体(LDMOS)晶体管。
根据一些实施例，晶体管放大器包括：基于III族氮化物的放大器管芯，该放大器管芯包括在放大器管芯的第一表面上的栅极端子、漏极端子和源极端子；以及电路系统模块，在放大器管芯的第一表面上并电耦接到放大器管芯的栅极端子、漏极端子和源极端子。电路系统模块包括一个或多个电路元件，这些电路元件耦接在晶体管放大器的栅极端子与第一引线之间和/或晶体管放大器的漏极端子与第二引线之间，电路系统模块具有第一表面和位于电路系统模块的与第一表面相对的一侧的第二表面，并且电路系统模块的第一表面与放大器管芯的第一表面相邻。
在一些实施例中，一个或多个电路元件安装在电路系统模块的第一表面和/或第二表面上。
在一些实施例中，晶体管放大器还包括一个或多个电路元件上的导热和/或导电辅助间隔件层。
在一些实施例中，一个或多个电路元件形成在电路系统模块内。
在一些实施例中，第一和/或第二引线耦接到电路系统模块的第二表面。
在一些实施例中，第一和/或第二引线耦接到电路系统模块的第一表面。
在一些实施例中，电路系统模块包括在电路系统模块的第一表面上的第一互连焊盘和第二互连焊盘，第一互连焊盘被配置为耦接到放大器管芯的栅极端子，并且第二互连焊盘被配置为耦接到放大器管芯的漏极端子。
在一些实施例中，电路系统模块还包括在电路系统模块的第一表面上的第三互连焊盘，该第三互连焊盘被配置为耦接到放大器管芯的源极端子。
在一些实施例中，晶体管放大器还包括在放大器管芯与电路系统模块之间的耦接元件。
根据一些实施例，一种射频(“RF”)晶体管放大器包括：具有第一主表面和第二主表面的RF晶体管放大器管芯，该RF晶体管放大器管芯包括第一主表面上的栅极端子、漏极端子和源极端子；RF晶体管放大器管芯的第一主表面上的电路系统模块，该电路系统模块包括电耦接到栅极端子的栅极引线连接焊盘和电耦接到漏极端子的漏极引线连接焊盘；RF晶体管放大器管芯的第二主表面上的载体基板；以及RF晶体管放大器管芯与载体基板之间的导热和/或导电间隔件层。
在一些实施例中，电路系统模块包括与RF晶体管放大器管芯的第一主表面相邻的第一侧和与第一侧相对的第二侧，并且电路系统模块包括耦接到栅极端子和/或漏极端子的一个或多个电路元件。
在一些实施例中，一个或多个电路元件安装在电路系统模块的第一侧和/或第二侧。
在一些实施例中，RF晶体管放大器还包括一个或多个电路元件上的导热和/或导电辅助间隔件层。
在一些实施例中，间隔件层和辅助间隔件层形成集成的间隔件层。
在一些实施例中，RF晶体管放大器还包括耦接到电路系统模块的第二侧的输入引线和/或输出引线。
在一些实施例中，RF晶体管放大器还包括在RF晶体管放大器管芯与电路系统模块之间的耦接元件，该耦接元件具有与RF晶体管放大器管芯的第一主表面相邻的底表面和与底表面相对的顶表面。耦接元件的顶表面包括被配置为连接到电路系统模块的第一互连焊盘的栅极连接焊盘、被配置为连接到电路系统模块的第二互连焊盘的漏极连接焊盘以及被配置为连接到电路系统模块的第三互连焊盘的源极连接焊盘。
在一些实施例中，RF晶体管放大器还包括侧壁和盖子。载体基板、侧壁和盖子限定内部腔体，并且RF晶体管放大器管芯位于内部腔体内。
在一些实施例中，RF晶体管放大器还包括在电路系统模块和RF晶体管放大器管芯上的包覆成型材料。
在一些实施例中，RF晶体管放大器管芯是基于III族氮化物的RF晶体管放大器管芯。
在一些实施例中，RF晶体管放大器的操作频率在R频带、S频带、X频带、Ku频带、K频带、Ka频带和/或V频带中。
在阅读以下附图和详细描述后，根据一些实施例的其它装置、设备和/或方法对于本领域技术人员将变得清楚。除了以上实施例的任何和所有组合之外，所有这样的附加实施例都旨在被包括在本说明书内，在本发明的范围内，并受所附权利要求的保护。
附图说明
图1A是常规高电子迁移率晶体管的示意性截面视图。
图1B是常规封装的基于III族氮化物的RF晶体管放大器的示意性侧视图。图1C是沿着图1B的线1C-1C截取的示意性截面视图，其示出了包括在图1B的RF晶体管放大器中的RF晶体管放大器管芯的顶部金属化的结构。图1D是另一个常规的基于III族氮化物的RF晶体管放大器的示意性侧视图。
图2A是根据本发明的一些实施例的基于III族氮化物的RF晶体管放大器的示意性侧视图。
图2B是沿着图2A的线2B-2B截取的作为图2A的基于III族氮化物的RF晶体管放大器的一部分的RF晶体管放大器管芯的示意性平面图。
图2C是沿着图2B的线2C-2C截取的截面视图。
图2D是沿着图2B的线2D-2D截取的截面视图。
图2E是沿着图2B的线2E-2E截取的截面视图。
图2F是沿着图2B的线2F-2F截取的截面视图。
图2G至图2L是本发明的附加实施例的截面视图。
图3A是根据本发明的一些实施例的耦接到电路系统模块的RF晶体管放大器的示意性截面视图。
图3B是根据本发明的一些实施例的耦接到电路系统模块的RF晶体管放大器管芯的示意性截面视图。
图3C是根据本发明的一些实施例的结合了耦接到电路系统模块的再分布层的RF晶体管放大器管芯的示意性截面视图。
图3D是根据本发明的一些实施例的耦接到多个RF晶体管放大器的电路系统模块的示意性截面视图。图3E是根据本发明的一些实施例的耦接到多个RF晶体管放大器管芯的电路系统模块的示意性截面视图。
图4A是根据本发明的一些实施例的耦接到载体基板的RF晶体管放大器和电路系统模块的示意性截面视图。
图4B是根据本发明的一些实施例的在没有耦接元件的情况下耦接到载体基板的RF晶体管放大器和电路系统模块的示意性截面视图。
图4C是根据本发明的一些实施例的耦接到电路系统模块并放置在载体基板上的多个RF晶体管放大器管芯的示意性截面视图。
图5A至图5C是根据本发明的一些实施例的RF晶体管放大器的各种封装选项的示意性视图。
图6A至图6C是根据本发明的一些实施例的耦接到电路系统模块的RF晶体管放大器的附加实施例的示意性截面视图。
图7A至图7E是图示根据本发明的某些实施例的耦接电路系统模块和RF晶体管放大器管芯的方法的示意图。
图8A和图8B是根据本发明的一些实施例的电路系统模块的各种封装选项的示意性截面视图。
图9A是根据本发明的一些实施例的电路系统模块的实施例的平面图。
图9B是沿着图9A的线9B-9B截取的截面视图。
图9C是沿着图9A的线9C-9C截取的截面视图。
图9D是根据本发明的一些实施例的安装在基板上的图9A的电路系统模块的截面视图。
图10A和图10B是根据本发明的一些实施例的电路系统模块的各种封装选项的示意性截面视图。
图11A至图11D管芯是根据本发明的一些实施例的耦接到电路系统模块的RF晶体管放大器的附加实施例的示意性截面视图。
图12A至图12D是根据本发明的一些实施例的耦接到电路系统模块的RF晶体管放大器管芯的附加实施例的示意性截面视图。
图13A至图13D是根据本发明的一些实施例的耦接到电路系统模块并结合有间隔件的RF晶体管放大器管芯的附加实施例的示意性截面视图。
图14A至图14D是根据本发明的一些实施例的电路系统模块的各种封装选项的示意性截面视图。
图15A至图15D是根据本发明的一些实施例的包括电路系统模块和并结合有耦接到第一和第二电路元件的机构的附加RF晶体管放大器实施例的示意性截面视图。
图16A至图16D是根据本发明的一些实施例的电路系统模块的各种封装选项的示意性截面视图。
具体实施方式
在以下详细描述中，阐述了许多具体细节来提供对本公开的实施例的透彻理解。但是，本领域技术人员将理解，可以在没有这些具体细节的情况下实践本公开。在一些情况下，没有详细描述众所周知的方法、处理、组件和电路以免混淆本公开。意在可以单独实现或以任何方式和/或组合进行组合本文公开的所有实施例。关于一个实施例描述的方面可以结合在不同的实施例中，但是没有相对于其进行具体描述。即，所有实施例和/或任何实施例的特征可以以任何方式和/或组合进行组合。
依据本发明的实施例，提供了基于III族氮化物的RF晶体管放大器，该RF晶体管放大器包括RF晶体管放大器管芯，该RF晶体管放大器管芯的栅极端子、漏极端子和源极端子都位于RF晶体管放大器管芯的顶侧。在一些实施例中，RF晶体管放大器可以不包括用于栅极和漏极连接的接合线，这可以减少电路中存在的电感的量。顶侧接触件可以允许耦接元件直接耦接到RF晶体管放大器管芯的栅极端子、漏极端子和源极端子。耦接元件可以以方便的方式进一步连接到附加电路系统，诸如谐波终止电路系统、输入阻抗匹配电路系统和/或输出阻抗匹配电路系统。在晶体管管芯的基板具有高热导率的特定实施例中，诸如用于基于III族氮化物的HEMT的SiC生长基板中，管芯可以与基板一起安装在导热载体基板或底座上，诸如金属块、引线框架或凸缘上，以提供由放大器封装中管芯生成的热量的改善的散热。
图1A是常规高电子迁移率晶体管10的示意性截面视图。如图1A中所示，高电子迁移率晶体管10可以形成在诸如例如碳化硅、硅或蓝宝石之类的基板22上。沟道层24形成在基板22上。势垒层26与基板22相对地形成在沟道层24上。沟道层24可以包括例如氮化镓(GaN)并且势垒层26可以包括例如氮化铝镓(AlGaN)。
沟道层24和势垒层26可以一起在基板22上形成半导体结构90。源极接触件56和漏极接触件54形成在势垒层26的上表面上并且彼此横向间隔开。源极接触件56和漏极接触件54可以形成到势垒层26的欧姆接触。
在源极接触件56与漏极接触件54之间在势垒层26的上表面上形成栅极接触件52。当HEMT装置10被偏置为处于其导通或“导通”状态时，在沟道层24与势垒层26之间的结处形成二维电子气(2DEG)层。2DEG层充当高导电层，允许电流分别在源极接触件56和漏极接触件54下方的装置的源极区域与漏极区域之间流动。
源极接触件56可以耦接到参考信号，诸如例如地电压。到参考信号的耦接可以由从基板22的下表面22A延伸穿过基板22到势垒层的上表面26A的通孔66提供。通孔66可以暴露源极接触件56的下表面56A。背金属层35可以形成在基板22的下表面22A和通孔66的侧壁上。背金属层35可以直接接触源极接触件56。因此，背金属层35和耦接到其的信号可以电连接到源极接触件56。
在一些实施例中，一个或多个绝缘层50可以直接接触半导体结构90的上表面(例如，接触势垒层26的上表面26A)。一个或多个绝缘层50可以用作HEMT装置10的钝化层。在一些实施例中，可以提供附加的金属接触件(未示出)以接触栅极接触件52和/或漏极接触件54。
如上所述，基于III族氮化物的RF放大器，包括图1A中所示的HEMT装置，常常用在高功率和/或高频应用中。通常，在操作期间，(一个或多个)基于III族氮化物的RF放大器管芯内生成大量热量。如果(一个或多个)RF管芯变得太热，那么RF放大器的性能(例如，输出功率、效率、线性度、增益等)可能劣化和/或(一个或多个)RF放大器管芯可能损坏。照此，基于III族氮化物的RF放大器通常安装在可以针对热移除进行优化的封装中。图1B和图1C图示了常规封装的基于III族氮化物的RF放大器。特别地，图1B是常规封装的基于III族氮化物的RF放大器100的示意性侧视图，并且图1C是包括在封装的基于III族氮化物的RF晶体管放大器100中的RF晶体管放大器管芯的示意性截面视图，其中截面沿着图1B的线1C-1C截取。将认识到的是，图1B-图1C(以及各种其它图)是高度简化的图并且实际的RF放大器可以包括更多的单位单元以及未在本文的简化图中示出的各种电路系统和元件。
如图1B中所示，基于III族氮化物的RF放大器100包括安装在封装170内的RF放大器管芯110。封装170包括栅极引线172、漏极引线174、载体基板176和壳体178。RF晶体管放大器管芯110安装在载体基板176的上表面上，该载体基板176可以包括例如金属凸缘。RF放大器管芯110具有顶侧112和底侧114。RF放大器管芯110包括依次堆叠的底侧(也称为“背”侧)金属化结构120、半导体层结构130和顶侧金属化结构140。背侧金属化结构120包括源极端子126。RF放大器100可以是基于HEMT的RF放大器，诸如图1A中所示的，在这种情况下，半导体层结构130可以至少包括沟道层和势垒层，它们通常形成在半导体或绝缘生长基板(诸如SiC、硅或蓝宝石基板)上。即使由非半导体材料形成，生长基板也可以被认为是半导体层结构130的一部分。顶侧金属化结构140尤其包括栅极端子142和漏极端子144。
输入匹配电路190和/或输出匹配电路192也可以安装在壳体178内。匹配电路190、192可以是将输入到RF晶体管放大器100或从RF晶体管放大器100输出的RF信号的基波分量的阻抗分别与RF晶体管放大器管芯110的输入或输出处的阻抗进行匹配的阻抗匹配电路和/或是被配置为将可能存在于RF晶体管放大器管芯110的输入或输出处的基波RF信号的诸如二阶或三阶谐波之类的谐波短路到地的谐波终止电路。如图1B中示意性所示的，输入和输出匹配电路190、192可以安装在金属凸缘176上。栅极引线172可以通过一个或多个第一接合线182连接到输入匹配电路190，并且输入匹配电路190可以通过一个或多个第二接合线183连接到RF放大器管芯110的栅极端子142。类似地，漏极引线174可以通过一个或多个第四接合线185连接到输出匹配电路192，并且输出匹配电路192可以通过一个或多个第三接合线184连接到RF放大器管芯110的漏极端子144。RF晶体管放大器管芯110的源极端子126可以直接安装在金属凸缘176上。金属凸缘176可以提供到源极端子126的电连接并且还可以用作散热结构。第一至第四接合线182-185可以形成输入和/或输出匹配电路的一部分。壳体178可以包括陶瓷壳体，并且栅极引线172和漏极引线174可以延伸穿过壳体178。壳体178可以包括多个部件，诸如形成侧壁的下部并支撑栅极和漏极引线172、174的框架以及放置在框架顶部的盖子。装置的内部可以包括充气的腔体。
图1C是通过顶侧金属化结构140的一部分截取的RF放大器管芯110的示意性截面视图。将顶侧金属化结构140的各种导电元件彼此隔离的电介质层未在图1C中示出以简化绘图。
如图1C中所示，RF晶体管放大器管芯110包括基于III族氮化物的HEMT RF晶体管放大器，该RF晶体管放大器具有多个单位单元晶体管116，每个单位单元晶体管116包括栅极指152、漏极指154和源极指156。栅极指152电连接到共用栅极歧管146，并且漏极指154电连接到共用漏极歧管148。栅极歧管146电连接到可以被实现为栅极接合焊盘(参见图1B)的栅极端子142(例如，通过从栅极歧管146向上延伸的导电通孔)，并且漏极歧管148电连接到可以被实现为漏极接合焊盘(参见图1B)的漏极端子144(例如，通过从漏极歧管148向上延伸的导电通孔)。源极指156经由延伸穿过半导体层结构130的多个导电源极通孔166电连接到源极端子126。导电源极通孔166可以包括完全延伸穿过半导体层结构130的镀金属的通孔。
再次参考图1B，载体基板176(这里是金属凸缘)可以充当散热器，用于散发在RF放大器管芯110中生成的热量。热量主要在RF放大器管芯110的上部中生成，在那里在例如单位单元晶体管116的沟道区域中生成相对高的电流密度。这个热量可以通过源极通孔166和半导体层结构130两者传递到载体基板176。
图1D是常规封装的基于III族氮化物的RF晶体管放大器100'的示意性侧视图，该RF晶体管放大器100'类似于上面参考图1B讨论的RF晶体管放大器。RF晶体管放大器100'与RF晶体管放大器100的不同之处在于它包括不同的封装170'。封装170'包括金属底座176(充当金属散热器并且可以被实现为金属块)以及栅极和漏极引线172'、174'。在一些实施例中，可以形成金属引线框架，然后对其进行处理以提供金属底座176和/或栅极和漏极引线172'、174'。RF晶体管放大器100'还包括至少部分地围绕RF晶体管放大器管芯110、引线172'、174'和金属底座176的塑料包覆成型件178'。塑料包覆成型件178'代替包括在RF晶体管放大器100中的陶瓷侧壁和盖子178。
取决于实施例，封装的晶体管放大器100'可以包括例如单片微波集成电路(MMIC)作为RF晶体管放大器管芯110，在这种情况下，RF晶体管放大器管芯110结合有多个分立装置。在一些实施例中，封装的RF晶体管放大器100可以包括串联连接以形成多级RF晶体管放大器的多个RF晶体管放大器管芯和/或可以包括诸如在Doherty放大器配置中部署在多条路径中(例如，并联)以形成具有多个RF晶体管放大器管芯和多条路径的RF晶体管放大器的多个晶体管管芯。
在其它情况下，基于III族氮化物的RF放大器可以被实现为MMIC装置，其中一个或多个RF放大器管芯连同它们相关联的阻抗匹配和谐波终止电路一起实现在单个集成电路管芯中。例如，在美国专利No.9,947,616中公开了这种基于III族氮化物的RF放大器的示例，该美国专利的全部内容通过引用并入本文。当RF晶体管放大器管芯110是MMIC实施方式时，可以省略输入匹配电路190和/或输出匹配电路192(因为它们可以替代地在RF晶体管放大器管芯110内实现)并且接合线182和/或185可以直接从栅极和漏极引线172'、174'延伸到栅极和漏极端子142、144。
常规的基于III族氮化物的RF晶体管放大器，诸如图1A-图1D的RF晶体管放大器100，可以使用接合线182、184将RF晶体管放大器管芯110连接到封装的其它部分。这些接合线182、184具有可以用于实现RF晶体管放大器的阻抗匹配和/或谐波终止电路中的电感器中的一些的固有电感。可以通过改变接合线182、184的长度和/或截面面积(例如，直径)来变化所提供的电感的量，使得接合线182、184提供期望的电感量。遗憾的是，随着应用移向更高的频率，接合线182、184的电感可能超过用于阻抗匹配和/或谐波终止电路的期望电感量。当这种情况发生时，可以使用非常短和/或具有大截面面积的接合线182、184来努力将其电感降低到合适的水平。但是，非常短的接合线182、184可能难以焊接到位，这可能增加制造成本，和/或可能导致更高的装置故障率。具有大截面面积的接合线182、184可能要求RF晶体管放大器管芯上更大的栅极和漏极接合焊盘，这可能导致增加RF晶体管放大器管芯的整体尺寸，这也是不期望的。而且，在一些较高频率的应用中，即使是具有大截面面积的非常短的接合线182、184也可能具有太大的电感，使得匹配网络例如不能正确地终止二阶或三阶谐波。虽然RF晶体管放大器可以被实现为MMIC装置以避免接合线182、184中电感过大的问题，但MMIC RF晶体管放大器的制造成本更高，并且只能在匹配电路的频率范围内使用，从而降低了灵活性。
而且，通常用于大批量制造的线接合装备可能具有+/-1mil的容差，这意味着任何特定线接合的长度可能变化多达2mil(即，接合线的每一端+/-1mil)。对于高频应用，与2mil的线接合相关联的电感的变化可能是显著的，因此如果接合线距离期望的标称长度太短或太长1-2mil，那么匹配电路的性能可能降低。在装置的顶侧形成栅极和漏极端子并使用耦接元件将这些端子连接到附加电路系统可以大大消除这种处理变化，从而导致改善的性能。
现在将参考附图更详细地讨论本发明的实施例。
图2A-图2G描绘了根据本发明的某些实施例的基于III族氮化物的RF晶体管放大器200。特别地，图2A是基于III族氮化物的RF晶体管放大器200的示意性侧视图。图2B是RF晶体管放大器管芯210的示意性平面图，RF放大器管芯210是图2A的基于III族氮化物的RF晶体管放大器200的沿着图2A的线2B-2B截取的一部分。图2C至图2F是分别沿着图2B的线2C-2C至2F-2F截取的RF晶体管放大器管芯210的示意性截面视图。图2G是图2D中所示的源极端子的替代实施例。图2H至图2L是根据本发明的某些实施例的基于III族氮化物的RF晶体管放大器200'、200”的附加实施例的截面视图。
如图2A中所示，在一些实施例中，基于III族氮化物的RF晶体管放大器200可以包括安装在耦接元件270的底表面上的RF晶体管放大器管芯210。RF晶体管放大器管芯210具有顶侧212和背侧214。RF晶体管放大器管芯210包括依次堆叠的顶侧金属化结构220、半导体层结构230和底侧热层240。顶侧金属化结构220包括栅极端子222、漏极端子224以及一个或多个源极端子226。RF晶体管放大器200可以是基于HEMT的RF晶体管放大器，在这种情况下，半导体层结构230可以至少包括沟道层和势垒层，如将参考图2C和图2D更详细地讨论的。在一些配置中，如本文将进一步讨论的，耦接元件270可以从RF晶体管放大器200中省略。
耦接元件270可以被配置为耦接到栅极端子222、漏极端子224以及一个或多个源极端子226。在一些情况下，耦接元件270可以包括再分布层(RDL)层叠结构和/或中介层。RDL层叠结构是指具有导电层图案和/或导电通孔的基板。可以使用半导体处理技术通过在基材上沉积导电和绝缘层和/或图案以及通过在结构内形成通孔和路由图案(例如，由铜制成)以用于通过RDL层叠结构传输信号来制造RDL层叠结构。例如，如图2A中所示，耦接元件270可以包括形成在包封结构277中的导电图案273。
栅极连接焊盘272、漏极连接焊盘274和源极连接焊盘276设置在耦接元件270的顶表面上。这些连接焊盘272、274、276中的每一个可以包括例如暴露的铜焊盘，但本发明不限于此。栅极连接焊盘272可以通过耦接元件270中的一个或多个导电图案273电耦接到栅极端子222。类似地，漏极连接焊盘274可以通过耦接元件270中的一个或多个导电图案273电耦接到漏极端子224，并且源极连接焊盘276可以通过耦接元件270中的一个或多个导电图案273电耦接到(一个或多个)源极端子226。
在一些实施例中，耦接元件270的导电图案273可以被配置为扇出(FO)配置。FO配置可以允许扩大与相应源极、栅极和漏极端子的连接的间距，从而允许增加连接的分离。但是，本发明不限于FO连接。在一些实施例中，可以使用扇入连接、扇入和扇出配置或其它配置。
在一些实施例中，耦接元件270和/或RDL层叠结构可以被形成为晶片级处理(WLP)操作的一部分，但是本发明不限于此。例如，可以通过在栅极端子222、漏极端子224以及一个或多个源极端子226上部署导电柱来形成耦接元件270。在一些实施例中，导电柱可以包括铜。例如，可以通过使用一个或多个掩模电镀铜种子形成图案来形成导电柱。导电柱可以形成导电图案273。此外，栅极连接焊盘272、漏极连接焊盘274和源极连接焊盘276可以形成在导电图案273上。导电图案273、栅极连接焊盘272、漏极连接焊盘274和源极连接焊盘276可以至少部分地部署在可以包括包覆成型材料的包封结构277内。包覆成型材料可以包括例如氧化硅、氮化硅、导电图案273的氧化物、聚合物、模塑化合物和/或其组合。可以处理(例如，平坦化)包覆成型材料以暴露栅极连接焊盘272、漏极连接焊盘274和/或源极连接焊盘276。在一些实施例中，耦接元件270的形成可以在晶片级执行，并且RF晶体管放大器管芯210和/或RF晶体管放大器200中的个体可以从晶片中切单。
在一些实施例中，耦接元件270可以在先芯片或后芯片处理中形成。在先芯片处理中，RDL结构可以在管芯210(或包括管芯210的晶片)上形成。例如，可以沉积种子层(例如，在栅极端子222、漏极端子224以及一个或多个源极端子226中的一个或多个上)。然后，可以图案化和电镀种子以形成一层导电材料。这个处理可以重复多次以形成耦接元件270的导电图案273。这些导电图案273然后可以被封在包封结构277中以形成耦接元件270。
在后芯片处理中，耦接元件270的RDL层可以在临时载体层上形成。导电图案273可以以类似于先芯片处理的方式在临时载体层上形成。当完成时，耦接元件270可以从临时载体层解耦，然后重新耦接到管芯210。例如，耦接元件270可以耦接到栅极端子222、漏极端子224以及一个或多个源极端子226中的一个或多个(例如，经由焊料)。
可以可替代地使用其它耦接元件270，诸如例如印刷电路板(例如，多层印刷电路板)、包括导电通孔和/或焊盘的陶瓷基板或者用于RF晶体管放大器管芯210的可以进行到RF晶体管放大器管芯210的顶侧212的电连接的任何耦接结构。
图2A中所示的导电图案273的布置仅是示例，在不偏离本发明的情况下，其它布置也是可能的。例如，在一些实施例中，耦接元件270的导电图案273可以延伸到RF晶体管放大器管芯210的相邻侧。在一些实施例中，耦接元件270可以具有与图2A中所示的端子不同的端子。
热层240可以在RF晶体管放大器管芯210的背侧214。热层240可以是导热层，该导热层被配置为促进RF晶体管放大器管芯210与RF晶体管放大器管芯210安装到的载体基板之间的热转移。在一些实施例中，可以省略热层240。在一些实施例中，热层240可以是管芯附接层，诸如共晶层。热层240可以在晶体管放大器管芯210上和/或延伸到包封结构277上。热层240可以是金属层以形成共熔或其它金属接合。在一些实施例中，热层240可以是热粘合剂。
RF晶体管放大器管芯210可以包括基于III族氮化物的HEMT RF晶体管放大器，该HEMT RF晶体管放大器包括彼此并联电连接的多个单位单元晶体管216。这可以在图2B中最好地看到，图2B示意性地描绘了顶侧金属化结构220下方的RF晶体管放大器管芯210的平面图。顶侧金属化结构220，包括栅极端子222、漏极端子224以及一个或多个源极端子226，在图2B中示为虚线。
如图2B中所示，RF晶体管放大器管芯210包括栅极歧管242和漏极歧管244、多个栅极指252、多个漏极指254和多个源极指246，所有这些可以形成在半导体层结构230的上表面上。栅极歧管242和栅极指252是RF晶体管放大器管芯210的栅极电极的一部分。栅极歧管242和栅极指252可以被实现为第一单片金属图案，但本发明不限于此。漏极歧管244和漏极指254是RF晶体管放大器管芯210的漏极电极的一部分，并且可以被实现为第二单片金属图案，但本发明不限于此。
栅极指252可以由能够与基于III族氮化物的半导体材料形成肖特基接触的材料形成，诸如Ni、Pt、Cu、Pd、Cr、W和/或WSiN。漏极指254和源极指246可以包括可以与基于III族氮化物的材料形成欧姆接触的金属(例如，TiAlN、TiSiNi等)。有助于将栅极歧管/指242、252、漏极歧管/指244、254和源极指246彼此隔离的电介质层(或一系列电介质层)未在图2B中示出以更好地图示RF晶体管放大器管芯210的元件。
栅极端子222、漏极端子224以及(一个或多个)源极端子226可以设置在RF晶体管放大器管芯210的上表面上。栅极端子222可以物理和电连接到栅极歧管242(例如，通过导电通孔)，(一个或多个)源极端子226可以物理和电连接到源极指246(例如，通过导电通孔)，并且漏极端子224可以物理和电连接到漏极歧管244(例如，通过导电通孔)。虽然各种端子被图示为直接连接到栅极/漏极歧管和/或源极指，但是应该理解的是，在一些实施例中，可能存在中间元件。例如，在一些实施例中，电容器、电感器、电阻器等可以耦接在端子与相应的歧管和/或指之间。作为示例，可以在RF晶体管放大器管芯210的表面上形成耦接到漏极歧管244的电容器，并且可以将漏极端子224耦接到电容器。
单位单元晶体管216之一也在图2B中示出。如图所示，单位单元晶体管216包括栅极指252、漏极指254和源极指246以及半导体层结构230的下层部分。由于所有栅极指252都电连接到共用栅极歧管242，所有漏极指254都电连接到共用漏极歧管244，并且所有源极指246都经由(一个或多个)源极端子226电连接在一起(下面讨论)，因此可以看出，单位单元晶体管216全部并联电连接在一起。
单位单元晶体管216可以是HEMT装置。在例如2002年6月6日公开的标题为“Aluminum Gallium Nitride/Gallium Nitride High Electron Mobility TransistorsHaving A Gate Contact On A Gallium Nitride Based Cap Segment And Methods OfFabricating Same”的共同受让的美国专利公开No.2002/0066908A1、2002年11月14日公开的标题为“Group-III Nitride Based High Electron Mobility Transistor(HEMT)WithBarrier/Spacer Layer”的美国专利公开No.2002/0167023A1、2004年4月1日公开的标题为“Nitride-Based Transistors And Methods Of Fabrication Thereof Using Non-Etched Contact Recesses”的美国专利公开No.2004/0061129、2011年3月15日发布的标题为“Nitride-Based Transistors With A Protective Layer And A Low-Damage Recess”的美国专利No.7,906,799以及2001年11月13日发布的标题为“Nitride BasedTransistors On Semi-Insulating Silicon Carbide Substrates”的美国专利No.6,316,793中描述了可以利用本发明的实施例的基于III族氮化物的HEMT装置的合适结构，这些专利公开或专利的公开内容通过引用整体并入本文。
参考图2C和图2D，半导体层结构230包括多个半导体层。在所描绘的实施例中，示出了总共两个半导体层，即沟道层234和位于沟道层234的顶侧的势垒层236。半导体层结构230可以包括附加的半导体和/或非半导体层。例如，半导体层结构230可以包括生长基板232，其它半导体层在该生长基板232上生长。生长基板232可以是半绝缘碳化硅(SiC)基板，其可以是例如4H多型碳化硅。其它碳化硅候选多型可以包括3C、6H和15R多型。生长基板232可以是高纯度半绝缘(HPSI)基板，可从Cree公司获得。术语“半绝缘”在本文中是描述性使用的，而不是绝对意义上的。
在本发明的一些实施例中，生长基板232的碳化硅体晶体在室温下可以具有等于或高于大约1x105欧姆-厘米的电阻率。可以在本发明的一些实施例中使用的示例性SiC基板由例如本发明的受让人、位于Durham,N.C.的Cree公司制造，并且例如在美国专利No.34,861、美国专利No.4,946,547、美国专利No.5,200,022和美国专利No.6,218,680中描述了用于生产这种基板的方法，这些美国专利的公开内容通过引用整体并入本文。虽然碳化硅可以用作基板材料，但是本申请的实施例可以利用任何合适的基板，诸如蓝宝石(Al2O3)、氮化铝(AlN)、氮化铝镓(AlGaN)、氮化镓(GaN)、硅(Si)、GaAs、LGO、氧化锌(ZnO)、LAO、磷化铟(InP)等。生长基板232可以是碳化硅晶片，并且RF晶体管放大器200可以至少部分地经由晶片级处理形成，然后晶片可以被切割以提供多个个体RF晶体管放大器200。
与蓝宝石(Al2O3)或硅相比，SiC与III族氮化物的晶格匹配更接近，蓝宝石(Al2O3)或硅是用于III族氮化物装置的非常常见的基板材料。SiC更接近的晶格匹配可以导致III族氮化物膜的质量高于蓝宝石或硅上一般可用的膜的质量。SiC还具有非常高的热导率，因此在碳化硅上的III族氮化物装置的总输出功率通常不像在蓝宝石上形成相同装置的情况那样受基板散热的限制。而且，半绝缘SiC基板的可用性可以提供装置隔离和降低的寄生电容。
可以在沟道层234下方的生长基板232上设置可选的缓冲层、成核层和/或过渡层(未示出)。例如，可以包括AlN缓冲层以在SiC生长基板232与半导体层结构230的其余部分之间提供适当的晶体结构过渡。此外，还可以提供(一个或多个)应变平衡过渡层，例如，如在2003年6月5日公开且标题为“Strain Balanced Nitride Heterojunction TransistorsAnd Methods Of Fabricating Strain Balanced Nitride HeterojunctionTransistors”的共同转让的美国专利公开2003/0102482A1中所描述的，该美国专利公开的公开内容通过引用并入本文，如同在本文中完整阐述一样。
在一些实施例中，沟道层234和势垒层236各自可以通过外延生长形成。已在例如美国专利No.5,210,051、美国专利No.5,393,993和美国专利No.5,523,589中描述了用于III族氮化物的外延生长的技术，这些美国专利的公开内容也通过引用整体并入本文。沟道层234可以具有小于势垒层236的带隙的带隙，并且沟道层234还可以具有比势垒层236大的电子亲和力。沟道层234和势垒层236可以包括基于III族氮化物的材料。
在一些实施例中，沟道层234是III族氮化物材料，诸如AlxGa1-xN，其中0≤x<1，条件是在沟道和势垒层234、236之间的界面处，沟道层234的导带边缘的能量小于势垒层236的导带边缘的能量。在本发明的某些实施例中，x＝0，指示沟道层234是氮化镓(“GaN”)。沟道层234也可以是其它III族氮化物，诸如InGaN、AlInGaN等。沟道层234可以是未掺杂的或无意掺杂的，并且可以生长到例如大于大约2nm的厚度。沟道层234也可以是多层结构，诸如超晶格或GaN、AlGaN等的组合。
沟道层234可以具有小于势垒层236的至少一部分的带隙的带隙，并且沟道层234也可以具有比势垒层236大的电子亲和力。在某些实施例中，势垒层236为AlN、AlInN、AlGaN或AlInGaN，其厚度介于大约0.1nm和大约10nm或更大之间。在特定实施例中，势垒层236足够厚并且具有足够高的Al组成和掺杂以在沟道层234与势垒层236之间的界面处引起显著的载流子浓度。
势垒层236可以是III族氮化物并且可以具有比沟道层234的带隙大的带隙和比沟道层234小的电子亲和力。因而，在本发明的某些实施例中，势垒层236可以包括AlGaN、AlInGaN和/或AlN或其层的组合。例如，势垒层236的厚度可以从大约0.1nm至大约30nm。在某些实施例中，势垒层236未掺杂或掺杂有n型掺杂剂至小于大约1019cm-3的浓度。在本发明的一些实施例中，势垒层236是AlxGa1-xN，其中0<x<1。在特定实施例中，铝浓度是大约25％。但是，在本发明的其它实施例中，势垒层236包括铝浓度介于大约5％和大约100％之间的AlGaN。在本发明的具体实施例中，铝浓度大于大约10％。
由于势垒层236与沟道层234之间的带隙差异以及势垒层236与沟道层234之间的界面处的压电效应，在沟道层234与势垒层236之间的结处在沟道层234中感应出二维电子气(2DEG)。2DEG充当高导电层，允许每个单位单元晶体管216的源极区域与其相关联的漏极区域之间导电，其中源极区域是半导体层结构230的直接位于源极指256下方的部分并且漏极区域是半导体层结构230的直接位于对应的漏极指254下方的部分。
虽然为了图示的目的，半导体结构230被示为具有沟道层234和势垒层236，但半导体结构230可以包括附加层/结构/元件，诸如在沟道层234与基板232之间的(一个或多个)缓冲和/或成核层和/或势垒层236上的帽层。在美国专利No.5,192,987、美国专利No.5,296,395、美国专利No.6,316,793、美国专利No.6,548,333、美国专利No.7,544,963、美国专利No.7,548,112、美国专利No.7,592,211、美国专利No.7,615,774、美国专利No.7,548,112和美国专利No.7,709,269中作为示例讨论了包括基板、沟道层、势垒层和其它层的HEMT结构，这些美国专利的公开内容通过引用整体并入本文。例如，可以在基板232的上表面上形成AlN缓冲层，以在碳化硅基板232与RF晶体管放大器200的其余部分之间提供适当的晶体结构过渡。此外，也可以和/或可替代地提供(一个或多个)应变平衡过渡层，例如如在共同受让的美国专利No.7,030,428中所描述的，该美国专利的公开内容通过引用整体并入本文，如同在本文中完整阐述了一样。可选的缓冲/成核/过渡层可以通过MOCVD、MBE和/或HVPE沉积。
在栅极指252、漏极指254和源极指246之上形成层间绝缘层238。层间绝缘层238可以包括电介质材料，诸如SiN、SiO2等。
耦接元件270可以在半导体层结构230上和/或耦接到半导体层结构230。例如，导电图案273可以分别耦接在栅极连接焊盘272与栅极端子222之间、漏极连接焊盘274与漏极端子224之间以及源极连接焊盘276与源极端子226之间。在图2C中，为了便于描述，省略了耦接元件270的包封结构277。耦接元件270的栅极连接焊盘272、漏极连接焊盘274和源极连接焊盘276可以垂直于栅极指252和漏极指254延伸。
通过将所有端子放置在RF晶体管放大器管芯210的顶侧，根据本发明的某些实施例的RF晶体管放大器200可以能够省略通向RF晶体管放大器管芯210的背侧的通孔。在RF晶体管放大器管芯210的背侧没有将源极连接到接地的导电底座的通孔的情况下，导电底座不需要是电活性的。此外，RF晶体管放大器管芯210的基板232的背侧可以热耦合到诸如散热器或凸缘(未示出)之类的导热底座以提供改善的散热。在一些实施例中，热层240可以促进这种热耦合。当使用SiC作为基板材料时，由于SiC的改善的热导率，因此封装的热性质可以进一步得到改善。
而且，将所有端子放置在RF晶体管放大器管芯210的顶侧允许使用耦接元件270，该耦接元件270可以将所有晶体管连接带到相应的连接焊盘。这可以允许RF晶体管放大器管芯210通过使用避免接合线的连接方法进一步耦接到电路的其它元件(例如，其它路由元件、接地元件、谐波和/或输入/输出阻抗匹配元件)，避免接合线的连接方法诸如是焊料。
图2D图示了各种源极指246与源极端子226之间的连接的示例。如图2D中所示，每个源极指246可以耦接到相应的源极端子226，但本发明是不限于此。在一些实施例中，一个或多个源极端子226可以耦接到多于一个源极指246。例如，如图2G中所示，在一些实施例中，可以提供单个源极端子226，并且源极端子226可以连接到每个单独的源极指246。在一些实施例中，可以提供多个源极端子226，每个源极端子226连接到多个源极指246。一个或多个源极端子226可以通过耦接元件270的导电图案273耦接到源极连接焊盘276。
图2E图示了栅极歧管242与栅极端子222之间的连接的示例。如图2E中所示，栅极歧管242可以通过例如多个通孔耦接到栅极端子222。图2F图示了漏极歧管244与漏极端子224之间的连接的示例。如图2E中所示，漏极歧管244可以通过例如多个通孔耦接到漏极端子224。在图2E和图2F两者中，栅极端子222和/或漏极端子224可以通过一个或多个导电图案273分别耦接到耦接元件270的栅极连接焊盘272和/或漏极连接焊盘274。
虽然图2C、图2E和图2F图示了其中栅极歧管242和栅极端子222是分离的元件并且漏极栅极歧管244和漏极端子224是分离的元件(例如，通过通孔连接)的实施例，但本发明不限于此。例如，图2H-图2J图示了其中栅极/漏极歧管和端子是单个元件的示例。例如，参考图2H和图2I，装置200'可以被配置为使得栅极歧管242延伸到RF晶体管放大器管芯210的表面以用作栅极端子222。类似地，图2H和图2J图示了装置200'可以被配置为使得漏极歧管244延伸到RF晶体管放大器管芯210的表面以用作漏极端子224。
在一些实施例中，附加的导电元件和/或分立电路组件可以形成为RF晶体管放大器管芯的一部分。图2K图示了根据本发明的一些实施例的RF晶体管放大器管芯210'的附加实施例。图2K是从图2A的线2C-2C的角度图示的实施例，具有如本文所述的修改。例如，如图2K中所示，RF晶体管放大器管芯210'可以在栅极歧管242与栅极端子222之间、在漏极栅极歧管244与漏极端子222之间和/或在一个或多个源极指246与源极端子246之间使用多个导电图案223。导电图案223可以形成在RF晶体管放大器管芯210'的层间绝缘层238内。
导电图案223可以用于形成集成到RF晶体管放大器管芯210'的分立电路元件。例如，导电图案223可以在RF晶体管放大器管芯210'内形成RDL。图2K图示了将栅极/漏极歧管242、244和源极指246分别耦接到栅极、漏极和源极端子222、224、226的扇入配置。但是，本发明不限于此。在一些实施例中，导电图案223也可以诸如在MMIC配置中耦接到层间绝缘层238内的分立电路元件。管芯上RDL的使用可以允许更灵活的封装选项以及某些电路功能的集成，诸如阻抗匹配和/或谐波终止。
图2L图示了RF晶体管放大器管芯210'也可以与RF晶体管放大器200”中的耦接元件270一起使用。图2L的实施例可以包括作为RF晶体管放大器管芯210'的一部分的第一RDL和作为耦接元件270的一部分的第二RDL。在一些实施例中，RF晶体管放大器管芯210'的导电图案223可以提供一个或多个附加的集成电路，诸如阻抗匹配或谐波终止，并且耦接元件270的导电图案273可以提供扇入、扇出或其它配置。在一些实施例中，耦接元件270和RF晶体管放大器管芯210'的组合可以被封在包封结构(未示出)中。
虽然图2A-图2L图示了包括HEMT的半导体层结构230，但应该理解的是，在不偏离本发明的情况下，可以在半导体层结构230中形成其它类型的半导体装置。例如，半导体层结构230可以包括MOSFET、DMOS晶体管、MESFET和/或LDMOS晶体管。本领域普通技术人员将认识到，在半导体层结构230的单侧布置所有源极/漏极/栅极接触件，包括耦接元件270的使用，可以允许改善的连接可能性和更好的热性能。
通过将栅极、漏极和源极接触件放置在RF晶体管放大器200的同一侧，以前不可能的连接选项可以是可用的。这些连接选项还可以允许可以更强烈地充分利用SiC材料的改善的热导率的实施例。
图3A是根据本发明的一些实施例的耦接到电路系统模块310的RF晶体管放大器200的示意性截面视图。图3A包括前面讨论过的RF晶体管放大器200的元件。照此，图3A的讨论将集中在实施例的那些不同于关于先前附图所讨论的那些部分上。
参考图3A，电路系统模块310可以被配置为耦接到耦接元件270的栅极连接焊盘272、漏极连接焊盘274和源极连接焊盘276。例如，电路系统模块310可以暴露互连焊盘322、324、326，这些互连焊盘可以被配置为耦接到栅极连接焊盘272、漏极连接焊盘274和源极连接焊盘276。例如，第一互连焊盘322可以被配置为耦接到栅极连接焊盘272，第二互连焊盘324可以被配置为耦接到漏极连接焊盘274，并且第三互连焊盘326可以被配置为耦接到源极连接焊盘276。在一些实施例中，接合元件(例如，焊球和/或凸块320)可以用于将第一、第二和第三互连焊盘322、324、326分别耦接到栅极连接焊盘272、漏极连接焊盘274和源极连接焊盘276。虽然图示为单个焊盘，但在一些实施例中，第一、第二和/或第三互连焊盘322、324、326中的一个或多个可以包括多个焊盘。
第一、第二和第三互连焊盘322、324、326中的每一个可以耦接到电路系统模块310内的一个或多个导电图案373。导电图案373可以提供电路系统模块310内的各种路由和/或电路系统。例如，导电图案373可以将第一互连焊盘322连接到一个或多个第一表面连接焊盘372以及一个或多个栅极引线连接焊盘382。因此，栅极连接焊盘272可以电耦接到一个或多个第一表面连接焊盘372以及一个或多个栅极引线连接焊盘382。导电图案373还可以将第二互连焊盘324连接到一个或多个第二表面连接焊盘374以及一个或多个漏极引线连接焊盘384。因此，漏极连接焊盘274可以电耦接到一个或多个第二表面连接焊盘374以及一个或多个漏极引线连接焊盘384。导电图案373还可以将第三互连焊盘326连接到一个或多个第三表面连接焊盘376以及一个或多个源极引线连接焊盘386。因此，源极连接焊盘276可以电耦接到一个或多个第三表面连接焊盘376以及一个或多个源极引线连接焊盘386。因此，电路系统模块310可以具有表面(例如，顶表面)，该表面具有多个第一表面连接焊盘372、多个第二表面连接焊盘374以及多个第三表面连接焊盘376，其中相应的第一表面连接焊盘372耦接到耦接元件270的栅极连接焊盘272，其中相应的第二表面连接焊盘374耦接到耦接元件270的漏极连接焊盘274，其中相应的第三表面连接焊盘376耦接到耦接元件270的源极连接焊盘276。
导电图案373可以被封在隔离材料315中。在一些实施例中，隔离材料315可以包括例如氧化硅、氮化硅、导电图案273的氧化物、聚合物、模塑化合物或其组合。在一些实施例中，电路系统模块310可以被形成为印刷电路板(PCB)。在PCB实施例中，隔离材料315可以是PCB的基板，并且导电图案373可以是形成在基板内的迹线。
导电图案373以及第一、第二和第三表面连接焊盘372、374、376的存在可以允许将多个不同的电路耦接到RF晶体管放大器200。例如，电路元件350可以在第一、第二和第三表面连接焊盘372、374、376中的两个或更多个之间耦接(例如，经由焊料或其它接合)。电路元件350可以向RF晶体管放大器200提供各种电子能力。例如，电路元件350可以包括可以用于阻抗匹配和/或谐波终止的阻抗(包括例如电阻、电感和电容元件)。在一些实施例中，电路元件350可以向RF晶体管放大器200提供带状线组件和/或基带终止。
虽然被图示为在电路系统模块310的表面上，但是应该理解的是，附加电路元件350可以设置在电路系统模块310内部。例如，一个或多个地平面可以被形成为电路系统模块310内的电路元件350。类似地，可以在电路系统模块310内形成带状线(例如，结合一个或多个地平面)。图3A中所示的导电图案373和电路元件350的配置仅仅是示例并且不旨在限制本发明的实施例。在一些实施例中，电路元件350和/或导电图案373可以被配置为提供谐波终止电路系统、匹配电路系统、拆分电路系统、组合电路系统和/或偏置电路系统的至少一部分。在不偏离本发明的范围的情况下，可以使用导电图案373的其它配置和/或其它类型的电路元件350。
在一些实施例中，电路系统模块310和电路元件350可以可选地被封在包封材料316中。在一些实施例中，包封材料316可以包括例如氧化硅、氮化硅、聚合物、模塑化合物或其组合。
栅极引线连接焊盘382、漏极引线连接焊盘384和源极引线连接焊盘386可以提供将信号连接到RF晶体管放大器200的相应栅极、漏极和源极的端子。例如，用于向RF晶体管放大器200提供输入信号的连接可以耦接到栅极引线连接焊盘382中的一个或多个。在一些实施例中，用于接收来自RF晶体管放大器200的输出信号的连接可以耦接到漏极引线连接焊盘384。在一些实施例中，地信号可以耦接到源极引线连接焊盘386，但本发明不限于此。虽然栅极引线连接焊盘382、漏极引线连接焊盘384和源极引线连接焊盘386被图示为位于电路系统模块310的底表面处，但这仅仅是示例并且不旨在限制本发明。在一些实施例中，各种引线连接可以在电路系统模块310的顶部或其它表面上。
电路系统模块310与RF晶体管放大器200的顶侧接触件一起使用允许附加的功能性，诸如阻抗匹配和/或谐波终止，以方便地添加到RF晶体管放大器200，而无需使用广泛的线接合。因此，可以简单地通过使用不同的电路系统模块310将不同的功能性和/或能力耦接到RF晶体管放大器200。因为RF晶体管放大器200的连接点(例如，端子)是一致的，所以RF晶体管放大器200的配置的变化可以比以前可用的更有效地实现。减少或消除对线接合的需要还可以允许在一些应用中减小管芯尺寸(其中线接合焊盘的尺寸驱动管芯尺寸)，因此根据本发明的实施例的RF晶体管放大器管芯也可以表现出增加的集成密度。因此，根据本发明的实施例的RF放大器管芯可以表现出改善的产品组装一致性、更高的产量、增加的产品集成度、降低的成本和改善的RF性能，尤其是对于在诸如毫米波频率之类的高频下操作的产品。
本文公开的技术在较高频应用中可以特别有益，因为匹配电路中所需的电感在此类应用中可能低得多，因此使用传统的接合线可能注入过多的电感。此外，接合线长度的容差在较高频率下可能具有更大的影响，并且在高频应用中(特别是在较低功率下)接合焊盘的尺寸可以驱动管芯的尺寸。在一些实施例中，本文公开的任何RF晶体管放大器管芯可以被配置为在大于1GHz的频率下操作。在其它实施例中，这些RF晶体管放大器管芯可以被配置为在大于2.5GHz的频率下操作。在还有其它实施例中，这些RF晶体管放大器管芯可以被配置为在大于3.1GHz的频率下操作。在还有附加的实施例中，这些RF晶体管放大器管芯可以被配置为在大于5GHz的频率下操作。在一些实施例中，这些RF晶体管放大器管芯可以被配置为在2.5-2.7GHz、3.4-4.2GHz或5.1-5.8GHz频带或其子部分中的至少一个中操作。
图3B是根据本发明的一些实施例的耦接到电路系统模块310的RF晶体管放大器管芯210的示意性截面视图。图3B包括先前讨论过的电路系统模块310、电路元件350和RF晶体管放大器管芯210的元件。照此，图3B的讨论将集中在实施例的与关于先前附图讨论的那些部分不同的部分上。
图3B图示了其中电路系统模块310直接连接到RF晶体管放大器管芯210而没有中间耦接元件270的实施例。因此，电路系统模块310可以被配置为耦接到RF晶体管放大器管芯210的栅极端子222、漏极端子224以及一个或多个源极端子226。例如，电路系统模块310的第一互连焊盘322可以被配置为耦接到栅极端子222，电路系统模块310的第二互连焊盘324可以被配置为耦接到漏极端子224，并且电路系统模块310的第三互连焊盘326可以被配置为耦接到一个或多个源极端子226。在一些实施例中，可以使用接合元件(例如，焊球和/或凸块)320将第一、第二和第三互连焊盘322、324、326分别耦接到栅极端子222、漏极端子224以及(一个或多个)源极端子226中的一个或多个。虽然被图示为单个焊盘，但在一些实施例中，第一、第二和/或第三互连焊盘322、324、326中的一个或多个可以包括多个焊盘。当不需要耦接元件270的扇入或扇出配置来提供RF晶体管放大器管芯210与电路系统模块310之间的连接时，图3B中所示的配置可以是有用的。
图3C图示了其中电路系统模块310直接连接到RF晶体管放大器管芯210'而没有中间耦接元件270的实施例，其中RF晶体管放大器管芯210'结合了使用导电图案223的管芯上RDL。因此，电路系统模块310可以被配置为耦接到RF晶体管放大器管芯210'的栅极端子222、漏极端子224以及(一个或多个)源极端子226中的一个或多个。图3C的RF晶体管放大器管芯210'以截面图示以示出耦接到栅极端子222、漏极端子224以及(一个或多个)源极端子226中的一个或多个的(例如，RDL的)内部导电图案的示例。在一些实施例中，RF晶体管放大器管芯210'可以是MMIC。虽然在没有耦接元件270的情况下图示，但是应该理解的是，在一些实施例中，耦接元件270也可以存在于RF晶体管放大器管芯210'与电路系统模块310之间。
利用导电图案273(如果存在)的耦接元件270、利用导电图案223(如果存在)的管芯上RDL和利用导电图案373的电路系统模块310的使用可以提供RF晶体管放大器管芯210的栅极、漏极和源极与栅极引线连接焊盘382、漏极引线连接焊盘384和源极引线连接焊盘386之间的互连结构。通过利用这些元件和电接合技术的各种组合，可以提供消除和/或减少线接合的半导体封装。
图3D是根据本发明的一些实施例的耦接到多个RF晶体管放大器200的电路系统模块310'的示意性截面视图。图3E是根据本发明的一些实施例的耦接到多个RF晶体管放大器管芯210的电路系统模块310'的示意性截面视图。图3E和图3E包括先前讨论过的电路系统模块310'、电路元件350、RF晶体管放大器管芯210和RF晶体管放大器200的元件。照此，图3D和图3E的讨论将集中在实施例中与关于之前的图所讨论的那些部分不同的部分上。
参考图3D，电路系统模块310'可以被配置为耦接到多于一个RF晶体管放大器200。图3D还图示了可以修改导电图案373、互连焊盘和表面连接焊盘而不偏离本发明的范围。例如，电路系统模块310'可以包括多个互连焊盘327。互连焊盘327可以被配置为耦接到多个RF晶体管放大器200的端子。例如，电路系统模块310'的互连焊盘327可以被配置为耦接到多个RF晶体管放大器200中的一个或多个的栅极连接焊盘272、漏极连接焊盘274和/或源极连接焊盘276。
类似地，电路系统模块310'可以具有经由导电图案373耦接到互连焊盘327中的一个或多个的表面连接焊盘377。电路元件350可以耦接到表面连接焊盘377中的一个或多个。通过使用导电图案373、互连焊盘327、表面连接焊盘377和/或电路元件350，可以实现多个RF晶体管放大器200之间的各种电路连接。应该理解的是，图3D中所示的配置仅仅是示意性示例，并且可以对电路系统模块310'的各种元件的路由和连接进行各种修改以生成涉及RF晶体管放大器200的复杂电路。
在一些实施例中，电路系统模块310'可以包括一个或多个栅极引线连接焊盘382、一个或多个漏极引线连接焊盘384以及一个或多个源极引线连接焊盘386。提供给一个或多个栅极引线连接焊盘382、一个或多个漏极引线连接焊盘384以及一个或多个源极引线连接焊盘386的信号可以通过电路系统模块310'经由导电图案373分发到RF晶体管放大器200中的各个RF晶体管放大器200。
虽然图3D图示了其中多个RF晶体管放大器200中的每一个具有其自己的耦接元件270的实施例，但是应该理解的是，其它配置也是可能的。例如，在一些实施例中，单个耦接元件270可以耦接到多个RF晶体管放大器管芯210。单个耦接元件270的使用可以允许使用与电路的晶体管元件具有较少互连的电路系统模块310'。
图3D图示了其中电路系统模块310'耦接到包括耦接元件270的多个RF晶体管放大器200的实施例。但是，本发明不限于此。在一些实施例中，电路系统模块310'可以直接耦接到不包括耦接元件270的多个RF晶体管放大器管芯210、210'。图3E图示了其中电路系统模块310'耦接到多个RF晶体管放大器管芯210的实施例。应该理解的是，电路系统模块310'也可以耦接到多个RF晶体管放大器管芯210'(例如，如图2K中所示)而不偏离本发明。电路系统模块310'可以通过例如接合元件(例如，焊球和/或凸块)320耦接到RF晶体管放大器管芯210、210'。应该理解的是，电路系统模块310可以耦接到包括耦接元件270的RF晶体管放大器200和RF晶体管放大器管芯210、210'的组合。
电路系统模块310'可以用于例如提供到RF晶体管放大器200的互连，该RF晶体管放大器200可以用于实现多级和/或多路径放大器电路，诸如Doherty放大器。导电图案373可以提供多级和/或多路径放大器电路的电连接，该导电图案373可以耦接到电路元件350之一以提供在多级和/或多路径放大器电路中使用的电容器、电感器、电阻器和/或其它电路元件。因此，电路系统模块310'可以被配置为提供模块化互连，该模块化互连可以容易地耦接到多个RF晶体管放大器而不使用接合线。
虽然图3A至图3E图示了电路系统模块310、310'、耦接元件270和RF晶体管放大器管芯210、210'的各种组合，但是应该理解的是，本发明不限于在那些图中所示的特定组合。如本领域普通技术人员将理解的，电路系统模块310、310'、耦接元件270和RF晶体管放大器管芯210、210'可以以多种变体组合，包括那些未具体图示的变体，而不偏离本发明。例如，本发明的实施例包括直接耦接到电路系统模块310、310'的晶体管放大器管芯210、210'。本发明的一些实施例包括经由耦接元件270耦接到电路系统模块310、310'的晶体管放大器管芯210、210'。耦接元件270和/或电路系统模块310、310'可以包括PCB或金属芯PCB以及图案化的电介质材料上的迹线。在一些实施例中，晶体管放大器管芯210'可以在管芯级别具有诸如RDL之类的导电图案，这些导电图案可以包括可以连接到诸如耦接元件270或电路系统模块310、310'之类的其它结构的扇入和/或扇出配置。
图4A是根据本发明的一些实施例的耦接到载体基板410的RF晶体管放大器200和电路系统模块310的示意性截面视图。图4B是根据本发明的一些实施例的在没有耦接元件270的情况下耦接到载体基板410的RF晶体管放大器200的示意性截面视图。图4A和图4B包括前面已经讨论过的RF晶体管放大器200、耦接元件270和电路系统模块310的元件。照此，图4A和图4B的讨论将集中在实施例的与关于先前附图讨论的那些部分不同的部分上。
参考图4A，RF晶体管放大器200可以放置在载体基板410上。载体基板410可以包括为RF晶体管放大器200提供合适的安装表面的任何结构。在一些实施例中，载体基板410可以包括诸如金属凸缘之类的导热元件。在一些实施例中，载体基板410可以包括例如RDL层叠结构或PCB。在一些实施例中，载体基板410可以包括铜、钼和/或其组合。在一些实施例中，载体基板410可以由多层构成和/或包含通孔/互连。载体基板410可以被配置为允许RF晶体管放大器200被容易地封装。如图4A中所示，电路系统模块310可以耦接到如本文讨论的RF晶体管放大器200。
在一些实施例中，热层240可以放置在RF晶体管放大器200的底表面与载体基板410之间。热层240可以帮助将热能从RF晶体管放大器200转移到载体基板410。在其中使用SiC作为RF晶体管放大器200的一部分的实施例中，SiC的优异导热性可以允许载体基板410更高效地消散装置的热量。在一些实施例中，热层240可以包括共晶层或被共晶层代替。
一个或多个引线415可以耦接到电路系统模块310的一个或多个栅极引线连接焊盘382、一个或多个漏极引线连接焊盘384以及一个或多个源极引线连接焊盘386。例如，第一输入引线415A可以耦接到一个或多个栅极引线连接焊盘382(例如，经由诸如焊料之类的接合层420A)以向RF晶体管放大器200提供输入信号，并且第二输出引线415B可以耦接到一个或多个漏极引线连接焊盘384(例如，经由诸如焊料之类的接合层420B)以接收来自RF晶体管放大器200的输出信号，但本发明不限于此。
图4A的引线连接仅仅是示例，并且其它连接和/或连接焊盘是可能的。例如，在图4A中，一个或多个源极引线连接焊盘386被图示为连接到引线415A和415B两者。但是，在一些实施例中，一个或多个源极引线连接焊盘386可以不耦接到RF晶体管放大器200的源极(例如，通过一个或多个源极端子226)。例如，在一些实施例中，电路元件350和/或导电图案373中的一个或多个可以被配置为控制一个或多个源极引线连接焊盘386是耦接到输入引线415A、输出引线415B还是两者都不耦接到。例如，可以在电路系统模块310上设置电路元件350以将RF晶体管放大器200的源极端子226连接到引线415。类似地，电路系统模块310可以被配置为允许移除电路元件350(例如，电阻器)以断开引线415A或415B与RF晶体管放大器200的源极端子226之间的耦接。
此外，虽然图4A图示了其中具有两个引线415A和415B的实施例，但这仅是示例并且不旨在限制本发明。在一些实施例中，可以设置多个引线，其中的相应引线耦接到栅极引线连接焊盘382、漏极引线连接焊盘384、源极引线连接焊盘386和/或其组合。例如，在一些实施例中，可以设置被配置为提供到源极引线连接焊盘386的地连接的附加引线。在一些实施例中，源极引线连接焊盘386可以被配置为例如耦接到RF半导体封装的引线，该引线可以耦接到地。如本文所使用的，RF晶体管放大器200、电路系统模块310、引线415A、415B和载体基板410的组合可以被称为封装的RF晶体管放大器、RF晶体管放大器封装或简称为RF晶体管放大器。
引线415A、415B可以在电路系统模块310与载体基板410之间，但是本发明不限于此。在一些实施例中，载体基板410可以具有在引线415A和415B下方并且在一些实施例中支撑引线415A和415B的基座410p，但是本发明不限于此。在一些实施例中，基座410p可以包括绝缘材料和/或可以通过绝缘层460与引线415A、415B分开。在一些实施例中，如本文将进一步讨论的，引线415A、415B可以由RF晶体管放大器200的封装的一部分支撑。
虽然图4A图示了耦接元件270的使用，但本发明不限于此。图4B图示了其中省略了耦接元件的实施例。在图4B的实施例中，电路系统模块310可以具有第一、第二和第三互连焊盘322、324、326，这些互连焊盘以类似于栅极端子222、漏极端子224以及一个或多个源极端子226的距离彼此间隔开。例如，第一互连焊盘322可以连接(例如，经由诸如焊球和/或凸块320之类的接合元件)到栅极端子222，第二互连焊盘324可以连接到漏极端子224，并且第三互连焊盘326可以连接到源极端子226。当不需要调整RF晶体管放大器200的端子的间距时(例如，经由扇入或扇出结构)，到电路系统模块310的直接连接可以是有用的。因此，在一些实施例中，耦接元件270在RF晶体管放大器200中是可选的。
图4C图示了其中多个RF晶体管放大器200耦接到电路系统模块310'并放置在载体基板410上的实施例。例如，如本文关于图3D和图3E所讨论的，多个RF晶体管放大器管芯210、210'可以耦接到电路系统模块310'。多个RF晶体管放大器管芯210、210'可以经由耦接元件270耦接到电路系统模块310'或直接耦接到电路系统模块310'(如图3E中所示)。RF晶体管放大器管芯210、210'和/或电路系统模块310'还可以放置在载体基板410上，引线415A和415B耦接到载体基板410。在一些实施例中，热层240可以放置在RF晶体管放大器管芯210、210'与载体基板410之间。
虽然图4A至图4C图示了电路系统模块310、310'、耦接元件270和RF晶体管放大器管芯210、210'的各种组合，但是应该理解的是，本发明不限于在那些图中所示的特定组合。如本领域普通技术人员将理解的，电路系统模块310、310'、耦接元件270和RF晶体管放大器管芯210、210'可以以多种变体进行组合，包括那些未具体图示的变体，而不偏离本发明。这些组合中的每一个可以放置在载体基板410上，如图4A至图4C中大体示出的，适当的引线(例如，引线415A、415B)连接到载体基板410。
图5A至图5C是根据本发明的一些实施例的RF晶体管放大器200的各种封装选项500a、500b、500c的示意性截面视图。图5A至图5C包括之前已经讨论过的RF晶体管放大器200、耦接元件270和电路系统模块310的元件。照此，图5A至图5C的讨论将集中在实施例的与关于先前图讨论的那些部分不同的部分上。
参考图5A，半导体封装500a可以结合根据本发明的一些实施例的RF晶体管放大器200。半导体封装500a可以是例如露天或开腔封装。半导体封装500a可以包括载体基板410、侧壁520和盖子525。载体基板410、侧壁520和盖子525可以限定内部腔体530。RF晶体管放大器200和电路系统模块310可以部署在内部腔体530内。术语“半导体封装”不旨在进行限制。如前所述，RF晶体管放大器200、电路系统模块310、引线415A、415B和载体基板410的组合可以被称为封装的RF晶体管放大器、半导体封装或简称为RF晶体管放大器。
载体基板410可以包括被配置为帮助半导体封装500a的热管理的材料。例如，载体基板410可以包括铜和/或钼。在一些实施例中，载体基板410可以由多层构成和/或包含通孔/互连。在示例实施例中，载体基板410可以是多层铜/钼/铜金属凸缘，其包括在其任一主表面上具有铜包覆层的核心钼层。所提供的载体基板410的材料的示例并非旨在限制本发明。在一些实施例中，热层240可以在RF晶体管放大器200与载体基板410之间。
在一些实施例中，侧壁520和/或盖子525可以由绝缘材料形成或包括绝缘材料。例如，侧壁520和/或盖子525可以由陶瓷和/或PCB形成或包括陶瓷和/或PCB。在一些实施例中，侧壁520和/或盖子525可以由例如Al2O3形成。盖子525可以使用环氧树脂胶粘到侧壁520。侧壁520可以经由例如钎焊附接到载体基板410。引线415A、415B可以被配置为延伸穿过侧壁520，但本发明不限于此。
在一些实施例中，RF晶体管放大器200可以部署在载体基板410和引线415A、415B上，并且电路系统模块310可以部署在RF晶体管放大器200上。引线415A、415B可以使用例如导电管芯附接材料耦接到电路系统模块310。在一些实施例中，引线415A、415B可以从侧壁520延伸以接触电路系统模块310。照此，在一些实施例中，可以避免和/或减少使用线接合将RF晶体管放大器200连接到引线415A、415B。
附加的电路元件350安装在电路系统模块310上。这些附加组件可以包括例如用于在基频处进行阻抗匹配和/或将互调产物端接到地的输入匹配组件和输出匹配组件。例如，这些电路元件350可以是包括电阻器、电容器和/或电感器的无源RF组件，它们(至少部分地)在集成的无源装置或印刷电路板中实现。引线415A、415B允许RF晶体管放大器200连接到外部装置/电路/电源。在所描绘的实施例中，电路系统模块310用于将导电引线415A、415B连接到电路系统模块310上的电路元件350。在第一引线415A上输入到RF晶体管放大器200的RF信号可以通过电路系统模块310传递到电路元件350并且从那里传递到RF晶体管放大器管芯210的栅极端子222，并且放大的输出RF信号可以从RF晶体管放大器管芯210的漏极端子224传递到电路元件350并且从那里传递通过电路系统模块310，RF信号在那里通过引线415B输出。
参考图5B，半导体封装500b可以结合根据本发明的实施例的RF晶体管放大器200。半导体封装500b例如可以是包覆成型塑料(OMP)封装。半导体封装500b可以包括载体基板410，RF晶体管放大器200部署在该载体基板410上。电路系统模块310可以部署在RF晶体管放大器200上。
RF晶体管放大器200和电路系统模块310可以被封在包覆成型材料540中。包覆成型材料540可以由塑料或塑料聚合物化合物形成，该包覆成型材料540在RF晶体管放大器200和/或电路系统模块310周围注塑成型，从而提供保护免受外部环境的影响。
在Wood等人的于2016年12月6日发布的标题为“Over-mold plastic packagedwide band-gap power transistors and MMICS”的美国专利No.9,515,011中描述了可以被修改以结合RF晶体管放大器200和/或电路系统模块310的制造OMP半导体封装500b的方法，该美国专利的公开内容通过引用并入本文，如同在本文中完整阐述一样。在根据本发明的半导体封装500b中，引线415A、415B可以从半导体封装500b的外部延伸并进入包覆成型材料540中以连接到电路系统模块310。照此，在一些实施例中，可以避免和/或减少使用线接合将RF晶体管放大器200连接到引线415A、415B。
如在半导体封装500a中那样，半导体封装500b的载体基板410可以包括被配置为有助于热管理的材料。例如，载体基板410可以包括铜和/或钼。在一些实施例中，载体基板410可以由多层构成和/或包含通孔/互连。在一些实施例中，载体基板410可以包括金属散热器，该金属散热器是至少部分地被塑料包覆成型件540围绕的引线框架或金属块的一部分。所提供的载体基板410的材料的示例并非旨在限制本发明。在一些实施例中，热层240可以在RF晶体管放大器200与载体基板410之间。
图5C是封装的RF晶体管放大器500c的示意性截面视图，该封装的RF晶体管放大器500c包括在基于印刷电路板的封装中的RF晶体管放大器管芯。除了封装的RF晶体管放大器500c的引线415A、415B被包括充当输入和输出引线的迹线415A、415B的印刷电路板522代替之外，封装的RF晶体管放大器500c与以上参考图5A讨论的封装的RF晶体管放大器500a非常类似。印刷电路板522可以经由例如导电胶附接到载体基板410。载体基板410可以包括例如基座410P。基座410P可以由绝缘材料和/或金属构成。印刷电路板652可以包括中心开口并且电路系统模块310安装在载体基板(例如，金属凸缘)410上的这个开口内。RF晶体管放大器200和电路元件350安装在电路系统模块310上。
虽然图5A至图5C图示了使用具有耦接元件270的RF晶体管放大器200，但本发明不限于此。在一些实施例中，半导体封装500a、500b、500c可以被配置为包括直接耦接到RF晶体管放大器管芯210的电路系统模块310，如图3B、图3C和图4B内所示。在一些实施例中，半导体封装500a、550b和500c可以被配置为包括耦接到多个RF晶体管放大器200、200'和/或多个RF晶体管放大器管芯210、210的电路系统模块310，如图3D、图3E和图4C中所示。
将认识到的是，本文讨论的根据本发明的实施例的任何RF晶体管放大器可以安装在诸如图5A至图5C中所示的封装之类的封装中。因此，图5A-图5C中所示的RF晶体管放大器管芯210、耦接元件270和/或电路系统模块310可以用本文讨论的根据本发明的任何实施例的RF晶体管放大器管芯210、210'、耦接元件270和/或电路系统模块310、310'代替，以提供封装的RF晶体管放大器的许多进一步的实施例。取决于实施例，封装的RF晶体管放大器可以包括单片微波集成电路(MMIC)作为RF晶体管放大器管芯，其中RF晶体管放大器管芯将多个分立电路结合在单个集成管芯中。附加地和/或可替代地，封装可以包括在路径中串联连接以形成多级RF晶体管放大器的多个RF晶体管放大器管芯和/或诸如在Doherty放大器配置中部署在多条路径中(例如，并联)以形成具有多个晶体管放大器管芯和多条路径的RF晶体管放大器的多个RF晶体管放大器管芯。在一些实施例中，封装的RF晶体管放大器可以包括根据本发明的实施例的RF晶体管放大器管芯以及传统RF晶体管放大器管芯，根据本发明的实施例的RF晶体管放大器管芯具有提供与背侧互连结构的电连接的导电栅极和/或导电漏极通孔，传统RF晶体管放大器管芯具有经由线接合连接到其它结构的栅极和漏极端子。
虽然在本文描述的一些实施例中电路元件350可以放置在电路系统模块310的顶表面上，但是本文描述的实施例不限于此。图6A至图6C是根据本发明的一些实施例的耦接到电路系统模块610的RF晶体管放大器200的附加实施例的示意性截面视图。图6A至图6C与图3A的截面对应。图6A至图6C包括前面已经讨论过的RF晶体管放大器200的元件。照此，图6A至图6C的讨论将集中在实施例的与关于先前图讨论的那些部分不同的部分上。
参考图6A，电路系统模块610可以被配置为耦接到耦接元件270的栅极连接焊盘272、漏极连接焊盘274和源极连接焊盘276。耦接元件270可以耦接到RF晶体管放大器管芯210，如本文关于例如图2A至图2L所讨论的。
例如，电路系统模块610可以具有暴露的互连焊盘622、624、626，这些互连焊盘可以被配置为分别耦接到栅极连接焊盘272、漏极连接焊盘274和源极连接焊盘276。在一些实施例中，可以使用接合元件(例如，焊球和/或凸块320)将第一、第二和第三互连焊盘622、624、626分别耦接到栅极连接焊盘272、漏极连接焊盘274和源极连接焊盘276。虽然被图示为单个焊盘，但是在一些实施例中，第一、第二和/或第三互连焊盘622、624、626中的一个或多个可以包括多个焊盘。
电路系统模块610可以在电路系统模块610的第一侧601耦接到耦接元件270。在电路系统模块610的与第一侧601相对的第二侧602，可以暴露多个焊盘。例如，栅极引线682、漏极引线684和源极引线686可以在电路系统模块610的第二侧602暴露。虽然在图6A中仅图示了单个栅极引线682、漏极引线684和源极引线686，但是可以理解的是，可以设置多个每种类型的引线。如本文将进一步讨论的，栅极引线682、漏极引线684和源极引线686可以被配置为分别耦接到RF晶体管放大器管芯210的栅极端子222、漏极端子224和源极端子226。包封材料625可以在RF晶体管放大器管芯210、耦接元件270和/或电路系统模块610的表面上。包封材料625可以由塑料或塑料聚合物化合物形成，但是本发明不限于此。在一些实施例中，包封材料625可以是或包括具有填料的聚合物。
第一、第二和第三互连焊盘622、624、626中的每一个可以耦接到电路系统模块610内的一个或多个导电图案673。导电图案673可以提供电路系统模块610内的各种路由和/或电路系统。例如，导电图案673可以将第一互连焊盘622连接到一个或多个第一表面连接焊盘672和栅极引线682。在一些实施例中，第一表面连接焊盘672可以在电路系统模块610的第一侧601暴露。在一些实施例中，第一电路元件650a可以耦接到第一表面连接焊盘672中的一个或多个，以便电耦接在栅极引线682与第一互连焊盘622之间。在一些实施例中，第一电路元件650a可以耦接在栅极引线682与RF晶体管放大器管芯210的栅极端子222之间(例如，通过耦接元件270)。因此，第一电路元件650a可以电耦接在RF晶体管放大器管芯210的栅极与栅极引线682之间。在一些实施例中，第一电路元件650a可以耦接到电路系统模块610的第一侧601。因此，第一电路元件650a可以耦接到电路系统模块610的与耦接元件270的同一侧(例如，第一侧601)。
类似地，导电图案673可以将第二互连焊盘624连接到一个或多个第二表面连接焊盘674和漏极引线684。在一些实施例中，第二电路元件650b可以耦接到第二表面连接焊盘674中的一个或多个以便电耦接在漏极引线684与第二互连焊盘624之间。在一些实施例中，第二表面连接焊盘674可以在电路系统模块610的第一侧601暴露。在一些实施例中，第二电路元件650b可以耦接在漏极引线684与RF晶体管放大器管芯210的漏极端子224之间(例如，通过耦接元件270)。因此，第二电路元件650b可以电耦接在RF晶体管放大器管芯210的漏极与漏极引线684之间。
第一电路元件650a和/或第二电路元件650b可以向RF晶体管放大器200提供各种电子能力。例如，第一电路元件650a和/或第二电路元件650b可以包括可以用于阻抗匹配和/或谐波终止的阻抗(包括例如电阻、电感和电容元件)。在一些实施例中，第一电路元件650a和/或第二电路元件650b可以是或包括表面安装装置。在一些实施例中，第一电路元件650a和/或第二电路元件650b可以是或包括集成无源装置(IPD)。在一些实施例中，第一电路元件650a和/或第二电路元件650b可以是或包括谐波和/或输入/输出阻抗匹配元件。
例如，第一电路元件650a可以被配置为提供输入匹配能力。由于其在栅极引线682与RF晶体管放大器管芯210之间的位置，第一电路元件650a可以能够影响和/或调节提供给RF晶体管放大器管芯210的栅极的信号。类似地，第二电路元件650b可以被配置为提供输出匹配能力。由于其在漏极引线684与RF晶体管放大器管芯210之间的位置，第二电路元件650b可以能够影响和/或调节从RF晶体管放大器管芯210的漏极提供的信号。
通过使用具有诸如第一和第二表面连接焊盘672、674之类的暴露的连接焊盘的电路系统模块610，可以使用表面安装装置来提供可以耦接到RF晶体管放大器管芯210的电路元件。可以根据需要更换和/或配置表面安装装置，以提供更灵活的解决方案。例如，当需要不同类型的输入/输出匹配和/或谐波终止时，可以使用相同的电路系统模块610，但是可以交换第一和/或第二电路元件650a、650b以提供不同的能力。
虽然第一电路元件650a和第二电路元件650b各自被图示为单个元件，但是应该理解的是，在一些实施例中，第一电路元件650a和/或第二电路元件650b可以包括多个分立装置。类似地，第一和第二电路元件650a、650b与RF晶体管放大器管芯210之间的互连仅仅是示例，并且可以提供导电图案673的不同配置而不偏离本发明。
导电图案673还可以将第三互连焊盘626连接到一个或多个源极引线686。因此，源极连接焊盘276可以电耦接到一个或多个源极引线686。
导电图案673可以被封在隔离材料615中。在一些实施例中，隔离材料615可以包括例如氧化硅、氮化硅、导电图案673的氧化物、聚合物、模塑化合物或其组合。在一些实施例中，电路系统模块610可以被形成为印刷电路板(PCB)。在PCB实施例中，隔离材料615可以是PCB的(一个或多个)基板，并且导电图案673可以是形成在(一个或多个)基板内的迹线。
虽然图6A图示了使用电路系统模块610以使用耦接元件270耦接到RF晶体管放大器管芯210，但本发明不限于此。如图6B中所示，在一些实施例中，RF晶体管放大器管芯210可以直接耦接到电路系统模块610。例如，RF晶体管放大器管芯210的栅极端子222、漏极端子224和源极端子226可以使用例如接合元件320分别耦接到电路系统模块610的互连焊盘622、624、626。
类似地，应该理解的是，电路系统模块610和RF晶体管放大器管芯210的其它配置是可能的，诸如图3C至图3E中所示的那些。在一些实施例中，电路系统模块610可以被配置为耦接到RF晶体管放大器管芯210'，该RF晶体管放大器管芯210'结合有诸如图3C中所示的内部导电图案。在一些实施例中，电路系统模块610可以被配置为耦接到多个RF晶体管放大器管芯210，诸如图3D和图3E中所示的那些。
还将认识到的是，RF晶体管放大器管芯210可以具有多种不同配置。例如，虽然RF晶体管放大器管芯210具有顶侧栅极、漏极和源极端子222、224、226，但在一些实施例中，它们还可以具有背侧栅极、漏极和源极端子222'、224'、226'中的一个或多个。这种配置在图6C中示意性地示出，图6C是RF晶体管放大器管芯210”的示意性截面视图。如图6C中所示，栅极通孔211、漏极通孔213和/或源极通孔215可以穿过半导体层结构230形成，连接到相应的栅极、漏极和源极端子222'、224'、226'。例如，如在2020年4月3日提交的美国临时专利申请序列No.63/004,985(“'985申请”)中所解释的，在RF晶体管放大器管芯的背侧包括栅极和漏极端子可以具有各种优点，诸如允许更灵活的阻抗匹配电路实施方式。'985申请的全部内容通过引用并入本文。将认识到的是，背侧栅极、漏极和源极端子222'、224'、226'和/或对应的栅极、漏极和源极通孔211、213、215可以包括在本文公开的任何RF晶体管放大器管芯中。
虽然图3A至图3E图示了其中电路元件350位于电路系统模块310的顶表面上(例如，从RF晶体管放大器管芯210与电路系统模块310相对)的实施例并且图6A至图6C图示了其中电路元件650位于电路系统模块610的底表面上(例如，在电路系统模块610与RF晶体管放大器管芯210之间)的实施例，但是将理解的是，其它组合是可用的。在一些实施例中，电路元件350/650可以在电路系统模块310/610的两侧。在一些实施例中，电路元件350/650可以在电路系统模块310/610的侧表面上。
如图6A-图6C中所示，RF晶体管放大器管芯210和/或RF晶体管放大器200的多种配置可以耦接到电路系统模块610。在后续附图中，讨论将集中在其中RF晶体管放大器管芯210直接耦接到电路系统模块610的实施例。但是，将理解的是，这个约定仅仅是为了便于描述，并且与电路系统模块610相关的后续讨论可以同样适用于RF晶体管放大器210和/或RF晶体管放大器200之间的其它类型的互连(例如，使用耦接元件270)，而不偏离本发明。
图7A至图7E是图示根据本发明的某些实施例的耦接电路系统模块和RF晶体管放大器管芯的方法的示意图。如图7A中所示，可以设置电路系统模块610。电路系统模块610可以具有第一侧601和第二侧602。在一些实施例中，第一侧601可以暴露第一、第二和第三互连焊盘622、624、626以及第一和第二表面连接焊盘672、674。在一些实施例中，第二侧602可以具有暴露的栅极引线682、漏极引线684和源极引线686。
参考图7B，第一电路元件650a和第二电路元件650b可以设置在电路系统模块610的第一侧601。例如，接合元件(例如，焊球和/或凸块320)可以用于将第一电路元件650a耦接到第一表面连接焊盘672。类似地，接合元件(例如，焊球和/或凸块320)可以用于将第二电路元件650b耦接到第二表面连接焊盘674。
参考图7C，RF晶体管放大器管芯210可以设置在电路系统模块610的第一侧601。例如，接合元件(例如，焊球和/或凸块320)可以用于将RF晶体管放大器管芯210的栅极端子222、漏极端子224和源极端子226分别耦接到第一、第二和第三互连焊盘622、624、626。将理解的是，图7B和图7C的次序可以颠倒，使得RF晶体管放大器管芯210在第一和第二电路元件650a、650b之前耦接到电路系统模块610。
如图7D中所示，毛细管底部填充处理可以用于在RF晶体管放大器管芯210、第一和第二电路元件650a、650b和/或电路系统模块610的导电结构之间注入包封材料625。包封材料625可以帮助防止短路，增强所得装置的结构完整性，并提供适当的阻抗匹配。在一些实施例中，包封材料625还可以将RF晶体管放大器管芯210包封在保护材料中。
图7E图示了附加的可选步骤，其中热层240放置在RF晶体管放大器管芯210的背侧。在一些实施例中，诸如金属凸缘、金属鳍、散热器或者其它结构之类的附加的热管理结构642可以设置在热层240上。在一些实施例中，热管理结构642可以是更大的半导体封装(例如，载体基板)的一部分，如本文将进一步讨论的。热层240可以是被配置为促进RF晶体管放大器管芯210与RF晶体管放大器管芯210安装到的热管理结构642之间的热转移的导热层。在一些实施例中，可以省略热层240和/或热管理结构642。在一些实施例中，热层240可以是管芯附接层，诸如共晶层。热层240可以在晶体管放大器管芯210上和/或延伸到包封材料625和/或第一和第二电路元件650a、650b上。热层240可以是金属层以形成共晶或其它金属接合。在一些实施例中，热层240可以是热粘合剂。
图6A至图6C的实施例在电路系统模块610的共用侧(例如，第二侧602)提供共用栅极引线682、漏极引线684和源极引线686。这可以允许电路系统模块610以各种不同配置向上与第二侧602附接。例如，图8A和图8B是根据本发明的一些实施例的电路系统模块610的各种封装选项800a、800b的示意性截面视图。图8A和图8B包括前面已经讨论过的RF晶体管放大器管芯210和电路系统模块610的元件。照此，图8A和图8B的讨论将集中在实施例的与关于先前附图讨论的那些部分不同的部分上。
参考图8A，半导体封装800a可以与本文关于图5A讨论的半导体封装500a类似，并且将省略已经关于该图讨论的重复描述。半导体封装800a例如可以是露天或开腔封装。半导体封装800a可以包括载体基板410、侧壁520和盖子525。载体基板410、侧壁520和盖子525可以限定内部腔体530。可以在内部腔体530内部署RF晶体管放大器管芯210和电路系统模块610。在一些实施例中，热层240可以在RF晶体管放大器管芯210与载体基板410之间。
引线415A、415B可以被配置为延伸穿过侧壁520，但是本发明不限于此。在一些实施例中，RF晶体管放大器210可以部署在载体基板410和引线415A、415B上，并且电路系统模块610可以部署在RF晶体管放大器管芯210上。引线415A、415B可以使用例如导电管芯附接材料耦接到电路系统模块610。在一些实施例中，引线415A、415B可以从侧壁520延伸以接触和/或连接到电路系统模块610。例如，引线415a可以耦接到栅极引线682并且引线415b可以耦接到漏极引线684。在一些实施例中，附加的引线和/或连接(未示出)可以耦接到源极引线686。照此，在一些实施例中，可以避免和/或减少使用线接合将RF晶体管放大器管芯210连接到引线415A、415B。
参考图8B，半导体封装800b可以结合根据本发明的实施例的RF晶体管放大器210和电路系统模块610。半导体封装800b可以与本文关于图5B讨论的半导体封装500b类似，并且将省略已经关于该图讨论的重复描述。例如，半导体封装800b可以是包覆成型塑料(OMP)封装。
在根据本发明的半导体封装800b中，引线415A、415B可以从半导体封装800b的外部延伸并进入包覆成型材料540以连接到电路系统模块610。例如，引线415a可以耦接到栅极引线682，并且引线415b可以耦接到漏极引线684。在一些实施例中，附加的引线和/或连接(未示出)可以耦接到源极引线686。在一些实施例中，在半导体封装800b内热层240可以在RF晶体管放大器管芯210与载体基板410之间。
除了关于图8A和图8B所示的半导体封装800a、800b之外，将理解的是，在不偏离本发明的情况下，其它封装配置也是可能的。例如，电路系统模块610可以与和图5C的那些类似的半导体封装以及其它配置一起使用。
在图6A至图6C中，电路元件650a、650b和RF晶体管放大器管芯210位于电路系统模块610的同一侧，而栅极、漏极和源极引线682、684、686位于相对侧，但本实施例不限于此。图9A是根据本发明的一些实施例的电路系统模块610B的实施例的平面图，其中引线682、684、686、电路元件650a、650b和RF晶体管放大器管芯210都位于电路系统模块610B的同一侧。图9B是沿着图9A的线9B-9B截取的截面视图。图9C是沿着图9A的线9C-9C截取的截面视图。图9A至图9C包括前面已经讨论过的RF晶体管放大器管芯210和电路系统模块610的元件。照此，图9A至图9C的讨论将集中在实施例的与关于先前附图讨论的那些部分不同的部分上。
参考图9A至图9C，电路系统模块610B可以安装在RF晶体管放大器管芯210上。在图9A的示意性平面图中，RF晶体管放大器管芯210安装在电路系统模块610B下方，因此使用虚线示出。电路系统模块610B可以被配置为耦接到RF晶体管放大器管芯210的栅极端子222、漏极端子224和/或源极端子226。虽然图9A至图9C图示了电路系统模块610B直接耦接到RF晶体管放大器管芯210，但是将理解的是，其它连接类型是可能的，诸如RF晶体管放大器200的其它配置，包括关于图2A至图2L图示的那些。例如，耦接元件270可以耦接在电路系统模块610B与RF晶体管放大器管芯210之间。
例如，电路系统模块610B可以具有暴露的互连焊盘622、624、626，这些互连焊盘可以被配置为分别耦接到RF晶体管放大器管芯210的栅极端子222、漏极端子224和源极端子226。例如，第一互连焊盘622可以被配置为耦接到栅极端子222，第二互连焊盘624可以被配置为耦接到漏极端子224，并且第三互连焊盘626可以被配置为耦接到源极端子226。在一些实施例中，可以使用接合元件(例如，焊球和/或凸块320)以分别将第一、第二和第三互连焊盘622、624、626分别耦接到栅极端子222、漏极端子224和源极端子226。虽然图示为单个焊盘，但在一些实施例中，第一、第二和/或第三互连焊盘622、624、626中的一个或多个可以包括多个焊盘。
电路系统模块610B可以在电路系统模块610B的第一侧601耦接到RF晶体管放大器管芯210。此外，栅极引线682B、漏极引线684B和源极引线686B可以在电路系统模块610B的第一侧601暴露。如本文将进一步讨论的，栅极引线682B、漏极引线684B和源极引线686B可以被配置为分别耦接到RF晶体管放大器管芯210的栅极端子222、漏极端子224和源极端子226。包封材料625可以在RF晶体管放大器管芯201和/或电路系统模块610B的表面上。
第一、第二和第三互连焊盘622、624、626中的每一个可以耦接到电路系统模块610B内的一个或多个导电图案673B。导电图案673B可以在电路系统模块610B内提供各种路由和/或电路系统。例如，导电图案673B可以将第一互连焊盘622连接到一个或多个第一表面连接焊盘672和栅极引线682B。在一些实施例中，第一表面连接焊盘672可以在电路系统模块610B的第一侧601暴露。在一些实施例中，第一电路元件650a可以耦接到第一表面连接焊盘672中的一个或多个，以便电耦接在栅极引线682B与第一互连焊盘622之间。在一些实施例中，第一电路元件650a可以耦接在栅极引线682B与RF晶体管放大器管芯210的栅极端子222之间。因此，第一电路元件650a可以电耦接在RF晶体管放大器管芯210的栅极与栅极引线682B之间。在一些实施例中，第一电路元件650a可以耦接到电路系统模块610B的第一侧601。因此，第一电路元件650a可以耦接到电路系统模块610B的与RF晶体管放大器管芯210和栅极引线682B相同的一侧(例如，第一侧601)。
类似地，导电图案673B可以将第二互连焊盘624连接到漏极端子224和漏极引线684B。在一些实施例中，第二电路元件650b可以耦接到第二表面连接焊盘674中的一个或多个，以便电耦接在漏极引线684B与第二互连焊盘624之间。在一些实施例中，第二表面连接焊盘674可以在电路系统模块610B的第一侧601暴露。在一些实施例中，第二电路元件650b可以耦接在漏极引线684B与RF晶体管放大器管芯210的漏极端子224之间。因此，第二电路元件650b可以电耦接在RF晶体管放大器管芯210的漏极与漏极引线684B之间。
导电图案673B还可以将第三互连焊盘626连接到一个或多个源极引线686B。源极引线686B可以在与第三互连焊盘626和RF晶体管放大器管芯210相同的第一侧601。在一些实施例中，如图9A中所示，栅极引线682B和漏极引线684B可以在RF晶体管放大器管芯210的两个相对侧并且源极引线686B可以在RF晶体管放大器管芯210的与两个相对侧不同的侧。换句话说，在一些实施例中，栅极引线682B可以与RF晶体管放大器管芯210的第一侧相邻，漏极引线684B可以与RF晶体管放大器管芯210的第二侧相邻，并且源极引线686B中的一个或多个可以与RF晶体管放大器管芯210的第三侧相邻，该第三侧与RF晶体管放大器管芯210的第一侧和第二侧不同。
图9A至图9C的电路系统模块610B与图6A至图6C的电路系统模块610的不同之处可以在于电路系统模块610B在电路系统模块610B的与RF晶体管放大器管芯210相同的一侧提供栅极、漏极和源极引线682B、684B、686B。即，电路系统模块610B的导电图案673可以被配置为允许栅极、漏极和源极引线682B、684B、686B在电路系统模块610B的不同部分上暴露。通过移位栅极、漏极和源极引线682B、684B、686B所在的一侧，附加的封装选项是可能的。
图9D是根据本发明的一些实施例的安装在载体基板410上的图9A的电路系统模块610B的截面视图。如图9D中所示，电路系统模块610B可以耦接在RF晶体管放大器管芯210上，RF晶体管放大器管芯210进而可以安装在载体基板410上。
在一些实施例中，热层240可以在RF晶体管放大器管芯210与载体基板410之间。在一些实施例中，诸如金属凸缘、金属鳍、散热器或其它结构之类的附加的热管理结构642可以设置在热层240上和/或热层240与载体基板410之间。热层240可以是被配置为促进RF晶体管放大器管芯210与RF晶体管放大器管芯210安装到其上的载体基板410之间的热转移的导热层。在一些实施例中，可以省略热层240和/或热管理结构642。在一些实施例中，热层240可以是管芯附接层，诸如共晶层。热层240可以在RF晶体管放大器管芯210上和/或延伸到包封材料625和/或第一和第二电路元件650a、650b上。热层240可以是金属层以形成共晶或其它金属接合。在一些实施例中，热层240可以是热粘合剂。
在一些实施例中，可以在载体基板410中设置附加的接触件，但是本发明不限于此。例如，栅极连接器982、漏极连接器984和/或源极连接器(未示出)可以设置在载体基板410上和/或中。例如，电路系统模块610B的栅极引线682B可以被配置为耦接(例如，经由诸如焊球和/或凸块320之类的接合元件)到栅极连接器982，漏极引线684B可以被配置为耦接到漏极连接器984，并且源极引线686B可以被配置为耦接到源极连接器(未示出)。
将理解的是，图9B的封装示例仅仅是示例，并且本发明不限于此。在一些实施例中，图9A至图9C的电路系统模块610B可以耦接在本文描述的其它半导体封装内，诸如关于图5A至图5C以及图8A和图8B讨论的那些。例如，图10A和图10B是根据本发明的一些实施例的电路系统模块610B的各种封装选项1000a、1000b的示意性截面视图。图10A和图10B包括前面已经讨论过的RF晶体管放大器管芯210和电路系统模块610B的元件。照此，图10A和图10B的讨论将集中在实施例的与关于先前附图讨论的那些部分不同的部分上。
参考图10A，半导体封装1000a可以与本文分别关于图5A和图8A讨论的半导体封装500a和800a类似，并且将省略已经关于这些图讨论的重复描述。半导体封装1000a例如可以是露天或开腔封装。半导体封装1000a可以包括载体基板410、侧壁520和盖子525。载体基板410、侧壁520和盖子525可以限定内部腔体530。可以在内部腔体530内部署RF晶体管放大器管芯210和电路系统模块610B。在一些实施例中，热层240可以在RF晶体管放大器管芯210与载体基板410之间。
引线415A、415B可以被配置为延伸穿过侧壁520，但是本发明不限于此。在一些实施例中，RF晶体管放大器210可以部署在载体基板410和引线415A、415B上，并且电路系统模块610B可以部署在RF晶体管放大器管芯210上。引线415A、415B可以使用例如导电管芯附接材料耦接到电路系统模块610B。例如，引线415a可以耦接到栅极引线682B并且引线415b可以耦接到漏极引线684B。在一些实施例中，附加的引线和/或连接(未示出)可以耦接到源极引线686B。照此，在一些实施例中，可以避免和/或减少使用线接合将RF晶体管放大器管芯210连接到引线415A、415B。
参考图10B，半导体封装1000b可以结合根据本发明的实施例的RF晶体管放大器210和电路系统模块610B。半导体封装1000b可以与本文关于图5B和图8B讨论的半导体封装500b和800b类似，并且将省略已经关于该图讨论的重复描述。半导体封装1000b例如可以是包覆成型塑料(OMP)封装。
在根据本发明的半导体封装1000b中，引线415A、415B可以从半导体封装800b的外部延伸并进入包覆成型材料540中以连接到电路系统模块610B。例如，引线415a可以耦接到栅极引线682B并且引线415b可以耦接到漏极引线684B。在一些实施例中，附加的引线和/或连接(未示出)可以耦接到源极引线686B。
除了关于图10A和图10B所示的半导体封装1000a、1000b之外，将理解的是，在不偏离本发明的情况下，其它封装配置也是可能的。例如，电路系统模块610B可以与和图5C的那些类似的半导体封装以及其它配置一起使用。
如本文所讨论的，电路系统模块可以包括在电路系统模块的表面上的电路元件，但也可以包括在电路系统模块本身内的电路元件。图11A至图11D是根据本发明的一些实施例的耦接到电路系统模块610C的RF晶体管放大器管芯210的附加实施例的示意性截面视图。
图11A至图11D包括前面已经讨论过的RF晶体管放大器管芯210和电路系统模块610C的元件。照此，图11A至图11D的讨论将集中在实施例的与关于先前图讨论的那些部分不同的部分上。
参考图11A，电路系统模块610C可以安装在RF晶体管放大器管芯210上。电路系统模块610C可以被配置为耦接到RF晶体管放大器管芯210的栅极端子222、漏极端子224和源极端子226。虽然图11A图示了电路系统模块610C直接耦接到RF晶体管放大器管芯210，但是将理解的是，其它连接类型是可能的，诸如RF晶体管放大器200的其它配置，包括关于图2A至图2L所示出的那些。例如，耦接元件270可以耦接在电路系统模块610C与RF晶体管放大器管芯210之间。
电路系统模块610C可以具有暴露的互连焊盘622、624、626，这些互连焊盘可以被配置为分别耦接到栅极端子222、漏极端子224和源极端子226。在一些实施例中，接合元件(例如，焊球和/或凸块320)可以用于将第一、第二和第三互连焊盘622、624、626分别耦接到栅极端子222、漏极端子224和源极端子226。虽然被图示为单个焊盘，但是在一些实施例中，第一、第二和/或第三互连焊盘622、624、626中的一个或多个可以包括多个焊盘。
电路系统模块610C可以耦接到电路系统模块610C的第一侧601的RF晶体管放大器管芯。此外，栅极引线682C、漏极引线684C和/或源极引线(未示出)可以在电路系统模块610C的第一侧601暴露。栅极引线682C、漏极引线684C和/或源极引线可以被配置为分别耦接到RF晶体管放大器管芯210的栅极端子222、漏极端子224和源极端子226。
电路系统模块610C可以包含一个或多个导电图案1173、第一电路元件1150a和第二电路元件1150b。第一和第二电路元件1150a和1150b在图11A中示意性地图示。电路系统模块610C与本文描述的电路系统模块610、610B的不同之处可以在于第一和第二电路元件1150a和1150b可以结合在电路系统模块610C的结构内。例如，板电容器、叉指电容器和/或电容器可以使用电路系统模块610C内的导电图案1173实现。同样，螺旋电感器或其它电感元件也可以在电路系统模块610C内实现。电阻元件可以通过例如使用更高电阻的导电材料形成迹线片段或导电通孔而在电路系统模块610C上或内形成。
在一些实施例中，第一和第二电路元件1150a、1150b和/或导电图案1173可以被配置为提供谐波终止电路系统、匹配电路系统、拆分电路系统、组合电路系统和/或偏置电路系统的至少一部分。在不偏离本发明的范围的情况下，可以使用导电图案1173的其它配置和/或其它类型的电路元件1150a、1150b。还将认识到的是，图11A中所示的导电图案1173和电路元件1150a、1150b的配置仅仅是示例并且不旨在限制本发明的实施例。
在一些实施例中，电路系统模块610C可以被形成为PCB模块，并且第一和第二电路元件1150a、1150b可以由PCB内的迹线形成。在一些实施例中，电路系统模块610C可以由绝缘材料615形成，并且导电图案1173可以是绝缘材料615内的导电材料，诸如导电柱和/或通孔(例如，铜柱)。
第一、第二和第三互连焊盘622、624、626中的每一个可以耦接到电路系统模块610C内的导电图案1173中的一个或多个。导电图案1173可以在电路系统模块610C内提供各种路由和/或电路系统。例如，导电图案1173可以经由第一电路元件1150a将第一互连焊盘622连接到栅极引线682C。第一电路元件1150a可以在栅极引线682C与第一互连焊盘622之间提供输入匹配和/或谐波终止功能。
类似地，导电图案1173可以经由第二电路元件1150b将第二互连焊盘624连接到漏极引线684C。第二电路元件1150b可以在漏极引线684C与第二互连焊盘624之间提供输出匹配和/或谐波终止功能。
如图11A中所示，在一些实施例中，包封材料1125可以形成在RF晶体管放大器管芯210、电路系统模块610C、栅极引线682C和/或漏极引线684C上。包封材料1125可以帮助防止短路，增强所得装置的结构完整性，并提供适当的阻抗匹配。在一些实施例中，包封材料1125还可以将RF晶体管放大器管芯210包封在保护材料中。
在一些实施例中，通孔1115可以形成在包封材料1125中。通孔1115可以包括导电材料并且提供到栅极引线682C和/或漏极引线684C的导电路径。例如，通孔1115可以在密封材料1125的底表面上暴露栅极连接1182和/或漏极连接1184。栅极连接1182和/或漏极连接1184可以分别为栅极引线682C和漏极引线684C提供连接点。
在一些实施例中，栅极连接1182和漏极连接1184可以大致共面。在一些实施例中，包封材料1125可以被配置为暴露RF晶体管放大器管芯210的底表面，并且栅极连接1182和漏极连接1184也可以与RF晶体管放大器管芯210的底表面大致共面，但本发明不限于此。虽然在图11A中仅图示了栅极连接1182和漏极连接1184，但是将理解的是，也可以以类似的方式设置源极连接。
栅极连接1182和漏极连接1184的使用可以允许在RF晶体管放大器管芯210和电路系统模块610C的组合与其它焊盘和/或管芯之间使用直接接合。例如，如图11B中所示，栅极连接1182可以耦接到栅极焊盘1192(例如，经由诸如焊料之类的接合元件)并且漏极连接1184可以耦接到栅极焊盘1194。在一些实施例中，还可以在RF晶体管放大器管芯210下方设置热层240，但本发明不限于此。在一些实施例中，可以省略热层240。在一些实施例中，可以设置附加的接触件以连接到第三互连焊盘626和/或RF晶体管放大器管芯210的源极端子226。
将理解的是，图11B的封装示例仅仅是示例，并且本发明不限于此。图11C和图11D图示了与本文关于图5A至图5C、图8A、图8B、图10A和图10B所讨论的那些类似的封装的使用。例如，电路系统模块610C、RF晶体管放大器管芯210以及包括栅极和漏极连接1182、1184的包封材料1125可以放置在开腔半导体封装1100a(图11C)或OMP封装1100b(图11D)中。为简洁起见，将省略半导体封装1100a和半导体封装1100b的图11C和图11D中的与先前关于图5A至图5C、图8A、图8B、图10A和图10B讨论的那些类似的元件。
在一些实施例中，栅极连接1182可以通过接合元件(例如，焊球和/或凸块)耦接到栅极引线415A，并且漏极连接1184也可以耦接到漏极引线415B。栅极引线415A和漏极引线415B可以与载体基板410电绝缘(例如，通过绝缘层和/或包覆成型材料540)。在一些实施例中，热层240可以在RF晶体管放大器管芯210与载体基板410之间。在一些实施例中，可以省略热层240。在一些实施例中，热层240可以是管芯附接层，诸如共晶层。热层240可以在晶体管放大器管芯210上和/或延伸到包封材料1125上。热层240可以是金属层以形成共晶或其它金属接合。在一些实施例中，热层240可以是热粘合剂。虽然图11C和图11D中未示出，但在一些实施例中，可以使用附加的热管理结构，诸如图7E和图9D中所示的那些。
图11C和图11D中所示的封装实施例仅仅是示例，意在图示电路系统模块610C和RF晶体管放大器管芯210可以如何耦接在半导体封装内。将理解的是，在不偏离本发明的情况下，半导体封装的多种其它可能的配置和/或取向是可能的。
在一些实施例中，可以省略通孔1115和/或包封材料1125。例如，图12A至图12D是根据本发明的一些实施例的耦接到电路系统模块610C的RF晶体管放大器管芯210的附加实施例的示意性截面视图。如图12A中所示，电路系统模块610C可以与图11A至图11D的电路系统模块基本类似，因此，将省略对其的重复描述。例如，图12A的实施例可以省略包封材料1125、通孔1115和/或栅极/漏极连接1182、1184并且直接暴露栅极引线682C和漏极引线684C。虽然图12A图示了所有的包封材料1125被移除，但是将理解的是，在一些实施例中，可以存在一些包封材料1125。例如，在一些实施例中，包封材料1125可以在RF晶体管放大器管芯210和电路系统模块610C的部分上，但可以暴露栅极引线682C和漏极引线684C。
图12A中所示的实施例可以用在多种封装配置中。图12B和图12C图示了与本文关于图5A至图5C、图8A、图8B、图10A和图10B讨论的那些类似的封装的使用。例如，电路系统模块610C和RF晶体管放大器管芯210可以放置在开腔半导体封装1200a(图12B)或OMP封装1200b(图12C)中。为简洁起见，将省略半导体封装1200a和半导体封装1200b的图12B和图12C中的与先前关于图5A至图5C、图8A、图8B、图10A和图10B讨论的那些元件类似的元件。在一些实施例中，栅极引线682C可以通过接合元件(例如，焊球和/或凸块320)耦接到栅极引线415A，并且漏极引线684C也可以耦接到漏极引线415B。将理解的是，在不偏离本发明的情况下，半导体封装的多种其它可能配置和/或取向是可能的。
虽然本文描述的许多实施例已经减少和/或省略了线接合，但是将理解的是，本发明仍然可以改善利用线接合的配置。例如，图12D图示了利用电路系统模块610C的半导体封装1200c，该电路系统模块610C利用线接合。参考图12D，半导体封装1200c可以是例如露天或开腔封装。半导体封装1200c可以包括载体基板410、侧壁520和盖子525。载体基板410、侧壁520和盖子525可以限定内部腔体530。可以在内部腔体530内部署RF晶体管放大器管芯210和电路系统模块610C。
引线415A、415B可以被配置为延伸穿过侧壁520，但是本发明不限于此。在一些实施例中，电路系统模块610C可以部署在载体基板410和引线415A、415B上，并且RF晶体管放大器管芯210可以部署在电路系统模块610C上。引线415A、415B可以使用例如线接合1280耦接到电路系统模块610C。例如，引线415a可以耦接到栅极引线682C并且引线415b可以耦接到漏极引线684C。虽然半导体封装1200c使用线接合1280，但它仍然受益于RF晶体管放大器管芯210与电路系统模块610C之间的直接连接。而且，电路系统模块610C结合了第一和第二电路元件1150a、1150b，这可以允许附加的内部化的功能性，诸如谐波终止和/或输入/输出阻抗匹配。此外，电路系统模块610C的使用允许更大的灵活性，因为可以简单地通过交换电路系统模块610C来实现不同的性能特性(例如，解决不同频率、不同阻抗等的谐波)。
虽然图12D使用电路系统模块610C，但是将理解的是，线接合1280可以结合到使用本文描述的任何电路系统模块和/或RF晶体管放大器的其它半导体封装配置中。
返回去参考图6A至图6C，图示了提供耦接到电路系统模块610的RF晶体管放大器管芯210的各种实施例。在一些实施例中，RF晶体管放大器管芯210直接耦接到电路系统模块610(例如，图6B)，并且在一些实施例中，RF晶体管放大器管芯210经由耦接元件270耦接到电路系统模块610(例如，图6A)。在诸如图6A至图6C之类的实施例中，包封材料625可以在RF晶体管放大器管芯210的一侧或多侧，这可以保护/封住RF晶体管放大器管芯210。在一些实施例中，如图6A至图6C中所示，RF晶体管放大器管芯210的底表面可以被包封材料625暴露，但本发明不限于此。
图13A至图13D是根据本发明的一些实施例的耦接到电路系统模块610并结合有间隔件的RF晶体管放大器管芯210的附加实施例的示意性截面视图。为简洁起见，先前描述的图13A至图13D的部分将不再这里描述。参考图13A，在一些实施例中，间隔件245可以放置在RF晶体管放大器管芯210的底表面210a上。包封材料625可以暴露间隔件245的底表面245a。
在一些实施例中，间隔件245可以由诸如金属之类的导电和/或导热材料形成。在一些实施例中，间隔件245可以是或包括金(Au)铜(Cu)、Cu合金、金-锡(AuSn)和/或环氧树脂，但本发明不限于此。在一些实施例中，间隔件245可以是电绝缘的和/或可以是或包括例如电介质材料，诸如氧化硅、氮化硅、聚合物、模塑化合物或其组合，但是本发明不限于此。在一些实施例中，间隔件245可以是导热的。照此，间隔件245可以被配置为消散从RF晶体管放大器管芯210转移的热量。在一些实施例中，间隔件245可以由多个层构成，但是本发明不限于此。在一些实施例中，间隔件245可以执行与本文描述的热层240类似的功能和/或由类似的材料构成。将间隔件245结合到包封材料625内的RF晶体管放大器管芯210上可以提供更容易分布和附接的封装选项。虽然图13A图示了其中RF晶体管放大器管芯210直接耦接到电路系统模块610的实施例，但是本发明不限于此。在一些实施例中，晶体管放大器管芯210可以经由耦接元件270以类似于图6B中所示的方式耦接到电路系统模块610。类似地，在一些实施例中，RF晶体管放大器管芯210可以结合管芯上RDL，诸如在图3C的RF晶体管放大器管芯210'中。
如图13A中所示，包封材料625可以在RF晶体管放大器管芯210上以及在第一和第二电路元件650a、650b上。但是，本发明不限于这种配置。取决于第一和第二电路元件650a、650b的电学和热学要求，替代的和/或附加的端子/接合/间隔件结构可以与第一和第二电路元件650a、650b中的至少一个一起使用以提供第一和第二电路元件650a、650b中的一个或多个的导电性、导热性和/或机械界面。
在一些实施例中，第一和第二电路元件650a、650b的表面可以被暴露和/或耦接到作为RF晶体管放大器的一部分的辅助间隔件。例如，图13B是根据本发明的一些实施例的耦接到电路系统模块610的RF晶体管放大器管芯210的示意性截面视图。如图13B中所示，电路系统模块610和/或RF晶体管放大器管芯210可以与先前描述的实施例基本类似，照此，将省略对其的重复描述。例如，图13B中所示的实施例可以包括第一辅助间隔件246a和第二辅助间隔件246b。
在一些实施例中，第一辅助间隔件246a可以形成在第一电路元件650a上。在一些实施例中，第二辅助间隔件246b可以形成在第二电路元件650B上。例如，第一辅助间隔件246a可以形成在第一电路元件650a上和/与其接触，并且第二辅助间隔件246b可以形成在第二电路元件650b上和/或与其接触。在一些实施例中，第一和/或第二辅助间隔件246a、246b可以由诸如金属之类的导电和/或导热材料形成。在一些实施例中，第一和/或第二辅助间隔件246a、246b的表面可以从包封材料625暴露。在一些实施例中，第一和/或第二辅助间隔件246a、246b可以是或包括金(Au)铜(Cu)、Cu合金、金-锡(AuSn)和/或环氧树脂，但本发明不限于此。第一和/或第二辅助间隔件246a、246b可以被配置为电耦接到第一和/或第二电路元件650a、650b，并且可以例如提供一种机构，通过该机构向第一和/或第二电路元件650a、650b提供地信号。在一些实施例中，第一和/或第二辅助间隔件246a、246b可以是导热的。照此，第一和/或第二辅助间隔件246a、246b可以被配置为消散从第一和/或第二电路元件650a、650b转移的热量。在一些实施例中，第一和/或第二辅助间隔件246a、246b可以是电绝缘的和/或可以是或包括例如电介质材料，诸如氧化硅、氮化硅、聚合物、模塑化合物或其组合，但本发明不限于此。在一些实施例中，第一和/或第二辅助间隔件246a、246b可以由多个层构成，但本发明不限于此。
在一些实施例中，第一和/或第二辅助间隔件246a、246b可以由与间隔件245类似的材料构成，但本发明不限于此。在一些实施例中，第一和/或第二辅助间隔件246a、246b可以由与间隔件245不同的材料构成。在一些实施例中，第一和/或第二辅助间隔件246a、246b可以与间隔件245电断开。由与间隔件245不同的材料和/或与间隔件245电断开的材料形成第一和/或第二辅助间隔件246a、246b可以帮助限制RF晶体管放大器管芯210与第一和/或第二电路元件650a、650b之间的电流共享和/或电流涡流。虽然第一辅助间隔件246a、第二辅助间隔件246b和间隔件245被图示为分离的分立元件，但本发明不限于此。在一些实施例中，第一辅助间隔件246a、第二辅助间隔件246b和间隔件245可以连接在一起作为整体层(参见例如图13C)。
第一和第二辅助间隔件246a、246b的材料/厚度可以是与间隔件245相同或不同的材料/厚度。在一些实施例中，间隔件245以及第一和第二辅助间隔件246a、246b可以具有不同的厚度使得第一和第二辅助间隔件246a、246b的底部与间隔件245的底部平齐，以便于将RF晶体管放大器管芯210和电路系统模块610封装/制造/接合到封装基板或电路板。在一些实施例中，间隔件245与第一和第二辅助间隔件246a、246b具有相同的厚度。在又一些实施例中，间隔件245跨越第一和第二电路元件650、650b中的至少一个或全部以及RF晶体管放大器管芯210，以提供例如平面界面表面的益处。
可以设置附加的和/或中间间隔件、接合和其它层以提供期望的电、热和机械界面。取决于期望的电、热和/或机械性质，这些层可以由导电和/或导热和/或绝缘材料制成。例如，在一些实施例中，间隔件245可以是导热和电绝缘的，而第一和第二辅助间隔件246a、246b可以是导电且导热的。在一些实施例中，RF晶体管放大器管芯210上可以仅存在间隔件245。在一些实施例中，第一电路元件650a上可以仅存在第一辅助间隔件246a。在一些实施例中，第二电路元件650b上可以仅存在第二辅助间隔件246b。在其它实施例中，可以存在间隔件245、第一辅助间隔件246a和第二辅助间隔件246b的任何组合。
在一些实施例中，第一辅助间隔件246a、第二辅助间隔件246b和间隔件245的暴露的表面可以基本上共面。即，第一辅助间隔件246a、第二辅助间隔件246b和间隔件24的暴露的表面可以被配置为安装到分离的板(例如，经由诸如焊料等的附接方法)。
将理解的是，图13A至图13C的实施例的制造方法可以类似于关于图7A至图7D所示的方法。例如，制造RF晶体管放大器装置可以包括在RF晶体管放大器管芯210上放置间隔件245，在第一电路元件650a上放置第一辅助间隔件246a，以及在第二电路元件650b上放置第二辅助间隔件246b。例如，间隔件245可以电连接和/或热连接到RF晶体管放大器管芯210(例如，经由管芯附接材料)。例如，第一辅助间隔件246a和第二辅助间隔件246b可以分别电连接和/或热连接到第一和第二电路元件650a、650b(例如，经由管芯附接材料)。例如，可以在将第一和第二电路元件650a、650b和RF晶体管放大器管芯210放置在电路系统模块610上之后执行这个步骤(关于图7B和图7C图示)。在一些实施例中，间隔件245、第一辅助间隔件246a和第二辅助间隔件246b的放置可以在RF晶体管放大器管芯210上形成包封材料625之前或之后执行(关于图7D图示)。在一些实施例中，可以通过与第一辅助间隔件246a和/或第二辅助间隔件2465b不同的处理来执行沉积间隔件245。
如上面所讨论的，在一些实施例中，第一辅助间隔件246a、第二辅助间隔件246b和间隔件245可以互连和/或一体形成。图13C图示了具有集成的间隔件层245'的实施例。集成的间隔件层245'可以延伸以连接和/或接触第一电路元件350a、第二电路元件350b和RF晶体管放大器管芯10(例如，RF晶体管放大器管芯10的源极端子26)。在一些实施例中，集成的间隔件层245'的表面245a'可以从包封材料325暴露。在一些实施例中，集成的间隔件层245'可以由与关于先前实施例描述的第一辅助间隔件246a、第二辅助间隔件246b和/或间隔件245相同或类似的材料形成。例如，集成的间隔件层245'可以由诸如金属之类的导电和/或导热材料形成。在一些实施例中，集成的间隔件层245'可以是或包括金(Au)铜(Cu)、Cu合金、金锡(AuSn)和/或环氧树脂，但是本发明不限于此。在一些实施例中，集成的间隔件层245'可以是电绝缘的和/或可以是或包括例如电介质材料，诸如氧化硅、氮化硅、聚合物、模塑化合物或其组合，但是本发明不限于此。在一些实施例中，集成的间隔件层245'可以由多个层构成，但本发明不限于此。如本文所使用的，“集成的”间隔件层245'是指基本上连续的间隔件层245'，但不一定具有均匀的组成。在一些实施例中，集成的间隔件层245'的不同部分可以由不同材料构成。作为示例，第一辅助间隔件246a和/或第二辅助间隔件246b上的集成的间隔件层245'的一部分可以与RF晶体管放大器管芯210上的集成的间隔件层245'的一部分不同。
虽然集成的间隔件层245'被图示为具有相对平坦的上表面245b'的均匀层，但是本发明不限于此。在一些实施例中，集成的间隔件层245'的上表面245b'可以是非平坦的。例如，在一些实施例中，第一电路元件650a、第二电路元件650b和RF晶体管放大器管芯210可以具有不同的高度，并且集成的间隔件层245'可以被形成为具有上表面245b'，该上表面245b'的部分位于第一电路元件650a、第二电路元件650b和RF晶体管放大器管芯210的不同高度中的每一个处。
图13D图示了RF晶体管放大器装置的示例实施例，其中省略了第一辅助间隔件246a和第二辅助间隔件246b。参考图13D，第一电路元件650a的表面650a_s和/或第二电路元件650b的表面650b_s可以被包封材料625暴露。第一和/或第二电路元件650a、650b的表面650a_s、650b_s的暴露可以允许将附加的外部连接应用于第一和/或第二电路元件650a、650b。例如，分离的电连接，诸如到地信号的电连接，可以通过第一和/或第二电路元件650a、650b各自的暴露的表面650a_s、650b_s连接到第一和/或第二电路元件650a、650b。
图13D的RF晶体管放大器装置可以例如通过构建与图13A的实施例类似的实施例、然后在包封材料625的部分上执行平坦化操作以暴露第一和/或第二电路元件650a、650b的表面650a_s、650b_s来形成。
耦接到图13A至图13D中所示的电路系统模块610的RF晶体管放大器管芯210可以用在多种封装配置中。图14A至图14D图示了与本文关于图8A和图8B讨论的类似的封装的使用。例如，电路系统模块610和RF晶体管放大器管芯210可以放置在开腔半导体封装1400a_1、1400a_2(图14A和图14B)或OMP封装1400b_1、1400b_2(图14C和图14D)中。为简洁起见，半导体封装1400a_1和半导体封装1400a_2的图14A和图14B中的与先前诸如关于图8A讨论的那些类似的元件将不再进一步讨论。为简洁起见，半导体封装1400b_1和半导体封装1400b_2的图14C和图14D中的与先前诸如关于图8B讨论的那些类似的元件将不再进一步讨论。
在图14A和图14C中，半导体封装1400a_1和1400b_1图示了在开腔封装和OMP封装内耦接到RF晶体管放大器管芯210的电路系统模块610的使用。图14A图示了开腔半导体封装1400a_1并且图14C图示了OMP半导体封装1400b_1。半导体封装1400a_1和1400b_1还包括间隔件425、第一辅助间隔件246a和第二辅助间隔件246b，诸如关于图13B图示和描述的那些。电路系统模块610可以暴露可以分别连接到引线415A、415B的栅极引线682和漏极引线684。在一些实施例中，半导体封装1400a_1和1400b_1可以包括基本上共面的第一辅助间隔件246a、第二辅助间隔件246b和间隔件245。取决于第一和第二电路元件650a、650b的电学和热学要求，附加的端子/接合/间隔件结构可以与第一和第二电路元件650a、650b中的至少一个一起使用，以提供第一和第二电路元件650a、650b中的至少一个中的一个或多个与载体基板410之间的电、热和/或机械界面。
在一些实施例中，第一辅助间隔件246a和第二辅助间隔件246b可以由与间隔件425不同的材料构成。例如，在一些实施例中，第一辅助间隔件246a和第二辅助间隔件246b可以是导电的以便电耦接到载体基板410。例如，第一辅助间隔件246a和第二辅助间隔件246b可以提供到第一和第二电路元件650a、650b的电连接(例如，地信号)。在一些实施例中，间隔件245可以是导热的但是是电绝缘体。这可以允许间隔件245消散来自RF晶体管放大器管芯210的热量。在一些实施例中，第一和第二辅助间隔件246a、246b可以是电绝缘的或导电的，但可以将第一和第二电路元件650a、650b热连接到载体基板410，以消散来自第一和第二电路元件650a、650b的热能(例如，热量)。
图14B和图14D图示了示例半导体封装1400a_2、1400b_2，它们在开腔封装和OMP封装内结合集成的间隔件层245。图14B图示了开腔半导体封装1400a_2并且图14D图示了OMP半导体封装1400b_2。半导体封装1400a_2、1400b_2可以利用如本文关于图13C讨论的集成的间隔件层245'。集成的间隔件层245'可以连接和/或直接接触载体基板410。集成的间隔件层245'可以耦接到第一电路元件650a、第二电路元件650b和/或RF晶体管放大器管芯210。在一些实施例中，集成的间隔件层245'可以被配置为具有非平坦的表面(例如，上表面)，以便耦接到第一电路元件650a、第二电路元件650b和RF晶体管放大器管芯210。本发明不限于此，并且在一些实施例中，集成的间隔件层245'的上表面可以是平坦的。在一些实施例中，集成的间隔件层245'的不同部分可以由不同材料构成。在一些实施例中，附加层可以分别部署在第一和第二电路元件650a、650b与集成的间隔件层245'之间或集成的间隔件层245'与载体基板410(例如，附加的间隔件层)之间。
在图14A至图14D中，RF晶体管放大器管芯210被图示为直接耦接到半导体封装1400a_1、1400a_2、1400b_1和1400b_2中的电路系统模块610，但是将理解的是，RF晶体管放大器管芯210也可以在细节上作必要的修改经由耦接元件270或利用管芯上RDL耦接到电路系统模块。
图15A至图15D是根据本发明的一些实施例的包括电路系统模块610B并结合耦接到第一和第二电路元件650a、650b的机构的附加RF晶体管放大器实施例的示意性截面视图。RF晶体管放大器管芯210和电路系统模块610B的部分可以基本上与图9A至图9D以及其它先前描述的附图的部分类似，照此，将省略对其的重复描述。图15A至图15D的实施例可以例如结合电路系统模块610B，该电路系统模块610B在电路系统模块610B的RF晶体管放大器管芯210耦接到的同一侧601(例如，下表面)暴露栅极引线682B和/或漏极引线焊盘684B。例如，图15A至图15D的RF晶体管放大器的实施例可以包括与图9B的实施例类似的实施例，其中添加了间隔件245、第一辅助间隔件246a和/或第二辅助间隔件246b。
例如，图15A图示了耦接到电路系统模块610B的RF晶体管放大器管芯210，其中间隔件245放置在RF晶体管放大器管芯210的底表面210a上。包封材料625可以暴露间隔件245的底表面245a。
在一些实施例中，间隔件245可以由诸如金属之类的导电和/或导热材料形成。在一些实施例中，间隔件245可以是或包括金(Au)铜(Cu)、Cu合金、金-锡(AuSn)和/或环氧树脂，但是本发明不限于此。在一些实施例中，间隔件245可以是电绝缘的和/或可以是或包括例如电介质材料，诸如氧化硅、氮化硅、聚合物、模塑化合物或其组合，但是本发明不限于此。在一些实施例中，间隔件245可以是导热的。照此，间隔件245可以被配置为消散从RF晶体管放大器管芯210转移的热量。在一些实施例中，间隔件245可以执行与本文描述的热层240类似的功能和/或由类似的材料构成。在一些实施例中，间隔件245可以由多个层构成，但是本发明不限于此。虽然图15A图示了其中RF晶体管放大器管芯210直接耦接到电路系统模块610的实施例，但是本发明不限于此。在一些实施例中，晶体管放大器管芯210可以经由耦接元件270以类似于图6B中所示的方式耦接到电路系统模块610。类似地，在一些实施例中，RF晶体管放大器管芯210可以结合管芯上RDL，诸如在图3C的RF晶体管放大器管芯210'中。
图15B图示了与图15A的实施例类似的实施例，添加了第一辅助间隔件246a和第二辅助间隔件246b。在一些实施例中，第一辅助间隔件246a可以在第一电路元件650a上形成和/或与其接触，并且第二辅助间隔件246b可以在第二电路元件650b上形成和/或与其接触。在一些实施例中，第一和/或第二辅助间隔件246a、246b可以由诸如金属之类的导电和/或导热材料形成。在一些实施例中，第一和/或第二辅助间隔件246a、246b的表面可以从包封材料625暴露。在一些实施例中，第一和/或第二辅助间隔件246a、246b可以是或包括金(Au)铜(Cu)、Cu合金、金-锡(AuSn)和/或环氧树脂，但是本发明不限于此。第一和/或第二辅助间隔件246a、246b可以提供一种机构，通过该机构向第一和/或第二电路元件650a、650b提供地信号或从第一和/或第二电路元件650a、650b消散热能，如本文关于其它实施例讨论的。
在一些实施例中，第一和/或第二辅助间隔件246a、246b可以由与间隔件245类似的材料构成，但是本发明不限于此。在一些实施例中，第一和/或第二辅助间隔件246a、246b可以由与间隔件245不同的材料构成。在一些实施例中，第一和/或第二辅助间隔件246a、246b可以与间隔件245电断开(例如，隔离)。在一些实施例中，第一和/或第二辅助间隔件246a、246b可以由多个层构成，但本发明不限于此。
虽然第一辅助间隔件246a、第二辅助间隔件246b和间隔件245被图示为分离的分立元件，但是本发明不限于此。在一些实施例中，第一辅助间隔件246a、第二辅助间隔件246b和间隔件245可以被形成为集成的(例如，互连的)间隔件层245'。这种实施例在图15C中图示，其表示耦接到包括集成的间隔件层245'的电路系统模块610B的RF晶体管放大器管芯210。集成的间隔件层245'可以类似于本文关于图13C所讨论的那些。集成的间隔件层245'可以延伸以接触第一电路元件650a、第二电路元件650b和/或RF晶体管放大器管芯210。在一些实施例中，集成的间隔件层245'的表面245a可以从包封材料625暴露。在一些实施例中，集成的间隔件层245'可以由与第一辅助间隔件246a、第二辅助间隔件246b和/或间隔件245相同或类似的材料形成。在一些实施例中，集成的间隔件层245'的上表面245b'可以是非平面的或平面的。例如，在一些实施例中，第一电路元件650a、第二电路元件650b和/或RF晶体管放大器管芯210可以具有不同的高度，并且集成的间隔件层245'可以被形成为具有上表面245b'，上表面245b'的部分位于第一电路元件650a、第二电路元件650b和RF晶体管放大器管芯210的不同高度中的每一个处。
图15D图示了RF晶体管放大器装置的实施例，其中省略了第一辅助间隔件246a和第二辅助间隔件246b。类似于图15A，RF晶体管放大器管芯210可以耦接到电路系统模块610B，照此，将省略对其的重复描述。参考图15A和图15D，第一电路元件650a的上表面650a_s和/或第二电路元件650b的上表面650b_s可以从包封材料625暴露。第一和/或第二电路元件650a、650b的表面650a_s、650b_s的暴露可以允许将附加的外部连接应用于第一和/或第二电路元件650a、650b。例如，分离的电连接，诸如到地信号的电连接，可以通过第一和/或第二电路元件650a、650b各自的暴露的表面650a_s、650b_s连接到第一和/或第二电路元件650a、650b。
图15D的RF晶体管放大器装置可以例如通过构造图15A的RF晶体管放大器装置然后对包封材料625的部分执行平坦化操作以暴露第一和/或第二电路元件650a、650b的表面650a_s、650b_s来形成。
图15A至图15D中所示的RF晶体管放大器装置可以用在多种封装配置中。图16A至图16D图示了与本文关于图10A、图10B和图14A至图14D讨论的类似的封装的使用。例如，电路系统模块610B和RF晶体管放大器管芯210可以放置在开腔半导体封装1600a_1、1600a_2(图16A、图16B)或OMP封装1600b_1、1600b_2(图16C、图16D)中。在一些实施例中，在开腔半导体封装1600a_1(图16A)或OMP封装1600b_1(图16C)中间隔件层245可以与第一和第二辅助间隔件246a、246b一起使用。在一些实施例中，集成的间隔件层245'可以与开腔半导体封装1600a_2(图16B)或OMP封装1600b_2(图16D)一起使用。为简洁起见，将不再进一步讨论半导体封装1600a_1、1600a_2、1600b_1和1600b_2的图16A至图16D中的与先前关于诸如图10A和图10B之类的其它图讨论的那些元件类似的元件。在一些实施例中，半导体封装1600a_1、1600a_2、1600b_1和1600b_2可以容纳RF晶体管放大器装置，其中栅极引线焊盘682B和漏极引线焊盘684B在电路系统模块610B的下表面上暴露。在图16A至图16D中，在半导体封装1600a_1、1600a_2、1600b_1和1600b_2中RF晶体管放大器管芯210被图示为直接耦接到电路系统模块610B，但是将理解的是，RF晶体管放大器管芯210也可以在细节上作必要的修改经由耦接元件270或利用管芯上RDL耦接到电路系统模块。
参考图16A和图16C，第一和第二辅助间隔件246a、246b可以连接和/或直接接触载体基板410。以这种方式，第一和第二辅助间隔件246a、246b可以被配置为从第一和第二电路元件650a、650b散热和/或向第一和第二电路元件650a、650b提供电信号(例如，地信号)。取决于第一和第二电路元件650a、650b的电学和热学要求，附加的端子/接合/间隔件结构可以与第一和第二电路元件650a、650b中的至少一个一起使用，以提供第一和第二电路元件650a、650b中的至少一个中的一个或多个与基板410之间的电、热和/或机械界面。
参考图16B和图16D，第一和第二辅助间隔件246a、246b可以用耦接到第一电路元件650a、第二电路元件650b和/或RF晶体管放大器管芯210的集成的间隔件层245'代替。集成的间隔件层245'可以连接和/或直接接触载体基板410。集成的间隔件层245'可以具有平面或非平面的上表面。在一些实施例中，附加层可以分别部署在第一和第二电路元件650a、650b与集成的间隔件层245'之间或集成的间隔件层245'与载体基板410(例如，附加的间隔件层)之间。
本文描述的实施例提供了改善的RF晶体管放大器和结合这种RF晶体管放大器的改善的封装。通过避免和/或减少背侧通孔的使用，本发明的一些实施例提供改善的功率放大器的热管理。而且，通过将功率放大器的接触件定位在装置的同一侧，可以利用可以减少对线接合的需要的互连和电路系统模块。结果，RF晶体管放大器和相关联的封装可以表现出比常规装置改善的性能和热性质。由本发明的实施例提供的直接接合的好处是减小形状因子、降低电阻以及改善通信速度。
本文已经参考其中示出了示例实施例的附图描述了各种实施例。但是，这些实施例可以以不同的形式实施并且不应当被解释为限于本文阐述的实施例。更确切地说，提供这些实施例是为了使本公开彻底和完整，并且向本领域技术人员充分传达本发明构思。对示例实施例以及本文描述的一般原理和特征的各种修改将是清楚的。在附图中，层和区域的尺寸和相对尺寸未按比例示出，并且在一些情况下为了清楚起见可以被夸大。
将理解的是，虽然本文中可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应当受到这些术语的限制。这些术语仅用于区分一个元件与另一个元件。例如，可以将第一元件称为第二元件，并且类似地，可以将第二元件称为第一元件，而不脱离本发明的范围。如本文所使用的，术语“和/或”包括相关联列出的项中的一个或多个的任何和所有组合。
本文使用的术语仅出于描述特定实施例的目的并且不旨在限制本发明。如本文所使用的，单数形式“一个”、“一种”和“该”旨在也包括复数形式，除非上下文另有明确指示。将进一步理解的是，术语“包括”、“包括有”、“包含”和/或“包含有”在本文中使用时指定所述特征、整数、步骤、操作、元件和/或组件的存在，但不排除一个或多个其它特征、整数、步骤、操作、元件、组件和/或其组的存在或添加。
除非另有限定，否则本文使用的所有术语(包括技术和科学术语)具有与本发明所属领域的普通技术人员通常理解的相同含义。将进一步理解的是，本文使用的术语应当被解释为具有与其在本说明书和相关领域的上下文中的含义一致的含义，并且除非本文明确如此限定，否则不会以理想化或过于正式的意义进行解释。
将理解的是，当诸如层、区域或基板之类的元件被称为“在另一个元件上”、“附接到另一个元件”或“延伸到另一个元件上”时，它可以直接在另一个元件上或者也可以存在中间元件。相比之下，当元件被称为“直接在另一个元件上”、或“直接附接到另一个元件”或“直接延伸到另一个元件上”时，不存在中间元件。还将理解的是，当元件被称为“连接”或“耦接”到另一个元件时，它可以直接连接或耦接到另一个元件，或者可以存在中间元件。相比之下，当一个元件被称为“直接连接”或“直接耦接”到另一个元件时，不存在中间元件。
诸如“下方”或“上方”或“上”或“下”或“水平”或“横向”或“垂直”之类的相对术语可以用于描述一个元件、层或区域与另一个元件、层或区域如图所示的关系。将理解的是，这些术语旨在涵盖除了图中描绘的取向之外的装置的不同取向。
本文参考作为本发明的理想化实施例(和中间结构)的示意图的截面图来描述本发明的实施例。为了清楚起见，图中的层和区域的厚度可以被夸大。此外，由于例如制造技术和/或容差而导致的图示形状的变化是可以预料的。因此，本发明的实施例不应当被解释为限于本文所示区域的特定形状，而是应包括例如由制造引起的形状偏差。由点线图示的元件在所示实施例中可以是可选的。
相同的标号始终指代相同的元件。因此，即使在对应的附图中既没有提及也没有描述，也可以参考其它附图来描述相同或类似的标号。而且，可以参考其它附图来描述未由附图标记表示的元件。
在附图和说明书中，已经公开了本发明的典型实施例，并且虽然采用了特定术语，但它们仅用于一般和描述性意义，而不是为了限制的目的，本发明的范围在所附权利要求书中阐述。

Claims (31)

1.一种晶体管装置，包括：
晶体管管芯，包括栅极端子、漏极端子和源极端子；
电路系统模块，在所述晶体管管芯上并且电耦接到所述栅极端子、所述漏极端子和/或所述源极端子；以及
一个或多个无源电组件，在所述电路系统模块的第一表面上，
其中，所述一个或多个无源电组件电耦接在所述栅极端子与所述晶体管装置的第一引线之间和/或在所述漏极端子与所述晶体管装置的第二引线之间。
2.根据权利要求1所述的晶体管装置，其中，所述晶体管管芯与所述一个或多个无源电组件相邻地在所述电路系统模块的第一表面上。
3.根据权利要求1所述的晶体管装置，其中，所述晶体管管芯在所述电路系统模块的与第一表面相对的第二表面上。
4.根据权利要求1所述的晶体管装置，其中，所述一个或多个无源电组件包括表面安装装置和/或集成无源装置。
5.根据权利要求4所述的晶体管装置，其中，所述一个或多个无源电组件通过一个或多个线接合电耦接到所述电路系统模块。
6.根据权利要求4所述的晶体管装置，其中，所述一个或多个无源电组件包括与所述电路系统模块的连接焊盘对准并且电耦接到所述电路系统模块的连接焊盘的多个导电焊盘。
7.根据权利要求1所述的晶体管装置，其中，所述栅极端子、所述漏极端子和所述源极端子包括与所述晶体管管芯的第一表面相邻并且面对所述电路系统模块的导电柱结构。
8.根据权利要求7所述的晶体管装置，还包括：
耦接元件，在所述晶体管管芯的第一表面与所述电路系统模块之间，所述耦接元件包括再分布层结构，所述再分布层结构包括电耦接到所述栅极端子、所述漏极端子和所述源极端子的导电耦接图案。
9.根据权利要求7所述的晶体管装置，还包括：
导热凸缘，在所述晶体管管芯的与所述电路系统模块相对的第二表面上。
10.根据权利要求9所述的晶体管装置，其中，所述晶体管管芯在所述电路系统模块的与第一表面相对的第二表面上，并且还包括：
机械支撑结构，与所述晶体管管芯相邻地在所述电路系统模块的第二表面上，其中所述机械支撑结构在所述导热凸缘与所述电路系统模块的第二表面之间。
11.根据权利要求9所述的晶体管装置，还包括侧壁和盖子，
其中，所述导热凸缘、所述侧壁和所述盖子限定内部腔体，以及
其中，所述晶体管管芯和所述电路系统模块在所述内部腔体内。
12.根据权利要求9所述的晶体管装置，还包括在所述电路系统模块、所述晶体管管芯和所述导热凸缘上的包覆成型材料。
13.根据权利要求1所述的晶体管装置，其中，第一和/或第二引线耦接到所述电路系统模块的第一表面或者所述电路系统模块的与所述第一表面相对的第二表面中的一个。
14.一种晶体管装置，包括：
晶体管管芯，包括栅极端子、漏极端子和源极端子；以及
无源组件组装，电耦接到所述栅极端子、所述漏极端子和/或所述源极端子，所述无源组件组装包括在其第一表面上的一个或多个无源电组件，
其中，所述晶体管管芯在所述无源组件组装的与第一表面相对的第二表面上。
15.根据权利要求14所述的晶体管装置，其中，所述一个或多个无源电组件电耦接在所述栅极端子与所述晶体管装置的第一引线之间和/或在所述漏极端子与所述晶体管装置的第二引线之间。
16.根据权利要求14所述的晶体管装置，其中，所述一个或多个无源电组件包括表面安装装置和/或集成无源装置。
17.根据权利要求14所述的晶体管装置，其中，所述无源组件组装包括多层结构，所述多层结构包括电耦接到所述无源组件组装的第一表面上的所述一个或多个无源电组件并且耦接到所述无源组件组装的第二表面上的所述晶体管管芯的所述栅极端子、所述漏极端子和/或所述源极端子的导电迹线和/或通孔。
18.根据权利要求17所述的晶体管装置，其中，所述栅极端子、所述漏极端子和所述源极端子包括与所述晶体管管芯的第一表面相邻并且面对所述无源组件组装的第二表面的导电柱结构。
19.根据权利要求18所述的晶体管装置，还包括：
耦接元件，在所述晶体管管芯的第一表面与所述无源组件组装的第二表面之间，所述耦接元件包括再分布层结构，所述再分布层结构包括电耦接到所述导电柱结构的导电耦接图案。
20.根据权利要求18所述的晶体管装置，还包括：
导热凸缘，在所述晶体管管芯的与所述无源组件组装的第二表面相对的第二表面上。
21.根据权利要求20所述的晶体管装置，还包括：
机械支撑结构，与所述晶体管管芯相邻并且在所述导热凸缘与所述无源组件组装的第二表面之间延伸。
22.根据权利要求20所述的晶体管装置，还包括侧壁和盖子，
其中，所述导热凸缘、所述侧壁和所述盖子限定内部腔体，以及
其中，所述晶体管管芯和所述无源组件组装在所述内部腔体内。
23.一种晶体管装置，包括：
晶体管管芯，包括栅极端子、漏极端子和源极端子；以及
无源组件组装，电耦接到所述栅极端子、所述漏极端子和/或所述源极端子，所述无源组件组装包括在其第一表面上的一个或多个无源电组件，
其中，所述晶体管管芯与所述一个或多个无源电组件相邻地在所述无源组件组装的第一表面上。
24.根据权利要求23所述的晶体管装置，其中，所述一个或多个无源电组件电耦接在所述栅极端子与所述晶体管装置的第一引线之间和/或在所述漏极端子与所述晶体管装置的第二引线之间。
25.根据权利要求23所述的晶体管装置，其中，所述一个或多个无源电组件包括表面安装装置和/或集成无源装置。
26.根据权利要求23所述的晶体管装置，其中，所述无源组件组装包括多层结构，所述多层结构包括电耦接到所述无源组件组装的第一表面上的所述一个或多个无源电组件并且耦接到所述无源组件组装的第一表面上的所述晶体管管芯的所述栅极端子、所述漏极端子和/或所述源极端子的导电迹线和/或通孔。
27.根据权利要求26所述的晶体管装置，其中，所述栅极端子、所述漏极端子和所述源极端子包括与所述晶体管管芯的第一表面相邻并且面对所述无源组件组装的第一表面的导电柱结构。
28.根据权利要求27所述的晶体管装置，还包括：
耦接元件，在所述晶体管管芯的第一表面与所述无源组件组装的第一表面之间，所述耦接元件包括再分布层结构，所述再分布层结构包括电耦接到所述导电柱结构的导电耦接图案。
29.根据权利要求27所述的晶体管装置，还包括：
导热凸缘，在所述晶体管管芯的与所述无源组件组装的第一表面相对的第二表面上。
30.根据权利要求1所述的晶体管装置，其中，所述晶体管管芯包括高电子迁移率晶体管(HEMT)或横向扩散金属氧化物半导体(LDMOS)晶体管。
31.根据权利要求1所述的晶体管装置，其中，所述晶体管管芯是基于III族氮化物的RF晶体管放大器管芯。
CN202310883996.4A 2020-04-03 2021-03-31 Rf放大器装置和制造方法 Pending CN116936548A (zh)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
US202063004765P 2020-04-03 2020-04-03
US63/004,765 2020-04-03
US16/906,610 US11670605B2 (en) 2020-04-03 2020-06-19 RF amplifier devices including interconnect structures and methods of manufacturing
US16/906,610 2020-06-19
US17/018,762 US20210313293A1 (en) 2020-04-03 2020-09-11 Rf amplifier devices and methods of manufacturing
US17/018,762 2020-09-11
CN202180036844.XA CN115668495A (zh) 2020-04-03 2021-03-31 Rf放大器装置和制造方法
PCT/US2021/025102 WO2021202674A2 (en) 2020-04-03 2021-03-31 Rf amplifier devices and methods of manufacturing

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN202180036844.XA Division CN115668495A (zh) 2020-04-03 2021-03-31 Rf放大器装置和制造方法

Publications (1)

Publication Number Publication Date
CN116936548A true CN116936548A (zh) 2023-10-24

Family

ID=77921868

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202180036844.XA Pending CN115668495A (zh) 2020-04-03 2021-03-31 Rf放大器装置和制造方法
CN202310883996.4A Pending CN116936548A (zh) 2020-04-03 2021-03-31 Rf放大器装置和制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202180036844.XA Pending CN115668495A (zh) 2020-04-03 2021-03-31 Rf放大器装置和制造方法

Country Status (7)

Country Link
US (1) US20210313293A1 (zh)
EP (2) EP4250356A3 (zh)
JP (2) JP2023520031A (zh)
KR (2) KR20220165261A (zh)
CN (2) CN115668495A (zh)
TW (1) TWI809368B (zh)
WO (1) WO2021202674A2 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11670605B2 (en) 2020-04-03 2023-06-06 Wolfspeed, Inc. RF amplifier devices including interconnect structures and methods of manufacturing
US11837457B2 (en) 2020-09-11 2023-12-05 Wolfspeed, Inc. Packaging for RF transistor amplifiers
US11533024B2 (en) * 2020-06-25 2022-12-20 Wolfspeed, Inc. Multi-zone radio frequency transistor amplifiers
US11387169B2 (en) * 2020-08-04 2022-07-12 Nxp Usa, Inc. Transistor with I/O ports in an active area of the transistor
US11587852B2 (en) 2020-10-12 2023-02-21 Nxp Usa, Inc. Power amplifier modules with flip-chip and non-flip-chip power transistor dies
US11502026B2 (en) 2020-10-12 2022-11-15 Nxp Usa, Inc. Transistor with flip-chip topology and power amplifier containing same
US11842937B2 (en) * 2021-07-30 2023-12-12 Wolfspeed, Inc. Encapsulation stack for improved humidity performance and related fabrication methods
US20230197587A1 (en) * 2021-12-17 2023-06-22 Wolfspeed, Inc. Ipd components having sic substrates and devices and processes implementing the same
US20240162861A1 (en) * 2022-11-14 2024-05-16 Nxp Usa, Inc. Power amplifier device having vertical die interconnect structure
CN117476631B (zh) * 2023-12-26 2024-03-22 广东仁懋电子有限公司 一种氮化镓微波功率器件

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4866005A (en) 1987-10-26 1989-09-12 North Carolina State University Sublimation of silicon carbide to produce large, device quality single crystals of silicon carbide
US4946547A (en) 1989-10-13 1990-08-07 Cree Research, Inc. Method of preparing silicon carbide surfaces for crystal growth
US5210051A (en) 1990-03-27 1993-05-11 Cree Research, Inc. High efficiency light emitting diodes from bipolar gallium nitride
US5200022A (en) 1990-10-03 1993-04-06 Cree Research, Inc. Method of improving mechanically prepared substrate surfaces of alpha silicon carbide for deposition of beta silicon carbide thereon and resulting product
US5192987A (en) 1991-05-17 1993-03-09 Apa Optics, Inc. High electron mobility transistor with GaN/Alx Ga1-x N heterojunctions
US5393993A (en) 1993-12-13 1995-02-28 Cree Research, Inc. Buffer structure between silicon carbide and gallium nitride and resulting semiconductor devices
US5523589A (en) 1994-09-20 1996-06-04 Cree Research, Inc. Vertical geometry light emitting diode with group III nitride active layer and extended lifetime
AU6852498A (en) * 1998-04-16 1999-11-08 Hitachi Limited Portable communication equipment
US6316793B1 (en) 1998-06-12 2001-11-13 Cree, Inc. Nitride based transistors on semi-insulating silicon carbide substrates
US6218680B1 (en) 1999-05-18 2001-04-17 Cree, Inc. Semi-insulating silicon carbide without vanadium domination
SE517455C2 (sv) * 1999-12-15 2002-06-11 Ericsson Telefon Ab L M Effekttransistormodul, effektförstärkare samt förfarande för framställning därav
US6548333B2 (en) 2000-12-01 2003-04-15 Cree, Inc. Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment
US6849882B2 (en) 2001-05-11 2005-02-01 Cree Inc. Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer
US7030428B2 (en) 2001-12-03 2006-04-18 Cree, Inc. Strain balanced nitride heterojunction transistors
DE10201781B4 (de) * 2002-01-17 2007-06-06 Infineon Technologies Ag Hochfrequenz-Leistungsbauteil und Hochfrequenz-Leistungsmodul sowie Verfahren zur Herstellung derselben
JP2003318311A (ja) * 2002-04-22 2003-11-07 Nec Compound Semiconductor Devices Ltd 半導体装置及びその製造方法
US6982204B2 (en) 2002-07-16 2006-01-03 Cree, Inc. Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses
US6972481B2 (en) * 2002-09-17 2005-12-06 Chippac, Inc. Semiconductor multi-package module including stacked-die package and having wire bond interconnect between stacked packages
US6825559B2 (en) * 2003-01-02 2004-11-30 Cree, Inc. Group III nitride based flip-chip intergrated circuit and method for fabricating
US7045404B2 (en) 2004-01-16 2006-05-16 Cree, Inc. Nitride-based transistors with a protective layer and a low-damage recess and methods of fabrication thereof
US7544963B2 (en) 2005-04-29 2009-06-09 Cree, Inc. Binary group III-nitride based high electron mobility transistors
US7615774B2 (en) 2005-04-29 2009-11-10 Cree.Inc. Aluminum free group III-nitride based high electron mobility transistors
US7548112B2 (en) 2005-07-21 2009-06-16 Cree, Inc. Switch mode power amplifier using MIS-HEMT with field plate extension
US7709269B2 (en) 2006-01-17 2010-05-04 Cree, Inc. Methods of fabricating transistors including dielectrically-supported gate electrodes
US7592211B2 (en) 2006-01-17 2009-09-22 Cree, Inc. Methods of fabricating transistors including supported gate electrodes
US8067840B2 (en) * 2006-06-20 2011-11-29 Nxp B.V. Power amplifier assembly
JP2011511582A (ja) * 2008-01-30 2011-04-07 フランウェル．インコーポレイテッド Ｒｆｉｄリーダに適用可能なアレイアンテナシステムおよびアルゴリズム
US8159052B2 (en) * 2008-04-10 2012-04-17 Semtech Corporation Apparatus and method for a chip assembly including a frequency extending device
US8339790B2 (en) * 2010-09-10 2012-12-25 Raytheon Company Monolithic microwave integrated circuit
US8402406B2 (en) * 2010-12-28 2013-03-19 International Business Machines Corporation Controlling plating stub reflections in a chip package
US20120280755A1 (en) * 2011-05-04 2012-11-08 Triquint Semiconductor, Inc. Flip-chip power amplifier and impedance matching network
TWI573301B (zh) * 2014-05-22 2017-03-01 宇能電科技股份有限公司 異向性磁阻元件及其製造方法
US9515011B2 (en) 2014-05-28 2016-12-06 Cree, Inc. Over-mold plastic packaged wide band-gap power transistors and MMICS
CN204946885U (zh) * 2015-08-23 2016-01-06 华南理工大学 一种GaN基倒装HEMT器件结构
US10225922B2 (en) * 2016-02-18 2019-03-05 Cree, Inc. PCB based semiconductor package with impedance matching network elements integrated therein
US9947616B2 (en) 2016-03-17 2018-04-17 Cree, Inc. High power MMIC devices having bypassed gate transistors
US10128365B2 (en) * 2016-03-17 2018-11-13 Cree, Inc. Bypassed gate transistors having improved stability
WO2018004510A1 (en) * 2016-06-27 2018-01-04 Intel Corporation Group iii-n material conductive shield for high frequency metal interconnects
US9831195B1 (en) * 2016-10-28 2017-11-28 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method of manufacturing the same
US10147686B1 (en) * 2017-09-26 2018-12-04 Nxp Usa, Inc. Transistor with shield structure, packaged device, and method of manufacture
JP2019092009A (ja) * 2017-11-13 2019-06-13 住友電気工業株式会社 半導体増幅素子及び半導体増幅装置
WO2019097564A1 (ja) * 2017-11-14 2019-05-23 日本碍子株式会社 パッケージおよび半導体装置
US10483352B1 (en) * 2018-07-11 2019-11-19 Cree, Inc. High power transistor with interior-fed gate fingers
US10672703B2 (en) * 2018-09-26 2020-06-02 Nxp Usa, Inc. Transistor with shield structure, packaged device, and method of fabrication

Also Published As

Publication number Publication date
WO2021202674A2 (en) 2021-10-07
JP2023159434A (ja) 2023-10-31
EP4250356A2 (en) 2023-09-27
KR20230107720A (ko) 2023-07-17
JP2023520031A (ja) 2023-05-15
TWI809368B (zh) 2023-07-21
TW202147772A (zh) 2021-12-16
WO2021202674A3 (en) 2022-01-06
EP4128345A2 (en) 2023-02-08
US20210313293A1 (en) 2021-10-07
EP4250356A3 (en) 2023-12-13
KR20220165261A (ko) 2022-12-14
CN115668495A (zh) 2023-01-31

Similar Documents

Publication Publication Date Title
US20210313293A1 (en) Rf amplifier devices and methods of manufacturing
US11670605B2 (en) RF amplifier devices including interconnect structures and methods of manufacturing
TWI770908B (zh) 在電晶體晶粒之閘極及/或汲極上通過穿碳化矽通孔進行堆疊式射頻電路拓撲
US11837457B2 (en) Packaging for RF transistor amplifiers
US12034419B2 (en) RF amplifiers having shielded transmission line structures
US11863130B2 (en) Group III nitride-based radio frequency transistor amplifiers having source, gate and/or drain conductive vias
US11533024B2 (en) Multi-zone radio frequency transistor amplifiers
CN115362545A (zh) 具有背侧源极、栅极和/或漏极端子的基于iii族氮化物的射频放大器
US20230327624A1 (en) Rf amplifier devices and methods of manufacturing including modularized designs with flip chip interconnections and integration into packaging
US20220321071A1 (en) Rf amplifier devices and methods of manufacturing including modularized designs with flip chip interconnections
WO2023249863A1 (en) Packages with backside mounted die and exposed die interconnects and methods of fabricating the same
WO2023249887A1 (en) Semiconductor device packages with exposed heat dissipating surfaces and methods of fabricating the same
KR20230029889A (ko) 무선 주파수 트랜지스터 증폭기 팩키지
US20240171137A1 (en) Multi-zone radio frequency transistor amplifiers
US20240105692A1 (en) Packaged flip chip radio frequency transistor amplifier circuits
US20230420430A1 (en) Modular power transistor component assemblies with flip chip interconnections

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination