KR20230029889A - 무선 주파수 트랜지스터 증폭기 팩키지 - Google Patents

무선 주파수 트랜지스터 증폭기 팩키지 Download PDF

Info

Publication number
KR20230029889A
KR20230029889A KR1020237002849A KR20237002849A KR20230029889A KR 20230029889 A KR20230029889 A KR 20230029889A KR 1020237002849 A KR1020237002849 A KR 1020237002849A KR 20237002849 A KR20237002849 A KR 20237002849A KR 20230029889 A KR20230029889 A KR 20230029889A
Authority
KR
South Korea
Prior art keywords
submount
leads
transistor
lead
package
Prior art date
Application number
KR1020237002849A
Other languages
English (en)
Inventor
알렉산더 콤포슈
치안리 무
쿤 왕
엥 와 우
Original Assignee
울프스피드, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 울프스피드, 인크. filed Critical 울프스피드, 인크.
Publication of KR20230029889A publication Critical patent/KR20230029889A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6683—High-frequency adaptations for monolithic microwave integrated circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6688—Mixed frequency adaptations, i.e. for operation at different frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/19011—Structure including integrated passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Amplifiers (AREA)
  • Microwave Amplifiers (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

무선 주파수(RF) 트랜지스터 증폭기 팩키지는, 서브마운트, 및 서브마운트의 제1 측면으로부터 연장되는 제1 및 제2 리드들을 포함한다. 제1 및 제2 리드들은 서브마운트의 표면 상의 하나 이상의 트랜지스터 다이로의 RF 신호 접속들을 제공하도록 구성된다. 적어도 하나의 리벳이 제1 측면 상의 제1 리드와 제2 리드 사이의 서브마운트의 표면에 부착된다. 서브마운트의 제1 측면의 하나 이상의 코너에는 리벳들이 없을 수 있다. 관련된 디바이스들 및 연관된 RF 리드들 및 비-RF 리드들도 역시 논의된다.

Description

무선 주파수 트랜지스터 증폭기 팩키지
우선권 주장
본 출원은, 그 개시내용이 참조에 의해 본 명세서에 포함되는 2020년 6월 26일 미국 특허상표청에 제출된 미국 특허 출원 일련 번호 제16/913,783호의 우선권을 주장한다.
분야
본 개시내용은 마이크로전자 디바이스들에 관한 것으로, 더 구체적으로는, 고전력 고주파 트랜지스터 증폭기들 및 관련된 디바이스 팩키지들에 관한 것이다.
R-대역(0.5-1 GHz), S-대역(3 GHz) 및 X-대역(10GHz) 등의 고주파수들에서 동작하는 동안 고전력 처리 능력을 요구하는 전기 회로들이 최근 몇 년 동안 더 널리 퍼졌다. 특히, (마이크로파를 포함한) 무선 주파수들에서 RF 신호를 증폭하는데 이용되는 무선 주파수(RF) 트랜지스터 증폭기들에 대한 수요가 높을 수 있다. 이들 RF 트랜지스터 증폭기들은, 높은 신뢰성, 우수한 선형성을 나타내고 높은 출력 전력 레벨들을 처리할 필요가 있을 수 있다.
RF 트랜지스터 증폭기들은 실리콘으로 구현되거나, 실리콘 카바이드("SiC") 및 III족 질화물 재료들 등의 와이드 밴드갭 반도체 재료들(즉, 1.40 eV보다 큰 밴드 갭을 가짐)을 이용하여 구현될 수 있다. 본 명세서에서 사용될 때, 용어 "III족 질화물"이란, 질소와 주기율표의 Ⅲ족 원소, 대개는 알루미늄(Al), 갈륨(Ga) 및/또는 인듐(In) 사이에서 형성된 반도체성 화합물을 말한다. 이 용어는 또한, AlGaN 및 AlInGaN 등의 3원소 및 4원소 화합물을 말한다. 이들 화합물들은 1 몰의 질소가 총 1 몰의 III족 원소들과 결합된 실험적 공식을 갖는다.
실리콘 기반의 RF 트랜지스터 증폭기들은 전형적으로 측방향 확산형 금속 산화물 반도체("LDMOS") 트랜지스터들을 이용하여 구현된다. 실리콘 LDMOS RF 트랜지스터 증폭기는 높은 수준의 선형성을 나타낼 수 있고 제작 비용이 비교적 저렴할 수 있다. III족 질화물 기반의 RF 트랜지스터 증폭기들은 전형적으로 "HEMT"(High Electron Mobility Transistors)를 이용하여 구현되며, LDMOS RF 트랜지스터 증폭기들이 고유한 성능 제한들을 가질 수 있는 고전력 및/또는 고주파 동작을 요구하는 응용들에서 주로 이용된다.
RF 트랜지스터 증폭기들은 하나 이상의 증폭 스테이지를 포함할 수 있으며, 각각의 스테이지는 전형적으로 트랜지스터 증폭기로서 구현된다. 출력 전력 및 전류 처리 능력들을 증가시키기 위해, RF 트랜지스터 증폭기들은 전형적으로, 많은 수의 개개의 "단위 셀" 트랜지스터들이 전기적으로 병렬로 배열되는 "단위 셀" 구성으로 구현된다. RF 트랜지스터 증폭기는 단일의 집적 회로 칩 또는 "다이"로서 구현될 수 있거나 복수의 다이를 포함할 수 있다. 다이 또는 칩이란, 전자 회로 요소들이 제작되는 작은 반도체성 재료 또는 기타의 기판의 작은 블록을 말할 수도 있다. 복수의 RF 트랜지스터 증폭기 다이가 이용될 때, 이들은 직렬 및/또는 병렬로 접속될 수 있다.
RF 트랜지스터 증폭기들은 종종, 기본 동작 주파수의 RF 신호들에 대해 능동 트랜지스터 다이(예를 들어, MOSFET들, HEMT들, LDMOS 등 포함)와 이에 접속된 전송 라인들 사이에서 임피던스 정합을 개선하도록 설계된, 임피던스 정합 회로들 등의, 정합 회로들, 및 2차 및 3차 고조파 등의, 디바이스 동작 동안에 생성될 수 있는 고조파들을 적어도 부분적으로 종료하도록 설계된 고조파 종단 회로를 포함한다. 고조파들의 종료는, 변조간 왜곡 결과들의 생성에도 영향을 미친다.
RF 트랜지스터 증폭기 다이(들)뿐만 아니라 임피던스 정합 및/또는 고조파 종단 회로들은 집적 회로 디바이스 팩키지에 둘러싸일 수 있다. 집적 회로 팩키징이란, 물리적 손상 및/또는 부식으로부터 다이들을 보호하고, 외부 회로들에 접속하기 위한 전기 컨택트들을 지원하는 지원 케이스 또는 팩키지로 하나 이상의 다이를 캡슐화하는 것을 말할 수 있다. 집적 회로 디바이스 팩키지의 입력 및 출력 임피던스 정합 회로들은 전형적으로 능동 트랜지스터 다이의 임피던스를 고정된 값에 정합시키도록 구성된 임피던스 정합 회로의 적어도 일부를 제공하는 LC 네트워크들을 포함한다. 팩키지는 전형적으로, 다이들이 장착되는 부착 표면 또는 "플랜지", 습기 및 먼지 입자들로부터 다이들을 밀봉하고 보호하는 플라스틱 또는 세라믹 등의 전기 절연 봉지재를 포함한다. 전기 전도성 리드들(여기서는 팩키지 리드들 또는 RF 리드들이라고도 함)는 팩키지로부터 연장될 수 있고, RF 트랜지스터 증폭기를 입력 및 출력 RF 전송 라인들 및 바이어스 전압 소스들 등의 외부 회로 요소들에 전기적으로 접속하는데 이용된다.
위에서 언급된 바와 같이, III족 질화물 기반의 RF 트랜지스터 증폭기들은 종종 고전력 및/또는 고주파 응용들에서 이용된다. 전형적으로, 동작 동안에 III족 질화물 기반의 RF 증폭기 다이(들) 내에서 높은 수준의 열이 생성한다. RF 트랜지스터 증폭기 다이(들)가 너무 뜨거워지면, RF 트랜지스터 증폭기의 성능(예를 들어, 출력 전력, 효율, 선형성, 이득 등)이 저하될 수 있거나 및/또는 RF 트랜지스터 증폭기 다이(들)가 손상될 수 있다. 따라서, III족 질화물 기반의 RF 트랜지스터 증폭기들은 전형적으로 열 제거에 최적화될 수 있는 팩키지들에서 장착된다.
일부 팩키지 설계에서, 팩키지의 플랜지는 본 명세서에서 "히트 슬러그(heat slug)" 또는 "히트 싱크(heat sink)"라고도 하는 열 전도성 기판을 포함한다. 팩키지 레벨 히트 슬러그는 집적 회로들로부터 및 외부 히트 싱크를 향하여 열을 끌어당기도록 설계되었다. 전형적으로, 히트 슬러그는 열 전도성 재료(예를 들어, 금속)로 형성된다. 일부 팩키지 구성에서, 히트 슬러그는 또한, 그 위에 장착된 다이들에 대한 기준 전위(예를 들어, 접지)를 제공하는 전기 단자로서 역할한다. 예를 들어, 플랜지는 CPC(구리, 구리-몰리브덴, 구리 라미네이트 구조) 또는 다이용 부착 표면과 히트 슬러그를 양쪽 모두 제공하는 구리 플랜지일 수 있다.
하나의 반도체 팩키지 설계는, 금속 히트 슬러그 위에 (전형적으로 세라믹) 덮개가 배치되는, "개방형 캐버티" 또는 "개방 캐버티" 팩키지이다. 세라믹 덮개는, RF 트랜지스터 증폭기 다이들 및/또는 기타의 집적 회로들 및 연관된 전기 접속들을 포함하는 개방형 캐버티를 밀봉한다. 개방형 캐버티 세라믹 팩키지의 팩키지 리드들은 고온 브레이징 프로세스를 이용하여 히트 슬러그에 부착될 수 있다.
또 다른 반도체 팩키지 설계는 몰딩형 설계(또는 "오버몰드" 팩키지)이며, 이 경우, 플라스틱 또는 기타의 비전도성 재료가 (예를 들어, 사출 또는 이송 몰딩에 의해) 히트 슬러그에 직접 몰딩되어 RF 트랜지스터 증폭기 다이들 및/또는 기타의 집적 회로들 및 연관된 전기 접속부들뿐만 아니라 히트 슬러그와 직접 접촉하고 캡슐화하는 견고한 구조물을 형성한다. 몰딩된 플라스틱 팩키지의 팩키지 리드들은 리드 프레임을 이용하여 히트 슬러그에 부착될 수 있고, 이 경우 팩키지 리드들을 포함하는 외측 프레임은 히트 슬러그 주위에 배치된다. 금속 리벳들을 이용하여 리드 프레임의 외측 프레임을 히트 슬러그에 고정할 수 있다. 다이 부착 및 와이어 본딩 후, 플라스틱 봉지재가 히트 슬러그 및 팩키지 리드들 주위에 몰딩된다. 팩키지 리드들은 "몰드 고정" 개구를 포함할 수 있고, 그 내부로 플라스틱 봉지재가 흐르거나 기타의 방식으로 연장하여 팩키지 리드들을 플랜지에 추가로 고정하는 몰드 고정 피처(또는 "몰드 고정")를 형성할 수 있다. 후속하여, 팩키지 리드들과 외부 프레임 사이의 부착물이 트림(trim)된다. 몰딩형 플라스틱 설계들은 개방형 캐버티 설계들에 비해 저렴할 수 있지만, 몰딩형 플라스틱 설계에서 이용되는 리벳들은 전체 팩키징 비용에 상당한 기여를 할 수 있다. 또한, 몰딩형 플라스틱 설계들에서 이용되는 리벳들은 플랜지 상에서 상당한 면적을 점유할 수 있고, 공간 효율성에 해로운 영향을 미칠 수 있다.
일부 실시예에 따르면, 무선 주파수(RF) 트랜지스터 증폭기 팩키지는, 서브마운트, 서브마운트의 제1 측면으로부터 연장되고 서브마운트의 표면 상의 하나 이상의 트랜지스터 다이로의 RF 신호 접속들을 제공하도록 구성된 제1 및 제2 리드들, 및 제1 측면 상의 제1 및 제2 리드들 사이의 서브마운트의 표면에 부착된 적어도 하나의 리벳을 포함한다.
일부 실시예에서, 격리 구조물은 서브마운트의 표면 상의 적어도 하나의 리벳으로부터 연장될 수 있다. 격리 구조물은 제1 및 제2 리드들 사이의 전자기 결합을 감소시키도록 구성될 수 있다. 예를 들어, 격리 구조물은 서브마운트의 표면 상의 적어도 하나의 리벳으로부터 수직으로 돌출된 전도성 요소를 포함할 수 있다.
일부 실시예에서, RF 트랜지스터 증폭기 팩키지는 서브마운트의 표면 상에 제1 입력 리드 및 제1 출력 리드를 갖는 제1 RF 증폭기 경로, 및 각각, 제1 입력 리드 및 제1 출력 리드에 인접한 서브마운트의 표면 상에 제2 입력 리드 및 제2 출력 리드를 갖는 제2 RF 증폭기 경로를 포함할 수 있다. 제1 및 제2 리드들은, 각각, 제1 및 제2 입력 리드들 또는 제1 및 제2 출력 리드들일 수 있다.
일부 실시예에서, 제1 및 제2 입력 리드들을 분리하는 간격은 제1 및 제2 출력 리드들을 분리하는 간격과는 상이할 수 있다.
일부 실시예에서, 제1 및 제2 리드들은 서브마운트의 제1 측면 상의 제1 및 제2 입력 리드들일 수 있고, 적어도 하나의 리벳은 적어도 하나의 제1 리벳을 포함할 수 있다. 적어도 하나의 제2 리벳은, 제1 측면 반대편의 서브마운트의 제2 측면 상의 제1 출력 리드와 제2 출력 리드 사이의 서브마운트의 표면에 부착될 수 있다.
일부 실시예에서, 격리 구조물은 서브마운트의 표면 상의 적어도 하나의 제1 리벳과 적어도 하나의 제2 리벳 사이에서 연장될 수 있다. 격리 구조물은 제1 및 제2 RF 증폭기 경로들 사이의 전자기 결합을 감소시키도록 구성될 수 있다.
일부 실시예에서, 격리 구조물은 제1 및 제2 RF 증폭기 경로들 사이의 서브마운트의 표면으로부터 수직으로 돌출되고 적어도 하나의 제1 리벳을 적어도 하나의 제2 리벳에 접속하는 전도성 요소를 포함할 수 있다.
일부 실시예에서, 전도성 요소는 적어도 하나의 금속 세그먼트 및/또는 적어도 하나의 본드 와이어를 포함할 수 있다.
일부 실시예에서, 서브마운트의 제1 측면의 하나 이상의 코너에는 리벳들이 없을 수 있다.
일부 실시예에서, 제1 리드 및/또는 제2 리드는 서브마운트의 제1 측면의 하나 이상의 코너까지 연장될 수 있다.
일부 실시예에서, 하나 이상의 비-RF 리드가 서브마운트의 제1 측면의 하나 이상의 코너로부터 연장될 수 있다.
일부 실시예에서, 하나 이상의 비-RF 리드는, 각각, 서브마운트의 표면 상에서 연장되는 제1 부분 및 서브마운트의 표면을 넘어 연장되는 제2 부분을 포함할 수 있다. 평면도에서, 제1 부분과 제2 부분은 실질적으로 유사한 적어도 하나의 치수를 가질 수 있다.
일부 실시예에서, 제1 및 제2 리드들은, 각각, 서브마운트의 표면 상에서 연장되는 내부 부분 및 내부 부분으로부터 서브마운트의 표면을 넘어 연장되는 외부 부분을 포함할 수 있다. 제1 및 제2 리드들 중 적어도 하나에 대해, 내부 및 외부 부분들은 상이한 간격들만큼 서브마운트의 표면의 평면으로부터 분리될 수 있다.
일부 실시예에서, 제1 및 제2 리드들은, 제1 및 제2 리드들의 내부 부분들을 서브마운트의 표면에 고정하는 오버몰드 부재의 부분들을 수용하도록 구성된 각자의 몰드 고정 피처들을 포함할 수 있다. 몰드 고정 피처들은 서브마운트의 표면을 넘어 연장되는 제1 및 제2 리드들의 외부 부분들의 폭 내로 한정되는 타원형 형상들을 포함할 수 있다.
일부 실시예에 따르면, 무선 주파수(RF) 트랜지스터 증폭기 팩키지는, 서브마운트, 및 서브마운트의 제1 측면으로부터 연장되는 제1 및 제2 리드들을 포함한다. 제1 및 제2 리드들은 서브마운트의 표면 상의 하나 이상의 트랜지스터 다이로의 RF 신호 접속들을 제공하도록 구성된다. 서브마운트의 제1 측면의 하나 이상의 코너에는 리벳들이 없다.
일부 실시예에서, 하나 이상의 비-RF 리드가 서브마운트의 제1 측면의 하나 이상의 코너로부터 연장될 수 있다.
일부 실시예에서, 하나 이상의 비-RF 리드는, 서브마운트의 표면과 중첩하는 형상들, 및/또는 하나 이상의 비-RF 리드의 등가 전송 라인 임피던스를 감소시키도록 구성된 서브마운트의 표면으로부터의 간격들을 포함할 수 있다. 하나 이상의 비-RF 리드는, 각각, 서브마운트의 표면 상에서 연장되는 제1 부분 및 서브마운트의 표면을 넘어 연장되는 제2 부분을 포함할 수 있다. 일부 실시예에서, 평면도에서, 하나 이상의 비-RF 리드의 제1 부분 및 제2 부분은 실질적으로 유사한 적어도 하나의 치수를 포함할 수 있다. 일부 실시예에서, 하나 이상의 비-RF 리드의 제1 부분 및 제2 부분은, 각각 서브마운트의 표면의 평면으로부터 그 위의 상이한 제1 및 제2 간격들만큼 분리될 수 있다.
일부 실시예에서, 제1 리드 및/또는 제2 리드는 서브마운트의 제1 측면의 하나 이상의 코너까지 연장될 수 있다.
일부 실시예에서, 적어도 하나의 리벳이 제1 리드와 제2 리드 사이의 서브마운트의 표면에 부착될 수 있다.
일부 실시예에서, 격리 구조물은 서브마운트의 표면 상의 적어도 하나의 리벳으로부터 수직으로 돌출된 전도성 요소를 포함할 수 있다. 격리 구조물은 제1 및 제2 리드들 사이의 전자기 결합을 감소시키도록 구성될 수 있다.
일부 실시예에서, RF 트랜지스터 증폭기 팩키지는 서브마운트의 표면 상에 제1 입력 리드 및 제1 출력 리드를 갖는 제1 RF 증폭기 경로, 및 각각, 제1 입력 리드 및 제1 출력 리드에 인접한 서브마운트의 표면 상에 제2 입력 리드 및 제2 출력 리드를 갖는 제2 RF 증폭기 경로를 포함할 수 있다. 제1 및 제2 리드들은, 각각, 제1 및 제2 입력 리드들 또는 제1 및 제2 출력 리드들일 수 있다.
일부 실시예에 따르면, 트랜지스터 증폭기 팩키지는 서브마운트 및 서브마운트의 제1 측면으로부터 연장되는 적어도 하나의 리드를 포함한다. 적어도 하나의 리드는 서브마운트의 표면 상의 적어도 하나의 트랜지스터 다이로의 각자의 신호 접속을 제공하도록 구성된다. 적어도 하나의 리드는, 서브마운트의 표면 상에서 연장되는 제1 부분 및 제1 부분으로부터 서브마운트의 표면을 넘어 연장되는 제2 부분을 포함한다. 제1 및 제2 부분은, 각각 서브마운트의 표면의 평면으로부터 그 위의 상이한 제1 및 제2 간격들만큼 분리된다.
일부 실시예에서, 적어도 하나의 리드는 비무선 주파수(RF) 리드일 수 있다. 일부 실시예에서, 평면도에서, 비-RF 리드의 제1 부분 및 제2 부분은 실질적으로 유사한 적어도 하나의 치수를 포함할 수 있다.
일부 실시예에서, 적어도 하나의 리드는 적어도 하나의 트랜지스터 다이로의 무선 주파수(RF) 신호 접속을 제공하도록 구성될 수 있다.
일부 실시예에서, 적어도 하나의 리드의 제1 부분의 제1 간격은 적어도 하나의 트랜지스터 다이에 대한 입력 또는 출력 정합 회로의 적어도 일부의 임피던스를 정의할 수 있고, 적어도 하나의 리드의 제2 부분의 제2 간격은 적어도 하나의 외부 접속에 대응하는 높이를 정의할 수 있다.
일부 실시예에서, 적어도 하나의 리드는 적어도 하나의 트랜지스터 다이로의 무선 주파수(RF) 신호 접속들을 제공하도록 구성된 제1 및 제2 리드들을 포함할 수 있다. 적어도 하나의 리벳이 제1 리드와 제2 리드 사이의 서브마운트 표면에 부착될 수 있다.
일부 실시예에서, 격리 구조물은 서브마운트의 표면 상의 적어도 하나의 리벳으로부터 수직으로 돌출된 전도성 요소를 포함할 수 있다. 격리 구조물은 제1 및 제2 리드들 사이의 전자기 결합을 감소시키도록 구성될 수 있다.
일부 실시예에서, 트랜지스터 증폭기 팩키지는 서브마운트의 표면 상에 제1 입력 리드 및 제1 출력 리드를 갖는 제1 RF 증폭기 경로, 및 각각, 제1 입력 리드 및 제1 출력 리드에 인접한 서브마운트의 표면 상에 제2 입력 리드 및 제2 출력 리드를 갖는 제2 RF 증폭기 경로를 포함할 수 있다. 적어도 하나의 리드는, 각각, 제1 및 제2 입력 리드들 또는 제1 및 제2 출력 리드들을 포함할 수 있다. 상이한 제1 및 제2 간격들은, 제1 및/또는 제2 RF 증폭기 경로들에서 입력 또는 출력 정합 회로의 적어도 일부를 포함하는 각자의 임피던스들을 정의할 수 있다.
일부 실시예에서, 트랜지스터 증폭기 팩키지는 서브마운트의 표면 상에 오버몰드 부재를 더 포함할 수 있다. 적어도 하나의 리드의 제1 및 제2 부분들은, 각각, 오버몰드 부재 내부 및 외부로 연장될 수 있다.
일부 실시예에서, 트랜지스터 증폭기 팩키지는 서브마운트의 표면 상에 세라믹 덮개를 더 포함할 수 있다. 적어도 하나의 리드의 제1 및 제2 부분들은, 각각, 세라믹 덮개 내부 및 외부로 연장될 수 있다.
일부 실시예에서, 하나 이상의 트랜지스터 다이는 갈륨-질화물 기반의 고전자 이동도 트랜지스터(HEMT; high electron mobility transistor)를 포함할 수 있다.
일부 실시예에서, 하나 이상의 트랜지스터 다이는 실리콘 기반의 측방향 확산 금속 산화물 반도체(LDMOS; laterally diffused metal oxide semiconductor) 트랜지스터를 포함할 수 있다.
일부 실시예에서, 하나 이상의 트랜지스터 다이는, 1.7-1.9GHz, 2.5-2.7GHz, 3.4-4.2GHz, 또는 5.1-5.8GHz 주파수 대역들 중 하나 이상의 적어도 일부에서 동작하도록 구성될 수 있다.
일부 실시예에서, 하나 이상의 트랜지스터 다이는 10 GHz 위의 주파수들에서 동작하도록 구성될 수 있다.
일부 실시예에 따른 다른 디바이스들, 장치, 및/또는 방법들은, 이하의 도면들 및 상세한 설명을 검토할 때 본 기술분야의 통상의 기술자에게 명백해질 것이다. 상기 실시예들의 임의의 및 모든 조합에 추가하여, 이러한 모든 추가적인 실시예들은 본 설명에 포함되고, 본 발명의 범위 내에 있으며, 첨부된 청구항들에 의해 보호되고자 한다.
도 1a는 본 개시내용의 다양한 실시예에 따른 팩키징된 III족 질화물 기반의 RF 트랜지스터 증폭기의 개략적인 측면도이다.
도 1b는 본 개시내용의 다양한 실시예에 따른 RF 트랜지스터 증폭기 다이의 개략적인 단면도이며, 여기서 단면은 도 1a의 라인 B-B'를 따라 취해진 것이다.
도 1c는 본 개시내용의 다양한 실시예에 따른 RF 트랜지스터 증폭기 다이 단위 셀의 개략적인 단면도이며, 여기서 단면은 도 1b의 라인 C-C'를 따라 취해진 것이다.
도 2a는 본 개시내용의 다양한 실시예에 따른 RF 트랜지스터 증폭기 팩키지의 사시도이다.
도 2b는 도 2a의 RF 트랜지스터 증폭기 팩키지의 평면도이다.
도 3a 및 도 3b는 본 개시내용의 일부 실시예에 따른 예시적인 몰드 고정 구조물들을 포함하는 RF 트랜지스터 증폭기 팩키지들을 나타내는 평면도이다.
도 4a, 4aa, 4b, 4ba, 4bb, 4c, 4d, 4da, 4db, 4dc, 4e 및 4f는, 본 개시내용의 일부 실시예에 따른 리벳들 및 격리 구조물들의 예시적인 구성들을 포함하는 RF 트랜지스터 증폭기 팩키지들을 나타내는 평면도이다.
도 5a, 도 5b, 및 도 5c는, 본 개시내용의 일부 실시예에 따른 몰드 고정, 리벳들, 및/또는 격리 구조물들의 예시적인 구성들을 포함하는 RF 트랜지스터 증폭기 팩키지들의 전기적 특성들을 나타내는 그래프이다.
도 6a 및 도 6b는 본 개시내용의 일부 실시예에 따른 RF 트랜지스터 증폭기 팩키지에서 이용될 수 있는 비-RF 리드들의 확대 평면도들이다.
도 7a는 본 개시내용의 일부 실시예에 따른 RF 트랜지스터 증폭기 팩키지들에서 이용될 수 있는 예시적인 RF 리드들을 나타내는 간소화된 개략적 측면도이다.
도 7b 및 도 7c는 도 7a의 RF 리드들을 포함하는 예시적인 RF 트랜지스터 증폭기 팩키지들을 나타내는 개략적인 측면도들이다.
도 1a 및 도 1b는 팩키징된 III족 질화물 기반의 RF 트랜지스터 증폭기를 나타낸다. 특히, 도 1a는 팩키징된 III족 질화물 기반의 RF 트랜지스터 증폭기(100)의 개략적인 측면도이고, 도 1b는 팩키징된 III족 질화물 기반의 RF 트랜지스터 증폭기(100)에 포함된 RF 트랜지스터 증폭기 다이(110)의 개략적인 단면도이며, 여기서 단면은 도 1a의 라인 B-B'를 따라 취해진 것이다. 도 1c는 RF 트랜지스터 증폭기 다이(110)의 단위 셀(116)의 개략적인 단면도이며, 여기서 단면은 도 1b의 라인 C-C'를 따라 취해진 것이다. 도 1a 내지 도 1c(및 다양한 다른 도면들)는 고도로 간소화된 도면이고 실제의 RF 트랜지스터 증폭기는 여기서의 간소화된 도면들에 도시되지 않은 더 많은 단위 셀들 및 다양한 회로 및 요소를 포함할 수 있다는 것을 이해할 것이다. 더 일반적으로, 여기의 도면들은 식별 및 설명을 위한 구조들을 나타내도록 의도된 것이고, 구조들을 물리적 규모로 표현하도록 의도된 것은 아니다.
도 1a에 도시된 바와 같이, III족 질화물 기반의 RF 트랜지스터 증폭기(100)는 본 명세서에서 팩키징된 트랜지스터 디바이스라고도 하는 팩키지(170) 내에 장착된 RF 트랜지스터 증폭기 다이(110)를 포함한다. 팩키지(170)는, 그 위에 하나 이상의 전기 전도성 RF 리드, 예를 들어 하나 이상의 입력 (예를 들어, 게이트) 리드(172) 및 하나 이상의 출력 (예를 들어, 드레인) 리드(174)를 포함하는 (여기서는 베이스 또는 플랜지라고도 하는) 서브마운트(176)를 포함한다. RF 트랜지스터 증폭기 다이(110)는 서브마운트(176)의 상위 표면 상에 장착된다. 서브마운트(176)는, 전기 전도성 부착 표면, 예를 들어 열 전도성 히트 싱크로서 역할하는 금속 기판(또는 "슬러그")일 수 있거나 이를 포함할 수 있다. 일부 실시예에서, 서브마운트(176)는, 추가적으로 또는 대안으로서, 반도체 처리 기술들을 이용하여 제작된 전도성 층들을 포함하는 재배선층(RDL) 라미네이트 구조물; 금속 트레이스들이 있는 인쇄 회로 기판; 및/또는 전기 전도성 비아들 및/또는 패드들을 포함하는 세라믹 기판을 포함할 수 있다. 일부 실시예에서, 금속 리드 프레임이 형성된 다음, 금속 서브마운트(176) 및/또는 RF 리드들(예를 들어, 게이트 및 드레인 리드들)(172 및 174)을 제공하도록 처리될 수 있다. RF 트랜지스터 증폭기(100)는 또한, RF 트랜지스터 증폭기 다이(110), RF 리드들(172, 174) 및 금속 서브마운트(176)를 적어도 부분적으로 둘러싸는 하우징(178)(예를 들어, 플라스틱 오버몰드)을 포함한다.
RF 트랜지스터 증폭기 다이(110)는 상단측(112) 및 하단측(114)을 갖는다. RF 트랜지스터 증폭기 다이(110)는, 순차적으로 적층된 하단측("배면"측이라고도 함) 금속화 구조물(120), 반도체 층 구조물(130) 및 상단측 금속화 구조물(140)을 포함한다. 배면측 금속화 구조물(120)은 금속 소스 단자(126)를 포함한다. RF 트랜지스터 증폭기(100)는 HEMT 기반의 RF 트랜지스터 증폭기일 수 있으며, 이 경우 반도체 층 구조물(130)은 전형적으로 기판(322) 상에 형성되는 적어도 채널층(324) 및 장벽층(326)을 포함할 수 있다(아래에서 상세히 논의되는 도 1c 참조). 기판(322)은 (SiC 또는 사파이어 기판 등의) 반도체 또는 절연 성장 기판일 수 있다. 성장 기판은, 비-반도체 재료로 형성되더라도, 반도체 층 구조물(130)의 일부인 것으로 간주될 수 있다. 상단측 금속화 구조물(140)은, 특히, 금속 게이트 단자(142) 및 금속 드레인 단자(144)를 포함한다.
입력 정합 회로들(190) 및/또는 출력 정합 회로들(192)은 또한 하우징(170) 내에 장착될 수 있다. 정합 회로들(190, 192)은 RF 트랜지스터 증폭기(100)에 입력되거나 이로부터 출력되는 RF 신호들의 기본 성분의 임피던스를 각각 RF 트랜지스터 증폭기 다이(110)의 입력 또는 출력에서의 임피던스와 정합시키는 임피던스 정합 회로들, 및/또는 2차 또는 3차 고조파 등의, RF 트랜지스터 증폭기 다이(110)의 입력 또는 출력에 존재할 수 있는 기본 RF 신호의 고조파들을 접지로 단락시키도록 구성된 고조파 종단 회로들일 수 있다. 도 1a에 개략적으로 도시된 바와 같이, 입력 및 출력 정합 회로들(190, 192)은 금속 플랜지(176) 상에 장착될 수 있다. 게이트 리드(172)는 하나 이상의 제1 본드 와이어(182)에 의해 입력 정합 회로(190)에 접속될 수 있고, 입력 정합 회로(190)는 하나 이상의 제2 본드 와이어(183)에 의해 RF 증폭기 다이(110)의 게이트 단자(142)에 접속될 수 있다. 유사하게, 드레인 리드(174)는 하나 이상의 제4 본드 와이어(185)에 의해 출력 정합 회로(192)에 접속될 수 있고, 출력 정합 회로(192)는 하나 이상의 제3 본드 와이어(184)에 의해 RF 증폭기 다이(110)의 드레인 단자(144)에 접속될 수 있다. RF 트랜지스터 증폭기 다이(110)의 소스 단자(126)는 금속 플랜지(176) 상에 직접 장착될 수 있다. 금속 플랜지(176)는 소스 단자(126)로의 전기 접속을 제공할 수 있고 또한 열 소산 구조물로서 역할할 수 있다. 제1 내지 제4 본드 와이어들(182-185)은 입력 및/또는 출력 정합 회로들의 일부를 형성할 수 있다. 게이트 리드(172) 및 드레인 리드(174)는 하우징(178)을 통해 연장될 수 있다.
도 1b는 상부측 금속화 구조물(140)의 일부를 통해 취해진 RF 트랜지스터 증폭기 다이(110)의 개략적인 단면도이다. 상단측 금속화 구조물(140)의 다양한 전도성 요소를 서로 분리하는 유전체 층들은 도면을 간소화하기 위해 도 1b에 도시되지 않았다.
도 1b에 도시된 바와 같이, RF 트랜지스터 증폭기 다이(110)는, 게이트 핑거(152), 드레인 핑거(154) 및 소스 핑거(156)를 각각 포함하는 복수의 단위 셀 트랜지스터(116)를 갖는 III족 질화물 기반의 HEMT RF 트랜지스터 증폭기로서 예시적으로 나타나 있다. 그러나, RF 트랜지스터 증폭기 다이들(110)은, 예를 들어 실리콘 LDMOS RF 트랜지스터 증폭기 등의 상이한 기술로 구현될 수 있다는 것을 이해할 것이다. 게이트 핑거들(152)은 공통 게이트 버스(146)에 전기적으로 접속되고, 드레인 핑거들(154)은 공통 드레인 버스(148)에 전기적으로 접속된다. 게이트 버스(146)는 게이트 본드 패드(도 1a 참조)로 구현되는 게이트 단자(142)에 전기적으로 접속되고(예를 들어, 게이트 버스(146)로부터 위쪽으로 연장되는 전도성 비아를 통해), 드레인 버스(148)는 드레인 본드 패드(도 1a 참조)로서 구현되는 드레인 단자(144)에 전기적으로 접속된다(예를 들어, 드레인 버스(148)로부터 위쪽으로 연장되는 전도성 비아를 통해). 소스 핑거들(156)은 반도체 층 구조물(130)을 통해 연장되는 복수의 전도성 소스 비아(166)를 통해 소스 단자(126)에 전기적으로 접속된다. 전도성 소스 비아(166)는 반도체 층 구조물(130)을 통해 완전히 연장되는 금속 도금된 비아일 수 있다.
다시 도 1a를 참조하면, 금속 플랜지(176)는 RF 트랜지스터 증폭기 다이(110)에서 생성되는 열을 소산시키는 히트 싱크로서 역할할 수 있다. 열은, 예를 들어, 단위 셀 트랜지스터들(116)의 채널 영역들에서 비교적 높은 전류 밀도들이 생성되는 RF 트랜지스터 증폭기 다이(110)의 상위 부분에서 주로 생성된다. 이 열은 소스 비아들(166) 및 반도체 층 구조물(130)을 통해 금속 플랜지(176)에 전달될 수 있다.
실시예에 따라, 팩키징된 트랜지스터 증폭기(100)는, 예를 들어, RF 트랜지스터 증폭기 다이(110)로서 모놀리식 마이크로파 집적 회로(MMIC)를 포함할 수 있고, 이 경우 RF 트랜지스터 증폭기 다이(110)는 복수의 개별 디바이스를 포함한다. RF 트랜지스터 증폭기 다이(110)가 MMIC 구현일 때, 입력 정합 회로들(190) 및/또는 출력 정합 회로들(192)은 생략될 수 있고(그 대신에 그것들이 RF 트랜지스터 증폭기 다이(110) 내에서 구현될 수 있기 때문에), 본드 와이어들(182 및/또는 185)은 게이트 및 드레인 리드들(172, 174)로부터 게이트 및 드레인 단자들(142, 144)로 직접 연장될 수 있다. 일부 실시예에서, 팩키징된 RF 트랜지스터 증폭기(100)는, 직렬로 접속되어 다중 스테이지 RF 트랜지스터 증폭기를 형성하는 다중 RF 트랜지스터 증폭기 다이들을 포함할 수 있거나 및/또는 복수의 증폭기 경로에 (예를 들어, 병렬로) 배치되어 이중-경로 드라이버 증폭기 및/또는 Doherty 증폭기 구성 등에서와 같이, 다중 RF 트랜지스터 증폭기 다이 및 다중 경로를 갖는 RF 트랜지스터 증폭기를 형성하는 복수의 트랜지스터 다이를 포함할 수 있다.
위에서 언급된 바와 같이, 일부 RF 팩키지 설계는 리벳들을 이용하여 오버몰드(178)의 형성 전에 (예를 들어, 전기 전도성 리드 재료를 전기 전도성 서브마운트 또는 플랜지(176)에 리벳 고정함으로써) RF 리드들을 팩키지에 고정할 수 있다. 리벳들은, 오버몰드를 형성한 후 제거할 수 있는 트림 바(trim bar) 또는 타이 바(tie bar)들을 포함하는 리드 프레임에 의해 RF 리드들에 물리적으로 접속될 수 있다. 리드 프레임은, 예를 들어, RF 리드들 및/또는 리벳들과 동일한 재료(들)의 전기 전도성 구조물일 수 있다. 특히, 팩키지를 하나 이상의 활성 트랜지스터 다이로 채우고, 다이들 및/또는 RF 리드들 사이에 전기 접속들을 제공하고, 팩키지 상에 오버몰드를 형성한 후, (RF 리드들과 리벳들 사이에서 연장되는) 타이 바들은 RF 리드들을 플랜지로부터 전기적으로 분리하기 위해 제거될 수 있다. 이와 같이 리벳은 팩키징 프로세스 동안에 RF 리드들에 기계적 안정성을 제공할 수 있고, 팩키징이 완료된 후 플랜지 표면 상에 남아 있을 수 있다.
본 개시내용의 일부 실시예는 리벳들이 팩키지의 4개의 코너 또는 팩키지의 2개의 더 긴 측면에 위치하는 리벳 설계들이 팩키지의 귀중한 내부 영역을 점유할 수 있거나 및/또는 (예를 들어, 팩키지의 더 짧은 측(들) 또는 코너들로부터 추가적인 비-RF 리드들을 접속하는데 있어서) 설계 유연성을 제한할 수 있다는 인식으로부터 발생할 수 있다. 본 개시내용의 실시예들은, RF 전력 증폭기들의 전기적 특성들 및/또는 성능을 개선하도록 크기결정되거나, 위치되거나, 형상을 이루거나 또는 기타의 방식으로 구성되는, 리벳들, 몰드 고정물, 및/또는 리드들(RF 및 비-RF 양쪽 모두)을 포함하는 RF 전력 증폭기 팩키지 설계들을 제공한다.
본 명세서에 설명된 바와 같이, RF 리드들이란, RF 트랜지스터 증폭기 팩키지의 컴포넌트들로 입력되거나 및/또는 컴포넌트들로부터 출력되는 RF 신호들을 제공하는 전기 접속들을 지칭할 수 있다. 예를 들어, RF 리드들은, 1.7-1.9GHz, 2.5-2.7GHz, 3.4-4.2GHz 또는 5.1-5.8GHz 주파수 대역들 중 하나 이상의 적어도 일부에서 및/또는 10GHz 위의 주파수들에서의 동작을 위해 하나 이상의 트랜지스터 다이로의 RF 신호를 제공할 수 있다. 비-RF 리드들이란, RF 트랜지스터 증폭기 팩키지의 컴포넌트들로 입력되거나 및/또는 컴포넌트들로부터 출력되는 비-RF 신호들(즉, 무선 스펙트럼 외부의 주파수들을 갖는 신호)을 제공하는 전기 접속들을 지칭할 수 있다. 본 명세서에 설명된 리벳들은 서브마운트 또는 플랜지의 재료(들)와 동일하거나 상이할 수 있는 금속 또는 기타의 전기 전도성 재료(들)를 포함할 수 있다.
도 2a는 본 개시내용의 다양한 실시예에 따른 RF 트랜지스터 증폭기 팩키지(270)의 사시도이다. 도 2b는 간소화를 위해 오버몰드 부재가 제거된 도 2a의 RF 트랜지스터 증폭기 팩키지(270)의 평면도이다. RF 트랜지스터 증폭기 팩키지(270) 및 그 컴포넌트들은 도 1a 내지 도 1d를 참조하여 전술된 팩키지(170) 및 컴포넌트들에 대응할 수 있다.
도 2a 및 도 2b에 도시된 바와 같이, 팩키지(270)는 하나 이상의 활성 트랜지스터 다이(210)를 수용하도록 구성된 표면(276s)을 포함하는 서브마운트(276)(베이스 또는 플랜지라고도 함)를 포함한다. 활성 트랜지스터 다이(들)(210)는 표면(276s) 상에 장착되고 본드 와이어들(282-285)에 의해 전기 전도성 RF 입력 (예를 들어, 게이트) 리드들(272)과 RF 출력 (예를 들어, 드레인) 리드들(274) 사이에 결합되어, 여기서는 각자의 RF 증폭기 경로들이라고 지칭되는, 각자의 나란한 RF 신호 경로들 P1 및 P2를 정의한다. 플랜지(276)는, 히트 슬러그 또는 다른 히트 싱크 등의, 전도성(예를 들어, 금속) 기판을 포함하지만 이것으로 제한되지 않는 전기 전도성 부착 표면일 수 있다. 플랜지(276)의 내부 영역은, 트랜지스터 다이들(210), 리드들(272, 274, 275), 및/또는 팩키지(270)의 다른 컴포넌트들에 대한 부착 표면(276s)을 정의할 수 있다. 플랜지(276)의 표면(276s)은 반드시 그럴 필요는 없지만 일반적으로 평면일 수 있다. 일부 실시예에서, 플랜지(276) 및/또는 표면(276s)은, 구리, 알루미늄 및 이들의 합금 등의, 하나 이상의 열 및 전기 전도성 재료로 형성될 수 있다. 일부 실시예에서, 플랜지(276) 및/또는 표면(276s)은 팩키지(270)의 하나 이상의 컴포넌트에 대한 전기 접지를 제공하도록 구성될 수 있다.
RF 트랜지스터 증폭기 팩키지(270)는, 트랜지스터 다이(들)(210)로의 RF 신호 접속들을 제공하도록(즉, RF 신호들을 트랜지스터 다이(들)에 또는 이로부터 운반하도록) 구성된 2개 이상의 전기 전도성 입력 및 출력 리드(272 및 274)를 포함한다. 도시된 예에서, RF 트랜지스터 증폭기 팩키지(270)는, 팩키지(270)의 제1 측면 또는 엣지로부터 연장되는 하나 이상의 입력 리드(272), 및 팩키지(270)의 제2 측면으로부터 입력 리드들(272)과는 반대 방향으로 연장되는 하나 이상의 출력 리드(274)를 포함한다. 리드들(272, 274)의 수, 크기 및 지오메트리는 달라질 수 있다. 더욱이, RF 트랜지스터 증폭기 팩키지(270)는 임의의 매우 다양한 리드 설계(예를 들어, 구부러진 리드, 납작한 팩키지 등)에 따라 구성될 수 있다. 리드들(272, 274)은, 구리, 알루미늄 및 이들의 합금 등의, 하나 이상의 전기 전도성 재료를 포함할 수 있다.
RF 트랜지스터 증폭기 팩키지(270)는, 플랜지(276)의 표면 상에 장착된 하나 이상의 반도체 다이(210)를 포함한다. 도시된 예에서, RF 트랜지스터 증폭기 팩키지(270)는 각각의 경로(P1 및 P2)에 각자의 활성 트랜지스터 다이들(210)을 갖는 2개의 나란한 증폭기 경로(P1 및 P2)를 포함한다; 그러나, (도 2a 및 도 2b에서 상위측에 위치한 리드들(272 및 274) 사이의) 상위 증폭기 경로(P2)의 반도체 다이(210)는 간소화를 위해 도시되지 않았다. 더 일반적으로, RF 트랜지스터 증폭기 팩키지(270)는 임의의 수의 트랜지스터 다이(210) 및 증폭기 경로(P1, P2)를 포함할 수 있다.
반도체 다이들(210)은, 트랜지스터 다이들, 예를 들어 MOSFET(금속 산화물 반도체 전계 효과 트랜지스터)들, 측방향 확산형 금속 산화물 반도체(LDMOS) 디바이스들, 또는 고전자 이동도 트랜지스터(HEMT) 디바이스들로서 구성될 수 있다. 트랜지스터 다이(들)(210)는, 전도성 플랜지(276) 쪽으로 직접 향하고 전기적으로 접촉하는 기준 단자(예를 들어, 소스 단자)를 갖는 수직 디바이스들로서 구성될 수 있다. 대안으로서, 트랜지스터 다이(들)(210)는, 플랜지(276)의 표면에 평행한 측면 방향으로 전도하도록 구성된 측방향 디바이스들로서 구성될 수 있다. 또한, 하나 이상의 수동 디바이스(290, 292), 예를 들어 칩 커패시터들, 인덕터들 등이, 트랜지스터 다이들(210)과 입력 및 출력 리드들(272 및 274) 사이의 플랜지(276)의 표면 상에, 예를 들어, 정합 회로들로서 장착될 수 있다.
전기 전도성 전기 접속들(282-285)은 반도체 다이들(210)의 단자들을 입력 및 출력 리드들(272 및 274)에 전기적으로 접속한다. 도시된 예에서, 이들 전기 접속들(282-285)은 전기 전도성 본드 와이어들에 의해 제공된다. 본드 와이어의 수와 구성은 달라질 수 있다. 더 일반적으로, 리본 또는 전도성 금속화 등의 흔하게 알려진 다양한 전기 접속 기술들 중 임의의 것이 또한 이들 전기 접속들(282-285)을 완성하는데 이용될 수 있다.
도 2a 및 도 2b의 예에서, 게이트 리드(272)는 하나 이상의 제1 본드 와이어(282)에 의해 입력 정합 회로(290)에 접속되고; 입력 정합 회로(290)는 하나 이상의 제2 본드 와이어(283)에 의해 RF 증폭기 다이(210)의 게이트 단자에 접속되고; 드레인 리드(274)는 하나 이상의 제3 본드 와이어(284)에 의해 RF 증폭기 다이(210)의 드레인 단자(244)에 접속되고, 출력 정합 회로(292)는 하나 이상의 제4 본드 와이어(285)에 의해 RF 트랜지스터 증폭기 다이(210)의 드레인 단자(244)에 접속된다. 본드 와이어들(282-285)은 각각의 증폭기 경로에서 입력 및/또는 출력 정합 회로들(290/292)의 일부를 형성할 수 있다. 일부 실시예에서, 입력/출력 정합 회로들(290/292)은, 집적된 수동 디바이스들(IPDs) 등의, 수동 디바이스들에 의해 구현될 수 있다. IPD들은 인덕터들 및/또는 기타의 수동 전기 컴포넌트들을 포함하며, 박막 및/또는 포토리소그래피 처리 등의 표준 반도체 처리 기술들을 이용하여 제작될 수 있다. IPD들은, 플립 칩 장착가능형 또는 와이어 본딩 가능형 컴포넌트들일 수 있으며, 실리콘, 알루미나 또는 유리 등의 박막 기판들을 포함할 수 있다.
여전히 도 2a 및 도 2b를 참조하면, RF 트랜지스터 증폭기 다이(210)의 소스 단자는 금속 플랜지(276)에 직접 장착될 수 있고, 이것은 소스 단자로의 전기 접속을 제공할 수 있으며 또한 열 소산 구조물로서 역할할 수 있다. (도 2a 및 도 2b에서 상위측에 위치한 리드들(272 및 274) 사이의) 상위 증폭기 경로(P2)의 다이, 정합 회로들, 및/또는 다른 컴포넌트들은 간소화를 위해 도시되지 않았다. 오버몰드 부재(278)(예를 들어, 플라스틱 오버몰드)는 각자의 증폭기 경로(P1, P2)의 컴포넌트들을 캡슐화한다. 각자의 증폭기 경로들(P1, P2)의 게이트 리드들(272) 및 드레인 리드들(274)은 팩키지(270)의 하우징을 통해(예를 들어, 오버몰드(278)를 통해) 연장되어, (하나 이상의 외부 PCB(299)의 전도성 트레이스(298)로 예시된) 외부 디바이스(들)로의 접속을 위해 팩키지(270)의 하우징 외부로 및 그를 넘어 연장되는 외부 접속 탭들(272t, 274t)을 정의한다. 팩키지(270)는 리벳들(201), 몰드 고정 피처들(202) 및 비-RF 리드들(275)을 더 포함한다. 리벳들(201), 몰드 고정물(202), RF 리드들(272, 274) 및/또는 비-RF 리드들(275)은 원하는 전기적 특성들을 제공하도록 위치되거나 및/또는 성형된다(단독으로 또는 임의의 조합으로).
특히, 본 개시내용의 일부 실시예는 팩키지(270)의 동일한 측면 또는 엣지 상에 RF 리드들(272, 274) 중 2개 이상의 사이에(예를 들어, 각자의 증폭기 경로들(P1, P2)의 입력 리드들(272) 사이에 및/또는 출력 리드들(274) 사이에) 리벳들(201) 중 하나 이상을 위치시키는 팩키지 설계들을 포함한다. 일부 실시예에서, 리벳들(201)은, 예를 들어, 2개 이상의 인접한 리드들(272/274) 사이의 간격 Sin/Sout을 증가시키거나 및/또는 리벳들(201)에 결합되거나 이로부터 연장되는 하나 이상의 격리 구조물을 제공함으로써, 인접한 증폭기 경로들 사이(예를 들어, 이중-경로 증폭기의 경로들 사이 또는 Doherty 증폭기의 메인 증폭기와 피킹 증폭기 사이)의 전자기 결합을 감소시키거나/전기적 격리를 증가시키도록 구성될 수 있다. 또한, 플랜지(276)의 주변 영역들(예를 들어, 하나 이상의 코너 C)에는 리벳들(201)이 없기 때문에, 플랜지(276)의 이용가능한 표면적이 증가되어, 예를 들어, (예를 들어, 플랜지(276)의 코너들 C에 RF 리드들(272, 274)을 부착함으로써) RF 리드들(272, 274) 사이의 간격을 더욱 증가시키거나, 및/또는 (예를 들어, 플랜지(276)의 코너들 C에서의 비-RF 리드들(275)의 부착을 위해) 하나 이상의 추가 컴포넌트의 접속 및/또는 설계 유연성을 허용할 수 있다.
일부 실시예에서, RF 리드들(272, 274)의 몰드 고정물들(202)의 크기, 형상들, 및/또는 위치결정은 또한, 전기적 특성들을 개선하도록 구성될 수 있다. 예를 들어, 몰드 고정물(202)은 평면도에서 형상이 타원형 또는 원형일 수 있고, 이것은 길쭉한 또는 슬롯형 몰드 고정물을 포함하는 리드들에 비해 RF 리드들(272, 274)에서의 전류 밀집 효과들을 감소시킬 수 있다.
일부 실시예에서, RF 리드들(272 및/또는 274)은 마찬가지로, 삽입 손실, 기생 커패시턴스, 전류 밀집 및 임피던스 정합 유연성을 포함한 그러나 이것으로 제한되지 않는 전기적 특성들을 개선하도록 구성될 수 있다. 예를 들어, RF 리드들(272 및/또는 274)은, 외부(즉, 오버몰드(278) 외부로 연장되는) 접속 탭들(272t, 274t)의 길이들, 입력(272)과 출력(274) RF 리드들 사이의 간격(Sgd)(예를 들어, 고주파(예를 들어, 1.8GHz) LDMOS 및 (예를 들어, 2GHz 내지 5GHz) GaN HEMT 다이들에 대한 정합 토폴로지들을 수용하기 위한 게이트-드레인 리드 간격), RF 리드들(272, 274)과 플랜지(276)(예를 들어, 임피던스 정합을 위한 원하는 커패시턴스를 제공하거나 및/또는 본드 와이어들(282-285) 사이의 상호결합 효과를 감소시키기 위해 다양한 리드-접지 간격을 갖는 RF 리드들) 사이의 수직 분리 또는 갭들, 및/또는 리드들(272 및/또는 274)의 평면도 형상들(예를 들어, 전류 밀집을 감소시키거나 및/또는 필드 분포를 최적화하기 위해 둥근 엣지들(272e, 274e)을 가짐)의 변형 및/또는 최적화를 포함할 수 있다.
일부 실시예에서, 비-RF 리드들(275)은 또한, 전기적 특성들을 개선하도록 구성될 수 있다. 예를 들어, 하나 이상의 리벳(201)의 내부 위치결정으로 인해, 비-RF 리드들의 형상은, 기생 인덕턴스를 감소시키거나 및/또는 공진 주파수를 확장하여 비디오 대역 대역폭을 증가시키거나 최대화하도록 구성될 수 있다. 일부 실시예에서, 비-RF 리드들(275)은 등가 전송 라인 임피던스를 감소시키도록 (예를 들어, 리드 형상, 서브마운트와의 중첩, 및/또는 서브마운트로부터의 간격에 관해) 설계되거나 또는 기타의 방식으로 구성될 수 있고, 기저대역 대역폭을 확장하거나 또는 기타의 방식으로 기저대역 설계 유연성을 제공하기 위해 (예를 들어, 하나 이상의 IPD에 의해 제공되는) 추가 커패시턴스와 조합하여 이용될 수 있다.
도 3a 및 도 3b는 본 개시내용의 일부 실시예에 따른 예시적인 몰드 고정 구조물을 포함하는 RF 트랜지스터 증폭기 팩키지들(370a 및 370b)을 나타내는 평면도들이다. 다르게는, 팩키지들(370a 및 370b)은 도 2a 및 도 2b의 팩키지(270)와 유사하지만, 활성 트랜지스터 다이들(210) 및 비-RF 리드들(275)은 간략화를 위해 도시되지 않았다. 몰드 고정물(202, 302)은 출력 리드들(274, 374)의 쌍들 사이에 위치한 리벳들(201)과 조합하여 예시되어 있지만, 몰드 고정물들(202, 302)의 구성은 일부 실시예에서 리벳들(201)의 배치와는 독립적일 수 있다.
도 3a 및 도 3b에 도시된 바와 같이, 몰드 고정물들(202 및 302)은 RF 리드들(272, 274)을 플랜지(276)에 고정하기 위해 오버몰드 부재(278)의 부분들을 수용하도록 구성되지만, RF 트랜지스터 증폭기 팩키지(370a 및 370b)의 동작에 관한 전기적 영향을 감소시키거나 및/또는 최소화하도록 크기결정되거나, 성형되거나, 위치되거나, 기타의 방식으로 구성된다. 예를 들어, 더 작은 몰드 고정물들(202, 302)은 리드들의 전기 신호 전송에서 전류 밀집 효과를 감소시킬 수 있다. 도 3a의 예에서, 입력 리드들(272) 및 출력 리드들(274)은, 각각, 타원- 또는 원형-형상의 몰드 고정물들(202)을 포함한다. 몰드 고정물들(202)은, RF 리드들(272, 274)의 엣지들(272e, 274e)의 내부에 위치한다, 즉, 각자의 외부 접속 탭들(272t, 274t)의 폭 치수(W) 내로 한정된다. 도 3b의 예에서, 입력 리드들(372) 및 출력 리드들(374)은, 각각, 리드들(372, 374)의 각자의 폭들을 따르는 방향으로 연장되는 슬롯 형상의 몰드 고정물들(302)을 포함한다. 몰드 고정물들(302)은, RF 리드들(372, 374)의 엣지들(372e, 374e)을 향해, 즉, 각자의 외부 접속 탭들(372t, 374t)의 폭 치수(W)를 넘어, 연장된다. 리드당 2개의 몰드 고정물이 예시되어 있지만, 일부 실시예에서는 리드당 더 적거나 더 많은 몰드 고정물이 제공될 수 있다는 것을 이해할 것이다.
도 4a 내지 도 4f는 본 개시내용의 일부 실시예에 따른 리벳들(201i 및 201o)(집합적으로 201) 및 격리 구조물들의 예시적인 구성들을 포함하는 RF 트랜지스터 증폭기 팩키지들(470a-470f)을 나타내는 평면도이다. 다르게는, 팩키지들(470a-470f)은 도 2a 및 도 2b의 팩키지(270)와 유사하지만, 일부 컴포넌트(예를 들어 활성 트랜지스터 다이들(210))는 간소화를 위해 도시되지 않았다. 리벳 구성들은 원형 형상의 몰드 고정물들(202)과 조합하여 예시되어 있지만, 일부 실시예에서 몰드 고정물들(202)의 크기 및/또는 형상들과는 독립적일 수 있다.
위에서 언급된 바와 같이, 일부 실시예에서 리벳들(201)은, (부착된 RF 리드들(272, 274)을 포함한) 리드 프레임의 외측 프레임을 서브마운트 또는 플랜지(276)에 고정하는데 이용되고, 여기서, RF 리드들(272, 274)과 외측 프레임 사이의 부착물들(예를 들어, 트림 바들 또는 타이 바이들)이 후속해서 트리밍된다. 즉, 리벳들(201)(및 리드 프레임)은 팩키지 제작 동안에 RF 리드들(272, 274)을 서브마운트(276)에 고정하는 고정 메커니즘의 컴포넌트들을 정의한다. 일부 실시예에서, 리벳들(201)은 트리밍 프로세스의 완료 후에 존재할 수 있는 트림 바들 또는 타이 바들의 나머지 부분들(201r)을 포함할 수 있다. 일부 실시예에서, 리벳들(201)은 접지 리드 등의 추가적인 리드를 서브마운트(276)에 고정할 수 있다. 도 4a 내지 도 4f에 도시된 바와 같이, 본 개시내용의 일부 실시예는 팩키지 리드들(272, 274) 중 2개 이상 사이에 하나 이상의 리벳(201)을 위치시키는 RF 트랜지스터 증폭기 팩키지들(470a-470f)을 포함한다. 예를 들어, 일부 실시예에서, 1개 또는 2개의 리벳(201)이 각자의 증폭기 경로들(P1 및 P2)의 RF 리드들 사이에, 즉, 인접한 RF 입력(예를 들어, 게이트) 리드들(272) 사이에 및/또는 인접한 RF 출력(예를 들어, 드레인) 리드들(274) 사이에 위치할 수 있다.
특히, 도 4a는, 인접한 증폭기 경로들(P1 및 P2)의 RF 출력 리드들(274) 사이에 적어도 하나의 리벳(201o)(및 간격 Sout)을 포함하는 예시적인 팩키지(470a)를 나타내며, 여기서, 간격 Sout은 RF 입력 리드들(272) 사이의 간격 Sin과는 다르다. 그러나, 인접한 증폭기 경로들(P1 및 P2)의 RF 입력 리드들(272) 사이에 적어도 하나의 리벳(201i)(및 간격 Sin)이 추가적으로 또는 대안으로서 제공될 수 있다는 것을 이해할 것이다. 리벳(들)(201)(및 연관된 리드 프레임)은, RF 리드들(272 및/또는 274)을 플랜지(276)에 고정하고 팩키징 프로세스 동안 기계적 안정성을 제공하도록 구성된 치수들을 가질 수 있다. 예를 들어, 일부 실시예에서 복수의 RF 출력 리드들(274) 사이의 리벳(들)(201o)은 RF 입력 리드들(272) 각각에 인접한 리벳들(201i)보다 큰 하나 이상의 치수를 가질 수 있다(또는 그 반대도 마찬가지). 인접한 증폭기 경로들(P1 및 P2)의 RF 리드들 사이에 리벳(들)(201)을 위치시키는 것은, 인접한 RF 입력 리드들(272) 사이에, 인접한 RF 출력 리드들(274) 사이에, 및/또는 기타의 방식으로 인접한 증폭기 경로들(P1, P2) 사이에 증가된 간격을 제공하거나 및/또는 전기적 격리 구조물을 제공함으로써, 결합 또는 전자기/RF 간섭을 감소시킬 수 있고 그에 따라 그들 사이의 전기적 격리를 개선할 수 있다.
일부 실시예에서, 2개 이상의 RF 리드들(272 또는 274) 사이에 리벳(들)(201)을 위치시키는 것은, RF 리드들(272 또는 274) 사이의 간격 Sin 또는 Sout을 증가시킴으로써뿐만 아니라 (일부 실시예에서는 리벳들(201)이 전기적으로 접지된 플랜지(276)에 전기적으로 접속될 수 있기 때문에) RF 리드들(272, 274) 사이에 접지된 격리 구조물을 제공함으로써 전기적 격리를 개선할 수 있다. 도 4b는 본 개시내용의 일부 실시예에 따른 격리 구조물(405b)을 포함하는 한 예시적인 팩키지(470b)를 나타낸다. 도 4b에 도시된 바와 같이, 격리 구조물(405b)은 인접한 증폭기 경로들(P1, P2)의 RF 출력 리드들(274) 사이에 위치한 리벳(201o)에 결합된 전도성 구조물일 수 있다. 그러나, 하나 이상의 격리 구조물(405b)이 인접한 증폭기 경로들(P1 및 P2)의 RF 입력 리드들(272) 사이에 위치한 리벳(201i)에 추가적으로 또는 대안으로서 결합될 수 있다는 것을 이해할 것이다.
일부 실시예에서, 리벳(201) 및/또는 연관된 격리 구조물(405b)의 하나 이상의 부분은 RF 리드들 사이의 플랜지(276)로부터 수직으로 돌출되어 격리 펜스(isolation fence)를 정의할 수 있다. 예를 들어, 격리 구조물(405b)은 인접한 RF 리드들 사이에서 수직으로 돌출되도록 구부러지거나 또는 기타의 방식으로 L 형상(405b)(또는 U 형상(405b'))으로 제공되는 (예를 들어, 리드들, 리벳들, 리드 프레임, 및/또는 플랜지와 동일한 재료로 형성된) 금속 세그먼트를 포함할 수 있다. 일부 실시예에서, 격리 구조물(405b)은 리벳(201o)의 일부이거나 이와 일체일 수 있다. 예를 들어, 격리 구조물(405b)은, 격리 펜스의 일부를 정의하도록 구부러지거나 기타의 방식으로 구성될 수 있는 리벳(들)(201)의 트림 바들 또는 타이 바들의 나머지 부분들(201r)을 포함할 수 있다. 일부 실시예에서, 격리 구조물(405b)은, 리벳들(201) 중 하나 이상에 및/또는 RF 리드들(272 및/또는 274) 사이의 플랜지(276)에 결합된 하나 이상의 본드 와이어에 의해 구현될 수 있다. 더 일반적으로, 격리 구조물(405b)은 인접한 RF 리드들(272, 274) 및/또는 증폭기 경로들(P1, P2) 사이의 결합 또는 전자기/RF 간섭을 감소시키도록 구성될 수 있다. 이러한 격리 구조물들(405b)은 다중 증폭기 경로들(P1 및 P2)을 갖는 다중-스테이지 RF 전력 증폭기 설계들에서 유리할 수 있다. 예를 들어, 증폭기 경로들 P1 및 P2는 클래스 AB 이중-경로 드라이버 증폭기의 각자의 RF 신호 경로들을 정의할 수 있거나, 팩키징된 Doherty 전력 증폭기의 메인 및 피크 증폭기 경로들을 정의할 수 있다.
또한, 본 개시내용의 실시예들에 따라 2개 이상의 인접한 RF 리드들(272 및/또는 274) 사이에 리벳(들)(201)을 위치시키는 것(및 그에 따라, 플랜지(276)의 하나 이상의 코너 C에서 리벳들을 제거하는 것)은, 예를 들어, 비-RF 리드들(275)(본 명세서에서는 위성 리드들(satellite leads)이라고도 함)의 접속 및/또는 구성을 위해 팩키지 내의 내부 이용가능 영역을 증가시킬 수 있다. 예를 들어, RF 출력 리드들(274) 사이에 리벳(들)(201o)을 제공하는 것은, RF 출력 리드들(274)에 인접한 플랜지(276)의 주변 영역들(예를 들어, 하나 이상의 코너 C)에서의 하나 이상의 비-RF 리드(275)의 접속(RF 입력 리드들(272) 사이에 리벳(들)(201i)이 제공되는 경우에는 그 반대)뿐만 아니라, 비-RF 리드들(275)의 원하는 설계들 또는 구성들을 위한 유연성을 제공한다. 예를 들어, 도 6a 및 도 6b를 참조하여 본 명세서에서 논의된 바와 같이, 비-RF 리드들(275)은, 기생 인덕턴스를 감소시키거나 최소화할 수 있는 더 큰 표면적으로 구성되거나, 및/또는 RF 리드들(272 및/또는 274)과의 간섭을 감소시킬 수 있는 둥글거나 모따기된 코너들로 구성될 수 있다.
일부 실시예에서, 각자의 리벳들(201)은 팩키지의 대향 측면들 상의 인접한 증폭기 경로들(P1 및 P2)의 RF 리드들 사이의 서브마운트의 표면에 부착될 수 있다. 도 4c는, 팩키지(470c)의 제1 측면 상의 RF 입력(예를 들어, 게이트) 리드들(272) 사이에 적어도 하나의 제1 리벳(201i), 및 팩키지(470c)의 반대측 또는 제2 측면 상의 RF 출력(예를 들어, 드레인) 리드들(274) 사이에 적어도 하나의 제2 리벳(201o)을 포함하는 한 예시적인 팩키지(470c)를 나타낸다. 코너들 C로부터 멀리 리벳들(201)을 위치시키는 것은, 예를 들어 팩키지(470c)의 입력(예를 들어, 게이트) 및 출력(예를 들어, 드레인) 측들 양쪽 모두에서의 비-RF 리드들(275)의 접속 및/또는 구성을 위해, 서브마운트 또는 플랜지(276)의 치수들 내의 이용가능한 면적을 증가시킬 수 있다. 또한, RF 리드들(272, 274) 사이에 리벳(들)(201)을 위치시키는 것은, RF 리드들(272, 274) 사이의 간격들 Sin/Sout을 증가시킴으로써, 팩키지(470c)의 증폭기 경로들(P1 및 P2) 사이의 전기적 격리를 향상시킨다.
일부 실시예에서, 전기적 격리는, RF 리드들(272 및 274) 사이의 간격들 Sin 및 Sout을 증가시킬 뿐만 아니라 인접한 증폭기 경로들 P1과 P2의 RF 리드들(272 및 274) 사이의 리벳들(201i 및 201o)에 결합된 접지된 격리 구조물을 제공함으로써 향상될 수 있다. 도 4d는 본 개시내용의 일부 실시예에 따른 격리 구조물(405d)을 포함하는 한 예시적인 팩키지(470d)를 나타낸다. 도 4d에 도시된 바와 같이, 격리 구조물(405d)은, 플랜지(276)를 가로질러 연장되고 RF 출력 리드들(274) 사이에 위치한 리벳(들)(201o)과 인접한 증폭기 경로들(P1 및 P2)의 RF 입력 리드들(272) 사이에 위치한 리벳(들)(201i) 양쪽 모두에 접속되는 전도성 구조물일 수 있다. 예를 들어, 격리 구조물(405d)은 인접한 RF 리드들 사이에서 수직으로 돌출되도록 구부러지거나 또는 기타의 방식으로 L 형상(405d)(또는 U 형상(405d'))으로 제공되는 (예를 들어, 리드들, 리벳들, 및/또는 플랜지와 동일한 재료로 형성된) 금속 세그먼트를 포함할 수 있다. 일부 실시예에서, 격리 구조물(405d)은, 트리밍 프로세스로부터의 나머지 부분(들)(201r) 등의, 리벳들(201o 및 201i)의 일부이거나 리벳들과 통합되거나, 이를 포함할 수 있다. 일부 실시예에서, 격리 구조물(405d)은 RF 리드들(272 및 274) 사이의 리벳들(201i 및 201o)을 접속하는 하나 이상의 본드 와이어(405d")에 의해 구현될 수 있다. 더 일반적으로, 격리 구조물(405d)은, RF 리드들(272, 274) 사이의 리벳들(201i, 201o)을 전기적으로 및 물리적으로 접속하여 인접한 증폭기 경로들(P1, P2) 사이의 결합 또는 전자기/RF 간섭을 감소시키는 하나 이상의 수직으로 돌출된 부분을 포함할 수 있다.
도 4e 및 도 4f는 3개의 나란한 RF 신호 경로(P1, P2, 및 P3)를 정의하는 전기 전도성 RF 입력(예를 들어, 게이트) 리드들(272) 및 RF 출력(예를 들어, 드레인) 리드들(274)을 포함하는 예시적인 팩키지들(470e 및 470f)을 각각 나타내며, 여기서 RF 입력 리드들(272) 사이의 제1 리벳들(201i)은 팩키지(470e, 470f)의 제1 측면 상에 있고 RF 출력 리드들(274) 사이의 제2 리벳들(201o)은 팩키지(470e, 470f)의 반대측 또는 제2 측면 상에 있다. 예를 들어, 3개의 RF 증폭기 경로(P1, P2, P3)는 메인 증폭기 경로(P1)와 제1 및 제2 피크 증폭기 경로(P2 및 P3)를 갖는 Doherty 증폭기 구성을 구현할 수 있다. 도 4f의 팩키지(470f)는 인접한 증폭기 경로들(P1, P2 및 P3)의 RF 리드들(272 및 274) 사이의 제1 리벳들(201i) 및 제2 리벳들(201o)의 각자의 쌍들에 결합된 다중 격리 구조물들(405d)을 더 포함한다. 팩키지들(470e, 470f)은 팩키지들(470a-470d)과 유사하며, 리벳들(201), 격리 구조물들(405), 및/또는 팩키지들(470a-470f) 중 하나를 참조하여 본 명세서에서 설명된 다른 피처들의 조합들은 유사한 혜택들을 제공하기 위해 다른 것들과 상호교환가능하게 적용될 수 있다는 것을 이해할 것이다.
도 5a, 도 5b, 및 도 5c는, 본 개시내용의 일부 실시예에 따른 몰드 고정, 리벳들, 및/또는 격리 구조물들의 예시적인 구성들을 포함하는 RF 트랜지스터 증폭기 팩키지들의 전기적 특성들을 나타내는 그래프이다. 도 5a에 도시된 바와 같이, (플랜지의 코너들에서가 아니라) RF 리드들 사이의 플랜지 상에 위치한 적어도 하나의 리벳을 포함하는 팩키지(570a)는, 플랜지의 각각의 코너에 위치한 리벳들을 포함한 팩키지(70a)에 비해 예시된 주파수 범위(예를 들어, 최대 10 GHz 또는 그 이상)에 걸쳐 유사하거나 향상된 격리 성능을 제공할 뿐만 아니라, (예를 들어, 하나 이상의 비-RF 리드의 접속 및/또는 구성을 위한) 플랜지의 내부 영역 내의 이용가능한 공간을 증가시킬 수 있다. 마찬가지로, 도 5b에 도시된 바와 같이, RF 리드들과 원형 몰드 고정물들 사이의 플랜지 상에 위치한 적어도 하나의 리벳을 포함하는 팩키지(570b)는, 세라믹 덮개로 둘러싸인 개방 캐버티에 트랜지스터 다이들을 포함하는 팩키지(70b)에 비해 예시된 주파수 범위에 걸쳐 유사하거나 향상된 격리 성능을 제공할 수 있다. 도 5c는, 개방 캐버티 팩키지(70c)에 비해 RF 리드들과 원형 몰드 고정물들 사이의 플랜지 상에 위치한 적어도 하나의 리벳을 포함하는 팩키지(570c)의 삽입 손실 특성들을 나타낸다.
도 6a 및 도 6b는 본 개시내용의 일부 실시예에 따른 RF 트랜지스터 증폭기 팩키지에서 이용될 수 있는 비-RF 리드들(675a, 675b)의 확대 평면도들이다. 예를 들어, 비-RF 리드들(675a, 675b)은 비-RF 리드들(275)에 대응할 수 있거나 및/또는 본 명세서에서 설명된 팩키지들(170, 270)에서 이용될 수 있다.
도 6a 및 도 6b에 도시된 바와 같이, 일부 실시예에서, 비-RF 리드들(675a, 675b)은 또한, 본 명세서에 설명된 RF 트랜지스터 증폭기 팩키지의 하나 이상의 컴포넌트에 대한 전기적 영향을 감소시키거나 및/또는 최소화하도록 구성될 수 있다. 예를 들어, 비-RF 리드들(675a, 675b)은 기생 인덕턴스를 감소시키거나 및/또는 최소화하도록 (예를 들어, 각도, 길이 및/또는 두께 측면에서) 성형될 수 있다. 일부 실시예에서, 비-RF 리드들(675a, 675b)은 더 큰 표면적 및/또는 둥글거나 모따기된 코너들 R로 구성될 수 있다. 특히, 도 6a 및 도 6b에 도시된 바와 같이, 비-RF 리드들(675a, 675b)은, 서브마운트(276)의 표면 상에서 중첩되거나 연장되는 제1 부분(675a1, 675b1), 및 서브마운트(276)의 표면을 넘어 돌출되거나 연장되는(즉, 중첩되거나 연장되지 않는) 제2 부분(675a2, 675b2)을 포함한다. 예를 들어, 도 2a에 도시된 오버몰드 팩키지(270)에서, 제1 부분(675a1, 675b1)은 오버몰드(278) 내에서 연장되고 이에 의해 캡슐화될 수 있는 반면, 제2 부분(675a2, 675b2)은 오버몰드(278) 외부로 연장되고 이를 넘어 연장되어 외부 접속 탭을 정의할 수 있다. 제2 부분(675a2, 675b2)의 표면적은 제1 부분(675a1, 675b1)의 표면적보다 크거나 작을 수 있다.
비-RF 리드들(675a, 675b)의 표면적 및/또는 플랜지(276)와의 중첩을 증가시키는 것은 기생 인덕턴스를 감소시킬 수 있다(예를 들어, 팩키지 외부의 종단 컴포넌트가 보는 등가 전송 라인 임피던스를 감소시킴으로써). 표면적 및/또는 중첩은, 플랜지(276)의 주변부(예를 들어, 코너들 C)에서의 이용가능한 표면적의 증가로 인해, 리벳들(201)이 RF 리드들(272 및/또는 274) 사이에 위치하는 실시예들에서 증가될 수 있다. 도 6a 및 도 6b에 도시된 바와 같이, 비-RF 리드들(675a, 675b)은 리벳에 의해 방해받지 않거나 리벳들이 없는 플랜지(276)의 코너 C로부터 연장되거나 기타의 방식으로 위치될 수 있다. 비-RF 리드들(675a, 675b)은 RF 리드들(272 및/또는 274)에 인접하게 위치할 수 있고, 일부 실시예에서, 비-RF 리드들(675)의 코너들 R은, 예를 들어, 비-RF 리드(675)와 RF 리드들(272, 274) 사이의 간섭을 감소시키거나 그렇지 않으면 전기적 격리를 증가시키기 위해 둥글거나 모따기될 수 있다. 예를 들어, 도 6a에서, 비-RF 리드(675a)의 제1 부분(675a1)은 코너 C로부터 플랜지(276)의 엣지를 따라 치수 D1만큼 연장된다. 제1 부분(675a1)의 코너 R은 모따기되어 인접한 RF 리드들(272, 274)에 의해 운반되는 RF 신호들과의 간섭을 감소시킨다. 도 6a의 예에서, 비-RF 리드(675a)의 제2 부분(675a2)의 치수 D2는 제1 부분(675a1)의 치수 D1보다 작다.
도 6b에서, 비-RF 리드(675b)의 제1 부분(675b1)은 마찬가지로 코너 C로부터 플랜지(276)의 엣지를 따라 치수 D1만큼 연장되고, 여기서, 코너 R은 인접한 RF 리드들에 의해 운반되는 RF 신호들과의 간섭을 감소시키기 위해 모따기된다. 도 6b의 예에서, 제1 부분(675b1)의 적어도 하나의 평면도 치수(예를 들어, D1)는 제2 부분(675b2)에서 실질적으로 유지된다(예를 들어, D2). 즉, 평면도에서, 비-RF 리드(675b)의 제1 부분(675b1) 및 제2 부분(675b2)은 적어도 하나의 공통 또는 실질적으로 유사한 치수를 갖는다. 제2 부분(675b2)의 표면적은 제1 부분(675b1)의 표면적보다 클 수 있다. 따라서 도 6b의 비-RF 리드(675b)의 전체 표면적은 도 6a의 비-RF 리드(675a)의 전체 표면적보다 크며, 이것은 감소된 기생 인덕턴스에 기여할 수 있다. 일부 실시예에서, 비-RF 리드의 제1 및 제2 부분들(675b1 및 675b2)은 집합적으로, 평면도에서 실질적으로 정사각형 형상을 정의할 수 있거나, 및/또는 그렇지 않으면 제1 부분(675a1/675b1)과 플랜지(276) 사이의 기생 인덕턴스를 감소시키는 표면적을 정의할 수 있다. 더 일반적으로, 비-RF 리드들(675a, 675b)은, 다이들(210), IPD들(290, 292), 및/또는 팩키지(270)의 다른 컴포넌트들의 부착을 위한 표면적을 손상시키지 않으면서 및 RF 리드들(272, 274)로부터의 충분한 격리를 제공하면서, 플랜지(276)의 주변부에서의 이용가능한 표면적에 기초하여 인덕턴스를 감소시키도록 설계되거나 기타의 방식으로 구성될 수 있다.
도 7a는 본 개시내용의 일부 실시예에 따른 RF 트랜지스터 증폭기 팩키지들에서 이용될 수 있는 예시적인 리드들(772, 774)을 나타내는 간소화된 개략적 측면도이다. RF 리드들(772 및 774)은 여기서 설명된 팩키지들(170, 270)에서 이용되는 입력 및 출력 RF 리드들(272 및 274) 또는 심지어 비-RF 리드들(275, 675)에 대응할 수 있다.
도 7a 및 도 7b에 도시된 바와 같이, 리드들(772, 774)은 원하는 전기 충격 또는 천이를 제공하도록 구성될 수 있다. 예를 들어, 리드들(772, 774)은 (예를 들어, 하나 이상의 오목한 부분 또는 만곡(crimp)된 부분을 이용하여) 리드들(772, 774)과 서브마운트 또는 플랜지(276) 사이에 원하는 간격들을 제공하여 (예를 들어, 정합 회로들 위한 및/또는 비디오 대역폭 확장을 위해) 원하는 임피던스를 제공하거나 및/또는 (예를 들어, 본드 와이어들 사이의) 상호결합을 감소시키도록 계단 형상이거나 기타의 방식으로 구성될 수 있다. 예를 들어, 비-RF 리드의 갭(G1a로 도시됨)을 감소시키는 것은, 기생 인덕턴스 또는 등가 전송 라인 임피던스를 감소시킬 수 있어, 팩키지 외부 또는 바깥의 기저대역 종단 커패시터들이 활성 트랜지스터 다이에 전기적으로 더 가까워지는 것을 허용하여, 더 넓은 비디오 대역폭을 허용할 수 있다. 일부 실시예에서, 리드들(772, 774)은, 리드들(772, 774)을 리벳들(201) 또는 리드프레임으로부터 분리하는데 이용되는 프로세스와 동일한 트리밍 프로세스에서 그 부분들이 제거되거나, 구부러지거나 및/또는 만곡될 수 있도록 구성되어, 리드들(772, 774)에게 원하는 형상들을 제공할 수 있다.
특히, 도 7a에 도시된 바와 같이, 리드들(772 및/또는 774)(예를 들어, 입력 및/또는 출력 RF 리드들)은 플랜지(276)의 표면(276s)과 중첩하는 제1 부분들(772i, 774i), 및 플랜지(276)의 표면(276s)을 넘어 연장되는 제2 부분들(772e, 774e)을 포함할 수 있다. 제1 부분들(772i, 774i) 및 제2 부분들(772e, 774e)은 플랜지(276)의 표면(276s)에 의해 정의되거나 이를 포함하는 평면 위에 있다. 제1 부분들(772i, 774i)은 표면(276s)의 평면으로부터 제1 간격 또는 갭(G1a, G1b)만큼 분리되고, 제2 부분들(772e, 774e)은 표면(276s)의 평면으로부터 제1 간격 또는 갭(G1a, G1b)과는 상이한 제2 간격 또는 갭(G2)만큼 위쪽으로 및 플랜지(276)의 표면(276s)에 수직인 방향을 따라 분리되거나 이격된다. 일부 실시예에서, 갭들(G1a, G1b 및 G2)의 상이한 거리들은 플랜지(276)를 향하여 또는 이로부터 멀리 리드들(772, 774)의 제1 부분들(772i, 774i)을 구부리거나 만곡시킴으로써 구현될 수 있다. 갭(G2)에 비해, RF 리드들(772, 774)의 제1 부분들(772i, 774i)과 플랜지(276) 사이의 간격 또는 갭(더 작은 갭(G1a)으로 도시됨)을 감소시키는 것은 커패시턴스를 증가시킬 수 있는 반면, RF 리드들(772, 774)의 제1 부분들(772i, 774i)과 플랜지(276) 사이의 간격 또는 갭(더 큰 갭(G1b)으로 도시됨)을 증가시키는 것은 커패시턴스를 감소시킬 수 있다.
도 7b는 오버몰드 팩키지(170')에서의 입력 및 출력 RF 리드들로서의 리드들(772, 774)의 구현을 나타낸다. 다르게는, 오버몰드 팩키지(170')의 내부 컴포넌트들은 본 명세서에 설명된 임의의 팩키지(170, 270)와 유사할 수 있다. 도 7b에 도시된 바와 같이, 리드들(772, 774)의 제1 부분들(772i, 774i)은 오버몰드 부재(178) 내부에 있고 이에 의해 캡슐화되는 반면, 제2 부분들(772e, 774e)은 오버몰드(178) 외부 및 그 너머로 연장되어 외부 접속 탭들(예를 들어, 탭들(272t, 274t))을 정의한다. 따라서, RF 리드들(772, 774)의 내부 부분들(772i, 774i) 각각은, (예를 들어, 입력/출력 정합 회로들을 위한 원하는 임피던스를 제공하기 위해, 본드 와이어들 사이의 상호 결합을 감소시키기 위해, 및/또는 비디오 대역폭을 넓히기 위해) 플랜지(176)로부터 각자의 간격 또는 갭(예를 들어, 도 7a의 G1a, G1b)으로 구성될 수 있는 반면, 외부 부분들(772e, 774e)의 세그먼트들은 플랜지(276)의 표면의 평면 위의 원하는 갭(예를 들어, 도 7a의 G2)에, 및/또는 예를 들어, 고객 요구사항을 충족시키기 위해 팩키지(170')의 하위 표면 위의 높이 H(예를 들어, 약 62 mils 등의, 외부 팩키지 접속을 위한 표준 안착면 높이)에 유지될 수 있다. 각자의 간격들 또는 갭들(G1a, G1b)은, 표준 두께 T(예를 들어, 약 50 mils)를 갖는 플랜지(176)가 팩키지(170')에서 이용될 수 있도록, 플랜지(176)의 두께(T)와는 독립적으로 구성될 수 있다.
도 7c는 개방 캐버티 팩키지(170")에서 입력 및 출력 RF 리드들로서의 리드들(772, 774)의 구현을 나타낸다. 다르게는, 개방 캐버티 팩키지(170")의 내부 컴포넌트들은 본 명세서에서 설명된 임의의 팩키지(170, 270)와 유사할 수 있다. 개방 캐버티 팩키지(170")는 서브마운트 또는 플랜지(176) 상의 덮개 부재(779)(예를 들어, 세라믹 덮개)를 포함한다. 덮개(779)는, 예를 들어 도 1a에 도시된 바와 같이, RF 트랜지스터 증폭기 다이(110) 및/또는 다른 집적 회로들 및 연관된 전기 접속들을 포함하는 개방형 캐버티를 밀봉한다. 도 7c의 예에서, 리드들(772 및 774)은 각각 정합 회로들(190 및 192)을 통해 다이(110)로의 RF 신호 접속들을 각각 제공하는 입력 및 출력 RF 리드들이며, 여기서, 플랜지(176)의 표면의 평면 위의 원하는 갭(예를 들어, 도 7a의 G2) 및/또는 팩키지(170")의 하위 표면 위의 높이 H를 유지하면서 플랜지(176)와 중첩하는 RF 리드들(772, 774)의 내부 부분들(772i, 774i)과 플랜지(176) 사이에 원하는 간격들 또는 갭들(예를 들어, 도 7a의 G1a, G1b)을 갖는다. 도 7a 내지 도 7c에서, RF 리드들(772)의 내부 부분들(772i 및/또는 774i) 사이의 각자의 갭들(G1a, G1b)은, 각자의 RF 증폭기 경로에서 입력 및/또는 출력 정합 회로의 적어도 일부의 각자의 임피던스들을 정의하도록 선택되거나 기타의 방식으로 구성될 수 있다.
본 개시내용의 실시예들은 2개 이상의 RF 리드들 사이의 격리가 요구될 수 있는 임의의 이중 재료 RF 전력 팩키지에서 이용될 수 있다. 예를 들어, 본 개시내용의 실시예들은, 리드 재료(예를 들어, 리드 프레임 및/또는 접지 리드)가 (히트 싱크, 플랜지 또는 다이 패들 등의) 베이스에 리벳으로 결합되어 (플라스틱 오버몰드 등의) 오버몰드 부재에 의해 보호되는 RF 트랜지스터 증폭기 팩키지들에서 구현될 수 있다.
다시 도 1c를 참조하면, III족 질화물 반도체 HEMT를 위한 반도체 구조물 등의 여기서 설명된 RF 트랜지스터 증폭기 팩키지들에 이용될 수 있는 반도체 구조물(130)이 실리콘 카바이드 SiC 기판 또는 사파이어 기판 등의 기판(322) 상에 형성될 수 있다. 기판(322)은, 예를 들어, 실리콘 카바이드의 4H 폴리타입일 수 있는, 반절연성 실리콘 카바이드(SiC) 기판일 수 있다. 다른 실리콘 카바이드 후보 폴리타입들로는, 3C, 6H 및 15R 폴리타입이 포함될 수 있다. 기판은 Cree, Inc.에서 입수할 수 있는 고순도 반절연성(HPSI; High Purity Semi-Insulating) 기판일 수 있다. 용어 '반절연성'은 여기서는 절대적인 의미가 아니라 설명적으로 사용되는 것이다.
본 명세서에서 사용될 때, 용어 "III족 질화물"이란, 질소(N)와 주기율표의 Ⅲ족 원소들, 대개는 알루미늄(Al), 갈륨(Ga), 및/또는 인듐(In) 사이에서 형성된 반도체성 화합물들을 말한다. 이 용어는 또한, 예를 들어 AlGaN 및 AlInGaN 등의 3원소 및 4원소(또는 그 이상) 화합물들을 말한다. 본 기술분야의 통상의 기술자라면 충분히 이해하는 바와 같이, III족 원소들은 질소와 결합하여 2원소(예를 들어, GaN), 3원소(예를 들어, AlGaN, AlInN) 및 4원소(예를 들어, AlInGaN) 화합물들을 형성할 수 있다. 이들 화합물들 모두는 1 몰의 질소가 총 1 몰의 III족 원소들과 결합된 실험적 공식을 갖는다. 실리콘 카바이드가 기판 재료로서 이용될 수 있지만, 본 출원의 실시예들은, 사파이어(Al2O3), 알루미늄 질화물(AlN), 알루미늄 갈륨 질화물(AlGaN), 갈륨 질화물(GaN), 실리콘(Si), GaAs, LGO, 아연 산화물(ZnO), LAO, 인듐 인화물(InP) 등의, 임의의 적절한 기판을 이용할 수 있다.
본 발명의 일부 실시예에서, 기판(322)의 SiC 벌크 결정은 실온에서 약 1×105 ohm-cm 이상의 저항률을 가질 수 있다. 본 발명의 일부 실시예에서 이용될 수 있는 예시적인 SiC 기판들은, 예를 들어, 본 발명의 양수인인 Durham, N.C.의 Cree, Inc.에 의해 제조된다. 이러한 기판들을 생성하기 위한 방법들은, 예를 들어, 그 전체 개시내용이 참조에 의해 본 명세서에 포함되는, 미국 특허 번호 Re. 34,861, 미국 특허 번호 4,946,547, 미국 특허 번호 5,200,022, 및 미국 특허 번호 6,218,680에 설명되어 있다. SiC가 기판 재료로서 이용될 수 있지만, 본 출원의 실시예들은 임의의 적절한 기판을 이용할 수 있다. 기판(322)은 SiC 웨이퍼일 수 있고, HEMT 디바이스는 웨이퍼 레벨 처리를 통해 적어도 부분적으로 형성될 수 있으며, 그 다음, 웨이퍼는 다이싱되어 복수의 개별 HEMT를 제공할 수 있다.
채널 층(324)은 기판(322)의 상위 표면(또는 본 명세서에서 추가로 설명되는 선택사항적인 층들) 상에 형성되고, 장벽 층(326)은 채널 층(324)의 상위 표면 상에 형성된다. 채널 층(324) 및 장벽 층(326) 각각은 일부 실시예에서 에피택셜 성장에 의해 형성될 수 있다. III족 질화물들의 에피택셜 성장을 위한 기술들은, 예를 들어, 미국 특허 번호 5,210,051, 미국 특허 번호 5,393,993, 및 미국 특허 번호 5,523,589호에 설명되어 있으며, 그 개시내용들은 또한 전체적으로 본 명세서에 참조에 의해 포함된다. 채널 층(324)은 장벽 층(326)의 밴드갭보다 작은 밴드갭을 가질 수 있고, 채널 층(324)은 또한, 장벽 층(326)보다 큰 전자 친화도를 가질 수 있다. 채널 층(324) 및 장벽 층(326)은 III족 질화물 기반의 재료들을 포함할 수 있다.
일부 실시예에서, 채널 층(324)의 전도 대역 가장자리의 에너지가 채널 및 장벽 층들(324, 326) 사이의 계면에서 장벽 층(326)의 전도 대역 가장자리의 에너지보다 작다면, 채널 층(324)은 AlxGa1-xN 등의 Ⅲ족 질화물일 수 있고, 여기서, 0 ≤ x < 1이다. 본 발명의 소정 실시예들에서, x=0은, 채널 층(324)이 GaN임을 나타낸다. 채널 층(324)은, InGaN, AlInGaN 등의 다른 Ⅲ족 질화물일 수도 있다. 채널 층(324)은 언도핑("비-의도적으로 도핑)될 수 있고, 약 0.002 μm보다 큰 두께까지 성장될 수 있다. 채널 층(324)은 또한, GaN, AlGaN 등의 초격자 또는 조합들 등의 다층 구조물일 수 있다. 채널 층(324)은 일부 실시예에서 압축 변형을 받을 수 있다.
종래의 HEMT 디바이스와 관련하여 위에서 논의된 바와 같이, 채널 층(324)과 장벽 층(326) 사이의 접합부에서 채널 층(324)에 2DEG 층이 유도된다. 2DEG 층은, 각각, 소스 컨택트(156)와 드레인 컨택트(154) 아래에 있는 디바이스의 소스 영역과 드레인 영역 사이의 전도를 허용하는 고전도성 층으로 역할한다. 채널 층(324) 및 장벽 층(326)은 반도체 구조물(130)을 형성한다.
설명의 목적을 위해 반도체 구조물(130)이 채널 층(324) 및 장벽 층(326)과 함께 도시되어 있지만, 반도체 구조물(130)은, 채널 층(324)과 기판(322) 사이의 버퍼 및/또는 핵형성 층(들) 및/또는 장벽 층(326) 상의 캡 층 등의 추가적인 층들/구조물들/요소들을 포함할 수 있다. 기판들, 채널 층들, 장벽 층들, 및 기타의 층들을 포함하는 HEMT 구조물들은, 그 전체 개시내용이 참조에 의해 본 명세서에 포함되는, 미국 특허 번호 5,192,987, 미국 특허 번호 5,296,395, 미국 특허 번호 6,316,793, 미국 특허 번호 6,548,333, 미국 특허 번호 7,544,963, 미국 특허 번호 7,548,112, 미국 특허 번호 7,592,211, 미국 특허 번호 7,615,774, 및 미국 특허 번호 7,709,269에서 예를 통해 논의되고 있다. 예를 들어, 실리콘 카바이드 기판(322)과 HEMT 디바이스의 나머지 부분 사이에 적절한 결정 구조 천이를 제공하기 위해 AlN 버퍼 층이 기판(322)의 상위 표면 상에 형성될 수 있다. 추가적으로, 스트레인 밸런싱 천이 층(들)은, 또한 및/또는 대안으로서, 예를 들어, 그 개시내용이 마치 전체적으로 본 명세서에 개시된 것처럼 참조에 의해 본 명세서에 포함되는, 일반 양도된 미국 특허 번호 7,030,428에서 설명된 바와 같이 제공될 수 있다. 선택사항적인 버퍼/핵형성/천이 층들은, MOCVD, MBE 및/또는 HVPE에 의해 퇴적될 수 있다.
소스 컨택트(156) 및 드레인 컨택트(154)는 장벽 층(326)의 상위 표면 상에 형성될 수 있으며, 서로 측방향으로 이격될 수 있다. 게이트 컨택트(152)는 소스 컨택트(156)와 드레인 컨택트(154) 사이의 장벽 층(326)의 상위 표면 상에 형성될 수 있다. 게이트 컨택트(152)의 재료는 장벽 층(326)의 조성에 기초하여 선택될 수 있고, 일부 실시예에서는 Schottky 컨택트일 수 있다.
소스 컨택트(156)는, 예를 들어 접지 전압 등의 기준 신호에 결합될 수 있다. 기준 신호에 대한 결합은, 기판(322)의 하위 표면으로부터 기판(322)을 통해 장벽 층(326)의 상위 표면으로 연장되는 비아(166)에 의해 제공될 수 있다. 비아(166)는 소스 컨택트(156)의 오믹 부분(ohmic portion)의 하단 표면을 노출시킬 수 있다. 기판(322)의 하위 표면 및 비아(166)의 측벽들 상에 백메탈 층(backmetal layer)(126)이 형성될 수 있다. 백메탈 층(126)은 소스 컨택트(156)의 오믹 부분과 직접 접촉할 수 있다. 따라서, 백메탈 층(126) 및 이에 결합된 신호는 소스 컨택트(156)에 전기적으로 접속될 수 있다.
여전히 도 1c를 참조하면, HEMT 디바이스는 제1 절연 층(350) 및 제2 절연 층(355)을 포함할 수 있다. 제1 절연 층(350)은 반도체 구조물(130)의 상위 표면에 직접 접촉(예를 들어, 장벽 층(326)의 상위 표면에 접촉)할 수 있다. 제2 절연 층(355)은 제1 절연 층(350) 상에 형성될 수 있다. 일부 실시예에서는 2개보다 많은 절연 층이 포함될 수 있다는 것도 역시 이해할 것이다. 제1 절연 층(350) 및 제2 절연 층(355)은 HEMT 디바이스에 대한 패시베이션 층들로서 역할할 수 있다.
소스 컨택트(156), 드레인 컨택트(154) 및 게이트 컨택트(152)는 제1 절연 층(350)에 형성될 수 있다. 일부 실시예에서, 게이트 컨택트(152)의 적어도 일부는 제1 절연 층 상에 있을 수 있다. 일부 실시예에서, 게이트 컨택트(152)는 T형 게이트 및/또는 감마 게이트로서 형성될 수 있으며, 그 형성은, 예를 들어, 그 개시내용 전체가 참조에 의해 본 명세서에 포함되는, 미국 특허 번호 8,049,252, 미국 특허 번호 7,045,404, 및 미국 특허 번호 8,120,064에서 논의된다. 제2 절연 층(355)은, 제1 절연 층(350) 상에, 및 드레인 컨택트(154), 게이트 컨택트(152) 및 소스 컨택트(156)의 일부 상에 형성될 수 있다.
일부 실시예에서, 필드 플레이트들(360)은 제2 절연 층(355) 상에 형성될 수 있다. 필드 플레이트(360)의 적어도 일부는 게이트 컨택트(152) 상에 있을 수 있다. 필드 플레이트(360)의 적어도 일부는 게이트 컨택트(152)와 드레인 컨택트(154) 사이에 있는 제2 절연 층(355) 부분 상에 있을 수 있다. 필드 플레이트들 및 필드 플레이트들을 형성하기 위한 기술들은, 그 개시내용이 참조에 의해 그 전체가 본 명세서에 포함되는, 미국 특허 번호 8,120,064에서 예를 통해 논의되어 있다.
금속 컨택트들(365)은 제2 절연 층(355)에 배치될 수 있다. 금속 컨택트들(365)은, 드레인 컨택트(154), 게이트 컨택트(152), 및 소스 컨택트(156)와 HEMT 디바이스의 다른 부분들 사이의 상호접속을 제공할 수 있다. 금속 컨택트들(365) 중 각자의 것들은 드레인 컨택트(154) 및/또는 소스 컨택트(156) 중 각자의 것들과 직접 접촉할 수 있다. 금속 컨택트들(365)은, 예를 들어 구리, 코발트, 금 및/또는 복합 금속을 포함한, 금속 또는 다른 고전도성 재료를 포함할 수 있다.
다양한 실시예가, 예시적인 실시예들이 도시되어 있는 첨부된 도면들을 참조하여 본 명세서에서 설명되었다. 그러나, 이들 실시예는 상이한 형태들로 구현될 수 있으며 본 명세서에서 개시된 실시예들로 제한되는 것으로 해석되어서는 안된다. 오히려, 이들 실시예는, 본 개시내용이 철저하고 완전하게끔 및 본 발명의 개념을 본 기술분야의 통상의 기술자에게 충분하게 전달하게끔 하기 위해 제공된 것이다. 본 명세서에서 설명된 예시적인 실시예들 및 일반적인 원리 및 피처에 대한 다양한 수정이 쉽게 명백해질 것이다. 도면들에서, 층들 및 영역들의 크기들 및 상대적인 크기들은 축척비율에 따라 도시되지 않았으며, 어떤 경우에는 명료성을 위해 과장될 수 있다.
용어, 제1, 제2 등이 여기서는 다양한 요소들을 설명하기 위해 사용될 수도 있지만, 이들 요소들은 이들 용어에 의해 제한되어서는 안 된다는 것을 이해할 것이다. 이들 용어는 한 요소를 또 다른 요소로부터 구분하기 위해서만 사용된다. 예를 들어, 본 발명의 범위로부터 벗어나지 않고, 제1 요소는 제2 요소라고 명명될 수 있고, 마찬가지로 제2 요소는 제1 요소라고 명명될 수 있다. 본 명세서에서 사용될 때, 용어 "및/또는"은 열거된 연관된 항목들 중 하나 이상의 임의의 조합 및 모든 조합을 포함한다.
여기서 사용되는 용어는 특정한 실시예를 설명하기 위한 목적일 뿐이며, 본 발명을 제한하고자 함이 아니다. 여기서 사용될 때, 단수 형태, "한(a)", "하나의(an)", 및 "그 하나(the)"는, 문맥상 명확하게 달리 표시하지 않는 한, 복수 형태도 역시 포함하는 것을 의도한다. 용어 "포함한다(comprise)", "포함하는(comprising)", "내포한다(include)", 및/또는 "내포하는(including)"은, 본 명세서에서 사용될 때, 진술된 피처, 완전체, 단계, 동작, 요소, 및/또는 컴포넌트의 존재를 명시하지만, 하나 이상의 다른 피처, 완전체, 단계, 동작, 요소, 컴포넌트, 및/또는 이들의 그룹의 존재나 추가를 배제하는 것은 아님을 추가로 이해할 것이다.
달리 정의되지 않는 한, 본 명세서에서 사용되는 (기술적 및 과학적 용어를 포함한) 모든 용어는 본 발명이 속하는 분야의 통상의 기술자가 일반적으로 이해하는 바와 동일한 의미를 가진다. 본 명세서에서 사용되는 용어들은, 본 명세서 및 관련 기술의 정황에서의 그들의 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 명세서에서 명시적으로 특별히 정의하지 않는 한, 이상적이거나 과도하게 형식적 의미로 해석되어서는 안 된다는 점을 추가로 이해할 것이다.
층, 영역, 또는 기판 등의 요소가 또 다른 요소 "상"에, "부착된", 또는 "상으로 연장"된다고 언급될 때, 이것은 그 다른 요소 상에 직접 있을 수 있거나, 또는 중간 요소들이 존재할 수도 있다는 것임을 이해할 것이다. 대조적으로, 한 요소가 또 다른 요소 "상에 직접" 있거나, "직접 부착된" 또는 "상으로 직접 연장"된다고 언급될 때, 어떠한 중간 요소도 존재하지 않는다. 한 요소가 또 다른 요소에 "접속"되거나 "결합"된다고 언급될 때, 이 요소는 그 다른 요소에 직접 접속되거나 결합될 수 있고, 또는 중간 요소가 존재할 수도 있다는 것을 이해할 것이다. 대조적으로, 한 요소가 또 다른 요소에 "직접 접속"되거나 "직접 결합"된다고 언급될 때, 어떠한 중간 요소도 존재하지 않는다.
"아래" 또는 "위" 또는 "상위" 또는 "하위" 또는 "수평" 또는 "측방향" 또는 "수직" 등의 상대적 용어들은, 본 명세서에서는, 도면에서 예시될 때 하나의 요소, 층, 또는 영역의 또 다른 요소, 층, 또는 영역에 대한 관계를 기술하기 위해 사용될 수 있다. 이들 용어들은 도면들에 도시된 배향 외에도 디바이스의 상이한 배향들을 포괄하도록 의도된 것임을 이해할 것이다.
본 발명의 실시예들이 본 발명의 이상적인 실시예들(및 중간 구조물들)의 개략도인 단면도를 참조하여 여기서 설명되었다. 도면에서 층 및 영역의 두께는 명료성을 위해 과장되었을 수 있다. 추가로, 예를 들어, 제조 기술 및/또는 허용공차의 결과로서 예시된 형상으로부터의 변형이 예상된다. 따라서, 본 발명의 실시예들은, 본 명세서에서 예시된 영역들의 특정한 형상으로 제한되는 것으로 해석되어서는 안되고, 예를 들어, 제조시에 발생하는 형상에서의 편차를 포함하는 것으로 해석되어야 한다. 점선들로 예시된 요소들은 예시된 실시예들에서 선택사항일 수 있다.
유사한 참조 번호는 전체를 통해 유사한 요소를 가리킨다. 따라서, 동일하거나 유사한 번호들은 대응하는 도면에서 언급되지 않았거나 설명되지 않았더라도 다른 도면들을 참조하여 기술될 수 있다. 또한, 참조 번호들에 의해 표시되지 않은 요소들은 다른 도면들을 참조하여 기술될 수 있다.
도면 및 명세서에서, 본 발명의 전형적인 실시예들이 개시되었고, 비록 특정한 용어들이 채용되었지만, 이들은 총칭적 및 설명의 의미로만 사용된 것이지 제한을 위한 것은 아니므로, 본 발명의 범위는 이하의 청구항들에서 개시된다.

Claims (43)

  1. 무선 주파수(RF) 트랜지스터 증폭기 팩키지로서,
    서브마운트;
    상기 서브마운트의 제1 측면으로부터 연장되고 상기 서브마운트의 표면 상의 하나 이상의 트랜지스터 다이로의 RF 신호 접속을 제공하도록 구성된 제1 및 제2 리드들; 및
    상기 제1 측면 상의 상기 제1 리드와 상기 제2 리드 사이의 상기 서브마운트 표면에 부착된 적어도 하나의 리벳
    을 포함하는 RF 트랜지스터 증폭기 팩키지.
  2. 제1항에 있어서,
    상기 서브마운트의 표면 상의 상기 적어도 하나의 리벳으로부터 연장되고 상기 제1 리드와 상기 제2 리드 사이의 전자기 결합을 감소시키도록 구성된 격리 구조물을 더 포함하는 RF 트랜지스터 증폭기 팩키지.
  3. 제2항에 있어서, 상기 격리 구조물은 상기 서브마운트의 표면 상의 상기 적어도 하나의 리벳으로부터 수직으로 돌출된 전도성 요소를 포함하는, RF 트랜지스터 증폭기 팩키지.
  4. 제1항에 있어서,
    상기 서브마운트의 표면 상에 제1 입력 리드 및 제1 출력 리드를 포함하는 제1 RF 증폭기 경로; 및
    상기 제1 입력 리드 및 상기 제1 출력 리드에 각각 인접한 상기 서브마운트의 표면 상에 제2 입력 리드 및 제2 출력 리드를 포함하는 제2 RF 증폭기 경로를 더 포함하고,
    상기 제1 및 제2 리드들은 각각 상기 제1 및 제2 입력 리드들 또는 상기 제1 및 제2 출력 리드들을 포함하는, RF 트랜지스터 증폭기 팩키지.
  5. 제4항에 있어서, 상기 제1 및 제2 입력 리드들을 분리하는 간격은 상기 제1 및 제2 출력 리드들을 분리하는 간격과는 상이한, RF 트랜지스터 증폭기 팩키지.
  6. 제4항에 있어서, 상기 제1 및 제2 리드들은 상기 서브마운트의 상기 제1 측면 상에 상기 제1 및 제2 입력 리드들을 포함하고, 상기 적어도 하나의 리벳은 적어도 하나의 제1 리벳을 포함하고,
    상기 제1 측면 반대편의 상기 서브마운트의 제2 측면 상의 상기 제1 출력 리드와 상기 제2 출력 리드 사이의 상기 서브마운트의 표면에 부착된 적어도 하나의 제2 리벳을 더 포함하는, RF 트랜지스터 증폭기 팩키지.
  7. 제6항에 있어서,
    상기 서브마운트의 표면 상의 상기 적어도 하나의 제1 리벳과 상기 적어도 하나의 제2 리벳 사이에서 연장되고 상기 제1 및 제2 RF 증폭기 경로들 사이의 전자기 결합을 감소시키도록 구성된 격리 구조물을 더 포함하는 RF 트랜지스터 증폭기 팩키지.
  8. 제7항에 있어서, 상기 격리 구조물은 상기 제1 및 제2 RF 증폭기 경로들 사이에서 상기 서브마운트의 표면으로부터 수직으로 돌출되고 상기 적어도 하나의 제1 리벳을 상기 적어도 하나의 제2 리벳에 접속하는 전도성 요소를 포함하는, RF 트랜지스터 증폭기 팩키지.
  9. 제8항에 있어서, 상기 전도성 요소는 적어도 하나의 금속 세그먼트 및/또는 적어도 하나의 본드 와이어를 포함하는, RF 트랜지스터 증폭기 팩키지.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서, 상기 서브마운트의 상기 제1 측면의 하나 이상의 코너에는 리벳들이 없는, RF 트랜지스터 증폭기 팩키지.
  11. 제10항에 있어서, 상기 제1 리드 및/또는 상기 제2 리드는 상기 서브마운트의 상기 제1 측면의 하나 이상의 코너까지 연장되는, RF 트랜지스터 증폭기 팩키지.
  12. 제10항에 있어서,
    상기 서브마운트의 상기 제1 측면의 상기 하나 이상의 코너로부터 연장되는 하나 이상의 비-RF 리드를 더 포함하는, RF 트랜지스터 증폭기 팩키지.
  13. 제12항에 있어서, 상기 하나 이상의 비-RF 리드는, 각각, 상기 서브마운트의 표면 상에서 연장되는 제1 부분 및 상기 서브마운트의 표면을 넘어 연장되는 제2 부분을 포함하고, 평면도에서 볼 때, 상기 제1 부분 및 상기 제2 부분은 실질적으로 유사한 적어도 하나의 치수를 포함하는, RF 트랜지스터 증폭기 팩키지.
  14. 제1항 내지 제13항 중 어느 한 항에 있어서,
    상기 제1 및 제2 리드들은, 각각, 상기 서브마운트의 표면 상에서 연장되는 내부 부분 및 상기 내부 부분으로부터 상기 서브마운트의 표면을 넘어 연장되는 외부 부분을 포함하고;
    상기 제1 및 제2 리드들 중 적어도 하나에 대해, 상기 내부 및 외부 부분들은 상이한 간격들에 의해 상기 서브마운트의 표면의 평면으로부터 분리되는, RF 트랜지스터 증폭기 팩키지.
  15. 제1항 내지 제14항 중 어느 한 항에 있어서,
    상기 제1 및 제2 리드들은 상기 제1 및 제2 리드들의 내부 부분들을 상기 서브마운트의 표면에 고정하기 위해 오버몰드 부재의 부분들을 수용하도록 구성된 각자의 몰드 고정 피처들을 포함하고;
    상기 몰드 고정 피처들은 상기 서브마운트의 표면을 넘어 연장되는 상기 제1 및 제2 리드들의 외부 부분들의 폭 내로 한정되는 타원형 형상들을 포함하는, RF 트랜지스터 증폭기 팩키지.
  16. 제1항 내지 제15항 중 어느 한 항에 있어서, 상기 하나 이상의 트랜지스터 다이는 갈륨 질화물 기반의 고전자 이동도 트랜지스터(HEMT; high electron mobility transistor)를 포함하는, RF 트랜지스터 증폭기 팩키지.
  17. 제1항 내지 제15항 중 어느 한 항에 있어서, 상기 하나 이상의 트랜지스터 다이는 실리콘 기반의 측방향 확산형 금속 산화물 반도체(LDMOS; laterally diffused metal oxide semiconductor) 트랜지스터를 포함하는, RF 트랜지스터 증폭기 팩키지.
  18. 제1항 내지 제17항 중 어느 한 항에 있어서, 상기 하나 이상의 트랜지스터 다이는, 2.5-2.7GHz, 3.4-4.2GHz 또는 5.1-5.8GHz 주파수 대역들 중 하나 이상의 적어도 일부에서 동작하도록 구성된, RF 트랜지스터 증폭기 팩키지.
  19. 제1항 내지 제17항 중 어느 한 항에 있어서, 상기 하나 이상의 트랜지스터 다이는 10 GHz 위의 주파수들에서 동작하도록 구성된, RF 트랜지스터 증폭기 팩키지.
  20. 무선 주파수(RF) 트랜지스터 증폭기 팩키지로서,
    서브마운트; 및
    상기 서브마운트의 제1 측면으로부터 연장되고 상기 서브마운트의 표면 상의 하나 이상의 트랜지스터 다이로의 RF 신호 접속을 제공하도록 구성된 제1 및 제2 리드들
    을 포함하고,
    상기 서브마운트의 상기 제1 측면의 하나 이상의 코너에는 리벳들이 없는, RF 트랜지스터 증폭기 팩키지.
  21. 제20항에 있어서,
    상기 서브마운트의 상기 제1 측면의 상기 하나 이상의 코너로부터 연장되는 하나 이상의 비-RF 리드를 더 포함하는, RF 트랜지스터 증폭기 팩키지.
  22. 제21항에 있어서, 상기 하나 이상의 비-RF 리드는, 각각, 상기 서브마운트의 표면 상에서 연장되는 제1 부분 및 상기 서브마운트의 표면을 넘어 연장되는 제2 부분을 포함하고, 평면도에서 볼 때, 상기 제1 부분 및 상기 제2 부분은 실질적으로 유사한 적어도 하나의 치수를 포함하는, RF 트랜지스터 증폭기 팩키지.
  23. 제22항에 있어서, 상기 하나 이상의 비-RF 리드의 상기 제1 부분 및 상기 제2 부분은, 각각, 상기 서브마운트의 표면의 평면으로부터 그 위의 상이한 제1 및 제2 간격들만큼 분리되는, RF 트랜지스터 증폭기 팩키지.
  24. 제20항에 있어서, 상기 제1 리드 및/또는 상기 제2 리드는 상기 서브마운트의 상기 제1 측면의 하나 이상의 코너까지 연장되는, RF 트랜지스터 증폭기 팩키지.
  25. 제20항 내지 제24항 중 어느 한 항에 있어서,
    상기 제1 리드와 제2 리드 사이의 상기 서브마운트 표면에 부착된 적어도 하나의 리벳을 더 포함하는 RF 트랜지스터 증폭기 팩키지.
  26. 제25항에 있어서,
    상기 서브마운트의 표면 상의 상기 적어도 하나의 리벳으로부터 수직으로 돌출되고 상기 제1 및 제2 리드들 사이의 전자기 결합을 감소시키도록 구성된 전도성 요소를 포함하는 격리 구조물을 더 포함하는 RF 트랜지스터 증폭기 팩키지.
  27. 제20항 내지 제26항 중 어느 한 항에 있어서,
    상기 서브마운트의 표면 상에 제1 입력 리드 및 제1 출력 리드를 포함하는 제1 RF 증폭기 경로; 및
    상기 제1 입력 리드 및 상기 제1 출력 리드에 각각 인접한 상기 서브마운트의 표면 상에 제2 입력 리드 및 제2 출력 리드를 포함하는 제2 RF 증폭기 경로를 더 포함하고,
    상기 제1 및 제2 리드들은 각각 상기 제1 및 제2 입력 리드들 또는 상기 제1 및 제2 출력 리드들을 포함하는, RF 트랜지스터 증폭기 팩키지.
  28. 제20항 내지 제27항 중 어느 한 항에 있어서, 상기 하나 이상의 트랜지스터 다이는 갈륨 질화물 기반의 고전자 이동도 트랜지스터(HEMT; high electron mobility transistor)를 포함하는, RF 트랜지스터 증폭기 팩키지.
  29. 제20항 내지 제27항 중 어느 한 항에 있어서, 상기 하나 이상의 트랜지스터 다이는 실리콘 기반의 측방향 확산형 금속 산화물 반도체(LDMOS; laterally diffused metal oxide semiconductor) 트랜지스터를 포함하는, RF 트랜지스터 증폭기 팩키지.
  30. 제20항 내지 제29항 중 어느 한 항에 있어서, 상기 하나 이상의 트랜지스터 다이는, 2.5-2.7GHz, 3.4-4.2GHz 또는 5.1-5.8GHz 주파수 대역들 중 하나 이상의 적어도 일부에서 동작하도록 구성된, RF 트랜지스터 증폭기 팩키지.
  31. 제20항 내지 제29항 중 어느 한 항에 있어서, 상기 하나 이상의 트랜지스터 다이는 10 GHz 위의 주파수들에서 동작하도록 구성된, RF 트랜지스터 증폭기 팩키지.
  32. 트랜지스터 증폭기 팩키지로서,
    서브마운트; 및
    상기 서브마운트의 제1 측면으로부터 연장되고 상기 서브마운트의 표면 상의 적어도 하나의 트랜지스터 다이로의 각자의 신호 접속을 제공하도록 구성된 적어도 하나의 리드
    를 포함하고,
    상기 적어도 하나의 리드는 상기 서브마운트의 표면 상에서 연장되는 제1 부분 및 상기 제1 부분으로부터 상기 서브마운트의 표면을 넘어 연장되는 제2 부분을 포함하고, 상기 제1 및 제2 부분들은 각각 상기 서브마운트의 상기 표면의 평면으로부터 그 위의 상이한 제1 및 제2 간격들만큼 분리되는, 트랜지스터 증폭기 팩키지.
  33. 제32항에 있어서, 상기 적어도 하나의 리드는 상기 적어도 하나의 트랜지스터 다이로의 무선 주파수(RF) 신호 접속들을 제공하도록 구성된, 트랜지스터 증폭기 팩키지.
  34. 제33항에 있어서, 상기 적어도 하나의 리드의 상기 제1 부분의 상기 제1 간격은 상기 적어도 하나의 트랜지스터 다이에 대한 입력 또는 출력 정합 회로의 적어도 일부의 임피던스를 정의하고, 상기 적어도 하나의 리드의 상기 제2 부분의 상기 제2 간격은 적어도 하나의 외부 접속에 대응하는 높이를 정의하는, 트랜지스터 증폭기 팩키지.
  35. 제32항에 있어서, 상기 적어도 하나의 리드는 상기 적어도 하나의 트랜지스터 다이로의 무선 주파수(RF) 신호 접속들을 제공하도록 구성된 제1 및 제2 리드들을 포함하고,
    상기 제1 리드와 제2 리드들 사이의 상기 서브마운트 표면에 부착된 적어도 하나의 리벳을 더 포함하는 트랜지스터 증폭기 팩키지.
  36. 제35항에 있어서,
    상기 서브마운트의 표면 상의 상기 적어도 하나의 리벳으로부터 수직으로 돌출되고 상기 제1 및 제2 리드들 사이의 전자기 결합을 감소시키도록 구성된 전도성 요소를 포함하는 격리 구조물을 더 포함하는 트랜지스터 증폭기 팩키지.
  37. 제33항에 있어서,
    상기 서브마운트의 표면 상에 제1 입력 리드 및 제1 출력 리드를 포함하는 제1 RF 증폭기 경로; 및
    상기 제1 입력 리드 및 상기 제1 출력 리드에 각각 인접한 상기 서브마운트의 표면 상에 제2 입력 리드 및 제2 출력 리드를 포함하는 제2 RF 증폭기 경로를 더 포함하고,
    상기 적어도 하나의 리드는, 각각, 상기 제1 및 제2 입력 리드들 또는 상기 제1 및 제2 출력 리드들을 포함하고,
    상기 상이한 제1 및 제2 간격들은 상기 제1 및/또는 제2 RF 증폭기 경로들에서 입력 또는 출력 정합 회로의 적어도 일부를 포함하는 각자의 임피던스들을 정의하는, 트랜지스터 증폭기 팩키지.
  38. 제32항 내지 제37항 중 어느 한 항에 있어서,
    상기 서브마운트 표면 상의 오버몰드 부재를 더 포함하고,
    상기 적어도 하나의 리드의 상기 제1 및 제2 부분들은 각각 상기 오버몰드 부재 내부 및 외부로 연장되는, 트랜지스터 증폭기 팩키지.
  39. 제32항 내지 제37항 중 어느 한 항에 있어서,
    상기 서브마운트 표면 상의 세라믹 덮개를 더 포함하고,
    상기 적어도 하나의 리드의 상기 제1 및 제2 부분들은 각각 상기 세라믹 덮개 내부 및 외부로 연장되는, 트랜지스터 증폭기 팩키지.
  40. 제32항 내지 제39항 중 어느 한 항에 있어서, 상기 적어도 하나의 트랜지스터 다이는 갈륨-질화물 기반의 고전자 이동도 트랜지스터(HEMT)를 포함하는, 트랜지스터 증폭기 팩키지.
  41. 제32항 내지 제39항 중 어느 한 항에 있어서, 상기 적어도 하나의 트랜지스터 다이는 실리콘 기반의 측방향 확산형 금속 산화물 반도체(LDMOS; laterally diffused metal oxide semiconductor) 트랜지스터를 포함하는, 트랜지스터 증폭기 팩키지.
  42. 제32항 내지 제41항 중 어느 한 항에 있어서, 상기 적어도 하나의 트랜지스터 다이는, 2.5-2.7GHz, 3.4-4.2GHz 또는 5.1-5.8GHz 주파수 대역들 중 하나 이상의 적어도 일부에서 동작하도록 구성된, 트랜지스터 증폭기 팩키지.
  43. 제32항 내지 제41항 중 어느 한 항에 있어서, 상기 적어도 하나의 트랜지스터 다이는 10 GHz 위의 주파수들에서 동작하도록 구성된, 트랜지스터 증폭기 팩키지.
KR1020237002849A 2020-06-26 2021-06-18 무선 주파수 트랜지스터 증폭기 팩키지 KR20230029889A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/913,783 2020-06-26
US16/913,783 US11581859B2 (en) 2020-06-26 2020-06-26 Radio frequency (RF) transistor amplifier packages with improved isolation and lead configurations
PCT/US2021/037978 WO2021262538A1 (en) 2020-06-26 2021-06-18 Radio frequency transistor amplifier package

Publications (1)

Publication Number Publication Date
KR20230029889A true KR20230029889A (ko) 2023-03-03

Family

ID=76959066

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237002849A KR20230029889A (ko) 2020-06-26 2021-06-18 무선 주파수 트랜지스터 증폭기 팩키지

Country Status (6)

Country Link
US (1) US11581859B2 (ko)
EP (1) EP4173037A1 (ko)
JP (1) JP2023532868A (ko)
KR (1) KR20230029889A (ko)
CN (1) CN116235299A (ko)
WO (1) WO2021262538A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230402360A1 (en) * 2022-06-10 2023-12-14 Wolfspeed, Inc. Power package having connected components and processes implementing the same

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2817818A (en) * 1954-03-18 1957-12-24 Collins Radio Co Capacity vane modulator
US3430054A (en) * 1965-01-15 1969-02-25 Siemens Ag Apparatus for modulating direct voltages and currents
US3475759A (en) * 1967-10-10 1969-10-28 Winegard Co Television antenna with built-in cartridge preamplifier
US3625636A (en) * 1969-07-09 1971-12-07 Robert E Nelson Liquid level regulating system
US3952837A (en) * 1974-11-01 1976-04-27 Armor Elevator Company Signaling system for an elevator
US4866005A (en) 1987-10-26 1989-09-12 North Carolina State University Sublimation of silicon carbide to produce large, device quality single crystals of silicon carbide
US4946547A (en) 1989-10-13 1990-08-07 Cree Research, Inc. Method of preparing silicon carbide surfaces for crystal growth
US5210051A (en) 1990-03-27 1993-05-11 Cree Research, Inc. High efficiency light emitting diodes from bipolar gallium nitride
US5200022A (en) 1990-10-03 1993-04-06 Cree Research, Inc. Method of improving mechanically prepared substrate surfaces of alpha silicon carbide for deposition of beta silicon carbide thereon and resulting product
US5192987A (en) 1991-05-17 1993-03-09 Apa Optics, Inc. High electron mobility transistor with GaN/Alx Ga1-x N heterojunctions
KR100306988B1 (ko) 1992-10-26 2001-12-15 윌리엄 비. 켐플러 장치패키지
US5393993A (en) 1993-12-13 1995-02-28 Cree Research, Inc. Buffer structure between silicon carbide and gallium nitride and resulting semiconductor devices
US5523589A (en) 1994-09-20 1996-06-04 Cree Research, Inc. Vertical geometry light emitting diode with group III nitride active layer and extended lifetime
US6316793B1 (en) 1998-06-12 2001-11-13 Cree, Inc. Nitride based transistors on semi-insulating silicon carbide substrates
US6218680B1 (en) 1999-05-18 2001-04-17 Cree, Inc. Semi-insulating silicon carbide without vanadium domination
US6548333B2 (en) 2000-12-01 2003-04-15 Cree, Inc. Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment
US7030428B2 (en) 2001-12-03 2006-04-18 Cree, Inc. Strain balanced nitride heterojunction transistors
US7501669B2 (en) 2003-09-09 2009-03-10 Cree, Inc. Wide bandgap transistor devices with field plates
US7045404B2 (en) 2004-01-16 2006-05-16 Cree, Inc. Nitride-based transistors with a protective layer and a low-damage recess and methods of fabrication thereof
US7544963B2 (en) 2005-04-29 2009-06-09 Cree, Inc. Binary group III-nitride based high electron mobility transistors
US7615774B2 (en) 2005-04-29 2009-11-10 Cree.Inc. Aluminum free group III-nitride based high electron mobility transistors
US7548112B2 (en) 2005-07-21 2009-06-16 Cree, Inc. Switch mode power amplifier using MIS-HEMT with field plate extension
US7592211B2 (en) 2006-01-17 2009-09-22 Cree, Inc. Methods of fabricating transistors including supported gate electrodes
US7709269B2 (en) 2006-01-17 2010-05-04 Cree, Inc. Methods of fabricating transistors including dielectrically-supported gate electrodes
US7557431B2 (en) * 2007-01-18 2009-07-07 Miteq, Inc. Microwave surface mount hermetically sealed package and method of forming the same
EP2747134B1 (en) 2012-12-18 2021-09-01 Ampleon Netherlands B.V. Amplifier device
US9450547B2 (en) 2013-12-12 2016-09-20 Freescale Semiconductor, Inc. Semiconductor package having an isolation wall to reduce electromagnetic coupling
US10083899B2 (en) 2017-01-23 2018-09-25 Infineon Technologies Ag Semiconductor package with heat slug and rivet free die attach area
CN207021260U (zh) 2017-07-13 2018-02-16 深圳电通纬创微电子股份有限公司 一种高材料利用率的封装引线框架

Also Published As

Publication number Publication date
JP2023532868A (ja) 2023-08-01
EP4173037A1 (en) 2023-05-03
CN116235299A (zh) 2023-06-06
WO2021262538A1 (en) 2021-12-30
US20210408979A1 (en) 2021-12-30
US11581859B2 (en) 2023-02-14

Similar Documents

Publication Publication Date Title
EP4250356A2 (en) Rf amplifier devices and methods of manufacturing
US11842997B2 (en) Methods for pillar connection on frontside and passive device integration on backside of die
US11837457B2 (en) Packaging for RF transistor amplifiers
US11670605B2 (en) RF amplifier devices including interconnect structures and methods of manufacturing
JP2023520029A (ja) 裏面ソース端子、ゲート端子及び／又はドレイン端子を有するｉｉｉ族窒化物ベースの高周波増幅器
US20230327624A1 (en) Rf amplifier devices and methods of manufacturing including modularized designs with flip chip interconnections and integration into packaging
KR20230029889A (ko) 무선 주파수 트랜지스터 증폭기 팩키지
US20220321071A1 (en) Rf amplifier devices and methods of manufacturing including modularized designs with flip chip interconnections
US20220157671A1 (en) Packaged rf power device with pcb routing
US11621322B2 (en) Die-to-die isolation structures for packaged transistor devices
US20230075505A1 (en) Metal pillar connection topologies for heterogeneous packaging
US20240105692A1 (en) Packaged flip chip radio frequency transistor amplifier circuits
US20230421117A1 (en) Packages with backside mounted die and exposed die interconnects and methods of fabricating the same
WO2024064571A1 (en) Transistor amplifier with pcb routing and surface mounted transistor die