JP2023532868A - 無線周波数トランジスタ増幅器パッケージ - Google Patents

無線周波数トランジスタ増幅器パッケージ Download PDF

Info

Publication number
JP2023532868A
JP2023532868A JP2022580059A JP2022580059A JP2023532868A JP 2023532868 A JP2023532868 A JP 2023532868A JP 2022580059 A JP2022580059 A JP 2022580059A JP 2022580059 A JP2022580059 A JP 2022580059A JP 2023532868 A JP2023532868 A JP 2023532868A
Authority
JP
Japan
Prior art keywords
leads
submount
transistor
transistor amplifier
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022580059A
Other languages
English (en)
Inventor
コンポッシュ、アレクサンダー
ムー、キアンリ
ワン、クン
ワー ウー、エン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Wolfspeed Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wolfspeed Inc filed Critical Wolfspeed Inc
Publication of JP2023532868A publication Critical patent/JP2023532868A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6683—High-frequency adaptations for monolithic microwave integrated circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6688—Mixed frequency adaptations, i.e. for operation at different frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/19011—Structure including integrated passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Amplifiers (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Microwave Amplifiers (AREA)

Abstract

無線周波数（ＲＦ）トランジスタ増幅器パッケージは、サブマントと、サブマウントの第１の側から延在する第１及び第２のリードとを含む。第１及び第２のリードは、サブマウントの表面上の１つ又は複数のトランジスタ・ダイへのＲＦ信号接続を提供するように構成されている。少なくとも１つのリベットが、第１の側において第１及び第２のリードの間でサブマウントの表面に取り付けられている。サブマウントの第１の側の１つ又は複数の角は、リベットを有さない場合がある。関連するデバイス及び関連するＲＦリード及び非ＲＦリードも記載されている。

Description

優先権の主張
本出願は、その開示が参照により本明細書に組み込まれる、米国特許商標庁に２０２０年６月２６日に出願された米国特許出願第１６／９１３，７８３号の優先権を主張する。
分野
本開示は、マイクロ電子デバイス、より具体的には、高出力、高周波数のトランジスタ増幅器及び関連するデバイスパッケージに関する。
Ｒ－帯（０．５～１ＧＨｚ）、Ｓ－帯（３ＧＨｚ）及びＸ－帯（１０ＧＨｚ）などの高周波数において動作しながら高出力取扱い能力を要求する電気回路は、近年、より普及するようになった。特に、ＲＦ信号を無線（マイクロ波を含む）周波数において増幅するために使用される無線周波数（ＲＦ）トランジスタ増幅器の高い需要が存在する場合がある。これらのＲＦトランジスタ増幅器は、高い信頼性と良好な直線性を示し且つ高出力電力レベルを取り扱う必要がある場合がある。
ＲＦトランジスタ増幅器は、シリコンにおいて、又は炭化ケイ素（「ＳｉＣ」）及びＩＩＩ族窒化物材料などの広バンドギャップ半導体材料（すなわち、１．４０ｅＶよりも大きなバンドギャップを有する）を使用して、実装される場合がある。本明細書において使用される場合、「ＩＩＩ族窒化物」という用語は、窒素と、周期表のＩＩＩ族における元素、通常は、アルミニウム（Ａｌ）、ガリウム（Ｇａ）及び／又はインジウム（Ｉｎ）との間に形成される半導体化合物を指す。この用語は、ＡｌＧａＮ及びＡｌＩｎＧａＮなどの三元及び四元化合物も指す。これらの化合物は、１モルの窒素が合計で１モルのＩＩＩ族元素と組み合わされる実験式を有する。
シリコンベースのＲＦトランジスタ増幅器は、典型的には、横方向拡散金属酸化物半導体（「ＬＤＭＯＳ」）トランジスタを使用して実装される。シリコンＬＤＭＯＳ ＲＦトランジスタ増幅器は、高レベルの直線性を示すことができ、製造するのが比較的安価である場合がある。ＩＩＩ族窒化物ベースＲＦトランジスタ増幅器は、典型的には、高電子移動度トランジスタ（「ＨＥＭＴ」）を使用して実装され、主に、ＬＤＭＯＳ ＲＦトランジスタ増幅器が固有の性能限界を有する場合がある高出力及び／又は高周波数動作を要求する用途において使用される。
ＲＦトランジスタ増幅器は、１つ又は複数の増幅器ステージを含む場合があり、各ステージは典型的にはトランジスタ増幅器として実装されている。出力電力及び電流取扱い能力を増大するために、ＲＦトランジスタ増幅器は、典型的には、「ユニットセル」構成で実装されており、この構成では、多数の個々の「ユニットセル」トランジスタが電気的に並列で配置されている。ＲＦトランジスタ増幅器は、１つの集積された回路チップ又は「ダイ」として実装される場合があるか、又は複数のダイを含む場合がある。ダイ又はチップは、その上に電子回路素子が製造されている半導体材料の小さなブロック又はその他の基板を指す場合がある。多数のＲＦトランジスタ増幅器ダイが使用される場合、それらは直列及び／又は並列で接続される場合がある。
ＲＦトランジスタ増幅器は、しばしば、アクティブ・トランジスタ・ダイ（例えば、ＭＯＳＦＥＴ、ＨＥＭＴ、ＬＤＭＯＳなどを含む）と基本動作周波数におけるＲＦ信号のためにそれに接続された伝送線路との間のインピーダンス整合を改善するように設計されたインピーダンス整合回路などの整合回路、並びに第２次及び第３次高調波などの、デバイス動作中に生成される場合がある高調波を少なくとも部分的に終了させるように設計された高調波終了回路を含む。高調波の終了は、相互変調ひずみ産物の生成にも影響する。
ＲＦトランジスタ増幅器ダイ及びインピーダンス整合及び／又は高調波終了回路は、集積回路デバイスパッケージ内に封入される場合がある。集積回路パッケージングは、ダイを物理的損傷及び／又は腐食から保護し且つ外部回路への接続のための電気接点を支持する支持ケース又はパッケージ内に１つ又は複数のダイを封入することを指す場合がある。集積回路デバイスパッケージにおける入力及び出力インピーダンス整合回路は、典型的には、アクティブ・トランジスタ・ダイのインピーダンスを固定値に整合させるように構成されたインピーダンス整合回路の少なくとも一部を提供するＬＣネットワークを含む。パッケージは、典型的には、その上にダイが取り付けられたアタッチメント面又は「フランジ」、及びダイを封止し且つ湿気及びダスト粒子から保護する、プラスチック又はセラミックなどの、電気的に絶縁性の封入材料を含む。導電性リード（本明細書では、パッケージ・リード又はＲＦリードとも呼ばれる）がパッケージから延在する場合があり、ＲＦトランジスタ増幅器を入力及び出力ＲＦ伝送線路及びバイアス電圧源などの外部回路素子に電気的に接続するために使用される。
上述のように、ＩＩＩ族窒化物ベースＲＦトランジスタ増幅器は、しばしば、高電力及び／又は高周波数用途において使用される。典型的には、動作中、ＩＩＩ族窒化物ベースＲＦ増幅器ダイ内では高レベルの熱が発生する。ＲＦトランジスタ増幅器ダイが高温になりすぎると、ＲＦトランジスタ増幅器の性能（例えば、出力電力、効率、直線性、ゲインなど）が低下する場合がある及び／又はＲＦトランジスタ増幅器ダイが損傷される場合がある。これにより、ＩＩＩ族窒化物ベースＲＦトランジスタ増幅器は、典型的には、熱除去のために最適化される場合があるパッケージに取り付けられる。
幾つかのパッケージ設計において、パッケージのフランジは、本明細書では「ヒート・スラグ」又は「ヒート・シンク」とも呼ばれる熱伝導性基板を含む。パッケージレベルヒート・スラグは、集積回路から外部ヒート・シンクに向かって熱を引き出すように設計されている。典型的には、ヒート・スラグは、熱伝導性材料（例えば、金属）から形成されている。幾つかのパッケージ構成において、ヒート・スラグは、その上に取り付けられたダイに基準電位（例えば、接地）を提供する電気端子としても機能する。例えば、フランジは、ダイのためのアタッチメント面及びヒート・スラグの両方を提供する、ＣＰＣ（銅、銅－モリブデン、銅ラミネート構造）又は銅フランジである場合がある。
１つの半導体パッケージ設計は、「オープンエア・キャビティ」又は「オープン・キャビティ」パッケージであり、この場合、（典型的にはセラミックの）蓋が金属ヒート・スラグ上に配置されている。セラミック蓋は、ＲＦトランジスタ増幅器ダイ及び／又はその他の集積回路及び関連する電機接続を含むオープンエア・キャビティを封止する。オープンエア・キャビティ・セラミック・パッケージのパッケージ・リードは、高温ろう付けプロセスを用いてヒート・スラグに取り付けられる場合がある。
別の半導体パッケージ設計は、成形設計（又は「オーバーモールド」パッケージ）であり、この設計では、プラスチック又はその他の非導電性材料が、ヒート・スラグ上に直接に成形され（例えば、射出成形又はトランスファ成形によって）、これにより、ＲＦトランジスタ増幅器ダイ及び／又はその他の集積回路及び関連する電気接続並びにヒート・スラグに直接接触し且つこれらを封入するソリッド構造を形成する。成形されたプラスチックパッケージのパッケージ・リードは、リード・フレームを使用してヒート・スラグに取り付けられる場合があり、パッケージ・リードを含む外側フレームがヒート・スラグの周囲に配置される。リード・フレームの外側フレームをヒート・スラグに固定するために、金属リベットが使用される場合がある。ダイアタッチ及びワイヤボンディングの後、プラスチック封入材料が、ヒート・スラグ及びパッケージ・リードの周囲に成形される。パッケージ・リードは、「モールド・ロック」開口を含む場合があり、この開口内に、プラスチック封入材料が流入又はさもなければ延在する場合があり、これにより、パッケージ・リードをフランジにさらに固定するモールド・ロック特徴（又は「モールド・ロック」）を形成する。その後、パッケージ・リードと外側フレームとの間のアタッチメントがトリミングされる。成形プラスチック設計は、オープン・キャビティ設計と比較してより安価である場合があるが、成形プラスチック設計において使用されるリベットは、全体的なパッケージングコストの実質的な一因を表す場合がある。さらに、成形プラスチック設計において使用されるリベットは、フランジにおける顕著な大きさの領域を占める場合があり、空間効率に悪影響を及ぼす場合がある。
幾つかの実施例によれば、無線周波数（ＲＦ）トランジスタ増幅器パッケージは、サブマウントと、サブマウントの第１の側から延在し且つサブマウントの表面上の１つ又は複数のトランジスタ・ダイへのＲＦ信号接続を提供するように構成された第１及び第２のリードと、第１の側における第１及び第２のリードの間においてサブマウントの表面に取り付けられた少なくとも１つのリベットとを含む。
幾つかの実施例において、隔離構造が、サブマウントの表面上の少なくとも１つのリベットから延在している場合がある。隔離構造が、第１及び第２のリードの間の電磁結合を低減するように構成されている場合がある。例えば、隔離構造は、サブマウントの表面上の少なくとも１つのリベットから垂直方向に突出する導電性素子を含む場合がある。
幾つかの実施例において、ＲＦトランジスタ増幅器パッケージは、サブマウントの表面上に第１の入力リード及び第１の出力リードを有する第１のＲＦ増幅器経路と、それぞれ第１の入力リード及び第１の出力リードに隣接してサブマウントの表面上に第２の入力リード及び第２の出力リードを有する第２のＲＦ増幅器経路とを含む場合がある。第１及び第２のリードは、それぞれ第１及び第２の入力リード又は第１及び第２の出力リードである場合がある。
幾つかの実施例において、第１及び第２の入力リードを分離させる空間は、第１及び第２の出力リードを分離させる空間とは異なる場合がある。
幾つかの実施例において、第１及び第２のリードは、サブマウントの第１の側における第１及び第２の入力リードである場合があり、少なくとも１つのリベットは、少なくとも１つの第１のリベットを含む場合がある。少なくとも１つの第２のリベットは、第１の側とは反対側のサブマウントの第２の側における第１及び第２の出力リードの間においてサブマウントの表面に取り付けられている場合がある。
幾つかの実施例において、隔離構造は、サブマウントの表面上の少なくとも１つの第１のリベットと少なくとも１つの第２のリベットとの間に延在している場合がある。隔離構造は、第１及び第２のＲＦ増幅器経路の間の電磁結合を低減するように構成されている場合がある。
幾つかの実施例において、隔離構造は、第１及び第２のＲＦ増幅器経路の間においてサブマウントの表面から垂直方向に突出し且つ少なくとも１つの第１のリベットを少なくとも１つの第２のリベットに接続する導電性素子を含む場合がある。
幾つかの実施例において、導電性素子は、少なくとも１つの金属セグメント及び／又は少なくとも１つのボンド・ワイヤを含む場合がある。
幾つかの実施例において、サブマウントの第１の側の１つ又は複数の角は、リベットを有さない場合がある。
幾つかの実施例において、第１のリード及び／又は第２のリードは、サブマウントの第１の側の１つ又は複数の角まで延在している場合がある。
幾つかの実施例において、１つ又は複数の非ＲＦリードが、サブマウントの第１の側の１つ又は複数の角から延在している場合がある。
幾つかの実施例において、１つ又は複数の非ＲＦリードは、それぞれ、サブマウントの表面上に延在する第１の部分と、サブマウントの表面を超えて延在する第２の部分とを含む場合がある。平面図において、第１の部分及び第２の部分は、実質的に類似の少なくとも１つの寸法を有する場合がある。
幾つかの実施例において、第１及び第２のリードは、それぞれ、サブマウントの表面上に延在する内側部分と、サブマウントの表面を超えて内側部分から延在する外側部分とを含む場合がある。第１及び第２のリードのうちの少なくとも一方の場合、内側及び外側部分は、異なる間隔によってサブマウントの表面の平面から分離されている場合がある。
幾つかの実施例において、第１及び第２のリードは、第１及び第２のリードの内側部分をサブマウントの表面に固定するためにオーバーモールド部材の部分を受け入れるように構成されたそれぞれのモールド・ロック特徴を含む場合がある。モールド・ロック特徴は、サブマウントの表面を超えて延在する第１及び第２のリードの外側部分の幅内に限定された楕円形を含む場合がある。
幾つかの実施例によれば、無線周波数（ＲＦ）トランジスタ増幅器パッケージは、サブマウントと、サブマウントの第１の側から延在する第１及び第２のリードを含む。第１及び第２のリードは、サブマウントの表面上の１つ又は複数のトランジスタ・ダイへのＲＦ信号接続を提供するように構成されている。サブマウントの第１の側の１つ又は複数の角は、リベットを有さない。
幾つかの実施例において、１つ又は複数の非ＲＦリードは、サブマウントの第１の側の１つ又は複数の角から延在している場合がある。
幾つかの実施例において、１つ又は複数の非ＲＦリードは、１つ又は複数の非ＲＦリードの等価伝送線路インピーダンスを低減するように構成された、形状、サブマウントの表面とのオーバーラップ、及び／又はサブマウントの表面からの間隔を含む場合がある。１つ又は複数の非ＲＦリードは、それぞれ、サブマウントの表面上に延在する第１の部分と、サブマウントの表面を超えて延在する第２の部分とを含む場合がある。幾つかの実施例において、平面図において、１つ又は複数の非ＲＦリードの第１の部分及び第２の部分は、実質的に類似の少なくとも１つの寸法を含む場合がある。幾つかの実施例において、１つ又は複数の非ＲＦリードの第１の部分及び第２の部分は、それぞれ、その上方に異なる第１及び第２の間隔によってサブマウントの表面の平面から分離されている場合がある。
幾つかの実施例において、第１のリード及び／又は第２のリードは、サブマウントの第１の側の１つ又は複数の角まで延在している場合がある。
幾つかの実施例において、少なくとも１つのリベットが、第１及び第２のリードの間においてサブマウントの表面に取り付けられている場合がある。
幾つかの実施例において、隔離構造は、サブマウントの表面上の少なくとも１つのリベットから垂直方向に突出する導電性素子を含む場合がある。隔離構造は、第１及び第２のリードの間の電磁結合を低減するように構成されている場合がある。
幾つかの実施例において、ＲＦトランジスタ増幅器パッケージは、サブマウントの表面上に第１の入力リード及び第１の出力リードを有する第１のＲＦ増幅器経路と、それぞれ第１の入力リード及び第１の出力リードに隣接してサブマウントの表面上に第２の入力リード及び第２の出力リードを有する第２のＲＦ増幅器経路とを含む場合がある。第１及び第２のリードは、それぞれ第１及び第２の入力リード又は第１及び第２の出力リードである場合がある。
幾つかの実施例によれば、トランジスタ増幅器パッケージは、サブマウントと、サブマウントの第１の側から延在する少なくとも１つのリードとを含む。少なくとも１つのリードは、サブマウントの表面上の少なくとも１つのトランジスタ・ダイへのそれぞれの信号接続を提供するように構成されている。少なくとも１つのリードは、サブマウントの表面上に延在する第１の部分と、サブマウントの表面を超えて第１の部分から延在する第２の部分とを含む。第１及び第２の部分は、それぞれその上に異なる第１及び第２の間隔によってサブマウントの表面の平面から分離させられている。
幾つかの実施例において、少なくとも１つのリードは、非無線周波数（ＲＦ）リードである場合がある。幾つかの実施例において、平面図において、非ＲＦリードの第１の部分及び第２の部分は、実質的に類似の少なくとも１つの寸法を含む場合がある。
幾つかの実施例において、少なくとも１つのリードは、少なくとも１つのトランジスタ・ダイへの無線周波数（ＲＦ）信号接続を提供するように構成されている場合がある。
幾つかの実施例において、少なくとも１つのリードの第１の部分の第１の間隔は、少なくとも１つのトランジスタ・ダイのための入力又は出力整合回路の少なくとも一部のインピーダンスを規定する場合があり、少なくとも１つのリードの第２の部分の第２の間隔は、少なくとも１つの外側接続に対応する高さを規定する場合がある。
幾つかの実施例において、少なくとも１つのリードは、少なくとも１つのトランジスタ・ダイへの無線周波数（ＲＦ）信号接続を提供するように構成された第１及び第２のリードを含む場合がある。少なくとも１つのリベットが、第１及び第２のリードの間においてサブマウントの表面に取り付けられている場合がある。
幾つかの実施例において、隔離構造が、サブマウントの表面上の少なくとも１つのリベットから垂直方向に突出した導電性素子を含む場合がある。隔離構造は、第１及び第２のリードの間の電磁結合を低減するように構成されている場合がある。
幾つかの実施例において、トランジスタ増幅器パッケージは、サブマウントの表面上に第１の入力リード及び第１の出力リードを有する第１のＲＦ増幅器経路と、それぞれ第１の入力リード及び第１の出力リードに隣接するサブマウントの表面上の第２の入力リード及び第２の出力リードを有する第２のＲＦ増幅器経路とを含む場合がある。少なくとも１つのリードは、それぞれ第１及び第２の入力リード又は第１及び第２の出力リードを含む場合がある。異なる第１及び第２の間隔は、第１及び／又は第２のＲＦ増幅器経路における入力又は出力整合回路の少なくとも一部を含むそれぞれのインピーダンスを規定する場合がある。
幾つかの実施例において、トランジスタ増幅器パッケージは、サブマウントの表面上のオーバーモールド部材をさらに含む場合がある。少なくとも１つのリードの第１及び第２の部分は、それぞれオーバーモールド部材内及びオーバーモールド部材の外側に延在している場合がある。
幾つかの実施例において、トランジスタ増幅器パッケージは、サブマウントの表面上のセラミック蓋をさらに含む場合がある。少なくとも１つのリードの第１及び第２の部分は、それぞれセラミック蓋内及びセラミック蓋の外側に延在している場合がある。
幾つかの実施例において、１つ又は複数のトランジスタ・ダイは、窒化ガリウムベース高電子移動度トランジスタ（ＨＥＭＴ）を含む場合がある。
幾つかの実施例において、１つ又は複数のトランジスタ・ダイは、シリコンベース横方向拡散金属酸化物半導体（ＬＤＭＯＳ）トランジスタを含む場合がある。
幾つかの実施例において、１つ又は複数のトランジスタ・ダイは、１．７～１．９ＧＨｚ、２．５～２．７ＧＨｚ、３．４～４．２ＧＨｚ又は５．１～５．８ＧＨｚの周波数帯のうちの１つ又は複数の少なくとも一部において動作するように構成されている場合がある。
幾つかの実施例において、１つ又は複数のトランジスタ・ダイは、１０ＧＨｚよりも高い周波数において動作するように構成されている場合がある。
幾つかの実施例によるその他のデバイス、装置及び／又は方法は、以下の図面及び詳細な説明を検討することによって当業者に明らかになるであろう。全てのこのような追加的な実施例は、上記実施例のあらゆる及び全ての組合せに加えて、この説明に含まれ、発明の範囲に含まれ且つ添付の請求項によって保護されることが意図されている。
本開示の様々な実施例によるパッケージングされたＩＩＩ族窒化物ベースＲＦトランジスタ増幅器の概略的な側面図である。 本開示の様々な実施例によるＲＦトランジスタ増幅器ダイの概略的な断面図であり、断面は、図１Ａの線Ｂ－Ｂ’に沿って見たものである。 本開示の様々な実施例によるＲＦトランジスタ増幅器ダイユニットセルの概略的な断面図であり、断面は、図１Ｂの線Ｃ－Ｃ’に沿って見たものである。 本開示の様々な実施例によるＲＦトランジスタ増幅器パッケージの斜視図である。 図２ＡのＲＦトランジスタ増幅器パッケージの平面図である。 本開示の幾つかの実施例による例示的なモールド・ロック構造を含むＲＦトランジスタ増幅器パッケージを示す平面図である。 本開示の幾つかの実施例による例示的なモールド・ロック構造を含むＲＦトランジスタ増幅器パッケージを示す平面図である。 本開示の幾つかの実施例によるリベット及び隔離構造の実例構成を含むＲＦトランジスタ増幅器パッケージを示す平面図である。 本開示の幾つかの実施例によるリベット及び隔離構造の実例構成を含むＲＦトランジスタ増幅器パッケージを示す平面図である。 本開示の幾つかの実施例によるリベット及び隔離構造の実例構成を含むＲＦトランジスタ増幅器パッケージを示す平面図である。 本開示の幾つかの実施例によるリベット及び隔離構造の実例構成を含むＲＦトランジスタ増幅器パッケージを示す平面図である。 本開示の幾つかの実施例によるリベット及び隔離構造の実例構成を含むＲＦトランジスタ増幅器パッケージを示す平面図である。 本開示の幾つかの実施例によるリベット及び隔離構造の実例構成を含むＲＦトランジスタ増幅器パッケージを示す平面図である。 本開示の幾つかの実施例によるリベット及び隔離構造の実例構成を含むＲＦトランジスタ増幅器パッケージを示す平面図である。 本開示の幾つかの実施例によるリベット及び隔離構造の実例構成を含むＲＦトランジスタ増幅器パッケージを示す平面図である。 本開示の幾つかの実施例によるリベット及び隔離構造の実例構成を含むＲＦトランジスタ増幅器パッケージを示す平面図である。 本開示の幾つかの実施例によるリベット及び隔離構造の実例構成を含むＲＦトランジスタ増幅器パッケージを示す平面図である。 本開示の幾つかの実施例によるリベット及び隔離構造の実例構成を含むＲＦトランジスタ増幅器パッケージを示す平面図である。 本開示の幾つかの実施例によるリベット及び隔離構造の実例構成を含むＲＦトランジスタ増幅器パッケージを示す平面図である。 本開示の幾つかの実施例によるモールド・ロック、リベット及び／又は隔離構造の実例構成を含むＲＦトランジスタ増幅器パッケージの電気的特性を示すグラフである。 本開示の幾つかの実施例によるモールド・ロック、リベット及び／又は隔離構造の実例構成を含むＲＦトランジスタ増幅器パッケージの電気的特性を示すグラフである。 本開示の幾つかの実施例によるモールド・ロック、リベット及び／又は隔離構造の実例構成を含むＲＦトランジスタ増幅器パッケージの電気的特性を示すグラフである。 本開示の幾つかの実施例によるＲＦトランジスタ増幅器パッケージにおいて使用される場合がある非ＲＦリードの拡大された平面図である。 本開示の幾つかの実施例によるＲＦトランジスタ増幅器パッケージにおいて使用される場合がある非ＲＦリードの拡大された平面図である。 本開示の幾つかの実施例によるＲＦトランジスタ増幅器パッケージにおいて使用される場合がある実例ＲＦリードを示す簡略化された概略的な側面図である。 図７ＡのＲＦリードを含む実例ＲＦトランジスタ増幅器パッケージを示す概略的な側面図である。 図７ＡのＲＦリードを含む実例ＲＦトランジスタ増幅器パッケージを示す概略的な側面図である。
図１Ａ及び図１Ｂは、パッケージングされたＩＩＩ族窒化物ベースＲＦトランジスタ増幅器を示す。特に、図１Ａは、パッケージングされたＩＩＩ族窒化物ベースＲＦトランジスタ増幅器１００の概略的な側面図であり、図１Ｂは、パッケージングされたＩＩＩ族窒化物ベースＲＦトランジスタ増幅器１００に含まれたＲＦトランジスタ増幅器ダイ１１０の概略的な断面図であり、断面は、図１Ａの線Ｂ－Ｂ’に沿って見たものである。図１Ｃは、ＲＦトランジスタ増幅器ダイ１１０のユニットセル１１６の概略的な断面図であり、断面は、図１Ｂの線Ｃ－Ｃ’に沿って見たものである。図１Ａ～図１Ｃ（及び様々なその他の図）は、大幅に簡略化された図であり、実際のＲＦトランジスタ増幅器は、本明細書における簡略化された図面に示されていない多くのさらなるユニットセル及び様々な回路及び要素を含む場合があることを理解されたい。より一般的に、本明細書における図面は、識別及び説明のために構造を表すことが意図されており、物理的スケールで構造を表すことは意図されていない。
図１Ａに示したように、ＩＩＩ族窒化物ベースＲＦトランジスタ増幅器１００は、本明細書ではパッケージングされたトランジスタデバイスとも呼ばれる、パッケージ１７０内に取り付けられたＲＦトランジスタ増幅器ダイ１１０を含む。パッケージ１７０は、その上に１つ又は複数の導電性ＲＦリード、例えば、１つ又は複数の入力（例えば、ゲート）リード１７２及び１つ又は複数の出力（例えば、ドレイン）リード１７４を含むサブマウント（本明細書ではベース又はフランジとも呼ばれる１７６）を含む。ＲＦトランジスタ増幅器ダイ１１０は、サブマウント１７６の上面に取り付けられている。サブマウント１７６は、導電性アタッチメント面、例えば、熱伝導性ヒート・シンクとして機能する金属基板（又は「スラグ」）である場合がある又はこれを含む場合がある。幾つかの実施例において、サブマウント１７６は、追加的又は代替的に、半導体処理技術を使用して製造された導電層、金属トレースを備えるプリント回路基板、及び／又は導電性ビア及び／又はパッドを含むセラミック基板を含む、再配線層（ＲＤＬ）ラミネート構造を含む場合がある。幾つかの実施例において、金属リード・フレームが、形成され、次いで、金属サブマウント１７６及び／又はＲＦリード（例えば、ゲート及びドレイン・リード）１７２及び１７４を提供するように処理される場合がある。ＲＦトランジスタ増幅器１００は、ＲＦトランジスタ増幅器ダイ１１０、ＲＦリード１７２、１７４及び金属サブマウント１７６を少なくとも部分的に包囲するハウジング１７８（例えば、プラスチックオーバーモールド）も含む。
ＲＦトランジスタ増幅器ダイ１１０は、上側１１２及び下側１１４を有する。ＲＦトランジスタ増幅器ダイ１１０は、順次積層された下側（「裏」側とも呼ばれる）メタライゼーション構造１２０、半導体層構造１３０及び上側メタライゼーション構造１４０を含む。裏側メタライゼーション構造１２０は、金属ソース端子１２６を含む。ＲＦトランジスタ増幅器１００は、ＨＥＭＴベースＲＦトランジスタ増幅器である場合があり、その場合、半導体層構造１３０は、少なくともチャネル層３２４及びバリア層３２６を含む場合があり、これらの層は、典型的には基板３２２上に形成されている（図１Ｃ参照、以下で詳細に説明する）。基板３２２は、半導体又は絶縁成長基板（ＳｉＣ又はサファイア基板など）である場合がある。成長基板は、非半導体材料から形成されているとしても、半導体層構造１３０の一部であると考えられる場合がある。上側メタライゼーション構造１４０は、とりわけ、金属ゲート端子１４２及び金属ドレイン端子１４４を含む。
入力整合回路１９０及び／又は出力整合回路１９２も、ハウジング１７０内に取り付けられている場合がある。整合回路１９０、１９２は、ＲＦトランジスタ増幅器１００へ入力される又はＲＦトランジスタ増幅器１００から出力されるＲＦ信号の基本構成要素のインピーダンスを、それぞれＲＦトランジスタ増幅器ダイ１１０の入力又は出力におけるインピーダンスに整合させるインピーダンス整合回路、及び／又は二次又は三次高調波などの、ＲＦトランジスタ増幅器ダイ１１０の入力又は出力において存在する場合がある基本ＲＦ信号の高調波を接地するために短絡するように構成された高調波終了回路である場合がある。図１Ａに概略的に示したように、入力及び出力整合回路１９０、１９２は、金属フランジ１７６に取り付けられている場合がある。ゲート・リード１７２は、１つ又は複数の第１のボンド・ワイヤ１８２によって入力整合回路１９０に接続されている場合があり、入力整合回路１９０は、１つ又は複数の第２のボンド・ワイヤ１８３によってＲＦ増幅器ダイ１１０のゲート端子１４２に接続されている場合がある。同様に、ドレイン・リード１７４は、１つ又は複数の第４のボンド・ワイヤ１８５によって出力整合回路１９２に接続されている場合がある、出力整合回路１９２は、１つ又は複数の第３のボンド・ワイヤ１８４によってＲＦ増幅器ダイ１１０のドレイン端子１４４に接続されている場合がある。ＲＦトランジスタ増幅器ダイ１１０のソース端子１２６は、金属フランジ１７６上に直接に取り付けられている場合がある。金属フランジ１７６は、ソース端子１２６への電機接続を提供する場合があり、熱放散構造として機能する場合もある。第１～第４のボンド・ワイヤ１８２～１８５は、入力及び／又は出力整合回路の部分を形成している場合がある。ゲート・リード１７２及びドレイン・リード１７４は、ハウジング１７８を通って延在している場合がある。
図１Ｂは、上側メタライゼーション構造１４０の部分を見た、ＲＦトランジスタ増幅器ダイ１１０の概略的な断面図である。上側メタライゼーション構造１４０の様々な導電性素子を互いに隔離する誘電層は、図面を簡略化するために図１Ｂには示されていない。
図１Ｂに示したように、ＲＦトランジスタ増幅器ダイ１１０は、例として、それぞれゲートフィンガ１５２、ドレインフィンガ１５４及びソースフィンガ１５６を含む複数のユニットセルトランジスタ１１６を有するＩＩＩ族窒化物ベースＨＥＭＴ ＲＦトランジスタ増幅器として示されている。しかしながら、ＲＦトランジスタ増幅器ダイ１１０は、例えば、シリコンＬＤＭＯＳ ＲＦトランジスタ増幅器などの異なる技術において実装される場合があることが認められるであろう。ゲートフィンガ１５２は共通のゲートバス１４６に電気的に接続されており、ドレインフィンガ１５４は共通のドレインバス１４８に電気的に接続されている。ゲートバス１４６は、ゲートボンドパッドとして実装された（例えば、ゲートバス１４６から上方へ延在する導電性ビアを介して）ゲート端子１４２に電気的に接続されており（図１Ａ参照）、ドレインバス１４８は、ドレインボンドパッドとして実装された（例えば、ドレインバス１４８から上方へ延在する導電性ビアを介して）ドレイン端子１４４に電気的に接続されている（図１Ａ参照）。ソースフィンガ１５６は、半導体層構造１３０を通って延在する複数の導電性ソースビア１６６を介してソース端子１２６に電気的に接続されている。導電性ソースビア１６６は、半導体層構造１３０を完全に通って延在する金属めっきビアである場合がある。
再び図１Ａを参照すると、金属フランジ１７６は、ＲＦトランジスタ増幅器ダイ１１０において発生された熱を放散させるヒート・シンクとして機能する場合がある。熱は、比較的高い電流密度が、例えば、ユニットセルトランジスタ１１６のチャネル領域において生成される、ＲＦトランジスタ増幅器ダイ１１０の上側部分において主に発生される。この熱は、ソースビア１６６及び半導体層構造１３０を介して金属フランジ１７６へ伝達される場合がある。
実施例に応じて、パッケージングされたトランジスタ増幅器１００は、例えば、ＲＦトランジスタ増幅器ダイ１１０としてのモノリシックマイクロ波集積回路（ＭＭＩＣ）を含むことができ、その場合、ＲＦトランジスタ増幅器ダイ１１０は多数の別個のデバイスを組み込んでいる。ＲＦトランジスタ増幅器ダイ１１０がＭＭＩＣ実装である場合、入力整合回路１９０及び／又は出力整合回路１９２は省略される場合があり（それらは、代わりに、ＲＦトランジスタ増幅器ダイ１１０内に実装される場合があるため）、ボンド・ワイヤ１８２及び／又は１８５は、ゲート及びドレイン・リード１７２、１７４からゲート及びドレイン端子１４２、１４４まで直接に延在している場合がある。幾つかの実施例において、パッケージングされたＲＦトランジスタ増幅器１００は、多段ＲＦトランジスタ増幅器を形成するために直列に接続された多数のＲＦトランジスタ増幅器ダイを含むことができ且つ／又はデュアルパスドライバ増幅器及び／又はドハティ増幅器構成などにおいて、多数のＲＦトランジスタ増幅器ダイ及び多数のパスを備えるＲＦトランジスタ増幅器を形成するために多数の増幅器パスに（例えば、並列に）配置された多数のトランジスタ・ダイを含む場合がある。
上述のように、幾つかのＲＦパッケージ設計は、オーバーモールド１７８の形成前に（例えば、導電性リード材料を導電性サブマウント又はフランジ１７６にリベット留めすることによって）ＲＦリードをパッケージに固定するためにリベットを使用する場合がある。リベットは、オーバーモールドを形成した後に除去することができるトリム・バー又はタイ・バーを含むリード・フレームによってＲＦリードに物理的に接続される場合がある。リード・フレームは、例えば、ＲＦリード及び／又はリベットと同じ材料の導電性構造である場合がある。特に、パッケージに１つ又は複数のアクティブ・トランジスタ・ダイを装備し、ダイ及び／又はＲＦリードの間に電機接続を提供し、且つパッケージ上にオーバーモールドを形成した後、タイ・バー（ＲＦリードとリベットとの間に延在する）は、ＲＦリードをフランジから電気的に分離させるために除去される場合がある。これにより、リベットは、パッケージングプロセス中にＲＦリードのための機械的安定性を提供する場合があり、パッケージングが完了した後、フランジの表面にとどまる場合がある。
本開示の幾つかの実施例は、リベットがパッケージの４つの角又はパッケージの２つのより長い側に位置決めされているリベット設計が、パッケージの貴重な内部領域を占める場合がある及び／又は設計柔軟性を制限する場合がある（例えば、より短い側又はパッケージの角からの追加的な非ＲＦリードを接続する場合）という実現から生じる場合がある。本開示の実施例は、ＲＦ電力増幅器の電気的特性及び／又は性能を向上させるようにサイズ決め、位置決め、成形又はさもなければ構成されたリベット、モールド・ロック及び／又はリード（ＲＦ及び非ＲＦの両方）を含むＲＦ電力増幅器パッケージ設計を提供する。
本明細書において説明したように、ＲＦリードは、ＲＦトランジスタ増幅器パッケージの構成要素への入力及び／又はそこからの出力のためのＲＦ信号を提供する電機接続を指す場合がある。例えば、ＲＦリードは、１．７～１．９ＧＨｚ、２．５～２．７ＧＨｚ、３．４～４．２ＧＨｚ又は５．１～５．８ＧＨｚ周波数帯、及び／又は１０ＧＨｚよりも高い周波数のうちの１つ又は複数の少なくとも一部における動作のために１つ又は複数のトランジスタ・ダイにＲＦ信号を提供する場合がある。非ＲＦリードは、ＲＦトランジスタ増幅器パッケージの構成要素への入力及び／又はそこからの出力のための非ＲＦ信号（すなわち、無線スペクトルの外側の周波数を有する信号）を提供する電機接続を指す場合がある。本明細書において説明されたリベットは、サブマウント又はフランジの材料と同じである又は異なる場合がある、金属又はその他の導電性材料を含む場合がある。
図２Ａは、本開示の様々な実施例によるＲＦトランジスタ増幅器パッケージ２７０の斜視図である。図２Ｂは、図２ＡのＲＦトランジスタ増幅器パッケージ２７０の平面図であり、オーバーモールド部材は簡略化のために排除されている。ＲＦトランジスタ増幅器パッケージ２７０及びその構成要素は、図１Ａ～図１Ｄを参照して上記で説明したパッケージ１７０及び構成要素に対応する場合がある。
図２Ａ及び図２Ｂに示したように、パッケージ２７０は、１つ又は複数のアクティブ・トランジスタ・ダイ２１０を受け入れるように構成された表面２７６ｓを含むサブマウント２７６（ベース又はフランジとも呼ばれる）を含む。アクティブ・トランジスタ・ダイ２１０は、表面２７６ｓに取り付けられており、本明細書においてそれぞれのＲＦ増幅器経路と呼ばれる、それぞれの並列のＲＦ信号経路Ｐ１及びＰ２を規定するためにボンド・ワイヤ２８２～２８５によって導電性ＲＦ入力（例えば、ゲート）リード２７２とＲＦ出力（例えば、ドレイン）リード２７４との間に結合されている。フランジ２７６は、ヒート・スラグ又はその他のヒート・シンクなどの、導電性（例えば、金属）基板を含むがこれに限定されない、導電性アタッチメント面である場合がある。フランジ２７６の内部領域は、パッケージ２７０のトランジスタ・ダイ２１０、リード２７２、２７４、２７５及び／又はその他の構成要素のためのアタッチメント面２７６ｓを規定している場合がある。フランジ２７６の表面２７６ｓは、概して平坦である場合があるが、必ずしもそうではない。幾つかの実施例において、フランジ２７６及び／又は表面２７６ｓは、銅、アルミニウム及びそれらの合金などの１つ又は複数の熱伝導性及び導電性材料から形成されている場合がある。幾つかの実施例において、フランジ２７６及び／又は表面２７６ｓは、パッケージ２７０の１つ又は複数の構成要素のための電気的接地を提供するように構成されている場合がある。
ＲＦトランジスタ増幅器パッケージ２７０は、トランジスタ・ダイ２１０へＲＦ信号接続を提供する（すなわち、トランジスタ・ダイ２１０へ又はトランジスタ・ダイ２１０からＲＦ信号を伝送する）ように構成された２つ以上の導電性入力及び出力リード２７２及び２７４を含む。図示された実例において、ＲＦトランジスタ増幅器パッケージ２７０は、パッケージ２７０の第１の側又は縁部から延在する１つ又は複数の入力リード２７２と、入力リード２７２とは反対方向にパッケージ２７０の第２の側から延在する１つ又は複数の出力リード２７４とを含む。リード２７２、２７４の数、サイズ及びジオメトリは様々であることができる。さらに、ＲＦトランジスタ増幅器パッケージ２７０は、様々なリード設計（例えば、曲がったリード、平坦なパッケージなど）のうちのいずれかに従って構成することができる。リード２７２、２７４は、銅、アルミニウム及びそれらの合金などの１つ又は複数の導電性材料を含むことができる。
ＲＦトランジスタ増幅器パッケージ２７０は、フランジ２７６の表面に取り付けられた１つ又は複数の半導体ダイ２１０を含む。図示された実例において、ＲＦトランジスタ増幅器パッケージ２７０は、２つの並列の増幅器経路Ｐ１及びＰ２を含み、それぞれの経路Ｐ１及びＰ２にそれぞれのアクティブ・トランジスタ・ダイ２１０を備える。しかしながら、上側増幅器回路Ｐ２（図２Ａ及び図２Ｂにおける上側に位置決めされたリード２７２及び２７４の間）における半導体ダイ２１０は、簡略化のために示されていない。より一般的に、ＲＦトランジスタ増幅器パッケージ２７０は、あらゆる数のトランジスタ・ダイ２１０及び増幅器経路Ｐ１、Ｐ２を含むことができる。
半導体ダイ２１０は、トランジスタ・ダイ、例えば、ＭＯＳＦＥＴ（金属酸化物半導体フィールド効果トランジスタ）、ＬＤＭＯＳ（横方向拡散金属酸化物半導体）デバイス、又はＨＥＭＴ（高電子移動度トランジスタ）デバイスとして構成することができる。トランジスタ・ダイ２１０は、導電性フランジ２７６に直接に面し且つ電気的に接触する基準端子（例えば、ソース端子）を備える、垂直方向デバイスとして構成することができる。代替的に、トランジスタ・ダイ２１０は、フランジ２７６の表面に対して平行な横方向において伝導するように構成された横方向デバイスとして構成することができる。加えて、１つ又は複数のパッシブ・デバイス２９０、２９２、例えば、チップ・キャパシタ、インダクタなどは、例えば、整合回路として、トランジスタ・ダイ２１０と、入力及び出力リード２７２及び２７４との間においてフランジ２７６の表面に取り付けられている場合がある。
導電性接続部２８２～２８５は、半導体ダイ２１０の端子を入力及び出力リード２７２及び２７４に電気的に接続する。図示された実例において、これらの電気的接続部２８２～２８５は、導電性ボンド・ワイヤによって提供されている。ボンド・ワイヤの数及び構成は様々である場合がある。より一般的に、リボン又は導電性メタライゼーションなどの様々な一般的に知られる電気接続技術のいずれかが、これらの電気的接続部２８２～２８５を完成させるために使用される場合もある。
図２Ａ及び図２Ｂの実例において、ゲート・リード２７２は、１つ又は複数の第１のボンド・ワイヤ２８２によって入力整合回路２９０に接続されている。入力整合回路２９０は、１つ又は複数のボンド・ワイヤ２８３によってＲＦ増幅器ダイ２１０のゲート端子に接続されている。ドレイン・リード２７４は、１つ又は複数の第３のボンド・ワイヤ２８４によってＲＦ増幅器ダイ２１０のドレイン端子２４４に接続されており、出力整合回路２９２は、１つ又は複数の第４のボンド・ワイヤ２８５によってＲＦトランジスタ増幅器ダイ２１０のドレイン端子２４４に接続されている。ボンド・ワイヤ２８２～２８５は、各増幅器経路において入力及び／又は出力整合回路２９０／２９２の一部を形成している場合がある。幾つかの実施例において、入力／出力整合回路２９０／２９２は、集積型パッシブ・デバイス（ＩＰＤ）などのパッシブ・デバイスによって実装される場合がある。ＩＰＤは、インダクタ及び／又はその他の受動的電気的構成要素を含み、薄膜及び／又はフォトリソグラフィ・プロセシングなどの標準的な半導体プロセシング技術を用いて製造される場合がある。ＩＰＤは、フリップチップ取付可能又はワイヤ・ボンド可能構成要素であることができ、シリコン、アルミナ又はガラスなどの薄膜基板を含む場合がある。
さらに図２Ａ及び図２Ｂを参照すると、ＲＦトランジスタ増幅器ダイ２１０のソース端子は、金属フランジ２７６に直接に取り付けられている場合があり、金属フランジ２７６は、ソース端子に電気接続を提供する場合があり、熱放散構造としても機能する場合がある。上側増幅器経路Ｐ２（図２Ａ及び図２Ｂにおける上側に位置決めされたリード２７２及び２７４の間）のダイ、整合回路及び／又はその他の構成要素は、簡略化のために示されていない。オーバーモールド部材２７８（例えば、プラスチック・オーバーモールド）は、それぞれの増幅器経路Ｐ１、Ｐ２の構成要素を封入している。それぞれの増幅器経路Ｐ１、Ｐ２のゲート・リード２７２及びドレイン・リード２７４は、外部デバイス（１つ又は複数の外部ＰＣＢ２９９の導電性トレース２９８として示されている）への接続のためにパッケージ２７０のハウジングの外側にハウジングを超えて延在する外部接続タブ２７２ｔ及び２７４ｔを規定するためにパッケージ２７０のハウジングを通って（例えば、オーバーモールド２７８を通って）延在している。パッケージ２７０は、さらに、リベット２０１、モールド・ロック特徴２０２及び非ＲＦリード２７５を含む。リベット２０１、モールド・ロック２０２、ＲＦリード２７２、２７４及び／又は非ＲＦリード２７５は、所望の電気的特性を提供するように位置決め及び／又は成形されている（単独又はあらゆる組合せにおいて）。
特に、本開示の幾つかの実施例は、パッケージ２７０の同じ側又は縁部におけるＲＦリード２７２、２７４のうちの２つ以上の間（例えば、それぞれの増幅器経路Ｐ１、Ｐ２の入力リード２７２の間及び／又は出力リード２７４の間）にリベット２０１のうちの１つ又は複数を位置決めするパッケージ設計を含む。幾つかの実施例において、リベット２０１は、例えば、２つ以上の隣接するリード２７２／２７４の間の間隔Ｓｉｎ／Ｓｏｕｔを増大することによって及び／又はリベット２０１に結合された又はリベット２０１から延在する１つ又は複数の隔離構造を提供することによって、隣接する増幅器経路の間（例えば、二重経路増幅器の経路の間又はドハティ増幅器の主増幅器とピーク増幅器との間）の電磁結合を低減する／電気的隔離を増大するように構成されている場合がある。加えて、フランジ２７６の周辺領域（例えば、１つ又は複数の角Ｃ）はリベット２０１を有さないので、フランジ２７６における利用可能な表面積は、例えば、（例えば、フランジ２７６の角ＣにＲＦリード２７２、２７４を取り付けることによって）ＲＦリード２７２、２７４の間の間隔を増大するために及び／又は（例えば、フランジ２７６の角Ｃにおける非ＲＦリード２７５の取付けのために）１つ又は複数の追加的な構成要素の接続及び／又は設計柔軟性を可能にするために、増大される場合がある。
幾つかの実施例において、ＲＦリード２７２、２７４のモールド・ロック２０２のサイズ、形状及び／又は位置決めが、電気的特性を改良するように構成される場合もある。例えば、モールド・ロック２０２は、平面図において楕円形又は円形である場合があり、これは、細長い又はスロット状のモールド・ロックを含むリードと比較してＲＦリード２７２、２７４における電流集中効果を低減する場合がある。
幾つかの実施例において、ＲＦリード２７２及び／又は２７４は、同様に、挿入損失、寄生キャパシタンス、電流集中及びインピーダンス整合柔軟性を含むがこれらに限定されない電気的特性を改良するように構成される場合がある。例えば、ＲＦリード２７２及び／又は２７４は、外部（すなわち、オーバーモールド２７８の外側に延在する）接続タブ２７２ｔ、２７４ｔの長さ、入力ＲＦリード２７２と出力ＲＦリード２７４との間の間隔Ｓｇｄ（例えば、高周波数（例えば、１．８ＧＨｚ）ＬＤＭＯＳ及び（例えば、２ＧＨｚ～５ＧＨｚ）ＧａＮ ＨＥＭＴダイのための整合トポロジーに対応するためのゲート・トゥ・ドレイン・リード間隔）、ＲＦリード２７２、２７４とフランジ２７６との間の垂直方向分離又はギャップ（例えば、インピーダンス整合のための所望のキャパシタンスを提供するための及び／又はボンド・ワイヤ２８２～２８５の間の相互結合効果を低減するための変化するリード・トゥ・グラウンド間隔を備えるＲＦリード）、及び／又はリード２７２及び／又は２７４の平面図形状（例えば、電流集中を低減するために及び／又は電界分布を最適化するために丸み付けられた縁部２７２ｅ、２７４ｅを備える）の変化及び／又は最適化を含む場合がある。
幾つかの実施例において、非ＲＦリード２７５が、電気的特性を改良するように構成される場合もある。例えば、１つ又は複数のリベット２０１の内部位置決めにより、非ＲＦリードの形状は、寄生インダクタンスを低減するように及び／又はビデオ帯域幅を増大又は最大化するために共振周波数を拡張させるように構成されている場合がある。幾つかの実施例において、非ＲＦリード２７５は、等価伝送線路インピーダンスを低減するように（例えば、リード形状、サブマウントとのオーバーラップ、及び／又はサブマウントからの間隔に関して）設計又はさもなければ構成される場合があり、ベースバンド帯域幅を拡張する又はさもなければベースバンド設計柔軟性を提供するために追加的なキャパシタンス（例えば、１つ又は複数のＩＰＤによって提供される）と組み合わせて使用される場合がある。
図３Ａ及び図３Ｂは、本開示の幾つかの実施例による実例モールド・ロック構造を含むＲＦトランジスタ増幅器パッケージ３７０ａ及び３７０ｂを示す平面図である。パッケージ３７０ａ及び３７０ｂは、その他の点では図２Ａ及び図２Ｂのパッケージ２７０と類似であり、アクティブ・トランジスタ・ダイ２１０及び非ＲＦリード２７５は簡略化のために示されていない。モールド・ロック２０２及び３０２は、出力リード２７４、３７４の対の間に位置決めされたリベット２０１と組み合わせて示されているが、モールド・ロック２０２及び３０２の構成は、幾つかの実施例においてリベット２０１の配置とは独立している場合がある。
図３Ａ及び図３Ｂに示したように、モールド・ロック２０２及び３０２は、ＲＦリード２７２、２７４をフランジ２７６に固定するためにオーバーモールド部材２７８の部分を受け入れるように構成されているが、ＲＦトランジスタ増幅器パッケージ３７０ａ及び３７０ｂの動作に対する電気的影響を低減及び／又は最小化するようにサイズ決め、成形、位置決め又はさもなければ構成されている場合がある。例えば、より小さなモールド・ロック２０２、３０２は、リードの電気信号伝送における電流集中効果を低減する場合がある。図３Ａの実例において、入力リード２７２及び出力リード２７４はそれぞれ、楕円形又は円形のモールド・ロック２０２を含む。モールド・ロック２０２は、ＲＦリード２７２、２７４の縁部２７２ｅ、２７４ｅの内側に位置決めされており、すなわち、それぞれの外部接続タブ２７２ｔ、２７４ｔの幅寸法Ｗ内に制限されている。図３Ｂの実例において、入力リード３７２及び出力リード３７４はそれぞれ、リード３７２、３７４のそれぞれの幅に沿った方向に延在するスロット状モールド・ロック３０２を含む。モールド・ロック３０２は、ＲＦリード３７２、３７４の縁部３７２ｅ、３７４ｅに向かって、すなわち、それぞれの外部接続タブ３７２ｔ、３７４ｔの幅寸法Ｗを超えて延在している。リードごとに２つのモールド・ロックを備えて示されているが、リードごとにより少ない又はより多いモールド・ロックが幾つかの実施例において設けられる場合があることが理解されるであろう。
図４Ａ～図４Ｆは、本開示の幾つかの実施例による、リベット２０１ｉ及び２０１ｏ（集合的に２０１）及び隔離構造の実例構成を含むＲＦトランジスタ増幅器パッケージ４７０ａ～４７０ｆを示す平面図である。パッケージ４７０ａ～４７０ｆは、その他の点では図２Ａ及び図２Ｂのパッケージ２７０と類似であり、幾つかの構成要素（例えば、アクティブ・トランジスタ・ダイ２１０）は簡略化のために示されていない。リベット構成は、円形のモールド・ロック２０２との組合せにおいて示されているが、幾つかの実施例においてモールド・ロック２０２のサイズ及び／又は形状から独立している場合がある。
上述のように、幾つかの実施例において、リベット２０１は、リード・フレームの外側フレーム（それに取り付けられたＲＦリード２７２、２７４を含む）をサブマウント又はフランジ２７６に固定するために使用され、ＲＦリード２７２、２７４と外側フレームとの間のアタッチメント（例えば、トリム・バー又はタイ・バー）はその後、トリミングされる。すなわち、リベット２０１（及びリード・フレーム）は、パッケージ製造中にＲＦリード２７２、２７４をサブマウント２７６に固定する締結機構の構成要素を規定している。幾つかの実施例において、リベット２０１は、トリミング・プロセスの完了後に存在する場合がある、トリム・バー又はタイ・バーの残留部分２０１ｒを含む場合がある。幾つかの実施例において、リベット２０１は、接地リードなどの追加的なリードをサブマウント２７６に固定する場合がある。図４Ａ～図４Ｆに示したように、本開示の幾つかの実施例は、１つ又は複数のリベット２０１をパッケージ・リード２７２、２７４のうちの２つ以上の間に位置決めするＲＦトランジスタ増幅器パッケージ４７０ａ～４７０ｆを含む。例えば、幾つかの実施例において、１つ又は２つのリベット２０１は、それぞれの増幅器経路Ｐ１及びＰ２のＲＦリードの間、すなわち、隣接するＲＦ入力（例えば、ゲート）リード２７２の間及び／又は隣接するＲＦ出力（例えば、ドレイン）リード２７４の間に位置決めされる場合がある。
特に、図４Ａは、隣接する増幅器経路Ｐ１及びＰ２のＲＦ出力リード２７４の間に少なくとも１つのリベット２０１ｏ（及び間隔Ｓｏｕｔ）を含む実例パッケージ４７０ａを示しており、間隔Ｓｏｕｔは、ＲＦ入力リード２７２の間の間隔Ｓｉｎとは異なる。しかしながら、少なくとも１つのリベット２０１ｉ（及び間隔Ｓｉｎ）が追加的又は代替的に隣接する増幅器経路Ｐ１及びＰ２のＲＦ入力リード２７２の間に設けられている場合があることが理解されるであろう。リベット２０１（及び関連するリード・フレーム）は、ＲＦリード２７２及び／又は２７４をフランジ２７６に固定するように構成された寸法を有する場合があり、パッケージングプロセス中に機械的安定性を提供する場合がある。例えば、幾つかの実施例において、多数のＲＦ出力リード２７４の間のリベット２０１ｏは、ＲＦ入力リード２７２のそれぞれに隣接するリベット２０１ｉよりも大きい１つ又は複数の寸法を有する場合がある（又はその逆）。隣接する増幅器経路Ｐ１及びＰ２のＲＦリードの間にリベット２０１を位置決めすることは、隣接するＲＦ入力リード２７２の間、隣接するＲＦ出力リード２７４の間、及び／又はさもなければ隣接する増幅器経路Ｐ１、Ｐ２の間に増大した間隔を提供する及び／又は電気的隔離構造を提供することによって、結合又は電磁／ＲＦ干渉を低減し、したがって、それらの間の電気的隔離を改善する場合がある。
幾つかの実施例において、２つ以上のＲＦリード２７２又は２７４の間にリベット２０１を位置決めすることは、ＲＦリード２７２又は２７４の間の間隔Ｓｉｎ又はＳｏｕｔを増大し、且つ（リベット２０１が、幾つかの実施例において電気的に設地されたフランジ２７６に電気的に接続されている場合があるため）ＲＦリード２７２、２７４の間に設地された隔離構造を提供することによって、電気的隔離を改善する場合がある。図４Ｂは、本開示の幾つかの実施例による隔離構造４０５ｂを含む実例パッケージ４７０ｂを示している。図４Ｂに示したように、隔離構造４０５ｂは、隣接する増幅器経路Ｐ１及びＰ２のＲＦ出力リード２７４の間に位置決めされたリベット２０１ｏに結合された導電性構造である場合がある。しかしながら、１つ又は複数の隔離構造４０５ｂは、追加的又は代替的に、隣接する増幅器経路Ｐ１及びＰ２のＲＦ入力リード２７２の間に位置決めされたリベット２０１ｉに結合されている場合があることが理解されるであろう。
幾つかの実施例において、リベット２０１及び／又は関連する隔離構造４０５ｂの１つ又は複数の部分は、隔離フェンスを規定するようにＲＦリードの間のフランジ２７６から垂直方向に突出している場合がある。例えば、隔離構造４０５ｂは、隣接するＲＦリードの間に垂直方向に突出するように曲げられた又はさもなければＬ字形４０５ｂ（又はＵ字形４０５ｂ’）で提供された金属セグメント（例えば、リード、リベット、リード・フレーム及び／又はフランジと同じ材料から形成されている）を含む場合がある。幾つかの実施例において、隔離構造４０５ｂは、リベット２０１ｏの一部である又はリベット２０１ｏと一体である場合がある。例えば、隔離構造４０５ｂは、隔離フェンスの部分を規定するように曲げられている又はさもなければ構成されている場合がある、リベット２０１のトリム・バー又はタイ・バーの残留部分２０１ｒを含む場合がある。幾つかの実施例において、隔離構造４０５ｂは、リベット２０１のうちの１つ又は複数及び／又はＲＦリード２７２及び／又は２７４の間のフランジ２７６に結合された、１つ又は複数のボンド・ワイヤによって実装されている場合がある。より一般的に、隔離構造４０５ｂは、隣接するＲＦリード２７２、２７４及び／又は増幅器経路Ｐ１、Ｐ２の間の結合又は電磁／ＲＦ干渉を低減するように構成されている場合がある。このような隔離構造４０５ｂは、多数の増幅器経路Ｐ１及びＰ２を備える多段ＲＦ電力増幅器設計において有利である場合がある。例えば、増幅器経路Ｐ１及びＰ２は、クラスＡＢ二重経路ドライバ増幅器のそれぞれのＲＦ信号経路を規定している場合がある、又はパッケージングされたドハティ電力増幅器の主及びピーク増幅器経路を規定している場合がある。
加えて、本開示の実施例により２つ以上の隣接するＲＦリード２７２及び／又は２７４の間にリベット２０１を位置決めすること（したがって、フランジ２７６の１つ又は複数の角Ｃにおけるリベットを排除すること）は、非ＲＦリード２７５（本明細書ではサテライト・リードとも呼ばれる）の接続及び／又は構成のために、例えばパッケージ内の内部使用可能領域を増大する場合がある。例えば、ＲＦ出力リード２７４の間にリベット２０１ｏを提供することは、ＲＦ出力リード２７４に隣接するフランジ２７６の周辺領域（例えば、１つ又は複数の角Ｃ）における１つ又は複数の非ＲＦリード２７５の接続のため（及び逆にリベット２０１ｉがＲＦ入力リード２７２の間に設けられている場合）、及び非ＲＦリード２７５の所望の設計又は構成のための、柔軟性を提供する。例えば、図６Ａ及び図６Ｂを参照して本明細書において説明したように、非ＲＦリード２７５は、寄生インダクタンスを低減又は最小化する場合があるより大きな表面積、及び／又はＲＦリード２７２及び／又は２７４との干渉を低減する場合がある丸み付けられた又は面取りされた角を備えて構成される場合がある。
幾つかの実施例において、それぞれのリベット２０１は、パッケージの反対側において隣接する増幅器経路Ｐ１及びＰ２のＲＦリードの間においてサブマウントの表面に取り付けられている場合がある。図４Ｃは、パッケージ４７０ｃの第１の側におけるＲＦ入力（例えば、ゲート）リード２７２の間の少なくとも１つの第１のリベット２０１ｉと、パッケージ４７０ｃの反対又は第２の側におけるＲＦ出力（例えば、ドレイン）リード２７４の間の少なくとも１つの第２のリベット２０１ｏとを含む実例パッケージ４７０ｃを示す。角Ｃから離れてリベット２０１を位置決めすることは、例えば、パッケージ４７０ｃの入力（例えば、ゲート）及び出力（例えば、ドレイン）側の両方における非ＲＦリード２７５の接続及び／又は構成のために、サブマウント又はフランジ２７６の寸法内の使用可能領域を増大させる場合がある。加えて、ＲＦリード２７２、２７４の間にリベット２０１を位置決めすることは、ＲＦリード２７２、２７４の間の間隔Ｓｉｎ／Ｓｏｕｔを増大させ、それにより、パッケージ４７０ｃの増幅器経路Ｐ１及びＰ２の間の電気的隔離を改善する。
幾つかの実施例において、電気的隔離は、ＲＦリード２７２及び２７４の間の間隔Ｓｉｎ及びＳｏｕｔを増大させ、且つ隣接する増幅器経路Ｐ１及びＰ２のＲＦリード２７２及び２７４の間のリベット２０１ｉ及び２０１ｏに結合された、設地された隔離構造を提供することによって、改善される場合がある。図４Ｄは、本開示の幾つかの実施例による隔離構造４０５ｄを含む実例パッケージ４７０ｄを示す。図４Ｄに示したように、隔離構造４０５ｄは、フランジ２７６を横切って延在し、且つＲＦ出力リード２７４の間に位置決めされたリベット２０１ｏ及び隣接する増幅器経路Ｐ１及びＰ２のＲＦ入力リード２７２の間に位置決めされたリベット２０１ｉの両方に接続された、導電性構造である場合がある。例えば、隔離構造４０５ｄは、隣接するＲＦリードの間で垂直方向に突出するように曲げられた又はさもなければＬ字形４０５ｄ（又はＵ字形４０５ｄ’）で提供された金属セグメント（例えば、リード、リベット及び／又はフランジと同じ材料から形成されている）を含む場合がある。幾つかの実施例において、隔離構造４０５ｄは、トリミング・プロセスの残留部分２０１ｒなど、リベット２０１ｏ及び２０１ｉの一部である又はリベットと一体的な部分である場合がある又はそれを含む場合がある。幾つかの実施例において、隔離構造４０５ｄは、ＲＦリード２７２及び２７４の間のリベット２０１ｉ及び２０１ｏを接続する１つ又は複数のボンド・ワイヤ４０５ｄ’’によって実装される場合がある。より一般的に、隔離構造４０５ｄは、隣接する増幅器経路Ｐ１、Ｐ２の間の結合又は電磁／ＲＦ干渉を低減するためにＲＦリード２７２及び２７４の間のリベット２０１ｉ及び２０１ｏを電気的及び物理的に接続する１つ又は複数の垂直方向に突出する部分を含む場合がある。
図４Ｅ及び図４Ｆは、パッケージ４７０ｅ、４７０ｆの第１の側におけるＲＦ入力リード２７２の間の第１のリベット２０１ｉと、パッケージ４７０ｅ、４７０ｆの反対又は第２の側におけるＲＦ出力リード２７４の間の第２のリベット２０１ｏとを備える、３つの並列のＲＦ信号経路Ｐ１、Ｐ２及びＰ３を規定する導電性ＲＦ入力（例えば、ゲート）リード２７２及びＲＦ出力（例えば、ドレイン）リード２７４を含む実例パッケージ４７０ｅ及び４７０ｆをそれぞれ示している。例えば、３つのＲＦ増幅器経路Ｐ１、Ｐ２及びＰ３は、主増幅器経路Ｐ１と、第１及び第２のピーク増幅器経路Ｐ２及びＰ３とを備えるドハティ増幅器構成を実装する場合がある。図４Ｆのパッケージ４７０ｆは、さらに、隣接する増幅器経路Ｐ１、Ｐ２及びＰ３のＲＦリード２７２及び２７４の間の第１のリベット２０１ｉ及び第２のリベット２０１ｏのそれぞれの対に結合された多数の隔離構造４０５ｄを含む。パッケージ４７０ｅ及び４７０ｆは、パッケージ４７０ａ～４７０ｄと類似であり、パッケージ４７０ａ～４７０ｆのうちの１つに関して本明細書において説明されたリベット２０１、隔離構造４０５、及び／又はその他の特徴の組合せが、類似の利点を提供するために他の組合せと互換的に適用される場合があることが理解されるであろう。
図５Ａ、図５Ｂ及び図５Ｃは、本開示の幾つかの実施例によるモールド・ロック、リベット及び／又は隔離構造の実例構成を含むＲＦトランジスタ増幅器パッケージの電気的特性を示すグラフである。図５Ａに示したように、（フランジの角ではなく）ＲＦリードの間でフランジに位置決めされた少なくとも１つのリベットを含むパッケージ５７０ａは、（例えば、１つ又は複数の非ＲＦリードの接続及び／又は構成のための）フランジの内部領域内の利用可能な空間を増大しながら、フランジの各角に位置決めされたリベットを含むパッケージ７０ａと比較して、示された周波数範囲にわたって（例えば、最大１０ＧＨｚ以上）類似の又は改善された隔離性能を提供する場合がある。同様に、図５Ｂに示したように、ＲＦリードの間でフランジに位置決めされた少なくとも１つのリベットと、円形のモールド・ロックとを含むパッケージ５７０ｂは、セラミック蓋によって包囲されたオープン・キャビティにおいてトランジスタ・ダイを含むパッケージ７０ｂと比較して、示された周波数範囲にわたって類似の又は改善された隔離性能を提供する場合がある。図５Ｃは、オープン・キャビティ・パッケージ７０ｃと比較して、ＲＦリードの間でフランジに位置決めされた少なくとも１つのリベットと、円形のモールド・ロックとを含むパッケージ５７０ｃの挿入損失特性を示している。
図６Ａ及び図６Ｂは、本開示の幾つかの実施例によるＲＦトランジスタ増幅器パッケージにおいて使用される場合がある非ＲＦリード６７５ａ、６７５ｂの拡大された平面図である。例えば、非ＲＦリード６７５ａ、６７５ｂは、非ＲＦリード２７５に対応する場合がある及び／又は本明細書に記載されたパッケージ１７０、２７０において使用される場合がある。
図６Ａ及び図６Ｂに示したように、幾つかの実施例において、非ＲＦリード６７５ａ、６７５ｂは、本明細書に記載されたＲＦトランジスタ増幅器パッケージの１つ又は複数の構成要素への電気的影響を低減及び／又は最小化するように構成されている場合もある。例えば、非ＲＦリード６７５ａ、６７５ｂは、寄生インダクタンスを低減及び／又は最小化するように成形されている場合がある（例えば、角度、長さ及び／又は厚さに関して）。幾つかの実施例において、非ＲＦリード６７５ａ、６７５ｂは、より大きな表面積及び／又は丸み付けられた又は面取りされた角Ｒを備えて構成されている場合がある。特に、図６Ａ及び図６Ｂに示したように、非ＲＦリード６７５ａ、６７５ｂは、サブマウント２７６の表面に重なる又はサブマウント２７６の表面上に延在する第１の部分６７５ａ１、６７５ｂ１と、サブマウント２７６の表面にオーバーハングする又はサブマウント２７６の表面を超えて延在する（すなわち、サブマウントの表面に重ならない又はサブマウントの表面上に延在しない）第２の部分６７５ａ２、６７５ｂ２とを含む。例えば、図２Ａに示したオーバーモールド・パッケージ２７０において、第１の部分６７５ａ１、６７５ｂ１は、オーバーモールド２７８内に延在する場合があり、オーバーモールド２７８によって封入されている場合があるのに対し、第２の部分６７５ａ２、６７５ｂ２は、外部接続タブを規定するようにオーバーモールド２７８の外側に且つオーバーモールド２７８を超えて延在している場合がある。第２の部分６７５ａ２、６７５ｂ２の表面積は、第１の部分６７５ａ１、６７５ｂ１の表面積よりも大きい又は小さい場合がある。
非ＲＦリード６７５ａ、６７５ｂの表面積及び／又はフランジ２７６とのオーバーラップを増大させることは、（例えば、パッケージの外側の終了構成要素によって見られる等価伝送線路インピーダンスを低減することによって）寄生インダクタンスを低減する場合がある。表面積及び／又はオーバーラップは、リベット２０１がＲＦリード２７２及び／又は２７４の間に位置決めされている実施例において、フランジ２７６の周囲（例えば、角Ｃ）における利用可能な表面積の増大により、増大させられる場合がある。図６Ａ及び図６Ｂに示したように、非ＲＦリード６７５ａ、６７５ｂは、リベットによって妨げられない又はリベットを有さないフランジ２７６の角Ｃから位置決めされる又はさもなければ延在する場合がある。非ＲＦリード６７５ａ、６７５ｂは、ＲＦリード２７２及び／又は２７４に隣接して位置決めされる場合があり、幾つかの実施例において、非ＲＦリード６７５の角Ｒは、例えば、非ＲＦリード６７５とＲＦリード２７２、２７４との間の干渉を低減する又はさもなければ電気的隔離を増大するために、丸み付けられている又は面取りされている場合がある。例えば、図６Ａにおいて、非ＲＦリード６７５ａの第１の部分６７５ａ１は、フランジ２７６の縁部に沿って角Ｃから寸法Ｄ１だけ延在している。第１の部分６７５ａ１の角Ｒは、隣接するＲＦリード２７２、２７４によって伝送されるＲＦ信号との干渉を低減するように面取りされている。図６Ａの実例において、非ＲＦリード６７５ａの第２の部分６７５ａ２の寸法Ｄ２は、第１の部分６７５ａ１の寸法Ｄ１よりも小さい。
図６Ｂにおいて、非ＲＦリード６７５ｂの第１の部分６７５ｂ１は、同様に、角Ｃから寸法Ｄ１だけ、フランジ２７６の縁部に沿って延在しており、角Ｒは、隣接するＲＦリードによって伝送されるＲＦ信号との干渉を低減するために面取りされている。図６Ｂの実例において、第１の部分６７５ｂ１の少なくとも１つの平面図寸法（例えば、Ｄ１）は、第２の部分６７５ｂ２において実質的に維持されている（例えば、Ｄ２）。すなわち、平面図において、非ＲＦリード６７５ｂの第１の部分６７５ｂ１及び第２の部分６７５ｂ２は、少なくとも１つの共通の又は実質的に類似の寸法を有する。第２の部分６７５ｂ２の表面積は、第１の部分６７５ｂ１の表面積よりも大きい場合がある。したがって、図６Ｂの非ＲＦリード６７５ｂの全体的な表面積は、図６Ａの非ＲＦリード６７５ａのものよりも大きく、これは、低減された寄生インダクタンスに寄与する場合がある。幾つかの実施例において、非ＲＦリードの第１及び第２の部分６７５ｂ１及び６７５ｂ２は、集合的に平面図において実質的に正方形を規定している場合がある、及び／又はさもなければ第１の部分６７５ａ１／６７５ｂ１とフランジ２７６との間の寄生インダクタンスを低減する表面積を規定する場合がある。より一般的に、非ＲＦリード６７５ａ、６７５ｂは、ダイ２１０、ＩＰＤ２９０、２９２、及び／又はパッケージ２７０のその他の構成要素の取付けのための表面積を妥協することなく、ＲＦリード２７２、２７４からの十分な隔離を提供しながら、フランジ２７６の周囲における利用可能な表面積に基づいてインダクタンスを低減するように設計又はさもなければ構成されている場合がある。
図７Ａは、本開示の幾つかの実施例によるＲＦトランジスタ増幅器パッケージにおいて使用される場合がある実例リード７７２、７７４を示す簡略化された概略的な側面図である。ＲＦリード７７２及び７７４は、本明細書に記載されたパッケージ１７０、２７０において使用される、入力及び出力ＲＦリード２７２及び２７４、又はさらには非ＲＦリード２７５、６７５に対応する場合がある。
図７Ａ及び図７Ｂに示したように、リード７７２、７７４は、所望の電気的影響又は移行を提供するように構成されている場合がある。例えば、リード７７２、７７４は、所望のインピーダンス（例えば、整合回路のための及び／又はビデオ帯域幅を広げるための）を提供するために及び／又は相互結合（例えば、ボンド・ワイヤの間の）を低減するために、（例えば、１つ又は複数の凹んだ又はクリンプされた部分を使用して）リード７７２、７７４とサブマウント又はフランジ２７６との間の所望の間隔を提供するように段状である又はさもなければ構成されている場合がある。例えば、非ＲＦリードのギャップ（Ｇ１ａによって示されている）を低減することは、寄生インダクタンス又は等価伝送線路インピーダンスを低減する場合があり、これは、パッケージの外部又は外側のベースバンド終了キャパシタがアクティブ・トランジスタ・ダイに電気的により近くなることを可能にすることができ、これは、より広いビデオ帯域幅を可能にする場合がある。幾つかの実施例において、リード７７２、７７４は、その部分が、所望の形状を備えるリード７７２、７７４を提供するために、リード７７２、７７４をリベット２０１又はリード・フレームから分離するために使用される同じトリミング・プロセスにおいて除去する、曲げる及び／又はクリンプすることができるように、構成されている場合がある。
特に、図７Ａに示したように、リード７７２及び／又は７７４（例えば、入力及び／又は出力ＲＦリード）は、フランジ２７６の表面２７６ｓと重なる第１の部分７７２ｉ、７７４ｉと、フランジ２７６の表面２７６ｓを超えて延在する第２の部分７７２ｅ、７７４ｅとを含む場合がある。第１の部分７７２ｉ、７７４ｉ及び第２の部分７７２ｅ、７７４ｅは、フランジ２７６の表面２７６ｓによって規定された又はフランジ２７６の表面２７６ｓを含む平面の上方にある。第１の部分７７２ｉ、７７４ｉは、第１の間隔又はギャップＧ１ａ、Ｇ１ｂによって表面２７６ｓの平面から分離されており、第２の部分７７２ｅ、７７４ｅは、フランジ２７０の表面２７６ｓの上方において、フランジ２７６の表面２７６ｓに対して垂直な方向に沿って、第１の間隔又はギャップＧ１ａ、Ｇ１ｂとは異なる第２の間隔又はギャップＧ２によって表面２７６ｓの平面から分離されている又は離隔させられている。幾つかの実施例において、ギャップＧ１ａ、Ｇ１ｂ及びＧ２の異なる距離は、リード７７２、７７４の第１の部分７７２ｉ、７７４ｉをフランジ２７６に向かって又はフランジ２７６から離れるように曲げる又はクリンプすることによって実装される場合がある。ギャップＧ２に関して、ＲＦリード７７２、７７４の第１の部分７７２ｉ、７７４ｉとフランジ２７６との間の間隔又はギャップ（より小さなギャップＧ１ａによって示されている）を低減することは、キャパシタンスを増大させる場合があるのに対し、ＲＦリード７７２、７７４の第１の部分７７２ｉ、７７４ｉとフランジ２７６との間の間隔又はギャップ（より大きなギャップＧ１ｂによって示されている）を増大させることは、キャパシタンスを低減する場合がある。
図７Ｂは、オーバーモールド・パッケージ１７０’における入力及び出力ＲＦリードとしてのリード７７２、７７４の実装を示している。オーバーモールド・パッケージ１７０’の内部構成要素は、それ以外の点では本明細書に記載されたパッケージ１７０、２７０のうちのいずれかに類似している場合がある。図７Ｂに示したように、リード７７２、７７４の第１の部分７７２ｉ、７７４ｉは、オーバーモールド部材１７８の内部にあり且つオーバーモールド部材１７８によって封入されているのに対し、第２の部分７７２ｅ、７７４ｅは、外部接続タブ（例えば、タブ２７２ｔ、２７４ｔ）を規定するようにオーバーモールド１７８の外側に、オーバーモールド１７８を超えて延在している。したがって、ＲＦリード７７２、７７４の内側部分７７２ｉ、７７４ｉはそれぞれ、フランジ１７６からそれぞれの間隔又はギャップ（例えば、図７ＡのＧ１ａ、Ｇ１ｂ）を備えて構成されている場合があるのに対し（例えば、入力／出力整合回路のための所望のインピーダンスを提供するため、ボンド・ワイヤの間の相互結合を低減するため、及び／又はビデオ帯域幅を広げるため）、外側部分７７２ｅ、７７４ｅのセグメントは、例えば、顧客要求を満たすために、フランジ２７６の表面の平面の上方の所望のギャップ（例えば、図７ＡのＧ２）、及び／又はパッケージ１７０’の下面の上方の高さＨ（例えば、約１．５７４８ｍｍ（約６２ミル）などの、外部パッケージ接続のための標準着座平面高さ）に維持されている場合がある。それぞれの間隔又はギャップＧ１ａ、Ｇ１ｂは、フランジ１７６の厚さＴから独立して構成されている場合があり、これにより、標準的な厚さＴ（約１．２７ｍｍ（約５０ミル））を有するフランジ１７６がパッケージ１７０’において使用される場合がある。
図７Ｃは、オープン・キャビティ・パッケージ１７０’’における入力及び出力ＲＦリードとしてのリード７７２、７７４の実装を示す。オープン・キャビティ・パッケージ１７０’’の内部構成要素は、それ以外の点では、本明細書に記載のパッケージ１７０、２７０のうちのいずれかに類似である場合がある。オープン・キャビティ・パッケージ１７０’’は、サブマウント又はフランジ１７６上に蓋部材７７９（例えば、セラミック蓋）を含む。蓋７７９は、例えば、図１Ａに示された、ＲＦトランジスタ増幅器ダイ１１０及び／又はその他の集積回路及び関連する電気接続を含むオープンエア・キャビティを封止する。図７Ｃの実例において、リード７７２及び７７４は、フランジ１７６の表面の平面の上方の所望のギャップ（例えば、図７ＡのＧ２）、及び／又はパッケージ１７０’’の下面の上方の高さＨを維持しながら、フランジ１７６と、フランジ１７６に重なるＲＦリード７７２、７７４の内側部分７７２ｉ、７７４ｉとの間の所望の間隔又はギャップ（例えば、図７ＡのＧ１ａ、Ｇ１ｂ）を備える、それぞれ、整合回路１９０及び１９２を介してダイ１１０へのＲＦ信号接続を提供する入力及び出力ＲＦリードである。図７Ａ～図７Ｃにおいて、ＲＦリード７７２の内側部分７７２ｉ及び／又は７７４ｉの間のそれぞれのギャップＧ１ａ、Ｇ１ｂは、それぞれのＲＦ増幅器経路において入力及び／又は出力整合回路の少なくとも一部のそれぞれのインピーダンスを規定するように選択又はさもなければ構成されている場合がある。
本開示の実施例は、２つ以上のＲＦリードの間の隔離が望まれる場合があるあらゆる二重材料ＲＦ電力パッケージにおいて使用される場合がある。例えば、本開示の実施例は、リード材料（例えば、リード・フレーム及び／又は接地リード）がベース（ヒート・シンク、フランジ又はダイ・パドルなど）にリベット留めされ、オーバーモールド部材（プラスチック・オーバーモールドなど）によって保護されているＲＦトランジスタ増幅器パッケージにおいて実装される場合がある。
再び図１Ｃを参照すると、ＩＩＩ族窒化物半導体ＨＥＭＴのための半導体構造などの、本明細書に記載されたＲＦトランジスタ増幅器パッケージにおいて使用される場合がある半導体構造１３０は、炭化ケイ素ＳｉＣ基板又はサファイア基板などの基板３２２上に形成される場合がある。基板３２２は、例えば、炭化ケイ素の４Ｈポリタイプである場合がある半絶縁炭化ケイ素（ＳｉＣ）基板である場合がある。その他の炭化ケイ素候補ポリタイプは、３Ｃ、６Ｈ及び１５Ｒポリタイプを含む場合がある。基板は、Ｃｒｅｅ Ｉｎｃ．から入手可能な高純度半絶縁性（ＨＰＳＩ）基板である場合がある。「半絶縁」という用語は、本明細書において絶対的な意味ではなく説明的に使用されている。
本明細書において使用される場合、「ＩＩＩ族窒化物」という用語は、窒素（Ｎ）と、周期表のＩＩＩ族の元素、通常は、アルミニウム（Ａｌ）、ガリウム（Ｇａ）及び／又はインジウム（Ｉｎ）との間に形成される半導体化合物を指す。この用語は、また、例えば、ＡｌＧａＮ及びＡｌＩｎＧａＮなどの三元及び四元（又はより高い）化合物を指す。当業者によって十分に理解されるように、ＩＩＩ族元素は、二元（例えば、ＧａＮ）、三元（例えば、ＡｌＧａＮ、ＡｌＩｎＮ）及び四元（例えば、ＡｌＩｎＧａＮ）化合部を形成するように窒素と組み合わさることができる。これらの化合物は全て、１モルの窒素が合計で１モルのＩＩＩ族元素と組み合わされる実験式を有する。炭化ケイ素は基板材料として使用される場合があるが、本願の実施例は、サファイア（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化ガリウム（ＧａＮ）、シリコン（Ｓｉ）、ＧａＡｓ、ＬＧＯ、酸化亜鉛（ＡｎＯ）、ＬＡＯ、リン化インジウム（ＩｎＰ）などの、あらゆる適切な基板を利用する場合がある。
本発明の幾つかの実施例において、基板３２２のＳｉＣバルク結晶は、室温において約１×１０５ｏｈｍ－ｃｍ以上の抵抗率を有する場合がある。本発明の幾つかの実施例において使用される場合がある例示的なＳｉＣ基板は、例えば、本発明の譲受人であるノースカロライナ州ダーラムのＣｒｅｅ，Ｉｎｃ．によって製造されている。このような基板を製造するための方法は、例えば、米国特許第Ｒｅ．３４，８６１号、米国特許第４，９４６，５４７号、米国特許第５，２００，０２２号及び米国特許第６，２１８，６８０号に記載されており、それらの開示は、参照により全体が本明細書に組み込まれる。ＳｉＣを基板材料として使用することができるが、本願の実施例はあらゆる適切な基板を利用する場合がある。基板３２２はＳｉＣウェハであることができ、ＨＥＭＴデバイスは、少なくとも部分的にウェハレベル・プロセシングを介して形成することができ、次いで、ウェハは、複数の個々のＨＥＭＴを提供するために裁断することができる。
チャネル層３２４は基板３２２の上面（又はさらに本明細書に記載されている選択的な層）に形成されており、バリア層３２６はチャネル層３２４の上面に形成されている。チャネル層３２４及びバリア層３２６はそれぞれ、幾つかの実施例においてエピタキシャル成長によって形成される場合がある。ＩＩＩ族窒化物のエピタキシャル成長のための技術は、例えば、米国特許第５，２１０，０５１号、米国特許第５，３９３，９９３号及び米国特許第５，５２３，５８９号に記載されており、その開示も、参照により全体が本明細書に組み込まれる。チャネル層３２４は、バリア層３２６のバンドギャップよりも小さいバンドギャップを有する場合があり、チャネル層３２４は、バリア層３２６よりも大きな電子親和力をも有する場合がある。チャネル層３２４及びバリア層３２６は、ＩＩＩ族窒化物ベース材料を含む場合がある。
幾つかの実施例において、チャネル及びバリア層３２４、３２６の境界面においてチャネル層３２４の伝導帯エッジのエネルギがバリア層３２６の伝導帯エッジのエネルギよりも小さいとすると、チャネル層３２４は、ＡｌｘＧａ１－ｘＮなどのＩＩＩ族窒化物である場合があり、ここで、０≦ｘ＜１である。本発明のある実施例において、ｘ＝０であり、チャネル層３２４がＧａＮであることを示している。チャネル層３２４は、ＩｎＧａＮ、ＡｌＩｎＧａＮなどのその他のＩＩＩ族窒化物である場合もある。チャネル層３２４は非ドープ（「意図せずドープされている」）である場合があり、約０．００２μｍよりも大きな厚さに成長させられる場合がある。チャネル層３２４は、超格子又はＧａＮ、ＡｌＧａＮなどの組合せなどの、多層構造である場合もある。チャネル層３２４は、幾つかの実施例において圧縮ひずみ下にある場合がある。
従来のＨＥＭＴデバイスに関して上記で説明したように、チャネル層３２４とバリア層３２６との間の接合部においてチャネル層３２４に２ＤＥＧ層が誘発される。２ＤＥＧ層は、それぞれソース接点１５６及びドレイン接点１５４の下にあるデバイスのソース及びドレイン領域の間の伝導を許容する、非常に導電性の層として機能する。チャネル層３２４及びバリア層３２６は、半導体構造１３０を形成する。
例示のためにチャネル層３２４及びバリア層３２６を備える半導体構造１３０が示されているが、半導体構造１３０は、チャネル層３２４と基板３２２との間のバッファ及び／又は核生成層、及び／又はバリア層３２６上のキャップ層などの、追加的な層／構造／要素を含む場合がある。基板、チャネル層、バリア層及びその他の層を含むＨＥＭＴ構造は、例えば、米国特許第５，１９２，９８７号、米国特許第５，２９６，３９５号、米国特許第６，３１６，７９３号、米国特許第６，５４８，３３３号、米国特許第７，５４４，９６３号、米国特許第７，５４８，１１２号、米国特許第７，５９２，２１１号、米国特許第７，６１５，７７４号、及び米国特許第７，７０９，２６９号に記載されており、その開示は、参照により全体が本明細書に組み込まれる。例えば、炭化ケイ素基板３２２とＨＥＭＴデバイスの残りとの間に適切な結晶構造遷移を提供するために、ＡｌＮバッファ層が基板３２２の上面に形成される場合がある。さらに、ひずみバランシング遷移層が、さらに及び／又は代替的に、例えば同一出願人による米国特許第７，０３０，４２８号に記載されたように提供される場合があり、その開示は、本明細書に完全に示されているかのように参照により本明細書に組み込まれる。選択的なバッファ／核生成／遷移層は、ＭＯＣＶＤ、ＭＢＥ及び／又はＨＶＰＥによって堆積させられる場合がある。
ソース接点１５６及びドレイン接点１５４は、バリア層３２６の上面に形成される場合があり、互いから横方向に離隔させられる場合がある。ゲート接点１５２は、ソース接点１５６とドレイン接点１５４との間でバリア層３２６の上面に形成される場合がある。ゲート接点１５２の材料は、バリア層３２６の組成に基づいて選択される場合があり、幾つかの実施例において、ショットキー接点である場合がある。
ソース接点１５６は、例えば、接地電圧などの基準信号に結合される場合がある。基準信号への結合は、基板３２２の下面から基板３２２を通ってバリア層３２６の上面まで延在するビア１６６によって提供される場合がある。ビア１６６は、ソース接点１５６の抵抗部分の底面を露出させる場合がある。バックメタル層１２６は、基板３２２の下面及びビア１６６の側壁に形成される場合がある。バックメタル層１２６は、ソース接点１５６の抵抗部分に直接接触する場合がある。したがって、バックメタル層１２６及びそれに結合された信号は、ソース接点１５６に電気的に接続される場合がある。
さらに図１Ｃを参照すると、ＨＥＭＴデバイスは、第１の絶縁層３５０及び第２の絶縁層３５５を含む場合がある。第１の絶縁層３５０は、半導体構造１３０の上面に直接接触している（例えば、バリア層３２６の上面と接触している）場合がある。第２の絶縁層３５５は、第１の絶縁層３５０上に形成されている場合がある。幾つかの実施例において３つ以上の絶縁層が含まれる場合があることも認められるであろう。第１の絶縁層３５０及び第２の絶縁層３５５は、ＨＥＭＴデバイスのためのパッシベーション層として機能する場合がある。
ソース接点１５６、ドレイン接点１５４及びゲート接点１５２が、第１の絶縁層３５０に形成されている場合がある。幾つかの実施例において、ゲート接点１５２の少なくとも一部が、第１の絶縁層上にある場合がある。幾つかの実施例において、ゲート接点１５２は、Ｔ字形ゲート及び／又はガンマ・ゲートとして形成されている場合があり、その形成は、例えば、米国特許第８，０４９，２５２号、米国特許第７，０４５，４０４号及び米国特許第８，１２０，０６４号に記載されており、その開示は、参照により全体が本明細書に組み込まれる。第２の絶縁層３５５は、第１の絶縁層３５０上及びドレイン接点１５４、ゲート接点１５２及びソース接点１５６の部分上に形成されている場合がある。
幾つかの実施例において、フィールド・プレート３６０が第２の絶縁層３５５上に形成されている場合がある。フィールド・プレート３６０の少なくとも一部は、ゲート接点１５２上にある場合がある。フィールド・プレート３６０の少なくとも一部は、ゲート接点１５２とドレイン接点１５４との間にある第２の絶縁層３５５の部分上にある場合がある。フィールド・プレート及びフィールド・プレートを形成するための技術は、例えば、米国特許第８，１２０，０６４号に記載されており、その開示は参照により全体が本明細書に組み込まれる。
金属接点３６５が第２の絶縁層３５５に配置されている場合がある。金属接点３６５は、ドレイン接点１５４、ゲート接点１５２及びソース接点１５６と、ＨＥＭＴデバイスの他の部分との間の相互接続を提供する場合がある。金属接点３６５のそれぞれは、ドレイン接点１５４及び／又はソース接点１５６のそれぞれと直接に接触している場合がある。金属接点３６５は、例えば、銅、コバルト、金及び／又は複合金属を含む、金属又はその他の非常に導電性の材料を含む場合がある。
実例実施例が示されている添付の図面を参照して、本明細書には様々な実施例が説明されている。しかしながら、これらの実施例は異なる形式で具体化される場合があり、本明細書に示された実施例に限定されると解釈されるべきではない。むしろ、これらの実施例は、この開示が徹底的且つ完全であり、発明の概念を当業者に完全に伝達するように提供されている。本明細書に説明された実例実施例及び一般的原理及び特徴に対する様々な修正が、容易に明らかになるであろう。図面において、層及び領域のサイズ及び相対的サイズは縮尺通りに示されておらず、幾つかの例において、明確にするために誇張されている場合がある。
「第１」、「第２」などの用語は様々な要素を説明するために本明細書において使用される場合があるが、これらの要素はこれらの用語によって限定されるべきではないことが理解されるであろう。これらの用語は、１つの要素を別の要素から区別するためにのみ使用されている。例えば、本発明の範囲から逸脱することなく、第１の要素を第２の要素と言うことができ、同様に、第２の要素を第１の要素と言うことができる。本明細書において使用される場合、「及び／又は」という用語は、関連する列挙されたアイテムのうちの１つ又は複数のあらゆる及び全ての組合せを含む。
本明細書において使用された用語は、特定の実施例を説明するためのものでしかなく、発明の限定を意図したものではない。本明細書において使用される場合、「ａ」、「ａｎ」及び「ｔｈｅ」という単数形は、文脈が明確にそうでないことを定めていない限り、複数形を含むことが意図されている。さらに、本明細書において使用されるときの「ｃｏｍｐｒｉｓｅｓ」、「ｃｏｍｐｒｉｓｉｎｇ」、「ｉｎｃｌｕｄｅｓ」及び／又は「ｉｎｃｌｕｄｉｎｇ」という用語は、述べられた特徴、整数、ステップ、動作、要素及び／又は構成要素の存在を明示しており、１つ又は複数のその他の特徴、整数、ステップ、動作、要素、構成要素、及び／又はそれらのグループの存在又は追加を排除しないことがさらに理解されるであろう。
別段の定めがない限り、本明細書において使用される全ての用語（技術用語及び科学用語を含む）は、本発明が属する分野における当業者によって一般的に理解されるのと同じ意味を有する。さらに、本明細書において使用される用語は、本明細書及び関連技術の文脈におけるそれらの意味と一致する意味を有するものと解釈されるべきであり、本明細書において明らかにそのように定められていない限り、理想化された又は過剰に形式的な意味で解釈されないことが理解されるであろう。
層、領域又は基板などの要素が別の要素「の上に」ある、「に取り付けられている」、又は「の上に」延在すると言った場合、これらはその他の要素の上に直接あることができるか又は介在する要素が存在する場合もあることが理解されるであろう。対照的に、要素が別の要素「の上に直接」ある又は「に直接取り付けられている」又は「の上に直接」延在すると言った場合、介在する要素は存在しない。要素が別の要素に「接続」又は「結合」されていると言った場合、要素はその他の要素に直接接続又は結合されることができるか又は介在する要素が存在する場合があることも理解されるであろう。対照的に、要素が別の要素に「直接接続されている」又は「直接結合されている」と言った場合、介在する要素は存在しない。
「下方」又は「上方」又は「上側」又は「下側」又は「水平方向」又は「横方向」又は「垂直方向」などの相対的な用語は、図面に示された別の要素、層又は領域に対する１つの要素、層又は領域の関係を説明するために本明細書において使用されている場合がある。これらの用語は、図面に示された向きに加えてデバイスの異なる向きを包含することが意図されていることが理解されるであろう。
発明の実施例は、本発明の理想化された実施例（及び中間構造）の概略的な図である断面図に関して本明細書において説明されている。図面における層及び領域の厚さは、明確にするために誇張されている場合がある。加えて、例えば、製造技術及び／又は公差の結果としての図の形状からの変動が予想される。したがって、発明の実施例は、本明細書に示された領域の特定の形状に限定されると解釈されるべきではなく、例えば、製造から生じる形状の逸れを含む。点線によって示された要素は、示された実施例において選択的である場合がある。
同じ番号は、全体を通じて同じ要素を指す。したがって、同じ又は類似の番号は、対応する図面に言及又は説明されていないとしても、他の図面に関連して説明される場合がある。また、参照番号によって示されていない要素が、他の図面に関連して説明される場合がある。
図面及び明細書において、発明の典型的な実施例が開示されており、特定の用語が使用されているが、それらは、限定のためではなく、一般的及び説明的な意味でのみ使用されており、発明の範囲は、以下の請求項に示されている。

Claims (43)

  1. 無線周波数（ＲＦ）トランジスタ増幅器パッケージであって、
    サブマウントと、
    前記サブマウントの第１の側から延在し且つ前記サブマウントの表面上の１つ又は複数のトランジスタ・ダイへのＲＦ信号接続を提供するように構成された第１及び第２のリードと、
    前記第１の側において前記第１及び第２のリードの間で前記サブマウントの前記表面に取り付けられた少なくとも１つのリベットと、を含む、無線周波数（ＲＦ）トランジスタ増幅器パッケージ。
  2. 前記サブマウントの前記表面上の前記少なくとも１つのリベットから延在し且つ前記第１及び第２のリードの間の電磁結合を低減するように構成されている隔離構造をさらに含む、請求項１に記載のＲＦトランジスタ増幅器パッケージ。
  3. 前記隔離構造が、前記サブマウントの前記表面上の前記少なくとも１つのリベットから垂直方向に突出する導電性素子を含む、請求項２に記載のＲＦトランジスタ増幅器パッケージ。
  4. 前記サブマウントの前記表面上の第１の入力リード及び第１の出力リードを含む第１のＲＦ増幅器経路と、
    それぞれ前記第１の入力リード及び前記第１の出力リードに隣接する、前記サブマウントの前記表面上の第２の入力リード及び第２の出力リードを含む第２のＲＦ増幅器経路と、をさらに含み、
    前記第１及び第２のリードが、それぞれ前記第１及び第２の入力リード又は前記第１及び第２の出力リードを含む、請求項１に記載のＲＦトランジスタ増幅器パッケージ。
  5. 前記第１及び第２の入力リードを分離させる間隔が、前記第１及び第２の出力リードを分離させる間隔とは異なる、請求項４に記載のＲＦトランジスタ増幅器パッケージ。
  6. 前記第１及び第２のリードは、前記サブマウントの前記第１の側における前記第１及び第２の入力リードを含み、前記少なくとも１つのリベットが、少なくとも１つの第１のリベットを含み、
    前記第１の側とは反対の前記サブマウントの第２の側において前記第１及び第２の出力リードの間で前記サブマウントの前記表面に取り付けられた少なくとも１つの第２のリベットをさらに含む、請求項４に記載のＲＦトランジスタ増幅器パッケージ。
  7. 前記サブマウントの前記表面において前記少なくとも１つの第１のリベットと前記少なくとも１つの第２のリベットとの間に延在し且つ前記第１及び第２のＲＦ増幅器経路の間の電磁結合を低減するように構成された隔離構造をさらに含む、請求項６に記載のＲＦトランジスタ増幅器パッケージ。
  8. 前記隔離構造が、前記第１及び第２のＲＦ増幅器経路の間で前記サブマウントの前記表面から垂直方向に突出し且つ前記少なくとも１つの第１のリベットを前記少なくとも１つの第２のリベットに接続する導電性素子を含む、請求項７に記載のＲＦトランジスタ増幅器パッケージ。
  9. 前記導電性素子が、少なくとも１つの金属セグメント及び／又は少なくとも１つのボンド・ワイヤを含む、請求項８に記載のＲＦトランジスタ増幅器パッケージ。
  10. 前記サブマウントの前記第１の側の１つ又は複数の角が、リベットを有さない、請求項１から９までのいずれか一項に記載のＲＦトランジスタ増幅器パッケージ。
  11. 前記第１のリード及び／又は前記第２のリードが、前記サブマウントの前記第１の側の前記１つ又は複数の角まで延在している、請求項１０に記載のＲＦトランジスタ増幅器パッケージ。
  12. 前記サブマウントの前記第１の側の前記１つ又は複数の角から延在する１つ又は複数の非ＲＦリードをさらに含む、請求項１０に記載のＲＦトランジスタ増幅器パッケージ。
  13. 前記１つ又は複数の非ＲＦリードが、それぞれ、前記サブマウントの前記表面上に延在する第１の部分と、前記サブマントの前記表面を超えて延在する第２の部分とを含み、平面図において、前記第１の部分及び前記第２の部分が、実質的に類似の少なくとも１つの寸法を含む、請求項１２に記載のＲＦトランジスタ増幅器パッケージ。
  14. 前記第１及び第２のリードが、それぞれ、前記サブマウントの前記表面上に延在する内側部分と、前記サブマウントの前記表面を超えて前記内側部分から延在する外側部分とを含み、
    前記第１及び第２のリードのうちの少なくとも一方について、前記内側部分及び前記外側部分が、異なる間隔によって前記サブマウントの前記表面の平面から分離されている、請求項１から１３までのいずれか一項に記載のＲＦトランジスタ増幅器パッケージ。
  15. 前記第１及び第２のリードが、前記第１及び第２のリードの内側部分を前記サブマウントの前記表面に固定するためにオーバーモールド部材の部分を受け入れるように構成されたそれぞれのモールド・ロック特徴を含み、
    前記モールド・ロック特徴が、前記サブマウントの前記表面を超えて延在する前記第１及び第２のリードの外側部分の幅内に制限された楕円形を含む、請求項１から１４までのいずれか一項に記載のＲＦトランジスタ増幅器パッケージ。
  16. 前記１つ又は複数のトランジスタ・ダイが、窒化ガリウムベース高電子移動度トランジスタ（ＨＥＭＴ）を含む、請求項１から１５までのいずれか一項に記載のＲＦトランジスタ増幅器パッケージ。
  17. 前記１つ又は複数のトランジスタ・ダイが、シリコンベース横方向拡散金属酸化物半導体（ＬＤＭＯＳ）トランジスタを含む、請求項１から１５までのいずれか一項に記載のＲＦトランジスタ増幅器パッケージ。
  18. 前記１つ又は複数のトランジスタ・ダイが、２．５～２．７ＧＨｚ、３．４～４．２ＧＨｚ又は５．１～５．８ＧＨｚの周波数帯のうちの１つ又は複数の少なくとも一部において動作するように構成されている、請求項１から１７までのいずれか一項に記載のＲＦトランジスタ増幅器パッケージ。
  19. 前記１つ又は複数のトランジスタ・ダイが、１０ＧＨｚよりも高い周波数において動作するように構成されている、請求項１から１７までのいずれか一項に記載のＲＦトランジスタ増幅器パッケージ。
  20. 無線周波数（ＲＦ）トランジスタ増幅器パッケージであって、
    サブマウントと、
    前記サブマウントの第１の側から延在し且つ前記サブマウントの表面上の１つ又は複数のトランジスタ・ダイへのＲＦ信号接続を提供するように構成された第１及び第２のリードと、を含み、
    前記サブマウントの前記第１の側の１つ又は複数の角が、リベットを有さない、無線周波数（ＲＦ）トランジスタ増幅器パッケージ。
  21. 前記サブマウントの前記第１の側の前記１つ又は複数の角から延在する１つ又は複数の非ＲＦリードをさらに含む、請求項２０に記載のＲＦトランジスタ増幅器パッケージ。
  22. 前記１つ又は複数の非ＲＦリードが、それぞれ、前記サブマウントの前記表面上に延在する第１の部分と、前記サブマウントの前記表面を超えて延在する第２の部分とを含み、平面図において、前記第１の部分及び前記第２の部分が、実質的に類似の少なくとも１つの寸法を含む、請求項２１に記載のＲＦトランジスタ増幅器パッケージ。
  23. 前記１つ又は複数の非ＲＦリードの前記第１の部分及び前記第２の部分が、それぞれ、前記サブマウントの前記表面の平面から異なる第１及び第２の間隔によってその上方へ分離されている、請求項２２に記載のＲＦトランジスタ増幅器パッケージ。
  24. 前記第１のリード及び／又は前記第２のリードが、前記サブマウントの前記第１の側の前記１つ又は複数の角まで延在している、請求項２０に記載のＲＦトランジスタ増幅器パッケージ。
  25. 前記第１及び第２のリードの間で前記サブマウントの前記表面に取り付けられた少なくとも１つのリベットをさらに含む、請求項２０から２４までのいずれか一項に記載のＲＦトランジスタ増幅器パッケージ。
  26. 前記サブマウントの前記表面上の前記少なくとも１つのリベットから垂直方向に突出し且つ前記第１及び第２のリードの間の電磁結合を低減するように構成された導電性素子を含む隔離構造をさらに含む、請求項２５に記載のＲＦトランジスタ増幅器パッケージ。
  27. 前記サブマウントの前記表面上の第１の入力リード及び第１の出力リードを含む第１のＲＦ増幅器経路と、
    それぞれ前記第１の入力リード及び前記第１の出力リードに隣接した、前記サブマントの前記表面上の第２の入力リード及び第２の出力リードを含む第２のＲＦ増幅器経路と、をさらに含み、
    前記第１及び第２のリードが、それぞれ前記第１及び第２の入力リード又は前記第１及び第２の出力リードを含む、請求項２０から２６までのいずれか一項に記載のＲＦトランジスタ増幅器パッケージ。
  28. 前記１つ又は複数のトランジスタ・ダイが、窒化ガリウムベース高電子移動度トランジスタ（ＨＥＭＴ）を含む、請求項２０から２７までのいずれか一項に記載のＲＦトランジスタ増幅器パッケージ。
  29. 前記１つ又は複数のトランジスタ・ダイが、シリコンベース横方向拡散金属酸化物半導体（ＬＤＭＯＳ）トランジスタを含む、請求項２０から２７までのいずれか一項に記載のＲＦトランジスタ増幅器パッケージ。
  30. 前記１つ又は複数のトランジスタ・ダイが、２．５～２．７ＧＨｚ、３．４～４．２ＧＨｚ又は５．１～５．８ＧＨｚ周波数帯のうちの１つ又は複数の少なくとも一部において動作するように構成されている、請求項２０から２９までのいずれか一項に記載のＲＦトランジスタ増幅器パッケージ。
  31. 前記１つ又は複数のトランジスタ・ダイが、１０ＧＨｚよりも高い周波数で動作するように構成されている、請求項２０から２９までのいずれか一項に記載のＲＦトランジスタ増幅器パッケージ。
  32. トランジスタ増幅器パッケージであって、
    サブマウントと、
    前記サブマウントの第１の側から延在し且つ前記サブマウントの表面上の少なくとも１つのトランジスタ・ダイへのそれぞれの信号接続を提供するように構成された少なくとも１つのリードと、を含み、
    前記少なくとも１つのリードが、前記サブマウントの前記表面上に延在する第１の部分と、前記サブマウントの前記表面を超えて前記第１の部分から延在する第２の部分とを含み、前記第１及び第２の部分が、それぞれ、前記サブマントの前記表面の平面から異なる第１及び第２の間隔によってその上方へ分離されている、トランジスタ増幅器パッケージ。
  33. 前記少なくとも１つのリードが、前記少なくとも１つのトランジスタ・ダイへの無線周波数（ＲＦ）信号接続を提供するように構成されている、請求項３２に記載のトランジスタ増幅器パッケージ。
  34. 前記少なくとも１つのリードの前記第１の部分の前記第１の間隔が、前記少なくとも１つのトランジスタ・ダイのための入力又は出力整合回路の少なくとも一部のインピーダンスを規定しており、前記少なくとも１つのリードの前記第２の部分の前記第２の間隔が、少なくとも１つの外部接続に対応する高さを規定している、請求項３３に記載のトランジスタ増幅器パッケージ。
  35. 前記少なくとも１つのリードが、前記少なくとも１つのトランジスタ・ダイへの無線周波数（ＲＦ）信号接続を提供するように構成された第１及び第２のリードを含み、
    前記第１及び第２のリードの間で前記サブマウントの前記表面に取り付けられた少なくとも１つのリベットをさらに含む、請求項３２に記載のトランジスタ増幅器パッケージ。
  36. 前記サブマウントの前記表面上の前記少なくとも１つのリベットから垂直方向に突出し且つ前記第１及び第２のリードの間の電磁結合を低減するように構成された導電性素子を含む隔離構造をさらに含む、請求項３５に記載のトランジスタ増幅器パッケージ。
  37. 前記サブマウントの前記表面上に第１の入力リード及び第１の出力リードを含む第１のＲＦ増幅器経路と、
    それぞれ前記第１の入力リード及び前記第１の出力リードに隣接する、前記サブマウントの前記表面上の第２の入力リード及び第２の出力リードを含む第２のＲＦ増幅器経路と、をさらに含み、
    前記少なくとも１つのリードが、それぞれ前記第１及び第２の入力リード又は前記第１及び第２の出力リードを含み、
    前記異なる第１及び第２の間隔が、前記第１及び／又は第２のＲＦ増幅器経路における入力又は出力整合回路の少なくとも一部を含むそれぞれのインピーダンスを規定する、請求項３３に記載のトランジスタ増幅器パッケージ。
  38. 前記サブマウントの前記表面上にオーバーモールド部材をさらに含み、
    前記少なくとも１つのリードの前記第１及び第２の部分が、それぞれ前記オーバーモールド部材内及び前記オーバーモールドの外側に延在している、請求項３２から３７までのいずれか一項に記載のトランジスタ増幅器パッケージ。
  39. 前記サブマウントの前記表面上にセラミック蓋をさらに含み、
    前記少なくとも１つのリードの前記第１及び第２の部分が、それぞれ前記セラミック蓋内及び前記セラミック蓋の外側に延在している、請求項３２から３７までのいずれか一項に記載のトランジスタ増幅器パッケージ。
  40. 前記少なくとも１つのトランジスタ・ダイが、窒化ガリウムベース高電子移動度トランジスタ（ＨＥＭＴ）を含む、請求項３２から３９までのいずれか一項に記載のトランジスタ増幅器パッケージ。
  41. 前記少なくとも１つのトランジスタ・ダイが、シリコンベース横方向拡散金属酸化物半導体（ＬＤＭＯＳ）トランジスタを含む、請求項３２から３９までのいずれか一項に記載のトランジスタ増幅器パッケージ。
  42. 前記少なくとも１つのトランジスタ・ダイが、２．５～２．７ＧＨｚ、３．４～４．２ＧＨｚ又は５．１～５．８ＧＨｚ周波数帯のうちの１つ又は複数の少なくとも一部において動作するように構成されている、請求項３２から４１までのいずれか一項に記載のトランジスタ増幅器パッケージ。
  43. 前記少なくとも１つのトランジスタ・ダイが、１０ＧＨｚよりも高い周波数において動作するように構成されている、請求項３２から４１までのいずれか一項に記載のトランジスタ増幅器パッケージ。
JP2022580059A 2020-06-26 2021-06-18 無線周波数トランジスタ増幅器パッケージ Pending JP2023532868A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/913,783 US11581859B2 (en) 2020-06-26 2020-06-26 Radio frequency (RF) transistor amplifier packages with improved isolation and lead configurations
US16/913,783 2020-06-26
PCT/US2021/037978 WO2021262538A1 (en) 2020-06-26 2021-06-18 Radio frequency transistor amplifier package

Publications (1)

Publication Number Publication Date
JP2023532868A true JP2023532868A (ja) 2023-08-01

Family

ID=76959066

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022580059A Pending JP2023532868A (ja) 2020-06-26 2021-06-18 無線周波数トランジスタ増幅器パッケージ

Country Status (6)

Country Link
US (1) US11581859B2 (ja)
EP (1) EP4173037A1 (ja)
JP (1) JP2023532868A (ja)
KR (1) KR20230029889A (ja)
CN (1) CN116235299A (ja)
WO (1) WO2021262538A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230402360A1 (en) * 2022-06-10 2023-12-14 Wolfspeed, Inc. Power package having connected components and processes implementing the same

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2817818A (en) * 1954-03-18 1957-12-24 Collins Radio Co Capacity vane modulator
US3430054A (en) * 1965-01-15 1969-02-25 Siemens Ag Apparatus for modulating direct voltages and currents
US3475759A (en) * 1967-10-10 1969-10-28 Winegard Co Television antenna with built-in cartridge preamplifier
US3625636A (en) * 1969-07-09 1971-12-07 Robert E Nelson Liquid level regulating system
US3952837A (en) * 1974-11-01 1976-04-27 Armor Elevator Company Signaling system for an elevator
US4866005A (en) 1987-10-26 1989-09-12 North Carolina State University Sublimation of silicon carbide to produce large, device quality single crystals of silicon carbide
US4946547A (en) 1989-10-13 1990-08-07 Cree Research, Inc. Method of preparing silicon carbide surfaces for crystal growth
US5210051A (en) 1990-03-27 1993-05-11 Cree Research, Inc. High efficiency light emitting diodes from bipolar gallium nitride
US5200022A (en) 1990-10-03 1993-04-06 Cree Research, Inc. Method of improving mechanically prepared substrate surfaces of alpha silicon carbide for deposition of beta silicon carbide thereon and resulting product
US5192987A (en) 1991-05-17 1993-03-09 Apa Optics, Inc. High electron mobility transistor with GaN/Alx Ga1-x N heterojunctions
KR100306988B1 (ko) 1992-10-26 2001-12-15 윌리엄 비. 켐플러 장치패키지
US5393993A (en) 1993-12-13 1995-02-28 Cree Research, Inc. Buffer structure between silicon carbide and gallium nitride and resulting semiconductor devices
US5523589A (en) 1994-09-20 1996-06-04 Cree Research, Inc. Vertical geometry light emitting diode with group III nitride active layer and extended lifetime
US6316793B1 (en) 1998-06-12 2001-11-13 Cree, Inc. Nitride based transistors on semi-insulating silicon carbide substrates
US6218680B1 (en) 1999-05-18 2001-04-17 Cree, Inc. Semi-insulating silicon carbide without vanadium domination
US6548333B2 (en) 2000-12-01 2003-04-15 Cree, Inc. Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment
US7030428B2 (en) 2001-12-03 2006-04-18 Cree, Inc. Strain balanced nitride heterojunction transistors
US7501669B2 (en) 2003-09-09 2009-03-10 Cree, Inc. Wide bandgap transistor devices with field plates
US7045404B2 (en) 2004-01-16 2006-05-16 Cree, Inc. Nitride-based transistors with a protective layer and a low-damage recess and methods of fabrication thereof
US7615774B2 (en) 2005-04-29 2009-11-10 Cree.Inc. Aluminum free group III-nitride based high electron mobility transistors
US7544963B2 (en) 2005-04-29 2009-06-09 Cree, Inc. Binary group III-nitride based high electron mobility transistors
US7548112B2 (en) 2005-07-21 2009-06-16 Cree, Inc. Switch mode power amplifier using MIS-HEMT with field plate extension
US7709269B2 (en) 2006-01-17 2010-05-04 Cree, Inc. Methods of fabricating transistors including dielectrically-supported gate electrodes
US7592211B2 (en) 2006-01-17 2009-09-22 Cree, Inc. Methods of fabricating transistors including supported gate electrodes
US7557431B2 (en) * 2007-01-18 2009-07-07 Miteq, Inc. Microwave surface mount hermetically sealed package and method of forming the same
EP2747134B1 (en) 2012-12-18 2021-09-01 Ampleon Netherlands B.V. Amplifier device
US9450547B2 (en) 2013-12-12 2016-09-20 Freescale Semiconductor, Inc. Semiconductor package having an isolation wall to reduce electromagnetic coupling
US10083899B2 (en) 2017-01-23 2018-09-25 Infineon Technologies Ag Semiconductor package with heat slug and rivet free die attach area
CN207021260U (zh) 2017-07-13 2018-02-16 深圳电通纬创微电子股份有限公司 一种高材料利用率的封装引线框架

Also Published As

Publication number Publication date
KR20230029889A (ko) 2023-03-03
EP4173037A1 (en) 2023-05-03
CN116235299A (zh) 2023-06-06
US11581859B2 (en) 2023-02-14
WO2021262538A1 (en) 2021-12-30
US20210408979A1 (en) 2021-12-30

Similar Documents

Publication Publication Date Title
EP4250356A2 (en) Rf amplifier devices and methods of manufacturing
US11842997B2 (en) Methods for pillar connection on frontside and passive device integration on backside of die
US11837457B2 (en) Packaging for RF transistor amplifiers
US11670605B2 (en) RF amplifier devices including interconnect structures and methods of manufacturing
JP2023520029A (ja) 裏面ソース端子、ゲート端子及び／又はドレイン端子を有するｉｉｉ族窒化物ベースの高周波増幅器
JP2023532868A (ja) 無線周波数トランジスタ増幅器パッケージ
US20220321071A1 (en) Rf amplifier devices and methods of manufacturing including modularized designs with flip chip interconnections
US20220376103A1 (en) Semiconductor device and manufacturing method
US20220157671A1 (en) Packaged rf power device with pcb routing
US20240105692A1 (en) Packaged flip chip radio frequency transistor amplifier circuits
US11621322B2 (en) Die-to-die isolation structures for packaged transistor devices
US20230075505A1 (en) Metal pillar connection topologies for heterogeneous packaging
US20230421117A1 (en) Packages with backside mounted die and exposed die interconnects and methods of fabricating the same
TWI836222B (zh) 用於在裸晶之前側上之柱連接及在裸晶之後側上之被動裝置整合之方法
US20220139852A1 (en) Transistor packages with improved die attach
EP4381541A1 (en) Metal pillar connection topologies in a radio frequency transistor amplifier die for heterogeneous packaging

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230217

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240424