WO2020100219A1 - 高周波増幅器および高周波増幅器モジュール - Google Patents

高周波増幅器および高周波増幅器モジュール Download PDF

Info

Publication number
WO2020100219A1
WO2020100219A1 PCT/JP2018/041998 JP2018041998W WO2020100219A1 WO 2020100219 A1 WO2020100219 A1 WO 2020100219A1 JP 2018041998 W JP2018041998 W JP 2018041998W WO 2020100219 A1 WO2020100219 A1 WO 2020100219A1
Authority
WO
WIPO (PCT)
Prior art keywords
frequency amplifier
finger
source
high frequency
fingers
Prior art date
Application number
PCT/JP2018/041998
Other languages
English (en)
French (fr)
Inventor
純 神岡
英悟 桑田
裕太郎 山口
新庄　真太郎
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to EP18940342.1A priority Critical patent/EP3855486B1/en
Priority to PCT/JP2018/041998 priority patent/WO2020100219A1/ja
Priority to JP2019517865A priority patent/JP6615414B1/ja
Publication of WO2020100219A1 publication Critical patent/WO2020100219A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations

Definitions

  • the present invention relates to a high frequency amplifier and a high frequency amplifier module.
  • a high-frequency amplifier module is a module that includes a high-frequency amplifier that amplifies a high-frequency signal and a functional circuit formed on the module mother board.
  • the high frequency amplifier includes, for example, a field effect transistor (hereinafter, referred to as FET).
  • the high-frequency amplifier mounting structure includes, for example, flip-chip mounting in which the FET chip is faced down and connected to the functional circuit via the metal pillar.
  • Patent Document 1 describes a package in which an FET is flip-chip mounted. In this package, the drain pad, gate pad and source pad of the FET are connected to the functional circuit via a metal base which is a metal pillar.
  • the FET chip included in the high frequency amplifier heat is mainly generated in the channel between the source electrode and the drain electrode.
  • heat generation from the FET chip causes the high-frequency amplifier to be destroyed, or the gain or output power of the high-frequency amplifier is deteriorated.
  • air is present between the electrodes of the FET.
  • a dielectric called underfill may be provided between the electrodes of the FET.
  • the underfill is provided to enhance the physical strength of the connection between the FET electrode and the functional circuit, and generally has a thickness of several tens of micrometers or more. Since air and underfill provided between the electrodes of the FET have remarkably low thermal conductivity as compared with metal, the conventional high frequency amplifier has a problem that the heat generated in the transistor is low in heat dissipation to the mother substrate side. there were.
  • the present invention is to solve the above problems, and to improve the heat dissipation to the mother substrate side of the heat generated in the transistor as compared with the structure in which air is interposed between the electrodes of the transistor or underfill is provided. It is an object of the present invention to obtain a high-frequency amplifier and a high-frequency amplifier module capable of performing the above.
  • a high-frequency amplifier includes a transistor having a comb-tooth electrode in which a plurality of finger electrodes are arranged in parallel, and a pillar member having conductivity and heat dissipation and covering the comb-tooth electrode via a thin film dielectric. Equipped with.
  • the pillar member having conductivity and heat dissipation is provided so as to cover the comb-teeth-shaped electrode of the transistor through the thin film dielectric, so that the heat generated in the transistor is dissipated to the mother substrate side. It is possible to improve the sex.
  • FIG. 3 is a conceptual diagram showing a connection portion of an FET chip included in the high frequency amplifier module according to the first embodiment.
  • 3 is a plan view showing the configuration of the high-frequency amplifier according to the first embodiment.
  • FIG. FIG. 3 is a cross sectional view showing a cross section of the high frequency amplifier module according to the first embodiment taken along the line AA of FIG. 2.
  • FIG. 6 is a cross-sectional view showing a high frequency amplifier module according to a second embodiment.
  • FIG. 7 is a cross-sectional arrow view showing a modified example of the high-frequency amplifier module according to the second embodiment.
  • FIG. 9 is a cross-sectional view showing a high frequency amplifier module according to a third embodiment.
  • FIG. 1 is a conceptual diagram showing a connection portion of the FET chip 1 included in the high frequency amplifier module according to the first embodiment, and shows a connection portion between the FET chip 1 and the mother substrate 4.
  • the high frequency amplifier module according to the first embodiment includes a FET chip 1, a heat sink 2, metal pillars 3a, 3b, 3c, 3d and a mother substrate 4. Further, the high frequency amplifier according to the first embodiment includes the FET chip 1 and the metal pillars 3a, 3b, 3c.
  • the FET chip 1 is a transistor that amplifies and outputs an input high frequency signal, and is, for example, a GaN transistor formed on a SiC substrate.
  • a heat sink 2 is provided on the back surface of the FET chip 1.
  • the heat sink 2 is a member that transfers and dissipates heat generated in the FET chip 1.
  • a gate pad 5, a source pad 6 and a drain pad 7 are formed on the surface of the FET chip 1.
  • the gate pad 5 is connected to the metal pillar 3a, and is connected to the input side circuit 8 provided on the mother substrate 4 via the metal pillar 3a.
  • the source pad 6 is connected to the metal pillar 3b, and is connected to the ground pad 9a provided on the mother substrate 4 via the metal pillar 3b.
  • the drain pad 7 is connected to the metal pillar 3c, and is connected to the output side circuit 10 provided on the mother substrate 4 via the metal pillar 3c.
  • the heat sink 2 is connected to the source pad 6 via the via hole 11 formed in the FET chip 1.
  • the heat sink 2 is connected to the ground pad 9b provided on the mother board 4 via the metal pillar 3d.
  • the ground pad 9a is connected to the ground 13 of the high frequency amplifier module through the via hole 12a formed in the mother substrate 4, and the ground pad 9b is connected to the ground 13 through the via hole 12b formed in the mother substrate 4. ing. As a result, the heat sink 2 is held at the ground potential. In order to strengthen the ground of the heat sink 2, a plurality of metal pillars 3d and a plurality of ground pads 9a may be provided to connect the heat sink 2 to the ground 13.
  • the input side circuit 8 is connected to the input side terminal 8a of the high frequency amplifier module, and the output side circuit 10 is connected to the output side terminal 10a of the high frequency amplifier module.
  • a high frequency signal is input to the input side terminal 8a, and a high frequency signal amplified by the high frequency amplifier is output from the output side terminal 10a.
  • the input side circuit 8 and the output side circuit 10 include various functional circuits necessary for the operation of the high frequency amplifier.
  • the functional circuit includes, for example, a matching circuit and a bias circuit.
  • FIG. 2 is a plan view showing the configuration of the high frequency amplifier according to the first embodiment.
  • the metal pillar 3b is transparently shown so that the electrode configuration of the FET chip 1 can be visually recognized.
  • gate pads 5, source pads 6 and drain pads 7, gate fingers 5-1 to 5-10, source fingers 6-1 to 6-4 and drain fingers are provided on the surface of the FET chip 1.
  • a plurality of finger electrodes 7-1 to 7-5 are formed on the surface of the FET chip 1.
  • Each of the gate fingers 5-1 to 5-10 is a strip-shaped gate electrode, and the gate fingers 5-1 to 5-10 are arranged in parallel so that one end of each gate finger is one gate pad 5.
  • Each of the source fingers 6-1 to 6-4 is a strip-shaped source electrode, the source fingers 6-1 to 6-4 are arranged in parallel, and one end of each source finger is connected to the lead wire 6a.
  • the source pads 6 are connected to both ends of the lead wire 6a.
  • Each of the drain fingers 7-1 to 7-5 is a strip-shaped drain electrode, and the drain fingers 7-1 to 7-5 are arranged in parallel so that one end of each drain finger is connected to one drain pad 7.
  • the electrodes are connected to form a comb-shaped electrode.
  • the source finger 6-1 and the drain finger 7-1 are arranged so as to sandwich the gate finger 5-2, and the source finger 6-1 and the drain finger 7-2 are arranged so as to sandwich the gate finger 5-3.
  • the source finger 6-2 and the drain finger 7-2 are arranged, the gate finger 5-5 is sandwiched, the source finger 6-2 and the drain finger 7-3 are arranged, and the gate finger 5-6 is sandwiched.
  • the source finger 6-3 and the drain finger 7-3 are arranged, the source finger 6-3 and the drain finger 7-4 are arranged with the gate finger 5-7 sandwiched therebetween, and the source finger 6-with the gate finger 5-8 sandwiched therebetween.
  • 4 and the drain finger 7-4 are arranged, and the source finger 6-4 and the drain finger 7-5 are arranged with the gate finger 5-9 interposed therebetween.
  • the metal pillar 3b includes the gate fingers 5-1 to 5-10, the source pad 6, the source fingers 6-1 to 6-4, and the drain fingers 7-1 to 7-5. It is a pillar member provided on the surface of the FET chip 1 so as to cover it.
  • the metal pillar 3b has conductivity and heat dissipation. The heat generated in the FET chip 1 is transferred to the mother substrate 4 side through the metal pillar 3b and is dissipated.
  • the high frequency signal input to the input side terminal 8a is input to the gate fingers 5-1 to 5-10 via the input side circuit 8, the metal pillar 3a and the gate pad 5.
  • the high-frequency signals input to the gate fingers 5-1 to 5-10 are amplified by the FET chip 1 and are drained from the drain fingers 7-1 to 7-5 via the drain pad 7, the metal pillar 3c and the output side circuit 10. , To the output side terminal 10a.
  • an appropriate DC voltage is applied to the gate pad 5 and the drain pad 7 so that the FET chip 1 has an amplifying function of a high frequency signal.
  • FIG. 3 is a cross-sectional arrow view showing the cross section of the high-frequency amplifier module according to the first embodiment taken along the line AA of FIG. In FIG. 3, the description of the heat sink 2 is omitted.
  • a thin film dielectric 14 is formed between each of the gate fingers 5-3 and 5-4, the source fingers 6-1, 6-2 and the drain finger 7-2.
  • the thin film dielectric 14 is an insulating dielectric layer and is formed by a semiconductor process.
  • the thin film dielectric 14 may have a thickness that can be formed by a normal semiconductor process, and is formed to have a thickness of, for example, several micrometers.
  • a redistribution layer 15 is formed between the metal pillar 3b and the thin film dielectric 14.
  • the rewiring layer 15 is a wiring pattern layer and is electrically connected to the metal pillar 3b.
  • a thin film dielectric 14 is formed on the gate fingers 5-3 and 5-4 and the drain finger 7-2. Therefore, the gate fingers 5-3 and 5-4 and the drain finger 7-2 are electrically insulated from the redistribution layer 15 and the metal pillar 3b through the thin film dielectric 14. On the other hand, since the thin film dielectric 14 is not formed on the source fingers 6-1 and 6-2, the source fingers 6-1 and 6-2 are connected to the metal pillar 3b via the rewiring layer 15. It is electrically connected.
  • the main heat source of the FET chip 1 is the channel region directly below the gate fingers 5-3 and 5-4.
  • the metal pillar 3b is formed so as to cover substantially the entire upper surfaces of the gate fingers 5-1 to 5-10, the source fingers 6-1 to 6-4, and the drain fingers 7-1 to 7-5. Therefore, the metal pillar 3b exists near the channel region, has a large cross-sectional area shown by the broken line in FIG. 2, and can serve as a heat dissipation path with reduced thermal resistance. The heat dissipation to the substrate 4 side can be improved.
  • the main source inductance from the source pad 6 to the ground 13 is the source inductance due to the metal pillar 3b and the via hole 11.
  • metal pillar 3b covers the entire upper surfaces of gate fingers 5-1 to 5-10, source fingers 6-1 to 6-4 and drain fingers 7-1 to 7-5. Therefore, the cross-sectional area is large and the source inductance is reduced as compared with the configuration in which the metal pillar is provided just above the source finger. As a result, the gain of the high frequency amplifier is improved.
  • An FET structure including gate fingers 5-1 to 5-10, source fingers 6-1 to 6-4, and drain fingers 7-1 to 7-5 is formed on a substrate that becomes the FET chip 1.
  • the source finger 6- The upper part of 1 to 6-4 is exposed.
  • the rewiring layer 15 is formed on the entire upper surface of the thin film dielectric 14 where only the upper portions of the source fingers 6-1 to 6-4 are exposed, and the metal pillar 3b is formed on the entire upper surface of the rewiring layer 15.
  • the high-frequency amplifier may be a monolithic microwave integrated circuit (MMIC) including an FET and a matching circuit. .. Further, the MMIC may be an amplifier in which a plurality of FETs are connected in multiple stages via a matching circuit.
  • MMIC monolithic microwave integrated circuit
  • the pillar member that covers the gate fingers 5-1 to 5-10, the source fingers 6-1 to 6-4, and the drain fingers 7-1 to 7-5 is It may not be a member made of metal. That is, the pillar member may be a member other than metal as long as it has conductivity and heat dissipation.
  • the high frequency amplifier including the FET is shown, but in the high frequency amplifier according to the first embodiment, the transistor used for amplifying the high frequency signal is not limited to the FET. That is, a bipolar transistor may be used as long as it can amplify a high frequency signal.
  • the metal pillars 3b are the gate fingers 5-1 to 5-10, the source fingers 6-1 to 6-4, and the drain fingers 7-1 to ⁇ of the FET chip 1.
  • the case where the cross section has a cross-sectional shape that matches the outer shape of the region where 7-5 is formed is shown.
  • the metal pillar 3b in the first embodiment is substantially the entire surface of the above region where the gate fingers 5-1 to 5-10, the source fingers 6-1 to 6-4 and the drain fingers 7-1 to 7-5 are formed. It suffices if it has a cross-sectional shape capable of covering the.
  • the metal pillar 3b may be a columnar member that covers substantially the entire area of the FET chip 1 where the comb-teeth-shaped electrodes are formed with a circle centered on the center of the area. In this case, it is desirable that the entire surface of the area where the comb-shaped electrode is formed is covered with the thin film dielectric 14 and further covered with the rewiring layer 15.
  • the high frequency amplifier according to the first embodiment is provided with the conductive and heat radiating metal pillars 3b so as to cover the upper portions of the plurality of finger electrodes of the FET chip 1 through the thin film dielectric 14. Therefore, it is possible to improve the heat dissipation to the mother substrate 4 side of the heat generated in the FET chip 1.
  • the metal pillar 3b covers the gate fingers 5-1 to 5-10, the source fingers 6-1 to 6-4, and the drain fingers 7-1 to 7-5, and It is electrically connected to the fingers 6-1 to 6-4 and electrically insulated from the gate fingers 5-1 to 5-10 and the drain fingers 7-1 to 7-5 through the thin film dielectric 14. There is. Since this reduces the source inductance, the gain of the high-frequency amplifier is improved as compared with the configuration in which the metal pillar is provided just above the source finger.
  • FIG. 4 is a cross-sectional arrow view showing the high-frequency amplifier module according to the second embodiment, and shows a cross-section of the high-frequency amplifier module according to the second embodiment taken along the line AA of FIG.
  • the same components as those in FIGS. 1 to 3 are designated by the same reference numerals and the description thereof will be omitted.
  • the description of the heat sink 2 is omitted.
  • the high frequency amplifier according to the second embodiment includes source field plates 16-1 and 16-2 extending from the upper part of the source finger to the upper part of the gate finger in addition to the components shown in FIGS. 1 to 3.
  • the source field plate shown in FIG. 4 is formed so as to extend from the rewiring layer 15 on the upper part of each of the source fingers 6-1 to 6-4 to the upper part of the gate finger.
  • the source field plate 16-1 relaxes an electric field between the gate finger 5-3 and the drain finger 7-2, and the source field plate 16-2 extends between the gate finger 5-4 and the drain finger 7-2. Relax the electric field. As a result, the characteristics of the high frequency amplifier according to the second embodiment are improved as compared with the high frequency amplifier having no source field plate.
  • the source field plates 16-1 and 16-2 reduce the coupling capacitance between the gate fingers 5-3 and 5-4 and the metal pillar 3b, and the characteristic yield of the high-frequency amplifier according to the second embodiment is improved. ..
  • FIG. 5 is a cross-sectional view showing a modification of the high-frequency amplifier module according to the second embodiment.
  • a modification of the high-frequency amplifier module according to the second embodiment is taken along the line AA of FIG. Is shown.
  • FIG. 5 the same components as those of FIGS. 1 to 3 are designated by the same reference numerals and the description thereof will be omitted.
  • the description of the heat sink 2 is omitted.
  • the high frequency amplifier shown in FIG. 5 includes source field plates 17-1 and 17-2 in addition to the components shown in FIGS. 1 to 3.
  • the source field plates 17-1 and 17-2 shown in FIG. 5 are formed in the redistribution layer 15 and are arranged at least between the drain fingers 7-2 of the gate fingers 5-3 and 5-4.
  • the source field plate shown in FIG. 5 is also formed between the gate fingers 5-3 and 5-4 of the FET chip 1 and between the drain fingers 7-2 other than the drain fingers 7-2.
  • the source field plates 17-1 and 17-2 are electrically connected to the source fingers 6-1 to 6-4 via the rewiring layer 15.
  • the source field plate By having the source field plate, the parasitic capacitance between the gate finger and the drain finger is reduced, and the gain of the high frequency amplifier shown in FIG. 5 is improved. Further, since the parasitic inductance of the source field plates 17-1 and 17-2 is reduced, the high frequency amplifier shown in FIG. 5 has a wide band.
  • the high frequency amplifier according to the second embodiment includes the source field plates 16-1 and 16-2 extending from the source fingers 6-1 and 6-2 to the upper portions of the gate fingers 5-3 and 5-4. .. With this structure, the characteristics of the high frequency amplifier shown in FIG. 4 are improved as compared with the high frequency amplifier without the source field plates 16-1 and 16-2.
  • the rewiring layer 15 provided between the thin film dielectric 14 and the metal pillar 3b and electrically connecting the source finger and the metal pillar 3b, and the rewiring layer 15 are formed.
  • FIG. 6 is a cross-sectional arrow view showing the high frequency amplifier module according to the third embodiment, and shows a cross section of the high frequency amplifier module according to the third embodiment taken along the line AA of FIG.
  • the same components as those of FIGS. 1 to 3 are designated by the same reference numerals and the description thereof will be omitted.
  • the description of the heat sink 2 is omitted.
  • the high frequency amplifier according to the third embodiment includes a thin film dielectric 14A having a thicker portion covering each of the drain fingers 7-1 to 7-5, instead of the thin film dielectric 14 shown in FIGS. ..
  • a thin film dielectric 14A may be provided instead of the thin film dielectric 14.
  • the distance between each of the drain fingers 7-1 to 7-5 and the rewiring layer 15 is increased, and the distance between each of the drain fingers 7-1 to 7-5 and the rewiring layer 15 is increased.
  • the parasitic capacitance between them becomes small.
  • the capacitance between the drain and the source is reduced, and the operating frequency band is wide.
  • the high-frequency amplifier according to the present invention can improve the heat dissipation to the mother board side of the heat generated in the transistor, it can be used in, for example, a wireless communication device or a radar device.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

導電性および放熱性を有した金属ピラー（３ｂ）を、薄膜誘電体（１４）を介してＦＥＴチップ（１）の櫛歯状電極を覆うように設けた。

Description

高周波増幅器および高周波増幅器モジュール
　本発明は、高周波増幅器および高周波増幅器モジュールに関する。
　高周波増幅器モジュールは、高周波信号を増幅する高周波増幅器とモジュール母基板に形成された機能回路を備えるモジュールである。高周波増幅器は、例えば、電界効果トランジスタ（以下、ＦＥＴと記載する）を備える。
　また、高周波増幅器の実装構造には、例えば、ＦＥＴチップをフェイスダウンにして、金属ピラーを介して機能回路と接続するフリップチップ実装がある。例えば、特許文献１には、ＦＥＴを、フリップチップ実装したパッケージが記載されている。このパッケージにおいて、ＦＥＴのドレインパッド、ゲートパッドおよびソースパッドは、金属ピラーである金属ベースを介して機能回路と接続される。
特開昭５８－０６８９５４号公報
　高周波増幅器が備えるＦＥＴチップにおいては、主にソース電極とドレイン電極との間のチャネルで熱が発生する。高周波増幅器の放熱性が低い場合、ＦＥＴチップからの発熱に起因して、高周波増幅器が破壊するか、高周波増幅器の利得または出力電力が下がるといった特性劣化が生じる。特許文献１に記載されたＦＥＴパッケージでは、ＦＥＴの電極間に空気が介在する。また、従来の高周波増幅器では、ＦＥＴの電極間にアンダーフィルと呼ばれる誘電体を設けることがある。アンダーフィルは、ＦＥＴの電極と機能回路との接続の物理的強度を高めるために設けられ、一般的に数十マイクロメートル以上の厚みがある。ＦＥＴの電極間に設けられた空気およびアンダーフィルは、金属に比べて熱伝導性が著しく低いため、従来の高周波増幅器では、トランジスタで発生した熱の母基板側への放熱性が低いという課題があった。
　本発明は上記課題を解決するものであり、トランジスタの電極間に空気が介在するか、アンダーフィルを設けた構造に比べて、トランジスタで発生した熱の母基板側への放熱性を向上させることができる高周波増幅器および高周波増幅器モジュールを得ることを目的とする。
　本発明に係る高周波増幅器は、複数のフィンガ電極が並列配置された櫛歯状電極を有するトランジスタと、導電性および放熱性を有し、薄膜誘電体を介して櫛歯状電極を覆うピラー部材とを備える。
　本発明によれば、導電性および放熱性を有したピラー部材を、薄膜誘電体を介してトランジスタの櫛歯状電極を覆うように設けたので、トランジスタで発生した熱の母基板側への放熱性を向上させることができる。
実施の形態１に係る高周波増幅器モジュールが備えるＦＥＴチップの接続部を示す概念図である。 実施の形態１に係る高周波増幅器の構成を示す平面図である。 実施の形態１に係る高周波増幅器モジュールを、図２のＡ－Ａ線で切った断面を示す断面矢示図である。 実施の形態２に係る高周波増幅器モジュールを示す断面矢示図である。 実施の形態２に係る高周波増幅器モジュールの変形例を示す断面矢示図である。 実施の形態３に係る高周波増幅器モジュールを示す断面矢示図である。
実施の形態１．
　図１は、実施の形態１に係る高周波増幅器モジュールが備えるＦＥＴチップ１の接続部を示す概念図であり、ＦＥＴチップ１と母基板４との接続部を示している。実施の形態１に係る高周波増幅器モジュールは、ＦＥＴチップ１、ヒートシンク２、金属ピラー３ａ，３ｂ，３ｃ，３ｄおよび母基板４を備える。また、実施の形態１に係る高周波増幅器は、ＦＥＴチップ１および金属ピラー３ａ，３ｂ，３ｃを備える。
　ＦＥＴチップ１は、入力された高周波信号を増幅させて出力するトランジスタであり、例えば、ＳｉＣ基板上に形成されたＧａＮトランジスタである。ＦＥＴチップ１の裏面には、ヒートシンク２が設けられる。ヒートシンク２は、ＦＥＴチップ１に生じた熱を伝達して放散させる部材である。
　ＦＥＴチップ１の表面には、ゲートパッド５、ソースパッド６およびドレインパッド７が形成されている。ゲートパッド５は、金属ピラー３ａと接続されており、金属ピラー３ａを介して、母基板４に設けられた入力側回路８に接続されている。ソースパッド６は、金属ピラー３ｂと接続されており、金属ピラー３ｂを介して、母基板４に設けられたグラウンドパッド９ａに接続されている。ドレインパッド７は、金属ピラー３ｃと接続されており、金属ピラー３ｃを介して、母基板４に設けられた出力側回路１０に接続されている。
　また、ヒートシンク２は、ＦＥＴチップ１に形成されたビアホール１１を介して、ソースパッド６と接続されている。ヒートシンク２は、金属ピラー３ｄを介して、母基板４に設けられたグラウンドパッド９ｂに接続されている。
　グラウンドパッド９ａは、母基板４に形成されたビアホール１２ａを介して、高周波増幅器モジュールのグラウンド１３に接続され、グラウンドパッド９ｂは、母基板４に形成されたビアホール１２ｂを介してグラウンド１３に接続されている。これにより、ヒートシンク２は、グラウンド電位に保持される。なお、ヒートシンク２のグラウンドを強化するため、複数の金属ピラー３ｄと複数のグラウンドパッド９ａを設けて、ヒートシンク２をグラウンド１３に接続してもよい。
　入力側回路８は、高周波増幅器モジュールの入力側端子８ａに接続されており、出力側回路１０は、高周波増幅器モジュールの出力側端子１０ａに接続される。入力側端子８ａには、高周波信号が入力され、出力側端子１０ａからは、高周波増幅器によって増幅された高周波信号が出力される。入力側回路８および出力側回路１０には、高周波増幅器の動作に必要な各種の機能回路が含まれる。機能回路には、例えば、整合回路およびバイアス回路が挙げられる。
　図２は、実施の形態１に係る高周波増幅器の構成を示す平面図である。図２において、ＦＥＴチップ１の電極構成が視認できるように、金属ピラー３ｂを透明に記載している。ＦＥＴチップ１の表面には、図２に示すように、ゲートパッド５、ソースパッド６およびドレインパッド７と、ゲートフィンガ５－１～５－１０、ソースフィンガ６－１～６－４およびドレインフィンガ７－１～７－５といった複数のフィンガ電極が形成されている。
　ゲートフィンガ５－１～５－１０の各々は細帯状のゲート電極であり、ゲートフィンガ５－１～５－１０は、並列配置されて、各ゲートフィンガの一方の端部が１つのゲートパッド５に接続されて櫛歯状電極を構成する。ソースフィンガ６－１～６－４の各々は帯状のソース電極であり、ソースフィンガ６－１～６－４は、並列配置されて、各ソースフィンガの一方の端部が引き出し線６ａに接続されて櫛歯状電極を構成する。引き出し線６ａの両端には、ソースパッド６がそれぞれ繋がっている。ドレインフィンガ７－１～７－５の各々は帯状のドレイン電極であり、ドレインフィンガ７－１～７－５は、並列配置されて、各ドレインフィンガの一方の端部が１つのドレインパッド７に接続されて櫛歯状電極を構成する。
　ゲートフィンガ５－２を挟んでソースフィンガ６－１とドレインフィンガ７－１が配置され、ゲートフィンガ５－３を挟んでソースフィンガ６－１とドレインフィンガ７－２が配置され、ゲートフィンガ５－４を挟んでソースフィンガ６－２とドレインフィンガ７－２が配置され、ゲートフィンガ５－５を挟んでソースフィンガ６－２とドレインフィンガ７－３が配置され、ゲートフィンガ５－６を挟んでソースフィンガ６－３とドレインフィンガ７－３が配置され、ゲートフィンガ５－７を挟んでソースフィンガ６－３とドレインフィンガ７－４が配置され、ゲートフィンガ５－８を挟んでソースフィンガ６－４とドレインフィンガ７－４が配置され、ゲートフィンガ５－９を挟んでソースフィンガ６－４とドレインフィンガ７－５が配置されている。
　図２において破線で囲って示すように、金属ピラー３ｂは、ゲートフィンガ５－１～５－１０、ソースパッド６、ソースフィンガ６－１～６－４およびドレインフィンガ７－１～７－５を覆うようにＦＥＴチップ１の表面に設けたピラー部材である。金属ピラー３ｂは、導電性および放熱性を有する。ＦＥＴチップ１で生じた熱は、金属ピラー３ｂを通じて母基板４側に伝達されて放散される。
　入力側端子８ａに入力された高周波信号は、入力側回路８、金属ピラー３ａおよびゲートパッド５を介して、ゲートフィンガ５－１～５－１０に入力される。ゲートフィンガ５－１～５－１０に入力された高周波信号は、ＦＥＴチップ１によって増幅され、ドレインフィンガ７－１～７－５から、ドレインパッド７、金属ピラー３ｃおよび出力側回路１０を介して、出力側端子１０ａに出力される。なお、図１において、バイアス回路等の記載を省略したが、ＦＥＴチップ１が高周波信号の増幅作用を持つように、ゲートパッド５とドレインパッド７には、適切な直流電圧が印加されている。
　図３は、実施の形態１に係る高周波増幅器モジュールを、図２のＡ－Ａ線で切った断面を示す断面矢示図である。図３において、ヒートシンク２の記載を省略している。ゲートフィンガ５－３，５－４、ソースフィンガ６－１，６－２およびドレインフィンガ７－２各々の間には、薄膜誘電体１４が形成されている。薄膜誘電体１４は、絶縁性の誘電体層であり、半導体プロセスによって形成される。薄膜誘電体１４は、通常の半導体プロセスで形成可能な厚みであればよく、例えば、数マイクロメートルの厚さで形成される。金属ピラー３ｂと薄膜誘電体１４との間には、再配線層１５が形成される。再配線層１５は、配線パターン層であり、金属ピラー３ｂと電気的に接続されている。
　ゲートフィンガ５－３，５－４およびドレインフィンガ７－２の上部には、図３に示すように、薄膜誘電体１４が形成されている。このため、ゲートフィンガ５－３，５－４とドレインフィンガ７－２は、薄膜誘電体１４を介して再配線層１５および金属ピラー３ｂと電気的に絶縁される。一方、ソースフィンガ６－１，６－２の上部には、薄膜誘電体１４が形成されていないので、ソースフィンガ６－１，６－２は、再配線層１５を介して、金属ピラー３ｂと電気的に接続されている。
　ＦＥＴチップ１の主な発熱源は、ゲートフィンガ５－３，５－４の直下のチャネル領域である。一方、金属ピラー３ｂは、ゲートフィンガ５－１～５－１０、ソースフィンガ６－１～６－４およびドレインフィンガ７－１～７－５の上部の略全面を覆うように形成されている。このため、金属ピラー３ｂは、上記チャネル領域近傍に存在し、図２に破線で示した断面積が大きく、熱抵抗が低減された放熱経路となり得ることから、ＦＥＴチップ１で発生した熱の母基板４側への放熱性を向上させることができる。
　ソースパッド６からグラウンド１３までの主なソースインダクタンスは、金属ピラー３ｂおよびビアホール１１によるソースインダクタンスである。実施の形態１に係る高周波増幅器において、金属ピラー３ｂは、ゲートフィンガ５－１～５－１０、ソースフィンガ６－１～６－４およびドレインフィンガ７－１～７－５の上部の全面を覆うので、ソースフィンガの直上のみに金属ピラーを設ける構成に比べて断面積が大きく、ソースインダクタンスが低減する。これにより、当該高周波増幅器の利得が向上する。
　次に、実施の形態１に係る高周波増幅器の製造プロセスについて説明する。
　ＦＥＴチップ１となる基板上に、ゲートフィンガ５－１～５－１０、ソースフィンガ６－１～６－４およびドレインフィンガ７－１～７－５を含むＦＥＴ構造を形成する。
　上記ＦＥＴ構造が形成された基板面の全面に薄膜誘電体１４を堆積させた後に、ソースフィンガ６－１～６－４の上部にある薄膜誘電体１４のみをエッチングすることにより、ソースフィンガ６－１～６－４の上部を露出させる。この後、ソースフィンガ６－１～６－４の上部のみを露出させた薄膜誘電体１４の上部全面に再配線層１５を形成し、再配線層１５の上部全面に金属ピラー３ｂを形成する。これらの工程により、図３に示した断面構造を有した高周波増幅器を形成することができる。
　なお、これまでの説明では、ＦＥＴチップ１がフリップチップで実装された高周波増幅器モジュールを示したが、高周波増幅器は、ＦＥＴおよび整合回路を含んだモノリシックマイクロ波集積回路（ＭＭＩＣ）であってもよい。また、ＭＭＩＣは、複数のＦＥＴが整合回路を介して多段に接続された増幅器であってもよい。
　また、これまでの説明では金属ピラー３ｂを示したが、ゲートフィンガ５－１～５－１０、ソースフィンガ６－１～６－４およびドレインフィンガ７－１～７－５を覆うピラー部材は、金属製の部材でなくてもよい。すなわち、ピラー部材は、導電性および放熱性を有した部材であれば、金属以外の部材であってもよい。
　これまでの説明では、ＦＥＴを備える高周波増幅器を示したが、実施の形態１に係る高周波増幅器において、高周波信号の増幅に用いるトランジスタはＦＥＴに限定されない。すなわち、高周波信号を増幅可能なトランジスタであればバイポーラトランジスタであってもよい。
　これまでの説明では、図２に示したように、金属ピラー３ｂが、ＦＥＴチップ１における、ゲートフィンガ５－１～５－１０、ソースフィンガ６－１～６－４およびドレインフィンガ７－１～７－５が形成された領域の外形に合った断面形状を有する場合を示した。
　ただし、実施の形態１における金属ピラー３ｂは、ゲートフィンガ５－１～５－１０、ソースフィンガ６－１～６－４およびドレインフィンガ７－１～７－５が形成された上記領域の略全面を覆うことが可能な断面形状を有していればよい。例えば、金属ピラー３ｂは、ＦＥＴチップ１において櫛歯状電極が形成された領域の略全面を、当該領域の中央部を中心とした円で覆う円柱状の部材であってもよい。この場合、櫛歯状電極が形成された領域の全面を薄膜誘電体１４で覆い、さらに再配線層１５で覆うことが望ましい。
　以上のように、実施の形態１に係る高周波増幅器は、導電性および放熱性を有した金属ピラー３ｂを、薄膜誘電体１４を介してＦＥＴチップ１の複数のフィンガ電極の上部を覆うように設けたので、ＦＥＴチップ１で発生した熱の母基板４側への放熱性を向上させることができる。
　実施の形態１に係る高周波増幅器において、金属ピラー３ｂが、ゲートフィンガ５－１～５－１０、ソースフィンガ６－１～６－４およびドレインフィンガ７－１～７－５の上部を覆い、ソースフィンガ６－１～６－４とは電気的に接続され、薄膜誘電体１４を介してゲートフィンガ５－１～５－１０およびドレインフィンガ７－１～７－５とは電気的に絶縁されている。これにより、ソースインダクタンスが低減するので、ソースフィンガの直上のみに金属ピラーを設ける構成に比べて当該高周波増幅器の利得が向上する。
実施の形態２．
　図４は、実施の形態２に係る高周波増幅器モジュールを示す断面矢示図であり、実施の形態２に係る高周波増幅器モジュールを図２のＡ－Ａ線で切った断面を示している。図４において、図１から図３までと同一の構成要素には同一の符号を付して説明を省略する。また、ヒートシンク２の記載を省略している。
　実施の形態２に係る高周波増幅器は、図１から図３に示した構成要素に加えて、ソースフィンガの上部からゲートフィンガの上部へ延びるソースフィールドプレート１６－１，１６－２を備える。なお、図４に示すソースフィールドプレートは、ソースフィンガ６－１～６－４の各々の上部の再配線層１５から、ゲートフィンガの上部へ延びるように形成される。
　ソースフィールドプレート１６－１は、ゲートフィンガ５－３とドレインフィンガ７－２との間の電界を緩和し、ソースフィールドプレート１６－２は、ゲートフィンガ５－４とドレインフィンガ７－２との間の電界を緩和する。これにより、ソースフィールドプレートを有さない高周波増幅器に比べて、実施の形態２に係る高周波増幅器の特性が向上する。
　また、ソースフィールドプレート１６－１，１６－２によってゲートフィンガ５－３，５－４と金属ピラー３ｂとの間の結合容量が低減され、実施の形態２に係る高周波増幅器の特性歩留まりが向上する。
　図５は、実施の形態２に係る高周波増幅器モジュールの変形例を示す断面矢示図であり、実施の形態２に係る高周波増幅器モジュールの変形例を、図２のＡ－Ａ線で切った断面を示している。図５において、図１から図３までと同一の構成要素には同一の符号を付して説明を省略する。また、ヒートシンク２の記載を省略している。
　図５に示す高周波増幅器は、図１から図３に示した構成要素に加え、ソースフィールドプレート１７－１，１７－２を備える。図５に示すソースフィールドプレート１７－１，１７－２は再配線層１５に形成され、少なくともゲートフィンガ５－３，５－４のドレインフィンガ７－２との間に配置される。なお、図５に示すソースフィールドプレートは、ＦＥＴチップ１におけるゲートフィンガ５－３，５－４のドレインフィンガ７－２との間以外のゲートフィンガとドレインフィンガとの間にも形成されている。
　また、ソースフィールドプレート１７－１，１７－２は、再配線層１５を介してソースフィンガ６－１～６－４と電気的に接続されている。ソースフィールドプレートを有することで、ゲートフィンガとドレインフィンガとの間の寄生容量が小さくなり、図５に示す高周波増幅器の利得が向上する。また、ソースフィールドプレート１７－１，１７－２の寄生インダクタンスが低減することで、図５に示す高周波増幅器が広帯域になる。
　以上のように、実施の形態２に係る高周波増幅器は、ソースフィンガ６－１，６－２からゲートフィンガ５－３，５－４の上部へ延びるソースフィールドプレート１６－１，１６－２を備える。この構成を有することにより、ソースフィールドプレート１６－１，１６－２を有さない高周波増幅器に比べて、図４に示した高周波増幅器の特性が向上する。
　実施の形態２に係る高周波増幅器において、薄膜誘電体１４と金属ピラー３ｂとの間に設けられ、ソースフィンガと金属ピラー３ｂとを電気的に接続する再配線層１５と、再配線層１５に形成されて、ゲートフィンガとドレインフィンガとの間に配置されたソースフィールドプレート１７－１，１７－２とを備える。この構成を有することにより、ソースフィールドプレート１７－１，１７－２を有さない高周波増幅器に比べて、図５に示した高周波増幅器の利得と特性が向上する。
実施の形態３．
　図６は、実施の形態３に係る高周波増幅器モジュールを示す断面矢示図であり、実施の形態３に係る高周波増幅器モジュールを図２のＡ－Ａ線で切った断面を示している。図６において、図１から図３までと同一の構成要素には同一の符号を付して説明を省略する。また、ヒートシンク２の記載を省略している。
　実施の形態３に係る高周波増幅器は、図１から図３に示した薄膜誘電体１４の代わりに、ドレインフィンガ７－１～７－５の各々を覆う部分が厚くなった薄膜誘電体１４Ａを備える。なお、図４または図５に示した高周波増幅器において、薄膜誘電体１４の代わりに、薄膜誘電体１４Ａを設けてもよい。
　薄膜誘電体１４Ａを備えることで、ドレインフィンガ７－１～７－５の各々と再配線層１５との距離が長くなり、ドレインフィンガ７－１～７－５の各々と再配線層１５との間の寄生容量が小さくなる。これにより、実施の形態３に係る高周波増幅器は、ドレイン－ソース間の容量が小さくなって、動作する周波数帯域が広帯域になる。
　なお、本発明は上記実施の形態に限定されるものではなく、本発明の範囲内において、実施の形態のそれぞれの自由な組み合わせまたは実施の形態のそれぞれの任意の構成要素の変形もしくは実施の形態のそれぞれにおいて任意の構成要素の省略が可能である。
　本発明に係る高周波増幅器は、トランジスタで発生した熱の母基板側への放熱性を向上させることができるので、例えば無線通信装置またはレーダ装置に利用可能である。
　１　ＦＥＴチップ、２　ヒートシンク、３ａ，３ｂ，３ｃ，３ｄ　金属ピラー、４　母基板、５　ゲートパッド、５－１，５－２，５－３，５－４，５－５，５－６，５－７，５－８，５－９，５－１０　ゲートフィンガ、６　ソースパッド、６－１，６－２，６－３，６－４　ソースフィンガ、６ａ　引き出し線、７　ドレインパッド、７－１，７－２，７－３，７－４，７－５　ドレインフィンガ、８　入力側回路、８ａ　入力側端子、９ａ，９ｂ　グラウンドパッド、１０　出力側回路、１０ａ　出力側端子、１１，１２ａ，１２ｂ　ビアホール、１３　グラウンド、１４，１４Ａ　薄膜誘電体、１５　再配線層、１６－１，１６－２，１７－１，１７－２　ソースフィールドプレート。

Claims (6)

  1. 　複数のフィンガ電極が並列配置された櫛歯状電極を有するトランジスタと、
    　導電性および放熱性を有し、薄膜誘電体を介して前記櫛歯状電極を覆うピラー部材と、
    　を備えたことを特徴とする高周波増幅器。
  2. 　前記櫛歯状電極は、複数のゲートフィンガ、複数のソースフィンガおよび複数のドレインフィンガであり、
    　前記ピラー部材は、前記ソースフィンガと電気的に接続され、前記薄膜誘電体を介して前記ゲートフィンガおよび前記ドレインフィンガとは電気的に絶縁されていること
    　を特徴とする請求項１記載の高周波増幅器。
  3. 　前記ソースフィンガの上部から前記ゲートフィンガの上部へ延びるソースフィールドプレートを備えたこと
    　を特徴とする請求項２記載の高周波増幅器。
  4. 　前記薄膜誘電体と前記ピラー部材との間に設けられ、前記ソースフィンガと前記ピラー部材とを電気的に接続する再配線層と、
    　前記再配線層に形成されて、少なくとも前記ゲートフィンガと前記ドレインフィンガとの間に配置されたソースフィールドプレートと、
    　を備えたことを特徴とする請求項２記載の高周波増幅器。
  5. 　前記薄膜誘電体は、前記ドレインフィンガを覆う部分が厚くなっていること
    　を特徴とする請求項２記載の高周波増幅器。
  6. 　請求項１から請求項５のいずれか１項記載の高周波増幅器と、
    　前記トランジスタに設けられたヒートシンクと、
    　前記櫛歯状電極と電気的に接続される機能回路を有した母基板と、
    　を備えたことを特徴とする高周波増幅器モジュール。
PCT/JP2018/041998 2018-11-13 2018-11-13 高周波増幅器および高周波増幅器モジュール WO2020100219A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP18940342.1A EP3855486B1 (en) 2018-11-13 2018-11-13 High-frequency amplifier and high-frequency amplifier module
PCT/JP2018/041998 WO2020100219A1 (ja) 2018-11-13 2018-11-13 高周波増幅器および高周波増幅器モジュール
JP2019517865A JP6615414B1 (ja) 2018-11-13 2018-11-13 高周波増幅器および高周波増幅器モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/041998 WO2020100219A1 (ja) 2018-11-13 2018-11-13 高周波増幅器および高周波増幅器モジュール

Publications (1)

Publication Number Publication Date
WO2020100219A1 true WO2020100219A1 (ja) 2020-05-22

Family

ID=68763508

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/041998 WO2020100219A1 (ja) 2018-11-13 2018-11-13 高周波増幅器および高周波増幅器モジュール

Country Status (3)

Country Link
EP (1) EP3855486B1 (ja)
JP (1) JP6615414B1 (ja)
WO (1) WO2020100219A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021247317A1 (en) * 2020-06-01 2021-12-09 Cree, Inc. Rf amplifiers having shielded transmission line structures
US11670605B2 (en) 2020-04-03 2023-06-06 Wolfspeed, Inc. RF amplifier devices including interconnect structures and methods of manufacturing
US11837457B2 (en) 2020-09-11 2023-12-05 Wolfspeed, Inc. Packaging for RF transistor amplifiers

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5868954A (ja) 1981-10-20 1983-04-25 Mitsubishi Electric Corp 高周波トランジスタのパツケ−ジ
US4794093A (en) * 1987-05-01 1988-12-27 Raytheon Company Selective backside plating of gaas monolithic microwave integrated circuits
JPH05190563A (ja) * 1991-07-04 1993-07-30 Sharp Corp 縦型構造トランジスタ
JP2005183770A (ja) * 2003-12-22 2005-07-07 Mitsubishi Electric Corp 高周波用半導体装置
JP2012028423A (ja) * 2010-07-20 2012-02-09 Sumitomo Electric Device Innovations Inc 半導体装置
JP2013120854A (ja) * 2011-12-07 2013-06-17 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2014116473A (ja) * 2012-12-10 2014-06-26 Toyota Motor Corp 半導体装置
JP2015170821A (ja) * 2014-03-10 2015-09-28 古河電気工業株式会社 窒化物半導体装置、電界効果トランジスタおよびカスコード接続回路
US20160086881A1 (en) * 2014-09-18 2016-03-24 lnfineon Technologies Austria AG Electronic Component
JP2018056318A (ja) * 2016-09-28 2018-04-05 富士通株式会社 半導体装置、電源装置、増幅器、加熱装置、排気浄化装置、自動車及び情報システム

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4041660B2 (ja) * 2001-05-31 2008-01-30 ユーディナデバイス株式会社 半導体装置及びその製造方法
JP4718751B2 (ja) * 2002-12-04 2011-07-06 三菱電機株式会社 半導体装置
JP2012238809A (ja) * 2011-05-13 2012-12-06 Sharp Corp 電界効果トランジスタ

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5868954A (ja) 1981-10-20 1983-04-25 Mitsubishi Electric Corp 高周波トランジスタのパツケ−ジ
US4794093A (en) * 1987-05-01 1988-12-27 Raytheon Company Selective backside plating of gaas monolithic microwave integrated circuits
JPH05190563A (ja) * 1991-07-04 1993-07-30 Sharp Corp 縦型構造トランジスタ
JP2005183770A (ja) * 2003-12-22 2005-07-07 Mitsubishi Electric Corp 高周波用半導体装置
JP2012028423A (ja) * 2010-07-20 2012-02-09 Sumitomo Electric Device Innovations Inc 半導体装置
JP2013120854A (ja) * 2011-12-07 2013-06-17 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2014116473A (ja) * 2012-12-10 2014-06-26 Toyota Motor Corp 半導体装置
JP2015170821A (ja) * 2014-03-10 2015-09-28 古河電気工業株式会社 窒化物半導体装置、電界効果トランジスタおよびカスコード接続回路
US20160086881A1 (en) * 2014-09-18 2016-03-24 lnfineon Technologies Austria AG Electronic Component
JP2018056318A (ja) * 2016-09-28 2018-04-05 富士通株式会社 半導体装置、電源装置、増幅器、加熱装置、排気浄化装置、自動車及び情報システム

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11670605B2 (en) 2020-04-03 2023-06-06 Wolfspeed, Inc. RF amplifier devices including interconnect structures and methods of manufacturing
WO2021247317A1 (en) * 2020-06-01 2021-12-09 Cree, Inc. Rf amplifiers having shielded transmission line structures
US11356070B2 (en) 2020-06-01 2022-06-07 Wolfspeed, Inc. RF amplifiers having shielded transmission line structures
US11837457B2 (en) 2020-09-11 2023-12-05 Wolfspeed, Inc. Packaging for RF transistor amplifiers

Also Published As

Publication number Publication date
EP3855486B1 (en) 2023-08-30
JP6615414B1 (ja) 2019-12-04
JPWO2020100219A1 (ja) 2021-02-15
EP3855486A1 (en) 2021-07-28
EP3855486A4 (en) 2022-01-05

Similar Documents

Publication Publication Date Title
US9589927B2 (en) Packaged RF amplifier devices with grounded isolation structures and methods of manufacture thereof
US9337774B2 (en) Packaged RF amplifier devices and methods of manufacture thereof
WO2020100219A1 (ja) 高周波増幅器および高周波増幅器モジュール
JP2002094054A5 (ja)
JP4316597B2 (ja) 半導体装置
TWI524511B (zh) 化合物半導體積體電路
EP0015709B1 (en) Constructional arrangement for semiconductor devices
JP2018085613A (ja) 半導体装置
WO2001056083A2 (en) Ldmos power package with a plurality of ground signal paths
JP5550224B2 (ja) 半導体装置
JP2003115732A (ja) 半導体装置
US9472497B2 (en) Semiconductor device
JP2010186959A (ja) 半導体パッケージおよびその作製方法
JP3744828B2 (ja) 半導体装置
JP2755250B2 (ja) 半導体集積回路
JP7456517B2 (ja) トランジスタ
JP2003258001A (ja) 高周波半導体装置
JP4718751B2 (ja) 半導体装置
US8963645B1 (en) Integrated-circuit amplifier with low temperature rise
JP5661707B2 (ja) 化合物半導体集積回路
JP2010183100A (ja) 半導体増幅器
JP7371340B2 (ja) 電力増幅装置及び電磁波放射装置
JP3762367B2 (ja) 高周波集積回路装置
JP2865099B1 (ja) 半導体装置
JP2007103391A (ja) 半導体増幅器

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2019517865

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18940342

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2018940342

Country of ref document: EP

Effective date: 20210422

NENP Non-entry into the national phase

Ref country code: DE