JP4041660B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP4041660B2 JP4041660B2 JP2001165701A JP2001165701A JP4041660B2 JP 4041660 B2 JP4041660 B2 JP 4041660B2 JP 2001165701 A JP2001165701 A JP 2001165701A JP 2001165701 A JP2001165701 A JP 2001165701A JP 4041660 B2 JP4041660 B2 JP 4041660B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- protective film
- resin insulating
- semiconductor chip
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 101
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 97
- 239000002184 metal Substances 0.000 claims description 97
- 230000001681 protective effect Effects 0.000 claims description 67
- 239000011347 resin Substances 0.000 claims description 41
- 229920005989 resin Polymers 0.000 claims description 41
- 230000002093 peripheral effect Effects 0.000 claims description 30
- 238000002955 isolation Methods 0.000 claims description 13
- 150000001875 compounds Chemical class 0.000 claims description 3
- 238000009413 insulation Methods 0.000 claims 2
- 230000000149 penetrating effect Effects 0.000 claims 1
- 239000000758 substrate Substances 0.000 description 33
- 239000004642 Polyimide Substances 0.000 description 15
- 229920001721 polyimide Polymers 0.000 description 15
- 238000000034 method Methods 0.000 description 13
- 238000007747 plating Methods 0.000 description 10
- 238000004544 sputter deposition Methods 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49082—Resistor making
- Y10T29/49087—Resistor making with envelope or housing
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関し、特にポリイミド、ＢＣＢ等の樹脂絶縁膜を使用する半導体装置に適用して好適なものである。
【０００２】
【従来の技術】
これまで、モールド等により実装するチップには、一般的にポリイミド、ＢＣＢ等の絶縁膜が表面保護膜として用いられている。
【０００３】
図８には、ポリイミド、ＢＣＢ等の絶縁膜を表面保護膜として用いたチップの一例を示す。図８の（Ａ）、（Ｂ）はチップ表面を示す平面図、（Ｃ）は（Ｂ）のｃ線断面図、（Ｄ）は（Ｂ）のｄ線断面図、（Ｅ）はチップ裏面を示す底面図である。
【０００４】
半導体基板１０１の動作層には、ソース電極、ゲート電極、ドレイン電極が櫛歯状に形成されている。そして、半導体基板１０１の表面において、各電極からそれぞれソースパッド１０２、ゲートパッド１０３、ドレインパッド１０４が引き出されている。
【０００５】
半導体動作層上部は、ポリイミド等の表面保護絶縁膜１０５により覆われている。図８（Ａ）に示すものは、動作層上部のみを表面保護絶縁膜１０５により覆った仕様である。また、図８（Ｂ）に示すものは、各パッド１０２〜１０４部分を除く全領域を表面保護絶縁膜１０５により覆った仕様であり、チップ表面の電極、半導体部分の露出を減らして、信頼度の向上を狙った構造となっている。
【０００６】
このようにしたチップにおいて、ソースパッド１０２は、バイアホール１０２Ｂを介してチップ裏面のパッド１０２Ａに接続され、裏面のパッド１０２Ａはソースのグランドとして実装されるのが一般的である。
【０００７】
【発明が解決しようとする課題】
上述のように、従来のチップの表面保護膜としては、ポリイミド、ＢＣＢ等の絶縁膜が多く用いられている。しかしながら、ポリイミド、ＢＣＢを用いたデバイスは、高い信頼性が要求される用途には用いることができなかった。例えば、ポリイミドは吸水性が高く、長期的には吸水した水分が飽和し、ゲート、ソース等のフィンガー上に水分が染み出してコロージョン、イオンマイグレーション等を誘発し、デバイス故障を引き起こしてしまうおそれがある。また、ＢＣＢは吸水性が極めて小さいとされているが、金属-ＢＣＢ界面やＢＣＢそのものにも水分の透過が起こり、上記のような障害を引き起こしてしまうおそれがある。
【０００８】
上記のような主に耐湿性による問題のため、より高い信頼性が要求されるデバイスには、気密性の高いハーメチックシールパッケージが用いられる。しかしながら、ハーメチックシールパッケージは非常に高価で、場合によってはチップの数倍の価格となることもあり、製品のコストダウンを図るうえで大きな障壁となってしまう。
【０００９】
本発明は上記のような点に鑑みてなされたものであり、ポリイミド、ＢＣＢ等の絶縁膜を用いつつ、その耐湿性を格段に向上させて、信頼性の高い半導体装置が得られるようにすることを目的とする。
【００１０】
【課題を解決するための手段】
本発明は、上記のような点に鑑みてなされたものであり、金属が入手、微細加工が容易で、半導体製造において一般的に用いられる材料であり、耐湿性が高いことに注目して、半導体基板の表面に絶縁膜として塗布されたポリイミド、ＢＣＢ等の表面、側面すべてを金属で覆うようにしている。すなわち、本発明の半導体装置は、半導体チップ表面が樹脂絶縁膜で被覆保護されるとともに、上記樹脂絶縁膜の全面が耐湿性を有する金属保護膜で覆われ、上記金属保護膜は、上記樹脂絶縁膜の上面を覆う上面保護膜及び上記樹脂絶縁膜の側面を覆う側面保護膜により構成され、上記樹脂絶縁膜の周縁部で上記半導体チップ表面上に達して密着している。
【００１１】
金属で覆う際に問題となるのが、金属は導電性であるということである。言うまでもなく、通常の電極の形成方法では、露出している電極、パッド等がすべてショートしてしまい、チップとして成り立たない。そこで、本発明では、必要な電極についてはすべて表面側から裏面側に引き出す構造を採用することとした。すなわち、本発明の半導体装置は、半導体チップ表面の能動領域に接続された複数の電極と、上記能動領域上に設けられた樹脂絶縁膜と、上記樹脂絶縁膜の上面の全面を覆う上面保護膜及び上記樹脂絶縁膜の側面の全面を覆う側面保護膜により構成され、上記側面保護膜が上記半導体チップ表面上に達して密着する金属保護膜と、上記半導体チップの裏面に設けられ、上記複数の電極のうち少なくとも１つの電位を裏面側に引き出す一又は複数の裏面電気的接続部位とを備えている。
【００１２】
また、本発明の半導体装置の製造方法は、半導体チップ表面に複数の電極を形成する工程と、上記半導体チップの表面を樹脂絶縁膜により覆う工程と、上記樹脂絶縁膜の上面及び側面の全面を、上記樹脂絶縁膜の上面を覆う上面保護膜及び上記樹脂絶縁膜の側面を覆う側面保護膜により構成される金属保護膜により覆い、上記金属保護膜が上記側面の側で上記半導体チップ表面上に達して密着するようにする工程と、上記複数の電極のうち少なくともいずれかの電気的接続部位を上記半導体チップの裏面に設ける工程とを含む。
【００１３】
【発明の実施の形態】
以下、図面を参照して、本発明の半導体装置及びその製造方法の実施の形態について説明する。
【００１４】
（第１の実施の形態）
図１には、第１の実施の形態のチップを示す。図１の（Ａ）はチップ表面を示す平面図、（Ｂ）はチップ裏面を示す底面図である。
【００１５】
半導体基板の動作層（能動領域）には、ＦＥＴをなすソース電極１１、ゲート電極１２、ドレイン電極１３が櫛歯状に形成されている。
【００１６】
半導体基板の表面にはソース電極１１から引き出されたソースバイアホール受けパッド１１Ａが、また、裏面にはソースボンディングパッド１１Ｂが設けられており、これらソースバイアホール受けパッド１１Ａとソースボンディングパッド１１Ｂとがバイアホール１１Ｃを介して接続されている。すなわち、ソース電極１１の電位がチップ裏面のソースボンディングパッド１１Ｂに引き出されている。
【００１７】
同様に、１２Ａはゲート電極１２から引き出された半導体基板の表面のゲートバイアホール受けパッド、１２Ｂは裏面のゲートボンディングパッド、１２Ｃはバイアホールである。また、１３Ａはドレイン電極１３から引き出された半導体基板の表面のドレインバイアホール受けパッド、１３Ｂは裏面のドレインボンディングパッド、１３Ｃはバイアホールである。
【００１８】
本実施の形態では、半導体基板の表面において周囲のアイソレーション（素子分離）領域を除く全域が、ポリイミド等の樹脂絶縁膜１４により覆われている。すなわち、上記すべての電極１１〜１３及びバイアホール受けパッド１１Ａ〜１３Ａは、絶縁膜１４により覆われることになる。
【００１９】
そして、上記絶縁膜１４の上面が、金属膜１５により覆われている。金属膜１５で覆う方法としては、スパッタ、蒸着、メッキ、これらの組み合わせいずれの方法を用いてもよい。なお、電極１１〜１３及びバイアホール受けパッド１１Ａ〜１３Ａは、絶縁膜１４及び金属膜１５により覆われるため実際には外観上見ることができないが、図１（Ａ）では説明のため図示する。
【００２０】
また、半導体基板の表面において周囲のアイソレーション（素子分離）領域には、半導体基板との密着を強化した周辺金属層１６が形成されている。そして、この周辺金属層１６により上記絶縁膜１４の側面が覆われることになる。
【００２１】
以上述べたように、金属膜１５が絶縁膜１４の上面保護膜として、周辺金属層１６が絶縁膜１４の側面保護膜として機能し、絶縁膜１４の上面、側面すべてが金属保護膜により覆われた構成となっている。これにより、表裏面ともにデバイス上に現れる部分は、半導体基板か、その半導体基板と強固に密着する金属のみとなるので、格段に高い耐湿性が実現される。
【００２２】
なお、本実施の形態の場合、チップ実装は通常の場合と表裏が逆になり、チップ裏面のソース、ゲート、ドレインそれぞれのボンディングパッド１１Ｂ〜１３Ｂにボンディングすることになる。
【００２３】
上記のように絶縁膜１４の上面、側面すべてを金属で覆う構造を採用することにより、以下に述べるような応用的実施が可能となる。
（１）．ソース、ゲート、ドレインといった複数の電極は、そのうちの１つを金属保護膜に接続することにより、金属保護膜を電極として使用することが可能である。
（２）．ある電極を金属保護膜に接続する場合、その電極が複数あれば、例えば図１に示したソース電極１１のように複数あれば、それら複数の同電位の電極（複数のソース電極１１）を金属保護膜に接続してもよい。
（３）．金属保護膜は絶縁膜の上面及び側面を覆えばよいので、チップ表面の一部が絶縁膜で覆われない場合は、その覆われない領域を金属保護膜で覆わなくてもよい。
（４）．チップ裏面に引き出された電極は、上記（３）で述べた「絶縁膜で覆われない領域」においてチップ表面側に再度引き出してもよい。
（５）．チップの表面側と裏面側との接続は、バイアホールを介して接続する以外にも、チップ側面を利用して接続してもよい。
【００２４】
これら応用例の効果として、次の述べるようなことが挙げられる。例えば、応用例（１）、（２）においては、金属保護膜に接続される電極がグランド等の接地電位であれば、金属保護膜による電磁シールド効果が得られる。特に、応用例（２）では、複数の電極が金属保護膜に接続されるので、面積の大きな金属保護膜を介して放熱が行われることになり、放熱性を向上させることができる。また、応用例（４）においては、チップ表面側でのコンタクトが可能になる。
【００２５】
（第２の実施の形態）
第２の実施の形態は、上述した応用例（１）、（２）に相当するものであり、具体的には、ソース電極を金属保護膜に接続するようにしている。図２には、第２の実施の形態のチップを示す。図２の（Ａ）はチップ表面を示す平面図、（Ｂ）は（Ａ）のｂ線断面図、（Ｃ）は（Ａ）のｃ線断面図、（Ｄ）は（Ａ）のｄ線断面図、（Ｅ）はチップ裏面を示す底面図である。
【００２６】
半導体基板の動作層には、ＦＥＴをなすソース電極２１、ゲート電極２２、ドレイン電極２３が櫛歯状に形成されている。
【００２７】
半導体基板の表面にはゲート電極２２から引き出されたゲートバイアホール受けパッド２２Ａが、また、裏面にはゲートボンディングパッド２２Ｂが設けられており、これらゲートバイアホール受けパッド２２Ａとゲートボンディングパッド２２Ｂとがバイアホール２２Ｃを介して接続されている。
【００２８】
同様に、半導体基板の表面にはドレイン電極２３から引き出されたドレインバイアホール受けパッド２３Ａが、また、裏面にはドレインボンディングパッド２３Ｂが設けられており、これらドレインバイアホール受けパッド２３Ａとドレインボンディングパッド２３Ｂとがバイアホール２３Ｃを介して接続されている。
【００２９】
また、半導体基板の表面において周囲のアイソレーション（素子分離）領域には、合金化により半導体基板との密着を強化した周辺金属層２６が形成されている。このアイソレーション領域は、半導体としてアイソレーションされており、電気的には完全に独立している。
【００３０】
ここで、図２（Ｂ）、（Ｃ）に示すように、ソース電極２１は２層目の配線によりゲート電極２２及びゲートバイアホール受けパッド２２Ａ、ドレイン電極２３及びドレインバイアホール受けパッド２３Ａよりも高く形成されており、周辺金属層２６とほぼ同じ高さとなっている。
【００３１】
周辺金属層２６の内側においては、絶縁膜２４としてのポリイミド等が塗布されており、ゲート電極２２、ドレイン電極２３、ゲートバイアホール受けパッド２２Ａ、ドレインバイアホール受けパッド２３Ａが絶縁膜２４により覆われて、異なる電極間が絶縁されている。ただし、絶縁膜２４の上面において、ソース電極２１のみ露出されている。
【００３２】
そして、金属膜２５により、絶縁膜２４の上面、周辺金属層２６の上面、及び絶縁膜２４の上面に露出させたソース電極２１の上面をすべて覆っている。したがって、この金属膜２５を介してソース電極２１と周辺金属層２６とが接続されることになる。ただし、金属膜２５は、ゲート電極２２（ゲートバイアホール受けパッド２２Ａ）及びドレイン電極２３（ドレインバイアホール受けパッド２３Ａ）とは絶縁膜２４により絶縁されている。
【００３３】
なお、電極２１〜２３及びバイアホール受けパッド２２Ａ、２３Ａは、金属膜２５により覆われるため実際には外観上見ることができないが、図２（Ａ）では説明のため図示する。
【００３４】
以上述べたように、金属膜２５が絶縁膜２４の上面保護膜として、周辺金属層２６が絶縁膜２４の側面保護膜として機能し、絶縁膜２４の上面、側面すべてが金属保護膜により覆われた構成となるので、格段に高い耐湿性が実現される。しかも、ソース電極２１を半導体基板の裏面に引き出す必要がなくなるので、上記第１の実施の形態で説明したソースバイアホール受けパッドやソースボンディングパッドは不要となり、従来例で説明したソースバイアホール構造のチップと同様、ゲート、ドレインのボンディング面に対する裏面（即ち、金属保護膜のある面）をソースのグランドとした実装が可能となる。また、チップ表面の金属膜２５を平坦にすることができるので、フリップチップ実装を主眼にしたデバイスにおいて、その実装を容易にすることが可能となる。
【００３５】
以下、図２〜６を参照して、本実施の形態における半導体装置の製造方法を説明する。ここでは、ＧａＡｓ基板等を用いた化合物半導体デバイスである高周波特性を有するＭＥＳＦＥＴを例にして説明する。なお、図３〜６において、図２で説明した構成要素と同じものには同一の符号を付して説明する。
【００３６】
先ず、半導体基板２７にイオン注入、メサエッチ等の方法により素子間分離を行い、動作層３０を形成する。
続いて、図３に示すように、動作層３０では、ＷＳｉ等のメタルを用いてショットキー接合させたゲート電極２２を、また、ＡｕＧｅ等のメタルを用いてオーミック性のソース電極２１−１、ドレイン電極２３を櫛歯状に形成する。オーミックメタルには、膜厚３μｍ程度のＡｕメッキ層を形成して、電極の電流密度を確保するようにしている。
【００３７】
さらに、半導体基板２７の表面にゲートバイアホール受けパッド２２Ａ、ドレインバイアホール受けパッド２３Ａを設け、動作層３０外のアイソレーション（素子分離）領域には周辺金属層２６−１を形成する。
【００３８】
その後、図４に示すように、絶縁膜２４としてポリイミドを全面に塗布する。そして、絶縁膜２４のソース電極２１−１、周辺金属層２６−１部分に開口２８を形成して、これらソース電極２１−１、周辺金属層２６−１の上面を露出させる。開口させるための加工としては、絶縁膜２４として感光性のポリイミドを用いて、薬液によるエッチングを行う等すればよい。
【００３９】
そして、図５に示すように、開口２８部分に、ソース２層目配線２１−２、２層目の周辺金属層２６−２を電解Ａｕメッキにより形成する。すなわち、開口２８を形成した後、全面にスパッタ等の方法でメタルを堆積させ、開口２８より僅かに小さくメッキ用のパターニングを行う。そして、膜厚４μｍ程度のＡｕメッキ層を形成し、Ａｕメッキ層をマスクにして、スパッタ等の方法で堆積させたメタルをミリング等の方法でエッチングして除去すればよい。
【００４０】
次に、図６に示すように、絶縁膜２４としてポリイミドを全面に塗布し、ソース電極（ソース２層目配線）２１−２、周辺金属層２６−２部分に開口２９を形成して、これらソース電極２１−２、周辺金属層２６−２の上面を露出させる。このときのチップの表面は、図６（Ｂ）に示すように、周辺金属層２６−２の内側においてソース電極（ソース２層目配線）２１−２の上面のみが露出し、他の電極２２、２３やパッド２２Ａ、２３Ａは絶縁膜２４により覆われている。
【００４１】
その後、全面にスパッタ等の方法でＴｉ、Ｎｉ等のメタルを堆積させる。そして、周辺金属層２６及びソース電極２１を含むトランジスタ上の領域をチップ領域のわずかに内側（周辺金属層２６の外側エッジより内側）を矩形に開口するようにレジストを用いてパターニングを行い、膜厚３μｍ程度のＡｕメッキ層を形成し、レジストを除去する。以上述べたようにして、図２（Ｂ）に示したように金属膜２５が形成され、基板表面の形成工程が完了する。金属保護膜を構成する金属膜２５は、スパッタメタルによる下地層とＡｕメッキ層とを有することになり、絶縁膜２４に対する密着性を高めることができる。
【００４２】
次に、基板裏面の形成工程に移行して、図２（Ｃ）、（Ｅ）に示したように、ドライエッチング等により半導体基板２７の裏面側からバイアホール２２Ｃ、２３Ｃを形成し、各ボンディングパッド２２Ｂ、２３Ｂ部分にＡｕメッキを行うことで、本実施の形態のチップが完成する。
【００４３】
（第３の実施の形態）
第３の実施の形態は、上述した応用例（４）に相当するものである。図７には、第３の実施の形態のチップを示す。図７の（Ａ）はチップ表面を示す平面図、（Ｂ）はチップ裏面を表す底面図である。なお、以下では、上記第２の実施の形態との差異を中心に説明する。
【００４４】
上記第２の実施の形態と同様に、半導体基板の動作層には、ＦＥＴをなすソース電極３１、ゲート電極３２、ドレイン電極３３が櫛歯状に形成されている。
【００４５】
半導体基板の表面にはゲート電極３２から引き出されたゲートバイアホール受けパッド３２Ａが、また、裏面にはパッド３２Ｂ（以下、「ゲート中継パッド」と称する）が設けられており、これらゲートバイアホール受けパッド３２Ａとゲート中継パッド３２Ｂとがバイアホール３２Ｃを介して接続されている。
【００４６】
同様に、半導体基板の表面にはドレイン電極３３から引き出されたドレインバイアホール受けパッド３３Ａが、また、裏面にはパッド３３Ｂ（以下、「ドレイン中継パッド」と称する）が設けられており、これらドレインバイアホール受けパッド３３Ａとドレイン中継パッド３３Ｂとがバイアホール３３Ｃを介して接続されている。
【００４７】
また、上記第２の実施の形態と同様に、周辺金属層３６の内側においては、絶縁膜３４としてのポリイミド等が塗布されており、ゲート電極３２、ドレイン電極３３、ゲートバイアホール受けパッド３２Ａ、ドレインバイアホール受けパッド３３Ａが絶縁膜３４により覆われている。そして、金属膜３５により、絶縁膜３４の上面、周辺金属層３６の上面、及び絶縁膜３４の上面に露出させたソース電極３１の上面がすべて覆われおり、この金属膜３５を介して、ソース電極３１と周辺金属層３６とが接続される。
【００４８】
ここで、図７（Ａ）に示すように、本実施の形態では、半導体基板の表面において周囲のアイソレーション領域が広く確保されており、周辺金属層３６の外側にスペースが存在する。このアイソレーション領域のスペースにおいて、ゲートバイアホール受けパッド３２Ａ側には、ゲートボンディングパッド３２Ｄが設けられている。そして、このゲートボンディングパッド３２Ｄは、上記バイアホール３２Ｃとは別のバイアホール３２Ｅを介して、半導体基板の裏面のゲート中継パッド３２Ｂに接続されている。すなわち、ゲート電極３２は、チップ表面のゲートバイアホール受けパッド３２Ａからバイアホール３２Ｃを介して裏面のゲート中継パッド３２Ｂに接続され、更にバイアホール３２Ｅを介して表面のゲートボンディングパッド３２Ｄに接続されている。
【００４９】
同様に、アイソレーション領域のスペースにおいて、ドレインバイアホール受けパッド３３Ａ側には、ドレインボンディングパッド３３Ｄが設けられている。そして、このドレインボンディングパッド３３Ｄは、上記バイアホール３３Ｃとは別のバイアホール３３Ｅを介して、半導体基板の裏面のドレイン中継パッド３３Ｂに接続されている。すなわち、ドレイン電極３３は、チップ表面のドレインバイアホール受けパッド３３Ａからバイアホール３３Ｃを介して裏面のドレイン中継パッド３３Ｂに接続され、更にバイアホール３３Ｅを介して表面のドレインボンディングパッド３３Ｄに接続されている。
【００５０】
また、図７（Ａ）に示すように、本実施の形態では、周辺金属層３６の両端部を大きくして、ソース電極パッド３１Ｄとして使用するようにしている。
【００５１】
以上述べたように、金属膜３５が絶縁膜３４の上面保護膜として、周辺金属層３６が絶縁膜３４の側面保護膜として機能し、絶縁膜３４の上面、側面すべてが金属保護膜により覆われた構成となるので、格段に高い耐湿性が実現される。しかも、チップ表裏面いずれにおいてもボンディングが可能となり、極めて自由度の高い実装設計が可能となる。
【００５２】
上記第１〜３の実施の形態では、金属膜１５、２５、３５を上面保護膜と、周辺金属層１６、２６、３６を側面保護膜として絶縁膜１４、２４、３４を覆うことにより、強固な金属保護膜を形成するようにしたが、要求される信頼度によっては、金属保護膜の上面、側部を分けずに、絶縁膜形成後、その絶縁膜の全面に金属をスパッタ、蒸着等により一度に形成するようにしてもよい。もちろん、一度形成した金属保護膜にＡｕメッキ等を施して、強度を高めることも考えられる。この場合に、樹脂絶縁膜を覆う金属保護膜の終端が直に半導体基板、ＳｉＯ2膜、ＳｉＮ膜等の絶縁膜であるような場合、下地としてＴｉ、Ｎｉ等の密着性に優れたものを用いれば、密着度を高めて信頼性を向上させることができる。
【００５３】
また、上記第３の実施の形態では、バイアホールを介してチップ表面側と裏面側との接続を行うようにしたが、その接続はチップの側壁を利用して行うことも考えられる。例えば、半導体チップの側面に電気的接続部材を設け、その電気的接続部材を介して上記半導体基板の表面側と裏面側との接続を行うようにすればよい。
【００５４】
【発明の効果】
本発明によれば、半導体チップ表面を樹脂絶縁膜で覆うのみならず、更にその樹脂絶縁膜を半導体チップ表面上に達する金属膜で覆うようにしたので、耐湿性を格段に向上させて、コストアップすることなく信頼性の高い半導体装置を得ることができる。
【図面の簡単な説明】
【図１】第１の実施の形態のチップを示す概略図である。
【図２】第２の実施の形態のチップを示す概略図である。
【図３】第２の実施の形態のチップを製造する一工程を説明するための平面図である。
【図４】第２の実施の形態のチップを製造する一工程を説明するための断面図である。
【図５】第２の実施の形態のチップを製造する一工程を説明するための断面図である。
【図６】第２の実施の形態のチップを製造する一工程を説明するための概略図である。
【図７】第３の実施の形態のチップを示す概略図である。
【図８】従来例のチップを示す概略図である。
【符号の説明】
１１、２１、３１ ソース電極
１２、２２、３２ ゲート電極
１３、２３、３３ ドレイン電極
１１Ａ ソースバイアホール受けパッド
１２Ａ、２２Ａ、３２Ａ ゲートバイアホール受けパッド
１３Ａ、２３Ａ、３３Ａ ドレインバイアホール受けパッド
１１Ｂ ソースボンディングパッド
１２Ｂ、２２Ｂ ゲートボンディングパッド
１３Ｂ、２３Ｂ ドレインボンディングパッド
３２Ｂ ゲート中継パッド
３３Ｂ ドレイン中継パッド
１１Ｃ、１２Ｃ、１３Ｃ バイアホール
２１Ｃ、２２Ｃ、２３Ｃ バイアホール
３１Ｃ、３２Ｃ、３３Ｃ バイアホール
３２Ｄ ゲートボンディングパッド
３３Ｄ ドレインボンディングパッド
３２Ｅ、３３Ｅ バイアホール
１４、２４、３４ 絶縁膜
１５、２５、３５ 金属膜
１６、２６、３６ 周辺金属層
２７ 半導体基板
２８ 開口
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関し、特にポリイミド、ＢＣＢ等の樹脂絶縁膜を使用する半導体装置に適用して好適なものである。
【０００２】
【従来の技術】
これまで、モールド等により実装するチップには、一般的にポリイミド、ＢＣＢ等の絶縁膜が表面保護膜として用いられている。
【０００３】
図８には、ポリイミド、ＢＣＢ等の絶縁膜を表面保護膜として用いたチップの一例を示す。図８の（Ａ）、（Ｂ）はチップ表面を示す平面図、（Ｃ）は（Ｂ）のｃ線断面図、（Ｄ）は（Ｂ）のｄ線断面図、（Ｅ）はチップ裏面を示す底面図である。
【０００４】
半導体基板１０１の動作層には、ソース電極、ゲート電極、ドレイン電極が櫛歯状に形成されている。そして、半導体基板１０１の表面において、各電極からそれぞれソースパッド１０２、ゲートパッド１０３、ドレインパッド１０４が引き出されている。
【０００５】
半導体動作層上部は、ポリイミド等の表面保護絶縁膜１０５により覆われている。図８（Ａ）に示すものは、動作層上部のみを表面保護絶縁膜１０５により覆った仕様である。また、図８（Ｂ）に示すものは、各パッド１０２〜１０４部分を除く全領域を表面保護絶縁膜１０５により覆った仕様であり、チップ表面の電極、半導体部分の露出を減らして、信頼度の向上を狙った構造となっている。
【０００６】
このようにしたチップにおいて、ソースパッド１０２は、バイアホール１０２Ｂを介してチップ裏面のパッド１０２Ａに接続され、裏面のパッド１０２Ａはソースのグランドとして実装されるのが一般的である。
【０００７】
【発明が解決しようとする課題】
上述のように、従来のチップの表面保護膜としては、ポリイミド、ＢＣＢ等の絶縁膜が多く用いられている。しかしながら、ポリイミド、ＢＣＢを用いたデバイスは、高い信頼性が要求される用途には用いることができなかった。例えば、ポリイミドは吸水性が高く、長期的には吸水した水分が飽和し、ゲート、ソース等のフィンガー上に水分が染み出してコロージョン、イオンマイグレーション等を誘発し、デバイス故障を引き起こしてしまうおそれがある。また、ＢＣＢは吸水性が極めて小さいとされているが、金属-ＢＣＢ界面やＢＣＢそのものにも水分の透過が起こり、上記のような障害を引き起こしてしまうおそれがある。
【０００８】
上記のような主に耐湿性による問題のため、より高い信頼性が要求されるデバイスには、気密性の高いハーメチックシールパッケージが用いられる。しかしながら、ハーメチックシールパッケージは非常に高価で、場合によってはチップの数倍の価格となることもあり、製品のコストダウンを図るうえで大きな障壁となってしまう。
【０００９】
本発明は上記のような点に鑑みてなされたものであり、ポリイミド、ＢＣＢ等の絶縁膜を用いつつ、その耐湿性を格段に向上させて、信頼性の高い半導体装置が得られるようにすることを目的とする。
【００１０】
【課題を解決するための手段】
本発明は、上記のような点に鑑みてなされたものであり、金属が入手、微細加工が容易で、半導体製造において一般的に用いられる材料であり、耐湿性が高いことに注目して、半導体基板の表面に絶縁膜として塗布されたポリイミド、ＢＣＢ等の表面、側面すべてを金属で覆うようにしている。すなわち、本発明の半導体装置は、半導体チップ表面が樹脂絶縁膜で被覆保護されるとともに、上記樹脂絶縁膜の全面が耐湿性を有する金属保護膜で覆われ、上記金属保護膜は、上記樹脂絶縁膜の上面を覆う上面保護膜及び上記樹脂絶縁膜の側面を覆う側面保護膜により構成され、上記樹脂絶縁膜の周縁部で上記半導体チップ表面上に達して密着している。
【００１１】
金属で覆う際に問題となるのが、金属は導電性であるということである。言うまでもなく、通常の電極の形成方法では、露出している電極、パッド等がすべてショートしてしまい、チップとして成り立たない。そこで、本発明では、必要な電極についてはすべて表面側から裏面側に引き出す構造を採用することとした。すなわち、本発明の半導体装置は、半導体チップ表面の能動領域に接続された複数の電極と、上記能動領域上に設けられた樹脂絶縁膜と、上記樹脂絶縁膜の上面の全面を覆う上面保護膜及び上記樹脂絶縁膜の側面の全面を覆う側面保護膜により構成され、上記側面保護膜が上記半導体チップ表面上に達して密着する金属保護膜と、上記半導体チップの裏面に設けられ、上記複数の電極のうち少なくとも１つの電位を裏面側に引き出す一又は複数の裏面電気的接続部位とを備えている。
【００１２】
また、本発明の半導体装置の製造方法は、半導体チップ表面に複数の電極を形成する工程と、上記半導体チップの表面を樹脂絶縁膜により覆う工程と、上記樹脂絶縁膜の上面及び側面の全面を、上記樹脂絶縁膜の上面を覆う上面保護膜及び上記樹脂絶縁膜の側面を覆う側面保護膜により構成される金属保護膜により覆い、上記金属保護膜が上記側面の側で上記半導体チップ表面上に達して密着するようにする工程と、上記複数の電極のうち少なくともいずれかの電気的接続部位を上記半導体チップの裏面に設ける工程とを含む。
【００１３】
【発明の実施の形態】
以下、図面を参照して、本発明の半導体装置及びその製造方法の実施の形態について説明する。
【００１４】
（第１の実施の形態）
図１には、第１の実施の形態のチップを示す。図１の（Ａ）はチップ表面を示す平面図、（Ｂ）はチップ裏面を示す底面図である。
【００１５】
半導体基板の動作層（能動領域）には、ＦＥＴをなすソース電極１１、ゲート電極１２、ドレイン電極１３が櫛歯状に形成されている。
【００１６】
半導体基板の表面にはソース電極１１から引き出されたソースバイアホール受けパッド１１Ａが、また、裏面にはソースボンディングパッド１１Ｂが設けられており、これらソースバイアホール受けパッド１１Ａとソースボンディングパッド１１Ｂとがバイアホール１１Ｃを介して接続されている。すなわち、ソース電極１１の電位がチップ裏面のソースボンディングパッド１１Ｂに引き出されている。
【００１７】
同様に、１２Ａはゲート電極１２から引き出された半導体基板の表面のゲートバイアホール受けパッド、１２Ｂは裏面のゲートボンディングパッド、１２Ｃはバイアホールである。また、１３Ａはドレイン電極１３から引き出された半導体基板の表面のドレインバイアホール受けパッド、１３Ｂは裏面のドレインボンディングパッド、１３Ｃはバイアホールである。
【００１８】
本実施の形態では、半導体基板の表面において周囲のアイソレーション（素子分離）領域を除く全域が、ポリイミド等の樹脂絶縁膜１４により覆われている。すなわち、上記すべての電極１１〜１３及びバイアホール受けパッド１１Ａ〜１３Ａは、絶縁膜１４により覆われることになる。
【００１９】
そして、上記絶縁膜１４の上面が、金属膜１５により覆われている。金属膜１５で覆う方法としては、スパッタ、蒸着、メッキ、これらの組み合わせいずれの方法を用いてもよい。なお、電極１１〜１３及びバイアホール受けパッド１１Ａ〜１３Ａは、絶縁膜１４及び金属膜１５により覆われるため実際には外観上見ることができないが、図１（Ａ）では説明のため図示する。
【００２０】
また、半導体基板の表面において周囲のアイソレーション（素子分離）領域には、半導体基板との密着を強化した周辺金属層１６が形成されている。そして、この周辺金属層１６により上記絶縁膜１４の側面が覆われることになる。
【００２１】
以上述べたように、金属膜１５が絶縁膜１４の上面保護膜として、周辺金属層１６が絶縁膜１４の側面保護膜として機能し、絶縁膜１４の上面、側面すべてが金属保護膜により覆われた構成となっている。これにより、表裏面ともにデバイス上に現れる部分は、半導体基板か、その半導体基板と強固に密着する金属のみとなるので、格段に高い耐湿性が実現される。
【００２２】
なお、本実施の形態の場合、チップ実装は通常の場合と表裏が逆になり、チップ裏面のソース、ゲート、ドレインそれぞれのボンディングパッド１１Ｂ〜１３Ｂにボンディングすることになる。
【００２３】
上記のように絶縁膜１４の上面、側面すべてを金属で覆う構造を採用することにより、以下に述べるような応用的実施が可能となる。
（１）．ソース、ゲート、ドレインといった複数の電極は、そのうちの１つを金属保護膜に接続することにより、金属保護膜を電極として使用することが可能である。
（２）．ある電極を金属保護膜に接続する場合、その電極が複数あれば、例えば図１に示したソース電極１１のように複数あれば、それら複数の同電位の電極（複数のソース電極１１）を金属保護膜に接続してもよい。
（３）．金属保護膜は絶縁膜の上面及び側面を覆えばよいので、チップ表面の一部が絶縁膜で覆われない場合は、その覆われない領域を金属保護膜で覆わなくてもよい。
（４）．チップ裏面に引き出された電極は、上記（３）で述べた「絶縁膜で覆われない領域」においてチップ表面側に再度引き出してもよい。
（５）．チップの表面側と裏面側との接続は、バイアホールを介して接続する以外にも、チップ側面を利用して接続してもよい。
【００２４】
これら応用例の効果として、次の述べるようなことが挙げられる。例えば、応用例（１）、（２）においては、金属保護膜に接続される電極がグランド等の接地電位であれば、金属保護膜による電磁シールド効果が得られる。特に、応用例（２）では、複数の電極が金属保護膜に接続されるので、面積の大きな金属保護膜を介して放熱が行われることになり、放熱性を向上させることができる。また、応用例（４）においては、チップ表面側でのコンタクトが可能になる。
【００２５】
（第２の実施の形態）
第２の実施の形態は、上述した応用例（１）、（２）に相当するものであり、具体的には、ソース電極を金属保護膜に接続するようにしている。図２には、第２の実施の形態のチップを示す。図２の（Ａ）はチップ表面を示す平面図、（Ｂ）は（Ａ）のｂ線断面図、（Ｃ）は（Ａ）のｃ線断面図、（Ｄ）は（Ａ）のｄ線断面図、（Ｅ）はチップ裏面を示す底面図である。
【００２６】
半導体基板の動作層には、ＦＥＴをなすソース電極２１、ゲート電極２２、ドレイン電極２３が櫛歯状に形成されている。
【００２７】
半導体基板の表面にはゲート電極２２から引き出されたゲートバイアホール受けパッド２２Ａが、また、裏面にはゲートボンディングパッド２２Ｂが設けられており、これらゲートバイアホール受けパッド２２Ａとゲートボンディングパッド２２Ｂとがバイアホール２２Ｃを介して接続されている。
【００２８】
同様に、半導体基板の表面にはドレイン電極２３から引き出されたドレインバイアホール受けパッド２３Ａが、また、裏面にはドレインボンディングパッド２３Ｂが設けられており、これらドレインバイアホール受けパッド２３Ａとドレインボンディングパッド２３Ｂとがバイアホール２３Ｃを介して接続されている。
【００２９】
また、半導体基板の表面において周囲のアイソレーション（素子分離）領域には、合金化により半導体基板との密着を強化した周辺金属層２６が形成されている。このアイソレーション領域は、半導体としてアイソレーションされており、電気的には完全に独立している。
【００３０】
ここで、図２（Ｂ）、（Ｃ）に示すように、ソース電極２１は２層目の配線によりゲート電極２２及びゲートバイアホール受けパッド２２Ａ、ドレイン電極２３及びドレインバイアホール受けパッド２３Ａよりも高く形成されており、周辺金属層２６とほぼ同じ高さとなっている。
【００３１】
周辺金属層２６の内側においては、絶縁膜２４としてのポリイミド等が塗布されており、ゲート電極２２、ドレイン電極２３、ゲートバイアホール受けパッド２２Ａ、ドレインバイアホール受けパッド２３Ａが絶縁膜２４により覆われて、異なる電極間が絶縁されている。ただし、絶縁膜２４の上面において、ソース電極２１のみ露出されている。
【００３２】
そして、金属膜２５により、絶縁膜２４の上面、周辺金属層２６の上面、及び絶縁膜２４の上面に露出させたソース電極２１の上面をすべて覆っている。したがって、この金属膜２５を介してソース電極２１と周辺金属層２６とが接続されることになる。ただし、金属膜２５は、ゲート電極２２（ゲートバイアホール受けパッド２２Ａ）及びドレイン電極２３（ドレインバイアホール受けパッド２３Ａ）とは絶縁膜２４により絶縁されている。
【００３３】
なお、電極２１〜２３及びバイアホール受けパッド２２Ａ、２３Ａは、金属膜２５により覆われるため実際には外観上見ることができないが、図２（Ａ）では説明のため図示する。
【００３４】
以上述べたように、金属膜２５が絶縁膜２４の上面保護膜として、周辺金属層２６が絶縁膜２４の側面保護膜として機能し、絶縁膜２４の上面、側面すべてが金属保護膜により覆われた構成となるので、格段に高い耐湿性が実現される。しかも、ソース電極２１を半導体基板の裏面に引き出す必要がなくなるので、上記第１の実施の形態で説明したソースバイアホール受けパッドやソースボンディングパッドは不要となり、従来例で説明したソースバイアホール構造のチップと同様、ゲート、ドレインのボンディング面に対する裏面（即ち、金属保護膜のある面）をソースのグランドとした実装が可能となる。また、チップ表面の金属膜２５を平坦にすることができるので、フリップチップ実装を主眼にしたデバイスにおいて、その実装を容易にすることが可能となる。
【００３５】
以下、図２〜６を参照して、本実施の形態における半導体装置の製造方法を説明する。ここでは、ＧａＡｓ基板等を用いた化合物半導体デバイスである高周波特性を有するＭＥＳＦＥＴを例にして説明する。なお、図３〜６において、図２で説明した構成要素と同じものには同一の符号を付して説明する。
【００３６】
先ず、半導体基板２７にイオン注入、メサエッチ等の方法により素子間分離を行い、動作層３０を形成する。
続いて、図３に示すように、動作層３０では、ＷＳｉ等のメタルを用いてショットキー接合させたゲート電極２２を、また、ＡｕＧｅ等のメタルを用いてオーミック性のソース電極２１−１、ドレイン電極２３を櫛歯状に形成する。オーミックメタルには、膜厚３μｍ程度のＡｕメッキ層を形成して、電極の電流密度を確保するようにしている。
【００３７】
さらに、半導体基板２７の表面にゲートバイアホール受けパッド２２Ａ、ドレインバイアホール受けパッド２３Ａを設け、動作層３０外のアイソレーション（素子分離）領域には周辺金属層２６−１を形成する。
【００３８】
その後、図４に示すように、絶縁膜２４としてポリイミドを全面に塗布する。そして、絶縁膜２４のソース電極２１−１、周辺金属層２６−１部分に開口２８を形成して、これらソース電極２１−１、周辺金属層２６−１の上面を露出させる。開口させるための加工としては、絶縁膜２４として感光性のポリイミドを用いて、薬液によるエッチングを行う等すればよい。
【００３９】
そして、図５に示すように、開口２８部分に、ソース２層目配線２１−２、２層目の周辺金属層２６−２を電解Ａｕメッキにより形成する。すなわち、開口２８を形成した後、全面にスパッタ等の方法でメタルを堆積させ、開口２８より僅かに小さくメッキ用のパターニングを行う。そして、膜厚４μｍ程度のＡｕメッキ層を形成し、Ａｕメッキ層をマスクにして、スパッタ等の方法で堆積させたメタルをミリング等の方法でエッチングして除去すればよい。
【００４０】
次に、図６に示すように、絶縁膜２４としてポリイミドを全面に塗布し、ソース電極（ソース２層目配線）２１−２、周辺金属層２６−２部分に開口２９を形成して、これらソース電極２１−２、周辺金属層２６−２の上面を露出させる。このときのチップの表面は、図６（Ｂ）に示すように、周辺金属層２６−２の内側においてソース電極（ソース２層目配線）２１−２の上面のみが露出し、他の電極２２、２３やパッド２２Ａ、２３Ａは絶縁膜２４により覆われている。
【００４１】
その後、全面にスパッタ等の方法でＴｉ、Ｎｉ等のメタルを堆積させる。そして、周辺金属層２６及びソース電極２１を含むトランジスタ上の領域をチップ領域のわずかに内側（周辺金属層２６の外側エッジより内側）を矩形に開口するようにレジストを用いてパターニングを行い、膜厚３μｍ程度のＡｕメッキ層を形成し、レジストを除去する。以上述べたようにして、図２（Ｂ）に示したように金属膜２５が形成され、基板表面の形成工程が完了する。金属保護膜を構成する金属膜２５は、スパッタメタルによる下地層とＡｕメッキ層とを有することになり、絶縁膜２４に対する密着性を高めることができる。
【００４２】
次に、基板裏面の形成工程に移行して、図２（Ｃ）、（Ｅ）に示したように、ドライエッチング等により半導体基板２７の裏面側からバイアホール２２Ｃ、２３Ｃを形成し、各ボンディングパッド２２Ｂ、２３Ｂ部分にＡｕメッキを行うことで、本実施の形態のチップが完成する。
【００４３】
（第３の実施の形態）
第３の実施の形態は、上述した応用例（４）に相当するものである。図７には、第３の実施の形態のチップを示す。図７の（Ａ）はチップ表面を示す平面図、（Ｂ）はチップ裏面を表す底面図である。なお、以下では、上記第２の実施の形態との差異を中心に説明する。
【００４４】
上記第２の実施の形態と同様に、半導体基板の動作層には、ＦＥＴをなすソース電極３１、ゲート電極３２、ドレイン電極３３が櫛歯状に形成されている。
【００４５】
半導体基板の表面にはゲート電極３２から引き出されたゲートバイアホール受けパッド３２Ａが、また、裏面にはパッド３２Ｂ（以下、「ゲート中継パッド」と称する）が設けられており、これらゲートバイアホール受けパッド３２Ａとゲート中継パッド３２Ｂとがバイアホール３２Ｃを介して接続されている。
【００４６】
同様に、半導体基板の表面にはドレイン電極３３から引き出されたドレインバイアホール受けパッド３３Ａが、また、裏面にはパッド３３Ｂ（以下、「ドレイン中継パッド」と称する）が設けられており、これらドレインバイアホール受けパッド３３Ａとドレイン中継パッド３３Ｂとがバイアホール３３Ｃを介して接続されている。
【００４７】
また、上記第２の実施の形態と同様に、周辺金属層３６の内側においては、絶縁膜３４としてのポリイミド等が塗布されており、ゲート電極３２、ドレイン電極３３、ゲートバイアホール受けパッド３２Ａ、ドレインバイアホール受けパッド３３Ａが絶縁膜３４により覆われている。そして、金属膜３５により、絶縁膜３４の上面、周辺金属層３６の上面、及び絶縁膜３４の上面に露出させたソース電極３１の上面がすべて覆われおり、この金属膜３５を介して、ソース電極３１と周辺金属層３６とが接続される。
【００４８】
ここで、図７（Ａ）に示すように、本実施の形態では、半導体基板の表面において周囲のアイソレーション領域が広く確保されており、周辺金属層３６の外側にスペースが存在する。このアイソレーション領域のスペースにおいて、ゲートバイアホール受けパッド３２Ａ側には、ゲートボンディングパッド３２Ｄが設けられている。そして、このゲートボンディングパッド３２Ｄは、上記バイアホール３２Ｃとは別のバイアホール３２Ｅを介して、半導体基板の裏面のゲート中継パッド３２Ｂに接続されている。すなわち、ゲート電極３２は、チップ表面のゲートバイアホール受けパッド３２Ａからバイアホール３２Ｃを介して裏面のゲート中継パッド３２Ｂに接続され、更にバイアホール３２Ｅを介して表面のゲートボンディングパッド３２Ｄに接続されている。
【００４９】
同様に、アイソレーション領域のスペースにおいて、ドレインバイアホール受けパッド３３Ａ側には、ドレインボンディングパッド３３Ｄが設けられている。そして、このドレインボンディングパッド３３Ｄは、上記バイアホール３３Ｃとは別のバイアホール３３Ｅを介して、半導体基板の裏面のドレイン中継パッド３３Ｂに接続されている。すなわち、ドレイン電極３３は、チップ表面のドレインバイアホール受けパッド３３Ａからバイアホール３３Ｃを介して裏面のドレイン中継パッド３３Ｂに接続され、更にバイアホール３３Ｅを介して表面のドレインボンディングパッド３３Ｄに接続されている。
【００５０】
また、図７（Ａ）に示すように、本実施の形態では、周辺金属層３６の両端部を大きくして、ソース電極パッド３１Ｄとして使用するようにしている。
【００５１】
以上述べたように、金属膜３５が絶縁膜３４の上面保護膜として、周辺金属層３６が絶縁膜３４の側面保護膜として機能し、絶縁膜３４の上面、側面すべてが金属保護膜により覆われた構成となるので、格段に高い耐湿性が実現される。しかも、チップ表裏面いずれにおいてもボンディングが可能となり、極めて自由度の高い実装設計が可能となる。
【００５２】
上記第１〜３の実施の形態では、金属膜１５、２５、３５を上面保護膜と、周辺金属層１６、２６、３６を側面保護膜として絶縁膜１４、２４、３４を覆うことにより、強固な金属保護膜を形成するようにしたが、要求される信頼度によっては、金属保護膜の上面、側部を分けずに、絶縁膜形成後、その絶縁膜の全面に金属をスパッタ、蒸着等により一度に形成するようにしてもよい。もちろん、一度形成した金属保護膜にＡｕメッキ等を施して、強度を高めることも考えられる。この場合に、樹脂絶縁膜を覆う金属保護膜の終端が直に半導体基板、ＳｉＯ2膜、ＳｉＮ膜等の絶縁膜であるような場合、下地としてＴｉ、Ｎｉ等の密着性に優れたものを用いれば、密着度を高めて信頼性を向上させることができる。
【００５３】
また、上記第３の実施の形態では、バイアホールを介してチップ表面側と裏面側との接続を行うようにしたが、その接続はチップの側壁を利用して行うことも考えられる。例えば、半導体チップの側面に電気的接続部材を設け、その電気的接続部材を介して上記半導体基板の表面側と裏面側との接続を行うようにすればよい。
【００５４】
【発明の効果】
本発明によれば、半導体チップ表面を樹脂絶縁膜で覆うのみならず、更にその樹脂絶縁膜を半導体チップ表面上に達する金属膜で覆うようにしたので、耐湿性を格段に向上させて、コストアップすることなく信頼性の高い半導体装置を得ることができる。
【図面の簡単な説明】
【図１】第１の実施の形態のチップを示す概略図である。
【図２】第２の実施の形態のチップを示す概略図である。
【図３】第２の実施の形態のチップを製造する一工程を説明するための平面図である。
【図４】第２の実施の形態のチップを製造する一工程を説明するための断面図である。
【図５】第２の実施の形態のチップを製造する一工程を説明するための断面図である。
【図６】第２の実施の形態のチップを製造する一工程を説明するための概略図である。
【図７】第３の実施の形態のチップを示す概略図である。
【図８】従来例のチップを示す概略図である。
【符号の説明】
１１、２１、３１ ソース電極
１２、２２、３２ ゲート電極
１３、２３、３３ ドレイン電極
１１Ａ ソースバイアホール受けパッド
１２Ａ、２２Ａ、３２Ａ ゲートバイアホール受けパッド
１３Ａ、２３Ａ、３３Ａ ドレインバイアホール受けパッド
１１Ｂ ソースボンディングパッド
１２Ｂ、２２Ｂ ゲートボンディングパッド
１３Ｂ、２３Ｂ ドレインボンディングパッド
３２Ｂ ゲート中継パッド
３３Ｂ ドレイン中継パッド
１１Ｃ、１２Ｃ、１３Ｃ バイアホール
２１Ｃ、２２Ｃ、２３Ｃ バイアホール
３１Ｃ、３２Ｃ、３３Ｃ バイアホール
３２Ｄ ゲートボンディングパッド
３３Ｄ ドレインボンディングパッド
３２Ｅ、３３Ｅ バイアホール
１４、２４、３４ 絶縁膜
１５、２５、３５ 金属膜
１６、２６、３６ 周辺金属層
２７ 半導体基板
２８ 開口
Claims (19)
- 半導体チップ表面の能動領域に接続された複数の電極と、
上記能動領域上に設けられた樹脂絶縁膜と、
上記樹脂絶縁膜の上面の全面を覆う上面保護膜及び上記樹脂絶縁膜の側面の全面を覆う側面保護膜により構成され、上記側面保護膜が上記半導体チップ表面上に達して密着する金属保護膜と、
上記半導体チップの裏面に設けられ、上記複数の電極のうち少なくとも１つの電位を裏面側に引き出す一又は複数の裏面電気的接続部位とを備えたことを特徴とする半導体装置。 - 上記複数の電極の電位すべてが上記裏面電気的接続部位によって裏面側へ引き出されていることを特徴とする請求項１に記載の半導体装置。
- 上記複数の電極のうち１つが上記金属保護膜に接続されていることを特徴とする請求項１に記載の半導体装置。
- 上記複数の電極のうち同電位である複数の電極が上記金属保護膜に接続されていることを特徴とする請求項１に記載の半導体装置。
- 上記樹脂絶縁膜は上記半導体チップの表面全面に設けられており、上記金属保護膜は上記樹脂絶縁膜の上面及び側面を覆うことを特徴とする請求項１に記載の半導体装置。
- 上記樹脂絶縁膜は上記半導体チップの表面側の一部に設けられており、上記金属保護膜は上記樹脂絶縁膜の上面及び側面を覆うことを特徴とする請求項１に記載の半導体装置。
- 半導体チップ表面の能動領域に接続された複数の電極と、
上記能動領域上に設けられた樹脂絶縁膜と、
上記樹脂絶縁膜の上面及び側面の全面を覆い、上記側面の側で上記半導体チップ表面上に達している金属保護膜と、
上記半導体チップの裏面に設けられ、上記複数の電極のうち少なくとも１つの電位を裏面側に引き出す一又は複数の裏面電気的接続部位とを備え、
上記樹脂絶縁膜は上記半導体チップの表面側の一部に設けられており、上記金属保護膜は上記樹脂絶縁膜の上面及び側面を覆い、
上記樹脂絶縁膜が設けられない上記半導体チップ上の領域に上記金属保護膜とは電気的に分離された表面電気的接続部位が設けられ、この表面電気的接続部位が上記裏面電気的接続部位に接続されることを特徴とする半導体装置。 - 上記半導体チップの表面側と裏面側との接続は、上記半導体チップを貫通する接続孔を介してなされることを特徴とする請求項１〜７のいずれか１項に記載の半導体装置。
- 上記半導体チップの表面側と裏面側との接続は、上記半導体チップの側面に設けられた側面電気的接続部位を介してなされることを特徴とする請求項７に記載の半導体装置。
- 上記半導体チップは化合物半導体であることを特徴とする請求項１〜９のいずれか１項に記載の半導体装置。
- 上記複数の電極はゲート電極、ソース電極、ドレイン電極を備え、上記能動領域はＦＥＴをなすことを特徴とする請求項１０に記載の半導体装置。
- 上記ソース電極は上記金属保護膜に接続され、上記ゲート電極及び上記ドレイン電極はそれぞれの上記裏面電気的接続部位に接続されていることを特徴とする請求項１１に記載の半導体装置。
- 上記ゲート電極、ソース電極、ドレイン電極は櫛歯状に複数配置され、上記ソース電極は上記金属保護膜に接続され、上記ゲート電極及び上記ドレイン電極はそれぞれの上記裏面電気的接続部位に接続されていることを特徴とする請求項１１に記載の半導体装置。
- 上記金属保護膜と上記樹脂絶縁膜との間に下地層が形成されていることを特徴とする請求項１〜１３のいずれか１項に記載の半導体装置。
- 半導体チップ表面が樹脂絶縁膜で被覆保護されるとともに、上記樹脂絶縁膜の全面が耐湿性を有する金属保護膜で覆われ、上記金属保護膜は、上記樹脂絶縁膜の上面を覆う上面保護膜及び上記樹脂絶縁膜の側面を覆う側面保護膜により構成され、上記樹脂絶縁膜の周縁部で上記半導体チップ表面上に達して密着していることを特徴とする半導体装置。
- 上記半導体チップは化合物半導体からなるものであることを特徴とする請求項１５に記載の半導体装置。
- 半導体チップ表面に複数の電極を形成する工程と、
上記半導体チップの表面を樹脂絶縁膜により覆う工程と、
上記樹脂絶縁膜の上面及び側面の全面を、上記樹脂絶縁膜の上面を覆う上面保護膜及び上記樹脂絶縁膜の側面を覆う側面保護膜により構成される金属保護膜により覆い、上記金属保護膜が上記側面の側で上記半導体チップ表面上に達して密着するようにする工程と、
上記複数の電極のうち少なくともいずれかの電気的接続部位を上記半導体チップの裏面に設ける工程とを含むことを特徴とする半導体装置の製造方法。 - 上記樹脂絶縁膜の側面を金属保護膜により覆う際に、上記半導体チップ表面の周囲の素子分離領域に金属層を形成することを特徴とする請求項１７に記載の半導体装置の製造方法。
- 上記金属保護膜に接続するために上記複数の電極のうち１つを上記樹脂絶縁膜の上面から露出させる工程を含むことを特徴とする請求項１７に記載の半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001165701A JP4041660B2 (ja) | 2001-05-31 | 2001-05-31 | 半導体装置及びその製造方法 |
| US10/156,955 US6664624B2 (en) | 2001-05-31 | 2002-05-30 | Semiconductor device and manufacturing method thereof |
| TW091111542A TW563171B (en) | 2001-05-31 | 2002-05-30 | Semiconductor device and manufacturing method thereof |
| US10/659,337 US7049179B2 (en) | 2001-05-31 | 2003-09-11 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001165701A JP4041660B2 (ja) | 2001-05-31 | 2001-05-31 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002359257A JP2002359257A (ja) | 2002-12-13 |
| JP4041660B2 true JP4041660B2 (ja) | 2008-01-30 |
Family
ID=19008340
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001165701A Expired - Lifetime JP4041660B2 (ja) | 2001-05-31 | 2001-05-31 | 半導体装置及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6664624B2 (ja) |
| JP (1) | JP4041660B2 (ja) |
| TW (1) | TW563171B (ja) |
Families Citing this family (44)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4718751B2 (ja) * | 2002-12-04 | 2011-07-06 | 三菱電機株式会社 | 半導体装置 |
| US20050095835A1 (en) * | 2003-09-26 | 2005-05-05 | Tessera, Inc. | Structure and method of making capped chips having vertical interconnects |
| US6888063B1 (en) * | 2003-10-15 | 2005-05-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Device and method for providing shielding in radio frequency integrated circuits to reduce noise coupling |
| US7166867B2 (en) | 2003-12-05 | 2007-01-23 | International Rectifier Corporation | III-nitride device with improved layout geometry |
| JP4339736B2 (ja) * | 2004-04-06 | 2009-10-07 | 三菱電機株式会社 | 半導体装置の製造方法 |
| US7466012B2 (en) | 2004-09-13 | 2008-12-16 | International Rectifier Corporation | Power semiconductor package |
| US8143095B2 (en) | 2005-03-22 | 2012-03-27 | Tessera, Inc. | Sequential fabrication of vertical conductive interconnects in capped chips |
| WO2006100768A1 (ja) * | 2005-03-23 | 2006-09-28 | Fujitsu Limited | 半導体装置及びその製造方法 |
| JP5048230B2 (ja) * | 2005-03-30 | 2012-10-17 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置およびその製造方法 |
| JP2007006149A (ja) * | 2005-06-23 | 2007-01-11 | Hosiden Corp | 電子部品 |
| US7936062B2 (en) | 2006-01-23 | 2011-05-03 | Tessera Technologies Ireland Limited | Wafer level chip packaging |
| JP4984645B2 (ja) * | 2006-05-23 | 2012-07-25 | 三菱電機株式会社 | 半導体装置の製造方法 |
| FR2911005B1 (fr) * | 2006-12-27 | 2009-06-12 | St Microelectronics Sa | Transistor mos adapte a la tenue de forts courants |
| US8604605B2 (en) | 2007-01-05 | 2013-12-10 | Invensas Corp. | Microelectronic assembly with multi-layer support structure |
| US8021135B2 (en) * | 2007-06-08 | 2011-09-20 | Sabic Innovative Plastics Ip B.V. | Mold apparatus for forming polymer and method |
| JP5361156B2 (ja) * | 2007-08-06 | 2013-12-04 | ラピスセミコンダクタ株式会社 | 半導体装置及びその製造方法 |
| DE102008045240A1 (de) * | 2007-08-31 | 2009-03-05 | Forschungsverbund Berlin E.V. | Plaited-Signal-Manifold-Anschlussstruktur für ein Hochfrequenzbauelement und ein solches Hochfrequenzbauelement |
| US7884390B2 (en) * | 2007-10-02 | 2011-02-08 | Fairchild Semiconductor Corporation | Structure and method of forming a topside contact to a backside terminal of a semiconductor device |
| WO2009055787A1 (en) * | 2007-10-26 | 2009-04-30 | Sabic Innovative Plastics Ip B.V. | System and method for forming polymer |
| JP2009176930A (ja) * | 2008-01-24 | 2009-08-06 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP5390135B2 (ja) * | 2008-07-22 | 2014-01-15 | シャープ株式会社 | 半導体装置 |
| JP2009147366A (ja) * | 2009-03-12 | 2009-07-02 | Mitsubishi Electric Corp | 半導体装置 |
| JP5604855B2 (ja) * | 2009-11-17 | 2014-10-15 | 富士通株式会社 | 半導体装置及びその製造方法 |
| JP2012023212A (ja) | 2010-07-14 | 2012-02-02 | Sumitomo Electric Ind Ltd | 半導体装置 |
| JP5653109B2 (ja) * | 2010-07-26 | 2015-01-14 | 住友電工デバイス・イノベーション株式会社 | 半導体装置 |
| JP2012084743A (ja) * | 2010-10-13 | 2012-04-26 | Fujitsu Semiconductor Ltd | 半導体装置及び電源装置 |
| JP5879694B2 (ja) * | 2011-02-23 | 2016-03-08 | ソニー株式会社 | 電界効果トランジスタ、半導体スイッチ回路、および通信機器 |
| JP5909980B2 (ja) * | 2011-10-12 | 2016-04-27 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
| US9070755B2 (en) | 2012-02-17 | 2015-06-30 | International Rectifier Corporation | Transistor having elevated drain finger termination |
| US9379231B2 (en) * | 2012-02-17 | 2016-06-28 | Infineon Technologies Americas Corp. | Transistor having increased breakdown voltage |
| CN102856280B (zh) * | 2012-09-20 | 2015-09-09 | 格科微电子（上海）有限公司 | 焊盘和芯片 |
| JP6010005B2 (ja) | 2013-09-09 | 2016-10-19 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JP2015056606A (ja) * | 2013-09-13 | 2015-03-23 | 株式会社東芝 | 半導体装置 |
| JP6074345B2 (ja) | 2013-09-24 | 2017-02-01 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US9064864B1 (en) * | 2013-12-30 | 2015-06-23 | Visic Technologies Ltd. | Semiconductor device |
| US10427329B2 (en) | 2014-06-27 | 2019-10-01 | Sabic Global Technologies B.V. | Induction heated mold apparatus with multimaterial core and method of using the same |
| JP6319028B2 (ja) | 2014-10-03 | 2018-05-09 | 三菱電機株式会社 | 半導体装置 |
| JP6478395B2 (ja) * | 2015-03-06 | 2019-03-06 | 住友電工デバイス・イノベーション株式会社 | 半導体装置 |
| JP6812764B2 (ja) * | 2016-11-29 | 2021-01-13 | 日亜化学工業株式会社 | 電界効果トランジスタ |
| US11362024B2 (en) * | 2018-05-30 | 2022-06-14 | Sumitomo Electric Device Innovations, Inc. | Semiconductor device and method of manufacturing the same |
| EP3855486B1 (en) * | 2018-11-13 | 2023-08-30 | Mitsubishi Electric Corporation | High-frequency amplifier and high-frequency amplifier module |
| CN114694606B (zh) * | 2020-12-25 | 2023-07-04 | 夏普株式会社 | 扫描信号线驱动电路以及显示装置 |
| JP2023122726A (ja) * | 2022-02-24 | 2023-09-05 | 住友電工デバイス・イノベーション株式会社 | 半導体装置 |
| DE102022134945A1 (de) | 2022-12-28 | 2024-07-04 | E-Lead Electronic Co., Ltd. | Schutzvisier für Schutzhelme, Schutzhelm und Head-up-Display |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4016643A (en) * | 1974-10-29 | 1977-04-12 | Raytheon Company | Overlay metallization field effect transistor |
| US4633573A (en) * | 1982-10-12 | 1987-01-06 | Aegis, Inc. | Microcircuit package and sealing method |
| JPS6119154A (ja) | 1984-07-05 | 1986-01-28 | Nec Corp | 樹脂封止型半導体装置 |
| US5189405A (en) * | 1989-01-26 | 1993-02-23 | Sharp Kabushiki Kaisha | Thin film electroluminescent panel |
| JPH04139729A (ja) | 1990-10-01 | 1992-05-13 | Hitachi Ltd | 半導体装置 |
| US5276414A (en) * | 1991-12-10 | 1994-01-04 | Mitsubishi Denki Kabushiki Kaisha | Moistureproof structure for module circuits |
| CA2092165C (en) * | 1992-03-23 | 2001-05-15 | Tuyosi Nagano | Chip carrier for optical device |
| JPH0897214A (ja) | 1994-09-29 | 1996-04-12 | Nec Corp | 半導体装置の製造方法 |
| JPH08107120A (ja) | 1994-10-06 | 1996-04-23 | Mitsubishi Electric Corp | 高周波半導体集積回路装置，及びその製造方法 |
| US5771562A (en) * | 1995-05-02 | 1998-06-30 | Motorola, Inc. | Passivation of organic devices |
| US5686360A (en) * | 1995-11-30 | 1997-11-11 | Motorola | Passivation of organic devices |
| US5694300A (en) * | 1996-04-01 | 1997-12-02 | Northrop Grumman Corporation | Electromagnetically channelized microwave integrated circuit |
| US5731661A (en) * | 1996-07-15 | 1998-03-24 | Motorola, Inc. | Passivation of electroluminescent organic devices |
| JPH10189318A (ja) * | 1996-12-27 | 1998-07-21 | Hokuriku Electric Ind Co Ltd | ネットワーク抵抗器の製造方法 |
| US6140150A (en) * | 1997-05-28 | 2000-10-31 | Texas Instruments Incorporated | Plastic encapsulation for integrated circuits having plated copper top surface level interconnect |
| JPH1126633A (ja) | 1997-07-03 | 1999-01-29 | Nec Corp | 半導体素子およびその実装構造 |
| US6566596B1 (en) * | 1997-12-29 | 2003-05-20 | Intel Corporation | Magnetic and electric shielding of on-board devices |
| US6548912B1 (en) * | 1999-10-25 | 2003-04-15 | Battelle Memorial Institute | Semicoductor passivation using barrier coatings |
| US6538210B2 (en) * | 1999-12-20 | 2003-03-25 | Matsushita Electric Industrial Co., Ltd. | Circuit component built-in module, radio device having the same, and method for producing the same |
| JP4722318B2 (ja) * | 2000-06-05 | 2011-07-13 | ローム株式会社 | チップ抵抗器 |
-
2001
- 2001-05-31 JP JP2001165701A patent/JP4041660B2/ja not_active Expired - Lifetime
-
2002
- 2002-05-30 US US10/156,955 patent/US6664624B2/en not_active Expired - Lifetime
- 2002-05-30 TW TW091111542A patent/TW563171B/zh active
-
2003
- 2003-09-11 US US10/659,337 patent/US7049179B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6664624B2 (en) | 2003-12-16 |
| US20020180005A1 (en) | 2002-12-05 |
| JP2002359257A (ja) | 2002-12-13 |
| US7049179B2 (en) | 2006-05-23 |
| TW563171B (en) | 2003-11-21 |
| US20040048463A1 (en) | 2004-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4041660B2 (ja) | 半導体装置及びその製造方法 | |
| JP3768158B2 (ja) | 半導体デバイス | |
| US8836133B2 (en) | Chip-level humidity protection | |
| US20130056875A1 (en) | Semiconductor device and method for manufacturing the same | |
| US20220262710A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP7380310B2 (ja) | 電界効果トランジスタ及び半導体装置 | |
| JP2004135193A (ja) | 表面実装型ｓａｗデバイス、及びその製造方法 | |
| US11990434B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JP7157630B2 (ja) | 半導体素子および半導体装置 | |
| JP7095844B2 (ja) | 半導体装置およびその製造方法 | |
| JP2001144229A (ja) | 樹脂封止型半導体装置 | |
| JP2703908B2 (ja) | 化合物半導体装置 | |
| JP2016012737A (ja) | 半導体装置 | |
| US20220320012A1 (en) | Semiconductor device and method of manufacturing the semiconductor device | |
| JPS62104142A (ja) | 半導体装置 | |
| JPH0394451A (ja) | 半導体装置の配線構造 | |
| JPH01108730A (ja) | 半導体装置 | |
| JP7332130B2 (ja) | 半導体デバイスの製造方法、半導体装置の製造方法、半導体デバイス、及び半導体装置 | |
| KR20180068152A (ko) | 질화물계 전자소자 및 그 제조방법 | |
| JPH1126633A (ja) | 半導体素子およびその実装構造 | |
| JP3670863B2 (ja) | 半導体装置 | |
| JPS6232636A (ja) | 半導体装置 | |
| JP2011151071A (ja) | 半導体装置 | |
| JPH03169026A (ja) | 半導体装置 | |
| JP2003100976A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041005 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041202 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050222 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050420 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050531 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20050715 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070928 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071112 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4041660 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121116 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131116 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |