CN114694606B - 扫描信号线驱动电路以及显示装置 - Google Patents

扫描信号线驱动电路以及显示装置 Download PDF

Info

Publication number
CN114694606B
CN114694606B CN202111478237.7A CN202111478237A CN114694606B CN 114694606 B CN114694606 B CN 114694606B CN 202111478237 A CN202111478237 A CN 202111478237A CN 114694606 B CN114694606 B CN 114694606B
Authority
CN
China
Prior art keywords
transistor
stage
precharge period
scanning signal
period
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111478237.7A
Other languages
English (en)
Other versions
CN114694606A (zh
Inventor
高桥佳久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN114694606A publication Critical patent/CN114694606A/zh
Application granted granted Critical
Publication of CN114694606B publication Critical patent/CN114694606B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Abstract

扫描信号线驱动电路具有移位寄存器电路，该移位寄存器电路包含多个级。构成各个级的单位电路包含：输出用晶体管、内部节点以及设置用晶体管。多条扫描信号线中的彼此相邻的两条扫描信号线被设为选择状态的选择期间彼此重叠一部分。第一预充电期间短于第二预充电期间，该第一预充电期间为通过至少一个级的单位电路所具有的设置用晶体管即第一晶体管对内部节点进行预充电的期间，该第二预充电期间为通过另外的至少一个级的单位电路所具有的设置用晶体管即第二晶体管对内部节点进行预充电的期间。至少一个级的一部分或全部的第一晶体管的电流驱动能力高于第二晶体管的电流驱动能力。

Description

扫描信号线驱动电路以及显示装置
技术领域
本公开涉及扫描信号线驱动电路以及显示装置。
背景技术
在有源矩阵基板的非显示区域(有时也被称为周边区域)中，存在驱动电路等的周边电路被形成为单片化(一体化)的情况。通过单片化地形成周边电路，能够实现非显示区域的狭小化(窄边框化)、因安装工序的简化带来的成本降低。例如，存在在非显示区域中，单片化形成栅极驱动器电路，以COG(Chip on Glass)方式安装源极驱动器电路的情况。形成为单片化的栅极驱动器电路称为GDM(Gate Driver Monolithic)电路。专利文献1中公开了一种GDM电路形成在有源矩阵基板上的液晶显示装置。
近年来，显示装置的高清晰度、高速驱动化进一步发展，需要具有高驱动力的GDM电路。在GDM电路的驱动力低的情况下，扫描信号线(栅极总线)和像素的充电不足令人担忧。作为改善扫描信号线和像素的充电不足的方法，提出了重叠扫描驱动法。重叠扫描驱动法例如公开于专利文献2。在重叠扫描驱动法中，扫描信号的脉冲宽度被延长(即，各扫描信号线的选择期间变长)，因此相邻的扫描信号线的选择期间彼此部分重叠。
现有技术文献
专利文献
专利文献1：国际公开第2011/055584号
专利文献2：特开2006-106394号公报
发明内容
本发明所要解决的技术问题
如果如重叠扫描驱动法那样延长扫描信号的脉冲宽度，则从帧开始到第一级写入为止的期间变长，因此，用于保持视频信号的行存储器的需要量增大，导致成本上升。另外，在行存储器数有限制的情况下，如后详述，GDM电路的初级电路的驱动力不足，面板动作可能变得不稳定。
本发明的实施方式是鉴于上述问题而完成的，其目的在于，提供即使延长扫描信号的脉冲宽度也能够抑制行存储器数量的增加并且能够适当地进行驱动的扫描信号线驱动电路。
解决问题的方案
本说明书公开了以下项目中记载的扫描信号线驱动电路以及显示装置。
[项目1]
一种扫描信号线驱动电路，其使显示装置所具备的多条扫描信号线依次设为选择状态，所述扫描信号线驱动电路具有移位寄存器电路，所述移位寄存器电路包含多个级，构成所述多个级的每一级的单位电路包含：输出用晶体管，其与所述多条扫描信号线中的对应的扫描信号线连接，并向该扫描信号线输出扫描信号；内部节点，其与所述输出用晶体管的栅极端子连接；以及设置用晶体管，其对所述内部节点进行预充电，所述多条扫描信号线中的彼此相邻的两条扫描信号线被设为选择状态的选择期间彼此重叠一部分，第一预充电期间短于第二预充电期间，所述第一预充电期间为通过所述多个级中的至少一个级的所述单位电路所具有的所述设置用晶体管即第一晶体管对所述内部节点进行预充电的期间，所述第二预充电期间为通过所述多个级中的另外的至少一个级的所述单位电路所具有的所述设置用晶体管即第二晶体管对所述内部节点进行预充电的期间，所述至少一个级的一部分或全部的所述第一晶体管的电流驱动能力高于所述第二晶体管的电流驱动能力。
[项目2]
在项目1所记载的扫描信号线驱动电路中，所述第一预充电期间为所述第二预充电期间的x倍，x超过0且不足1，当将具有电流驱动能力高于所述第二晶体管的所述第一晶体管的沟道长度以及沟道宽度分别设为LMB1以及WMB1，并将所述第二晶体管的沟道长度以及沟道宽度分别设为LMB2以及WMB2时，实质满足关系：x＝(LMB1/LMB2)·(WMB2/WMB1)。
[项目3]
在项目1或2所记载的扫描信号线驱动电路中，具有电流驱动能力高于所述第二晶体管的所述第一晶体管的沟道长度与所述第二晶体管的沟道长度实质相同，具有电流驱动能力高于所述第二晶体管的所述第一晶体管的沟道宽度大于所述第二晶体管的沟道宽度。
[项目4]
在项目1至3中的任一个所记载的扫描信号线驱动电路中，所述多个级沿着第一方向配置，具有电流驱动能力高于所述第二晶体管的所述第一晶体管和所述第二晶体管的沿所述第一方向的尺寸彼此不同，具有电流驱动能力高于所述第二晶体管的所述第一晶体管和所述第二晶体管的沿与所述第一方向大致正交的第二方向的尺寸实质相同。
[项目5]
在项目4所记载的扫描信号线驱动电路中，所述第一晶体管以及所述第二晶体管的各自的源极端子以及漏极端子分别具有梳齿构造，所述梳齿构造包含沿所述第二方向延伸的主部以及从所述主部沿所述第一方向延伸的多个分支部，当将所述源极端子以及所述漏极端子的所述多个分支部的长度称为梳齿长度，并将所述源极端子以及所述漏极端子的所述多个分支部的总数称为梳齿数时，具有电流驱动能力高于所述第二晶体管的所述第一晶体管的梳齿数与所述第二晶体管的梳齿数彼此相同，具有电流驱动能力高于所述第二晶体管的所述第一晶体管的梳齿长度与所述第二晶体管的梳齿长度彼此不同。
[项目6]
在项目4所记载的扫描信号线驱动电路中，所述第一晶体管以及所述第二晶体管的各自的源极端子以及漏极端子分别具有梳齿构造，所述梳齿构造包含沿所述第一方向延伸的主部以及从所述主部沿所述第二方向延伸的多个分支部，当将所述源极端子以及所述漏极端子的所述多个分支部的长度称为梳齿长度，并将所述源极端子以及所述漏极端子的所述多个分支部的总数称为梳齿数时，具有电流驱动能力高于所述第二晶体管的所述第一晶体管的梳齿长度与所述第二晶体管的梳齿长度彼此相同，具有电流驱动能力高于所述第二晶体管的所述第一晶体管的梳齿数与所述第二晶体管的梳齿数彼此不同。
[项目7]
在项目1至6中的任一个所记载的扫描信号线驱动电路中，包含所述第一晶体管的多个设置用晶体管中被输入共同的栅极起始脉冲信号作为设置信号。
[项目8]
在项目1至7中的任一个所记载的扫描信号线驱动电路中，所述第一晶体管是所述多个级中的第一级的所述单位电路中所包含的所述设置用晶体管，所述第二晶体管是所述多个级中的第二级以后的各个所述单位电路中所包含的所述设置用晶体管。
[项目9]项目8所记载的扫描信号线驱动电路中，所述选择期间是2个水平扫描期间，所述第一预充电期间是1个水平扫描期间，所述第二预充电期间是2个水平扫描期间。
[项目10]
在项目1至7中的任一个所记载的扫描信号线驱动电路中，所述第二预充电期间短于第三预充电期间，所述第三预充电期间为通过所述多个级中的又一另外的至少一个级的所述单位电路所具有的所述设置用晶体管即第三晶体管对所述内部节点进行预充电的期间。
[项目11]
在项目10所记载的扫描信号线驱动电路中，所述第一晶体管是所述多个级中的第一级的所述单位电路中所包含的所述设置用晶体管，所述第二晶体管是所述多个级中的第二级的所述单位电路中所包含的所述设置用晶体管，所述第三晶体管是所述多个级中的第三级以后的各个所述单位电路中所包含的所述设置用晶体管，所述第二晶体管的电流驱动能力高于所述第三晶体管的电流驱动能力。
[项目12]
项目11所记载的扫描信号线驱动电路中，所述选择期间是3个水平扫描期间，所述第一预充电期间是1个水平扫描期间，所述第二预充电期间是2个水平扫描期间，所述第三预充电期间是3个水平扫描期间。
[项目13]
在项目10所记载的扫描信号线驱动电路中，所述第一晶体管是所述多个级中的第一级的所述单位电路中所包含的所述设置用晶体管，所述第二晶体管是所述多个级中的第二级以及第四级以后的各个所述单位电路中所包含的所述设置用晶体管，所述第三晶体管是所述多个级中的第三级的所述单位电路中所包含的所述设置用晶体管，所述第三晶体管的电流驱动能力低于所述第二晶体管的电流驱动能力。
[项目14]
项目13所记载的扫描信号线驱动电路中，所述选择期间是3个水平扫描期间，所述第一预充电期间是2个水平扫描期间，所述第二预充电期间是3个水平扫描期间，所述第三预充电期间是4个水平扫描期间。
[项目15]
在项目10所记载的扫描信号线驱动电路中，所述第二晶体管的电流驱动能力与所述第三晶体管的电流驱动能力实质相同。
[项目16]
在项目1至15中的任一个所记载的扫描信号线驱动电路中，上述扫描信号线驱动电路单片地形成在所述显示装置所具备的基板上。
[项目17]
一种显示装置，其包括项目1至16中任一项中所记载的扫描信号线驱动电路。
发明效果
根据本发明的实施方式，能够提供即使延长扫描信号的脉冲宽度也能够抑制行存储器数量的增加并且能够适当地进行驱动的扫描信号线驱动电路。
附图说明
图1是示出第一实施方式中的液晶显示装置100的整体构成的例子的框图。
图2是用于说明液晶显示装置100的栅极驱动器30的构成的框图。
图3是示出栅极驱动器30所具有的移位寄存器电路31的构成的框图。
图4是示出单位电路SR的构成(移位寄存器电路31的各个级的构成)的例子的电路图。
图5是用于说明单位电路SR的动作的时序图。
图6是用于说明栅极驱动器30的动作的时序图。
图7是在选择期间是2个水平扫描期间的情况下单纯进行重叠扫描驱动法的时序图。
图8A是用于说明在缩短了预充电期间的情况下所担心的升压不足的时序图。
图8B是示出通过本发明的实施方式来改善升压不足的情况的时序图。
图9是示出设置用晶体管MB的配置例的图。
图10是示出设置用晶体管MB的另一配置例的图。
图11是示出第二实施方式中的液晶显示装置的栅极驱动器30所具有的移位寄存器电路31的构成的框图。
图12是用于说明第二实施方式中的栅极驱动器30的动作的时序图。
图13是在选择期间是三个水平扫描期间的情况下单纯进行重叠扫描驱动法的时序图。
图14是用于说明第三实施方式中的栅极驱动器30的动作的时序图。
具体实施方式
以下参照附图说明本发明的实施方式。此外，在下面，作为本发明的实施方式所涉及的显示装置示例出液晶显示装置，但本发明的实施方式所涉及的显示装置并不限定于液晶显示装置。
(第一实施方式)
[液晶显示装置的整体构成]
参照图1，说明本实施方式中的液晶显示装置100。图1是示出液晶显示装置100的整体构成的例子的框图。
如图1所示，液晶显示装置100具备电源10、DC/DC转换器11、显示控制电路20、栅极驱动器(扫描信号线驱动电路)30、源极驱动器(视频信号线驱动电路)40、共用电极驱动电路50以及显示部60。此外，在此虽未图示，但液晶显示装置100包括液晶显示面板，该液晶显示面板具有有源矩阵基板、与有源矩阵基板对置的对置基板以及设置在它们之间的液晶层，栅极驱动器30在有源矩阵基板上单片地形成。即，栅极驱动器30是GDM电路。
显示部60配设有沿行方向延伸的多条(i条)栅极总线(扫描信号线)GL1～GL1、以及沿列方向(与行方向大致正交的方向)延伸的多条(j条)源极总线(视频信号线)SL1～SLj。另外，显示部60具有呈i行j列的矩阵状排列的多个像素P。在图1中的显示部60内示出了一个像素P的等效电路。
在各像素P中设置有薄膜晶体管(TFT)61和像素电极62。像素TFT61的栅极电极以及源极电极分别与对应的栅极布线GL以及对应的源极布线SL连接。像素TFT61的漏极电极与像素电极62连接。像素电容63包括液晶电容64和与液晶电容64并联电连接的辅助电容65。液晶电容64由像素电极62、与像素电极62对置配置的共用电极66、以及位于它们之间的液晶层构成。辅助电容65由像素电极62、与像素电极62对置配置的辅助电容电极67、以及位于它们之间的绝缘层构成。
电源10向DC/DC转换器11、显示控制电路20以及共用电极驱动电路50提供规定的电源电压。DC/DC转换器11中，由电源电压生成用于使栅极驱动器30以及源极驱动器40动作的规定的直流电压，并将该直流电压提供给栅极驱动器30以及源极驱动器40。共用电极驱动电路50对共用电极66提供规定的共用电位Vcom。
显示控制电路20从外部接收图像信号DAT、以及水平同步信号和垂直同步信号等的时序信号组TG，并输出数字视频信号DV、用于控制栅极驱动器30的动作的栅极控制信号GCTL、以及用于控制源极驱动器40的动作的源极控制信号SCTL。在栅极控制信号GCTL中，通常而言，包含有栅极起始脉冲信号以及栅极时钟信号等。在源极控制信号SCTL中，通常而言，包含有源极起始脉冲信号、源极时钟信号、锁存选通信号等。
栅极驱动器30驱动多条栅极总线GL1～GL1。具体而言，栅极驱动器30使多条栅极总线GL1～GLi依次成为选择状态(扫描信号被施加了高电平电位的状态)。更具体地，基于从显示控制电路20输出的栅极控制信号GCTL，栅极驱动器30以1个垂直扫描期间为周期重复向各栅极总线GL施加扫描信号。关于栅极驱动器30的详细的说明将在后面叙述。
源极驱动器40驱动多条源极总线SL1～SLj。更具体地，源极驱动器40接收从显示控制电路20输出的数字视频信号DV和源极控制信号SCTL，并将驱动用视频信号施加到各源极总线SL。此时，源极驱动器40中，在源极时钟信号的脉冲产生的时刻，依次保持表示要施加到各源极总线SL的数据电压的数字视频信号DV。并且，在锁存选通信号的脉冲产生的时刻，所保持的数字视频信号DV被转换为模拟电压，并且模拟电压被同时施加到所有源总线SL作为驱动用视频信号。
由此，通过将扫描信号施加到栅极总线GL1～GLi，将驱动用视频信号施加到源极总线SL1～SLi，基于来自外部的图像数据DAT的图像被显示于显示部60上。
[栅极驱动器的构成和动作]
参照图2以及图3说明栅极驱动器30的构成以及动作。图2是用于说明栅极驱动器30的构成的框图。图3是示出栅极驱动器30所具有的移位寄存器电路31的构成的框图。
如图2所示，栅极驱动器30具有移位寄存器电路31，该移位寄存器电路31包括多个级(在此为i个级)。多个级沿着列方向配置。多个级分别由单位电路SR构成。即，移位寄存器电路31具有多个(在此为i个)单位电路SR1～SRi。
图3是用于说明移位寄存器电路31的构成的框图。图3中示出了移位寄存器电路31所具有的多个单位电路SR1～SRi中从第一级到第七级的单位电路SR1～SR7。各单位电路SR中设置有用于接收栅极时钟信号CLK的输入端子、用于接收设置信号S的输入端子、用于接收复位信号R的输入端子、用于接收低电平的直流电源电位VSS的输入端子、以及用于输出扫描信号Gout的输出端子。
移位寄存器电路31中被施加4相的时钟信号CLK1～CLK4作为栅极时钟信号CLK。在此，时钟信号CLK1～CLK4分别是按每2个水平扫描期间(2H)重复高电平电位(VDD)和低电平电位(VSS)的信号，且相位各错开1/4周期(90°)(参照图6)。也就是说，通过移位寄存器电路31的各级使对应的栅极总线GL成为选择状态的选择期间比1个水平扫描期间长，在此为2个水平扫描期间。
接着，对移位寄存器电路31的各级(各单位电路SR)的输入输出信号进行说明。对各单位电路SR，如以下那样输入栅极时钟信号CLK。第一级单位电路SR1中被施加时钟信号CLK1，第二级单位电路SR2中被施加时钟信号CLK2。另外，第三级单位电路SR3中被施加时钟信号CLK3，第四级单位电路SR4中被施加时钟信号CLK4。此后，通过移位寄存器电路31的所有级，每四级重复相同的构成。
从各单位电路SR输出扫描信号Gout。此外，第三级以后的单位电路SR3～SRi中被施加从前前级中输出的扫描信号Gout作为设置信号S。相对于此，栅极起始脉冲信号GSP作为设置信号S被施加给第一级以及第二级的单位电路SR1以及SR2。另外，各级的单位电路SR中被施加从后面第三个级中输出的扫描信号Gout作为复位信号R。
[单位电路的构成]
图4是示出单位电路SR的构成(移位寄存器电路31的各个级的构成)的例子的电路图。在图4所示的例子中，单位电路SR包括3个薄膜晶体管(TFT)MA、MB和MC、以及1个电容器Cb。另外，如已说明的那样，单位电路SR具有栅极时钟信号CLK用的输入端子、设置信号S用的输入端子、复位信号R用的输入端子、低电平的直流电源电位VSS用的输入端子、以及扫描信号Gout用的输出端子。
薄膜晶体管MA的栅极端子、薄膜晶体管MB的源极端子、薄膜晶体管MC的漏极端子以及电容器Cb的一端经由内部节点netA相互连接。
薄膜晶体管MA的栅极端子、漏极端子以及源极端子分别连接到内部节点netA、栅极时钟信号CLK用的输入端子以及扫描信号Gout用的输出端子。薄膜晶体管MA与对应的栅极总线GL连接，作为向该栅极总线GL输出扫描信号Gout的“输出用晶体管”发挥功能。
薄膜晶体管MB的栅极端子和漏极端子与设置信号S用的输入端子连接(即二极管连接)。薄膜晶体管MB的源极端子连接于内部节点netA。薄膜晶体管MB作为对内部节点netA进行预充电(升压)的“设置用晶体管”发挥功能。
薄膜晶体管MC的栅极端子、漏极端子以及源极端子分别连接到复位信号R用的输入端子、内部节点netA以及低电平的直流电源电位VSS用的输入端子。薄膜晶体管MC作为对内部节点netA进行降压的“复位用晶体管”发挥功能。
电容器Cb的一端与内部节点netA连接，另一端与输出用晶体管MA的源极端子连接。电容器Cb保持被设置用晶体管MB预充电的内部节点netA的电压。
此外，作为输出用晶体管MA、设置用晶体管MB及设置用晶体管MC的活性层，能够使用公知的各种半导体材料。
[单位电路的动作]
参照图5说明单位电路SR的动作。图5是用于说明单位电路SR的动作的时序图，其示出了栅极时钟信号CLK、设置信号S、复位信号R、内部节点net以及扫描信号Gout的电位。此外，图5中的“1H”是指1个水平扫描期间。
如图5所示，在时刻t1以前的期间，设置信号S的电位、内部节点netA的电位以及扫描信号Gout的电位维持为低电平。当到达时刻t1时，设置信号S从低电平变为高电平。由此，由于设置用晶体管MB成为导通状态，因此在时刻t1～t3的期间内对电容器Cb进行充电，并且内部节点netA的电位上升。
当到达时刻t3时，栅极时钟信号CLK从低电平变化为高电平。伴随于此，输出用晶体管MA的漏极电位上升。此时，输出用晶体管MA成为导通状态，因此扫描信号Gout的电位(输出端子的电位)也上升。当输出端子的电位上升时，内部节点netA的电位经由电容器Cb进一步上升(内部节点netA成为被升压的状态)。其结果是，由于对输出用晶体管MA的栅极端子施加更大的电压，因此高电平的栅极时钟信号CLK按原样的电平经由输出用晶体管MA而被施加给输出端子。由此，扫描信号Gout成为高电平。然后，将扫描信号Gout成为高电平的状态维持到时刻t5为止。此外，当到达时刻t3时，由于设置信号S从高电平变为低电平，所以设置用晶体管MB变为截止状态。
当到达时刻t5时，栅极时钟信号CLK从高电平变化为低电平。此时，输出用晶体管MA是导通状态，因此漏极电位(栅极时钟信号CLK用的输入端子的电位)降低，并且扫描信号Gout的电位(输出端子的电位)降低。由于输出端子的电位降低，内部节点netA的电位也经由电容器Cb降低。
当到达时刻t6时，复位信号S从低电平变为高电平。由此，复位用晶体管MC成为导通状态，因此内部节点netA的电位被引入低电平。
图6是用于说明包含单位电路SR1～SRi的栅极驱动器30的动作的时序图，其示出了时钟信号CLK1～4的电位、栅极起始脉冲信号GSP的电位、源极信号(驱动用视频信号：在图6中标记为“Source”)、以及施加于栅极总线GL1～GL7的扫描信号Gout的电位。另外，与扫描信号Gout的电位一并用虚线表示内部节点net的电位。
如图6所示，各栅极总线GL成为选择状态的选择期间为比1个水平扫描期间长的2个水平扫描期间。因此，彼此相邻的两条栅极总线运行GL的选择期间相互重叠一部分(1个水平扫描期间的量)。
另外，如图6所示，在第一级单位电路SR1中通过设置用晶体管MB对内部节点netA进行预充电的期间(称为“第一预充电期间”)，比在第二级以后的单位电路SR2～SRi中分别通过设置用晶体管MB对内部节点netA进行预充电的期间(称为“第二预充电期间”)短。具体地，第二预充电期间是2个水平扫描期间，而第一预充电期间是1个水平扫描期间。此外，在本申请说明书中，有时将大部分级中的预充电期间(在本实施方式中为第二预充电期间)称为“通常的预充电期间”。另外，有时将预充电期间是“通常的预充电期间”的级称为“通常级”，将预充电期间与“通常的预充电期间”不同的级称为“非通常级”。
[设置用晶体管的电流驱动能力]
在本实施方式中，第一级单位电路SR1的设置用晶体管MB的电流驱动能力与第二级以后的单位电路SR2～SRi的设置用晶体管MB的电流驱动能力不同。具体而言，第一级的设置用晶体管MB的电流驱动能力高于第二级以后的设置用晶体管MB的电流驱动能力。稍后将说明使第一级的设置用晶体管MB的电流驱动能力高于第二级之后的设置用晶体管MB的电流驱动能力的具体构成。
[效果]
如上所述，在本实施方式的液晶显示装置100中，也使用延长了扫描信号Gout的脉冲宽度的重叠扫描驱动法，因此能够改善栅极总线GL和像素P的充电不足。
另外，在本实施方式的液晶显示装置100中，第一级的内部节点netA的预充电期间(第一预充电期间)比第二级以后的内部节点netA的预充电期间(第二预充电期间)短。图7是单纯进行重叠扫描驱动法时的时序图。在图7所示的时序图中，对于所有级，内部节点netA的预充电期间相同(2个水平扫描期间)。如由图6和图7的比较可知，如本实施方式那样，通过使第一级的内部节点netA的预充电期间(第一预充电期间)比第二级以后的内部节点netA的预充电期间(第二预充电期间)短，能够缩短从帧开始到第一级的源极信号写入为止的期间。因此，能够抑制行存储器数量的增加。
另外，在图7所示的时序图中，需要使用第一级用的栅极起始脉冲信号GSP1和第二级用的栅极起始脉冲信号GSP2，而在本实施方式中由于在第一级和第二级中设置信号S成为高电平的时刻(开始预充电的时刻)一致，所以能够用1个栅极起始脉冲信号GSP驱动第一级和第二级。也就是说，包含第一级的设置用晶体管的多个设置用晶体管中被输入共同的栅极起始脉冲信号GSP作为设置信号S。
此外，如果缩短第一级的预充电期间(第一预充电期间)，则如图8A所示，预充电时的升压不足，有可能使扫描信号Gout的输出电平恶化。相对于此，在本实施方式的液晶显示装置100中，第一级单位电路SR1的设置用晶体管MB的电流驱动能力高于第二级以后的单位电路SR2～SRi的设置用晶体管MB的电流驱动能力。因此，如图8B所示，即使在短的预充电期间内，也能够充分地使内部节点netA的电位上升，因此能够维持扫描信号Gout的输出电平。
[设置用晶体管的构成]
对用于使第一级的设置用晶体管MB的电流驱动能力比第二级的设置用晶体管MB的电流驱动能力高的具体构成进行说明。
为了简化，如果将设置用晶体管MB在每单位时间能够对内部节点netA充电的电荷量设为Q，则电荷量Q与设置用晶体管MB的沟道长度大致成反比，与沟道宽度大致成正比。因此，在第一级的内部节点netA的预充电期间为其他级的内部节点netA的预充电期间的x倍(x超过0且不足1)时，若将第一级的设置用晶体管MB的沟道长度以及沟道宽度分别设为LMB1以及WMB1，将其他级(第二级以后)的设置用晶体管MB的沟道长度以及沟道宽度分别设为LMB2以及WMB2，则优选以满足下述式(1)的方式设定LMB1以及WMB1。
x＝(LMB1/LMB2)·(WMB2/WMB1) ···(1)
例如，在第一级的内部节点netA的预充电期间为其他级的内部节点netA的预充电期间的1/2倍的情况下，若第一级的设置用晶体管MB能够将每单位时间Q1＝2·Q的电荷充电至内部节点netA，则能够将内部节点netA升压至与其他级相同的电平。通过设定LMB1和WMB1以满足1/2＝(LMB1/LMB2)·(WMB2/WMB1)的关系，获得期望的电荷量Q1。
优选为，第一级的设置用晶体管MB的沟道长度与第二级以后的设置用晶体管MB的沟道长度实质相同，并且第一级的设置用晶体管MB的沟道宽度大于第二级以后的设置用晶体管MB的沟道宽度。即，在调节特定的设置用晶体管MB的电流驱动能力的情况下，优选不改变沟道长度而改变沟道宽度。当改变TFT的沟道长度时，除了容易受到制造时的图案形成时的偏差的影响之外，作为TFT特性的阈值电压Vth也有可能变化。因此，在调节电流驱动能力的情况下，若不改变沟道长度而改变沟道宽度，则能够高精度地进行控制。
在图9中，示出了设置用晶体管MB的配置例。移位寄存器电路31的多个级(单位电路SR1～SRi)沿列方向配置。在图9中仅示出了各单位电路SR中的设置用晶体管MB。
各单位电路SR设置用晶体管MB具有栅极端子(栅极电极)1、漏极端子(漏极电极)2以及源极端子(源极电极)3。漏极端子2和源极端子3分别具有梳齿构造。漏极端子2具有沿行方向延伸的主部2a和从主部2a沿列方向延伸的多个分支部(梳齿部)2b。源极端子3具有沿行方向延伸的主部3a和从主部3a沿列方向延伸的多个分支部(梳齿部)3b。漏极端子2和源极端子3以各自的梳齿部2b和3b相互啮合的方式配置。
如图9所示，第一级的设置用晶体管MB的沿列方向的尺寸与第二级以后的设置用晶体管MB的沿列方向的尺寸彼此不同。具体地，沿第一级的设置用晶体管MB的列方向的尺寸大于沿第二级以后的设置用晶体管MB的列方向的尺寸。另外，沿着第一级的设置用晶体管MB的行方向(与列方向大致正交的方向)的尺寸与沿着第二级以后的设置用晶体管MB的行方向的尺寸实质上相同。
若为了调节特定的设置用晶体管MB的电流驱动能力而改变沟道宽度，则与此相伴，该设置用晶体管MB的尺寸也发生变化。如图9所例示，在第一级的设置用晶体管MB和第二级以后的设置用晶体管MB中使行方向的尺寸实质相同时，能够将布局图案的周期性的破坏抑制到最小限度，因此布局变得容易。此外，在检查时，也能够将周期性的破坏导致的检查精度的降低抑制为最小限度。
在此，将漏极端子2和源极端子3的梳齿部2b和3b各自的长度称为“梳齿长度”，并将漏极端子2和源极端子3的梳齿部2b和3b的总数称为“梳齿数”。
在图9所示的例子中，通过使第一级的设置用晶体管MB的梳齿长度大于第二级以后的设置用晶体管MB的梳齿长度，使得第一级的设置用晶体管MB的沟道宽度变得大于第二级以后的设置用晶体管MB的沟道宽度。
在图10中，示出了设置用晶体管MB的其它配置例。在图10所示的例子中，设置用晶体管MB的漏极端子2和源极端子3分别具有梳齿构造。漏极端子2具有沿列方向延伸的主部2a和从主部2a沿行方向延伸的多个分支部(梳齿部)2b。源极端子3具有沿列方向延伸的主部3a和从主部3a沿行方向延伸的多个分支部(梳齿部)3b。漏极端子2和源极端子3以各自的梳齿部2b和3b相互啮合的方式配置。这样，在图10所示的例子中，梳齿部2b及3b的延伸方向与图9所示的例子不同。
在图10所示的例子中，第一级的设置用晶体管MB的沿列方向的尺寸也与第二级以后的设置用晶体管MB的沿列方向的尺寸彼此不同。具体地，沿第一级的设置用晶体管MB的列方向的尺寸大于沿第二级以后的设置用晶体管MB的列方向的尺寸。另外，沿着第一级的设置用晶体管MB的行方向(与列方向大致正交的方向)的尺寸与沿着第二级以后的设置用晶体管MB的行方向的尺寸实质上相同。
如图10所例示，使得在第一级的设置用晶体管MB和第二级以后的设置用晶体管MB中行方向的尺寸实质相同时，能够得到与图9所示的例子同样的效果。
在图10所示的示例中，通过使第一级的设置用晶体管MB的梳齿数比第二级以后的设置用晶体管MB的梳齿数多，使得第一级的设置用晶体管MB的沟道宽度变得大于第二级以后的设置用晶体管MB的沟道宽度。
这样，在使特定的设置用晶体管MB的电流驱动能力大于其他的设置用晶体管MB的电流驱动能力时，通过仅使梳齿长度以及梳齿数中的一方不同，能够维持沿行方向的尺寸并扩大沟道宽度。具体而言，在梳齿部2b及3b沿列方向延伸时，使梳齿长度变化，在梳齿部2b及3b沿行方向延伸时，使梳齿数变化，从而能够在维持设置用晶体管MB的沿行方向的尺寸的同时，使沟道宽度变化。
(第二实施方式)
参照图11和图12说明本实施方式的液晶显示装置。图11是用于说明本实施方式中的移位寄存器电路31的构成的框图。图12是用于说明本实施方式中的栅极驱动器30的动作的时序图。以下，以本实施方式的液晶显示装置与第一实施方式的液晶显示装置100的不同方面为中心进行说明。
图11中示出了移位寄存器电路31所具有的多个单位电路SR1～SRi中从第一级到第九级的单位电路SR1～SR9。图11所示的移位寄存器电路31中被施加8相的时钟信号CLKl～CLK8作为栅极时钟信号CLK。这里，时钟信号CLK1～CLK8分别是使3个水平扫描期间(3H)的高电平电位(VDD)和5个水平扫描期间(5H)的低电平电位(VSS)交替重复的信号，且相位各错开1/8周期(45°)(参照图12)。也就是说，通过移位寄存器电路31的各级使对应的栅极总线GL成为选择状态的选择期间比1个水平扫描期间长，在此为3个水平扫描期间。
第一级～第八级的单位电路SR1～SR8中分别被施加时钟信号CLK1～CLK8。此后，通过移位寄存器电路31的所有级，每八级重复相同的构成。
从各单位电路SR输出扫描信号Gout。此外，第四级以后的单位电路SR4～SRi中被施加从前面第三个级中输出的扫描信号Gout作为设置信号S。相对于此，栅极起始脉冲信号GSP作为设置信号S被施加给第一级、第二级以及第三级的单位电路SR1、SR2以及SR3。另外，各级的单位电路SR中被施加从后面第四个级中输出的扫描信号Gout作为复位信号R。
如图12所示，各栅极总线GL成为选择状态的选择期间为比1个水平扫描期间长的3个水平扫描期间。因此，彼此相邻的两条栅极总线运行GL的选择期间相互重叠一部分(2个水平扫描期间的量)。
另外，如图12所示，在第一级的单位电路SR1中通过设置用晶体管MB对内部节点netA进行预充电的期间(称为“第一预充电期间”)以及在第二级的单位电路SR2中通过设置用晶体管MB对内部节点netA进行预充电的期间(称为“第二预充电期间”)比在第三级以后的单位电路SR3～SRi中分别通过设置用晶体管MB对内部节点netA进行预充电的期间(称为“第三预充电期间”)短。此外，第一预充电期间比第二预充电期间短。具体地，第三预充电期间是3个水平扫描期间，而第二预充电期间是2个水平扫描期间，第一预充电期间是1个水平扫描期间。
另外，在本实施方式中，第一级单位电路SR1的设置用晶体管MB的电流驱动能力、第二级单位电路SR2的设置用晶体管MB的电流驱动能力、第三级以后的单位电路SR3～SRi的设置用晶体管MB的电流驱动能力不同。具体而言，第一级以及第二级的设置用晶体管MB的电流驱动能力高于第三级以后的设置用晶体管MB的电流驱动能力。此外，第一级的设置用晶体管MB的电流驱动能力高于第二级的设置用晶体管MB的电流驱动能力。
如上所述，在本实施方式的液晶显示装置中，也使用延长了扫描信号Gout的脉冲宽度的重叠扫描驱动法，因此能够改善栅极总线GL和像素P的充电不足。
另外，在本实施方式中，第一级的内部节点netA的预充电期间(第一预充电期间)以及第二级的内部节点netA的预充电期间(第二预充电期间)比第三级以后的内部节点netA的预充电期间(第三预充电期间)短。图13是在选择期间是3个水平扫描期间的情况下单纯进行重叠扫描驱动法的时序图。在图13所示的时序图中，对于所有级，内部节点netA的预充电期间相同(3个水平扫描期间)。如由图12与图13的比较可知，如本实施方式那样，通过使第一级的内部节点netA的预充电期间(第一预充电期间)以及第二级的内部节点netA的预充电期间(第二预充电期间)比第三级以后的内部节点netA的预充电期间(第三预充电期间)短，能够缩短从帧开始到第一级的源极信号写入为止的期间。因此，能够抑制行存储器数量的增加。
另外，在图13所示的时序图中，需要使用第一级用的栅极起始脉冲信号GSP1、第二级用的栅极起始脉冲信号GSP2和第三级用的栅极起始脉冲信号GPS3，而在本实施方式中由于在第一级、第二级和第三级中设置信号S成为高电平的时刻(开始预充电的时刻)一致，所以能够用1个栅极起始脉冲信号GSP驱动第一级、第二级和第三级。
而且，在本实施方式中，第一级的单位电路SR1的设置用晶体管MB以及第二级的单位电路SR2的设置用晶体管MB的电流驱动能力高于第三级以后的单位电路SR3～SRi的设置用晶体管MB的电流驱动能力。因此，即使在第一级以及第二级中为短的预充电期间，也能够充分地使内部节点netA的电位上升，因此能够维持扫描信号Gout的输出电平。
在第一级的内部节点netA的预充电期间为第三级以后的内部节点netA的预充电期间的x1倍(x1超过0且不足1)时，若将第一级的设置用晶体管MB的沟道长度以及沟道宽度分别设为LMB1以及WMB1，将第三级以后的设置用晶体管MB的沟道长度以及沟道宽度分别设为LMB3以及WMB3，则优选以满足下述式(2)的方式设定LMB1以及WMB1。
x1＝(LMB1/LMB3)·(WMB3/WMB1) …(2)
另外，在第二级的内部节点netA的预充电期间为第三级以后的内部节点netA的预充电期间的x2倍(x2超过0且不足1)时，若将第二级的设置用晶体管MB的沟道长度以及沟道宽度分别设为LMB2以及WMB2，则优选以满足下述式(3)的方式设定LMB2以及WMB2。
x2＝(LMB2/LMB3)·(WMB3/WMB2) …(3)
如例示那样，在第一级的内部节点netA的预充电期间为第三级以后的内部节点netA的预充电期间的1/3倍的情况下，第一级的设置用晶体管MB若能够将每单位时间Q1＝3·Q的电荷充电至内部节点netA，则能够将内部节点netA升压至与第三级以后的电平相同的电平。通过设定LMB1和WMB1以满足1/3＝(LMB1/LMB3)·(WMB3/WMB1)的关系，获得期望的电荷量Q1。
另外，在第二级内部节点netA的预充电期间为第三级以后的内部节点netA的预充电期间的2/3倍的情况下，第二级的设置用晶体管MB若能够将每单位时间Q2＝(3/2)·Q的电荷充电至内部节点netA，则能够将内部节点netA升压至与第三级以后的电平相同的电平。通过设定LMB2和WMB2以满足2/3＝(LMB2/LMB3)·(WMB3/WMB2)的关系，获得期望的电荷量Q2。
(第三实施方式)
参照图14说明本实施方式中的液晶显示装置。图14是用于说明本实施方式中的栅极驱动器30的动作的时序图。以下，以本实施方式的液晶显示装置与第二实施方式的液晶显示装置的不同方面为中心进行说明。本实施方式中的移位寄存器电路31的构成与图11所示的构成相同。
如图14所示，各栅极总线GL成为选择状态的选择期间为比1个水平扫描期间长的3个水平扫描期间。因此，彼此相邻的两条栅极总线运行GL的选择期间相互重叠一部分(2个水平扫描期间的量)。
另外，如图14所示，在第一级单位电路SR1中通过设置用晶体管MB对内部节点netA进行预充电的期间(称为“第一预充电期间”)比第二级以及第四级以后的单位电路SR2以及SR4～SRi中分别通过设置用晶体管MB对内部节点netA进行预充电的期间(称为“第二预充电期间”)短。而且，在第三级单位电路SR3中通过设置用晶体管MB对内部节点netA进行预充电的期间(称为“第三预充电期间”)比第二预充电期间长。具体地，第二预充电期间是3个水平扫描期间，而第一预充电期间是2个水平扫描期间，第三预充电期间是4个水平扫描期间。也就是说，在第一级中，预充电期间被缩短，在第三级中，预充电期间被延长。
另外，在本实施方式中，第一级的单位电路SR1的设置用晶体管MB的电流驱动能力、第二级以及第四级以后的单位电路SR2以及SR4～SRi的设置用晶体管MB的电流驱动能力、第三级的单位电路SR3的设置用晶体管MB的电流驱动能力不同。具体而言，第一级的设置用晶体管MB的电流驱动能力高于第二级及第四级以后的设置用晶体管MB的电流驱动能力。此外，第三级的设置用晶体管MB的电流驱动能力低于第二级以及第四级以后的设置用晶体管MB的电流驱动能力。
如上所述，在本实施方式的液晶显示装置中，也使用延长了扫描信号Gout的脉冲宽度的重叠扫描驱动法，因此能够改善栅极总线GL和像素P的充电不足。
另外，在本实施方式中，第一级的内部节点netA的预充电期间(第一预充电期间)比第二级以及第四级以后的内部节点netA的预充电期间(第二预充电期间)短。如由图13与图14的比较可知，如本实施方式那样，通过使第一级的内部节点netA的预充电期间(第一预充电期间)比第二级以及第四级以后的内部节点netA的预充电期间(第二预充电期间)短，能够缩短从帧开始到第一级的源极信号写入为止的期间。因此，能够抑制行存储器数量的增加。
另外，在图13所示的时序图中，需要使用第一级用的栅极起始脉冲信号GSP1、第二级用的栅极起始脉冲信号GSP2和第三级用的栅极起始脉冲信号GPS3，而在本实施方式中由于在第一级、第二级和第三级中设置信号S成为高电平的时刻(开始预充电的时刻)一致，所以能够用1个栅极起始脉冲信号GSP驱动第一级、第二级和第三级。
而且，在本实施方式中，第一级单位电路SR1的设置用晶体管MB的电流驱动能力高于第二级以及第四级以后的单位电路SR2以及SR4～SRi的设置用晶体管MB的电流驱动能力。因此，即使第一级中为短的预充电期间，也能够充分地使内部节点netA的电位上升，因此能够维持扫描信号Gout的输出电平。
另外，在本实施方式中，第三级单位电路SR3的设置用晶体管MB的电流驱动能力低于第二级以及第四级以后的单位电路SR2以及SR4～SRi的设置用晶体管MB的电流驱动能力。由此，能够使预充电期间比其他级长的第三级的设置用晶体管MB的充电能力与其他级一致，因此能够消除与相邻的级的输出差，抑制显示不均的发生。
在第一级的内部节点netA的预充电期间为第二级以及第四级以后的内部节点netA的预充电期间的x3倍(x3超过0且不足1)时，若将第一级的设置用晶体管MB的沟道长度以及沟道宽度分别设为LMB1以及WMB1，将第二级以及第四级以后的设置用晶体管MB的沟道长度以及沟道宽度分别设为LMB2以及WMB2，则优选以满足下述式(4)的方式设定LMB1以及WMB1。
x3＝(LMB1/LMB2)·(WMB2/WMB1) …(4)
另外，在第三级内部节点netA的预充电期间为第二级以及第四级以后的内部节点netA的预充电期间的x4倍(x4超过1)时，若将第三级的设置用晶体管MB的沟道长度以及沟道宽度分别设为LMB3以及WMB3，则优选以满足下述式(5)的方式设定LMB3以及WMB3。
x4＝(LMB3/LMB2)·(WMB2/WMB3) …(5)
如例示那样，在第一级的内部节点netA的预充电期间为第二级以及第四级以后的内部节点netA的预充电期间的2/3倍的情况下，第一级的设置用晶体管MB若能够将每单位时间Q1＝(3/2)·Q的电荷充电至内部节点netA，则能够将内部节点netA升压至第二级以及第四级以后的相同电平。通过设定LMB1和WMB1以满足2/3＝(LMB1/LMB2)·(WMB2/WMB1)的关系，获得期望的电荷量Q1。
另外，在第三级的内部节点netA的预充电期间为第二级以及第四级以后的内部节点netA的预充电期间的4/3倍的情况下，第三级的设置用晶体管MB若能够将每单位时间Q2＝(3/4)·Q的电荷充电至内部节点netA，则能够将内部节点netA升压至与第二级以及第四级以后的电平相同的电平。通过设定LMB3和WMB3以满足4/3＝(LMB3/LMB2)·(WMB2/WMB3)的关系，获得期望的电荷量Q2。
如上所述，根据本发明的实施方式，能够提供即使延长扫描信号的脉冲宽度也能够抑制行存储器数量的增加并且能够适当地进行驱动的扫描信号线驱动电路。
此外，在上述第一至第三实施方式中，例示了选择期间为2个水平扫描期间及3个水平扫描期间的情况，但选择期间的长度并不限定于此。选择期间也可以是4个水平扫描期间以上。
另外，在上述第一至第三实施方式中，例示了预充电期间与通常的预充电期间不同的级(非通常级)的数量为1或2的情况，但是本发明的实施方式并不限定于这些例子。例如，在选择期间为4个水平扫描期间以上的情况下，非通常级的数量也可以为3以上。
此外，在上述第二和第三实施方式中，例示了在多个非通常级的全部使设置用晶体管MB的电流驱动能力与通常级的设置用晶体管MB的电流驱动能力不同的情况，但也可以仅在多个非通常级的一部分中使设置用晶体管MB的电流驱动能力与通常级的设置用晶体管MB的电流驱动能力不同。例如，在第二实施方式的液晶显示装置中，使第一级的设置用晶体管MB的电流驱动能力高于通常级(第三级以后)的设置用晶体管MB的电流驱动能力，另一方面，也可以使第二级的设置用晶体管MB的电流驱动能力与通常级的设置用晶体管MB的电流驱动能力实质相同。同样地，在第三实施方式的液晶显示装置中，也可以使第一级的设置用晶体管MB的电流驱动能力高于通常级(第二级及第四级以后)的设置用晶体管MB的电流驱动能力，另一方面，使第三级的设置用晶体管MB的电流驱动能力与通常级的设置用晶体管MB的电流驱动能力实质相同。
另外，在存在多个通常级的情况下，多个非通常级也可以包括预充电期间彼此相同的两个以上的级。例如，在第一级以及第二级为非通常级，第三级以后为通常级的情况下，第一级以及第二级的预充电期间比通常的预充电期间短，并且彼此可以相同。例如，在采用针对每一个像素列设置两条源极总线SL并在相同时刻选择相邻的两像素行的驱动方法(所谓的双源极驱动)的情况下，第一级以及第二级的预充电期间可以彼此相同。另外，对于预充电期间彼此相同的两个以上的非通常级的全部，也可以使设置用晶体管MB的电流驱动能力与通常级的设置用晶体管MB的电流驱动能力不同，也可以仅对于预充电期间相互相同的两个以上的非通常级的一部分，使设置用晶体管MB的电流驱动能力与通常级的设置用晶体管MB的电流驱动能力不同。
另外，各单位电路SR的具体的构成不限于图4所示的例子。例如，各单位电路SR既可以包含四个以上的TFT，也可以包含两个以上的电容器。

Claims (17)

1.一种扫描信号线驱动电路，其使显示装置所具备的多条扫描信号线依次设为选择状态，所述扫描信号线驱动电路的特征在于，
具有移位寄存器电路，所述移位寄存器电路包含多个级，
构成所述多个级的每一级的单位电路包含：
输出用晶体管，其与所述多条扫描信号线中的对应的扫描信号线连接，并向该扫描信号线输出扫描信号；
内部节点，其与所述输出用晶体管的栅极端子连接；以及
设置用晶体管，其对所述内部节点进行预充电，
所述多条扫描信号线中的彼此相邻的两条扫描信号线被设为选择状态的选择期间彼此重叠一部分，
第一预充电期间短于第二预充电期间，所述第一预充电期间为通过作为所述多个级中的至少一个级的非通常级的所述单位电路所具有的所述设置用晶体管即第一晶体管对所述内部节点进行预充电的期间，所述第二预充电期间为通过作为所述多个级中的另外的至少一个级的通常级的所述单位电路所具有的所述设置用晶体管即第二晶体管对所述内部节点进行预充电的期间，
所述内部节点被预充电的期间即所述第一预充电期间的所述非通常级的一部分或全部的所述第一晶体管的电流驱动能力高于所述内部节点被预充电的期间即所述第二预充电期间的所述通常级的所述第二晶体管的电流驱动能力。
2.根据权利要求1所述的扫描信号线驱动电路，其特征在于，
所述第一预充电期间为所述第二预充电期间的x倍，x超过0且不足1，
当将具有电流驱动能力高于所述第二晶体管的所述第一晶体管的沟道长度以及沟道宽度分别设为LMB1以及WMB1，并将所述第二晶体管的沟道长度以及沟道宽度分别设为LMB2以及WMB2时，实质满足关系：x=（LMB1/LMB2）･（WMB2/WMB1）。
3.根据权利要求1所述的扫描信号线驱动电路，其特征在于，
具有电流驱动能力高于所述第二晶体管的所述第一晶体管的沟道长度与所述第二晶体管的沟道长度实质相同，
具有电流驱动能力高于所述第二晶体管的所述第一晶体管的沟道宽度大于所述第二晶体管的沟道宽度。
4.根据权利要求1所述的扫描信号线驱动电路，其特征在于，
所述多个级沿着第一方向配置，
具有电流驱动能力高于所述第二晶体管的所述第一晶体管和所述第二晶体管的沿所述第一方向的尺寸彼此不同，
具有电流驱动能力高于所述第二晶体管的所述第一晶体管和所述第二晶体管的沿与所述第一方向大致正交的第二方向的尺寸实质相同。
5.根据权利要求4所述的扫描信号线驱动电路，其特征在于，
所述第一晶体管以及所述第二晶体管的各自的源极端子以及漏极端子分别具有梳齿构造，所述梳齿构造包含沿所述第二方向延伸的主部以及从所述主部沿所述第一方向延伸的多个分支部，
当将所述源极端子以及所述漏极端子的所述多个分支部的长度称为梳齿长度，并将所述源极端子以及所述漏极端子的所述多个分支部的总数称为梳齿数时，
具有电流驱动能力高于所述第二晶体管的所述第一晶体管的梳齿数与所述第二晶体管的梳齿数彼此相同，
具有电流驱动能力高于所述第二晶体管的所述第一晶体管的梳齿长度与所述第二晶体管的梳齿长度彼此不同。
6.根据权利要求4所述的扫描信号线驱动电路，其特征在于，
所述第一晶体管以及所述第二晶体管的各自的源极端子以及漏极端子分别具有梳齿构造，所述梳齿构造包含沿所述第一方向延伸的主部以及从所述主部沿所述第二方向延伸的多个分支部，
当将所述源极端子以及所述漏极端子的所述多个分支部的长度称为梳齿长度，并将所述源极端子以及所述漏极端子的所述多个分支部的总数称为梳齿数时，
具有电流驱动能力高于所述第二晶体管的所述第一晶体管的梳齿长度与所述第二晶体管的梳齿长度彼此相同，
具有电流驱动能力高于所述第二晶体管的所述第一晶体管的梳齿数与所述第二晶体管的梳齿数彼此不同。
7.根据权利要求1至6中的任一项所述的扫描信号线驱动电路，其特征在于，
包含所述第一晶体管的多个设置用晶体管中被输入共同的栅极起始脉冲信号作为设置信号。
8.根据权利要求1至6中的任一项所述的扫描信号线驱动电路，其特征在于，
所述第一晶体管是所述多个级中的第一级的所述单位电路中所包含的所述设置用晶体管，
所述第二晶体管是所述多个级中的第二级以后的各个所述单位电路中所包含的所述设置用晶体管。
9.根据权利要求8所述的扫描信号线驱动电路，其特征在于，
所述选择期间是2个水平扫描期间，
所述第一预充电期间是1个水平扫描期间，
所述第二预充电期间是2个水平扫描期间。
10.根据权利要求1至6中的任一项所述的扫描信号线驱动电路，其特征在于，
第三预充电期间比所述第一预充电期间长且比所述第二预充电期间短，或者比所述第二预充电期间长，
所述第三预充电期间为通过作为所述多个级中的又一另外的至少一个级的另一非通常级的所述单位电路所具有的所述设置用晶体管即第三晶体管对所述内部节点进行预充电的期间。
11.根据权利要求10所述的扫描信号线驱动电路，其特征在于，
所述第三预充电期间比所述第一预充电期间长且比所述第二预充电期间短，
所述第一晶体管是所述多个级中的第一级的所述单位电路中所包含的所述设置用晶体管，
所述第三晶体管是所述多个级中的第二级的所述单位电路中所包含的所述设置用晶体管，
所述第二晶体管是所述多个级中的第三级以后的各个所述单位电路中所包含的所述设置用晶体管，
所述第三晶体管的电流驱动能力高于所述第二晶体管的电流驱动能力。
12.根据权利要求11所述的扫描信号线驱动电路，其特征在于，
所述选择期间是3个水平扫描期间，
所述第一预充电期间是1个水平扫描期间，
所述第三预充电期间是2个水平扫描期间，
所述第二预充电期间是3个水平扫描期间。
13.根据权利要求10所述的扫描信号线驱动电路，其特征在于，
所述第三预充电期间比所述第二预充电期间长，
所述第一晶体管是所述多个级中的第一级的所述单位电路中所包含的所述设置用晶体管，
所述第二晶体管是所述多个级中的第二级以及第四级以后的各个所述单位电路中所包含的所述设置用晶体管，
所述第三晶体管是所述多个级中的第三级的所述单位电路中所包含的所述设置用晶体管，
所述第三晶体管的电流驱动能力低于所述第二晶体管的电流驱动能力。
14.根据权利要求13所述的扫描信号线驱动电路，其特征在于，
所述选择期间是3个水平扫描期间，
所述第一预充电期间是2个水平扫描期间，
所述第二预充电期间是3个水平扫描期间，
所述第三预充电期间是4个水平扫描期间。
15.根据权利要求10所述的扫描信号线驱动电路，其特征在于，
所述第二晶体管的电流驱动能力与所述第三晶体管的电流驱动能力实质相同。
16.根据权利要求1至6中的任一项所述的扫描信号线驱动电路，其特征在于，
所述扫描信号线驱动电路单片地形成在所述显示装置所具备的基板上。
17.一种显示装置，其特征在于，包括权利要求1至16中的任一项所述的扫描信号线驱动电路。
CN202111478237.7A 2020-12-25 2021-12-06 扫描信号线驱动电路以及显示装置 Active CN114694606B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202063130616P 2020-12-25 2020-12-25
US63/130616 2020-12-25

Publications (2)

Publication Number Publication Date
CN114694606A CN114694606A (zh) 2022-07-01
CN114694606B true CN114694606B (zh) 2023-07-04

Family

ID=82118955

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111478237.7A Active CN114694606B (zh) 2020-12-25 2021-12-06 扫描信号线驱动电路以及显示装置

Country Status (2)

Country Link
US (1) US11756498B2 (zh)
CN (1) CN114694606B (zh)

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4041660B2 (ja) * 2001-05-31 2008-01-30 ユーディナデバイス株式会社 半導体装置及びその製造方法
JP4484065B2 (ja) * 2004-06-25 2010-06-16 三星モバイルディスプレイ株式會社 発光表示装置，発光表示装置の駆動装置及び発光表示装置の駆動方法
JP2006106394A (ja) 2004-10-06 2006-04-20 Alps Electric Co Ltd 液晶駆動回路および液晶表示装置
CN100461252C (zh) * 2004-10-14 2009-02-11 夏普株式会社 显示装置的驱动电路及具备该电路的显示装置
KR100658269B1 (ko) * 2005-09-20 2006-12-14 삼성에스디아이 주식회사 주사 구동회로와 이를 이용한 유기 전계발광 장치
CN102227765B (zh) * 2008-11-28 2014-09-17 株式会社半导体能源研究所 显示器件以及包含显示器件的电子器件
WO2011055584A1 (ja) 2009-11-04 2011-05-12 シャープ株式会社 液晶表示装置およびその駆動方法
US8531224B2 (en) * 2009-11-04 2013-09-10 Sharp Kabushiki Kaisha Shift register, scanning signal line drive circuit provided with same, and display device
WO2011055570A1 (ja) * 2009-11-04 2011-05-12 シャープ株式会社 シフトレジスタならびにそれを備えた走査信号線駆動回路および表示装置
KR101245438B1 (ko) * 2009-12-15 2013-03-19 샤프 가부시키가이샤 주사 신호선 구동 회로 및 그것을 구비한 표시 장치
KR101097347B1 (ko) * 2010-03-11 2011-12-21 삼성모바일디스플레이주식회사 게이트 구동 회로 및 이를 이용한 표시 장치
CN102708778B (zh) * 2011-11-28 2014-04-23 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动装置与显示装置
CN103714792B (zh) * 2013-12-20 2015-11-11 京东方科技集团股份有限公司 一种移位寄存器单元、栅极驱动电路及显示装置
CN104078017B (zh) * 2014-06-23 2016-05-11 合肥京东方光电科技有限公司 移位寄存器单元、栅极驱动电路及显示装置
JP2016085401A (ja) * 2014-10-28 2016-05-19 セイコーエプソン株式会社 電気光学装置、電気光学装置の制御方法および電子機器
JP2018056295A (ja) * 2016-09-28 2018-04-05 富士通株式会社 化合物半導体装置及びその製造方法
US10615273B2 (en) * 2017-06-21 2020-04-07 Cree, Inc. Semiconductor devices having a plurality of unit cell transistors that have smoothed turn-on behavior and improved linearity
CN109461411B (zh) * 2017-09-06 2020-08-07 瀚宇彩晶股份有限公司 栅极驱动电路及显示面板
JP2019191396A (ja) * 2018-04-26 2019-10-31 シャープ株式会社 表示装置
CN110880304B (zh) * 2018-09-06 2022-03-04 合肥鑫晟光电科技有限公司 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
CN111899697A (zh) * 2019-05-06 2020-11-06 瀚宇彩晶股份有限公司 栅极驱动电路及触控显示面板的驱动方法
US10840795B1 (en) * 2019-10-16 2020-11-17 Monolithic Power Systems, Inc. Power transistor driver with reduced spikes for switching converters

Also Published As

Publication number Publication date
CN114694606A (zh) 2022-07-01
US11756498B2 (en) 2023-09-12
US20220208137A1 (en) 2022-06-30

Similar Documents

Publication Publication Date Title
CN108711401B (zh) 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
US11361693B2 (en) Shift register unit, gate driving circuit, display device, and driving method
CN110808015B (zh) 移位寄存器单元、栅极驱动电路、显示装置以及驱动方法
US10930360B2 (en) Shift register, driving method thereof, gate driving circuit, and display device
US8531224B2 (en) Shift register, scanning signal line drive circuit provided with same, and display device
KR100849479B1 (ko) 시프트 레지스터 회로 및 그것을 구비하는 화상표시장치
KR100857479B1 (ko) 시프트 레지스터 회로 및 그것을 구비하는 화상표시장치
JP5127986B2 (ja) シフトレジスタならびにそれを備えた走査信号線駆動回路および表示装置
KR100838649B1 (ko) 시프트 레지스터 회로 및 그것을 구비한 화상표시장치
KR100847092B1 (ko) 시프트 레지스터 회로 및 그것을 구비하는 화상표시장치
KR100838653B1 (ko) 시프트 레지스터 회로 및 그것을 구비한 화상표시장치
KR100838650B1 (ko) 시프트 레지스터 회로 및 그것을 구비하는 화상표시장치
US9362892B2 (en) Scanning signal line drive circuit, display device having the same, and driving method for scanning signal line
US11735119B2 (en) Shift register unit, gate driving circuit and control method thereof and display apparatus
EP2827335B1 (en) Shift register, driver circuit and display device
WO2011129126A1 (ja) 走査信号線駆動回路およびそれを備えた表示装置
KR20080031114A (ko) 시프트 레지스터 회로 및 그것을 구비하는 화상표시장치
US20200394976A1 (en) Scanning signal line drive circuit and display device provided with same
CN109584941B (zh) 移位寄存器及其驱动方法、栅极驱动电路、显示装置
US11875727B2 (en) Shift register, gate driving circuit, display panel, and driving method thereof
CN114694606B (zh) 扫描信号线驱动电路以及显示装置
KR101287214B1 (ko) 쉬프트 레지스터

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant