CN108711401B - 移位寄存器单元、栅极驱动电路、显示装置及驱动方法 - Google Patents

移位寄存器单元、栅极驱动电路、显示装置及驱动方法 Download PDF

Info

Publication number
CN108711401B
CN108711401B CN201810909431.8A CN201810909431A CN108711401B CN 108711401 B CN108711401 B CN 108711401B CN 201810909431 A CN201810909431 A CN 201810909431A CN 108711401 B CN108711401 B CN 108711401B
Authority
CN
China
Prior art keywords
node
transistor
circuit
shift register
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810909431.8A
Other languages
English (en)
Other versions
CN108711401A (zh
Inventor
冯雪欢
李永谦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201810909431.8A priority Critical patent/CN108711401B/zh
Publication of CN108711401A publication Critical patent/CN108711401A/zh
Priority to US16/383,836 priority patent/US11081058B2/en
Application granted granted Critical
Publication of CN108711401B publication Critical patent/CN108711401B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

一种移位寄存器单元、栅极驱动电路、显示装置及驱动方法。该移位寄存器单元包括第一输入电路、第一复位电路、防漏电电路、输出电路、第一节点和第二节点。第一输入电路与第一节点连接，且配置为响应于第一控制信号将第一输入信号输入至第一节点；第一复位电路与第一节点和第二节点连接，且配置为响应于复位信号对第一节点进行复位；防漏电电路与第一节点以及第二节点连接，且配置为在第一节点的电平的控制下，对第二节点的电平进行第一控制，以降低第一节点经第一复位电路的漏电；输出电路包括输出端，与第一节点连接，且配置为在第一节点的电平的控制下，将输出信号输出至输出端。该移位寄存器单元的电路结构简单，可以避免上拉节点的漏电。

Description

移位寄存器单元、栅极驱动电路、显示装置及驱动方法
技术领域
本公开的实施例涉及一种移位寄存器单元、栅极驱动电路、显示装置及驱动方法。
背景技术
在显示技术领域，例如液晶显示面板或有机发光二极管(Organic LightEmitting Diode,OLED)显示面板的像素阵列通常包括多行栅线和与之交错的多列数据线。对栅线的驱动可以通过栅极驱动电路实现。栅极驱动电路通常集成在栅极驱动芯片(GateIC)中。在IC设计中芯片的面积是影响芯片成本的主要因素，如何有效地减小芯片面积是技术开发人员需要着重考虑的问题。
发明内容
本公开至少一实施例提供一种移位寄存器单元，包括第一输入电路、第一复位电路、防漏电电路、输出电路、第一节点和第二节点。所述第一输入电路与所述第一节点连接，且配置为响应于第一控制信号将第一输入信号输入至所述第一节点；所述第一复位电路与所述第一节点和所述第二节点连接，且配置为响应于复位信号对所述第一节点进行复位；所述防漏电电路与所述第一节点以及所述第二节点连接，且配置为在所述第一节点的电平的控制下，对所述第二节点的电平进行第一控制，以降低所述第一节点经所述第一复位电路的漏电；所述输出电路包括输出端，与所述第一节点连接，且配置为在所述第一节点的电平的控制下，将输出信号输出至所述输出端。
例如，本公开一实施例提供的移位寄存器单元，还包括隔断电路和第三节点。所述隔断电路与所述第二节点和所述第三节点连接，且配置为在所述第三节点的电平的控制下，对所述第二节点的电平进行第二控制，所述第一控制和第二控制相反。
例如，在本公开一实施例提供的移位寄存器单元中，所述第一复位电路包括第二晶体管、第三晶体管和第二十三晶体管。所述第二晶体管的栅极和所述第三节点连接，所述第二晶体管的第一极和所述第一节点连接，所述第二晶体管的第二极和所述第二节点连接；所述第三晶体管的栅极和显示复位端连接以接收显示复位信号，所述第三晶体管的第一极和所述第一节点连接，所述第三晶体管的第二极和所述第二节点连接；所述第二十三晶体管的栅极和所述显示复位端连接以接收所述显示复位信号，所述第二十三晶体管的第一极和所述第二节点连接，所述第二十三晶体管的第二极和第二电压端连接以接收第二电压。
例如，在本公开一实施例提供的移位寄存器单元中，所述防漏电电路包括第四晶体管。所述第四晶体管的栅极和所述第一节点连接，所述第四晶体管的第一极和所述第二节点连接，所述第四晶体管的第二极和第一电压端连接以接收第一电压。
例如，在本公开一实施例提供的移位寄存器单元中，所述输出端包括移位输出端和至少一个扫描信号输出端。
例如，在本公开一实施例提供的移位寄存器单元中，所述输出端包括移位输出端和一个扫描信号输出端，所述输出电路包括第五晶体管、第六晶体管和第一电容。所述第五晶体管的栅极和所述第一节点连接，所述第五晶体管的第一极和第一时钟信号端连接以接收第一时钟信号作为所述输出信号，所述第五晶体管的第二极和所述移位输出端连接；所述第六晶体管的栅极和所述第一节点连接，所述第六晶体管的第一极和所述第一时钟信号端连接以接收所述第一时钟信号作为所述输出信号，所述第六晶体管的第二极和所述扫描信号输出端连接；所述第一电容的第一端和所述第一节点连接，所述第一电容的第二端和所述移位输出端连接。
例如，在本公开一实施例提供的移位寄存器单元中，所述隔断电路包括第七晶体管。所述第七晶体管的栅极和所述第三节点连接，所述第七晶体管的第一极和所述第二节点连接，所述第七晶体管的第二极和第二电压端连接以接收第二电压。
例如，本公开一实施例提供的移位寄存器单元，还包括第一控制电路。所述第一控制电路与所述第一节点和所述第三节点连接，且配置为在所述第一节点的电平的控制下，对所述第三节点的电平进行控制。
例如，本公开一实施例提供的移位寄存器单元，还包括第二控制电路。所述第二控制电路与所述第三节点连接，且配置为响应于第二时钟信号对所述第三节点的电平进行控制。
例如，本公开一实施例提供的移位寄存器单元，还包括第三控制电路。所述第三控制电路与所述第三节点连接，且配置为响应于所述第一控制信号对所述第三节点的电平进行控制。
例如，本公开一实施例提供的移位寄存器单元，还包括输出降噪电路。所述输出降噪电路与所述第三节点连接，且配置为在所述第三节点的电平的控制下，对所述输出端进行降噪。
例如，在本公开一实施例提供的移位寄存器单元中，所述输出端包括移位输出端和一个扫描信号输出端，所述输出降噪电路包括第十三晶体管和第十四晶体管。所述第十三晶体管的栅极和所述第三节点连接，所述第十三晶体管的第一极和所述移位输出端连接，所述第十三晶体管的第二极和第二电压端连接以接收第二电压；所述第十四晶体管的栅极和所述第三节点连接，所述第十四晶体管的第一极和所述扫描信号输出端连接，所述第十四晶体管的第二极和第五电压端连接以接收第五电压。
例如，本公开一实施例提供的移位寄存器单元，还包括第二输入电路。所述第二输入电路与所述第一节点连接，且配置为根据第二控制信号将第二输入信号输入至所述第一节点。
例如，在本公开一实施例提供的移位寄存器单元中，所述第二输入电路包括充电子电路、存储子电路、隔离子电路以及消隐节点。所述充电子电路与所述消隐节点连接，且配置为响应于第三时钟信号将所述第二控制信号输入至所述消隐节点；所述存储子电路与所述消隐节点连接，且配置为存储所述充电子电路输入的所述第二控制信号的电平；所述隔离子电路与所述消隐节点以及所述第一节点连接，且配置为在所述消隐节点的电平和第二时钟信号的控制下，将所述第二输入信号输入至所述第一节点。
例如，本公开一实施例提供的移位寄存器单元，还包括第二复位电路。所述第二复位电路与所述第一节点连接，且配置为响应于消隐复位信号对所述第一节点进行复位。
本公开至少一实施例还提供一种栅极驱动电路，包括多个级联的本公开任一实施例提供的移位寄存器单元。
例如，在本公开一实施例提供的栅极驱动电路中，第n+2级移位寄存器单元的显示控制端和第n级移位寄存器单元的移位输出端连接；第n+1级移位寄存器单元的消隐控制端和第n级移位寄存器单元的移位输出端连接，其中，n为大于0的整数。
本公开至少一实施例还提供一种显示装置，包括本公开任一实施例提供的栅极驱动电路。
本公开至少一实施例还提供一种移位寄存器单元的驱动方法，包括：第一阶段，所述第一输入电路响应于所述第一控制信号，将所述第一输入信号输入至所述第一节点，同时，所述防漏电电路在所述第一节点的电平的控制下，将第一电压输入至所述第二节点；第二阶段，所述输出电路在所述第一节点的电平的控制下，将所述输出信号输出至所述输出端。
例如，本公开一实施例提供的驱动方法，所述移位寄存器单元包括隔断电路，所述驱动方法还包括：所述隔断电路在所述第三节点的电平的控制下，将第二电压输入至所述第二节点，所述第一电压和所述第二电压不同。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本发明的一些实施例，而非对本发明的限制。
图1为本公开一实施例提供的一种移位寄存器单元的示意图；
图2为本公开一实施例提供的另一种移位寄存器单元的示意图；
图3为本公开一实施例提供的又一种移位寄存器单元的示意图；
图4为本公开一实施例提供的再一种移位寄存器单元的示意图；
图5为本公开一实施例提供的再一种移位寄存器单元的示意图；
图6为本公开一实施例提供的一种示例性第二输入电路的示意图；
图7为图5中所示的移位寄存器单元的一种具体实现示例的电路示意图；
图8A为图5中所示的移位寄存器单元的另一种具体实现示例的电路示意图；
图8B为图5中所示的移位寄存器单元的又一种具体实现示例的电路示意图；
图8C为图5中所示的移位寄存器单元的再一种具体实现示例的电路示意图；
图9为本公开一实施例提供的一种栅极驱动电路的示意图；
图10为本公开一实施例提供的一种对应于图9所示的栅极驱动电路工作时的信号时序图；以及
图11为本公开一实施例提供的一种显示装置的示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例的附图，对本发明实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于所描述的本发明的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
下面通过几个具体的实施例对本公开进行说明。为了保持本发明实施例的以下说明清楚且简明，可省略已知功能和已知部件的详细说明。当本发明实施例的任一部件在一个以上的附图中出现时，该部件在每个附图中由相同的参考标号表示。
在通常的OLED显示面板中，需要通过补偿技术来提高显示质量。在对OLED显示面板中的子像素单元进行补偿时，除了在子像素单元中设置像素补偿电路进行内部补偿外，还可以通过设置感测晶体管进行外部补偿。在进行外部补偿时，由移位寄存器单元构成的栅极驱动电路需要向显示面板中的子像素单元分别提供用于扫描晶体管和感测晶体管的驱动信号，例如，在一帧的显示时段(Display)提供用于扫描晶体管的扫描驱动信号(即显示输出信号)，在一帧的消隐时段(Blank)提供用于感测晶体管的感测驱动信号(即消隐输出信号)。
一方面，由于晶体管制作工艺的影响，晶体管可能出现负漂现象；另一方面，随着栅极驱动电路工作时间的增加，长期受到高电压控制的晶体管由于长时间受负偏压热应力(Negative Bias Thermal Stress,NBTS)的影响，容易发生阈值电压的负向偏移(即负漂)。若与上拉节点连接的晶体管发生负漂，上拉节点充电后的电平会因为这些发生负漂的晶体管的漏电而难以保持，从而造成栅极驱动电路无输出或输出异常的现象。
本公开一实施例提供了一种移位寄存器单元，包括第一输入电路、第一复位电路、防漏电电路、输出电路、第一节点和第二节点。第一输入电路与第一节点连接，且配置为响应于第一控制信号将第一输入信号输入至第一节点；第一复位电路与第一节点和第二节点连接，且配置为响应于复位信号对第一节点进行复位；防漏电电路与第一节点以及第二节点连接，且配置为在第一节点的电平的控制下，对第二节点的电平进行第一控制，以降低第一节点经第一复位电路的漏电；输出电路包括输出端，与第一节点连接，且配置为在第一节点的电平的控制下，将输出信号输出至输出端。本公开的实施例还提供了对应于上述移位寄存器单元的栅极驱动电路、显示装置及驱动方法。
本公开上述实施例提供的移位寄存器单元的电路结构简单，可以避免第一节点充电后的电平由于晶体管的阈值电压漂移而导致的漏电现象，从而避免产生输出异常现象，增强了电路的信赖性。
下面结合附图对本公开的实施例及其示例进行详细说明。
图1为本公开一实施例提供的一种移位寄存器单元的示意图。如图1所示，该移位寄存器单元10可以包括第一输入电路110、第一复位电路120、防漏电电路300和输出电路400。通过级联多个该移位寄存器单元10可以得到栅极驱动电路，该栅极驱动电路用于驱动显示面板，为显示面板的多条栅线依序提供扫描信号，从而在显示面板显示一帧画面的期间进行逐行或隔行扫描等。
如图1所示，第一输入电路110与所述第一节点Q1(例如，这里为上拉节点)连接，且配置为响应于第一控制信号将第一输入信号输出至第一节点Q1。例如，在一些示例中，第一输入电路110与第一输入信号端INT1、显示控制端STU1和第一节点Q1连接，配置为在显示控制端STU1提供的第一控制信号的控制下导通，使第一输入信号端INT1和第一节点Q1连接，从而使第一输入信号端INT1提供的第一输入信号被输入到第一节点Q1，将第一节点Q1的电位上拉到工作电位。
第一复位电路120与第一节点Q1和第二节点Q2连接，且配置为响应于复位信号对第一节点Q1进行复位。例如，第一复位电路120与复位控制端RE1、第一节点Q1、第二节点Q2以及第二电压端(图中未示出，例如，低电压端)连接，且配置为在复位控制端RE1提供的复位信号的控制下导通，使第一节点Q1与第二节点Q2(例如，此时第二节点Q2为低电平)或另行提供的电压端(例如，低电压端)连接，将第一节点Q1的电位下拉至非工作电位，对第一节点Q1进行复位，以实现降噪。例如，在一个示例中，如图3所示，复位端RE1包括显示复位端STD和第三节点(例如，这里为下拉节点)，相应地，复位信号包括显示复位信号和第三节点的电平，其具体结构将在后面的示例中进行详细地介绍，在此不再赘述。
防漏电电路300与第一节点Q1以及第二节点Q2连接，且配置为在第一节点Q1的电平的控制下，对第二节点Q2的电平进行第一控制，以降低第一节点Q1经第一复位电路120的漏电。例如，防漏电电路300与第一节点Q1、第二节点Q2以及第一电压端VDD(例如，提供高电压)或另行提供的电压端(例如，高电压端)连接(图中省略了与第一节点Q1之间的连接线)，且配置为在第一节点Q1例如为高电平时导通，使第二节点Q2与第一电压端VDD连接。例如，该防漏电电路300响应于第一节点Q1的高电平导通，使得第一复位电路210的两端(第一节点Q1和第二节点Q2)的电压差变小，例如均为高电平，从而避免了第一节点Q1充电后的电平通过第一复位电路210的漏电。
输出电路400包括输出端OUT，与第一节点Q1连接，且配置为在第一节点Q1的电平的控制下，将输出信号输出至输出端OUT。例如，在一些示例中，输出电路400与第一节点Q1、输出端OUT以及第一时钟信号端CLKD连接，且配置为第一节点Q1的电平的控制下导通，使得第一时钟信号端CLKD提供的第一时钟信号作为输出信号输出至输出端OUT。
例如，输出端OUT包括移位输出端CR和至少一个扫描信号输出端，从而将输出信号例如第一时钟信号端CLKD提供的第一时钟信号分别输出至移位输出端和扫描信号输出端，以提高该移位寄存器单元10的驱动能力。例如，至少一个扫描信号输出端包括一个扫描信号输出端。例如，移位输出端CR用于为下一级移位寄存器单元10提供第一输入信号、第二输入信号(将在下面进行介绍)以及复位信号，扫描信号输出端用于为显示面板中一行像素单元的像素电路提供驱动信号。例如，移位输出端CR和该扫描信号输出端输出相同的输出信号。需要注意的是，在其他示例中，当包括多个扫描信号输出端时，各个扫描信号输出端也可以输出不同的输出信号，具体的设置根据实际情况而定，本公开的实施例对此不作限制。
本公开实施例提供的移位寄存器单元，一方面，为了避免第一节点Q1充电后的电平由于第一复位电路210中的晶体管的阈值电压漂移而产生的漏电现象，通过控制与第一复位电路210的另一端连接的第二节点Q2的电平，使得第一复位电路210的两端的电压差减小，例如均为高电平，从而保证了第一节点充电后的电平保持不变，以避免输出异常现象，增强了移位寄存器单元(以及因此而得到的栅极驱动电路)的信赖性；另一方面，该防漏电电路的电路结构简单，可以无需增加芯片面积而降低成本，有利于实现显示面板的高分辨率和窄边框。
图2为本公开一实施例提供的另一种移位寄存器单元的示意框图。如图2所示，该移位寄存器单元10还包括隔断电路500和第三节点Q3。需要说明的是，图2所示的移位寄存器单元10的其他电路结构与图1中所示的移位寄存器单元10基本上相同，重复之处不再赘述。
如图2所示，隔断电路500与第二节点Q2和第三节点Q3连接，且配置为在第三节点Q3的电平的控制下，对第二节点Q2的电平进行第二控制，例如，该第一控制和第二控制相反，即对于第二节点Q2的操作(上拉或下拉)相反。例如，在一个示例中，隔断电路500与第二电压端VGL1(例如，提供低电平)或另行提供的电压端(例如，低电压端)、第二节点Q2和第三节点Q3连接，且配置为在第三节点Q3的电平的控制下，使第二节点Q2与第二电压端VGL1连接，以实现对第二节点Q2进行下拉，从而在第一复位电路210响应于第三节点Q3的电平或显示复位信号而导通时，实现对第二节点Q2的复位。例如，第一控制为对第二节点Q2的电平进行上拉控制(例如，拉高第二节点Q2的电平)，第二控制为对第二节点Q2的电平进行下拉控制(例如，拉低第二节点Q2的电平)。
图3为本公开一实施例提供的又一种移位寄存器单元的示意框图。如图3所示，该移位寄存器单元10还包括第一控制电路600。需要说明的是，图3所示的移位寄存器单元10的其他电路结构与图2中所示的移位寄存器单元10基本上相同，重复之处不再赘述。
需要注意的是，为了表示清楚，在图3中示出了复位控制端RE1的具体结构，即显示复位端STD和第三节点Q3。
如图3所示，第一控制电路600与第一节点Q1和第三节点Q3连接，且配置为在第一节点Q1的电平的控制下，对第三节点Q3的电平进行控制。例如，第一控制电路600与第三电压端VDD_A、第四电压端VDD_B、第二电压端VGL1(例如，低电压端)、第一节点Q1以及第三节点Q3连接，且配置为在第一节点Q1例如为高电平时，使得第三节点Q3与第二电压端VGL1或另行提供的电压端(例如，低电压端)连接，从而将第三节点Q3下拉为低电平；在第一节点Q1为低电平时，使得第三节点Q3与第三电压端VDD_A、第四电压端VDD_B其中一个连接，从而将第三节点Q3上拉为高电平。例如，第一控制电路600可以为反相器。例如，该第三电压端VDD_A和第四电压端VDD_B可以被设置为交替输入高电平，即第三电压端VDD_A输入高电平时，第四电压端VDD_B输入低电平，而第三电压端VDD_A输入低电平时，第四电压端VDD_B输入高电平，以使得与其相连的晶体管可以交替工作，延长这些晶体管的使用寿命。例如，在另一个示例中，该第三电压端VDD_A和第四电压端VDD_B也可以用交替提供高电平(在实现的晶体管为P型时，则为直流低电平)的时钟信号端代替，本公开的实施例对此不作限制。
例如，第一电压端VDD配置为提供直流高电平信号(例如高于或等于时钟信号的高电平部分)，这里将该直流高电平信号称为第一电压，例如，以下各实施例与此相同，不再赘述。
例如，第二电压端VGL1配置为提供直流低电平信号(例如低于或等于时钟信号的低电平部分)，例如接地，这里将该直流低电平信号称为第二电压，例如，该第二电压小于第一电压，以下各实施例与此相同，不再赘述。
例如，第三电压端VDD_A配置为提供直流高电平信号，将其提供的信号称为第三电压，第四电压端VDD_B也配置为提供直流高电平信号，将其提供的信号称为第四电压，以下各实施例与此相同，不再赘述。
图4为本公开一实施例提供的再一种移位寄存器单元的示意框图。如图4所示，在一个示例中，该移位寄存器单元10还包括第二控制电路700。需要说明的是，图4所示的移位寄存器单元10的其他电路结构与图3中所示的移位寄存器单元10基本上相同，重复之处不再赘述。
第二控制电路700与第三节点Q3连接，且配置为响应于第二时钟信号对第三节点的电平进行控制。例如，第二控制电路700与第三节点Q3、第二电压端VGL1以及第二时钟信号端CLKA连接，且配置为在一帧的消隐时段，在第二时钟信号端CLKA提供的第二时钟信号的控制下导通，使第三节点Q3与第二电压端VGL1或另行提供的电压端(例如，低电压端)电连接，从而将第三节点Q3下拉为非工作电位。
在电路结构不包括第二控制电路700的情形下，移位寄存器单元长时间工作后，电路中的晶体管的阈值电压容易漂移，因此通过第二输入电路120写入到第一节点Q1的高电平会低于预定值，从而难以通过第一控制电路600对第三节点Q3进行下拉，也会进一步影响输出端OUT的输出信号。该示例提供的第二控制电路700可以在一帧的消隐时段中对第三节点Q3进行下拉，以确保第三节点Q3处于低电平，有助于第二输入电路120将高电平写入第一节点Q1，使第一节点Q1的高电平达到预定值，因此可防止晶体管阈值电压漂移后影响输出信号，增强了电路的信赖性。
如图4所示，在另一个示例中，该移位寄存器单元10还包括第三控制电路800。
第三控制电路800与第三节点Q3连接，且配置为响应于第一控制信号对第三节点Q3的电平进行控制。例如，第三控制电路800与第三节点Q3和显示控制端STU2连接，配置为在一帧的显示时段，在显示控制端STU2提供的第一控制信号的控制下导通，使第三节点Q3与第二电压端VGL1或另行提供的电压端(例如，低电压端)电连接，从而将第三节点Q3下拉为非工作电位。
在电路结构不包括第三控制电路800的情形下，移位寄存器单元长时间工作后，电路中的晶体管的阈值电压容易漂移，因此通过第一输入电路110写入到第一节点Q1的高电平会低于预定值，从而难以通过第一控制电路600对第三节点Q3进行下拉，也会进一步影响输出端OUT的输出信号。该示例提供的第三控制电路800可以在一帧的显示时段中对第三节点Q3进行下拉，以确保第三节点Q3处于低电平，有助于第一输入电路110将高电平写入第一节点Q1，使第一节点Q1的高电平达到预定值，因此可防止晶体管阈值电压漂移后影响输出信号，增强了电路的信赖性。
需要注意的是，移位寄存器单元10可以包括仅包括上述第一控制电路600，或包括上述第一控制电路600与第二控制电路700和第三控制电路800中的任意一个，本公开的实施例对此不作限制。
如图4所示，在另一个示例中，该移位寄存器单元10还包括输出降噪电路900。
输出降噪电路900与第三节点Q3连接，且配置为在第三节点Q3的电平的控制下，对输出端OUT进行降噪。例如，输出降噪电路900与第三节点Q3、第二电压端VGL1以及输出端OUT连接，且配置为在第三节点Q3例如高电平时导通，使得输出端OUT与第二电压端VGL1连接，以实现对输出端OUT进行降噪。
图5为本公开一实施例提供的再一种移位寄存器单元的示意框图。如图5所示，在一个示例中，该移位寄存器单元10还包括第二输入电路120。需要说明的是，图5所示的移位寄存器单元10的其他电路结构与图4中所示的移位寄存器单元10基本上相同，重复之处不再赘述。
第二输入电路120与第一节点Q1连接，且配置为根据第二控制信号将第二输入信号输入至第一节点Q1。例如，第二输入电路120与消隐控制端STU2、第二输入信号端INT2和第一节点Q1电连接，配置为接收并存储消隐控制端STU2提供的第二控制信号，并在一帧的消隐时段，根据第二控制信号向第一节点Q1输出第二输入信号端INT2提供的第二输入信号，从而将第一节点Q1的电位上拉到工作电位。
例如，在一个示例中，第二输入电路120可以在一帧的显示时段接收并存储第二控制信号，并在这一帧的消隐时段根据存储的第二控制信号向第一节点Q1输出第二输入信号，从而将第一节点Q1的电位上拉到工作电位。例如，在另一个示例中，第二输入电路120可以在一帧的消隐时段接收并存储第二控制信号，并在下一帧的消隐时段根据存储的第二控制信号向第一节点Q1输出第二输入信号，从而将第一节点Q1的电位上拉到工作电位。
在本公开的实施例提供的移位寄存器单元10中，可以将第一输入电路110(实现为显示扫描子电路)、输出电路400和第二输入电路120(实现为检测子电路)进行整合，通过级联多个该移位寄存器单元10得到的栅极驱动电路来驱动显示面板时，则可以使一帧画面的消隐时段的消隐扫描信号和显示时段的显示扫描信号通过同一个输出电路输出，即第一输入电路110和第二输入电路120可以共用同一个输出电路400实现输出信号的输出，从而简化移位寄存器单元以及由此得到的栅极驱动电路的电路结构，减小移位寄存器单元以及包括移位寄存器单元的栅极驱动电路的尺寸，满足高分辨率、窄边框的要求。
例如，在该示例中，第一时钟信号端CLKD提供的第一时钟信号为复合信号，例如，第一时钟信号可以包括显示时段输出的第一输出信号和消隐时段输出的是第二输出信号。例如，第一输出信号和第二输出信号可以是具有不同宽度和时序的相互独立的两个波形。例如，在一帧的显示时段，输出电路400在第一节点Q1的电平的控制下经由输出端OUT输出第一输出信号，以通过与之相连的栅线驱动对应像素单元中用于数据输入的扫描晶体管，从而进行显示；在一帧的消隐时段，输出电路400在第一节点Q1的电平的控制下经由输出端OUT输出第二输出信号，以驱动像素单元中用于补偿检测的感测晶体管，从而进行补偿检测。
如图5所示，在另一个示例中，该移位寄存器单元10还包括第二复位电路220。第二复位电路220与第一节点Q1连接，且配置为响应于消隐复位信号对第一节点Q1进行复位。例如，第二复位电路220与消隐复位信号端RE2、第二节点Q2、第一节点Q1以及第二电压端(图中未示出，例如，低电压端)连接，且配置为在消隐复位信号端RE2提供的消隐复位信号的控制下导通，使第一节点Q1与第二节点Q2(低电平时)或另行提供的电压端(例如，低电压端)电连接，从而对第一节点Q1复位。例如，在一帧的消隐时段，当输出电路400完成信号输出后，通过第二复位电路220对第一节点Q1复位。
图6为本公开一实施例提供的一种示例性第二输入电路的示意图。如图6所示，该第二输入电路120包括充电子电路121、存储子电路122、隔离子电路123以及消隐节点H。
如图6所示，充电子电路121与消隐节点H连接，且配置为响应于第三时钟信号将第二控制信号输入至消隐节点H。例如，充电子电路121与第三时钟信号端CLKB、消隐控制端STU2以及消隐节点H连接，且配置为在第三时钟信号端CLKB提供的第三时钟信号的控制下导通，使消隐控制端STU2和消隐节点H电连接，从而将第二控制信号写入消隐节点H。例如，在一个示例中，充电子电路121在第三时钟信号的控制下导通，当第二控制信号为高电平时，对消隐节点H进行充电。
存储子电路122与消隐节点H连接，且配置为存储充电子电路121输入的第二控制信号的电平。例如，存储子电路122的另一端还与第二电压端VGL1连接，从而将第二控制信号的电平进行存储。需要注意的是，存储子电路121的另一端还可以与隔离子电路123连接，本公开的实施例对此不作限制。
隔离子电路123与消隐节点H以及第一节点Q1连接，且配置为在消隐节点H的电平和第二时钟信号的控制下，将第二输入信号输入到第一节点Q1。例如，隔离子电路123与消隐节点H、第一节点Q1、第四时钟信号端CLKC(即第二输入信号端INT2)和第二时钟信号端CLKA连接，配置为在消隐节点H的电平和第二时钟信号端CLKA提供的第二时钟信号的共同控制下导通，使第四时钟信号端CLKC和第一节点Q1电连接，从而将第四时钟信号(即第二输入信号)输入到第一节点Q1。例如，在一个示例中，隔离子电路123在消隐节点H的电平和第二时钟信号的共同控制下导通，当第四时钟信号为高电平时，可以对第一节点Q1充电。
需要说明的是，在本公开的实施例中，消隐输入电路120可以包括任意适用的子电路，不局限于上述充电子电路121、存储子电路122和隔离子电路123，只要能实现相应功能即可。
图7为图5中所示的移位寄存器单元的一种具体实现示例的电路图。如图7所示，该移位寄存器单元10包括第一晶体管至第十八晶体管M1-M18，以及还包括第一电容C1至第二电容C2。需要注意的是，在下面的说明中以各晶体管为N型晶体管为例进行说明，但这并不构成对本公开实施例的限制。
如图7所示，在该示例中，更详细地，第一输入电路110可以实现为第一晶体管M1。在一个示例中，如图7所示，第一晶体管M1的栅极与显示控制端STU1连接以接收第一控制信号，第一晶体管M1的第一极与第一电压端VDD(即第一输入端INT1)连接以接收第一电压作为第一输入信号，第一晶体管M1的第二极与第一节点Q1连接。当第一控制信号为有效电平(例如，高电平)时，第一晶体管M1导通，使第一电压端VDD与第一节点Q1电连接，从而将第一电压写入第一节点Q1，将第一节点Q1的电位上拉到工作电位。在另一示例中，如图8A所示，第一晶体管M1的栅极也可以和第一极连接，且与显示控制端STU1连接以接收第一控制信号，第一晶体管M1的第二极与第一节点Q1连接，本公开的实施例对此不作限制。
第一复位电路210可以实现为第二晶体管M2、第三晶体管M3和第二十三晶体管M23。第二晶体管M2的栅极和第三节点Q3连接，第二晶体管M2的第一极和第一节点Q1连接，第二晶体管M2的第二极和第二节点Q2连接。第三晶体管M3的栅极和显示复位端STD连接以接收显示复位信号，第三晶体管M3的第一极和第一节点Q1连接，第三晶体管M3的第二极和第二节点Q2连接,第二十三晶体管M23的栅极和显示复位端STD连接以接收显示复位信号，第二十三晶体管M23的第一极和第二节点Q2连接，第二十三晶体管M23的第二极和第二电压端VGL1连接以接收第二电压。例如，当显示复位信号和第三节点Q3为有效电平(例如，高电平)时，第五晶体管M5和第六晶体管M6均导通，使第一节点Q1和第二节点Q2(此时为低电平)以及第二电压端VGL1电连接，从而对第一节点Q1进行复位。
防漏电电路300可以实现为第四晶体管M4。第四晶体管M4的栅极和第一节点Q1连接，第四晶体管M4的第一极和第二节点Q2连接，第四晶体管M4的第二极和第一电压端VDD连接以接收第一电压。当第一节点为有效电平(例如，高电平)时，第四晶体管M4导通，使得第二节点Q2和第一电压端VDD连接，从而将第一电压写入第二节点Q2，从而使得与第一复位电路210的两端(即第二晶体管M2和第三晶体管M3的两极)均为高电平，从而通过减小第一复位电路210两端的电压差以防止第一节点Q1的漏电。
在另一示例中，如图8A所示，为了避免在消隐时段时第一节点Q1的高电平通过第十七晶体管M17漏电，防漏电电路还可以包括第十九晶体管M19。第十九晶体管M19的栅极与第二时钟信号端CLKA连接以接收第二时钟信号，第十九晶体管M19的第一极与第十七晶体管M17的第二极以及第二节点Q2连接，第十九晶体管M19的第二极与第一节点Q1连接，从而使得第十九晶体管的第一极和第二极均为高电平，以避免第一节点Q1的漏电。
例如，输出电路400可以实现为第五晶体管M5、第六晶体管M6和第一电容C1。第五晶体管M5的栅极和第一节点Q1连接，第五晶体管M5的第一极和第一时钟信号端CLKD连接以接收第一时钟信号作为输出信号，第五晶体管M5的第二极和移位输出端CR<N>连接。第六晶体管M6的栅极和第一节点Q1连接，第六晶体管M6的第一极和第一时钟信号端CLKD连接以接收第一时钟信号作为输出信号，第六晶体管M6的第二极和扫描信号输出端OUT1<N>连接。第一电容C1的第一端和第一节点Q1连接，第一电容C1的第二端和移位输出端CR<N>连接。请注意，这里的后缀“<N>”表示栅极驱动电路中的第N(N为大于0的整数)级移位寄存器单元，后面将对其进行详述。需要注意的是，不限于此，移位寄存器单元还可以包括更多的输出信号，以及与其对应的扫描信号输出端。
隔断电路500可以实现为第七晶体管M7。第七晶体管M7的栅极和第三节点Q3连接(图中省略了该连接对应的连接线)，第七晶体管M7的第一极和第二节点Q2连接，第七晶体管M7的第二极和第二电压端VGL1连接以接收第二电压。例如，当第三节点Q3为有效电平(例如，高电平)时，第七晶体管M7导通，使得第二节点Q2与第二电压端VGL1连接，从而将第二电压写入第二节点Q2。此时，第二晶体管M2也响应于第三节点的高电平导通，若显示复位信号也为高电平，第三晶体管M3也相应导通，从而将第二节点Q2的低电平写入第一节点Q1，从而实现复位。当第三节点Q3为无效电平(例如，低电平)时，第七晶体管M7截止，同时，第一节点Q1为高电平，从而第四晶体管M4导通，使得第二节点Q2为高电平，由于第七晶体管M7截止，因此可以保持第二节点Q2的高电平，从而实现防漏电功能。
第一控制电路600可以实现为第八晶体管M8、第九晶体管M9和第十晶体管M10。第八晶体管M8的栅极和第一极连接，且配置为和第三电压端VDD_A连接以接收第三电压，第八晶体管M8的第二极和第三节点Q3连接。第九晶体管M9的栅极和第一极连接，且配置为和第四电压端VDD_B连接以接收第四电压，第九晶体管M9的第二极和第三节点Q3连接。第十晶体管M10的栅极和第一节点Q1连接，第十晶体管M10的第一极和第三节点Q3连接，第十晶体管M10的第二极和第二电压端VGL1连接以接收第二电压。
当第八晶体管M8或第九晶体管M9导通时，第三电压或第四电压可以对第三节点Q3进行充电，从而将第三节点Q3的电位上拉至高电平。当第一节点Q1的电位为高电平时，第十晶体管M10导通，例如在设计晶体管的沟道宽长比时，可以将第十晶体管M10与第八晶体管M8(或第九晶体管M9)设计为在第十晶体管M10与第八晶体管M8(或第九晶体管M9)均导通时，第三节点Q3的电平可以被下拉至低电平，该低电平可以使得第七晶体管M7、第二晶体管M2、第十三晶体管M13和第十四晶体管M14保持关闭。
第二控制电路700可以实现为第十一晶体管M11。第十一晶体管M11的栅极和第二时钟信号端CLKA连接以接收第二时钟信号，第十一晶体管M11的第一极和第三节点Q3连接，第十一晶体管M11的第二极和第二电压端VGL1连接以接收第二电压。例如，当第二时钟信号为高电平时，第十一晶体管M11导通，从而可以利用第二电压端VGL1对第三节点Q3进行下拉。在一帧的消隐时段中，采用这种方式可以降低第三节点Q3对第一节点Q1的电平的影响，使得第二输入电路120对第一节点Q1的充电更充分。
第三控制电路800可以实现为第十二晶体管M12。第十二晶体管M12的栅极和显示控制端STU1连接以接收第一控制信号，第十二晶体管M12的第一极和第三节点Q3连接，第十二晶体管M12的第二极和第二电压端VGL1连接以接收第二电压。例如，当第一控制信号为高电平时，第十二晶体管M12导通，从而可以利用第二电压端VGL1对第三节点Q3进行下拉。例如，当图7所示的移位寄存器单元10级联构成一栅极驱动电路时，第n+2级移位寄存器单元10的显示控制端STU1可以与第n+1级(n为大于0的整数)或第n级移位寄存器单元10的移位输出端CR电连接。采用这种方式可以使得在一帧的显示时段中，降低第三节点Q3对第一节点Q1的影响，使得第一输入电路110对第一节点Q1的充电更充分。
例如，在至少一个扫描信号输出端包括一个扫描信号输出端。例如，第一扫描信号输出端OUT1<N>时，输出降噪电路900可以实现为第十三晶体管M13和第十四晶体管M14。第十三晶体管M13的栅极和第三节点Q3连接，第十三晶体管M13的第一极和移位输出端CR<N>连接，第十三晶体管M13的第二极和第二电压端VGL1连接以接收第二电压。第十四晶体管M14的栅极和第三节点Q3连接，第十四晶体管M14的第一极和第一扫描信号输出端OUT1<N>连接，第十四晶体管M14的第二极和第五电压端VGL2连接以接收第五电压。
例如，当第三节点Q3为有效电平(例如，高电平)时，第十三晶体管M13和第十四晶体管M14均导通，使移位输出端CR<N>与第二电压端VGL1电连接，第一扫描信号输出端OUT1<N>与第五电压端VGL2电连接，从而对移位输出端CR<N>和第一扫描信号输出端OUT1<N>降噪。
例如，第五电压端VGL2配置为提供直流低电平信号(例如低于或等于时钟信号的低电平部分)，例如接地，将该直流低电平信号称为第五电压，以下各实施例与此相同，不再赘述。例如，在一个示例中，第五电压端VGL2的第五电压高于第二电压端VGL1的第二电压；在另一个示例中，第五电压端VGL2的第五电压等于第二电压端VGL1的第二电压。第五电压和第二电压可以相同也可以不同，这可以根据实际需求而定。
需要说明的是，本公开的各实施例中，当移位输出端和扫描信号输出端分别包括更多个时，输出降噪电路900也相应地包括多个与移位输出端和/或扫描信号输出端对应连接的晶体管，以对其进行降噪。
充电子电路121可以实现为第十五晶体管M15。例如，第十五晶体管M15的栅极与第三时钟信号端CLKB连接以接收第三时钟信号，第十五晶体管M15的第一极与消隐控制端STU2连接以接收第二控制信号，第十五晶体管M15的第二极与消隐节点H连接。当第三时钟信号为有效电平(例如，高电平)时，第十五晶体管M15导通，使消隐控制端STU2与消隐节点H电连接，从而将第二控制信号写入上消隐节点H。例如，当第二控制信号为高电平时，对消隐节点H充电。
存储子电路122可以实现为第二电容C2。第二电容C2的第一极配置为和消隐节点H连接，第二电容C2的第二极配置为和第二电压端VGL1连接以接收第二电压。当第二控制信号的高电平写入到消隐节点H后，消隐节点H被充电至高电平，第二电容C2存储该高电平并将消隐节点H维持在高电平，以在后续阶段使用。
需要说明的是，本公开的各实施例中，第二电容C2可以是通过工艺制程制作的电容器件，例如通过制作专门的电容电极来实现电容器件，该电容的各个电极可以通过金属层、半导体层(例如掺杂多晶硅)等实现，并且，第二电容C2也可以是各个器件之间的寄生电容，可以通过晶体管本身与其他器件、线路来实现。第二电容C2的连接方式不局限于上面描述的方式，也可以为其他适用的连接方式，只要能存储写入到消隐节点H的电平即可。例如，在另一个示例中，如图8B所示，第二电容C2的第一极连接到消隐节点H，第二极连接到隔离子电路123中的某个位置(例如下述的第十六晶体管M16第二极和第十七晶体管M17第一极的连接点N)；或者，在另一个示例中，如图8C所示，第二电容C2的第一极连接到消隐节点H，第二极连接到隔离子电路123的一端(例如下述的第四时钟信号端CLKC)。
隔离子电路123可以实现为第十六晶体管M16和第十七晶体管M17。例如，第十六晶体管M16的栅极与消隐节点H连接，第十六晶体管M16的第一极与第四时钟信号端CLKC连接以接收第四时钟信号作为第二输入信号，第十六晶体管M16的第二极与第十七晶体管M17的第一极连接，第十七晶体管M17的栅极与第二时钟信号端CLKA连接以接收第二时钟信号，第十七晶体管M17的第二极与第一节点Q1连接。当消隐节点H为高电平且第二时钟信号也同时为高电平时，第十六晶体管M16和第十七晶体管M17均导通，使第四时钟信号端CLKC与第一节点Q1电连接，从而将第四时钟信号写入到第一节点Q1，将第一节点Q1的电位上拉到工作电位。
第二复位电路220可以实现为第十八晶体管M18和第二十八晶体管M28。例如，第十八晶体管M18的栅极与第三时钟信号端CLKB(即消隐复位信号端RE1)连接以接收第三时钟信号作为消隐复位信号，第十八晶体管M18的第一极与第一节点Q1连接，第十八晶体管M18的第二极与第二节点Q2。第二十八晶体管M28的栅极和第三时钟信号端CLKB连接以接收第三时钟信号，第二十八晶体管M28的第一极和第二节点Q2连接，第二十八晶体管M28的第二极和第二电压端VGL1连接以接收第二电压。例如，在一帧的消隐时段，当第三时钟信号为有效电平(例如，高电平)时，第十八晶体管M18导通，使第一节点Q1与第二节点Q2(此时为低电平)和第二电压端VGL1电连接，从而对第一节点Q1复位。例如，第二复位电路220可以只包括第十八晶体管M18，此时可以通过调整第二时钟信号和第四时钟信号的时序，例如，第二时钟信号为高电平，第四时钟信号为低电平，使得第一节点Q1在复位阶段通过第十六晶体管M16和第十七晶体管M17进行复位，从而可以减少晶体管的数量，降低成本。
在本公开的实施例中，例如，当各个电路实现为N型晶体管时，术语“上拉”表示对一个节点或一个晶体管的一个电极进行充电，以使得该节点或该电极的电平的绝对值升高，从而实现相应晶体管的操作(例如导通)；“下拉”表示对一个节点或一个晶体管的一个电极进行放电，以使得该节点或该电极的电平的绝对值降低，从而实现相应晶体管的操作(例如截止)。
又例如，当各个电路实现为P型晶体管时，术语“上拉”表示对一个节点或一个晶体管的一个电极进行放电，以使得该节点或该电极的电平的绝对值降低，从而实现相应晶体管的操作(例如导通)；“下拉”表示对一个节点或一个晶体管的一个电极进行充电，以使得该节点或该电极的电平的绝对值升高，从而实现相应晶体管的操作(例如截止)。
需要注意的是，在本公开的各个实施例的说明中，第一节点Q1、第二节点Q2、第三节点Q3、消隐节点H和连接点N并非表示实际存在的部件，而是表示电路图中相关电连接的汇合点。
需要说明的是，本公开的实施例中采用的晶体管均可以为薄膜晶体管、场效应晶体管或其他特性相同的开关器件，本公开的实施例中均以薄膜晶体管为例进行说明。这里采用的晶体管的源极、漏极在结构上可以是对称的，所以其源极、漏极在结构上可以是没有区别的。在本公开的实施例中，为了区分晶体管除栅极之外的两极，直接描述了其中一极为第一极，另一极为第二极。
另外，本公开的实施例中的晶体管均以N型晶体管为例进行说明，此时，晶体管的第一极是漏极，第二极是源极。需要说明的是，本公开包括但不限于此。例如，本公开的实施例提供的移位寄存器单元10中的一个或多个晶体管也可以采用P型晶体管，此时，晶体管第一极是源极，第二极是漏极，只需将选定类型的晶体管的各极参照本公开的实施例中的相应晶体管的各极相应连接，并且使相应的电压端提供对应的高电压或低电压即可。当采用N型晶体管时，可以采用氧化铟镓锌(Indium Gallium Zinc Oxide，IGZO)作为薄膜晶体管的有源层，相对于采用低温多晶硅(Low Temperature Poly Silicon，LTPS)或非晶硅(例如氢化非晶硅)作为薄膜晶体管的有源层，可以有效减小晶体管的尺寸以及防止漏电流。
本公开的一个实施例提供一种栅极驱动电路20，如图9所示，该栅极驱动电路20包括多个级联的移位寄存器单元10，其中任意一个或多个移位寄存器单元10可以采用本公开的实施例提供的移位寄存器单元10的结构或其变型。需要说明的是，图9中仅示意性的示出了栅极驱动电路20的前四级移位寄存器单元(A1、A2、A3和A4)。例如，该栅极驱动电路20可以采用与薄膜晶体管同样半导体制程的工艺直接集成在显示装置的阵列基板上，以实现逐行或隔行扫描驱动功能。
如图9所示，栅极驱动电路20还包括与各级第一时钟信号端CLKD分别连接的四条子时钟信号线CLK1_1-CLK1_4。在移位寄存器单元包括第一时钟信号端CLKD的情形下，第4n-3(n为大于0的整数)级移位寄存器单元的第一时钟信号端CLKD和第一子时钟信号线CLK1_1连接；第4n-2级移位寄存器单元的第一时钟信号端CLKD和第二子时钟信号线连接CLK1_2；第4n-1级移位寄存器单元的第一时钟信号端CLKD和第三子时钟信号线CLK1_3连接；第4n级移位寄存器单元的第一时钟信号端CLKD和第四子时钟信号线CLK1_4连接。需要注意的是，在不同的示例中，根据不同的配置，对于该栅极驱动电路还可以提供更多的子时钟信号线。例如，可以包括六条、八条、十条等。
如图9所示，栅极驱动电路20还可以包括第三时钟信号线CLK3和第四时钟信号线CLK4。在移位寄存器单元包括第三时钟信号端CLKB和第四时钟信号端CLKC的情形下，第2n-1级移位寄存器单元的第三时钟信号端CLKB和第三时钟信号线CLK3连接，第四时钟信号端CLKC和第四时钟信号线CLK4连接；第2n级移位寄存器单元的第三时钟信号端CLKB和第四时钟信号线CLK4连接，第四时钟信号端CLKC和第三时钟信号线CLK3连接。
如图9所示，栅极驱动电路20还可以包括第二时钟信号线CLK2，每一级移位寄存器单元的第二时钟信号端CLKA均和第二时钟信号线CLK2连接。
如图9所示，每个移位寄存器单元包括显示控制端STU1、消隐控制端STU2、第一至第四时钟信号端CLKA-CLKD、显示复位端STD、移位输出端CR和第一扫描信号输出端OUT1等。
第一级移位寄存器单元的显示控制端STU1、消隐控制端STU2以及第二级移位寄存器单元的显示控制端STU1均和触发信号线STU连接，例如接收触发信号STV。例如，除第一级移位寄存器单元以外，第n+1级移位寄存器单元的消隐控制端STU2和第n级移位寄存器单元的移位输出端CR连接。例如，除第一级和第二级移位寄存器单元以外，第n+2级移位寄存器单元的显示控制端STU1和第n级移位寄存器单元的移位输出端CR连接。例如，除最后两级移位寄存器单元以外，每一级移位寄存器单元的显示复位端STD和与其相隔一级的移位寄存器单元的移位输出端CR连接。例如，最后两级移位寄存器单元的显示复位端与复位线(图中未示出)连接以接收复位信号。
例如，该栅极驱动电路20还可以包括时序控制器201，时序控制器201例如配置为向各级移位寄存器单元提供上述各个时钟信号，时序控制器201还可以配置为提供触发信号和复位信号。需要说明的是，时序控制器201提供的多个时钟信号彼此之间的相位关系可以根据实际需求而定。
例如，该栅极驱动电路20还包括多条电压线，以向各级移位寄存器单元提供多个电压信号，例如包括相对的高电平信号VDD、VDD_A、VDD_B以及低电平信号VGL1、VGL2等。
例如，当采用该栅极驱动电路20驱动一显示面板时，可以将该栅极驱动电路20设置于显示面板的一侧。例如，该显示面板包括多行栅线，栅极驱动电路20中的各级移位寄存器单元的第一扫描信号输出端OUT1可以配置为依序和多行栅线连接，以用于输出驱动信号。当然，还可以分别在显示面板的两侧设置该栅极驱动电路20，以实现双边驱动，本公开的实施例对栅极驱动电路20的设置方式不作限制。例如，可以在显示面板的一侧设置栅极驱动电路20以用于驱动奇数行栅线，而在显示面板的另一侧设置栅极驱动电路20以用于驱动偶数行栅线。
图10为本公开一实施例提供的一种栅极驱动电路的信号时序图。例如，图9中所示的栅极驱动电路的各条时钟信号线CLK1_1-CLK1_4、CLK2-CLK4提供的时钟信号时序可以采用图10中所示的信号时序，以实现栅极驱动电路20逐行输出栅极扫描信号的功能。
在图10中，Q1<1>和Q1<2>分别表示栅极驱动电路20中第一级和第二级移位寄存器单元中第一节点Q1。类似地，后缀“<N>”表示该栅极驱动电路20中的第N级移位寄存器单元，相应地OUT1<1>、OUT1<2>、OUT1<3>和OUT1<4>分别表示栅极驱动电路20中的第一级、第二级、第三级以及第四级移位寄存器单元中第一扫描信号输出端OUT1。1F、2F、3F和4F分别表示第一帧、第二帧、第三帧以及第四帧。需要说明的是，为了表述清楚、简洁，由于每一级移位寄存器单元中的移位输出端CR和第一扫描信号输出端OUT1的电位相同，所以在图10中未示出。
需要说明的是，图10所示的信号时序图中的信号电平只是示意性的，不代表真实电平值。
下面结合图10所示的信号时序图，对图9中所示的栅极驱动电路20的工作原理进行说明。
奇数行的移位寄存器单元10的第三时钟信号端CLKB和第三时钟信号线CLK3连接，偶数行的移位寄存器单元10的第三时钟信号端CLKB和第四时钟信号线CLK4连接。参考图10，第三时钟信号线CLK3和第四时钟信号线CLK4在每一帧的消隐时段的末段交替为高电平，从而向奇数行和偶数行的移位寄存器单元10的第三时钟信号端CLKB交替输入高电平，以交替对奇数行和偶数行的移位寄存器单元10的消隐节点H和第一节点Q1进行复位。在第n行移位寄存器单元10的第三时钟信号端CLKB为高电平时，第n+1行移位寄存器单元10的第四时钟信号端CLKC为高电平，此时第二时钟信号端CLKA为低电平，使第十七晶体管M17截止，使得第n+1行移位寄存器单元10的第一节点Q1的电平不会因为第四时钟信号端CLKC的高电平而变为高电平，从而避免输出异常。
在第一帧1F的显示时段中，对第一级的移位寄存器单元A1的工作过程描述如下。
在第一阶段1，第一级移位寄存器单元A1的显示控制端STU1和消隐控制端STU2都和触发信号线STU连接，所以开始时显示控制端STU1和消隐控制端STU2都输入高电平，同时由于第三时钟信号端CLKB(与第三时钟信号线CLK3连接)输入高电平，所以第十五晶体管M15导通，消隐节点H被充电至高电平并被第二电容C2存储。第十二晶体管M12由于显示控制端STU1提供的第一控制信号的高电平而导通，从而可以对第三节点Q3进行辅助下拉。
接着第三时钟信号端CLKB输入低电平，第十五晶体管M15关闭，显示控制端STU1继续输入高电平，第一晶体管M1由于显示控制端STU1输入的高电平而导通，从而第一电压端VDD的高电平信号可以通过第一晶体管M1继续对第一节点Q1进行充电，使得第一节点Q1被上拉至高电位并被第一电容C1存储。
在此阶段，第五晶体管M5和第六晶体管M6在第一节点Q1的电平的控制下导通，但由于第一时钟信号端CLKD(与第一子时钟信号线CLK1_1连接)此时输入低电平信号，所述移位输出端CR和第一扫描信号输出端OUT1<1>均输出低电平信号。
在第二阶段2，第一时钟信号端CLKD输入高电平信号，第一节点Q1的电位由于自举效应而进一步被拉高，所以第五晶体管M5和第六晶体管M6保持导通，从而移位输出端CR和第一扫描信号输出端OUT1<1>均输出高电平信号。例如，从移位输出端CR输出的高电平信号可以用于上下级移位寄存器单元的扫描移位，而从第一扫描信号输出端OUT1<1>输出的高电平信号可以用于驱动显示面板中的子像素单元进行显示。
同时，第四晶体管M4响应于第一节点Q1的高电平而导通，使得第二节点Q2被上拉至第一电压(例如，高电平)，使得第一复位电路210和第二复位电路220两端的电压差减小，从而防止第一节点Q1的高电平通过第一复位电路210和第二复位电路220漏电。
在第三阶段3，第一时钟信号端CLKD输入低电平信号，移位输出端CR和第一扫描信号输出端OUT1<1>均可以通过第一时钟信号端CLKD放电，从而完成移位输出端CR和第一扫描信号输出端OUT1<1>的复位。由于移位输出端CR和第一扫描信号输出端OUT1<1>被复位至低电平，通过晶体管之间的耦合作用，第一节点Q1的电位会下降一个幅度。
同时由于第一级移位寄存器单元的显示复位端STD和第四级移位寄存器单元的移位输出端CR连接，此时第四级移位寄存器单元的移位输出端CR还未输出高电平信号，所以不会对第一节点Q1进行下拉，使得第一节点Q1可以保持在一个较高的电平。
在第四阶段4中，第四级移位寄存器单元A4的移位输出端CR输出高电平，使得第一级移位寄存器单元A1的显示复位端STD输入高电平信号，第三晶体管M3和第二十三晶体管M23导通，使得第一节点Q1和第二节点Q2被下拉至低电平，完成对第一节点Q1和第二节点Q2的复位。此时第十晶体管M10响应于第一节点Q1的电平而截止，由于第九晶体管M9导通，第三节点Q3被上拉至高电平，第二晶体管M2在第三节点Q3的电平的控制下导通，从而进一步对第一节点Q1进行降噪。
通过上述过程，第一级移位寄存器单元A1的第一节点Q1的电位变化呈现“塔状”。移位输出端CR的输出信号的上拉和复位都通过第五晶体管M5实现，第一扫描信号输出端OUT1的输出信号的上拉和复位都通过第六晶体管M6实现，第十三晶体管M13和第十四晶体管M14对移位输出端CR和第一扫描信号输出端OUT1<1>的输出信号起辅助下拉的作用，因此可以减小第十三晶体管M13以及第十四晶体管M14的体积，有利于减小电路版图的面积。
在上述第一帧的显示时段中，由于第二时钟信号端CLKA一直保持低电平，所以第十七晶体管M17保持关闭状态，第十七晶体管M17隔离了消隐节点H处预存的高电平对显示时段的影响(例如，对第一节点Q1的电平的影响)。
第一级移位寄存器单元A1驱动显示面板中第一行的子像素完成显示后，依次类推，第二级、第三级等移位寄存器单元逐行驱动显示面板中的子像素单元完成一帧的显示驱动。至此，第一帧的显示时段结束。
在第一帧1F的消隐时段中，对第一级的移位寄存器单元A1的工作过程描述如下。
在第五阶段5，消隐节点H由于第二电容C2的存储而保持显示时段的高电平，开始时第二时钟信号端CLKA和第四时钟信号端CLKC输入高电平信号，第十六晶体管M16和第十七晶体管M17导通，从而第四时钟信号端CLKC的高电平可以对第一节点Q1进行充电，将第一节点Q1上拉至高电位。第十晶体管M10在第一节点Q1的控制下导通，第三节点Q3被下拉至低电平，同时第十一晶体管M11在第二时钟信号端CLKA的控制下也导通，可以进一步对第三节点Q3进行下拉。
在第六阶段6中，第二时钟信号端CLKA输入低电平信号，第十七晶体管M17关闭。第一时钟信号端CLKD(与第一子时钟信号线CLK1_1连接)输入高电平信号，第一节点Q1的电位由于自举效应而进一步被拉高，第五晶体管M5和第六晶体管M6导通，第一时钟信号端CLKD输入的高电平信号可以输出至移位输出端CR和第一扫描信号输出端OUT1<N>。例如，第一扫描信号输出端OUT1<N>输出的信号可以用于驱动显示面板中子像素单元中的用于补偿的感测晶体管，以实现外部补偿。
同时，第四晶体管M4响应于第一节点Q1的高电平而导通，使得第二节点Q2被上拉至第一电压(例如，高电平)，使得第一复位电路210和第二复位电路220两端的电压差减小，从而防止第一节点Q1的高电平通过第一复位电路210和第二复位电路220漏电。
同时由于第二级移位寄存器单元A2的第三时钟信号端CLKB与第四时钟信号线CLK4连接，第二级移位寄存器单元A2的消隐控制端STU2与第一级移位寄存器单元A1的移位输出端CR连接，所以第二级移位寄存器单元中的第十五晶体管M15导通，从而使得第二级移位寄存器单元A2中的消隐节点H<2>被上拉至高电平。
在第七阶段7中，当第二级移位寄存器单元A2中的消隐节点H<2>被充分写入高电位后，第四时钟信号线CLK4输入低电平信号。同时第一时钟信号端CLKD持续输入高电平，第一节点Q1仍然为高电平，所以第一级移位寄存器单元A1的移位输出端CR和第一扫描信号输出端OUT1<N>保持输出高电平信号。在此过程中，第十七晶体管M17一直保持关闭状态，所以可以避免第一节点Q1<1>通过第十七晶体管M17漏电。同时，第四晶体管M4响应于第一节点Q1的高电平而导通，使得第二节点Q2被上拉至第一电压(例如，高电平)，使得第一复位电路210和第二复位电路220两端的电压差减小，从而防止第一节点Q1的高电平通过第一复位电路210和第二复位电路220漏电。
在第八阶段8中，即在消隐时段的最后阶段，第三时钟信号线CLK3输入高电平信号，可以使得第十八晶体管M18和第二十八晶体管M28导通，由于奇数级的移位寄存器单元的第三时钟信号端CLKB均和第三时钟信号线CLK3连接，所以可以完成对所有奇数级移位寄存器单元中的消隐节点H和第一节点Q1的复位，特别是对第一级和第三级的第一节点Q1、第二节点Q2以及第一级的消隐节点H进行复位。因为晶体管在被施加正电压时阈值电压可能会发生漂移，采用上述方式可以使得消隐节点H需要保持为正电压的时间较短，从而减少晶体管阈值电压发生漂移的时间，提高晶体管的信赖性。需要注意的是，在此阶段，还可以调整第二时钟信号线和第四时钟信号线的电平，例如，第二时钟信号线为高电平，第四时钟信号线为低电平，使得第十六晶体管M16和第十八晶体管M18导通，从而通过第十六晶体管M16和第十八晶体管M18对第一节点进行复位。
至此，第一帧的驱动时序结束。
在第二帧的显示时段中，栅极驱动电路20重复和第一帧的显示时段相同的操作，这里不再赘述。
在第二帧的消隐时段中，对于第二级移位寄存器单元，由于第四时钟信号端CLKC与第三时钟信号线CLK3连接，所以在消隐时段开始时，第二级移位寄存器单元的第二时钟信号端CLKA和第四时钟信号端CLKC输入高电平信号，第十六晶体管M16和第十七晶体管M17导通，使得第四时钟信号端CLKC输入的高电平可以对第一节点Q1进行充电，将第一节点Q1上拉至高电位。然后在第二子时钟信号线CLK1_2输入高电平信号时，移位输出端CR和第一扫描信号输出端OUT1<N>输出高电平信号，同时对第三级移位寄存器单元A3中的消隐节点H进行充电。同时，第四晶体管M4响应于第一节点Q1的高电平而导通，使得第二节点Q2被上拉至第一电压(例如，高电平)，使得第一复位电路210和第二复位电路220两端的电压差减小，从而防止第一节点Q1的高电平通过第一复位电路210和第二复位电路220漏电。在第二帧消隐时段的最后阶段，第四时钟信号线CLK4输入高电平信号，由于偶数级的移位寄存器单元的第三钟信号端CLKB均和第四时钟信号线CLK4连接，所以可以完成对所有偶数级移位寄存器单元中的消隐节点H、第一节点Q1以及第二节点Q2的复位。
至此，第二帧的驱动时序结束。后续在第三帧、第四帧、第五帧等更多阶段中对栅极驱动电路的驱动可以参考上述描述，这里不再赘述。
如上所述，在每一帧的消隐时段，栅极驱动电路输出用于显示面板中子像素单元中的感测晶体管的驱动信号，且该驱动信号是逐行顺序提供的。例如，在第一帧的消隐时段，栅极驱动电路输出用于显示面板第一行子像素单元的驱动信号，在第二帧的消隐时段，栅极驱动电路输出用于显示面板第二行子像素单元的驱动信号，依次类推，完成逐行顺序补偿。
如图10所示，第一子时钟信号线CLK1_1、第二子时钟信号线CLK1_2、第三子时钟信号线CLK1_3和第四子时钟信号线CLK1_4在一帧的显示时段内的波形依次重叠有效脉宽的50％，在各帧的消隐时段内的波形依次移位。第一至第四级移位寄存器单元A1-A4的第一扫描信号输出端OUT1的输出信号在一帧的显示时段内的波形依次重叠有效脉宽的50％，在各帧的消隐时段内的波形依次移位。该栅极驱动电路20在显示时段内的输出信号有重叠，因此可以实现预充电功能，可缩短像素电路的充电时间，有利于实现高刷新率。
需要说明的是，本公开的各实施例中，栅极驱动电路20不局限于图9中描述的级联方式，可以为任意适用的级联方式。当级联方式或时钟信号改变时，第一至第四级移位寄存器单元A1-A4的第一扫描信号输出端OUT1的输出信号在显示时段内的波形重叠部分也会相应变化，例如重叠33％或0％(即不重叠)，以满足多种应用需求。
本公开的实施例还提供一种显示装置1，如图11所示，该显示装置1包括本公开实施例提供的栅极驱动电路20。该显示装置1还包括显示面板40，显示面板40包括由多个子像素单元410构成的阵列。例如，该显示装置1还可以包括数据驱动电路30。数据驱动电路30用于提供数据信号给像素阵列；栅极驱动电路20用于提供驱动信号给像素阵列，例如该驱动信号可以驱动子像素单元410中的扫描晶体管和感测晶体管。数据驱动电路30通过数据线DL与子像素单元410电连接，栅极驱动电路20通过栅线GL与子像素单元410电连接。
需要说明的是，本实施例中的显示装置1可以为：液晶面板、液晶电视、显示器、OLED面板、OLED电视、电子纸显示装置、手机、平板电脑、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
本公开的实施例提供的显示装置1的技术效果可以参考上述实施例中关于栅极驱动电路20的相应描述，这里不再赘述。
本公开的实施例还提供一种驱动方法，可以用于驱动本公开的实施例提供的移位寄存器单元10，例如，在一个示例中，该驱动方法包括如下操作。
第一阶段，第一输入电路110响应于第一控制信号，将第一输入信号输入至第一节点Q1，同时，防漏电电路300在第一节点Q1的电平的控制下，将第一电压输入至第二节点Q2。
第二阶段，输出电路400在第一节点Q1的电平的控制下，将输出信号输出至输出端OUT。
例如，在另一个示例中，移位寄存器单元10包括隔断电路500，该驱动方法还包括：
隔断电路500在第三节点Q3的电平的控制下，将第二电压输入至第二节点Q2，第一电压和第二电压不同。
本公开的实施例提供的移位寄存器单元10的驱动方法的技术效果可以参考上述实施例中关于移位寄存器单元10的相应描述，这里不再赘述。
有以下几点需要说明：
(1)本公开实施例附图只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计。
(2)在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合以得到新的实施例。
以上所述仅是本公开的示范性实施方式，而非用于限制本公开的保护范围，本公开的保护范围由所附的权利要求确定。

Claims (19)

1.一种移位寄存器单元，包括第一输入电路、第一复位电路、防漏电电路、输出电路、隔断电路、第一节点、第二节点和第三节点；其中，
所述第一输入电路与所述第一节点连接，且配置为响应于第一控制信号将第一输入信号输入至所述第一节点；
所述第一复位电路与所述第一节点和所述第二节点连接，且配置为响应于复位信号对所述第一节点进行复位；
所述防漏电电路与所述第一节点以及所述第二节点连接，且配置为在所述第一节点的电平的控制下，对所述第二节点的电平进行第一控制，以降低所述第一节点经所述第一复位电路的漏电；
所述输出电路包括输出端，与所述第一节点连接，且配置为在所述第一节点的电平的控制下，将输出信号输出至所述输出端；
所述隔断电路与所述第二节点和所述第三节点连接，且配置为在所述第三节点的电平的控制下，对所述第二节点的电平进行第二控制，所述第一控制和所述第二控制相反。
2.根据权利要求1所述的移位寄存器单元，其中，所述第一复位电路包括第二晶体管、第三晶体管和第二十三晶体管；其中，
所述第二晶体管的栅极和所述第三节点连接，所述第二晶体管的第一极和所述第一节点连接，所述第二晶体管的第二极和所述第二节点连接；
所述第三晶体管的栅极和显示复位端连接以接收显示复位信号，所述第三晶体管的第一极和所述第一节点连接，所述第三晶体管的第二极和所述第二节点连接；
所述第二十三晶体管的栅极和所述显示复位端连接以接收所述显示复位信号，所述第二十三晶体管的第一极和所述第二节点连接，所述第二十三晶体管的第二极和第二电压端连接以接收第二电压。
3.根据权利要求1所述的移位寄存器单元，其中，所述防漏电电路包括第四晶体管；
其中，所述第四晶体管的栅极和所述第一节点连接，所述第四晶体管的第一极和所述第二节点连接，所述第四晶体管的第二极和第一电压端连接以接收第一电压。
4.根据权利要求1所述的移位寄存器单元，其中，所述输出端包括移位输出端和至少一个扫描信号输出端。
5.根据权利要求4所述的移位寄存器单元，其中，所述输出端包括移位输出端和一个扫描信号输出端，所述输出电路包括第五晶体管、第六晶体管和第一电容；其中，
所述第五晶体管的栅极和所述第一节点连接，所述第五晶体管的第一极和第一时钟信号端连接以接收第一时钟信号作为所述输出信号，所述第五晶体管的第二极和所述移位输出端连接；
所述第六晶体管的栅极和所述第一节点连接，所述第六晶体管的第一极和所述第一时钟信号端连接以接收所述第一时钟信号作为所述输出信号，所述第六晶体管的第二极和所述扫描信号输出端连接；
所述第一电容的第一端和所述第一节点连接，所述第一电容的第二端和所述移位输出端连接。
6.根据权利要求1所述的移位寄存器单元，其中，所述隔断电路包括第七晶体管；
其中，所述第七晶体管的栅极和所述第三节点连接，所述第七晶体管的第一极和所述第二节点连接，所述第七晶体管的第二极和第二电压端连接以接收第二电压。
7.根据权利要求1-6任一所述的移位寄存器单元，还包括第一控制电路；
其中，所述第一控制电路与所述第一节点和所述第三节点连接，且配置为在所述第一节点的电平的控制下，对所述第三节点的电平进行控制。
8.根据权利要求1-6任一所述的移位寄存器单元，还包括第二控制电路；其中，所述第二控制电路与所述第三节点连接，且配置为响应于第二时钟信号对所述第三节点的电平进行控制。
9.根据权利要求1-6任一所述的移位寄存器单元，还包括第三控制电路；
其中，所述第三控制电路与所述第三节点连接，且配置为响应于所述第一控制信号对所述第三节点的电平进行控制。
10.根据权利要求1-6任一所述的移位寄存器单元，还包括输出降噪电路；
其中，所述输出降噪电路与所述第三节点连接，且配置为在所述第三节点的电平的控制下，对所述输出端进行降噪。
11.根据权利要求10所述的移位寄存器单元，其中，所述输出端包括移位输出端和一个扫描信号输出端，所述输出降噪电路包括第十三晶体管和第十四晶体管；其中，
所述第十三晶体管的栅极和所述第三节点连接，所述第十三晶体管的第一极和所述移位输出端连接，所述第十三晶体管的第二极和第二电压端连接以接收第二电压；
所述第十四晶体管的栅极和所述第三节点连接，所述第十四晶体管的第一极和所述扫描信号输出端连接，所述第十四晶体管的第二极和第五电压端连接以接收第五电压。
12.根据权利要求1所述的移位寄存器单元，还包括第二输入电路；
其中，所述第二输入电路与所述第一节点连接，且配置为根据第二控制信号将第二输入信号输入至所述第一节点。
13.根据权利要求12所述的移位寄存器单元，其中，所述第二输入电路包括充电子电路、存储子电路、隔离子电路以及消隐节点；其中，
所述充电子电路与所述消隐节点连接，且配置为响应于第三时钟信号将所述第二控制信号输入至所述消隐节点；
所述存储子电路与所述消隐节点连接，且配置为存储所述充电子电路输入的所述第二控制信号的电平；
所述隔离子电路与所述消隐节点以及所述第一节点连接，且配置为在所述消隐节点的电平和第二时钟信号的控制下，将所述第二输入信号输入至所述第一节点。
14.根据权利要求12所述的移位寄存器单元，还包括第二复位电路；
其中，所述第二复位电路与所述第一节点连接，且配置为响应于消隐复位信号对所述第一节点进行复位。
15.一种栅极驱动电路，包括多个级联的如权利要求1-14任一所述的移位寄存器单元。
16.根据权利要求15所述的栅极驱动电路，其中，
第n+2级移位寄存器单元的显示控制端和第n级移位寄存器单元的移位输出端连接；
第n+1级移位寄存器单元的消隐控制端和所述第n级移位寄存器单元的移位输出端连接，
其中，n为大于0的整数。
17.一种显示装置，包括如权利要求15或16所述的栅极驱动电路。
18.一种如权利要求1-14任一所述的移位寄存器单元的驱动方法，包括：
第一阶段，所述第一输入电路响应于所述第一控制信号，将所述第一输入信号输入至所述第一节点，同时，所述防漏电电路在所述第一节点的电平的控制下，将第一电压输入至所述第二节点；
第二阶段，所述输出电路在所述第一节点的电平的控制下，将所述输出信号输出至所述输出端。
19.根据权利要求18所述的移位寄存器单元的驱动方法，所述驱动方法还包括：
所述隔断电路在所述第三节点的电平的控制下，将第二电压输入至所述第二节点，所述第一电压和所述第二电压不同。
CN201810909431.8A 2018-08-10 2018-08-10 移位寄存器单元、栅极驱动电路、显示装置及驱动方法 Active CN108711401B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810909431.8A CN108711401B (zh) 2018-08-10 2018-08-10 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
US16/383,836 US11081058B2 (en) 2018-08-10 2019-04-15 Shift register unit, gate drive circuit, display device and driving method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810909431.8A CN108711401B (zh) 2018-08-10 2018-08-10 移位寄存器单元、栅极驱动电路、显示装置及驱动方法

Publications (2)

Publication Number Publication Date
CN108711401A CN108711401A (zh) 2018-10-26
CN108711401B true CN108711401B (zh) 2021-08-03

Family

ID=63874668

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810909431.8A Active CN108711401B (zh) 2018-08-10 2018-08-10 移位寄存器单元、栅极驱动电路、显示装置及驱动方法

Country Status (2)

Country Link
US (1) US11081058B2 (zh)
CN (1) CN108711401B (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107256701B (zh) * 2017-08-16 2019-06-04 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN109935208B (zh) * 2018-02-14 2021-03-02 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路、显示装置以及驱动方法
CN108806592B (zh) * 2018-05-18 2020-03-24 京东方科技集团股份有限公司 显示驱动电路、显示驱动方法和显示装置
CN108877682B (zh) * 2018-07-18 2020-04-28 京东方科技集团股份有限公司 一种移位寄存器及其驱动方法、栅极驱动电路
CN110858468B (zh) * 2018-08-07 2021-03-09 京东方科技集团股份有限公司 移位寄存器单元及移位寄存器电路、显示装置
CN108962330B (zh) * 2018-08-21 2020-12-11 京东方科技集团股份有限公司 一种移位寄存器及其驱动方法、栅极驱动电路、显示装置
CN109243372B (zh) * 2018-10-30 2020-06-05 合肥鑫晟光电科技有限公司 Goa驱动电路、显示屏及显示设备
WO2020097816A1 (zh) * 2018-11-14 2020-05-22 京东方科技集团股份有限公司 移位寄存器单元及驱动方法、栅极驱动电路、显示装置
WO2020124376A1 (zh) * 2018-12-18 2020-06-25 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路以及显示装置
CN114495829B (zh) * 2019-01-04 2023-08-01 京东方科技集团股份有限公司 移位寄存器单元及驱动方法、栅极驱动电路、显示装置
US11302257B2 (en) * 2019-01-09 2022-04-12 Hefei Xinsheng Optoelectronics Technology Co., Ltd. Shift register, driving method thereof, gate driving circuit, and display device
CN109935187B (zh) * 2019-01-18 2020-08-18 合肥京东方卓印科技有限公司 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
CN109935204B (zh) 2019-01-18 2022-06-03 合肥京东方卓印科技有限公司 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
CN111971737B (zh) * 2019-03-01 2022-05-31 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
TWI690931B (zh) * 2019-03-08 2020-04-11 友達光電股份有限公司 閘極驅動電路以及移位暫存器的控制方法
CN110114817B (zh) * 2019-03-25 2022-09-13 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路和显示装置
US11361696B2 (en) * 2019-08-08 2022-06-14 Hefei Boe Joint Technology Co., Ltd. Shift register and driving method therefor, gate driver circuit, and display device
CN110610676B (zh) 2019-09-30 2021-10-26 合肥京东方卓印科技有限公司 显示装置、栅极驱动电路、移位寄存电路及其驱动方法
JP7421984B2 (ja) 2020-03-31 2024-01-25 シチズンファインデバイス株式会社 液晶表示装置
CN114495783A (zh) * 2020-10-27 2022-05-13 京东方科技集团股份有限公司 栅极驱动单元、栅极驱动电路、栅极驱动方法和显示装置
CN112509512B (zh) * 2020-12-14 2024-02-23 福建华佳彩有限公司 一种gip电路及驱动方法
WO2022134114A1 (zh) 2020-12-26 2022-06-30 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路、显示装置
CN112687227A (zh) * 2021-01-08 2021-04-20 厦门天马微电子有限公司 显示面板和显示装置
CN112927645B (zh) * 2021-03-26 2024-04-05 京东方科技集团股份有限公司 驱动电路、驱动方法和显示装置
CN113327537B (zh) * 2021-06-17 2022-08-16 北京京东方显示技术有限公司 移位寄存器、栅极驱动电路及显示装置
WO2023178701A1 (zh) * 2022-03-25 2023-09-28 京东方科技集团股份有限公司 移位寄存器、扫描驱动电路及显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105264592A (zh) * 2013-06-04 2016-01-20 高通Mems科技公司 以反馈晶体管减少浮动节点漏电流
KR20160135456A (ko) * 2015-05-18 2016-11-28 엘지디스플레이 주식회사 인버터와 그를 이용한 쉬프트 레지스터 및 표시 장치
CN106601176A (zh) * 2017-01-16 2017-04-26 京东方科技集团股份有限公司 移位寄存器单元电路、驱动方法、移位寄存器和显示装置
CN107068077A (zh) * 2017-01-03 2017-08-18 京东方科技集团股份有限公司 阵列基板行驱动单元、装置、驱动方法及显示装置
CN107909959A (zh) * 2018-01-02 2018-04-13 京东方科技集团股份有限公司 移位寄存器单元、其驱动方法、栅极驱动电路及显示装置
CN108257567A (zh) * 2018-01-31 2018-07-06 京东方科技集团股份有限公司 Goa单元及其驱动方法、goa电路、触控显示装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4993544B2 (ja) * 2005-03-30 2012-08-08 三菱電機株式会社 シフトレジスタ回路
CN105047119B (zh) * 2014-05-02 2018-01-30 乐金显示有限公司 移位寄存器及使用该移位寄存器的显示装置
CN104575396B (zh) * 2015-02-05 2017-07-18 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极扫描电路
US10074329B2 (en) * 2015-02-27 2018-09-11 Lg Display Co., Ltd. Shift register
US20160267854A1 (en) * 2015-03-09 2016-09-15 Qualcomm Mems Technologies, Inc. Driver circuit with reduced leakage
EP3089144B1 (en) * 2015-04-29 2018-04-11 LG Display Co., Ltd. Shift register using oxide transistor and display device using the same
KR102316561B1 (ko) * 2015-07-31 2021-10-25 엘지디스플레이 주식회사 산화물 트랜지스터를 이용한 쉬프트 레지스터 및 그를 이용한 표시 장치
CN104992663B (zh) * 2015-08-05 2017-09-22 京东方科技集团股份有限公司 一种移位寄存器单元及栅极驱动电路、显示面板
KR20180061752A (ko) * 2016-11-30 2018-06-08 엘지디스플레이 주식회사 내장형 스캔 구동부를 포함하는 디스플레이 장치
KR102338948B1 (ko) * 2017-05-22 2021-12-14 엘지디스플레이 주식회사 게이트 쉬프트 레지스터와 이를 포함한 유기발광 표시장치
KR102348667B1 (ko) * 2017-06-15 2022-01-06 엘지디스플레이 주식회사 쉬프트 레지스터 및 이를 포함하는 디스플레이 장치
KR102470378B1 (ko) * 2017-11-30 2022-11-23 엘지디스플레이 주식회사 게이트 구동 회로 및 이를 포함하는 발광 표시 장치
CN108877627B (zh) * 2018-07-13 2021-01-26 京东方科技集团股份有限公司 移位寄存器单元及驱动方法、栅极驱动电路、显示装置
CN108877682B (zh) * 2018-07-18 2020-04-28 京东方科技集团股份有限公司 一种移位寄存器及其驱动方法、栅极驱动电路
CN109935185B (zh) * 2018-07-18 2022-07-01 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN108877683A (zh) * 2018-07-25 2018-11-23 京东方科技集团股份有限公司 栅极驱动电路及驱动方法、显示装置、阵列基板制造方法
CN109037242B (zh) * 2018-08-01 2021-04-06 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板
CN110858468B (zh) * 2018-08-07 2021-03-09 京东方科技集团股份有限公司 移位寄存器单元及移位寄存器电路、显示装置
KR102522425B1 (ko) * 2018-08-21 2023-04-19 삼성디스플레이 주식회사 스캔 구동부 및 이를 포함하는 표시 장치
CN109192171A (zh) * 2018-10-24 2019-01-11 京东方科技集团股份有限公司 移位寄存器单元及驱动方法、栅极驱动电路、显示装置
CN109285496B (zh) * 2018-12-07 2021-11-12 合肥鑫晟光电科技有限公司 移位寄存器单元、栅极驱动电路及其驱动方法、显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105264592A (zh) * 2013-06-04 2016-01-20 高通Mems科技公司 以反馈晶体管减少浮动节点漏电流
KR20160135456A (ko) * 2015-05-18 2016-11-28 엘지디스플레이 주식회사 인버터와 그를 이용한 쉬프트 레지스터 및 표시 장치
CN107068077A (zh) * 2017-01-03 2017-08-18 京东方科技集团股份有限公司 阵列基板行驱动单元、装置、驱动方法及显示装置
CN106601176A (zh) * 2017-01-16 2017-04-26 京东方科技集团股份有限公司 移位寄存器单元电路、驱动方法、移位寄存器和显示装置
CN107909959A (zh) * 2018-01-02 2018-04-13 京东方科技集团股份有限公司 移位寄存器单元、其驱动方法、栅极驱动电路及显示装置
CN108257567A (zh) * 2018-01-31 2018-07-06 京东方科技集团股份有限公司 Goa单元及其驱动方法、goa电路、触控显示装置

Also Published As

Publication number Publication date
CN108711401A (zh) 2018-10-26
US20200051507A1 (en) 2020-02-13
US11081058B2 (en) 2021-08-03

Similar Documents

Publication Publication Date Title
CN108711401B (zh) 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
CN108682398B (zh) 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
CN109935185B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN109935209B (zh) 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
KR102551784B1 (ko) 시프트 레지스터 유닛과 그 구동 방법, 게이트 구동 회로 및 디스플레이 디바이스
CN108648718B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
US11087855B2 (en) Shift register unit and driving method, gate drive circuit and display device
CN109658865B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN109935198B (zh) 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
CN109920379B (zh) 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
CN109935211B (zh) 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
CN112639947B (zh) 移位寄存器单元及驱动方法、栅极驱动电路和显示装置
JP2024016236A (ja) シフトレジスタユニット、ゲート駆動回路、表示装置及び駆動方法
US11688318B2 (en) Shift register unit comprising input circuit, first control circuit, blanking control circuit, first output circuit, and second output circuit, driving method, gate driving circuit, and display device
CN111937067B (zh) 移位寄存器单元及驱动方法、栅极驱动电路、显示装置
CN109935201B (zh) 移位寄存器单元、栅极驱动电路、显示装置及驱动方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant