CN111937067B - 移位寄存器单元及驱动方法、栅极驱动电路、显示装置 - Google Patents

移位寄存器单元及驱动方法、栅极驱动电路、显示装置 Download PDF

Info

Publication number
CN111937067B
CN111937067B CN201880002061.8A CN201880002061A CN111937067B CN 111937067 B CN111937067 B CN 111937067B CN 201880002061 A CN201880002061 A CN 201880002061A CN 111937067 B CN111937067 B CN 111937067B
Authority
CN
China
Prior art keywords
node
clock signal
control
circuit
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880002061.8A
Other languages
English (en)
Other versions
CN111937067A (zh
Inventor
王迎
李蒙
李红敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN111937067A publication Critical patent/CN111937067A/zh
Application granted granted Critical
Publication of CN111937067B publication Critical patent/CN111937067B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

一种移位寄存器单元、栅极驱动电路、显示装置及驱动方法。该移位寄存器单元包括输入电路、输出电路、第一节点控制电路和第二节点控制电路。输入电路与第一节点连接，且配置为响应于第一控制信号将输入信号提供至第一节点；输出电路与第一节点和输出端连接，且配置为在第一节点的电平的控制下，将输出信号在输出端输出；第一节点控制电路与第一节点和第二节点连接，且配置为在第二节点的电平的控制下对第一节点进行复位；第二节点控制电路与第二节点连接，且配置为响应于第二控制信号将第三控制信号提供至第二节点以对第二节点的电平进行控制。该移位寄存器单元可避免第二节点长时间处于有效电平状态，以避免与该第二节点连接的晶体管正漂。

Description

移位寄存器单元及驱动方法、栅极驱动电路、显示装置
技术领域
本公开的实施例涉及一种移位寄存器单元及驱动方法、栅极驱动电路、显示装置。
背景技术
在显示技术领域，例如液晶显示面板或有机发光二极管(Organic LightEmitting Diode,OLED)显示面板的像素阵列通常包括多行栅线和与之交错的多列数据线。对栅线的驱动可以通过绑定的集成驱动电路实现。近几年随着非晶硅薄膜晶体管或氧化物薄膜晶体管制备工艺的不断提高，也可以将栅线驱动电路直接集成在薄膜晶体管阵列基板上构成GOA(Gate driver On Array)来对栅线进行驱动。例如，可以采用由多个级联的移位寄存器单元构成的GOA为像素阵列的多行栅线提供开关态电压信号(扫描信号)，从而例如控制多行栅线依序打开，并且同时由数据线向像素阵列中对应行的像素单元提供数据信号，以在各像素单元形成显示图像的各灰阶所需要的灰度电压，进而显示一帧图像。目前的显示面板越来越多地采用GOA技术来对栅线进行驱动。GOA技术有助于实现显示面板的窄边框设计，并且可以降低显示面板的生产成本。
发明内容
本公开至少一实施例提供一种移位寄存器单元，包括输入电路、输出电路、第一节点控制电路和第二节点控制电路。所述输入电路与第一节点连接，且配置为响应于第一控制信号将输入信号提供至所述第一节点；所述输出电路与所述第一节点和输出端连接，且配置为在所述第一节点的电平的控制下，将输出信号在所述输出端输出；所述第一节点控制电路与所述第一节点和第二节点连接，且配置为在所述第二节点的电平的控制下，对所述第一节点进行复位；所述第二节点控制电路与所述第二节点连接，且配置为响应于第二控制信号将第三控制信号提供至所述第二节点，以对所述第二节点的电平进行控制。
例如，在本公开一实施例提供的移位寄存器单元中，所述输入电路包括第一晶体管。所述第一晶体管的栅极和第一时钟信号端连接以接收第一时钟信号作为所述第一控制信号，所述第一晶体管的第一极和输入端连接以接收所述输入信号，所述第一晶体管的第二极和所述第一节点连接。
例如，在本公开一实施例提供的移位寄存器单元中，所述第二节点控制电路包括第一控制子电路和第二控制子电路。所述第一控制子电路与第三节点连接，且配置为响应于作为所述第二控制信号的第二时钟信号，控制所述第三节点的电平；所述第二控制子电路与所述第二节点和所述第三节点连接，且配置为在所述第三节点的电平的控制下，将第三控制信号输出至所述第二节点。
例如，在本公开一实施例提供的移位寄存器单元中，所述第三控制信号包括第三时钟信号。
例如，在本公开一实施例提供的移位寄存器单元中，所述第一控制子电路包括第二晶体管。所述第二晶体管的栅极和第一极彼此电连接，且分别配置为与第二时钟信号端连接以接收所述第二时钟信号作为所述第二控制信号，所述第二晶体管的第二极和所述第三节点连接。
例如，在本公开一实施例提供的移位寄存器单元中，所述第二控制子电路包括第三晶体管和第一电容。所述第三晶体管的栅极和所述第三节点连接，所述第三晶体管的第一极和第三时钟信号端连接以接收所述第三时钟信号作为所述第三控制信号，所述第三晶体管的第二极与所述第二节点连接；所述第一电容的第一端与所述第二节点连接，所述第一电容的第二端与所述第三节点连接。
例如，在本公开一实施例提供的移位寄存器单元中，所述第二节点控制电路还包括第三节点复位子电路。所述第三节点复位子电路与所述第三节点连接，且配置为响应于复位信号对所述第三节点进行复位。
例如，在本公开一实施例提供的移位寄存器单元中，所述第三节点复位子电路包括第四晶体管。所述第四晶体管的栅极和复位端连接以接收所述复位信号，所述第四晶体管的第一极和所述第三节点连接，所述第四晶体管的第二极和参考电压端连接以接收参考电压。
例如，在本公开一实施例提供的移位寄存器单元中，所述输出电路在所述第一节点的电平的控制下，将所述第二时钟信号作为所述输出信号在所述输出端输出。
例如，在本公开一实施例提供的移位寄存器单元中，所述输出端包括移位输出端和至少一个扫描信号输出端。
例如，在本公开一实施例提供的移位寄存器单元中，所述输出电路包括第五晶体管、第六晶体管和第二电容。所述第五晶体管的栅极和所述第一节点连接，所述第五晶体管的第一极和第二时钟信号端连接以接收所述第二时钟信号作为所述输出信号，所述第五晶体管的第二极和所述移位输出端连接；所述第六晶体管的栅极和所述第一节点连接，所述第六晶体管的第一极和所述第二时钟信号端连接以接收所述第二时钟信号作为所述输出信号，所述第六晶体管的第二极和所述扫描信号输出端连接；所述第二电容的第一端和所述第一节点连接，所述第二电容的第二端和所述移位输出端连接或者所述扫描信号输出端连接。
例如，在本公开一实施例提供的移位寄存器单元中，所述第一节点控制电路包括第七晶体管。所述第七晶体管的栅极和所述第二节点连接，所述第七晶体管的第一极和所述第一节点连接，所述第七晶体管的第二极和参考电压端连接以接收参考电压。
例如，本公开一实施例提供的移位寄存器单元还包括输出降噪电路。所述输出降噪电路与所述第二节点和所述输出端连接，且配置为在所述第二节点的电平的控制下，对所述输出端进行降噪。
例如，本公开一实施例提供的移位寄存器单元还包括总复位电路。所述总复位电路与所述第一节点连接，且配置为在复位信号的控制对所述第一节点进行复位。
本公开至少一实施例还提供一种栅极驱动电路，包括多个级联的本公开任一实施例提供的移位寄存器单元。
例如，本公开一实施例提供的栅极驱动电路，还包括第一时钟信号线、第二时钟信号线和第三时钟信号线，所述移位寄存器单元还包括第一时钟信号端、第二时钟信号端和第三时钟信号端。第3N+1级移位寄存器单元的第一时钟信号端和所述第一时钟信号线连接，第二时钟信号端和所述第二时钟信号线连接，第三时钟信号端和所述第三时钟信号线连接；第3N+2级移位寄存器单元的第一时钟信号端和所述第二时钟信号线连接，第二时钟信号端和所述第三时钟信号线连接，第三时钟信号端和所述第一时钟信号线连接；第3N+3级移位寄存器单元的第一时钟信号端和所述第三时钟信号线连接，第二时钟信号端和所述第一时钟信号线连接，第三时钟信号端和所述第二时钟信号线连接；N为大于等于0的整数。
本公开至少一实施例还提供一种显示装置，包括本公开任一实施例提供的栅极驱动电路。
本公开至少一实施例还提供一种移位寄存器单元的驱动方法，包括：响应于所述第一控制信号，所述输入电路将所述输入信号提供至所述第一节点；在所述第一节点的电平的控制下，所述输出电路将所述输出信号在所述输出端输出；响应于所述第二控制信号，所述第二节点控制电路将所述第三控制信号提供至所述第二节点，以对所述第二节点的电平进行控制；在所述第二节点的电平的控制下，所述第一节点控制电路对所述第一节点进行复位。
例如，本公开一实施例提供的驱动方法，所述第二节点控制电路包括第一控制子电路和第二控制子电路，所述驱动方法还包括：响应于作为所述第二控制信号的第二时钟信号，所述第一控制子电路对第三节点的电平进行控制；在所述第三节点的电平的控制下，所述第二控制子电路将第三时钟信号作为所述第三控制信号输出至所述第二节点。
例如，在本公开一实施例提供的驱动方法中，在所述第一节点的电平的控制下，所述输出电路输出所述第二时钟信号作为所述输出信号。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。
图1为一种移位寄存器单元的电路结构示意图；
图2为本公开一实施例提供的一种移位寄存器单元的示意图；
图3示出了图2中所示的第二节点控制电路一个示例的示意图；
图4为本公开一实施例提供的另一种移位寄存器单元的示意图；
图5为本公开一实施例提供的又一种移位寄存器单元的示意图；
图6为图5中所示的移位寄存器单元的一种具体实现示例的电路示意图；
图7为本公开一实施例提供的一种栅极驱动电路的示意图；
图8为对应于图7中所示的栅极驱动电路工作时的一种示例的信号时序图；以及
图9为本公开一实施例提供的一种显示装置的示意图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
下面通过几个具体的实施例对本公开进行说明。为了保持本公开实施例的以下说明清楚且简明，可省略已知功能和已知部件的详细说明。当本公开实施例的任一部件在一个以上的附图中出现时，该部件在每个附图中由相同或类似的参考标号表示。
为了降低显示装置的成本以及提高其制造工艺水平，越来越多的显示装置采用了GOA技术。然而，传统的GOA技术由于电路设计复杂(例如时钟信号和晶体管数量较多)，均存在噪声明显、功耗高等现象。
例如，图1为一种移位寄存器单元的电路结构示意图。可以多个这样的移位寄存器单元级联来构成栅极驱动电路，用于驱动例如液晶显示面板、有机发光二极管显示面板。如图1所示，该移位寄存器单元11包括上拉节点PU和下拉节点PD，下拉晶体管T11和T13的栅极与下拉节点PD连接，受到下拉节点PD的电平控制。如图1所示，在一帧显示中，下拉节点PD只有在输出扫描信号时(即上拉节点PU为高电平)为低电平，其余时间均处于高电平状态。由于下拉节点PD长时间处于高电平，会使得与下拉节点PD连接的下拉晶体管T11和T13由于长时间受正偏压应力作用，容易发生阈值电压的正漂，尤其是具有氧化物结构的晶体管，更容易出现正漂现象。如果晶体管的阈值电压的正漂范围过大，则容易造成栅极驱动电路的输出异常，从而导致显示面板出现显示异常的现象。
本公开至少一实施例提供了一种移位寄存器单元，包括输入电路、输出电路、第一节点控制电路和第二节点控制电路。输入电路与第一节点连接，且配置为响应于第一控制信号将输入信号提供至第一节点；输出电路与第一节点连接，且配置为在第一节点的电平的控制下，将输出信号在输出端输出；第一节点控制电路与第一节点和第二节点连接，且配置为在第二节点的电平的控制下，对第一节点进行复位；第二节点控制电路与第二节点连接，且配置为响应于第二控制信号将第三控制信号提供至第二节点，以对第二节点的电平进行控制。本公开的实施例还提供对应于上述移位寄存器单元的栅极驱动电路、显示装置及驱动方法。
本公开上述实施例提供的移位寄存器单元，可以避免第二节点长时间处于有效电平状态，从而避免了与该第二节点连接的晶体管因长时间受正偏压应力而发生阈值电压的正漂的现象，提高了移位寄存器单元组成的栅极驱动电路的稳定性和信赖性，提高显示面板的显示质量。
下面结合附图对本公开的实施例及其示例进行详细说明。
图2为本公开一实施例提供的一种移位寄存器单元的示意图。如图2所示，该移位寄存器单元100包括输入电路110、输出电路120、第一节点控制电路130和第二节点控制电路140。通过级联多个该移位寄存器单元100可以得到栅极驱动电路，该栅极驱动电路用于驱动例如液晶显示面板、有机发光二极管显示面板的显示面板，为显示面板的多条栅线依序提供扫描信号，从而在显示面板显示一帧画面的期间进行逐行或隔行扫描等。
如图2所示，输入电路110与第一节点Q1(例如，这里为上拉节点)连接，且配置为响应于第一控制信号将输入信号输入至第一节点Q1，以对第一节点Q1进行充电。例如，在一些示例中，输入电路110与第一时钟信号端CLK1、输入端INT和第一节点Q1连接，配置为在第一时钟信号端CLK1接收的第一时钟信号的控制下导通，使输入信号端INT或另行提供的电压端(例如，高电压端)和第一节点Q1连接，从而使输入信号端INT提供的输入信号或另行提供的电压端提供的高电平信号被输入到第一节点Q1，将第一节点Q1的电位充电(例如上拉)到工作电位(有效电平)。例如，在该示例中，第一时钟信号作为第一控制信号，当然，本公开的实施例对此不作限制，还可以是其他合适的控制信号。
例如，输出电路120与第一节点Q1和输出端OUT连接，且配置为在第一节点Q1的电平的控制下，将输出信号在输出端OUT输出。例如，在一些示例中，输出电路120与第二时钟信号端CLK2、第一节点Q1以及输出端OUT连接，且配置为在第一节点Q1的电平的控制下导通，将第二时钟信号端CLK2提供的第二时钟信号传输至输出端OUT，并作为输出信号在输出端OUT输出。
第一节点控制电路130与第一节点Q1和第二节点Q2(例如，当第一节点Q1为上拉节点时，其为下拉节点)连接，且配置为在第二节点Q2的电平的控制下，对第一节点Q1进行复位。例如，该第一节点控制电路120可以和第一节点Q1、参考电压端VGL(例如，提供低电平)或另行提供的电压端(例如，低电压端)以及第二节点Q2连接，从而可以在第二节点Q2的电平的控制下，使得第一节点Q1和参考电压端VGL或另行提供的电压端电连接，以对第一节点Q1进行下拉复位。
第二节点控制电路140与第二节点Q2连接，且配置为响应于第二控制信号将第三控制信号提供至第二节点Q2，以对第二节点Q2的电平进行控制。例如，该第二节点控制电路140可以与第二时钟信号端CLK2和第三时钟信号端CLK3连接，且配置为响应于第二时钟信号端CLK2提供的第二时钟信号，将第三时钟信号端CLK3提供的第三时钟信号输出至第二节点Q2，以使得第二节点Q2的电平和第三时钟信号保持一致，从而可以避免第二节点Q2在非输出阶段一直处于高电平，以避免被第二节点Q2控制的电路(例如，第一节点控制电路130)中晶体管的阈值电压的正漂。例如，在一个示例中，该第二时钟信号CLK2作为第二控制信号，第三时钟信号CLK3作为第三控制信号，本公开的实施例对此不作限制。
本公开上述实施例提供的移位寄存器单元，可以避免第二节点长时间处于有效电平状态，从而避免了与该第二节点连接的晶体管因长时间受正偏压应力而发生阈值电压的正漂的现象，提高了移位寄存器单元组成的栅极驱动电路的稳定性和信赖性，提高显示面板的显示质量。
图3示出了图2中所示的第二节点控制电路的一个示例的示意图。如图3所示，在一个示例中，第二节点控制电路140包括第一控制子电路141和第二控制子电路142。
例如，第一控制子电路141与第三节点Q3连接，且配置为响应于作为第二控制信号的第二时钟信号CLK2，控制第三节点Q3的电平。例如，第一控制子电路141与第二时钟信号端CLK2和第三节点Q3连接，且配置为在第二时钟信号端CLK2提供的第二时钟信号的控制下导通，对第三节点Q3进行预充电。例如，在该示例中，第二控制信号包括第二时钟信号。
例如，第二控制子电路142与第二节点Q2和第三节点Q3连接，且配置为在第三节点Q3的电平的控制下，将第三控制信号输出至第二节点Q2。例如，第二控制子电路142与第三时钟信号端CLK3、第二节点Q2和第三节点Q3连接，且配置为在第三节点Q3的电平的控制下导通，从而将第三时钟信号端CLK3提供的第三时钟信号输出至第二节点Q2，以使得第二节点Q2的电平和第三时钟信号保持一致，从而可以避免第二节点Q2在非输出阶段一直处于高电平，以避免被第二节点Q2控制的电路(例如，第一节点控制电路130)中晶体管的阈值电压的正漂。例如，在该示例中，第三控制信号包括第三时钟信号。
如图3所示，在另一个示例中，该第二节点控制电路140还包括第三节点复位子电路143。例如，第三节点复位子电路143与第三节点Q3连接，且配置为响应于复位信号对第三节点Q3进行复位。例如，第三节点复位子电路143与复位端T_RST、参考电压端VGL或另行提供的电压端(例如，提供低电平)连接以及第三节点Q3连接，且配置为在复位端T_RST提供的复位信号的控制下，使得第三节点Q3与参考电压端VGL或另行提供的电压端连接，从而对第三节点Q3的复位。例如，该复位信号为全局复位信号，在一帧显示的开始阶段或结束阶段，对所有级联的移位寄存器单元的第三节点Q3同时复位，从而保证显示面板的显示质量。
图4为本公开一实施例提供的另一种移位寄存器单元的示意框图。如图4所示，在图3所示的移位寄存器单元的基础上，该移位寄存器单元100还包括输出降噪电路150。需要说明的是，图4所示的移位寄存器单元100的其他电路结构与图3中所示的移位寄存器单元100基本上相同，在此重复之处不再赘述。
例如，该输出降噪电路150配置为在第二节点Q2的电平的控制下，对输出端OUT进行降噪。例如，输出降噪电路150与第二节点Q2、输出端OUT以及参考电压端VGL或另行提供的电压端(例如，低电压端)连接，且配置为在第二节点Q2例如为高电平时导通，使得输出端OUT与参考电压端VGL或另行提供的电压端连接，以实现对输出端OUT降噪。
图5为本公开一实施例提供的又一种移位寄存器单元的示意框图。如图5所示，在图4所示的移位寄存器单元的基础上，该移位寄存器单元100还包括总复位电路160。需要说明的是，图5所示的移位寄存器单元100的其他电路结构与图4中所示的移位寄存器单元100基本上相同，在此重复之处不再赘述。
例如，总复位电路160与第一节点Q1连接，且配置为在复位信号的控制对第一节点Q1进行复位。例如，总复位电路160与复位端T_RST、第一节点Q1和参考电压端VGL或另行提供的电压端(例如，低电压端)连接，且配置为在复位端T_RST提供的复位信号的控制下导通，使第一节点Q1与参考电压端VGL或另行提供的电压端(例如，低电压端)电连接，从而对第一节点Q1复位。例如，图中省略了与复位端T_RST连接对应的连接线。
例如，参考电压端VGL配置为提供直流低电平信号(例如低于或等于时钟信号的低电平部分)，例如接地，这里将该直流低电平信号称为参考电压，以下各实施例与此相同，不再赘述。
请注意，本公开实施例中提供的移位寄存器单元的“有效电平”指的是能够使得其包括的被操作晶体管被导通的电平，相应地“无效电平”指的是不能使得其包括的被操作晶体管被导通(即，该晶体管被截止)的电平。根据移位寄存器单元的电路结构中的晶体管的类型(N型或P型)等因素，有效电平可以比无效电平高或者低。通常，移位寄存器单元在工作期间使用的方波脉冲信号，有效电平对应于该方波脉冲信号的方波脉冲部分的电平，而无效电平则对应于非方波脉冲部分的电平。
图6为图5中所示实施例的移位寄存器单元的一种具体实现示例的电路图，而其他图中所示实施例的移位寄存器单元可以相同或相似的方式实现。如图6所示，该移位寄存器单元100包括第一晶体管至第十晶体管M1-M10，以及还包括第一电容C1和第二电容C2。需要注意的是，在下面的说明中以各晶体管为N型晶体管为例进行说明，但这并不构成对本公开实施例的限制。
如图6所示，输入电路110可以实现为第一晶体管M1。第一晶体管M1的栅极和第一时钟信号端CLK1连接以接收第一时钟信号作为第一控制信号，第一晶体管M1的第一极和输入端INT连接以接收输入信号，第一晶体管M1的第二极和第一节点Q1连接，从而当第一晶体管M1响应于第一时钟信号端CLK1提供的第一时钟信号的有效电平(例如，高电平信号)而导通时，使用输入端INT接收到的输入信号对第一节点Q1进行充电，使其处于高电平。
如图6所示，第一控制子电路141可以实现为第二晶体管M2。第二晶体管M2的栅极和第一极彼此电连接，且分别配置为与第二时钟信号端CLK2连接以接收第二时钟信号作为第二控制信号，第二晶体管M2的第二极和第三节点Q3连接，从而当第二晶体管M2响应于第二时钟信号端CLK2提供的第二时钟信号(例如，高电平)导通时，使用该第二时钟信号对第三节点Q3进行充电，使其处于高电平。
第二控制子电路142可以实现为第三晶体管M3和第一电容C1。第三晶体管M3的栅极和第三节点Q3连接，第三晶体管M3的第一极和第三时钟信号端CLK3连接以接收第三时钟信号作为第三控制信号，第三晶体管M3的第二极与第二节点Q2连接。第一电容C1的第一端与第二节点Q2连接，第一电容C1的第二端与第三节点Q3连接。当第三节点Q3为有效电平(例如，高电平)时，第三晶体管M3导通，第二节点Q2与第三时钟信号端CLK3连接，使得第二节点Q2的电平与第三时钟信号端CLK3提供的第三时钟信号的电平一致。例如，当第三时钟信号端CLK3提供的第三时钟信号为高电平时，第二节点Q2为高电平；当第三时钟信号为低电平时，第二节点Q2为低电平，因此可以避免第二节点Q2在非输出阶段一直处于高电平，从而可以避免通过第二节点Q2控制的晶体管(例如，第七晶体管M7、第九晶体管M9和第十晶体管M10)长时间处于正偏压应力的作用下而发生阈值电压的正漂。
如图6所示，第三节点复位子电路143包括第四晶体管M4。第四晶体管M4的栅极和复位端T_RST连接以接收复位信号，第四晶体管M4的第一极和第三节点Q3连接，第四晶体管M4的第二极和参考电压端VGL连接以接收参考电压。例如，在一帧显示的开始或结束时，当复位端T_RST提供的复位信号为有效电平(例如，高电平)时，第四晶体管M4导通，使得第三节点Q3和参考电压端VGL连接，从而可以对第三节点Q3进行复位。
例如，如图6所示，输出端OUT包括移位输出端CR和至少一个扫描信号输出端，从而将输出信号例如第二时钟信号端CLK2提供的第二时钟信号分别输出至移位输出端CR和扫描信号输出端OUT1，以提高该移位寄存器单元100的驱动能力。例如，至少一个扫描信号输出端包括一个扫描信号输出端OUT1。例如，移位输出端CR用于为下一级移位寄存器单元100提供输入信号，扫描信号输出端OUT1用于为显示面板中一行像素单元的像素电路提供驱动信号。例如，移位输出端CR和该扫描信号输出端OUT1输出相同的输出信号。需要注意的是，在其他示例中，当包括多个扫描信号输出端时，各个扫描信号输出端也可以输出不同的输出信号，具体的设置根据实际情况而定，本公开的实施例对此不作限制。
例如，输出电路120可以实现为第五晶体管M5、第六晶体管M6和第二电容C2。第五晶体管M5的栅极和第一节点Q1连接，第五晶体管M5的第一极和第二时钟信号端CLK2连接以接收第二时钟信号作为输出信号，第五晶体管M5的第二极和移位输出端CR连接。第六晶体管M6的栅极和第一节点Q1连接，第六晶体管M6的第一极和第二时钟信号端CLK2连接以接收第二时钟信号作为输出信号，第六晶体管M6的第二极和扫描信号输出端OUT1连接。第二电容C2的第一端和第一节点Q1连接，第二电容C2的第二端和移位输出端CR连接或者扫描信号输出端OUT1连接。需要注意的是，不限于此，移位寄存器单元还可以包括更多的输出信号，以及与其对应的扫描信号输出端。
如图6所示，第一节点控制电路130可以实现为第七晶体管M7。例如，第七晶体管M7的栅极和第二节点Q2连接，第七晶体管M7的第一极和第一节点Q1连接，第七晶体管M7的第二极和参考电压端VGL连接以接收参考电压。例如，当第二节点Q2为高电平时，第七晶体管T7导通，使得第一节点Q1与参考电压端VGL连接以接收参考电压，从而可以对第一节点Q1进行复位。
例如，在至少一个扫描信号输出端包括一个扫描信号输出端，例如，扫描信号输出端OUT1时，例如，输出降噪电路150可以实现为第九晶体管M9和第十晶体管M10。第九晶体管M9的栅极和第二节点Q2连接，第一极和移位输出端CR连接，第二极和参考电压端VGL连接以接收参考电压。第十晶体管M10的栅极和第二节点Q2连接，第十晶体管M10的第一极和第一扫描信号输出端OUT1连接，第十晶体管M10的第二极和参考电压端VGL连接以接收参考电压。
例如，当第二节点Q2为有效电平(例如，高电平)时，第九晶体管M9和第十晶体管M10均导通，使移位输出端CR和扫描信号输出端OUT1均与参考电压端VGL电连接，从而对移位输出端CR和扫描信号输出端OUT1降噪。
需要说明的是，在本公开的各实施例中，当移位输出端CR和扫描信号输出端OUT1分别包括更多个时，输出降噪电路150也相应地包括多个与移位输出端和/或扫描信号输出端对应连接的晶体管，以对其进行降噪。
例如，总复位电路160可以实现为第八晶体管M8。例如，第八晶体管M8的栅极和复位端T_RST连接以接收复位信号，第八晶体管M8的第一极和第一节点Q1连接，第八晶体管M8的第二极和参考电压端VGL连接以接收参考电压。例如，在一帧显示的开始或结束时，当复位端T_RST提供的复位信号为有效电平(例如，高电平)时，第八晶体管M8导通，使得第一节点Q1和参考电压端VGL连接，从而可以对第一节点Q1进行复位。
需要注意的是，图2-图4中所示的移位寄存器单元的电路结构和图6中所示的图5中所示的移位寄存器单元的电路结构类似，在此不再赘述。
在本公开的实施例中，例如，当各个电路实现为N型晶体管时，术语“上拉”表示对一个节点或一个晶体管的一个电极进行充电，以使得该节点或该电极的电平的绝对值升高，从而实现相应晶体管的操作(例如导通)；“下拉”表示对一个节点或一个晶体管的一个电极进行放电，以使得该节点或该电极的电平的绝对值降低，从而实现相应晶体管的操作(例如截止)。
又例如，当各个电路实现为P型晶体管时，术语“上拉”表示对一个节点或一个晶体管的一个电极进行放电，以使得该节点或该电极的电平的绝对值降低，从而实现相应晶体管的操作(例如导通)；“下拉”表示对一个节点或一个晶体管的一个电极进行充电，以使得该节点或该电极的电平的绝对值升高，从而实现相应晶体管的操作(例如截止)。
需要注意的是，在本公开的各个实施例的说明中，第一节点Q1、第二节点Q2和第三节点Q3并非表示实际存在的部件，而是表示电路图中相关电连接的汇合点。
需要说明的是，本公开的实施例中采用的晶体管均可以为薄膜晶体管或场效应晶体管或其他特性相同的开关器件，本公开的实施例中均以薄膜晶体管为例进行说明。这里采用的晶体管的源极、漏极在结构上可以是对称的，所以其源极、漏极在结构上可以是没有区别的。在本公开的实施例中，为了区分晶体管除栅极之外的两极，直接描述了其中一极为第一极，另一极为第二极。
另外，在本公开的实施例中的晶体管均以N型晶体管为例进行说明，此时，晶体管的第一极是漏极，第二极是源极。需要说明的是，本公开包括但不限于此。例如，本公开的实施例提供的移位寄存器单元100中的一个或多个晶体管也可以采用P型晶体管，此时，晶体管第一极是源极，第二极是漏极，只需将选定类型的晶体管的各极参照本公开的实施例中的相应晶体管的各极相应连接，并且使相应的电压端提供对应的高电压或低电压即可。当采用N型晶体管时，可以采用氧化铟镓锌(Indium Gallium Zinc Oxide，IGZO)作为薄膜晶体管的有源层，相对于采用低温多晶硅(Low Temperature Poly Silicon，LTPS)或非晶硅(例如氢化非晶硅)作为薄膜晶体管的有源层，可以有效减小晶体管的尺寸以及防止漏电流。
本公开一个实施例还提供一种栅极驱动电路。图7为本公开一实施例提供的一种栅极驱动电路的示意图。如图7所示，该栅极驱动电路10包括多个级联的移位寄存器单元100，其中任意一个或多个移位寄存器单元100可以采用本公开任一实施例提供的移位寄存器单元100的结构或其变型，例如，可以采用图6中所示的移位寄存器单元100。例如，该栅极驱动电路10可以采用与薄膜晶体管同样半导体制程的工艺直接集成在显示装置的阵列基板上，以实现逐行或隔行扫描驱动功能。
除第1级移位寄存器单元外，其余各级移位寄存器单元的输入端INT和其上级移位寄存器单元的移位输出端CR连接。
本公开实施例提供的移位寄存器单元，由于可以在第二节点Q2的电平的控制下，控制第一节点控制电路130和输出降噪电路150导通，实现对第一节点Q1的复位和对输出端OUT的降噪，从而无需设置单独的复位电路对当前级移位寄存器单元的第一节点Q1进行复位。因此，在该栅极驱动电路10中，各级移位寄存器单元(除最后1级移位寄存器单元外)也无需和其下级移位寄存器单元的移位输出端CR连接以用于对当前级移位寄存器单元的第一节点Q1进行复位，从而本公开实施例提供的栅极驱动电路可以降低布线的复杂度，提高栅极驱动电路的稳定性。
如图7所示，栅极驱动电路10还包括第一时钟信号线CLKA、第二时钟信号线CLKB和第三时钟信号线CLKC。例如，该第一时钟信号线CLKA、第二时钟信号线CLKB和第三时钟信号线CLKC分别与多个级联的移位寄存器单元的时钟信号端连接以提供时钟信号。需要注意的是，该栅极驱动电路10还可以包括四条、六条或八条以及更多的时钟信号线，时钟信号线的条数视具体情况而定，本公开的实施例在此不作限定。
例如，如图7所示，该移位寄存器单元的每个还包括第一时钟信号端CLK1、第二时钟信号端CLK2和第三时钟信号端CLK3，且分别配置为和第一时钟信号线CLKA、第二时钟信号线CLKB或第三时钟信号线CLKC连接以接收时钟信号。第3N+1(N为大于等于0的整数)级移位寄存器单元的第一时钟信号端CLK1和第一时钟信号线CLKA连接，第二时钟信号端CLK2和第二时钟信号线CLKB连接，第三时钟信号端CLK3和第三时钟信号线CLKC连接；第3N+2级移位寄存器单元的第一时钟信号端CLK1和第二时钟信号线CLKB连接，第二时钟信号端CLK2和第三时钟信号线CLKC连接，第三时钟信号端CLK3和第一时钟信号线CLKA连接；第3N+3级移位寄存器单元的第一时钟信号端CLK1和第三时钟信号线CLKC连接，第二时钟信号端CLK2和第一时钟信号线CLKA连接，第三时钟信号端CLK3和第二时钟信号线CLKB连接。需要说明的是，本公开的实施例包括但不限于上述连接方式。
如图7所示，栅极驱动电路10还包括复位信号线T_RST1，该移位寄存器单元的每个还包括复位端T_RST，且配置为和复位信号线T_RST1连接以接收复位信号。
需要说明的是，图7中所示的OUT1_3N+1表示第3N+1级移位寄存器单元的扫描信号输出端，OUT1_3N+2表示第3N+2级移位寄存器单元的扫描信号输出端，OUT1_3N+3表示第3N+3级移位寄存器单元的扫描信号输出端，以此类推……；CR_3N+1表示第3N+1级移位寄存器单元的移位输出端，CR_3N+2表示第3N+2级移位寄存器单元的移位输出端，CR_3N+3表示第3N+3级移位寄存器单元的移位输出端，以此类推……。以下各实施例中的附图标记与此类似，不再赘述。
例如，第1级移位寄存器单元的输入端INT可以被配置为接收触发信号STV，为简洁起见触发信号STV在图7中未示出。
例如，如图7所示，该栅极驱动电路10还可以包括时序控制器200。例如，该时序控制器200可以被配置为和第一时钟信号线CLKA、第二时钟信号线CLKB和第三时钟信号线CLKC连接，以向各移位寄存器单元提供时钟信号；该时序控制器200还可以被配置为与复位信号线T_RST1和参考电压线(图中未示出)连接，以向各移位寄存器单元100分别提供复位信号和参考电压。例如，时序控制器300还可以被配置为提供触发信号STV。需要说明的是，时序控制器200提供的多个时钟信号彼此之间的相位关系可以根据实际需求而定。
例如，第一时钟信号线CLKA、第二时钟信号线CLKB和第三时钟信号线CLKC提供的时钟信号时序可以采用图8中所示的信号时序，以实现栅极驱动电路10逐行输出栅极扫描信号的功能。需要说明的是，图8所示的信号时序图的电位的高低仅是示意性的，不代表真实电位值或相对比例，对应于上述示例，高电平信号对应于N型晶体管的开启信号，而低电平信号对应于N型晶体管为截止信号。
例如，在一个示例中，下面结合图8所示的信号时序图，对图7中所示的栅极驱动电路10的第1级移位寄存器单元的工作原理进行说明。
如图8所示，Q1<1>、Q2<1>和Q3<1>分别表示栅极驱动电路10中第一级移位寄存器单元中第一节点、第二节点和第三节点；OUT1_1、OUT1_2分别表示栅极驱动电路210中的第一级、第二级移位寄存器单元中扫描信号输出端。例如，第1级移位寄存器单元可以采用图6所示的电路结构，该移位寄存器单元100的工作原理为：
在第一阶段t1(即一帧开始的阶段)，复位信号线T_RST1提供高电平，由于各级移位寄存器单元的复位端T_RST均与复位信号线T_RST1连接，因此，在此阶段，各级移位寄存器单元的总复位电路160和第三节点复位子电路143均导通，使得第一节点Q1和第三节点Q3均与参考电压端VGL连接，从而对各级移位寄存器单元的第一节点Q1和第三节点Q3进行复位。需要说明的是，图8中所示的信号时序图的电位的高低仅是示意性的，不代表真实电位值或相对比例，对应于上述示例，高电平信号对应于N型晶体管的开启信号，而低电平信号对应于N型晶体管为截止信号。
在第二阶段t2，输入端INT提供高电平，第一时钟信号线CLKA提供高电平，由于第1级移位寄存器单元100的第一时钟信号端CLK1和第一时钟信号线CLKA连接，所以在此阶段，第1级移位寄存器单元100的第一时钟信号端CLK1输入高电平，输入电路110在第一时钟信号端CLK1提供的高电平的控制下导通，使得输入端INT提供的高电平对第一节点Q1<1>进行充电，第一节点Q1<1>被充电至第一高电平；同时，第二时钟信号线CLKB提供低电平，由于第1级移位寄存器单元100的第二时钟信号端CLK2和第二时钟信号线CLKB连接，所以在此阶段，第1级移位寄存器单元100的第二时钟信号端CLK2输入低电平，所以在第一节点Q1<1>的第一高电平的控制下，第二时钟信号端CLK2输入的低电平输出至第1级移位寄存器单元100的输出端OUT1_1。
在第三阶段t3，第二时钟信号线CLKB提供高电平，所以第1级移位寄存器单元100的第二时钟信号端CLK2输入高电平，第一节点Q1<1>由于电容的自举效应被进一步充电至第二高电平，所以在第一节点Q1<1>的第二高电平的控制下，第二时钟信号端CLK2输入的高电平被输出至第1级移位寄存器单元100的扫描信号输出端OUT1_1；同时，第一控制子电路141在第二时钟信号端CLK2输入的高电平的控制下导通，使得第二时钟信号端CLK2输入的高电平对第三节点Q3<1>进行充电，第三节点Q3<1>被充电至第一高电平；同时，第三时钟信号线CLKC提供低电平，由于第1级移位寄存器单元100的第三时钟信号端CLK3和第三时钟信号线CLKC连接，所以在此阶段，第1级移位寄存器单元100的第三时钟信号端CLK3输入低电平，所以在第三节点Q3<1>的第一高电平的控制下，第三时钟信号端CLK3输入的低电平输出至第1级移位寄存器单元100的第二节点Q2<1>。而且，在此阶段，第三时钟信号线CLKC提供低电平，由于第2级移位寄存器单元100的第二时钟信号端CLK2和第三时钟信号线CLKC连接，所以在此阶段第2级移位寄存器单元100的第二时钟信号端CLK2输入低电平，且由于该第1级移位寄存器单元100的第一输出端OUT1_1输出的高电平作为第2级移位寄存器单元100的输入信号，从而第2级移位寄存器单元100的第一节点Q1被该输入信号上拉至第一高电平，所以，在第2级移位寄存器单元100的第一节点Q1的第一高电平的控制下，第2级移位寄存器单元100的第二时钟信号端CLK2输入的低电平输出至输出端OUT1_2。
在第四阶段t4，第三时钟信号线CLKC提供高电平，所以第1级移位寄存器单元100的第三时钟信号端CLK3输入高电平，第三节点Q3<1>由于电容的自举效应被进一步充电至第二高电平，所以在第三节点Q3<1>的第二高电平的控制下，第三时钟信号端CLK3输入的高电平被输出至第1级移位寄存器单元100的第二节点Q2<1>，从而第一节点控制电路130和输出降噪电路150在第二节点Q2<1>的电平的控制下导通，使得第一节点Q1<1>、移位输出端CR_1和扫描信号输出端OUT1_1与参考电压端VGL连接，实现降噪；同时，在此阶段，由于第三时钟信号线CLKC提供高电平，所以第2级移位寄存器单元100的第二时钟信号端CLK2输入高电平，第2级移位寄存器单元100的第一节点Q1由于电容的自举效应被进一步充电至第二高电平，所以在第一节点Q1的第二高电平的控制下，第2级移位寄存器单元100的第二时钟信号端CLK2输入的高电平输出至第2级移位寄存器单元100的输出端OUT1_2。
在第五阶段t5，第三时钟信号线CLKC提供低电平，因此，第1级移位寄存器单元的第三时钟信号端CLK3输入低电平。由于第二控制子电路142响应于第三节点Q3<1>的高电平而导通，所以第三时钟信号端CLK3输入的低电平被输出至第1级移位寄存器单元100的第二节点Q2<1>，因此，在此阶段，第二节点Q2<1>被放电至低电平，从而使得第二节点Q2<1>的电平与第三时钟信号端CLK3提供的第三时钟信号的电平一致，因此可以避免第二节点Q2<1>在非输出阶段(即除去第三阶段t3的各个阶段)一直处于高电平，从而可以避免被第二节点Q2<1>控制的晶体管(例如，第七晶体管M7、第九晶体管M9和第十晶体管M10)长时间处于正偏压应力的作用下而发生阈值电压的正漂。在此阶段，当第二节点Q2<1>被放电至低电平时，由于电容的耦合作用，第三节点Q3<1>也被下拉，例如，被下拉至第一高电平。
需要注意的是，其余各级移位寄存器单元的工作原理与第1级移位寄存器单元的工作原理类似，在此不再赘述，区别在于：除第1级移位寄存器单元外，其余各级移位寄存器单元不包括第1阶段t1，即在一帧显示开始时的全局复位。
在一帧结束时，即在第六阶段t6，复位信号线T_RST1提供高电平，由于各级移位寄存器单元的复位端T_RST均与复位信号线T_RST1连接，因此，在此阶段，各级移位寄存器单元的总复位电路160和第三节点复位子电路143均导通，使得第一节点Q1和第三节点Q3均与参考电压端VGL连接，从而对各级移位寄存器单元的第一节点Q1和第三节点Q3进行复位，以避免移位寄存器单元的误输出，提高显示质量。
需要说明的是，图8中所示的信号时序图的电位的高低仅是示意性的，不代表真实电位值或相对比例，对应于上述示例，高电平信号对应于N型晶体管的开启信号，而低电平信号对应于N型晶体管为截止信号。
需要说明的是，当采用本公开的实施例提供的栅极驱动电路10驱动一显示面板时，可以将该栅极驱动电路10设置于显示面板的一侧。例如，该显示面板包括多行栅线，栅极驱动电路10中的各级电压转换电路的第二输出端可以配置为依序和该多行栅线连接，以用于输出栅极扫描信号。需要说明的是，还可以分别在显示面板的两侧设置该栅极驱动电路10，以实现双边驱动，本公开的实施例对栅极驱动电路10的设置方式不作限定。
本公开的实施例还提供一种显示装置1，如图9所示，该显示装置1包括本公开上述实施例提供的栅极驱动电路10。该显示装置1还包括显示面板40，显示面板40包括由多个子像素单元410构成的阵列。例如，该显示装置1还可以包括数据驱动电路30。数据驱动电路30用于提供数据信号给像素阵列；栅极驱动电路10用于提供驱动信号给像素阵列，例如该驱动信号可以驱动子像素单元410中的扫描晶体管和感测晶体管。数据驱动电路30通过数据线DL与子像素单元410电连接，栅极驱动电路10通过栅线GL与子像素单元410电连接。
需要说明的是，本实施例中的显示装置1可以为：液晶面板、液晶电视、显示器、OLED面板、OLED电视、电子纸显示装置、手机、平板电脑、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。该显示装置1还可以包括显示面板等其他常规部件，本公开的实施例对此不作限定。
本公开的实施例提供的显示装置1的技术效果可以参考上述实施例中关于栅极驱动电路10的相应描述，这里不再赘述。
需要说明的是，为表示清楚、简洁，并没有给出该显示装置1的全部结构。为实现显示装置的必要功能，本领域技术人员可以根据具体应用场景进行设置其他未示出的结构，本公开的实施例对此不做限制。
本公开的实施例还提供一种驱动方法，可以用于驱动本公开的实施例提供的移位寄存器单元100，例如，在一个示例中，该驱动方法包括：响应于第一控制信号，输入电路110将输入信号提供至第一节点Q1；在第一节点Q1的电平的控制下，输出电路120将输出信号在输出端OUT输出；响应于第二控制信号，第二节点控制电路140将第三控制信号提供至第二节点Q2，以对第二节点Q2的电平进行控制；在第二节点Q2的电平的控制下，第一节点控制电路对第一节点Q1进行复位。
例如，在另一个示例中，第二节点控制电路140包括第一控制子电路141和第二控制子电路142，该驱动方法还包括：响应于作为第二控制信号的第二时钟信号，第一控制子电路141对第三节点Q3的电平进行控制；在第三节点Q3的电平的控制下，第二控制子电路142将第三时钟信号作为第三控制信号输出至第二节点Q2。例如，在该示例中，在第一节点Q1的电平的控制下，输出电路120输出第二时钟信号作为输出信号。
本公开的实施例提供的栅极驱动电路10的驱动方法的技术效果可以参考上述实施例中关于栅极驱动电路10的相应描述，这里不再赘述。
有以下几点需要说明：
(1)本公开实施例附图只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计。
(2)在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合以得到新的实施例。
以上所述仅是本公开的示范性实施方式，而非用于限制本公开的保护范围，本公开的保护范围由所附的权利要求确定。

Claims (18)

1.一种移位寄存器单元，包括输入电路、输出电路、第一节点控制电路和第二节点控制电路；其中，
所述输入电路与第一节点连接，且配置为响应于第一控制信号将输入信号提供至所述第一节点；
所述输出电路与所述第一节点和输出端连接，且配置为在所述第一节点的电平的控制下，将输出信号在所述输出端输出；
所述第一节点控制电路与所述第一节点和第二节点连接，且配置为在所述第二节点的电平的控制下，对所述第一节点进行复位；
所述第二节点控制电路与所述第二节点连接，且配置为响应于第二控制信号将第三控制信号提供至所述第二节点，以对所述第二节点的电平进行控制，其中，所述第二节点控制电路包括第一控制子电路和第二控制子电路，其中，
所述第一控制子电路与第三节点连接，且配置为响应于作为所述第二控制信号的第二时钟信号，控制所述第三节点的电平；
所述第二控制子电路与所述第二节点和所述第三节点连接，且配置为在所述第三节点的电平的控制下，将第三控制信号输出至所述第二节点，
所述第三控制信号包括第三时钟信号，当所述第三时钟信号为高电平时，所述第二节点为高电平，并且当所述第三时钟信号为低电平时，所述第二节点为低电平。
2.根据权利要求1所述的移位寄存器单元，其中，所述输入电路包括第一晶体管；
其中，所述第一晶体管的栅极和第一时钟信号端连接以接收第一时钟信号作为所述第一控制信号，所述第一晶体管的第一极和输入端连接以接收所述输入信号，所述第一晶体管的第二极和所述第一节点连接。
3.根据权利要求1所述的移位寄存器单元，其中，所述第一控制子电路包括第二晶体管；其中，
所述第二晶体管的栅极和第一极彼此电连接，且分别配置为与第二时钟信号端连接以接收所述第二时钟信号作为所述第二控制信号，所述第二晶体管的第二极和所述第三节点连接。
4.根据权利要求1所述的移位寄存器单元，其中，所述第二控制子电路包括第三晶体管和第一电容；其中，
所述第三晶体管的栅极和所述第三节点连接，所述第三晶体管的第一极和第三时钟信号端连接以接收所述第三时钟信号作为所述第三控制信号，所述第三晶体管的第二极与所述第二节点连接；
所述第一电容的第一端与所述第二节点连接，所述第一电容的第二端与所述第三节点连接。
5.根据权利要求1所述的移位寄存器单元，其中，所述第二节点控制电路还包括第三节点复位子电路，其中，
所述第三节点复位子电路与所述第三节点连接，且配置为响应于复位信号对所述第三节点进行复位。
6.根据权利要求5所述的移位寄存器单元，其中，所述第三节点复位子电路包括第四晶体管；
其中，所述第四晶体管的栅极和复位端连接以接收所述复位信号，所述第四晶体管的第一极和所述第三节点连接，所述第四晶体管的第二极和参考电压端连接以接收参考电压。
7.根据权利要求1所述的移位寄存器单元，其中，所述输出电路在所述第一节点的电平的控制下，将所述第二时钟信号作为所述输出信号在所述输出端输出。
8.根据权利要求7所述的移位寄存器单元，其中，所述输出端包括移位输出端和至少一个扫描信号输出端。
9.根据权利要求8所述的移位寄存器单元，其中，所述输出电路包括第五晶体管、第六晶体管和第二电容；其中，
所述第五晶体管的栅极和所述第一节点连接，所述第五晶体管的第一极和第二时钟信号端连接以接收所述第二时钟信号作为所述输出信号，所述第五晶体管的第二极和所述移位输出端连接；
所述第六晶体管的栅极和所述第一节点连接，所述第六晶体管的第一极和所述第二时钟信号端连接以接收所述第二时钟信号作为所述输出信号，所述第六晶体管的第二极和所述扫描信号输出端连接；
所述第二电容的第一端和所述第一节点连接，所述第二电容的第二端和所述移位输出端连接或者所述扫描信号输出端连接。
10.根据权利要求1或2所述的移位寄存器单元，其中，所述第一节点控制电路包括第七晶体管；
其中，所述第七晶体管的栅极和所述第二节点连接，所述第七晶体管的第一极和所述第一节点连接，所述第七晶体管的第二极和参考电压端连接以接收参考电压。
11.根据权利要求1或2所述的移位寄存器单元，还包括输出降噪电路；
其中，所述输出降噪电路与所述第二节点和所述输出端连接，且配置为在所述第二节点的电平的控制下，对所述输出端进行降噪。
12.根据权利要求1或2所述的移位寄存器单元，还包括总复位电路；
其中，所述总复位电路与所述第一节点连接，且配置为在复位信号的控制对所述第一节点进行复位。
13.一种栅极驱动电路，包括多个级联的如权利要求1-12任一所述的移位寄存器单元。
14.根据权利要求13所述的栅极驱动电路，还包括第一时钟信号线、第二时钟信号线和第三时钟信号线，所述移位寄存器单元还包括第一时钟信号端、第二时钟信号端和第三时钟信号端；其中，
第3N+1级移位寄存器单元的第一时钟信号端和所述第一时钟信号线连接，第二时钟信号端和所述第二时钟信号线连接，第三时钟信号端和所述第三时钟信号线连接；
第3N+2级移位寄存器单元的第一时钟信号端和所述第二时钟信号线连接，第二时钟信号端和所述第三时钟信号线连接，第三时钟信号端和所述第一时钟信号线连接；
第3N+3级移位寄存器单元的第一时钟信号端和所述第三时钟信号线连接，第二时钟信号端和所述第一时钟信号线连接，第三时钟信号端和所述第二时钟信号线连接；
N为大于等于0的整数。
15.一种显示装置，包括如权利要求13或14所述的栅极驱动电路。
16.一种如权利要求1所述的移位寄存器单元的驱动方法，包括：
响应于所述第一控制信号，所述输入电路将所述输入信号提供至所述第一节点；
在所述第一节点的电平的控制下，所述输出电路将所述输出信号在所述输出端输出；
响应于所述第二控制信号，所述第二节点控制电路将所述第三控制信号提供至所述第二节点，以对所述第二节点的电平进行控制；
在所述第二节点的电平的控制下，所述第一节点控制电路对所述第一节点进行复位。
17.根据权利要求16所述的驱动方法，所述第二节点控制电路包括第一控制子电路和第二控制子电路，所述驱动方法还包括：
响应于作为所述第二控制信号的第二时钟信号，所述第一控制子电路对第三节点的电平进行控制；
在所述第三节点的电平的控制下，所述第二控制子电路将第三时钟信号作为所述第三控制信号输出至所述第二节点。
18.根据权利要求17所述的驱动方法，其中，
在所述第一节点的电平的控制下，所述输出电路输出所述第二时钟信号作为所述输出信号。
CN201880002061.8A 2018-11-14 2018-11-14 移位寄存器单元及驱动方法、栅极驱动电路、显示装置 Active CN111937067B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2018/115370 WO2020097816A1 (zh) 2018-11-14 2018-11-14 移位寄存器单元及驱动方法、栅极驱动电路、显示装置

Publications (2)

Publication Number Publication Date
CN111937067A CN111937067A (zh) 2020-11-13
CN111937067B true CN111937067B (zh) 2022-04-22

Family

ID=70730992

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880002061.8A Active CN111937067B (zh) 2018-11-14 2018-11-14 移位寄存器单元及驱动方法、栅极驱动电路、显示装置

Country Status (4)

Country Link
US (1) US10971102B2 (zh)
EP (1) EP3882901B1 (zh)
CN (1) CN111937067B (zh)
WO (1) WO2020097816A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114613417A (zh) * 2020-12-09 2022-06-10 京东方科技集团股份有限公司 第一移位寄存器及其驱动方法、栅极驱动电路、显示装置
CN114882848B (zh) * 2022-05-13 2024-07-05 重庆惠科金渝光电科技有限公司 栅极驱动电路及显示装置
WO2024020998A1 (zh) * 2022-07-29 2024-02-01 京东方科技集团股份有限公司 驱动信号生成电路、方法、模组和显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017198045A1 (zh) * 2016-05-16 2017-11-23 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN107464539A (zh) * 2017-09-21 2017-12-12 京东方科技集团股份有限公司 移位寄存器单元、驱动装置、显示装置以及驱动方法
CN108281124A (zh) * 2018-03-30 2018-07-13 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN108648705A (zh) * 2018-03-30 2018-10-12 京东方科技集团股份有限公司 移位寄存器单元及驱动方法、栅极驱动电路及显示装置
CN108806628A (zh) * 2018-06-21 2018-11-13 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5079301B2 (ja) * 2006-10-26 2012-11-21 三菱電機株式会社 シフトレジスタ回路およびそれを備える画像表示装置
JP4912186B2 (ja) * 2007-03-05 2012-04-11 三菱電機株式会社 シフトレジスタ回路およびそれを備える画像表示装置
KR101607510B1 (ko) * 2008-11-28 2016-03-31 삼성디스플레이 주식회사 게이트 구동 방법 및 회로와, 이를 갖는 표시장치
KR101641721B1 (ko) * 2010-06-24 2016-07-25 삼성디스플레이 주식회사 표시장치의 구동회로
CN202838908U (zh) * 2012-09-20 2013-03-27 北京京东方光电科技有限公司 栅极驱动电路、阵列基板和显示装置
CN103208263B (zh) * 2013-03-14 2015-03-04 京东方科技集团股份有限公司 移位寄存器、显示装置、栅极驱动电路及驱动方法
KR102072214B1 (ko) 2013-07-09 2020-02-03 삼성디스플레이 주식회사 주사 구동 장치 및 이를 포함하는 표시 장치
CN104078022B (zh) * 2014-07-17 2016-03-09 深圳市华星光电技术有限公司 具有自我补偿功能的栅极驱动电路
CN104332181B (zh) * 2014-11-03 2018-11-13 合肥鑫晟光电科技有限公司 一种移位寄存器及栅极驱动装置
CN105355187B (zh) * 2015-12-22 2018-03-06 武汉华星光电技术有限公司 基于ltps半导体薄膜晶体管的goa电路
CN105528985B (zh) * 2016-02-03 2019-08-30 京东方科技集团股份有限公司 移位寄存器单元、驱动方法和显示装置
CN106024065B (zh) * 2016-05-18 2019-12-17 上海天马微电子有限公司 移位寄存器、栅极驱动电路、阵列基板和显示装置
CN106486082B (zh) 2017-01-03 2020-03-31 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动装置
CN108648716B (zh) * 2018-07-25 2020-06-09 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN108766340B (zh) 2018-08-06 2021-05-18 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
CN108682398B (zh) * 2018-08-08 2020-05-29 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
CN108711401B (zh) * 2018-08-10 2021-08-03 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路、显示装置及驱动方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017198045A1 (zh) * 2016-05-16 2017-11-23 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN107464539A (zh) * 2017-09-21 2017-12-12 京东方科技集团股份有限公司 移位寄存器单元、驱动装置、显示装置以及驱动方法
CN108281124A (zh) * 2018-03-30 2018-07-13 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN108648705A (zh) * 2018-03-30 2018-10-12 京东方科技集团股份有限公司 移位寄存器单元及驱动方法、栅极驱动电路及显示装置
CN108806628A (zh) * 2018-06-21 2018-11-13 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置

Also Published As

Publication number Publication date
EP3882901B1 (en) 2024-07-24
CN111937067A (zh) 2020-11-13
WO2020097816A1 (zh) 2020-05-22
EP3882901A4 (en) 2022-06-29
US20210074234A1 (en) 2021-03-11
EP3882901A1 (en) 2021-09-22
US10971102B2 (en) 2021-04-06

Similar Documents

Publication Publication Date Title
CN109935185B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN108281124B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
US11176871B2 (en) Shift register unit and driving method thereof, gate driving circuit and display device
CN110808015B (zh) 移位寄存器单元、栅极驱动电路、显示装置以及驱动方法
CN110176217B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN108806611B (zh) 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
CN109935209B (zh) 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
CN114495829B (zh) 移位寄存器单元及驱动方法、栅极驱动电路、显示装置
CN108648705B (zh) 移位寄存器单元及驱动方法、栅极驱动电路及显示装置
CN111971737B (zh) 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
CN108648718A (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN109192171A (zh) 移位寄存器单元及驱动方法、栅极驱动电路、显示装置
CN110880304B (zh) 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
CN109166542B (zh) 移位寄存器单元及驱动方法、栅极驱动电路、显示装置
CN107564459B (zh) 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
US11688318B2 (en) Shift register unit comprising input circuit, first control circuit, blanking control circuit, first output circuit, and second output circuit, driving method, gate driving circuit, and display device
CN111937067B (zh) 移位寄存器单元及驱动方法、栅极驱动电路、显示装置
CN112639947A (zh) 移位寄存器单元及驱动方法、栅极驱动电路和显示装置
JP2021513666A (ja) シフトレジスタユニット、ゲート駆動回路、表示装置及び駆動方法
US11393402B2 (en) OR logic operation circuit and driving method, shift register unit, gate drive circuit, and display device
CN109935201B (zh) 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
CN113056783B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
CN115516548A (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant