CN106486082B - 移位寄存器及其驱动方法、栅极驱动装置 - Google Patents

Abstract

本发明的实施例公开了移位寄存器及其驱动方法、栅极驱动装置。移位寄存器包括输入模块、第一复位模块、输出模块、第二复位模块、第一下拉控制模块。输入模块可根据输入信号端的输入信号，控制第一节点的电压。第一复位模块可根据来自复位信号端的复位信号，对第一节点的电压进行复位。输出模块可根据第一节点的电压，控制信号输出端的输出信号。第二复位模块可根据第二节点的电压，对第一节点的电压和输出信号进行复位。第一下拉控制模块可基于第一辅助电压信号和第二辅助电压信号，根据第一节点的电压，控制第二节点的电压，其中第一辅助电压信号与第二辅助电压信号相位相反，且占空比均为50％。

Description

移位寄存器及其驱动方法、栅极驱动装置

技术领域

本发明涉及显示技术领域，具体地，涉及移位寄存器及其驱动方法、栅极驱动装置、阵列基板以及显示装置。

背景技术

液晶显示器(Liquid Crystal Display，简称LCD)具有低辐射、体积小及低耗能等优点，被广泛地应用在笔记本电脑、平面电视或移动电话等电子产品中。液晶显示器由呈矩阵形式排列的像素单元构成。当液晶显示器进行显示时，数据驱动电路可以将输入的显示数据及时钟信号按定时锁存，并转换成模拟信号后输入到液晶面板的数据线。栅极驱动电路可将输入的时钟信号通过移位寄存器转换成控制像素单元的开启/关断的电压，并逐行施加到液晶显示器的栅极线上。

为了降低液晶显示器的生产成本，现有的栅极驱动电路通常采用阵列基板行驱动(Gate Driver on Array，简称GOA)技术而将薄膜晶体管(TFT)的栅极开关电路集成在显示面板的阵列基板上以形成对显示面板的扫描驱动。这种利用GOA技术而集成在阵列基板上的栅极驱动电路也称为GOA电路或移位寄存器电路。采用GOA电路的显示装置由于省去了绑定驱动电路的部分，因此，可以从材料成本和制作工艺两方面降低成本。

然而，GOA技术存在固有的使用寿命及输出稳定性等方面的问题。在设计产品的GOA设计中，如何使用较少的电路元件来实现移位寄存器功能、并且减小输出端噪声以保持栅极驱动电路长期稳定工作，是GOA设计的关键问题。

发明内容

本发明的实施例提供了一种移位寄存器及其驱动方法、栅极驱动装置、基板以及显示装置，其能够降低移位寄存器的输出端的噪声，提高工作的稳定性。

根据本发明的一个方面，提供了一种移位寄存器，其包括输入模块、第一复位模块、输出模块、第二复位模块、第一下拉控制模块。输入模块与信号输入端、第一电压信号端和第一节点耦接，并被配置为根据来自信号输入端的输入信号，将来自第一电压信号端的第一电压信号提供给第一节点。第一复位模块与复位信号端、第二电压信号端和第一节点耦接，并被配置为根据来自复位信号端的复位信号，将来自第二电压信号端的第二电压信号提供给第一节点，以对第一节点的电压进行复位。输出模块与时钟信号端、信号输出端和第一节点耦接，并被配置为根据第一节点的电压，将来自时钟信号端的时钟信号提供给信号输出端，作为输出信号。第二复位模块与第三电压信号端、第一节点、第二节点和信号输出端耦接，并被配置为根据第二节点的电压，将来自第三电压信号端的第三电压信号提供至第一节点和信号输出端，以对第一节点的电压和输出信号进行复位。第一下拉控制模块与第三电压信号端、第一节点、第二节点、第一辅助电压信号端和第二辅助电压信号端耦接，并被配置为根据第一节点的电压，控制第二节点的电压。其中，来自第一辅助电压信号端的第一辅助电压信号与来自第二辅助电压信号端的第二辅助电压信号相位相反，并且占空比均为50％。

在本发明的实施例中，输入模块可包括第一晶体管，其控制极与信号输入端耦接，第一极与第一电压信号端耦接，第二极与第一节点耦接。

在本发明的实施例中，第一复位模块可包括第二晶体管，其控制极与复位信号端耦接，第一极与第二电压信号端耦接，第二极与第一节点耦接。

在本发明的实施例中，输出模块可包括第三晶体管和第一电容器。第三晶体管的控制极与第一节点耦接，第一极与时钟信号端耦接，第二极与信号输出端耦接。第一电容器被耦接在第一节点和信号输出端之间。

在本发明的实施例中，第二复位模块可包括第四晶体管和第五晶体管。第四晶体管的控制极与第二节点耦接，第一极与第三电压信号端耦接，第二极与第一节点耦接。第五晶体管的控制极与第二节点耦接，第一极与第三电压信号端耦接，第二极与信号输出端耦接。

在本发明的实施例中，第一下拉控制模块可包括第六晶体管、第七晶体管和第八晶体管。第八晶体管的控制极和第一极与第一辅助电压信号端耦接，第二极与第二节点耦接。第六晶体管的控制极与第一节点耦接，第一极与第三电压信号端耦接，第二极与第二节点耦接。第七晶体管的控制极和第一极与第二辅助电压信号端耦接，第二极与第二节点耦接。

在本发明的实施例中，第七晶体管的宽长比与第八晶体管的宽长比相同。第六晶体管的宽长比是第七晶体管和第八晶体管的宽长比的整数倍。

在本发明的实施例中，第一下拉控制模块还可包括第九晶体管。第九晶体管的控制极与第一节点耦接，第一极与第三电压信号端耦接，第二极与第二节点耦接。第九晶体管的宽长比与第六晶体管的宽长比相同。

在本发明的实施例中，移位寄存器还可包括第二下拉控制模块，其与第二节点和起始信号端耦接，并被配置为根据来自起始信号端的起始信号，控制第二节点的电压。

在本发明的实施例中，第二下拉控制模块可包括第十晶体管，其控制极和第一极与起始信号端耦接，第二极与第二节点耦接。

根据本发明的另一方面，提供了一种用于移位寄存器的驱动方法。在第一时间段，通过信号输入端向输入模块提供输入信号，使输入模块导通，第一电压信号端通过输入模块将第一电压信号输出至第一节点，使输出模块导通，时钟信号端通过输出模块将时钟信号输出至信号输出端，并且根据第二辅助电压信号端提供的第二辅助电压信号和第三电压信号端提供的第三电压信号，通过第一下拉控制模块控制第二节点的电压。在第二时间段，维持输出模块导通，使时钟信号输出至信号输出端，并且根据第一辅助电压信号端提供的第一辅助电压信号和第三电压信号，通过第一下拉控制模块控制第二节点的电压。在第三时间段，通过复位信号端向第一复位模块提供复位信号，使第一复位模块导通，对第一节点的电压进行复位，使输出模块截止，第二辅助电压信号被提供至第二节点，使第二复位模块导通，以对第一节点和信号输出端的电压进行复位。在第四时间段，第一辅助电压信号被提供至第二节点，维持第二复位模块导通。在第五时间段，第二辅助电压信号被提供至第二节点，维持第二复位模块导通。

在本发明的实施例中，第一电压信号端输出第二电压信号，第二电压信号端输出第一电压信号。此外，向信号输入端提供复位信号，向复位信号端提供输入信号。

在本发明的实施例中，移位寄存器还可包括起始信号端，在每帧开始前，通过起始信号端向第二下拉控制模块提供起始信号，使第二下拉控制模块导通，并且将起始信号提供至第二节点，使第二复位模块导通，第三电压信号端通过第二复位模块将第三电压信号提供至第一节点和信号输出端。

根据本发明的另一方面，提供了一种栅极驱动装置。该栅极驱动装置包括多个级联的移位寄存器，其中每级移位寄存器可以是如上所述的移位寄存器。在该栅极驱动装置中，向第一级移位寄存器的信号输入端提供起始信号，除第一级以外的各级移位寄存器的信号输入端与上一级移位寄存器的信号输出端耦接，各级移位寄存器的复位信号端与下一级移位寄存器的信号输出端耦接。

在本发明的实施例中，每级移位寄存器还可包括起始信号端，栅极驱动装置被配置为在每帧开始前，通过起始信号端向第二下拉控制模块提供起始信号，使第二下拉控制模块导通，起始信号被提供至第二节点，使第二复位模块导通，对第一节点和信号输出端的电压进行复位。

根据本发明的实施例的移位寄存器能够仅采用较少的元件，减小信号输出端噪声，以保护栅极驱动电路长期稳定工作。

附图说明

为了更清楚地说明本发明的技术方案，下面将对实施例的附图进行简单说明。应当知道，以下描述的附图仅仅是本发明的一些实施例，而非对本发明的限制，其中：

图1是根据本发明的实施例的移位寄存器的示意性框图；

图2是根据图1所示的移位寄存器的示例性电路图；

图3是根据本发明的另一实施例的移位寄存器的示意性框图；

图4是根据图3所示的移位寄存器的示例性电路图；

图5是根据本发明的实施例的移位寄存器的各信号的时序图；

图6是如图2所示的移位寄存器在用于反向扫描时的示意图；

图7是根据本发明的实施例的驱动移位寄存器的方法的示意性流程图；

图8是根据图2所示的栅极驱动装置的示例性结构图；

图9是根据图4所示的栅极驱动装置的示例性结构图。

具体实施方式

为了使本发明的实施例的目的、技术方案和优点更加清楚，下面将结合附图，对本发明的实施例的技术方案进行清楚、完整的描述。显然，所描述的实施例仅仅是本发明的一部分实施例，而并非全部的实施例。基于所描述的实施例，本领域的普通技术人员在无需创造性劳动的前提下所获得的所有其它实施例，也都属于本发明的范围。

在下文中，除非特别说明，表述“元件A耦接到元件B”意为元件A“直接”或通过一个或多个其它元件“间接”连接到元件B。

图1示出了根据本发明的实施例的移位寄存器100的示意性框图。如图1所示，移位寄存器100可包括输入模块110、第一复位模块120、输出模块130、第二复位模块140、第一下拉控制模块150。

输入模块110可与第一电压信号端VDD，信号输入端IN和第一节点PU耦接。输入模块110可在来自信号输入端IN的输入信号INPUT的控制下，将来自第一电压信号端VDD的第一电压信号Vdd提供至第一节点PU(也可称为“上拉节点”)。

第一复位模块120可与第一节点PU、第二电压信号端VSS和复位信号端RST耦接。第一复位模块120可在来自复位信号端RST的复位信号RESET的控制下，将来自第二电压信号端VSS的第二电压信号Vss提供至第一节点PU，以对第一节点PU的电压进行复位。

输出模块130可与第一节点PU、时钟信号端CLK和信号输出端OUT耦接。输出模块130可在第一节点PU的电压的控制下，控制信号输出端OUT的输出信号OUTPUT。当输出模块130导通时，将来自时钟信号端CLK的时钟信号输出至信号输出端OUT。

第二复位模块140可与第三电压信号端VGL、第一节点PU、第二节点PD(也可称为“下拉节点”)和信号输出端OUT耦接。第二复位模块140可在第二节点PD的电压的控制下，将来自第三电压信号端VGL的第三电压信号Vgl提供至第一节点PU和信号输出端OUT，以对第一节点PU的电压和输出信号OUTPUT进行复位。

第一下拉控制模块150可与第一节点PU、第二节点PD、第三电压信号端VGL、第一辅助电压信号端VDD1和第二辅助电压信号端VDD2耦接。第一下拉控制模块150可根据第一节点PU的电压，控制第二节点PD的电压。具体地，当第一节点PU的电压是高电平时，通过第一下拉控制模块150，控制第二节点PD的电压处于低电平。当第一节点PU的电压是低电平时，通过第一下拉控制模块150，控制第二节点PD的电压处于高电平。

在本公开的实施例中，来自第一辅助电压信号端VDD1的第一辅助电压信号Vdd1与来自第二辅助电压信号端VDD2的第二辅助电压信号Vdd2具有相同幅度和相反相位，并且占空比均为50％。

图2示出了图1所示的移位寄存器100的示例性电路图。在本公开的实施例中，移位寄存器100中的晶体管可以是N型晶体管或者P型晶体管。具体地，晶体管可以是N型或P型场效应晶体管(MOSFET)，或者N型或P型双极性晶体管(BJT)。在本发明的实施例中，晶体管的栅极被称为控制极。由于晶体管的源极和漏极是对称的，因此对源极和漏极不做区分，即晶体管的源极可以为第一极(或第二极)，漏极可以为第二极(或第一极)。进一步，可以采用具有选通信号输入的任何受控开关器件来实现晶体管的功能，将用于接收控制信号(例如用于开启和关断受控开关器件)的开关器件的受控中间端称为控制极，另外两端分别为第一极和第二极。

在图2的示例中，晶体管都是N型晶体管。因此，第一电压信号端VDD提供的第一电压信号Vdd为高电平信号，第二电压信号端VSS提供的第二电压信号Vss为低电平信号，第三电压信号端VGL提供的第三电压信号Vgl为低电平信号。第二电压信号端VSS和第三电压信号端VGL不相连。如图2所示，输入模块110可包括第一晶体管M1。第一晶体管M1的控制极与信号输入端IN耦接，第一极与第一电压信号端VDD耦接，第二极与第一节点PU耦接。

第一复位模块120可包括第二晶体管M2。第二晶体管M2的控制极与复位信号端RST耦接，第一极与第二电压信号端VSS耦接，第二极与第一节点PU耦接。

输出模块130可包括第三晶体管M3和第一电容器C1。第三晶体管M3的控制极与第一节点PU耦接，第一极与时钟信号端CLK耦接，第二极与信号输出端OUT耦接。第一电容器C1的一端与第一节点PU耦接，另一端与信号输出端耦接。

第二复位模块140可包括第四晶体管M4和第五晶体管M5。第四晶体管M4的控制极与第二节点PD耦接，第一极与第三电压信号端VGL耦接，第二极与第一节点PU耦接。第五晶体管M5的控制极与第二节点PD耦接，第一极与第三电压信号端VGL耦接，第二极与信号输出端OUT耦接。

第一下拉控制模块150可包括第八晶体管M8、第六晶体管M6和第七晶体管M7。第八晶体管M8的控制极和第一极与第一辅助电压信号端VDD1耦接，第二极与第二节点PD耦接。第六晶体管M6的控制极与第一节点PU耦接，第一极与第三电压信号端VGL耦接，第二极与第二节点PD耦接。第七晶体管M7的控制极和第一极与第二辅助电压信号端VDD2耦接，第二极与第二节点PD耦接。

在本公开的实施例中，第七晶体管M7的宽长比与第八晶体管M8的宽长比相同。第六晶体管M6的宽长比是第七晶体管M7和第八晶体管M8的宽长比的整数倍。

在本公开的实施例中，第一下拉可控制模块150还可包括第九晶体管M9。与第六晶体管M6的配置相同，第九晶体管M9的控制极与第一节点PU耦接，第一极与第三电压信号端VGL耦接，第二极与第二节点PD耦接。此外，第九晶体管M9的宽长比与第六晶体管M6的宽长比相同。

此外，在移位寄存器100中的晶体管均是P型晶体管的实施例中，第一电压信号Vdd变为低电平信号，第二电压信号Vss变为高电平信号，第三电压信号Vgl变为高电平信号。图3示出了根据本发明的另一实施例的移位寄存器200的示意性框图。如图3所示，除图1中移位寄存器100所示的配置外，移位寄存器200还可包括第二下拉控制模块160。第二下拉控制模块160可与第二节点PD和起始信号端STV耦接。第二下拉控制模块160可在起始信号端STV的起始信号stv的控制下，将来自起始信号端STV的起始信号stv提供至第二节点PD，以对第一节点PU的电压和信号输出端OUT的电压进行复位。因此，当第二下拉控制模块160导通时，第二节点PD的电压变成与起始信号stv的电压相同。此时，第二复位模块140导通，对第一节点PU和信号输出端OUT的电压进行复位。

图4示出了图3所示的移位寄存器200的示例性电路图。如图4所示，除与图2中所示的移位寄存器100的电路图相同的配置外，图3所示的移位寄存器200中的第二下拉控制模块160可包括第十晶体管M10。第十晶体管M10的控制极和第一极与起始信号端STV耦接，第二极与第二节点PD耦接。

在本公开的实施例中，第十晶体管M10可以是N型晶体管。在这种情况下，当起始信号端STV提供高电平的起始信号stv时，第十晶体管M10导通，第二节点的电压变成高电平，使第四晶体管M4和第五晶体管M5导通，对第一节点PU和信号输出端OUT的电压进行复位。

在本公开的其它实施例中，第十晶体管M10也可以是P型晶体管。在这种情况下，当起始信号端STV提供低电平的起始信号stv时，第十晶体管M10导通，第二节点的电压变成低电平，使第四晶体管M4和第五晶体管M5导通，对第一节点PU和信号输出端OUT的电压进行复位。

下面结合图5所示的时序图，分别对如图2和图4所示的移位寄存器100在正向扫描时的工作过程进行详细描述。

在以下的描述中，以移位寄存器中的晶体管均是N型晶体管为例。在这种情况下，第一电压信号Vdd是高电平信号，第二电压信号Vss是低电平信号，第三电压信号Vgl也是低电平信号。

针对图2所示的移位寄存器100在正向扫描时的工作过程描述如下：

在第一时间段(T1)，第一辅助电压信号VDD1是低电平，第二辅助电压信号VDD2是高电平，时钟信号CLK是低电平，输入信号INPUT是高电平，复位信号RESET是低电平。在T1期间，第一晶体管M1导通，输入信号INPUT对第一电容器C1充电，第一节点PU的电压上升到高电平。此外，第三晶体管导通，使信号输出端OUT输出低电平的时钟信号CLK，作为输出信号OUTPUT。另一方面，第七晶体管M7和第九晶体管M9处于导通状态，第八晶体管M8处于截止状态。通过控制第七晶体管M7与第九晶体管M9的长宽比(W/L)的比例，将第二节点PD的电压置于低电平。例如，设定第九晶体管M9的长宽比为第七晶体管M7的长宽比的整数倍。进一步例如，设定第七晶体管M7和第九晶体管M9的长相同，并设定第九晶体管M9的宽是第七晶体管M7的宽的整数倍。此外，第四晶体管M4和第五晶体管M5处于截止状态，保证了稳定的信号输出。

在第二时间段(T2)，第一辅助电压信号VDD1是高电平，第二辅助电压信号VDD2是低电平，时钟信号CLK是高电平，输入信号INPUT是低电平，复位信号RESET是低电平。在T2期间，第一晶体管M1截止，第一电容器C1放电，第一节点PU的电压由于自举作用(bootstrapping)而被进一步上拉。由于第一节点PU的电压在第一时间段的基础上进一步升高，并且使第三晶体管M3保持导通状态。因此，信号输出端OUT输出高电平的时钟信号CLK，即信号输出端输出用于驱动栅线的输出信号OUTPUT。另一方面，第八晶体管M8和第六晶体管M6处于导通状态，第七晶体管处于截止状态。同上所述，通过控制第八晶体管M8与第六晶体管M6的长宽比(W/L)的比例，将第二节点PD的电压保持为低电平。例如，设定第六晶体管M6的长宽比为第八晶体管M8的长宽比的整数倍。进一步例如，设定第八晶体管M8和第六晶体管M6的长相同，并设定第六晶体管M6的宽是第八晶体管M8的宽的整数倍。此外，第四晶体管M4和第五晶体管M5处于截止状态，保证了稳定的信号输出。

在第三时间段(T3)，第一辅助电压信号VDD1是低电平，第二辅助电压信号VDD2是高电平，时钟信号CLK是低电平，输入信号INPUT是低电平，复位信号RESET是高电平。在T3期间，第二晶体管M2导通，使第一节点PU的电压被复位到低电平，进而使第三晶体管M3截止。另一方面，第六晶体管M6和第九晶体管M9处于关断状态，不再对第二节点PD放电。第七晶体管M7导通，将第二节点PD置于高电平。从而第四晶体管M4和第五晶体管M5处于导通状态，进一步将第一节点PU和信号输出端OUT保持为低电平。

在第四时间段(T4)，第一辅助电压信号VDD1是高电平，第二辅助电压信号VDD2是低电平，时钟信号CLK是高电平，输入信号INPUT是低电平，复位信号RESET是低电平。在T4期间，第一节点PU的电压保持低电平，第六晶体管M6和第九晶体管M9保持关断状态。第八晶体管M8导通，将第二节点PD保持在高电平。从而第四晶体管M4和第五晶体管M5保持处于导通状态，进一步将第一节点PU和信号输出端OUT保持为低电平。

在第五时间段(T5)，第一辅助电压信号VDD1是低电平，第二辅助电压信号VDD2是高电平，时钟信号CLK是低电平，输入信号INPUT是低电平，复位信号RESET是低电平。在T5期间，第一节点PU的电压保持低电平，第六晶体管M6和第九晶体管M9保持关断状态。第七晶体管M7导通，将第二节点PD保持在高电平。从而第四晶体管M4和第五晶体管M5保持处于导通状态，进一步将第一节点PU和信号输出端OUT保持为低电平。

在随后的时间段，移位寄存器依次重复上述第四时间段(T4)和第五时间段(T5)的操作，使第一节点PU的电压和信号输出端的输出信号保持为低电平，直到移位寄存器在信号输入端IN接收到高电平的输入信号INPUT。

综上所述，基于第一辅助电压信号VDD1和第二辅助电压信号VDD2的幅度相等、相位相反并且占空比为50％，第七晶体管M7和第八晶体管M8中的一个处于导通状态，另一个处于截止状态。两者交替处于高电平导通状态，提高晶体管的使用寿命。

在第一节点PU的电压为高电平时，通过控制第八晶体管M8和第七晶体管M7中的处于导通状态的一个晶体管与第六晶体管M6(或第九晶体管M9)的宽长比的比例，来控制第二节点PD的电压为低电平。在第一节点PU的电压为低电平时，由于第六晶体管M6和第九晶体管M9均处于截止状态，不能对第二节点PD的电压进行放电，并且第二节点PD的电压根据第八晶体管M8和第七晶体管M7中的处于导通状态的一个晶体管而处于高电平状态。因此，第一辅助电压信号VDD1和第二辅助电压信号VDD2相位始终相反，使得第二节点PD保持在高电平，并且进一步通过第四晶体管M4和第五晶体管M5将第一节点PU的电压和信号输出端置于低电平，从而对信号输出端OUT和第一节点PU的电压循环放噪，从而消除了输出端噪声，提高了工作稳定性，延长了使用寿命。由于本发明实施例的移位寄存器中采用的晶体管较少，因而能够实现已经显示器的窄边框设计。此外，不会产生高温隔行显不良。

另一方面，时钟信号CLK与第一辅助电压信号VDD1和第二辅助电压信号VDD2没有相关性。因此，时钟信号CLK的占空比可以被自由设定，从而避免在末端产生黑白线以及高温抖动不良的发生。

除此之外，各晶体管也可以采用P型晶体管，除了各电平的电位反向外，移位寄存器的工作过程与采用N型晶体管的移位寄存器的工作过程类似，不再赘述。

在针对图4所示的移位寄存器200在正向扫描时的工作过程中，除了上述的移位寄存器100的工作过程外，还包括在每帧开始时通过由起始信号端STV提供的起始信号stv对移位寄存器200进行复位的过程。以移位寄存器200中的晶体管均是N型晶体管为例，在每帧开始前，向起始信号端STV输入高电平的起始信号stv。此时，第十晶体管M10导通，第二节点的电压变成高电平，使第四晶体管M4和第五晶体管M5导通，从而对第一节点的电压和信号输出端的电压进行复位。因此，通过在每帧开始前提供起始信号stv以对信号输出端的电压复位，能够消除因电路异常断电产生的末端白线不良。

另一方面，移位寄存器200中的晶体管也可以均是P型晶体管。在这种情况下，除了各电平的电位反向外，移位寄存器的工作过程与采用N型晶体管的移位寄存器的工作过程类似，不再赘述。

图6示出了图1所示的移位寄存器100在用于反向扫描时的示意性电路图。与图2所示移位寄存器在正向扫描时的示意性电路图类似，区别在于，图6中移位寄存器的信号输入端IN相当于图2中移位寄存器的复位信号端RST，图6中移位寄存器的复位信号端RST相当于图2中移位寄存器的信号输入端IN，图6中移位寄存器的第一电压信号端VDD相当于图2中移位寄存器的第二电压信号端VSS，图6中移位寄存器的第二电压信号端VSS相当于图2中移位寄存器的第一电压信号端VDD。

具体地，在反向扫描中，第二晶体管M2构成输入模块110。第二晶体管M2的控制极与信号输入端IN耦接，第一极与第一电压信号端VDD耦接，第二极与第一节点PU耦接。

第一晶体管M1构成第一复位模块120。第一晶体管M1的控制极与复位信号端RST耦接，第一极与第二电压信号端VSS耦接，第二极与第一节点PU耦接。

此外，反向扫描中的输出模块130、第二复位模块140、上拉控制模块150以及下拉控制模块160的配置与正向扫描相同，在此省略其说明。

本领域的技术人员可以理解的是，所公开的移位寄存器在反向扫描时的工作过程与其在正向扫描时类似。以下以N型晶体管为例具体描述。

具体地，在第一时间段(T1)，第一辅助电压信号VDD1是低电平，第二辅助电压信号VDD2是高电平，时钟信号CLK是低电平，输入信号INPUT是高电平，复位信号RESET是低电平。在T1期间，第二晶体管M2导通，输入信号INPUT对第一电容器C1充电，第一节点PU的电压上升到高电平。此外，第三晶体管导通，使信号输出端OUT输出低电平的时钟信号CLK，作为输出信号OUTPUT。另一方面，第七晶体管M7和第九晶体管M9处于导通状态，第八晶体管M8处于截止状态。通过控制第七晶体管M7与第九晶体管M9的长宽比(W/L)的比例，将第二节点PD的电压置于低电平。例如，设定第九晶体管M9的长宽比为第七晶体管M7的长宽比的整数倍。进一步例如，设定第七晶体管M7和第九晶体管M9的长相同，并设定第九晶体管M9的宽是第七晶体管M7的宽的整数倍。此外，第四晶体管M4和第五晶体管M5处于截止状态，保证了稳定的信号输出。

在第二时间段(T2)，第一辅助电压信号VDD1是高电平，第二辅助电压信号VDD2是低电平，时钟信号CLK是高电平，输入信号INPUT是低电平，复位信号RESET是低电平。在T2期间，第二晶体管M2截止，第一电容器C1放电，第一节点PU的电压由于自举作用(bootstrapping)而被进一步上拉。由于第一节点PU的电压在第一时间段的基础上进一步升高，并且使第三晶体管M3保持导通状态。因此，信号输出端OUT输出高电平的时钟信号CLK，即信号输出端输出用于驱动栅线的输出信号OUTPUT。另一方面，第八晶体管M8和第六晶体管M6处于导通状态，第七晶体管处于截止状态。同上所述，通过控制第八晶体管M8与第六晶体管M6的长宽比(W/L)的比例，将第二节点PD的电压保持为低电平。例如，设定第六晶体管M6的长宽比为第八晶体管M8的长宽比的整数倍。进一步例如，设定第八晶体管M8和第六晶体管M6的长相同，并设定第六晶体管M6的宽是第八晶体管M8的宽的整数倍。此外，第四晶体管M4和第五晶体管M5处于截止状态，保证了稳定的信号输出。

在第三时间段(T3)，第一辅助电压信号VDD1是低电平，第二辅助电压信号VDD2是高电平，时钟信号CLK是低电平，输入信号INPUT是低电平，复位信号RESET是高电平。在T3期间，第一晶体管M1导通，使第一节点PU的电压被复位到低电平，进而使第三晶体管M3截止。另一方面，第六晶体管M6和第九晶体管M9处于关断状态，不再对第二节点PD放电。第七晶体管M7导通，将第二节点PD置于高电平。从而第四晶体管M4和第五晶体管M5处于导通状态，进一步将第一节点PU和信号输出端OUT保持为低电平。

此外，反向扫描时的第四时间段(T4)和第五时间段(T5)与图3中正向扫描时的操作类似，在此省略其说明。在本发明的实施例中，所公开的移位寄存器在反向扫描时也能够在非输出状态期间，使第一节点PU的电压与信号输出端OUT的电压保持为低电平，从而消除噪声。

在反向扫描时，也可以在每帧开始前，将起始信号端的起始信号置于高电平。拉高第二节点PD的电压，从而保证第一节点PU的电压与信号输出端OUT保持为低电平。

另一方面，同样可以采用P型晶体管，除了各电平的电位反向外，移位寄存器的工作过程与采用N型晶体管的移位寄存器的工作过程类似，不再赘述。

图7是根据本发明的实施例的驱动如图1所示的移位寄存器100的方法的示意性流程图。

在步骤S710，通过信号输入端向输入模块提供输入信号，使输入模块导通，第一电压信号端通过输入模块将第一电压信号输出至第一节点，使输出模块导通，时钟信号端通过输出模块将时钟信号输出至信号输出端，并且根据第二辅助电压信号端提供的第二辅助电压信号和第三电压信号端提供的第三电压信号，通过第一下拉控制模块控制第二节点的电压。

在步骤S720，维持输出模块导通，使时钟信号输出至信号输出端，并且根据第一辅助电压信号端提供的第一辅助电压信号和第三电压信号，通过第一下拉控制模块控制第二节点的电压。

在步骤S730，通过复位信号端向第一复位模块提供复位信号，使第一复位模块导通，对第一节点的电压进行复位，使输出模块截止，第二辅助电压信号被提供至第二节点，使第二复位模块导通，以对第一节点和信号输出端的电压进行复位。

在步骤S740，第一辅助电压信号被提供至第二节点，维持第二复位模块导通。

在步骤S750，第二辅助电压信号被提供至第二节点，维持第二复位模块导通。

由此，在步骤S740和S750交替控制第一辅助电压信号端和第二辅助电压信号端的第一辅助电压信号和第二辅助电压信号，以使第二复位模块保持导通，从而维持将第三电压信号提供至第一节点和信号输出端。

以上所描述的为移位寄存器100在正向扫描时的驱动方法的示意性流程图，本领域技术人员可以理解的是，移位寄存器100在反向扫描时的驱动方法的流程与上述流程类似。区别在于：向第一电压信号端VDD提供相当于正向扫描时的第二电压信号Vss，向第二电压信号端VSS提供相当于正向扫描时的第一电压信号Vdd，以及向信号输入端IN提供相当于正向扫描时的复位信号，向复位信号端RST提供相当于正向扫描时的输入信号。在此省略其具体说明。

图8示出根据本发明的实施例的栅极驱动装置800的示意性结构图。如图8所示，栅极驱动装置800可包括N+1个级联的移位寄存器SR1、SR2、…、SRn、SR(n+1)，每级移位寄存器都可以采用上文中所描述的移位寄存器结构。

在栅极驱动装置800中，每级移位寄存器的端口可包括：第一电压信号端VDD、第二电压信号端VSS、第三电压信号端VGL、第一辅助电压信号端VDD1、第二辅助电压信号端VDD2、时钟信号输入端CLK、信号输入端IN、复位信号端RST、以及信号输出端OUT。

每一级移位寄存器SRn的信号输出端OUT与下一级移位寄存器SR(n+1)的信号输入端IN耦接，每一级移位寄存器SRn的复位信号端RST与下一级移位寄存器SR(n+1)的信号输出端OUT耦接，第一级移位寄存器的信号输入端IN输入帧启动信号STV。例如，第一级移位寄存器SR1的复位信号端RST接收来自第二级移位寄存器SR2的信号输出端OUT的输出信号，作为第一级移位寄存器SR1的复位信号。第二级移位寄存器SR2的信号输入端IN接收来自第一级移位寄存器SR1的信号输出端OUT的输出信号，作为第二级移位寄存器SR1的输入信号。

此外，来自第一辅助电压信号端VDD1的第一辅助电压信号与来自第二辅助电压信号端VDD2的第二辅助电压信号幅度相等、相位相反，并且均具有50％的占空比。

图9示出的栅极驱动装置900，除具有与图8所示的栅极驱动装置800相同的配置外，还具有起始信号端STV。栅极驱动装置900被配置为在每帧开始前，通过起始信号端向第二下拉控制模块提供起始信号，使第二下拉控制模块导通，并且将起始信号提供至第二节点，使第二复位模块导通，通过第二复位模块对第一节点和信号输出端的电压进行复位。因此，通过在每帧开始前提供起始信号stv以对信号输出端的电压复位，能够消除了因电路异常断电产生的末端白线不良。

以上对本发明的若干实施方式进行了详细描述，但本发明的保护范围并不限于此。显然，对于本领域的普通技术人员来说，在不脱离本发明的精神和范围的情况下，可以对本发明的实施例进行各种修改、替换或变形。本发明的保护范围由所附权利要求限定。

Claims (4)

1.一种移位寄存器，包括：

第一晶体管，其控制极与信号输入端耦接，第一极与第一电压信号端耦接，第二极与第一节点耦接；

第二晶体管，其控制极与复位信号端耦接，第一极与第二电压信号端耦接，第二极与所述第一节点耦接；

第三晶体管，其控制极与所述第一节点耦接，第一极与时钟信号端耦接以接收时钟信号，第二极与信号输出端耦接；

第一电容器，其被耦接在所述第一节点和所述信号输出端之间；

第四晶体管，其控制极与第二节点耦接，第一极与第三电压信号端耦接以接收第三电压信号，第二极与所述第一节点耦接；

第五晶体管，其控制极与所述第二节点耦接，第一极与所述第三电压信号端耦接，第二极与所述信号输出端耦接；

第六晶体管，其控制极与所述第一节点耦接，第一极与所述第三电压信号端耦接，第二极与所述第二节点耦接；

第七晶体管，其控制极和第一极与第二辅助电压信号端耦接，第二极与所述第二节点耦接；

第八晶体管，其控制极和第一极与第一辅助电压信号端耦接，第二极与所述第二节点耦接；

第九晶体管，其控制极与所述第一节点耦接，第一极与所述第三电压信号端耦接，第二极与所述第二节点耦接；以及

第十晶体管，其控制极和第一极与起始信号端耦接以接收起始信号，第二极与所述第二节点耦接；

其中，所述第一辅助电压信号端和所述第二辅助电压信号端与所述时钟信号端独立设置，其中，来自所述第一辅助电压信号端的第一辅助电压信号与来自所述第二辅助电压信号端的第二辅助电压信号相位相反，并且占空比均为50％，其中，所述时钟信号与所述第一辅助电压信号和所述第二辅助电压信号均不相同；以及

其中，所述第七晶体管的宽长比与所述第八晶体管的宽长比相同，所述第六晶体管的宽长比与所述第九晶体管的宽长比相同，以及所述第六晶体管的宽长比是所述第七晶体管和所述第八晶体管的宽长比的整数倍。

2.一种用于如权利要求1所述的移位寄存器的驱动方法，所述驱动方法包括：

在每帧开始前，通过起始信号端向第十晶体管提供起始信号，使所述第十晶体管导通，所述起始信号被提供至第二节点，使第四晶体管和第五晶体管导通，对第一节点和信号输出端的电压进行复位；

在第一时间段，通过信号输入端向第一晶体管提供输入信号，使所述第一晶体管导通，第一电压信号端通过所述第一晶体管将第一电压信号输出至第一节点，使第三晶体管导通，时钟信号端通过所述第三晶体管将时钟信号输出至信号输出端，并且根据第二辅助电压信号端提供的第二辅助电压信号和第三电压信号端提供的第三电压信号，通过第七晶体管和第九晶体管控制第二节点的电压；

在第二时间段，维持所述第三晶体管导通，使所述时钟信号输出至所述信号输出端，并且根据第一辅助电压信号端提供的第一辅助电压信号和所述第三电压信号，通过第六晶体管和第八晶体管控制所述第二节点的电压；

在第三时间段，通过复位信号端向第二晶体管提供复位信号，使所述第二晶体管导通，对所述第一节点的电压进行复位，使所述第三晶体管截止，所述第二辅助电压信号被提供至所述第二节点，使所述第四晶体管和所述第五晶体管导通，以对所述第一节点和所述信号输出端的电压进行复位；

在第四时间段，所述第一辅助电压信号经由所述第八晶体管被提供至所述第二节点，维持所述第四晶体管和所述第五晶体管导通；

在第五时间段，所述第二辅助电压信号经由所述第七晶体管被提供至所述第二节点，维持所述第四晶体管和所述第五晶体管导通。

3.根据权利要求2所述的方法，其中，

所述第一电压信号端输出第二电压信号，所述第二电压信号端输出第一电压信号；

向所述信号输入端提供复位信号，向所述复位信号端提供输入信号。

4.一种栅极驱动装置，包括：多个级联的移位寄存器，其中，每级移位寄存器是如权利要求1所述的移位寄存器，

其中，向第一级移位寄存器的信号输入端提供起始信号，除第一级以外的各级移位寄存器的信号输入端与上一级移位寄存器的信号输出端耦接，各级移位寄存器的复位信号端与下一级移位寄存器的信号输出端耦接；

其中，所述栅极驱动装置被配置为在每帧开始之前，向各级移位寄存器的起始信号端提供起始信号，以控制各级移位寄存器的第二节点的电压为高电平，而各级移位寄存器的第一节点的电压和输出信号为低电平。

Images