CN112599067B - 一种移位寄存电路及显示装置 - Google Patents

Abstract

本发明实施例公开了一种移位寄存电路及显示装置，该移位寄存电路包括：多级移位寄存器；移位寄存器包括输入模块、自举模块和输出模块；输入模块接收第一电压信号，在开启时将第一电压信号输入至增压节点；自举模块耦接于增压节点，接收第一电压信号，在开启时将增压节点的电位从第一电压信号电性耦合至第一电平；输出模块通过耦合电容耦接于增压节点，接收第一时钟信号，在开启时为移位寄存器的输出端提供第一时钟信号，还在开启时，通过耦合电容将增压节点的电位从第一电平电性耦合至第二电平；在第一自举阶段，将增压节点的电位耦合至第一电平；在第二自举阶段，将增压节点的电位耦合至第二电平。本发明移位寄存器能够保证低功耗和高驱动能力。

Description

一种移位寄存电路及显示装置

技术领域

本发明实施例涉及移位寄存器技术，尤其涉及一种移位寄存电路及显示装置。

背景技术

在显示装置中，像素阵列包括横纵交错的栅极扫描线和数据线。其中，为了实现像素阵列的逐行扫描，通常采用移位寄存器电路驱动像素阵列中的像素单元。

随着显示技术的快速发展，用户对显示面板的分辨率要求越来越高，随之而来的，是对移位寄存器电路的驱动能力越来越高。目前，多采用增大移位寄存器中驱动管的尺寸的方式来增强移位寄存器的驱动能力，具体的，增长驱动管的沟道长度或宽度。

然而，增大驱动管的沟道长度或宽度会导致驱动管的整体寄生电容增大，引起移位寄存器整体功耗的增加，同时不利于窄边框的施行。

发明内容

本发明实施例提供一种移位寄存电路及显示装置，以解决现有移位寄存器功耗和驱动能力不能兼顾的问题。

本发明实施例提供了一种移位寄存电路，包括：多级移位寄存器；

所述移位寄存器包括输入模块、自举模块和输出模块；

所述输入模块用于接收第一电压信号，并在开启时，将所述第一电压信号输入至增压节点；

所述自举模块，耦接于所述增压节点，用于接收所述第一电压信号，并在开启时，将所述增压节点的电位从所述第一电压信号电性耦合至第一电平；

所述输出模块通过耦合电容耦接于所述增压节点，用于接收第一时钟信号，并在开启时，为所述移位寄存器的输出端提供所述第一时钟信号，以及还用于在开启时，通过所述耦合电容将所述增压节点的电位从所述第一电平电性耦合至第二电平；

所述移位寄存器的工作过程包括自举阶段，所述自举阶段包括第一自举阶段和第二自举阶段，其中，

在所述第一自举阶段，所述输入模块关断，且所述自举模块开启，将所述增压节点的电位从所述第一电压信号电性耦合至所述第一电平；

在所述第二自举阶段，所述输入模块和所述自举模块均关断，且所述输出模块开启，通过所述耦合电容将所述增压节点的电位从所述第一电平电性耦合至所述第二电平。

基于同一发明构思，本发明实施例还提供了一种显示装置，包括如上所述的移位寄存电路。

本发明实施例中，移位寄存器中增加自举模块，能够实现二次自举操作，可以将增压节点的电压信号通过两次上拉升高至更高电平，那么更高电平的增压节点可以驱动输出模块顺序开启，第一时钟信号可以顺利传递出，增强移位寄存器的驱动能力，同时，移位寄存器中未增大驱动管的尺寸，所以不会增大驱动管的寄生电容，相应的也不会出现增大功耗的问题，以此兼顾移位寄存器的低功耗和高驱动能力。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图做一简单地介绍，显而易见地，下面描述中的附图虽然是本发明的一些具体的实施例，对于本领域的技术人员来说，可以根据本发明的各种实施例所揭示和提示的器件结构，驱动方法和制造方法的基本概念，拓展和延伸到其它的结构和附图，毋庸置疑这些都应该是在本发明的权利要求范围之内。

图1是本发明实施例提供的一种移位寄存器的示意图；

图2是增压节点的二次自举的电压示意图；

图3是本发明实施例提供的第二种移位寄存器的示意图；

图4是本发明实施例提供的移位寄存器的电路示意图；

图5是移位寄存器的输入阶段的示意图；

图6是移位寄存器的第一自举阶段的示意图；

图7是移位寄存器的第二自举阶段的示意图；

图8是本发明实施例提供的第三种移位寄存器的示意图；

图9是本发明实施例提供的移位寄存器的电路示意图；

图10是移位寄存器的复位阶段的示意图；

图11是本发明实施例提供的第四种移位寄存器的示意图；

图12是移位寄存器的关断阶段的示意图；

图13是本发明实施例提供的第五种移位寄存器的示意图；

图14是移位寄存器的下拉阶段的示意图；

图15是本发明实施例提供的移位寄存器的时序示意图；

图16是本发明实施例提供的一种移位寄存电路的示意图；

图17是本发明实施例提供的移位寄存电路的时序示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，以下将参照本发明实施例中的附图，通过实施方式清楚、完整地描述本发明的技术方案，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例所揭示和提示的基本概念，本领域的技术人员所获得的所有其他实施例，都属于本发明保护的范围。

参考图1所示，为本发明实施例提供的一种移位寄存器的示意图。本实施例提供一移位寄存电路，该移位寄存电路包括：多级移位寄存器100；移位寄存器100包括输入模块10、自举模块20和输出模块30；输入模块10用于接收第一电压信号vgh，并在开启时，将第一电压信号vgh输入至增压节点P1；自举模块20，耦接于增压节点P1，用于接收第一电压信号vgh，并在开启时，将增压节点P1的电位从第一电压信号vgh电性耦合至第一电平v1；输出模块30通过耦合电容C0耦接于增压节点P1，用于接收第一时钟信号ck1，并在开启时，为移位寄存器100的输出端Gout提供第一时钟信号ck1，以及还用于在开启时，通过耦合电容C0将增压节点P1的电位从第一电平v1电性耦合至第二电平v2；移位寄存器100的工作过程包括自举阶段，自举阶段包括第一自举阶段和第二自举阶段，其中，在第一自举阶段，输入模块10关断，且自举模块20开启，将增压节点P1的电位从第一电压信号vgh电性耦合至第一电平v1；在第二自举阶段，输入模块10和自举模块20均关断，且输出模块30开启，通过耦合电容C0将增压节点P1的电位从第一电平v1电性耦合至第二电平v2。可选移位寄存电路包括：M级移位寄存器100，图1所显示的是第n级移位寄存器，n和M均为正整数，且n<M。

可选移位寄存电路用于显示装置内，具体用于进行显示装置的阵列基板的栅极驱动。显示装置还包括栅极驱动芯片，其与移位寄存电路电连接，用于提供控制时序信号，以通过移位寄存电路进行阵列基板的栅极驱动。

本实施例中，移位寄存器100包括输入模块10。输入模块10的输入端与第一电源信号端VGH电连接，输入模块10的输出端与增压节点P1电连接，第一电源信号端VGH用于输出第一电压信号vgh。在外部控制下，输入模块10分时开启或断开，在其开启时，第一电源信号端VGH的第一电压信号vgh输入至增压节点P1。输入模块10的输入端接收第一电压信号vgh，则其开启可以保证增压节点P1的电位升高，使得增压节点P1电位不受时序影响。

移位寄存器100包括自举模块20。自举模块20耦接于增压节点P1，其第一端用于接收第一电压信号vgh，并在开启时，将增压节点P1的电位从第一电压信号vgh电性耦合至第一电平v1。

移位寄存器100包括输出模块30。输出模块30的输出端通过耦合电容C0耦接于增压节点P1，其输入端用于接收第一时钟信号ck1，输出模块30在开启时，为移位寄存器100的输出端Gout提供第一时钟信号ck1，以及还用于在开启时，通过耦合电容C0将增压节点P1的电位从第一电平v1电性耦合至第二电平v2。

如图2所示，移位寄存器100的工作过程包括依序执行的输入阶段和自举阶段。自举阶段包括第一自举阶段和第二自举阶段。

在输入阶段，输入模块10开启且自举模块20关断，第一电源信号端VGH给增压节点P1充电，使P1被充电至第一电压信号vgh。

在第一自举阶段，输入模块10关断且自举模块20开启，增压节点P1被自举模块20电性耦合，形成第一次自举，P1被从第一电压信号vgh电性耦合至第一电平v1，v1大于vgh。

在第二自举阶段，输入模块10和自举模块20均关断，且输出模块30开启，增压节点P1被耦合电容C0耦合，形成第二次自举，则通过耦合电容C0将增压节点P1的电位从第一电平v1电性耦合至第二电平v2，v2大于v1。

移位寄存器100的工作过程还包括输出阶段。在输出阶段，输出模块30开启，第一时钟信号ck1给移位寄存器100的输出端Gout充电。可选输出阶段与第二自举阶段的至少部分时间段重叠，可以减小移位寄存器100的栅极扫描时间，提高显示装置的扫描频率，实现高分辨率。

本实施例中，移位寄存器中增加自举模块，能够实现二次自举操作，可以将增压节点的电压信号通过两次上拉升高至更高电平，那么更高电平的增压节点可以驱动输出模块顺序开启，第一时钟信号可以顺利传递出，增强移位寄存器的驱动能力，同时，移位寄存器中未增大驱动管的尺寸，所以不会增大驱动管的寄生电容，相应的也不会出现增大功耗的问题，以此兼顾移位寄存器的低功耗和高驱动能力。

参考图3所示，可选输入模块10连接于第一移位寄存信号端Gn-2，输入模块10连接于第一电源信号端VGH和增压节点P1之间，第一移位寄存信号端Gn-2用于提供第一移位寄存信号gn-2，第一电源信号端VGH用于提供第一电压信号vgh；输出模块30连接于增压节点P1。可选自举模块20包括第一自举子模块21、第二自举子模块22和第一电容C1；第一自举子模块21连接于第二移位寄存信号端Gn-1，第一自举子模块21连接于第一电源信号端VGH和第一电容C1的第一极板P2之间，第二移位寄存信号端Gn-1用于提供第二移位寄存信号gn-1，第二自举子模块22连接于第二时钟信号端CK2，第二自举子模块22连接于第二电源信号端VGL和第一电容C1的第一极板P2之间，第二时钟信号端CK2用于提供第二时钟信号CK2，第二电源信号端VGL用于提供第二电压信号vgl，第一电容C1的第二极板连接至增压节点P1；其中，第一电压信号vgh大于第二电压信号vgl。

本实施例中，输入模块10的控制端连接于第一移位寄存信号端Gn-2，输入模块10的输入端连接于第一电源信号端VGH，且输出端连接于增压节点P1之间，第一移位寄存信号端Gn-2用于提供第一移位寄存信号gn-2，第一移位寄存信号gn-2控制输入模块10开启或关断，在开启时，第一电源信号端VGH的第一电压信号vgh给增压节点P1充电，使增压节点P1充电至第一电压信号vgh。

第一自举子模块21的控制端连接于第二移位寄存信号端Gn-1，第一自举子模块21的输入端连接于第一电源信号端VGH，且其输出端连接于第一电容C1的第一极板P2。第二移位寄存信号端Gn-1用于提供第二移位寄存信号gn-1，第二移位寄存信号gn-1控制第一自举子模块21开启或关断，在其开启时，第一电源信号端VGH给第一电容C1的第一极板P2充电。

第二自举子模块22的控制端连接于第二时钟信号端CK2，第二自举子模块22的输出端连接于第二电源信号端VGL，且其输入端连接于第一电容C1的第一极板P2。第二时钟信号端CK2提供的第二时钟信号CK2控制第二自举子模块22开启或关断，在其开启时，第一电容C1的第一极板P2被放电至第二电源信号端VGL，降低为第二电压信号vgl。

第一电容C1的第二极板连接至增压节点P1。当第一电容C1的第一极板P2被充电，基于电容的耦合作用，第一电容C1的第二极板P1被电性耦合至更高电位。

输出模块30的控制端连接于增压节点P1，其输入端连接于第一时钟信号端CK1，其输出端分别连接移位寄存器100的输出端Gout和耦合电容C0的第一极板P01，耦合电容C0的第二极板P02连接于增压节点P1。第一时钟信号端CK1提供第一时钟信号ck1。增压节点P1控制输出模块30开启或关断，在其开启时，第一时钟信号ck1给耦合电容C0的第一极板P01充电，基于电容的耦合作用，耦合电容C0的第二极板P02被电性耦合至更高电位。

因此，移位寄存器100的自举阶段的工作过程如下：

在第一自举阶段，输入模块10和第二自举子模块22均关断，且第一自举子模块21开启，P2被充电，P1形成第一次自举，通过C1将P1从vgh电性耦合至v1。

在第二自举阶段，输入模块10和自举模块20均关断，且输出模块30开启，P01被充电，P1形成第二次自举，通过C0将P1从v1电性耦合至v2。

可选移位寄存器100的第一移位寄存信号端Gn-2连接至其前两级移位寄存器的移位寄存信号输出端，移位寄存器100的第二移位寄存信号端Gn-1连接至其前一级移位寄存器的移位寄存信号输出端。即第n级移位寄存器的输入模块10的控制端连接至第n-2级移位寄存器的移位寄存信号输出端，第n级移位寄存器的第一自举子模块21的控制端连接至第n-1级移位寄存器的移位寄存信号输出端。

参考图4所示，可选输入模块10包括第一晶体管T1，第一晶体管T1的控制端连接于第一移位寄存信号端Gn-2，第一晶体管T1连接于第一电源信号端VGH和增压节点P1之间；第一自举子模块21包括第二晶体管T2，第二晶体管T2的控制端连接于第二移位寄存信号端Gn-1，第二晶体管T2连接于第一电源信号端VGH和第一电容C1的第一极板P2之间；第二自举子模块22包括第三晶体管T3，第三晶体管T3的控制端连接于第二时钟信号端CK2，第三晶体管T3连接于第二电源信号端VGL和第一电容C1的第一极板P2之间。

结合图3和图4所示，可选输出模块30连接于增压节点P1，输出模块30的输入端接收第一时钟信号ck1，输出模块30的输出端通过耦合电容C0耦接于增压节点P1；移位寄存器100的工作过程还包括输出阶段，在输出阶段，输出模块30开启，给移位寄存器100的输出端Gout输出栅极扫描信号。可选在第二自举阶段结束之前，移位寄存器100进入输出阶段；或者，输出阶段和第二自举阶段同时进行。可选输出模块30包括第四晶体管T4，第四晶体管T4的控制端连接于增压节点P1，第四晶体管T4的输入端接收第一时钟信号ck1，第四晶体管T4的输出端连接移位寄存器100的输出端Gout且通过耦合电容C0耦接于增压节点P1。其中，输出模块30的输出端还作为移位寄存器100的输出端Gout。

移位寄存器的工作过程还包括自举阶段之前的输入阶段；在输入阶段，第一自举子模块21关断，且输入模块10和第二自举子模块22均开启，将第一电压信号vgh输入至增压节点P1，第一电容C1的第一极板P2放电至第二电压信号vgl；在第一自举阶段，第一自举子模块21开启，且第二自举子模块22关断，第一电容C1的第一极板P2充电至第一电压信号vgh，使增压节点P1的电位从第一电压信号vgh电性耦合至第一电平v1。

可选第一晶体管T1至第三晶体管T4均为NMOS。则移位寄存器100的工作过程如下所述：

如图5所示，在输入阶段，可选Gn-2施加高电平，CK2施加高电平，且Gn-1施加低电平，则第一自举子模块21关断，且输入模块10和第二自举子模块22均开启，第一电压信号vgh通过输入模块10输入至增压节点P1，第一电容C1的第一极板P2通过第二自举子模块22放电至第二电压信号vgl。同时，增压节点P1控制输出模块30开启，Gout输出为ck1，可以理解，输入阶段，CK1施加低电平。

如图6所示，在第一自举阶段，可选Gn-2施加低电平，CK2施加低电平，且Gn-1施加高电平，则第一自举子模块21开启，且输入模块10和第二自举子模块22均关断，第一电容C1的第一极板P2被充电，增压节点P1被第一电容C1耦合，其电位从vgh耦合至更高的v1，形成第一次自举。同时，增压节点P1控制输出模块30开启，Gout输出为ck1，可以理解，第一自举阶段，CK1施加低电平。

如图7所示，在第二自举阶段，可选Gn-2施加低电平，CK2施加低电平，且Gn-1施加低电平，则输入模块10、第一自举子模块21和第二自举子模块22均关断；增压节点P1电位为v1，使输出模块30保持开启；CK1施加高电平，则通过耦合电容C0将增压节点P1的电位从v1电性耦合至更高的v2。同时，Gout输出为ck1，且CK1施加为高电平。可选第二自举阶段复用为输出阶段。

参考图8所示，移位寄存器100还包括：复位模块40，复位模块40用于在开启时使增压节点P1复位；复位模块40连接于复位控制线Reset，复位模块40连接于第二电源信号端VGL和增压节点P1之间，复位控制线Reset用于提供复位控制信号，第二电源信号端VGL用于提供第二电压信号vgl；移位寄存器100的工作过程还包括复位阶段，在复位阶段，复位模块40开启，输入模块10、自举模块20和输出模块30均关断，使增压节点P1复位至第二电压信号vgl。

可选移位寄存器100还包括初始化模块50，初始化模块50用于在开启时使移位寄存器100的输出端Gout初始化；初始化模块50连接于初始化控制线Goff，初始化模块50连接于第二电源信号端vgl和移位寄存器100的输出端Gout之间，初始化控制线Goff用于提供初始化控制信号；移位寄存器100的工作过程还包括初始化阶段，在初始化阶段，初始化模块50开启，输入模块10、自举模块20和输出模块30均关断，使移位寄存器100的输出端初始化至第二电压信号vgl。

本实施例中，在输入阶段之前，移位寄存器100还包括复位阶段，复位控制线Reset提供复位控制信号，控制复位模块40开启或关断，在其开启时增压节点P1被复位至第二电压信号vgl。在输入阶段之前，移位寄存器100还包括初始化阶段，初始化控制线Goff提供初始化控制信号，控制初始化模块50开启或关断，在其开启时移位寄存器100的输出端Gout被初始化为第二电压信号vgl。

可选复位阶段和初始化阶段的时间段至少部分重叠。则可以减少移位寄存器的驱动周期时长，使显示装置实现高分辨率。

可选移位寄存器100的工作过程还包括触控阶段，在触控阶段，移位寄存器输出触控扫描信号；其中，触控阶段和初始化阶段同时进行，触控扫描信号复用为初始化控制信号。

以上实施例中，移位寄存器100的输出端Gout输出的信号为栅极扫描信号。本实施例中，还可选移位寄存器100的输出端Gout输出的信号还可以是触控扫描信号，那么不同移位寄存器的触控扫描信号可以复用为其他级移位寄存器的初始化控制信号。如此可以减少显示装置中移位寄存电路的布线，实现窄边框。

如图9所示，可选复位模块40包括第十一晶体管T11，初始化模块50包括第十二晶体管T12。T11的控制端连接于复位控制线Reset，其第一端连接至增压节点P1，第二端连接至第二电源信号端VGL。T12的控制端连接于初始化控制线Goff，其第一端连接至移位寄存器100的输出端Gout，第二端连接至第二电源信号端VGL。

如图10所示，可选复位阶段和初始化阶段的时间段重叠，可选T11和T12均为NMOS。在输入阶段之前，复位控制线Reset施加高电平，且初始化控制线Goff施加高电平，则T11和T12均开启，输入模块10、自举模块20和输出模块30均关断，增压节点P1被清零，且移位寄存器100的输出端Gout被清零，V(Gout)＝vgl。

参考图11所示，移位寄存器100还包括关断模块60，关断模块60用于在开启时降低增压节点P1的电位；关断模块60连接于第三移位寄存信号端Gn+1，关断模块60连接于增压节点P1和第二电源信号端VGL之间，第三移位寄存信号端Gn+1用于提供第三移位寄存信号gn+1，第二电源信号端VGL用于提供第二电压信号vgl；移位寄存器100的工作过程还包括在自举阶段之后执行的关断阶段，在关断阶段，关断模块60开启，输入模块10、自举模块20和输出模块30均关断，使增压节点P1的电位降低至第二电压信号vgl。可选移位寄存器100的第三移位寄存信号端Gn+1连接至其下一级移位寄存器的移位寄存信号输出端。

本实施例中，关断模块60的控制端连接于第三移位寄存信号端Gn+1，关断模块60的输入端连接于增压节点P1，且输出端连接于第二电源信号端VGL，第n级移位寄存器的第三移位寄存信号端Gn+1连接第n+1级移位寄存器的移位寄存信号输出端Gout。

如图12所示，可选关断模块60包括第十三晶体管T13，可选T13为NMOS。移位寄存器100的工作过程还包括在自举阶段之后执行的关断阶段，第三移位寄存信号端Gn+1施加高电平，则T13开启，输入模块10、自举模块20和输出模块30均关断，增压节点P1被放电，此时移位寄存器100的输出端V(Gout)＝vgl。

参考图13所示，移位寄存器100还包括第一下拉子模块70和第二下拉子模块80，第一下拉子模块70用于在开启时降低增压节点P1的电位，第二下拉子模块80用于在开启时降低移位寄存器100的输出端Gout的电位；第一下拉子模块70和第二下拉子模块80并联连接，第一下拉子模块70连接于第二电源信号端VGL和增压节点P1之间，第二下拉子模块80连接于第二电源信号端VGL和移位寄存器100的输出端Gout之间，第二电源信号端VGL用于提供第二电压信号vgl；移位寄存器100的工作过程还包括在自举阶段之后执行的下拉阶段，在下拉阶段，第一下拉子模块70和第二下拉子模块80均开启，且输入模块10、自举模块20和输出模块30均关断，使增压节点P1的电位和移位寄存器100的输出端Gout的电位均降低至第二电压信号vgl。

可选移位寄存器100还包括分压模块90，分压模块90的控制端连接于增压节点P1，分压模块90连接于第一电源信号端VGH和第二电源信号端VGL之间，第一电源信号端VGH用于提供第一电压信号vgh；分压模块90内部具有第一节点Q和第二节点A，分压模块90用于稳定第一节点Q和第二节点A的电位；第一下拉子模块70的控制端和第二下拉子模块80的控制端均与第一节点Q电连接。

如图14所示，可选分压模块90包括第五晶体管T5、第六晶体管T6、第七晶体管T7和第八晶体管T8；第五晶体管T5的控制端连接于增压节点P1，第五晶体管T5连接于第一节点Q和第二电源信号端VGL之间；第六晶体管T6的控制端连接于增压节点P1，第六晶体管T6连接于第二节点A和第二电源信号端VGL之间；第七晶体管T7的控制端连接于第二节点A，第七晶体管T7连接于第一节点Q和第一电源信号端VGH之间；第八晶体管T8的控制端连接于第一电源信号端VGH，第八晶体管T8连接于第二节点A和第一电源信号端VGH之间；

第一下拉子模块70包括第九晶体管T9，第九晶体管T9连接于增压节点P1和第二电源信号端VGL之间；第二下拉子模块80包括第十晶体管T10，第十晶体管T10连接于第二电源信号端VGL和移位寄存器100的输出端Gout之间。T9的控制端和T10的控制端均连接于第一节点Q。

参考图14所示，可选T5至T10均为NMOS。可选移位寄存器100的下拉阶段位于关断阶段之后。在下拉阶段，第一节点Q和第二节点A开始工作，T3导通，使增压节点P1的电位降低至vgl，T10导通，使移位寄存器100的输出端Gout的电位降低至第二电压信号vgl；同时，T9导通，稳定增压节点P1的电位降低至vgl。

基于上述实施例，如图15所示，移位寄存器的时序如下所述：

S1、复位阶段/初始化阶段，复位控制线Reset和初始化控制线Goff均为高电平，则P1和Gout被清零，V(Gout)＝vgl。

S2、输入阶段，第一移位寄存信号gn-2和第二时钟信号ck2均为高电平，则第一电压信号vgh给P1充电，且P2被放电，V(Gout)＝ck1＝vgl。

S3、第一自举阶段，第二移位寄存信号gn-1为高电平，则第一电压信号vgh给P2充电，P1被P2耦合为v1，形成第一次自举，V(Gout)＝ck1＝vgl。

S4、第二自举阶段，第一时钟信号为高电平，增压节点P1使输出模块开启，第一时钟信号ck1通过耦合电容C0耦合P1至v2，形成第二次自举，P2稳定为vgh，V(Gout)＝ck1＝vgh。

S5、关断阶段，第三移位寄存信号gn+1为高电平，增压节点P1被放电，P1通过第一电容C1耦合P2，使P2被放电，P1通过耦合电容C0耦合Gout，使Gout被放电，V(Gout)＝vgl。

S6、下拉阶段，第二时钟信号ck2为高电平，节点Q和A开始工作，P2和Gout被放电，V(Gout)＝vgl。在一帧画面的显示阶段，第二时钟信号周期性拉低P2。

可选第一时钟信号ck1的有效脉冲占空比小于或等于1/3。如上所述，第n级移位寄存器分别与第n-2级移位寄存器的移位寄存输出端和第n-1级移位寄存器的移位寄存输出端电连接，如果第一时钟信号ck1的有效脉冲占空比超过1/3，那么相邻两级移位寄存器输出栅极扫描信号的时间段会产生交叠，导致栅极驱动出现问题，影响显示。

基于上述任意实施例所述的移位寄存器，如图16所示为本发明实施例提供的移位寄存电路的示意图，如图17所示为移位寄存电路的时序示意图。移位寄存电路包括多级级联的移位寄存器100，还包括：第一时钟控制线CLK1、第二时钟控制线CLK2和第三时钟控制线CLK3；多级移位寄存器100划分为依序排布的多组移位寄存单元10，移位寄存单元10包括级联的3个移位寄存器100；移位寄存单元10中，第一时钟控制线CLK1分别连接于其首级移位寄存器的第二时钟信号端CK2和其次级移位寄存器的第一时钟信号端CK1，第二时钟控制线CLK2分别连接于其次级移位寄存器的第二时钟信号端CK2和其末级移位寄存器的第一时钟信号端CK1，第三时钟控制线CLK3分别连接于其首级移位寄存器的第一时钟信号端CK1和其末级移位寄存器的第二时钟信号端CK2。第一时钟信号端CK1用于提供第一时钟信号ck1。

如上所述，移位寄存电路的级联关系为：STV1与首级移位寄存器电连接，用于给首级移位寄存器提供第一移位寄存信号gn-2，其中，STV1为栅极驱动芯片提供的第一移位寄存触发信号；STV2与首级移位寄存器电连接，用于给首级移位寄存器提供第二移位寄存信号gn-1，其中，STV2为栅极驱动芯片提供的第二移位寄存触发信号；第一电源电压信号线与每级移位寄存器的第一电源信号端VGH相连，且第一电源电压信号线用于给每级移位寄存器提供第一电压信号vgh；第二电源电压信号线与每级移位寄存器的第二电源信号端VGL相连，且第二电源电压信号线用于给每级移位寄存器提供第二电压信号vgl；复位控制线Reset用于给每级移位寄存器提供复位控制信号；初始化控制线Goff用于给每级移位寄存器提供初始化控制信号。每级移位寄存器100的输出端Gout给显示装置中相应一行像素电路提供栅极扫描信号。

其中，CLK1～CLK3均为相同的周期性信号，且三者之间的有效脉冲互不交叠。其中，CLK1、CLK2、CLK3、STV1、STV2、VGH、VGL、Goff和Reset均连接至栅极驱动芯片。

基于同一发明构思，本发明实施例还提供了一种显示装置，该显示装置包括如上所述的移位寄存电路。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (16)

1.一种移位寄存电路，其特征在于，包括：多级移位寄存器；

所述移位寄存器包括输入模块、自举模块和输出模块；

所述输入模块用于接收第一电压信号，并在开启时，将所述第一电压信号输入至增压节点；

所述自举模块，耦接于所述增压节点，用于接收所述第一电压信号，并在开启时，将所述增压节点的电位从所述第一电压信号电性耦合至第一电平；

所述输出模块通过耦合电容耦接于所述增压节点，用于接收第一时钟信号，并在开启时，为所述移位寄存器的输出端提供所述第一时钟信号，以及还用于在开启时，通过所述耦合电容将所述增压节点的电位从所述第一电平电性耦合至第二电平；

所述移位寄存器的工作过程包括自举阶段，所述自举阶段包括第一自举阶段和第二自举阶段，其中，

在所述第一自举阶段，所述输入模块关断，且所述自举模块开启，将所述增压节点的电位从所述第一电压信号电性耦合至所述第一电平；

在所述第二自举阶段，所述输入模块和所述自举模块均关断，且所述输出模块开启，通过所述耦合电容将所述增压节点的电位从所述第一电平电性耦合至所述第二电平；

所述移位寄存器还包括：复位模块，所述复位模块用于在开启时使所述增压节点复位；所述复位模块连接于复位控制线，所述复位模块连接于第二电源信号端和所述增压节点之间，所述复位控制线用于提供复位控制信号，所述第二电源信号端用于提供第二电压信号；所述移位寄存器的工作过程还包括复位阶段，在所述复位阶段，所述复位模块开启，所述输入模块、所述自举模块和所述输出模块均关断，使所述增压节点复位至所述第二电压信号；或者，

所述移位寄存器还包括关断模块，所述关断模块用于在开启时降低所述增压节点的电位；所述关断模块连接于第三移位寄存信号端，所述关断模块连接于所述增压节点和第二电源信号端之间，所述第三移位寄存信号端用于提供第三移位寄存信号，所述第二电源信号端用于提供第二电压信号；所述移位寄存器的工作过程还包括在所述自举阶段之后执行的关断阶段，在所述关断阶段，所述关断模块开启，所述输入模块、所述自举模块和所述输出模块均关断，使所述增压节点的电位降低至所述第二电压信号；或者，

所述移位寄存器还包括第一下拉子模块和第二下拉子模块，所述第一下拉子模块用于在开启时降低所述增压节点的电位，所述第二下拉子模块用于在开启时降低所述移位寄存器的输出端的电位；所述第一下拉子模块和所述第二下拉子模块并联连接，所述第一下拉子模块连接于第二电源信号端和所述增压节点之间，所述第二下拉子模块连接于所述第二电源信号端和所述移位寄存器的输出端之间，所述第二电源信号端用于提供第二电压信号；所述移位寄存器的工作过程还包括在所述自举阶段之后执行的下拉阶段，在所述下拉阶段，所述第一下拉子模块和所述第二下拉子模块均开启，且所述输入模块、所述自举模块和所述输出模块均关断，使所述增压节点的电位和所述移位寄存器的输出端的电位均降低至所述第二电压信号；或者，

所述第一时钟信号的有效脉冲占空比小于或等于1/3。

2.根据权利要求1所述的移位寄存电路，其特征在于，所述输入模块连接于第一移位寄存信号端，所述输入模块连接于第一电源信号端和所述增压节点之间，所述第一移位寄存信号端用于提供第一移位寄存信号，所述第一电源信号端用于提供所述第一电压信号；

所述输出模块连接于所述增压节点。

3.根据权利要求2所述的移位寄存电路，其特征在于，所述自举模块包括第一自举子模块、第二自举子模块和第一电容；

所述第一自举子模块连接于第二移位寄存信号端，所述第一自举子模块连接于所述第一电源信号端和所述第一电容的第一极板之间，所述第二移位寄存信号端用于提供第二移位寄存信号，

所述第二自举子模块连接于第二时钟信号端，所述第二自举子模块连接于第二电源信号端和所述第一电容的第一极板之间，所述第二时钟信号端用于提供第二时钟信号，所述第二电源信号端用于提供第二电压信号，

所述第一电容的第二极板连接至所述增压节点；

其中，所述第一电压信号大于所述第二电压信号；

所述移位寄存器的工作过程还包括自举阶段之前的输入阶段；

在所述输入阶段，所述第一自举子模块关断，且所述输入模块和所述第二自举子模块均开启，将所述第一电压信号输入至所述增压节点，所述第一电容的第一极板放电至所述第二电压信号；

在所述第一自举阶段，所述第一自举子模块开启，且所述第二自举子模块关断，所述第一电容的第一极板充电至所述第一电压信号，使所述增压节点的电位从所述第一电压信号电性耦合至所述第一电平。

4.根据权利要求3所述的移位寄存电路，其特征在于，所述移位寄存器的第一移位寄存信号端连接至其前两级移位寄存器的移位寄存信号输出端，

所述移位寄存器的第二移位寄存信号端连接至其前一级移位寄存器的移位寄存信号输出端。

5.根据权利要求3所述的移位寄存电路，其特征在于，

所述输入模块包括第一晶体管，所述第一晶体管的控制端连接于所述第一移位寄存信号端，所述第一晶体管连接于所述第一电源信号端和所述增压节点之间；

所述第一自举子模块包括第二晶体管，所述第二晶体管的控制端连接于所述第二移位寄存信号端，所述第二晶体管连接于所述第一电源信号端和所述第一电容的第一极板之间；

所述第二自举子模块包括第三晶体管，所述第三晶体管的控制端连接于所述第二时钟信号端，所述第三晶体管连接于所述第二电源信号端和所述第一电容的第一极板之间。

6.根据权利要求1所述的移位寄存电路，其特征在于，所述输出模块连接于所述增压节点，所述输出模块的输入端接收所述第一时钟信号，所述输出模块的输出端通过所述耦合电容耦接于所述增压节点；

所述移位寄存器的工作过程还包括输出阶段，

在所述输出阶段，所述输出模块开启，给所述移位寄存器的输出端输出栅极扫描信号。

7.根据权利要求6所述的移位寄存电路，其特征在于，在所述第二自举阶段结束之前，所述移位寄存器进入所述输出阶段；或者，所述输出阶段和所述第二自举阶段同时进行。

8.根据权利要求6所述的移位寄存电路，其特征在于，所述输出模块包括第四晶体管，所述第四晶体管的控制端连接于所述增压节点，所述第四晶体管的输入端接收所述第一时钟信号，所述第四晶体管的输出端连接所述移位寄存器的输出端且通过所述耦合电容耦接于所述增压节点。

9.根据权利要求1所述的移位寄存电路，其特征在于，所述移位寄存器还包括初始化模块，所述初始化模块用于在开启时使所述移位寄存器的输出端初始化；

所述初始化模块连接于初始化控制线，所述初始化模块连接于所述第二电源信号端和所述移位寄存器的输出端之间，所述初始化控制线用于提供初始化控制信号；

所述移位寄存器的工作过程还包括初始化阶段，

在所述初始化阶段，所述初始化模块开启，所述输入模块、所述自举模块和所述输出模块均关断，使所述移位寄存器的输出端初始化至所述第二电压信号。

10.根据权利要求9所述的移位寄存电路，其特征在于，所述复位阶段和所述初始化阶段的时间段至少部分重叠。

11.根据权利要求9所述的移位寄存电路，其特征在于，所述移位寄存器的工作过程还包括触控阶段，

在所述触控阶段，所述移位寄存器输出触控扫描信号；

其中，所述触控阶段和所述初始化阶段同时进行，所述触控扫描信号复用为所述初始化控制信号。

12.根据权利要求1所述的移位寄存电路，其特征在于，所述移位寄存器的第三移位寄存信号端连接至其下一级移位寄存器的移位寄存信号输出端。

13.根据权利要求1所述的移位寄存电路，其特征在于，所述移位寄存器还包括分压模块，所述分压模块的控制端连接于所述增压节点，所述分压模块连接于第一电源信号端和所述第二电源信号端之间，所述第一电源信号端用于提供所述第一电压信号；

所述分压模块内部具有第一节点和第二节点，所述分压模块用于稳定所述第一节点和所述第二节点的电位；

所述第一下拉子模块的控制端和所述第二下拉子模块的控制端均与所述第一节点电连接。

14.根据权利要求13所述的移位寄存电路，其特征在于，所述分压模块包括第五晶体管、第六晶体管、第七晶体管和第八晶体管；

所述第五晶体管的控制端连接于所述增压节点，所述第五晶体管连接于所述第一节点和所述第二电源信号端之间；

所述第六晶体管的控制端连接于所述增压节点，所述第六晶体管连接于所述第二节点和所述第二电源信号端之间；

所述第七晶体管的控制端连接于所述第二节点，所述第七晶体管连接于所述第一节点和所述第一电源信号端之间；

所述第八晶体管的控制端连接于所述第一电源信号端，所述第八晶体管连接于所述第二节点和所述第一电源信号端之间；

所述第一下拉子模块包括第九晶体管，所述第九晶体管连接于所述增压节点和所述第二电源信号端之间；所述第二下拉子模块包括第十晶体管，所述第十晶体管连接于所述第二电源信号端和所述移位寄存器的输出端之间。

15.根据权利要求3所述的移位寄存电路，其特征在于，还包括：第一时钟控制线、第二时钟控制线和第三时钟控制线；

所述多级移位寄存器划分为依序排布的多组移位寄存单元，所述移位寄存单元包括级联的3个移位寄存器；

所述移位寄存单元中，所述第一时钟控制线分别连接于其首级移位寄存器的第二时钟信号端和其次级移位寄存器的第一时钟信号端，所述第二时钟控制线分别连接于其次级移位寄存器的第二时钟信号端和其末级移位寄存器的第一时钟信号端，所述第三时钟控制线分别连接于其首级移位寄存器的第一时钟信号端和其末级移位寄存器的第二时钟信号端；

所述第一时钟信号端用于提供所述第一时钟信号。

16.一种显示装置，其特征在于，包括如权利要求1-15任一项所述的移位寄存电路。

Images