CN108962330B - 一种移位寄存器及其驱动方法、栅极驱动电路、显示装置 - Google Patents

Abstract

本发明公开了一种移位寄存器及其驱动方法、栅极驱动电路、显示装置，其中该移位寄存器包括显示模块和检测模块，所述显示模块用于在显示阶段向对应的栅线提供驱动扫描信号；所述检测模块用于在非显示阶段向对应的所述栅线提供检测扫描信号；通过在显示阶段向第一时钟信号端提供第一电平信号，在非显示阶段向第一时钟信号端提供第二电平信号，使得长期处于正向偏压的第二晶体管、第三晶体管和第五晶体管在非显示阶段处于反向偏压的状态，通过上述方式可以缓解第二晶体管、第三晶体管和第五晶体管在显示阶段长期处于正向偏压带来的阈值电压变化，从而保证了移位寄存器的正常输出。

Description

一种移位寄存器及其驱动方法、栅极驱动电路、显示装置

技术领域

本发明涉及显示技术领域，尤指一种移位寄存器及其驱动方法、栅极驱动电路及、显示装置。

背景技术

在平板显示面板中，通常通过栅极驱动电路向像素区域的各个薄膜晶体管(TFT，Thin Film Transistor)的栅极提供栅极开启信号。栅极驱动电路可以通过阵列工艺形成在平板显示面板的阵列基板上，即阵列基板行驱动(Gate Driver on array，GOA)工艺，这种集成工艺不仅节省了成本，而且可以做到平板显示面板(Panel)两边对称的美观设计，同时，也省去了栅极集成电路(IC，Integrated Circuit)的绑定(Bonding)区域以及扇出(Fan-out)的布线空间，从而可以实现窄边框的设计。

相关技术中，栅极驱动电路包括显示模块和检测模块，将显示模块和检测模块输出信号的脉冲进行复合提供给对应的栅线，但是在应用的过程中显示模块和检测模块的下拉管长期受到正向偏压的作用，使得下拉管正向偏压严重，以至于给下拉管带来了阈值电压损失，从而导致输出异常。

因此，如何缓解由于正向偏压带来的阈值电压损失，以保证移位寄存器正常输出是本领域技术人员亟待解决的技术问题。

发明内容

有鉴于此，本发明实施例提供一种移位寄存器及其驱动方法、栅极驱动电路、显示装置，用以缓解相关技术中的移位寄存器由于正向偏压带来的阈值电压损失，从而保证移位寄存器的正常输出。

本发明实施例提供的一种移位寄存器，包括：显示模块和检测模块，所述显示模块用于在显示阶段向对应的栅线提供驱动扫描信号；所述检测模块用于在非显示阶段向对应的所述栅线提供检测扫描信号；

所述显示模块包括第一晶体管、第二晶体管和第三晶体管；所述第一晶体管用于在第一时钟信号端的控制下将第一参考电压信号端的信号提供给第一节点；所述第二晶体管用于在所述第一节点的电位的控制下将所述第一时钟信号端的信号提供给第二信号输出端；所述第三晶体管用于在所述第一节点的电位的控制下将所述第一时钟信号端的信号提供给第一信号输出端；

所述检测模块包括第四晶体管、第五晶体管和第六晶体管；所述第四晶体管用于在所述第一时钟信号端的控制下将所述第一参考电压信号端的信号提供给第二节点；所述第五晶体管用于在所述第二节点的电位的控制下将所述第一时钟信号端的信号提供给所述第六晶体管的栅极；所述第六晶体管用于在所述第五晶体管的第二极的电位的控制下将第二时钟信号端的信号提供给所述第一信号输出端；

其中，在所述显示阶段所述第一时钟信号端提供第一电平信号，在所述非显示阶段所述第一时钟信号端提供第二电平信号。

在一种可能的实施方式中，在本发明实施例提供的上述移位寄存器中，所述显示模块还包括：第七晶体管、第八晶体管、第九晶体管、第十晶体管和第一电容；

所述第七晶体管用于在第三时钟信号端的控制下将第一输入信号端的信号提供给第三节点；

所述第八晶体管用于在所述第一时钟信号端的控制下将所述第一参考电压信号端的信号提供给所述第三节点；

所述第九晶体管用于在所述第三节点的控制下将第四时钟信号端的信号提供给所述第二信号输出端；

所述第十晶体管用于在所述第三节点的控制下将所述第四时钟信号端的信号提供给所述第一信号输出端；

所述第一电容用于保持所述第三节点与所述第一信号输出端之间的电压差稳定。

在一种可能的实施方式中，在本发明实施例提供的上述移位寄存器中，所述检测模块还包括：第十一晶体管、第十二晶体管、第十三晶体管、第十四晶体管、第十五晶体管、第十六晶体管和第二电容；

所述第十一晶体管用于在第五时钟信号端的控制下将第二输入信号端的信号提供给第四节点；

所述第十二晶体管在所述第四节点的电位的控制下将第六时钟信号端的信号提供给所述第六晶体管的栅极；

所述第十三晶体管用于在第六时钟信号端的控制下将所述第六时钟信号端的信号提供给第五节点；

所述第十四晶体管用于在所述第四节点的控制下将所述第一参考电压信号端的信号提供给所述第五节点；

所述第十五晶体管用于在所述第五时钟信号端的控制下将所述第五时钟信号端的信号提供给所述第六晶体管的栅极；

所述第十六晶体管用于在所述第五节点的控制下将所述第一参考电压信号端的信号提供给所述第一信号输出端；

所述第二电容用于保持所述第四节点与所述第六晶体管的栅极之间的电压差稳定。

在一种可能的实施方式中，在本发明实施例提供的上述移位寄存器中，所述显示模块还包括：第十七晶体管、第十八晶体管、第十九晶体管和第二十晶体管；

所述第十七晶体管用于在所述第一节点的控制下将所述第一参考电压信号端的信号提供给所述第三节点；

所述第十八晶体管用于在第七时钟信号端的控制下将所述第七时钟信号端的信号提供给所述第一节点；

所述第十九晶体管用于在所述第三节点的控制下将所述第一参考电压信号端的信号提供给所述第一节点；

所述第二十晶体管用于在第八时钟信号端的控制下将所述第八时钟信号端的信号提供给所述第一节点；

其中，所述第七时钟信号端的信号的相位与所述第八时钟信号端的信号的相位相反。

在一种可能的实施方式中，在本发明实施例提供的上述移位寄存器中，所述显示模块还包括：第二十一晶体管；

所述第二十一晶体管用于在第一复位信号端的控制下将所述第一参考电压信号端的信号提供给所述第三节点。

在一种可能的实施方式中，在本发明实施例提供的上述移位寄存器中，所述检测模块还包括：第二十二晶体管、第二十三晶体管、第二十四晶体管和第二十五晶体管；

所述第二十二晶体管用于在所述第二节点的电位的控制下将所述第一参考电压信号端的信号提供给所述第四节点；

所述第二十三晶体管用于在所述第四节点的电位的控制下将所述第一参考电压信号端的信号提供给所述第二节点；

所述第二十四晶体管用于在第七时钟信号端的控制下将所述第七时钟信号端的信号提供给所述第二节点；

所述第二十五晶体管用于在第八时钟信号端的控制下将所述第八时钟信号端的信号提供给所述第二节点；

其中，所述第七时钟信号端的信号的相位与所述第八时钟信号端的信号的相位相反。

在一种可能的实施方式中，在本发明实施例提供的上述移位寄存器中，所述检测模块还包括：第二十六晶体管和第二十七晶体管；

所述第二十六晶体管用于在第二复位信号端的控制下将所述第一参考电压信号端的信号提供给所述第四节点；

所述第二十七晶体管用于在第九时钟信号端的控制下将所述第一参考电压信号端的信号提供给所述第五节点。

相应地，本发明实施例还提供了一种移位寄存器的驱动方法，包括：

在显示阶段，所述第一晶体管在所述第一时钟信号端的控制下将所述第一参考电压信号端的信号提供给所述第一节点；所述第二晶体管在所述第一节点的电位的控制下将所述第一时钟信号端的信号提供给所述第二信号输出端；所述第三晶体管在所述第一节点的电位的控制下将所述第一时钟信号端的信号提供给所述第一信号输出端；

在非显示阶段，所述第四晶体管在所述第一时钟信号端的控制下将所述第一时钟信号端的信号提供给所述第二节点；所述第五晶体管在所述第二节点的控制下将所述第一时钟信号端的信号提供给所述第六晶体管的栅极；所述第六晶体管在所述第五晶体管的第二极的电位的控制下将所述第二时钟信号端的信号提供给所述第一信号输出端；

其中，在所述显示阶段所述第一时钟信号端提供第一电平信号，在所述非显示阶段所述第一时钟信号端提供第二电平信号。

相应地，本发明实施例还提供了一种栅极驱动电路，包括多个本发明实施例提供的移位寄存器。

相应地，本发明实施例还提供了一种显示装置，包括本发明实施例提供上述任一种栅极驱动电路。

本发明有益效果如下：

本发明实施例提供的上述移位寄存器及其驱动方法、栅极驱动电路、显示装置，其中该移位寄存器包括显示模块和检测模块，所述显示模块用于在显示阶段向对应的栅线提供驱动扫描信号；所述检测模块用于在非显示阶段向对应的所述栅线提供检测扫描信号；通过在显示阶段向第一时钟信号端提供第一电平信号，在非显示阶段向第一时钟信号端提供第二电平信号，使得长期处于正向偏压的第二晶体管、第三晶体管和第五晶体管在非显示阶段处于反向偏压的状态，通过上述方式可以缓解第二晶体管、第三晶体管和第五晶体管在显示阶段长期处于正向偏压带来的阈值电压变化，从而保证了移位寄存器的正常输出。

附图说明

图1为本发明实施例提供的一种移位寄存器的结构示意图；

图2为本发明实施例提供的移位寄存器中显示模块的结构示意图；

图3为图2所示的显示模块对应的输入输出时序图；

图4为本发明实施例提供的移位寄存器中检测模块的结构示意图；

图5为图4所示的检测模块对应的输入输出时序图；

图6为本发明实施例提供的移位寄存器对应的输入输出时序图。

具体实施方式

下面结合附图，对本发明实施例提供的移位寄存器及其驱动方法、栅极驱动电路、显示装置的具体实施方式进行详细的说明。

本发明实施例提供的一种移位寄存器，如图1所示，包括：显示模块1和检测模块2，该显示模块1用于在显示阶段向对应的栅线提供驱动扫描信号；该检测模块2用于在非显示阶段向对应的栅线提供检测扫描信号；

该显示模块1包括第一晶体管M1、第二晶体管M2和第三晶体管M3；第一晶体管M1用于在第一时钟信号端CLK1的控制下将第一参考电压信号端Vref1的信号提供给第一节点a；第二晶体管M2用于在第一节点a电位的控制下将第一时钟信号端CLK1的信号提供给第二信号输出端OUT2；第三晶体管M3用于在第一节点a的电位的控制下将第一时钟信号端CLK1的信号提供给第一信号输出端OUT2；

该检测模块2包括第四晶体管M4、第五晶体管M5和第六晶体管M6；第四晶体管M4用于在第一时钟信号端CLK1的控制下将第一参考电压信号端Vref1的信号提供给第二节点b；第五晶体管M5用于在第二节点b的电位的控制下将第一时钟信号端CLK1的信号提供给第六晶体管M6的栅极；第六晶体管M6用于在第五晶体管M5的第二极的电位的控制下将第二时钟信号端CLK2的信号提供给第一信号输出端OUT1；

其中，在显示阶段第一时钟信号端CLK1提供第一电平信号，在非显示阶段第一时钟信号端CLK1提供第二电平信号。

需要说明的是，本发明上述实施例所说的第一电平信号和第二电平信号均指的是高电平(高电位)或低电平(低电位)，而不是具体的电压值，其具体的电压值在此不做限定，只要能保证晶体管的打开或者关闭即可。具体地，当第二晶体管、第三晶体管和第四晶体管为N型晶体管时，第一电平信号为低电平信号，第二电平信号为高电位信号，当第二晶体管、第三晶体管和第四晶体管为P型晶体管时，第一电平信号为高电平信号时，第二电平信号为低电平信号。即第一电平信号为控制第二晶体管、第三晶体管和第四晶体管断开的信号，第二电平信号为控制第二晶体管、第三晶体管和第四晶体管导通的信号。

具体地，在本发明实施例提供的上述移位寄存器中，以所有晶体管为N型晶体管为例，在显示阶段第一时钟信号端为低电平信号，第一晶体管截止，第二晶体管和第三晶体管的第一极一直保持低电平，使得第二晶体管和第三晶体管一直处于正向偏压的状态；同理检测模块的第五晶体管在显示阶段也一直处于正向偏压的状态。而在非显示阶段，第一时钟信号端为高电平信号，第一晶体管导通将第一参考电压信号端的信号提供给第一节点，第二晶体管和第三晶体管截止，此时第二晶体管和第三晶体管的第一极均保持高电平，使得第二晶体管和第三晶体管处于反向偏压的状态；同理检测模块的第五晶体管在非显示阶段，其第一极保持高电平，处于反向偏压的状态。通过上述实施例中在不同阶段第一时钟信号端的信号的变化，使得第二晶体管、第三晶体管和第五晶体管的偏压状态存在变化，从而缓解了一直处于一种偏压状态下带来的问题。

本发明实施例提供的上述移位寄存器包括：显示模块和检测模块，显示模块用于在显示阶段向对应的栅线提供驱动扫描信号；检测模块用于在非显示阶段向对应的栅线提供检测扫描信号；通过在显示阶段向第一时钟信号端提供第一电平信号，在非显示阶段向第一时钟信号端提供第二电平信号，使得长期处于正向偏压的第二晶体管、第三晶体管和第五晶体管在非显示阶段处于反向偏压的状态，通过上述方式可以缓解第二晶体管、第三晶体管和第五晶体管在显示阶段长期处于正向偏压带来的阈值电压变化，从而保证了移位寄存器的正常输出。

可选地，在本发明实施例提供的上述移位寄存器中，如图1所示，该显示模块1还包括：第七晶体管M7、第八晶体管M8、第九晶体管M9、第十晶体管M10和第一电容C1；

第七晶体管M7用于在第三时钟信号端CLK3的控制下将第一输入信号端INPUT1的信号提供给第三节点c；

第八晶体管M8用于在第一时钟信号端CLK1的控制下将第一参考电压信号端Vref1的信号提供给第三节点c；

第九晶体管M9用于在第三节点c的控制下将第四时钟信号端CLK4的信号提供给第二信号输出端OUT2；

第十晶体管M10用于在第三节点c的控制下将第四时钟信号端CLK4的信号提供给第一信号输出端OUT1；

第一电容C1用于保持第三节点c与第一信号输出端OUT1之间的电压差稳定。

需要说明的是，在本发明实施例提供的上述移位寄存器中，第一信号输出端用于与上一级移位寄存和下一级移位寄存器的显示模块进行级联；第二信号输出端用于向显示面板内对应的栅线提供驱动扫描信号以使对应的像素进行显示。

可选地，在本发明实施例提供的上述移位寄存器中，如图1所示，该检测模块2还包括：第十一晶体管M11、第十二晶体管M12、第十三晶体管M13、第十四晶体管M14、第十五晶体管M15、第十六晶体管M16和第二电容C2；

第十一晶体管M11用于在第五时钟信号端CLK5的控制下将第二输入信号端INPUT2的信号提供给第四节点d；

第十二晶体管M12在第四节点d的电位的控制下将第六时钟信号端CLK6的信号提供给第六晶体管M6的栅极；

第十三晶体管M13用于在第六时钟信号端CLK6的控制下将第六时钟信号端CLK6的信号提供给第五节点e；

第十四晶体管M14用于在第四节点d的控制下将第一参考电压信号端Vref1的信号提供给第五节点e；

第十五晶体管M15用于在第五时钟信号端CLK5的控制下将第五时钟信号端CLK5的信号提供给第六晶体管M6的栅极；

第十六晶体管M16用于在第五节点e的控制下将第一参考电压信号端Vref1的信号提供给第一信号输出端OUT1；

第二电容C2用于保持第四节点d与第六晶体管M6的栅极之间的电压差稳定。

需要说明的是，在本发明实施例提供的上述移位寄存器中，第一信号输出端既用于与上一级移位寄存器和下一级移位寄存器的检测模块进行级联，又用于向显示面板的对应的栅线提供检测扫描信号，对显示面板内的像素电路进行检测。

可选地，在本发明实施例提供的上述移位寄存器中，如图1所示，该显示模块1还包括：第十七晶体管M17、第十八晶体管M18、第十九晶体管M19和第二十晶体管M20；

第十七晶体管M17用于在第一节点a的控制下将第一参考电压信号端Vref1的信号提供给第三节点c；

第十八晶体管M18用于在第七时钟信号端CLK7的控制下将第七时钟信号端CLK7的信号提供给第一节点a；

第十九晶体管M19用于在第三节点c的控制下将第一参考电压信号端Vref1的信号提供给第一节点a；

第二十晶体管M12用于在第八时钟信号端CLK8的控制下将第八时钟信号端CLK8的信号提供给第一节点a；

其中，第七时钟信号端CLK7的信号的相位与第八时钟信号端CLK8的信号的相位相反。

需要说明的是，在本发明实施例提供的上述移位寄存器中，第十八晶体管和第二十晶体管的作用是相同的，通过第七时钟信号端和第八时钟信号端的控制，使得第十八晶体管和第二十晶体管交替工作向第一节点提供第七时钟信号端或第八时钟信号端的信号，即在第七时钟信号端为高电平时，第八时钟信号端为低电平，此时第十八晶体管导通将第七时钟信号端的信号提供给第一节点，第二十晶体管则截止；在第七时钟信号端为低电平时，第八时钟信号端为高电平，此时第二十晶体管导通将第八时钟信号端的信号提供给第一节点，第十八晶体管则截止。通过第十八晶体管和第二十晶体管交替工作的方式可以延长第十八晶体管和第二十晶体管的使用寿命。

可选地，在本发明实施例提供的上述移位寄存器中，如图1所示，显示模块1还包括：第二十一晶体管M21；

第二十一晶体管M21用于在第一复位信号端Reset1的控制下将第一参考电压信号端Vref1的信号提供给第三节点c。

具体地，在本发明实施例提供的上述移位寄存器中，第二十一晶体管用于对第三节点进行复位，以防止第三节点的残留电压对下一帧的信号输出产生影响。

可选地，在本发明实施例提供的上述移位寄存器中，如图1所示，该检测模块2还包括：第二十二晶体管M22、第二十三晶体管M23、第二十四晶体管M24和第二十五晶体管M25；

第二十二晶体M22管用于在第二节点b的电位的控制下将第一参考电压信号端Vref1的信号提供给第四节点d；

第二十三晶体管M23用于在第四节点d的电位的控制下将第一参考电压信号端Vref1的信号提供给第二节点b；

第二十四晶体管M24用于在第七时钟信号端CLK7的控制下将第七时钟信号端CLK7的信号提供给第二节点b；

第二十五晶体管M25用于在第八时钟信号端的控制下将第八时钟信号端的信号提供给第二节点；

其中，第七时钟信号端的信号的相位与第八时钟信号端的信号的相位相反。

需要说明的是，在本发明实施例提供的上述移位寄存器中，第二十四晶体管和第二十五晶体管的作用是相同的，通过第七时钟信号端和第八时钟信号端的控制，使得第二十四晶体管和第二十五晶体管交替工作向第二节点提供第七时钟信号端或第八时钟信号端的信号，即在第七时钟信号端为高电平时，第八时钟信号端为低电平，此时第二十四晶体管导通将第七时钟信号端的信号提供给第二节点，第二十五晶体管则截止；在第七时钟信号端为低电平时，第八时钟信号端为高电平，此时第二十五晶体管导通将第八时钟信号端的信号提供给第二节点，第二十四晶体管则截止。通过第二十四晶体管和第二十五晶体管交替工作的方式可以延长第二十四晶体管和第二十五晶体管的使用寿命。

可选地，在本发明实施例提供的上述移位寄存器中，如图1所示，该检测模块2还包括：第二十六晶体管M26和第二十七晶体管M27；

第二十六晶体管M26用于在第二复位信号端Reset2的控制下将第一参考电压信号端Vref1的信号提供给第四节点d；

第二十七晶体管M27用于在第九时钟信号端CLK9的控制下将第一参考电压信号端Vref1的信号提供给第五节点e。

具体地，在本发明实施例提供的上述移位寄存中，第二十六晶体管用于对第四节点进行复位，第二十七晶体管用于对第五节点进行复位，以防止第四节点和第五节点的残留电压对下一帧的信号输出产生影响。

较佳地，在本发明实施例提供的上述移位寄存器中，为了简化制作工艺，晶体管一般均采用相同材质的晶体管，因此，所有晶体管均为N型晶体管或均为P型晶体管。在具体实施时，当需要的栅极开启信号的电位为高电位时，所有晶体管均为N型晶体管；当需要的栅极开启信号的电位为低电位时，所有晶体管均为P型晶体管。

进一步的，在具体实施时，N型晶体管在高电位作用下导通，在低电位作用下截止；P型晶体管在高电位作用下截止，在低电位作用下导通。

需要说明的是本发明上述实施例中提到的晶体管可以是薄膜晶体管(TFT，ThinFilm Transistor)，也可以是金属氧化物半导体场效应管(MOS，Metal OxideSemiconductor)，在此不做限定。在具体实施中，这些晶体管的第一极为源极，第二极为漏极，或者第一极为漏极，第二极为源极，在此不做具体区分。

下面分别结合电路时序图，对本发明实施例提供的上述移位寄存器的工作过程作以描述。下述描述中以1表示高电位信号，0表示低电位信号。

实施例一

以图2所示的移位寄存器的显示模块为例，其中图2所示的显示模块的所有晶体管均为N型晶体管，第一参考电压信号端Vref1为低电位，对应的一种输入输出时序图如图3所示。其中，在显示阶段，显示模块的工作过程共分为三个子阶段：T1，T2和T3。

在T1子阶段，INPUT1＝1，CLK1＝0，CLK3＝1，CLK4＝0，Reset1＝0，CLK7＝0，CLK8＝1。

第三时钟信号端CLK3为高电位，使第七晶体管M7导通，第一复位信号端Reset1为低电平，第二十一晶体管M21截止，导通的第七晶体管M7将第一输入信号端INPUT1的高电平信号提供给第三节点c，使得第三节点的电压Vc为高电平，从而第十九晶体管M19导通，将第一参考电压信号端Vref1的信号提供给第一节点a，使得第一节点的电压Va为低电平，使得第二晶体管M2、第三晶体管M3和第十七晶体管M17截止，由于第一时钟信号端CLK1为低电平，使得第一晶体管M1和第八晶体管M8截止，由于第三节点的电压Vc为高电平为第一电容C1充电，并且使第九晶体管M9和第十晶体管M10导通，导通的第九晶体管M9将第四时钟信号端CLK4的低电平信号提供给第二信号输出端OUT2，导通的第十晶体管M10将第四时钟信号端CLK4的低电平信号提供给第一信号输出端OUT1；在该阶段第一时钟信号端CLK1始终保持低电平，第一晶体管M1和第八晶体管M8一直处于截止状态。

在T2子阶段，INPUT1＝0，CLK1＝0，CLK3＝0，CLK4＝1，Reset1＝0，CLK7＝0，CLK8＝1。

在该阶段由于第一电容C1的存在，第三节点的电压Vc仍保持高电位，第九晶体管M9和第十晶体管M10导通，导通的第九晶体管M9将第四时钟信号端CLK4为高电位提供给第二信号输出端OUT2，导通的第十晶体管M10将第四时钟信号端CLK4为高电位提供给第一信号输出端OUT1。

在T3子阶段，INPUT1＝0，CLK1＝0，CLK3＝1，CLK4＝0，Reset1＝1，CLK7＝0，CLK8＝1。

由于第一复位信号端Reset1为高电位使得第二十一晶体管M21导通，将第一参考电压信号端Vref1的信号提供给第三节点c，将第三节点c的电位拉低，即对第三节点c的电位进行复位；由于第三节点的电压Vc为低电平，第十九晶体管M19截止，第二十晶体管M20将第八时钟信号端CLK8的高电平信号提供给第一节点a，使得第二晶体管M2和第三晶体管M3导通，对第一信号输出端OUT1和第二信号输出端OUT2进行放噪，使得第一信号输出端OUT1和第二信号输出端OUT2输出低电平信号。

实施例二

以图4所示的移位寄存器的检测模块为例，其中图4所示的检测模块的所有晶体管均为N型晶体管，第一参考电压信号端Vref1为低电位，对应的一种输入输出时序图如图5所示。其中，在非显示阶段，检测模块的工作过程共分为三个子阶段：t1，t2和t3。

在t1子阶段，INPUT2＝1，CLK1＝1，CLK9＝0，CLK5＝1，CLK6＝0，CLK2＝0，CLK7＝0，CLK8＝1，Reset2＝0；

在初始时第八时钟信号端CLK8为高电平，使第二十五晶体管M25导通将第八时钟信号端CLK8为高电平提供给第二节点b；即第二节点的电压Vb为高电平，使得第二十二晶体管M22导通将第一参考电压信号端Vref1的信号提供给第四节点d，将第四节点的电压Vd置为低电位；此时，第五时钟信号端CLK5为高电平，第十一晶体管M11导通，将第二输入信号端INPUT2的高电平信号提供给第四节点d，使第四节点的电压Vd为高电位，并对第二电容C2充电；第六时钟信号端CLK6为低电位，第五时钟信号端CLK5为高电位，但是第十五晶体管M15的沟道宽长比大于第十二晶体管M12的沟道宽长比，使得第六晶体管M6的栅极为高电位，第六晶体管M6导通将第二时钟信号端CLK2的低电平信号提供给第一信号输出端OUT1。此时第四节点的电压Vd为高电位，第十四晶体管M14导通将第一参考电压信号端Vref1的信号提供给第十六晶体管M16的栅极，第十六晶体管M16截止，不影响第一信号输出端OUT1的输出。

在t2子阶段，INPUT2＝0，CLK1＝1，CLK9＝0，CLK5＝0，CLK6＝1，CLK2＝1，CLK7＝0，CLK8＝1，Reset2＝0；

由于第二电容C2的存在，第四节点的电压Vd仍保持高电位，使得第十二晶体管M12导通将第六时钟信号端CLK6的高电平信号提供给第六晶体管M6的栅极，使得第六晶体管M6导通将第二时钟信号端CLK2的高电平信号提供给第一信号输出端OUT1；此时第五时钟信号端CLK5为低电位，第十一晶体管M11和第十五晶体管M15截止；第四节点的电压Vd为高电平信号使得第十四晶体管M14导通，导通的第十四晶体管M14将第一参考电压信号端Vref1提供给第十六晶体管M6的栅极，使第十六晶体管M16截止不影响第一信号输出端OUT1的输出。

在t3子阶段，INPUT2＝0，CLK1＝1，CLK9＝0，CLK5＝1，CLK6＝0，CLK2＝0，CLK7＝0，CLK8＝1，Reset2＝1；

在该子阶段第二复位信号端Reset2和第五时钟信号端CLK5均为高电平信号，使得第十一晶体管M11和第二十六晶体管M26导通，导通的第十一晶体管M11将第二输入信号端INPUT2的低电平信号提供给第四节点d，第二十六晶体管M26导通将第一参考电压信号端Vref1的信号提供给第四节点d，对第四节点d进行复位；此时由于第五时钟信号端CLK5为高电平，第十五晶体管M15导通将第五时钟信号端CLK5的高电平信号提供给第六晶体管M6的栅极，使得第六晶体管M6导通将第二时钟信号端CLK2的低电平信号提供给第一信号输出端OUT1，将第一信号输出端OUT1的电位拉低。

由上述两个实施例可知，在本发明上述实施例提供的移位寄存器中，显示模块主要在显示阶段进行工作，而检测模块主要在非显示阶段进行工作，因此，在显示模块进行工作时，与检测模块中各晶体管连接的信号端的信号使检测模块内的各晶体管处于截止状态，以避免对显示模块的输出产生影响；在检测模块进行工作时，与显示模块中各晶体管连接的信号端的信号使显示模块的各晶体管处于截止状态，以避免对检测模块的输出产生影响。

其中，显示模块中的第一晶体管和第八晶体管与检测模块中的第十四晶体管均通过第一时钟信号端进行控制。在显示阶段，第一时钟信号端保持低电平信号，第一晶体管、第八晶体管和第十四晶体管处于截止状态，第二晶体管、第三晶体管和第五晶体管处于正向偏压状态；在非显示阶段，第一时钟信号端保持高电平信号，第一晶体管、第八晶体管和第十四晶体管处于导通状态，且第二晶体管、第三晶体管和第五晶体管处于反向偏压状态；通过上述方式既可以实现显示面板的正常显示和检测，还可以通过在不同阶段的第一时钟信号的变化使第二晶体管、第三晶体管和第五晶体管的偏压状态处于不断的变化的过程中，避免了第二晶体管、第三晶体管和第五晶体管长期处于一种偏压状态下使得晶体管的阈值电压产生变化，从而保证了移位寄存器的正常输出。

需要说明的是，在本发明实施例提供的上述移位寄存器中，如图6所示，每一帧包括显示阶段Display和非显示阶段Blank，检测模块工作的3个子阶段(t1、t2和t3)并不是在一帧时间内的非显示阶段Blank全部完成的，而是在一帧时间内的非显示阶段Blank检测模块仅完成一个子阶段，即在第一帧的非显示阶段Blank完成t1自己阶段，在第二帧的非显示阶段Blank完成t2子阶段，在第三帧的非显示阶段Blank完成t3子阶段，在三帧的时间内完成一次检测，其中，在显示阶段Display和非显示阶段Blank各信号端所输出的信号与上述两个实施例中所描述的一致，在此不再赘述。

基于同一发明构思，本发明实施例还提供了一种移位寄存器的驱动方法，包括：

在显示阶段，第一晶体管在第一时钟信号端的控制下将第一参考电压信号端的信号提供给第一节点；第二晶体管在第一节点的电位的控制下将第一时钟信号端的信号提供给第二信号输出端；第三晶体管在第一节点的电位的控制下将第一时钟信号端的信号提供给第一信号输出端；

在非显示阶段，第四晶体管在第一时钟信号端的控制下将第一时钟信号端的信号提供给第二节点；第五晶体管在第二节点的电位的控制下将第一时钟信号端的信号提供给第六晶体管的栅极；第六晶体管在第五晶体管的第二极的电位的控制下将第二时钟信号端的信号提供给第一信号输出端；

其中，在显示阶段第一时钟信号端提供第一电平信号，在非显示阶段第一时钟信号端提供第二电平信号。

上述实施例中移位寄存器的驱动方法的具体驱动过程已经在上述移位寄存器的实施例一和实施例二中进行了详尽的阐述，因此，上述实施例中移位寄存器的驱动方法的具体驱动过程可以参考实施例一和实施例二进行实施，在此不再赘述。

基于同一发明构思，本发明实施例还提供了一种栅极驱动电路，包括级联的多个本发明实施例提供的上述任一种移位寄存器。

具体地，在本发明上述实施例提供的栅极驱动电路中，各移位寄存器中的显示模块与显示模块进行级联，检测模块与检测模块进行级联。其中，各显示模块是通过第二信号输出端进行级联，各检测模块通过第一信号输出端进行级联。

基于同一发明构思，本发明实施例还提供了一种显示装置，包括上述的栅极驱动电路，通过该栅极驱动电路为显示装置中阵列基板上的各栅线提供扫描信号。该显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。该显示装置的实施可以参见上述栅极驱动电路的实施例，重复之处不再赘述。

本发明实施例提供的上述移位寄存器及其驱动方法、栅极驱动电路、显示装置，其中该移位寄存器包括显示模块和检测模块，所述显示模块用于在显示阶段向对应的栅线提供驱动扫描信号；所述检测模块用于在非显示阶段向对应的所述栅线提供检测扫描信号；通过在显示阶段向第一时钟信号端提供第一电平信号，在非显示阶段向第一时钟信号端提供第二电平信号，使得长期处于正向偏压的第二晶体管、第三晶体管和第五晶体管在非显示阶段处于反向偏压的状态，通过上述方式可以缓解第二晶体管、第三晶体管和第五晶体管在显示阶段长期处于正向偏压带来的阈值电压变化，从而保证了移位寄存器的正常输出。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种移位寄存器，包括：显示模块和检测模块，所述显示模块用于在显示阶段向对应的栅线提供驱动扫描信号；所述检测模块用于在非显示阶段向对应的所述栅线提供检测扫描信号；其特征在于，所述显示模块包括第一晶体管、第二晶体管和第三晶体管；所述第一晶体管用于在第一时钟信号端的控制下将第一参考电压信号端的信号提供给第一节点；所述第二晶体管用于在所述第一节点的电位的控制下将所述第一时钟信号端的信号提供给第二信号输出端；所述第三晶体管用于在所述第一节点的电位的控制下将所述第一时钟信号端的信号提供给第一信号输出端；

所述检测模块包括第四晶体管、第五晶体管和第六晶体管；所述第四晶体管用于在所述第一时钟信号端的控制下将所述第一参考电压信号端的信号提供给第二节点；所述第五晶体管用于在所述第二节点的电位的控制下将所述第一时钟信号端的信号提供给所述第六晶体管的栅极；所述第六晶体管用于在所述第五晶体管的第二极的电位的控制下将第二时钟信号端的信号提供给所述第一信号输出端；

其中，在所述显示阶段所述第一时钟信号端提供第一电平信号，在所述非显示阶段所述第一时钟信号端提供第二电平信号。

2.如权利要求1所述的移位寄存器，其特征在于，所述显示模块还包括：第七晶体管、第八晶体管、第九晶体管、第十晶体管和第一电容；

所述第七晶体管用于在第三时钟信号端的控制下将第一输入信号端的信号提供给第三节点；

所述第八晶体管用于在所述第一时钟信号端的控制下将所述第一参考电压信号端的信号提供给所述第三节点；

所述第九晶体管用于在所述第三节点的控制下将第四时钟信号端的信号提供给所述第二信号输出端；

所述第十晶体管用于在所述第三节点的控制下将所述第四时钟信号端的信号提供给所述第一信号输出端；

所述第一电容用于保持所述第三节点与所述第一信号输出端之间的电压差稳定。

3.如权利要求1所述的移位寄存器，其特征在于，所述检测模块还包括：第十一晶体管、第十二晶体管、第十三晶体管、第十四晶体管、第十五晶体管、第十六晶体管和第二电容；

所述第十一晶体管用于在第五时钟信号端的控制下将第二输入信号端的信号提供给第四节点；

所述第十二晶体管在所述第四节点的电位的控制下将第六时钟信号端的信号提供给所述第六晶体管的栅极；

所述第十三晶体管用于在第六时钟信号端的控制下将所述第六时钟信号端的信号提供给第五节点；

所述第十四晶体管用于在所述第四节点的控制下将所述第一参考电压信号端的信号提供给所述第五节点；

所述第十五晶体管用于在所述第五时钟信号端的控制下将所述第五时钟信号端的信号提供给所述第六晶体管的栅极；

所述第十六晶体管用于在所述第五节点的控制下将所述第一参考电压信号端的信号提供给所述第一信号输出端；

所述第二电容用于保持所述第四节点与所述第六晶体管的栅极之间的电压差稳定。

4.如权利要求2所述的移位寄存器，其特征在于，所述显示模块还包括：第十七晶体管、第十八晶体管、第十九晶体管和第二十晶体管；

所述第十七晶体管用于在所述第一节点的控制下将所述第一参考电压信号端的信号提供给所述第三节点；

所述第十八晶体管用于在第七时钟信号端的控制下将所述第七时钟信号端的信号提供给所述第一节点；

所述第十九晶体管用于在所述第三节点的控制下将所述第一参考电压信号端的信号提供给所述第一节点；

所述第二十晶体管用于在第八时钟信号端的控制下将所述第八时钟信号端的信号提供给所述第一节点；

其中，所述第七时钟信号端的信号的相位与所述第八时钟信号端的信号的相位相反。

5.如权利要求2所述的移位寄存器，其特征在于，所述显示模块还包括：第二十一晶体管；

所述第二十一晶体管用于在第一复位信号端的控制下将所述第一参考电压信号端的信号提供给所述第三节点。

6.如权利要求3所述的移位寄存器，其特征在于，所述检测模块还包括：第二十二晶体管、第二十三晶体管、第二十四晶体管和第二十五晶体管；

所述第二十二晶体管用于在所述第二节点的电位的控制下将所述第一参考电压信号端的信号提供给所述第四节点；

所述第二十三晶体管用于在所述第四节点的电位的控制下将所述第一参考电压信号端的信号提供给所述第二节点；

所述第二十四晶体管用于在第七时钟信号端的控制下将所述第七时钟信号端的信号提供给所述第二节点；

所述第二十五晶体管用于在第八时钟信号端的控制下将所述第八时钟信号端的信号提供给所述第二节点；

其中，所述第七时钟信号端的信号的相位与所述第八时钟信号端的信号的相位相反。

7.如权利要求3所述的移位寄存器，其特征在于，所述检测模块还包括：第二十六晶体管和第二十七晶体管；

所述第二十六晶体管用于在第二复位信号端的控制下将所述第一参考电压信号端的信号提供给所述第四节点；

所述第二十七晶体管用于在第九时钟信号端的控制下将所述第一参考电压信号端的信号提供给所述第五节点。

8.一种如权利要求1-7任一项所述的移位寄存器的驱动方法，其特征在于，包括：

在显示阶段，所述第一晶体管在所述第一时钟信号端的控制下将所述第一参考电压信号端的信号提供给所述第一节点；所述第二晶体管在所述第一节点的电位的控制下将所述第一时钟信号端的信号提供给所述第二信号输出端；所述第三晶体管在所述第一节点的电位的控制下将所述第一时钟信号端的信号提供给所述第一信号输出端；

在非显示阶段，所述第四晶体管在所述第一时钟信号端的控制下将所述第一时钟信号端的信号提供给所述第二节点；所述第五晶体管在所述第二节点的控制下将所述第一时钟信号端的信号提供给所述第六晶体管的栅极；所述第六晶体管在所述第五晶体管的第二极的电位的控制下将所述第二时钟信号端的信号提供给所述第一信号输出端；

其中，在所述显示阶段所述第一时钟信号端提供第一电平信号，在所述非显示阶段所述第一时钟信号端提供第二电平信号。

9.一种栅极驱动电路，其特征在于，包括如权利要求1-7任一项所述的移位寄存器。

10.一种显示装置，其特征在于，包括如权利要求9所述的栅极驱动电路。

Images