CN107123390A - 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置 - Google Patents

Abstract

本发明公开了一种本发明实施例提供的移位寄存器、其驱动方法、栅极驱动电路及显示装置，包括：输入模块、复位模块、第一控制模块、第二控制模块以及输出模块；通过上述各模块的相互配合，可以采用简单的结构使扫描信号输出端输出用于输入对应的栅线中的扫描信号，使级联信号输出端输出级联信号，并将该级联信号作为级联的其它级移位寄存器的输入信号端的信号，从而可以使用于输出级联信号的级联信号输出端与用于输出扫描信号的扫描信号输出端是不同的输出端，因此可以避免输入栅线的扫描信号对输入下一级移位寄存器输入信号端的信号干扰，提高移位寄存器的稳定性，进而可以使由多个该移位寄存器级联形成的电路整体稳定性较好。

Description

一种移位寄存器、其驱动方法、栅极驱动电路及显示装置

技术领域

本发明涉及显示技术领域，特别涉及一种移位寄存器、其驱动方法、栅极驱动电路及显示装置。

背景技术

随着显示技术的飞速发展，显示面板越来越向着高集成度和低成本的方向发展。其中，阵列基板行驱动(Gate Driver on Array，GOA)技术将薄膜晶体管(Thin FilmTransistor，TFT)栅极开关电路集成在显示面板的阵列基板上以形成对显示面板的扫描驱动，从而可以省去栅极集成电路(Integrated Circuit，IC)的绑定(Bonding)区域以及扇出(Fan-out)区域的布线空间，不仅可以在材料成本和制备工艺两方面降低产品成本，而且可以使显示面板做到两边对称和窄边框的美观设计；并且，这种集成工艺还可以省去栅极扫描线方向的Bonding工艺，从而提高产能和良率。

一般的栅极驱动电路均是由多个级联的移位寄存器组成，通过各级移位寄存器依次向显示面板上的各行栅线输入扫描信号。目前，虽然可以通过输入较多的不同功能的控制信号来实现扫描信号的输出，但是这样导致栅极驱动电路中组成各级移位寄存器的开关晶体管的个数较多，以及造成各开关晶体管之间连接的具体结构也比较复杂，从而导致移位寄存器的结构复杂，导致工艺难度加大，生产成本增加，

发明内容

本发明实施例提供一种移位寄存器、其驱动方法、栅极驱动电路及显示装置，用以简化工艺复杂度，降低生产成本。

因此，本发明实施例提供了一种移位寄存器，包括：输入模块、复位模块、第一控制模块、第二控制模块以及输出模块；其中，

所述输入模块分别与输入信号端、第一时钟信号端以及第一节点相连，用于在所述第一时钟信号端的控制下将所述输入信号端的信号提供给所述第一节点；

所述复位模块分别与复位信号端以及第二节点相连，用于在所述复位信号端的控制下将所述复位信号端的信号提供给所述第二节点；

所述第一控制模块分别与第二时钟信号端、第一参考信号端、所述第一节点、所述第二节点以及所述移位寄存器的级联信号输出端相连，用于在所述第一节点的信号的控制下将所述第二时钟信号端的信号提供给所述级联信号输出端，在所述第二节点的信号的控制下将所述第一参考信号端的信号提供给所述级联信号输出端，以及在所述第一节点处于浮接状态时保持所述第一节点与所述级联信号输出端之间的电压差稳定；

所述第二控制模块分别与第二参考信号端、所述第一节点以及所述第二节点相连，用于在所述第一节点的信号的控制下将所述第二参考信号端的信号提供给所述第二节点；

所述输出模块分别与所述第一参考信号端、第三参考信号端、所述第二节点、所述级联信号输出端以及所述移位寄存器的扫描信号输出端相连，用于在所述第二节点的信号的控制下将所述第一参考信号端的信号提供给所述扫描信号输出端，以及在所述级联信号输出端的信号的控制下将所述第三参考信号端的信号提供给所述扫描信号输出端。

优选地，在本发明实施例提供的上述移位寄存器中，所述移位寄存器还包括：与所述第二节点相连的反相控制模块；所述反相控制模块用于在消隐时间中的预设时长内控制所述第二节点的信号反相。

优选地，在本发明实施例提供的上述移位寄存器中，所述反相控制模块包括：第一电容：其中，所述第一电容的第一端与反相控制信号端相连，第二端与所述第二节点相连。

优选地，在本发明实施例提供的上述移位寄存器中，所述第一控制模块包括：第一开关晶体管、第二开关晶体管以及第二电容；其中，

所述第一开关晶体管的控制极与所述第一节点相连，第一极与所述第二时钟信号端相连，第二极与所述级联信号输出端相连；

所述第二开关晶体管的控制极与所述第二节点相连，第一极与所述第一参考信号端相连，第二极与所述级联信号输出端相连；

所述第二电容的第一端与所述第一节点相连，第二端与所述级联信号输出端相连。

优选地，在本发明实施例提供的上述移位寄存器中，所述第二控制模块包括：第三开关晶体管；其中，

所述第三开关晶体管的控制极与所述第一节点相连，第一极与所述第二参考信号端相连，第二极与所述第二节点相连。

优选地，在本发明实施例提供的上述移位寄存器中，所述输入模块包括：第四开关晶体管；其中，所述第四开关晶体管的控制极与所述第一时钟信号端相连，第一极与所述输入信号端相连，第二极与所述第一节点相连；

所述复位模块包括：第五开关晶体管；其中，所述第五开关晶体管的控制极与其第一极均与所述复位信号端相连，第二极与所述第二节点相连。

优选地，在本发明实施例提供的上述移位寄存器中，所述输出模块包括：第六开关晶体管与第七开关晶体管；其中，

所述第六开关晶体管的控制极与所述级联信号输出端相连，第一极与所述第三参考信号端相连，第二极与所述扫描信号输出端相连；

所述第七开关晶体管的控制极与所述第二节点相连，第一极与所述第一参考信号端相连，第二极与所述扫描信号输出端相连。

相应地，本发明实施例还提供了一种栅极驱动电路，包括级联的多个本发明实施例提供的上述任一种移位寄存器，其中，

第一级移位寄存器的输入信号端与帧触发信号端相连；

除所述第一级移位寄存器外，其余各级所述移位寄存器的输入信号端分别与其相邻的上一级移位寄存器的级联信号输出端相连；

除最后一级移位寄存器外，其余各级所述移位寄存器复位信号端分别与其相邻的下一级移位寄存器的级联信号输出端相连。

相应地，本发明实施例还提供了一种显示装置，包括多条栅线，还包括本发明实施例提供的上述栅极驱动电路；其中，

每一条栅线对应连接所述栅极驱动电路中的一个移位寄存器的扫描信号输出端。

相应地，本发明实施例还提供了一种采用本发明实施例提供的上述任一种移位寄存器的驱动方法，包括：第一阶段、第二阶段、第三阶段；其中，

在所述第一阶段，所述输入模块在所述第一时钟信号端的控制下将所述输入信号端的信号提供给所述第一节点；所述第一控制模块在所述第一节点的信号的控制下将所述第二时钟信号端的信号提供给所述级联信号输出端；所述第二控制模块在所述第一节点的信号的控制下将所述第二参考信号端的信号提供给所述第二节点；

在所述第二阶段，所述第一控制模块在所述第一节点处于浮接状态时保持所述第一节点与所述级联信号输出端之间的电压差稳定，以及在所述第一节点的信号的控制下将所述第二时钟信号端的信号提供给所述级联信号输出端；所述第二控制模块在所述第一节点的信号的控制下将所述第二参考信号端的信号提供给所述第二节点；所述输出模块在所述级联信号输出端的信号的控制下将所述第三参考信号端的信号提供给所述扫描信号输出端；

在所述第三阶段，所述输入模块在所述第一时钟信号端的控制下将所述输入信号端的信号提供给所述第一节点；所述复位模块在所述复位信号端的控制下将所述复位信号端的信号提供给所述第二节点；所述第一控制模块在所述第二节点的信号的控制下将所述第一参考信号端的信号提供给所述级联信号输出端；所述输出模块在所述第二节点的信号的控制下将所述第一参考信号端的信号提供给所述扫描信号输出端。

本发明有益效果如下：

本发明实施例提供的移位寄存器、其驱动方法、栅极驱动电路及显示装置，包括：输入模块、复位模块、第一控制模块、第二控制模块以及输出模块；其中，输入模块用于在第一时钟信号端的控制下将输入信号端的信号提供给第一节点；复位模块用于在复位信号端的控制下将复位信号端的信号提供给第二节点；第一控制模块用于在第一节点的信号的控制下将第二时钟信号端的信号提供给级联信号输出端，在第二节点的信号的控制下将第一参考信号端的信号提供给级联信号输出端，以及在第一节点处于浮接状态时保持第一节点与级联信号输出端之间的电压差稳定；第二控制模块用于在第一节点的信号的控制下将第二参考信号端的信号提供给第二节点；输出模块用于在第二节点的信号的控制下将第一参考信号端的信号提供给扫描信号输出端，以及在级联信号输出端的信号的控制下将第三参考信号端的信号提供给扫描信号输出端。因此，通过上述各模块的相互配合，可以采用简单的结构使扫描信号输出端输出用于输入对应的栅线中的扫描信号，使级联信号输出端输出级联信号，并将该级联信号作为级联的其它级移位寄存器的输入信号端的信号，从而可以使用于输出级联信号的级联信号输出端与用于输出扫描信号的扫描信号输出端是不同的输出端，因此可以避免输入栅线的扫描信号对输入下一级移位寄存器输入信号端的信号干扰，提高移位寄存器的稳定性，进而可以使由多个该移位寄存器级联形成的电路整体稳定性较好。

附图说明

图1为本发明实施例提供的移位寄存器的结构示意图之一；

图2为本发明实施例提供的移位寄存器的结构示意图之二；

图3a为图1所示的移位寄存器的具体结构示意图之一；

图3b为图1所示的移位寄存器的具体结构示意图之二；

图4a为图2所示的移位寄存器的具体结构示意图之一；

图4b为图2所示的移位寄存器的具体结构示意图之二；

图5a为图3a所示的移位寄存器的时序图；

图5b为图4a所示的移位寄存器的时序图；

图6a至图6f分别图4a所示的移位寄存器的仿真模拟示意图；

图7为本发明实施例提供的驱动方法的流程图；

图8a为本发明实施例提供的栅极驱动电路的结构示意图之一；

图8b为本发明实施例提供的栅极驱动电路的结构示意图之二。

具体实施方式

为了使本发明的目的，技术方案和优点更加清楚，下面结合附图，对本发明实施例提供的移位寄存器、其驱动方法、栅极驱动电路及显示装置的具体实施方式进行详细地说明。应当理解，下面所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。并且在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。

本发明实施例提供了一种移位寄存器，如图1所示，包括：输入模块10、复位模块20、第一控制模块30、第二控制模块40以及输出模块50；其中，

输入模块10分别与输入信号端Input、第一时钟信号端CK1以及第一节点A相连，用于在第一时钟信号端CK1的控制下将输入信号端Input的信号提供给第一节点A；

复位模块20分别与复位信号端Reset以及第二节点B相连，用于在复位信号端Reset的控制下将复位信号端Reset的信号提供给第二节点B；

第一控制模块30分别与第二时钟信号端CK2、第一参考信号端Vref1、第一节点A、第二节点B以及移位寄存器的级联信号输出端Output1相连，用于在第一节点A的信号的控制下将第二时钟信号端CK2的信号提供给级联信号输出端Output1，在第二节点B的信号的控制下将第一参考信号端Vref1的信号提供给级联信号输出端Output1，以及在第一节点A处于浮接状态时保持第一节点A与级联信号输出端Output1之间的电压差稳定；

第二控制模块40分别与第二参考信号端Vref2、第一节点A以及第二节点B相连，用于在第一节点A的信号的控制下将第二参考信号端Vref2的信号提供给第二节点B；

输出模块50分别与第一参考信号端Vref1、第三参考信号端Vref3、第二节点B、级联信号输出端Output1以及移位寄存器的扫描信号输出端Output2相连，用于在第二节点B的信号的控制下将第一参考信号端Vref1的信号提供给扫描信号输出端Output，以及在级联信号输出端Output1的信号的控制下将第三参考信号端Vref1的信号提供给扫描信号输出端Output。

本发明实施例提供的上述移位寄存器，包括：输入模块、复位模块、第一控制模块、第二控制模块以及输出模块；其中，输入模块用于在第一时钟信号端的控制下将输入信号端的信号提供给第一节点；复位模块用于在复位信号端的控制下将复位信号端的信号提供给第二节点；第一控制模块用于在第一节点的信号的控制下将第二时钟信号端的信号提供给级联信号输出端，在第二节点的信号的控制下将第一参考信号端的信号提供给级联信号输出端，以及在第一节点处于浮接状态时保持第一节点与级联信号输出端之间的电压差稳定；第二控制模块用于在第一节点的信号的控制下将第二参考信号端的信号提供给第二节点；输出模块用于在第二节点的信号的控制下将第一参考信号端的信号提供给扫描信号输出端，以及在级联信号输出端的信号的控制下将第三参考信号端的信号提供给扫描信号输出端。因此，通过上述各模块的相互配合，可以采用简单的结构使扫描信号输出端输出用于输入对应的栅线中的扫描信号，使级联信号输出端输出级联信号，并将该级联信号作为级联的其它级移位寄存器的输入信号端的信号，从而可以使用于输出级联信号的级联信号输出端与用于输出扫描信号的扫描信号输出端是不同的输出端，因此可以避免输入栅线的扫描信号对输入下一级移位寄存器输入信号端的信号干扰，提高移位寄存器的稳定性，进而可以使由多个该移位寄存器级联形成的电路整体稳定性较好。

为了避免相邻两帧扫描时间互相影响，一般在相邻两帧扫描时间之间设置消隐时间(Blank time)。一般晶体管的栅极长时间处于同一偏压下时，该晶体管的阈值电压会严重漂移，从而影响该晶体管的特性。为了使与第二节点连接的晶体管漂移后的阈值电压能够尽快恢复，在具体实施时，在本发明实施例提供的上述移位寄存器中，如图2所示，移位寄存器还可以包括：与第二节点B相连的反相控制模块60；反相控制模块60用于在消隐时间中的预设时长内控制第二节点B的信号反相。其中，预设时长可以为消隐时间的全部时长，或者预设时长也可以小于消隐时间的时长。在实际应用中，预设时长的具体设置需要根据实际应用环境来设计确定，在此不作限定。这样可以在消隐时间中使与第二节点连接的晶体管漂移的阈值电压进行恢复，从而保持输出的稳定性。

在具体实施时，在本发明实施例提供的上述移位寄存器中，反相控制模块还可以用于保持第二节点的电位稳定。

在具体实施时，在本发明实施例提供的上述移位寄存器中，第一参考信号端的电压与第二参考信号端的电压均小于第三参考信号端的电压。并且第二参考信号端的电压可以小于或等于第一参考信号端的电压，这需要根据实际应用环境设计确定，在此不作限定。

下面结合具体实施例，对本发明进行详细说明。需要说明的是，本实施例中是为了更好的解释本发明，但不限制本发明。

在具体实施时，在本发明实施例提供的上述移位寄存器中，如图3a至图4b所示，输入模块10具体可以包括：第四开关晶体管M4；其中，

第四开关晶体管M4的控制极与第一时钟信号端CK1相连，第一极与输入信号端Input相连，第二极与第一节点A相连。

在具体实施时，在本发明实施例提供的上述移位寄存器中，如图3a与图4a所示，第四开关晶体管M4可以为N型晶体管。或者，如图3b与图4b所示，第四开关晶体管M4也可以为P型晶体管，在此不作限定。

在具体实施时，在本发明实施例提供的上述移位寄存器中，第四开关晶体管在第一时钟信号端的信号的控制下处于导通状态时，可以将输入信号端的信号提供给第一节点。

在具体实施时，在本发明实施例提供的上述移位寄存器中，如图3a至图4b所示，复位模块20具体可以包括：第五开关晶体管M5；

其中，第五开关晶体管M5的控制极与其第一极均与复位信号端Reset相连，第二极与第二节点B相连。

在具体实施时，在本发明实施例提供的上述移位寄存器中，如图3a与图4a所示，第五开关晶体管M5可以为N型晶体管。或者，如图3b与图4b所示，第五开关晶体管M5也可以为P型晶体管，在此不作限定。

在具体实施时，在本发明实施例提供的上述移位寄存器中，第五开关晶体管在复位信号端的信号的控制下处于导通状态时，可以将复位信号端的信号提供给第二节点。

在具体实施时，在本发明实施例提供的上述移位寄存器中，如图3a至图4b所示，第一控制模块30具体可以包括：第一开关晶体管M1、第二开关晶体管M2以及第二电容C2；其中，

第一开关晶体管M1的控制极与第一节点A相连，第一极与第二时钟信号端CK2相连，第二极与级联信号输出端Output1相连；

第二开关晶体管M2的控制极与第二节点B相连，第一极与第一参考信号端Vref1相连，第二极与级联信号输出端Output1相连；

第二电容C2的第一端与第一节点A相连，第二端与级联信号输出端Output1相连。

在具体实施时，在本发明实施例提供的上述移位寄存器中，如图3a与图4a所示，第一开关晶体管M1与第二开关晶体管M2可以为N型晶体管。或者，如图3b与图4b所示，第一开关晶体管M1与第二开关晶体管M2也可以为P型晶体管，在此不作限定。

在具体实施时，在本发明实施例提供的上述移位寄存器中，第一开关晶体管在第一节点的信号的控制下处于导通状态时，可以将第二时钟信号端的信号提供给级联信号输出端。第二开关晶体管在第二节点的信号的控制下处于导通状态时，可以将第一参考信号端的信号提供给级联信号输出端。在第一节点处于浮接状态时，由于第二电容的自举作用，可以保持其两端的电压差稳定，即可以保持第一节点与级联信号输出端之间的电压差稳定。

在具体实施时，在本发明实施例提供的上述移位寄存器中，如图3a至图4b所示，第二控制模块40具体可以包括：第三开关晶体管M3；其中，

第三开关晶体管M3的控制极与第一节点A相连，第一极与第二参考信号端Vref2相连，第二极与第二节点B相连。

在具体实施时，在本发明实施例提供的上述移位寄存器中，如图3a与图4a所示，第三开关晶体管M3可以为N型晶体管。或者，如图3b与图4b所示，第三开关晶体管M3也可以为P型晶体管，在此不作限定。

在具体实施时，在本发明实施例提供的上述移位寄存器中，第三开关晶体管在第一节点的信号的控制下处于导通状态时，可以将第二参考信号端的信号提供给第二节点。

在具体实施时，在本发明实施例提供的上述移位寄存器中，如图3a至图4b所示，输出模块50具体可以包括：第六开关晶体管M6与第七开关晶体管M7；其中，

第六开关晶体管M6的控制极与级联信号输出端Output1相连，第一极与第三参考信号端Vref3相连，第二极与扫描信号输出端Output2相连；

第七开关晶体管M7的控制极与第二节点B相连，第一极与第一参考信号端Vref1相连，第二极与扫描信号输出端Output2相连。

在具体实施时，在本发明实施例提供的上述移位寄存器中，如图3a与图4a所示，第六开关晶体管M6与第七开关晶体管M7可以为N型晶体管。或者，如图3b与图4b所示，第六开关晶体管M6与第七开关晶体管M7也可以为P型晶体管，在此不作限定。

在具体实施时，在本发明实施例提供的上述移位寄存器中，第六开关晶体管在级联信号输出端的信号的控制下处于导通状态时，可以将第三参考信号端的信号提供给扫描信号输出端。第七开关晶体管在第二节点的信号的控制下处于导通状态时，可以将第一参考信号端的信号提供给扫描信号输出端。

在具体实施时，在本发明实施例提供的上述移位寄存器中，如图4a与图4b所示，反相控制模块60具体可以包括：第一电容C1：

其中，第一电容C1的第一端与反相控制信号端CS相连，第二端与第二节点B相连。

在具体实施时，在本发明实施例提供的上述移位寄存器中，在输入信号端的有效脉冲信号的电位为高电位时，反相控制信号端在消隐时间是预设时长内为低电位，其余时间为高电位。在输入信号端的有效脉冲信号的电位为低电位时，反相控制信号端在消隐时间是预设时长内为高电位，其余时间为低电位。

在具体实施时，在本发明实施例提供的上述移位寄存器中，第一电容可以将反相控制信号端的信号耦合到第二节点，即第一电容可以在消隐时间中的预设时长内将反相控制信号端的信号耦合到第二节点，以控制第二节点的信号反相。这样可以避免第二开关晶体管的控制极与第七开关晶体管的控制极长时间处于同一偏压下，从而可以使第二开关晶体管与第七开关晶体管漂移的阈值电压得到恢复，进而进一步使移位寄存器稳定工作。

以上仅是举例说明本发明实施例提供的移位寄存器中各模块的具体结构，在具体实施时，上述各模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不作限定。

进一步地，为了简化制备工艺，在具体实施时，在本发明实施例提供的上述移位寄存器中，如图3a与图4a所示，所有开关晶体管可以均为N型开关晶体管。或者，如图3b与图4b所示，所有开关晶体管也可以均为P型开关晶体管。

进一步的，在具体实施时，N型开关晶体管在高电位作用下导通，在低电位作用下截止；P型开关晶体管在高电位作用下截止，在低电位作用下导通。

需要说明的是，本发明上述实施例中提到的开关晶体管可以是薄膜晶体管(TFT，Thin Film Transistor)，也可以是金属氧化物半导体场效应管(MOS，Metal OxideScmiconductor)，在此不作限定。在具体实施中，这些开关晶体管的控制极为其栅极，其第一极和第二极根据开关晶体管类型以及信号端的信号的不同，可以将第一极作为开关晶体管的源极或漏极，以及将第二极作为开关晶体管的漏极或源极，在此不作限定。

下面分别以图4a与图4b所示的移位寄存器的电路结构为例，结合电路时序图对本发明实施例提供的上述移位寄存器的工作过程作以描述。下述描述中以1表示高电位信号，0表示低电位信号，其中，1和0代表其逻辑电位，仅是为了更好的解释本发明实施例提供的上述移位寄存器的工作过程，而不是在具体实施时施加在各开关晶体管的控制极上的电位。

实施例一、

以图4a所示的移位寄存器的结构为例对其工作过程作以描述，对应的输入输出时序图如图5a所示，具体地，主要选取如图5a所示的输入输出时序图中的T1、T2和T3三个阶段，并且消隐时间Blank time内具有反相阶段T0，该反相阶段T0的时长即为预设时长。其中，第一参考信号端Vref1的电位与第二参考信号端Vref2的电位均为低电位，第三参考信号端Vref3的电位为高电位；反相控制信号端CS在一帧扫描时间的消隐时间Blank time中的预设时长内为低电位，其余时间均为高电位。

在T1阶段，Input＝1、Reset＝0、CS＝1、CK1＝1、CK2＝0。

由于CK1＝1，因此第四开关晶体管M4导通并将输入信号端Input的高电位的信号提供给第一节点A，使第一节点A的电位为高电位。由于第一节点A的电位为高电位，因此第一开关晶体管M1与第三开关晶体管M3均导通。由于第一开关晶体管M1导通并将第二时钟信号端CK2的低电位的信号提供给级联信号输出端Output1，因此级联信号输出端Output1输出低电位的级联信号，并且使第二电容C2充电。由于级联信号输出端Output1为低电位，因此第六开关晶体管M6截止。由于第三开关晶体管M3导通并将低电位的第二参考信号端Vref2的信号提供给第二节点B，使第二节点B的电位为低电位，第一电容C1充电。由于第二节点B的电位为低电位，因此第二开关晶体管M2与第七开关晶体管M7均截止，因此扫描信号输出端Output2保持上一帧的低电位的信号输出。由于Reset＝0，因此第五开关晶体管M5截止。

在T2阶段，Input＝0、Reset＝0、CS＝1、CK1＝0、CK2＝1。

由于CK1＝0，因此第四开关晶体管M4截止，第一节点A处于浮接状态。由于第一节点A处于浮接状态，由于第二电容C2的自举作用，可以保持第一节点A的电位为高电位，因此可以使第一开关晶体管M1与第三开关晶体管M3导通。由于第一开关晶体管M1导通并将第二时钟信号端CK2的高电位的信号提供给级联信号输出端Output1，因此级联信号输出端Output1输出高电位的级联信号。由于级联信号输出端Output1为高电位，由于第二电容C2的自举作用，第一节点A的电位被拉高，以使第一开关晶体管M1完全导通，从而使第二时钟信号端CK2可以无电压损失的提供给级联信号输出端Output1。由于级联信号输出端Output1为高电位，因此第六开关晶体管M6导通并将第三参考信号端Vref3的高电位的信号提供给扫描信号输出端Output2，因此扫描信号输出端Output2输出高电位的扫描信号。由于第三开关晶体管M3导通并将低电位的第二参考信号端Vref2的信号提供给第二节点B，使第二节点B的电位为低电位。由于第二节点B的电位为低电位，因此第二开关晶体管M2与第七开关晶体管M7均截止。由于Reset＝0，因此第五开关晶体管M5截止。

在T3阶段，Input＝0、Reset＝1、CS＝1、CK1＝1、CK2＝0。

由于CK1＝1，因此第四开关晶体管M4导通并将输入信号端Input的低电位的信号提供给第一节点A，使第一节点A的电位为低电位。由于第一节点A的电位为低电位，因此第一开关晶体管M1与第三开关晶体管M3均截止。由于Reset＝1，因此第五开关晶体管M5导通并将复位信号端Reset的高电位的信号提供给第二节点B，使第二节点B的电位为高电位，因此第一电容C1两端的电位均为高电位。由于第二节点B的电位为高电位，因此第二开关晶体管M2与第七开关晶体管M7均导通。由于第二开关晶体管M2导通并将第一参考信号端Vref1的低电位的信号提供给级联信号输出端Output1，因此级联信号输出端Output1输出低电位的级联信号。由于级联信号输出端Output1为低电位，因此第六开关晶体管M6截止。由于第七开关晶体管M7导通并将第一参考信号端Vref1的低电位的信号提供给扫描信号输出端Output2，因此扫描信号输出端Output2输出低电位的扫描信号。

在T3阶段之后且在消隐时间之前还可以包括：T4与T5阶段。

在T4阶段，Input＝0、Reset＝0、CS＝1、CK1＝0、CK2＝1。

由于CK1＝0，因此第四开关晶体管M4截止。由于Reset＝0，因此第五开关晶体管M5截止。因此，第一节点A与第二节点B处于浮接状态。由于第一电容C1的自举作用可以保持第二节点B的电位为高电位，以使第二开关晶体管M2与第七开关晶体管M7均导通。由于第二开关晶体管M2导通并将第一参考信号端Vref1的低电位的信号提供给级联信号输出端Output1，因此级联信号输出端Output1输出低电位的级联信号。由于级联信号输出端Output1为低电位，因此第六开关晶体管M6截止。由于第七开关晶体管M7导通并将第一参考信号端Vref1的低电位的信号提供给扫描信号输出端Output2，因此扫描信号输出端Output2输出低电位的扫描信号。由于第二电容C2的自举作用可以保持第一节点A的电位为低电位，以使第一开关晶体管M1截止。

在T5阶段，Input＝0、Reset＝0、CS＝1、CK1＝1、CK2＝0。

由于CK1＝1，因此第四开关晶体管M4导通并将输入信号端Input的低电位的信号提供给第一节点A，使第一节点A的电位为低电位。由于第一节点A的电位为低电位，因此第一开关晶体管M1与第三开关晶体管M3均截止。由于Reset＝0，因此第五开关晶体管M5截止，第二节点B为浮接状态。由于第一电容C1的自举作用可以保持第二节点B的电位为高电位，以使第二开关晶体管M2与第七开关晶体管M7均导通。由于第二开关晶体管M2导通并将第一参考信号端Vref1的低电位的信号提供给级联信号输出端Output1，因此级联信号输出端Output1输出低电位的级联信号。由于级联信号输出端Output1为低电位，因此第六开关晶体管M6截止。由于第七开关晶体管M7导通并将第一参考信号端Vref1的低电位的信号提供给扫描信号输出端Output2，因此扫描信号输出端Output2输出低电位的扫描信号。

在T5阶段之后且在消隐时间Blank time之前，本发明实施例提供的上述移位寄存器一直重复执行T4阶段与T5阶段的工作过程。

在消隐时间Blank time中的反相阶段T0，Input＝0、Reset＝0、CS＝0、CK1＝0、CK2＝0。由于CK1＝0，因此第四开关晶体管M4截止。由于Reset＝0、因此第五开关晶体管M5截止。因此第二节点B处于浮接状态，由于反相控制信号端CS由高电位变为低电位，并且由于第一电容C1的耦合作用，可以将反相控制信号端CS的低电位的信号耦合到第二节点B，使第二节点B的电位为低电位，从而使第二开关晶体管M2与第七开关晶体管M7的控制极的电位均为低电位而截止。由于第二开关晶体管M2与第七开关晶体管M7的控制极的电位均为低电位，从而可以避免第二开关晶体管M2与第七开关晶体管M7的控制极长时间处于高电位的作用下，进而可以使第二开关晶体管M2与第七开关晶体管M7漂移的阈值电压得到恢复，改善第二开关晶体管M2与第七开关晶体管M7的特性。

实施例一中的移位寄存器，可以采用简单的结构使扫描信号输出端输出扫描信号，使级联信号输出端输出级联信号，从而可以简化电路结构。并且还可以使用于输出级联信号的级联信号输出端与用于输出扫描信号的扫描信号输出端是不同的输出端，从而可以使由多个该移位寄存器级联形成的电路整体稳定性较好。

以图4a所示的移位寄存器的结构为例，采用图6a至图6d所示的信号的时序图对移位寄存器的工作过程进行了仿真模拟，并且，在仿真模拟过程中，第一参考信号端Vref1的信号的电压为-5V，第二参考信号端Vref2的信号的电压为-10V，第三参考信号端Vref3的信号的电压为10V。在图6a至图6d中，纵坐标代表电压，横坐标代表时间。其中，图6a为输入信号端Input输入的信号，并且输入信号端Input输入的信号低电位时的电压与高电位时的电压分别为-5V、15V。图6b为第一时钟信号端CK1输入的信号，并且第一时钟信号端CK1输入的信号低电位时的电压与高电位时的电压分别为-5V、15V。图6c为第二时钟信号端CK2输入的信号，并且第二时钟信号端CK2输入的信号低电位时的电压与高电位时的电压分别为-5V、15V。图6d为反相控制信号端CS输入的信号，并且反相控制信号端CS输入的信号低电位时的电压与高电位时的电压分别为-20V、10V。图6e为对扫描信号输出端Output2输出的信号的仿真模拟示意图，从图6e中可以看出扫描信号输出端Output2可以稳定的输出扫描信号。图6f为对移位寄存器的第二节点B的电压的仿真模拟示意图。在图6d与图6f中，T0阶段为一帧中的消隐时间，可以看出在T0阶段可以使第二节点B的电压拉低，从而可以避免第二开关晶体管M2与第七开关晶体管M7的控制极长时间处于高电压的作用下，进而可以使第二开关晶体管M2与第七开关晶体管M7漂移的阈值电压得到恢复，改善第二开关晶体管M2与第七开关晶体管M7的特性。

实施例二、

以图4b所示的移位寄存器的结构为例对其工作过程作以描述，对应的输入输出时序图如图5b所示，具体地，主要选取如图5b所示的输入输出时序图中的T1、T2和T3三个阶段，并且消隐时间Blank time内具有反相阶段T0，该反相阶段T0的时长即为预设时长。其中，第一参考信号端Vref1的电位与第二参考信号端Vref2的电位均为高电位，第三参考信号端Vref3的电位为低电位；反相控制信号端CS在一帧扫描时间的消隐时间Blank time中的预设时长内为高电位，其余时间均为低电位。

在T1阶段，Input＝0、Reset＝1、CS＝0、CK1＝0、CK2＝1。

由于CK1＝0，因此第四开关晶体管M4导通并将输入信号端Input的低电位的信号提供给第一节点A，使第一节点A的电位为低电位。由于第一节点A的电位为低电位，因此第一开关晶体管M1与第三开关晶体管M3均导通。由于第一开关晶体管M1导通并将第二时钟信号端CK2的高电位的信号提供给级联信号输出端Output1，因此级联信号输出端Output1输出高电位的级联信号，并且使第二电容C2充电。由于级联信号输出端Output1为高电位，因此第六开关晶体管M6截止。由于第三开关晶体管M3导通并将高电位的第二参考信号端Vref2的信号提供给第二节点B，使第二节点B的电位为高电位，第一电容C1充电。由于第二节点B的电位为高电位，因此第二开关晶体管M2与第七开关晶体管M7均截止，因此扫描信号输出端Output2保持上一帧的高电位的信号输出。由于Reset＝1，因此第五开关晶体管M5截止。

在T2阶段，Input＝1、Reset＝1、CS＝0、CK1＝1、CK2＝0。

由于CK1＝1，因此第四开关晶体管M4截止，第一节点A处于浮接状态。由于第一节点A处于浮接状态，由于第二电容C2的自举作用，可以保持第一节点A的电位为低电位，因此可以使第一开关晶体管M1与第三开关晶体管M3导通。由于第一开关晶体管M1导通并将第二时钟信号端CK2的低电位的信号提供给级联信号输出端Output1，因此级联信号输出端Output1输出低电位的级联信号。由于级联信号输出端Output1为低电位，由于第二电容C2的自举作用，第一节点A的电位被拉低，以使第一开关晶体管M1完全导通，从而使第二时钟信号端CK2可以无电压损失的提供给级联信号输出端Output1。由于级联信号输出端Output1为低电位，因此第六开关晶体管M6导通并将第三参考信号端Vref3的低电位的信号提供给扫描信号输出端Output2，因此扫描信号输出端Output2输出低电位的扫描信号。由于第三开关晶体管M3导通并将高电位的第二参考信号端Vref2的信号提供给第二节点B，使第二节点B的电位为高电位。由于第二节点B的电位为高电位，因此第二开关晶体管M2与第七开关晶体管M7均截止。由于Reset＝1，因此第五开关晶体管M5截止。

在T3阶段，Input＝1、Reset＝0、CS＝0、CK1＝0、CK2＝1。

由于CK1＝0，因此第四开关晶体管M4导通并将输入信号端Input的高电位的信号提供给第一节点A，使第一节点A的电位为高电位。由于第一节点A的电位为高电位，因此第一开关晶体管M1与第三开关晶体管M3均截止。由于Reset＝0，因此第五开关晶体管M5导通并将复位信号端Reset的低电位的信号提供给第二节点B，使第二节点B的电位为低电位，因此第一电容C1两端的电位均为低电位。由于第二节点B的电位为低电位，因此第二开关晶体管M2与第七开关晶体管M7均导通。由于第二开关晶体管M2导通并将第一参考信号端Vref1的高电位的信号提供给级联信号输出端Output1，因此级联信号输出端Output1输出高电位的级联信号。由于级联信号输出端Output1为高电位，因此第六开关晶体管M6截止。由于第七开关晶体管M7导通并将第一参考信号端Vref1的高电位的信号提供给扫描信号输出端Output2，因此扫描信号输出端Output2输出高电位的扫描信号。

在T3阶段之后且在消隐时间之前还可以包括：T4与T5阶段。

在T4阶段，Input＝1、Reset＝1、CS＝0、CK1＝1、CK2＝0。

由于CK1＝1，因此第四开关晶体管M4截止。由于Reset＝1，因此第五开关晶体管M5截止。因此，第一节点A与第二节点B处于浮接状态。由于第一电容C1的自举作用可以保持第二节点B的电位为低电位，以使第二开关晶体管M2与第七开关晶体管M7均导通。由于第二开关晶体管M2导通并将第一参考信号端Vref1的高电位的信号提供给级联信号输出端Output1，因此级联信号输出端Output1输出高电位的级联信号。由于级联信号输出端Output1为高电位，因此第六开关晶体管M6截止。由于第七开关晶体管M7导通并将第一参考信号端Vref1的高电位的信号提供给扫描信号输出端Output2，因此扫描信号输出端Output2输出高电位的扫描信号。由于第二电容C2的自举作用可以保持第一节点A的电位为高电位，以使第一开关晶体管M1截止。

在T5阶段，Input＝1、Reset＝1、CS＝0、CK1＝0、CK2＝1。

由于CK1＝0，因此第四开关晶体管M4导通并将输入信号端Input的高电位的信号提供给第一节点A，使第一节点A的电位为高电位。由于第一节点A的电位为高电位，因此第一开关晶体管M1与第三开关晶体管M3均截止。由于Reset＝1，因此第五开关晶体管M5截止，第二节点B为浮接状态。由于第一电容C1的自举作用可以保持第二节点B的电位为低电位，以使第二开关晶体管M2与第七开关晶体管M7均导通。由于第二开关晶体管M2导通并将第一参考信号端Vref1的高电位的信号提供给级联信号输出端Output1，因此级联信号输出端Output1输出高电位的级联信号。由于级联信号输出端Output1为高电位，因此第六开关晶体管M6截止。由于第七开关晶体管M7导通并将第一参考信号端Vref1的高电位的信号提供给扫描信号输出端Output2，因此扫描信号输出端Output2输出高电位的扫描信号。

在T5阶段之后且在消隐时间Blank time之前，本发明实施例提供的上述移位寄存器一直重复执行T4阶段与T5阶段的工作过程。

在消隐时间Blank time中的反相阶段T0，Input＝1、Reset＝1、CS＝1、CK1＝1、CK2＝1。由于CK1＝1，因此第四开关晶体管M4截止。由于Reset＝1、因此第五开关晶体管M5截止。因此第二节点B处于浮接状态，由于反相控制信号端CS由低电位变为高电位，并且由于第一电容C1的耦合作用，可以将反相控制信号端CS的高电位的信号耦合到第二节点B，使第二节点B的电位为高电位，从而使第二开关晶体管M2与第七开关晶体管M7的控制极的电位均为高电位而截止。由于第二开关晶体管M2与第七开关晶体管M7的控制极的电位均为高电位，从而可以避免第二开关晶体管M2与第七开关晶体管M7的控制极长时间处于低电位的作用下，进而可以使第二开关晶体管M2与第七开关晶体管M7漂移的阈值电压得到恢复，改善第二开关晶体管M2与第七开关晶体管M7的特性。

实施例二中的移位寄存器，可以采用简单的结构使扫描信号输出端输出扫描信号，使级联信号输出端输出级联信号，从而可以简化电路结构。并且还可以使用于输出级联信号的级联信号输出端与用于输出扫描信号的扫描信号输出端是不同的输出端，从而可以使由多个该移位寄存器级联形成的电路整体稳定性较好。

基于同一发明构思，本发明实施例还提供了一种采用本发明实施例提供的上述任一种移位寄存器的驱动方法，如图7所示，包括：第一阶段、第二阶段、第三阶段；其中，

S701、在第一阶段，输入模块在第一时钟信号端的控制下将输入信号端的信号提供给第一节点；第一控制模块在第一节点的信号的控制下将第二时钟信号端的信号提供给级联信号输出端；第二控制模块在第一节点的信号的控制下将第二参考信号端的信号提供给第二节点；

S702、在第二阶段，第一控制模块在第一节点处于浮接状态时保持第一节点与级联信号输出端之间的电压差稳定，以及在第一节点的信号的控制下将第二时钟信号端的信号提供给级联信号输出端；第二控制模块在第一节点的信号的控制下将第二参考信号端的信号提供给第二节点；输出模块在级联信号输出端的信号的控制下将第三参考信号端的信号提供给扫描信号输出端；

S703、在第三阶段，输入模块在第一时钟信号端的控制下将输入信号端的信号提供给第一节点；复位模块在复位信号端的控制下将复位信号端的信号提供给第二节点；第一控制模块在第二节点的信号的控制下将第一参考信号端的信号提供给级联信号输出端；输出模块在第二节点的信号的控制下将第一参考信号端的信号提供给扫描信号输出端。

本发明实施例提供的上述驱动方法，可以采用简单的结构使扫描信号输出端输出用于输入对应的栅线中的扫描信号，使级联信号输出端输出级联信号，并将该级联信号作为级联的其它级移位寄存器的输入信号端的信号，从而可以使用于输出级联信号的级联信号输出端与用于输出扫描信号的扫描信号输出端是不同的输出端，因此可以避免输入栅线的扫描信号对输入下一级移位寄存器输入信号端的信号干扰，提高移位寄存器的稳定性，进而可以使由多个该移位寄存器级联形成的电路整体稳定性较好。

在具体实施时，在本发明实施例提供的上述驱动方法中，在移位寄存器还包括：反相控制模块时，在第三阶段之后还包括：反相阶段；在反相阶段中，反相控制模块控制第二节点的信号反相。该反相阶段为在消隐时间中的预设时长。

具体地，在具体实施时，在本发明实施例提供的上述驱动方法中，在反相控制模块包括第一电容时，反相阶段具体可以包括：第一电容将反相控制信号端的信号耦合到第二节点。

在具体实施时，在本发明实施例提供的上述驱动方法中，在第三阶段之后且在消隐时间之前还可以包括：第四阶段与第五阶段；

在第四阶段，输入模块在第一时钟信号端的控制下将输入信号端的信号提供给第一节点；反相控制模块保持第二节点的电位稳定，输出模块在第二节点的信号的控制下将第一参考信号端的信号提供给扫描信号输出端。

在第五阶段，反相控制模块保持第二节点的电位稳定，输出模块在第二节点的信号的控制下将第一参考信号端的信号提供给扫描信号输出端。

基于同一发明构思，本发明实施例还提供了一种栅极驱动电路，如图8a与图8b所示，包括：级联的多个移位寄存器：SR(1)、SR(2)…SR(n-1)、SR(n)…SR(N-1)、SR(N)(共N个移位寄存器单元，1≤n≤N，N为正整数)，

第一级移位寄存器SR(1)的输入信号端Input与帧触发信号端STV相连；

除第一级移位寄存器单元SR(1)之外，其余各级移位寄存器单元SR(n)的输入信号端Input分别与其相邻的上一级移位寄存器SR(n-1)的级联信号输出端Output1_n-1相连；

除最后一级移位寄存器SR(N)外，其余各级移位寄存器SR(n-1)的复位信号端Reset分别与其相邻的下一级移位寄存器SR(n)的级联信号输出端Output1_n相连。

本发明实施例提供的上述栅极驱动电路，将级联信号作为级联的其它级移位寄存器的输入信号端的信号，从而可以使用于输出级联信号的级联信号输出端与用于输出扫描信号的扫描信号输出端是不同的输出端，因此可以避免输入栅线的扫描信号对输入下一级移位寄存器输入信号端的信号干扰，提高栅极驱动电路的稳定性。

具体地，上述栅极驱动电路中的每个移位寄存器与本发明实施例提供的移位寄存器在功能和结构上均相同，重复之处不再赘述。

在具体实施时，在本发明实施例提供的上述栅极驱动电路中，各级移位寄存器SR(n)的扫描信号输出端Output2_n用于与对应的栅线相连。

在具体实施时，在本发明实施例提供的上述栅极驱动电路中，如图8a与图8b所示，各级移位寄存器SR(n)的第一参考信号端Vref1均与同一第一参考端vref1相连，各级移位寄存器SR(n)的第二参考信号端Vref2均与同一第二参考端vref2相连，各级移位寄存器SR(n)的第三参考信号端Vref3均与同一第三参考端vref3相连，第2k-1级移位寄存器的第一时钟信号端CK1和第2k级移位寄存器的第二时钟信号端CK2均与同一时钟端即第一时钟端ck1相连；第2k-1级移位寄存器的第二时钟信号端CK2和第2k级移位寄存器的第一时钟信号端CK1均与同一时钟端即第二时钟端ck2相连；其中k为正整数。

在具体实施时，在本发明实施例提供的上述栅极驱动电路中，如图8b所示，各级移位寄存器SR(n)的反相控制信号端CS均与同一反相控制端cs相连。

基于同一发明构思，本发明实施例还提供了一种显示装置，包括多条栅线，以及本发明实施例提供的上述任一种栅极驱动电路，其中，

每一条栅线对应连接栅极驱动电路中的一个移位寄存器的扫描信号输出端。

本发明实施例提供的上述显示装置，包括上述栅极驱动电路，并通过该栅极驱动电路中各级移位寄存器的扫描信号输出端为显示装置的显示面板中的各栅线提供扫描信号。该显示装置解决问题的原理与前述移位寄存器相似，因此该显示装置的实施可以参见前述移位寄存器的实施，重复之处在此不再赘述。

在具体实施时，本发明实施例提供的上述显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。对于该显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本发明的限制。

本发明实施例提供的移位寄存器、其驱动方法、栅极驱动电路及显示装置，包括：输入模块、复位模块、第一控制模块、第二控制模块以及输出模块；其中，输入模块用于在第一时钟信号端的控制下将输入信号端的信号提供给第一节点；复位模块用于在复位信号端的控制下将复位信号端的信号提供给第二节点；第一控制模块用于在第一节点的信号的控制下将第二时钟信号端的信号提供给级联信号输出端，在第二节点的信号的控制下将第一参考信号端的信号提供给级联信号输出端，以及在第一节点处于浮接状态时保持第一节点与级联信号输出端之间的电压差稳定；第二控制模块用于在第一节点的信号的控制下将第二参考信号端的信号提供给第二节点；输出模块用于在第二节点的信号的控制下将第一参考信号端的信号提供给扫描信号输出端，以及在级联信号输出端的信号的控制下将第三参考信号端的信号提供给扫描信号输出端。因此，通过上述各模块的相互配合，可以采用简单的结构使扫描信号输出端输出用于输入对应的栅线中的扫描信号，使级联信号输出端输出级联信号，并将该级联信号作为级联的其它级移位寄存器的输入信号端的信号，从而可以使用于输出级联信号的级联信号输出端与用于输出扫描信号的扫描信号输出端是不同的输出端，因此可以避免输入栅线的扫描信号对输入下一级移位寄存器输入信号端的信号干扰，提高移位寄存器的稳定性，进而可以使由多个该移位寄存器级联形成的电路整体稳定性较好。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种移位寄存器，其特征在于，包括：输入模块、复位模块、第一控制模块、第二控制模块以及输出模块；其中，

所述输入模块分别与输入信号端、第一时钟信号端以及第一节点相连，用于在所述第一时钟信号端的控制下将所述输入信号端的信号提供给所述第一节点；

所述复位模块分别与复位信号端以及第二节点相连，用于在所述复位信号端的控制下将所述复位信号端的信号提供给所述第二节点；

所述第一控制模块分别与第二时钟信号端、第一参考信号端、所述第一节点、所述第二节点以及所述移位寄存器的级联信号输出端相连，用于在所述第一节点的信号的控制下将所述第二时钟信号端的信号提供给所述级联信号输出端，在所述第二节点的信号的控制下将所述第一参考信号端的信号提供给所述级联信号输出端，以及在所述第一节点处于浮接状态时保持所述第一节点与所述级联信号输出端之间的电压差稳定；

所述第二控制模块分别与第二参考信号端、所述第一节点以及所述第二节点相连，用于在所述第一节点的信号的控制下将所述第二参考信号端的信号提供给所述第二节点；

所述输出模块分别与所述第一参考信号端、第三参考信号端、所述第二节点、所述级联信号输出端以及所述移位寄存器的扫描信号输出端相连，用于在所述第二节点的信号的控制下将所述第一参考信号端的信号提供给所述扫描信号输出端，以及在所述级联信号输出端的信号的控制下将所述第三参考信号端的信号提供给所述扫描信号输出端。

2.如权利要求1所述的移位寄存器，其特征在于，所述移位寄存器还包括：与所述第二节点相连的反相控制模块；所述反相控制模块用于在消隐时间中的预设时长内控制所述第二节点的信号反相。

3.如权利要求2所述的移位寄存器，其特征在于，所述反相控制模块包括：第一电容：其中，所述第一电容的第一端与反相控制信号端相连，第二端与所述第二节点相连。

4.如权利要求1-3任一项所述的移位寄存器，其特征在于，所述第一控制模块包括：第一开关晶体管、第二开关晶体管以及第二电容；其中，

所述第一开关晶体管的控制极与所述第一节点相连，第一极与所述第二时钟信号端相连，第二极与所述级联信号输出端相连；

所述第二开关晶体管的控制极与所述第二节点相连，第一极与所述第一参考信号端相连，第二极与所述级联信号输出端相连；

所述第二电容的第一端与所述第一节点相连，第二端与所述级联信号输出端相连。

5.如权利要求1-3任一项所述的移位寄存器，其特征在于，所述第二控制模块包括：第三开关晶体管；其中，

所述第三开关晶体管的控制极与所述第一节点相连，第一极与所述第二参考信号端相连，第二极与所述第二节点相连。

6.如权利要求1-3任一项所述的移位寄存器，其特征在于，所述输入模块包括：第四开关晶体管；其中，所述第四开关晶体管的控制极与所述第一时钟信号端相连，第一极与所述输入信号端相连，第二极与所述第一节点相连；

所述复位模块包括：第五开关晶体管；其中，所述第五开关晶体管的控制极与其第一极均与所述复位信号端相连，第二极与所述第二节点相连。

7.如权利要求1-3任一项所述的移位寄存器，其特征在于，所述输出模块包括：第六开关晶体管与第七开关晶体管；其中，

所述第六开关晶体管的控制极与所述级联信号输出端相连，第一极与所述第三参考信号端相连，第二极与所述扫描信号输出端相连；

所述第七开关晶体管的控制极与所述第二节点相连，第一极与所述第一参考信号端相连，第二极与所述扫描信号输出端相连。

8.一种栅极驱动电路，其特征在于，包括级联的多个如权利要求1-7任一项所述的移位寄存器，其中，

第一级移位寄存器的输入信号端与帧触发信号端相连；

除所述第一级移位寄存器外，其余各级所述移位寄存器的输入信号端分别与其相邻的上一级移位寄存器的级联信号输出端相连；

除最后一级移位寄存器外，其余各级所述移位寄存器复位信号端分别与其相邻的下一级移位寄存器的级联信号输出端相连。

9.一种显示装置，包括多条栅线，其特征在于，还包括如权利要求8所述的栅极驱动电路；其中，

每一条栅线对应连接所述栅极驱动电路中的一个移位寄存器的扫描信号输出端。

10.一种采用如权利要求1-7任一项所述的移位寄存器的驱动方法，其特征在于，包括：第一阶段、第二阶段、第三阶段；其中，

在所述第一阶段，所述输入模块在所述第一时钟信号端的控制下将所述输入信号端的信号提供给所述第一节点；所述第一控制模块在所述第一节点的信号的控制下将所述第二时钟信号端的信号提供给所述级联信号输出端；所述第二控制模块在所述第一节点的信号的控制下将所述第二参考信号端的信号提供给所述第二节点；

在所述第二阶段，所述第一控制模块在所述第一节点处于浮接状态时保持所述第一节点与所述级联信号输出端之间的电压差稳定，以及在所述第一节点的信号的控制下将所述第二时钟信号端的信号提供给所述级联信号输出端；所述第二控制模块在所述第一节点的信号的控制下将所述第二参考信号端的信号提供给所述第二节点；所述输出模块在所述级联信号输出端的信号的控制下将所述第三参考信号端的信号提供给所述扫描信号输出端；

在所述第三阶段，所述输入模块在所述第一时钟信号端的控制下将所述输入信号端的信号提供给所述第一节点；所述复位模块在所述复位信号端的控制下将所述复位信号端的信号提供给所述第二节点；所述第一控制模块在所述第二节点的信号的控制下将所述第一参考信号端的信号提供给所述级联信号输出端；所述输出模块在所述第二节点的信号的控制下将所述第一参考信号端的信号提供给所述扫描信号输出端。